KR101800648B1 - 플라즈마 처리 장치 및 플라즈마 처리 방법 - Google Patents

플라즈마 처리 장치 및 플라즈마 처리 방법 Download PDF

Info

Publication number
KR101800648B1
KR101800648B1 KR1020160020340A KR20160020340A KR101800648B1 KR 101800648 B1 KR101800648 B1 KR 101800648B1 KR 1020160020340 A KR1020160020340 A KR 1020160020340A KR 20160020340 A KR20160020340 A KR 20160020340A KR 101800648 B1 KR101800648 B1 KR 101800648B1
Authority
KR
South Korea
Prior art keywords
film
groove structure
film layer
layer
etching
Prior art date
Application number
KR1020160020340A
Other languages
English (en)
Other versions
KR20160138341A (ko
Inventor
고스케 후쿠치
시게루 나카모토
다테히토 우스이
사토미 이노우에
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160138341A publication Critical patent/KR20160138341A/ko
Application granted granted Critical
Publication of KR101800648B1 publication Critical patent/KR101800648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)

Abstract

수율을 향상시킬 수 있는 플라즈마 처리 장치 또는 플라즈마 처리 방법을 제공한다.
진공 용기 내부의 처리실 내에 처리 대상의 웨이퍼를 배치하고 당해 처리실 내에 플라즈마를 형성하여 미리 상기 웨이퍼 상면에 배치되어 복수의 막층을 가진 막 구조의 처리 대상의 막을 에칭하는 플라즈마 처리 방법으로서, 상기 막 구조가 적어도 1개의 막층을 포함하고 홈 구조를 가진 하층의 막과 상기 홈 구조의 내측 및 상단을 덮어 상방에 적층된 적어도 1개의 막층을 가지는 상층의 막을 가진 것으로서, 상기 하층의 막의 상기 홈 구조의 상단이 노출될 때까지 상기 상층의 막을 에칭하여 제거하는 제 1 단계와, 상기 상층의 막의 상기 홈 구조의 내측의 막층을 에칭 처리하는 제 2 단계와, 상기 제 1 단계가 종료되었을 때의 상기 하층의 막의 홈 구조의 상기 내측의 막층의 두께의 값을 이용하여 상기 제 2 단계의 종점을 판정하는 판정 단계를 구비하였다.

Description

플라즈마 처리 장치 및 플라즈마 처리 방법{PLASMA PROCESSING APPARATUS AND PLAZMA PROCESSING METHOD}
본 발명은, 진공 용기 내부의 처리실 내에 배치된 반도체 웨이퍼 등의 기판 상의 시료를, 처리실 내에 형성된 플라즈마를 이용하여 처리하는 플라즈마 처리 장치 또는 플라즈마 처리 방법에 관한 것이며, 특히, 시료 표면에 미리 배치된 복수의 막층을 가지는 막 구조의 대상의 막층의 처리 중에 당해 막 구조로부터 얻어진 광을 이용하여 처리의 진행을 검출하는 플라즈마 처리 장치 또는 플라즈마 처리 방법에 관한 것이다.
상기의 플라즈마 처리 장치 또는 플라즈마 처리 방법의 종래의 기술로서는, 처리 대상의 막 구조를 에칭 등 처리하는 도중에, 처리 대상의 막이 에칭되어 이 막층의 하측에 배치된 상이한 재료의 막층이 노출되는 것에 의해, 플라즈마로부터 발생하는 소정의 파장의 발광 강도 또는 그 변화를 검출함으로써, 당해 처리의 종점을 검출하는 것이 알려져 있다.
또한, 처리 대상의 막을 원하는 막 두께 혹은 표면으로부터의 깊이까지 에칭 처리할 경우에는, 웨이퍼 등의 시료의 상방으로부터 처리 중에 시료의 표면으로부터의 복수의 파장의 간섭광의 강도 또는 그 변화율의 시간적인 변화에 대한 변화를 검출하여, 이들 복수 파장의 간섭광의 시계열의 데이터를 미리 얻어진 데이터 베이스와 비교함으로써, 처리 대상의 막의 막 두께나 깊이를 검출하는 것이 알려져 있었다. 이러한 종래의 기술로서는, 예를 들면 일본국 공개특허 특개2003-83720호 공보(특허 문헌 1)에 개시된 것이 알려져 있었다.
일본국 공개특허 특개2003-83720호 공보
그러나, 특허 문헌 1에서는 다음과 같은 경우에 대하여 충분히 고려되어 있지 않아 문제가 발생하고 있었다.
최근의 반도체 디바이스에서는, 실리콘 등의 기재로 이루어지는 부재에 형성된 홈 형상의 내부에 적층되어 메워진 복수층의 소정의 복수의 재료에 의해 배선의 구조를 구성하는 것이 생각되고 있다. 이러한 구조를 형성한 후에는, 기재의 홈 형상의 내측 및 상방에 막층을 충분한 두께까지 적층, 예를 들면 당해 홈의 내부를 메워 더 상방까지 덮어 적층한 후에, 기재의 홈 내부를 메운 막층을 디바이스의 사양에 따른 원하는 잔여 막 두께 혹은 기재에 의한 홈의 상단으로부터의 깊이가 될 때까지 에칭하는 처리가 행해진다고 상정된다.
상기 특허 문헌 1에서는, 시료 상면의 처리가 실시되는 막 구조가 트렌치 등의 애스펙트 레이쇼가 상대적으로 큰 홈 구조와 이 홈 내부에 적층되어 이것을 충전하는 막층을 가진 것으로서, 홈 내부의 막층을 에칭하는 처리에 있어서 당해 처리 중에 홈 내부의 막층의 잔여 막 두께(당해 막층의 상면과 하면 또는 홈의 바닥면과의 사이의 거리)나 이 막층이 에칭되어 깎아져 감에 따라 증대되는 당해 막층 상면과 홈 구조의 상단과의 사이의 거리, 즉 홈 깊이를 측정하는 것은 가능하다.
그러나, 이 종래 기술에서는, 이러한 에칭 처리의 개시 전의 트렌치의 상단으로부터 바닥면까지의 거리(트렌치의 초기의 높이)가 웨이퍼마다 불균일해져 있을 경우에는, 홈 내부의 막층의 에칭 중의 홈 깊이를 양호한 정밀도로 측정하는 것이 곤란하고, 원하는 홈 깊이에서 에칭 처리를 종료시킬 수 없어 처리의 수율이 저하되어 버린다는 문제가 발생하고 있었다.
본 발명의 목적은, 트렌치의 내측의 막층을 높은 정밀도로 에칭하여 수율을 향상시킬 수 있는 플라즈마 처리 장치 또는 플라즈마 처리 방법을 제공하는 것에 있다.
상기 목적은, 진공 용기 내부의 처리실 내에 처리 대상의 웨이퍼를 배치하고 당해 처리실 내에 플라즈마를 형성하여 미리 상기 웨이퍼 상면에 배치되고 복수의 막층을 가진 막 구조의 처리 대상의 막을 에칭하는 플라즈마 처리 방법으로서, 상기 막 구조가 적어도 1개의 막층을 포함하고, 홈 구조를 가진 하층의 막과, 상기 홈 구조의 내측 및 상단을 덮어 상방에 적층된 적어도 1개의 막층을 가지는 상층의 막을 가진 것으로서, 상기 상층의 막을 에칭하여 제거하는 제 1 단계와, 상기 하층의 막의 상기 홈 구조의 상단의 노출에 의한 상기 플라즈마의 발광의 변화에 의거하여 상기 제 1 단계의 종점을 판정하는 제 1 판정 단계와, 상기 제 1 단계가 종료되었을 때에 상기 하층의 막의 홈 구조의 상기 내측의 막층의 두께를 검출하는 막 두께 검출 단계와, 상기 상층의 막의 상기 홈 구조의 내측의 막층을 에칭 처리하는 제 2 단계와, 상기 막 두께 검출 단계에 의해서 검출된 상기 하층의 막의 홈 구조의 상기 내측의 막층의 두께의 값을 이용하여 상기 제 2 단계의 종점을 판정하는 제 2 판정 단계를 구비함으로써 달성된다.
또한, 진공 용기 내부에 배치된 처리실 내에 배치된 처리 대상의 웨이퍼의 상방에 형성된 플라즈마를 이용하여 당해 웨이퍼 상면에 미리 배치되고 복수 막층을 가진 막 구조의 처리 대상의 막을 에칭하는 플라즈마 처리 장치로서, 상기 막 구조가 적어도 1개의 막층을 포함하고, 홈 구조를 가진 하층의 막과, 상기 홈 구조의 내측 및 상단을 덮어 상방에 적층된 적어도 1개의 막층을 가지는 상층의 막을 가진 것으로서, 상기 홈 구조의 상방의 상기 상층의 막을 에칭하는 제 1 에칭에 의한 상기 홈 구조의 상단의 노출을 당해 노출에 의한 상기 플라즈마의 발광의 변화를 이용하여 검출하는 검출기와, 상기 홈 구조의 상단이 노출된 후에 상기 홈 구조의 내측의 막층을 에칭하는 제 2 에칭의 종점을 상기 홈 구조의 상단의 노출이 검출되었을 때에 검출된 상기 홈 구조의 내측의 상기 막층의 깊이의 값을 이용하여 판정하는 판정기를 구비함으로써 달성된다.
트렌치 상단면의 노출에 의한 플라즈마 발광의 특정 파장의 발광 강도의 변화를 포착함으로써 종점을 판정함과 동시에, 비처리막의 잔막 두께를 산출함으로써, 양호한 정밀도로 트렌치 상단면으로부터 트렌치 바닥면까지의 트렌치 높이를 산출할 수 있고, 트렌치 높이를 초기 막 두께로서 이용하고, 또한 트렌치 내에 성막되어 있는 피처리 막의 잔막 두께를 트렌치 높이로부터 감산함으로써, 트렌치 상단면으로부터 트렌치 내에 성막되어 있는 막층의 피처리면까지의 트렌치 깊이를 양호한 정밀도로 검출할 수 있다.
도 1은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 2는, 도 1에 나타내는 실시예에 관련된 플라즈마 처리 장치에 의해 처리가 실시되는 대상이 되는 막 구조의 구성을 모식적으로 나타내는 단면도의 예이다.
도 3은, 도 1에 나타내는 실시예에 관련된 미분 파형 패턴 데이터 베이스를 작성하는 공정의 흐름을 나타내는 플로우 차트 및 데이터 베이스의 데이터의 예를 모식적으로 나타내는 그래프이다.
도 4는, 도 1에 나타내는 실시예에 관련된 플라즈마 처리 장치가 에칭의 종점을 판정하는 동작의 흐름을 나타내는 플로우차트이다.
본 발명의 실시 형태를 도면을 이용하여 이하에 설명한다.
[실시예 1]
본 발명의 실시예를 도 1 내지 4를 이용하여 설명한다.
도 1은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 나타내는 종단면도이다.
본 실시예의 플라즈마 처리 장치(1)는, 진공 용기와 그 내부에 배치된 진공 처리실(2)을 구비하고 있다. 진공 처리실(2) 내의 공간은, 도시를 생략한 가스 도입 수단으로부터 진공 처리실(2)의 내측에 도입된 에칭 가스가 도시를 생략한 고주파 전원 등에 의해 여기되어 플라즈마(3)가 형성되는 실(室)이다.
원통 형상을 가진 진공 처리실(2) 내의 중앙으로서 플라즈마(3)가 형성되는 공간의 하방에는, 원통형을 가진 시료대(5)가 배치되고, 도시하지 않은 진공 용기 외부의 로봇 아암 등의 반송 장치에 의해 기판 형상의 시료인 반도체제의 웨이퍼(4)가 진공 처리실(2) 내로 반송되어 시료대(5)에 전달되어, 그 상면을 구성하는 유전체제의 막 상에 올려진다. 시료대(5) 상에 올려졌던 웨이퍼(4)는 유전체 막 내에 배치된 복수의 막 형상의 전극으로 공급된 직류 전력에 의해 형성된 정전기력에 의해 유전체 막 상에 흡착되어 유지되고, 이 상태에서 상기 플라즈마(3)가 진공 처리실(2) 내에 형성된다.
또한, 시료대(5) 내부의 금속제의 전극으로 공급되는 고주파 전력에 의해 웨이퍼(4)의 상방에 바이어스 전위가 형성되어 플라즈마(3)와의 전위차에 따라 플라즈마(3) 내부의 이온 등의 하전 입자가 웨이퍼(4) 상면에 유인되어, 플라즈마(3) 중의 활성종과의 상호 작용에 의해 웨이퍼(4)의 미리 형성된 복수의 막층을 포함하여 구성되는 막 구조의 처리 대상의 막층의 에칭 처리가 실시된다. 이러한 플라즈마(3)는, 이에 포함되는 여기된 처리용 가스나 처리 중에 형성된 반응 생성물의 원자 또는 분자의 에너지 준위의 저하에 의해 광을 방출한다.
본 실시예에서는, 이러한 진공 처리실(2) 내의 플라즈마(3)의 발광을 직접적, 혹은 웨이퍼(4) 표면의 상기 막 구조에서 반사된 플라즈마(3)로부터의 발광이, 진공 처리실(2)의 상방의 진공 용기의 상부 및 진공 처리실(2)을 둘러싸는 원통형의 진공 용기의 측벽에 배치된 석영 등의 투광성을 가지는 재료로 구성된 창 부재를 가지는 수광기(7', 8')에 의해 수광된다. 수광된 광은 수광기(7', 8')와 연결된 광파이버(7, 8)를 통과하여 분광기(10, 16)의 각각에 도입되어 분광되고, 복수의 파장의 것을 포함하는 당해 광의 강도가 디지털 신호로 변환된다. 이들 광파이버(7, 8), (수광기 7', 8'), 분광기(10, 16)는 막 두께 측정기(9)를 구성한다.
본 실시예의 막 두께 측정기(9)는, 진공 용기와 연결되고, 광파이버(7, 8), 분광기(10, 16), 제 1 디지털 필터(11), 미분기(12), 제 2 디지털 필터(13), 미분 파형 비교기(14), 미분 파형 패턴 데이터 베이스(15), 회귀(回歸) 분석기(17), 종점 판정기(21), 표시기(22)를 구비하며, 이들이 유선, 무선에 관계 없이 통신 수단에 의해 통신 가능하게 접속되어 있다. 또한, 본 도면의 막 두께 측정기(9)는, 그 기능적인 구성이 나타나 있고, 광파이버(7, 8)와 분광기(10, 16)와 표시기(22)를 제외한 막 두께 측정기(9)의 실제의 구성은, CPU나, 에칭 깊이 측정 처리 프로그램이나 간섭광의 미분 파형 패턴 데이터 베이스(15) 등의 각종 데이터를 저장한 ROM이나 측정 데이터 저장용의 RAM 및 외부 기억 장치 등으로 이루어지는 기억 장치, 데이터의 입출력 장치 및 통신 제어 장치에 의해 구성할 수 있다.
이하에, 본 실시예에 있어서의 막 두께의 검출의 양태에 대하여 설명한다. 그 상면에 적층된 복수의 막층을 가지는 막 구조의 처리 대상의 막층을 에칭하는 처리 중에 막 구조에서 반사되어 수광기(7')에 있어서 수광되는 광은, 처리 대상의 막층의 상면에서 반사된 광과, 그 바닥면 또는 하방의 막층과의 계면에서 반사된 광의 2개가 중첩되고, 이들 2개의 광로를 거쳐 오는 광의 경로 길이가 상이하기 때문에 2개가 간섭한 것이 된다. 이러한 간섭광은, 처리 중의 시간의 변화에 따라 변화되는 처리 대상의 막층의 두께의 변화에 따라 적어도 일방의 경로 길이가 변화되기 때문에, 그 강도가 시간 변화에 따라 증감을 반복하게 된다.
본 실시예에 있어서, 수광기(7')에 있어서 수광되어 분광기(10)에 도입된 웨이퍼(4)의 표면에서 반사된 진공 처리실(2) 내부로부터의 간섭광은, 소정의 복수의 파장의 광으로 나누어져, 각각의 파장의 광 강도가 이에 따른 전류 검출 신호가 되어 전압 신호로 변환된다. 이러한 복수의 특정 파장(예를 들면 j개)의 간섭광은, 미리 정해진 시간의 간격(샘플링 시간)마다 그들의 강도가 검출되고, 이들 검출된 결과로서의 신호는 당해 검출된 시각 또는 샘플링의 계시(計時) 번호 i마다 강도를 나타내는 데이터가 배열된 시계열 데이터 yi, j로서 막 두께 측정기(9) 내에 배치된 도시를 생략한 RAM 등의 기억 장치에 저장되어 기억된다.
분광기(10)에 있어서 검출된 시각 i에 있어서의 복수 파장의 간섭광의 강도의 시계열 데이터 yi, j는 제 1 디지털 필터(11)에 송신되어, 그 내부에서의 각각의 시각에서의 값이 평활화 처리되어 평활화 시계열 데이터 Yi, j로서 검출되고, 막 두께 측정기(9) 내의 도시를 생략한 RAM 등의 기억 장치에 저장된다.
평활화 시계열 데이터 Yi, j는 미분기(12)에 송신되어 종래부터 사용되어 온 기술, 예를 들면 S-G법(Savitzky-Golay method) 등을 이용하여, 그 시각마다의 값의 시간에 관한 변화율인 미계수값(1차 미분값 혹은 2차 미분값)이 산출되어, 미계수값의 시계열 데이터 di, j가 검출된다. 얻어진 시계열 데이터 di, j는 도시를 생략한 RAM 등의 기억 장치에 저장된다.
미계수값의 시계열 데이터 di, j는, 제 2 디지털 필터(13)에 송신되어 평활화 처리되고, 평활화 미계수 시계열 데이터 Di, j가 산출된다. 당해 평활화 미계수 시계열 데이터 Di, j는 도시를 생략한 RAM 등의 기억 장치에 저장된다. 이 평활화 미계수 시계열 데이터 Di, j를 이용하여 간섭광 강도의 미분값의 파장 의존성을 나타내는(파장 j를 파라미터로 함) 실제 패턴이 요구된다.
이어서, j개의 파장 중 임의의 파장의 평활화 미계수 시계열 데이터 Di의 산출에 대하여 설명한다. 본 실시예에서는, 제 1 디지털 필터(11)로서 2차 버터워스형의 로우 패스 필터가 이용된다. 이 2차 버터워스형의 로우 패스 필터에 있어서 임의의 파장에 관한 평활화 시계열 데이터 Yi는 식(1)에 의해 구해진다.
Figure 112016017013452-pat00001
여기서, 계수 a, b는 샘플링 주파수 및 컷오프 주파수에 의해 수치가 상이한 것이다. 또한, 디지털 필터의 계수값은, 예로서 a2=-1.143, a3=0.4128, b1=0.067455, b2=-0.013491, b3=0.067455(샘플링 주파수 10Hz, 컷오프 주파수 1Hz)이다.
본 실시예에 있어서, 평활화 시계열 데이터 Yi의 2차의 미계수값의 시계열 데이터 di는, 미분기(12)에 있어서 5점의 시계열 데이터 Yi의 다항식 적합 평활화 미분법이 이용되어 이하와 같이 식(2)에 의해 산출된다.
Figure 112016017013452-pat00002
여기서, 본 실시예의 가중 계수 w는, w-2=2, w-1=-1, w0=-2, w1=-1, w2=2로 설정되어 있다.
이와 같이 구해진 미계수값의 시계열 데이터 di로부터 제 2 디지털 필터(13)에 있어서 평활화 미계수 시계열 데이터 Di가 산출된다. 본 실시예의 제 2 디지털 필터(13)는, 예를 들면 2차 버터워스형 회로를 구비하여 구성된 로우 패스 필터가 이용되고, Di는 이하의 식(3)에 의해 산출된다.
Figure 112016017013452-pat00003
본 실시예의 막 두께 측정기(9)의 미분 파형 패턴 데이터 베이스(15)에는, 미리 별도의 웨이퍼 상에 형성된 동등 또는 이것으로 간주할 수 있을 정도로 근사한 막 구조를 처리 대상의 웨이퍼(4)의 처리의 조건과 동등 또는 이것으로 간주할 수 있을 정도로 근사한 조건(처리용 가스의 종류와 조성, 진공 처리실(2) 내의 압력, 플라즈마(3)를 형성하기 위한 전계 또는 자계의 강도와 그 분포, 처리의 공정에 있어서의 처리를 실시하는 시간 등)에 의해, 에칭 처리하였을 시에, 처리 중의 시각마다 얻어진 복수의 파장마다의 발광 강도의 미분 파형의 패턴에 대하여 각 시각에 있어서의 막 두께를 대응시킨 패턴의 데이터가 데이터 베이스로서 저장되어 있다. 또한, 미분 파형 패턴 데이터 베이스(15)는, 도시를 생략한 RAM 등의 기억 장치에 기억된다.
미분 파형 비교기(14)에서는, 상기 미분 파형 패턴 데이터 베이스(15)에 기억된 미분 파형 패턴의 데이터와 제 2 디지털 필터(13)로부터 수신한 임의의 시각 i에 있어서의 평활화 미계수 시계열 데이터 Di, j가 비교되고, 당해 기억된 데이터 중에서 막 두께를 구해야 할 임의의 시각 i에 있어서의 j개의 파장을 파라미터로 하는 실제 미분 파형 패턴에 가장 가깝다고 판정된 것이 산출되고, 당해 가장 가깝다고 판정된 상기 패턴에 대응하는 막 두께가 시각 i의 순시(瞬時) 막 두께값 Zi로서 검출된다. 본 실시예의 미분 파형 비교기(14)에 있어서의 데이터의 비교에서는, 상기 2개의 패턴에 관련된 데이터 개개의 편차의 이승 평균값 σ2가 산출되고, 막 두께 측정기(9)에 포함되는 반도체제의 마이크로 프로세서 등의 연산기는 당해 편차의 이승 평균이 최소가 되는 미분 파형 패턴 데이터 베이스(15)에 기억된 미분 파형 패턴을 실제 미분 파형 패턴에 가장 가까운 것으로 판정한다.
미분 파형 비교기(14)에 있어서 산출된 시각 i의 순시 막 두께값 Zi는 회귀 분석기(17)에 송신되고, 당해 회귀 분석기(17)에 있어서 시각 i 이전의 복수의 시각에 있어서의 순시 막 두께값의 데이터와 함께 이용되어, 소정의 알고리즘에 따른 연산에 의해 현재의 막 두께값이 산출된다. 본 실시예에서는, 시각 i의 순시 막 두께값 Zi와 시각 i 이전의 복수의 시각에 있어서의 순시 막 두께값을 이용한 회귀 직선 근사법이 이용되어 시각 i에서의 막 두께값이 산출된다. 즉, 회귀 분석기(17)에 있어서 1차 회귀 직선 Y=Xa·t+Xb(Y: 잔여 막량, t: 에칭 시간, Xa: Xa의 절대값이 에칭 속도, Xb: 초기 막 두께)가 구해지고, 이 회귀 직선의 식으로부터 시각 i에서의 막 두께(계산 막 두께)값이 산출된다. 또한, 이 계산 막 두께값으로부터 추가로 처리 대상의 막층의 초기 두께의 값의 데이터를 이용하여, 당해 초기 두께의 값으로부터 계산 막 두께값을 감산하여 에칭 깊이의 값이 산출되도록 구성되어도 된다.
회귀 분석기(17)에 있어서 산출된 계산 막 두께값 또는 에칭 깊이의 값은 종점 판정기(21)에 송신되어, 당해 종점 판정기(21)에 있어서 미리 RAM 등에 기억된 목표가 되는 막 두께 혹은 에칭 깊이의 값과 비교되고, 목표에 도달한 혹은 이것을 넘었다고 판정된 경우에는, 막 두께 측정기(9)에 있어서 에칭의 처리의 종점으로 판정된다. 처리의 종점으로의 도달의 당부(當否)가 판정되면, 판정의 결과는 종점 판정기(21)로부터 액정 혹은 CRT 등을 포함하여 구성된 표시기(22)에 송신되어 표시되고, 장치(1)의 사용자에게 이것이 통지된다.
도 2(a), (b), (c)를 이용하여, 본 실시예의 장치(1)가 에칭 처리를 실시하는 대상이 되는 막 구조의 구성에 대하여 설명한다. 도 2는, 도 1에 나타내는 실시예가 처리를 실시하는 대상이 되는 막 구조의 구성을 모식적으로 나타내는 단면도의 예이다.
본 실시예가 대상으로 하는 웨이퍼(4) 상면에 미리 형성되는 막 구조는, 하방에 배치된 막층과 이 상방에 배치되어 하방의 막층을 덮는 막층을 구비하고 있다. 특히, 하방에 배치된 막층은 적어도 1개의 홈 형상(트렌치)을 가지고, 홈 형상의 내부가 상방에 배치된 막층에 의해 메워져 충전되어 있다.
본 실시예에서는, 홈 형상이 형성된 하방의 막층(202)은 광을 반사하는 재료, 예를 들면 Si(실리콘)으로 구성되어 있다. 또한, 막층(202)의 홈의 내부 및 그 홈의 측벽을 구성하는 부분의 상단 상방의 부분에 배치된 상방의 막층(201)은 광을 투과하는 재료, 예를 들면 SiO2나 Poly-Si(폴리실리콘), SiN 등의 재료로 구성되어 있다.
상방의 막층(201)을 구성하는 재료는, 종래 주지의 기술, 예를 들면 CVD(Chemical Vapor Deposition) 등에 의해, 막층(202)의 홈의 내부를 메워 충전하고, 홈(측벽의) 상단면 보다 상방의 높이까지 더 적층되어 막이 형성된다.
도 2(a)는, 에칭 처리를 개시하기 전의 초기 상태에 있어서의 막 구조의 구성을 모식적으로 나타낸 종단면도이다. 본 도면에 있어서, 하층의 막층(202)은 측벽 부분의 높이(204)를 가진 홈(202')이 그 상면에 형성되고, 홈(202')의 깊이로서 높이(204)을 가지고 있다.
또한, 상방의 막층(201)이 홈(202')의 내부를 충전하여 메운 후, 그 상면이 홈(202')의 측벽 상방의 높이 위치까지 더 적층되어 있다. 본 도면의 초기 상태에 있어서, 막 구조의 상방의 막층(201)은 하층의 막층(202)의 홈의 바닥면까지의 막 두께(203)를 가지고 있다.
도 2(b)는, 막 구조에 대한 에칭 처리의 제 1 단계가 종료된 상태에 있어서의 당해 막 구조의 구성을 모식적으로 나타낸 종단면도이다. 제 1 단계는, 상방의 막층(201)을 에칭하는 공정으로서, 막층(201)을 그 상면으로부터 하방의 막층(202)의 홈(202')의 측벽의 상단면이 노출될 때까지 에칭하는 것이다.
즉, 제 1 단계의 에칭이 종료된 경우에, 상방의 막층(201)의 상부로서 막층(202)의 홈(202')의 상단 상방의 부분이 제거되어, 홈(202')의 측벽 상단면이 상방의 진공 처리실(2)에 노출된 상태가 된다. 그리고, 이 상태에서, 홈(202') 내부에 있어서 그 상면으로부터 홈(202')의 바닥면까지의 거리인 상방의 막층(201)의 막 두께(206)는, 실질적으로 홈(202')의 높이(204)와 동등하거나 이것으로 간주할 수 있을 정도로 근사한 값으로 되어 있다.
도 2(c)는, 본 실시예의 장치가 막 구조에 대하여 실시하는 에칭 처리의 제 2 단계가 종료된 상태에 있어서의 당해 막 구조의 구성을 모식적으로 나타낸 종단면도이다. 제 2 단계는, 제 1 단계와 마찬가지로 상방의 막층(201)을 에칭하는 것으로서, 하방의 막층(202)의 홈(202')의 내부의 막층(201)을 에칭하여 당해 막층(202)의 홈(202')의 내부로서 그 측벽 부분끼리의 내측에 막층(201)의 상면을 바닥면으로 하여 막층(202)의 홈(202')의 측벽면에 끼워진 새로운 홈(트렌치)(210)을, 그 깊이(208)가 소정의 값이 될 때까지 형성하는 것이다.
즉, 제 2 단계에서는, 막층(202)의 홈(202')의 내부의 막층(201)이 에칭되어 제거되고 막층(202)의 홈(202')의 벽부분의 측벽면이 노출되고, 막층(201)의 상면과 노출된 막층(202)의 측벽 부분으로 둘러싸이는 새로운 홈 형상인 트렌치(210)가 형성된다. 또한, 본 실시예의 제 2 단계는, 막층(202)의 홈(202') 내부의 막층(201)이 완전히 제거되지 않고 막 두께(209)를 가진 상태를 종점으로 하는 것이다.
제 2 단계의 종료 후, 트렌치(210)의 내측은, 당해 에칭이 종료되고 필요하면 별도의 처리가 실시된 후에 웨이퍼(4)로부터 절출(切出)되어 형성되는 반도체 디바이스의 배선 구조를 구성하는 별도의 재료가 적층되어 메워져있다. 이러한 디바이스의 성능이나 기능은, 상기 트렌치(210) 내측에 배치되는 배선의 형상에 의해 영향을 받는 점에서, 이 형상이 디바이스 개개에 의해(즉 디바이스의 배선 구조가 되는 웨이퍼(4) 상의 막 구조의 상이한 위치나 개개의 웨이퍼에 의해) 불균일이 매우 커진 경우에는 성능이 허용되는 범위를 벗어난 불량품의 디바이스의 비율이 증대해져 버린다는 문제가 발생해 버린다. 이를 억제하는 위해서는, 상기의 에칭의 공정에 있어서 웨이퍼(4)의 깊이(208)의 값의 불균일을 억제하여 이를 양호한 정밀도로 실현하는 것이 중요해진다.
또한, 본 예의 막 구조는, 막층이 1개씩 상방 및 하방에 배치된 구성을 나타냈지만, 상하의 막층 각각이 복수의 상이한 재료로 구성된 막층을 가진 것이어도 된다. 예를 들면, 하방의 막층으로서 기재가 되는 Si에 의해 구성되어 홈(202')이 형성된 막층 및 당해 홈(202')의 측벽 부분의 상단에 배치되어 광의 반사율이 Si보다 작은 별도의 재료로서 상방의 막층(201)의 재료와 상이한 재료로 구성된 막층을 가져, 홈(202')이 2개의 막층으로 구성된 것이어도 된다. 이러한 재료로서는, 예를 들면 SiC, SiN, SiO2가 생각된다. 또한, 이 막층은 홈(202') 또는 트렌치(210) 형성의 마스크로서 기능할 수 있는 점에서 수지제의 재료를 이용한 이른바 레지스트 마스크여도 된다.
또한, 상방의 막층(201)이 하방의 막층(202)의 홈(202')의 바닥면을 덮어 그 상방의 바닥부에 배치되고 광의 반사율이 기재인 Si 또는 막층(202)의 홈(202')의 측벽부 상단면을 구성하는 재료보다 큰 별도의 재료에 의해 구성된 바닥부 막층 및 막층(202)의 홈(202')의 내부에 배치되고 당해 바닥부 막층의 상방을 덮어 홈(202')을 메워 적층된 상부 막층을 구비한 것이어도 된다. 또한, 상부 막층은 하방의 막층(202)의 홈(202')의 내측을 메워 당해 홈의 측벽부의 상단면과 동일하거나 이것으로 간주할 수 있을 정도로 근사한 높이까지 적층된 것으로서, 그 홈(202')의 측벽부의 상단면 및 상부 막층의 상방을 별도의 막층이 피복하여 막 두께(203)가 되는 높이 위치까지 더 적층되어 상방의 막층(201)이 구성되는 것이어도 된다.
이어서, 도 1에 나타낸 미분 파형 패턴 데이터 베이스(15)를 작성하는 공정에 대하여 도 3을 이용하여 설명한다. 도 3은, 도 1에 나타내는 실시예에 관련된 미분 파형 패턴 데이터 베이스를 작성하는 공정의 흐름을 나타내는 플로우 차트 및 데이터 베이스의 데이터의 예를 모식적으로 나타내는 그래프이다.
도 3(a)는, 본 실시예의 미분 파형 패턴 데이터 베이스가 작성되는 공정의 흐름의 개략을 나타내는 플로우 차트이다. 본 실시예에서는, 개시(단계 301) 후, 상기한 바와 같이, 제품이 되는 반도체 디바이스를 제조하기 위한 웨이퍼(4)의 처리에 앞서, 미리 당해 웨이퍼(4)와 동일하거나 이것으로 간주할 수 있을 정도로 근사한 구성을 가진 막 구조를 상면에 구비한 측정용의 시료(샘플 웨이퍼)의 처리 대상의 막층의 두께를 검출한다(단계 302).
본 실시예에서는 처리 대상의 막층은 상방의 막층(201)이기 때문에, 단계 302에 있어서 처리의 개시 전의 초기의 막 두께(203)가 검출된다. 이 검출에는 종래 주지의 기술, 예를 들면 측장(測長) SEM 등을 이용할 수 있다.
이어서, 샘플 웨이퍼의 에칭 처리를 실시한다. 이 에칭 처리의 조건은, 웨이퍼(4)의 처리의 조건과 동등 또는 이것으로 간주할 수 있을 정도로 근사한 조건(처리용 가스의 종류와 조성, 진공 처리실(2) 내의 압력, 플라즈마(3)를 형성하기 위한 전계 또는 자계의 강도와 그 분포, 각각의 공정에 있어서의 처리를 실시하는 시간 등)이다.
그 처리 중에 있어서 소정의 시간 간격의 복수의 시각에서 샘플 웨이퍼의 표면으로부터 반사되어 검출되는 간섭광의 각 파장의 강도의 패턴을 검출하여 기억 장치 내에 기억한다. 이들 시간의 경과에 따르는 당해 간섭광의 강도를 나타내는 시계열의 데이터는, 도 1에 나타내는 막 두께 측정기(9)의 제 1 디지털 필터(11) 및 미분기(12) 및 제 2 디지털 필터(13)를 통하여 그 미분 파형이 산출되고, 파장을 파라미터로 하는 간섭광의 강도에 대하여 시계열의 평활화 미분 파형 패턴이 검출된다(단계 303).
이러한 샘플 웨이퍼의 처리의 대상과 조건은, 장치(1)에 있어서 제품 디바이스 제조용의 웨이퍼(4)에 대하여 실시되는 처리와 동등 또는 이것으로 간주할 수 있을 정도로 근사한 것이기 때문에, 도 2에 나타난 막 구조에 대하여 제 1 단계와 이에 이어지는 제 2 단계를 포함하는 에칭 처리가 실시되어, 공정 각각에 있어서 상기 시계열의 미분 파형 패턴이 검출된다. 또한, 제 1 단계에 있어서의 시계열 미분 파형 패턴과 제 2 단계에 있어서의 시계열 미분 파형 패턴과의 각각을 상이한 샘플 웨이퍼의 처리에 있어서 검출해도 된다.
이어서, 도 2(b)에 나타내는 제 1 단계 종료 후의 막층(201)의 막 두께(206) 및 도 2(c)에 나타내는 막층(201)의 에칭 처리의 제 2 단계 종료 후의 막층(201)의 막 두께(209)를, 예를 들면 측장 SEM 등을 이용하여 검출한다(단계 304). 이들 검출은, 단계 303에 관련된 처리가 실시되는 샘플 웨이퍼와는 별도의 샘플 웨이퍼에 대하여 실시되어도 된다.
단계 302, 304에 있어서 검출된, 막층(201)의 초기의 막 두께(203), 제 1 단계의 종료 후이고 제 2 단계의 개시 전의 막층(201)의 막 두께(206), 및 제 2 단계의 종료 후 또는 에칭 처리 종료 후의 막층(201)의 막 두께(209)를, 복수 파장의 간섭광의 강도에 관한 시계열의 미분 파형 패턴의 각각의 시각에 대하여 할당하여 대응시킴으로써, 시계열의 미분 파형 패턴의 데이터 베이스를 산출한다(단계 305).
이러한 시계열의 미분 파형 패턴의 예를 도 3(b)에 나타낸다. 도 3(b)는, 단계 305에서 검출된 복수 파장의 간섭광의 강도에 관한 시계열의 미분 파형 패턴을 모식적으로 나타내는 그래프이다.
본 도면은 가로축에 제 1 단계의 에칭의 개시를 시점으로 한 시간 변화를 채용하고, 이에 실선 또는 파선으로 나타나는 곡선의 각각은, 단계 303에 있어서 샘플 웨이퍼를 처리 중에 검출된 소정의 복수의 파장 A, 파장 B, 파장 C의 각각의 파장의 간섭광의 강도의 평활화된 미분값의 시간의 변화에 따르는 변화를 나타내고 있다. 가로축의 값은 처리 중의 시각에 대응하는 것이지만, 에칭 처리의 속도(레이트)가 처리 중에 일정 또는 이것으로 간주할 수 있을 정도로 근사한 허용 범위 내의 값일 경우에는, 막층(201)의 잔여 막 두께 혹은 에칭된 양, 본 예에서는 트렌치(210)의 깊이에 대응한다.
본 도면에 나타내는 바와 같이, 각각의 시각 또는 잔여 막 두께 혹은 가공된 깊이의 값에 대하여 복수의 파장의 미분값의 조합이 파장을 파라미터로 하는 패턴으로서 일의(一意)로 정해지는 것이 나타나 있다. 단계 306에 있어서, 이와 같이 에칭의 처리 중의 시각마다 혹은 처리 대상의 막의 잔여 막 두께 혹은 가공의 깊이의 각각과 대응시킨 상기 서술한 파장을 파라미터로 하는 간섭광의 강도의 미분 파형 패턴의 데이터를 미분 파형 패턴 데이터 베이스(15)로서, 도시하지 않은 기억 장치 내에 기억하여 보존한다.
도 4를 이용하여 본 실시예에 있어서의 에칭의 종점의 판정의 동작에 대하여 설명한다. 도 4는, 도 1에 나타내는 실시예에 관련된 플라즈마 처리 장치가 에칭의 종점을 판정하는 동작의 흐름을 나타내는 플로우 차트이다.
동작의 개시(단계 401) 후, 먼저, 도 3에 나타내는 미분 파형 패턴 데이터 베이스(15)의 데이터를 작성하기 위하여, 샘플 웨이퍼의 에칭 처리를 실시하여, 얻어진 간섭광의 파장을 파라미터로 하는 평활화된 시계열의 미분 파형 패턴의 데이터가 미분 파형 패턴 데이터 베이스(15)에 저장된다. 이 단계에서는, 샘플 웨이퍼의 처리 중에 복수 파장의 간섭광의 강도에 관한 미분 파형의 시계열 데이터가 검출됨과 함께, 에칭 처리 개시 전 및 처리 중 및 처리 종료 후에 있어서의 막 구조의 처리 대상의 막의 두께가 검출되어, 이들의 두께와 상기 시계열 데이터가 대응 지어져 데이터 베이스가 작성된다(단계 402).
이어서, 반도체 디바이스를 제조할 대상이 되는 제품용의 웨이퍼(4)가 진공 처리실(2) 내의 시료대(5) 상에 재치(載置)되어 유지되고, 진공 처리실(2) 내에 플라즈마(3)가 형성된다. 시료대(5) 내의 전극에 고주파 전원으로부터의 고주파 전력이 인가되어, 웨이퍼(4) 상면의 막 구조의 상방의 막층(201)의 에칭이 개시되고(단계 403), 도 2(a)에 나타내는 막층(201)의 초기 상태로부터 도 2(b)에 나타내는 하방의 막층(202)의 홈(202')의 측벽부 상단면이 노출될 때까지, 에칭의 제 1 단계가 실시된다.
본 실시예에서는, 제 1 단계에 있어서 막층(202)의 홈(202')의 측벽 부분의 상단면이 노출될 때까지의 동안, 도 1에 나타내는 막 두께 측정기(9)에 있어서, 진공 처리실(2) 상방에 배치되고 그 수광면이 웨이퍼(4) 상면과 대향하여 배치된 수광기(7')를 통과하여 수광된 웨이퍼(4) 상면의 막 구조로부터의 간섭광을 이용하여 막 두께를 검출하면서, 진공 용기측벽에 배치되고 진공 처리실(2)의 측방에서 플라즈마(3)에 면하여 배치된 수광기(8')를 통과하여 수광된 플라즈마(3)의 발광의 특정한 파장의 광의 강도에 관한 특징적인 시간적 변화를 검출한다(단계 404). 분광기(16)에 있어서 분광되어 얻어진 특정한 파장의 플라즈마(3)의 발광 강도를 나타내는 신호의 데이터로부터, 막층(202)의 측벽 부분의 상단면이 노출되었을 시에 발생하는 반응 생성물에 기인하는 특정 파장의 플라즈마(3)의 발광 강도에 관한 시간 변화가 검출된다.
이러한 수광기(8')로 수광되어 분광기(16)에 송신된 플라즈마(3)의 발광의 특징적인 시간 변화는, 도 1에 나타내는 제 1 디지털 필터(11), 미분기(12), 제 2 디지털 필터(13)를 이용하여 산출된 평활화된 미계수를 이용하여 검출되어도 된다. 이러한 발광 강도 또는 그 미분값의 시간적인 변화는, 예를 들면 하방의 막층(202)의 측벽 부재의 상단면이 진공 처리실(2) 내의 플라즈마(3)에 노출된 결과, 이를 구성하는 재료인 Si를 성분으로서 포함하는 입자가 플라즈마(3) 중에 유리(遊離)되어, 이 입자의 발광에 대응하는 파장의 광의 강도가 증대함으로써 발생한다.
당해 발광 강도의 특징적인 시간 변화는 종점 판정기(21)에 송신되어, 종점 판정기(21)에 있어서 검출된 이러한 강도의 시간 변화를 이용하여 제 1 단계의 종점으로의 도달의 당부가 판정된다(단계 405). 또한, 종점 검출에 관해서는 분광기(16)로 입사된 플라즈마 발광을 이용하여 실시하고 있지만, 분광기(10)로 입사된 플라즈마 발광을 이용해도 된다.
제 1 단계의 종점이 판정되면, 막 두께 측정기(9)에 있어서 수광기(7')를 통과하여 수광된 웨이퍼(4)로부터의 간섭광으로부터 막층(201)의 잔여 막 두께(206)가 산출되고(단계 406), 산출된 막층(201)의 막 두께(206)의 값을 막층(202)의 홈(202')의 높이(204)의 값으로서 도시하지 않은 막 두께 측정기(9)의 기억 장치에 기억한다(단계 407). 그 후, 막층(201)의 막 두께(206)를 제 2 단계에 있어서의 처리 대상의 막층(201)의 초기의 막 두께로서 당해 막층(201)을 에칭 처리하는 제 2 단계를 개시한다(단계 408).
제 2 단계의 동안, 소정의 시간 간격으로 수광기(7')를 통하여 웨이퍼(4) 상면의 막 구조로부터의 간섭광을 이용하여 막층(201)의 잔여 막 두께(209)가 계산 막 두께로서 산출되고, 계산 막 두께 또는 잔여 막 두께(209)가 단계 407에서 보존된 막층(202)에 관한 높이(204) 또는 막 두께(206)의 값으로부터 감산되어 트렌치(210)의 깊이(208)가 산출된다(단계409). 깊이(208)의 값은, 종점 판정기(21)에 있어서, 미리 설정되어 기억 장치에 기억된 목표의 값과 비교되어 제 2 단계 또는 에칭 처리의 종점으로의 도달의 당부가 판정되고, 종점에 도달하였다고 판정된 경우에 제 2 단계 또는 에칭의 처리가 종료된다(단계 410).
상기의 실시예와 같이, 제 1 단계 종료 후에 검출된 잔여 막 두께 및 제 2 단계 중에 검출된 막 두께를 이용하여 트렌치(210)의 깊이 또는 잔여 막 두께가 높은 정밀도로 산출된다. 또한, 트렌치(210)의 높이(204)는, 도 2(a)에 나타내는 초기 상태로부터 막 두께 측정을 실시해 두고, 도 2(b)에 나타내는 형상이 된 타이밍, 즉 막층(202)의 홈(202')의 상단면이 노출되는 것에 의한 플라즈마(3)의 발광의 특정 파장의 발광 강도의 특징적인 시간 변화를 포착하는 것에 의해 제 1 단계의 종점의 판정이 이루어짐으로써 높은 정밀도로 검출된다.
상기한 바와 같은 실시예에 의하면, 하방의 막층(202)의 홈(202')의 높이(204) 또는 막 두께(206)가 웨이퍼(4)마다 크게 불균일해진 경우에도, 양호한 정밀도로 트렌치(210)의 깊이(208)를 산출할 수 있어, 원하는 트렌치 깊이(208)가 되는 시점에서 에칭 처리를 종료시켜 가공 후의 형상의 정밀도가 향상된다. 이에 의해 처리의 수율을 향상시킬 수 있다.
1 플라즈마 처리 장치
2 진공 처리실
3 플라즈마
4 웨이퍼
5 시료대
7 광파이버
8 광파이버
9 막 두께 측정기
10 분광기
11 제 1 디지털 필터
12 미분기
13 제 2 디지털 필터
14 미분 파형 비교기
15 미분 파형 패턴 데이터 베이스
16 분광기
17 회귀 분석기
21 종점 판정기
22 표시기

Claims (10)

  1. 진공 용기 내부의 처리실 내에 처리 대상의 웨이퍼를 배치하고 당해 처리실 내에 플라즈마를 형성하여 미리 상기 웨이퍼 상면에 배치되고 복수의 막층을 가진 막 구조의 처리 대상의 막을 에칭하는 플라즈마 처리 방법으로서,
    상기 막 구조가 적어도 1개의 막층을 포함하고, 홈 구조를 가진 하층의 막과, 상기 홈 구조의 내측 및 상단을 덮어 상방에 적층된 적어도 1개의 막층을 가지는 상층의 막을 가진 것으로서,
    상기 상층의 막을 에칭하여 제거하는 제 1 단계와, 상기 하층의 막의 상기 홈 구조의 상단의 노출에 의한 상기 플라즈마의 발광의 변화에 의거하여 상기 제 1 단계의 종점을 판정하는 제 1 판정 단계와, 상기 제 1 단계가 종료되었을 때에 상기 하층의 막의 홈 구조의 상기 내측의 막층의 두께를 검출하는 막 두께 검출 단계와, 상기 상층의 막의 상기 홈 구조의 내측의 막층을 에칭 처리하는 제 2 단계와, 상기 막 두께 검출 단계에 의해서 검출된 상기 하층의 막의 홈 구조의 상기 내측의 막층의 두께의 값을 이용하여 상기 제 2 단계의 종점을 판정하는 제 2 판정 단계를 구비한 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 2 단계 중에 상기 막 구조로부터 얻어진 복수의 파장의 간섭광의 강도를 이용하여 검출된 상기 홈 구조의 내측의 상기 상층의 막의 상기 막층의 잔여 막 두께의 값을 이용하여 상기 제 2 단계의 종점을 판정하는 상기 제 2 판정 단계를 구비한 플라즈마 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 홈 구조의 내측의 상기 상층의 막의 막층이 상기 홈 구조의 상단 상방의 막층과 동일한 재료로 구성된 플라즈마 처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 막 구조는 상기 홈 구조의 내측의 상기 막층의 반사율이 당해 홈 구조의 상단을 구성하는 막층의 반사율보다 큰 플라즈마 처리 방법.
  5. 진공 용기 내부에 배치된 처리실 내에 배치된 처리 대상의 웨이퍼의 상방에 형성된 플라즈마를 이용하여 당해 웨이퍼 상면에 미리 배치되고 복수 막층을 가진 막 구조의 처리 대상의 막을 에칭하는 플라즈마 처리 장치로서,
    상기 막 구조가 적어도 1개의 막층을 포함하고, 홈 구조를 가진 하층의 막과, 상기 홈 구조의 내측 및 상단을 덮어 상방에 적층된 적어도 1개의 막층을 가지는 상층의 막을 가진 것으로서,
    상기 홈 구조의 상방의 상기 상층의 막을 에칭하는 제 1 에칭에 의한 상기 홈 구조의 상단의 노출을 당해 노출에 의한 상기 플라즈마의 발광의 변화를 이용하여 검출하는 검출기와, 상기 홈 구조의 상단이 노출된 후에 상기 홈 구조의 내측의 막층을 에칭하는 제 2 에칭의 종점을 상기 홈 구조의 상단의 노출이 검출되었을 때에 검출된 상기 홈 구조의 내측의 상기 막층의 깊이의 값을 이용하여 판정하는 판정기를 구비한 플라즈마 처리 장치.
  6. 제 5 항에 있어서,
    상기 제 2 에칭 중의 상기 막 구조로부터 얻어진 복수의 파장의 간섭광의 강도를 이용하여 상기 홈 구조의 내측의 상기 상층의 막의 상기 막층의 잔여 막 두께를 검출하는 막 두께 검출기와, 당해 막 두께 검출기에 의해 검출된 결과를 이용하여 상기 제 2 에칭의 종점을 판정하는 상기 판정기를 구비한 플라즈마 처리 장치.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 홈 구조의 내측의 상기 상층의 막의 막층이 상기 홈 구조의 상단 상방의 막층과 동일한 재료로 구성된 플라즈마 처리 장치.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 막 구조는 상기 홈 구조의 내측의 상기 막층의 반사율이 당해 홈 구조의 상단을 구성하는 막층의 반사율보다 큰 플라즈마 처리 장치.
  9. 삭제
  10. 삭제
KR1020160020340A 2015-05-25 2016-02-22 플라즈마 처리 장치 및 플라즈마 처리 방법 KR101800648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015105078A JP6504915B2 (ja) 2015-05-25 2015-05-25 プラズマ処理装置およびプラズマ処理方法
JPJP-P-2015-105078 2015-05-25

Publications (2)

Publication Number Publication Date
KR20160138341A KR20160138341A (ko) 2016-12-05
KR101800648B1 true KR101800648B1 (ko) 2017-11-23

Family

ID=57397638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020340A KR101800648B1 (ko) 2015-05-25 2016-02-22 플라즈마 처리 장치 및 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US9805940B2 (ko)
JP (1) JP6504915B2 (ko)
KR (1) KR101800648B1 (ko)
TW (1) TWI615901B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6239294B2 (ja) 2013-07-18 2017-11-29 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理装置の運転方法
JP6837886B2 (ja) * 2017-03-21 2021-03-03 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
EP3415988A1 (en) * 2017-06-14 2018-12-19 ASML Netherlands B.V. Device manufacturing methods
KR102429079B1 (ko) * 2019-12-23 2022-08-03 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리에 이용하는 파장 선택 방법
US11875978B2 (en) * 2020-06-16 2024-01-16 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method
US12062530B2 (en) * 2020-06-25 2024-08-13 Hitachi High-Tech Corporation Vacuum processing apparatus and vacuum processing method
US20230215710A1 (en) * 2020-09-17 2023-07-06 Hitachi High-Tech Corporation Plasma processing method and plasma processing apparatus
US11437289B2 (en) * 2020-09-30 2022-09-06 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method
US12051575B2 (en) 2020-09-30 2024-07-30 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124582A (ja) * 2000-08-31 2002-04-26 Hynix Semiconductor Inc キャパシタの製造方法
JP2003083720A (ja) * 2001-09-17 2003-03-19 Hitachi Ltd 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP2006114551A (ja) * 2004-10-12 2006-04-27 Sharp Corp 半導体素子構造およびエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635573B2 (en) * 2001-10-29 2003-10-21 Applied Materials, Inc Method of detecting an endpoint during etching of a material within a recess
US7001529B2 (en) * 2002-10-18 2006-02-21 Lam Research Corporation Pre-endpoint techniques in photoresist etching
US7375034B2 (en) * 2006-03-21 2008-05-20 International Business Machines Corporation Recessing trench to target depth using feed forward data
JP5037303B2 (ja) * 2007-11-08 2012-09-26 株式会社日立ハイテクノロジーズ ｈｉｇｈ−ｋ／メタル構造を備えた半導体素子のプラズマ処理方法
JP4735876B2 (ja) * 2008-09-02 2011-07-27 日本ユニサンティスエレクトロニクス株式会社 半導体装置の製造方法
JP6132688B2 (ja) * 2013-07-18 2017-05-24 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124582A (ja) * 2000-08-31 2002-04-26 Hynix Semiconductor Inc キャパシタの製造方法
JP2003083720A (ja) * 2001-09-17 2003-03-19 Hitachi Ltd 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP2006114551A (ja) * 2004-10-12 2006-04-27 Sharp Corp 半導体素子構造およびエッチング方法

Also Published As

Publication number Publication date
KR20160138341A (ko) 2016-12-05
TW201642343A (zh) 2016-12-01
TWI615901B (zh) 2018-02-21
JP6504915B2 (ja) 2019-04-24
US20160351405A1 (en) 2016-12-01
US9805940B2 (en) 2017-10-31
JP2016219673A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
KR101800648B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4833687B2 (ja) プラズマ処理装置
KR101901328B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR100769607B1 (ko) 반도체 웨이퍼의 처리방법 및 처리장치
KR101520872B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2008218898A (ja) プラズマ処理装置
KR101582208B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP3694662B2 (ja) 半導体素子製造プロセスにおける膜の処理量測定方法と装置、及びそれを用いた被処理材の処理方法と装置、及びそれを用いたプロセスの終点判定方法と装置
JP3854810B2 (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
JP4943716B2 (ja) プラズマ処理装置
JP5411215B2 (ja) プラズマ処理装置
JP6762401B2 (ja) プラズマ処理装置およびプラズマ処理方法
US12074076B2 (en) Plasma processing apparatus and plasma processing method
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
KR100438379B1 (ko) 반도체소자제조공정의 종점판정방법과 장치 및 그것을사용한 피처리재의 처리방법과 장치
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant