KR20240023289A - 표시 장치 및 이의 제조 방법 - Google Patents

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수 개의 회로 패드들을 포함하는 회로 기판, 복수 개의 패드 영역들 및 패드 영역들과 제1 방향을 따라 교번하게 정의되는 복수 개의 비패드 영역들을 포함하는 표시 패널, 및 회로 기판과 표시 패널을 전기적으로 연결하고, 광개시제를 포함하는 도전성 접착 부재를 포함하고, 표시 패널은, 복수 개의 회로 패드들 각각과 대응되고, 각각이 복수 개의 패드영역들 각각에 중첩하도록 제1 방향을 따라 배열되는 복수 개의 표시패드들; 및 복수 개의 표시패드들 하부에 배치되고, 복수 개의 개구부들을 포함하는 베이스층을 포함하고, 복수 개의 개구부들 각각은 복수 개의 비패드 영역들 각각에 중첩하도록 제1 방향을 따라 배열되고, 복수 개의 표시 패드들 각각의 제1 방향의 폭은 복수 개의 회로패드들 각각의 제1 방향의 폭보다 작다.

Description

표시 장치 및 이의 제조 방법 {DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}

본 발명은 표시 장치 및 이의 제조 방법에 대한 것으로, 보다 상세하게는 표시 패널과 회로 기판의 본딩 신뢰성이 향상된 표시 장치 및 이의 제조 방법에 관한 것이다.

사용자에게 영상을 제공하는 텔레비전, 모니터, 스마트폰, 및 태블릿 등과 같은 표시 장치는 영상을 표시하는 표시 패널을 포함한다. 표시 패널로서 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기 습윤 표시 패널(electro Wetting display panel), 및 전기 영동 표시 패널(Electrophoretic Display panel) 등 다양한 표시 패널이 개발되고 있다.

최근 표시 장치의 기술 발달과 함께 플렉서블 표시 패널(flexible display panel)을 포함하는 표시 장치가 개발되고 있다. 표시 패널은 영상을 표시하는 복수 개의 화소들 및 화소들을 구동하기 위한 구동회로를 포함한다. 표시 장치의 박형화를 위하여, 화소들은 표시 패널의 표시 영역에 배치되고, 구동회로들이 실장된 회로 기판이 표시 패널의 비표시 영역에 연결될 수 있다.

본 발명의 목적은 본딩 신뢰성이 향상된 표시 장치 및 본딩 신뢰성이 향상된 표시 장치의 제조 방법을 제공하는 데 있다.

본 발명의 일 실시예에 따른 표시 장치는 복수 개의 회로 패드들을 포함하는 회로 기판, 복수 개의 패드 영역들 및 상기 패드 영역들과 제1 방향을 따라 교번하게 정의되는 복수 개의 비패드 영역들을 포함하는 표시 패널, 및 상기 회로 기판과 상기 표시 패널을 전기적으로 연결하고, 광개시제를 포함하는 도전성 접착 부재를 포함하고, 상기 표시 패널은, 상기 복수 개의 회로 패드들 각각과 대응되고, 각각이 상기 복수 개의 패드영역들 각각에 중첩하도록 상기 제1 방향을 따라 배열되는 복수 개의 표시패드들, 및 상기 복수 개의 표시패드들 하부에 배치되고, 복수 개의 개구부들을 포함하는 베이스층을 포함하고, 상기 복수 개의 개구부들 각각은 상기 복수 개의 비패드 영역들 각각에 중첩하도록 상기 제1 방향을 따라 배열되고, 상기 복수 개의 표시 패드들 각각의 상기 제1 방향의 폭은 상기 복수 개의 회로패드들 각각의 상기 제1 방향의 폭보다 작다.

상기 복수 개의 표시 패드들 각각은 상기 복수 개의 패드 영역들 각각에 전면적으로 중첩하도록 배치되고, 상기 복수 개의 개구부들 각각은 상기 복수 개의 비패드 영역들 각각에 전면적으로 중첩하도록 배치될 수 있다.

상기 복수의 표시 패드들 각각의 상기 제1 방향과 교차하는 제2 방향의 폭은 상기 복수의 개구부들 각각의 상기 제2 방향의 폭과 동일할 수 있고, 상기 복수의 표시 패드들 각각은 평면 상에서 서로 이격될 수 있다. 상기 베이스층은 플렉서블 물질을 포함할 수 있다.

상기 베이스층은 상기 복수 개의 표시 패드들 하부에 배치되는 제1 절연층 및 상기 제1 절연층 하부에 배치되는 제1 베이스 필름을 포함하고, 상기 제1 절연층은 상기 복수 개의 패드 영역들 및 상기 복수 개의 비패드 영역들에 중첩하도록 배치되고, 상기 제1 베이스 필름은 상기 복수 개의 비패드 영역들 각각에 중첩하도록 배열되는 제1 개구부들을 포함하고, 상기 복수 개의 개구부들 중 적어도 일부는 상기 제1 개구부들을 포함할 수 있다. 상기 제1 베이스 필름은 폴리이미드(PI, Polyimide) 물질을 포함할 수 있다.

상기 베이스층은 상기 제1 베이스 필름 하부에 배치되는 제2 절연층 및 상기 제2 절연층 하부에 배치되는 제2 베이스 필름을 더 포함하고, 상기 제2 절연층은 상기 복수 개의 패드 영역들 및 상기 복수 개의 비패드 영역들에 중첩하도록 배치되고, 상기 제2 베이스 필름은 상기 제1 개구부들과 대응되는 제2 개구부들을 포함하고, 상기 복수 개의 개구부들 중 적어도 일부는 상기 제2 개구부들을 포함할 수 있다.

상기 표시 패널은 상기 표시패드들 각각에 연결되는 신호라인을 더 포함할 수 있고, 상기 신호라인은 상기 개구부들과 평면 상에서 이격될 수 있다.

상기 회로 기판은 상기 복수 개의 회로 패드들 사이에 비전도성 접착 부재들을 더 포함할 수 있고, 상기 비전도성 접착 부재는 광개시제를 포함할 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 제1 패드영역, 제2 패드영역 및 상기 제1 패드 영역으로부터 제1 방향으로 연장되고 상기 제1 패드 영역과 상기 제2 패드 영역 사이에 정의되는 제1 비패드영역을 포함하는 표시 패널, 상기 제1 패드 영역에 중첩하는 제1 회로 패드 및 상기 제2 패드 영역에 중첩하는 제2 회로 패드를 포함하는 회로 기판, 및 상기 회로 기판과 상기 표시 패널을 전기적으로 연결하고, 광개시제를 포함하는 도전성 접착 부재를 포함하고, 상기 표시 패널은, 상기 제1 패드영역에 중첩하고 상기 제1 회로패드와 대응되는 제1 표시패드, 상기 제2 패드영역에 중첩하고 상기 제2 회로 패드와 대응되고 상기 제1 표시패드와 평면 상에서 이격되는 제2 표시패드, 상기 제1 패드 영역에 중첩하도록 상기 제1 표시 패드 하부에 배치되는 제1 베이스부, 및 상기 제2 패드영역에 중첩하도록 상기 제2 표시 패드 하부에 배치되고 상기 제1 베이스부와 평면 상에서 이격되는 제2 베이스부를 포함하고, 상기 제1 및 제2 표시 패드 각각의 상기 제1 방향의 폭은 상기 제1 및 제2 회로패드 각각의 상기 제1 방향의 폭보다 작다.

상기 제1 및 제2 베이스부 각각의 상기 제1 방향의 폭은 상기 제1 및 제2 회로 패드 각각의 상기 제1 방향의 폭보다 작을 수 있다.

본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 회로 패드들을 포함하는 회로 기판을 제공하는 단계, 개구부를 포함하는 베이스층 및 상기 회로 패드들과 전기적으로 연결되는 표시 패드들을 포함하는 표시 패널을 제공하는 단계, 상기 회로 기판 및 상기 표시 패널 사이에 접착 부재를 제공하는 단계, 및 상기 표시패널 하부에 광을 조사하여 상기 접착 부재를 경화시키는 단계를 포함하고, 상기 표시 패드는 패드 영역에 중첩하도록 배치되고 상기 개구부는 상기 패드 영역과 인접한 비패드 영역에 중첩하도록 배치된다. 상기 광은 자외선 영역의 광일 수 있다.

상기 접착 부재를 경화시키는 단계는 상기 개구부에 광을 조사하는 단계를 포함할 수 있다.

상기 접착 부재는 상기 표시 패드와 상기 회로 패드 사이에 배치되는 도전성 접착 부재와 상기 회로패드들 사이에 배치되는 비전도성 접착 부재를 포함하고, 상기 접착 부재를 경화시키는 단계는 상기 도전성 접착 부재 및 상기 비전도성 접착 부재를 경화시키는 단계를 포함할 수 있다.

상기 도전성 접착 부재는 상기 패드 영역 중첩하는 패드 접착부 및 상기 비패드 영역에 중첩하는 비패드 접착부를 포함하고, 상기 접착 부재를 경화시키는 단계는 상기 패드 접착부 및 상기 비패드 접착부가 경화되는 단계를 포함할 수 있다. 상기 패드 접착부는 상기 광이 회절되거나 반사된 광에 의하여 경화될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 표시 패널의 비패드 영역에 중첩한 복수의 개구부들이 정의된 베이스층을 포함하여, 표시 패널과 회로 기판 사이에 배치된 광경화성 접착 부재의 광경화도 신뢰성이 향상되고 표시 장치 제조 공정 시 효율이 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 일 부분을 나타낸 분해 사시도이다.
도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 나타낸 사시도이다.
도 8a 내지 도 8c는 각각 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 나타낸 단면도이다.
도 9a 및 도 9b는 각각 본 발명의 일 실시예에 따른 표시 장치의 일부분의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 장치 제조 방법 중 일부 단계의 단면도들이다.
도 12a 및 도 12b는 본 발명의 다른 일 실시예에 따른 표시 장치 제조 방법 중 일부 단계의 단면도들이다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하에서는 본 발명의 일 실시예에 따른 표시 장치, 및 표시 장치의 제조방법에 대해서 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다. 도 2b는 표시 장치(DD) 중 표시 패널(DP)이 벤딩된 상태를 도시하였다. 본 명세서에서, 핸드폰 단말기를 표시 장치(DD)를 예시적으로 도시하였다. 본 발명에 따른 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자 장치를 비롯하여, 태블릿, 자동차 내비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자 장치 등에 적용될 수 있다.

도 1을 참조하면, 표시 장치(DD)는 표시면(ED-IS)을 통해 이미지(IM)를 표시할 수 있다. 이미지(IM)의 일 예로 아이콘 이미지들이 도시되었다. 표시면(ED-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(ED-IS)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다.

표시면(ED-IS)은 이미지(IM)가 표시되는 표시 영역(ED-DA) 및 표시 영역(ED-DA)에 인접한 비표시 영역(ED-NDA)을 포함한다. 비표시 영역(ED-NDA)은 이미지가 표시되지 않는 영역이다. 다만, 이에 한정되지 않으며, 비표시 영역(ED-NDA)은 표시 영역(ED-DA)의 어느 일 측에 인접하거나 생략될 수 있다.

본 명세서 내에서 "평면상에서 보았을 때 또는 평면상에서"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)의 조합은 다른 조합으로 변경될 수 있다.

도 2a 및 도 2b를 참조하면, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 수납 부재(BC)를 포함할 수 있다.

윈도우(WM)는 표시 모듈(DM) 상부에 배치되고, 표시 모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과 영역(TA) 및 비투과 영역(NTA)을 포함한다. 투과 영역(TA)은 도 1에 도시된 표시 영역(ED-DA)에 중첩하며, 표시 영역(ED-DA)에 대응하는 형상을 가질 수 있다. 윈도우(WM)는 베이스층 및 베이스층 상에 배치된 기능층들을 포함할 수 있다. 기능층들은, 보호층, 지문 방지층 등을 포함할 수 있다. 윈도우(WM)의 베이스층은 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 윈도우(WM)의 베이스층은 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)의 베이스층은 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)의 베이스층은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)의 베이스층은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.

비투과 영역(NTA)은 비표시 영역(ED-NDA)에 중첩하며, 비표시 영역(ED-NDA)에 대응하는 형상을 가질 수 있다. 비투과 영역(NTA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 비투과 영역(NTA)은 윈도우(WM)의 베이스층의 일부 영역에 베젤패턴이 배치되어 정의될 수 있고, 베젤패턴이 미-배치된 영역이 투과 영역(TA)으로 정의될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과 영역(NTA)은 생략될 수도 있다.

도시하지 않았으나, 윈도우(WM)와 표시 모듈(DM) 사이에 반사 방지층이 배치될 수 있다. 반사 방지층은 표시 장치(EA)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 후술할 표시 패널(DP)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층은 상기 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.

본 발명의 일 실시예에 따르면, 표시 모듈(DM)은 표시 패널(DP) 및 입력센서(ISU)를 포함할 수 있다.

표시 패널(DP)은 액정 표시 패널(liquid crystal display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel), 일렉트로웨팅 표시 패널(electrowetting display panel), 유기발광 표시 패널(organic light emitting display panel), 무기 발광 표시 패널(inorganic light emitting display panel), 및 퀀텀닷 발광 표시 패널(quantum dot light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다. 이하, 표시 패널(DP)은 유기발광 표시 패널로 설명된다.

표시 패널(DP)은 벤딩 영역(BA) 및 벤딩 영역(BA)을 사이에 두고 제2 방향(DR2)으로 이격 배열된 제1 비벤딩 영역(NBA1) 및 제2 비벤딩 영역(NBA2)을 포함할 수 있다.

벤딩 영역(BA)은 제2 방향(DR2)으로 연장된 가상의 벤딩 축(BX)을 따라 표시 패널(DP)이 벤딩되는 영역으로 정의될 수 있다. 제1 비벤딩 영역(NBA1)은 투과 영역(TA)과 중첩하는 영역이고, 제2 비벤딩 영역(NBA2)은 인쇄 회로 기판(CF)이 접속되는 영역으로 정의될 수 있다. 벤딩 영역(BA)이 벤딩 축(BX)을 기준으로 벤딩될 때, 인쇄 회로 기판(CF) 및 구동칩(DC)은 표시 패널(DP)의 배면을 향하는 방향으로 벤딩되어 표시 패널(DP)의 배면 아래에 배치될 수 있다.

도시되지 않았으나, 벤딩 영역(BA)으로 생긴 인쇄 회로 기판(CF)과 표시 패널(DP)의 배면 사이의 단차를 보상하기 위한 추가 구성들이 배치될 수 있다.

일 실시예에 따르면, 제2 방향(DR2)에서 제1 비벤딩 영역(NBA1)의 폭은, 벤딩 영역(BA) 및 제2 비벤딩 영역(NBA2)의 폭보다 클 수 있다. 다만, 이에 한정되는 것은 아니며, 벤딩 영역(BA)의 제2 방향(DR2)에서의 폭은 제1 비벤딩 영역(NBA1)에서 제2 비벤딩 영역(NBA2)으로 갈수록 좁아지는 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

입력센서(ISU)는 정전용량식 센서, 광학방식의 센서, 초음파 방식의 센서, 전자기 유도방식의 센서 중 어느 하나를 포함할 수 있다. 입력센서(ISU)는 연속공정을 통해 표시 패널(DP) 상에 형성되거나, 별도로 제조된 후 접착층을 통해 표시 패널(DP)의 상측에 부착될 수 있으며 어느 실시예로 한정되지 않는다.

표시 모듈(DM)은 회로 기판(CB)을 포함할 수 있다. 회로 기판(CB)은 구동칩(DC) 및 인쇄 회로 기판(CF)을 포함할 수 있다. 도 2a에서는 구동칩(DC)이 표시 패널(DP)에 실장된 실시예를 도시하였으나, 이에 제한되지 않는다. 구동칩(DC)은 인쇄 회로 기판(CF)으로부터 전달된 제어 신호에 기반하여 표시 패널(DP)의 동작에 필요한 구동 신호를 생성할 수 있다. 도 2b에 도시된 것과 같이 표시 패널(DP)의 일부분이 벤딩됨에 따라, 표시 패널(DP)에 전기적으로 본딩된 인쇄 회로 기판(CF)은 표시 패널(DP)의 배면에 배치될 수 있다.

수납 부재(BC)는 표시 모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다. 인쇄 회로 기판(CF)은 표시 패널(DP)의 일단에 배치되며, 회로 소자층(DP-CL)에 전기적으로 연결될 수 있다. 도시하지 않았으나, 표시 장치(DD)는 메인보드, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등을 더 포함할 수 있다.

이상에서 표시 장치(DD)의 일 예시를 핸드폰 단말기로 설명하였으나, 본 명세서에서 표시 장치(DD)는 2 이상의 전기적으로 본딩된 전자부품을 포함하면 충분하다. 표시 패널(DP)과 표시 패널(DP)에 실장된 구동칩(DC) 각각은 서로 다른 전자부픔에 해당하고, 이들만으로도 표시 장치(DD)를 구성할 수 있으며 어느 하나의 실시예로 한정되지 않는다.

일 실시예에서는, 표시 패널(DP)과 표시 패널(DP)에 연결된 인쇄 회로 기판(CF)만으로도 표시 장치(DD)를 구성할 수 있고, 메인보드 및 메인보드에 실장된 전자모듈만으로도 표시 장치(DD)를 구성할 수 있다. 이하, 표시 패널(DP)과 표시 패널(DP)에 실장된 구동칩(DC)의 본딩 구조를 중심으로 본 발명에 따른 표시 장치(DD)를 설명한다.

도 3은 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시 모듈에 포함된 일부 구성의 평면도이다.

도 3을 참조하면, 표시 패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 상부 절연층(TFL)을 포함한다. 입력센서(ISU)는 상부 절연층(TFL) 상에 배치될 수 있다.

표시 패널(DP)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 표시 패널(DP)의 표시 영역(DP-DA)은 도 2a에 도시된 표시 영역(ED-DA) 또는 도 2a에 도시된 투과 영역(TA)에 대응하며, 비표시 영역(DP-NDA)은 도 1에 도시된 비표시 영역(ED-NDA) 또는 도 2a에 도시된 비투과 영역(NTA)에 대응한다.

베이스층(BL)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(BL)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.

회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기층과 적어도 하나의 중간 유기층을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.

표시 소자층(DP-OLED)은 복수 개의 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.

상부 절연층(TFL)은 표시 소자층(DP-OLED)을 밀봉한다. 상부 절연층(TFL)은 표시 소자층(DP-OLED) 상에 배치될 수 있다. 상부 절연층(TFL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩할 수 있다. 상부 절연층(TFL)은 적어도 일부의 비표시 영역(DP-NDA)과 중첩할 수 있다. 일 예로, 상부 절연층(TFL)은 박막 봉지층을 포함할 수 있다. 박막 봉지층은 무기층/유기층/무기층의 적층구조를 포함할 수 있다. 상부 절연층(TFL)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 다만, 이에 한정되지 않으며, 상부 절연층(TFL)은 박막 봉지층 이외의 추가적인 절연층을 더 포함할 수 있다. 예컨대 굴절률을 제어하기 위한 광학 절연층을 더 포함할 수 있다.

본 발명의 일 실시예에서, 상부 절연층(TFL)을 대신하여 봉지기판이 제공될 수 있다. 이 경우, 봉지기판은 베이스층(BL)과 대향하며, 봉지기판 및 기판 사이에 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)이 배치될 수 있다.

입력센서(ISU)는 표시 패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 "A 구성이 B 구성 상에 직접 배치된다"는 것은 A 구성과 B 구성 사이에 접착층이 배치되지 않는 것을 의미한다. 본 실시예에서 입력센서(ISU)는 표시 패널(DP)과 연속공정에 의해 제조될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 입력센서(ISU)는 개별 패널로 제공되어, 접착층을 통해 표시 패널(DP)과 결합될 수 있다. 다른 예로, 입력센서(ISU)는 생략될 수 있다.

도 4를 참조하면, 표시 패널(DP)은 복수 개의 화소들(PX), 게이트 구동회로(GDC), 복수 개의 신호 라인들(SGL), 및 복수 개의 표시 패드들(DP-PD, DP-CPD)을 포함할 수 있다.

화소들(PX)은 표시 영역(DP-DA)에 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 게이트 구동회로(GDC) 및 신호 라인들(SGL)은 도 3에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.

게이트 구동회로(GDC)는 복수 개의 게이트 라인들(GL)에 게이트 신호들을 순차적으로 출력한다. 게이트 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 표시 패널(DP)은 화소들(PX)에 발광 제어신호를 제공하는 또 다른 구동회로를 더 포함할 수도 있다.

신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.

신호 라인들(SGL)은 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 신호 라인들(SGL) 각각은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 후술하는 패드 영역에 중첩할 수 있다.

표시 패널(DP)은 복수 개의 표시 패드들(SD)을 포함할 수 있다. 복수 개의 표시 패드들(SD) 각각은 소정의 간격을 두고 이격되어 배치될 수 있다. 일 실시예에 따른 복수 개의 표시 패드들(SD)은 제2 비벤딩 영역(NBA2)에 중첩하도록 배치될 수 있다. 복수 개의 표시 패드들(SD)은 제2 비벤딩 영역(NBA2) 중 실장 영역(CA)에 배치될 수 있다. 실장 영역(CA)은 제2 비벤딩 영역(NBA2) 중 표시 패드들(SD)이 배치되는 영역으로 정의될 수 있다.

표시 패드들(SD)은 제1 패드들(DP-PD) 및 제2 패드들(DP-CPD)을 포함할 수 있다. 제1 패드들(DP-PD)은 실장 영역(CA)에 중첩하도록 배치될 수 있다. 제2 비벤딩 영역(NBA2) 상에는 구동칩(DC, 도 2a 참조)이 실장될 수 있다. 제1 패드들(DP-PD)은 구동칩(DC)과 전기적으로 연결되어, 구동칩(DC)으로부터 수신된 전기적 신호를 신호 라인들(SGL)에 전달한다.

제1 패드들(DP-PD)은 제2 방향(DR2)을 따라 배열된 제1 행 패드들(DP-PD1) 및 제1 행 패드들(DP-PD1)과 제2 방향(DR2)에서 이격되고, 제1 방향(DR1)을 따라 배열된 제2 행 패드들(DP-PD2)을 포함할 수 있다. 다만, 이에 한정되지 않으며, 제1 패드들(DP-PD)은 제2 방향(DR2)을 따라 한 행에 배열되거나, 3 개 이상의 행들에 배열될 수 있다.

제2 패드들(DP-CPD)은 실장 영역(CA)에 중첩하도록 배치될 수 있다. 제2 패드들(DP-CPD)은 제1 방향(DR1)을 따라 배열될 수 있다. 제1 패드들(DP-PD)과 제2 패드들(DP-CPD)은 브릿지 신호 라인들(S-CL)을 통해서 연결될 수 있다.

제2 패드들(DP-CPD) 또한 제1 패드들(DP-PD)과 같이 제1 방향(DR1)을 따라 배열된 행 패드들을 포함할 수 있다. 하나의 행 패드들에는 제2 방향(DR2)으로 이격 배열된 제2 패드들(DP-CPD)을 포함할 수 있다. 서로 다른 행 패드들에 포함되어 배열된 제2 패드들(DP-CPD)은 제1 방향(DR1)에서 보았을 때, 서로 중첩하거나 이격된 배열 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

인쇄 회로 기판(CF)은 표시 패널(DP)과 전기적으로 연결되는 기판 패드들(CF-PD)을 포함할 수 있다. 기판 패드들(CF-PD)은 제1 방향(DR1)을 따라 배열될 수 있다. 또한, 제2 패드들(DP-CPD)이 제1 방향(DR1)으로 배열된 행 패드들 형태로 제공될 경우, 회로 기판(CF)에 포함된 기판 패드들(CF-PD)들 또한 제2 패드들(DP-CPD)과 1:1로 대응되는 배열 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

제2 패드들(DP-CPD)은 인쇄 회로 기판(CF)에 포함된 기판 패드들(CF-PD)과 전기적으로 연결되어, 인쇄 회로 기판(CF)으로부터 수신된 전기적 신호를 제1 패드들(DP-PD)에 전달한다. 인쇄 회로 기판(CF)은 리지드하거나 플렉서블할 수 있다. 예를 들어, 인쇄 회로 기판(CF)이 플렉서블할 경우, 플렉서블 인쇄회로 기판(Flexible printed circuit board)으로 제공될 수 있다.

인쇄 회로 기판(CF)은 표시 패널(DP)의 동작을 제어하는 타이밍 제어회로를 포함할 수 있다. 타이밍 제어회로는 집적 칩의 형태로 인쇄 회로 기판(CF)에 실장될 수 있다. 또한, 도시되지 않았지만, 인쇄 회로 기판(CF)은 입력센서(ISU)를 제어하는 입력감지회로를 포함할 수 있다.

한편, 표시 패널(DP)이 도 2a에 도시된 구동칩(DC)을 실장하기 위한 제1 패드들(DP-PD)을 포함하는 구조로 설명되나, 이에 한정되지 않는다. 구동칩(DC)은 인쇄 회로 기판(CF) 상에 실장될 수 있으며, 이 경우, 제1 패드들(DP-PD)은 생략될 수 있다.

도 5는 본 발명의 일 실시예에 따른 표시 패널의 표시 영역의 단면도이다.

도 5를 참조하면, 표시 영역(DP-DA)은 발광영역(PXA)과 비발광영역(NPXA)을 포함할 수 있다. 화소들(PX) 각각은 유기발광 다이오드(OLED)와 그에 연결된 화소 구동회로를 포함한다. 자세하게, 화소(PX)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 유기발광 다이오드(OLED)를 포함할 수 있다. 화소 구동회로 중 일부의 트랜지스터(TR1, TR2)가 도시되었다.

표시 패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.

베이스층(BL)은 합성수지 필름을 포함할 수 있다. 베이스층(BL)은 다층구조를 가질 수 있다. 예컨대 베이스층(BL)은 합성수지층, 무기층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.

베이스층(BL)의 상면에 적어도 하나의 무기층이 배치된다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시 되었다.

버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.

도 5는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 제1 영역과 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.

제1 영역은 전도성이 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 제2 영역은 도핑농도가 낮거나, 비-도핑영역일 수 있고, 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호라인일 수 있다.

도 5에 도시된 것과 같이, 제1 트랜지스터(TR1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(TR2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다.

도 5에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면상에서 제2 트랜지스터(TR2)의 드레인(D2)에 전기적으로 연결될 수 있다. 연결 신호 라인(SCL)과 제2 트랜지스터(TR2)의 드레인(D2) 사이에 또 다른 트랜지스터가 배치될 수 있다.

버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.

제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX)에 공통으로 중첩한다. 제2 절연층(20) 상에 상부 전극(UE)이 배치될 수 있다. 상부 전극(UE)은 제2 트랜지스터(TR2)의 게이트(G2)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다.

제2 절연층(20) 상에 상부 전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 제3 절연층(30) 상에 배치된 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.

제3 절연층(30) 상에 제1 연결전극(CNE1)을 커버하는 제4 절연층(40)이 배치된다. 제1 절연층(10) 내지 제4 절연층(40)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다.

제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.

제5 절연층(50) 상에 제2 연결전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다.

화소 정의막(PDL)에는 화소개구부(OPN)가 정의된다. 화소 정의막(PDL)의 화소개구부(OPN)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 본 실시예에서 발광영역(PXA)은 화소개구부(OPN)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.

정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 화소개구부(OPN)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다. 다만 이에 한정되지 않고, 발광층(EML)은 오픈 마스크를 이용하여 복수 개의 화소들(PX)에 공통으로 형성될 수도 있다.

발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX)에 공통적으로 배치된다. 제2 전극(CE) 상에 상부 절연층(TFL)이 배치된다. 상부 절연층(TFL)은 복수 개의 박막들을 포함할 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시 장치의 일 부분을 나타낸 분해 사시도이다.

도 6을 참조하면, 표시 장치(DD)는 회로 기판(CB), 도전성 접착 부재(ACF) 및 표시 패널(DP)을 포함한다. 도 6에서는 설명의 편의를 위해 표시 패널(DP), 도전성 접착 부재(ACF) 및 회로 기판(CB) 각각이 분해되어 서로 이격된 단면을 도시하였으나, 일 실시예의 표시 장치에서 표시 패널(DP), 도전성 접착 부재(ACF) 및 회로 기판(CB)은 서로 결합한 상태일 수 있다. 즉, 일 실시예의 표시 장치는 표시 패널(DP) 중 적어도 일부의 구성이 도전성 접착 부재(ACF)에 접촉하고, 회로 기판(CB) 중 적어도 일부의 구성이 접착 부재(ACF)에 접촉한 상태일 수 있다.

회로 기판(CB)은 인쇄 회로 기판(CF) 및 구동칩(DC)을 포함한다. 회로 기판(CB)은 복수 개의 회로 패드들(LD)을 포함하고, 복수 개의 회로 패드들(LD) 각각은 소정의 간격을 두고 이격되어 배치될 수 있다. 복수 개의 회로 패드들(LD)은 인쇄 회로 기판(CF)에 실장된 기판 패드들(CF-PD) 및 구동칩(DC)에 실장된 칩 패드들(DC-PD)을 포함한다.

인쇄 회로 기판(CF)은 상면(CF-US) 및 하면(CF-DS)을 포함한다. 인쇄 회로 기판(CF)의 하면(CF-DS)은 표시 패널(DP)과 마주하는 면일 수 있다. 기판 패드들(CF-PD)은 인쇄 회로 기판(CF)의 하면(CF-DS) 상에 배치되고, 표시 패널(DP)의 제2 패드들(DP-CPD)과 전기적으로 각각 연결될 수 있다. 기판 패드들(CF-PD) 및 제2 패드들(DP-CPD)은 제1 도전성 접착 부재(AF-C)를 통해 전기적으로 각각 연결될 수 있다.

구동칩(DC)은 상면(DC-US) 및 하면(DC-DS)을 포함한다. 구동칩(DC)의 하면(DC-DS)은 표시 패널(DP)과 마주하는 면일 수 있다. 구동칩(DC)은 베이스층(BL) 상에 배치된 제1 패드들(DP-PD)과 전기적으로 각각 연결되는 칩 패드들(DC-PD)을 포함한다. 칩 패드들(DC-PD) 및 제1 패드들(DP-PD)은 제2 도전성 접착 부재(AF-D)를 통해 전기적으로 각각 연결될 수 있다.

칩 패드들(DC-PD)은 제1 방향(DR1)을 따라 배열된 제1 행 칩 패드들(DC-PD1) 및 제1 행 칩 패드들(DC-PD1)과 제2 방향(DR2)에서 이격되고, 제1 방향(DR1)을 따라 배열된 제2 행 칩 패드들(DC-PD2) 을 포함한다. 제1 행 칩 패드들(DC-PD1) 및 제2 행 칩 패드들(DC-PD2)은 구동칩(DC)의 하면으로부터 외부에 노출된 형상을 가질 수 있다. 도 6에는 칩 패드들(DC-PD)이 두 개의 행들에 배열된 것으로 설명되나, 칩 패드들(DC-PD)은 제1 패드들(DP-PD)이 배열된 구조에 기반하여 단일 행 또는 복수 개의 행들에 배열될 수 있다.

도전성 접착 부재(ACF)는 회로 기판(CB)과 표시 패널(DP) 사이에 배치될 수 있다. 도전성 접착 부재(ACF)는 회로 패드들(LD)과 표시 패드들(SD)을 전기적으로 연결할 수 있다. 도전성 접착 부재(ACF)는 광개시제를 포함할 수 있다. 도전성 접착 부재(ACF)는 인쇄 회로 기판(CF)과 표시 패널(DP) 사이에 배치된 제1 도전성 접착 부재(AF-C) 및 구동칩(DC)과 표시 패널(DP) 사이에 배치된 제2 도전성 접착 부재(AF-D)를 포함한다.

표시 패널(DP)은 복수 개의 표시 패드들(SD) 및 복수 개의 개구부들(OP)을 포함한다. 복수 개의 표시 패드들(SD)과 복수 개의 개구부들(OP)은 실장 영역(CA)에 중첩하도록 배치될 수 있다. 복수 개의 표시 패드들(SD)과 복수 개의 개구부들(OP)은 일 방향을 따라 교번하게 배열될 수 있다. 개구부들(OP)은 베이스층(BL)에 정의되는 홀(hole)일 수 있다.

도 7a 및 도 7b는 각각 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 나타낸 사시도이다. 도 7a 및 도 7b는 표시 패널의 동일한 일 부분의 각각 다른 실시예를 나타낸 것이다. 도 8a 내지 도 8c는 각각 본 발명의 일 실시예에 따른 표시 패널의 일 부분을 나타낸 단면도이다. 도 8a 내지 도 8c는 각각 도 7a에 도시된 I-I', 도 7a에 도시된 II-II', 및 도 7b에 도시된 Ⅲ-Ⅲ' 절단선을 따라 절단한 단면도이다.

도 7a 및 도 8a를 참조하면, 표시 패널(DP-1)은 실장 영역(CA)에 중첩하도록 베이스층(BL) 상에 배치되는 복수 개의 표시 패드들(SD)과 복수 개의 개구부들(OP)을 포함한다. 한편, 도 7a 및 도 8a 등에 도시된 복수 개의 표시 패드들(SD)은 전술한 제1 패드들(DP-PD, 도 6 참조) 및 제2 패드들(DP-CPD, 도 6 참조) 중 어느 하나를 나타내는 것일 수 있다.

실장 영역(CA)은 복수 개의 패드 영역들(PA)과 복수 개의 비패드 영역들(NPA)을 포함할 수 있다. 복수 개의 패드 영역들(PA)과 복수 개의 비패드 영역들(NPA)은 일 방향을 따라 교번하게 정의되는 영역일 수 있다. 비패드 영역들(NPA) 각각은 패드 영역들(PA) 각각을 사이에 두고 제1 방향(DR1)으로 이격 배열된 영역들일 수 있다.

복수 개의 표시 패드들(SD) 각각은 복수 개의 패드 영역들(PA) 각각에 중첩하도록 베이스층(BL) 상에 배열될 수 있다. 복수 개의 개구부들(OP) 각각은 복수 개의 비패드 영역들(NPA) 각각에 중첩하도록 정의될 수 있다. 복수 개의 표시 패드들(SD) 각각은 복수 개의 패드 영역들(PA) 각각에 전면적으로 중첩하도록 배열될 수 있다. 복수 개의 개구부들(OP) 각각은 복수 개의 비패드 영역들(NPA) 각각에 전면적으로 중첩하도록 정의될 수 있다. 이에 따라, 베이스층(BL)은 표시 패드(SD)와 개구부(OP)가 일 방향을 따라 교번하게 배열되는 구조를 포함할 수 있다.

복수 개의 표시 패드들(SD)과 복수 개의 개구부들(OP)은 제1 방향(DR1)을 따라 교번하여 배열될 수 있다. 복수 개의 표시 패드들(SD) 각각은 소정의 간격을 두고 이격되어 배치되고, 복수 개의 개구부들(OP) 각각은 소정의 간격을 두고 이격되어 배치될 수 있다. 표시 패드들(SD) 간의 간격은 개구부들(OP) 각각의 제1 방향(DR1)의 폭과 실질적으로 동일할 수 있고, 개구부들(OP) 간의 간격은 표시 패드들(SD) 각각의 제1 방향(DR1)의 폭과 실질적으로 동일할 수 있다. 한편, 본 명세서에서, "실질적으로 동일" 하다는 것은 구성의 폭, 두께 등이 물리적으로 완전히 동일한 경우뿐만 아니라, 동일한 설계에도 불구하고 공정상 발생하는 오차 범위만큼의 차이가 있는 경우를 포함한다.

복수 개의 표시 패드들(SD) 각각의 제2 방향(DR2)의 폭은 복수 개의 개구부들(OP) 각각의 제2 방향(DR2)의 폭과 실질적으로 동일할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치 제조 시 개구부들(OP)에 조사되는 광이 패드 영역(PA) 전면에 효과적으로 도달할 수 있다. 도 7a 및 도 7b에 도시된 바와 같이, 표시 패드들(SD) 또는 개구부들(OP)은 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 연장되거나 단축된 사각형 또는 직육면체 형상일 수 있다. 다만, 이에 한정되지 않고 표시 패드들(SD) 또는 개구부들(OP)은 필요에 따라 자유로운 형상을 가질 수 있다.

복수 개의 개구부들(OP) 각각은 베이스층(BL)에 정의되는 홀(hole)일 수 있다. 즉, 베이스층(BL)은 개구부들(OP)이 정의되는 영역인 비패드 영역들(NPA)에는 비중첩하도록 배치된다. 도 8a에 도시된 바와 같이, 일 실시예에서 복수 개의 개구부들(OP)은 베이스층(BL)이 미-배치되어 도전성 접착 부재(ACF, 도 6 참조)의 하면이 노출될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치 제조 시 개구부들(OP)에 조사되는 광은 도전성 접착 부재(ACF, 도6 참조)의 하면에 직사될 수 있다.

도 7a, 도 7b 및 도 8b를 참조하면, 표시 패널(DP-1, DP-2)은 복수 개의 표시 패드들(SD) 각각과 연결되는 신호라인들(SGL)을 포함할 수 있다.

신호라인들(SGL)은 표시 패드들(SD) 각각에 연결되어 전기적 신호를 전달할 수 있다. 신호라인들(SGL)은 실장 영역(CA)에 중첩하도록 베이스층(BL) 상에 배치될 수 있다. 신호라인들(SGL)은 베이스층(BL)의 개구부들(OP)과 평면 상에서 이격될 수 있다. 예를 들어, 개구부들(OP)은 표시 패드들(SD)을 기준으로 제1 방향(DR1)을 따라 배열되고, 신호라인들(SGL)은 표시 패드들(SD)을 기준으로 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 연결된 구조일 수 있다.

도 7b 및 도 8c를 참조하면 본 발명의 일 실시예는, 표시 패널(DP-2)의 베이스층(BL)은 절연층(IL1, IL2) 및 베이스 필름(BF1, BF2)을 포함하는 다층구조일 수 있다. 예를 들어, 절연층(IL1, IL2)(IL1,IL2)은 무기 물질을 포함할 수 있고, 실리콘 옥사이드를 포함할 수 있다. 예를 들어, 베이스 필름(BF1, BF2)은 합성 수지를 포함할 수 있고, 폴리이미드 필름일 수 있다. 베이스 필름(BF1, BF2)은 필요에 따라, 투명하거나 불투명한 폴리이미드 필름일 수 있다.

베이스 필름(BF1, BF2)은 패드 영역(PA)에 중첩하도록 배치되고, 비패드 영역(NPA)에 비중첩하도록 배치될 수 있다. 즉, 베이스층(BL) 중 베이스 필름(BF1, BF2)의 비패드 영역(NPA)에는 개구부(OP-1)가 정의될 수 있다. 절연층(IL1,IL2)은 패드 영역(PA)과 비패드 영역(NPA)에 중첩하도록 배치될 수 있다. 즉, 베이스층(BL) 중 절연층(IL1,IL2)에는 어떠한 개구부도 정의되지 않을 수 있다. 절연층(IL1,IL2)이 비패드 영역(NPA)에 배치됨에 따라, 표시 장치 내 도전성 접착 부재(ACF, 도 6 참조)의 하면이 노출되지 않을 수 있다. 다만, 절연층(IL1,IL2)은 광투과성 물질을 포함함에 따라 본 발명의 일 실시예에 따른 표시 장치 제조 시 조사되는 광을 차단시키지 않고 투과시킬 수 있어, 하부에서 제공되는 광이 차단되지 않고 도전성 접착 부재(ACF, 도 6 참조)로 진행할 수 있다.

베이스층(BL)은 제1 절연층(IL1) 및 제1 절연층(IL1) 하부에 배치되는 제1 베이스 필름(BF1)을 포함할 수 있다. 제1 베이스 필름(BF1)에는 제1 개구부들(OP1)이 형성될 수 있다. 베이스층(BL)은 제1 베이스 필름(BF1) 하부에 배치되는 제2 절연층(IL2) 및 제2 절연층(IL2) 하부에 배치되는 제2 베이스 필름(BF2)을 포함할 수 있다. 제2 베이스 필름(BF2)에는 제1 개구부들(OP1)과 대응되는 제2 개구부들(OP2)이 형성될 수 있다. 제1 개구부들(OP1)과 제2 개구부들(OP2)은 비패드 영역(NPA) 전면에 중첩하도록 정의되어 제1 개구부들(OP1)의 제1 방향(DR1)의 폭과 제2 개구부들(OP2)의 제1 방향(DR1)의 폭이 실질적으로 동일할 수 있다.

도 9a 및 도 9b는 각각은 본 발명의 일 실시예에 따른 표시 장치의 일부분의 단면도이다. 도 9a는 표시 패널(DP)과 회로 기판(CB)이 도전성 접착 부재(ACF)를 통해 부착된 부분을 도시한 분해 단면도이다. 도 9b는 표시 패널(DP)과 회로 기판(CB)이 도전성 접착 부재(ACF) 및 비도전성 접착 부재(NCF)를 통해 부착된 부분을 도시한 분해 단면도이다.

표시 장치(DD)는 표시 패널(DP), 도전성 접착 부재(ACF) 및 회로 기판(CB)을 포함한다. 도 9a 및 도 9b에서는 설명의 편의를 위해 표시 패널(DP), 도전성 접착 부재(ACF) 및 회로 기판(CB) 각각이 분해되어 서로 이격된 단면을 도시하였으나, 일 실시예의 표시 장치에서 표시 패널(DP), 도전성 접착 부재(ACF) 및 회로 기판(CB)은 서로 결합한 상태일 수 있다. 즉, 일 실시예의 표시 장치는 표시 패널(DP) 중 적어도 일부의 구성이 도전성 접착 부재(ACF)에 접촉하고, 회로 기판(CB) 중 적어도 일부의 구성이 접착 부재(ACF)에 접촉한 상태일 수 있다. 도전성 접착 부재(ACF)는 표시 패널(DP)과 회로 기판(CB) 사이에 배치되어 표시 패널(DP)과 회로 기판(CB)을 전기적으로 연결시킬 수 있다. 도전성 접착 부재(ACF)는 회로 패드들(LD)과 표시 패드들(SD)을 전기적으로 연결할 수 있다.

도전성 접착 부재(ACF)는 복수 개의 도전볼들(CR) 및 복수의 도전볼들(CR)이 분산되는 접착 수지(BR)를 포함할 수 있다. 도전성 접착 부재(ACF)가 회로 기판(CB)과 표시 패널(DP) 사이에서 압착될 때, 제1 방향(DR1)으로 정렬된 복수 개의 도전볼들(CR)은 회로 기판(CB)의 회로 패드들(LD)과 표시 패널(DP)의 표시 패드들(SD)을 전기적으로 연결할 수 있다. 복수의 도전볼들(CR)은 표시 패널(DP)과 회로 기판(CB)이 전기적으로 연결될 때, 제2 방향(DR2)에서 정렬될 수 있다. 도전성 접착 부재(ACF)는 이방성 도전 필름(Anisotropic Conductive Film: ACF)일 수 있다.

도전성 접착 부재(ACF)는 광개시제를 포함한다. 도전성 접착 부재(ACF)는 베이스 수지 및 광개시제를 포함할 수 있다. 도전성 접착 부재(ACF)는 광경화성 수지층일 수 있다. 예를 들어, 도전성 접착 부재(ACF)는 UV(Ultraviolet) 경화성 수지로 구성될 수 있다. 도전성 접착 부재(ACF)는 광에 의해 활성화되어, 광에 의해 경화될 수 있다. 예를 들어, 도전성 접착 부재(ACF)는 자외선 광에 의해 경화되는 수지층일 수 있다. 도전성 접착 부재(ACF)는 본 발명의 일 실시예에 따른 표시 장치 제조 시 조사되는 광에 의하여 경화됨에 따라 점착력을 갖게 되는 부재일 수 있다.

도전성 접착 부재(ACF)는 패드 영역(PA)에 중첩하도록 배치되는 패드 접착부(AF1)와 비패드 영역(NPA)에 중첩하도록 배치되는 비패드 접착부(AF2)를 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 장치 제조 시 광이 조사될 때, 패드 접착부(AF1)는 반사 또는 회절되는 광에 의하여 경화되고 비패드 접착부(AF2)는 직사되는 광에 의하여 경화될 수 있다.

회로 기판(CB)은 회로 베이스층(BL-F), 회로 베이스층(BL-F) 상에 배치되는 복수 개의 회로 패드들(LD) 및 회로 패드들(LD) 사이에 배치되는 비도전성 접착 부재(NCF)를 포함할 수 있다. 한편, 도 9a 및 도 9b 등에 도시된 회로 기판(CB)은 전술한 인쇄 회로 기판(CF, 도 6 참조) 및 구동칩(DC, 도 6 참조) 중 어느 하나를 나타내는 것일 수 있다.

회로 베이스층(BL-F)은 플렉서블한 물질을 포함할 수 있다. 예를 들어, 회로 베이스층(BL-F)은 플렉서블한 성질을 가지는 폴리이미드 필름일 수 있다. 회로 베이스층(BL-F)은 필요에 따라, 투명하거나 불투명한 폴리이미드 필름일 수 있다.

회로 패드들(LD)은 회로 베이스층(BL-F) 상에 배치될 수 있다. 한편, 도 9a 및 도 9b 등에 도시된 회로 패드들(LD)은 전술한 인쇄 회로 기판(CF, 도 6 참조)에 실장된 기판 패드들(CF-PD, 도 6 참조) 및 구동칩(DC, 도 6 참조)에 실장된 칩 패드들(DC-PD, 도 6 참조) 중 어느 하나를 나타내는 것일 수 있다.

회로 기판(CB)의 복수 개의 회로 패드들(LD)은 표시 패널(DP)의 복수 개의 표시 패드들(SD)과 대응된다. 복수 개의 회로 패드들(LD) 각각의 제1 방향(DR1)의 폭(W1)은 복수 개의 표시 패드들(SD) 각각의 제1 방향(DR1)의 폭(W2)보다 크다. 즉, 복수 개의 회로 패드들(LD) 각각은 표시 패널(DP)의 패드 영역들(PA) 각각에 일부만 중첩하도록 배치될 수 있다. 표시 패드들(SD)의 폭(W2)이 회로 패드들(LD)의 폭(W1)보다 상대적으로 좁음으로써, 패드 접착부(AF1)의 제1 방향(DR1)의 폭이 회로 패드들(LD)의 폭(W1)보다 상대적으로 좁을 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 표시 장치 제조 시 광이 조사될 때 패드 접착부(AF1)에 도달되는 광량을 높일 수 있고, 패드 접착부(AF1)의 광경화도 및 접착도를 향상시킬 수 있어 표시 장치의 신뢰성을 향상시킬 수 있다.

도 9b를 참조하면, 비도전성 접착 부재(NCF)는 복수 개의 회로 패드들(LD) 간 영역에 배치될 수 있다. 비도전성 접착 부재(NCF)는 복수 개의 회로 패드들(LD) 하부에 배치될 수 있다. 비도전성 접착 부재(NCF)는 제1 방향(DR1)으로 배열된 두 개의 회로 패드들(LD) 사이의 영역에 전면적으로 배치된 구조일 수 있다. 비도전성 접착 부재(NCF)는 복수 개의 회로 패드들(LD) 각각의 측면을 커버할 수 있다. 비도전성 접착 부재(NCF)는 비전도성 필름(Non-Conductive Film)일 수 있다. 도 9b에서는 복수 개의 회로 패드들(LD) 사이에 비도전성 접착 부재(NCF)가 배치되는 것으로 도시하였으나, 이에 한정되지 않으며 표시 패널(DP)과 회로 기판(CB)의 본딩 시 비도전성 접착 부재(NCF)는 미-배치될 수 있다. 예를 들어, 표시 패널(DP)과 회로 기판(CB)은 도전성 접착 부재(ACF)만으로 접착될 수 있다.

비도전성 접착 부재(NCF)는 광개시제를 포함하는 광경화성 수지층일 수 있다. 예를 들어, 비도전성 접착 부재(NCF)는 자외선 광에 의해 경화되는 UV 경화성 수지층일 수 있다.

이하에서는 도면을 참조하여 일 실시예에 따른 표시 장치 제조방법에 대하여 설명한다.

도 10은 본 발명의 일 실시예에 따른 표시 장치 제조방법을 나타낸 순서도이다. 도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 표시 장치 제조방법 중 일부 단계의 단면도들이다. 도 12a 및 도 12b는 본 발명의 다른 일 실시예에 따른 표시 장치 제조방법 중 일부 단계의 단면도들이다.

한편, 본 발명의 일 실시예에 따른 표시 장치 제조방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 붙이고 자세한 설명은 생략한다.

도 10, 도 11a 내지 도 11d, 도 12a 및 도 12b 를 함께 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 회로 기판 및 표시 패널을 제공하는 단계(S100), 회로 기판 및 표시 패널 사이에 도전성 접착 부재를 제공하는 단계(S200) 및 표시 패널 하부에 광을 조사하여 도전성 접착 부재를 광경화 시키는 단계(S300)를 포함한다.

도 11a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 회로 기판(CB) 및 표시 패널(DP)을 제공하는 단계를 포함한다. 회로 기판(CB)은 회로 패드들(LD)을 포함하고, 표시 패널(DP)은 회로 패드(LD)와 대응되는 표시 패드(SD)들을 포함한다. 또한, 표시 패널(DP)은 개구부(OP)를 포함하는 베이스층(BL)을 포함한다. 표시 패널(DP)의 개구부(OP)는 비패드 영역(NPA)에 중첩하고 표시 패널(DP)의 표시 패드들(SD)은 패드 영역(PA)에 중첩한다.

도 11b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 회로 기판(CB) 및 표시 패널(DP) 사이에 도전성 접착 부재(ACF)를 제공하는 단계를 포함한다. 도전성 접착 부재(ACF)는 광개시제를 포함하는 광경화성 수지층일 수 있다.

본 발명의 일 실시예에 따른 표시 장치 제조방법은 도전성 접착 부재(ACF)를 제공하는 단계 이후, 도전성 접착 부재(ACF) 광경화 단계 이전에 회로 기판(CB)과 표시 패널(DP) 중 어느 하나를 가압하는 단계를 추가로 포함할 수 있다. 이를 통해, 도전성 접착 부재(ACF)의 상면은 회로 기판(CB)과 접촉되고, 도전성 접착 부재(ACF)의 하면은 표시 패널(DP)과 접촉될 수 있다. 즉, 회로 기판(CB) 또는 표시 패널(DP)을 가압하는 단계 이후 회로 기판(CB)과 표시 패널(DP)은 가접착된 상태일 수 있다.

도 11c를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 표시 패널(DP) 하부에 광(LR)을 조사하여 도전성 접착 부재(ACF)를 광경화 시키는 단계를 포함한다. 표시 패널(DP) 하부에 조사되는 광(LR)은 자외선 광일 수 있다. 표시 패널(DP) 하부에 조사되는 광(LR)은 차단 광(LR-P) 및 투과 광(LR-N)을 포함할 수 있다. 차단 광(LR-P)은 패드 영역(PA)의 표시 패드(SD)로부터 반사되어 실질적으로 도전성 접착 부재(ACF)에 도달되지 않고 차단되는 광일 수 있다. 투과 광(LR-N)은 비패드 영역(NPA)의 개구부(OP, 도 11b 참조)를 투과하여 도전성 접착 부재(ACF)로 도달되는 광일 수 있다. 투과 광(LR-N)의 광량은 표시 패드(SD) 간의 제1 방향(DR1)의 간격이 좁을수록 증가할 수 있다. 도전성 접착 부재(ACF)의 광경화 단계는 투과 광(LR-N)에 의하여 광경화되는 단계일 수 있다. 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 표시 패널(DP)에 개구부(OP, 도 11b 참조)를 제공함으로써, 광(LR) 일부가 표시 패널(DP)을 투과할 수 있어 도전성 접착 부재(ACF)를 효율적으로 경화시킬 수 있다.

도 11d를 참조하면, 도전성 접착 부재(ACF)로 도달되는 투과 광(LR-N)은 제1 광(LR-1), 제2 광(LR-2) 및 제3 광(LR-3)을 포함할 수 있다. 제1 광(LR-1)은 비패드 접착부(AF2)에 도달하는 광일 수 있다. 제1 광(LR-1)은 투과 광(LR-N) 중 비패드 접착부(AF2)에 직사되는 광일 수 있다. 이에 따라, 비패드 접착부(AF2)는 제1 광(LR-1)으로 인하여 광경화될 수 있다. 제2 광(LR-2) 및 제3 광(LR-3)은 패드 접착부(AF1)에 도달하는 광일 수 있다. 제2 광(LR-2)은 투과 광(LR-N) 중 표시 패드(SD) 또는 회로 패드(LD)로부터 반사되는 광일 수 있다. 구체적으로, 제2 광(LR-2)은 투과 광(LR-N)이 패드 영역(PA)에서 표시 패드(SD) 또는 회로 패드(LD)로부터 단수 번 또는 복수 번 반사되는 광일 수 있다. 제3 광(LR-3)은 투과 광(LR-N) 중 패드 영역(PA)으로 회절되는 광일 수 있다. 이에 따라, 패드 접착부(AF1)는 제2 광(LR-2) 및 제3 광(LR-3)으로 인하여 광경화될 수 있다. 도시하지는 않았으나, 패드 접착부(AF1)는 투과 광(LR-N) 중 직사되는 광에 의하여 광경화될 수 있다. 다만, 패드 접착부(AF1)는 직사되는 광뿐만 아니라 제2 광(LR-2) 및 제3 광(LR-3)을 통해 신뢰성 있는 광경화도를 확보할 수 있다.

도 12a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 비도전성 접착 부재(NCF)를 더 포함하는 회로 기판(CB)을 제공하는 단계를 포함할 수 있다. 비도전성 접착 부재(NCF)는 회로 패드(LD) 간 영역에 제공될 수 있다. 비도전성 접착 부재(NCF)는 광개시제를 포함하는 광경화성 수지층일 수 있다. 본 발명의 일 실시예에 따른 표시 장치 제조방법은 비도전성 접착 부재(NCF) 제공 단계 이후 비도전성 접착 부재(NCF) 광경화 단계 이전에, 회로 기판(CB)과 표시 패널(DP) 중 어느 하나를 가압하는 단계를 추가로 포함할 수 있다.

도 12b를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 표시 패널(DP) 하부에 광(LR)을 조사하여 비도전성 접착 부재(NCF)를 광경화시키는 단계를 더 포함할 수 있다. 표시 패널(DP) 하부에 조사하는 광(LR)은 자외선 광일 수 있다. 비도전성 접착 부재(NCF)는 투과 광(LR-N)에 의하여 광경화될 수 있다. 비도전성 접착 부재(NCF)의 광경화 단계는 도전성 접착 부재(ACF)의 경화 단계와 동시에 일어나는 단일 단계일 수 있다. 즉, 비도전성 접착 부재(NCF)와 도전성 접착 부재(ACF)는 동시에 투과 광(LR-N)에 의하여 광경화될 수 있다.

도시하진 않았으나, 본 발명의 일 실시예에 따른 표시 장치의 제조방법은 비도전성 접착 부재(NCF)가 포함된 회로 기판(CB)을 제공한 후 비도전성 접착 부재(NCF)를 경화시키는 단계를 포함할 수 있고, 이후 표시 패널(DP)과 회로 기판(CB)의 가압 단계, 도전성 접착 부재(ACF)의 경화 단계를 포함할 수 있다. 즉, 비도전성 접착 부재(NCF)의 경화 단계는 표시 패널(DP)과 회로 기판(CB)의 가압 단계 이전에 위치하고 도전성 접착 부재(ACF)의 경화 단계는 상기 가압 단계 이후에 위치할 수 있다.

본 발명의 일 실시예에 따른 표시 장치에서는 표시 패널의 패드 간 영역에 개구부를 형성하도록 하여, 표시 패널과 회로 기판 간 본딩 신뢰성이 향상되고 공정 상 효율이 상승될 수 있다. 표시 패널과 회로 기판 간 본딩 시 광경화성 수지층의 접착 부재가 사용될 경우, 광 조사 공정이 수반된다. 그러나, 패드가 배치된 영역에 광을 조사할 경우 광은 반사되어 접착 부재에 도달하지 못하는 문제가 발생한다. 본 발명의 일 실시예에 따른 표시 장치는 패드 간 영역에 배치된 개구부를 통해 투과된 광을 이용하여, 패드 영역의 접착 부재를 경화시킬 수 있다. 구체적으로, 개구부를 통해 투과된 광의 반사된 광 및 회절된 광을 이용하여 접착 부재를 경화시킬 수 있다. 뿐만 아니라, 표시 패널의 패드의 폭을 상대적으로 좁게 설정하여, 반사 또는 회절되는 광량을 높여 신뢰성 있는 경화도를 확보할 수 있다. 또한, 본 발명의 일 실시예에 따른 표시 장치의 제조 시 패드 자체에 개구부를 형성하는 것이 아니라 패드 간 영역에 개구부를 형성함에 따라 공정 상 편의가 확보될 수 있다. 따라서, 표시 패널과 회로 기판의 본딩 신뢰성이 확보됨에 따라 표시 장치의 구동 신뢰성이 향상될 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.

DD: 표시 장치 DP, DP-1, DP-2: 표시 패널
CB: 회로 기판 ACF: 도전성 접착 부재
PA: 패드 영역 NPA: 비패드 영역
BL: 베이스층 OP: 개구부
SD: 표시 패드 LD: 회로 패드

Claims (20)

1. 복수 개의 회로 패드들을 포함하는 회로 기판;
   복수 개의 패드 영역들 및 상기 패드 영역들과 제1 방향을 따라 교번하게 정의되는 복수 개의 비패드 영역들을 포함하는 표시 패널; 및
   상기 회로 기판과 상기 표시 패널을 전기적으로 연결하고, 광개시제를 포함하는 도전성 접착 부재를 포함하고,
   상기 표시 패널은,
   상기 복수 개의 회로 패드들 각각과 대응되고, 각각이 상기 복수 개의 패드영역들 각각에 중첩하도록 상기 제1 방향을 따라 배열되는 복수 개의 표시패드들; 및
   상기 복수 개의 표시패드들 하부에 배치되고, 복수 개의 개구부들을 포함하는 베이스층을 포함하고,
   상기 복수 개의 개구부들 각각은 상기 복수 개의 비패드 영역들 각각에 중첩하도록 상기 제1 방향을 따라 배열되고,
   상기 복수 개의 표시 패드들 각각의 상기 제1 방향의 폭은 상기 복수 개의 회로패드들 각각의 상기 제1 방향의 폭보다 작은 표시 장치.
2. 제1항에 있어서,
   상기 복수 개의 표시 패드들 각각은 상기 복수 개의 패드 영역들 각각에 전면적으로 중첩하도록 배치되고,
   상기 복수 개의 개구부들 각각은 상기 복수 개의 비패드 영역들 각각에 전면적으로 중첩하도록 배치되는 표시 장치.
3. 제1항에 있어서,
   상기 복수의 표시 패드들 각각의 상기 제1 방향과 교차하는 제2 방향의 폭은 상기 복수의 개구부들 각각의 상기 제2 방향의 폭과 동일한 표시 장치.
4. 제1항에 있어서,
   상기 복수의 표시 패드들 각각은 평면 상에서 서로 이격된 표시 장치.
5. 제1항에 있어서,
   상기 베이스층은 플렉서블 물질을 포함하는 표시 장치.
6. 제1항에 있어서,
   상기 베이스층은 상기 복수 개의 표시 패드들 하부에 배치되는 제1 절연층 및 상기 제1 절연층 하부에 배치되는 제1 베이스 필름을 포함하고,
   상기 제1 절연층은 상기 복수 개의 패드 영역들 및 상기 복수 개의 비패드 영역들에 중첩하도록 배치되고,
   상기 제1 베이스 필름은 상기 복수 개의 비패드 영역들 각각에 중첩하도록 배열되는 제1 개구부들을 포함하고,
   상기 복수 개의 개구부들 중 적어도 일부는 상기 제1 개구부들을 포함하는 표시 장치.
7. 제6항에 있어서,
   상기 제1 베이스 필름은 폴리이미드(PI, Polyimide) 물질을 포함하는 표시 장치.
8. 제6항에 있어서,
   상기 베이스층은 상기 제1 베이스 필름 하부에 배치되는 제2 절연층 및 상기 제2 절연층 하부에 배치되는 제2 베이스 필름을 더 포함하고,
   상기 제2 절연층은 상기 복수 개의 패드 영역들 및 상기 복수 개의 비패드 영역들에 중첩하도록 배치되고,
   상기 제2 베이스 필름은 상기 제1 개구부들과 대응되는 제2 개구부들을 포함하고,
   상기 복수 개의 개구부들 중 적어도 일부는 상기 제2 개구부들을 포함하는 표시 장치.
9. 제1항에 있어서,
   상기 표시 패널은
   상기 표시패드들 각각에 연결되는 신호라인을 더 포함하는 표시 장치.
10. 제9항에 있어서,
    상기 신호라인은 상기 개구부들과 평면 상에서 이격되는 표시 장치.
11. 제1항에 있어서,
    상기 회로 기판은 상기 복수 개의 회로 패드들 사이에 비전도성 접착 부재들을 더 포함하는 표시 장치.
12. 제11항에 있어서,
    상기 비전도성 접착 부재는 광개시제를 포함하는 표시 장치.
13. 제1 패드영역, 제2 패드영역 및 상기 제1 패드영역으로부터 제1 방향으로 연장되고 상기 제1 패드영역과 상기 제2 패드영역 사이에 정의되는 제1 비패드영역을 포함하는 표시 패널;
    상기 제1 패드 영역에 중첩하는 제1 회로패드 및 상기 제2 패드 영역에 중첩하는 제2 회로패드를 포함하는 회로 기판; 및
    상기 회로 기판과 상기 표시 패널을 전기적으로 연결하고, 광개시제를 포함하는 을 도전성 접착 부재를 포함하고,
    상기 표시 패널은,
    상기 제1 패드영역에 중첩하고 상기 제1 회로패드와 대응되는 제1 표시패드;
    상기 제2 패드영역에 중첩하고 상기 제2 회로 패드와 대응되고 상기 제1 표시패드와 평면 상에서 이격되는 제2 표시패드;
    상기 제1 패드영역에 중첩하도록 상기 제1 표시패드 하부에 배치되는 제1 베이스부; 및
    상기 제2 패드영역에 중첩하도록 상기 제2 표시패드 하부에 배치되고 상기 제1 베이스부와 평면 상에서 이격되는 제2 베이스부를 포함하고,
    상기 제1 및 제2 표시패드 각각의 상기 제1 방향의 폭은 상기 제1 및 제2 회로패드 각각의 상기 제1 방향의 폭보다 작은 표시 장치.
14. 제13항에 있어서,
    상기 제1 및 제2 베이스부 각각의 상기 제1 방향의 폭은 상기 제1 및 제2 회로 패드 각각의 상기 제1 방향의 폭보다 작은 표시 장치.
15. 회로 패드들을 포함하는 회로 기판을 제공하는 단계;
    개구부를 포함하는 베이스층 및 상기 회로 패드들과 전기적으로 연결되는 표시 패드들을 포함하는 표시 패널을 제공하는 단계;
    상기 회로 기판 및 상기 표시 패널 사이에 도전성 접착 부재를 제공하는 단계; 및
    상기 표시 패널 하부에 광을 조사하여 상기 도전성 접착 부재를 경화시키는 단계를 포함하고,
    상기 표시 패드들은 패드 영역에 중첩하도록 배치되고 상기 개구부는 상기 패드 영역과 인접한 비패드 영역에 중첩하도록 배치된 표시 장치 제조 방법.
16. 제15항에 있어서,
    상기 광은 자외선 영역의 광인 표시 장치 제조방법.
17. 제15항에 있어서,
    상기 도전성 접착 부재는 광개시제를 포함하는 표시 장치 제조방법.
18. 제15항에 있어서,
    상기 표시 장치는 상기 회로 패드들 사이에 배치되는 비전도성 접착 부재를 더 포함하고,
    상기 도전성 접착 부재를 경화시키는 단계는 상기 비전도성 접착 부재를 경화시키는 단계를 포함하는 표시 장치 제조 방법.
19. 제18항에 있어서,
    상기 도전성 접착 부재는 상기 패드 영역에 중첩하는 패드 접착부 및 상기 비패드 영역에 중첩하는 비패드 접착부를 포함하고,
    상기 접착 부재를 경화시키는 단계는 상기 패드 접착부 및 상기 비패드 접착부가 경화되는 단계를 포함하는 표시 장치 제조 방법.
20. 제19항에 있어서,
    상기 패드 접착부는 상기 광이 회절되거나 반사된 광에 의하여 경화되는 표시 장치 제조방법.

Images