CN111883561A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111883561A
CN111883561A CN202010348009.7A CN202010348009A CN111883561A CN 111883561 A CN111883561 A CN 111883561A CN 202010348009 A CN202010348009 A CN 202010348009A CN 111883561 A CN111883561 A CN 111883561A
Authority
CN
China
Prior art keywords
conductive pattern
pad
insulating layer
layer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010348009.7A
Other languages
English (en)
Inventor
金建佑
金得钟
李东炫
崔德永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111883561A publication Critical patent/CN111883561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括第一信号线和第二信号线、第一信号垫和第二信号垫以及与第一信号线和第二信号线叠置的垫绝缘层。第一信号垫包括中间导电图案和上导电图案，中间导电图案与第一信号线的端部部分叠置并且连接到第一信号线的端部部分，上导电图案位于中间导电图案上，上导电图案穿过垫绝缘层被暴露。中间导电图案包括第一部分和第二部分，第一部分与第一信号线的端部部分叠置，第二部分位于第一信号线的端部部分与第二信号线的端部部分之间且从第一部分延伸。上导电图案连接到中间导电图案的第二部分。

Description

显示装置
本申请要求于2019年5月2日提交的第10-2019-0051270号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
本公开的一个或更多个示例性实施例的方面涉及一种显示装置。本公开的一个或更多个示例性实施例涉及一种显示装置的垫区域。
背景技术
正在开发用于诸如电视、移动电话、平板计算机、导航装置和游戏装置的多媒体装置的各种显示装置。显示装置包括作为输入装置的键盘或鼠标。另外，显示装置包括诸如触摸面板的输入传感器作为输入装置。
显示装置包括显示面板和电路板。显示面板经由电路板连接到主板。
在本背景技术部分中公开的上面的信息是为了增强对本公开的背景技术的理解，因此，它可以包含不构成现有技术的信息。
发明内容
本公开的一个或更多个示例性实施例针对一种包括具有减少的缺陷的信号垫的显示装置。
根据一个或更多个示例性实施例，一种显示装置包括：基体层；多个电子元件，位于基体层上；多条信号线，电连接到电子元件；多个信号垫，每个信号垫连接到所述多条信号线之中的对应的信号线；以及垫绝缘层。每个信号垫包括：第一导电图案，与对应的信号线的端部部分叠置且与对应的信号线的端部部分接触；第二导电图案，位于第一导电图案上，第二导电图案与第一导电图案叠置且与第一导电图案接触；以及第三导电图案，位于第二导电图案上，第三导电图案与第二导电图案叠置且与第二导电图案接触。第一导电图案和第二导电图案中的一个包括：第一部分，与对应的信号线的端部部分叠置；以及第二部分，位于对应的信号线的端部部分和信号线之中的与对应的信号线相邻的另一信号线的端部部分之间，第二部分从第一部分延伸。垫绝缘层与电子元件、信号线和第一导电图案叠置，并且具有暴露第二导电图案的至少部分的垫接触孔。第三导电图案通过垫接触孔连接到第二导电图案。
在示例性实施例中，第三导电图案可以在平面图中定位在垫接触孔内。
在示例性实施例中，显示装置还可以包括：第一绝缘层，位于对应的信号线的端部部分上；以及第二绝缘层，位于第一导电图案上。第一绝缘层可以具有暴露对应的信号线的端部部分的第一接触孔；第一导电图案可以通过第一接触孔连接到对应的信号线的端部部分；第二绝缘层可以具有暴露第一导电图案的第二接触孔；并且第二导电图案可以通过第二接触孔连接到第一导电图案。
在示例性实施例中，第一导电图案可以包括第一部分和第二部分，第二接触孔可以在平面图中与第一导电图案的第二部分叠置。
在示例性实施例中，第二导电图案可以包括第一部分和第二部分；第二接触孔可以在平面图中与第二导电图案的第一部分和第一导电图案叠置；并且垫接触孔可以与第二导电图案的第二部分叠置。
在示例性实施例中，显示装置还可以包括：第一绝缘层；第二绝缘层；第三绝缘层；以及第四绝缘层。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层中的每个可以定位在垫绝缘层下，多个电子元件可以包括上电极、晶体管和连接到晶体管的发光元件，晶体管可以包括有源区、位于有源区上的栅极、从有源区的一侧延伸的源极和从有源区的另一侧延伸的漏极，第一绝缘层可以覆盖有源区、源极和漏极，第二绝缘层可以位于第一绝缘层上且可以覆盖栅极，第三绝缘层可以位于第二绝缘层上且可以覆盖上电极，第四绝缘层可以覆盖第三绝缘层。
在示例性实施例中，端部部分可以位于与栅极或上电极的层相同的层中。
在示例性实施例中，第一导电图案位于第三绝缘层上，第二导电图案位于第四绝缘层上。
在示例性实施例中，垫绝缘层可以包括有机层，有机层包括位于对应的信号线的端部部分与所述另一信号线的端部之间的第一部分以及与晶体管叠置的第二部分，并且有机层的第一部分的厚度可以在有机层的第二部分的厚度的从大约45％至大约55％的范围内。
在示例性实施例中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层中的每个可以包括无机层，垫绝缘层可以包括有机层。
在示例性实施例中，显示装置还可以包括薄膜封装层和输入传感器。电子元件可以包括发光元件；薄膜封装层可以位于垫绝缘层上且可以覆盖发光元件；并且输入传感器可以位于薄膜封装层上，输入传感器包括感测电极。
在示例性实施例中，信号线可以包括连接到发光元件的第一信号线和连接到感测电极的第二信号线。
在示例性实施例中，信号线可以包括位于不同层上的多个部分。
在示例性实施例中，信号垫可以包括第一信号垫和第二信号垫；第一信号垫可以形成第一垫行；第二信号垫可以形成与第一垫行不同的第二垫行；并且第二信号垫可以相对于第一信号垫呈交错布置。
在示例性实施例中，第二信号垫可以比第一信号垫靠近基体层的边缘，并且信号线之中的连接到第二信号垫中的一个第二信号垫的信号线可以与第一信号垫之中的对应的第一信号垫的第二部分叠置。
在示例性实施例中，信号线之中的连接到第二信号垫中的一个第二信号垫的信号线的端部部分可以位于与其上定位有连接到第一信号垫中的一个第一信号垫的信号线的端部部分的层不同的层上。
在示例性实施例中，显示装置还可以包括：电路板，电连接到信号垫；以及各向异性导电膜，被构造为将信号垫结合到电路板。
根据一个或更多个示例性实施例，一种显示装置包括：第一信号线；第二信号线；第一信号垫，连接到第一信号线；第二信号垫，连接到第二信号线；以及垫绝缘层，与第一信号线和第二信号线叠置。第一信号垫包括：中间导电图案，与第一信号线的端部部分叠置，中间导电图案连接到第一信号线的端部部分；以及上导电图案，位于中间导电图案上，上导电图案穿过垫绝缘层被暴露。中间导电图案包括第一部分和第二部分，第一部分与第一信号线的端部部分叠置，第二部分位于第一信号线的端部部分与第二信号线的端部部分之间，第二部分从第一部分延伸，上导电图案连接到中间导电图案的第二部分。
在示例性实施例中，上导电图案可以不与第一信号线的端部部分和第二信号线的端部部分中的每个叠置。
根据一个或更多个示例性实施例，一种显示装置包括：基体层，包括显示区域和非显示区域；第一开关晶体管，位于显示区域上；第二开关晶体管，位于显示区域上；第一信号线，连接到第一开关晶体管；第二信号线，连接到第二开关晶体管；第一信号垫，连接到第一信号线；第二信号垫，连接到第二信号线；以及垫绝缘层，与第一开关晶体管、第二开关晶体管、第一信号线和第二信号线叠置。第一信号垫和第二信号垫中的每个包括：中间导电图案，与第一信号线和第二信号线之中的对应的信号线的端部部分叠置，中间导电图案电连接到对应的信号线的端部部分；以及上导电图案，位于中间导电图案上，上导电图案穿过垫绝缘层被暴露。垫绝缘层具有暴露中间导电图案的部分的垫接触孔，垫接触孔与对应的信号线的端部部分叠置，上导电图案穿过垫接触孔连接到中间导电图案，在平面图中，上导电图案定位在垫接触孔内。
在示例性实施例中，垫绝缘层可以包括有机层，有机层包括位于第一信号垫与第二信号垫之间的第一部分以及与第一开关晶体管叠置的第二部分，有机层的第一部分的厚度可以在有机层的第二部分的厚度的从大约60％至大约80％的范围内。
在示例性实施例中，垫绝缘层可以包括第一有机层、位于第一有机层上的至少一个无机层以及位于所述至少一个无机层上的第二有机层。第一有机层可以包括位于第一信号垫与第二信号垫之间的第一部分以及与第一开关晶体管叠置的第二部分。第一有机层的第一部分的厚度可以在第一有机层的第二部分的厚度的从大约45％至大约55％的范围内。
在示例性实施例中，垫绝缘层可以包括至少一个无机层和位于至少一个无机层上的有机层，有机层的位于第一信号垫与第二信号垫之间的部分的上表面可以比上导电图案的最上端部高。
根据上述，因为上导电图案设置在对应的信号线的端部部分和相邻的信号线的端部部分之间，所以信号垫的最上面的图案可以不与对应的信号线的端部部分叠置。当在剖视图中观察时，上导电图案设置得比垫绝缘层的上表面低。垫绝缘层的与对应的信号线的端部部分叠置的部分具有阻挡件的功能，以防止或基本上防止上导电图案彼此短路。
通过调节垫绝缘层的设置在信号线的端部部分之间的部分的厚度，可以防止或基本上防止上导电图案彼此短路。垫绝缘层的所述部分具有阻挡件的功能。通过控制垫绝缘层的堆叠结构或调节有机层的厚度，由垫绝缘层形成防止或基本上防止上导电图案彼此短路的阻挡件。
附图说明
通过以下参照附图对说明性的非限制性示例实施例的详细描述，将更清楚地理解本公开的上面的和其它的方面和特征，在附图中：
图1是示出根据本公开的示例性实施例的显示装置的透视图；
图2是示出根据本公开的示例性实施例的显示装置的剖视图；
图3是示出根据本公开的示例性实施例的显示面板的剖视图；
图4A和图4B是示出根据本公开的一个或更多个示例性实施例的显示面板的平面图；
图5A是示出根据本公开的示例性实施例的显示面板的放大剖视图；
图5B是示出根据本公开的示例性实施例的上绝缘层的放大剖视图；
图6A是示出根据本公开的示例性实施例的输入感测层的剖视图；
图6B是示出根据本公开的示例性实施例的输入感测层的平面图；
图6C至图6D是示出根据本公开的示例性实施例的输入感测层的局部剖视图；
图7A是示出根据本公开的示例性实施例的垫区域的局部平面图；
图7B至图7D是沿图7A的线I-I'截取的剖视图；
图8A是示出根据本公开的示例性实施例的垫区域的局部平面图；
图8B是沿图8A的线II-II'截取的剖视图；
图8C是沿图8A的线III-III'截取的剖视图；
图9是示出根据本公开的示例性实施例的垫区域的剖视图；
图10A是示出根据本公开的示例性实施例的垫区域的局部平面图；以及
图10B至图10E是沿图10A的线IV-IV'截取的剖视图。
具体实施方式
在下文中，将参照附图更详细地描述示例实施例。然而，本发明构思可以以各种不同的形式实施，并且不应该被解释为仅限于在此所示的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达发明构思的方面和特征。因此，可以不描述对于本领域普通技术人员完全理解发明构思的方面和特征而言不必要的工艺、元件和技术。除非另有说明，否则同样的附图标记在附图和书面描述中始终表示同样的元件，因此可以不重复其描述。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的厚度、比例、尺寸和相对尺寸。为了便于解释，在此可以使用诸如“在……之下”、“在……下方”、“下”、“在……下”、“在……上方”、“上”等的空间相对术语来描述如图中所示的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语旨在涵盖在使用中或在操作中的装置的除了图中所描绘的方位之外的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下”的元件将然后被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下”可以涵盖上方和下方两种方位。装置可以被另外地定位(例如，旋转90度或在其它方位处)，并且在此所使用的空间相对描述符应该被相应地解释。
将理解的是，尽管在此可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离发明构思的精神和范围的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或层。另外，也将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
在此所使用的术语是出于描述具体实施例的目的，而不旨在成为发明构思的限制。如在此所使用的，单数形式“一”和“一个(种/者)”也旨在包括复数形式，除非上下文另外清楚地指示。还将理解的是，当在本说明书中使用术语“包含”及其变型形式和“包括”及其变型形式时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。当诸如“……中的至少一个(种/者)”的表述在一列元件之后时，修饰整列元件，而不修饰该列中的单个元件。
如在此所使用的，术语“基本上”、“大约”和类似术语被用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。此外，当描述发明构思的实施例时，“可以”的使用表示“发明构思的一个或更多个实施例”。如在此所使用的，术语“使用”及其变型形式可以被认为分别与术语“利用”及其变型形式同义。此外，术语“示例性”旨在表示示例或例证。
除非另有定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应该被解释为具有与它们在相关领域的背景下和/或本说明书中的含义一致的含义，并且不应该以理想化或过于形式化的意义来解释，除非在此明确地如此定义。
图1是示出根据本公开的示例性实施例的显示装置DD的透视图。图2是示出根据本公开的示例性实施例的显示装置DD的剖视图。
如图1中所示，显示装置DD在显示表面DD-IS处(例如，通过显示表面DD-IS)显示图像IM。显示表面DD-IS可以与由第一方向轴DR1和第二方向轴DR2限定的平面平行或基本上平行。第三方向轴DR3指示显示表面DD-IS的法线方向(例如，显示装置DD的厚度方向)。
下面描述的每个构件或每个单元的前(或上)表面和后(或下)表面通过第三方向轴DR3彼此区分开。然而，由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向仅仅是示例性的。在下文中，第一方向、第二方向和第三方向分别与由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向对应，并且被分配与第一方向轴DR1、第二方向轴DR2和第三方向轴DR3相同的附图标记。
在本公开的示例性实施例中，显示装置DD包括平坦的显示表面。然而，本公开不限于此。例如，在另一示例性实施例中，显示装置DD可以包括弯曲的显示表面。在另一示例中，显示装置DD可以包括三维显示表面。三维显示表面可以包括指示彼此不同的方向的多个显示区域，例如，多边形柱形显示表面。
在示例性实施例中，显示装置DD可以是刚性显示装置，但是本公开不限于此。例如，在另一示例性实施例中，显示装置DD可以是柔性显示装置DD。柔性显示装置DD可以包括可折叠显示装置或可以部分地弯曲的弯曲类的显示装置。
为了方便，显示装置DD在图1中被示出为移动电话终端的部分作为代表性示例。虽然在图中未示出，但是可以安装在主板上的电子模块、相机模块和/或电力模块中的一个或更多个可以与显示装置DD一起布置在支架或壳体上以形成移动电话终端。然而，本公开不限于此，根据本公开的各种实施例的显示装置DD可以应用于大型电子物品(诸如电视机、监视器等)和/或中小型电子物品(诸如平板计算机、车辆导航单元(例如，车辆导航装置)、游戏单元(例如，游戏控制台)、智能手表等)。
如图1中所示，显示表面DD-IS包括图像区域DD-DA和边框区域DD-NDA，在图像区域DD-DA处(例如，通过图像区域DD-DA)显示图像IM，边框区域DD-NDA被限定为与图像区域DD-DA相邻(例如，在图像区域DD-DA的外围周围)。图像IM不显示在边框区域DD-NDA处或不通过边框区域DD-NDA显示。图1示出了图标图像作为图像IM的代表性示例。
如图1中所示，图像区域DD-DA可以具有四边形形状或基本上四边形形状。如本说明书中使用的表述“基本上四边形形状”不仅可以表示如数学上定义的四边形形状，而且可以表示在顶点区域(或拐角区域)处或顶点区域(或拐角区域)中限定曲线边界而不是顶点的四边形形状。
边框区域DD-NDA可以围绕图像区域DD-DA(例如，可以在图像区域DD-DA的外围周围)，但是本公开不限于此。图像区域DD-DA和边框区域DD-NDA可以具有各种不同的合适的形状。边框区域DD-NDA可以仅限定在图像区域DD-DA的一侧处。根据显示装置DD与电子装置的其它组件之间的组合，边框区域DD-NDA可以不暴露于外部。
图2示出了由第二方向DR2和第三方向DR3限定的剖面。示意性地示出了显示装置DD的组件以示出它们的堆叠关系。
根据本公开的示例性实施例的显示装置DD可以包括显示面板DP、输入传感器ISL、抗反射器RPP和窗WP。显示面板DP、输入传感器ISL、抗反射器RPP和窗WP中的至少一些组件可以通过连续的工艺形成，或者可以通过粘合构件(例如，粘合剂或粘合层)彼此附着。粘合构件ADS可以是诸如压敏粘合剂(PSA)膜、光学透明粘合剂(OCA)膜、光学透明树脂(OCR)等的透明粘合构件(例如，透明粘合层)。在下文中描述的粘合构件可以包括粘合剂或压敏粘合剂。在本公开的示例性实施例中，可以省略或者可以用其它组件替代抗反射器RPP和/或窗WP。
如图2中所示，在输入传感器ISL、抗反射器RPP和窗WP之中，输入传感器ISL可以通过连续的工艺与显示面板DP一起形成，并且可以直接设置在显示面板DP上。如本公开中所使用的，表述“组件B直接设置在组件A上”表示在组件“B”和组件“A”之间不存在中间元件(诸如以单独的粘合层或粘合构件为例)的情况。例如，组件“B”可以在组件“A”形成之后通过连续的工艺形成在由组件“A”提供的基体表面上。
在示例性实施例中，抗反射器RPP和窗WP可以是“面板”型组件，输入传感器ISL可以是“层”型组件。如本公开中所使用的，“面板”型组件包括提供基体表面的基体层(例如，合成树脂膜、复合膜、玻璃基底等)，而对于“层”型组件，可以省略基体层。换句话说，被称为“层”型组件的组件可以设置在由另一组件提供的基体表面上。在另一示例性实施例中，抗反射器RPP和窗WP可以是“层”型组件。
显示面板DP生成图像，输入传感器ISL获得外部输入(例如，触摸事件)的坐标信息。尽管未单独示出，但是根据本公开的示例性实施例的显示装置DD还可以包括设置在显示面板DP的下表面上的保护构件。保护构件和显示面板DP可以通过粘合构件彼此结合。
根据本公开的示例性实施例的显示面板DP可以是发光型显示面板，但是本公开不限于此。例如，显示面板DP可以包括或者可以是有机发光显示面板或量子点发光显示面板。面板根据发光元件的材料而彼此不同。有机发光显示面板的发光层可以包括有机发光材料。量子点发光显示面板的发光层可以包括量子点和/或量子棒。在下文中，有机发光显示面板将被描述为显示面板DP的代表性示例。
抗反射器RPP减小从窗WP上方入射到其的外部光的反射率。根据本公开的示例性实施例的抗反射器RPP可以包括延迟器和偏振器。延迟器可以是膜型延迟器或液晶涂覆型延迟器，并且可以包括半波延迟器(例如，λ/2延迟器)和/或四分之一波延迟器(例如，λ/4延迟器)。偏振器可以是膜型偏振器或液晶涂覆型偏振器。膜型延迟器和/或偏振器可以包括拉伸型合成树脂膜，液晶涂覆型延迟器和/或偏振器可以包括以一定排布(例如，预定排布)取向的液晶。偏振器和/或延迟器还可以包括保护膜。延迟器和/或偏振器或保护膜可以被限定为抗反射器RPP的基体层。
根据本公开的示例性实施例的抗反射器RPP可以包括滤色器。滤色器可以具有一定布置(例如，预定布置)。可以通过考虑包括在显示面板DP中的像素的发射颜色来确定滤色器的布置。抗反射器RPP还可以包括与滤色器相邻设置的黑色矩阵。
根据本公开的示例性实施例的抗反射器RPP可以包括相消干涉结构。例如，相消干涉结构可以包括可以设置在彼此不同的层处(例如，设置在彼此不同的层上或设置在彼此不同的层中)的第一反射层和第二反射层。分别由第一反射层和第二反射层反射的第一反射光和第二反射光可以被相消干涉，因此，可以减小外部光的反射率。
根据本公开的示例性实施例的窗WP包括基体层WP-BS和遮光图案WP-BZ。基体层WP-BS可以包括玻璃基底和/或合成树脂膜。基体层WP-BS可以包括单层结构或多层结构。例如，基体层WP-BS可以包括通过粘合构件彼此结合的两个或更多个膜。
遮光图案WP-BZ与基体层WP-BS部分地叠置。遮光图案WP-BZ设置在基体层WP-BS的后表面上，并且遮光图案WP-BZ限定或基本上限定显示装置DD的边框区域DD-NDA。其处未设置有遮光图案WP-BZ的区域(例如，其中未设置有遮光图案WP-BZ的区域或其上未设置有遮光图案WP-BZ的区域)可以限定显示装置DD的图像区域DD-DA。在窗WP的情况下，其中设置有遮光图案WP-BZ的区域可以被定义为遮光区域，并且其中未设置有遮光图案WP-BZ的区域可以被定义为透射区域。
遮光图案WP-BZ可以具有多层结构。多层结构可以包括彩色层和非彩色(例如，黑色)遮光层。可以通过沉积工艺、印刷工艺和/或涂覆工艺形成彩色层和非彩色遮光层。虽然在图中未示出，但是窗WP还可以包括设置在基体层WP-BS的前表面上的功能涂层。功能涂层可以包括抗指纹层、抗反射层和/或硬涂层中的一种或更多种。
图3是示出根据本公开的示例性实施例的显示面板DP的剖视图。图4A和图4B是示出根据本公开的一个或更多个示例性实施例的显示面板DP的平面图。
参照图3，显示面板DP包括基体层BL、设置在基体层BL上的电路元件层DP-CL、显示元件层DP-OLED和上绝缘层TFL。可以分别与图1中所示的图像区域DD-DA和边框区域DD-NDA对应的显示区域DP-DA和非显示区域DP-NDA可以被限定在显示面板DP处(例如，被限定在显示面板DP中或被限定在显示面板DP上)。如本公开中所使用的，表述“一个区域/部分与另一区域/部分对应”表示彼此叠置的区域/部分，并且不限于具有彼此相同的尺寸和/或相同的形状的区域/部分。
基体层BL可以包括至少一个合成树脂膜。基体层BL可以包括玻璃基底、金属基底和/或有机/无机复合基底。
电路元件层DP-CL包括至少一个绝缘层和电路元件。绝缘层包括至少一个无机层和至少一个有机层。电路元件包括信号线和像素驱动电路。
显示元件层DP-OLED包括至少一个有机发光二极管作为发光元件。显示元件层DP-OLED还可以包括有机层，例如，诸如像素限定层。
上绝缘层TFL包括多个薄层。上绝缘层TFL的薄层中的一些薄层(例如，薄层中的至少一个薄层)可以改善光学效率，并且上绝缘层TFL的薄层中的一些薄层(例如，薄层中的至少一个薄层)可以保护有机发光二极管。下面将更详细地描述上绝缘层TFL。
如图4A和图4B中所示，显示面板DP包括驱动电路GDC、多条信号线(在下文中，被称为“信号线”)SGL、多个信号垫(pad，或者被称为“焊盘”)(在下文中，被称为“信号垫”)DP-PD和ISL-PD以及多个像素(在下文中，被称为“像素”)PX。
驱动电路GDC包括扫描驱动电路。扫描驱动电路生成多个扫描信号(在下文中，被称为“扫描信号”)，并且向多条扫描线(在下文中，被称为“扫描线”)GL输出(例如，顺序地输出)扫描信号。扫描驱动电路还可以向像素PX的驱动电路输出其它控制信号。
扫描驱动电路可以包括多个晶体管，并且晶体管可以通过与像素PX的驱动电路的工艺相同或基本上相同的工艺(例如，低温多晶硅(LTPS)工艺、低温多晶氧化物(LTPO)工艺等)形成。
信号线SGL包括扫描线GL、数据线DL、电力线PL和控制信号线CSL。扫描线GL中的每条连接到像素PX之中的对应的像素，并且数据线DL中的每条连接到像素PX之中的对应的像素。电力线PL连接到像素PX。控制信号线CSL向扫描驱动电路提供控制信号。
在示例性实施例中，信号线SGL还可以包括辅助线SSL。辅助线SSL可以是连接到输入传感器ISL(例如，参照图2)的信号线。然而，本公开不限于此，并且在本公开的另一示例性实施例中，可以省略辅助线SSL。
信号线SGL可以包括设置在彼此不同的层处(例如，设置在彼此不同的层上或设置在彼此不同的层中)的多个部分。例如，图4A示出了包括四个部分P1、P2、P3和P4的数据线DL以及包括两个部分P10和P20的辅助线SSL。数据线DL的四个部分P1、P2、P3和P4可以经由接触孔CNT彼此连接，辅助线SSL的两个部分P10和P20可以经由接触孔CNT彼此连接。辅助线SSL的第一部分P10可以经由接触孔CNT连接到输入传感器ISL(例如，参照图6B)的信号线。
信号垫DP-PD和ISL-PD可以包括连接到数据线DL、电力线PL和控制信号线CSL的第一信号垫(例如，第一类信号垫)DP-PD以及连接到辅助线SSL的第二信号垫(例如，第二类信号垫)ISL-PD。第一信号垫DP-PD和第二信号垫ISL-PD可以设置为在限定在非显示区域DP-NDA的部分处(例如，限定在非显示区域DP-NDA的部分中或限定在非显示区域DP-NDA的部分上)的垫区域NDA-PA处(例如，垫区域NDA-PA中或垫区域NDA-PA上)彼此相邻。第一信号垫DP-PD的堆叠结构和/或材料可以与第二信号垫ISL-PD的堆叠结构和/或材料相同或基本上相同(例如，可以不与第二信号垫ISL-PD的堆叠结构和/或材料区分开)，第一信号垫DP-PD和第二信号垫ISL-PD可以通过相同或基本上相同的工艺形成。
显示区域DP-DA可以被限定为像素PX被布置在其处(例如，被布置在其中或被布置在其上)的区域。多个电子器件可以布置在显示区域DP-DA处(例如，布置在显示区域DP-DA中或布置在显示区域DP-DA上)。电子器件可以包括可以设置在每个像素PX处(例如，设置在每个像素PX中或设置在每个像素PX上)的有机发光二极管和连接到有机发光二极管的像素驱动电路。驱动电路GDC、信号线SGL、信号垫DP-PD和ISL-PD以及像素驱动电路可以被包括在电路元件层DP-CL(例如，如图3中所示)处(例如，被包括在电路元件层DP-CL中或被包括在电路元件层DP-CL上)。
像素PX可以包括例如第一晶体管T1、第二晶体管T2、电容器CP和有机发光二极管OLED。然而，本公开不限于此，例如，像素PX可以包括至少包括开关晶体管和驱动晶体管的各种合适的像素电路结构。第一晶体管T1连接到扫描线GL和数据线DL。有机发光二极管OLED接收通过电力线PL提供的电力电压。
图4A还示出了连接到显示面板DP的电路板PCB。电路板PCB可以是刚性电路板或柔性电路板。
时序控制电路TC可以设置在电路板PCB上，以控制显示面板DP的操作。输入感测电路ISL-C可以设置在电路板PCB上，以控制输入传感器ISL。时序控制电路TC和输入感测电路ISL-C中的每个可以以集成芯片形式安装在电路板PCB上。在本公开的示例性实施例中，时序控制电路TC和输入感测电路ISL-C可以以一个集成芯片形式安装在电路板PCB上。电路板PCB可以包括电连接到信号垫DP-PD和ISL-PD的电路板垫PCB-P。虽然在图中未示出，但是电路板PCB还可以包括使电路板垫PCB-P连接到时序控制电路TC和/或输入感测电路ISL-C的信号线。在一些实施例中，电路板垫PCB-P可以是输出垫，并且电路板PCB还可以包括输入垫。
显示面板DP的信号垫DP-PD和ISL-PD可以通过导电构件(诸如各向异性导电膜ACF)电连接到电路板PCB的电路板垫PCB-P。然而，本公开不限于此，并且在另一示例性实施例中，各向异性导电膜ACF可以被导电球替代。
如图4B中所示，根据本公开的示例性实施例的显示面板DP还可以包括限定在非显示区域DP-NDA处(例如，限定在非显示区域DP-NDA中或限定在非显示区域DP-NDA上)的芯片安装区域NDA-TC。时序控制电路TC(例如，参照图4A)可以以芯片形式安装在芯片安装区域NDA-TC上。
第一芯片垫TC-PD1和第二芯片垫TC-PD2可以布置在芯片安装区域NDA-TC处(例如，布置在芯片安装区域NDA-TC中或布置在芯片安装区域NDA-TC上)。第一芯片垫TC-PD1可以连接到数据线DL，第二芯片垫TC-PD2可以经由输入信号线SIL连接到第一信号垫DP-PD。时序控制电路TC的端子可以连接到第一芯片垫TC-PD1和第二芯片垫TC-PD2。数据线DL可以经由时序控制电路TC电连接到信号垫DP-PD。在本公开的示例性实施例中，控制信号线CSL和电力线PL之中的至少一条线可以连接到时序控制电路TC。
图4A和图4B中所示的显示面板DP可以被部分地弯曲。在这种情况下，非显示区域DP-NDA的部分可以相对于与第二方向DR2平行或基本上平行的弯曲轴被弯曲。弯曲轴可以被限定为与数据线DL的第三部分P3和辅助线SSL的第一部分P10叠置。
图5A是示出根据本公开的示例性实施例的显示面板DP的放大剖视图。图5B是示出根据本公开的示例性实施例的上绝缘层TFL的放大剖视图。
参照图5A，显示面板DP可以包括多个绝缘层、半导体图案、导电图案和信号线。可以通过涂覆工艺和沉积工艺形成绝缘层、半导体层和导电层。可以通过光刻工艺使绝缘层、半导体层和导电层图案化(例如，选择性地图案化)。可以通过上面描述的方法形成包括在电路元件层DP-CL和显示元件层DP-OLED中的半导体图案、导电图案和信号线。
基体层BL可以包括合成树脂层。合成树脂层可以包括热固性树脂。基体层BL可以具有多层结构。例如，基体层BL可以具有包括合成树脂层、粘合层和合成树脂层(例如，另一合成树脂层)的三层结构。更详细地，合成树脂层可以包括或者可以是聚酰亚胺类树脂层，但是本公开不限于此。合成树脂层可以包括例如丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂和/或苝类树脂中的至少一种。此外，基体层BL可以包括玻璃基底、金属基底和/或有机/无机复合基底。
至少一个无机层可以形成在基体层BL的上表面上。无机层可以包括例如氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。无机层可以设置为多层。无机层可以形成阻挡层和/或缓冲层。在示例性实施例中，如图5A中所示，显示面板DP包括缓冲层BFL。
缓冲层BFL可以改善基体层BL与半导体图案之间的结合力。缓冲层BFL可以包括氧化硅层和氮化硅层。氧化硅层和氮化硅层可以彼此堆叠(例如，彼此交替地堆叠)。
半导体图案设置在缓冲层BFL上。半导体图案可以包括多晶硅，但是本公开不限于此。半导体图案可以包括非晶硅或金属氧化物。
图5A示出了半导体图案的部分，并且当在平面图中(例如，与显示面板DP的顶表面平行或基本上平行的平面上)观察时，半导体图案还可以设置在像素PX的另一区域中。半导体图案可以以特定图案(或规则)遍及像素PX布置。例如，半导体图案可以根据其是否被掺杂而具有不同的电特性。半导体图案可以包括掺杂区域和非掺杂区域。掺杂区域可以掺杂有N型掺杂剂或P型掺杂剂。例如，如果第一晶体管T1和第二晶体管T2(例如，参见图4A)中的一个或更多个包括P型晶体管，则P型晶体管包括半导体图案的掺杂有P型掺杂剂的掺杂区域。
半导体图案的掺杂区域可以具有比非掺杂区域的电导率大的电导率。半导体图案的掺杂区域可以充当或基本上充当电极或信号线。半导体图案的非掺杂区域可以与晶体管的有源区(或沟道)对应或基本上对应。换句话说，半导体图案的部分可以包括或者可以是晶体管的有源区，半导体图案的另一部分可以包括或者可以是晶体管的源极或漏极，并且半导体图案的另一部分可以是连接电极或连接信号线。
如图5A中所示，可以使用半导体图案形成第一晶体管T1的源极S1、有源区A1和漏极D1，并且可以使用半导体图案形成第二晶体管T2的源极S2、有源区A2和漏极D2。源极S1和S2与漏极D1和D2在剖视图中从有源区A1和A2沿相反的方向延伸。图5A示出了使用半导体图案形成的连接信号线SCL的部分。虽然未单独示出，但是当在平面图中观察时，连接信号线SCL可以连接到第二晶体管T2的漏极D2。
第一绝缘层10设置在缓冲层BFL上。第一绝缘层10与像素PX(例如，参照图4A和图4B)叠置(例如，公共地叠置)并且覆盖半导体图案。第一绝缘层10可以包括无机层和/或有机层，并且可以具有单层结构或多层结构。第一绝缘层10可以包括例如氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。在示例性实施例中，如图5A中所示，第一绝缘层10可以包括或者可以是单个氧化硅层。电路元件层DP-CL(下面更详细地描述)的绝缘层可以包括无机层和/或有机层，并且可以具有单层结构或多层结构。无机层可以包括上面描述的材料中的至少一种。
栅极G1和G2设置在第一绝缘层10上。栅极G1可以是金属图案的部分。栅极G1和G2分别与有源区A1和A2叠置。栅极G1和G2可以在半导体图案的掺杂工艺期间充当掩模。
第二绝缘层20设置在第一绝缘层10上，以覆盖栅极G1和G2。第二绝缘层20与像素PX(例如，参照图4A和图4B)叠置(例如，公共地叠置)。第二绝缘层20可以包括无机层和/或有机层，并且可以具有单层结构或多层结构。在示例性实施例中，如图5A中所示，第二绝缘层20可以是单个氧化硅层。
上电极UE可以设置在第二绝缘层20上。上电极UE可以与第二晶体管T2的栅极G2叠置。上电极UE可以是金属图案的部分。栅极G2的部分和与栅极G2的该部分叠置的上电极UE可以限定电容器CP(例如，参照图4A)。然而，本公开不限于此，并且在本公开的另一示例性实施例中，可以省略上电极UE。
第三绝缘层30设置在第二绝缘层20上，以覆盖上电极UE。在示例性实施例中，如图5A中所示，第三绝缘层30可以是单个氧化硅层，但是本公开不限于此，第三绝缘层30可以具有另一合适的单层结构或多层结构。第一连接电极CNE1可以设置在第三绝缘层30上。第一连接电极CNE1可以通过延伸穿过(例如，穿透)第一绝缘层10、第二绝缘层20和第三绝缘层30的接触孔CNT-1连接到连接信号线SCL。
第四绝缘层40设置在第三绝缘层30上。第四绝缘层40可以包括或者可以是单个氧化硅层。第五绝缘层50设置在第四绝缘层40上。第五绝缘层50可以包括或者可以是有机层。第二连接电极CNE2可以设置在第五绝缘层50上。第二连接电极CNE2可以通过延伸穿过(例如，穿透)第四绝缘层40和第五绝缘层50的接触孔CNT-2连接到第一连接电极CNE1。
第六绝缘层60设置在第五绝缘层50上，以覆盖第二连接电极CNE2。第六绝缘层60可以包括或者可以是有机层。第一电极AE设置在第六绝缘层60上。第一电极AE通过延伸穿过(例如，穿透)第六绝缘层60的接触孔CNT-3连接到第二连接电极CNE2。通过像素限定层PDL限定开口OP。第一电极AE的至少部分通过像素限定层PDL的开口OP被暴露。
如图5A中所示，显示区域DP-DA可以包括发光区域PXA和与发光区域PXA相邻设置的非发光区域NPXA。例如，非发光区域NPXA可以围绕发光区域PXA(例如，可以在发光区域PXA的外围周围)。在示例性实施例中，发光区域PXA被限定为与第一电极AE的通过开口OP被暴露的部分对应。
空穴控制层HCL可以设置(例如，公共地设置)在发光区域PXA和非发光区域NPXA处(例如，设置(例如，公共地设置)在发光区域PXA和非发光区域NPXA上或设置(例如，公共地设置)在发光区域PXA和非发光区域NPXA中)。空穴控制层HCL可以包括空穴传输层和/或空穴注入层。发光层EML可以设置在空穴控制层HCL上。发光层EML可以设置在与开口OP对应的区域处(例如，设置在与开口OP对应的区域中或设置在与开口OP对应的区域上)。例如，发光层EML可以在被划分为多个部分之后形成在像素PX中的每个处(例如，形成在像素PX中的每个中或形成在像素PX中的每个上)。
电子控制层ECL可以设置在发光层EML上。电子控制层ECL可以包括电子传输层和/或电子注入层。可以使用开口掩模在多个像素PX处(例如，在多个像素PX中或在多个像素PX上)形成(例如，公共地形成)空穴控制层HCL和电子控制层ECL。第二电极CE可以设置在电子控制层ECL上。第二电极CE可以具有单个整体形式，并且可以设置(例如，公共地设置)在多个像素PX(例如，参照图4A)处(例如，设置(例如，公共地设置)在多个像素PX中或设置(例如，公共地设置)在多个像素PX上)。
如图5A和图5B中所示，上绝缘层TFL设置在第二电极CE上。上绝缘层TFL可以包括多个薄膜。如图5B中所示，在示例性实施例中，上绝缘层TFL可以包括盖层CPL和薄膜封装层TFE。薄膜封装层TFE可以包括第一无机层IOL1、有机层OL和第二无机层IOL2。
盖层CPL设置在第二电极CE上，并且可以与第二电极CE接触。盖层CPL包括有机材料。第一无机层IOL1设置在盖层CPL上，并且可以与盖层CPL接触。有机层OL设置在第一无机层IOL1上，并且可以与第一无机层IOL1接触。第二无机层IOL2设置在有机层OL上，并且可以与有机层OL接触。
盖层CPL可以保护第二电极CE免受后续工艺(例如，溅射工艺)的影响，并且可以改善有机发光二极管OLED的发光效率。盖层CPL具有比第一无机层IOL1的折射率大的折射率。
第一无机层IOL1和第二无机层IOL2可以保护显示元件层DP-OLED免受湿气和/或氧的影响，有机层OL可以保护显示元件层DP-OLED免受异物(例如，诸如灰尘颗粒)的影响。第一无机层IOL1和第二无机层IOL2中的每个可以包括氮化硅层、氮氧化硅层和氧化硅层中的一种或更多种。在本公开的示例性实施例中，第一无机层IOL1和第二无机层IOL2可以包括氧化钛层或氧化铝层。有机层OL可以包括丙烯酸类有机层，但是本公开不限于此。
在本公开的示例性实施例中，无机层(例如，LiF层)还可以设置在盖层CPL与第一无机层IOL1之间。在这种情况下，无机层(例如，LiF层)可以改善有机发光二极管OLED的发光效率。
图6A是示出根据本公开的示例性实施例的输入传感器ISL的剖视图。图6B是示出根据本公开的示例性实施例的输入传感器ISL的平面图。图6C和图6D是示出根据本公开的示例性实施例的输入传感器ISL的局部剖视图。
如图6A中所示，输入传感器ISL可以包括第一绝缘层(在下文中，被称为“第一输入绝缘层”)ISL-IL1、第一导电层ISL-CL1、第二绝缘层(在下文中，被称为“第二输入绝缘层”)ISL-IL2、第二导电层ISL-CL2和第三绝缘层(在下文中，被称为“第三输入绝缘层”)ISL-IL3。第一输入绝缘层ISL-IL1可以设置(例如，直接设置)在上绝缘层TFL上。然而，本公开不限于此，并且在本公开的另一示例性实施例中，可以省略第一输入绝缘层ISL-IL1。
第一导电层ISL-CL1和第二导电层ISL-CL2中的每个可以具有单层结构或者其中多个层在第三方向DR3上彼此堆叠的多层结构。具有多层结构的导电层可以包括透明导电层和金属层之中的至少两个层。具有多层结构的导电层可以包括具有彼此不同的金属的金属层。透明导电层可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和/或石墨烯。金属层可以包括例如钼、银、钛、铜、铝和/或它们的合金。例如，第一导电层ISL-CL1和第二导电层ISL-CL2中的每个可以具有钛/铝/钛的三层结构。具有相对高的耐久性和低的反射率的金属可以是外层(例如，或多个外层)，并且具有相对高的电导率的金属可以是内层(例如，插入层、中间层或多个中间层)。
第一导电层ISL-CL1和第二导电层ISL-CL2中的每个包括多个图案。在下文中，第一导电层ISL-CL1将被描述为包括第一图案，第二导电层ISL-CL2将被描述为包括第二图案。第一图案和第二图案中的每个可以包括感测电极和连接到感测电极的信号线。
第一输入绝缘层ISL-IL1、第二输入绝缘层ISL-IL2和第三输入绝缘层ISL-IL3中的每个可以包括无机层或有机层。例如，在示例性实施例中，第一输入绝缘层ISL-IL1和第二输入绝缘层ISL-IL2可以包括或者可以是无机层。无机层可以包括例如氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。第三输入绝缘层ISL-IL3可以包括或者可以是有机层。有机层可以包括例如丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯、乙烯基类树脂、环氧类树脂、聚氨酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝类树脂中的至少一种。
如图6B中所示，输入传感器ISL包括第一电极组EG1、第二电极组EG2以及连接到第一电极组EG1和第二电极组EG2的信号线组。在示例性实施例中，如图6B中所示，包括两个信号线组SG1和SG2的输入传感器ISL被示出为代表性示例。输入传感器ISL可以包括分别与显示面板DP的显示区域DP-DA和非显示区域DP-NDA对应的感测区域ISL-DA和线区域ISL-NDA。感测区域ISL-DA可以被限定为第一电极组EG1和第二电极组EG2设置在其处(例如，设置在其中或设置在其上)的区域。第一信号线组SG1和第二信号线组SG2设置在线区域ISL-NDA中。
在示例性实施例中，输入传感器ISL可以包括电容型触摸传感器，但是本公开不限于此。第一电极组EG1和第二电极组EG2之中的一个组接收驱动信号，第一电极组EG1和第二电极组EG2之中的另一组输出与第一电极组EG1和第二电极组EG2之间的电容的变化对应的感测信号。
在示例性实施例中，驱动时间段可以被划分为第一驱动时间段和第二驱动时间段。在该情况下，可以在第一驱动时间段期间以上面描述的方式驱动输入传感器ISL，并且可以在第二驱动时间段期间以与上面描述的方式相反的方式驱动输入传感器ISL。例如，在第一驱动时间段期间，第一电极组EG1和第二电极组EG2之中的一个组可以接收驱动信号，第一电极组EG1和第二电极组EG2之中的另一组可以输出感测信号。在第二驱动时间段期间，第一电极组EG1和第二电极组EG2之中的所述另一组可以接收驱动信号，第一电极组EG1和第二电极组EG2之中的所述一个组可以输出感测信号。
第一电极组EG1包括多个第一感测电极IE1-1至IE1-10。包括十个第一感测电极IE1-1至IE1-10的第一电极组EG1被示出为代表性示例，但是本公开不限于图6B中所示的第一感测电极的数量。第一感测电极IE1-1至IE1-10具有在第二方向DR2上延伸的形状。第二电极组EG2包括多个第二感测电极IE2-1至IE2-8。包括八个第二感测电极IE2-1至IE2-8的第二电极组EG2被示出为代表性示例，但是本公开不限于图6B中所示的第二感测电极的数量。第二感测电极IE2-1至IE2-8具有在第一方向DR1上延伸的形状。第二感测电极IE2-1至IE2-8具有比第一感测电极IE1-1至IE1-10的长度大的长度。
第一信号线组SG1可以包括与第一感测电极IE1-1至IE1-10的数量相同或基本上相同的数量的信号线。第一信号线组SG1的信号线可以连接到第一感测电极IE1-1至IE1-10中的每个的两端之中的至少一端。第二信号线组SG2可以包括与第二感测电极IE2-1至IE2-8的数量相同或基本上相同的数量的信号线。第二信号线组SG2的信号线可以连接到第二感测电极IE2-1至IE2-8中的每个的两端之中的至少一端。
第一信号线组SG1的信号线可以经由接触孔CNT连接到辅助线SSL(例如，参照图4A)中的设置在垫区域NDA-PA的一侧处的一些辅助线SSL。第二信号线组SG2的信号线可以经由接触孔CNT连接到辅助线SSL(例如，参照图4A)中的设置在垫区域NDA-PA的另一侧处的一些辅助线SSL。
接触孔CNT延伸穿过(例如，穿透)设置在第一信号线组SG1的信号线与辅助线SSL之间的绝缘层。例如，接触孔CNT可以延伸穿过(例如，穿透)输入传感器ISL的第一输入绝缘层ISL-IL1和第二输入绝缘层ISL-IL2以及第一绝缘层10至第六绝缘层60中的一些。
第一感测电极IE1-1至IE1-10中的每个可以包括多个传感器部分SP1和多个桥接部分CP1。多个传感器部分SP1可以通过多个桥接部分CP1连接。第二感测电极IE2-1至IE2-8中的每个可以包括多个第一部分SP2和多个第二部分CP2。多个第一部分SP2中的至少两个可以设置成多个第二部分CP2中的每个位于第一部分SP2之间。
图6C示出了沿图6B的线X-X'截取的剖视图。图6C示出了其中桥接部分CP1与第二部分CP2交叉的示例。在示例性实施例中，桥接部分CP1可以与桥接图案对应。然而，本公开不限于此，并且在本公开的另一示例性实施例中，第二部分CP2可以与桥接图案对应。
参照图6A至图6C，使用第一导电层ISL-CL1形成桥接部分CP1，并且使用第二导电层ISL-CL2形成传感器部分SP1、第一部分SP2和第二部分CP2。传感器部分SP1可以通过延伸穿过(例如，穿透)第二输入绝缘层ISL-IL2的接触孔CNT-IL2连接到桥接部分CP1。
在示例性实施例中，如图6C中所示，桥接部分CP1可以与第二部分CP2交叉，但是本公开不限于此。例如，桥接部分CP1中的每个可以被修改为具有呈与旋转大约180度的V状形状对应的形状“∧”的曲线形式和/或呈V状形状“∨”的曲线形式，以不与第二部分CP2叠置。当在平面图中观察时，呈形状“∧”的曲线形式和/或形状“∨”的曲线形式的桥接部分CP1可以与第一部分SP2叠置。
根据示例性实施例，第一信号线组SG1和第二信号线组SG2的信号线包括设置在与第一感测电极IE1-1至IE1-10的层相同或基本上相同的层中的部分和设置在与第二感测电极IE2-1至IE2-8的层相同或基本上相同的层中的部分中的至少一个。
图6D示出了沿图6B的线XI-XI'截取的剖视图。第一信号线组SG1之中的第十信号线SG1-10被示出为代表性示例。第一信号线组SG1至少包括设置在与第二感测电极IE2-1至IE2-8的层相同或基本上相同的层中的部分。第一信号线组SG1和第二信号线组SG2的信号线还可以包括使用第一导电层ISL-CL1(例如，参照图6A)形成的部分。
图7A是示出根据本公开的示例性实施例的显示面板DP的垫区域NDA-PA的局部平面图。图7B至图7D是沿图7A的线I-I'截取的剖视图。在下文中，可以不重复对与参照图1至图6D描述的组件和/或构造相同或基本上相同的组件和/或构造的冗余的描述。
图7A至图7D示出了第一信号垫DP-PD作为代表性示例，但是第二信号垫ISL-PD可以具有与第一信号垫DP-PD的结构和/或布置相同或基本上相同的结构和/或布置。
第一信号垫DP-PD可以沿第二方向DR2以一定间隔(例如，规则的间隔)布置。图7A中所示的数据线DL的部分可以与图4A中所示的数据线DL的第四部分P4对应。当与线部分DL-S的宽度相比时，数据线DL的端部部分DL-E可以具有相对较大的宽度。宽度可以被定义为在第二方向DR2上的长度(例如，最短长度)。然而，本公开不限于此，并且在本公开的另一示例性实施例中，端部部分DL-E可以具有与线部分DL-S的宽度相同或基本上相同的宽度，而不与线部分DL-S区分开。在图7A中，接触孔CNT被示出为多个接触孔的代表性示例。
参照图7B，数据线DL的端部部分DL-E设置在第二绝缘层20上。数据线DL的端部部分DL-E设置在与图5A中所示的上电极UE的层相同或基本上相同的层中。该结构与其中图4A中所示的数据线DL的第四部分P4设置在与上电极UE的层相同或基本上相同的层中的结构相同或基本上相同。图4A中所示的数据线DL的第一部分P1和第三部分P3可以设置在与图5A中所示的第二连接电极CNE2的层相同或基本上相同的层中，并且数据线DL的第二部分P2可以设置在与上电极UE的层相同或基本上相同的层中。
第一导电图案CL1设置在第三绝缘层30上，并且与端部部分DL-E叠置。第一导电图案CL1通过延伸(例如，穿透)穿过第三绝缘层30的第一接触孔CNT1与端部部分DL-E接触(或电连接端部部分DL-E)。
第一导电图案CL1包括与端部部分DL-E叠置的第一部分CL-P1以及从第一部分CL-P1延伸的第二部分CL-P2。第二部分CL-P2设置在对应的数据线DL的端部部分DL-E和与对应的数据线DL相邻(例如，最靠近对应的数据线DL)的另一数据线DL的端部部分DL-E之间。
在图7A和图7B中，第二部分CL-P2由向第一部分CL-P1的左侧延伸的部分限定。在示例性实施例中，第一导电图案CL1还可以包括向第一部分CL-P1的右侧延伸且不与端部部分DL-E叠置的部分。向第一部分CL-P1的右侧延伸的部分可以被定义为第三部分。然而，可以省略接触孔不能确保足够的接触面积的部分(例如，第三部分)。
第二部分CL-P2可以由不与对应的数据线DL的端部部分DL-E叠置的部分限定。图7B的右侧上所示的信号垫DP-PD的第二部分CL-P2设置在图7B中所示的两条数据线DL的两个端部部分DL-E之间。
第二导电图案CL2设置在第四绝缘层40上。第二导电图案CL2通过延伸穿过(例如，穿透)第四绝缘层40的第二接触孔CNT2与第二部分CL-P2接触。当在平面图中(例如，在与显示面板DP的顶表面平行或基本上平行的平面上)观察时，第二接触孔CNT2不与端部部分DL-E叠置。
第六绝缘层60设置在第四绝缘层40上。第三接触孔CNT3和CNT30被限定为穿过第六绝缘层60以暴露第二导电图案CL2。图7B示出了两种第三接触孔CNT3和CNT30作为代表性示例。可以通过彼此不同的工艺形成图7B的左侧上所示的第三接触孔CNT3和图7B的右侧上所示的第三接触孔CNT30。例如，可以通过在形成第三接触孔CNT3之后形成第一输入绝缘层ISL-IL1来获得图7B的左侧上所示的接触结构。可以通过在形成第六绝缘层60和第一输入绝缘层ISL-IL1之后形成穿过第一输入绝缘层ISL-IL1和第六绝缘层60的第三接触孔CNT30来获得图7B的右侧上所示的接触结构。
更详细地，可以通过以下方式来获得图7B的左侧上所示的接触结构：在形成第三接触孔CNT3之后沉积第一输入绝缘层ISL-IL1；以及形成穿过第一输入绝缘层ISL-IL1以暴露第二导电图案CL2的第四接触孔CNT4。
针对一个垫区域NDA-PA示出了图7B的左侧上所示的第三接触孔CNT3和第四接触孔CNT4以及图7B的右侧上所示的第三接触孔CNT30，但是本公开不限于此。例如，在各种示例性实施例中，垫区域NDA-PA中的接触结构可以形成为具有与图7B的左侧上所示的接触结构或图7B的右侧上所示的接触结构的结构相同或基本上相同的结构。
参照图7B中所示的垫区域NDA-PA的剖视图和图5A中所示的显示区域DP-DA的剖视图，绝缘层的堆叠结构彼此不同。例如，第五绝缘层50可以不设置在垫区域NDA-PA中。因此，即使图5A中所示的第二连接电极CNE2和图7B中所示的第二导电图案CL2可以通过相同或基本上相同的工艺形成，图5A中所示的第二连接电极CNE2和图7B中所示的第二导电图案CL2也可以设置在彼此不同的层上。
另外，参照图3至图5A，上绝缘层TFL可以不形成在垫区域NDA-PA中。在参照图6A描述的第一输入绝缘层ISL-IL1、第二输入绝缘层ISL-IL2和第三输入绝缘层ISL-IL3之中，第二输入绝缘层ISL-IL2和第三输入绝缘层ISL-IL3可以不形成在垫区域NDA-PA中。在垫区域NDA-PA中，第六绝缘层60可以直接设置在第四绝缘层40上，第一输入绝缘层ISL-IL1可以直接设置在第六绝缘层60上。
在示例性实施例中，设置在第二导电图案CL2上并且暴露第二导电图案CL2的绝缘层可以被定义为垫绝缘层。垫绝缘层可以与显示区域DP-DA和垫区域NDA-PA叠置。例如，如图7B中所示，在示例性实施例中，垫绝缘层可以包括第六绝缘层60和第一输入绝缘层ISL-IL1。
图7B的左侧上所示的接触孔CNT3和CNT4以及图7B的右侧上所示的接触孔CNT30中的每个可以被定义为垫接触孔。第三导电图案CL3通过垫接触孔CNT3、CNT4和CNT30与第二导电图案CL2接触。可以使用图6A中所示的第二导电层ISL-CL2形成第三导电图案CL3。第三导电图案CL3可以具有多层结构，例如，钛/铝/钛的三层结构。
当在平面图中观察时，第三导电图案CL3设置在垫接触孔CNT3、CNT4和CNT30处(例如，设置在垫接触孔CNT3、CNT4和CNT30内部、设置在垫接触孔CNT3、CNT4和CNT30内或设置在垫接触孔CNT3、CNT4和CNT30上)。第三导电图案CL3在第三方向DR3上设置在垫接触孔CNT3、CNT4和CNT30处(例如，设置在垫接触孔CNT3、CNT4和CNT30内部、设置在垫接触孔CNT3、CNT4和CNT30内或设置在垫接触孔CNT3、CNT4和CNT30上)。参照图7B的左侧上所示的垫接触孔CNT3和CNT4，第三导电图案CL3设置在两个垫接触孔CNT3和CNT4之中的至少一个垫接触孔CNT3处(例如，设置在至少一个垫接触孔CNT3内部、设置在至少一个垫接触孔CNT3内或设置在至少一个垫接触孔CNT3上)。第三导电图案CL3是与各向异性导电膜ACF(例如，参照图4A)接触(例如，直接接触)的图案，并且在图7B中所示的示例性实施例中，第三导电图案CL3可以被定义为上导电图案。垫区域NDA-PA中的第六绝缘层60(例如，参照图7B)的厚度TH61可以与显示区域DP-DA中的第六绝缘层60(例如，参照图5A)的厚度TH60不同。可以使用半色调掩模根据区域来控制可以是有机层的第六绝缘层60的厚度。
垫区域NDA-PA中的第六绝缘层60的厚度TH61可以比显示区域DP-DA中的第六绝缘层60的厚度TH60小。垫区域NDA-PA中的第六绝缘层60的厚度TH61可以在例如显示区域DP-DA中的第六绝缘层60的厚度TH60的从大约45％至大约55％的范围内。通过测量第六绝缘层60的设置在垫区域NDA-PA处(例如，设置在垫区域NDA-PA中或设置在垫区域NDA-PA上)的两个端部部分DL-E之间的区域(在下文中，被称为“阻挡区域”)60-BP的厚度来获得厚度TH61，并且通过测量第六绝缘层60的在显示区域DP-DA中与晶体管T2叠置的区域处的厚度来获得厚度TH60。
当垫区域NDA-PA中的第六绝缘层60的厚度TH61小时，可以改善第三导电图案CL3和各向异性导电膜ACF(例如，参照图4A)的结合特性。第三导电图案CL3定位得比第六绝缘层60的上表面和第一输入绝缘层ISL-IL1的上表面低。垫绝缘层的与数据线DL的端部部分DL-E叠置的部分充当阻挡件，以防止或基本上防止第三导电图案CL3彼此短路。
例如，第一导电层ISL-CL1可以形成在第一输入绝缘层ISL-IL1的表面(例如，整个表面)上，可以通过蚀刻工艺使第一导电层ISL-CL1图案化以由第一导电层ISL-CL1形成桥接部分CP1(例如，参照图6C)。在对垫区域NDA-PA处(例如，垫区域NDA-PA中或垫区域NDA-PA上)的第一导电层ISL-CL1的蚀刻工艺期间，残余物会保留在第一输入绝缘层ISL-IL1上。阻挡区域60-BP可以用作阻挡件，以防止或基本上防止蚀刻残余物使信号垫DP-PD的与蚀刻残余物相邻的第三导电图案CL3短路。
如图7C中所示，在本发明的示例性实施例中，数据线DL的端部部分DL-E可以设置在与图5A中所示的栅极G2的层相同或基本上相同的层中。第一接触孔CNT1延伸穿过(例如，穿透)第二绝缘层20和第三绝缘层30。可以通过相同或基本上相同的工艺形成栅极G2和数据线DL的端部部分DL-E。
如图7D中所示，在本发明的示例性实施例中，第二导电图案CL2可以包括与端部部分DL-E叠置的第一部分CL-P1和从第一部分CL-P1延伸的第二部分CL-P2。当在平面图中观察时，第二接触孔CNT2可以与第一接触孔CNT1叠置。第二导电图案CL2的第一部分CL-P1通过第二接触孔CNT2与第一导电图案CL1接触。
第二导电图案CL2的第二部分CL-P2通过第三接触孔CNT3和CNT30被暴露，第三导电图案CL3与第二导电图案CL2的第二部分CL-P2接触。
在这种情况下，第一导电图案CL1可以在第二方向DR2上具有比第二导电图案CL2的长度小的长度。当在平面图中(例如，在与显示面板DP的顶表面平行或基本上平行的平面上)观察时，第一导电图案CL1可以不与第三接触孔CNT3和CNT30叠置。第一导电图案CL1还可以包括与第二导电图案CL2的第二部分CL-P2对应(例如，叠置)的部分。
图8A是示出根据本公开的示例性实施例的垫区域NDA-PA的局部平面图。图8B是沿图8A的线II-II'截取的剖视图。图8C是沿图8A的线III-III'截取的剖视图。在下文中，可以不重复对与参照图1至图7D描述的组件和/或构造相同或基本上相同的组件和/或构造的冗余的描述。
信号垫DP-PD可以布置成彼此不同的多行，例如，第一垫行PDL1和第二垫行PDL2。第二垫行PDL2设置为在第一方向DR1上与显示面板DP的边缘DP-E相邻，使得第二垫行PDL2在第一方向DR1上比第一垫行PDL1靠近边缘DP-E。第一垫行PDL1的信号垫可以被称为第一信号垫DP-PD1，第二垫行PDL2的信号垫可以被称为第二信号垫DP-PD2。
第二信号垫DP-PD2设置为相对于第一信号垫DP-PD1呈交错布置。第一垫行PDL1的第三导电图案CL3在第一方向DR1上与连接到第二垫行PDL2的数据线DL的端部部分DL-E对准。第一垫行PDL1的第三导电图案CL3相对于第二垫行PDL2的第三导电图案CL3对角地设置(例如，设置在对角线上)。
图8B示出了第一信号垫DP-PD1的结构的剖视图。图8B中所示的第一信号垫DP-PD1的结构可以与图7B中所示的作为代表性示例的信号垫DP-PD的结构相同或基本上相同。参照图8B，在图8B的左侧处所示的接触孔CNT3和图8B的右侧处所示的接触孔CNT3彼此相同或基本上相同。
数据线DL的连接到第二信号垫DP-PD2的线部分DL-S与第一垫行PDL1的第三导电图案CL3叠置。连接到第二信号垫DP-PD2的数据线DL设置在与图5A中所示的栅极G2的层相同或基本上相同的层中。
图8C示出了第二信号垫DP-PD2的结构的剖视图。第二信号垫DP-PD2的结构可以与图7C的左侧上所示的作为代表性示例的信号垫DP-PD的结构相同或基本上相同。然而，本公开不限于此。例如，在本公开的各种示例性实施例中，图8B和图8C中所示的第一信号垫DP-PD1和第二信号垫DP-PD2的剖面结构可以被修改为具有与图7D的左侧上所示的信号垫DP-PD的结构相同或基本上相同的结构，或者可以被修改为与图7D的右侧上所示的信号垫DP-PD的结构相同或基本上相同的结构。换句话说，在另一示例性实施例中，第二导电图案CL2可以包括第一部分CL-P1和第二部分CL-P2。
图9是示出根据本公开的示例性实施例的垫区域NDA-PA的局部剖视图。在下文中，可以不重复对与参照图1至图8C描述的组件和/或构造相同或基本上相同的组件和/或构造的冗余的描述。
参照图9，当与图7B中所示的信号垫DP-PD相比时，省略了第二导电图案CL2。绝缘层10至绝缘层40的堆叠结构被示出为具有与图7B中所示的绝缘层10至绝缘层40的堆叠结构相同或基本上相同的堆叠结构。然而，本公开不限于此，并且可以省略绝缘层10至绝缘层40中的一个或更多个，例如，在本公开的另一示例性实施例中可以省略第四绝缘层40。
更详细地，分别连接到第一和第二数据线DL的信号垫DP-PD可以具有相同或基本上相同的堆叠结构。在这种情况下，信号垫DP-PD包括中间导电图案CL1和上导电图案CL3。中间导电图案CL1包括与数据线DL的端部部分DL-E叠置的第一部分CL-P1和从第一部分CL-P1延伸的第二部分CL-P2。当在平面图中观察时，中间导电图案CL1的第二部分CL-P2可以设置在两条数据线DL的端部部分DL-E之间。根据示例性实施例，如图9中所示，中间导电图案CL1包括使用一个导电层形成的具有单层结构的导电图案。然而，本公开不限于此，例如，根据参照图7B描述的实施例，中间导电图案CL1可以包括可以使用两个或更多个导电层形成的具有多层结构的导电图案。
中间导电图案CL1的第一部分CL-P1可以连接(例如，直接连接)到数据线DL的端部部分DL-E，或者可以通过一个或更多个其它导电图案连接到端部部分DL-E。上导电图案CL3不与第一和第二数据线DL的端部部分DL-E叠置。中间导电图案CL1可以被称为第一导电图案CL1。上导电图案CL3可以被称为第三导电图案CL3。
图10A是示出根据本公开的示例性实施例的垫区域NDA-PA的局部平面图。图10B至图10E是沿图10A的线IV-IV'截取的剖视图。在下文中，可以不重复对与参照图1至图9描述的组件和/或构造相同或基本上相同的组件和/或构造的冗余的描述。
图10A示出了包括第一垫行PDL1和第二垫行PDL2的垫区域NDA-PA。根据示例性实施例，信号垫DP-PD可以不包括在第二方向DR2上延伸的导电图案，这可以与参照上面的示例性实施例中的一个或更多个描述的信号垫DP-PD不同。
图10B和图10C示出了根据其它示例性实施例的分别与图7B和图7C对应的剖视图。信号垫DP-PD包括第一导电图案CL1、第二导电图案CL2和第三导电图案CL3。第二接触孔CNT2与第一接触孔CNT1叠置。第二接触孔CNT2和第一接触孔CNT1与端部部分DL-E、第一导电图案CL1、第二导电图案CL2和第三导电图案CL3叠置。在示例性实施例中，中间导电图案可以具有两层结构，但是本公开不限于此。在本公开的示例性实施例中，中间导电图案可以包括第一导电图案CL1或第二导电图案CL2。
垫区域NDA-PA中的阻挡区域60-BP的厚度TH62可以比图5A中所示的显示区域DP-DA中的第六绝缘层60的厚度TH60小。阻挡区域60-BP的厚度TH62可以在显示区域DP-DA中的第六绝缘层60的厚度TH60的从大约60％至大约80％的范围内。可以通过控制在曝光工艺期间照射到阻挡区域60-BP上的光的量来调节阻挡区域60-BP的厚度TH62。
在示例性实施例中，阻挡区域60-BP的厚度TH62相对大于图7B中所示的阻挡区域60-BP的厚度TH61。在示例性实施例中，因为端部部分DL-E、第一导电图案CL1、第二导电图案CL2和第三导电图案CL3堆叠为彼此叠置，所以第三导电图案CL3的最上位置相对高于图7B中所示的第三导电图案CL3的最上位置。因此，在示例性实施例中，当阻挡区域60-BP的厚度比图7B中所示的阻挡区域60-BP的厚度大时，图10B中所示的阻挡区域60-BP可以具有阻挡件的上面描述的功能(例如，阻挡区域60-BP可以用作阻挡件以防止或基本上防止蚀刻残余物使第三导电图案CL3彼此短路)。
图10D示出了根据另一示例性实施例的与图7B中所示的剖视图对应的剖视图。在示例性实施例中，阻挡区域60-BP的厚度TH61可以在显示区域DP-DA(例如，参见图5A)中的第六绝缘层60的厚度TH60的从大约45％至大约55％的范围内。根据示例性实施例，垫绝缘层还可以包括第三输入绝缘层ISL-IL3。第三输入绝缘层ISL-IL3包括被限定为穿过其以暴露第三导电图案CL3的开口IL3-OP。在本公开的示例性实施例中，垫绝缘层还可以包括第一输入绝缘层ISL-IL1。在这种情况下，接触孔被限定为穿过第一输入绝缘层ISL-IL1以暴露第二导电图案CL2。
第三输入绝缘层ISL-IL3可以是有机层。第三输入绝缘层ISL-IL3的设置在两个端部部分DL-E之间的区域可以用作阻挡件。第三输入绝缘层ISL-IL3的设置在两个信号垫DP-PD之间的部分的上表面IL3-US被设置为比第三导电图案CL3的最上端部CL3-UP高。
图10E示出了根据示例性实施例的垫区域NDA-PA的剖视图。图10E中所示的示例性实施例可以与图10D所示的示例性实施例不同。根据示例性实施例，如图10E中所示，垫绝缘层可以不包括第六绝缘层60。在这种情况下，垫绝缘层可以包括第一输入绝缘层ISL-IL1、第二输入绝缘层ISL-IL2和第三输入绝缘层ISL-IL3。第一输入绝缘层ISL-IL1和第二输入绝缘层ISL-IL2可以包括无机层，第三输入绝缘层ISL-IL3可以包括有机层。
第三输入绝缘层ISL-IL3的设置在两个端部部分DL-E之间的区域可以用作阻挡件。第三输入绝缘层ISL-IL3的设置在两个信号垫DP-PD之间的部分的上表面IL3-US被设置为比第三导电图案CL3的最上端部CL3-UP高。
参照图10A至图10E，可以通过修改(例如，调节)设置在数据线DL的端部部分DL-E之间的垫绝缘层的厚度来防止或基本上防止第三导电图案CL3彼此短路。垫绝缘层的部分可以用作阻挡件(或起到阻挡件的作用)。另外，通过控制垫绝缘层的堆叠结构和/或调节与输入传感器ISL一起形成(例如，并发地或同时地形成)的有机层的厚度来形成阻挡件。
虽然参照附图描述了本公开的一个或更多个示例性实施例，但是应该理解的是，在此所描述的实施例应该仅被认为是描述性的意义，而不是出于限制的目的。因此，本发明所属领域的普通技术人员将理解的是，在不脱离本发明的如权利要求及其等同物限定的精神和范围的情况下，可以对本发明的各种方面和特征进行修改。

Claims (23)

1.一种显示装置，所述显示装置包括：
基体层；
多个电子元件，位于所述基体层上；
多条信号线，电连接到所述多个电子元件；
多个信号垫，所述多个信号垫中的每个信号垫连接到所述多条信号线之中的对应的信号线；以及
垫绝缘层，
其中，所述多个信号垫中的每个信号垫包括：第一导电图案，与所述对应的信号线的端部部分叠置且与所述对应的信号线的所述端部部分接触；第二导电图案，位于所述第一导电图案上，所述第二导电图案与所述第一导电图案叠置且与所述第一导电图案接触；以及第三导电图案，位于所述第二导电图案上，所述第三导电图案与所述第二导电图案叠置且与所述第二导电图案接触，
其中，所述第一导电图案和所述第二导电图案中的一个包括：第一部分，与所述对应的信号线的所述端部部分叠置；以及第二部分，位于所述对应的信号线的所述端部部分和所述多条信号线之中的与所述对应的信号线相邻的另一信号线的端部部分之间，所述第二部分从所述第一部分延伸，并且
其中：
所述垫绝缘层与所述多个电子元件、所述多条信号线和所述第一导电图案叠置；
所述垫绝缘层具有暴露所述第二导电图案的至少部分的垫接触孔；并且
所述第三导电图案通过所述垫接触孔连接到所述第二导电图案。
2.根据权利要求1所述的显示装置，其中，所述第三导电图案在平面图中定位在所述垫接触孔内。
3.根据权利要求1所述的显示装置，所述显示装置还包括：
第一绝缘层，位于所述对应的信号线的所述端部部分上；以及
第二绝缘层，位于所述第一导电图案上，
其中：
所述第一绝缘层具有暴露所述对应的信号线的所述端部部分的第一接触孔；
所述第一导电图案通过所述第一接触孔连接到所述对应的信号线的所述端部部分；
所述第二绝缘层具有暴露所述第一导电图案的第二接触孔；并且
所述第二导电图案通过所述第二接触孔连接到所述第一导电图案。
4.根据权利要求3所述的显示装置，其中，所述第一导电图案包括所述第一部分和所述第二部分，并且
所述第二接触孔在平面图中与所述第一导电图案的所述第二部分叠置。
5.根据权利要求3所述的显示装置，其中：
所述第二导电图案包括所述第一部分和所述第二部分；
所述第二接触孔在平面图中与所述第二导电图案的所述第一部分和所述第一导电图案叠置；并且
所述垫接触孔与所述第二导电图案的所述第二部分叠置。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
第一绝缘层；
第二绝缘层；
第三绝缘层；以及
第四绝缘层，
其中：
所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层中的每个定位在所述垫绝缘层下，
所述多个电子元件包括上电极、晶体管和连接到所述晶体管的发光元件，
所述晶体管包括有源区、位于所述有源区上的栅极、从所述有源区的一侧延伸的源极以及从所述有源区的另一侧延伸的漏极，
所述第一绝缘层覆盖所述有源区、所述源极和所述漏极，
所述第二绝缘层位于所述第一绝缘层上且覆盖所述栅极，
所述第三绝缘层位于所述第二绝缘层上且覆盖所述上电极，并且
所述第四绝缘层覆盖所述第三绝缘层。
7.根据权利要求6所述的显示装置，其中，所述端部部分位于与所述栅极或所述上电极的层相同的层中。
8.根据权利要求6所述的显示装置，其中，所述第一导电图案位于所述第三绝缘层上，所述第二导电图案位于所述第四绝缘层上。
9.根据权利要求6所述的显示装置，其中，所述垫绝缘层包括有机层，所述有机层包括：第一部分，位于所述对应的信号线的所述端部部分与所述另一信号线的所述端部部分之间；以及第二部分，与所述晶体管叠置，并且
其中，所述有机层的所述第一部分的厚度在所述有机层的所述第二部分的厚度的从45％至55％的范围内。
10.根据权利要求6所述的显示装置，其中，所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述第四绝缘层中的每个包括无机层，并且
其中，所述垫绝缘层包括有机层。
11.根据权利要求1所述的显示装置，所述显示装置还包括薄膜封装层和输入传感器，
其中：
所述多个电子元件包括发光元件；
所述薄膜封装层位于所述垫绝缘层上且覆盖所述发光元件；并且
所述输入传感器位于所述薄膜封装层上，所述输入传感器包括感测电极。
12.根据权利要求11所述的显示装置，其中，所述多条信号线包括连接到所述发光元件的第一信号线和连接到所述感测电极的第二信号线。
13.根据权利要求1所述的显示装置，其中，所述多条信号线包括位于不同层上的多个部分。
14.根据权利要求1所述的显示装置，其中：
所述多个信号垫包括第一信号垫和第二信号垫；
所述第一信号垫形成第一垫行；
所述第二信号垫形成与所述第一垫行不同的第二垫行；并且
所述第二信号垫相对于所述第一信号垫呈交错布置。
15.根据权利要求14所述的显示装置，其中，所述第二信号垫比所述第一信号垫靠近所述基体层的边缘，并且
所述多条信号线之中的连接到所述第二信号垫中的一个第二信号垫的信号线与所述第一信号垫之中的对应的第一信号垫的所述第二部分叠置。
16.根据权利要求14所述的显示装置，其中，所述多条信号线之中的连接到所述第二信号垫中的一个第二信号垫的信号线的端部部分位于与所述多条信号线之中的连接到所述第一信号垫中的一个第一信号垫的信号线的端部部分所处的层不同的层上。
17.根据权利要求1所述的显示装置，所述显示装置还包括：
电路板，电连接到所述多个信号垫；以及
各向异性导电膜，被构造为将所述多个信号垫结合到所述电路板。
18.一种显示装置，所述显示装置包括：
第一信号线；
第二信号线；
第一信号垫，连接到所述第一信号线；
第二信号垫，连接到所述第二信号线；以及
垫绝缘层，与所述第一信号线和所述第二信号线叠置，
其中，所述第一信号垫包括：
中间导电图案，与所述第一信号线的端部部分叠置，所述中间导电图案连接到所述第一信号线的所述端部部分；以及
上导电图案，位于所述中间导电图案上，所述上导电图案穿过所述垫绝缘层被暴露，
其中，所述中间导电图案包括第一部分和第二部分，所述第一部分与所述第一信号线的所述端部部分叠置，所述第二部分位于所述第一信号线的所述端部部分与所述第二信号线的端部部分之间，所述第二部分从所述第一部分延伸，并且
其中，所述上导电图案连接到所述中间导电图案的所述第二部分。
19.根据权利要求18所述的显示装置，其中，所述上导电图案不与所述第一信号线的所述端部部分和所述第二信号线的所述端部部分中的每个叠置。
20.一种显示装置，所述显示装置包括：
基体层，包括显示区域和非显示区域；
第一开关晶体管，位于所述显示区域上；
第二开关晶体管，位于所述显示区域上；
第一信号线，连接到所述第一开关晶体管；
第二信号线，连接到所述第二开关晶体管；
第一信号垫，连接到所述第一信号线；
第二信号垫，连接到所述第二信号线；以及
垫绝缘层，与所述第一开关晶体管、所述第二开关晶体管、所述第一信号线和所述第二信号线叠置，
其中，所述第一信号垫和所述第二信号垫中的每个包括：
中间导电图案，与所述第一信号线和所述第二信号线之中的对应的信号线的端部部分叠置，所述中间导电图案电连接到所述对应的信号线的所述端部部分；以及
上导电图案，位于所述中间导电图案上，所述上导电图案穿过所述垫绝缘层被暴露，
其中，所述垫绝缘层具有暴露所述中间导电图案的部分的垫接触孔，所述垫接触孔与所述对应的信号线的所述端部部分叠置，并且
其中，所述上导电图案通过所述垫接触孔连接到所述中间导电图案，在平面图中，所述上导电图案定位在所述垫接触孔内。
21.根据权利要求20所述的显示装置，其中，所述垫绝缘层包括有机层，所述有机层包括：第一部分，位于所述第一信号垫与所述第二信号垫之间；以及第二部分，与所述第一开关晶体管叠置，并且
其中，所述有机层的所述第一部分的厚度在所述有机层的所述第二部分的厚度的从60％至80％的范围内。
22.根据权利要求20所述的显示装置，其中，所述垫绝缘层包括第一有机层、位于所述第一有机层上的至少一个无机层以及位于所述至少一个无机层上的第二有机层，
其中，所述第一有机层包括：第一部分，位于所述第一信号垫与所述第二信号垫之间；以及第二部分，与所述第一开关晶体管叠置，并且
其中，所述第一有机层的所述第一部分的厚度在所述第一有机层的所述第二部分的厚度的从45％至55％的范围内。
23.根据权利要求20所述的显示装置，其中，所述垫绝缘层包括至少一个无机层和位于所述至少一个无机层上的有机层，并且
其中，所述有机层的位于所述第一信号垫与所述第二信号垫之间的部分的上表面比所述上导电图案的最上端部高。
CN202010348009.7A 2019-05-02 2020-04-28 显示装置 Pending CN111883561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190051270A KR20200128253A (ko) 2019-05-02 2019-05-02 표시장치
KR10-2019-0051270 2019-05-02

Publications (1)

Publication Number Publication Date
CN111883561A true CN111883561A (zh) 2020-11-03

Family

ID=70480181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010348009.7A Pending CN111883561A (zh) 2019-05-02 2020-04-28 显示装置

Country Status (4)

Country Link
US (3) US11444144B2 (zh)
EP (1) EP3751338B1 (zh)
KR (1) KR20200128253A (zh)
CN (1) CN111883561A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011529A (ko) * 2019-07-22 2021-02-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220007830A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 회로 기판 및 이를 포함하는 표시 장치
EP4277022A1 (en) * 2021-02-09 2023-11-15 Samsung Electronics Co., Ltd. Electronic apparatus comprising antenna module and operation method therefor
KR20230110404A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846711B1 (ko) 2007-03-13 2008-07-16 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120065521A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR102653947B1 (ko) 2014-07-11 2024-04-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
WO2017077997A1 (ja) 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
US10474295B2 (en) * 2016-11-10 2019-11-12 Samsung Display Co., Ltd. Display device including sensor and auxiliary sensor parts
KR102311316B1 (ko) * 2017-04-24 2021-10-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102438256B1 (ko) 2017-06-07 2022-08-30 엘지디스플레이 주식회사 터치 스크린을 갖는 유기 발광 표시 장치 및 이의 제조 방법
KR102277705B1 (ko) 2017-06-30 2021-07-14 엘지디스플레이 주식회사 표시 장치
KR102341124B1 (ko) 2017-09-26 2021-12-22 삼성디스플레이 주식회사 전자패널, 표시장치, 및 그 제조 방법
KR20200129211A (ko) 2019-05-07 2020-11-18 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
EP3751338A1 (en) 2020-12-16
US20230006026A1 (en) 2023-01-05
US20240147796A1 (en) 2024-05-02
EP3751338B1 (en) 2023-12-20
US11444144B2 (en) 2022-09-13
US11849616B2 (en) 2023-12-19
KR20200128253A (ko) 2020-11-12
US20200350390A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US11416094B2 (en) Touch sensor and display device having the same
US11500496B2 (en) Display device
JP7416585B2 (ja) ディスプレイ装置
EP3751338B1 (en) Display device
US10890997B2 (en) Display device
CN113270446A (zh) 显示装置和包括显示装置的电子装置
US11194432B2 (en) Display device
US10860127B2 (en) Display device
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
KR20210029862A (ko) 입력 센서 및 그것을 포함하는 표시 장치
US20220109028A1 (en) Display device
KR20210119007A (ko) 표시장치 및 이의 제조 방법
KR20210043055A (ko) 표시패널 및 이의 제조 방법
KR20200031001A (ko) 표시장치
CN221103941U (zh) 电子设备
US20230393696A1 (en) Display device
US20230016234A1 (en) Display device
US20240231545A9 (en) Display device
CN114975532A (zh) 显示装置
CN113394254A (zh) 显示装置
KR20200031002A (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination