KR20240016940A - 화소 구동 회로 및 표시 패널 - Google Patents

화소 구동 회로 및 표시 패널 Download PDF

Info

Publication number
KR20240016940A
KR20240016940A KR1020237031780A KR20237031780A KR20240016940A KR 20240016940 A KR20240016940 A KR 20240016940A KR 1020237031780 A KR1020237031780 A KR 1020237031780A KR 20237031780 A KR20237031780 A KR 20237031780A KR 20240016940 A KR20240016940 A KR 20240016940A
Authority
KR
South Korea
Prior art keywords
voltage
switch transistor
transistor
reset
terminal
Prior art date
Application number
KR1020237031780A
Other languages
English (en)
Inventor
런제 저우
룽룽 리
Original Assignee
에이치케이씨 코포레이션 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치케이씨 코포레이션 리미티드 filed Critical 에이치케이씨 코포레이션 리미티드
Publication of KR20240016940A publication Critical patent/KR20240016940A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 출원은 화소 구동 회로와 표시 패널을 제공하고, 화소 구동 회로(100, 100')는 리셋 단계에서 예비 충전 루프(L1)를 통해 부트스트랩 커패시터(C2)를 충전하여 부트스트랩 커패시터(C2)의 제1단의 전압이 구동 전압의 값에 도달하도록 하고, 데이터 기입 단계에서 부트스트랩 커패시터(C2)를 통해 데이터 전압을 수신하고 부트스트랩 커패시터(C2)를 통해 에너지 저장 커패시터(C1)를 충전함으로써, 구동 트랜지스터(M)의 제어단의 전압을 제2 전압으로 조정하며, 발광 단계에서 구동 트랜지스터(M)가 제2 전압 및 구동 전압을 기반으로 발광 소자(OLED)의 발광을 구동하도록 하며, 표시 밝기가 고르지 않은 현상을 제거할 수 있다.

Description

화소 구동 회로 및 표시 패널
(관련 출원)
본 출원은 2022년 07월 28일에 중국 특허청에 제출된, 출원 번호가 202210898918.7이고, 발명의 명칭이 "화소 구동 회로 및 표시 패널"인 중국 특허 출원의 우선권을 주장하는 바, 해당 출원의 모든 내용은 참조로서 본 출원에 인용된다.
출원은 표시 기술 분야에 관한 것으로, 특히 화소 구동 회로 및 표시 패널에 관한 것이다.
여기서는 단지 본 출원과 관련된 배경 정보만 제공할뿐이며, 반드시 기존 기술을 구성하는 것은 아니다. 유기 발광 다이오드(Organic Light-Emitting Diode, OLED) 디스플레이는 전력 소비량이 낮고, 응답 속도가 빠르며, 표시 시야각이 넓은 장점을 갖고 있기 때문에, 점점 더 널리 응용되고 있다. OLED 디스플레이의 OLED 어레이에 있어서, 각 OLED는 모두 대응하는 화소 구동 회로를 갖고 있으며, 화소 구동 회로는 일반적으로 복수개의 박막 트랜지스터(Thin Film Transistor, TFT)로 구성된다. 그러나 서로 다른 화소 구동 회로의 TFT 매개변수, 예를 들면, 임계값 전압(Vth)(즉 TFT가 임계 마감 상태 또는 임계 도통 상태에 있도록 하는 게이트-소스 편향 전압(gate-source bias voltage)), 마이그레이션율(migration rate) 등은 다르며, 따라서 서로 다른 OLED에서 발사되는 빛의 밝기가 다르고, 사람의 눈에 감지되며, 이런 현상을 무라(mura) 현상이라 하고, 무라 현상으로 인해 디스플레이 장치의 디스플레이 성능이 떨어진다.
기존 기술에서는 서로 다른 화소 구동 회로의 TFT의 임계값 전압의 차이로 인해 초래하는 표시 밝기가 고르지 않는 것을 개선하기 위해, 일반적으로 6T(트랜지스터)1C(커패시터), 7T1C, 8T1C 등 화소 구동 회로와 같은 보상 기능을 갖는 화소 구동 회로를 설계하며, 또한 화소 구동 회로가 순차적으로 리셋 단계, 데이터 기입 단계, 발광 단계에서 작동하도록 한다. 기존의 화소 구동 회로가 데이터 기입 단계에서 TFT의 임계값 전압(Vth)을 보상한 다음에, OLED의 디스플레이 밝기는 데이터 전압(Vdata) 및 구동 전압(VDD)과 관련되지만, TFT의 임계값 전압(Vth)과는 관련이 없다. 그러나 구동 전압(VDD)을 전송하는 데에 사용되는 전원 라인 자체는 임피던스가 존재하기 때문에, 전원 칩과의 거리가 다른 화소 구동 회로에 의해 수신되는 구동 전압(VDD)은 다르며, 전원 칩과의 거리가 다른 OLED 간의 표시 밝기 차이를 초래할 수 있으며, 따라서 무라 현상을 철저히 해결할 수 없고, 또한 OLED 디스플레이의 사이즈가 클수록 무라 현상이 더욱 눈에 띄게 되며, 사용자의 시각적 체험에 심각한 영향을 미친다.
본 출원은 화소 구동 회로를 제공한다. 화소 구동 회로는 발광 소자의 발광을 구동하도록 구성되며, 발광 소자의 제1단은 참조 전압을 수신하도록 구성되고, 화소 구동 회로는 1 프레임 표시 주기 동안 리셋 단계, 데이터 기입 단계, 발광 단계 순으로 작동하며, 화소 구동 회로는 구동 트랜지스터, 에너지 저장 커패시터, 에너지 저장 커패시터 리셋 루프, 부트스트랩 커패시터, 예비 충전 루프, 데이터 기입 루프, 발광 루프를 포함한다. 구동 트랜지스터는 제어단, 제1 연결단 및 제2 연결단을 포함하고, 제1 연결단은 구동 전압을 수신하도록 구성되고, 제2 연결단은 발광 소자의 제2단에 전기적으로 연결된다. 에너지 저장 커패시터의 제1단은 구동 트랜지스터의 제어단에 전기적으로 연결되고, 에너지 저장 커패시터의 제2단은 고정 전압값을 갖는 제1 전압을 수신하도록 구성된다. 에너지 저장 커패시터 리셋 루프는 리셋 단계에서 도통되어 제1 리셋 전압을 수신함으로써 에너지 저장 커패시터의 제1단의 전압을 리셋하여 에너지 저장 커패시터의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 구성된다. 부트스트랩 커패시터의 제1단은 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고, 부트스트랩 커패시터의 제2단은 리셋 단계에서 제로 전위 전압을 수신하고, 부트스트랩 커패시터의 제2단은 데이터 기입 단계에서 데이터 전압을 수신한다. 예비 충전 루프는 리셋 단계에서 도통되어 구동 전압을 수신하여 부트스트랩 커패시터를 충전함으로써, 부트스트랩 커패시터의 제1단의 전압을 조정하여 부트스트랩 커패시터의 제1단의 전압이 구동 전압의 값에 도달하도록 하고, 부트스트랩 커패시터의 제2단의 전압을 리셋하여 부트스트랩 커패시터의 제2단의 전압이 제로 전위에 도달하도록 하며, 따라서 부트스트랩 커패시터의 제1단의 전압과 제2단의 전압 사이의 차이값이 구동 전압의 값에 도달하도록 구성된다. 데이터 기입 루프는 직렬 연결된 부트스트랩 커패시터, 구동 트랜지스터 및 에너지 저장 커패시터를 포함한다. 데이터 기입 루프는 데이터 기입 단계에서 도통되어 부트스트랩 커패시터의 제2단을 통해 데이터 전압을 수신하고 부트스트랩 커패시터의 부트스트랩 효과를 기반으로 에너지 저장 커패시터를 충전함으로써, 구동 트랜지스터의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 구성되고, 구동 트랜지스터는 그 제어단의 전압이 제2 전압과 같을 때에 임계 도통 상태로 진입하며, 제2 전압의 전압값은 구동 전압, 데이터 전압 및 구동 트랜지스터의 임계값 전압의 합과 같다. 발광 루프는 직렬 연결된 구동 트랜지스터와 발광 소자를 포함한다. 발광 루프는 발광 단계에서 도통되어 구동 트랜지스터의 제1 연결단을 통해 구동 전압을 수신하여 발광 소자의 발광을 구동하도록 구성된다.
본 출원에서 제공하는 화소 구동 회로는 리셋 단계에서 예비 충전 루프를 통해 부트스트랩 커패시터를 충전하여 부트스트랩 커패시터의 제1단의 전압이 구동 전압의 값에 도달하도록 하고, 데이터 기입 단계에서 부트스트랩 커패시터의 제2단을 통해 데이터 전압을 수신하고 부트스트랩 커패시터의 부트스트랩 효과를 기반으로 에너지 저장 커패시터를 충전함으로써, 구동 트랜지스터의 제어단의 전압을 제2 전압으로 조정하며, 제2 전압의 전압값은 구동 전압, 데이터 전압 및 구동 트랜지스터의 임계값 전압의 합과 같고, 발광 단계에서 구동 트랜지스터는 그 제어단이 수신한 제2 전압 및 그 제1 연결단이 수신한 구동 전압을 기반으로 발광 소자가 발광하도록 구동하며, 따라서 발광 소자를 흐르는 전류는 구동 전압 및 구동 트랜지스터의 임계값 전압과 모두 관련이 없고, 서로 다른 화소 구동 회로의 구동 트랜지스터의 임계값 전압이 다르기 때문에 표시 패널의 표시 밝기가 고르지 않은 현상을 제거할 수 있을뿐만 아니라, 서로 다른 화소 구동 회로에 의해 수신된 구동 전압이 다르기 때문에 표시 패널의 표시 밝기가 고르지 않은 현상을 제거할 수 있다.
본 출원은 또한 표시 패널을 제공하며, 표시 패널은 기판과 복수개의 화소 구동 회로를 포함하고, 기판은 표시 영역을 포함하고, 복수개의 화소 구동 회로는 기판의 표시 영역 내에 어레이로 배열된다. 화소 구동 회로는 발광 소자의 발광을 구동하도록 구성되며, 발광 소자의 제1단은 참조 전압을 수신하도록 구성되고, 화소 구동 회로는 1 프레임 표시 주기 동안 리셋 단계, 데이터 기입 단계, 발광 단계 순으로 작동하며, 화소 구동 회로는 구동 트랜지스터, 에너지 저장 커패시터, 에너지 저장 커패시터 리셋 루프, 부트스트랩 커패시터, 예비 충전 루프, 데이터 기입 루프, 발광 루프를 포함한다. 구동 트랜지스터는 제어단, 제1 연결단 및 제2 연결단을 포함하고, 제1 연결단은 구동 전압을 수신하도록 구성되고, 제2 연결단은 발광 소자의 제2단에 전기적으로 연결된다. 에너지 저장 커패시터의 제1단은 구동 트랜지스터의 제어단에 전기적으로 연결되고, 에너지 저장 커패시터의 제2단은 고정 전압값을 갖는 제1 전압을 수신하도록 구성된다. 에너지 저장 커패시터 리셋 루프는 리셋 단계에서 도통되어 제1 리셋 전압을 수신함으로써 에너지 저장 커패시터의 제1단의 전압을 리셋하여 에너지 저장 커패시터의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 구성된다. 부트스트랩 커패시터의 제1단은 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고, 부트스트랩 커패시터의 제2단은 리셋 단계에서 제로 전위 전압을 수신하고, 부트스트랩 커패시터의 제2단은 데이터 기입 단계에서 데이터 전압을 수신한다. 예비 충전 루프는 리셋 단계에서 도통되어 구동 전압을 수신하여 부트스트랩 커패시터를 충전함으로써, 부트스트랩 커패시터의 제1단의 전압을 조정하여 부트스트랩 커패시터의 제1단의 전압이 구동 전압의 값에 도달하도록 하고, 부트스트랩 커패시터의 제2단의 전압을 리셋하여 부트스트랩 커패시터의 제2단의 전압이 제로 전위에 도달하도록 하며, 따라서 부트스트랩 커패시터의 제1단의 전압과 제2단의 전압 사이의 차이값이 구동 전압의 값에 도달하도록 구성된다. 데이터 기입 루프는 직렬 연결된 부트스트랩 커패시터, 구동 트랜지스터 및 에너지 저장 커패시터를 포함한다. 데이터 기입 루프는 데이터 기입 단계에서 도통되어 부트스트랩 커패시터의 제2단을 통해 데이터 전압을 수신하고 부트스트랩 커패시터의 부트스트랩 효과를 기반으로 에너지 저장 커패시터를 충전함으로써, 구동 트랜지스터의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 구성되고, 구동 트랜지스터는 그 제어단의 전압이 제2 전압과 같을 때에 임계 도통 상태로 진입하며, 제2 전압의 전압값은 구동 전압, 데이터 전압 및 구동 트랜지스터의 임계값 전압의 합과 같다. 발광 루프는 직렬 연결된 구동 트랜지스터와 발광 소자를 포함한다. 발광 루프는 발광 단계에서 도통되어 구동 트랜지스터의 제1 연결단을 통해 구동 전압을 수신하여 발광 소자의 발광을 구동하도록 구성된다.
본 출원의 부가 방면과 이점에 관하여, 일부분은 아래 설명에서 개시되고, 일부분은 아래의 설명에서 뚜렷해지거나 본 출원의 실천을 통해 알게 될 것이다.
도 1은 본 출원의 실시예에서 제공하는 표시 패널의 구조를 나타내는 개략도이다.
도 2는 기존의 화소 구동 회로의 구조를 나타내는 개략도이다.
도 3은 본 출원의 실시예에서 제공하는 화소 구동 회로의 구조를 나타내는 개략도이다.
도 4는 도 3에 도시된 화소 구동 회로의 작업 시간 순서 도면이다.
도 5a는 도 3에 도시된 화소 구동 회로가 A 단계에 있을 때의 회로의 개략도이다.
도 5b는 도 3에 도시된 화소 구동 회로가 B 단계에 있을 때의 회로의 개략도이다.
도 5c는 도 3에 도시된 화소 구동 회로가 C 단계에 있을 때의 회로의 개략도이다.
이하, 본 출원의 실시예의 첨부된 도면을 참조하여 본 출원의 실시예에 따른 기술적 해결책에 대하여 명확하고 완전하게 설명한다. 명백하게, 기술된 실시예들은 단지 본 발명의 모든 실시예가 아닌 일부 실시예이다. 창조적인 노력없이 본 출원의 실시예에 기초하여 본 기술분야의 당업자에 의해 획득되는 모든 다른 실시예들은 모두 본 출원의 보호 범위 내에 속한다.
또한, 본 출원의 설명에서, '위', '아래', '왼쪽', '오른쪽' 등 용어가 나타내는 방위 또는 위치 관계는 도면을 기반으로 나타내는 방위 또는 위치 관계이며, 단지 본 출원을 편리하게 설명하고 설명을 간소화하기 위한 것이며, 장치 또는 구성 요소가 꼭 특정 방향을 가지고, 반드시 특정 방향으로 구성되거나 조작하여야만 하는 것을 특정하거나 또는 암시하는 것은 아니며, 따라서 본 출원을 한정하는 것으로 이해해서는 안된다. 또한 '제1', '제2' 등 용어는 단지 설명 목적을 위한 것이며, 상대적인 중요성을 특정하거나 또는 암시하는 것으로 이해해서는 안된다.
도 1을 참조하면, 본 출원은 표시 패널(1)을 제공한다. 표시 패널(1)은 서로 전기적으로 연결된 기판(1000)과 메인 구동 회로(2000)를 포함한다. 기판(1000)은 표시 영역(1001)과 비표시 영역(1002)을 포함한다. 표시 영역(1001) 내에 어레이로 배열된 복수개의 화소 구동 회로(100)가 설치되어 있다. 메인 구동 회로(2000)는 스캔 신호 생성 모듈(110), 데이터 전압 생성 모듈(120) 및 구동 전압 생성 모듈(130)을 포함한다. 스캔 신호 생성 모듈(110)은 복수개의 스캔 라인(111)을 통해 여러 행의 화소 구동 회로(100)에 각각 전기적으로 연결되고, 스캔 신호 생성 모듈(110)은 각 행의 회소 구동 회로(100)를 위해 대응하는 스캔 신호를 생성하는 데에 사용된다. 데이터 전압 생성 모듈(120)은 복수개의 데이터 라인(121)을 통해 여러 열의 화소 구동 회로(100)에 전기적으로 연결되고, 데이터 전압 생성 모듈(120)은 각 열의 화소 구동 회로를 위해 대응하는 데이터 전압(Vdata)을 생성하는 데에 사용된다. 구동 전압 생성 모듈(130)은 여러 전원 전압 라인(131)을 통해 여러 행의 화소 구동 회로(100)에 각각 전기적으로 연결되고, 구동 전압 생성 모듈(130)은 각 행의 회소 구동 회로(100)를 위해 구동 전압(VDD)을 생성하는 데에 사용된다.
도 2를 참조하면, 도 2는 2T(트랜지스터)1C (커패시터) 구조를 갖는 기존의 화소 구동 회로(100')를 나타내며, 화소 구동 회로(100')는 스캔 트랜지스터(T0), 구동 트랜지스터(M), 에너지 저장 커패시터(C) 및 발광 소자를 포함한다.
화소 구동 회로(100')은 발광 소자가 발광하도록 구동하는 데에 사용된다. 본 출원의 실시예에 있어서, 발광 소자는 유기발광다이오드(Organic Light-Emitting Diode, OLED)이고, 발광 소자의 제1단은 OLED의 음극에 대응되고, 발광 소자의 제2단은 OLED의 양극에 대응된다. 다른 실시예에 있어서, 발광 소자는 발광다이오드(Light-Emitting Diode, LED)일 수 있고, 마이크로 발광다이오드(Micro Light-Emitting Diode, Micro LED) 또는 미니 발광다이오드(Mini Light-Emitting Diode, Mini LED)일 수도 있다. 발광 소자(OLED)의 음극은 참조 전압단에 전기적으로 연결되어 참조 전압(Vss)을 수신하도록 한다. 구동 트랜지스터(M)의 소스는 전원 전압 라인(131)에 전기적으로 연결되어 구동 전압(VDD)을 수신하도록 하며, 구동 트랜지스터(M)의 드레인은 발광 소자(OLED)의 양극에 전기적으로 연결되고, 구동 트랜지스터(M)의 게이트는 스캔 트랜지스터(T0)의 드레인에 전기적으로 연결된다. 스캔 트랜지스터(T0)의 소스는 데이터 라인(121)에 전기적으로 연결되어 데이터 전압(Vdata)을 수신하도록 하고, 스캔 트랜지스터(T0)의 게이트는 스캔 라인(111)에 전기적으로 연결되어 스캔 신호를 수신하도록 한다. 에너지 저장 커패시터(C)의 제1단은 구동 트랜지스터(M)의 게이트에 전기적으로 연결되고, 에너지 저장 커패시터(C)의 제2단은 발광 소자(OLED)의 음극에 전기적으로 연결된다. 예시적으로, 스캔 신호가 도통 신호일 때, 스캔 트랜지스터(T0)는 도통되고, 데이터 라인(121)의 데이터 전압(Vdata)은 스캔 트랜지스터(T0)를 통해 에너지 저장 커패시터(C)를 충전함으로써, 에너지 저장 커패시터(C)의 제1단의 전압을 조정하여 에너지 저장 커패시터(C)의 제1단의 전압이 데이터 전압(Vdata)의 값에 도달하도록 하고, 구동 트랜지스터(M)는 그 게이트에서 수신된 데이터 전압(Vdata) 및 그 소스에서 수신된 구동 전압(VDD)을 기반으로 발광 소자(OLED)가 발광하도록 구동한다. 이 때, 구동 트랜지스터(M)의 게이트-소스 전압 Vgs=Vg-Vs=Vdata-VDD이고, 발광 소자(OLED)를 흐르는 전류(Ids)와 구동 트랜지스터(M)의 게이트-소스 전압(Vgs)은 아래 관계를 갖는다.
Ids=(K/2)(Vgs-Vth)2＝(K/2)(Vdata-VDD-Vth)2
여기서, K＝Cox×μ×W/L이고, Cox는 단위 면적당 게이트 전기 용량이고, μ는 채널 전자운동의 마이그레이션율이며, W/L은 구동 트랜지스터(M)의 채널의 너비와 길이의 비율을 나타내고, Vth는 구동 트랜지스터(M)의 임계값 전압이다.
발광 소자(OLED)의 밝기와 발광 소자(OLED)를 흐르는 전류(Ids)는 정비례되며, 즉, 데이터 전압(Vdata), 구동 전압(VDD) 및 구동 트랜지스터(M)의 임계값 전압(Vth)과 관련이 있다. 서로 다른 구동 트랜지스터(M)의 임계값 전압(Vth)의 차이로 인한 표시 패널의 표시 밝기가 고르지 않은 것을 방지하기 위해, 기존의 표시 패널은 화소 구동 회로(100')를 임계값 보정 기능을 갖는 구동 회로(도시되지 않음)로 설계함으로써, 구동 회로가 리셋 단계, 데이터 기입 단계, 발광 단계 순으로 작동하도록 한다. 데이터 기입 단계에서 에너지 저장 커패시터(C)를 충전하여 그 제1단의 전압을 조정하여 (Vdata+Vth)의 값에 도달하도록 한다. 이 때, 구동 트랜지스터(M)의 게이트-소스 전압 Vgs=Vg-Vs=(Vdata+Vth)-VDD이다. 발광 소자(OLED)를 흐르는 전류(Ids)와 구동 트랜지스터(M)의 게이트-소스 전압(Vgs)은 아래 등식 관계를 만족한다.
Ids=(K/2)(Vgs-Vth)2＝(K/2)(Vdata-VDD)2
상술한 등식으로 알 수 있다시피, 발광 소자(OLED)의 밝기는 데이터 전압(Vdata) 및 구동 전압(VDD)과 관련이 있지만, 구동 트랜지스터(M)의 임계값 전압(Vth)과는 관련이 없다. 따라서 서로 다른 구동 트랜지스터(M)의 임계값 전압(Vth)의 차이로 인한 표시 패널(1)의 표시 밝기가 고르지 않는 현상을 없앨 수 있다. 그러나 구동 전압(VDD)을 전송하는 데에 사용되는 전원 전압 라인(131) 자체는 라인 임피던스가 있기 때문에, 구동 전압 생성 모듈(130)과의 거리가 다른 화소 구동 회로(100)에 의해 수신되는 구동 전압(VDD)은 다르다. 따라서 구동 전압 생성 모듈(130)과의 거리가 다른 발광 소자(OLED) 사이에 표시 밝기 차이가 존재하고, 무라(mura) 현상을 철저히 해결할 수 없으며, 또한 표시 패널(1)의 사이즈가 클수록 무라 현상이 더욱 눈에 띄게 되며, 사용자의 시각적 체험에 심각한 영향을 미친다.
도 3을 참조하면, 기존의 화소 구동 회로에서 전원 전압 라인(131)의 라인 임피던스로 인한 표시 패널(1)의 표시 밝기가 고르지 않은 문제를 해결하기 위해, 본 출원은 발광 소자(OLED)의 발광을을 구동하는 새로운 화소 구동 회로(100)을 제공한다.
화소 구동 회로(100)는 에너지 저장 커패시터(C1), 부트스트랩 커패시터(C2), 구동 트랜지스터(M), 제1 스위치 트랜지스터(T1), 제2 스위치 트랜지스터(T2), 제3 스위치 트랜지스터(T3), 제4 스위치 트랜지스터(T4), 제5 스위치 트랜지스터(T5) 및 제6 스위치 트랜지스터(T6)을 포함한다. 스위치 트랜지스터(T1~T6)의 제어단은 모두 스캔 신호 생성 모듈(110)에 전기적으로 연결되며, 스위치 트랜지스터(T1~T6)는 삼극관(triode) 또는 금속산화물 반도체(Metal Oxide Semiconductor, MOS) 트랜지스터 중 적어도 하나를 사용할 수 있다. 본 실시예에서, 스위치 트랜지스터(T1~T6) 및 구동 트랜지스터(M)는 모두 로우 레벨로 도통되는 트랜지스터(low-level on transistor)이며, 예를 들면, P 채널 금속산화물 반도체(P-channel Metal-Oxide Semiconductor, PMOS) 트랜지스터이다. 다른 실시예에서, 스위치 트랜지스터(T1~T6) 및 구동 트랜지스터(M)는 모두 하이 레벨로 도통되는 트랜지스터(high-level on transistor)이며, 예를 들면, N 채널 금속 산화물 반도체(N-channel Metal-Oxide Semiconductor, NMOS) 트랜지스터이다. 스위치 트랜지스터(T1~T6)를 동일한 유형의 트랜지스터로 설계하는 것은 기판(1000)의 제조 공정을 간소화하는 데에 유리하고, 가공 난이도를 낮추고, 생산 원가를 낮추는 데에 유리하다는 것을 이해할 수 있다. 물론 다른 실시예에서, 스위치 트랜지스터(T1~T6) 및 구동 트랜지스터(M)는 서로 다른 유형의 트랜지스터를 사용할 수 있으며, 이것에 한정되지 않는다. 설명해야만 하는 것은, 본 출원의 스위치 트랜지스터(T1~T6) 및 구동 트랜지스터(M)는 비실리콘 박막 트랜지스터(amorphous silicon Thin-Film Transistor, a-Si TFT)를 사용할 수 있고, 또는 저온 폴리실리콘 박막 트랜지스터(low-temperature polycrystalline silicon Thin-Film Transistor, LTPS TFT)를 사용할 수 있드며, 또는 산화물 반도체 박막 트랜지스터(oxide TFT)를 사용할 수 있다. 산화물 반도체 박막 트랜지스터의 활성층(active layer)은 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)과 같은 산화물 반도체(oxide)를 사용한다. 예시적으로, 트랜지스터(T1~T6)는 산화물 반도체 박막 트랜지스터를 사용하고, 구동 트랜지스터(M)는 저온 폴리실리콘 박막 트랜지스터를 사용한다. 저온 폴리실리콘 박막 트랜지스터의 마이그레이션율이 높기 때문에, 구동 트랜지스터(M)의 도통 속도를 높일 수 있고, 나아가 화소 구동 회로(100)의 반응 속도를 높일 수 있으며, 표시 패널(1)의 표시 효과를 높일 수 있다.
화소 구동 회로(100)의 회로 구조와 그 작동 원리를 더욱 명확하게 설명하기 위해, 도 4, 도 5a~도 5c를 함께 참조한다.
도 4에 도시된 바와 같이, 화소 구동 회로(100)는 1프레임 표시 주기 동안 리셋 단계(A 단계), 데이터 기입 단계(B 단계) 및 발광 단계(C 단계) 순으로 작동한다.
도 5a에 도시된 바와 같이, 화소 구동 회로(100)는 예비 충전 루프(L1) 및 에너지 저장 커패시터 리셋 루프(L2)를 포함한다. 커패시터 리셋 회로(L2)는 순차적으로 직렬 연결된 제1 스위치 트랜지스터(T1), 부트스트랩 커패시터(C2) 및 제2 스위치 트랜지스터(T2)를 포함한다. 제1 스위치 트랜지스터(T1)의 제1 연결단은 구동 전압(VDD)을 수신하는 데에 사용되고, 제1 스위치 트랜지스터(T1)의 제2 연결단은 부트스트랩 커패시터(C2)의 제1단에 전기적으로 연결된다. 제2 스위치 트랜지스터(T2)의 제1 연결단은 접지 단부와 전기적으로 연결되어 제로 전위 전압을 수신하도록 하고, 제2 스위치 트랜지스터(T2)의 제2 연결단은 부트스트랩 커패시터(C2)의 제2단에 전기적으로 연결된다. 예비 충전 루프(L1)는 리셋 단계에서 도통되고(즉 제1 스위치 트랜지스터(T1)와 제2 스위치 트랜지스터(T2)는 모두 도통됨), 구동 전압(VDD)을 수신하여 부트스트랩 커패시터(C2)를 충전함으로써, 부트스트랩 커패시터(C2)의 제1단의 전압을 조정하여 부트스트랩 커패시터(C2)의 제1단의 전압이 구동 전압(VDD)의 값에 도달하도록 하고, 부트스트랩 커패시터(C2)의 제2단의 전압을 리셋하여 부트스트랩 커패시터(C2)의 제2단의 전압이 제로 전위에 도달하도록 하며, 부트스트랩 커패시터(C2)의 제1단의 전압과 제2단의 전압 사이의 차이값이 구동 전압(VDD)의 값에 도달하도록 하는 데에 사용된다. 부트스트랩 커패시터(C2)는 제2 스위치 트랜지스터(T2)를 통해 이전 프레임 표시 주기의 잔류 전하를 접지 단부에 방전하여 부트스트랩 커패시터(C2)의 제2단의 전압을 제로 전위로 리셋하여 표시 패널(1)의 표시 효과의 균일성을 보장한다.
에너지 저장 커패시터 리셋 루프(L2)는 직렬 연결된 에너지 저장 커패시터(C1)와 제6 스위치 트랜지스터(T6)를 포함한다. 제6 스위치 트랜지스터(T6)의 제1 연결단은 제1 리셋 전압을 수신하는 데에 사용되고, 제6 스위치 트랜지스터(T6)의 제2 연결단은 에너지 저장 커패시터(C1)의 제1단에 전기적으로 연결된다. 에너지 저장 커패시터(C1)의 제1단은 또한 구동 트랜지스터(M)의 제어단(즉 게이트(g))과 전기적으로 연결되고, 에너지 저장 커패시터(C1)의 제2단은 고정 전압값을 갖는 제1 전압(V1)을 수신하는 데에 사용된다. 에너지 저장 커패시터 리셋 루프(L2)는 리셋 단계에서 도통되고(즉 제6 스위치 트랜지스터(T6)는 도통됨), 제1 리셋 전압을 수신하여 에너지 저장 커패시터(C1)의 제1단의 전압을 리셋하며, 즉 에너지 저장 커패시터(C1)를 충전하여 에너지 저장 커패시터(C1)의 제1단의 전압을 리셋하여 에너지 저장 커패시터(C1)의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 하는 데에 사용된다. 따라서 이전 프레임 표시 주기의 발광 단계의 잔류 전하가 에너지 저장 커패시터(C1)의 전압에 미치는 영향을 제거할 수 있으며, 각 프레임 표시 주기의 데이터 기입 단계에서 에너지 저장 커패시터(C1)의 제1단의 전압은 동일한 초기값, 즉 제1 리셋 전압의 값을 갖게 되며, 표시 패널(1)의 표시 효과의 균일성을 보장한다. 본 실시예에서, 에너지 저장 커패시터(C1)의 제2단에서 수신된 제1 전압(V1)은 제로 전위 전압이고, 다른 실시예에서 제1 전압(V1)은 구동 전압(VDD)일 수도 있다.
또한 발광 소자(OLED)의 제1단은 참조 전압(VSS)을 수신하는 데에 사용되고, 발광 소자(OLED)의 제2단은 구동 트랜지스터(M)의 제2 연결단(즉, 드레인(d))과 전기적으로 연결된다.
선택적으로, 화소 구동 회로(100)는 또한 발광 소자 리셋 루프(L3)을 포함한다. 발광 소자 리셋 루프(L3)는 직렬 연결된 제7 스위치 트랜지스터(T7) 및 발광 소자(OLED)를 포함한다. 제7 스위치 트랜지스터(T7)의 제1 연결단은 제2 리셋 전압을 수신하는 데에 사용되고, 제7 스위치 트랜지스터(T7)의 제1 연결단은 발광 소자(OLED)의 제2단에 전기적으로 연결된다. 발광 소자 리셋 루프(L3)는 리셋 단계에서 도통되고(즉 제7 스위치 트랜지스터(T7)는 도통됨), 발광 소자(OLED)의 제2단의 전압을 리셋하여 발광 소자(OLED)의 제2단의 전압이 제2 리셋 전압의 값에 도달하도록 하는 데에 사용된다. 따라서 이전 프레임 표시 주기의 발광 단계의 잔류 전하가 발광 소자(OLED)의 제2단의 전압에 미치는 영향을 제거할 수 있으며, 각 프레임 표시 주기의 발광 단계에서, 발광 소자(OLED)의 제2단의 전압은 동일한 초기값, 즉 제2 리셋 전압의 값을 갖게 되며, 표시 패널(1)의 표시 효과의 균일성을 더욱 높일 수 있다. 예시적으로, 제1 리셋 전압의 전압값과 제2 리셋 전압의 전압값은 모두 리셋 전압(Vint)과 같으며, Vint<VSS이다. 따라서 리셋 단계에서 제2 리셋 전압은 발광 소자(OLED)의 오발광을 초래하지 않는다. 물론 다른 실시예에서 제1 리셋 전압의 전압값과 제2 리셋 전압의 전압값은 서로 다를 수도 있다.
도 5b에 도시된 바와 같이, 화소 구동 회로(100)는 또한 데이터 기입 루프(L4)를 포함한다. 데이터 기입 루프(L4)는 순차적으로 직렬 연결된 제3 스위치 트랜지스터(T3), 부트스트랩 커패시터(C2), 구동 트랜지스터(M), 제4 스위치 트랜지스터(T4) 및 에너지 저장 커패시터(C1)를 포함한다. 구체적으로, 제3 스위치 트랜지스터(T3)의 제1 연결단은 데이터 전압(Vdata)을 수신하는 데에 사용되고, 제3 스위치 트랜지스터(T3)의 제2 연결단은 부트스트랩 커패시터(C2)의 제2단에 전기적으로 연결되며, 부트스트랩 커패시터(C2)의 제1단은 구동 트랜지스터(M)의 제1 연결단(즉, 소스(s))에 전기적으로 연결된다. 제4 스위치 트랜지스터(T4)는 구동 트랜지스터(M)의 제2 연결단과 에너지 저장 커패시터(C1)의 제1단 사이에 전기적으로 연결되어 있다. 데이터 기입 루프(L4)는 데이터 기입 단계에서 도통되며, 제3 스위치 트랜지스터(T3)의 제1 연결단을 통해 데이터 전압(Vdata)을 수신하고 부트스트랩 커패시터(C2)의 부트스트랩 효과를 기반으로 에너지 저장 커패시터(C1)를 충전함으로써, 구동 트랜지스터(M)의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 하는 데에 사용된다. 구동 트랜지스터(M)는 그 제어단의 전압이 제2 전압과 같을 때에 임계 도통 상태로 진입한다. 제2 전압의 전압값은 구동 전압(VDD), 데이터 전압 및 구동 트랜지스터(M)의 임계값 전압의 합과 같다. 설명해야 하는 것은, 리셋 단계에서, 제3 스위치 트랜지스터(T3)는 제2 스위치 트랜지스터(T2)를 통해 이전 프레임 표시 주기의 잔류 전하를 접지 단부에 방전할 수 있으므로, 이전 프레임 표시 주기의 잔류 전하의 영향을 받는 것을 피할 수 있다.
구체적으로, 상술한 바와 같이, 부트스트랩 커패시터(C2)의 제1단의 전압과 제2단의 전압 사이의 차이값은 구동 전압(VDD)의 값이다. 부트스트랩 커패시터(C2)가 데이터 전압(Vdata)을 수신할 때, 그 제2단의 전압은 제로 전위에서 Vdata의 값으로 변경되며, 즉 부트스트랩 커패시터(C2)의 제2단의 전위는 Vdata의 값만큼 증가된다. 부트스트랩 커패시터(C2)의 부트스트랩 효과로 인해, 부트스트랩 커패시터(C2)의 제1단(즉 구동 트랜지스터(M)의 소스 전압(Vs))의 전위도 변경되어 (Vdata+VDD)의 값에 도달한다. 데이터 기입 단계에서, 구동 트랜지스터(M)에 대하여, 에너지 저장 커패시터(C1)의 충전을 시작할 때, 구동 트랜지스터(M)의 게이트 전압 Vg=Vint이고, 소스 전압 Vs=Vdata+VDD이며, 이 때 게이트-소스 전압 Vgs=Vg-Vs=Vint-Vdata<Vth이며, 따라서 구동 트랜지스터(M)는 도통된다. Vth는 구동 트랜지스터(M)의 임계값 전압이고, Vgs<Vth인 경우, 구동 트랜지스터(M)는 도통되며, Vgs>Vth인 경우, 구동 트랜지스터(M)는 컷 오프된다. 소스 전압(Vs)은 도통된 데이터 기입 루프(L4)를 통해 에너지 저장 커패시터(C1)를 충전하여 에너지 저장 커패시터(C1)의 제1단의 전압이 끊임없이 상승되도록 한다. 에너지 저장 커패시터(C1)의 제1단의 전압이 상승되어 Vg=Vdata+VDD+Vth인 경우, Vgs=(Vdata+VDD+Vth)-(Vdata+VDD)=Vth이고, 구동 트랜지스터(M)는 임계 도통 상태로 진입하며, 에너지 저장 커패시터(C1)의 제1단의 전압은 더 이상 상승하지 않는다. 제2 전압의 전압값은 (Vdata+VDD+Vth)과 같다. 또한 부트스트랩 커패시터(C2)의 부트스트랩 효과로 인해 데이터 전압(Vdata)이 에너지 저장 커패시터(C1)로 전송되는 속도가 빠르며, 나아가 데이터 기입 단계의 지속 시간을 단축할 수 있으며, 1 프레임 표시 주기의 지속 시간을 줄이고, 표시 패널(1)의 재생률을 높이는 데에 유리하다.
도 5c에 도시된 바와 같이, 화소 구동 회로(100)는 또한 발광 루프(L5)를 포함한다. 발광 루프(L5)는 순차적으로 직렬 연결된 제1 스위치 트랜지스터(T1), 구동 트랜지스터(M), 제5 스위치 트랜지스터(T5) 및 발광 소자(OLED)를 포함한다. 제5 스위치 트랜지스터(T5)는 구동 트랜지스터(M)의 제2 연결단과 발광 소자(OLED)의 제2단 사이에 전기적으로 연결되어 있다. 발광 루프(L5)는 발광 단계에서 도통되어 구동 트랜지스터(M)의 제1 연결단이 구동 전압(VDD)을 수신하여 발광 소자(OLED)가 발광하도록 구동하는 데에 사용된다.
구체적으로, 구동 트랜지스터(M)에 대하여, 발광 단계에서 구동 트랜지스터(M)는 계속 도통된다. 제1 스위치 트랜지스터(T1)와 제5 스위치 트랜지스터(T5)는 모두 선형 영역에서 작동하고, 구동 트랜지스터(M)는 포화 영역에서 작동하기 때문에, 발광 소자(OLED)를 흐르는 전류의 크기는 구동 트랜지스터(M)의 소스와 드레인 사이의 전류(Ids)에 의존한다. 스위치 트랜지스터의 작동 특성에 따라 전류(Ids)와 게이드-소스 전압(Vgs)은 아래 등식 관계를 만족함을 알 수 있다.
Ids=(K/2)(Vgs-Vth)2＝(K/2)(Vdata)2
K＝Cox×μ×W/L이고, Cox는 단위 면적당 게이트 전기 용량이고, μ는 채널 전자 마이그레이션율이며, W/L은 구동 트랜지스터(M)의 채널의 너비와 길이의 비율을 나타낸다.
상술한 공식에서 알 수 있듯이, 데이터 기입 루프(L3)는 구동 트랜지스터(M)에 보상 전압을 제공할 수 있으며, 따라서 발광 소자(OLED)를 흐르는 전류(Ids)가 구동 트랜지스터(M)의 임계값 전압(Vth) 및 구동 전압(VDD)과 모두 관련이 없도록 한다. 다시 말하면, 데이터 전압(Vdata)의 기입 정밀도를 보장하기만 하면 발광 소자(OLED)의 발광 밝기를 정확하게 제어할 수 있다. 따라서 본 출원에서 제공하는 화소 구동 회로(100)는 서로 다른 화소 구동 회로(100)의 구동 트랜지스터(M)의 임계값 전압이 다르기 때문에 표시 패널(1)의 표시 밝기가 고르지 않은 현상을 제거할 수 있을뿐만 아니라, 서로 다른 화소 구동 회로(100)에 의해 수신된 구동 전압(VDD)이 다르기 때문에 표시 패널(1)의 표시 밝기가 고르지 않은 현상을 제거할 수 있다. 또한 발광 소자(OLED)를 흐르는 전류(Ids)는 구동 전압(VDD)과 관련이 없다. 발광 소자(OLED)의 제1단과 제1단 사이의 전압 차이가 변하지 않으면 그 발광 밝기가 변하지 않는 특성에 따라 구동 전압(VDD)의 전압값을 적당히 낮춰 화소 구동 회로(100)의 전력 소모를 줄일 수 있다.
상술한 바와 같이, 본 실시예에서 스위치 트랜지스터(T1~T7)와 구동 트랜지스터(M)는 모두 로우 레벨로 도통되는 트랜지스터이다. 아래 도 3~도 5c를 참조하여 본 출원에서 제공하는 픽셀 구동회로(100)의 1 프레임 스캔 주기 동안의 작업 흐름에 대하여 상세하게 설명한다.
본 출원의 실시예에서, 제1 스위치 트랜지스터(T1)의 제어단이 수신한 스캔 신호는 제1 스캔 신호(SCAN1)이고, 제2 스위치 트랜지스터(T2), 제6 스위치 트랜지스터(T6) 및 제7 스위치 트랜지스터(T7)의 제어단이 수신한 스캔 신호는 모두 제2 스캔 신호(SCAN2)이고, 제3 스위치 트랜지스터(T3)와 제4 스위치 트랜지스터(T4)의 제어단이 수신한 스캔 신호는 모두 제3 스캔 신호(SCAN3)이고, 제5 스위치 트랜지스터(T5)의 제어단이 수신한 스캔 신호는 제4 스캔 신호(SCAN3)이다. 동일한 도통 타이밍을 갖는 스위치 트랜지스터는 동일한 스캔 신호를 통해 제어할 수 있으며, 따라서 기판(1000)의 배선 구조를 간소화할 수 있다. 물론 다른 실시예에서 각 스위치 트랜지스터에 대해 별도로 스캔 신호를 설정하여 제어할 수 있으며, 이것에 대해 한정하지 않는다.
리셋 단계(A 단계) 에서 제1 스캔 신호(SCAN1)와 제2 스캔 신호(SCAN2)는 모두 로우 레벨이고, 제3 스캔 신호(SCAN3)와 제4 스캔 신호(SCAN4)는 모두 하이 레벨이다. 따라서 스위치 트랜지스터(T1, T2, T6, T7)은 모두 도통되고, 스위치 트랜지스터(T3~T5)는 모두 컷 오프된다. 따라서 예비 충전 루프(L1)가 도통되어 부트스트랩 커패시터(C2)의 제1단의 전압을 조정하여 부트스트랩 커패시터(C2)의 제1단의 전압이 구동 전압(VDD)의 값에 도달하도록 하고, 부트스트랩 커패시터(C2)의 제2단의 전압을 리셋하여 부트스트랩 커패시터(C2)의 제2단의 전압이 제로 전위에 도달하도록 하며, 에너지 저장 커패시터 리셋 루프(L2)가 도통되어 에너지 저장 커패시터(C1)의 제1단의 전압을 리셋하여 에너지 저장 커패시터(C1)의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 하고, 발광 소자 리셋 루프(L3)가 도통되어 발광 소자(OLED)의 제2단의 전압을 리셋하여 발광 소자(OLED)의 제2단의 전압이 제2 리셋 전압의 값에 도달하도록 하며, 데이터 기입 루프(L4)와 발광 루프(L5)는 컷 오프된다.
데이터 기입 단계(B 단계)에서 제3 스캔 신호(SCAN3)는 로우 레벨이고, 제1 스캔 신호(SCAN1), 제2 스캔 신호(SCAN2) 및 제4 스캔 신호(SCAN4)는 모두 하이 레벨이다. 따라서 스위치 트랜지스터(T3, T4) 및 구동 트랜지스터(M)는 모두 도통되고, 스위치 트랜지스터(T1, T2, T5, T6, T7)는 모두 컷 오프된다. 따라서 데이터 기입 루프(L4)가 도통되어 구동 트랜지스터(M)의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 하며, 예비 충전 루프(L1), 에너지 저장 커패시터 리셋 루프(L2), 발광 소자 리셋 루프(L3) 및 발광 루프(L5)는 모두 컷 오프된다.
발광 단계(C 단계)에서 제1 스캔 신호(SCAN1)와 제4 스캔 신호(SCAN4)는 모두 로우 레벨이고, 제2 스캔 신호(SCAN2)와 제3 스캔 신호(SCAN3)는 모두 하이 레벨이다. 따라서 스위치 트랜지스터(T1, T5) 및 구동 트랜지스터(M)는 모두 도통되고, 스위치 트랜지스터(T2, T3, T4, T6, T7)는 모두 컷 오프된다. 따라서 발광 루프(L5)는 도통되어 구동 전압(VDD)을 수신하여 발광 소자(OLED)가 발광하도록 구동하고, 예비 충전 루프(L1), 에너지 저장 커패시터 리셋 루프(L2), 발광 소자 리셋 루프(L3) 및 데이터 기입 루프(L4)는 모두 컷 오프된다.
본 출원에서 제공하는 화소 구동 회로(100)는 리셋 단계에서 예비 충전 루프(L1)를 통해 부트스트랩 커패시터(C2)를 충전하여 부트스트랩 커패시터(C2)의 제1단의 전압이 구동 전압(VDD)의 값에 도달하도록 하고, 데이터 기입 단계에서 부트스트랩 커패시터(C2)의 제2단을 통해 데이터 전압(Vdata)을 수신하고 부트스트랩 커패시터(C2)의 부트스트랩 효과를 기반으로 에너지 저장 커패시터(C1)를 충전함으로써, 구동 트랜지스터(M)의 제어단의 전압을 제2 전압으로 조정하며, 제2 전압의 전압값은 구동 전압(VDD), 데이터 전압(Vdata) 및 구동 트랜지스터(M)의 임계값 전압(Vth)의 합과 같고, 발광 단계에서 구동 트랜지스터(M)는 그 제어단이 수신한 제2 전압 및 그 제1 연결단이 수신한 구동 전압(VDD)을 기반으로 발광 소자(OLED)가 발광하도록 구동하며, 따라서 발광 소자(OLED)를 흐르는 전류는 구동 전압(VDD) 및 구동 트랜지스터(M)의 임계값 전압(Vth)과 모두 관련이 없고, 서로 다른 화소 구동 회로(100)의 구동 트랜지스터(M)의 임계값 전압이 다르기 때문에 표시 패널(1)의 표시 밝기가 고르지 않은 현상을 제거할 수 있을뿐만 아니라, 서로 다른 화소 구동 회로(100)에 의해 수신된 구동 전압(VDD)이 다르기 때문에 표시 패널(1)의 표시 밝기가 고르지 않은 현상을 제거할 수 있다.
본 출원의 실시예를 예시하고 설명하였지만, 당업자라면 본 출원의 원리와 요지를 벗어나지 않는 범위내에서 이러한 실시예에 대하여 다양한 변경, 수정, 교체 및 변형을 수행할 수 있으며, 본 출원의 범위는 청구범위 및 그 등가물에 의해 한정된다는 것을 이해할 수 있다.

Claims (16)

  1. 화소 구동 회로로서,
    상기 화소 구동 회로는 발광 소자의 발광을 구동하도록 구성되며, 상기 발광 소자의 제1단은 참조 전압을 수신하도록 구성되고, 상기 화소 구동 회로는 1 프레임 표시 주기 동안 리셋 단계, 데이터 기입 단계, 발광 단계 순으로 작동하며, 상기 화소 구동 회로는 구동 트랜지스터, 에너지 저장 커패시터, 에너지 저장 커패시터 리셋 루프, 부트스트랩 커패시터, 예비 충전 루프, 데이터 기입 루프, 발광 루프를 포함하고,
    상기 구동 트랜지스터는 제어단, 제1 연결단 및 제2 연결단을 포함하고, 상기 제1 연결단은 구동 전압을 수신하도록 구성되고, 상기 제2 연결단은 상기 발광 소자의 제2단에 전기적으로 연결되며,
    상기 에너지 저장 커패시터의 제1단은 상기 구동 트랜지스터의 제어단에 전기적으로 연결되고, 상기 에너지 저장 커패시터의 제2단은 고정 전압값을 갖는 제1 전압을 수신하도록 구성되며,
    상기 에너지 저장 커패시터 리셋 루프는 상기 리셋 단계에서 도통되어 제1 리셋 전압을 수신함으로써 상기 에너지 저장 커패시터의 제1단의 전압을 리셋하여 상기 에너지 저장 커패시터의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 구성되고,
    상기 부트스트랩 커패시터의 제1단은 상기 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고, 상기 부트스트랩 커패시터의 제2단은 상기 리셋 단계에서 제로 전위 전압을 수신하고, 상기 데이터 기입 단계에서 데이터 전압을 수신하며,
    상기 예비 충전 루프는 상기 리셋 단계에서 도통되어 상기 구동 전압을 수신하여 상기 부트스트랩 커패시터를 충전함으로써, 상기 부트스트랩 커패시터의 제1단의 전압을 조정하여 상기 부트스트랩 커패시터의 제1단의 전압이 상기 구동 전압의 값에 도달하도록 하고, 상기 부트스트랩 커패시터의 제2단의 전압을 리셋하여 상기 부트스트랩 커패시터의 제2단의 전압이 제로 전위에 도달하도록 하며, 따라서 상기 부트스트랩 커패시터의 제1단의 전압과 제2단의 전압 사이의 차이값이 상기 구동 전압의 값에 도달하도록 구성되고,
    상기 데이터 기입 루프는 직렬 연결된 상기 부트스트랩 커패시터, 상기 구동 트랜지스터 및 상기 에너지 저장 커패시터를 포함하고, 상기 데이터 기입 루프는 데이터 기입 단계에서 도통되어 상기 부트스트랩 커패시터의 제2단을 통해 상기 데이터 전압을 수신하고 상기 부트스트랩 커패시터의 부트스트랩 효과를 기반으로 상기 에너지 저장 커패시터를 충전함으로써, 상기 구동 트랜지스터의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 구성되고, 상기 구동 트랜지스터는 그 제어단의 전압이 상기 제2 전압과 같을 때에 임계 도통 상태로 진입하며, 상기 제2 전압의 전압값은 상기 구동 전압, 상기 데이터 전압 및 상기 구동 트랜지스터의 임계값 전압의 합과 같으며,
    상기 발광 루프는 직렬 연결된 상기 구동 트랜지스터와 상기 발광 소자를 포함하며, 상기 발광 루프는 상기 발광 단계에서 도통되어 상기 구동 트랜지스터의 제1 연결단을 통해 상기 구동 전압을 수신하여 상기 발광 소자의 발광을 구동하도록 구성되는 것을 특징으로 하는 화소 구동 회로.
  2. 제1항에 있어서,
    상기 예비 충전 루프는 직렬 연결된 제1 스위치 트랜지스터, 상기 부트스트랩 커패시터 및 제2 스위치 트랜지스터를 포함하고,
    상기 제1 스위치 트랜지스터의 제1 연결단은 상기 구동 전압을 수신하도록 구성되고, 상기 제1 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제1단에 전기적으로 연결되며,
    상기 제2 스위치 트랜지스터의 제1 연결단은 접지 단부와 전기적으로 연결되어 제로 전위 전압을 수신하도록 하고, 상기 제2 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제2단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제1 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 상기 제2 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 예비 충전 루프가 도통되는 것을 특징으로 하는 화소 구동 회로.
  3. 제2항에 있어서,
    상기 데이터 기입 루프는 직렬 연결된 제3 스위치 트랜지스터, 상기 부트스트랩 커패시터, 상기 구동 트랜지스터, 제4 스위치 트랜지스터 및 상기 에너지 저장 커패시터를 포함하고,
    상기 제3 스위치 트랜지스터의 제1 연결단은 상기 데이터 전압을 수신하도록 구성되고, 상기 제3 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제2단에 전기적으로 연결되며,
    상기 제4 스위치 트랜지스터는 상기 구동 트랜지스터의 제2 연결단과 상기 에너지 저장 커패시터의 제1단 사이에 전기적으로 연결되어 있으며,
    상기 데이터 기입 단계에서 상기 제3 스위치 트랜지스터와 상기 제4 스위치 트랜지스터는 모두 각자의 제어단에서 수신된 스캔 신호에 응답하여 도통되며, 따라서 상기 데이터 기입 루프가 도통되는 것을 특징으로 하는 화소 구동 회로.
  4. 제3항에 있어서,
    상기 발광 루프는 직렬 연결된 상기 제1 스위치 트랜지스터, 상기 구동 트랜지스터, 제5 스위치 트랜지스터 및 상기 발광 소자를 포함하고,
    상기 제1 스위치 트랜지스터의 제2 연결단은 상기 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고,
    상기 제5 스위치 트랜지스터는 상기 구동 트랜지스터의 제2 연결단과 상기 발광 소자의 제2단 사이에 전기적으로 연결되어 있으며,
    상기 발광 단계에서 상기 제1 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 상기 제5 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 발광 루프가 도통되는 것을 특징으로 하는 화소 구동 회로.
  5. 제4항에 있어서,
    상기 에너지 저장 커패시터 리셋 루프는 직렬 연결된 상기 에너지 저장 커패시터와 제6 스위치 트랜지스터를 포함하고,
    상기 제6 스위치 트랜지스터의 제1 연결단은 상기 제1 리셋 전압을 수신하도록 구성되고, 상기 제6 스위치 트랜지스터의 제2 연결단은 상기 에너지 저장 커패시터의 제1단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제6 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 에너지 저장 커패시터 리셋 루프가 도통되는 것을 특징으로 하는 화소 구동 회로.
  6. 제5항에 있어서,
    상기 화소 구동 회로는 또한 발광 소자 리셋 루프를 포함하고, 상기 발광 소자 리셋 루프는 직렬 연결된 제7 스위치 트랜지스터와 상기 발광 소자를 포함하며,
    상기 제7 스위치 트랜지스터의 제1 연결단은 제2 리셋 전압을 수신하도록 구성되고, 상기 제7 스위치 트랜지스터의 제1 연결단은 상기 발광 소자의 제2단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제7 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 따라서 상기 발광 소자 리셋 루프는 도통되며, 또한 상기 발광 소자의 제2단의 전압을 리셋하여 상기 발광 소자의 제2단의 전압이 상기 제2 리셋 전압의 값에 도달하도록 하는 것을 특징으로 하는 화소 구동 회로.
  7. 제6항에 있어서,
    상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 제3 스위치 트랜지스터, 상기 제4 스위치 트랜지스터, 상기 제5 스위치 트랜지스터, 상기 제6 스위치 트랜지스터, 상기 제7 스위치 트랜지스터 및 상기 구동 트랜지스터는 모두 로우 레벨로 도통되는 트랜지스터인 것을 특징으로 하는 화소 구동 회로.
  8. 제7항에 있어서,
    상기 구동 트랜지스터는 저온 폴리실리콘 박막 트랜지스터이고,
    상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 제3 스위치 트랜지스터, 상기 제4 스위치 트랜지스터, 상기 제5 스위치 트랜지스터, 상기 제6 스위치 트랜지스터, 상기 제7 스위치 트랜지스터는 모두 산화물 반도체 박막 트랜지스터인 것을 특징으로 하는 화소 구동 회로.
  9. 제1항에 있어서,
    상기 에너지 저장 커패시터의 제2단에서 수신된 상기 제1 전압은 상기 구동 전압 또는 상기 제로 전위 전압을 포함하는 것을 특징으로 하는 화소 구동 회로.
  10. 표시 패널로서,
    기판과 복수개의 화소 구동 회로를 포함하고, 상기 기판은 표시 영역을 포함하고, 상기 복수개의 화소 구동 회로는 상기 기판의 표시 영역 내에 어레이로 배열되며,
    상기 화소 구동 회로는 발광 소자의 발광을 구동하도록 구성되며, 상기 발광 소자의 제1단은 참조 전압을 수신하도록 구성되고, 상기 화소 구동 회로는 1 프레임 표시 주기 동안 리셋 단계, 데이터 기입 단계, 발광 단계 순으로 작동하며, 상기 화소 구동 회로는 구동 트랜지스터, 에너지 저장 커패시터, 에너지 저장 커패시터 리셋 루프, 부트스트랩 커패시터, 예비 충전 루프, 데이터 기입 루프, 발광 루프를 포함하고,
    상기 구동 트랜지스터는 제어단, 제1 연결단 및 제2 연결단을 포함하고, 상기 제1 연결단은 구동 전압을 수신하도록 구성되고, 상기 제2 연결단은 상기 발광 소자의 제2단에 전기적으로 연결되며,
    상기 에너지 저장 커패시터의 제1단은 상기 구동 트랜지스터의 제어단에 전기적으로 연결되고, 상기 에너지 저장 커패시터의 제2단은 고정 전압값을 갖는 제1 전압을 수신하도록 구성되며,
    상기 에너지 저장 커패시터 리셋 루프는 상기 리셋 단계에서 도통되어 제1 리셋 전압을 수신함으로써 상기 에너지 저장 커패시터의 제1단의 전압을 리셋하여 상기 에너지 저장 커패시터의 제1단의 전압이 제1 리셋 전압의 값에 도달하도록 구성되고,
    상기 부트스트랩 커패시터의 제1단은 상기 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고, 상기 부트스트랩 커패시터의 제2단은 상기 리셋 단계에서 제로 전위 전압을 수신하고, 상기 데이터 기입 단계에서 데이터 전압을 수신하며,
    상기 예비 충전 루프는 상기 리셋 단계에서 도통되어 상기 구동 전압을 수신하여 상기 부트스트랩 커패시터를 충전함으로써, 상기 부트스트랩 커패시터의 제1단의 전압을 조정하여 상기 부트스트랩 커패시터의 제1단의 전압이 상기 구동 전압의 값에 도달하도록 하고, 상기 부트스트랩 커패시터의 제2단의 전압을 리셋하여 상기 부트스트랩 커패시터의 제2단의 전압이 제로 전위에 도달하도록 하며, 따라서 상기 부트스트랩 커패시터의 제1단의 전압과 제2단의 전압 사이의 차이값이 상기 구동 전압의 값에 도달하도록 구성되고,
    상기 데이터 기입 루프는 직렬 연결된 상기 부트스트랩 커패시터, 상기 구동 트랜지스터 및 상기 에너지 저장 커패시터를 포함하고, 상기 데이터 기입 루프는 데이터 기입 단계에서 도통되어 상기 부트스트랩 커패시터의 제2단을 통해 상기 데이터 전압을 수신하고 상기 부트스트랩 커패시터의 부트스트랩 효과를 기반으로 상기 에너지 저장 커패시터를 충전함으로써, 상기 구동 트랜지스터의 제어단의 전압을 조정하여 제1 리셋 전압의 값에서 제2 전압의 값에 도달하도록 구성되고, 상기 구동 트랜지스터는 그 제어단의 전압이 상기 제2 전압과 같을 때에 임계 도통 상태로 진입하며, 상기 제2 전압은 상기 구동 전압, 상기 데이터 전압 및 상기 구동 트랜지스터의 임계값 전압의 합과 같으며,
    상기 발광 루프는 직렬 연결된 상기 구동 트랜지스터와 상기 발광 소자를 포함하며, 상기 발광 루프는 상기 발광 단계에서 도통되어 상기 구동 트랜지스터의 제1 연결단을 통해 상기 구동 전압을 수신하여 상기 발광 소자의 발광을 구동하도록 구성되는 것을 특징으로 하는 표시 패널.
  11. 제10항에 있어서,
    상기 예비 충전 루프는 직렬 연결된 제1 스위치 트랜지스터, 상기 부트스트랩 커패시터 및 제2 스위치 트랜지스터를 포함하고,
    상기 제1 스위치 트랜지스터의 제1 연결단은 상기 구동 전압을 수신하도록 구성되고, 상기 제1 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제1단에 전기적으로 연결되며,
    상기 제2 스위치 트랜지스터의 제1 연결단은 접지 단부와 전기적으로 연결되어 제로 전위 전압을 수신하도록 하고, 상기 제2 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제2단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제1 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 상기 제2 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 예비 충전 루프가 도통되는 것을 특징으로 하는 표시 패널.
  12. 제11항에 있어서,
    상기 데이터 기입 루프는 직렬 연결된 제3 스위치 트랜지스터, 상기 부트스트랩 커패시터, 상기 구동 트랜지스터, 제4 스위치 트랜지스터 및 상기 에너지 저장 커패시터를 포함하고,
    상기 제3 스위치 트랜지스터의 제1 연결단은 상기 데이터 전압을 수신하도록 구성되고, 상기 제3 스위치 트랜지스터의 제2 연결단은 상기 부트스트랩 커패시터의 제2단에 전기적으로 연결되며,
    상기 제4 스위치 트랜지스터는 상기 구동 트랜지스터의 제2 연결단과 상기 에너지 저장 커패시터의 제1단 사이에 전기적으로 연결되어 있으며,
    상기 데이터 기입 단계에서 상기 제3 스위치 트랜지스터와 상기 제4 스위치 트랜지스터는 모두 각자의 제어단에서 수신된 스캔 신호에 응답하여 도통되며, 따라서 상기 데이터 기입 루프가 도통되는 것을 특징으로 하는 표시 패널.
  13. 제12항에 있어서,
    상기 발광 루프는 직렬 연결된 상기 제1 스위치 트랜지스터, 상기 구동 트랜지스터, 제5 스위치 트랜지스터 및 상기 발광 소자를 포함하고,
    상기 제1 스위치 트랜지스터의 제2 연결단은 상기 구동 트랜지스터의 제1 연결단에 전기적으로 연결되고,
    상기 제5 스위치 트랜지스터는 상기 구동 트랜지스터의 제2 연결단과 상기 발광 소자의 제2단 사이에 전기적으로 연결되어 있으며,
    상기 발광 단계에서 상기 제1 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 상기 제5 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 발광 루프가 도통되는 것을 특징으로 하는 표시 패널.
  14. 제13항에 있어서,
    상기 에너지 저장 커패시터 리셋 루프는 직렬 연결된 상기 에너지 저장 커패시터와 제6 스위치 트랜지스터를 포함하고,
    상기 제6 스위치 트랜지스터의 제1 연결단은 상기 제1 리셋 전압을 수신하도록 구성되고, 상기 제6 스위치 트랜지스터의 제2 연결단은 상기 에너지 저장 커패시터의 제1단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제6 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되며, 따라서 상기 에너지 저장 커패시터 리셋 루프가 도통되는 것을 특징으로 하는 표시 패널.
  15. 제14항에 있어서,
    상기 화소 구동 회로는 또한 발광 소자 리셋 루프를 포함하고, 상기 발광 소자 리셋 루프는 직렬 연결된 제7 스위치 트랜지스터와 상기 발광 소자를 포함하며,
    상기 제7 스위치 트랜지스터의 제1 연결단은 제2 리셋 전압을 수신하도록 구성되고, 상기 제7 스위치 트랜지스터의 제1 연결단은 상기 발광 소자의 제2단에 전기적으로 연결되며,
    상기 리셋 단계에서 상기 제7 스위치 트랜지스터는 그 제어단에서 수신된 스캔 신호를 기반으로 도통되고, 따라서 상기 발광 소자 리셋 루프는 도통되며, 또한 상기 발광 소자의 제2단의 전압을 리셋하여 상기 발광 소자의 제2단의 전압이 상기 제2 리셋 전압의 값에 도달하도록 하는 것을 특징으로 하는 표시 패널.
  16. 제15항에 있어서,
    상기 제1 스위치 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 제3 스위치 트랜지스터, 상기 제4 스위치 트랜지스터, 상기 제5 스위치 트랜지스터, 상기 제6 스위치 트랜지스터, 상기 제7 스위치 트랜지스터 및 상기 구동 트랜지스터는 모두 로우 레벨로 도통되는 트랜지스터인 것을 특징으로 하는 표시 패널.
KR1020237031780A 2022-07-28 2022-12-23 화소 구동 회로 및 표시 패널 KR20240016940A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210898918.7 2022-07-28
CN202210898918.7A CN115116396A (zh) 2022-07-28 2022-07-28 像素驱动电路和显示面板
PCT/CN2022/141297 WO2024021465A1 (zh) 2022-07-28 2022-12-23 像素驱动电路和显示面板

Publications (1)

Publication Number Publication Date
KR20240016940A true KR20240016940A (ko) 2024-02-06

Family

ID=83333528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237031780A KR20240016940A (ko) 2022-07-28 2022-12-23 화소 구동 회로 및 표시 패널

Country Status (5)

Country Link
US (1) US20240038174A1 (ko)
EP (1) EP4336486A4 (ko)
KR (1) KR20240016940A (ko)
CN (1) CN115116396A (ko)
WO (1) WO2024021465A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115116396A (zh) * 2022-07-28 2022-09-27 惠科股份有限公司 像素驱动电路和显示面板
CN115578977B (zh) * 2022-10-31 2023-09-19 惠科股份有限公司 像素驱动电路和显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082324B2 (ja) * 2006-08-02 2012-11-28 セイコーエプソン株式会社 アクティブマトリクス型発光装置および電子機器
JP2011221165A (ja) * 2010-04-07 2011-11-04 Sony Corp 表示装置、電子機器、表示装置の駆動方法
CN106504707B (zh) * 2016-10-14 2018-06-01 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
CN107221289B (zh) * 2017-08-02 2019-09-27 上海天马有机发光显示技术有限公司 一种像素驱动电路及其控制方法和显示面板、显示装置
CN110176214B (zh) * 2019-05-29 2020-11-03 昆山龙腾光电股份有限公司 像素驱动电路以及有机电致发光显示器
CN112164370B (zh) * 2020-10-28 2022-01-11 京东方科技集团股份有限公司 像素电路及其驱动方法、电子设备
TWI773294B (zh) * 2021-04-30 2022-08-01 友達光電股份有限公司 驅動電路及其驅動方法
KR20230001618A (ko) * 2021-06-28 2023-01-05 삼성디스플레이 주식회사 화소 및 표시 장치
CN113971932A (zh) * 2021-08-09 2022-01-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板、显示装置和终端
CN114038367A (zh) * 2021-08-26 2022-02-11 重庆康佳光电技术研究院有限公司 一种像素驱动电路、方法、驱动基板及显示面板
CN115116396A (zh) * 2022-07-28 2022-09-27 惠科股份有限公司 像素驱动电路和显示面板

Also Published As

Publication number Publication date
WO2024021465A1 (zh) 2024-02-01
EP4336486A1 (en) 2024-03-13
CN115116396A (zh) 2022-09-27
US20240038174A1 (en) 2024-02-01
EP4336486A4 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
CN110223636B (zh) 像素驱动电路及其驱动方法、显示装置
US10032838B2 (en) AMOLED pixel driving circuit and pixel driving method
US9269304B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
CN107909966B (zh) 一种像素驱动电路、其驱动方法及显示装置
CN111489700B (zh) 一种显示面板、驱动方法及显示装置
US10535299B2 (en) Pixel circuit, array substrate, display device and pixel driving method
US10204558B2 (en) Pixel circuit, driving method thereof, and display apparatus
WO2018188390A1 (zh) 像素电路及其驱动方法、显示装置
WO2021238470A1 (zh) 像素电路及其驱动方法、显示面板
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
CN109166528B (zh) 像素电路及其驱动方法
CN109285503B (zh) 像素电路、像素阵列、显示装置和驱动方法
US11011107B2 (en) Pixel circuit, method for driving pixel circuit, and display apparatus
US10283042B2 (en) Pixel driving circuit, pixel driving method, and display device
WO2018157443A1 (zh) 像素补偿电路及驱动方法、显示装置
US11741901B1 (en) Pixel drive circuit and display panel
KR20240016940A (ko) 화소 구동 회로 및 표시 패널
WO2015180278A1 (zh) 像素电路及其驱动方法、显示装置
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN109064975B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN109166522B (zh) 像素电路、其驱动方法及显示装置
US9646536B2 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
WO2020062811A1 (zh) 像素电路及其驱动方法、显示面板、显示装置
CN113516951A (zh) 像素驱动电路及其驱动方法、显示装置