KR20240012501A - 광전자 소자 및 그 제조 방법 - Google Patents

광전자 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20240012501A
KR20240012501A KR1020237044151A KR20237044151A KR20240012501A KR 20240012501 A KR20240012501 A KR 20240012501A KR 1020237044151 A KR1020237044151 A KR 1020237044151A KR 20237044151 A KR20237044151 A KR 20237044151A KR 20240012501 A KR20240012501 A KR 20240012501A
Authority
KR
South Korea
Prior art keywords
injection region
hydrogen
layer
blocking layer
hole injection
Prior art date
Application number
KR1020237044151A
Other languages
English (en)
Inventor
삐에르 츌피앙
브누와 암스탓
띠모테 라시아즈
요안 말리에
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20240012501A publication Critical patent/KR20240012501A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 GaN 기반 발광 다이오드(1)에 관한 것으로,
- n-GaN 기반 전자 주입 영역(10),
- p-GaN 기반 정공 주입 영역(11, 11'),
- 상기 전자 주입 영역(10)과 상기 정공 주입 영역(11, 11') 사이에 위치되고, 광을 방출하도록 구성된, 활성 영역(101)을 포함하며,
상기 정공 주입 영역(11, 11')은, 상기 활성화된 부분(11')이 비활성화된 부분(11")의 수용체 농도보다 적어도 10배 더 높은 수용체 농도를 가지도록, 적어도 하나의 활성화된 부분(11') 및 적어도 하나의 비활성화된 부분(11")을 포함하고, 상기 적어도 하나의 비활성화된 부분(11")은 상기 전자 주입 영역(10)과 수소 차단층(12) 사이에 개재되어, 활성화된 부분(11')의 활성화 동안 상기 비활성화된 부분(11")으로부터 수소의 방출을 방지하도록 구성되는 것을 특징으로 한다.

Description

광전자 소자 및 그 제조 방법
본 발명은 광전자공학 분야에 관한 것이다. 본 발명은 GaN 나노와이어를 기반으로 하는 발광 다이오드와 같은 광전자 소자의 제조에 특히 유리한 적용을 찾는다.
전형적으로, GaN 기반 발광 다이오드(LED)는 활성 영역이 그 사이에 개재되는 캐리어(전자 또는 정공) 주입 영역들을 포함한다.
활성 영역은 전자-정공 쌍의 방사 재결합이 발생하여 광 방출을 얻는 것을 가능하게 하는 곳이다. 이러한 활성 영역은 PN 접합에 위치된다. 활성 영역은 예를 들어 InGaN을 기반으로 하는 양자 우물을 포함한다.
캐리어 주입 영역은 활성 영역에서 전류를 운반하고 주입하는 것을 허용한다. 일부 적용, 특히 디스플레이 기술을 위해, LED에서의 주입 전류를 감소시키는 것이 바람직하다. 효과적인 동작과 충분한 방사 수율을 보존하기 위해, 이들 캐리어 주입 영역을 개선하는 것이 필요할 수 있다.
전형적으로, 정공 주입 영역은 p-GaN를 기반으로 한다. 그 형성 동안, 정공 주입 영역은 초기에, 흡수된 수소에 의해 중화되는 불순물, 예를 들어 일정 농도의 마그네슘(Mg)을 포함한다. 이들 "전기적으로 불활성인" 불순물은 수용체 사이트(acceptor site)를 형성하기 위해 활성화되어야만 한다. 따라서, 유효한 p-형 전도성을 가지기 위해, 정공 주입 영역에 적용되는 활성화 단계가 필요하다. 전형적으로, 이러한 활성화 단계는 열적 어닐링에 의해 수행된다. 어닐링 동안, 불순물을 중화하는 수소가 방출되고, 불순물은 그런 다음 "활성" 수용체 사이트를 형성한다. 수용체 농도로 불리는 이들 수용체 사이트의 농도는 활성화 단계의 효율성에 의존한다.
문헌 "Yuka Kuwano et al 2013 Jpn. J. Appl. Phys. 52 08JK1208JK12"에는 N-형 GaN 층 아래에 매립된 정공 주입 영역을 활성화하는 단계의 효율성을 향상시키기 위한 방법이 개시되어 있다. 이러한 방법은 활성화 전에 캐리어 주입 영역과 활성 영역을 형성하는 층들의 스택 내에서 채널을 형성하는 단계를 포함한다. 특히, 이러한 것은 활성화 동안 채널 전체에 걸쳐 수소의 방출을 개선할 수 있다.
이러한 방법의 단점은 채널의 형성이 결함 및/또는 경계면 상태를 생성한다는 것이다. 이는 캐리어가 활성 영역 내에 주입되지 않는 누설 전류를 생성한다.
캐리어 주입 영역으로부터 활성 영역을 향한 전류의 주입 및/또는 운반을 개선하기 위한 또 다른 해결책은 LED의 스택에 하나 또는 다수의 캐리어 필터링 층(들)을 추가하는 것으로 이루어진다. 따라서, LED는 캐리어를 "필터링"하기 위해 정공 주입 영역과 활성 영역 사이의 EBL로 지칭되는 전자 차단층, 및 그 반대로 전자 주입 영역과 활성 영역 사이의 HBL로 지칭되는 정공 차단층을 포함할 수 있다. 그럼에도 불구하고, 이러한 층들은 광 방출을 변경할 수 있다.
LED의 상이한 영역 및 층은 길이 방향(z)을 따라서 적층되는 것에 의해 배치될 수 있다. 이러한 LED 아키텍처는 축형으로 지칭된다. 대안적으로, LED의 상이한 영역 및 층은 길이 방향(z) 주위에서 반경 방향으로 배치될 수 있다. 이러한 LED 아키텍처를 반경 방향형 또는 코어-외피라고 한다. 목표로 삼은 LED 아키텍처에 관계없이, 정공 주입을 개선할 필요가 있다.
본 발명은 위에서 언급한 단점을 적어도 부분적으로 극복하는 것을 목표로 한다.
특히, 본 발명의 목적은 최적화된 정공 주입 영역을 가지는 발광 다이오드를 제공하는 것이다. 본 발명의 또 다른 목적은 이러한 발광 다이오드를 제조하기 위한 방법을 제공하는 것이다.
본 발명의 다른 목적, 특징 및 장점은 다음의 상세한 설명과 첨부 도면을 검토하면 드러날 것이다. 물론 다른 장점도 포함될 수 있다. 특히, 본 방법의 일부 특징 및 일부 장점은 필요한 부분을 수정하여 소자에 적용될 수 있으며 그 반대도 마찬가지이다.
상기 언급된 목적을 달성하기 위해, 제1 양태는 GaN 기반 발광 다이오드에 관한 것으로, 이는:
n-GaN 기반 전자 주입 영역,
p-GaN 기반 정공 주입 영역,
전자 주입 영역과 정공 주입 영역 사이에 위치되고, 광을 방출하도록 구성된 활성 영역을 포함한다.
유리하게는, 정공 주입 영역은 활성화된 부분이 비활성화된 부분의 수용체 농도보다 적어도 10배, 바람직하게 적어도 100배 더 높은 수용체 농도를 가지도록 적어도 하나의 활성화된 부분과 적어도 하나의 비활성화된 부분을 포함한다. 적어도 하나의 비활성화된 부분은 전자 주입 영역과 수소 차단층 사이에 개재되어, 활성화 단계 동안 비활성화된 부분으로부터 수소의 방출을 방지하도록 구성된다.
따라서 정공 주입 영역의 한 부분(활성화된 부분)만이 유효 p-형 전도성을 가진다. 이러한 것은 정공 주입 영역의 활성화된 부분에서 LED의 활성 영역으로의 정공의 주입을 촉진한다. 이러한 것은 정공 주입 영역의 비활성화된 부분에서 전류의 통과를 제한하거나 방지한다.
본 발명의 기본 원리는 캐리어 주입 및/또는 재결합을 위해 최저 관심 부분의 활성화를 피하도록 수소 차단층을 의도적으로 개재하는 것에 의해 캐리어 주입 및/또는 재결합을 위한 가장 효과적인 부분을 제한하는 것으로 이루어진다. 특히, 가장 적은 결함을 가진 LED의 영역에 정공의 주입과 캐리어의 재결합을 제한하는 것이 유리할 것이다. 이러한 것은 LED의 최적이 아닌 영역(전형적으로 가장 많은 결함을 가진 영역)으로 인한 에너지 효율 손실을 방지할 수 있다. 따라서 이들은 의도적으로 비활성화된 상태로 유지된다.
수소 차단층은 수소 확산을 차단한다. 따라서, 이러한 부분이 비활성화된 부분이도록, 이러한 수소 차단층을 정공 주입 영역의 일부 바로 위에 배치하는 것이 유리하다. 수소 차단층의 위치를 선택하는 것에 의해, 정공 주입 영역의 어느 부분이 비활성화되는지 정의하는 것이 가능하다. 예를 들어 나노와이어를 기반으로 한 3D LED의 경우에, 비활성화된 부분이 나노와이어(들)의 하부 부분이고 활성화된 부분이 나노와이어(들)의 상부 부분이라는 점이 흥미롭다. 일반적으로, 나노와이어의 하부 부분은 상부 부분보다 높은 결함 레벨을 가진다. 이후에, 나노와이어의 하부 부분은 더 높은 누설 전류를 가진다. 따라서, 상부 부분만이 전류의 운반에 참여한다. 따라서, 전류의 운반이 최적화된다.
일 예에 따르면, 활성화된 부분은 1019 cm-3 이상의 수용체 농도를 갖고, 적어도 하나의 비활성화된 부분은 1016 cm-3 이하의 수용체 농도를 가진다.
제2 양태는 이러한 발광 다이오드를 제조하기 위한 방법에 관한 것이다.
일 양태에 따르면,
n-GaN 기반의 전자 주입 영역을 형성하는 단계,
p-GaN 기반의 정공 주입 영역을 형성하는 단계,
상기 전자 주입 영역과 정공 주입 영역 사이에 위치되며, 광 조사를 방출하도록 구성되는 활성 영역을 형성하는 단계,
정공 주입 영역을 활성화하도록 구성된 열적 활성화(thermal activation) 단계를 포함하는 방법이 기술된다.
유리하게는, 수소 차단층은 활성화 전에 정공 주입 영역의 일부 위에만 형성되어서, 활성화는 비활성화된 부분으로 지칭되는 정공 주입 영역의 상기 부분에서 방지되고, 활성화는 활성화된 부분으로 지칭되는 정공 주입 영역의 다른 부분 위에서 유효하다. 비활성화된 부분은 전자 주입 영역과 수소 차단층 사이에 개재된다.
따라서, 상기 방법은 유리하게 정공 주입 영역의 일부의 활성화를 방지할 수 있다. 열적 활성화 전에 상기 부분 위에 형성된 수소 차단층은 활성화 동안 이러한 부분으로부터 수소의 방출을 방지한다. 따라서, 이러한 부분은 비활성화되는데 반하여, 수소 차단층으로 덮이지 않은 정공 주입 영역의 다른 부분은 열적 활성화의 완료시에 활성화된다.
예를 들어, 이러한 방법은 나노와이어를 기반으로 한 LED의 제조 동안 적용될 수 있다. 일반적으로 정공 주입 영역을 형성하도록 의도된 나노와이어의 외피는 활성화 전에 수소 차단층에 의해 그 하부 부분 위에서 덮여진다. 따라서, 이러한 수소 차단층은 나노와이어의 하부 부분 위에서 링의 형태일 수 있다. 따라서, 일반적으로 최고 결함 레벨을 가진 부분인 하부 부분은 비활성화되고, 활성 영역을 향한 전류의 운반 및 활성 영역에서 전류의 주입에 참여하지 않는다.
본 발명의 목표, 목적, 및 특징들과 이점들은 다음의 첨부된 도면들에 도시된 실시예들의 상세한 설명으로부터 더 명확하게 드러날 것이다:
도 1 내지 도 7은 본 발명의 실시예에 따른 LED 제조 방법의 단계를 도시한다.
도 8은 본 발명의 제1 실시예에 따른 3D LED를 도시한다.
도 9는 본 발명의 제2 실시예에 따른 2D LED를 도시한다.
도 10은 본 발명의 제3 실시예에 따른 3D LED를 도시한다.
상기 도면들은 예로서 제공되며 본 발명을 제한하지 않는다. 도면은 본 발명의 이해를 용이하게 하도록 의도된 개략적인 원리 표현으로 이루어지며, 반드시 실제 적용의 축척에 부합하는 것은 아니다. 특히, LED의 다양한 부분의 치수가 반드시 실제를 대표하는 것은 아니다.
본 발명의 실시예에 대한 상세한 검토를 시작하기 전에, 제1 양태에 따른 본 발명은 특히 추후에 조합하여 또는 대안적으로 사용될 수 있는 선택적인 특징을 포함한다는 것을 기억한다.
일 예에 따르면, 발광 다이오드는 수소 차단층과 비활성화된 부분 사이에 개재된 소위 수소 저장층을 포함하고, 상기 수소 저장층은 적어도 활성화된 부분의 활성화 동안 비활성화된 부분 내에 수소 보충을 제공하도록 구성된다.
일 예에 따르면, 수소 차단층은 0.1% 내지 10%, 가능하게 20%까지 구성된 초기 수소 원자 농도를 가지는 질화규소를 기반으로 한다.
일 예에 따르면, 정공 주입 영역에 대해, 수소 차단층은 적어도 하나의 비활성화된 부분만을 덮는다.
일 예에 따르면, 수소 차단층은 적어도 하나의 비활성화된 부분과 직접 접촉한다. 일 예에 따르면, 비활성화된 영역은 활성화된 영역의 결함 레벨보다 높은 결함 레벨을 가진다. 전형적으로, 결함은 캐리어의 운반 및/또는 재결합에서의 효율성 저하를 초래하는 결함, 예를 들어 결정 결함이다.
일 예에 따르면, 활성화된 부분은 1018 cm-3 이상, 바람직하게 1019 cm-3 이상의 수용체 농도를 가진다.
일 예에 따르면, 적어도 하나의 비활성화된 부분은 1016 cm-3 이하, 바람직하게 1015 cm-3 이하의 수용체 농도를 가진다.
일 예에 따르면, 다이오드는 수소 차단층과 접촉하여 연장되는 패시베이션 층을 추가로 포함한다.
일 예에 따르면, 활성 영역은 정공 주입 영역과 전자 주입 영역 사이의 PN 접합의 형태를 한다.
일 예에 따르면, 수소 차단층은 AlN, n-GaN, n-AlGaN 중 적어도 하나를 기반으로 한다.
일 예에 따르면, 전자 주입 영역과 정공 주입 영역은 베이스 평면을 따라서 연장되고, 수소 차단층은 정공 주입 영역의 활성화된 부분을 노출시키도록 구성된 적어도 하나의 개구를 가진다.
일 예에 따르면, 전자 주입 영역은 와이어의 형태로 길이 방향으로 연장되고, 정공 주입 영역은 전자 주입 영역 주위에서 반경 방향으로 연장되어서, 다이오드는 소위 코어-외피 아키텍처를 가지며, 수소 차단층은 비활성화된 부분 주위에서 링의 형태로 반경 방향으로 연장된다.
일 예에 따르면, 링의 형태를 하는 수소 차단층은 기판에서 지지되는 다이오드의 베이스에 위치된다.
일 예에 따르면, 수소 차단층은 길이 방향(z)에 따라서 고려되는 다이오드의 높이(hd)의 30% 내지 50%에서 구성된 길이 방향(z)에 따르는 높이(h12)를 가진다.
일 예에 따르면, 다이오드는 비활성화된 부분과 수소 차단층 사이에서, 비활성화된 부분 주위에서 반경 방향으로 연장되는 수소 저장층을 추가로 포함한다.
일 예에 따르면, 다이오드는 수소 차단층 주위에서 반경 방향으로 연장되는 패시베이션 층을 추가로 포함한다.
제2 양태에 따르면, 본 발명은 특히 이후에 조합되거나 대안적으로 사용될 수 있는 선택적 특징을 포함한다:
일 예에 따르면, 방법은 활성화 전에 수소 차단층 위에 패시베이션 층을 형성하는 단계를 추가로 포함한다.
일 예에 따르면, 방법은 상기 수소 저장층이 상기 비활성화된 부분과 상기 수소 차단층 사이에 개재되도록, 상기 수소 차단층을 형성하기 전에, 상기 비활성화된 부분 위에 수소 저장층을 형성하는 단계를 추가로 포함한다. 한 예에 따르면, 수소 저장층에 존재하는 수소의 일부는 바람직하게 활성화 동안 비활성화된 부분에서 확산된다.
일 예에 따르면, 방법은 정공 주입 영역의 활성화된 부분 위에 전도성 투명 전극을 형성하는 단계를 추가로 포함한다.
일 예에 따르면, 전도성 투명 전극의 형성 단계는 열적 어닐링을 포함하고, 열적 활성화는 상기 열적 어닐링을 대체하도록 구성된다.
일 예에 따르면, 상기 전자 주입 영역은 기판의 베이스 평면에 직각인 길이 방향(z)을 따라서 기판으로부터 와이어의 형태로 형성되고, 상기 정공 주입 영역은 전자 주입 영역 주위에서 반경 방향으로 형성되어서, 다이오드는 소위 코어-외피 아키텍처를 가진다.
일 예에 따르면, 수소 차단층은 정공 주입 영역의 비활성화된 부분이 다이오드의 상기 베이스에 위치되도록 기판과 접촉하는 다이오드의 베이스에 위치된 정공 주입 영역의 일부 주위에서 링의 형태로 반경 방향으로 형성된다.
일 예에 따르면, 수소 차단층을 링의 형태로 형성하는 단계는 다음과 같은 하위 단계를 포함한다:
코어-외피 다이오드 위에 수소 차단층을 등각 증착(conformal deposition)하는 단계,
수소 차단층 위에 패시베이션 층을 등각 증착하는 단계,
패시베이션 층 주위에서 높이(h22)에 걸쳐 마스킹 재료를 원심 증착하는 단계,
등방성 에칭에 의해 와이어 상부 부분에서의 패시베이션 층을 부분적으로 제거하는 단계,
마스킹 재료를 제거하는 단계,
등방성 에칭에 의해 와이어 상부 부분에서의 수소 차단층을 부분적으로 제거하는 단계.
비호환성의 경우를 제외하고, 주어진 실시예에 대해 상세히 설명된 기술적 특징은 비제한적인 예로서 설명된 다른 실시예의 맥락에서 설명된 기술적 특징과 조합되어, 반드시 도시되거나 설명되지 않는 또 다른 실시예를 형성할 수 있다. 물론, 본 발명은 이러한 실시예를 배제하지 않는다.
본 발명에서, 방법은 발광 다이오드(LED), 특히 3D 구조를 가진 LED의 제조에 특히 전용된다.
보다 일반적으로, 본 발명은 상이한 광전자 소자에 대해 구현될 수 있다.
따라서, 본 발명은 또한 레이저 또는 광전지 디바이스와 관련하여 구현될 수 있다.
전형적으로, 3D LED는 z에 따라서 기판에 지지되는 세장형 내부 부분(코어), 내부 부분을 둘러싸는 활성 영역, 및 활성 영역을 둘러싸는 외부 부분(외피)을 가진다. 일반적으로, 내부 부분은 전자 주입을 위해 의도되고, 외부 부분은 정공 주입을 위해 의도된다. 활성 영역은 pn 접합의 형태일 수 있다. 대안적으로, 활성 영역은 길이 방향(z)에 평행하게 연장되는 양자 우물을 포함할 수 있다. 전자 차단층이 외부 부분과 활성 영역 사이에 존재할 수 있다. 정공 차단층은 내부 부분과 활성 영역 사이에 존재할 수 있다.
본 발명에서, 수소 차단층은 정공 주입 영역의 일부의 활성화를 방지하기 위해 사용된다. 바람직하게, 이러한 수소 차단층은 정공 주입 영역에서 수소의 확산을 방지하거나 최소화하는 밴드 갭 및 결정 특성을 가진다. 이러한 수소 차단층에 적합한 재료는 도핑되지 않은 GaN 또는 질화알루미늄(AlN) 또는 이들 두 재료의 합금, 또는 AlGaN 기반 합금 중에서 선택될 수 있다. 산화알루미늄(Al2O3) 또는 산화마그네슘(MgO)은 또한 이러한 수소 차단층에 적합한 재료이다.
달리 명시적으로 언급되지 않는 한, 본 발명의 맥락에서, 제1 층과 제2 층 사이에 개재된 제3 층의 상대적 배열은 반드시 층들이 서로 직접 접촉한다는 것을 의미하지 않는다는 것이 명시되지만, 이는 제3 층이 제1 및 제2 층들과 직접 접촉하거나 적어도 하나의 다른 층 또는 적어도 하나의 다른 요소에 의해 이들로부터 분리되어 있음을 의미한다.
따라서 "지지하다", "덮다" 또는 "덮어씌우다"라는 용어와 표현이 반드시 "접촉하고 있다"를 의미하는 것은 아니다.
청구된 방법의 단계들은 넓게 이해되어야 하고, 및 가능하게는 복수의 하위 단계들에서 실행될 수 있다.
"3D 구조"라는 용어는 소위 평면형 또는 2D 구조와 대조적으로, 한 평면에 직각인 제3 치수보다 상당히 큰 2개의 치수를 하나의 평면에서 가지는 것으로 이해되어야 한다. 따라서, 3D LED 분야에서 목표로 하는 통상의 3D 구조는 와이어, 나노와이어, 마이크로와이어의 형태일 수 있다. 이러한 3D 구조는 길이 방향을 따라서 세장형 형상을 가진다. 도면에서 z에 따른 와이어의 길이 방향 치수는 도면에서의 xy 평면에서 와이어의 폭 방향 치수보다 더 크며, 바람직하게 상당히 더 크다. 예를 들어, 길이 방향 치수는 폭 방향 치수보다 적어도 5배, 바람직하게 적어도 10배 더 크다. 3D 구조는 또한 벽들의 형태일 수 있다. 이러한 경우에, 벽의 폭 방향 치수만이 다른 치수보다 상당히 작으며, 예를 들어 다른 치수보다 적어도 5배, 바람직하게 적어도 10배 더 작다. 3D 구조는 또한 피라미드의 형태일 수 있다.
본 특허 출원에서, "발광 다이오드", "LED" 또는 간단히 "다이오드"라는 용어는 차이없이 사용된다. "LED"는 "마이크로 LED"로도 이해될 수 있다.
다음으로, 재료(M)와 관련하여 다음 약어가 사용될 수 있다:
a-M은 접두사 a-에 대해 마이크로 전자기기 산업에서 통상적으로 사용되는 용어에 따라서 무정형 형태의 재료(M)를 나타낸다.
p-M은 접두사 p-에 대해 마이크로 전자기기 산업에서 통상적으로 사용되는 용어에 따라서 다결정 형태의 재료(M)를 나타낸다.
마찬가지로, 재료(M)와 관련하여 다음 약어가 사용될 수 있다:
i-M은 접두사 i-에 대해 마이크로 전자기기 산업에서 통상적으로 사용되는 용어에 따라서 고유 또는 비의도적으로 도핑된 재료(M)를 나타낸다.
n-M은 접두사 n-에 대해 마이크로 전자기기 산업에서 통상적으로 사용되는 용어에 따라서 N, N+ 또는 N++ 도핑된 재료(M)를 나타낸다.
p-M은 접두사 p-에 대해 마이크로 전자기기 산업에서 통상적으로 사용되는 용어에 따라서 P, P+ 또는 P++ 도핑된 재료(M)를 나타낸다.
본 발명의 목적은 LED의 P-도핑 영역에서 정공 주입을 개선하는 것이다.
본 출원의 맥락에서, 재료는 1019 cm-3 이상의 수용체 농도[A]를 가지면 "효과적으로" p-형 도핑된다. 전형적으로, 수용체 또는 수용체 사이트는 적어도 하나의 전자를 수용(또는 정공을 "제공")할 수 있는 비-중성 불순물에 해당한다. 중성 불순물은 소위 활성화 단계를 통해 비중성 또는 활성 상태가 될 수 있다. 따라서 "활성화된" 불순물만이 p-형 전도에 참여한다.
본 발명의 목적은 정공 주입 영역의 일부만을 활성화하는 것이다. 특히, 이러한 선택적 활성화는 정공 주입 영역의 활성화된 부분에서만 전류의 통과를 촉진시킬 수 있다. 유리하게, 이러한 활성화된 부분은 최고의 결정 품질을 가진 정공 주입 영역의 부분에 해당한다.
재료(M)에 "기초하는" 기판, 층, 소자는 이러한 재료(M)만 또는 이러한 재료(M) 및 가능한 다른 재료, 예를 들어 합금 원소, 불순물 또는 도핑 원소를 포함하는 기판, 층, 소자로 이해되어야 한다. 따라서, p-GaN 기반 정공 주입 영역은 전형적으로 GaN 및 마그네슘(Mg) 불순물을 포함한다.
바람직하게는 정규 직교의(orthonormal) 기준 프레임은 일부 첨부된 도면에서 표시된 x, y, z 축을 포함한다. 이러한 기준 프레임은 다른 첨부된 도면에도 확장하여 적용 가능하다.
본 특허 출원에서, 바람직하게 층에 대한 두께와 구조 또는 소자에 대한 높이에 관해 설명될 것이다. 두께는 층의 확장의 주 평면에 직각인 방향에 따라서 고려되고, 높이는 기판의 베이스 평면(xy)에 직각으로 고려된다. 따라서, 층이 주로 평면(xy)을 따라서 연장될 때, 층은 전형적으로 z에 따른 두께를 갖고, LED는 z에 따른 높이를 가진다. 상대적인 용어 "위에서", "아래에서", "밑에서"는 바람직하게 방향(z)에 따라 고려되는 위치를 지칭한다.
치수 값은 제조 및 측정 공차 내에서 이해되어야 한다.
"실질적으로", "약", "~의 범위에서"라는 용어는 값과 관련될 때, 이 값의 "10% 이내"를 의미하거나, 또는 각도 방향과 관련될 때, 이 배향의 "10°이내"를 의미한다. 따라서, 평면에 대략 직각인 방향은 평면에 대해 90±10°의 각도를 가진 방향을 의미한다.
본 발명에 따른 방법의 제1 실시예가 도 1 내지 8에 도시되어 있다. 이러한 제1 실시예는 최적화된 정공 주입 영역을 가진 코어-외피 아키텍처를 가진 3D LED를 형성하는 것을 목표로 한다.
제1 실시예에서, 3D LED 구조는 먼저 기판(2)(도 1)으로부터 와이어의 형태로 형성된다.
전형적으로, 기판(2)은 결정핵생성 층(20) 및 마스킹 층(21)을 포함한다.
바람직하게는, 결정핵생성 층(20)은 AlN을 기반으로 한다. 대안적으로, 이는 n-GaN 또는 AlGaN과 같은 다른 금속 질화물에 기반할 수 있다. 이러한 결정핵생성 층(20)은 당업자에게 공지된 GaN의 결정핵생성 및 성장을 가능하게 하는 임의의 층일 수 있다. 결정핵생성 층은 실리콘으로 만들어진 지지체(도시되지 않음) 위에서 에피택시에 의해, 바람직하게 MOVPE("Metal Organic Vapor Phase Epitaxy"의 약어)에 의해 형성될 수 있다. 유리하게, 결정핵생성 층은 200 nm 이하, 바람직하게 100 nm 이하, 예를 들어 50 nm의 범위에 있는 두께를 가진다.
바람직하게는, 마스킹 층(21)은 유전체 재료, 예를 들어 질화규소(Si3N4)로 만들어진다. 마스킹 층은 결정핵생성 층(20) 위에 CVD("Chemical Vapor Deposition"의 약어)에 의해 증착될 수 있다. 마스킹 층은 결정핵생성 층(20)을 부분적으로 마스킹하고, 바람직하게 결정핵생성 층(20)의 영역을 노출시키는 원형의 개구(210)를 포함한다. 전형적으로, 이들 개구(210)는 30 nm 내지 600 nm에 포함되는 치수, 예를 들어 직경 또는 평균 치수를 가진다.
n-GaN 와이어는 마스킹 층(21)의 개구(210)를 통해 성장된다. 이러한 와이어의 형성은 특히 공개 WO2012136665에서 정의된 바와 같이 에피택시에 의해, 바람직하게 MOVPE("Metal Organic Vapor Phase Epitaxy"의 약어)에 의해 수행된다.
대안적으로, 이러한 와이어의 형성은 MBE("Molecular Beam Epitaxy"의 약어), HVPE("Hydride Vapor Phase Epitaxy"의 약어), CVD 및 MOCVD("Metal Organic Chemical Vapor Deposition"의 약어)에 의해 수행될 수 있다.
이러한 n-GaN 와이어는 LED의 전자 주입 영역(10)을 형성하도록 의도된다. 공지된 방식으로, 이러한 영역(10)의 N 도핑은 성장, 주입 및/또는 활성화 어닐링의 결과일 수 있다. 특히, N 도핑은 예를 들어 실란, 디실란 또는 게르만 증기(germane vapour)를 첨가하는 것에 의해 성장 동안 실리콘 또는 게르마늄 소스로부터 직접적으로 얻어질 수 있다. 이러한 n-GaN 와이어(10)의 형성에 필요한 성장 조건은 널리 공지되어 있다.
바람직하게는, 와이어(10)는 30 nm 이상 및/또는 600 nm 이하의 직경(Φ)을 가진다. 와이어(10)는 또한 바람직하게 150 nm 이상의 높이(h10)를 가진다. 바람직하게, 이러한 n-GaN 와이어(10)는 1보다 큰, 바람직하게 5보다 큰 종횡비(h10/Φ)를 가진다.
n-GaN 와이어(10in)는 여기에서 코어-외피 아키텍처를 가진 3D LED의 코어를 형성한다.
이후, p-GaN으로 만들어진 외피(11)가 코어(10) 위에 형성될 수 있다.
이러한 p-GaN 외피는 LED의 정공 주입 영역(11)을 형성하기 위해 의도된다. 바람직하게, 이러한 영역(11)은 MOVPE 에피택시에 의해 형성된다. 특히, p-형 도핑 원소의 포함은 예를 들어 마그네슘 소스로부터 성장 동안 직접적으로 얻어질 수 있다. 이러한 p-GaN 외피(11)의 형성에 필요한 성장 조건은 널리 공지되어 있다.
외피(11)는 코어(10) 바로 위에 형성되어 pn 접합을 형성할 수 있다. 따라서, 활성 영역(101)은 이러한 pn 접합에 해당한다. 대안적으로, 활성 영역은 공지된 방식으로 주 파장(λ)에 따른 광 조사를 방출하도록 구성된 복수의 양자 우물(도시되지 않음)을 포함할 수 있다. 예를 들어, 이들 양자 우물은 InGaN를 기반으로 한다. 종래에, 이들 양자 우물은 AlGaN 기반 배리어에 의해 서로 분리될 수 있었다.
전형적으로, 외피(11)는 상부 부분(11a)과 하부 부분(11b)을 가진다. 전형적으로, 하부 부분(11b)은 기판(2)에 지지되고 높이(hdef)를 가진다. 일반적으로, 이러한 하부 부분(11b)은 상부 부분(11a)보다 높은 결함 레벨을 가진다.
성장이 완료될 때, 영역(11)의 P 도핑은 여전히 유효하지 않다. 실제로, 활성화 단계, 전형적으로 질소(N2) 분위기에서의 열적 어닐링은 영역(11)에서 존재하는 도핑 원소를 활성화하는데 필요하다. 이러한 단계는 영역(11) 내에 흡수된 수소를 제거하고, 도핑 원소를 중화시키는 것을 목표로 한다.
유리하게는, 이러한 활성화 단계는 외피(11)가 활성화되지 않고 유효 p-형 전도성을 가지지 않도록 이러한 레벨에서 수행되지 않는다. 대조적으로, 외피(11)는 p-GaN을 패시베이션 또는 비활성화하기 위해 수소 분위기에 노출될 수 있다.
도 1에 도시된 바와 같이, 수소 차단층 유형의 층(12)이 비활성화된 p-GaN 기반 외피(11) 위에 등각 방식으로 증착될 수 있다. 수소 차단층(12)은 n-GaN, I-AlN, n-AlGaN, 또는 이러한 재료의 조합에 기초할 수 있다. 특히, 층(12)은 층들의 스택, 예를 들어 n-GaN 층과 연관된 I-AlN 층, 또는 I-AlN 층과 연관된 n-AlGaN 층을 포함할 수 있다. 바람직하게, 수소 차단층(12)은 5 nm 내지 100 n, 전형적으로 10 nm의 범위로 구성된 두께를 가진다.
수소 차단층(12)은 바람직하게 정공 주입 영역에서 수소의 확산을 방지하거나 최소화하는 밴드 갭 및 결정 특성을 가진 재료를 기반으로 한다. 바람직하게, 수소 차단층(12)은, 에피택시에 의해 유리하게 증착될 수 있고 활성 및 정공 주입 영역의 재료와 호환 가능한 재료를 기반으로 한다. 특히, 이러한 재료는 활성 및 정공 주입 영역의 재료와 낮은 메쉬 파라미터 불일치를 가진다.
층(12)은 또한 "수소 차단층"을 의미하는 HyBL로서 지칭된다. 따라서, 영역(11) 위에서 이러한 HyBL 층(12)의 존재는 이러한 영역(11)의 활성화를 방지할 수 있다. 본 발명의 하나의 원리는 영역(11) 중 덜 관심이 있는 부분, 전형적으로 영역(11)의 하부 부분(11b) 위에서 이러한 HyBL 층(12)의 일부를 보존하여 이를 비활성화하는 것으로 이루어진다.
도 2에 도시된 바와 같이, 패시베이션 층(13)은 HyBL 층(12) 위에 등각 방식으로 증착될 수 있다. 전형적으로, 이러한 패시베이션 층(13)은 유전체 재료, 예를 들어 질화규소 또는 산화규소를 기반으로 한다.
도 3에 도시된 바와 같이, 마스킹 재료(22)는 패시베이션 층(13) 주위에서 높이(h22)에 걸쳐 원심분리에 의해 증착될 수 있다. 바람직하게, 원심분리 조건은 h22 ≥ hdef이도록 선택된다. 이러한 것은 영역(11)의 하부 부분(11b)의 전체 높이에 걸쳐 LED의 베이스를 마스킹하는 것을 허용한다. 따라서, LED의 상부 부분(1a)만이 마스킹 재료(22)에 의해 덮이지 않는다. 바람직하게, 이러한 상부 부분(1a)은 실질적으로 가장 적은 결함을 가지는 영역(11)의 상부 부분(11a)에 해당한다.
도 4에 도시된 바와 같이, 패시베이션 층(13)의 부분적인 제거가 그런 다음 LED의 상부 부분(1a)에서 수행된다. 이러한 부분적인 제거는 층(13) 재료의 등방성 에칭에 의해 공지된 방식으로 수행될 수 있다. 이러한 제거가 완료되면, LED의 상부 부분(1a)만이 패시베이션 층(13)에 의해 덮이지 않는다. 마스킹 재료(22)에 의해 덮여진 층(13)의 부분은 LED의 베이스에서 링 또는 칼라의 형태로 보존된다. 전형적으로, 칼라(13)는 마스킹 재료(22)의 높이(h22)와 실질적으로 동일한 높이(h13)를 가진다.
도 5에 도시된 바와 같이, 마스킹 재료(22)는 나중에 제거될 수 있다. 이러한 레벨에서, 칼라(13)는 LED의 베이스에서 HyBL 층(12)을 둘러싼다. HyBL 층(12)은 LED 상부 부분(1a)에서 노출된다.
도 6에 도시된 바와 같이, HyBL 층(12)은 그런 다음 LED의 상부 부분(1a)에서 부분적으로 제거된다. 이러한 부분적인 제거는 층(13)의 재료에 대해 선택적으로 층(12)의 재료를 등방성 에칭하는 것에 의해 공지된 방식으로 수행될 수 있다. 등방성 에칭은 예를 들어 TMAH(테트라메틸암모늄 수산화물) 용액을 사용하는 습식 에칭에 의해 수행될 수 있다. 유리하게, HyBL 층(12)의 일부는 이러한 부분적인 제거 후에, LED의 베이스에서, 칼라(13)와 영역(11)의 하부 부분(11b) 사이에서 링 또는 칼라의 형태로 보존된다. 전형적으로, HyBL 층(12)의 이러한 부분은 칼라(13)의 높이(h13)와 실질적으로 동일한 높이(h12)를 가진다. z에 따른 높이(h12)는 다이오드의 높이(h)의 30% 내지 50%로 구성될 수 있다. HBL층(12)의 높이(h12)는 다이오드에 대한 공칭 동작 전류에 따라서 조정될 수 있다. 이러한 제거가 완료되면, LED의 상부 부분(1a)만이 HyBL 층(12)에 의해 덮이지 않는다. 따라서, 영역(11)의 상부 부분(11a)이 노출된다.
도 7에 도시된 실시예에 따르면, 영역(11)의 도핑을 유효한 것으로 만드는 활성화 단계는 HyBL 층(12)의 부분 제거 후 및 투명 전도성 전극의 형성 전에 수행된다. 전형적으로, 이러한 활성화 단계는 수소가 없는 중성 또는 산화 분위기, 예를 들어 질소 또는 산소와 질소의 혼합물에서 열적 어닐링에 의해 수행된다. 바람직하게, 분위기가 산화될 때, 어닐링 온도는 500℃보다 높으며, 예를 들어 650℃의 범위이다. 바람직하게, 분위기가 중성일 때 어닐링 온도는 700℃보다 높으며, 예를 들어 750℃의 범위이다.
이러한 활성화 단계는 수소 방출에 의해 p-GaN 기반 영역(11)을 국부적으로 활성화하는 것을 허용한다. 따라서, 활성화된 부분(11')이 LED 상부 부분(1a)에 형성된다. 이러한 활성화된 부분(11')은 실질적으로 가장 적은 결함을 가진 영역(11)의 상부 부분(11a)에 해당한다. 그러므로, 이러한 활성화된 부분(11')은 1018 cm-3 이상, 바람직하게 1019 cm-3 이상의 수용체 농도를 가질 수 있다.
HyBL 층(12)의 존재로 인해, 활성화된 부분(11")이 또한 활성화 단계가 완료되면 형성된다. 이러한 비활성화된 부분(11")은 실질적으로 가장 적은 결함을 가진 영역(11)의 하부 부분(11b)에 해당한다. 따라서, 이러한 비활성화된 부분은 1016 cm-3 이하, 바람직하게 1015 cm-3 이하의 수용체 농도를 가질 수 있다. 전형적으로, 비활성화된 부분(11")은 전자 주입 영역(10)과 HyBL 층(12) 사이에 개재된다.
도 8에 도시된 실시예에 따르면, 일반적으로 TCO("Transparent Conductive Oxide"의 약어)로 지칭되는 투명 전도성 전극(14)이 활성화 후에 활성화된 부분(11') 위에 형성된다. 패시베이션 층(13)은 TCO 전극(14)으로부터 HyBL 층(12)을 전기적으로 절연시키는 것을 가능하게 한다.
공지된 방식으로, TCO 전극(14)은 그 형성 동안 열적 어닐링, 전형적으로 산화 분위기에서의 어닐링을 필요로 한다.
도시되지 않은 실시예에 따르면, TCO 전극은 활성화 단계 전에 영역(11) 위에 형성된다. 650℃ 범위의 온도의 산화 분위기에서의 열적 어닐링은 TCO 전극의 형성을 완료하는 동시에 활성화 단계를 수행하는 것을 유리하게 가능하게 하여, 영역(11)의 활성화된 부분(11')을 얻는 것을 허용한다. TCO 전극은 수소 확산에 대한 배리어를 형성하지 못한다. 따라서, 활성화 단계와 TCO의 어닐링은 하나의 단일 단계에서 동시에 수행될 수 있다. 이러한 것은 프로세스의 하나의 단계를 얻게 되는 것을 허용한다.
어쨌든, HyBL 층(12)의 의도적인 사용은 비활성화된 부분(11")을 국부적으로 형성하는 것을 가능하게 한다. 비활성화된 부분(11")은 LED의 동작을 최적화하도록 선택된다. 도 8에 도시된 실시예에 따르면, 이러한 비활성화된 부분(11")은 유리하게 코어-외피 아키텍처를 가진 3D LED의 정공 주입 영역(11)의 하부 부분(11b)에 해당한다.
도 9에 도시된 다른 실시예에 따르면, LED는 소위 평면 2D 아키텍처를 가질 수 있다. 이러한 경우에, 정공 주입 층(11)은 전자 주입 층(10) 위에서 z 방향에 따라서 적층하는 것에 의해 형성된다. 그 후, HyBL 층(12)은 정공 주입 층(11) 위에서 z 방향에 따라서 적층하는 것에 의해 형성된다. 바람직하게, 패시베이션 층(13)은 HyBL 층(12) 위에서 z 방향에 따라서 적층하는 것에 의해 형성된다. 그 후, 정공 주입 층(11)의 일부를 노출시키도록 층(13, 12) 전체에 걸쳐 예를 들어 리소그래피/에칭에 의해 개구가 형성된다. 그 후, TCO 전극(14)은 활성화 단계 전 또는 후에 층(11)의 노출된 부분 위의 개구에서 형성된다. 따라서, 활성화된 부분(11') 및 적어도 하나의 비활성화된 부분(11")을 포함하는 평면 2D LED가 형성된다. 유리하게, 활성화된 부분은 2D LED의 중심에 위치될 수 있는데 반하여, 비활성화된 부분(11")은 2D LED의 주변에 위치될 수 있다.
도 10에 도시된 다른 실시예에 따르면, 소위 수소 저장층(15)이 영역(11)의 하부 부분(11b)과 HyBL 층(12) 사이에 개재될 수 있다. 유리하게, 이러한 수소 저장층(15)은 영역(11)의 상부 부분(11a)을 활성화하는 단계 전에 초기 양의 수소를 수용하고, 바람직하게 활성화 단계 동안 초기에 수용된 수소의 적어도 일부를 영역(11)의 하부 부분(11b) 방향으로 방출하도록 구성된다. 따라서, 전형적으로, 수소의 외부 확산은 대부분 활성화 단계 동안, 수소 저장층(15)으로부터 영역(11)의 하부 부분(11b)을 향해 발생한다. 이러한 것은 영역(11)의 하부 부분(11b)을 수소가 풍부하게 하고, 이는 이러한 하부 부분(11b)의 도핑 원소를 비활성화시킨다. 수소 저장층(15)은 확산에 의해 하부 부분(11b) 내에서 수소를 주입할 수 있게 한다. 따라서, HyBL 층(12)의 존재로 인해 다른 실시예에서 얻어진 하부 부분(11b)의 비활성화 효과는 하부 부분(11b) 내에 직접적으로 수소 보충을 제공하는 수소 저장층(15)의 존재에 의해 증가되거나 증폭된다.
수소 저장층(15)으로부터 하부 부분(11b)를 향해 확산되는 수소의 양은 반드시 높을 필요는 없다. 미량(trace)이 하부 부분(11b)을 비활성화하기에 충분할 수 있다.
바람직하게는, 수 % 내지 수십 %의 초기 수소 양을 갖고 특히 활성화 동안 이러한 수소를 하부 부분(11b)의 재료로 방출하는 것을 허용하는 재료로 만들어진 수소 저장층(15)이 선택될 것이다. 특히 PECVD("Plasma Enhanced Chemical Vapor Deposition"의 약어)에 의해 증착될 때, 질화규소는 전형적으로 0.1% 내지 10%, 가능하게 20%까지의 수소 원자 농도를 함유한다. 따라서, 질화규소는 수소 저장층(15)에 적합한 수소의 소스를 형성한다. Si-H 및 N-H 결합의 취약성 및 이러한 재료에서 수소의 이동성은 하부 부분(11b)의 반도체 재료를 향한 수소의 우수한 외부 확산을 허용한다. 다른 재료, 특히 SiN, Si3N4, SiCN과 같은 질화 재료가 또한 수소 저장층(15)에 적합할 수 있다.
바람직하게는, 수소 저장층(15)은 2 nm 내지 20 nm, 전형적으로 5 nm 범위로 구성된 두께를 가진다.
전형적으로, 이러한 수소 저장층(15)은 HyBL 층(12) 및 패시베이션 층(13)의 증착 전에 영역(11) 위에서 PECVD 등각 증착에 의해 형성될 수 있다. LED의 상부 부분(1a)에서의 부분적인 제거는 LED의 다른 구성 재료에 관하여 선택적으로 층(15)의 재료의 등방성 에칭에 의해 공지된 방식으로 수행될 수 있다. 등방성 에칭은 예를 들어 플루오르화 또는 플루오르탄화 플라즈마를 사용하는 습식 에칭 또는 건식 에칭에 의해 수행될 수 있다. 유리하게, 층(15)의 일부는 이러한 부분적인 제거 후에, LED의 베이스에서 영역(11)의 하부 부분(11b)과 HyBL 층(12) 사이에 링 또는 칼라의 형태로 보존된다. 전형적으로, 층(15)의 이러한 부분은 칼라(13)의 높이와 실질적으로 동일한 높이를 가진다. 이러한 제거가 완료되면, LED의 상부 부분(1a)만이 층(15)에 의해 덮이지 않는다. 도 10에 도시된 이러한 실시예는 수소 저장층(15)으로 인하여 하부 부분(11b)의 비활성화를 위한 추가 효과를 생성한다. 물론, 이러한 실시예는 HyBL 층(12)과 비활성화된 부분(11") 사이에 개재되는 수소 저장층(15)을 제공하는 것에 의해 도 9에 도시된 바와 같이 2D 평면 아키텍처에 적합할 수 있다.
본 발명은 상기 기술된 실시예들에 제한되지 않으며, 청구범위에 의해 커버되는 모든 실시예들을 포함한다.
특히, HyBL 층의 치수는 활성화된 부분을 주어진 동작 전류 및/또는 LED의 관심 영역으로 제한하도록 조정될 수 있다.

Claims (22)

  1. GaN 기반 발광 다이오드(1)로서,
    - n-GaN 기반 전자 주입 영역(10),
    - p-GaN 기반 정공 주입 영역(11, 11'),
    - 상기 전자 주입 영역(10)과 상기 정공 주입 영역(11, 11') 사이에 위치되고, 광을 방출하도록 구성된, 활성 영역(101)을 포함하며,
    상기 정공 주입 영역(11, 11')은, 상기 활성화된 부분(11')이 비활성화된 부분(11")의 수용체 농도보다 적어도 10배 더 높은 수용체 농도를 가지도록, 적어도 하나의 활성화된 부분(11') 및 적어도 하나의 비활성화된 부분(11")을 포함하고, 상기 적어도 하나의 비활성화된 부분(11")은 상기 전자 주입 영역(10)과 수소 차단층(12) 사이에 개재되어, 활성화된 부분(11')의 활성화 동안 상기 비활성화된 부분(11")으로부터 수소의 방출을 방지하도록 구성되는 것을 특징으로 하는, GaN 기반 발광 다이오드.
  2. 제1항에 있어서,
    상기 정공 주입 영역(11)에 대해, 상기 수소 차단층(12)은 적어도 하나의 비활성화된 부분(11")만을 덮는, 발광 다이오드.
  3. 제1항 또는 제2항에 있어서,
    상기 수소 차단층(12)과 비활성화된 부분(11") 사이에 개재된 소위 수소 저장층(15)을 포함하고, 상기 수소 저장층(15)은 적어도 활성화된 부분(11')의 활성화 동안 상기 비활성화된 부분(11") 내에 수소 보충을 제공하도록 구성되는, 발광 다이오드.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 수소 저장층(15)은, 0.1% 내지 20%에 포함되는 수소 원자 농도를 가지는 질화규소를 기반으로 하는, 발광 다이오드.
  5. 제1항 또는 제2항에 있어서,
    상기 수소 차단층(12)은 적어도 하나의 비활성화된 부분(11")과 직접 접촉하는, 발광 다이오드.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 비활성화된 부분(11")은 활성화된 영역(11')의 결함 레벨보다 높은 결함 레벨을 가지는, 발광 다이오드.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 수소 차단층(12)과 접촉하여 연장되는 패시베이션 층(13)을 추가로 포함하는, 발광 다이오드.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 활성 영역(101)은 정공 주입 영역과 전자 주입 영역(11, 10) 사이의 PN 접합 내에 놓이는, 발광 다이오드.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 수소 차단층(12)은 AlN, n-GaN, n-AlGaN 중 적어도 하나를 기반으로 하는, 발광 다이오드.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 전자 주입 영역과 정공 주입 영역(10, 11)은 베이스 평면(xy)을 따라서 연장되고, 상기 수소 차단층(12)은 상기 정공 주입 영역(11)의 활성화된 부분(11')을 노출시키도록 구성된 적어도 하나의 개구를 가지는, 발광 다이오드.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 전자 주입 영역(10)은 와이어의 형태로 길이 방향(z)으로 연장되고, 상기 정공 주입 영역(11)은 전자 주입 영역(10) 둘레에 반경 방향으로 연장되어, 상기 다이오드(10)는 소위 코어-외피 아키텍처를 가지며, 상기 수소 차단층(12)은 비활성화된 부분(11") 둘레에 링의 형태로 반경 방향으로 연장되는, 발광 다이오드.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    링의 형태의 수소 차단층(12)은 기판(2)에 지지되는 다이오드(1)의 베이스에 위치되는, 발광 다이오드.
  13. 제11항 또는 제12항에 있어서,
    상기 수소 차단층(12)은, 길이 방향(z)에 따라서 고려되는 다이오드의 높이 hd의 30% 내지 50%의 길이 방향(z)에 따른 높이 h12를 가지는, 발광 다이오드.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 비활성화된 부분(11")과 수소 차단층(12) 사이에, 비활성화된 부분(11") 둘레에 반경 방향으로 연장되는 수소 저장층(15)을 추가로 포함하는, 발광 다이오드.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 수소 차단층(12) 둘레에 반경 방향으로 연장되는 패시베이션 층(13)을 추가로 포함하는, 발광 다이오드.
  16. GaN 기반 발광 다이오드(1)의 제조 방법으로서, 적어도 다음의 단계들:
    - n-GaN 기반의 전자 주입 영역(10)을 형성하는 단계,
    - p-GaN 기반의 정공 주입 영역(11)을 형성하는 단계,
    - 상기 전자 주입 영역(10)과 정공 주입 영역(11) 사이에 위치되고, 광 조사를 방출하도록 구성되는 활성 영역(101)을 형성하는 단계,
    - 상기 정공 주입 영역(11, 11')을 활성화하도록 구성되는 열적 활성화(thermal activation) 단계를 포함하며;
    상기 수소 차단층(12)은, 활성화 전에 정공 주입 영역(11)의 일 부분(11") 위에만 형성되어, 정공 주입 영역(11)의 상기 부분(11")에서 활성화가 방지되어 비활성화된 부분(11")으로 지칭되며, 상기 비활성화된 부분(11")은 상기 전자 주입 영역(10)과 수소 차단층(12) 사이에 개재되는, 방법.
  17. 제16항에 있어서,
    상기 수소 차단층(12)을 형성하기 전에, 상기 수소 저장층(15)이 상기 비활성화된 부분(11")과 수소 차단층(12) 사이에 개재되도록, 상기 비활성화된 부분(11") 위에 수소 저장층(15)을 형성하는 단계를 추가로 포함하는, 방법.
  18. 제16항 또는 제17항에 있어서,
    활성화 전에 상기 수소 차단층(12) 위에 패시베이션 층(13)을 형성하는 단계를 추가로 포함하는, 방법.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 정공 주입 영역(11)의 활성화된 부분(11') 위에 전도성 투명 전극(14)을 형성하는 단계를 추가로 포함하는, 방법.
  20. 제19항에 있어서,
    상기 전도성 투명 전극(14)의 형성 단계는 열적 어닐링을 포함하고, 상기 열적 활성화는 상기 열적 어닐링을 대체하도록 구성되는, 방법.
  21. 제16항 내지 제20항 중 어느 한 항에 있어서,
    상기 전자 주입 영역(10)은 기판(2)의 베이스 평면(xy)에 직각인 길이 방향(z)을 따라서 기판(2)으로부터 와이어의 형태로 형성되고, 상기 정공 주입 영역(11)은 전자 주입 영역(10) 둘레에 반경 방향으로 형성되어, 상기 다이오드(1)는 소위 코어-외피 아키텍처를 가지며, 상기 수소 차단층(12)은 상기 기판(2)과 접촉하는 다이오드(1)의 베이스에 위치된 정공 주입 영역(11)의 일 부분(11") 둘레에 링의 형태로 반경 방향으로 형성되어, 상기 정공 주입 영역(11)의 비활성화된 부분(11")이 다이오드(1)의 베이스에 위치되는, 방법.
  22. 제21항에 있어서,
    상기 수소 차단층(12)을 링의 형태로 형성하는 단계는 다음의 하위 단계:
    - 코어-외피 다이오드(1) 위에 수소 차단층(12)을 등각 증착(conformal deposition)하는 단계,
    - 상기 수소 차단층(12) 위에 패시베이션 층(13)을 등각 증착하는 단계,
    - 상기 패시베이션 층(13) 둘레에 높이 h22에 걸쳐 마스킹 재료(22)를 원심 증착하는 단계,
    - 등방성 에칭에 의해, 와이어의 상부 부분(1a)에서 패시베이션 층(13)을 부분적으로 제거하는 단계,
    - 마스킹 재료(22)를 제거하는 단계,
    - 등방성 에칭에 의해, 와이어의 상부 부분(1a)에서 수소 차단층(12)을 부분적으로 제거하는 단계
    를 포함하는, 방법.
KR1020237044151A 2021-05-27 2022-05-19 광전자 소자 및 그 제조 방법 KR20240012501A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2105542A FR3123504B1 (fr) 2021-05-27 2021-05-27 Dispositif optoélectronique et procédé de fabrication
FRFR2105542 2021-05-27
PCT/EP2022/063551 WO2022248326A1 (fr) 2021-05-27 2022-05-19 Dispositif optoélectronique et procédé de fabrication

Publications (1)

Publication Number Publication Date
KR20240012501A true KR20240012501A (ko) 2024-01-29

Family

ID=76523181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044151A KR20240012501A (ko) 2021-05-27 2022-05-19 광전자 소자 및 그 제조 방법

Country Status (7)

Country Link
EP (1) EP4348720A1 (ko)
JP (1) JP2024521188A (ko)
KR (1) KR20240012501A (ko)
CN (1) CN117378053A (ko)
FR (1) FR3123504B1 (ko)
TW (1) TW202249303A (ko)
WO (1) WO2022248326A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
EP3206237A1 (en) * 2016-02-12 2017-08-16 Exalos AG Light emitting device with transparent conductive group-iii nitride layer
EP3459117B1 (en) * 2016-05-20 2021-04-14 Lumileds LLC Method of forming a p-type layer for a light emitting device
JP2022533187A (ja) * 2019-05-16 2022-07-21 ザ ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティー イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法

Also Published As

Publication number Publication date
WO2022248326A1 (fr) 2022-12-01
TW202249303A (zh) 2022-12-16
JP2024521188A (ja) 2024-05-28
EP4348720A1 (fr) 2024-04-10
CN117378053A (zh) 2024-01-09
FR3123504A1 (fr) 2022-12-02
FR3123504B1 (fr) 2023-12-08

Similar Documents

Publication Publication Date Title
EP2509119B1 (en) Light emitting element and method for manufacturing same
TW548725B (en) Activating acceptors in buried p-type GaN layers
JP4965294B2 (ja) 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
TWI639251B (zh) ｎｐｎ型氮化物半導體發光元件之製造方法及ｎｐｎ型氮化物半導體發光元件
US20090020768A1 (en) Buried contact devices for nitride-based films and manufacture thereof
TW201125162A (en) Photonic device and method of making the same
CN110678990A (zh) 纳米结构
CN104221129A (zh) 基于外延生长来制造半导体设备的方法
JP4965293B2 (ja) 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
KR20140069036A (ko) 광전자 반도체 칩을 제조하기 위한 방법 및 대응하는 광전자 반도체 칩
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
US6200827B1 (en) Method for manufacturing a semiconductor light emitting device
US20090020771A1 (en) III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same
KR20240012501A (ko) 광전자 소자 및 그 제조 방법
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP7149486B2 (ja) 発光素子の製造方法
JP3674412B2 (ja) ＡｌＧａＩｎＰ系発光ダイオード及びその製造方法
KR20120029215A (ko) 반도체 발광소자 및 이를 제조하는 방법
JP2012119567A (ja) 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法
KR101309767B1 (ko) 질화물 반도체 발광 소자 및 그 제조방법
JP2024043805A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2023508442A (ja) レーザ切断用の三次元光電子部品を備えたデバイス、及び、このようなデバイスのレーザ切断方法
CN118039755A (zh) 一种半导体器件及其制造方法