CN117378053A - 光电器件及用于制造光电器件的方法 - Google Patents

光电器件及用于制造光电器件的方法 Download PDF

Info

Publication number
CN117378053A
CN117378053A CN202280037339.1A CN202280037339A CN117378053A CN 117378053 A CN117378053 A CN 117378053A CN 202280037339 A CN202280037339 A CN 202280037339A CN 117378053 A CN117378053 A CN 117378053A
Authority
CN
China
Prior art keywords
injection region
layer
hydrogen
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280037339.1A
Other languages
English (en)
Inventor
皮埃尔·楚尔菲安
伯努瓦·阿姆施塔特
蒂莫泰·拉西亚
约恩·马利耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of CN117378053A publication Critical patent/CN117378053A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及基于GaN的发光二极管(1),所述基于GaN的发光二极管(1)包括:基于n‑GaN的电子注入区(10);基于p‑GaN的空穴注入区(11,11');有源区,所述有源区位于电子注入区(10)与空穴注入区(11,11')之间,所述有源区被配置成发射光辐射;氢阻挡层(12),所述发光二极管(1)的特征在于,所述空穴注入区(11,11')包括至少一个活化部分(11')和至少一个非活化部分(11”),使得所述活化部分(11)具有为所述非活化部分(11”)的受体浓度的至少十倍大的受体浓度,并且所述至少一个非活化部分(11”)位于在电子注入区(10)与氢阻挡层(12)之间,使得所述氢阻挡层(12)阻止氢从非活化部分(11”)释放。本发明还涉及一种用于制造这种LED的方法。

Description

光电器件及用于制造光电器件的方法
技术领域
本发明涉及光电领域。发现在光电器件例如基于GaN纳米线的发光二极管的制造中具有特别有利的应用。
背景技术
通常,基于GaN的发光二极管(LED)包括载流子(电子或空穴)注入区,有源区置于载流子(电子或空穴)注入区之间。
有源区是电子-空穴对发生辐射重组从而允许获得光发射的位置。该有源区位于PN结处。它包括量子阱,例如基于InGaN的量子阱。
载流子注入区允许在有源区处传输和注入电流。对于某些应用,特别是对于显示技术,优选的是减少LED中的注入电流。为了保持有效的操作和足够的辐射率,可能有必要对这些载流子注入区进行改进。
通常,空穴注入区是基于p-GaN的。在空穴注入区的形成期间,空穴注入区最初包含被吸收的氢中和的一定浓度的杂质,例如镁Mg。这些“电非活性”杂质必须被活化以形成受体位点。因此,为了具有有效的p型导电性,需要对空穴注入区施加活化步骤。通常,该活化步骤是通过热退火完成的。在退火过程中,中和杂质的氢被释放,然后杂质形成“活性”受体位点。这些受体位点的浓度(称为受体浓度)取决于活化步骤的有效性。
文件“Yuka Kuwano et al 2013Jpn.J.Appl.Phys.52 08JK1208JK12”公开了一种用于提高对掩埋在N型GaN层下的空穴注入区进行活化的步骤的有效性的方法。该方法包括:在活化之前,在形成载流子注入区和有源区的层叠置内形成沟道。特别是,这允许改善在活化期间中氢在整个通道中的释放。
该方法的缺点是沟道的形成会产生缺陷和/或界面态。这会产生漏电流,漏电流的载流子不会注入到有源区中。
用于改善电流从载流子注入区向有源区的注入和/或传输的另一解决方案包括:在LED的叠置中添加一个或多个载流子过滤层。因此,LED可以在空穴注入区与有源区之间包括电子阻挡层(称为EBL),以对载流子进行“过滤”,反之亦然,在电子注入区与有源区之间包括空穴阻挡层(称为HBL)。然而,这些层可能会改变光发射。
LED的不同区域和层可以通过按照纵向方向z进行叠置来设置。这种LED架构称为轴向LED架构。替选地,LED的不同区域和层可以围绕纵向方向z径向地设置。这种LED架构称为放射状或芯壳式。无论目标LED架构如何,都需要对空穴注入进行改进。
本发明旨在至少部分地克服上述缺点。
具体地,本发明的目的是提供一种具有优化的空穴注入区的发光二极管。本发明的另一目的是提供一种用于制造这种发光二极管的方法。
本发明的其他目的、特征和优点将通过研究以下描述和附图而显现。当然,可以并入其他优点。具体地,该方法的一些特征和一些优点可以加以修改以适用于该设备,反之亦然。
发明内容
为了实现以上提及的这些目的,第一方面涉及一种基于GaN的发光二极管,基于GaN的发光二极管包括:
基于n-GaN的电子注入区;
基于p-GaN的空穴注入区;
有源区,所述有源区位于电子注入区与空穴注入区之间,所述有源区用于发射光辐射。
有利地,空穴注入区包括至少一个活化部分和至少一个非活化部分,使得活化部分的受体浓度为非活化部分的受体浓度的至少十倍高,并且优选地,活化部分的受体浓度为非活化部分的受体浓度的至少一百倍高。所述至少一个非活化部分置于电子注入区与氢阻挡层之间,所述至少一个非活化部分被配置成阻止在活化步骤期间氢从非活化部分的释放。
因此,空穴注入区的仅一部分(活化部分)具有有效的p型导电性。这促进了在空穴注入区的活化部分处将空穴注入到LED的有源区中。这限制或避免了电流在空穴注入区的非活化部分处的通过。
本发明的基本原理在于通过有意地插入氢阻挡层以避免对于载流子注入和/或重组最不感兴趣的部分的活化来界定对于载流子注入和/或重组最有效的部分。具体地,将有利地优选将空穴注入和载流子重组限制到LED的具有最少缺陷的区域。这样允许避免由于LED的非最佳区域(通常是缺陷最多的区域)而造成的能效损失。因此,这些被有意地保持为非活化状态。
氢阻挡层对氢扩散进行阻挡。因此,有利的是,将这样的氢阻挡层直接地设置在空穴注入区的一部分上,使得该部分是非活化部分。通过选择氢阻挡层的位置,因此可以限定空穴注入区的哪一部分是非活化的。例如,在基于纳米线的3D LED的情况下,有趣的是,非活化部分是纳米线的下部部分,而活化部分是纳米线的上部部分。一般而言,纳米线的下部部分具有比上部部分更高的缺陷水平。此后,它具有更高的漏电流。因此,只有上部部分参与电流的传输。因此,电流的传输被优化。
根据一个实施例,活化部分具有高于或等于1019cm-3的受体浓度,并且至少一个非活化部分具有低于或等于1016cm-3的受体浓度。
第二方面涉及一种用于制造这种发光二极管的方法。
根据一个方面,描述了一种方法,该方法包括:
形成基于n-GaN的电子注入区;
形成基于p-GaN的空穴注入区;
形成有源区,所述有源区位于电子注入区与空穴注入区之间,所述有源区被配置成发射光辐射;
进行热活化,所述热活化被配置成对空穴注入区进行活化。
有利地,在活化之前,在空穴注入区的仅部分上形成氢阻挡层,使得阻止在空穴注入区的所述部分(称为非活化部分)处的活化,并且使得在空穴注入区的另外的部分(称为活化部分)上的活化是有效的。非活化部分置于电子注入区与氢阻挡层之间。
因此,该方法有利地允许避免空穴注入区的部分的活化。在热活化之前形成在所述部分上的氢阻挡层阻止在活化期间氢从该部分释放。因此,该部分是被非活化的,而空穴注入区的未被氢阻挡层覆盖的另外的部分在热活化完成时被活化。
例如,可以在基于纳米线的LED的制造过程中应用该方法。通常旨在用于形成空穴注入区的纳米线的壳在活化之前其下部部分被氢阻挡层覆盖。因此,该氢阻挡层可以以环的形式位于纳米线下部部分上。下部部分通常是具有最高缺陷水平的部分,因此下部部分是非活化的并且不参与电流向有源区的传输和注入以及在有源区中的传输和注入。
附图说明
本发明的目标、目的以及特征和优点将从通过以下附图示出的本发明的实施方式的详细描述中得到更好的显现,其中:
图1至图7示出了根据本发明的实施方式的LED制造方法的步骤。
图8示出了根据本发明的第一实施方式的3D LED。
图9示出了根据本发明的第二实施方式的2D LED。
图10示出了根据本发明的第三实施方式的3D LED。
附图作为示例提供并且不限制本发明。它们由旨在促进对本发明的理解的示意性原理表示组成,并且不一定符合实际应用的规模。特别地,LED的不同部分的尺寸不一定代表实际情况。
具体实施方式
在开始详细综述本发明的实施方式之前,应提醒的是,根据其第一方面的本发明特别包括下文中可以组合或替选地使用的可选特征。
根据一个示例,发光二极管包括置于氢阻挡层与非活化部分之间的所谓的氢储存层,所述氢储存层被配置成至少在活化部分的活化期间在非活化部分内提供氢补充。
根据一个示例,氢阻挡层是基于氮化硅的,氢阻挡层的初始氢原子浓度包含在0.1%至10%之间,并且可能达20%。
根据一个示例,氢阻挡层覆盖空穴注入区的仅至少一个非活化部分。
根据一个示例,氢阻挡层与至少一个非活化部分直接地接触。
根据一个示例,非活化区具有比活化区的缺陷水平高的缺陷水平。通常,缺陷是那些导致载流子传输和/或重组的有效性下降的缺陷,例如晶体缺陷。
根据一个示例,活化部分具有高于或等于1018cm-3的受体浓度,以及优选地,活化部分具有高于或等于1019cm-3的受体浓度。
根据一个示例,所述至少一个非活化部分具有低于或等于1016cm-3的受体浓度,以及优选地,所述至少一个非活化部分具有低于或等于1015cm-3的受体浓度。
根据一个示例,二极管还包括钝化层,所述钝化层延伸成与氢阻挡层接触。
根据一个示例,有源区s是在空穴注入区与电子注入区之间的PN结的形式。
根据一个示例,氢阻挡层是基于AlN、n-GaN、n-AlGaN中的至少一种的。
根据一个示例,电子注入区和空穴注入区沿基平面延伸,并且氢阻挡层具有至少一个开口,所述至少一个开口被配置成使空穴注入区的活化部分暴露。
根据一个示例,电子注入区以线的形式纵向地延伸,以及空穴注入区围绕电子注入区径向地延伸,使得二极管具有所谓的芯壳架构,并且氢阻挡层围绕非活化部分以环的形式径向地延伸。
根据一个示例,具有环的形式的氢阻挡层位于二极管的基部处并且被承载在衬底上。
根据一个示例,氢阻挡层具有沿着纵向方向z的高度h12,该高度h12包含二极管的沿着纵向方向z所考虑的高度hd的在30%至50%之间。
根据一个示例,二极管还包括氢储存层,所述氢储存层在非活化部分与氢阻挡层之间围绕非活化部分径向地延伸。
根据一个示例,二极管还包括钝化层,所述钝化层围绕氢阻挡层径向地延伸。
根据其第二方面,本发明特别地包括下文中可以组合或替选地使用的可选特征:
根据一个示例,该方法还包括:在活化之前,在氢阻挡层上形成钝化层。
根据一个示例,该方法还包括:在形成氢阻挡层之前,在非活化部分上形成氢储存层,使得所述氢储存层置于非活化部分与氢阻挡层之间。根据一个示例,存在于氢储存层中的氢的部分在非活化部分中扩散,优选地在活化期间扩散。
根据一个示例,该方法还包括:在空穴注入区的活化部分上形成透明的传导电极。
根据一个示例,透明的传导电极的形成包括热退火,并且热活化被配置成代替所述热退火。
根据一个示例,沿着与衬底的基平面垂直的纵向方向z,从衬底以线的形式形成电子注入区,并且围绕电子注入区径向地形成空穴注入区,使得二极管具有所谓的芯壳架构。
根据一个示例,围绕空穴注入区的部分以环的形式径向地形成氢阻挡层,所述氢阻挡层位于二极管的基部处且与衬底接触,使得空穴注入区的非活化部分位于二极管的所述基部处。
根据一个示例,以环的形式形成氢阻挡层包括以下子步骤:
在芯壳二极管上共形沉积氢阻挡层,
在氢阻挡层上共形沉积钝化层,
围绕钝化层离心沉积掩蔽材料达高度h22,
通过各向同性蚀刻将线的上部部分处的钝化层进行部分去除,
去除掩蔽材料,
通过各向同性蚀刻将线材上部部分处的氢阻挡层进行部分去除。
除不兼容的情况外,针对给定实施方式详细描述的技术特征可以与在作为非限制性示例描述的其他实施方式的上下文中描述的技术特征组合,以形成不一定示出或描述的另一实施方式。当然,本发明并不排除这样的实施方式。
在本发明中,该方法特别致力于发光二极管(LED)的制造,并且特别是用于具有3D结构的LED的制造。
更一般地,本发明可以针对不同的光电器件来实现。
因此,本发明还可以在激光或光伏器件的背景下实施。
通常,3D LED包括:沿着z并且支承在衬底上的长形内部部分(芯);围绕内部部分的有源区;以及围绕有源区的外部部分(壳)。一般来说,内部部分旨在用于电子注入,并且外部部分用于空穴注入。有源区可以是pn结的形式。替选地,有源区可以包括平行于纵向方向z延伸的量子阱。电子阻挡层可以存在于外部部分与有源区之间。空穴阻挡层可以存在于内部部分与有源区之间。
在本发明中,使用氢阻挡层来阻止空穴注入区的部分的活化。优选地,该氢阻挡层具有阻止氢在空穴注入区中的扩散或者使氢在空穴注入区中的扩散最小化的带隙和晶体特性。适合于该氢阻挡层的材料可以选自:未掺杂的GaN、或氮化铝(AlN)、或这两种材料的合金、或者基于AlGaN的合金。氧化铝Al2O3或氧化镁MgO也是适合于该氢阻挡层的材料。
除非另有明确说明,否则需要指出的是,在本发明的上下文中,第三层置于第一层与第二层之间的相对布置并不一定意味着这些层彼此直接接触,而是意味着第三层或者直接与第一层和第二层接触,或者通过至少一个其他层或至少一个其他元件与这些层隔开。
因此,术语和措辞“承载”和“覆盖”或“叠加”不一定意味着“接触”。
所要求保护的方法的步骤应当被广泛地理解,并且可以以几个子步骤来执行。
术语“3D结构”应当被理解为与所谓的平面或2D结构相比,“3D结构”在一个平面中具有两个维度,这两个维度比与该平面垂直的第三维大得多。因此,3D LED领域中所针对的常见的3D结构可以是线材、纳米线或微米线的形式。这种3D结构具有沿纵向方向的长形形状。线沿着图中的z的的纵向尺寸比线在图中的平面xy中的横向尺寸更大,并且优选地,线沿着图中的z的的纵向尺寸比线在图中的平面xy中的横向尺寸大得多。例如,纵向尺寸为横向尺寸的至少五倍大,优选地,纵向尺寸为横向尺寸的至少十倍大。3D结构也可以具有壁的形式。在这种情况下,仅壁的横向尺寸比其他尺寸小得多,例如仅壁的横向尺寸为其他尺寸至多五分之一,并且优选地,仅壁的横向尺寸为其他尺寸至多十分之一。3D结构也可以是金字塔的形式。
在本专利申请中,术语“发光二极管”、“LED”或简单地“二极管”被无差别地使用。“LED”也可以理解为“微LED”。
接下来,可以使用与材料M相关的以下缩写:
根据微电子行业常用的前缀a-的术语,a-M是指非晶形式的材料M,。
根据微电子行业常用的前缀p-术语,p-M是指多晶形式的材料M,。
类似地,可以使用与材料M相关的以下缩写:
根据微电子行业中常用的前缀i-的术语,i-M是指本征或非有意掺杂的材料M。
根据微电子行业常用的前缀n-的术语,n-M是指N、N+或N++掺杂的材料M。
根据微电子行业常用的前缀p-的术语,p-M是指P、P+或P++掺杂的材料M。
本发明的一个目的是改善LED的P掺杂区域处的空穴注入。
在本申请的上下文中,如果材料具有高于或等于1019cm-3的受体浓度[A],则该材料是“有效的”P型掺杂的。通常,受体或受体位点对应于非中性杂质,能够接受至少一个电子(或“给出”空穴)。中性杂质可以通过所谓的活化步骤变成非中性或活性的。因此,只有“活化的”杂质参与P型传导。
本发明的目的是仅对空穴注入区的部分进行活化。具体地,这种选择性活化允许促进电流仅在空穴注入区的活化部分中通过。有利地,该活化部分对应于空穴注入区的具有最佳结晶质量的部分。
“基于”材料M的衬底、层、器件应理解为仅包含该材料M或者包含该材料M和可能的其他材料(例如合金元素、杂质或掺杂元素)的衬底、层、器件。因此,基于p-GaN的空穴注入区通常包含GaN和镁(Mg)杂质。
在一些附图中表示了包括x、y、z轴的参考系,优选地是正交的参考系。该参考系可扩展适用到其他附图。
在本专利申请中,我们将优选地谈论层的厚度以及结构或器件的高度。根据垂直于层延伸的主平面的方向来考虑厚度,并且垂直于衬底的基平面xy来考虑高度。因此,当层主要沿着xy平面延伸时,层通常具有沿着z的厚度,并且LED具有沿着z的高度。相对术语“上”、“下方”、“之下”优选地指的是沿着方向z考虑的位置。
尺寸值应在制造和测量公差范围内理解。
术语“基本上”、“约”、“在……的范围内”当它们涉及某个值时意指该值的“10%内”,或者当它们涉及角取向时意指该取向的“10°内”。因此,基本上垂直于平面的方向意指相对于该平面具有90±10°的角度的方向。
图1至图8示出了根据本发明的方法的第一实施方式。该第一实施方式旨在形成具有芯-壳架构的3D LED,该芯-壳架构具有优化的空穴注入区。
在该第一实施方式中,首先从衬底2以线的形式形成3D LED结构(图1)。
通常,本文的衬底2包括成核层20和掩蔽层21。
优选地,成核层20是基于AlN的。替选地,成核层20可以基于其他金属氮化物,例如n-GaN或AlGaN。该成核层20可以是本领域技术人员已知的能够使GaN成核和生长的任何层。成核层20可以通过在由硅制成的支撑体(未示出)上外延形成,优选地通过MOVPE(“金属有机气相外延(Metal Organic Vapour Phase Epitaxy)”的首字母缩写)来形成。有利地,成核层20具有小于或等于200nm的厚度,优选地,成核层20具有小于或等于100nm的厚度,例如,成核层20具有在50nm范围内的厚度。
优选地,掩蔽层21由介电材料制成,例如掩蔽层21由氮化硅Si3N4制成。掩蔽层21可以通过CVD(“化学气相沉积(Chemical Vapour Deposition)”的首字母缩写)沉积在成核层20上。掩蔽层21部分地掩蔽成核层20并且包括开口210,优选地成核层20的圆形暴露区域。通常,这些开口210具有一定尺寸,例如包括在30nm至600nm之间的直径或平均直径。
n-GaN线通过掩蔽层21的开口210生长。该n-GaN线的形成通过外延完成,优选地通过MOVPE(“金属有机气相外延(Metal Organic Vapour Phase Epitaxy)”的首字母缩写”),特别是如公开物WO2012136665中所限定的外延完成。
替选地,可以通过MBE(“分子束外延(Molecular Beam Epitaxy)”的首字母缩写)、HVPE(“氢化物气相外延(“Hydride Vapour Phase Epitaxy)”的首字母缩写)、CVD和MOCVD(“金属有机化学气相沉积(Metal Organic Chemical Vapour Deposition)”的首字母缩写)来完成该线的形成。
该n-GaN线旨在形成LED的电子注入区10。以已知的方式,该区域10的N掺杂可以由生长、植入和/或活化退火产生。特别地,N掺杂可以在生长期间从硅或锗源直接获得,例如通过添加甲硅烷或乙硅烷或锗烷蒸气获得。形成这种n-GaN线10所需的生长条件是众所周知的。
优选地,线10具有大于或等于30nm以及/或者小于或等于600nm的直径Φ。优选地,线10还具有大于或等于150nm的高度h10。优选地,该n-GaN线10具有大于1、优选大于5的纵横比h10/Φ。
本文中的n-GaN线10形成具有芯-壳架构的3D LED的芯。
然后,可以在芯10上形成由p-GaN制成的壳11。
该p-GaN壳旨在形成LED的空穴注入区11。优选地,该区域11通过MOVPE外延形成。具体地,P型掺杂元素的引入可以在生长期间直接获得,例如从镁源获得。形成这种p-GaN壳11所需的生长条件是众所周知的。
壳11可以直接形成在芯10上,以便形成pn结。因此,有源区101对应于该pn结。替选地,有源区可以以已知的方式包括多个量子阱(未示出),所述多个量子阱被配置成发射根据主波长λ的光辐射。例如,这些量子阱是基于InGaN的。传统上,它们可以通过基于AlGaN的势垒彼此分开。
通常,壳11具有上部部分11a和下部部分11b。通常,下部部分11b承载在衬底2上并且具有高度hdef。通常,该下部部分11b具有比上部部分11a的缺陷水平高的缺陷水平。
当生长完成时,区域11的P掺杂仍然没有效果。事实上,活化步骤,通常是在氮气N2气氛中的热退火,对于活化区域11中存在的掺杂元素是必要的。该步骤旨在消除区域11内吸收的氢并且中和掺杂元素。
有利地,该活化步骤不在该水平下进行,使得壳11不被活化并且不具有有效的P型导电性。相反,壳11可以经受氢气氛以使p-GaN钝化或失活。
如图1所示,可以以共形方式将氢阻挡层型层12沉积在非活化的基于p-GaN的壳11上。氢阻挡层12可以是基于n-GaN、I-AlN、n-AlGaN或这些材料的组合的。具体地,层12可以包括各层的叠置,例如与n-GaN层相关联的I-AlN层,或者与I-AlN层相关联的n-AlGaN层。优选地,氢阻挡层12具有包含在5nm至100nm之间的厚度,通常在10nm的范围内的厚度。
氢阻挡层12基于优选地具有阻止空穴注入区中的氢的扩散或者使空穴注入区中的氢的扩散最小化的带隙和晶体特性的材料。优选地,氢阻挡层12基于可以有利地通过外延沉积并且与有源区和空穴注入区的材料相容的材料。具体地,这种材料与有源区和空穴注入区的材料具有低的网格参数失配。
层12也称为HyBL,意思是“氢阻挡层”。因此,该HyBL层12在区域11上的存在可以阻止该区域11的活化。本发明的一个原理包括将该HyBL层12的一部分保留在区域11的不感兴趣的部分(通常是区域11的下部部分11b)上,从而使其非活化。
如图2所示,可以以共形方式将钝化层13沉积在HyBL层12上。通常,该钝化层13是基于介电材料的,例如,该钝化层13是基于氮化硅或氧化硅的。
如图3所示,可以通过围绕钝化层13将掩蔽材料22离心沉积达高度h22。优选地,选择离心条件使得h22≥hdef。这允许在区域11的下部部分11b的整个高度上掩蔽LED的基部。因此,仅LED的上部部分1a不被掩蔽材料22覆盖。优选地,该上部部分1a基本上对应于区域11的缺陷最少的上部部分11a。
如图4所示,然后在LED的上部部分1a处执行钝化层13的部分去除。该部分去除可以以已知的方式通过层13的材料的各向同性蚀刻来执行。在完成该去除后,仅LED的上部部分1a未被钝化层13覆盖。层13的由掩蔽材料22覆盖的部分以环或圈的形式保留在LED的基部处。通常,圈13具有基本上等于掩蔽材料22的高度h22的高度h13
如图5所示,随后可以去除掩蔽材料22。在此水平处,圈13在LED的基部处围绕HyBL层12。HyBL层12暴露在LED的上部部分1a处。
如图6所示,然后在LED的上部部分1a处部分地去除HyBL层12。该部分去除可以以已知的方式通过对层12的材料选择性地相对于层13的材料进行各向同性蚀刻来执行。各向同性蚀刻可以通过湿法蚀刻来完成,例如使用TMAH(四甲基氢氧化铵)溶液。有利地,在该部分去除之后,HyBL层12的一部分在LED的基部处以环或圈的形式保留在圈13与区域11的下部部分11b之间。通常,HyBL层12的该部分具有基本上等于圈13的高度h13的高度h12。沿着z的高度h12可以构成二极管的高度hd的30%至50%之间。HBL层12的高度h12可以根据二极管的标称工作电流来调整。当完成该去除时,LED的仅上部部分1a没有被HyBL层12覆盖。因此,区域11的上部部分11a是暴露的。
根据图7所示的实施方式,在部分去除HyBL层12之后且在形成透明的传导电极之前执行允许使区域11的掺杂有效的活化步骤。通常,该活化步骤通过在无氢的中性或氧化气氛中(例如在氮气中或者在氧气和氮气的混合物中)进行热退火来完成。优选地,在气氛是氧化性气氛时,退火温度高于500℃,例如在650℃的范围内。优选地,在气氛为中性气氛时,退火温度高于700℃,例如在750℃的范围内。
该活化步骤允许通过氢释放来局部地对基于p-GaN的区域11进行活化。因此,在LED的上部部分1a处形成活化部分11'。该活化部分11'基本上对应于区域11的具有最少缺陷的上部部分11a。因此,这样的活化部分11'可以具有高于或等于1018cm-3的受体浓度,并且优选地,这样的活化部分11'可以具有高于或等于1019cm-3的受体浓度。
由于HyBL层12的存在,在完成活化步骤后,还形成了非活化部分11”。该非活性部分11”基本上对应于区域11的具有最少缺陷的下部部分11b。因此,这样的非活化部分可以具有低于或等于1016cm-3的受体浓度,优选地,这样的非活化部分可以具有低于或等于1015cm-3的受体浓度。通常,非活性部分11”置于电子注入区10与HyBL层12之间。
根据图8所示的实施方式,在活化之后,在活化部分11'上形成透明的传导电极14,通常称为TCO(“透明传导氧化物(Transparent Conductive Oxide)”的首字母缩写)。钝化层13允许HyBL层12与TCO电极14电绝缘。
以已知的方式,TCO电极14在TCO电极14形成期间需要热退火,通常是在氧化气氛中退火。
根据未示出的实施方式,在活化步骤之前,在区域11上形成TCO电极。然后,在氧化气氛中在650℃范围内的温度下的热退火有利地允许完成TCO电极的形成,同时执行允许获得区域11的活化部分11'的活化步骤。TCO电极不会形成氢扩散的障碍。因此,TCO的退火和活化步骤可以在一个步骤中同时进行。这允许得到该过程的一个步骤。
在任何情况下,HyBL层12的有意使用允许局部地形成非活化部分11”。选择非活化部分11”以优化LED的操作。根据图8所示的实施方式,该非活化部分11”有利地对应于具有芯-壳架构的3D LED的空穴注入区11的下部部分11b。
根据图9所示的另一实施方式,LED可以具有所谓的平面2D架构。在这种情况下,通过在电子注入层10上沿着z叠置来形成空穴注入层11。随后,通过在空穴注入层11上沿着z叠置来形成HyBL层12。优选地,通过在HyBL层12上沿着z叠置来形成钝化层13。随后,例如通过光刻/蚀刻在整个层13和12上形成开口,以使空穴注入层11的部分暴露。随后,TCO在活化步骤之前或之后,在层11的暴露部分上的开口中形成电极14。由此,形成包括活化部分11'和至少一个非活化部分11”的平面2D LED。有利地,活化部分可以位于2D LED的中心,而非活化部分11”可以位于2DLED的外围。
根据图10所示的另一实施方式,在区域11的下部部分11b与HyBL层12之间可以置入有所谓的氢储存层15。有利地,该氢储存层15被配置成在对区域11的上部部分11a进行活化的步骤之前包含初始量的氢,并且优选地在活化步骤期间在区域11的下部部分11b的方向上释放该最初包含的氢的至少一部分。因此,通常,主要在活化步骤期间,发生从氢储存层15朝向区域11的下部部分11b的氢的外扩散。这允许使区域11的下部部分11b富集有氢,这使该下部部分11b的掺杂元素非活化。氢储存层15允许通过扩散将氢注入下部部分11b内。因此,在其他实施方式中由于HyBL层12的存在而获得的下部部分11b的钝化效果在本文中通过氢储存层15的存在而增加或放大,氢储存层15在下部部分11b内直接地提供氢补充。
从氢储存层15向下部部分11b扩散的氢的量不一定高。痕量可能足以使下部部分11b非活化。
优选地,氢储存层15将选择由具有百分之几到百分之几十的初始氢量并且允许特别是在活化期间将该氢释放到下部部分11b的材料中的材料制成。氮化硅,特别是当通过PECVD(“等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapour Deposition)”的首字母缩写)沉积时,通常含有0.1%至10%、并且可能达20%的氢原子浓度。因此,氮化硅形成适合于氢储存层15的氢源。Si-H和N-H键的脆弱性以及在该材料中氢的迁移率允许氢向下部部分11b的半导体材料进行良好地外扩散。其他材料也可以适合于氢储存层15,特别是氮化材料,诸如SiN、Si3N4、SiCN。
优选地,氢储存层15具有在2nm至20nm之间的厚度,通常在5nm的范围内的厚度。
通常,该氢储存层15可以在沉积HyBL层12和钝化层13之前通过PECVD共形沉积形成在区域11上。可以以已知的方式通过对层15的材料选择性地相对于LED的其他构成材料进行各向同性蚀刻来执行LED的上部部分1a处的部分去除。各向同性蚀刻可以通过湿法蚀刻或干法蚀刻来完成,例如使用氟化或碳氟化合物等离子体来完成。有利地,在该部分去除之后,层15的一部分在LED的基部处以环或圈的形式保留在区域11的下部部分11b与HyBL层12之间。通常,层15的该部分具有基本上等于圈13的高度的高度。在完成该去除之后,LED的仅上部部分1a未被层15覆盖。由于氢储存层15,图10所示的该实施方式对于下部部分11b的非活化产生了附加的效果。当然,通过提供置于HyBL层12与非活化部分11”之间的氢储存层15,该实施方式可以适用于如图9所示的2D平面架构。
本发明不限于先前描述的实施方式并且涵盖权利要求所涵盖的所有实施方式。
具体地,可以对HyBL层的尺寸进行调整,以便将活化部分限制到给定的操作电流和/或LED的感兴趣的区域。

Claims (22)

1.一种基于GaN的发光二极管(1),所述基于GaN的发光二极管(1)包括:
基于n-GaN的电子注入区(10);
基于p-GaN的空穴注入区(11,11');
有源区(101),所述有源区(101)位于所述电子注入区(10)与所述空穴注入区(11,11')之间,所述有源区(101)被配置成发射光辐射,
所述发光二极管(1)的特征在于,所述空穴注入区(11,11')包括至少一个活化部分(11')和至少一个非活化部分(11”),使得所述活化部分(11')具有为所述非活化部分(11”)的受体浓度的至少十倍大的受体浓度,并且所述至少一个非活化部分(11”)置于所述电子注入区(10)与氢阻挡层(12)之间,所述氢阻挡层(12)被配置成在所述活化部分(11')的活化期间阻止氢从所述非活化部分(11”)释放。
2.根据前一权利要求所述的发光二极管(1),其中,所述氢阻挡层(12)覆盖所述空穴注入区(11)的仅所述至少一个非活化部分(11”)。
3.根据前述权利要求中任一项所述的发光二极管(1),所述发光二极管(1)包括所谓的氢储存层(15),所述氢储存层(15)置于所述氢阻挡层(12)与所述非活化部分(11”)之间,所述氢储存层(15)被配置成:至少在所述活化部分(11')的活化期间,在所述非活化部分(11”)内提供氢补充。
4.根据前一权利要求所述的发光二极管(1),其中,所述氢储存层(15)是基于氮化硅的,并且所述氢储存层(15)具有包含在0.1%至20%之间的氢原子浓度。
5.根据权利要求1至2中任一项所述的发光二极管(1),其中,所述氢阻挡层(12)与所述至少一个非活化部分(11”)直接地接触。
6.根据前述权利要求中任一项所述的发光二极管(1),其中,所述非活化部分(11”)具有比所述活化部分(11')的缺陷水平大的缺陷水平。
7.根据前述权利要求中任一项所述的发光二极管(1),所述发光二极管(1)还包括钝化层(13),所述钝化层(13)以与所述氢阻挡层(12)接触的方式延伸。
8.根据前述权利要求中任一项所述的发光二极管(1),其中,所述有源区(101)位于所述空穴注入区(11)与所述电子注入区(10)之间的PN结内。
9.根据前述权利要求中任一项所述的发光二极管(1),其中,所述氢阻挡层(12)是基于AlN、n-GaN、n-AlGaN中的至少一者的。
10.根据前述权利要求中任一项所述的发光二极管(1),其中,所述电子注入区(10)和所述空穴注入区(11)沿基平面(xy)延伸,并且其中,所述氢阻挡层(12)具有至少一个开口,所述至少一个开口被配置成使所述空穴注入区(11)的所述活化部分(11')暴露。
11.根据前述权利要求中任一项所述的发光二极管(1),其中,所述电子注入区(10)沿着纵向方向(z)以线的形式纵向地延伸,并且所述空穴注入区(11)围绕所述电子注入区(10)径向地延伸,使得所述二极管(1)具有所谓的芯壳架构,并且其中,所述氢阻挡层(12)围绕所述非活化部分(11”)以环的形式径向地延伸。
12.根据前一权利要求所述的发光二极管(1),其中,具有环的形式的所述氢阻挡层(12)位于所述二极管(1)的基部处并且被承载在衬底(2)上。
13.根据权利要求11至12中任一项所述的发光二极管(1),其中,所述氢阻挡层(12)具有沿着纵向方向(z)的高度h12,所述高度h12构成所述二极管的沿着所述纵向方向(z)所考虑的高度hd的30%至50%之间。
14.根据权利要求11至13中任一项所述的发光二极管(1),所述发光二极管(1)还包括氢储存层(15),所述氢储存层(15)在所述非活化部分(11”)与所述氢阻挡层(12)之间围绕所述非活化部分(11”)径向地延伸。
15.根据权利要求11至14中任一项所述的发光二极管(1),所述发光二极管(1)还包括钝化层(13),所述钝化层(13)围绕所述氢阻挡层(12)径向地延伸。
16.一种用于制造基于GaN的发光二极管(1)的方法,所述方法至少包括以下步骤:
形成基于n-GaN的电子注入区(10);
形成基于p-GaN的空穴注入区(11);
形成有源区(101),所述有源区(101)位于所述电子注入区(10)与所述空穴注入区(11)之间,所述有源区(101)被配置成发射光辐射,
进行热活化,所述热活化被配置成对所述空穴注入区(11,11’)进行活化;
所述方法的特征在于,在活化之前,在所述空穴注入区(11)的仅部分(11”)上形成氢阻挡层(12),从而阻止在所述空穴注入区(11)的所述部分(11”)处的活化,所述部分(11”)称为非活化部分(11”),并且所述活化对所述空穴注入区(11)的另外的部分(11')有效,所述另外的部分(11')称为活化部分(11'),并且所述非活化部分(11”)置于所述电子注入区(10)与所述氢阻挡层(12)之间。
17.根据前一权利要求所述的方法,所述方法还包括:在形成所述氢阻挡层(12)之前,在所述非活化部分(11”)上形成氢储存层(15),使得所述氢储存层(15)置于所述非活化部分(11”)与所述氢阻挡层(12)之间。
18.根据权利要求16至17中任一项所述的方法,所述方法还包括:在活化之前,在所述氢阻挡层(12)上形成钝化层(13)。
19.根据权利要求16至18中任一项所述的方法,所述方法还包括:在所述空穴注入区(11)的所述活化部分(11')上形成透明的传导电极(14)。
20.根据前一权利要求所述的方法,其中,所述透明的传导电极(14)的形成包括热退火,并且其中,所述热活化被配置成代替所述热退火。
21.根据权利要求16至20中任一项所述的方法,其中,沿着与衬底(2)的基平面(xy)垂直的纵向方向(z),从所述衬底(2)以线的形式形成所述电子注入区(10),并且其中,围绕所述电子注入区(10)径向地形成所述空穴注入区(11),使得所述二极管(1)具有所谓的芯壳结构,并且其中,围绕所述空穴注入区(11)的部分(11”)以环的形式径向地形成所述氢阻挡层(12),所述氢阻挡层(12)位于所述二极管(1)的基部处且与所述衬底(2)接触,使得所述空穴注入区(11)的所述非活化部分(11”)位于所述二极管(1)的所述基部处。
22.根据前一权利要求所述的方法,其中,以环的形式形成所述氢阻挡层(12)包括以下子步骤:
在所述芯壳二极管(1)上共形沉积所述氢阻挡层(12),
在所述氢阻挡层(12)上共形沉积钝化层(13),
围绕所述钝化层(13)离心沉积掩蔽材料(22)达高度h22,
通过各向同性蚀刻将所述线的上部部分(1a)处的钝化层(13)进行部分去除,
去除所述掩蔽材料(22),
通过各向同性蚀刻将所述线的上部部分(1a)处的氢阻挡层(12)进行部分去除。
CN202280037339.1A 2021-05-27 2022-05-19 光电器件及用于制造光电器件的方法 Pending CN117378053A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2105542A FR3123504B1 (fr) 2021-05-27 2021-05-27 Dispositif optoélectronique et procédé de fabrication
FRFR2105542 2021-05-27
PCT/EP2022/063551 WO2022248326A1 (fr) 2021-05-27 2022-05-19 Dispositif optoélectronique et procédé de fabrication

Publications (1)

Publication Number Publication Date
CN117378053A true CN117378053A (zh) 2024-01-09

Family

ID=76523181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280037339.1A Pending CN117378053A (zh) 2021-05-27 2022-05-19 光电器件及用于制造光电器件的方法

Country Status (7)

Country Link
EP (1) EP4348720A1 (zh)
JP (1) JP2024521188A (zh)
KR (1) KR20240012501A (zh)
CN (1) CN117378053A (zh)
FR (1) FR3123504B1 (zh)
TW (1) TW202249303A (zh)
WO (1) WO2022248326A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
EP3206237A1 (en) * 2016-02-12 2017-08-16 Exalos AG Light emitting device with transparent conductive group-iii nitride layer
EP3459117B1 (en) * 2016-05-20 2021-04-14 Lumileds LLC Method of forming a p-type layer for a light emitting device
JP2022533187A (ja) * 2019-05-16 2022-07-21 ザ ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティー イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法

Also Published As

Publication number Publication date
WO2022248326A1 (fr) 2022-12-01
TW202249303A (zh) 2022-12-16
JP2024521188A (ja) 2024-05-28
EP4348720A1 (fr) 2024-04-10
KR20240012501A (ko) 2024-01-29
FR3123504A1 (fr) 2022-12-02
FR3123504B1 (fr) 2023-12-08

Similar Documents

Publication Publication Date Title
TW548725B (en) Activating acceptors in buried p-type GaN layers
EP2509119B1 (en) Light emitting element and method for manufacturing same
JP4916090B2 (ja) ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
KR102060392B1 (ko) 나노피라미드 크기의 광전자 구조 및 이를 제조하는 방법
US8237151B2 (en) Diode-based devices and methods for making the same
KR101242933B1 (ko) 발광 디바이스 및 그 제조 방법
JP4965294B2 (ja) 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
CN110678990B (zh) 纳米结构
TW201125162A (en) Photonic device and method of making the same
JP2008130877A (ja) 窒化物半導体発光素子の製造方法
JP4965293B2 (ja) 半導体発光装置およびそれを用いる照明装置ならびに半導体発光装置の製造方法
US8431936B2 (en) Method for fabricating a p-type semiconductor structure
US8148732B2 (en) Carbon-containing semiconductor substrate
US20050211999A1 (en) Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures
KR102131697B1 (ko) 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법
CN117378053A (zh) 光电器件及用于制造光电器件的方法
US20090020771A1 (en) III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same
US7713770B2 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
JP7149486B2 (ja) 発光素子の製造方法
KR20120029215A (ko) 반도체 발광소자 및 이를 제조하는 방법
US8653501B2 (en) Emitting device and manufacturing method therefor
JP3674412B2 (ja) AlGaInP系発光ダイオード及びその製造方法
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法
JP2012119567A (ja) 半導体ウエハの製造方法、半導体装置の製造方法およびセンサアレイの製造方法
TW201145610A (en) Semiconductor diode and method for manufacturing a semiconductor diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination