KR20240011179A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240011179A
KR20240011179A KR1020237044235A KR20237044235A KR20240011179A KR 20240011179 A KR20240011179 A KR 20240011179A KR 1020237044235 A KR1020237044235 A KR 1020237044235A KR 20237044235 A KR20237044235 A KR 20237044235A KR 20240011179 A KR20240011179 A KR 20240011179A
Authority
KR
South Korea
Prior art keywords
layer
light
functional
functional layer
electrode
Prior art date
Application number
KR1020237044235A
Other languages
English (en)
Inventor
다이스케 쿠보타
아키오 야마시타
타이스케 카마다
다이키 나카무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240011179A publication Critical patent/KR20240011179A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/84Layers having high charge carrier mobility
    • H10K30/85Layers having high electron mobility, e.g. electron-transporting layers or hole-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/84Layers having high charge carrier mobility
    • H10K30/86Layers having high hole mobility, e.g. hole-transporting layers or electron-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Abstract

정밀도가 높은 광 검출 기능을 가지는 표시 장치를 제공한다. 수광 디바이스와, 제 1 발광 디바이스와, 절연층을 가지는 표시 장치로 한다. 수광 디바이스는 제 1 전극과, 수광층과, 공통 전극을 가진다. 제 1 발광 디바이스는 제 2 전극과, 제 1 EL층과, 공통 전극을 가진다. 수광층은 제 1 기능층과, 제 2 기능층과, 이들 사이의 활성층을 가진다. 제 1 기능층은 정공 수송성을 가지는 제 1 물질을 포함한다. 제 2 기능층은 전자 수송성을 가지는 제 2 물질을 포함한다. 활성층의 단부, 제 1 기능층의 단부, 및 제 1 기능층의 단부는 서로 일치 또는 실질적으로 일치한다. 제 1 EL층은 제 3 기능층과, 제 4 기능층과, 이들 사이의 제 1 발광층을 가진다. 제 3 기능층은 정공 수송성을 가지는 제 3 물질을 포함한다. 제 4 기능층은 전자 수송성을 가지는 제 4 물질을 포함한다. 절연층은 수광층의 측면 및 제 1 EL층의 측면과 접하는 영역을 가진다.

Description

표시 장치
본 발명의 일 형태는 표시 장치에 관한 것이다. 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
근년, 표시 장치는 스마트폰, 태블릿형 단말기, 랩톱 PC 등의 정보 단말기, 텔레비전 장치, 모니터 장치 등, 다양한 기기에 사용된다. 또한 터치 센서로서의 기능 또는 인증을 위하여 지문을 촬상하는 기능 등, 화상을 표시할 뿐만 아니라 다양한 기능이 부가된 표시 장치가 요구되고 있다.
표시 장치로서 예를 들어 발광 디바이스(발광 소자라고도 함)를 가지는 발광 장치가 개발되고 있다. 일렉트로루미네선스(EL: Electroluminescence) 현상을 이용한 발광 디바이스(EL 디바이스 또는 EL 소자라고도 함)는 박형 경량화가 용이하고, 입력 신호에 대한 고속 응답이 가능하고, 직류 정전압 전원을 사용한 구동이 가능하다는 등의 특징을 가지고, 표시 장치에 응용되고 있다. 예를 들어 특허문헌 1에는 유기 EL 디바이스(유기 EL 소자라고도 함)가 적용된 가요성을 가지는 발광 장치가 개시되어 있다.
일본 공개특허공보 특개2014-197522호
본 발명의 일 형태는 광 검출 기능을 가지고, 정세도가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 정밀도가 높은 광 검출 기능을 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 광 검출 기능을 가지고 소비 전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 광 검출 기능을 가지고 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 수광 디바이스와, 제 1 발광 디바이스와, 절연층을 가지는 표시 장치이다. 수광 디바이스에서는 제 1 전극과, 수광층과, 공통 전극이 이 순서대로 적층되어 있다. 제 1 발광 디바이스에서는 제 2 전극과, 제 1 EL층과, 공통 전극이 이 순서대로 적층되어 있다. 수광층은 제 1 기능층과, 제 2 기능층과, 제 1 기능층과 제 2 기능층 사이의 활성층을 가진다. 제 1 기능층은 정공 수송성을 가지는 제 1 물질을 포함한다. 제 2 기능층은 전자 수송성을 가지는 제 2 물질을 포함한다. 활성층의 단부, 제 1 기능층의 단부, 및 제 2 기능층의 단부는 서로 일치 또는 실질적으로 일치한다. 제 1 EL층은 제 3 기능층과, 제 4 기능층과, 제 3 기능층과 제 4 기능층 사이의 제 1 발광층을 가진다. 제 3 기능층은 정공 수송성을 가지는 제 3 물질을 포함한다. 제 4 기능층은 전자 수송성을 가지는 제 4 물질을 포함한다. 절연층은 수광층의 측면 및 제 1 EL층의 측면과 접하는 영역을 가진다.
상술한 표시 장치에서, 제 1 물질은 제 3 물질과 같은 것이 바람직하다.
상술한 표시 장치에서, 제 2 물질은 제 4 물질과 같은 것이 바람직하다.
상술한 표시 장치에서, 활성층은 제 5 물질을 가지고, 제 1 발광층은 제 5 물질과 다른 제 6 물질을 가지는 것이 바람직하다.
상술한 표시 장치에서, 수광층의 측면은 수광층의 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다.
상술한 표시 장치에서, 제 1 EL층의 측면은 제 1 EL층의 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다.
상술한 표시 장치에서, 제 1 발광층의 단부, 제 3 기능층의 단부, 및 제 4 기능층의 단부는 서로 일치 또는 실질적으로 일치하는 것이 바람직하다.
상술한 표시 장치에서, 제 1 발광층 중 절연층과 접하는 영역에서의 막 두께는 제 1 발광층 중 절연층과 접하지 않는 영역에서의 막 두께보다 얇은 것이 바람직하다.
상술한 표시 장치에서, 제 1 발광층의 단부는 제 3 기능층의 단부 및 제 4 기능층의 단부보다 내측에 위치하는 것이 바람직하다.
상술한 표시 장치에서, 수광층의 단부는 제 1 전극의 단부보다 내측에 위치하는 것이 바람직하다. 또한 절연층은 수광층의 측면, 그리고 제 1 전극의 상면 및 측면과 접하는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 EL층의 단부는 제 2 전극의 단부보다 내측에 위치하는 것이 바람직하다. 또한 절연층은 제 1 EL층의 측면, 그리고 제 2 전극의 상면 및 측면과 접하는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 활성층은 제 1 기능층을 개재(介在)하여 제 1 전극과 중첩되는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 활성층은 제 2 기능층을 개재하여 제 1 전극과 중첩되는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 발광층은 제 3 기능층을 개재하여 제 2 전극과 중첩되는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 1 발광층은 제 3 기능층을 개재하여 제 2 전극과 중첩되는 영역을 가지는 것이 바람직하다.
상술한 표시 장치에서, 제 2 발광 디바이스를 가지는 것이 바람직하다. 제 2 발광 디바이스에서는 제 3 전극과, 제 2 EL층과, 공통 전극이 이 순서대로 적층되어 있다. 제 2 EL층은 제 5 기능층과, 제 6 기능층과, 제 5 기능층과 제 6 기능층 사이의 제 2 발광층을 가진다. 제 5 기능층은 제 3 물질을 포함한다. 제 6 기능층은 제 4 물질을 포함한다.
상술한 표시 장치에서, 제 2 발광 디바이스를 가지는 것이 바람직하다. 제 2 발광 디바이스에서는 제 3 전극과, 제 2 EL층과, 공통 전극이 이 순서대로 적층되어 있다. 제 2 EL층은 제 3 기능층과, 제 4 기능층과, 제 3 기능층과 제 4 기능층 사이의 제 2 발광층을 가진다.
본 발명의 일 형태에 의하여 광 검출 기능을 가지고 정세도가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 정밀도가 높은 광 검출 기능을 가지는 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 광 검출 기능을 가지고 소비 전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 광 검출 기능을 가지고 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 신규 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다. 도 1의 (E)는 촬상한 화상의 예를 나타낸 도면이다.
도 2의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면도이다.
도 4의 (A)는 표시 장치의 구성예를 나타낸 상면도이다. 도 4의 (B)는 표시 장치의 구성예를 나타낸 단면도이다.
도 5의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 6의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 7의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 8의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 9의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 12의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 13의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 14의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 15의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 16의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 17의 (A) 내지 (C)는 표시 장치의 구성예를 나타낸 단면도이다.
도 18의 (A) 내지 (E)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 19의 (A) 내지 (D)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 20의 (A) 내지 (E)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 21의 (A) 내지 (D)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 22의 (A) 및 (B)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 23의 (A) 내지 (D)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 24의 (A) 내지 (D)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 25의 (A) 내지 (E)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 26의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 상면도이다.
도 27의 (A) 및 (B)는 표시 장치의 일례를 나타낸 사시도이다.
도 28은 표시 장치의 일례를 나타낸 단면도이다.
도 29는 표시 장치의 일례를 나타낸 단면도이다.
도 30은 표시 장치의 일례를 나타낸 단면도이다.
도 31은 표시 장치의 일례를 나타낸 단면도이다.
도 32는 표시 장치의 일례를 나타낸 단면도이다.
도 33은 표시 장치의 일례를 나타낸 단면도이다.
도 34는 표시 장치의 일례를 나타낸 사시도이다.
도 35의 (A)는 표시 장치의 일례를 나타낸 단면도이다. 도 35의 (B) 및 (C)는 트랜지스터의 일례를 나타낸 단면도이다.
도 36은 표시 장치의 일례를 나타낸 단면도이다.
도 37의 (A) 내지 (D)는 발광 디바이스의 구성예를 나타낸 단면도이다.
도 38의 (A) 내지 (G)는 수발광 디바이스의 구성예를 나타낸 단면도이다.
도 39의 (A) 내지 (E)는 전자 기기의 일례를 나타낸 도면이다.
이하에서, 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 같게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다.
또한 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것은 아니다.
본 명세서 등에서, "막"이라는 용어와 "층"이라는 용어를 서로 바꿀 수 있다. 예를 들어 "도전층" 또는 "절연층"이라는 용어는 "도전막" 또는 "절연막"이라는 용어로 상호적으로 교환할 수 있는 경우가 있다.
본 명세서 등에서 EL층이란 발광 디바이스의 한 쌍의 전극 사이에 제공되고, 적어도 발광성의 물질을 포함하는 층(발광층이라고도 부름) 또는 발광층을 포함하는 적층체를 나타내는 것으로 한다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
본 명세서 등에서 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 표시부를 가지고, 표시부는 매트릭스상으로 배치된 복수의 화소를 가진다. 화소는 발광 디바이스와 수광 디바이스(수광 소자라고도 함)를 가진다. 발광 디바이스는 표시 디바이스(표시 소자라고도 함)로서 기능한다. 본 발명의 일 형태의 표시 장치는 표시부에 발광 디바이스가 매트릭스상으로 배치되고 상기 표시부에서 화상을 표시할 수 있다. 또한 본 발명의 일 형태의 표시 장치는 수광 디바이스를 사용하여 광을 검출하는 기능을 가진다.
본 발명의 일 형태의 표시 장치의 표시부에는 수광 디바이스가 매트릭스상으로 배치되고, 표시부는 화상 표시 기능뿐만 아니라 촬상 기능 및 센싱 기능 중 한쪽 또는 양쪽도 가진다. 표시부는 이미지 센서 또는 터치 센서로서 사용할 수 있다. 즉 표시부에서 광을 검출함으로써, 화상을 촬상하거나 대상물(손가락, 손, 또는 펜 등)의 근접 또는 접촉을 검출할 수 있다. 또한 본 발명의 일 형태의 표시 장치에서는, 발광 디바이스를 센서의 광원으로서 이용할 수 있다. 따라서 표시 장치와 별도로 수광부 및 광원을 제공하지 않아도 되므로, 전자 기기의 부품 점수를 줄일 수 있다.
수광 디바이스를 이미지 센서로서 사용하는 경우, 표시 장치는 수광 디바이스를 사용하여 화상을 촬상할 수 있다. 예를 들어 본 실시형태의 표시 장치는 스캐너로서 사용할 수 있다.
예를 들어 이미지 센서를 사용하여 지문, 장문 등의 생체 정보에 따른 데이터를 취득할 수 있다. 즉 표시 장치에 생체 인증용 센서를 내장시킬 수 있다. 표시 장치가 생체 인증용 센서를 내장함으로써, 표시 장치와 별도로 생체 인증용 센서를 제공하는 경우에 비하여 전자 기기의 부품 점수를 줄일 수 있기 때문에, 소형이며 경량인 전자 기기로 할 수 있다.
수광 디바이스를 터치 센서에 사용하는 경우, 표시 장치는 수광 디바이스를 사용하여 대상물의 근접 또는 접촉을 검출할 수 있다.
또한 본 명세서 등에서 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세(高精細) 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
이하에서는 더 구체적인 예에 대하여 도면을 사용하여 설명한다.
<구성예 1>
본 발명의 일 형태의 표시 장치의 구성예를 나타낸 단면도를 도 1의 (A) 내지 (D)에 나타내었다.
도 1의 (A)에 나타낸 표시 장치(100)는 기판(50)과 기판(59) 사이에, 수광 디바이스를 가지는 층(53)과, 발광 디바이스를 가지는 층(57)을 가진다.
도 1의 (A)에는 발광 디바이스를 가지는 층(57)으로부터 적색(R), 녹색(G), 및 청색(B)의 광이 사출되고, 수광 디바이스를 가지는 층(53)에 광이 입사하는 구성을 나타내었다. 또한 도 1의 (A)에서는 층(57)으로부터 사출되는 광 및 층(53)에 입사하는 광을 각각 화살표로 나타내었다.
또한 본 명세서 등에서 청색(B)의 파장 영역은 400nm 이상 490nm 미만이고, 청색(B)의 광은 상기 파장 영역에 적어도 하나의 발광 스펙트럼의 피크를 가진다. 녹색(G)의 파장 영역은 490nm 이상 580nm 미만이고, 녹색(G)의 광은 상기 파장 영역에 적어도 하나의 발광 스펙트럼의 피크를 가진다. 적색(R)의 파장 영역은 580nm 이상 700nm 미만이고, 적색(R)의 광은 상기 파장 영역에 적어도 하나의 발광 스펙트럼의 피크를 가진다. 또한 본 명세서 등에서 가시광 파장 영역은 400nm 이상 700nm 미만이고, 가시광은 상기 파장 영역에 적어도 하나의 발광 스펙트럼의 피크를 가진다. 적외(IR)선의 파장 영역은 700nm 이상 900nm 미만이고, 적외(IR)광은 상기 파장 영역에 적어도 하나의 발광 스펙트럼의 피크를 가진다.
본 발명의 일 형태의 표시 장치는 매트릭스상으로 배치된 복수의 화소가 표시부에 제공된다. 하나의 화소는 하나 이상의 부화소를 가진다. 각 부화소는 발광 디바이스 또는 수광 디바이스를 가진다. 예를 들어 화소는 부화소를 4개 가지는 구성으로 할 수 있다. 구체적으로는 하나의 화소가 적색(R)의 광을 사출하는 발광 디바이스를 가지는 부화소와, 녹색(G)의 광을 사출하는 발광 디바이스를 가지는 부화소와, 청색(B)의 광을 사출하는 발광 디바이스를 가지는 부화소와, 수광 디바이스를 가지는 부화소를 가지는 구성으로 할 수 있다. 수광 디바이스는 가시광의 파장 영역에 감도를 가지는 것이 바람직하다. 또는 수광 디바이스는 가시광 및 적외광의 파장 영역에 감도를 가지는 것이 바람직하다.
또한 화소가 가지는 발광 디바이스가 사출하는 광의 색의 조합은 적색(R), 녹색(G), 및 청색(B)의 3종류로 한정되지 않는다. 화소가 가지는 발광 디바이스가 사출하는 광의 색의 조합은 예를 들어 황색(Y), 시안색(C), 및 마젠타색(M)의 3종류로 할 수 있다. 또한 화소가 가지는 발광 디바이스가 사출하는 광의 색을 4종류 이상으로 하여도 좋다.
화소는 부화소를 5개 이상 가지는 구성으로 하여도 좋다. 구체적으로는 하나의 화소가 적색(R), 녹색(G), 청색(B), 및 백색(W)의 4종류의 발광 디바이스와, 수광 디바이스를 가지는 구성으로 할 수 있다. 또한 적색(R), 녹색(G), 청색(B), 및 적외(IR)의 4종류의 발광 디바이스와, 수광 디바이스를 가지는 구성으로 할 수 있다. 또한 수광 디바이스는 모든 화소에 제공되어도 좋고, 일부의 화소에 제공되어도 좋다. 또한 하나의 화소가 복수의 수광 디바이스를 가져도 좋다. 예를 들어 하나의 화소가 적색(R), 녹색(G), 및 청색(B)의 3종류의 발광 디바이스와, 가시광의 파장 영역에 감도를 가지는 수광 디바이스와, 적외광의 파장 영역에 감도를 가지는 수광 디바이스를 가지는 구성으로 할 수 있다.
본 발명의 일 형태의 표시 장치는 표시 장치에 접촉된 대상물을 검출하는 기능을 가질 수 있다. 대상물은 특별히 한정되지 않고, 생체 또는 물체로 할 수 있다. 대상물이 생체인 경우, 표시 장치는 예를 들어 손가락 또는 손바닥을 검출하는 기능을 가질 수 있다. 도 1의 (B)에 나타낸 바와 같이, 층(57)이 가지는 발광 디바이스가 방출한 광을 표시 장치(100)에 접촉한 손가락(52)이 반사하고, 층(53)이 가지는 수광 디바이스가 그 반사광을 검출한다. 이에 의하여, 표시 장치(100)에 손가락(52)이 접촉된 것을 검출할 수 있다. 즉 본 발명의 일 형태의 표시 장치는 터치 센서(디렉트 터치 센서라고도 함)로서의 기능을 가질 수 있다. 또한 도 1의 (C)에 나타낸 바와 같이, 층(57)이 가지는 발광 디바이스가 방출한 광을 표시 장치(100)에 근접한 손가락(52)이 반사하고, 층(53)이 가지는 수광 디바이스가 그 반사광을 검출한다. 이로써, 표시 장치(100)에 손가락(52)이 근접한 것을 검출할 수 있다. 즉 본 발명의 일 형태의 표시 장치는 니어 터치 센서(호버 센서, 호버 터치 센서, 비접촉 센서, 또는 터치리스 센서라고도 함)로서의 기능을 가질 수 있다.
표시 장치(100)가 니어 터치 센서로서의 기능을 가지는 경우, 표시 장치(100)에 손가락(52)이 접촉되지 않아도, 근접하면 손가락(52)을 검출할 수 있다. 표시 장치(100)와 손가락(52) 사이의 거리가 예를 들어 0.1mm 이상 300mm 이하, 바람직하게는 3mm 이상 50mm 이하의 범위에서 표시 장치(100)가 손가락(52)을 검출할 수 있는 구성인 것이 바람직하다. 상기 구성으로 함으로써, 표시 장치(100)에 손가락(52)이 직접 접촉되지 않으면서 조작할 수 있고, 바꿔 말하면 비접촉(터치리스)으로 표시 장치(100)를 조작할 수 있다. 상기 구성으로 함으로써, 표시 장치(100)가 오염되거나 손상될 위험성을 저감하거나, 표시 장치(100)에 부착된 오염(예를 들어 먼지 또는 바이러스 등)에 손가락(52)이 직접 접촉하지 않고 표시 장치(100)를 조작할 수 있다.
본 발명의 일 형태의 표시 장치는 표시 장치에 접촉한 대상물을 촬상하는 기능을 가질 수 있다. 표시 장치는 예를 들어 손가락(52)의 지문을 검출하는 기능을 가질 수 있다. 도 1의 (D)는 기판(59)에 손가락(52)이 접촉한 상태에서의 접촉부의 확대도를 모식적으로 나타낸 것이다. 또한 도 1의 (D)는 발광 디바이스를 가지는 층(57)과 수광 디바이스를 가지는 층(53)이 번갈아 배열되는 상태를 나타낸 것이다.
손가락(52)에는 오목부 및 볼록부로 지문이 형성되어 있다. 그러므로 도 1의 (D)에 나타낸 바와 같이 지문의 볼록부가 기판(59)에 접촉된다.
어떤 표면 또는 계면에서 반사되는 광에는 정반사와 확산 반사가 있다. 정반사광은 입사각과 반사각이 일치하는, 지향성이 높은 광이고, 확산 반사광은 강도의 각도 의존성이 낮은, 지향성이 낮은 광이다. 손가락(52)의 표면에서 반사되는 광은 정반사와 확산 반사 중 확산 반사의 성분이 지배적이다. 한편으로 기판(59)과 대기의 계면에서 반사되는 광은 정반사의 성분이 지배적이다.
손가락(52)과 기판(59)의 접촉면 또는 비접촉면에서 반사되고, 이들의 직하에 위치하는 층(53)에 입사하는 광의 강도는 정반사광과 확산 반사광을 합친 것이다. 상술한 바와 같이 손가락(52)의 오목부에서는 기판(59)과 손가락(52)이 접촉되지 않기 때문에, 정반사광(실선 화살표로 나타내었음)이 지배적이고, 볼록부에서는 이들이 접촉되기 때문에, 손가락(52)에서의 확산 반사광(파선 화살표로 나타내었음)이 지배적이다. 따라서 오목부의 직하에 위치하는 층(53)이 가지는 수광 디바이스로 수광하는 광의 강도는 볼록부의 직하에 위치하는 층(53)이 가지는 수광 디바이스로 수광하는 광의 강도보다 높아진다. 따라서 수광 디바이스를 사용하여 손가락(52)의 지문을 촬상할 수 있다.
층(53)이 가지는 수광 디바이스의 배열 간격은 지문의 2개의 볼록부 간의 거리, 바람직하게는 인접한 오목부와 볼록부 간의 거리보다 작게 함으로써, 지문의 선명한 화상을 취득할 수 있다. 사람의 지문의 오목부와 볼록부의 간격은 대략 150μm 내지 250μm이므로, 수광 디바이스의 배열 간격은 예를 들어 400μm 이하, 바람직하게는 200μm 이하, 더 바람직하게는 150μm 이하, 더 바람직하게는 120μm 이하, 더 바람직하게는 100μm 이하, 더 바람직하게는 50μm 이하로 한다. 배열 간격은 작을수록 바람직하지만, 예를 들어 1μm 이상, 10μm 이상, 또는 20μm 이상으로 할 수 있다.
도 1의 (E)는 본 발명의 일 형태의 표시 장치로 촬상한 지문의 화상의 예이다. 도 1의 (E)에서는 영역(65)에 손가락(52)의 윤곽을 파선으로 나타내고, 접촉부(69)의 윤곽을 일점쇄선으로 나타내었다. 영역(65)에서 수광 디바이스에 입사하는 광량의 차이에 의하여 콘트라스트가 높은 지문(67)을 촬상할 수 있다. 또한 취득한 지문의 화상을 사용하여 지문 인증을 수행할 수 있다. 또한 여기서는 손가락을 대상물로 하여 지문을 촬상하는 예를 들어 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 표시 장치는 표시부에 접촉 또는 근접하는 손바닥을 검출할 수 있다. 또한 표시 장치는 장문을 촬상할 수 있고, 취득한 장문의 화상을 사용하여 장문 인증을 수행할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 표시 장치는, 발광 디바이스가 방출하고, 대상물에 조사되고, 상기 대상물에 의하여 반사된 광을 수광 디바이스가 검출할 수 있다. 따라서 어두운 곳에서도 표시부에 접촉 또는 근접하는 대상물을 검출할 수 있다. 또한 표시 장치는 예를 들어 지문 인증 및 장문 인증 등의 인증을 수행할 수 있다.
수광 디바이스를 표시부에 제공함으로써, 센서를 표시 장치에 외장할 필요가 없어진다. 따라서 부품 점수를 줄일 수 있기 때문에, 소형이며 경량인 표시 장치로 할 수 있다.
기판(50)으로서는 발광 디바이스 및 수광 디바이스의 형성에 견딜 수 있는 내열성을 가지는 기판을 사용할 수 있다. 기판(50)으로서 절연성 기판을 사용하는 경우에는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 유기 수지 기판 등을 사용할 수 있다. 또한 실리콘 또는 탄소화 실리콘 등을 재료로 한 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판 등의 반도체 기판을 사용할 수 있다.
기판(50)으로서는 상술한 절연성 기판 또는 반도체 기판 위에 트랜지스터 등의 반도체 소자를 포함하는 반도체 회로가 형성된 기판을 사용하는 것이 특히 바람직하다. 상기 반도체 회로는 예를 들어 화소 회로, 게이트선 구동 회로(게이트 드라이버), 소스선 구동 회로(소스 드라이버) 등을 구성하는 것이 바람직하다. 또한 상기에 더하여 연산 회로, 기억 회로 등이 구성되어 있어도 좋다.
<구성예 2>
[구성예 2-1]
본 발명의 일 형태의 표시 장치에 적용할 수 있는 발광 디바이스 및 수광 디바이스의 구성에 대하여 설명한다. 본 발명의 일 형태의 표시 장치의 단면 개략도를 도 2의 (A)에 나타내었다. 도 2의 (A)에는 표시 장치에 적용할 수 있는 발광 디바이스(20R), 발광 디바이스(20G), 발광 디바이스(20B), 및 수광 디바이스(30PS)의 구성을 나타내었다.
발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)는 각각 광을 방출하는 기능(이하 발광 기능이라고도 기재함)을 가진다. 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)로서는, OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 무기 화합물(퀀텀닷(quantum dot) 재료 등), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(TADF: Thermally Activated Delayed Fluorescence) 재료) 등을 들 수 있다. 또한 TADF 재료로서 단일항 여기 상태와 삼중항 여기 상태가 열평형 상태에 있는 재료를 사용하여도 좋다. 이러한 TADF 재료는 발광 수명(여기 수명)이 짧기 때문에, 발광 디바이스의 고휘도 영역에서의 효율 저하를 억제할 수 있다.
발광 디바이스(20R)는 전극(21a), EL층(25R), 및 전극(23)을 가진다. 발광 디바이스(20G)는 전극(21b), EL층(25G), 및 전극(23)을 가진다. 발광 디바이스(20B)는 전극(21c), EL층(25B), 및 전극(23)을 가진다. 발광 디바이스(20R)에서 전극(21a)과 전극(23) 사이에 끼워지는 EL층(25R)은 적어도 발광층을 가진다. 상기 발광층은 광을 방출하는 발광 물질을 가지고, 전극(21a)과 전극(23) 사이에 전압을 인가함으로써 EL층(25R)으로부터 광이 사출된다. 마찬가지로, EL층(25G)은 적어도 발광층을 가진다. 상기 발광층은 광을 방출하는 발광 물질을 가지고, 전극(21b)과 전극(23) 사이에 전압을 인가함으로써 EL층(25G)으로부터 광이 사출된다. EL층(25B)은 적어도 발광층을 가진다. 상기 발광층은 광을 방출하는 발광 물질을 가지고, 전극(21c)과 전극(23) 사이에 전압을 인가함으로써 EL층(25B)으로부터 광이 사출된다.
EL층(25R), EL층(25G), 및 EL층(25B)은 각각 정공 주입성이 높은 물질을 포함하는 층(이하 정공 주입층이라고 기재함), 정공 수송성이 높은 물질을 포함하는 층(이하 정공 수송층이라고 기재함), 전자 수송성이 높은 물질을 포함하는 층(이하 전자 수송층이라고 기재함), 전자 주입성이 높은 물질을 포함하는 층(이하 전자 주입층이라고 기재함), 캐리어 차단층, 여기자 차단층, 및 전하 발생층 중 하나 또는 복수를 더 가져도 좋다. 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층, 캐리어 차단층, 여기자 차단층, 및 전하 발생층은 기능층이라고도 할 수 있다.
또한 본 명세서 등에서 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에 공통된 사항에 대하여 설명하는 경우 또는 이들을 구별할 필요가 없는 경우에는 단순히 발광 디바이스(20)라고 기재하는 경우가 있다. 마찬가지로, EL층(25R), EL층(25G), 및 EL층(25B) 등, 알파벳으로 구별하는 구성 요소에 대해서도, 이들에 공통되는 사항에 대하여 설명하는 경우에는, 알파벳을 생략한 부호를 사용하는 경우가 있다.
수광 디바이스(30PS)는 광을 검출하는 기능(이하 수광 기능이라고도 기재함)을 가진다. 수광 디바이스(30PS)는 가시광을 검출하는 기능을 가진다. 수광 디바이스(30PS)는 가시광에 감도를 가진다. 수광 디바이스(30PS)는 가시광 및 적외광을 검출하는 기능을 가지는 것이 더 바람직하다. 수광 디바이스(30PS)는 가시광 및 적외광에 감도를 가지는 것이 바람직하다. 수광 디바이스(30PS)로서는, 예를 들어 pn형 또는 pin형 포토다이오드를 사용할 수 있다.
수광 디바이스(30PS)는 전극(21d), 수광층(35PS), 및 전극(23)을 가진다. 전극(21d)과 전극(23) 사이에 끼워지는 수광층(35PS)은 적어도 활성층을 가진다. 수광 디바이스(30PS)는 광전 변환 디바이스로서 기능하고, 수광층(35PS)에 입사하는 광에 의하여 전하를 발생시키고 전류로서 추출할 수 있다. 이때 전극(21d)과 전극(23) 사이에 전압을 인가하여도 좋다. 수광층(35PS)에 입사하는 광량에 따라 발생되는 전하량이 결정된다.
수광층(35PS)은 정공 수송층, 전자 수송층, 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질)을 포함하는 층, 및 캐리어 차단층 중 하나 또는 복수를 더 가져도 좋다. 수광층(35PS)은 정공 주입층에 사용할 수 있는 물질을 포함하는 층을 가져도 좋다. 수광 디바이스(30PS)에서 상기 층은 정공 수송층으로서 기능할 수 있다. 또한 수광층(35PS)은 전자 주입층에 사용할 수 있는 물질을 포함하는 층을 가져도 좋다. 수광 디바이스(30PS)에서 상기 층은 전자 수송층으로서 기능할 수 있다. 또한 정공 주입성을 가지는 물질은 정공 수송성을 가진다고도 할 수 있다. 전자 주입성을 가지는 물질은 전자 수송성을 가진다고도 할 수 있다. 따라서 본 명세서 등에서 정공 주입성을 가지는 물질을 정공 수송성을 가지는 물질이라고 기재하는 경우가 있다. 마찬가지로 전자 주입성을 가지는 물질을 전자 수송성을 가지는 물질이라고 기재하는 경우가 있다.
활성층은 반도체를 포함한다. 상기 반도체로서 실리콘 등의 무기 반도체 및 유기 화합물을 포함하는 유기 반도체를 들 수 있다. 특히 수광 디바이스(30PS)로서, 유기 반도체를 포함하는 층을 가지는 유기 포토다이오드를 사용하는 것이 바람직하다. 유기 포토다이오드는 박형화, 경량화, 및 대면적화가 용이하고 형상 및 디자인의 자유도가 높기 때문에, 다양한 표시 장치에 적용할 수 있다. 또한 유기 반도체를 사용함으로써, 발광 디바이스(20)가 가지는 EL층과 수광 디바이스(30PS)가 가지는 수광층을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에 공통의 제조 장치를 사용할 수 있어 바람직하다.
본 발명의 일 형태의 표시 장치에서는 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)로서 유기 EL 디바이스를 사용하고, 수광 디바이스(30PS)로서 유기 포토다이오드를 적합하게 사용할 수 있다. 유기 EL 디바이스 및 유기 포토다이오드는 동일한 기판 위에 형성할 수 있다. 따라서 유기 EL 디바이스를 사용한 표시 장치에 유기 포토다이오드를 내장시킬 수 있다. 본 발명의 일 형태의 표시 장치는 화상을 표시하는 기능에 더하여 촬상 기능 및 센싱 기능 중 한쪽 또는 양쪽도 가진다.
전극(21a), 전극(21b), 전극(21c), 및 전극(21d)은 동일한 면 위에 제공된다. 도 2의 (A)에는 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)이 기판(50) 위에 제공되는 구성을 나타내었다. 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)에는 같은 재료를 사용할 수 있다. 또한 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)은 같은 공정을 거쳐 형성할 수 있다. 예를 들어 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)은 기판(50) 위에 형성된 도전막을 섬 형상으로 가공함으로써 형성할 수 있다. 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)을 동일 공정으로 형성함으로써 표시 장치의 생산성을 높일 수 있다.
또한 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)을 다른 공정으로 형성하여도 좋다. 또한 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)의 막 두께를 다르게 하여도 좋다. 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)의 막 두께를 다르게 함으로써 광학 조정층으로서 사용할 수 있다.
전극(21a), 전극(21b), 전극(21c), 및 전극(21d)은 각각 화소 전극이라고 할 수 있다. 전극(23)은 발광 디바이스(20R), 발광 디바이스(20G), 발광 디바이스(20B), 및 수광 디바이스(30PS)에서 공통되는 층이고, 공통 전극이라고 할 수 있다. 화소 전극과 공통 전극 중 광을 사출시키거나 광을 입사시키는 측의 전극에는 가시광 및 적외광을 투과시키는 도전막을 사용한다. 광을 사출시키지 않거나 광을 입사시키지 않는 측의 전극에는 가시광 및 적외광을 반사하는 도전막을 사용하는 것이 바람직하다.
도 2의 (A)에서는 발광 디바이스(20R), 발광 디바이스(20G), 발광 디바이스(20B), 및 수광 디바이스(30PS) 각각에서 전극(21a), 전극(21b), 전극(21c), 및 전극(21d)이 양극으로서 기능하고, 전극(23)이 음극으로서 기능하는 구성을 모식적으로 나타내었다. 도 2의 (A)에서는 양극과 음극의 방향을 이해하기 쉽게 하기 위하여, 발광 디바이스(20R)의 왼쪽에 발광 다이오드의 회로 기호를 나타내고, 수광 디바이스(30PS)의 오른쪽에 포토다이오드의 회로 기호를 나타내었다. 또한 전자를 -(마이너스)를 부여한 동그라미로 나타내고, 정공을 +(플러스)를 부여한 동그라미로 나타내고, 전자 및 정공이 흐르는 방향을 모식적으로 화살표로 나타내었다.
발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 양극으로서 기능하는 전극(21a), 전극(21b), 및 전극(21c)은 제 1 전위를 공급하는 제 1 배선과 전기적으로 접속된다. 발광 디바이스(20R), 발광 디바이스(20G), 발광 디바이스(20B), 및 수광 디바이스(30PS)에서 음극으로서 기능하는 전극(23)은 제 2 전위를 공급하는 제 2 배선과 전기적으로 접속된다. 제 2 전위는 제 1 전위보다 낮은 전위로 한다. 수광 디바이스(30PS)에서 양극으로서 기능하는 전극(21d)은 제 3 전위를 공급하는 제 3 배선과 전기적으로 접속된다. 여기서 수광 디바이스(30PS)에는 역바이어스 전압이 인가된다. 즉 제 3 전위는 제 2 전위보다 낮은 전위로 한다.
도 2의 (A)에 나타낸 구성의 구체적인 예를 도 2의 (B)에 나타내었다. 발광 디바이스(20R)의 EL층(25R)에서는 제 1 기능층(27a)과, 발광층(41R)과, 제 2 기능층(29a)이 이 순서대로 적층되어 있다. 발광 디바이스(20G)의 EL층(25G)에서는 제 1 기능층(27b)과, 발광층(41G)과, 제 2 기능층(29b)이 이 순서대로 적층되어 있다. 발광 디바이스(20B)의 EL층(25B)에서는 제 1 기능층(27c)과, 발광층(41B)과, 제 2 기능층(29c)이 이 순서대로 적층되어 있다.
또한 발광 디바이스(20R)에서, 한 쌍의 전극(전극(21a)과 전극(23)) 사이에 제공된 제 1 기능층(27a), 발광층(41R), 및 제 2 기능층(29a)을 가지는 구성은 단일의 발광 유닛으로서 기능할 수 있고, 본 명세서 등에서 발광 디바이스(20R)의 구성을 싱글 구조라고 부르는 경우가 있다. 발광 디바이스(20G) 및 발광 디바이스(20B)도 마찬가지이다.
제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 양극으로서 기능하는 전극(21a), 전극(21b), 및 전극(21c) 측에 위치한다. 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 각각 정공 수송층 또는 정공 주입층으로 할 수 있다. 또는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 각각 정공 주입층과, 정공 주입층 위의 정공 수송층의 적층 구조로 하여도 좋다. 또한 정공 주입층이 적층 구조를 가져도 좋고, 정공 수송층이 적층 구조를 가져도 좋다. 또는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 각각 정공 수송성을 가지는 물질 및 정공 주입성을 가지는 물질을 가져도 좋다.
제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)에는 같은 재료를 사용할 수 있다. 또한 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 같은 공정을 거쳐 형성할 수 있다. 예를 들어 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 되는 막을 가공함으로써 형성할 수 있다. 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)을 동일 공정으로 형성함으로써 표시 장치의 생산성을 높일 수 있다.
제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 음극으로서 기능하는 전극(23) 측에 위치한다. 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 각각 전자 수송층 또는 전자 주입층으로 할 수 있다. 또는 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 각각 전자 수송층과, 전자 수송층 위의 전자 주입층의 적층 구조로 하여도 좋다. 또한 전자 주입층이 적층 구조를 가져도 좋고, 전자 수송층이 적층 구조를 가져도 좋다. 또는 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 각각 전자 수송성을 가지는 물질 및 전자 주입성을 가지는 물질을 가져도 좋다.
제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)에는 같은 재료를 사용할 수 있다. 또한 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 같은 공정을 거쳐 형성할 수 있다. 예를 들어 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 되는 막을 가공함으로써 형성할 수 있다. 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)을 동일 공정으로 형성함으로써 표시 장치의 생산성을 높일 수 있다.
도 2의 (B)에 나타낸 바와 같이 수광 디바이스(30PS)의 수광층(35PS)에서는 제 3 기능층(37PS)과, 활성층(43PS)과, 제 4 기능층(39PS)이 이 순서대로 적층되어 있다.
수광 디바이스(30PS)의 양극으로서 기능하는 전극(21d) 측에 위치하는 제 3 기능층(37PS)은 정공 수송층으로 할 수 있다. 제 3 기능층(37PS)이 포함하는 정공 수송성을 가지는 물질은 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질과 달라도 좋다. 수광 디바이스(30PS)가 가지는 제 3 기능층(37PS)은 발광 디바이스(20)를 구성하는 층(예를 들어 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c))과 다른 공정으로 형성하는 것이 바람직하다. 다른 공정으로 형성함으로써, 수광 디바이스(30PS)에 더 적절한 재료를 제 3 기능층(37PS)에 적용할 수 있다. 마찬가지로, 발광 디바이스(20)에 더 적절한 재료를 제 1 기능층(27)에 적용할 수 있다.
제 3 기능층(37PS)에는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)에 사용할 수 있는 재료를 사용할 수 있다. 제 3 기능층(37PS)이 포함하는 정공 수송성을 가지는 물질은 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질과 달라도 좋고, 같아도 좋다. 제 3 기능층(37PS)이 적층 구조를 가져도 좋다.
제 3 기능층(37PS)이 포함하는 정공 수송성을 가지는 물질과, 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질이 다른 경우, 각 디바이스에 최적의 정공 전자 수송성을 가지는 물질을 선택할 수 있어 적합하다. 한편으로, 제 3 기능층(37PS)이 포함하는 정공 수송성을 가지는 물질과, 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질이 같은 경우, 공통의 장치(예를 들어 공통의 증착 장치)를 사용하여 제작할 수 있고, 제조 비용을 억제할 수 있어 적합하다.
수광 디바이스(30PS)의 음극으로서 기능하는 전극(23) 측에 위치하는 제 4 기능층(39PS)은 전자 수송층으로 할 수 있다. 제 4 기능층(39PS)이 포함하는 전자 수송성을 가지는 물질은 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질과 달라도 좋다. 수광 디바이스(30PS)가 가지는 제 4 기능층(39PS)은 발광 디바이스(20)를 구성하는 층(예를 들어 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c))과 다른 공정으로 형성하는 것이 바람직하다. 다른 공정으로 형성함으로써, 수광 디바이스(30PS)에 더 적절한 재료를 제 4 기능층(39PS)에 적용할 수 있다. 마찬가지로, 발광 디바이스(20)에 더 적절한 재료를 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)에 적용할 수 있다.
제 4 기능층(39PS)에는 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)에 사용할 수 있는 재료를 사용할 수 있다. 제 4 기능층(39PS)이 포함하는 전자 수송성을 가지는 물질은 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질과 달라도 좋고, 같아도 좋다. 제 4 기능층(39PS)이 적층 구조를 가져도 좋다.
제 4 기능층(39PS)이 포함하는 전자 수송성을 가지는 물질과, 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질이 다른 경우, 각 디바이스에 최적의 전자 수송성을 가지는 물질을 선택할 수 있어 적합하다. 한편으로, 제 4 기능층(39PS)이 포함하는 전자 수송성을 가지는 물질과, 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질이 같은 경우, 공통의 장치(예를 들어 공통의 증착 장치)를 사용하여 제작할 수 있고, 제조 비용을 억제할 수 있어 적합하다.
또한 제 3 기능층(37PS)은 발광 디바이스에서 정공 주입층으로서 기능하는 층, 즉 정공 주입성이 높은 물질을 포함하는 층을 가져도 좋다. 정공 주입층은 수광 디바이스에서 정공 수송층으로서 기능할 수 있다. 제 4 기능층(39PS)은 발광 디바이스에서 전자 주입층으로서 기능하는 층, 즉 전자 주입성이 높은 물질을 포함하는 층을 가져도 좋다. 전자 주입층은 수광 디바이스에서 전자 수송층으로서 기능할 수 있다.
도 2의 (B) 등에 나타낸 바와 같이, EL층(25R), EL층(25G), EL층(25B), 및 수광층(35PS)은 서로 공통된 층을 가지지 않는 것이 바람직하다. 또한 EL층(25R), EL층(25G), EL층(25B), 및 수광층(35PS)은 서로 접하는 영역을 가지지 않는 것이 바람직하다. 즉 EL층(25R), EL층(25G), EL층(25B), 및 수광층(35PS)은 분리되어 있는 것이 바람직하다.
인접한 2개의 발광 디바이스(20)의 EL층(25)이 분리되어 있으면 발광 디바이스(20) 사이에서 누설 전류가 발생하는 것을 억제할 수 있다. 즉 원하는 발광 디바이스 이외가 발광하는 현상(크로스토크라고도 함)을 억제할 수 있고, 표시 품질이 높은 표시 장치로 할 수 있다.
수광 디바이스(30PS)의 수광층(35PS)이, 인접한 발광 디바이스(20)의 EL층(25)과 분리되어 있으면 발광 디바이스(20)로부터 수광 디바이스(30PS)로 누설 전류가 흘러가는 것(사이드 누설이라고도 함)을 억제할 수 있다. 따라서 SN비(Signal to Noise Ratio)가 높고 정밀도가 높은 수광 디바이스(30PS)로 할 수 있다.
본 발명의 일 형태의 표시 장치는 발광 디바이스(20)와 수광 디바이스(30PS) 간의 사이드 누설이 억제되기 때문에, 발광 디바이스(20)와 수광 디바이스(30PS)의 간격을 좁힐 수 있다. 즉 화소에서 발광 디바이스(20) 및 수광 디바이스(30PS)가 차지하는 비율(이하 개구율이라고도 함)을 각각 높일 수 있다. 또한 화소 크기를 작게 할 수 있기 때문에 표시 장치의 정세도를 높일 수 있다. 따라서 광 검출 기능을 가지고 개구율이 높은 표시 장치를 실현할 수 있다. 또한 광 검출 기능을 가지고 고정세의 표시 장치를 실현할 수 있다.
수광 디바이스(30PS)의 정세도는 100ppi 이상, 바람직하게는 200ppi 이상, 더 바람직하게는 300ppi 이상, 더 바람직하게는 400ppi 이상, 더 바람직하게는 500ppi 이상이고, 2000ppi 이하, 1000ppi 이하, 또는 600ppi 이하 등으로 할 수 있다. 특히 수광 디바이스(30PS)의 정세도를 200ppi 이상 600ppi 이하, 바람직하게는 300ppi 이상 600ppi 이하로 함으로써, 지문의 촬상에 적합하게 사용할 수 있다.
본 발명의 일 형태의 표시 장치를 사용하여 지문 인증을 수행하는 경우, 수광 디바이스(30PS)의 정세도를 높임으로써 예를 들어 지문의 특징점(Minutia)을 높은 정밀도로 추출할 수 있어, 지문 인증의 정밀도를 높일 수 있다. 또한 정세도가 500ppi 이상이면 NIST(National Institute of Standards and Technology) 등의 규격에 준거할 수 있기 때문에 적합하다. 또한 수광 디바이스의 정세도를 500ppi로 가정한 경우, 화소 하나당 크기는 50.8μm가 되므로, 지문의 폭(대표적으로는 300μm 이상 500μm 이하)을 촬상하기에 충분한 정세도인 것을 알 수 있다.
[구성예 2-2]
도 2의 (A) 및 (B)에 나타낸 구성과 다른 구성을 도 2의 (C)에 나타내었다. 도 2의 (C)에서는 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 전극(21a), 전극(21b), 및 전극(21c)이 양극으로서 기능하고, 전극(23)이 음극으로서 기능하고, 수광 디바이스(30PS)에서 전극(21d)이 음극으로서 기능하고, 전극(23)이 양극으로서 기능하는 구성을 가지는 표시 장치를 모식적으로 나타내었다.
발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 양극으로서 기능하는 전극(21a), 전극(21b), 및 전극(21c)은 제 1 전위를 공급하는 제 1 배선과 전기적으로 접속된다. 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 음극으로서 기능하고, 또한 수광 디바이스(30PS)에서 양극으로서 기능하는 전극(23)은 제 2 전위를 공급하는 제 2 배선과 전기적으로 접속된다. 제 2 전위는 제 1 전위보다 낮은 전위로 한다. 수광 디바이스(30PS)에서 음극으로서 기능하는 전극(21d)은 제 3 전위를 공급하는 제 3 배선과 전기적으로 접속된다. 제 3 전위는 제 2 전위보다 높은 전위로 한다.
도 2의 (C)에 나타낸 바와 같이, 공통 전극으로서 기능하는 전극(23)이 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 양극 및 음극 중 한쪽으로서 기능하고, 수광 디바이스(30PS)에서 양극 및 음극 중 다른 쪽으로서 기능하는 구성으로 할 수 있다. 이러한 구성으로 함으로써, 발광 디바이스(20)의 화소 전극(전극(21a), 전극(21b), 및 전극(21c))과 수광 디바이스(30PS)의 화소 전극(전극(21d))의 전위차를 작게 할 수 있고, 화소 전극 사이의 누설(이하 사이드 누설이라고도 함)을 억제할 수 있다. 따라서 SN비가 높고 정밀도가 높은 수광 디바이스(30PS)로 할 수 있다.
예를 들어 제 1 전위(전극(21a), 전극(21b), 및 전극(21c)에 공급되는 전위)를 12V, 제 2 전위(전극(23)에 공급되는 전위)를 0V, 제 3 전위(전극(21d)에 공급되는 전위)를 4V로 할 수 있다. 이러한 구성으로 함으로써, 발광 디바이스(20)의 화소 전극(전극(21a), 전극(21b), 및 전극(21c))과 수광 디바이스(30PS)의 화소 전극(전극(21d))의 전위차를 작게 할 수 있고, 발광 디바이스(20)와 수광 디바이스(30PS) 사이의 사이드 누설을 억제할 수 있다.
또한 제 1 전위, 제 2 전위, 및 제 3 전위 중 가장 높은 전위와 가장 낮은 전위의 차이를 작게 할 수 있기 때문에, 소비 전력이 낮은 표시 장치로 할 수 있다.
도 2의 (C)에 나타낸 구성의 구체적인 예를 도 2의 (D)에 나타내었다. 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
수광 디바이스(30PS)의 음극으로서 기능하는 전극(21d) 측에 위치하는 제 3 기능층(37PS)은 전자 수송층으로 할 수 있다. 제 3 기능층(37PS)이 포함하는 전자 수송성을 가지는 물질은 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질과 달라도 좋다. 또한 제 3 기능층(37PS)에는 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)에 사용할 수 있는 재료를 사용할 수 있다. 제 3 기능층(37PS)이 포함하는 전자 수송성을 가지는 물질은 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)이 포함하는 전자 수송성을 가지는 물질과 같아도 좋다.
수광 디바이스(30PS)의 양극으로서 기능하는 전극(23) 측에 위치하는 제 4 기능층(39PS)은 정공 수송층으로 할 수 있다. 제 4 기능층(39PS)이 포함하는 정공 수송성을 가지는 물질은 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질과 달라도 좋다. 또한 제 4 기능층(39PS)에는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)에 사용할 수 있는 재료를 사용할 수 있다. 제 4 기능층(39PS)이 포함하는 정공 수송성을 가지는 물질은 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)이 포함하는 정공 수송성을 가지는 물질과 같아도 좋다.
또한 제 3 기능층(37PS)은 발광 디바이스에서 전자 주입층으로서 기능하는 층, 즉 전자 주입성이 높은 물질을 포함하는 층을 가져도 좋다. 제 4 기능층(39PS)은 발광 디바이스에서 정공 주입층으로서 기능하는 층, 즉 정공 주입성이 높은 물질을 포함하는 층을 가져도 좋다.
본 실시형태에서는 발광 디바이스(20)에서 전극(21a), 전극(21b), 및 전극(21c)이 양극으로서 기능하고, 전극(23)이 음극으로서 기능하는 구성을 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광 디바이스(20)에서 전극(21a), 전극(21b), 및 전극(21c)이 음극으로서 기능하고, 전극(23)이 양극으로서 기능하는 구성으로 할 수도 있다. 그 경우, 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)은 전자 수송층 및 전자 주입층 중 한쪽 또는 양쪽으로 할 수 있다. 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)은 정공 수송층 및 정공 주입층 중 한쪽 또는 양쪽으로 할 수 있다.
[구성예 2-3]
도 2의 (B)에 나타낸 구성과 다른 구성을 도 3의 (A)에 나타내었다. 도 3의 (A)에 나타낸 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c) 대신에 제 1 기능층(27)을 가지고, 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c) 대신에 제 2 기능층(29)을 가진다. 제 1 기능층(27)은 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 공통되는 층이고, 제 1 공통층이라고 부를 수 있다. 마찬가지로, 제 2 기능층(29)은 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)에서 공통되는 층이고, 제 2 공통층이라고 부를 수 있다.
도 3의 (A)에 나타낸 바와 같이, 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)의 양극으로서 기능하는 전극(21a), 전극(21b), 및 전극(21c) 측에 위치하는 제 1 기능층(27)은 정공 수송층 또는 정공 주입층으로 할 수 있다. 또는 제 1 기능층(27)은 정공 주입층과, 정공 주입층 위의 정공 수송층의 적층 구조로 하여도 좋다. 제 1 기능층(27)에 대해서는 제 1 기능층(27a), 제 1 기능층(27b), 및 제 1 기능층(27c)의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)의 음극으로서 기능하는 전극(23) 측에 위치하는 제 2 기능층(29)은 전자 수송층 또는 전자 주입층으로 할 수 있다. 또는 제 2 기능층(29)은 전자 수송층과, 전자 수송층 위의 전자 주입층의 적층 구조로 하여도 좋다. 제 2 기능층(29)에 대해서는 제 2 기능층(29a), 제 2 기능층(29b), 및 제 2 기능층(29c)의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
또한 전극(23)과 제 2 기능층(29) 사이 및 전극(23)과 제 4 기능층(39PS) 사이에 제 3 공통층을 제공하여도 좋다. 제 3 공통층은 예를 들어, 전자 주입층을 가진다. 또는 제 3 공통층은 전자 수송층과, 전자 수송층 위의 전자 주입층의 적층 구조로 하여도 좋다. 제 3 공통층은 발광 디바이스(20R), 발광 디바이스(20G), 발광 디바이스(20B), 및 수광 디바이스(30PS)에서 공통되는 층이다. 또한 제 3 공통층에 전자 주입층을 사용하는 경우, 상기 전자 주입층은 수광 디바이스(30PS)에서 전자 수송층으로서 기능한다.
또한 도 3의 (B)에 나타낸 바와 같이, 수광 디바이스(30PS)에서 전극(21d)이 음극으로서 기능하고, 전극(23)이 양극으로서 기능하는 구성으로 하여도 좋다.
또한 전극(23)과 제 2 기능층(29) 사이 및 전극(23)과 제 4 기능층(39PS) 사이에 제 3 공통층을 제공하여도 좋다. 제 3 공통층에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다. 또한 제 3 공통층에 전자 주입층을 사용하는 경우, 상기 전자 주입층은 수광 디바이스(30PS)에서 특정 기능을 가지지 않아도 된다.
정공 주입층은 양극으로부터 정공 수송층에 정공을 주입하는 층이고, 정공 주입성이 높은 재료를 포함하는 층이다. 정공 주입성이 높은 재료로서는, 방향족 아민 화합물, 및 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함하는 복합 재료 등을 들 수 있다.
발광 디바이스에서, 정공 수송층은 정공 주입층에 의하여 양극으로부터 주입된 정공을 발광층으로 수송하는 층이다. 수광 디바이스에서, 정공 수송층은 입사한 광에 기초하여 활성층에서 발생한 정공을 양극으로 수송하는 층이다. 정공 수송층은 정공 수송성 재료를 포함하는 층이다. 정공 수송성 재료로서는 정공 이동도가 10-6cm2/Vs 이상인 물질이 바람직하다. 또한 전자 수송성보다 정공 수송성이 높은 물질이면, 이들 외의 물질을 사용할 수도 있다. 정공 수송성 재료로서는 π전자 과잉형 헤테로 방향족 화합물(예를 들어 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체 등), 방향족 아민(방향족 아민 골격을 가지는 화합물) 등의 정공 수송성이 높은 재료가 바람직하다.
발광 디바이스에서, 전자 수송층은 전자 주입층에 의하여 음극으로부터 주입된 전자를 발광층으로 수송하는 층이다. 수광 디바이스에서, 전자 수송층은 입사한 광에 기초하여 활성층에서 발생한 전자를 음극으로 수송하는 층이다. 전자 수송층은 전자 수송성 재료를 포함하는 층이다. 전자 수송성 재료로서는, 전자 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 정공 수송성보다 전자 수송성이 높은 물질이면, 이들 외의 물질을 사용할 수도 있다. 전자 수송성 재료로서는, 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체 등 외, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 배위자를 가지는 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 그 외에 질소 함유 헤테로 방향족 화합물을 포함하는 π전자 부족형 헤테로 방향족 화합물 등 전자 수송성이 높은 재료를 사용할 수 있다.
전자 주입층은 음극으로부터 전자 수송층에 전자를 주입하는 층이고, 전자 주입성이 높은 재료를 포함하는 층이다. 전자 주입성이 높은 재료로서는 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 전자 주입성이 높은 재료로서는 전자 수송성 재료와 도너성 재료(전자 공여성 재료)를 포함하는 복합 재료를 사용할 수도 있다.
전자 주입층에는 예를 들어 리튬, 세슘, 이터븀, 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaF2), 8-(퀴놀리놀레이토)리튬(약칭: Liq), 2-(2-피리딜)페놀레이토리튬(약칭: LiPP), 2-(2-피리딜)-3-피리디놀레이토리튬(약칭: LiPPy), 4-페닐-2-(2-피리딜)페놀레이토리튬(약칭: LiPPP), 리튬 산화물(LiOx), 탄산 세슘 등의 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한 전자 주입층은 2층 이상의 적층 구조로 하여도 좋다. 상기 적층 구조로서 예를 들어 첫 번째 층에 플루오린화 리튬을 사용하고, 두 번째 층에 이터븀을 제공하는 구성으로 할 수 있다.
또는 전자 주입층에는 전자 수송성 재료를 사용하여도 좋다. 예를 들어 비공유 전자쌍을 가지고, 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 전자 수송성 재료에 사용할 수 있다. 구체적으로는, 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다.
또한 비공유 전자쌍을 가지는 유기 화합물의 최저 비점유 분자 오비탈(LUMO: Lowest Unoccupied Molecular Orbital)이 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한 일반적으로 CV(사이클릭 볼타메트리), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등에 의하여 유기 화합물의 최고 점유 분자 오비탈(HOMO: Highest Occupied Molecular Orbital) 준위 및 LUMO 준위를 추산할 수 있다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-다이(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을, 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 NBPhen은 BPhen에 비하여 유리 전이점(Tg)이 높으므로 내열성이 우수하다.
전하 발생층에는 예를 들어 리튬 등 전자 주입층에 적용할 수 있는 재료를 적합하게 사용할 수 있다. 또한 전하 발생층에는 예를 들어 정공 주입층에 적용할 수 있는 재료를 적합하게 사용할 수 있다. 또한 전하 발생층에는 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함하는 층을 사용할 수 있다. 또한 전화 발생층에는 전자 수송성 재료와 도너성 재료를 포함하는 층을 사용할 수 있다. 이러한 층을 가지는 전하 발생층을 형성함으로써, 발광 유닛이 적층된 경우에서의 구동 전압의 상승을 억제할 수 있다.
활성층은 반도체를 포함한다. 상기 반도체로서 실리콘 등의 무기 반도체 및 유기 화합물을 포함하는 유기 반도체를 들 수 있다. 본 실시형태에서는, 활성층이 가지는 반도체로서 유기 반도체를 사용하는 예를 나타낸다. 유기 반도체를 사용함으로써, 발광층과 활성층을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에, 제조 장치를 공통화할 수 있어 바람직하다.
활성층이 가지는 n형 반도체 재료로서는, 풀러렌(예를 들어 C60, C70 등), 풀러렌 유도체 등의 전자 수용성 유기 반도체 재료를 들 수 있다. 풀러렌은 축구공과 같은 형상을 가지고, 상기 형상은 에너지적으로 안정적이다. 풀러렌은 HOMO 준위 및 LUMO 준위 모두가 깊다(낮다). 풀러렌은 LUMO 준위가 깊기 때문에, 전자 수용성(억셉터성)이 매우 높다. 일반적으로, 벤젠과 같이 평면에 π전자 공액(공명)이 확장되면 전자 공여성(도너성)이 높아지지만, 풀러렌은 구체 형상을 가지기 때문에, π전자가 크게 확장되어 있음에도 불구하고 전자 수용성이 높다. 전자 수용성이 높으면 전하 분리가 고속으로 효율적으로 일어나기 때문에, 수발광 디바이스에 유익하다. C60, C70은 모두 가시광 영역에 넓은 흡수대를 가지고, 특히 C70은 C60보다 π전자 공액계가 크고, 장파장 영역에도 넓은 흡수대를 가지기 때문에 바람직하다. 이 외에, 풀러렌 유도체로서는 [6,6]-페닐-C71-뷰티르산 메틸에스터(약칭: PC70BM), [6,6]-페닐-C61-뷰티르산 메틸에스터(약칭: PC60BM), 1',1'',4',4''-테트라하이드로-다이[1,4]메타노나프탈레노[1,2:2',3',56,60:2'',3''][5,6]풀러렌-C60(약칭: ICBA) 등을 들 수 있다.
n형 반도체 재료로서는 예를 들어 N,N'-다이메틸-3,4,9,10-페릴렌테트라카복실산다이이미드(약칭: Me-PTCDI) 등의 페릴렌테트라카복실산 유도체가 있다.
n형 반도체 재료로서는 예를 들어 2,2'-(5,5'-(티에노[3,2-b]싸이오펜-2,5-다이일)비스(싸이오펜-5,2-다이일))비스(메테인-1-일-1-일리덴)다이말로노나이트릴(약칭: FT2TDMN)이 있다.
n형 반도체 재료로서는, 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 나프탈렌 유도체, 안트라센 유도체, 쿠마린 유도체, 로다민 유도체, 트라이아진 유도체, 퀴논 유도체 등을 들 수 있다.
활성층이 가지는 p형 반도체 재료로서는, 구리(II) 프탈로사이아닌(Copper(II) phthalocyanine; CuPc), 테트라페닐다이벤조페리플란텐(Tetraphenyldibenzoperiflanthene; DBP), 아연 프탈로사이아닌(Zinc Phthalocyanine; ZnPc), 주석 프탈로사이아닌(SnPc), 퀴나크리돈, 루브렌 등의 전자 공여성 유기 반도체 재료를 들 수 있다.
p형 반도체 재료로서는, 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체, 방향족 아민 골격을 가지는 화합물 등을 들 수 있다. 또한 p형 반도체 재료로서는, 나프탈렌 유도체, 안트라센 유도체, 피렌 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 피롤 유도체, 벤조퓨란 유도체, 벤조싸이오펜 유도체, 인돌 유도체, 다이벤조퓨란 유도체, 다이벤조싸이오펜 유도체, 인돌로카바졸 유도체, 포르피린 유도체, 프탈로사이아닌 유도체, 나프탈로사이아닌 유도체, 퀴나크리돈 유도체, 루브렌 유도체, 테트라센 유도체, 폴리페닐렌바이닐렌 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체, 폴리바이닐카바졸 유도체, 폴리싸이오펜 유도체 등을 들 수 있다.
전자 공여성 유기 반도체 재료의 HOMO 준위는 전자 수용성 유기 반도체 재료의 HOMO 준위보다 얕은(높은) 것이 바람직하다. 전자 공여성 유기 반도체 재료의 LUMO 준위는 전자 수용성 유기 반도체 재료의 LUMO 준위보다 얕은(높은) 것이 바람직하다.
전자 수용성 유기 반도체 재료로서 구체 형상의 풀러렌을 사용하고, 전자 공여성 유기 반도체 재료로서 평면에 가까운 형상을 가지는 유기 반도체 재료를 사용하는 것이 바람직하다. 형상이 비슷한 분자들은 응집하기 쉬운 경향이 있고, 같은 종류의 분자들이 응집하면, 분자 궤도의 에너지 준위가 서로 가깝기 때문에 캐리어 수송성을 높일 수 있다.
예를 들어 활성층은 n형 반도체와 p형 반도체를 공증착하여 형성하는 것이 바람직하다. 또는 활성층은 n형 반도체와 p형 반도체를 적층하여 형성하여도 좋다.
발광 디바이스 및 수광 디바이스에는 저분자 화합물 및 고분자 화합물 중 어느 쪽을 사용할 수도 있고, 무기 화합물이 포함되어도 좋다. 발광 디바이스 및 수광 디바이스를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
예를 들어 정공 수송성 재료 또는 전자 차단 재료로서, 폴리(3,4-에틸렌다이옥시싸이오펜)/폴리(스타이렌설폰산)(PEDOT/PSS) 등의 고분자 화합물, 및 몰리브데넘 산화물, 아이오딘화 구리(CuI) 등의 무기 화합물을 사용할 수 있다. 또한 전자 수송성 재료 또는 정공 차단 재료로서, 산화 아연(ZnO) 등의 무기 화합물, 폴리에틸렌이민에톡시레이트(PEIE) 등의 유기 화합물을 사용할 수 있다. 수광 디바이스는 예를 들어 PEIE와 ZnO의 혼합막을 가져도 좋다.
활성층에 도너로서 기능하는 폴리[[4,8-비스[5-(2-에틸헥실)-2-싸이엔일]벤조[1,2-b:4,5-b']다이싸이오펜-2,6-다이일]-2,5-싸이오펜다이일[5,7-비스(2-에틸헥실)-4,8-다이옥소-4H,8H-벤조[1,2-c:4,5-c']다이싸이오펜-1,3-다이일]]폴리머(약칭: PBDB-T) 또는 PBDB-T 유도체 등의 고분자 화합물을 사용할 수 있다. 예를 들어 PBDB-T 또는 PBDB-T 유도체에 억셉터 재료를 분산시키는 방법 등을 사용할 수 있다.
본 발명의 일 형태의 표시 장치의 더 구체적인 구성예에 대하여 설명한다.
<구성예 3>
[구성예 3-1]
본 발명의 일 형태의 표시 장치(100A)의 구성예를 나타낸 상면 개략도를 도 4의 (A)에 나타내었다. 표시 장치(100A)는 복수의 화소(103)가 매트릭스상으로 배치된 표시부와, 표시부 외측의 접속부(140)를 가진다.
각 화소(103)는 복수의 부화소를 가진다. 도 4의 (A)에는 화소(103)가 부화소(120R), 부화소(120G), 부화소(120B), 및 부화소(130)를 가지는 예를 나타내었다. 부화소(120R)는 적색광을 방출하는 발광 디바이스(110R)를 가진다. 부화소(120G)는 녹색광을 방출하는 발광 디바이스(110G)를 가진다. 부화소(120B)는 청색광을 방출하는 발광 디바이스(110B)를 가진다. 부화소(130)는 수광 디바이스(150)를 가진다. 도 4의 (A)에서는 각 발광 디바이스를 쉽게 구별하기 위하여, 발광 디바이스(110)의 발광 영역 내에 R, G, B의 부호를 붙였다. 또한 수광 디바이스(150)의 수광 영역 내에 PS의 부호를 붙였다.
도 4의 (A) 내의 일점쇄선 A1-A2 및 일점쇄선 D1-D2에 대응하는 단면도를 도 4의 (B)에 나타내었다. 발광 디바이스(110R), 발광 디바이스(110G), 발광 디바이스(110B), 및 수광 디바이스(150)는 기판(101) 위에 제공된다.
또한 본 명세서 등에서, 예를 들어 "A 위의 B" 또는 "A 아래의 B"라고 하는 경우, 반드시 A와 B가 접하는 영역을 가질 필요는 없다.
발광 디바이스(110R)는 전극(111a)과, 공통 전극(123)과, 전극(111a)과 공통 전극(123) 사이에 끼워지는 EL층(175R)을 가진다. EL층(175R)은 제 1 기능층(115a)과, 제 2 기능층(116a)과, 제 1 기능층(115a)과 제 2 기능층(116a) 사이에 끼워지는 발광층(112R)을 가진다.
발광 디바이스(110G)는 전극(111b)과, 공통 전극(123)과, 전극(111b)과 공통 전극(123) 사이에 끼워지는 EL층(175G)을 가진다. EL층(175G)은 제 1 기능층(115b)과, 제 2 기능층(116b)과, 제 1 기능층(115b)과 제 2 기능층(116b) 사이에 끼워지는 발광층(112G)을 가진다.
발광 디바이스(110B)는 전극(111c)과, 공통 전극(123)과, 전극(111c)과 공통 전극(123) 사이에 끼워지는 EL층(175B)을 가진다. EL층(175B)은 제 1 기능층(115c)과, 제 2 기능층(116c)과 제 1 기능층(115c)과 제 2 기능층(116c) 사이에 끼워지는 발광층(112B)을 가진다.
수광 디바이스(150)는 전극(111d)과, 공통 전극(123)과, 전극(111d)과 공통 전극(123) 사이에 끼워지는 수광층(177)을 가진다. 수광층(177)은 제 3 기능층(155)과, 제 4 기능층(156)과, 제 3 기능층(155)과 제 4 기능층(156) 사이에 끼워지는 활성층(157)을 가진다.
전극(111a), 전극(111b), 전극(111c), 및 전극(111d)은 각각 발광 디바이스(110) 또는 수광 디바이스(150)의 화소 전극으로서 기능한다.
발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)에는 상술한 발광 디바이스(20R), 발광 디바이스(20G), 및 발광 디바이스(20B)의 구성을 적용할 수 있다. 수광 디바이스(150)에는 상술한 수광 디바이스(30PS)의 구성을 적용할 수 있다.
공통 전극(123)은 발광 디바이스(110) 및 수광 디바이스(150)에 공통적으로 제공된다. 발광 디바이스(110) 및 수광 디바이스(150)를 구성하는 공통 전극(123) 이외의 요소는 발광 디바이스(110) 및 수광 디바이스(150)에서 공통되지 않고, 분리되어 제공된다.
구체적으로는 전극(111a), 전극(111b), 전극(111c), 및 전극(111d)은 발광 디바이스(110) 및 수광 디바이스(150)에서 공통되지 않고, 분리되어 제공된다. 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c)은 발광 디바이스(110)에서 공통되지 않고, 분리되어 제공된다. 마찬가지로 발광층(112R), 발광층(112G), 및 발광층(112B)은 발광 디바이스(110)에서 공통되지 않고, 분리되어 제공된다. 마찬가지로 제 2 기능층(116a), 제 2 기능층(116b), 및 제 2 기능층(116c)은 발광 디바이스(110)에서 공통되지 않고, 분리되어 제공된다.
수광 디바이스(150)가 가지는 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)은 모두 발광 디바이스(110)와 공통되지 않고, 분리되어 제공된다. 수광 디바이스(150)가 가지는 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)이 발광 디바이스(110)와 분리되어 제공됨으로써, 발광 디바이스(110)로부터 수광 디바이스(150)로 누설 전류가 흘러가는 것을 억제할 수 있다. 따라서 SN비가 높고 정밀도가 높은 수광 디바이스(150)로 할 수 있다.
수광 디바이스(150)가 가지는 제 3 기능층(155)은 발광 디바이스(110)가 가지는 기능층(예를 들어 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c))과 다른 공정으로 형성하는 것이 바람직하다. 다른 공정으로 형성함으로써, 수광 디바이스(150)에 더 적절한 재료를 제 3 기능층(155)에 적용할 수 있다. 즉 제 3 기능층(155)은 발광 디바이스(110)의 기능층이 가지는 유기 화합물과 다른 유기 화합물을 가지는 구성으로 할 수 있다.
마찬가지로, 수광 디바이스(150)가 가지는 제 4 기능층(156)은 발광 디바이스(110)가 가지는 기능층(예를 들어 제 2 기능층(116a), 제 2 기능층(116b), 및 제 2 기능층(116c))과 다른 공정으로 형성하는 것이 바람직하다. 다른 공정으로 형성함으로써, 수광 디바이스(150)에 더 적절한 재료를 제 4 기능층(156)에 적용할 수 있다. 즉 제 4 기능층(156)은 발광 디바이스(110)의 기능층이 가지는 유기 화합물과 다른 유기 화합물을 가지는 구성으로 할 수 있다.
제 1 기능층(115a), 제 1 기능층(115b), 제 1 기능층(115c), 및 제 3 기능층(155)은 각각 전극(111)의 상면에 접하는 영역을 가진다.
화소 전극(111) 및 공통 전극(123) 중 어느 한쪽에, 가시광 투과성을 가지는 도전막을 사용하고, 다른 쪽에 반사성을 가지는 도전막을 사용한다. 전극(111)을 투광성으로 하고, 공통 전극(123)을 반사성으로 함으로써, 표시 장치(100A)를 하면 사출형(보텀 이미션형)의 표시 장치로 할 수 있다. 한편으로, 전극(111)을 반사성으로 하고, 공통 전극(123)을 투광성으로 함으로써, 표시 장치(100A)를 상면 사출형(톱 이미션형)의 표시 장치로 할 수 있다. 또한 전극(111)과 공통 전극(123) 양쪽을 투광성으로 함으로써, 표시 장치(100A)를 양면 사출형(듀얼 이미션형) 표시 장치로 할 수도 있다.
전극(111a), 전극(111b), 전극(111c), 및 전극(111d)의 막 두께를 다르게 하고 광학 조정층으로서 사용하여도 좋다. 광학 조정층을 제공함으로써 마이크로캐비티 구조(미소 공진기 구조)를 가지는 발광 디바이스(110) 및 수광 디바이스(150)로 할 수 있다. 마이크로캐비티 구조를 적용하는 경우, 예를 들어 전극(111)에는 가시광에 대하여 반사성을 가지는 도전층과, 상기 도전층 위의 투광성을 가지는 도전층(광학 조정층이라고도 함)의 적층 구조를 사용할 수 있다. 전극(111a), 전극(111b), 전극(111c), 및 전극(111d)에서 광학 조정층의 막 두께를 다르게 함으로써, 각각의 광로 길이를 다르게 할 수 있다. 공통 전극(123)에 반사성 및 투광성을 가지는 도전막을 사용할 수 있다.
마이크로캐비티 구조를 적용함으로써 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)의 특정 파장의 광이 강해져, 색 순도가 높은 발광 디바이스가 될 수 있다. 수광 디바이스(150)는 검출하고자 하는 특정 파장의 광이 강화되므로 감도가 높은 수광 디바이스로 할 수 있다.
도 4의 (B)에 나타낸 바와 같이, 인접한 2개의 발광 디바이스(110) 사이, 및 인접한 발광 디바이스(110)와 수광 디바이스(150) 사이에 매립되도록 절연층(182)이 제공된다. 2개의 수광 디바이스(150)가 인접한 구성으로 하는 경우에도 마찬가지로, 수광 디바이스 사이에도 절연층(182)을 제공하여도 좋다. 절연층(182)은 EL층(175R)의 측면, EL층(175G)의 측면, EL층(175B)의 측면, 수광층(177)의 측면, 전극(111a)의 측면, 전극(111b)의 측면, 전극(111c)의 측면, 및 전극(111d)의 측면과 접하는 영역을 가지는 것이 바람직하다. 절연층(182)을 제공함으로써 EL층(175) 및 수광층(177)의 측면으로부터 내부로 불순물이 침입하는 것을 억제할 수 있고, 신뢰성이 높은 표시 장치로 할 수 있다. 특히 절연층(182)은 발광층(112) 및 활성층(157)의 측면과 접하는 영역을 가지는 것이 바람직하다. 상기 불순물의 예로서는 산소 및 물을 들 수 있다. 절연층(182) 위에 공통 전극(123)이 제공된다.
인접한 발광 디바이스(110) 사이에 절연층(182)을 제공함으로써, EL층(175R), EL층(175G), 및 EL층(175G)이 서로 접하지 않는 구성으로 할 수 있다. 이에 의하여, 인접한 2개의 EL층(175)을 통하여 전류가 흘러 의도치 않은 발광이 생기는 것을 방지할 수 있다. 따라서 콘트라스트가 높고 표시 품질이 높은 표시 장치로 할 수 있다.
마찬가지로, 인접한 발광 디바이스(110)와 수광 디바이스(150) 사이에 절연층(182)을 제공함으로써 EL층(175)과 수광층(177)이 접하지 않는 구성으로 할 수 있다. 이에 의하여, 인접한 발광 디바이스(110)로부터 수광 디바이스(150)에 누설 전류가 흘러가는 것(사이드 누설)을 억제할 수 있다. 따라서 SN비가 높고 정밀도가 높은 수광 디바이스(150)로 할 수 있다.
인접한 발광 디바이스(110) 사이에서, EL층(175)의 단부 근방에서는 EL층(175)이 제공되는 영역과 EL층(175)이 제공되지 않는 영역 사이에 단차가 생긴다. 본 발명의 일 형태의 표시 장치에서는 절연층(182)을 제공함으로써 상기 단차를 작게 하여, 그 위에 형성되는 공통 전극(123)의 단차 피복성을 높일 수 있다. 따라서 공통 전극(123)의 단절로 인한 접속 불량을 억제할 수 있다. 또는 단차로 인하여 공통 전극(123)의 막 두께가 국소적으로 얇아져 전기 저항이 상승되는 것을 억제할 수 있다.
본 발명의 일 형태는 인접하여 배치되는 EL층(175) 사이에 절연층(182)을 제공함으로써, 공통 전극(123)의 형성면의 요철을 작게 할 수 있기 때문에, EL층(175)의 단부 근방에서의 공통 전극(123)의 단차 피복성을 높일 수 있고, 공통 전극(123)의 높은 도전성을 실현할 수 있다.
마찬가지로, 인접한 발광 디바이스(110)와 수광 디바이스(150) 사이 및 인접한 수광 디바이스(150) 사이에서도, 수광층(177)이 제공되는 영역과 수광층(177)이 제공되지 않는 영역 사이에 단차가 생긴다. 절연층(182)을 제공함으로써 상기 단차를 작게 하고, 그 위에 형성되는 공통 전극(123)의 단차 피복성을 높일 수 있다.
EL층(175)의 단부에서 EL층(175)의 상면과 절연층(182)의 상면 사이의 단차를 작게 함으로써, 즉 EL층(175)의 상면의 높이와 절연층(182)의 상면의 높이를 일치 또는 실질적으로 일치시킴으로써, 공통 전극(123)의 단차 피복성을 높일 수 있다. 마찬가지로, 수광층(177)의 단부에서 수광층(177)의 상면과 절연층(182)의 상면 사이의 단차를 작게 함으로써, 즉 수광층(177)의 상면의 높이와 절연층(182)의 상면의 높이를 일치 또는 실질적으로 일치시킴으로써, 공통 전극(123)의 단차 피복성을 높일 수 있다.
도 4의 (B)에는 절연층(182)의 상면의 높이가 EL층(175)의 상면의 높이 및 수광층(177)의 상면의 높이와 일치 또는 실질적으로 일치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 절연층(182)의 상면의 높이가 EL층(175)의 상면의 높이 및 수광층(177)의 상면의 높이와 일치하지 않아도 된다. 절연층(182)의 상면의 높이가 EL층(175)의 상면의 높이보다 높아도 좋고 낮아도 좋다. 절연층(182)의 상면의 높이가 수광층(177)의 상면의 높이보다 높아도 좋고 낮아도 좋다. 또한 절연층(182)이 EL층(175)의 상면과 접하는 영역을 가져도 좋고, 수광층(177)의 상면과 접하는 영역을 가져도 좋다.
또한 EL층(175R), EL층(175G), EL층(175B), 및 수광층(177)의 상면의 높이가 각각 달라도 좋다. 또한 EL층(175R)의 단부, EL층(175G)의 단부, EL층(175B)의 단부, 및 수광층(177)의 단부 각각에서 절연층(182)의 상면의 높이가 달라도 좋다. 예를 들어 EL층(175R)의 단부에서 EL층(175R)의 상면의 높이가 절연층(182)의 상면의 높이보다 높고, EL층(175G)의 단부에서 EL층(175G)의 상면의 높이가 절연층(182)의 상면의 높이보다 높고, EL층(175B)의 단부에서 EL층(175B)의 상면의 높이가 절연층(182)의 상면의 높이와 일치 또는 실질적으로 일치하고, 수광층(177)의 단부에서 수광층(177)의 상면의 높이가 절연층(182)의 상면의 높이보다 낮아도 좋다.
절연층(182)은 절연층(182a)과, 절연층(182a) 위의 절연층(182b)의 적층 구조로 할 수 있다. 절연층(182a)은 EL층(175)의 측면 및 수광층(177)의 측면과 접하는 영역을 가지는 것이 바람직하다. 절연층(182a)은 전극(111)의 측면과 접하는 영역을 가지는 것이 바람직하다. 절연층(182b)은 절연층(182a) 위에 제공된다. 절연층(182b)은 단면에서 보았을 때 절연층(182a)의 오목부를 충전하도록 절연층(182a) 위에 접하여 제공된다.
절연층(182a)은 EL층(175) 및 수광층(177)의 보호 절연층으로서 기능한다. 절연층(182a)은 산소 및 물 중 적어도 한쪽에 대하여 배리어성을 가지는 것이 바람직하다. 절연층(182a)을 제공함으로써 EL층(175) 및 수광층(177)의 측면으로부터 내부로 산소, 물, 또는 이들의 구성 원소가 침입하는 것을 억제할 수 있고, 신뢰성이 높은 표시 장치로 할 수 있다. 절연층(182a)은 특히 발광층(112) 및 활성층(157)의 측면을 덮는 것이 바람직하다.
단면에서 보았을 때 EL층(175) 또는 수광층(177)의 측면과 접하는 영역에서의 절연층(182a)의 폭(막 두께)이 크면 EL층(175) 또는 수광층(177)의 간격이 커지고, 개구율이 낮아지는 경우가 있다. 또한 절연층(182a)의 폭(막 두께)이 작으면 EL층(175) 및 수광층(177)의 측면으로부터 내부로 산소, 물, 또는 이들의 구성 원소가 침입하는 것을 억제하는 효과가 작아지는 경우가 있다. EL층(175) 또는 수광층(177)의 측면과 접하는 영역에서의 절연층(182a)의 폭(막 두께)은 3nm 이상 200nm 이하인 것이 바람직하고, 3nm 이상 150nm 이하인 것이 더 바람직하고, 5nm 이상 150nm 이하인 것이 더 바람직하고, 5nm 이상 100nm 이하인 것이 더 바람직하고, 10nm 이상 100nm 이하인 것이 더 바람직하고, 10nm 이상 50nm 이하인 것이 더 바람직하다. 절연층(182a)의 폭(막 두께)을 상술한 범위로 함으로써, 개구율이 높고 신뢰성이 높은 표시 장치로 할 수 있다.
절연층(182a)은 무기 재료를 가지는 절연층으로 할 수 있다. 절연층(182a)으로서 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 또는 질화산화 실리콘 등을 단층으로 또는 적층하여 사용할 수 있다. 특히 산화 알루미늄은 에칭 시에 EL층(175)에 대한 선택비가 높고, 후술하는 절연층(182a)의 형성 시에 EL층(175)을 보호하는 기능을 가지기 때문에 바람직하다. 특히 ALD법으로 형성한 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 절연층(182a)으로서 사용함으로써 핀홀이 적은 막으로 할 수 있고, EL층(175) 및 수광층(177)을 보호하는 기능이 우수한 절연층(182a)으로 할 수 있다.
또한 본 명세서에서 산화질화물이란, 그 조성으로서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화물이란, 그 조성으로서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 예를 들어, 산화질화 실리콘이라고 기재한 경우에는 그 조성으로서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이라고 기재한 경우에는 그 조성으로서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연층(182a)의 형성에는 스퍼터링법, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용할 수 있다. 절연층(182a)의 형성에는 피복성이 양호한 ALD법을 적합하게 사용할 수 있다.
절연층(182a) 위에 제공되는 절연층(182b)은 절연층(182a)의 오목부를 충전하여 절연층(182)의 평탄성을 높이는 기능을 가진다. 절연층(182)의 평탄성을 높임으로써, 그 위에 형성되는 공통 전극(123)의 단차 피복성을 높일 수 있다. 절연층(182b)으로서는 유기 재료를 가지는 절연층을 적합하게 사용할 수 있다. 예를 들어 절연층(182b)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 중 하나 또는 복수를 사용할 수 있다. 또한 절연층(182b)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다. 감광성 수지로서는 포토레지스트를 사용하여도 좋다.
절연층(182b)에 감광성 수지를 사용함으로써, 노광 및 현상의 공정만으로 절연층(182b)을 제작할 수 있다. 또한 네거티브형 감광성 수지(예를 들어 레지스트 재료 등)를 사용하여 절연층(182b)을 형성하여도 좋다. 또한 절연층(182b)으로서 유기 재료를 가지는 절연층을 사용하는 경우, 가시광을 흡수하는 재료를 사용하는 것이 적합하다. 절연층(182b)에 가시광을 흡수하는 재료를 사용하면, EL층(175)으로부터의 발광을 절연층(182b)에 의하여 흡수할 수 있게 되어, 인접한 EL층(175)에 누설될 수 있는 광(미광)을 억제할 수 있다. 따라서 표시 품질이 높은 표시 장치로 할 수 있다. 마찬가지로, EL층(175)으로부터 인접한 수광층(177)에 누설될 수 있는 광(미광)을 억제할 수 있다. 따라서 SN비가 높고 정밀도가 높은 수광 디바이스(150)를 가지는 표시 장치로 할 수 있다.
절연층(182b)에 착색된 재료(예를 들어 흑색의 안료를 포함하는 재료 등)를 사용함으로써, 인접한 화소로부터의 미광을 차단하고 혼색을 억제하는 기능을 부여하여도 좋다. 또한 절연층(182a)과 절연층(182b) 사이에 반사막(예를 들어 은, 팔라듐, 구리, 타이타늄, 및 알루미늄 등 중에서 선택되는 하나 또는 복수를 포함하는 금속막)을 제공하고, 발광층으로부터 사출되는 광을 상기 반사막에 의하여 반사함으로써 광 추출 효율을 향상시키는 기능을 부여하여도 좋다.
절연층(182b)의 상면은 평탄할수록 바람직하지만, 표면이 완만한 곡면 형상을 가지는 경우가 있다. 절연층(182b)의 상면은 예를 들어 볼록면, 오목면, 또는 평면이어도 좋다. 또는 절연층(182b)의 상면은 도 5의 (A)에 나타낸 바와 같이, 예를 들어 오목부와 볼록부를 가지는 파형 형상이어도 좋다.
절연층(182a)은 EL층(175) 및 수광층(177)과 절연층(182b) 사이에 제공되고, 이들이 접하지 않는 구조로 할 수 있다. EL층(175) 및 수광층(177)이 절연층(182b)과 접하면, 절연층(182b)에 포함되는 성분(예를 들어 유기 용매)으로 인하여 EL층(175) 및 수광층(177)이 용해될 가능성이 있다. 절연층(182a)을 제공함으로써 EL층(175)의 측면 및 수광층(177)의 측면을 보호할 수 있다. 또한 절연층(182a) 및 절연층(182b) 중 한쪽을 제공하지 않아도 되고, 즉 절연층(182a) 및 절연층(182b) 중 어느 한쪽만을 제공하는 구성으로 하여도 좋다. 예를 들어 도 5의 (B)에 나타낸 바와 같이, 절연층(182b)을 제공하지 않는 구성으로 하여도 좋다.
공통 전극(123) 위에는 보호층(125)이 제공된다. 보호층(125)은 위쪽으로부터 각 발광 디바이스로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다.
보호층(125)은 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 무기 절연막으로서는, 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막이 있다. 또는 보호층(125)에 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다.
보호층(125)으로서 무기 절연막과 유기 절연막의 적층막을 사용할 수도 있다. 예를 들어 한 쌍의 무기 절연막 사이에 유기 절연막을 끼운 구성이 바람직하다. 또한 유기 절연막이 평탄화막으로서 기능하는 것이 바람직하다. 이에 의하여, 유기 절연막의 상면을 평탄하게 할 수 있기 때문에, 그 위의 무기 절연막의 피복성이 향상되어, 배리어성을 높일 수 있다. 또한 보호층(125)의 상면이 평탄하게 되기 때문에 보호층(125)의 위쪽에 구조물(예를 들어 컬러 필터, 터치 센서의 전극, 또는 렌즈 어레이 등)을 제공하는 경우에 아래쪽의 구조에 기인하는 요철 형상의 영향을 경감할 수 있어 바람직하다.
접속부(140)는 공통 전극(123)과, 공통 전극(123)과 전기적으로 접속되는 전극(111p)을 가진다. 접속부(140)는 캐소드 콘택트부라고 부를 수 있다. 전극(111p)에는 전극(111a), 전극(111b), 전극(111c), 및 전극(111d)과 같은 재료를 사용할 수 있다. 또한 전극(111p)은 전극(111a), 전극(111b), 전극(111c), 및 전극(111d)과 같은 공정을 거쳐 형성할 수 있다. 공통 전극(123)을 덮어 보호층(125)이 제공된다.
도 4의 (B)에 나타낸 바와 같이, 접속부(140)를 둘러싸도록 절연층(182)을 제공하여도 좋다. 절연층(182)은 전극(111p)의 측면과 접하는 영역을 가지는 것이 바람직하다. 절연층(182) 위에 공통 전극(123)이 제공된다.
또한 도 4의 (A)에서는 상면에서 보았을 때 접속부(140)가 표시부의 오른쪽에 위치하는 예를 나타내었지만, 접속부(140)의 위치는 특별히 한정되지 않는다. 접속부(140)는 상면에서 보았을 때 표시부의 위쪽, 오른쪽, 왼쪽, 및 아래쪽 중 적어도 하나에 제공되면 좋고, 표시부의 4변을 둘러싸도록 제공되어도 좋다. 또한 접속부(140)는 하나이어도 좋고 복수이어도 좋다.
접속부(140)는 표시부의 외주를 따라 제공할 수 있다. 접속부(140)는 예를 들어 표시부의 외주의 1변을 따라 제공되어도 좋고, 표시부의 외주의 2변 이상에 걸쳐 제공되어도 좋다. 또한 접속부(140)의 상면 형상은 특별히 한정되지 않는다. 표시부의 상면 형상이 직사각형인 경우에는 접속부(140)의 상면 형상은 예를 들어 띠 형상, L자 형상, 대괄호 형상, 또는 사각형으로 할 수 있다.
도 4의 (B), 도 5의 (A) 및 (B)에는 EL층(175)의 단부 및 수광층(177)의 단부가 각각 전극(111)의 단부와 일치 또는 실질적으로 일치하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. EL층(175)의 단부 및 수광층(177)의 단부가 전극(111)의 단부와 일치하지 않아도 된다. 도 5의 (C)에 나타낸 바와 같이, EL층(175)의 단부 및 수광층(177)의 단부가 각각 전극(111)의 단부보다 내측에 위치하여도 좋다. 도 5의 (D)에 나타낸 바와 같이, EL층(175)의 단부 및 수광층(177)의 단부가 각각 전극(111)의 단부보다 외측에 위치하여도 좋다.
또한 본 명세서 등에서 "단부가 일치 또는 실질적으로 일치"란, 상면에서 보았을 때 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층의 윤곽이 아래층의 윤곽보다 내측에 위치하거나 위층의 윤곽이 아래층의 윤곽보다 외측에 위치하는 경우도 있고, 이 경우도 "측면이 일치 또는 실질적으로 일치"라고 한다.
[구성예 3-2]
도 5의 (D)에 나타낸 구성과 다른 구성을 도 6의 (A)에 나타내었다. 도 6의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 발광 디바이스(110B), 및 수광 디바이스(150)는 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 측면이 각각 테이퍼 형상을 가지는 점에서 도 5의 (D)에 나타낸 구성과 주로 다르다.
또한 본 명세서 등에서 테이퍼 형상이란, 구조의 측면의 적어도 일부가 기판면에 대하여 경사져 제공되어 있는 형상을 가리킨다. 예를 들어 경사진 측면과 기판면이 이루는 각(테이퍼각이라고도 함)이 90° 미만인 영역을 가지는 것이 바람직하다.
도 6의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 6의 (B)에 나타내고, 영역 Q의 확대도를 도 6의 (C)에 나타내었다. 도 6의 (B)에서는 왼쪽에 발광 디바이스(110B)를, 오른쪽에 수광 디바이스(150)를 나타내었다. 도 6의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 측면이 각각 테이퍼 형상을 가지는 것이 바람직하다. 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 테이퍼각은 각각 90° 미만인 것이 바람직하고, 80° 이하인 것이 더 바람직하고, 70° 이하인 것이 더 바람직하고, 50° 이하인 것이 더 바람직하다. 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 측면이 각각 테이퍼 형상을 가짐으로써, 이들 위에 형성되는 층(예를 들어 제 1 기능층(115) 및 제 3 기능층(155))의 단차 피복성이 향상되어, 상기 층에 단절 또는 공동(void) 등의 문제가 발생하는 것을 억제할 수 있다.
도 6의 (B)에 나타낸 바와 같이, 발광 디바이스(110B)에서 제 1 기능층(115c)의 단부, 발광층(112B)의 단부, 및 제 2 기능층(116c)의 단부는 서로 일치 또는 실질적으로 일치한다. 바꿔 말하면, 제 1 기능층(115c), 발광층(112B), 및 제 2 기능층(116c)은 서로 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 1 기능층(115c)이 되는 막, 발광층(112B)이 되는 막, 및 제 2 기능층(116c)이 되는 막을 같은 마스크를 사용하여 가공함으로써, 제 1 기능층(115c), 발광층(112B), 및 제 2 기능층(116c)을 형성할 수 있다. 이러한 구성으로 함으로써, 발광층(112B)의 면적을 크게 할 수 있고, 발광 디바이스(110B)의 발광 영역의 면적을 크게 할 수 있다. 즉 개구율이 높은 표시 장치로 할 수 있다.
도 6의 (C)에 나타낸 바와 같이, 발광 디바이스(110R)에서 제 1 기능층(115a)의 단부, 발광층(112R)의 단부, 및 제 2 기능층(116a)의 단부는 서로 일치 또는 실질적으로 일치한다. 바꿔 말하면, 제 1 기능층(115a), 발광층(112R), 및 제 2 기능층(116a)은 서로 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 1 기능층(115)이 되는 막, 발광층(112)이 되는 막, 및 제 2 기능층(116)이 되는 막을 같은 마스크를 사용하여 가공함으로써, 제 1 기능층(115), 발광층(112), 및 제 2 기능층(116)을 형성할 수 있다. 발광 디바이스(110G)에 대해서도 마찬가지이다.
도 6의 (B)에 나타낸 바와 같이, 수광 디바이스(150)에서 제 3 기능층(155)의 단부, 활성층(157)의 단부, 및 제 4 기능층(156)의 단부는 서로 일치 또는 실질적으로 일치한다. 바꿔 말하면 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)은 서로 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 3 기능층(155)이 되는 막, 활성층(157)이 되는 막, 및 제 4 기능층(156)이 되는 막을 같은 마스크를 사용하여 가공함으로써, 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)을 형성할 수 있다. 이러한 구성으로 함으로써 활성층(157)의 면적을 크게 할 수 있고, 수광 디바이스(150)의 수광 영역의 면적을 크게 할 수 있다. 즉 감도가 높은 수광 기능을 가지는 표시 장치로 할 수 있다.
또한 본 명세서 등에서 "상면 형상이 일치 또는 실질적으로 일치"란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 "상면 형상이 일치 또는 실질적으로 일치"라고 한다.
도 6의 (B)에 나타낸 바와 같이, 수광 디바이스(150)가 가지는 수광층(177)은 발광 디바이스(110B)가 가지는 EL층(175B)과 공통되는 층을 가지지 않고, 또한 EL층(175B)과 접하는 영역을 가지지 않는 것이 바람직하다. 즉 수광층(177)은 EL층(175B)과 분리되어 있는 것이 바람직하다. 또한 도 6의 (B)에서는 수광 디바이스(150)에 인접한 발광 디바이스로서 발광 디바이스(110B)를 나타내었지만, 이에 한정되지 않는다. 수광 디바이스가 가지는 수광층은 상기 수광 디바이스와 인접한 발광 디바이스가 가지는 EL층과 분리되어 있는 것이 바람직하다. 또한 2개의 수광 디바이스가 인접한 경우도 마찬가지로, 한쪽 수광 디바이스가 가지는 수광층은 다른 쪽 수광 디바이스가 가지는 수광층과 분리되어 있는 것이 바람직하다.
도 6의 (C)에 나타낸 바와 같이, 발광 디바이스(110G)가 가지는 EL층(175G)은 발광 디바이스(110R)가 가지는 EL층(175R)과 공통되는 층을 가지지 않고, 또한 EL층(175R)과 접하는 영역을 가지지 않는 것이 바람직하다. 즉 EL층(175G)은 EL층(175R)과 분리되어 있는 것이 바람직하다. 또한 도 6의 (C)에서는 발광 디바이스(110G)에 인접한 발광 디바이스로서 발광 디바이스(110R)를 나타내었지만, 이에 한정되지 않는다. 발광 디바이스가 가지는 EL층은 상기 발광 디바이스와 인접한 발광 디바이스가 가지는 EL층과 분리되어 있는 것이 바람직하다.
도 6의 (B)에 나타낸 바와 같이, 수광 디바이스(150)에서 제 3 기능층(155)의 측면은 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 3 기능층(155)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ155는 60° 이상 90° 이하인 것이 바람직하다.
도 6의 (B)에 나타낸 바와 같이, 발광 디바이스(110B)에서 제 1 기능층(115c)의 측면은 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 1 기능층(115c)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115c는 60° 이상 90° 이하인 것이 바람직하다.
마찬가지로, 도 6의 (C)에 나타낸 바와 같이 발광 디바이스(110R)에서 제 1 기능층(115a)의 측면은 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 1 기능층(115a)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115a는 60° 이상 90° 이하인 것이 바람직하다. 발광 디바이스(110G)에서 제 1 기능층(115b)의 측면은 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 1 기능층(115b)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115b는 60° 이상 90° 이하인 것이 바람직하다.
발광층(112R), 발광층(112G), 및 발광층(112B)은 각각 FMM을 사용하여 형성할 수 있다. FMM을 사용하여 형성된 발광층(112)은 단부에 가까워질수록 두께가 얇아지는 경우가 있다. 도 6의 (B)에 나타낸 바와 같이, 발광 디바이스(110B)에서 발광층(112B)의 단부의 막 두께 TE112B는 상기 단부보다 내측의 영역의 막 두께 TC112B보다 얇아지는 경우가 있다. 마찬가지로, 도 6의 (C)에 나타낸 바와 같이 발광 디바이스(110R)에서 발광층(112R)의 단부의 막 두께 TE112R는 상기 단부보다 내측의 영역의 막 두께 TC112R보다 얇아지는 경우가 있다. 발광 디바이스(110G)에서 발광층(112G)의 단부의 막 두께 TE112G는 상기 단부보다 내측의 영역의 막 두께 TC112G보다 얇아지는 경우가 있다. 또한 발광층(112)의 단부의 막 두께 TE112R, 막 두께 TE112G, 및 막 두께 TE112B는 각각 발광층(112)과 절연층(182)이 접하는 영역에서의 발광층(112)의 막 두께라고 할 수 있다. 한편으로, 발광층(112)의 막 두께 TC112R, 막 두께 TC112G, 및 막 두께 TC112B는 각각 발광층(112)과 절연층(182)이 접하지 않는 영역에서의 발광층(112)의 막 두께라고 할 수 있다.
발광층(112R), 발광층(112G), 및 발광층(112B)의 막 두께가 서로 달라도 좋다. 또한 도 6의 (A) 등에는 발광층(112R)의 막 두께가 두껍고, 발광층(112B)의 막 두께가 얇은 예를 나타내었지만, 발광층(112R), 발광층(112G), 및 발광층(112B)의 막 두께의 대소 관계는 이에 한정되지 않는다. 마찬가지로, 활성층(157)의 막 두께와 발광층(112R), 발광층(112G), 및 발광층(112B)의 막 두께의 대소 관계도 특별히 한정되지 않는다.
절연층(182)은 EL층(175)의 측면 및 수광층(177)의 측면과 접하는 영역을 가지는 것이 바람직하다. 절연층(182)을 EL층(175) 및 수광층(177)과 접하도록 제공함으로써, 섬 형상의 EL층(175) 및 수광층(177)이 절연층(182)에 의하여 고정되거나 접착되는 효과가 나타난다. 이에 의하여, EL층(175) 및 수광층(177)이 벗겨지는 것을 방지할 수 있다. 발광 디바이스(110) 및 수광 디바이스(150)의 신뢰성을 높일 수 있다. 또한 발광 디바이스(110) 및 수광 디바이스(150)의 제작 수율을 높일 수 있다.
절연층(182)의 상면의 높이는 EL층(175)의 단부에서의 상면의 높이 및 수광층(177)의 단부에서의 상면의 높이와 일치 또는 실질적으로 일치하는 것이 바람직하다. 이와 같이 함으로써, 공통 전극(123)의 피형성면을 더 평탄하게 할 수 있고, 공통 전극(123)의 단절로 인한 접속 불량을 억제할 수 있다. 또는 단차로 인하여 공통 전극(123)의 막 두께가 국소적으로 얇아져 전기 저항이 상승되는 것을 억제할 수 있다. 또한 절연층(182)의 상면은 평탄한 형상을 가지는 것이 바람직하지만, 볼록부, 볼록 곡면, 오목 곡면, 또는 오목부를 가져도 좋다.
또한 절연층(182)의 상면의 높이는 EL층(175)의 단부에서의 상면의 높이 및 수광층(177)의 단부에서의 상면의 높이보다 높아도 좋고 낮아도 좋다. 절연층(182)은 적어도 발광층(112R)의 측면 및 활성층(157)의 측면을 덮는 것이 바람직하다. 즉 절연층(182)의 상면의 높이는 발광층(112)의 단부에서의 상면의 높이 및 활성층(157)의 단부에서의 상면의 높이보다 높은 것이 바람직하다. 절연층(182)이 발광층(112R)의 측면 및 활성층(157)의 측면을 덮음으로써 발광층(112R) 및 활성층(157)으로 불순물이 확산되는 것을 억제할 수 있다.
도 6의 (A) 등에서는 발광 디바이스(110)에서 EL층(175)의 단부가 전극(111)의 단부보다 외측에 위치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. EL층(175)의 단부가 전극(111)의 단부보다 내측에 위치하여도 좋고, 전극(111)의 단부와 일치 또는 실질적으로 일치하여도 좋다. 또한 EL층(175)에서 발광층(112)의 단부가 제 1 기능층(115)의 단부 및 제 2 기능층(116)의 단부와 일치 또는 실질적으로 일치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광층(112)의 단부가 제 1 기능층(115)의 단부 및 제 2 기능층(116)의 단부보다 내측에 위치하여도 좋다. 발광층(112)의 단부가 제 1 기능층(115)의 단부 및 제 2 기능층(116)의 단부보다 내측에 위치하는 경우, 발광층(112)의 단부가 전극(111)의 단부보다 내측에 위치하여도 좋고, 전극(111)의 단부보다 외측에 위치하여도 좋고, 전극(111)의 단부와 일치 또는 실질적으로 일치하여도 좋다.
도 6의 (A) 등에서는 수광 디바이스(150)에서 수광층(177)의 단부가 전극(111)의 단부보다 외측에 위치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 수광층(177)의 단부가 전극(111)의 단부보다 내측에 위치하여도 좋고, 전극(111)의 단부와 일치 또는 실질적으로 일치하여도 좋다.
도 6의 (A)는 접속부(140)에서 전극(111p)과 접하는 영역을 가지는 희생층(128p)을 나타낸 것이다. 희생층(128p)은 표시 장치를 제작하였을 때 제공한 층의 일부가 잔존한 것이다. 희생층(128p)의 자세한 사항에 대해서는 후술한다.
[구성예 3-3]
도 6의 (A)에 나타낸 구성과 다른 구성을 도 7의 (A)에 나타내었다. 도 7의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 발광층(112)의 단부가 제 1 기능층(115) 및 제 2 기능층(116)의 단부보다 내측에 위치하는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르다.
도 7의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 7의 (B)에 나타내고, 영역 Q의 확대도를 도 7의 (C)에 나타내었다. 도 7의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 7의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 6의 (B)에 나타낸 바와 같이, 발광 디바이스(110B)에서 발광층(112B)의 단부는 제 1 기능층(115c)의 단부보다 내측에 위치한다. 또한 발광층(112B)의 단부는 제 2 기능층(116c)의 단부보다 내측에 위치한다. 발광층(112B)의 상면 및 측면은 제 2 기능층(116c)과 접한다. 즉 발광층(112B)의 상면 및 측면은 제 2 기능층(116c)으로 덮인다. 발광층(112B)의 상면 및 측면을 제 2 기능층(116c)으로 덮음으로써, 발광층(112B)으로 불순물이 확산되는 것을 억제할 수 있다. 따라서 발광 디바이스(110B)의 신뢰성을 높일 수 있다. 상기 불순물로서는 예를 들어 공통 전극(123)에 포함되는 금속 성분 등이 있다.
발광층(112B)의 측면은 테이퍼 형상인 것이 바람직하다. 발광층(112B)의 측면과 피형성면(여기서는 제 1 기능층(115c))이 이루는 각 θ112B는 작은 것이 바람직하다. 구체적으로는 각 θ112B는 0°보다 크고 90° 미만인 것이 바람직하고, 0°보다 크고 60° 미만인 것이 더 바람직하고, 0°보다 크고 50° 미만인 것이 더 바람직하고, 0°보다 크고 40° 미만인 것이 더 바람직하고, 0°보다 크고 30° 미만인 것이 더 바람직하다. 각 θ112B를 작게 함으로써, 발광층(112B) 및 제 1 기능층(115c) 위에 형성되는 층(예를 들어 제 2 기능층(116c))의 단차 피복성이 향상되어, 상기 층에 단절 또는 공동 등의 문제가 발생하는 것을 억제할 수 있다. 또한 각 θ112B는 각 θ115c보다 작은 것이 바람직하다.
또한 발광층(112B)은 FMM을 사용하여 형성할 수 있다. FMM을 사용하여 형성된 발광층(112B)은 단부에 가까워질수록 두께가 얇아지고, 각 θ112B가 매우 작아지는 경우가 있다. 예를 들어 각 θ112B는 0°보다 크고 30° 미만이 되는 경우가 있다. 그러므로 발광층(112B)은 그 측면과 상면이 연속되고, 측면과 상면을 명확하게 구별하기 어려운 경우가 있다.
제 2 기능층(116c)의 단부는 제 1 기능층(115c)의 단부와 일치 또는 실질적으로 일치한다. 바꿔 말하면, 제 2 기능층(116c)은 제 1 기능층(115c)과 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 1 기능층(115c)이 되는 제 1 막 및 제 2 기능층(116c)이 되는 제 2 막을 같은 마스크를 사용하여 가공함으로써, 제 1 기능층(115c) 및 제 2 기능층(116c)을 형성할 수 있다.
제 1 기능층(115c) 및 제 2 기능층(116c)의 측면은 각각의 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 1 기능층(115c)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115c는 60° 이상 90° 이하인 것이 바람직하다. 제 2 기능층(116c)의 측면과 피형성면(여기서는 제 1 기능층(115c))이 이루는 각 θ116c는 60° 이상 90° 이하인 것이 바람직하다.
또한 여기서는 발광 디바이스(110B)를 예로 들어 설명하였지만, 발광 디바이스(110R) 및 발광 디바이스(110B)도 마찬가지이다. 발광층(112R)의 측면과 피형성면(여기서는 제 1 기능층(115a))이 이루는 각 θ112R, 및 발광층(112G)의 측면과 피형성면(여기서는 제 1 기능층(115b))이 이루는 각 θ112G에 대해서는 각각 각 θ112B의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다. 제 2 기능층(116a)의 측면과 피형성면(여기서는 제 1 기능층(115a))이 이루는 각 θ116a, 및 제 2 기능층(116b)의 측면과 피형성면(여기서는 제 1 기능층(115b))이 이루는 각 θ116b에 대해서는 각각 각 θ116c의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
도 7의 (B)에 나타낸 바와 같이, 수광 디바이스(150)에서 제 3 기능층(155)의 단부, 활성층(157)의 단부, 및 제 4 기능층(156)의 단부는 서로 일치 또는 실질적으로 일치한다. 바꿔 말하면 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)은 서로 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 3 기능층(155)이 되는 막, 활성층(157)이 되는 막, 및 제 4 기능층(156)이 되는 막을 같은 마스크를 사용하여 가공함으로써, 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)을 형성할 수 있다.
제 3 기능층(155)의 측면은 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 3 기능층(155)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ155는 60° 이상 90° 이하인 것이 바람직하다.
[구성예 3-4]
도 7의 (A)에 나타낸 구성과 다른 구성을 도 8의 (A)에 나타내었다. 도 8의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 발광층(112)의 단부가 전극(111)의 단부보다 내측에 위치하는 점에서 도 7의 (A)에 나타낸 구성과 주로 다르다.
도 8의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 8의 (B)에 나타내고, 영역 Q의 확대도를 도 8의 (C)에 나타내었다. 도 8의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 8의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 8의 (B)에 나타낸 바와 같이, 수광 디바이스(150)에서 제 3 기능층(155), 활성층(157)과 제 4 기능층(156)의 단부가 일치 또는 실질적으로 일치한다. 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)의 단부는 전극(111d)의 단부보다 외측에 위치한다.
도 8의 (B) 및 (C)에 나타낸 바와 같이, 발광 디바이스(110)에서 제 1 기능층(115)과 제 2 기능층(116)의 단부가 일치 또는 실질적으로 일치한다. 제 1 기능층(115)과 제 2 기능층(116)의 단부는 전극(111)의 단부보다 외측에 위치한다. 전극(111)의 단부는 발광층(112)의 단부보다 외측에 위치한다.
[구성예 3-5]
도 6의 (A)에 나타낸 구성과 다른 구성을 도 9의 (A)에 나타내었다. 도 9의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 EL층(175)의 단부가 전극(111)의 단부보다 내측에 위치하는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르고, 수광 디바이스(150)는 수광층(177)의 단부가 전극(111d)의 단부보다 내측에 위치하는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르다.
도 9의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 9의 (B)에 나타내고, 영역 Q의 확대도를 도 9의 (C)에 나타내었다. 도 9의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 9의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 9의 (B)에 나타낸 바와 같이, 수광층(177)의 단부는 전극(111d) 위에 위치한다. EL층(175B)의 단부는 전극(111c) 위에 위치한다. 도 9의 (C)에 나타낸 바와 같이, EL층(175R)의 단부는 전극(111a) 위에 위치한다. EL층(175G)의 단부는 전극(111b) 위에 위치한다.
절연층(182)은 EL층(175)의 측면, 수광층(177)의 측면, 그리고 전극(111)의 상면 및 측면과 접하는 영역을 가지는 것이 바람직하다. 특히 전극(111)과 공통 전극(123) 사이에 절연층(182)을 제공함으로써, 전극(111)과 공통 전극(123)이 접하여 단락되는 것을 억제할 수 있다.
[구성예 3-6]
도 9의 (A)에 나타낸 구성과 다른 구성을 도 10의 (A)에 나타내었다. 도 10의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 각각 발광층(112)의 단부가 제 1 기능층(115) 및 제 2 기능층(116)의 단부보다 내측에 위치하는 점에서 도 9의 (A)에 나타낸 구성과 주로 다르다.
도 10의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 10의 (B)에 나타내고, 영역 Q의 확대도를 도 10의 (C)에 나타내었다. 도 10의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 10의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 10의 (B)에 나타낸 바와 같이, 수광 디바이스(150)에서 제 3 기능층(155), 활성층(157)과 제 4 기능층(156)의 단부가 일치 또는 실질적으로 일치한다. 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156)의 단부는 전극(111d)의 단부보다 내측에 위치한다.
도 10의 (B) 및 (C)에 나타낸 바와 같이, 발광 디바이스(110)에서 제 1 기능층(115)과 제 2 기능층(116)의 단부가 일치 또는 실질적으로 일치한다. 제 1 기능층(115)과 제 2 기능층(116)의 단부는 전극(111)의 단부보다 내측에 위치한다. 제 1 기능층(115)과 제 2 기능층(116)의 단부는 발광층(112)의 단부보다 외측에 위치한다.
[구성예 3-7]
도 6의 (A)에 나타낸 구성과 다른 구성을 도 11의 (A)에 나타내었다. 도 11의 (A)에 나타낸 구성은 절연층(182)이 EL층(175R)의 상면, EL층(175G)의 상면, EL층(175B)의 상면, 및 수광층(177)의 상면과 중첩되는 영역을 가지는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르다.
도 11의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 11의 (B)에 나타내고, 영역 Q의 확대도를 도 11의 (C)에 나타내었다. 도 11의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 11의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 11의 (B)에 나타낸 바와 같이, 절연층(182)의 상면은 수광층(177)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과 수광층(177) 사이에 수광층(177)을 형성하였을 때 사용한 희생층(128)이 잔존하여도 좋다. 희생층(128)의 자세한 사항에 대해서는 후술한다.
단면에서 보았을 때, 희생층(128)의 한쪽 단부는 수광층(177)의 단부와 일치 또는 실질적으로 일치한다. 희생층(128)의 다른 쪽 단부는 절연층(182)의 단부와 일치 또는 실질적으로 일치한다. 예를 들어 수광층(177)이 되는 막 위에 희생층(128)이 되는 제 1 희생층을 형성한다. 이어서 제 1 희생층을 마스크로서 사용하여 수광층(177)이 되는 막을 가공하여 수광층(177)을 형성한다. 이어서 절연층(182a)이 되는 막 및 절연층(182b)을 형성한다. 이어서 절연층(182b)을 마스크로서 사용하여 절연층(182a)이 되는 막 및 제 1 희생층을 가공함으로써, 절연층(182a) 및 희생층(128)을 형성할 수 있다.
절연층(182)의 상면은 EL층(175B)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과 EL층(175B) 사이에 EL층(175B)을 형성하였을 때 사용한 희생층(118c)이 잔존하여도 좋다.
희생층(118c)의 한쪽 단부는 EL층(175B)의 단부와 일치 또는 실질적으로 일치한다. 희생층(118c)의 다른 쪽 단부는 절연층(182)의 단부와 일치 또는 실질적으로 일치한다. 예를 들어 EL층(175B)이 되는 막 위에 희생층(118c)이 되는 제 2 희생층을 형성한다. 이어서 제 2 희생층을 마스크로서 사용하여 EL층(175B)이 되는 막을 가공하여 EL층(175B)을 형성한다. 이어서 절연층(182a)이 되는 막 및 절연층(182b)을 형성한다. 이어서 절연층(182b)을 마스크로서 사용하여 절연층(182a)이 되는 막 및 제 2 희생층을 가공함으로써, 절연층(182a) 및 희생층(118c)을 형성할 수 있다. 희생층(118c)의 자세한 사항에 대해서는 후술한다.
도 11의 (C)에 나타낸 바와 같이, 절연층(182)의 상면은 EL층(175R)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과 EL층(175R) 사이에 EL층(175R)을 형성하였을 때 사용한 희생층(118a)이 잔존하여도 좋다. 마찬가지로, 절연층(182)의 상면은 EL층(175G)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과 EL층(175G) 사이에 EL층(175G)을 형성하였을 때 사용한 희생층(118b)이 잔존하여도 좋다. 희생층(118a) 및 희생층(118b)에 대해서는 희생층(118c)의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[구성예 3-8]
도 7의 (A)에 나타낸 구성과 다른 구성을 도 12의 (A)에 나타내었다. 도 12의 (A)에 나타낸 구성은 절연층(182)이 EL층(175R)의 상면, EL층(175G)의 상면, EL층(175B)의 상면, 및 수광층(177)의 상면과 중첩되는 영역을 가지는 점에서 도 7의 (A)에 나타낸 구성과 주로 다르다.
도 12의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 12의 (B)에 나타내고, 영역 Q의 확대도를 도 12의 (C)에 나타내었다. 도 12의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 12의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 12의 (B)에 나타낸 바와 같이, 절연층(182)의 상면은 수광층(177)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과 수광층(177) 사이에 수광층(177)을 형성하였을 때 사용한 희생층(128)이 잔존하여도 좋다.
도 12의 (B) 및 (C)에 나타낸 바와 같이, 절연층(182)의 상면은 EL층(175)의 상면보다 높은 영역을 가진다. 또한 절연층(182)과, EL층(175R), EL층(175G), 및 EL층(175B) 사이에 EL층(175R), EL층(175G), 및 EL층(175B)을 형성하였을 때 사용한 희생층(118a), 희생층(118b), 및 희생층(118c)이 잔존하여도 좋다.
[구성예 3-9]
도 6의 (A)에 나타낸 구성과 다른 구성을 도 13의 (A)에 나타내었다. 도 13의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c) 대신에 제 1 기능층(115)을 가지는 점과, 제 2 기능층(116a), 제 2 기능층(116b), 및 제 2 기능층(116c) 대신에 제 2 기능층(116)을 가지는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르다.
구체적으로는 발광 디바이스(110R)에서는 EL층으로서 제 1 기능층(115)과, 발광층(112R)과, 제 2 기능층(116)이 이 순서대로 적층되어 있다. 발광 디바이스(110G)에서는 EL층으로서 제 1 기능층(115)과, 발광층(112G)과, 제 2 기능층(116)이 이 순서대로 적층되어 있다. 발광 디바이스(110B)에서는 EL층으로서 제 1 기능층(115)과, 발광층(112B)과, 제 2 기능층(116)이 이 순서대로 적층되어 있다.
제 1 기능층(115)은 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)에서 공통되는 층이고, 제 1 공통층이라고 부를 수 있다. 마찬가지로, 제 2 기능층(116)은 제 2 공통층이라고 부를 수 있다. 제 1 기능층(115)에는 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c)에 사용할 수 있는 재료를 사용할 수 있다. 제 2 기능층(116)에는 제 2 기능층(116a), 제 2 기능층(116b), 및 제 2 기능층(116c)에 사용할 수 있는 재료를 사용할 수 있다.
도 13의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 13의 (B)에 나타내고, 영역 Q의 확대도를 도 13의 (C)에 나타내었다. 도 13의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 13의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 13의 (B)에 나타낸 바와 같이, 수광 디바이스(150)가 가지는 수광층(177)은 발광 디바이스(110B)가 가지는 EL층(175B)과 공통되는 층을 가지지 않고, 또한 EL층(175B)과 접하는 영역을 가지지 않는 것이 바람직하다. 즉 수광 디바이스(150)가 가지는 수광층(177)은 상기 수광 디바이스(150)와 인접한 발광 디바이스(110)가 가지는 EL층(175)과 분리되어 있는 것이 바람직하다. 또한 2개의 수광 디바이스(150)가 인접한 경우도 마찬가지로, 한쪽 수광 디바이스(150)가 가지는 수광층(177)은 다른 쪽 수광 디바이스(150)가 가지는 수광층(177)과 분리되어 있는 것이 바람직하다.
도 13의 (B)에 나타낸 바와 같이, 제 2 기능층(116)의 단부는 제 1 기능층(115)의 단부와 일치 또는 실질적으로 일치한다. 바꿔 말하면 제 2 기능층(116)은 제 1 기능층(115)과 상면 형상이 일치 또는 실질적으로 일치한다. 예를 들어 제 1 기능층(115)이 되는 제 1 막 및 제 2 기능층(116)이 되는 제 2 막을 같은 마스크를 사용하여 가공함으로써, 제 1 기능층(115) 및 제 2 기능층(116)을 형성할 수 있다.
제 1 기능층(115)의 측면은 각각의 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 제 1 기능층(115)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115는 60° 이상 90° 이하인 것이 바람직하다.
도 13의 (A), (B), 및 (C)에 나타낸 바와 같이, 인접한 발광 디바이스(110)는 제 1 기능층(115) 및 제 2 기능층(116)을 공통적으로 가진다. 구체적으로는 발광층(112R), 발광층(112G), 및 발광층(112B)이 서로 인접한 발광층(112)은 제 1 기능층(115) 및 제 2 기능층(116)을 공통적으로 가진다.
[구성예 3-10]
도 13의 (A)에 나타낸 구성과 다른 구성을 도 14의 (A)에 나타내었다. 도 14의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 인접한 발광층(112)이 중첩되는 영역을 가지는 점에서, 도 13의 (A)에 나타낸 구성과 주로 다르다.
도 14의 (A)의 일점쇄선으로 나타낸 영역 Q의 확대도를 도 14의 (B)에 나타내고, 영역 R의 확대도를 도 14의 (C)에 나타내었다. 도 14의 (B)에서는 왼쪽에 발광 디바이스(110R)를, 오른쪽에 발광 디바이스(110G)를 나타내었다. 도 14의 (C)에서는 왼쪽에 발광 디바이스(110G)를, 오른쪽에 발광 디바이스(110B)를 나타내었다. 영역 P의 확대도는 도 13의 (B)를 참조할 수 있다.
도 14의 (B)에 나타낸 바와 같이 발광층(112G)은 발광층(112R)과 중첩되는 영역을 가진다. 구체적으로는 발광층(112G)은 발광층(112R)을 덮어 제공되고, 발광층(112R)의 단부와 접하는 영역을 가진다. 마찬가지로, 도 14의 (C)에 나타낸 바와 같이 발광층(112B)은 발광층(112G)과 중첩되는 영역을 가진다. 구체적으로는 발광층(112B)은 발광층(112G)을 덮어 제공되고, 발광층(112G)의 단부와 접하는 영역을 가진다.
또한 도 14의 (A) 등에는 발광층(112R), 발광층(112G), 및 발광층(112B)을 이 순서대로 형성하고, 발광층(112B)이 발광층(112G)을 덮고, 발광층(112G)이 발광층(112R)을 덮는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광층(112R), 발광층(112G), 및 발광층(112B)의 형성 순서는 특별히 한정되지 않고, 인접한 발광층(112)이 중첩되는 영역을 가지는 구성으로 할 수 있다. 인접한 2개의 발광층(112)이 중첩되는 영역을 가지는 것은, 예를 들어 포토루미네선스(PL: Photoluminescence)법을 사용하여 확인할 수 있다.
인접한 발광층(112)은 전극(111)과 중첩되는 영역에서 중첩되지 않는 것이 바람직하다. 즉 인접한 발광층(112)이 중첩되는 영역은 전극(111)과 중첩되지 않는 영역인 것이 바람직하다. 인접한 발광층(112)이 중첩되는 영역은, 발광층(112)의 총두께가 두꺼워지는 것으로 인하여 구동 전압이 높아지고, 발광에 대한 기여가 작아지는 경우가 있다. 인접한 발광층(112)이 전극(111)과 중첩되는 영역에서 중첩되지 않는 구성으로 함으로써, 발광 영역의 면적이 작아지는 것을 억제할 수 있다.
인접한 발광 디바이스(110) 사이에서, 발광층(112)의 단부 근방에서는 발광층(112)이 제공되는 영역과 발광층(112)이 제공되지 않는 영역 사이에 단차가 생긴다. 본 발명의 일 형태의 표시 장치는 인접한 발광층(112)이 중첩되는 영역을 가짐으로써 상기 단차가 작아지고, 그 위에 형성되는 제 2 기능층(116)의 단차 피복성이 높아질 수 있다. 따라서 제 2 기능층(116)의 단절을 억제할 수 있다.
또한 도 14의 (A) 등에는 수광층(177)과 인접한 EL층(175) 사이에 절연층(182)을 제공하고, 인접한 2개의 EL층(175) 사이에 절연층(182)을 제공하지 않는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 인접한 2개의 EL층(175) 사이에도 절연층(182)을 제공하여도 좋다. 또한 인접한 2개의 발광 디바이스(110) 사이에서 제 1 기능층(115)과 제 2 기능층(116)을 분리하는 경우, 인접한 발광층(112)이 접하는 영역이 제거되거나 부분적으로 제거되어도 좋다.
[구성예 3-11]
도 6의 (A)에 나타낸 구성과 다른 구성을 도 15의 (A)에 나타내었다. 도 15의 (A)에 나타낸 구성은 절연층(182)을 가지지 않는 점에서 도 6의 (A)에 나타낸 구성과 주로 다르다.
도 15의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 15의 (B)에 나타내고, 영역 Q의 확대도를 도 15의 (C)에 나타내었다. 도 15의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 15의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 15의 (B) 및 (C)에 나타낸 바와 같이, 전극(111a), 전극(111b), 및 전극(111c)의 측면은 각각 제 1 기능층(115), 발광층(112), 및 제 2 기능층(116) 중 어느 하나 이상으로 덮여 있는 것이 바람직하다. 즉 전극(111a), 전극(111b), 및 전극(111c)의 단부는 각각 제 1 기능층(115)의 단부, 발광층(112)의 단부, 및 제 2 기능층(116)의 단부 중 어느 하나 이상보다 내측에 위치하는 것이 바람직하다. 마찬가지로, 전극(111d)의 측면은 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156) 중 어느 하나 이상으로 덮여 있는 것이 바람직하다. 즉 전극(111d)의 단부는 제 3 기능층(155)의 단부, 활성층(157)의 단부, 및 제 4 기능층(156)의 단부 중 어느 하나 이상보다 내측에 위치하는 것이 바람직하다. 이러한 구성으로 함으로써, 전극(111)과 공통 전극(123)이 접하여 단락되는 것을 억제할 수 있다.
[구성예 3-12]
도 13의 (A)에 나타낸 구성과 다른 구성을 도 16의 (A)에 나타내었다. 도 16의 (A)에 나타낸 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)는 제 1 기능층(115)의 측면 및 제 2 기능층(116)의 측면의 형상이 도 13의 (A)에 나타낸 구성과 주로 다르다.
도 16의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 16의 (B)에 나타내고, 영역 Q의 확대도를 도 16의 (C)에 나타내었다. 도 16의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 16의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
제 1 기능층(115)의 측면은 테이퍼 형상을 가진다. 제 1 기능층(115)의 측면과 피형성면(여기서는 기판(101))이 이루는 각 θ115는 작은 것이 바람직하다. 구체적으로는 각 θ115는 0°보다 크고 90° 미만인 것이 바람직하고, 0°보다 크고 60° 미만인 것이 더 바람직하고, 0°보다 크고 50° 미만인 것이 더 바람직하고, 0°보다 크고 40° 미만인 것이 더 바람직하고, 0°보다 크고 30° 미만인 것이 더 바람직하다. 각 θ115를 작게 함으로써 기판(101) 및 제 1 기능층(115) 위에 형성되는 층(예를 들어 절연층(182))의 단차 피복성이 향상되고, 상기 층에 단절 또는 공동 등의 문제가 발생하는 것을 억제할 수 있다. 제 2 기능층(116)의 측면도 테이퍼 형상을 가져도 좋다. 제 2 기능층(116)의 측면이 테이퍼 형상을 가짐으로써, 제 1 기능층(115) 및 제 2 기능층(116) 위에 형성되는 층(예를 들어 절연층(182))의 단차 피복성이 향상되고, 상기 층에 단절 또는 공동 등의 문제가 발생하는 것을 억제할 수 있다.
도 16의 (B)에 나타낸 바와 같이, 제 2 기능층(116)의 단부는 제 1 기능층(115)의 단부보다 내측에 위치한다. 또는 제 2 기능층(116)의 단부는 제 1 기능층(115)의 단부보다 외측에 위치하여도 좋고, 제 1 기능층(115)의 단부와 일치 또는 실질적으로 일치하여도 좋다.
또한 도 16의 (A) 등에는 발광층(112)의 단부가 제 1 기능층(115) 및 제 2 기능층(116)의 단부보다 내측에 위치하는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광층(112)의 단부가 제 1 기능층(115)의 단부보다 외측에 위치하여도 좋다. 발광층(112)의 단부가 제 2 기능층(116)의 단부보다 외측에 위치하여도 좋다.
[구성예 3-13]
도 16의 (A)에 나타낸 구성과 다른 구성을 도 17의 (A)에 나타내었다. 도 17의 (A)에 나타낸 구성은 절연층(182)을 가지지 않는 점에서 도 16의 (A)에 나타낸 구성과 주로 다르다.
도 17의 (A)의 일점쇄선으로 나타낸 영역 P의 확대도를 도 17의 (B)에 나타내고, 영역 Q의 확대도를 도 17의 (C)에 나타내었다. 도 17의 (B)에서는 왼쪽에 발광 디바이스(110B), 오른쪽에 수광 디바이스(150)를 나타내었다. 도 17의 (C)에서는 왼쪽에 발광 디바이스(110R), 오른쪽에 발광 디바이스(110G)를 나타내었다.
도 17의 (B) 및 (C)에 나타낸 바와 같이, 전극(111a), 전극(111b), 및 전극(111c)의 측면은 각각 제 1 기능층(115), 발광층(112), 및 제 2 기능층(116) 중 어느 하나 이상으로 덮여 있는 것이 바람직하다. 즉 전극(111a), 전극(111b), 및 전극(111c)의 단부는 각각 제 1 기능층(115)의 단부, 발광층(112)의 단부, 및 제 2 기능층(116)의 단부 중 어느 하나 이상보다 내측에 위치하는 것이 바람직하다. 마찬가지로, 전극(111d)의 측면은 제 3 기능층(155), 활성층(157), 및 제 4 기능층(156) 중 어느 하나 이상으로 덮여 있는 것이 바람직하다. 즉 전극(111d)의 단부는 제 3 기능층(155)의 단부, 활성층(157)의 단부, 및 제 4 기능층(156)의 단부 중 어느 하나 이상보다 내측에 위치하는 것이 바람직하다. 이러한 구성으로 함으로써, 전극(111)과 공통 전극(123)이 접하여 단락되는 것을 억제할 수 있다.
<제작 방법예 1>
이하에서는 본 발명의 일 형태의 표시 장치의 제작 방법의 일례에 대하여 도면을 참조하여 설명한다. 여기서는 도 6의 (A)에 나타낸 표시 장치의 제작 방법을 예로 들어 설명한다. 도 18의 (A) 내지 도 21의 (D)는 표시 장치의 제작 방법의 각 공정에서의 단면 개략도이다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법 또는 열 CVD법 등이 있다. 또한 열 CVD법 중 하나로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법으로 형성할 수 있다.
표시 장치를 구성하는 박막을 가공하는 경우에는, 포토리소그래피법 등을 사용할 수 있다. 이 외에, 나노임프린트법, 샌드블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다.
포토리소그래피법으로서 대표적으로는 다음 두 가지 방법이 있다. 하나는 가공하려고 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합한 광을 사용할 수 있다. 이들 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광, X선 등을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크가 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
[전극(111a) 내지 전극(111d), 전극(111p)의 형성]
기판(101) 위에 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)을 형성한다(도 18의 (A)). 우선 도전막을 성막하고, 포토리소그래피법으로 레지스트 마스크를 형성하고, 도전막의 불필요한 부분을 에칭으로 제거한다. 그 후, 레지스트 마스크를 제거함으로써 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)을 형성할 수 있다.
각 화소 전극에 가시광에 대하여 반사성을 가지는 도전막을 사용하는 경우, 가시광 파장 영역 전체에서의 반사율이 가능한 한 높은 재료(예를 들어 은 또는 알루미늄)를 적용하는 것이 바람직하다. 이에 의하여, 발광 디바이스의 광 추출 효율을 높일 수 있을 뿐만 아니라 색 재현성도 높일 수 있다.
전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 측면이 각각 테이퍼 형상을 가지는 것이 바람직하다. 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)의 형성에 사용하는 레지스트 마스크의 측면은 테이퍼 형상을 가지는 것이 바람직하다. 도전막의 에칭에는 웨트 에칭법을 적합하게 사용할 수 있다.
[기능막(155f), 활성막(157f), 기능막(156f)의 형성]
이어서 전극(111a), 전극(111b), 전극(111c), 및 전극(111d) 위에, 추후에 제 3 기능층(155)이 되는 기능막(155f), 활성층(157)이 되는 활성막(157f), 및 제 4 기능층(156)이 되는 기능막(156f)을 이 순서대로 성막한다. 기능막(155f), 활성막(157f), 및 기능막(156f)은 각각 예를 들어 증착법, 스퍼터링법, 도포법, 또는 잉크젯법 등에 의하여 형성할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다. 또한 본 명세서 등에서 기능막(155f), 활성막(157f), 및 기능막(156f)을 통틀어 수광막이라고 기재하는 경우가 있다.
예를 들어, 적외광의 파장 영역에 감도를 가지는 수광 디바이스를 제작하는 경우, 기능막(155f), 활성막(157f), 및 기능막(156f) 중 적어도 하나를 도포법 또는 잉크젯법으로 고분자 화합물을 사용하여 형성함으로써, 특성이 양호한 수광 디바이스를 제작할 수 있다.
기능막(155f), 활성막(157f), 및 기능막(156f)은 전극(111p) 위에 제공하지 않도록 형성하는 것이 바람직하다. 예를 들어 기능막(155f), 활성막(157f), 및 기능막(156f)을 증착법 또는 스퍼터링법으로 형성하는 경우, 전극(111p)에 기능막(155f), 활성막(157f), 및 기능막(156f)이 성막되지 않도록 차폐 마스크를 사용하여 형성할 수 있다.
[희생막(128f), 희생막(129f)의 형성]
이어서 기능막(156f) 위에 희생막(128f)과 희생막(129f)을 이 순서대로 형성한다(도 18의 (B)). 희생막(128f)은 전극(111p)의 상면에 접하여 제공된다.
희생막(128f)으로서는 기능막(156f), 활성막(157f), 및 기능막(155f)의 에칭 처리에 대한 내성이 높은 막, 즉, 에칭 선택비가 높은 막을 적합하게 사용할 수 있다. 또한 희생막(128f)으로서는 후술하는 희생막(129f)에 대한 에칭 선택비가 높은 막을 적합하게 사용할 수 있다. 또한 희생막(128f)으로서는 기능막(156f), 활성막(157f), 및 기능막(155f)에 대한 대미지가 적은 웨트 에칭법으로 제거할 수 있는 막을 사용하는 것이 특히 바람직하다.
희생막(128f)으로서는 예를 들어 금속막, 합금막, 금속 산화물막, 반도체막, 무기 절연막 등의 무기막을 사용할 수 있다. 희생막(128f)은 스퍼터링법, 증착법, CVD법, ALD법 등의 각종 성막 방법으로 형성할 수 있다. 특히 ALD법은 피형성층에 대한 성막 대미지가 적기 때문에, 기능막(156f) 위에 직접 형성하는 희생막(128f)은 ALD법을 사용하여 형성하는 것이 바람직하다.
희생막(128f)에는, 예를 들어 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 또는 상기 금속 재료를 포함하는 합금 재료를 사용할 수 있다. 특히 알루미늄 또는 은 등의 저융점 재료를 사용하는 것이 바람직하다.
희생막(128f)에는, 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등의 금속 산화물을 사용할 수 있다. 또한 산화 인듐, 인듐 아연 산화물(In-Zn 산화물), 인듐 주석 산화물(In-Sn 산화물, ITO라고도 표기함), 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물) 등을 사용할 수 있다. 또는 실리콘을 포함하는 인듐 주석 산화물 등을 사용할 수도 있다.
또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)을 사용한 경우에도 적용할 수 있다. 특히 원소 M은 갈륨, 알루미늄, 또는 이트륨 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
희생막(128f)에는 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 산화물, 질화 실리콘, 질화 알루미늄 등의 질화물, 또는 산화질화 실리콘 등의 산질화물을 사용할 수 있다. 이러한 무기 절연 재료는 스퍼터링법, CVD법, 또는 ALD법 등을 사용하여 형성할 수 있다.
희생막(128f)에는 적어도 기능막(156f)에 대하여 화학적으로 안정적인 용매에 용해될 수 있는 재료를 사용하는 것이 바람직하다. 특히 물 또는 알코올에 용해되는 재료를 희생막(128f)에 적합하게 사용할 수 있다. 희생막(128f)의 성막에서는, 재료를 물 또는 알코올 등의 용매에 용해시킨 상태에서 습식의 성막 방법으로 도포한 후에, 용매를 증발시키기 위한 가열 처리를 수행하는 것이 바람직하다. 이때 감압 분위기에서 가열 처리를 수행하면, 저온에서 또한 단시간에 용매를 제거할 수 있기 때문에, 기능막(156f), 활성막(157f), 및 기능막(155f)에 대한 열적 대미지를 저감할 수 있어 바람직하다.
희생막(128f)의 형성에 사용할 수 있는 습식의 성막 방법으로서는 예를 들어 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅이 있다.
희생막(128f)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용할 수 있다.
희생막(129f)은 추후에 희생막(128f)을 에칭할 때 하드 마스크로서 사용된다. 또한 추후에 희생막(129f)을 가공할 때 희생막(128f)이 노출된다. 따라서 희생막(128f)과 희생막(129f)으로서는 에칭 선택비가 높은 막의 조합을 선택한다. 그러므로 희생막(128f)의 에칭 조건 및 희생막(129f)의 에칭 조건에 따라 희생막(129f)에 사용할 수 있는 막을 선택할 수 있다.
예를 들어 희생막(129f)의 에칭에, 플루오린을 포함하는 가스(플루오린계 가스라고도 함)를 사용한 드라이 에칭을 사용하는 경우에는, 실리콘, 질화 실리콘, 산화 실리콘, 텅스텐, 타이타늄, 몰리브데넘, 탄탈럼, 질화 탄탈럼, 몰리브데넘과 나이오븀을 포함하는 합금, 또는 몰리브데넘과 텅스텐을 포함하는 합금 등을 희생막(129f)에 사용할 수 있다. 여기서 상기 플루오린계 가스를 사용한 드라이 에칭에서 에칭 선택비가 높은(즉 에칭 속도가 낮은) 막으로서는 IGZO, ITO 등의 금속 산화물막 등이 있으며, 이를 희생막(128f)으로서 사용할 수 있다.
또한 희생막(129f)의 재료는 상기에 한정되지 않고, 희생막(128f)의 에칭 조건 및 희생막(129f)의 에칭 조건에 따라 다양한 재료 중에서 선택할 수 있다. 예를 들어 상기 희생막(128f)에 사용할 수 있는 막 중에서 선택할 수도 있다.
예를 들어 희생막(129f)으로서 산화물막을 사용할 수 있다. 대표적으로는, 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 및 산화질화 하프늄 등의 산화물막 또는 산질화물막을 사용할 수 있다.
희생막(129f)으로서는 예를 들어 질화물막을 사용할 수 있다. 구체적으로는, 질화 실리콘, 질화 알루미늄, 질화 하프늄, 질화 타이타늄, 질화 탄탈럼, 질화 텅스텐, 질화 갈륨, 질화 저마늄 등의 질화물을 사용할 수도 있다. 또는 희생막(129f)에는 텅스텐, 몰리브데넘, 구리, 알루미늄, 타이타늄, 및 탄탈럼 등의 금속 또는 상기 금속을 포함하는 합금을 사용하여도 좋다.
예를 들어 희생막(128f)에 ALD법으로 형성한 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 사용하고, 희생막(129f)에 스퍼터링법으로 형성한 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등의 인듐을 포함하는 금속 산화물을 사용하는 것이 바람직하다.
희생막(129f)에는 예를 들어 기능막(155f), 활성막(157f), 또는 기능막(156f)에 사용할 수 있는 재료를 사용할 수 있다. 이러한 재료를 사용함으로써, 성막 장치를 공통적으로 사용할 수 있기 때문에 바람직하다. 또한 추후에 희생층을 마스크로서 사용하여 기능막(155f), 활성막(157f), 및 기능막(156f)을 에칭할 때 희생막(129f)도 제거할 수 있어, 공정을 간략하게 할 수 있다.
[희생층(129), 희생층(128)의 형성]
이어서 전극(111d)과 중첩되는 영역의 희생막(129f) 위 및 접속부(140)와 중첩되는 영역의 희생막(129f) 위에 레지스트 마스크(133) 및 레지스트 마스크(133p)를 형성한다(도 18의 (C)).
레지스트 마스크(133) 및 레지스트 마스크(133p)에는 포지티브형 레지스트 재료 또는 네거티브형 레지스트 재료 등 감광성 수지를 포함하는 레지스트 재료를 사용할 수 있다.
여기서 희생막(129f)을 형성하지 않고 희생막(128f) 위에 레지스트 마스크(133) 및 레지스트 마스크(133p)를 형성하는 경우, 희생막(128f)에 핀홀 등의 결함이 존재하면 레지스트 재료의 용매로 인하여 기능막(156f) 등이 용해될 우려가 있다. 희생막(129f)을 사용함으로써 이러한 문제를 방지할 수 있다.
또한 희생막(128f)에 핀홀 등의 결함이 생기기 어려운 막을 사용하는 경우, 희생막(129f)을 사용하지 않고 희생막(128f) 위에 직접 레지스트 마스크(133) 및 레지스트 마스크(133p)를 형성하여도 좋다.
이어서 레지스트 마스크(133) 및 레지스트 마스크(133p)로 덮이지 않는 영역의 희생막(129f)을 에칭에 의하여 제거하여, 희생층(129) 및 희생층(129p)을 형성한다.
희생막(129f)을 에칭할 때, 희생막(128f)이 상기 에칭에 의하여 제거되지 않도록 선택비가 높은 에칭 조건을 사용하는 것이 바람직하다. 희생막(129f)의 에칭에는 웨트 에칭 또는 드라이 에칭을 사용할 수 있지만, 드라이 에칭을 사용하면 희생층(129) 및 희생층(129p)의 면적이 축소되는 것을 억제할 수 있다.
이어서 레지스트 마스크(133) 및 레지스트 마스크(133p)를 제거한다(도 18의 (D)).
레지스트 마스크(133) 및 레지스트 마스크(133p)의 제거는 웨트 에칭 또는 드라이 에칭으로 수행할 수 있다. 특히 산소 가스를 에칭 가스로서 사용한 드라이 에칭(플라스마 애싱이라고도 함)에 의하여 레지스트 마스크(133) 및 레지스트 마스크(133p)를 제거하는 것이 바람직하다.
이때 레지스트 마스크(133)의 제거는 기능막(156f) 위에 희생막(128f)이 제공된 상태에서 수행되기 때문에, 기능막(156f), 활성막(157f), 및 기능막(155f)에 대한 대미지를 억제할 수 있다. 특히 활성막(157f)이 산소에 닿으면 수광 디바이스의 특성에 악영향을 미치는 경우가 있기 때문에, 플라스마 애싱 등의 산소 가스를 사용한 에칭을 수행하는 경우에는 적합하다.
이어서 희생층(129) 및 희생층(129p)을 마스크로서 사용하여 희생층(129) 및 희생층(129p) 중 어느 쪽으로도 덮이지 않는 영역의 희생막(128f)을 에칭에 의하여 제거함으로써, 전극(111d)과 중첩되는 영역에 희생층(128)을 형성함과 함께 전극(111p)의 상면에 접하는 희생층(128p)을 형성한다.
희생막(128f)의 에칭에는 웨트 에칭 또는 드라이 에칭을 사용할 수 있지만, 드라이 에칭법을 사용하면 희생층(128) 및 희생층(128p)의 면적이 축소되는 것을 억제할 수 있어 바람직하다.
[제 3 기능층(155), 활성층(157), 제 4 기능층(156)의 형성]
이어서 희생층(129) 및 희생층(129p)을 에칭에 의하여 제거함과 함께 희생층(128) 및 희생층(128p) 중 어느 쪽으로도 덮이지 않는 영역의 기능막(156f), 활성막(157f), 및 기능막(155f)을 에칭에 의하여 제거함으로써, 제 4 기능층(156), 활성층(157), 및 제 3 기능층(155)을 형성한다(도 18의 (E)).
기능막(156f), 활성막(157f), 및 기능막(155f)과, 희생층(129)을 동일 공정으로 에칭함으로써 공정을 간략하게 할 수 있고, 표시 장치의 생산성을 높이고 제작 비용을 삭감할 수 있다.
특히 기능막(156f), 활성막(157f), 및 기능막(155f)의 에칭에는 산소(O2) 가스를 포함하지 않는 에칭 가스를 사용한 드라이 에칭을 사용하는 것이 바람직하다. 이에 의하여, 기능막(156f), 활성막(157f), 및 기능막(155f)의 변질을 억제하고, 신뢰성이 높은 표시 장치를 실현할 수 있다. 에칭 가스로서 예를 들어 CF4, C4F8, SF6, CHF3, Cl2, H2O, BCl3, H2, 또는 He 등의 비활성 기체를 적합하게 사용할 수 있다. 또한 상기 가스와, 산소 가스 이외의 가스의 혼합 가스를 에칭 가스로서 사용할 수 있다.
또한 기능막(156f), 활성막(157f), 및 기능막(155f)의 에칭과 희생층(129)의 에칭을 따로따로 수행하여도 좋다. 예를 들어 기능막(156f), 활성막(157f), 및 기능막(155f)을 에칭하고, 그 후에 희생층(129)을 에칭하여도 좋다.
[기능막(115f)의 형성]
이어서 기판(101), 전극(111a), 전극(111b), 전극(111c), 제 3 기능층(155), 활성층(157), 제 4 기능층(156), 희생층(128), 및 희생층(128p)을 덮어 기능막(115f)을 성막한다(도 19의 (A)). 기능막(115f)은 추후에 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c)이 된다. 기능막(115f)은 FMM을 사용하지 않고 성막하는 것이 바람직하다.
기능막(115f)의 성막에는 상술한 기능막(155f), 활성막(157f), 및 기능막(156f)의 성막에 사용할 수 있는 방법을 사용할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다.
[발광층(112R), 발광층(112G), 발광층(112B)의 형성]
이어서 전극(111a)과 중첩되는 영역의 기능막(115f) 위에 섬 형상의 발광층(112R)을 형성한다(도 19의 (B)).
발광층(112R)은 FMM을 사용한 진공 증착법으로 형성하는 것이 바람직하다. 또한 FMM을 사용한 스퍼터링법 또는 잉크젯법으로 섬 형상의 발광층(112R)을 형성하여도 좋다.
도 19의 (B)에는 FMM(191R)을 통하여 발광층(112R)을 형성하는 모습을 나타내었다. 도 19의 (B)에서는 발광층(112R)의 피형성면이 아래쪽을 향하도록 기판을 반전한 상태에서 성막하는, 소위 페이스 다운 방식으로 발광층(112R)을 형성하는 모습을 나타내었다.
FMM을 사용한 진공 증착법에서는, FMM의 개구부보다 넓은 범위에 증착되는 경우가 많다. 도 19의 (B) 중의 파선으로 나타낸 바와 같이, FMM(191R)의 개구부보다 넓은 범위에 발광층(112R)이 성막될 수 있다. 또한 발광층(112R)의 단부는 테이퍼 형상이 된다.
또한 도 19의 (B)에는 FMM(191R)이 발광층(112R)의 피형성면과 접하지 않는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. FMM(191R)이 발광층(112R)의 피형성면(여기서는 기능막(115f))과 접하여도 좋다. 이때 기판(101)에서의 높이가 가장 높아지는 수광 디바이스(150)가 되는 영역, 즉 전극(111d)과 중첩되는 영역이 FMM(191R)과 접한다. 상기 영역은 FMM(191R)을 유지하는 기능을 가질 수 있다. 그리고 상기 영역은 FMM(191R)과 전극(111a), 전극(111b), 및 전극(111c)의 거리를 유지하는 스페이서로서의 기능을 가질 수 있다. 발광층(112G) 및 발광층(112B)을 형성하는 경우도 마찬가지이다.
이어서 FMM(191G)을 사용하여 전극(111b)과 중첩되는 영역의 기능막(115f) 위에 발광층(112G)을 형성한다(도 19의 (C)). 발광층(112G)의 단부는 테이퍼 형상이 된다. 또한 도 19의 (C)에는, 발광층(112G)이 발광층(112R)과 중첩되는 영역을 가지지 않는 예, 즉 발광층(112G)과 발광층(112R)이 분리되도록 발광층(112G)을 형성하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광층(112G)이 발광층(112R)과 중첩되는 영역을 가지도록, 즉 발광층(112G)과 발광층(112R)이 접하도록 발광층(112G)을 형성하여도 좋다.
이어서 FMM(191B)을 사용하여 전극(111c)과 중첩되는 영역의 기능막(115f) 위에 발광층(112B)을 형성한다(도 19의 (D)). 발광층(112B)의 단부는 테이퍼 형상이 된다. 또한 도 19의 (D)에는, 발광층(112B)이 발광층(112G)과 중첩되는 영역을 가지지 않는 예, 즉 발광층(112B)과 발광층(112G)이 분리되도록 발광층(112B)을 형성하는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 발광층(112B)이 발광층(112G)과 중첩되는 영역을 가지도록, 즉 발광층(112B)과 발광층(112G)이 접하도록 발광층(112B)을 형성하여도 좋다.
전극(111p) 위에는 발광층(112R), 발광층(112G), 및 발광층(112B)을 형성하지 않는 것이 바람직하다.
또한 여기서는 발광층(112R), 발광층(112G), 발광층(112B)의 순서로 형성하였지만, 형성 순서는 이에 한정되지 않는다.
[기능막(116f), 희생막(118f), 희생막(119f)의 형성]
이어서 발광층(112R), 발광층(112G), 발광층(112B), 및 기능막(115f)을 덮어 기능막(116f)을 형성한다. 기능막(116f)은 추후에 제 2 기능층(116a), 제 2 기능층(116b), 및 제 2 기능층(116c)이 된다. 기능막(116f)의 형성에는 상술한 기능막(155f), 활성막(157f), 및 기능막(156f)의 성막에 사용할 수 있는 방법을 사용할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다.
이어서 기능막(116f) 위에 희생막(118f)과 희생막(119f)을 이 순서대로 형성한다(도 20의 (A)).
희생막(118f)으로서는 기능막(116f) 및 기능막(115f)의 에칭 처리에 대한 내성이 높은 막, 즉 에칭 선택비가 높은 막을 적합하게 사용할 수 있다. 또한 희생막(118f)으로서는 후술하는 희생막(119f)에 대한 에칭 선택비가 높은 막을 적합하게 사용할 수 있다. 또한 희생막(118f)으로서는 기능막(156f) 및 기능막(155f)에 대한 대미지가 적은 습식 에칭법으로 제거할 수 있는 막을 사용할 수 있다.
희생막(118f)에는 희생막(128f)에 사용할 수 있는 재료를 사용할 수 있다. 또한 희생막(118f)의 형성에는 희생막(128f)의 형성에 사용할 수 있는 방법을 사용할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다.
희생막(118f)에는 희생막(128f)과 같은 재료를 사용하는 것이 바람직하다. 또한 희생막(118f)의 막 두께는 희생막(128f)의 막 두께와 같은 정도로 하는 것이 바람직하다.
희생막(119f)은 추후에 희생막(118f)을 에칭할 때 하드 마스크로서 사용된다. 또한 추후에 희생막(119f)을 가공할 때 희생막(118f)이 노출된다. 따라서 희생막(118f)과 희생막(119f)에는 서로 에칭 선택비가 높은 막의 조합을 선택한다. 그러므로 희생막(118f)의 에칭 조건 및 희생막(119f)의 에칭 조건에 따라 희생막(119f)에 사용할 수 있는 막을 선택할 수 있다.
희생막(119f)에는 희생막(129f)에 사용할 수 있는 재료를 사용할 수 있다. 또한 희생막(118f)의 형성에는 희생막(128f)의 형성에 사용할 수 있는 방법을 사용할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다. 희생막(119f)에는 희생막(129f)과 같은 재료를 사용하여도 좋고, 다른 재료를 사용하여도 좋다. 또한 희생막(118f)의 막 두께는 희생막(128f)의 막 두께와 실질적으로 같아도 좋고, 달라도 좋다.
희생막(119f)의 에칭에 대해서는 희생막(129f)의 에칭에 관한 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[희생층(119a) 내지 희생층(119c), 희생층(118a) 내지 희생층(118c)의 형성]
이어서 전극(111a)과 중첩되는 영역의 희생막(119f) 위, 전극(111b)과 중첩되는 영역의 희생막(119f) 위, 및 전극(111c)과 중첩되는 영역의 희생막(119f) 위에 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)를 형성한다(도 20의 (B)).
레지스트 마스크(134a)는 발광층(112R)보다 작게 한다. 즉 레지스트 마스크(134a)의 단부는 발광층(112R)의 단부보다 내측에 위치한다. 마찬가지로, 레지스트 마스크(134b)는 발광층(112G)보다 작게 한다. 즉 레지스트 마스크(134b)의 단부는 발광층(112G)의 단부보다 내측에 위치한다. 레지스트 마스크(134c)는 발광층(112B)보다 작게 한다. 즉 레지스트 마스크(134c)의 단부는 발광층(112B)의 단부보다 내측에 위치한다.
레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)에 대해서는 레지스트 마스크(133)의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
또한 도 7의 (A)에 나타낸 표시 장치를 제작하는 경우에는, 레지스트 마스크(134a)는 발광층(112R)보다 크게 한다. 즉 레지스트 마스크(134a)의 단부는 발광층(112R)의 단부보다 외측에 위치한다. 마찬가지로, 레지스트 마스크(134b)는 발광층(112G)보다 크게 한다. 즉 레지스트 마스크(134b)의 단부는 발광층(112G)의 단부보다 외측에 위치한다. 레지스트 마스크(134c)는 발광층(112B)보다 크게 한다. 즉 레지스트 마스크(134c)의 단부는 발광층(112B)의 단부보다 외측에 위치한다.
여기서 희생막(119f)을 형성하지 않고 희생막(118f) 위에 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)를 형성하는 경우, 희생막(118f)에 핀홀 등의 결함이 존재하면 레지스트 재료의 용매로 인하여 기능막(116f) 등이 용해될 우려가 있다. 희생막(119f)을 사용함으로써 이러한 문제를 방지할 수 있다.
또한 희생막(118f)에 핀홀 등의 결함이 생기기 어려운 막을 사용하는 경우, 희생막(119f)을 사용하지 않고 희생막(118f) 위에 직접 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)를 형성하여도 좋다.
이어서 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c) 중 어느 쪽으로도 덮이지 않는 영역의 희생막(119f)을 에칭에 의하여 제거하여 희생층(119a), 희생층(119b), 및 희생층(119c)을 형성한다.
희생막(119f)을 에칭할 때, 희생막(118f)이 상기 에칭에 의하여 제거되지 않도록 선택비가 높은 에칭 조건을 사용하는 것이 바람직하다. 희생막(119f)의 에칭에는 웨트 에칭 또는 드라이 에칭을 사용할 수 있지만, 드라이 에칭을 사용하면 희생층(119a), 희생층(119b), 및 희생층(119c)의 면적이 축소되는 것을 억제할 수 있다.
이어서 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)를 제거한다(도 20의 (C)).
레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)의 제거에는 레지스트 마스크(133)의 제거와 같은 방법을 사용할 수 있다.
이때 레지스트 마스크(134a), 레지스트 마스크(134b), 및 레지스트 마스크(134c)의 제거는 기능막(116f) 위에 희생막(118f)이 제공된 상태에서 수행되기 때문에, 기능막(156f), 발광층(112R), 발광층(112G), 발광층(112B), 및 기능막(155f)에 대한 대미지를 억제할 수 있다. 특히 발광층(112R), 발광층(112G), 및 발광층(112B)이 산소에 닿으면 발광 디바이스의 특성에 악영향을 미치는 경우가 있기 때문에, 플라스마 애싱 등의 산소 가스를 사용한 에칭을 수행하는 경우에는 적합하다.
이어서 희생층(119a), 희생층(119b), 및 희생층(119c)을 마스크로서 사용하여 희생층(119a), 희생층(119b), 및 희생층(119c) 중 어느 쪽으로도 덮이지 않는 영역의 희생막(118f)을 에칭에 의하여 제거함으로써, 희생층(118a), 희생층(118b), 및 희생층(118c)을 형성한다.
희생막(118f)의 에칭에 대해서는 희생막(128f)의 에칭에 관한 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[제 1 기능층(115a 내지 115c), 제 2 기능층(116a 내지 116c)의 형성]
이어서 희생층(119a), 희생층(119b), 및 희생층(119c)을 에칭에 의하여 제거함과 함께, 희생층(118a), 희생층(118b), 및 희생층(118c) 중 어느 쪽으로도 덮이지 않는 영역의 기능막(116f) 및 기능막(115f)을 에칭에 의하여 제거함으로써, 제 2 기능층(116a), 제 2 기능층(116b), 제 2 기능층(116c), 제 1 기능층(115a), 제 1 기능층(115b), 및 제 1 기능층(115c)을 형성한다(도 20의 (D)).
기능막(116f) 및 기능막(115f)과 희생층(119a), 희생층(119b), 및 희생층(119c)을 동일 공정으로 에칭함으로써 공정을 간략하게 할 수 있고, 표시 장치의 생산성을 높이고 제작 비용을 삭감할 수 있다.
특히 기능막(116f) 및 기능막(115f)의 에칭에는 산소를 주성분으로서 포함하지 않는 에칭 가스를 사용한 드라이 에칭을 사용하는 것이 바람직하다. 이에 의하여 기능막(156f) 및 기능막(155f)이 변질되는 것을 억제하고, 신뢰성이 높은 표시 장치를 실현할 수 있다.
또한 기능막(116f) 및 기능막(115f)의 에칭과, 희생층(119a), 희생층(119b), 및 희생층(119c)의 에칭을 따로따로 수행하여도 좋다. 예를 들어 기능막(116f) 및 기능막(115f)을 에칭하고, 그 후에 희생층(119a), 희생층(119b), 및 희생층(119c)을 에칭하여도 좋다.
[절연막(182af), 절연층(182b)의 형성]
이어서 희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 희생층(128p), 및 기판(101)을 덮어 절연막(182af)을 형성한다.
절연막(182af)은 EL층 및 수광층으로 불순물이 확산되는 것을 방지하는 배리어층으로서 기능한다. 불순물로서는 예를 들어 물이 있다. 절연막(182af)은 단차 피복성이 우수한 ALD법으로 형성되면, EL층의 측면 및 수광층의 측면을 적합하게 덮을 수 있기 때문에 바람직하다.
절연막(182af)으로서 희생층(118)과 같은 막을 사용하면, 추후에 같은 공정으로 에칭할 수 있기 때문에 바람직하다. 예를 들어 절연막(182af)과 희생층(118)에 ALD법으로 형성한 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 사용하는 것이 바람직하다.
또한 절연막(182af)에 사용할 수 있는 재료는 이에 한정되지 않고, 희생층(128)에 사용할 수 있는 재료를 적절히 사용할 수 있다.
이어서 인접한 2개의 발광 디바이스 사이, 및 인접한 발광 디바이스와 수광 디바이스 사이에 절연층(182b)을 형성한다(도 20의 (E)). 도 20의 (E)에는 절연층(182b)의 폭이 디바이스 사이의 폭보다 커지도록 형성한 경우의 예를 나타내었다.
절연층(182b)에는 감광성 수지를 사용하는 것이 바람직하다. 이때 우선 수지막을 성막한 후, 포토마스크를 통하여 수지막을 노광한 다음에, 현상 처리를 수행함으로써 절연층(182b)을 형성할 수 있다. 그 후, 애싱 등에 의하여 절연층(182b)의 상부를 제거하여 절연층(182b)의 상면의 높이를 조정하여도 좋다(도 21의 (A)).
절연층(182b)에 비감광성 수지를 사용하는 경우에는, 수지막을 성막한 후에 두께가 최적이 되고 희생층(118) 및 희생층(128)의 표면이 노출될 때까지 애싱에 의하여 수지막의 상부를 제거함으로써, 절연층(182b)을 형성할 수 있다.
[절연막(182af), 희생층(118), 희생층(128)의 에칭]
이어서 절연층(182b)으로 덮이지 않는 영역의 절연막(182af), 희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)을 에칭에 의하여 제거하여, 제 2 기능층(116)의 상면, 제 4 기능층(156)의 상면, 및 전극(111p)의 상면을 노출시킨다. 또한 절연층(182b)으로 덮이는 영역에 절연층(182a)이 형성된다(도 21의 (B)). 이때 절연층(182b)의 상부가 제거되어 절연층(182b)의 상면의 높이가 낮아지는 경우가 있다.
절연막(182af)과 희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)의 에칭은 동일 공정으로 수행하는 것이 바람직하다. 특히 희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)의 에칭에는 제 2 기능층(116a), 제 2 기능층(116b), 제 2 기능층(116c), 및 제 4 기능층(156)에 대한 에칭 대미지가 적은 웨트 에칭을 적합하게 사용할 수 있다. 예를 들어, 수산화 테트라메틸 암모늄 수용액(TMAH), 희석된 플루오린화 수소산, 옥살산, 인산, 아세트산, 질산, 또는 이들의 혼합 액체를 사용한 웨트 에칭을 사용하는 것이 바람직하다.
또는 절연막(182af) 및 희생층(118) 중 어느 한쪽 또는 양쪽을 물 또는 알코올 등의 용매에 용해시킴으로써 제거하는 것이 바람직하다. 여기서 절연막(182af) 및 희생층(118)을 용해시킬 수 있는 알코올로서는 에틸 알코올, 메틸 알코올, 아이소프로필 알코올(IPA), 또는 글리세린 등 다양한 알코올을 사용할 수 있다.
희생층(118a) 내지 희생층(118c)과, 희생층(128) 및 희생층(128p)을 같은 공정으로 제거하기 위하여, 이들을 제거하는 데 필요한 에칭 시간이 같은 정도인 것이 바람직하다. 예를 들어 희생층(118a) 내지 희생층(118c)과, 희생층(128) 및 희생층(128p)에 같은 재료를 적용하는 것이 바람직하다. 또한 희생층(118a) 내지 희생층(118c)과, 희생층(128) 및 희생층(128p)의 막 두께를 같은 정도로 하는 것이 바람직하다.
희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)을 제거한 후에, 발광층(112), 활성층(157), 제 1 기능층(115), 제 2 기능층(116), 제 3 기능층(155), 제 4 기능층(156), 및 전극(111p)의 내부에 포함되는 물 및 표면에 흡착되는 물을 제거하기 위하여 건조 처리를 수행하는 것이 바람직하다. 예를 들어 불활성 가스 분위기 또는 감압 분위기에서의 가열 처리를 수행하는 것이 바람직하다. 가열 처리는 기판 온도로서 50℃ 이상 200℃ 이하, 바람직하게는 60℃ 이상 150℃ 이하, 더 바람직하게는 70℃ 이상 120℃ 이하의 온도에서 수행할 수 있다. 감압 분위기로 함으로써, 더 낮은 온도에서 건조할 수 있어 바람직하다.
[공통 전극(123)의 형성]
이어서 제 2 기능층(116a), 제 2 기능층(116b), 제 2 기능층(116c), 제 4 기능층(156), 및 전극(111p)을 덮어 공통 전극(123)을 형성한다(도 21의 (C)). 공통 전극(123)은 접속부(140)에서 전극(111p)에 전기적으로 접속된다.
공통 전극(123)은 증착법 또는 스퍼터링법을 사용하여 형성할 수 있다. 또는 공통 전극(123)으로서는 증착법으로 형성한 막과 스퍼터링법으로 형성한 막을 적층시켜도 좋다. 공통 전극(123)은 차폐 마스크를 사용하여 형성하는 것이 바람직하다. 차폐 마스크는 표시 장치(100)의 단부에서 공통 전극(123)이 노출되지 않도록, 즉 공통 전극(123)의 단부가 표시 장치(100)의 단부보다 내측에 위치하도록 제공하는 것이 바람직하다.
또한 공통 전극(123)의 성막 시에 차폐 마스크를 사용하지 않아도 된다. 도 21의 (D)에 나타낸 바와 같이, 공통 전극(123)이 되는 도전층(123f)을 형성한다. 이어서 도전층(123f) 위에 레지스트 마스크(135)를 형성하고, 도전층(123f)을 가공하여, 공통 전극(123)을 형성할 수 있다. 이때 표시 장치의 단부에서 공통 전극(123)이 노출되지 않도록, 즉 공통 전극(123)의 단부가 표시 장치의 단부보다 내측에 위치하도록 가공하는 것이 바람직하다.
[보호층(125)의 형성]
이어서 공통 전극(123) 위에 보호층(125)을 형성한다. 보호층(125)에 사용하는 무기 절연막의 성막에는 스퍼터링법, PECVD법, 또는 ALD법을 사용하는 것이 바람직하다. 특히 ALD법은 단차 피복성이 우수하고, 핀홀 등의 결함이 발생되기 어렵기 때문에 바람직하다. 또한 유기 절연막의 성막에 잉크젯법을 사용하면 원하는 영역에 균일한 막을 형성할 수 있어 바람직하다.
이러한 식으로 도 6의 (A)에 나타낸 표시 장치를 제작할 수 있다.
본 발명의 일 형태의 표시 장치에서, 발광 디바이스의 발광층은 FMM을 사용하여 형성하고, 수광 디바이스의 활성층은 FMM을 사용하지 않고 형성할 수 있다. 이러한 구성으로 함으로써 정밀도가 높은 광 검출 기능을 가지는 표시 장치로 할 수 있다.
<제작 방법예 2>
도 11의 (A)에 나타낸 표시 장치의 제작 방법에 대하여 설명한다. 도 22의 (A) 및 (B)는 표시 장치의 제작 방법의 각 공정에서의 단면 개략도이다. 또한 상술한 제작 방법예 1과 중복되는 부분에 대한 설명은 생략하고, 상이한 부분에 대하여 설명한다.
우선, 제작 방법예 1과 마찬가지로 절연층(182b)까지 형성한다(도 20의 (E)).
[절연막(182af), 희생층(118), 희생층(128)의 에칭]
이어서 절연층(182b)으로 덮이지 않는 영역의 절연막(182af), 희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)을 에칭에 의하여 제거하여, 제 2 기능층(116)의 상면, 제 4 기능층(156)의 상면, 및 전극(111p)의 상면을 노출시킨다. 또한 절연층(182b)으로 덮이는 영역에 절연층(182a)이 형성된다(도 22의 (A)).
이때 절연층(182a)과 제 2 기능층(116a) 사이에 희생층(118a)이 잔존하여도 좋다. 마찬가지로, 절연층(182a)과 제 2 기능층(116b) 사이에 희생층(118b)이 잔존하여도 좋다. 절연층(182a)과 제 2 기능층(116c) 사이에 희생층(118c)이 잔존하여도 좋다. 절연층(182a)과 제 4 기능층(156) 사이에 희생층(128)이 잔존하여도 좋다. 절연막(182af), 희생층(118), 및 희생층(128)의 에칭에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
희생층(118a), 희생층(118b), 희생층(118c), 희생층(128), 및 희생층(128p)을 제거한 후에, 발광층(112), 활성층(157), 제 1 기능층(115), 제 2 기능층(116), 제 3 기능층(155), 제 4 기능층(156), 및 전극(111p)의 내부에 포함되는 물 및 표면에 흡착되는 물을 제거하기 위하여 건조 처리를 수행하는 것이 바람직하다. 건조 처리에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[공통 전극(123)의 형성]
이어서 절연층(182a), 절연층(182b), 제 2 기능층(116), 제 4 기능층(156), 및 전극(111p)을 덮어 공통 전극(123)을 형성한다(도 22의 (B)). 공통 전극(123)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[보호층(125)의 형성]
이어서 공통 전극(123) 위에 보호층(125)을 형성한다. 보호층(125)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
이러한 식으로 도 11의 (A)에 나타낸 표시 장치를 제작할 수 있다.
<제작 방법예 3>
도 16의 (A)에 나타낸 표시 장치의 제작 방법에 대하여 설명한다. 도 23의 (A) 내지 도 25의 (E)는 표시 장치의 제작 방법의 각 공정에서의 단면 개략도이다. 또한 상술한 제작 방법예 1과 중복되는 부분에 대한 설명은 생략하고, 상이한 부분에 대하여 설명한다.
우선 제작 방법예 1과 마찬가지로 기판(101) 위에 전극(111a), 전극(111b), 전극(111c), 전극(111d), 및 전극(111p)을 형성한다(도 18의 (A)).
[기능막(155f), 활성막(157f), 기능막(156f)의 형성]
이어서 전극(111a), 전극(111b), 전극(111c), 전극(111d), 전극(111p), 및 기판(101) 위에, 추후에 제 3 기능층(155)이 되는 기능막(155f), 활성층(157)이 되는 활성막(157f), 및 제 4 기능층(156)이 되는 기능막(156f)을 이 순서대로 성막한다. 기능막(155f), 활성막(157f), 및 기능막(156f)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[희생막(128f), 희생막(129f)의 형성]
이어서 기능막(156f) 위에 희생막(128f)과 희생막(129f)을 이 순서대로 형성한다(도 23의 (A)).
희생막(128f)의 막 두께는 10nm 이상 3μm 이하인 것이 바람직하고, 10nm 이상 2μm 이하인 것이 더 바람직하고, 10nm 이상 1μm 이하인 것이 더 바람직하고, 20nm 이상 1μm 이하인 것이 더 바람직하고, 20nm 이상 500nm 이하인 것이 더 바람직하고, 30nm 이상 500nm 이하인 것이 더 바람직하고, 30nm 이상 400nm 이하인 것이 더 바람직하고, 40nm 이상 400nm 이하인 것이 더 바람직하고, 40nm 이상 300nm 이하인 것이 더 바람직하고, 50nm 이상 300nm 이하인 것이 더 바람직하고, 50nm 이상 200nm 이하인 것이 더 바람직하고, 50nm 이상 100nm 이하인 것이 더 바람직하다. 또한 희생막(128f)의 막 두께는 제 1 기능층(115)의 막 두께보다 두꺼운 것이 바람직하다.
희생막(129f)에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[희생층(129), 희생층(128)의 형성]
이어서 전극(111d)과 중첩되는 영역의 희생막(129f) 위 및 접속부(140)와 중첩되는 영역의 희생막(129f) 위에 레지스트 마스크(133) 및 레지스트 마스크(133p)를 형성한다(도 23의 (B)).
이어서 레지스트 마스크(133) 및 레지스트 마스크(133p) 중 어느 쪽으로도 덮이지 않는 영역의 희생막(129f)을 에칭에 의하여 제거하고, 희생층(129) 및 희생층(129p)을 형성한다.
이어서 레지스트 마스크(133)를 제거한다(도 23의 (C)).
이어서 희생층(129) 및 희생층(129p)을 마스크로서 사용하여 희생층(129) 및 희생층(129p) 중 어느 쪽으로도 덮이지 않는 영역의 희생막(128f)을 에칭에 의하여 제거하고, 전극(111d)과 중첩되는 영역에 희생층(128)을 형성함과 함께 전극(111p)의 상면에 접하는 희생층(128p)을 형성한다.
[제 3 기능층(155), 활성층(157), 제 4 기능층(156)의 형성]
이어서 희생층(129) 및 희생층(129p)을 에칭에 의하여 제거함과 함께 희생층(128) 및 희생층(128p) 중 어느 쪽으로도 덮이지 않는 영역의 기능막(156f), 활성막(157f), 및 기능막(155f)을 에칭에 의하여 제거하고, 제 4 기능층(156), 활성층(157), 및 제 3 기능층(155)을 형성한다(도 23의 (D)).
기능막(156f), 활성막(157f), 및 기능막(155f)과, 희생층(129) 및 희생층(129p)을 동일 공정으로 에칭함으로써 공정을 간략하게 할 수 있고, 표시 장치의 생산성을 높이고 제작 비용을 삭감할 수 있다.
특히 기능막(156f), 활성막(157f), 및 기능막(155f)의 에칭에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[제 1 기능층(115)의 형성]
이어서 기판(101), 전극(111a), 전극(111b), 전극(111c), 전극(111p), 제 3 기능층(155), 활성층(157), 제 4 기능층(156), 희생층(128), 및 희생층(128p)을 덮어 제 1 기능층(115), 제 1 기능층(115d), 및 제 1 기능층(115p)을 형성한다.
여기서 희생층(128) 또는 희생층(128p)이 제공되는 영역과, 희생층(128) 및 희생층(128p) 중 어느 쪽도 제공되지 않는 영역 사이에 제 1 기능층이 성막되지 않는 영역이 형성된다. 즉 희생층(128) 또는 희생층(128p)이 제공되는 영역과, 희생층(128) 또는 희생층(128p)이 제공되지 않는 영역에서, 제 1 기능층이 분리되어 제공된다. 도 24의 (A)에는 분리되어 제공된 제 1 기능층으로서 희생층(128) 위에 성막되는 제 1 기능층(115d), 희생층(128p) 위에 성막되는 제 1 기능층(115p), 및 희생층(128) 및 희생층(128p) 중 어느 쪽도 제공되지 않는 영역에 성막되는 제 1 기능층(115)을 나타내었다. 또한 제 1 기능층(115)은 전극(111a), 전극(111b), 및 전극(111c)의 상면과 접하여 제공된다.
희생층(128) 또는 희생층(128p)이 되는 희생막(128f)의 막 두께는 상술한 범위로 하는 것이 바람직하다. 희생막(128f)의 막 두께가 얇으면 제 1 기능층(115), 제 1 기능층(115d), 및 제 1 기능층(115p)을 분리하여 제공할 수 없어지는 경우가 있다. 또한 희생막(128f)의 막 두께가 두꺼우면 희생막(128f)을 가공하기 어려워지는 경우가 있다. 희생막(128f)의 막 두께를 상술한 범위로 함으로써, 제 1 기능층(115), 제 1 기능층(115d), 및 제 1 기능층(115p)을 분리하여 제공할 수 있고, 또한 희생막(128f)의 가공을 용이하게 할 수 있다.
[발광층(112R), 발광층(112G), 발광층(112B)의 형성]
이어서 전극(111a)과 중첩되는 영역의 제 1 기능층(115) 위에 섬 형상의 발광층(112R)을 형성한다(도 24의 (B)). 발광층(112R)의 형성에서는 FMM(191R)을 사용하는 것이 바람직하다.
이어서 FMM(191G)을 사용하여 전극(111b)과 중첩되는 영역의 제 1 기능층(115) 위에 발광층(112G)을 형성한다(도 24의 (C)).
이어서 FMM(191B)을 사용하여 전극(111c)과 중첩되는 영역의 제 1 기능층(115) 위에 발광층(112B)을 형성한다(도 24의 (D)).
발광층(112R), 발광층(112G), 및 발광층(112B)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
또한 발광층(112R), 발광층(112G), 및 발광층(112B)의 형성 순서는 특별히 한정되지 않는다.
[제 2 기능층(116)의 형성]
이어서 발광층(112R), 발광층(112G), 발광층(112B), 제 1 기능층(115), 제 1 기능층(115d), 및 제 1 기능층(115p)을 덮어 제 2 기능층(116), 제 2 기능층(116d), 및 제 2 기능층(116p)을 형성한다.
여기서 희생층(128) 또는 희생층(128p)이 제공되는 영역과, 희생층(128) 및 희생층(128p) 중 어느 쪽도 제공되지 않는 영역 사이에 제 2 기능층이 성막되지 않는 영역이 형성된다. 즉 희생층(128) 또는 희생층(128p)이 제공되는 영역과, 희생층(128) 또는 희생층(128p)이 제공되지 않는 영역에서, 제 2 기능층이 분리(단절이라고도 함)되어 제공된다. 도 25의 (A)에는 분리되어 제공된 제 2 기능층으로서 희생층(128) 위에 성막되는 제 2 기능층(116d), 희생층(128p) 위에 성막되는 제 2 기능층(116p), 및 희생층(128) 및 희생층(128p) 중 어느 쪽도 제공되지 않는 영역에 성막되는 제 2 기능층(116)을 나타내었다. 또한 제 2 기능층(116d)은 제 1 기능층(115d)에 접하여 제공된다. 제 2 기능층(116p)은 제 1 기능층(115p)에 접하여 제공된다. 제 2 기능층(116)은 제 1 기능층(115)에 접하여 제공된다. 이때 제 2 기능층(116)의 단부는 제 1 기능층(115)의 단부보다 내측에 위치하여도 좋다.
희생층(128) 또는 희생층(128p)이 되는 희생막(128f)의 막 두께는 상술한 범위로 하는 것이 바람직하다. 희생막(128f)의 막 두께가 얇으면 제 2 기능층(116), 제 2 기능층(116d), 및 제 2 기능층(116p)을 분리하여 제공할 수 없어지는 경우가 있다. 희생막(128f)의 막 두께를 상술한 범위로 함으로써, 제 2 기능층(116), 제 2 기능층(116d), 및 제 2 기능층(116p)을 분리하여 제공할 수 있다.
[희생층(128), 희생층(128p)의 제거]
이어서 희생층(128) 및 희생층(128p)을 제거한다. 이때 희생층(128) 위의 제 1 기능층(115d) 및 제 2 기능층(116d), 그리고 희생층(128p) 위의 제 1 기능층(115p) 및 제 2 기능층(116p)도 제거되어, 제 4 기능층(156)의 상면 및 전극(111p)의 상면이 노출된다(도 25의 (B)).
희생층(128) 및 희생층(128p)의 제거에는 제 1 기능층(115), 제 2 기능층(116), 제 3 기능층(155), 활성층(157), 제 4 기능층(156), 및 전극(111p)에 가능한 한 대미지를 주지 않는 방법을 사용하는 것이 바람직하다. 희생층(128) 및 희생층(128p)의 제거에서는 웨트 에칭을 적합하게 사용할 수 있다. 희생층(128)을 용해시킴으로써 희생층(128) 위의 제 1 기능층(115d) 및 제 2 기능층(116d)이 모두 제거된다(리프트 오프라고도 함). 마찬가지로 희생층(128p)을 용해시킴으로써 희생층(128p) 위의 제 1 기능층(115p) 및 제 2 기능층(116p)이 모두 제거된다(리프트 오프). 리프트 오프를 사용함으로써, 제 1 기능층(115) 및 제 2 기능층(116)에 대미지를 주지 않고 제 1 기능층(115d), 제 2 기능층(116d), 제 1 기능층(115p), 및 제 2 기능층(116p)을 제거할 수 있다.
희생층(128) 및 희생층(128p)을 제거한 후에 발광층(112), 활성층(157), 제 1 기능층(115), 제 2 기능층(116), 제 3 기능층(155), 제 4 기능층(156), 및 전극(111p)의 내부에 포함되는 물, 및 표면에 흡착되는 물을 제거하기 위하여 건조 처리를 수행하는 것이 바람직하다.
[절연막(182af), 절연층(182b)의 형성]
이어서 제 2 기능층(116), 제 4 기능층(156), 전극(111p), 및 기판(101)을 덮어 절연막(182af)을 형성한다. 절연막(182af)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
이어서 인접한 2개의 발광 디바이스 사이, 및 인접한 발광 디바이스와 수광 디바이스 사이에 절연층(182b)을 형성한다(도 25의 (C)). 절연층(182b)의 형성에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[절연막(182af)의 에칭]
이어서 절연층(182b)으로 덮이지 않는 영역의 절연막(182af)을 에칭에 의하여 제거하여, 제 2 기능층(116)의 상면, 제 4 기능층(156)의 상면, 및 전극(111p)의 상면을 노출시킨다. 또한 절연층(182b)으로 덮이는 영역에 절연층(182a)이 형성된다(도 25의 (D)). 절연막(182af)의 에칭에 대해서는 앞의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
[공통 전극(123)의 형성]
이어서 제 2 기능층(116), 제 4 기능층(156), 및 전극(111p)을 덮어 공통 전극(123)을 형성한다(도 25의 (E)). 공통 전극(123)은 접속부(140)에서 전극(111p)에 전기적으로 접속된다.
[보호층(125)의 형성]
이어서 공통 전극(123) 위에 보호층(125)을 형성한다.
이러한 식으로 도 16의 (A)에 나타낸 표시 장치를 제작할 수 있다.
여기까지가 표시 장치의 제작 방법의 일례에 대한 설명이다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치의 제작 방법에서는 동일 기판 위에 발광 디바이스와 수광 디바이스를 따로 형성할 수 있다. 또한 발광 디바이스와 수광 디바이스가 공통 전극 이외에 공통되는 구성 요소를 가지지 않는 구성으로 할 수 있다. 이에 의하여, 수광 디바이스의 SN비를 높일 수 있고, 정밀도가 높은 수광 디바이스를 가지는 표시 장치로 할 수 있다. 또한 소비 전력이 낮은 표시 장치로 할 수 있다.
<화소의 레이아웃>
화소의 레이아웃에 대하여 설명한다. 부화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 부화소의 배열로서는 예를 들어 스트라이프 배열, S스트라이프 배열, 매트릭스 배열, 델타 배열, 베이어 배열, 펜타일 배열 등이 있다.
부화소의 상면 형상으로서는, 예를 들어 삼각형, 사각형(직사각형, 정방형을 포함함), 오각형 등의 다각형, 이들 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 있다. 여기서 부화소의 상면 형상은 발광 디바이스의 발광 영역 또는 수광 디바이스의 수광 영역의 상면 형상에 상당한다.
도 4의 (A)에 나타낸 표시 장치(100A)는 하나의 화소(103)가 2행 3열로 구성되어 있다. 화소(103)는 위쪽 행(제 1 행)에 3개의 부화소(부화소(120R, 120G, 120B))를 가지고, 아래쪽 행(제 2 행)에 하나의 부화소(부화소(130))를 가진다. 바꿔 말하면, 화소(103)는 왼쪽 열(제 1 열)에 부화소(120R)를 가지고, 중앙의 열(제 2 열)에 부화소(120G)를 가지고, 오른쪽 열(제 3 열)에 부화소(120B)를 가지고, 또한 이 3열에 걸쳐 부화소(130)를 가진다.
본 실시형태 등에서는 화소의 레이아웃을 이해하기 쉽게 설명하기 위하여 도면의 가로 방향(X 방향)을 행 방향, 세로 방향(Y 방향)을 열 방향으로 하였지만 이에 한정되지 않고, 행 방향과 열 방향은 교체될 수 있다. 따라서 본 명세서 등에서는 행 방향 및 열 방향 중 한쪽을 제 1 방향이라고 기재하고, 행 방향 및 열 방향 중 다른 쪽을 제 2 방향이라고 기재하는 경우가 있다. 제 2 방향은 제 1 방향과 직교한다. 또한 표시부의 상면 형상이 직사각형인 경우, 제 1 방향 및 제 2 방향은 각각 표시부의 윤곽의 직선 부분과 평행을 이루지 않아도 된다. 또한 표시부의 상면 형상은 직사각형에 한정되지 않고, 다각형, 또는 곡선을 가지는 형상(원, 타원 등)이어도 좋고, 제 1 방향 및 제 2 방향은 표시부에 대하여 임의의 방향으로 할 수 있다.
본 실시형태 등에서는 화소의 레이아웃을 이해하기 쉽게 설명하기 위하여 도면의 왼쪽부터 부화소의 순서를 나타내지만 이에 한정되지 않고, 오른쪽부터의 순서로 바꿀 수 있다. 마찬가지로 도면의 위부터 부화소의 순서를 나타내었지만 이에 한정되지 않고, 아래부터의 순서로 바꿀 수 있다.
도 4의 (A)와 다른 화소의 배열을 도 26의 (A) 및 (B)에 나타내었다.
도 26의 (A)에 나타낸 표시 장치(100B)에서는 화소(103)에 스트라이프 배열이 적용되어 있다. 화소(103)는 행 방향으로 부화소(120R), 부화소(120G), 부화소(120B), 및 부화소(130)를 가진다.
도 26의 (B)에 나타낸 표시 장치(100C)는 화소(103)에 매트릭스 배열이 적용되어 있다. 화소(103)는 2행 2열로 구성되고, 위쪽 행(제 1 행)에 2개의 부화소(부화소(120R, 120G))를 가지고, 아래쪽 행(제 2 행)에 2개의 부화소(부화소(120B, 130))를 가진다. 바꿔 말하면 화소(103)는 왼쪽 열(제 1 열)에 2개의 부화소(부화소(120R, 130))를 가지고, 오른쪽 열(제 2 열)에 2개의 부화소(부화소(120G, 120B))를 가진다.
또한 각 부화소의 위치는 특별히 한정되지 않는다. 예를 들어 부화소(120R)와 부화소(130)의 위치를 교체하여도 좋다.
각 부화소가 가지는 발광 디바이스의 발광 영역의 면적은 서로 같아도 좋고, 서로 달라도 좋다. 예를 들어 발광 영역의 면적은 발광 디바이스의 수명에 따라 결정할 수 있다. 수명이 짧은 발광 디바이스의 발광 영역의 면적을 다른 발광 디바이스의 발광 영역의 면적보다 크게 하는 것이 바람직하다. 발광 영역의 면적을 크게 함으로써 발광 디바이스에 가해지는 전류의 밀도는 낮아지기 때문에, 상기 발광 디바이스의 수명을 길게 할 수 있다. 즉 신뢰성이 높은 표시 장치로 할 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 27 내지 도 36을 사용하여 설명한다.
본 실시형태의 표시 장치는 고정세 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형 및 팔찌형 등의 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 및 안경형 AR용 기기 등 머리에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
본 실시형태의 표시 장치는 고해상도 표시 장치 또는 대형 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 및 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치의 표시부에 사용할 수 있다.
<표시 모듈>
도 27의 (A)는 표시 모듈(280)의 사시도이다. 표시 모듈(280)은 표시 장치(100A)와 FPC(290)를 가진다. 또한 표시 모듈(280)이 가지는 표시 장치는 표시 장치(100A)에 한정되지 않고, 후술하는 표시 장치(100B) 내지 표시 장치(100F) 중 어느 것이어도 좋다.
표시 모듈(280)은 기판(291) 및 기판(292)을 가진다. 표시 모듈(280)은 표시부(281)를 가진다. 표시부(281)는 표시 모듈(280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(284)에 제공되는 각 화소로부터의 광을 시인할 수 있는 영역이다.
도 27의 (B)는 기판(291) 측의 구성을 모식적으로 나타낸 사시도이다. 기판(291) 위에는 회로부(282)와, 회로부(282) 위의 화소 회로부(283)와, 화소 회로부(283) 위의 화소부(284)가 적층되어 있다. 또한 기판(291) 위의 화소부(284)와 중첩되지 않은 부분에 FPC(290)에 접속하기 위한 단자부(285)가 제공되어 있다. 단자부(285)와 회로부(282)는 복수의 배선으로 구성되는 배선부(286)를 통하여 전기적으로 접속되어 있다.
화소부(284)는 매트릭스상으로 배열된 복수의 화소(284a)를 가진다. 도 27의 (B)의 오른쪽에 하나의 화소(284a)의 확대도를 나타내었다. 화소(284a)는 적색광을 방출하는 발광 디바이스(110R), 녹색광을 방출하는 발광 디바이스(110G), 청색광을 방출하는 발광 디바이스(110B), 및 수광 디바이스(150)를 가진다.
화소 회로부(283)는 매트릭스상으로 배열된 복수의 화소 회로(283a)를 가진다.
하나의 화소 회로(283a)는 하나의 화소(284a)가 가지는 복수의 소자의 구동을 제어하는 회로이다. 하나의 화소 회로(283a)에 소자의 구동을 제어하는 회로가 5개 제공되는 구성으로 하여도 좋다. 예를 들어 화소 회로(283a)는 하나의 발광 디바이스에 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 적어도 가지는 구성으로 할 수 있다. 이때 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스에는 소스 신호가 입력된다. 이에 의하여 액티브 매트릭스형 표시 장치가 실현된다.
회로부(282)는 화소 회로부(283)의 각 화소 회로(283a)를 구동하는 회로를 가진다. 예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽을 가지는 것이 바람직하다. 이들 외에, 연산 회로, 메모리 회로, 및 전원 회로 등 중 적어도 하나를 가져도 좋다.
FPC(290)는 외부로부터 회로부(282)에 비디오 신호 또는 전원 전위 등을 공급하기 위한 배선으로서 기능한다. 또한 FPC(290) 위에 IC가 실장되어도 좋다.
표시 모듈(280)은 화소부(284)의 아래쪽에 화소 회로부(283) 및 회로부(282) 중 한쪽 또는 양쪽이 적층된 구성으로 할 수 있기 때문에, 표시부(281)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 표시부(281)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(284a)를 매우 높은 밀도로 배치할 수 있어 표시부(281)의 정세도를 매우 높게 할 수 있다. 예를 들어 표시부(281)에는 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더 바람직하게는 6000ppi 이상이고 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(284a)가 배치되는 것이 바람직하다.
이러한 표시 모듈(280)은 정세도가 매우 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어 렌즈를 통하여 표시 모듈(280)의 표시부를 시인하는 구성의 경우에도, 표시 모듈(280)은 정세도가 매우 높은 표시부(281)를 가지기 때문에 렌즈로 표시부를 확대하여도 화소가 시인되지 않아, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 모듈(280)은 이에 한정되지 않고, 비교적 소형의 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 예를 들어 손목시계 등의 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
[표시 장치(100A)]
도 28에 나타낸 표시 장치(100A)는 기판(301), 발광 디바이스(110R), 발광 디바이스(110G), 수광 디바이스(150), 용량 소자(240), 및 트랜지스터(310)를 가진다.
기판(301)은 도 27의 (A) 및 (B)에서의 기판(291)에 상당한다. 기판(301)으로부터 절연층(255b)까지의 적층 구조가 실시형태 1에서의 기판(101)에 상당한다.
트랜지스터(310)는 기판(301)에 채널 형성 영역을 가지는 트랜지스터이다. 기판(301)으로서는 예를 들어 단결정 실리콘 기판 등의 반도체 기판을 사용할 수 있다. 트랜지스터(310)는 기판(301)의 일부, 도전층(311), 저저항 영역(312), 절연층(313), 및 절연층(314)을 가진다. 도전층(311)은 게이트 전극으로서 기능한다. 절연층(313)은 기판(301)과 도전층(311) 사이에 위치하고 게이트 절연층으로서 기능한다. 저저항 영역(312)은 기판(301)에 불순물이 도핑된 영역이고 소스 및 드레인으로서 기능한다. 절연층(314)은 도전층(311)의 측면을 덮어 제공된다.
기판(301)에 매립되도록, 인접한 2개의 트랜지스터(310) 사이에 소자 분리층(315)이 제공되어 있다.
트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 용량 소자(240)가 제공되어 있다.
용량 소자(240)는 도전층(241)과, 도전층(245)과, 이들 사이에 위치하는 절연층(243)을 가진다. 도전층(241)은 용량 소자(240)의 한쪽 전극으로서 기능하고, 도전층(245)은 용량 소자(240)의 다른 쪽 전극으로서 기능하고, 절연층(243)은 용량 소자(240)의 유전체로서 기능한다.
도전층(241)은 절연층(261) 위에 제공되고, 절연층(254)에 매립되어 있다. 도전층(241)은 절연층(261)에 매립된 플러그(271)를 통하여 트랜지스터(310)의 소스 또는 드레인에 전기적으로 접속되어 있다. 절연층(243)은 도전층(241)을 덮어 제공된다. 도전층(245)은 절연층(243)을 개재하여 도전층(241)과 중첩되는 영역에 제공되어 있다.
용량 소자(240)를 덮어 절연층(255a)이 제공되고, 절연층(255a) 위에 절연층(255b)이 제공되어 있다.
절연층(255a) 및 절연층(255b)에는 각각 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 각종 무기 절연막을 적합하게 사용할 수 있다. 절연층(255a)으로서는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 산화 절연막 또는 산화질화 절연막을 사용하는 것이 바람직하다. 절연층(255b)으로서는 질화 실리콘막, 질화산화 실리콘막 등의 질화 절연막 또는 질화산화 절연막을 사용하는 것이 바람직하다. 더 구체적으로는, 절연층(255a)으로서 산화 실리콘막을 사용하고, 절연층(255b)으로서 질화 실리콘막을 사용하는 것이 바람직하다. 절연층(255b)은 에칭 보호막으로서의 기능을 가지는 것이 바람직하다. 또는 절연층(255a)으로서 질화 절연막 또는 질화산화 절연막을 사용하고, 절연층(255b)으로서 산화 절연막 또는 산화질화 절연막을 사용하여도 좋다. 본 실시형태에서는 절연층(255b)에 오목부가 제공된 예를 나타내지만, 절연층(255b)에는 오목부가 제공되지 않아도 된다.
절연층(255b) 위에 발광 디바이스(110R), 발광 디바이스(110G), 및 수광 디바이스(150)가 제공되어 있다. 발광 디바이스(110R), 발광 디바이스(110G), 및 수광 디바이스(150)에는 각각 실시형태 1에 나타낸 발광 디바이스 및 수광 디바이스의 구성을 적용할 수 있다. 인접한 발광 디바이스 사이, 및 인접한 발광 디바이스와 수광 디바이스 사이에 절연물이 제공된다. 도 28에는 상기 영역에 절연층(182a)과, 절연층(182a) 위의 절연층(182b)이 제공된 구성을 나타내었다.
발광 디바이스의 전극(111a), 전극(111b), 및 전극(111d)은 절연층(255a), 절연층(255b)에 매립된 플러그(256), 절연층(254)에 매립된 도전층(241), 및 절연층(261)에 매립된 플러그(271)를 통하여 트랜지스터(310)의 소스 또는 드레인에 전기적으로 접속되어 있다. 절연층(255b)의 상면의 높이와 플러그(256)의 상면의 높이는 일치 또는 실질적으로 일치한다. 플러그에는 각종 도전 재료를 사용할 수 있다.
발광 디바이스(110R), 발광 디바이스(110G), 및 수광 디바이스(150) 위에는 보호층(131)이 제공되어 있다. 보호층(131) 위에는 수지층(122)에 의하여 기판(120)이 접합되어 있다. 발광 디바이스로부터 기판(120)까지의 구성 요소에 관한 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다. 기판(120)은 도 27의 (A)에서의 기판(292)에 상당한다.
전극(111a), 전극(111b), 및 전극(111d) 각각의 상면 단부는 절연층으로 덮여 있지 않다. 그러므로 인접한 발광 디바이스 사이의 간격을 매우 좁게 할 수 있다. 따라서 고정세 또는 고해상도의 표시 장치로 할 수 있다.
도 4의 (B) 등에는 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)가 각각 다른 구성의 EL층(175R), EL층(175G), 및 EL층(175B)을 가지는 예를 나타내었지만, EL층(175R), EL층(175G), 및 EL층(175B)은 동일한 구성을 가져도 좋다.
예를 들어 발광 디바이스(110R), 발광 디바이스(110G), 및 발광 디바이스(110B)가 모두 백색광을 방출하는 구성으로 할 수 있다. 또한 발광 디바이스(110)와 중첩되는 영역에 착색층을 제공하여도 좋다. 발광 디바이스(110R)와 중첩되는 영역에 적색광을 투과시키는 착색층을 제공함으로써, 발광 디바이스(110R)로부터의 발광은 상기 착색층을 통하여 표시 장치의 외부로 적색광으로서 추출된다. 마찬가지로, 발광 디바이스(110G)와 중첩되는 영역에 녹색광을 투과시키는 착색층을 제공함으로써, 발광 디바이스(110G)로부터의 발광은 상기 착색층을 통하여 표시 장치의 외부로 녹색광으로서 추출된다. 발광 디바이스(110B)와 중첩되는 영역에 청색광을 투과시키는 착색층을 제공함으로써, 발광 디바이스(110B)로부터의 발광은 상기 착색층을 통하여 표시 장치의 외부로 청색광으로서 추출된다.
<표시 장치(100B)>
도 29에 나타낸 표시 장치(100B)는 각각 반도체 기판에 채널이 형성되는 트랜지스터(310A)와 트랜지스터(310B)가 적층된 구성을 가진다. 또한 이후의 표시 장치에 대한 설명에서는 앞에서 설명한 표시 장치와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
표시 장치(100B)는 트랜지스터(310B), 용량 소자(240), 발광 디바이스가 제공된 기판(301B)과, 트랜지스터(310A)가 제공된 기판(301A)이 접합된 구성을 가진다.
여기서 기판(301B)의 하면에 절연층(345)을 제공하는 것이 바람직하다. 또한 기판(301A) 위에 제공된 절연층(261) 위에 절연층(346)을 제공하는 것이 바람직하다. 절연층(345), 절연층(346)은 보호층으로서 기능하는 절연층이고, 기판(301B) 및 기판(301A)으로 불순물이 확산되는 것을 억제할 수 있다. 절연층(345) 및 절연층(346)에는 보호층(131) 또는 절연층(332)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
기판(301B)에는 기판(301B) 및 절연층(345)을 관통하는 플러그(343)가 제공된다. 여기서 플러그(343)의 측면을 덮어 절연층(344)을 제공하는 것이 바람직하다. 절연층(344)은 보호층으로서 기능하는 절연층이고, 기판(301B)으로 불순물이 확산되는 것을 억제할 수 있다. 절연층(344)으로서는 보호층(131)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
기판(301B)의 이면(기판(120) 측과는 반대 측의 표면) 측이며 절연층(345)의 아래에 도전층(342)이 제공된다. 도전층(342)은 절연층(335)에 매립되도록 제공되는 것이 바람직하다. 또한 도전층(342)과 절연층(335)의 하면은 평탄화되어 있는 것이 바람직하다. 여기서 도전층(342)은 플러그(343)와 전기적으로 접속된다.
한편으로, 기판(301A)에는 절연층(346) 위에 도전층(341)이 제공되어 있다. 도전층(341)은 절연층(336)에 매립되도록 제공되는 것이 바람직하다. 또한 도전층(341)과 절연층(336)의 상면은 평탄화되어 있는 것이 바람직하다.
도전층(341)과 도전층(342)이 접합됨으로써 기판(301A)과 기판(301B)이 전기적으로 접속된다. 여기서 도전층(342)과 절연층(335)으로 형성되는 면과 도전층(341)과 절연층(336)으로 형성되는 면의 평탄성을 향상시켜 둠으로써, 도전층(341)과 도전층(342)의 접합을 양호하게 할 수 있다.
도전층(341) 및 도전층(342)에는 같은 도전 재료를 사용하는 것이 바람직하다. 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, 및 W에서 선택되는 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 특히 도전층(341) 및 도전층(342)에 구리를 사용하는 것이 바람직하다. 이에 의하여 Cu-Cu 직접 접합 기술(Cu(구리)의 패드끼리를 접속함으로써 전기적 도통을 도모하는 기술)을 적용할 수 있다.
[표시 장치(100C)]
도 30에 나타낸 표시 장치(100C)는 도전층(341)과 도전층(342)을 범프(347)를 통하여 접합하는 구성을 가진다.
도 30에 나타낸 바와 같이, 도전층(341)과 도전층(342) 사이에 범프(347)를 제공함으로써 도전층(341)과 도전층(342)을 전기적으로 접속할 수 있다. 범프(347)는 예를 들어 금(Au), 니켈(Ni), 인듐(In), 주석(Sn) 등을 포함하는 도전 재료를 사용하여 형성할 수 있다. 또한 예를 들어 범프(347)로서 땜납을 사용하는 경우가 있다. 또한 절연층(345)과 절연층(346) 사이에 접착층(348)을 제공하여도 좋다. 또한 범프(347)를 제공하는 경우, 절연층(335) 및 절연층(336)을 제공하지 않는 구성으로 하여도 좋다.
[표시 장치(100D)]
도 31에 나타낸 표시 장치(100D)는 트랜지스터의 구성이 표시 장치(100A)와 주로 다르다.
트랜지스터(320)는 채널이 형성되는 반도체층에 금속 산화물(산화물 반도체라고도 함)이 적용된 트랜지스터(OS 트랜지스터라고 기재함)이다.
트랜지스터(320)는 반도체층(321), 절연층(323), 도전층(324), 한 쌍의 도전층(325), 절연층(326), 및 도전층(327)을 가진다.
기판(331)은 도 27의 (A) 및 (B)에서의 기판(291)에 상당한다. 기판(331)으로부터 절연층(255b)까지의 적층 구조가 실시형태 1에서의 기판(101)에 상당한다. 기판(331)으로서는 절연성 기판 또는 반도체 기판을 사용할 수 있다.
기판(331) 위에 절연층(332)이 제공되어 있다. 절연층(332)은 기판(331)으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것, 그리고 반도체층(321)으로부터 절연층(332) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(332)으로서는, 예를 들어 산화 알루미늄막, 산화 하프늄막, 질화 실리콘막 등, 산화 실리콘막보다 수소 또는 산소가 확산되기 어려운 막을 사용할 수 있다.
절연층(332) 위에 도전층(327)이 제공되고, 도전층(327)을 덮어 절연층(326)이 제공되어 있다. 도전층(327)은 트랜지스터(320)의 제 1 게이트 전극으로서 기능하고, 절연층(326)의 일부는 제 1 게이트 절연층으로서 기능한다. 절연층(326)에서 적어도 반도체층(321)과 접하는 부분에는, 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 절연층(326)의 상면은 평탄화되어 있는 것이 바람직하다.
반도체층(321)은 절연층(326) 위에 제공된다. 반도체층(321)은 반도체 특성을 가지는 금속 산화물(산화물 반도체)막을 가지는 것이 바람직하다. 한 쌍의 도전층(325)은 반도체층(321) 위에 접하여 제공되고, 소스 전극 및 드레인 전극으로서 기능한다.
한 쌍의 도전층(325)의 상면 및 측면, 그리고 반도체층(321)의 측면 등을 덮어 절연층(328)이 제공되고, 절연층(328) 위에 절연층(264)이 제공되어 있다. 절연층(328)은 절연층(264) 등으로부터 반도체층(321)으로 물 또는 수소 등의 불순물이 확산되는 것, 그리고 반도체층(321)으로부터 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(328)으로서는 절연층(332)과 같은 절연막을 사용할 수 있다.
절연층(328) 및 절연층(264)에는 반도체층(321)에 도달하는 개구가 제공되어 있다. 상기 개구의 내부에는, 절연층(264), 절연층(328), 및 도전층(325)의 측면, 그리고 반도체층(321)의 상면과 접하는 절연층(323)과, 도전층(324)이 매립되어 있다. 도전층(324)은 제 2 게이트 전극으로서 기능하고, 절연층(323)은 제 2 게이트 절연층으로서 기능한다.
도전층(324)의 상면, 절연층(323)의 상면, 및 절연층(264)의 상면은 각각 높이가 일치 또는 실질적으로 일치하도록 평탄화 처리가 실시되고, 이들을 덮어 절연층(329) 및 절연층(265)이 제공되어 있다.
절연층(264) 및 절연층(265)은 층간 절연층으로서 기능한다. 절연층(329)은 절연층(265) 등으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것을 방지하는 배리어층으로서 기능한다. 절연층(329)으로서는 절연층(328) 및 절연층(332)과 같은 절연막을 사용할 수 있다.
한 쌍의 도전층(325) 중 한쪽에 전기적으로 접속되는 플러그(274)는 절연층(265), 절연층(329), 절연층(264), 및 절연층(328)에 매립되도록 제공되어 있다. 여기서 플러그(274)는 절연층(265), 절연층(329), 절연층(264), 및 절연층(328) 각각의 개구의 측면 및 도전층(325)의 상면의 일부를 덮는 도전층(274a)과, 도전층(274a)의 상면과 접하는 도전층(274b)을 가지는 것이 바람직하다. 이때 도전층(274a)에는 수소 및 산소가 확산되기 어려운 도전 재료를 사용하는 것이 바람직하다.
<표시 장치(100E)>
도 32에 나타낸 표시 장치(100E)는 각각 채널이 형성되는 반도체에 산화물 반도체를 가지는 트랜지스터(320A)와 트랜지스터(320B)가 적층된 구성을 가진다.
트랜지스터(320A), 트랜지스터(320B), 및 그 주변의 구성에 대해서는 상기 표시 장치(100D)를 원용할 수 있다.
또한 여기서는 산화물 반도체를 가지는 트랜지스터를 2개 적층하는 구성으로 하였지만 이에 한정되지 않는다. 예를 들어 3개 이상의 트랜지스터를 적층하는 구성으로 하여도 좋다.
<표시 장치(100F)>
도 33에 나타낸 표시 장치(100F)는 기판(301)에 채널이 형성되는 트랜지스터(310)와, 채널이 형성되는 반도체층에 금속 산화물을 포함하는 트랜지스터(320)가 적층된 구성을 가진다.
트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 도전층(251)이 제공되어 있다. 또한 도전층(251)을 덮어 절연층(262)이 제공되고, 절연층(262) 위에 도전층(252)이 제공되어 있다. 도전층(251) 및 도전층(252)은 각각 배선으로서 기능한다. 또한 도전층(252)을 덮어 절연층(263) 및 절연층(332)이 제공되고, 절연층(332) 위에 트랜지스터(320)가 제공되어 있다. 또한 트랜지스터(320)를 덮어 절연층(265)이 제공되고, 절연층(265) 위에 용량 소자(240)가 제공되어 있다. 용량 소자(240)와 트랜지스터(320)는 플러그(274)를 통하여 전기적으로 접속되어 있다.
트랜지스터(320)는 화소 회로를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310)는 화소 회로를 구성하는 트랜지스터 또는 상기 화소 회로를 구동하기 위한 구동 회로(게이트선 구동 회로, 소스선 구동 회로)를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310) 및 트랜지스터(320)는 연산 회로 또는 기억 회로 등의 각종 회로를 구성하는 트랜지스터로서 사용될 수 있다.
이러한 구성으로 함으로써, 발광 디바이스의 바로 아래에 화소 회로뿐만 아니라 구동 회로 등도 형성할 수 있기 때문에, 표시 영역의 주변에 구동 회로를 제공하는 경우에 비하여 표시 장치를 소형화할 수 있다.
<표시 장치(100G)>
도 34는 표시 장치(100G)의 사시도이고, 도 35의 (A)는 표시 장치(100G)의 단면도이다.
표시 장치(100G)는 기판(152)과 기판(151)이 접합된 구성을 가진다. 도 34에서는 기판(152)을 파선으로 나타내었다.
표시 장치(100G)는 표시부(162), 접속부(140), 회로(164), 배선(165) 등을 가진다. 도 34에는 표시 장치(100G)에 IC(173) 및 FPC(172)가 실장된 예를 나타내었다. 그러므로 도 34에 나타낸 구성은 표시 장치(100G), IC(집적 회로), 및 FPC를 가지는 표시 모듈이라고도 할 수 있다.
접속부(140)는 표시부(162)의 외측에 제공된다. 접속부(140)는 표시부(162)의 1변 또는 복수의 변을 따라 제공할 수 있다. 접속부(140)는 하나이어도 좋고 복수이어도 좋다. 도 34에는 표시부의 4변을 둘러싸도록 접속부(140)가 제공되어 있는 예를 나타내었다. 접속부(140)에서는 발광 디바이스의 공통 전극과 도전층이 전기적으로 접속되어 있고 공통 전극에 전위를 공급할 수 있다.
회로(164)로서는 예를 들어 주사선 구동 회로를 사용할 수 있다.
배선(165)은 표시부(162) 및 회로(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(172)를 통하여 외부 또는 IC(173)로부터 배선(165)에 입력된다.
도 34에는 COG(Chip On Glass) 방식 또는 COF(Chip on Film) 방식 등으로 기판(151)에 IC(173)가 제공된 예를 나타내었다. IC(173)로서는 예를 들어 주사선 구동 회로 또는 신호선 구동 회로 등을 가지는 IC를 적용할 수 있다. 또한 표시 장치(100G) 및 표시 모듈에는 IC가 제공되지 않아도 된다. 또한 IC를 COF 방식 등으로 FPC에 실장하여도 좋다.
도 35의 (A)는 표시 장치(100G) 중 FPC(172)를 포함하는 영역의 일부, 회로(164)의 일부, 표시부(162)의 일부, 접속부(140)의 일부, 및 단부를 포함하는 영역의 일부를 각각 절단한 경우의 단면의 일례를 나타낸 것이다.
도 35의 (A)에 나타낸 표시 장치(100G)는 기판(151)과 기판(152) 사이에 트랜지스터(201), 트랜지스터(205), 발광 디바이스(110R), 발광 디바이스(110G), 및 수광 디바이스(150) 등을 가진다.
발광 디바이스(110R), 발광 디바이스(110G), 및 수광 디바이스(150)는 화소 전극의 구성이 다른 점 이외는 각각 실시형태 1을 참조할 수 있다.
발광 디바이스(110R)는 도전층(113a)과, 도전층(113a) 위의 도전층(126a)과, 도전층(126a) 위의 도전층(127a)을 가진다. 도전층(113a), 도전층(126a), 및 도전층(127a)을 모두 화소 전극이라고 부를 수도 있고, 일부를 화소 전극이라고 부를 수도 있다.
발광 디바이스(110G)는 도전층(113b)과, 도전층(113b) 위의 도전층(126b)과, 도전층(126b) 위의 도전층(127b)을 가진다.
수광 디바이스(150)는 도전층(113d)과, 도전층(113d) 위의 도전층(126d)과, 도전층(126d) 위의 도전층(127d)을 가진다.
도전층(113a)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)가 가지는 도전층(222b)과 접속되어 있다. 도전층(113a)의 단부보다 외측에 도전층(126a)의 단부가 위치한다. 도전층(126a)의 단부와 도전층(127a)의 단부는 정렬되거나 실질적으로 정렬된다. 예를 들어 도전층(113a) 및 도전층(126a)에 반사 전극으로서 기능하는 도전층을 사용하고, 도전층(127a)에 투명 전극으로서 기능하는 도전층을 사용할 수 있다.
발광 디바이스(110G)에서의 도전층(113b), 도전층(126b), 및 도전층(127b), 그리고 수광 디바이스(150)에서의 도전층(113d), 도전층(126d), 및 도전층(127d)에 대해서는 각각 도전층(113a), 도전층(126a), 및 도전층(127a)의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
도전층(113a), 도전층(113b), 및 도전층(113d)에는 절연층(214)에 제공된 개구를 덮도록 오목부가 형성된다. 상기 오목부에는 층(184)이 매립되어 있다.
층(184)은 도전층(113a), 도전층(113b), 및 도전층(113d)의 오목부를 평탄화하는 기능을 가진다. 도전층(113a), 도전층(113b), 도전층(113d), 및 층(184) 위에는 도전층(113a), 도전층(113b), 및 도전층(113d)과 전기적으로 접속되는 도전층(126a), 도전층(126b), 도전층(126d)이 제공되어 있다. 따라서 도전층(113a), 도전층(113b), 및 도전층(113d)의 오목부와 중첩되는 영역도 발광 영역으로서 사용할 수 있고 화소의 개구율을 높일 수 있다.
층(184)은 절연층이어도 좋고, 도전층이어도 좋다. 층(184)에는 각종 무기 절연 재료, 유기 절연 재료, 및 도전 재료를 적절히 사용할 수 있다. 특히 층(184)은 절연 재료를 사용하여 형성되는 것이 바람직하다.
층(184)으로서는 유기 재료를 가지는 절연층을 적합하게 사용할 수 있다. 예를 들어 층(184)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 적용할 수 있다. 또한 층(184)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
감광성 수지를 사용함으로써, 노광 및 현상의 공정만으로 층(184)을 제작할 수 있어, 드라이 에칭 또는 웨트 에칭 등으로 인한 도전층(113a), 도전층(113b), 및 도전층(113d)의 표면에 대한 영향을 저감할 수 있다. 또한 네거티브형 감광성 수지를 사용하여 층(184)을 형성함으로써, 절연층(214)의 개구의 형성에 사용하는 포토마스크(노광 마스크)와 동일한 포토마스크를 사용하여 층(184)을 형성할 수 있는 경우가 있다.
또한 도 35의 (A)에는 층(184)의 상면이 평탄부를 가지는 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 층(184)의 상면은 예를 들어 단면에서 보았을 때 중앙 및 그 근방이 오목한 형상, 즉 오목 곡면을 가지는 구성으로 하여도 좋다. 또는 층(184)의 상면은 단면에서 보았을 때 중앙 및 그 근방이 볼록한 형상, 즉 볼록 곡면을 가지는 형상으로 하여도 좋다. 또는 층(184)의 상면은 볼록 곡면 및 오목 곡면 중 한쪽 또는 양쪽을 가져도 좋다. 층(184)의 상면이 가지는 볼록 곡면 및 오목 곡면의 개수는 각각 한정되지 않고, 하나 또는 복수로 할 수 있다.
층(184)의 상면의 높이와 도전층(113)의 상면의 높이는 일치 또는 실질적으로 일치하여도 좋고, 서로 달라도 좋다. 예를 들어 층(184)의 상면의 높이는 도전층(113)의 상면의 높이보다 낮아도 좋고 높아도 좋다.
도전층(126a)의 상면 및 측면과 도전층(127a)의 상면 및 측면은 EL층(175R)으로 덮여 있다. 마찬가지로 도전층(126b)의 상면 및 측면과 도전층(127b)의 상면 및 측면은 EL층(175G)으로 덮여 있다. 또한 도전층(126d)의 상면 및 측면과 도전층(127d)의 상면 및 측면은 수광층(177)으로 덮여 있다. 따라서 도전층(126a) 및 도전층(126b)이 제공되어 있는 영역 전체를 발광 디바이스(110R) 및 발광 디바이스(110G)의 발광 영역으로서 사용할 수 있기 때문에, 화소의 개구율을 높일 수 있다. 마찬가지로, 도전층(126d)이 제공되어 있는 영역 전체를 수광 디바이스(150)의 수광 영역으로서 사용할 수 있기 때문에, 고감도의 수광 기능을 가지는 표시 장치로 할 수 있다.
EL층(175R), EL층(175G), 및 수광층(177)의 측면은 각각 절연층(182a), 절연층(182b)으로 덮여 있다. EL층(175R)과 절연층(182a) 사이에는 희생층(118a)이 위치한다. 또한 EL층(175G)과 절연층(182a) 사이에는 희생층(118b)이 위치하고, 수광층(177)과 절연층(182a) 사이에는 희생층(128)이 위치한다. EL층(175R), EL층(175G), 수광층(177), 절연층(182a), 및 절연층(182b) 위에 공통 전극(123)이 제공되어 있다. 공통 전극(123)은 각각 복수의 발광 디바이스(110) 및 수광 디바이스(150)에 공통적으로 제공되는 하나의 막이다.
발광 디바이스(110R), 발광 디바이스(110G), 수광 디바이스(150) 위에는 각각 보호층(131)이 제공되어 있다. 보호층(131)과 기판(152)은 접착층(142)에 의하여 접착되어 있다. 발광 디바이스의 밀봉에는 고체 밀봉 구조 또는 중공 밀봉 구조 등을 적용할 수 있다. 도 35의 (A)에서는 기판(152)과 기판(151) 사이의 공간이 접착층(142)으로 충전되는 고체 밀봉 구조가 적용되어 있다. 또는 상기 공간이 비활성 기체(질소 또는 아르곤 등)로 충전되는 중공 밀봉 구조를 적용하여도 좋다. 이때 접착층(142)은 발광 디바이스와 중첩되지 않도록 제공되어도 좋다. 또한 상기 공간은 테두리 형상으로 제공된 접착층(142)과는 다른 수지로 충전되어도 좋다.
접속부(140)에서는 절연층(214) 위에 도전층(186)이 제공되어 있다. 도전층(186)이 도전층(113a), 도전층(113b), 및 도전층(113d)과 같은 도전막을 가공하여 얻어진 도전막, 도전층(126a), 도전층(126b), 및 도전층(126d)과 같은 도전막을 가공하여 얻어진 도전막, 도전층(127a), 도전층(127b), 및 도전층(127d)과 같은 도전막을 가공하여 얻어진 도전막의 적층 구조를 가지는 예를 나타내었다. 도전층(186)의 단부는 희생층(128p), 절연층(182a), 및 절연층(182b)으로 덮여 있다. 또한 도전층(186) 위에 공통 전극(123)이 제공되어 있다. 도전층(186)은 공통 전극(123)과 전기적으로 접속된다. 도전층(186)과 공통 전극(123)은 직접 접하여 전기적으로 접속되어도 좋고, 다른 도전층을 통하여 전기적으로 접속되어도 좋다.
표시 장치(100G)는 톱 이미션형 구조를 가진다. 발광 디바이스로부터 방출되는 광은 기판(152) 측에 사출된다. 기판(152)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 화소 전극은 가시광을 반사하는 재료를 포함하고, 대향 전극(공통 전극(123))은 가시광을 투과시키는 재료를 포함한다.
기판(151)으로부터 절연층(214)까지의 적층 구조가 실시형태 1에서의 기판(101)에 상당한다.
트랜지스터(201) 및 트랜지스터(205)는 모두 기판(151) 위에 형성되어 있다. 이들 트랜지스터는 동일한 재료를 사용하여 동일 공정으로 제작할 수 있다.
기판(151) 위에는 절연층(211), 절연층(213), 절연층(215), 및 절연층(214)이 이 순서대로 제공되어 있다. 절연층(211)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(213)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(215)은 트랜지스터를 덮어 제공된다. 절연층(214)은 트랜지스터를 덮어 제공되고 평탄화층으로서의 기능을 가진다. 또한 게이트 절연층의 개수 및 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 각각 하나이어도 좋고 2개 이상이어도 좋다.
트랜지스터를 덮는 절연층 중 적어도 하나에 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층을 배리어층으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어 표시 장치의 신뢰성을 높일 수 있다.
절연층(211), 절연층(213), 및 절연층(215)으로서는 각각 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
평탄화층으로서 기능하는 절연층(214)에는 유기 절연층이 적합하다. 유기 절연층에 사용할 수 있는 재료로서는, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다. 또한 절연층(214)은 유기 절연층과 무기 절연층의 적층 구조를 가져도 좋다. 절연층(214)의 가장 바깥쪽 층은 에칭 보호층으로서의 기능을 가지는 것이 바람직하다. 이에 의하여, 도전층(113a), 도전층(126a), 또는 도전층(127a) 등의 가공 시에 절연층(214)에 오목부가 형성되는 것을 억제할 수 있다. 또는 절연층(214)에는 도전층(113a), 도전층(126a), 또는 도전층(127a) 등의 가공 시에 오목부가 제공되어도 좋다.
트랜지스터(201) 및 트랜지스터(205)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 소스 및 드레인으로서 기능하는 도전층(222a) 및 도전층(222b), 반도체층(231), 게이트 절연층으로서 기능하는 절연층(213), 그리고 게이트로서 기능하는 도전층(223)을 가진다. 여기서는, 동일한 도전막을 가공하여 얻어지는 복수의 층을 같은 해치 패턴으로 표시하였다. 절연층(211)은 도전층(221)과 반도체층(231) 사이에 위치한다. 절연층(213)은 도전층(223)과 반도체층(231) 사이에 위치한다.
본 실시형태의 표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너형 트랜지스터, 스태거형 트랜지스터, 역스태거형 트랜지스터 등을 사용할 수 있다. 또한 톱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
트랜지스터(201) 및 트랜지스터(205)에는 채널이 형성되는 반도체층을 2개의 게이트로 끼우는 구성이 적용되어 있다. 2개의 게이트를 접속하고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하여도 좋다. 또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어하여도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
트랜지스터의 반도체층은 금속 산화물(산화물 반도체)을 가지는 것이 바람직하다. 즉 본 실시형태의 표시 장치는 OS 트랜지스터를 가지는 것이 바람직하다.
결정성을 가지는 산화물 반도체로서 CAAC(c-axis-aligned crystalline)-OS, nc(nanocrystalline)-OS 등을 들 수 있다.
또는 실리콘을 채널 형성 영역에 사용한 트랜지스터(Si 트랜지스터)를 사용하여도 좋다. 실리콘으로서 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 등을 들 수 있다. 특히 반도체층에 저온 폴리실리콘(LTPS: Low Temperature Poly Silicon)을 가지는 트랜지스터(이하 LTPS 트랜지스터라고도 함)를 사용할 수 있다. LTPS 트랜지스터는 전계 효과 이동도가 높고, 주파수 특성이 양호하다.
LTPS 트랜지스터 등의 Si 트랜지스터를 적용함으로써, 고주파수로 구동할 필요가 있는 회로(예를 들어 소스 드라이버 회로)를 표시부와 동일한 기판 위에 형성할 수 있다. 이로써, 표시 장치에 실장되는 외부 회로를 간략화할 수 있어 부품 비용 및 실장 비용을 삭감할 수 있다.
OS 트랜지스터는 비정질 실리콘을 사용한 트랜지스터에 비하여 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 상태에서의 소스와 드레인 사이의 누설 전류(이하, 오프 전류라고도 함)가 매우 낮기 때문에, 상기 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하는 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써 표시 장치의 소비 전력을 저감할 수 있다.
실온에서의 채널 폭 1μm당 OS 트랜지스터의 오프 전류값은 1aA(1×10-18A) 이하, 1zA(1×10-21A) 이하, 또는 1yA(1×10-24A) 이하로 할 수 있다. 또한 실온에서의 채널 폭 1μm당 Si 트랜지스터의 오프 전류값은 1fA(1×10-15A) 이상 1pA(1×10-12A) 이하이다. 따라서 OS 트랜지스터의 오프 전류는 Si 트랜지스터의 오프 전류보다 10자릿수 정도 낮다고 할 수도 있다.
화소 회로에 포함되는 발광 디바이스의 발광 휘도를 높이고자 하는 경우, 발광 디바이스에 흘리는 전류량을 크게 할 필요가 있다. 이를 위해서는, 화소 회로에 포함되어 있는 구동 트랜지스터의 소스와 드레인 사이의 전압을 높일 필요가 있다. OS 트랜지스터는 Si 트랜지스터보다 소스와 드레인 사이에서의 내압이 높기 때문에, OS 트랜지스터의 소스와 드레인 사이에는 높은 전압을 인가할 수 있다. 따라서 화소 회로에 포함되는 구동 트랜지스터를 OS 트랜지스터로 함으로써, 발광 디바이스에 흐르는 전류의 양을 크게 하여 발광 디바이스의 발광 휘도를 높일 수 있다.
트랜지스터가 포화 영역에서 동작하는 경우, OS 트랜지스터에서는 Si 트랜지스터에서보다 게이트와 소스 사이의 전압의 변화에 대하여 소스와 드레인 사이의 전류의 변화를 작게 할 수 있다. 그러므로 화소 회로에 포함되는 구동 트랜지스터로서 OS 트랜지스터를 적용함으로써, 게이트와 소스 사이의 전압의 변화에 의하여 소스와 드레인 사이를 흐르는 전류를 자세하게 설정할 수 있기 때문에, 발광 디바이스를 흐르는 전류의 양을 제어할 수 있다. 따라서 화소 회로에서의 계조를 증가시킬 할 수 있다.
트랜지스터가 포화 영역에서 동작하는 경우에 흐르는 전류의 포화 특성에 관하여, OS 트랜지스터는 소스와 드레인 사이의 전압이 서서히 높아진 경우에도 Si 트랜지스터보다 안정적인 전류(포화 전류)를 흘릴 수 있다. 그러므로 OS 트랜지스터를 구동 트랜지스터로서 사용함으로써, 예를 들어 EL 디바이스의 전류-전압 특성에 편차가 생긴 경우에도 발광 디바이스로 안정적인 전류를 흘릴 수 있다. 즉 OS 트랜지스터가 포화 영역에서 동작하는 경우, 소스와 드레인 사이의 전압을 높여도 소스와 드레인 사이의 전류는 거의 변화되지 않기 때문에, 발광 디바이스의 발광 휘도를 안정화시킬 수 있다.
상술한 바와 같이, 화소 회로에 포함되는 구동 트랜지스터로서 OS 트랜지스터를 사용함으로써, 예를 들어 흑색 표시 부분이 밝게 표시되는 것을 억제하거나, 발광 휘도를 상승시키거나, 계조를 높이거나, 발광 디바이스의 편차를 억제할 수 있다.
반도체층은 예를 들어 인듐과, 원소 M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택되는 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
특히 반도체층에 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IGZO라고도 기재함)을 사용하는 것이 바람직하다. 또는 인듐, 주석, 및 아연을 포함하는 산화물을 사용하는 것이 바람직하다. 또는 인듐, 갈륨, 주석, 및 아연을 포함하는 산화물을 사용하는 것이 바람직하다. 또는 인듐(In), 알루미늄(Al), 및 아연(Zn)을 포함하는 산화물(IAZO라고도 기재함)을 사용하는 것이 바람직하다. 또는 인듐(In), 알루미늄(Al), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IAGZO라고도 기재함)을 사용하는 것이 바람직하다.
반도체층이 In-M-Zn 산화물로 이루어지는 경우, 상기 In-M-Zn 산화물에서의 In의 원자수비는 M의 원자수비 이상인 것이 바람직하다. 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서, In:M:Zn=1:1:1 또는 그 근방의 조성, In:M:Zn=1:1:1.2 또는 그 근방의 조성, In:M:Zn=1:3:2 또는 그 근방의 조성, In:M:Zn=1:3:4 또는 그 근방의 조성, In:M:Zn=2:1:3 또는 그 근방의 조성, In:M:Zn=3:1:2 또는 그 근방의 조성, In:M:Zn=4:2:3 또는 그 근방의 조성, In:M:Zn=4:2:4.1 또는 그 근방의 조성, In:M:Zn=5:1:3 또는 그 근방의 조성, In:M:Zn=5:1:6 또는 그 근방의 조성, In:M:Zn=5:1:7 또는 그 근방의 조성, In:M:Zn=5:1:8 또는 그 근방의 조성, In:M:Zn=6:1:6 또는 그 근방의 조성, In:M:Zn=5:2:5 또는 그 근방의 조성 등을 들 수 있다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함하는 것이다.
예를 들어 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 4로 하였을 때, Ga의 원자수비가 1 이상 3 이하이고, Zn의 원자수비가 2 이상 4 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 5로 하였을 때, Ga의 원자수비가 0.1보다 크고 2 이하이고, Zn의 원자수비가 5 이상 7 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 1로 하였을 때, Ga의 원자수비가 0.1보다 크고 2 이하이고, Zn의 원자수비가 0.1보다 크고 2 이하인 경우를 포함한다.
회로(164)가 가지는 트랜지스터와 표시부(162)가 가지는 트랜지스터의 구조는 같아도 좋고, 달라도 좋다. 회로(164)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다. 마찬가지로, 표시부(162)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다.
표시부(162)가 가지는 모든 트랜지스터를 OS 트랜지스터로 하여도 좋고, 표시부(162)가 가지는 모든 트랜지스터를 Si 트랜지스터로 하여도 좋고, 표시부(162)가 가지는 트랜지스터의 일부를 OS 트랜지스터로 하고 나머지를 Si 트랜지스터로 하여도 좋다.
예를 들어 표시부(162)에 LTPS 트랜지스터와 OS 트랜지스터의 양쪽을 사용함으로써, 소비 전력이 낮고 구동 능력이 높은 표시 장치를 실현할 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합하는 구성을 LTPO라고 부르는 경우가 있다. 또한 더 적합한 예로서 배선 사이의 도통, 비도통을 제어하기 위한 스위치로서 기능하는 트랜지스터 등으로서 OS 트랜지스터를 적용하고, 전류를 제어하는 트랜지스터 등으로서 LTPS 트랜지스터를 적용하는 것이 바람직하다.
예를 들어 표시부(162)가 가지는 트랜지스터 중 하나는 발광 디바이스에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능하고, 구동 트랜지스터라고 부를 수도 있다. 구동 트랜지스터의 소스 및 드레인 중 한쪽은 발광 디바이스의 화소 전극에 전기적으로 접속된다. 상기 구동 트랜지스터로서는 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이에 의하여, 화소 회로에서 발광 디바이스에 흐르는 전류를 크게 할 수 있다.
한편으로, 표시부(162)가 가지는 트랜지스터 중 다른 하나는 화소의 선택, 비선택을 제어하기 위한 스위치로서 기능하고, 선택 트랜지스터라고 부를 수도 있다. 선택 트랜지스터의 게이트는 게이트선에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 소스선(신호선)에 전기적으로 접속된다. 선택 트랜지스터로서는 OS 트랜지스터를 적용하는 것이 바람직하다. 이에 의하여, 프레임 주파수를 매우 작게(예를 들어 1fps 이하) 하여도 화소의 계조를 유지할 수 있기 때문에, 정지 화상을 표시하는 경우에 드라이버를 정지함으로써 소비 전력을 저감할 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치는 높은 개구율과, 높은 정세도와, 높은 표시 품질과, 낮은 소비 전력을 모두 가질 수 있다.
도 35의 (B) 및 (C)에 트랜지스터의 다른 구성예를 나타내었다.
트랜지스터(209) 및 트랜지스터(210)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 채널 형성 영역(231i) 및 한 쌍의 저저항 영역(231n)을 가지는 반도체층(231), 한 쌍의 저저항 영역(231n) 중 한쪽에 접속되는 도전층(222a), 한 쌍의 저저항 영역(231n) 중 다른 쪽에 접속되는 도전층(222b), 게이트 절연층으로서 기능하는 절연층(225), 게이트로서 기능하는 도전층(223), 그리고 도전층(223)을 덮는 절연층(215)을 가진다. 절연층(211)은 도전층(221)과 채널 형성 영역(231i) 사이에 위치한다. 절연층(225)은 적어도 도전층(223)과 채널 형성 영역(231i) 사이에 위치한다. 또한 트랜지스터를 덮는 절연층(218)을 제공하여도 좋다.
도 35의 (B)에는, 트랜지스터(209)에서 절연층(225)이 반도체층(231)의 상면 및 측면을 덮는 예를 나타내었다. 도전층(222a) 및 도전층(222b)은 각각 절연층(225) 및 절연층(215)에 제공된 개구를 통하여 저저항 영역(231n)에 접속된다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
한편으로, 도 35의 (C)에 나타낸 트랜지스터(210)에서는 절연층(225)은 반도체층(231)의 채널 형성 영역(231i)과 중첩되고, 저저항 영역(231n)과는 중첩되지 않는다. 예를 들어 도전층(223)을 마스크로서 사용하여 절연층(225)을 가공함으로써, 도 35의 (C)에 나타낸 구조를 제작할 수 있다. 도 35의 (C)에서는 절연층(225) 및 도전층(223)을 덮어 절연층(215)이 제공되고, 절연층(215)의 개구를 통하여 도전층(222a) 및 도전층(222b)이 각각 저저항 영역(231n)에 접속되어 있다.
기판(151)에서 기판(152)과 중첩되지 않은 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)에 전기적으로 접속되어 있다. 도전층(166)이 도전층(113a), 도전층(113b), 및 도전층(113d)과 같은 도전막을 가공하여 얻어진 도전막, 도전층(126a), 도전층(126b), 및 도전층(126d)과 같은 도전막을 가공하여 얻어진 도전막, 도전층(127a), 도전층(127b), 및 도전층(127d)과 같은 도전막을 가공하여 얻어진 도전막의 적층 구조를 가지는 예를 나타내었다. 접속부(204)의 상면에서는 도전층(166)이 노출되어 있다. 이에 의하여, 접속부(204)와 FPC(172)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
기판(152)의 기판(151) 측의 면에는 차광층(117)을 제공하는 것이 바람직하다. 차광층(117)은 인접한 발광 디바이스 사이, 접속부(140), 및 회로(164) 등에 제공될 수 있다. 또한 기판(152)의 외측에는 각종 광학 부재를 배치할 수 있다.
발광 디바이스를 덮는 보호층(131)을 제공함으로써, 발광 디바이스에 물 등의 불순물이 들어가는 것을 억제하여 발광 디바이스의 신뢰성을 높일 수 있다.
기판(151) 및 기판(152)에는 각각 기판(120)에 사용할 수 있는 재료를 적용할 수 있다.
접착층(142)에는 수지층(122)에 사용할 수 있는 재료를 적용할 수 있다.
접속층(242)에는 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
<표시 장치(100H)>
표시 장치(100G)의 변형예를 도 36에 나타내었다. 표시 장치(100H)는 기판(151) 대신에 기판(153), 접착층(159), 및 절연층(212)을 가지는 점, 및 기판(152) 대신에 기판(154), 접착층(160), 및 절연층(158)을 가지는 점에서 표시 장치(100G)와 주로 다르다.
표시 장치(100H)에서는 기판(153)과 절연층(212)이 접착층(159)에 의하여 접합되어 있다. 또한 기판(154)과 절연층(158)이 접착층(160)에 의하여 접합되어 있다.
도 36에는 수광 디바이스(150)와 중첩되는 영역에 자외광을 차단하는 필터(149)가 제공되어 있는 구성을 나타내었다. 또한 필터(149)를 제공하지 않는 구성으로 할 수도 있다.
도 36에 나타낸 표시 장치(100H)를 제작할 때, 우선 절연층(212), 각 트랜지스터, 발광 디바이스(110), 및 수광 디바이스(150) 등이 제공되는 제 1 제작 기판과, 절연층(158), 차광층(117), 및 필터(149) 등이 제공되는 제 2 제작 기판을 접착층(142)에 의하여 접합한다. 그리고 제 1 제작 기판을 박리하여 노출된 면에 접착층(159)을 사용하여 기판(153)을 접합한다. 이로써 제 1 제작 기판 위에 형성한 각 구성 요소를 기판(153)으로 전치한다. 또한 제 2 제작 기판을 박리하여 노출된 면에 접착층(160)을 사용하여 기판(154)을 접합한다. 이로써 제 2 제작 기판 위에 형성한 각 구성 요소를 기판(154)으로 전치한다. 기판(153) 및 기판(154)은 각각 가요성을 가지는 것이 바람직하다. 이로써 표시 장치(100H)가 가요성을 가질 수 있다. 즉 표시 장치(100H)를 플렉시블 디스플레이로 할 수 있다.
절연층(212) 및 절연층(158)에는 각각 절연층(211), 절연층(213), 및 절연층(215)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스에 대하여 설명한다.
<발광 디바이스의 구성예>
도 37의 (A)에 나타낸 바와 같이, 발광 디바이스는 한 쌍의 전극(전극(672), 전극(688)) 사이에 EL층(686)을 가진다. EL층(686)은 층(4420), 발광층(4411), 층(4430) 등의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층) 등을 가질 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 가진다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 가지는 구성은 단일의 발광 유닛으로서 기능할 수 있고, 본 명세서에서는 도 37의 (A)의 구성을 싱글 구조라고 부른다.
도 37의 (B)는 도 37의 (A)에 나타낸 발광 디바이스가 가지는 EL층(686)의 변형예이다. 구체적으로는, 도 37의 (B)에 나타낸 발광 디바이스는 전극(672) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 전극(688)을 가진다. 예를 들어 전극(672)을 양극으로 하고 전극(688)을 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 전극(672)을 음극으로 하고 전극(688)을 양극으로 한 경우, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이러한 층 구조로 함으로써, 발광층(4411)에 캐리어를 효율적으로 주입하고, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있다.
또한 도 37의 (C)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 발광층(4413))이 제공되는 구성도 싱글 구조의 베리에이션이다.
도 37의 (D)에 나타낸 바와 같이, 복수의 발광 유닛(EL층(686a), EL층(686b))이 중간층(전하 발생층)(4440)을 사이에 두고 직렬로 접속된 구성을 본 명세서에서는 탠덤 구조라고 부른다. 또한 본 명세서 등에서는, 도 37의 (D)에 나타낸 구성을 탠덤 구조라고 부르지만, 이에 한정되지 않고, 예를 들어 탠덤 구조를 스택 구조라고 불러도 좋다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 디바이스로 할 수 있다.
또한 도 37의 (C) 및 (D)에서도, 도 37의 (B)에 나타낸 바와 같이, 층(4420)과 층(4430)은 2개 이상의 층으로 이루어지는 적층 구조를 가져도 좋다.
발광 디바이스의 발광색은 EL층(686)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 디바이스가 마이크로캐비티 구조를 가짐으로써, 색 순도를 더 높일 수 있다.
백색광을 방출하는 발광 디바이스는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 2종류의 발광 물질 각각의 발광이 보색 관계가 되는 발광 물질을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색이 보색 관계가 되도록 함으로써, 발광 디바이스 전체로서 백색 발광하는 발광 디바이스를 얻을 수 있다. 3종류 이상의 발광 물질을 사용하는 경우에는, 각각의 발광색이 혼합되어 발광 디바이스 전체로서 백색 발광하는 구성으로 하면 좋다. 또한 3개 이상의 발광층을 가지는 발광 디바이스의 경우도 마찬가지이다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), O(주황색) 등의 광을 방출하는 발광 물질을 2개 이상 포함하는 것이 바람직하다. 또는 발광 물질을 2개 이상 가지고, 각 발광 물질의 발광은 R, G, B 중 2개 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 수발광 디바이스의 구성에 대하여 설명한다. 상술한 표시 장치에 수발광 디바이스를 더한 구성으로 할 수 있다. 또는 수광 디바이스를 수발광 디바이스로 교체한 구성으로 할 수 있다. 본 발명의 일 형태의 표시 장치는 예를 들어 발광 디바이스와, 수광 디바이스와, 수발광 디바이스를 가지는 구성으로 할 수 있다. 또는 본 발명의 일 형태의 표시 장치는 발광 디바이스와 수발광 디바이스를 가지는 구성으로 할 수 있다.
수발광 디바이스는 발광 기능 및 수광 기능을 가진다. 여기서는 적색광을 방출하고, 또한 수광 기능을 가지는 수발광 디바이스를 예로 들어 설명한다. 또한 수발광 디바이스의 제작 방법에 대해서는 상술한 수광 디바이스의 제작 방법의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다. 또는 수발광 디바이스의 제작 방법에 대해서는 상술한 발광 디바이스의 제작 방법의 기재를 참조할 수 있기 때문에 자세한 설명은 생략한다.
본 발명의 일 형태의 표시 장치는 발광 디바이스가 형성된 기판과는 반대 방향으로 광을 사출하는 톱 이미션형, 발광 디바이스가 형성된 기판 측으로 광을 사출하는 보텀 이미션형, 및 양면으로 광을 사출하는 듀얼 이미션형 중 어느 것이어도 좋다.
본 실시형태에서는 톱 이미션형 표시 장치를 예로 들어 설명한다.
도 38의 (A)에 나타낸 수발광 디바이스에서는 전극(377), 정공 주입층(381), 정공 수송층(382), 활성층(373), 발광층(383R), 전자 수송층(384), 전자 주입층(385), 및 전극(378)이 이 순서대로 적층되어 있다.
발광층(383R)은 적색광을 방출하는 발광 재료를 가진다. 활성층(373)은 가시광을 흡수하는 유기 화합물을 가진다. 또는 활성층(373)은 가시광 및 적외광을 흡수하는 유기 화합물을 가져도 좋다. 또는 활성층(373)은 가시광을 흡수하는 유기 화합물 및 적외광을 흡수하는 유기 화합물을 가져도 좋다. 또한 활성층(373)이 가지는 유기 화합물은 적어도 발광층(383R)으로부터 방출되는 광을 흡수하기 어려운 것이 바람직하다. 이에 의하여, 수발광 디바이스로부터는 적색광이 효율적으로 추출되고, 적색보다 파장이 짧은 광(예를 들어 녹색광 및 청색의 광) 및 적색보다 파장이 긴 광(예를 들어 적외광) 중 하나 또는 복수를 높은 정밀도로 검출할 수 있다.
도 38의 (A)에는 수발광 디바이스가 발광 디바이스로서 기능하는 모습을 모식적으로 나타내었다. 도 38의 (A)에서는 수발광 디바이스로부터 사출되는 적색(R)의 광을 화살표로 나타내었다.
도 38의 (B)에는 수발광 디바이스가 수광 디바이스로서 기능하는 모습을 모식적으로 나타내었다. 도 38의 (B)에서는 수발광 디바이스에 입사하는 청색광(B)과 녹색광(G)을 화살표로 나타내었다.
수발광 디바이스는 전극(377)과 전극(378) 사이에 전압을 인가함으로써 수발광 디바이스에 입사하는 광을 검출하고, 전하를 발생시켜 전류로서 추출할 수 있다.
수발광 디바이스는 발광 디바이스에 활성층(373)을 추가한 구성을 가진다고 할 수 있다. 즉 발광 디바이스의 제작 공정에 활성층(373)의 성막 공정을 추가하는 것만으로 발광 디바이스의 형성과 병행하여 수발광 디바이스를 형성할 수 있다. 또한 발광 디바이스와 수발광 디바이스를 동일한 기판 위에 형성할 수 있다. 따라서 제작 공정을 대폭 늘리지 않고, 표시부에 촬상 기능 및 센싱 기능 중 한쪽 또는 양쪽을 부여할 수 있다.
발광층(383R)과 활성층(373)의 적층 순서는 한정되지 않는다. 도 38의 (A) 및 (B)에는 정공 수송층(382) 위에 활성층(373)이 제공되고, 활성층(373) 위에 발광층(383R)이 제공된 예를 나타내었다. 예를 들어 발광층(383R)과 활성층(373)의 적층 순서를 교체하여도 좋다.
수발광 디바이스는 정공 주입층(381), 정공 수송층(382), 전자 수송층(384), 및 전자 주입층(385) 중 적어도 하나의 층을 가지지 않아도 된다. 또한 수발광 디바이스는 정공 차단층, 전자 차단층 등 다른 기능층을 가져도 좋다.
수발광 디바이스에서 광을 추출하는 측의 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한 광을 추출하지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
수발광 디바이스를 구성하는 각 층의 기능 및 재료는 발광 디바이스 및 수광 디바이스를 구성하는 각 층의 기능 및 재료와 같기 때문에 자세한 설명은 생략한다.
도 38의 (C) 내지 (G)에 수발광 디바이스의 적층 구조의 예를 나타내었다.
도 38의 (C)에 나타낸 수발광 디바이스는 전극(377), 정공 주입층(381), 정공 수송층(382), 발광층(383R), 활성층(373), 전자 수송층(384), 전자 주입층(385), 및 전극(378)을 가진다.
도 38의 (C)에는 정공 수송층(382) 위에 발광층(383R)이 제공되고, 발광층(383R) 위에 활성층(373)이 적층된 예를 나타내었다.
도 38의 (A) 내지 (C)에 나타낸 바와 같이, 활성층(373)과 발광층(383R)은 접하여도 좋다.
활성층(373)과 발광층(383R) 사이에는 버퍼층이 제공되는 것이 바람직하다. 이때 버퍼층은 정공 수송성 및 전자 수송성을 가지는 것이 바람직하다. 예를 들어 버퍼층에는 양극성 물질을 사용하는 것이 바람직하다. 또는 버퍼층으로서 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층, 정공 차단층, 및 전자 차단층 등 중 적어도 하나를 사용할 수 있다. 도 38의 (D)에는 버퍼층으로서 정공 수송층(382)을 사용하는 예를 나타내었다.
활성층(373)과 발광층(383R) 사이에 버퍼층을 제공함으로써, 발광층(383R)으로부터 활성층(373)으로 여기 에너지가 이동하는 것을 억제할 수 있다. 또한 버퍼층을 사용하여, 마이크로캐비티 구조의 광로 길이(캐비티 길이)를 조정할 수도 있다. 따라서 활성층(373)과 발광층(383R) 사이에 버퍼층을 가지는 수발광 디바이스로부터는 높은 발광 효율을 얻을 수 있다.
도 38의 (E)에는, 정공 주입층(381) 위에 정공 수송층(382-1), 활성층(373), 정공 수송층(382-2), 발광층(383R)이 이 순서대로 적층된 구조의 예를 나타내었다. 정공 수송층(382-2)은 버퍼층으로서 기능한다. 정공 수송층(382-1)과 정공 수송층(281-2)은 같은 재료를 포함하여도 좋고, 다른 재료를 포함하여도 좋다. 또한 정공 수송층(281-2) 대신에, 상술한 버퍼층에 사용할 수 있는 층을 사용하여도 좋다. 또한 활성층(373)과 발광층(383R)의 위치를 교체하여도 좋다.
도 38의 (F)에 나타낸 수발광 디바이스는 정공 수송층(382)을 가지지 않는 점에서 도 38의 (A)에 나타낸 수발광 디바이스와 다르다. 이와 같이, 수발광 디바이스는 정공 주입층(381), 정공 수송층(382), 전자 수송층(384), 및 전자 주입층(385) 중 적어도 하나의 층을 가지지 않아도 된다. 또한 수발광 디바이스는 정공 차단층, 전자 차단층 등 다른 기능층을 가져도 좋다.
도 38의 (G)에 나타낸 수발광 디바이스는 활성층(373) 및 발광층(383R)을 가지지 않고, 발광층과 활성층을 겸하는 층(389)을 가지는 점에서 도 38의 (A)에 나타낸 수발광 디바이스와 다르다.
발광층과 활성층을 겸하는 층으로서는 예를 들어 활성층(373)에 사용할 수 있는 n형 반도체와, 활성층(373)에 사용할 수 있는 p형 반도체와, 발광층(383R)에 사용할 수 있는 발광 물질의 3개의 재료를 포함하는 층을 사용할 수 있다.
또한 n형 반도체와 p형 반도체의 혼합 재료의 흡수 스펙트럼의 가장 낮은 에너지 측의 흡수대와, 발광 물질의 발광 스펙트럼(PL 스펙트럼)의 최대 피크는 서로 중첩되지 않는 것이 바람직하고, 서로 충분히 떨어져 있는 것이 더 바람직하다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(산화물 반도체)에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 한 종류 또는 복수 종류가 포함되어도 좋다.
금속 산화물은 스퍼터링법, 유기 금속 화학 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법 등의 화학 기상 성장(CVD: Chemical Vapor Deposition)법 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법 등에 의하여 형성할 수 있다.
<결정 구조의 분류>
산화물 반도체의 결정 구조로서는, 비정질(completely amorphous를 포함함), CAAC, nc, CAC(cloud-aligned composite), 단결정(single crystal), 및 다결정(poly crystal) 등을 들 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 예를 들어, GIXD(Grazing-Incidence XRD) 측정에서 얻어지는 XRD 스펙트럼을 사용하여 평가할 수 있다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다.
예를 들어 석영 유리 기판에서는 XRD 스펙트럼의 피크의 형상이 거의 좌우 대칭이다. 한편으로, 결정 구조를 가지는 IGZO막에서는 XRD 스펙트럼의 피크의 형상이 좌우 비대칭이다. XRD 스펙트럼의 피크의 형상이 좌우 비대칭이라는 것은, 막 내 또는 기판 내의 결정의 존재를 명시한다. 바꿔 말하면, XRD 스펙트럼의 피크의 형상이 좌우 대칭이 아니면, 막 또는 기판은 비정질 상태라고 할 수 없다.
막 또는 기판의 결정 구조는, 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. 예를 들어 석영 유리 기판의 회절 패턴에서는 헤일로가 관찰되고, 석영 유리는 비정질 상태인 것을 확인할 수 있다. 또한 실온 성막한 IGZO막의 회절 패턴에서는 헤일로가 아니라 스폿상의 패턴이 관찰된다. 그러므로 실온에서 성막한 IGZO막은 결정 상태도 비정질 상태도 아닌 중간 상태이고, 비정질 상태라고 결론지을 수 없는 것으로 추정된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 구조에 주목한 경우, 상기와 다른 분류가 되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 한 종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 가지는 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 가지는 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는, 예를 들어 고분해능 TEM(Transmission Electron Microscope) 이미지에서 격자상으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
예를 들어 CAAC-OS막의 전자 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(디렉트 스폿이라고도 함)을 대칭 중심으로 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 CAAC-OS가 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 가지는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입, 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에 CAAC-OS는 불순물 및 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서, OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있게 된다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어, 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편으로, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 디렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
이어서 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비의 각각을 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
In-Ga-Zn 산화물에서의 CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga를 주성분으로 하는 영역을 가지고, 일부에 In을 주성분으로 하는 영역을 가지고, 이들 영역이 각각 모자이크 패턴이며, 랜덤으로 존재하는 구성을 말한다. 따라서 CAC-OS는 금속 원소가 불균일하게 분포된 구조를 가지는 것으로 추측된다.
CAC-OS는, 예를 들어 기판을 가열하지 않는 조건에서 스퍼터링법으로 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합되는 구조를 가지는 것을 확인할 수 있다.
여기서 제 1 영역은 제 2 영역에 비하여 도전성이 높은 영역이다. 즉 제 1 영역을 캐리어가 흐름으로써, 금속 산화물의 도전성이 발현된다. 따라서 제 1 영역이 금속 산화물 내에서 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편으로, 제 2 영역은 제 1 영역에 비하여 절연성이 높은 영역이다. 즉 제 2 영역이 금속 산화물 내에 분포됨으로써 누설 전류를 억제할 수 있다.
따라서 CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서, CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
CAC-OS를 사용한 트랜지스터는 신뢰성이 높다. 따라서, CAC-OS는 표시 장치를 비롯한 다양한 반도체 장치에 최적이다.
산화물 반도체는 다양한 구조를 가지고, 각각 특성이 다르다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더 바람직하게는 1×1011cm-3 이하, 더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다.
산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 가지는 전자 기기에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 다양한 전자 기기에 제공할 수 있다. 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 컴퓨터, 태블릿 컴퓨터 등의 컴퓨터용 모니터, 디지털 사이니지, 파칭코기 등 대형 게임기와 같은 비교적 큰 화면을 가지는 전자 기기 외에 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등에 본 발명의 일 형태의 표시 장치를 제공할 수 있다. 본 발명의 일 형태의 표시 장치를 제공할 수 있는 전자 기기의 구성예에 대하여 도 39의 (A) 내지 (E)를 사용하여 설명한다.
도 39의 (A)는 산소 농도계(900)의 일례를 나타낸 도면이다. 산소 농도계(900)는 하우징(911) 및 수발광 장치(912)를 가진다. 하우징(911)에는 공동(空洞)부가 제공되어 있고, 공동부의 벽면과 접하도록 수발광 장치(912)가 제공된다.
수발광 장치(912)는 광을 방출하는 광원으로서의 기능과, 광을 검출하는 센서로서의 기능을 가진다. 예를 들어, 하우징(911)의 공동부에 대상물을 넣은 경우, 수발광 장치(912)는, 수발광 장치(912)에 의하여 방출되고 물체에 조사되고 상기 물체에서 반사된 광을 검출할 수 있다.
예를 들어, 하우징(911)의 공동부에 손가락을 넣은 경우, 혈액에 포함되는 헤모글로빈의 산소 포화도(산소와 결합한 헤모글로빈의 비율)에 의하여, 혈액의 색이 변화한다. 이에 의하여, 수발광 장치(912)에 의하여 검출되는, 손가락이 반사하는 광의 강도가 변화한다. 예를 들어, 수발광 장치(912)에 의하여 검출되는 적색광의 강도가 변화한다. 상술한 바와 같이, 산소 농도계(900)는 수발광 장치(912)에 의하여 반사광의 강도를 검출함으로써 산소 포화도를 측정할 수 있다. 산소 농도계(900)는 예를 들어 펄스 옥시미터로 할 수 있다.
수발광 장치(912)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이 경우, 수발광 장치(912)는 적어도 적색광(R)을 방출하는 발광 디바이스를 가진다. 또한 수발광 장치(912)는 적외광(IR)을 방출하는 발광 디바이스를 가지는 것이 바람직하다. 산소와 결합한 헤모글로빈의 적색광(R) 반사율과, 산소와 결합하지 않은 헤모글로빈의 적색광(R) 반사율은 크게 다르다. 한편으로, 산소와 결합한 헤모글로빈의 적외광(IR) 반사율과 산소와 결합하지 않은 헤모글로빈의 적외광(IR) 반사율의 차이는 작다. 따라서 수발광 장치(912)는, 적색광(R)을 방출하는 발광 디바이스뿐만 아니라 적외광(IR)을 방출하는 발광 디바이스를 가짐으로써 산소 농도계(900)는 산소 포화도를 높은 정밀도로 측정할 수 있다.
수발광 장치(912)로서 본 발명의 일 형태의 표시 장치를 적용하는 경우, 수발광 장치(912)는 가요성을 가지는 것이 바람직하다. 수발광 장치(912)가 가요성을가짐으로써 수발광 장치(912)를 만곡된 형상으로 할 수 있다. 이에 의하여, 손가락 등에 대하여 높은 균일성으로 광을 조사할 수 있고, 산소 포화도 등을 높은 정밀도로 측정할 수 있다.
도 39의 (B)는 휴대 정보 단말기(9100)의 일례를 나타낸 도면이다. 휴대 정보 단말기(9100)는 표시부(9110), 하우징(9101), 키(9102), 및 스피커(9103) 등을 가진다. 휴대 정보 단말기(9100)는 예를 들어 태블릿으로 할 수 있다. 여기서 키(9102)는 예를 들어 전원의 온과 오프를 스위칭하기 위한 키로 할 수 있다. 즉 키(9102)는 예를 들어 전원 스위치로 할 수 있다. 또한 키(9102)는 예를 들어 전자 기기에 원하는 동작을 하게 하기 위하여 사용하는 조작 키로 할 수 있다.
표시부(9110)에는 정보(9104) 및 조작 버튼(조작 아이콘 또는 단순히 아이콘이라고도 함)(9105) 등을 표시할 수 있다.
휴대 정보 단말기(9100)에 본 발명의 일 형태의 표시 장치를 제공함으로써 표시부(9110)는 터치 센서 또는 니어 터치 센서로서의 기능을 가질 수 있다.
도 39의 (C)는 디지털 사이니지(9200)의 일례를 나타낸 도면이다. 디지털 사이니지(9200)는 기둥(9201)에 표시부(9210)가 접합된 구성으로 할 수 있다.
디지털 사이니지(9200)에 본 발명의 일 형태의 표시 장치를 제공함으로써 표시부(9210)는 터치 센서 또는 니어 터치 센서로서의 기능을 가질 수 있다.
도 39의 (D)는 휴대 정보 단말기(9300)의 일례를 나타낸 도면이다. 휴대 정보 단말기(9300)는 표시부(9310), 하우징(9301), 스피커(9302), 카메라(9303), 키(9304), 접속 단자(9305), 접속 단자(9306) 등을 가진다. 휴대 정보 단말기(9300)는 예를 들어 스마트폰으로 할 수 있다. 또한 접속 단자(9305)는 예를 들어 microUSB, lightning, 또는 Type-C 등으로 할 수 있다. 또한 접속 단자(9306)는 예를 들어 이어폰 잭으로 할 수 있다.
표시부(9310)에는 예를 들어 조작 버튼(9307)을 표시할 수 있다. 또한 표시부(9310)에는 정보(9308)를 표시할 수 있다. 정보(9308)의 일례로서는 전자 메일, SNS(Social Networking Service), 또는 전화 등의 착신을 알리는 표시, 전자 메일 또는 SNS 등의 제목, 전자 메일 또는 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다.
휴대 정보 단말기(9300)에 본 발명의 일 형태의 표시 장치를 제공함으로써 표시부(9310)는 터치 센서 또는 니어 터치 센서로서의 기능을 가질 수 있다.
도 39의 (E)는 손목시계형 휴대 정보 단말기(9400)의 일례를 나타낸 도면이다. 휴대 정보 단말기(9400)는 표시부(9410), 하우징(9401), 리스트 밴드(9402), 키(9403), 접속 단자(9404) 등을 가진다. 또한 접속 단자(9404)는, 접속 단자(9305) 등과 같이, 예를 들어 microUSB, lightning, 또는 Type-C 등으로 할 수 있다.
표시부(9410)에는 정보(9406) 및 조작 버튼(9407) 등을 표시할 수 있다. 도 39의 (E)에는, 표시부(9410)에 정보(9406)로서 시각을 표시한 예를 나타내었다.
휴대 정보 단말기(9400)에 본 발명의 일 형태의 표시 장치를 제공함으로써 표시부(9410)는 터치 센서 또는 니어 터치 센서로서의 기능을 가질 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
20B: 발광 디바이스, 20G: 발광 디바이스, 20R: 발광 디바이스, 20: 발광 디바이스, 21a: 전극, 21b: 전극, 21c: 전극, 21d: 전극, 23: 전극, 25B: EL층, 25G: EL층, 25R: EL층, 25: EL층, 27a: 제 1 기능층, 27b: 제 1 기능층, 27c: 제 1 기능층, 27: 제 1 기능층, 29a: 제 2 기능층, 29b: 제 2 기능층, 29c: 제 2 기능층, 29: 제 2 기능층, 30PS: 수광 디바이스, 35PS: 수광층, 37PS: 제 3 기능층, 39PS: 제 4 기능층, 41B: 발광층, 41G: 발광층, 41R: 발광층, 43PS: 활성층, 50: 기판, 52: 손가락, 53: 층, 57: 층, 59: 기판, 65: 영역, 67: 지문, 69: 접촉부, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 100G: 표시 장치, 100H: 표시 장치, 100: 표시 장치, 101: 기판, 103: 화소, 110B: 발광 디바이스, 110G: 발광 디바이스, 110R: 발광 디바이스, 110: 발광 디바이스, 111a: 전극, 111b: 전극, 111c: 전극, 111d: 전극, 111p: 전극, 111: 전극, 112B: 발광층, 112G: 발광층, 112R: 발광층, 112: 발광층, 113a: 도전층, 113b: 도전층, 113d: 도전층, 113: 도전층, 115a: 제 1 기능층, 115b: 제 1 기능층, 115c: 제 1 기능층, 115d: 제 1 기능층, 115f: 기능막, 115p: 제 1 기능층, 115: 제 1 기능층, 116a: 제 2 기능층, 116b: 제 2 기능층, 116c: 제 2 기능층, 116d: 제 2 기능층, 116f: 기능막, 116p: 제 2 기능층, 116: 제 2 기능층, 117: 차광층, 118a: 희생층, 118b: 희생층, 118c: 희생층, 118f: 희생막, 118: 희생층, 119a: 희생층, 119b: 희생층, 119c: 희생층, 119f: 희생막, 120B: 부화소, 120G: 부화소, 120R: 부화소, 120: 기판, 122: 수지층, 123f: 도전층, 123: 공통 전극, 125: 보호층, 126a: 도전층, 126b: 도전층, 126d: 도전층, 127a: 도전층, 127b: 도전층, 127d: 도전층, 128f: 희생막, 128p: 희생층, 128: 희생층, 129f: 희생막, 129p: 희생층, 129: 희생층, 130: 부화소, 131: 보호층, 133p: 레지스트 마스크, 133: 레지스트 마스크, 134a: 레지스트 마스크, 134b: 레지스트 마스크, 134c: 레지스트 마스크, 135: 레지스트 마스크, 140: 접속부, 142: 접착층, 149: 필터, 150: 수광 디바이스, 151: 기판, 152: 기판, 153: 기판, 154: 기판, 155f: 기능막, 155: 제 3 기능층, 156f: 기능막, 156: 제 4 기능층, 157f: 활성막, 157: 활성층, 158: 절연층, 159: 접착층, 160: 접착층, 162: 표시부, 164: 회로, 165: 배선, 166: 도전층, 172: FPC, 173: IC, 175B: EL층, 175G: EL층, 175R: EL층, 175: EL층, 177: 수광층, 182a: 절연층, 182af: 절연막, 182b: 절연층, 182: 절연층, 184: 층, 186: 도전층, 191B: FMM, 191G: FMM, 191R: FMM, 201: 트랜지스터, 204: 접속부, 205: 트랜지스터, 209: 트랜지스터, 210: 트랜지스터, 211: 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 218: 절연층, 221: 도전층, 222a: 도전층, 222b: 도전층, 223: 도전층, 225: 절연층, 231i: 채널 형성 영역, 231n: 저저항 영역, 231: 반도체층, 240: 용량 소자, 241: 도전층, 242: 접속층, 243: 절연층, 245: 도전층, 251: 도전층, 252: 도전층, 254: 절연층, 255a: 절연층, 255b: 절연층, 256: 플러그, 261: 절연층, 262: 절연층, 263: 절연층, 264: 절연층, 265: 절연층, 271: 플러그, 274a: 도전층, 274b: 도전층, 274: 플러그, 280: 표시 모듈, 281: 표시부, 282: 회로부, 283a: 화소 회로, 283: 화소 회로부, 284a: 화소, 284: 화소부, 285: 단자부, 286: 배선부, 290: FPC, 291: 기판, 292: 기판, 301A: 기판, 301B: 기판, 301: 기판, 310A: 트랜지스터, 310B: 트랜지스터, 310: 트랜지스터, 311: 도전층, 312: 저저항 영역, 313: 절연층, 314: 절연층, 315: 소자 분리층, 320A: 트랜지스터, 320B: 트랜지스터, 320: 트랜지스터, 321: 반도체층, 323: 절연층, 324: 도전층, 325: 도전층, 326: 절연층, 327: 도전층, 328: 절연층, 329: 절연층, 331: 기판, 332: 절연층, 335: 절연층, 336: 절연층, 341: 도전층, 342: 도전층, 343: 플러그, 344: 절연층, 345: 절연층, 346: 절연층, 347: 범프, 348: 접착층, 373: 활성층, 377: 전극, 378: 전극, 381: 정공 주입층, 382: 정공 수송층, 383R: 발광층, 384: 전자 수송층, 385: 전자 주입층, 389: 층, 672: 전극, 686a: EL층, 686b: EL층, 686: EL층, 688: 전극, 911: 하우징, 912: 수발광 장치, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4430: 층, 9100: 휴대 데이터 단말기, 9101: 하우징, 9102: 키, 9103: 스피커, 9104: 정보, 9110: 표시부, 9200: 디지털 사이니지, 9201: 기둥, 9210: 표시부, 9300: 휴대 정보 단말기, 9301: 하우징, 9302: 스피커, 9303: 카메라, 9304: 키, 9305: 접속 단자, 9306: 접속 단자, 9307: 조작 버튼, 9308: 정보, 9310: 표시부, 9400: 휴대 정보 단말기, 9401: 하우징, 9402: 리스트 밴드, 9403: 키, 9404: 접속 단자, 9406: 정보, 9407: 조작 버튼, 9410: 표시부

Claims (17)

  1. 표시 장치로서,
    수광 디바이스와, 제 1 발광 디바이스와, 절연층을 가지고,
    상기 수광 디바이스에서는 제 1 전극과, 수광층과, 공통 전극이 이 순서대로 적층되어 있고,
    상기 제 1 발광 디바이스에서는 제 2 전극과, 제 1 EL층과, 상기 공통 전극이 이 순서대로 적층되어 있고,
    상기 수광층은 제 1 기능층과, 제 2 기능층과, 상기 제 1 기능층과 상기 제 2 기능층 사이의 활성층을 가지고,
    상기 제 1 기능층은 정공 수송성을 가지는 제 1 물질을 포함하고,
    상기 제 2 기능층은 전자 수송성을 가지는 제 2 물질을 포함하고,
    상기 활성층의 단부, 상기 제 1 기능층의 단부, 및 상기 제 2 기능층의 단부는 서로 일치 또는 실질적으로 일치하고,
    상기 제 1 EL층은 제 3 기능층과, 제 4 기능층과, 상기 제 3 기능층과 상기 제 4 기능층 사이의 제 1 발광층을 가지고,
    상기 제 3 기능층은 정공 수송성을 가지는 제 3 물질을 포함하고
    상기 제 4 기능층은 전자 수송성을 가지는 제 4 물질을 포함하고,
    상기 절연층은 상기 수광층의 측면 및 상기 제 1 EL층의 측면과 접하는 영역을 가지는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 물질은 상기 제 3 물질과 같은, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 물질은 상기 제 4 물질과 같은, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 활성층은 제 5 물질을 가지고,
    상기 제 1 발광층은 상기 제 5 물질과 다른 제 6 물질을 가지는, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수광층의 측면은 상기 수광층의 피형성면에 대하여 수직 또는 실질적으로 수직인, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 EL층의 측면은 상기 제 1 EL층의 피형성면에 대하여 수직 또는 실질적으로 수직인, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 발광층의 단부, 상기 제 3 기능층의 단부, 및 상기 제 4 기능층의 단부는 서로 일치 또는 실질적으로 일치하는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 제 1 발광층 중 상기 절연층과 접하는 영역에서의 막 두께는 상기 제 1 발광층 중 상기 절연층과 접하지 않는 영역에서의 막 두께보다 얇은, 표시 장치.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 발광층의 단부는 상기 제 3 기능층의 단부 및 상기 제 4 기능층의 단부보다 내측에 위치하는, 표시 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 수광층의 단부는 상기 제 1 전극의 단부보다 내측에 위치하고,
    상기 절연층은 상기 수광층의 측면, 그리고 상기 제 1 전극의 상면 및 측면과 접하는 영역을 가지는, 표시 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 EL층의 단부는 상기 제 2 전극의 단부보다 내측에 위치하고,
    상기 절연층은 상기 제 1 EL층의 측면, 그리고 상기 제 2 전극의 상면 및 측면과 접하는 영역을 가지는, 표시 장치.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 활성층은 상기 제 1 기능층을 개재(介在)하여 상기 제 1 전극과 중첩되는 영역을 가지는, 표시 장치.
  13. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 활성층은 상기 제 2 기능층을 개재하여 상기 제 1 전극과 중첩되는 영역을 가지는, 표시 장치.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 발광층은 상기 제 3 기능층을 개재하여 상기 제 2 전극과 중첩되는 영역을 가지는, 표시 장치.
  15. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 발광층은 상기 제 3 기능층을 개재하여 상기 제 2 전극과 중첩되는 영역을 가지는, 표시 장치.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    제 2 발광 디바이스를 가지고,
    상기 제 2 발광 디바이스에서는 제 3 전극과, 제 2 EL층과, 상기 공통 전극이 이 순서대로 적층되어 있고,
    상기 제 2 EL층은 제 5 기능층과, 제 6 기능층과, 상기 제 5 기능층과 상기 제 6 기능층 사이의 제 2 발광층을 가지고,
    상기 제 5 기능층은 상기 제 3 물질을 포함하고,
    상기 제 6 기능층은 상기 제 4 물질을 포함하는, 표시 장치.
  17. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    제 2 발광 디바이스를 가지고,
    상기 제 2 발광 디바이스에서는 제 3 전극과, 제 2 EL층과, 상기 공통 전극이 이 순서대로 적층되어 있고,
    상기 제 2 EL층은 상기 제 3 기능층과, 상기 제 4 기능층과, 상기 제 3 기능층과 상기 제 4 기능층 사이의 제 2 발광층을 가지는, 표시 장치.
KR1020237044235A 2021-05-27 2022-05-18 표시 장치 KR20240011179A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-089273 2021-05-27
JP2021089273 2021-05-27
PCT/IB2022/054596 WO2022248974A1 (ja) 2021-05-27 2022-05-18 表示装置

Publications (1)

Publication Number Publication Date
KR20240011179A true KR20240011179A (ko) 2024-01-25

Family

ID=84229542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044235A KR20240011179A (ko) 2021-05-27 2022-05-18 표시 장치

Country Status (4)

Country Link
JP (1) JPWO2022248974A1 (ko)
KR (1) KR20240011179A (ko)
CN (1) CN117396937A (ko)
WO (1) WO2022248974A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197522A (ja) 2012-05-09 2014-10-16 株式会社半導体エネルギー研究所 発光装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4911446B2 (ja) * 2005-09-15 2012-04-04 富士フイルム株式会社 エリアセンサ、画像入力装置、およびそれを組み込んだ電子写真装置等
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
CN104409475A (zh) * 2014-12-02 2015-03-11 京东方科技集团股份有限公司 一种有机电致发光显示器件、有机电致发光显示装置
JP6792960B2 (ja) * 2016-05-16 2020-12-02 株式会社ジャパンディスプレイ 表示装置
CN112840201A (zh) * 2018-10-11 2021-05-25 株式会社半导体能源研究所 传感器装置及半导体装置
US20220029121A1 (en) * 2018-12-21 2022-01-27 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device, Light-Emitting Apparatus, Light-Emitting Module, Lighting Device, Display Apparatus, Display Module, and Electronic Device
CN113302745A (zh) * 2019-01-18 2021-08-24 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US11659758B2 (en) * 2019-07-05 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Display unit, display module, and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197522A (ja) 2012-05-09 2014-10-16 株式会社半導体エネルギー研究所 発光装置及び電子機器

Also Published As

Publication number Publication date
CN117396937A (zh) 2024-01-12
JPWO2022248974A1 (ko) 2022-12-01
WO2022248974A1 (ja) 2022-12-01

Similar Documents

Publication Publication Date Title
JP2022183125A (ja) 表示装置および表示装置の作製方法
WO2022248974A1 (ja) 表示装置
WO2022229781A1 (ja) 表示装置、及び表示装置の作製方法
WO2022162494A1 (ja) 表示装置、及び表示装置の作製方法
WO2022162495A1 (ja) 表示装置、及び表示装置の作製方法
WO2022248971A1 (ja) 表示装置、及び表示装置の作製方法
WO2023281345A1 (ja) 表示装置
WO2022248973A1 (ja) 表示装置
US20240090302A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
WO2023002280A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
US20240090291A1 (en) Display apparatus, display module, and electronic device
WO2022269408A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
US20230116067A1 (en) Display apparatus, display module, and electronic device
US20240138223A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
KR20240046321A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240037991A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240046187A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20230160843A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240051139A (ko) 표시 장치의 제작 방법, 표시 장치, 표시 모듈, 및 전자 기기
KR20240050346A (ko) 표시 장치 및 전자 기기
KR20230156377A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240000526A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240035535A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20230156376A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20230154464A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법