KR20230156376A - 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 - Google Patents

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20230156376A
KR20230156376A KR1020237034375A KR20237034375A KR20230156376A KR 20230156376 A KR20230156376 A KR 20230156376A KR 1020237034375 A KR1020237034375 A KR 1020237034375A KR 20237034375 A KR20237034375 A KR 20237034375A KR 20230156376 A KR20230156376 A KR 20230156376A
Authority
KR
South Korea
Prior art keywords
layer
light
conductive
conductive layer
emitting
Prior art date
Application number
KR1020237034375A
Other languages
English (en)
Inventor
겐이치 오카자키
야스타카 나카자와
라이 사토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230156376A publication Critical patent/KR20230156376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

고정세 또는 고해상도의 표시 장치를 제공한다. 제 1 발광 디바이스 및 제 2 발광 디바이스를 가지고, 제 1 발광 디바이스는 제 1 도전층과, 제 1 도전층 위의 제 2 도전층과, 제 2 도전층 위의 제 1 발광층과, 제 1 발광층 위의 공통 전극을 가지고, 제 2 발광 디바이스는 제 3 도전층과, 제 3 도전층 위의 제 4 도전층과, 제 4 도전층 위의 제 2 발광층과, 제 2 발광층 위의 공통 전극을 가지고, 제 2 도전층은 제 1 도전층의 측면을 덮고, 제 4 도전층은 제 3 도전층의 측면을 덮고, 제 1 발광층의 단부는 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고, 제 2 발광층의 단부는 제 4 도전층의 단부와 정렬되거나 실질적으로 정렬되는 표시 장치이다.

Description

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
본 발명의 일 형태는 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다. 본 발명의 일 형태는 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
근년, 표시 장치는 다양한 용도로 응용되는 것이 기대되고 있다. 예를 들어 대형 표시 장치의 용도로서는 가정용 텔레비전 장치(텔레비전 또는 텔레비전 수신기라고도 함), 디지털 사이니지(Digital Signage: 전자 간판), 및 PID(Public Information Display) 등이 있다. 또한 휴대 정보 단말기로서 터치 패널을 포함한 스마트폰 및 태블릿 단말기 등의 개발이 진행되고 있다.
또한 표시 장치의 고정세(高精細)화가 요구되고 있다. 고정세 표시 장치가 요구되는 기기로서는 예를 들어 가상 현실(VR: Virtual Reality), 증강 현실(AR: Augmented Reality), 대체 현실(SR: Substitutional Reality), 및 혼합 현실(MR: Mixed Reality)용 기기가 활발하게 개발되고 있다.
표시 장치로서는 예를 들어 발광 디바이스(발광 소자라고도 함)를 가지는 발광 장치가 개발되고 있다. 일렉트로루미네선스(Electroluminescence, 이하 EL이라고 표기함) 현상을 이용한 발광 디바이스(EL 디바이스, EL 소자라고도 함)는 박형 경량화가 용이하고, 입력 신호에 대한 고속 응답이 가능하고, 직류 정전압 전원을 사용한 구동이 가능하다는 등의 특징을 가지고, 표시 장치에 응용되고 있다.
특허문헌 1에는 유기 EL 디바이스(유기 EL 소자라고도 함)를 사용한 VR용 표시 장치가 개시(開示)되어 있다.
국제공개공보 WO2018/087625호
발광색이 서로 다른 복수의 유기 EL 디바이스를 가지는 표시 장치를 제작하는 경우, 발광색이 서로 다른 발광층을 각각 섬 형상으로 형성할 필요가 있다.
예를 들어 메탈 마스크(섀도 마스크라고도 함)를 사용한 진공 증착법에 의하여 섬 형상의 발광층을 성막할 수 있다. 그러나 이 방법으로는 메탈 마스크의 정밀도, 메탈 마스크와 기판의 위치 어긋남, 메탈 마스크의 휨, 및 증기의 산란 등으로 인한 성막되는 막의 윤곽의 확장 등 다양한 영향을 받아 섬 형상의 발광층의 형상 및 위치가 설계 시와 달라지기 때문에, 표시 장치의 고정세화 및 고개구율화가 어렵다. 또한 증착 시에 층의 윤곽이 흐릿해져 단부의 두께가 얇아지는 경우가 있다. 즉 섬 형상의 발광층은 부분에 따라 두께가 다른 경우가 있다. 또한 대형, 고해상도, 또는 고정세 표시 장치를 제작하는 경우, 메탈 마스크의 낮은 치수 정밀도 및 열 등으로 인한 변형에 기인하여 제조 수율이 저하될 우려가 있다.
또한 메탈 마스크를 사용한 진공 증착법을 사용하여 표시 장치를 제작하는 경우, 메탈 마스크를 정기적으로 세정할 필요가 있어, 세정 시에 공정이 중단된다. 그러므로 적어도 2라인 이상의 제조 장치를 준비하고, 한쪽 제조 장치를 유지 보수하면서 다른 쪽 제조 장치를 사용하여 제조를 수행하는 것이 바람직하고, 양산을 고려하면 복수 라인의 제조 장치가 필요하다. 따라서 제조 장치를 도입하기 위한 초기 투자가 매우 커진다는 과제가 있다.
본 발명의 일 형태는 고정세 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 고해상도 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소형 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 고정세 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 고해상도 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 대형 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소형 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 수율이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 과제 모두를 반드시 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재에서 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 발광 디바이스 및 제 2 발광 디바이스를 가지고, 제 1 발광 디바이스는 제 1 도전층과, 제 1 도전층 위의 제 2 도전층과, 제 2 도전층 위의 제 1 발광층과, 제 1 발광층 위의 공통 전극을 가지고, 제 2 발광 디바이스는 제 3 도전층과, 제 3 도전층 위의 제 4 도전층과, 제 4 도전층 위의 제 2 발광층과, 제 2 발광층 위의 공통 전극을 가지고, 제 2 도전층은 제 1 도전층의 측면을 덮고, 제 4 도전층은 제 3 도전층의 측면을 덮고, 제 1 발광층의 단부는 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고, 제 2 발광층의 단부는 제 4 도전층의 단부와 정렬되거나 실질적으로 정렬되는 표시 장치이다.
상기 표시 장치는 제 1 절연층을 가지는 것이 바람직하다. 제 1 절연층은 제 1 발광층, 제 2 발광층, 제 2 도전층, 및 제 4 도전층 각각의 측면을 덮고, 공통 전극은 제 1 절연층 위에 위치하는 것이 바람직하다.
상기 표시 장치는 제 2 절연층을 가지는 것이 바람직하다. 제 1 절연층은 무기 재료를 포함하고, 제 2 절연층은 유기 재료를 포함하며, 제 1 절연층을 개재(介在)하여 제 1 발광층 및 제 2 발광층 각각의 측면과 중첩되는 것이 바람직하다.
상기 표시 장치는 제 1 층을 가지는 것이 바람직하다. 제 1 층은 제 1 발광층 위에 위치하고, 단면에서 보았을 때 제 1 층의 한쪽 단부는 제 1 발광층의 단부 및 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고 제 1 층의 다른 쪽 단부는 제 1 발광층 위에 위치하고, 제 1 절연층은 제 1 층의 상면을 덮는 것이 바람직하다. 제 1 층은 무기 절연층과 무기 절연층 위의 도전층의 적층 구조를 가지는 것이 바람직하다.
제 1 발광 디바이스는 제 1 발광층과 공통 전극 사이에 공통층을 가지고, 제 2 발광 디바이스는 제 2 발광층과 공통 전극 사이에 공통층을 가지고, 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지는 것이 바람직하다.
본 발명의 일 형태는 제 1 발광 디바이스 및 제 2 발광 디바이스를 가지고, 제 1 발광 디바이스는 제 1 도전층과, 제 1 도전층 위의 제 2 도전층과, 제 2 도전층 위의 제 1 EL층과, 제 1 EL층 위의 공통 전극을 가지고, 제 2 발광 디바이스는 제 3 도전층과, 제 3 도전층 위의 제 4 도전층과, 제 4 도전층 위의 제 2 EL층과, 제 2 EL층 위의 공통 전극을 가지고, 제 1 EL층은 제 2 도전층 위의 제 1 발광 유닛과, 제 1 발광 유닛 위의 제 1 전하 발생층과, 제 1 전하 발생층 위의 제 2 발광 유닛을 가지고, 제 2 EL층은 제 4 도전층 위의 제 3 발광 유닛과, 제 3 발광 유닛 위의 제 2 전하 발생층과, 제 2 전하 발생층 위의 제 4 발광 유닛을 가지고, 제 2 도전층은 제 1 도전층의 측면을 덮고, 제 4 도전층은 제 3 도전층의 측면을 덮고, 제 1 EL층의 단부는 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고 제 2 EL층의 단부는 제 4 도전층의 단부와 정렬되거나 실절적으로 정렬되는 표시 장치이다.
상기 표시 장치는 제 1 절연층을 가지는 것이 바람직하다. 제 1 절연층은 제 1 EL층, 제 2 EL층, 제 2 도전층, 및 제 4 도전층 각각의 측면을 덮고, 공통 전극은 제 1 절연층 위에 위치하는 것이 바람직하다.
상기 표시 장치는 제 2 절연층을 가지는 것이 바람직하다. 제 1 절연층은 무기 재료를 포함하고, 제 2 절연층은 유기 재료를 포함하며, 제 1 절연층을 개재하여 제 1 EL층 및 제 2 EL층 각각의 측면과 중첩되는 것이 바람직하다.
상기 표시 장치는 제 1 층을 가지는 것이 바람직하다. 제 1 층은 제 1 EL층 위에 위치하고, 단면에서 보았을 때 제 1 층의 한쪽 단부는 제 1 EL층의 단부 및 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고 제 1 층의 다른 쪽 단부는 제 1 EL층 위에 위치하고, 제 1 절연층은 제 1 층의 상면을 덮는 것이 바람직하다. 제 1 층은 무기 절연층과 무기 절연층 위의 도전층의 적층 구조를 가지는 것이 바람직하다.
제 1 발광 디바이스는 제 1 EL층과 공통 전극 사이에 공통층을 가지고, 제 2 발광 디바이스는 제 2 EL층과 공통 전극 사이에 공통층을 가지고, 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지는 것이 바람직하다.
본 발명의 일 형태는 상술한 구성 중 어느 것을 가지는 표시 장치를 가지고, 가요성 인쇄 회로 기판(Flexible Printed Circuit, 이하 FPC라고 표기함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 표시 모듈, 혹은 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등으로 집적 회로(IC)가 실장된 표시 모듈 등의 표시 모듈이다.
본 발명의 일 형태는 상기 표시 모듈과, 하우징, 배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 가지는 전자 기기이다.
본 발명의 일 형태는 절연 표면 위에, 제 1 도전층 및 제 2 도전층을 각각 섬 형상으로 형성하고, 제 1 도전층 위 및 제 2 도전층 위에 제 1 도전막을 형성하고, 제 1 도전막 위에 제 1 층을 형성하고, 제 1 층 위에 제 1 희생층을 형성하고, 제 1 층의 단부 및 제 1 희생층의 단부가 제 1 도전층의 단부보다 외측에 위치하며 제 1 도전막에서 제 2 도전층과 중첩되는 영역의 적어도 일부가 노출되도록 제 1 층 및 제 1 희생층을 가공하고, 제 1 희생층 위 및 제 1 도전막 위에 제 2 층을 형성하고, 제 2 층 위에 제 2 희생층을 형성하고, 제 2 층의 단부 및 제 2 희생층의 단부가 제 2 도전층의 단부보다 외측에 위치하며 제 1 희생층의 적어도 일부가 노출되도록 제 2 층 및 제 2 희생층을 가공하고, 제 1 희생층 및 제 2 희생층을 하드 마스크로서 사용하여 제 1 도전막을 가공함으로써, 제 1 도전층과 제 1 층 사이의 제 3 도전층, 및 제 2 도전층과 제 2 층 사이의 제 4 도전층을 형성하고, 제 1 층 및 제 2 층의 적어도 일부가 노출되도록 제 1 희생층 및 제 2 희생층의 적어도 일부를 제거하고, 제 1 층 위 및 제 2 층 위에 공통 전극을 형성하는 표시 장치의 제작 방법이다.
제 3 도전층 및 제 4 도전층을 형성한 후, 공통 전극을 형성하기 전에, 적어도 제 3 도전층의 측면, 제 4 도전층의 측면, 제 1 층의 측면, 제 2 층의 측면, 제 1 희생층의 측면 및 상면, 그리고 제 2 희생층의 측면 및 상면을 덮는 제 1 절연막을 형성하고, 제 1 절연막을 가공함으로써, 단면에서 보았을 때 한쪽 단부가 제 1 층 위에 위치하고 다른 쪽 단부가 제 2 층 위에 위치하는 제 1 절연층을 형성하는 것이 바람직하다.
무기 재료를 사용하여 제 1 절연막을 형성하고, 제 1 절연막을 형성한 후, 유기 재료를 사용하여 제 1 절연막 위에 제 2 절연막을 형성하고, 제 2 절연막을 가공함으로써, 단면에서 보았을 때 한쪽 단부가 제 1 층 위에 위치하고 다른 쪽 단부가 제 2 층 위에 위치하는 제 2 절연층을 형성하는 것이 바람직하다. 유기 재료로서 감광성 수지를 사용하는 것이 바람직하다.
제 1 희생층의 적어도 일부를 제거하는 공정에 있어서, 단면에서 보았을 때 한쪽 단부가 제 1 층의 단부와 정렬되거나 실질적으로 정렬되고 다른 쪽 단부가 제 1 층 위에 위치하도록 제 1 희생층을 가공하는 것이 바람직하다.
공통 전극을 형성하기 전에, 제 1 층 위 및 제 2 층 위에 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 공통층으로서 형성하는 것이 바람직하다.
본 발명의 일 형태에 의하여 고정세 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 고해상도 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 대형 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 소형 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여 고정세 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 고해상도 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 대형 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 소형 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 수율이 높은 표시 장치의 제작 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재에서 이들 이외의 효과를 추출할 수 있다.
도 1의 (A)는 표시 장치의 일례를 나타낸 상면도이다. 도 1의 (B) 및 (C)는 표시 장치의 일례를 나타낸 단면도이다.
도 2의 (A) 내지 (F)는 화소의 일례를 나타낸 상면도이다.
도 3의 (A) 내지 (F)는 화소의 일례를 나타낸 상면도이다.
도 4의 (A) 내지 (H)는 화소의 일례를 나타낸 상면도이다.
도 5의 (A) 내지 (D)는 화소의 일례를 나타낸 상면도이다.
도 6의 (A) 내지 (D)는 화소의 일례를 나타낸 상면도이다. 도 6의 (E) 내지 (G)는 표시 장치의 일례를 나타낸 단면도이다.
도 7의 (A) 내지 (F)는 표시 장치의 제작 방법의 일례를 나타낸 상면도이다.
도 8의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 9의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 12의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 13의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 14의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 15의 (A) 내지 (C)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 16은 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 17의 (A) 및 (B)는 표시 장치의 제작 방법의 일례를 나타낸 단면도이다.
도 18의 (A) 내지 (C)는 표시 장치의 일례를 나타낸 단면도이다.
도 19의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
도 20의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
도 21의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
도 22의 (A) 및 (B)는 표시 장치의 일례를 나타낸 단면도이다.
도 23은 표시 장치의 일례를 나타낸 사시도이다.
도 24의 (A)는 표시 장치의 일례를 나타낸 단면도이다. 도 24의 (B) 및 (C)는 트랜지스터의 일례를 나타낸 단면도이다.
도 25의 (A) 내지 (D)는 표시 장치의 일례를 나타낸 단면도이다.
도 26은 표시 장치의 일례를 나타낸 단면도이다.
도 27은 표시 장치의 일례를 나타낸 단면도이다.
도 28의 (A) 및 (B)는 표시 모듈의 일례를 나타낸 사시도이다.
도 29의 (A) 내지 (C)는 표시 장치의 일례를 나타낸 단면도이다.
도 30은 표시 장치의 일례를 나타낸 단면도이다.
도 31은 표시 장치의 일례를 나타낸 단면도이다.
도 32는 표시 장치의 일례를 나타낸 단면도이다.
도 33은 표시 장치의 일례를 나타낸 단면도이다.
도 34의 (A)는 표시 장치의 일례를 나타낸 블록도이다. 도 34의 (B) 내지 (D)는 화소 회로의 일례를 나타낸 도면이다.
도 35의 (A) 내지 (D)는 트랜지스터의 일례를 나타낸 도면이다.
도 36의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다.
도 37의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다.
도 38의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다.
도 39의 (A) 내지 (D)는 전자 기기의 일례를 나타낸 도면이다.
도 40의 (A) 내지 (G)는 전자 기기의 일례를 나타낸 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 나타낸 각 구성의 위치, 크기, 범위 등은 이해를 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치와 그 제작 방법에 대하여 도 1 내지 도 17을 사용하여 설명한다.
본 발명의 일 형태의 표시 장치의 제작 방법에서는, 제 1 색의 광을 방출하는 발광층을 포함한 제 1 층(EL층 또는 EL층의 일부라고 할 수 있음)을 면 전체에 형성한 후, 제 1 층 위에 제 1 희생층을 형성한다. 그리고 제 1 희생층 위에 제 1 레지스트 마스크를 형성하고, 제 1 레지스트 마스크를 사용하여 제 1 층과 제 1 희생층을 가공함으로써 섬 형상의 제 1 층을 형성한다. 이어서, 제 1 층과 마찬가지로 제 2 색의 광을 방출하는 발광층을 포함한 제 2 층(EL층 또는 EL층의 일부라고 할 수 있음)을 제 2 희생층 및 제 2 레지스트 마스크를 사용하여 섬 형상으로 형성한다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 섬 형상의 EL층은 미세한 패턴을 가지는 메탈 마스크를 사용하여 형성되는 것이 아니라, EL층을 면 전체에 성막한 후에 가공함으로써 형성된다. 따라서 여태까지 실현이 어려웠던 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다. 또한 EL층을 각 색으로 구분 형성할 수 있기 때문에, 매우 선명하고, 콘트라스트가 높고, 표시 품질이 높은 표시 장치를 실현할 수 있다. 또한 EL층 위에 희생층(마스크층이라고 불러도 좋음)을 제공함으로써 표시 장치의 제작 공정 중에 EL층이 받는 대미지를 저감할 수 있기 때문에, 발광 디바이스의 신뢰성을 높일 수 있다.
예를 들어 메탈 마스크를 사용한 형성 방법으로는 인접한 발광 디바이스의 간격을 10μm 미만으로 하는 것은 어렵지만, 상기 방법을 사용하면 10μm 미만, 5μm 이하, 3μm 이하, 2μm 이하, 또는 1μm 이하까지 좁힐 수 있다. 또한 예를 들어 LSI용 노광 장치를 사용함으로써, 간격을 500nm 이하, 200nm 이하, 100nm 이하, 나아가서는 50nm 이하까지 좁힐 수도 있다. 이에 의하여, 2개의 발광 디바이스 사이에 존재할 수 있는 비발광 영역의 면적을 크게 축소할 수 있고, 개구율을 100%에 가깝게 할 수 있다. 예를 들어 개구율은 50% 이상, 60% 이상, 70% 이상, 80% 이상, 나아가서는 90% 이상이고, 100% 미만을 실현할 수도 있다.
또한 EL층 자체의 패턴(가공 사이즈라고도 할 수 있음)도 메탈 마스크를 사용한 경우에 비하여 매우 작게 할 수 있다. 또한 예를 들어 EL층을 구분 형성하기 위하여 메탈 마스크를 사용한 경우에는, EL층의 중앙과 끝부분에서 두께에 편차가 발생하기 때문에, EL층의 면적에 대하여 발광 영역으로서 사용할 수 있는 유효 면적이 작아진다. 한편, 상기 제작 방법에서는 균일한 두께로 성막한 막을 가공하기 때문에, 섬 형상의 EL층을 균일한 두께로 형성할 수 있다. 따라서 미세한 패턴이어도 그 거의 전체 영역을 발광 영역으로서 사용할 수 있다. 그러므로 정세도와 개구율이 모두 높은 표시 장치를 제작할 수 있다.
본 발명의 일 형태의 표시 장치는 제 1 도전층과, 제 1 도전층 위의 제 2 도전층과, 제 2 도전층 위의 발광층을 가지고, 제 2 도전층이 제 1 도전층의 측면을 덮고, 제 2 도전층의 단부와 발광층의 단부가 정렬되는 구성을 가진다. 제 1 도전층 및 제 2 도전층 중 한쪽 또는 양쪽을 화소 전극이라고 할 수 있다. 이러한 구성으로 함으로써, 발광층의 단부가 화소 전극의 단부보다 내측에 위치하는 구성에 비하여 개구율을 높일 수 있다.
또한 발광층은 제 2 도전층 위에 접하여 제공된다. 발광층의 형성면의 재질이 균일한 구성으로 하면, 발광층의 형성면의 재질이 부분에 따라 달라지는 구성(예를 들어 발광층에서 절연층 위에 형성된 영역과 도전층 위에 형성된 영역이 존재하는 구성 등)에 비하여, 발광 디바이스의 특성을 높일 수 있는 경우가 있다. 예를 들어 제 2 도전층의 재료를 적절히 선택함으로써 발광층과의 밀착성을 높일 수 있다. 또한 제 2 도전층에 배리어성이 높은 재료를 사용함으로써 발광 디바이스의 신뢰성을 높일 수 있다.
여기서, 제 1 층 및 제 2 층은 각각 적어도 발광층을 포함하고, 바람직하게는 복수의 층으로 이루어진다. 구체적으로는 발광층 위에 하나 이상의 층이 제공되는 것이 바람직하다. 발광층과 희생층 사이에 다른 층을 가짐으로써, 표시 장치의 제작 공정 중에 발광층이 가장 바깥쪽으로 노출되는 것이 억제되어, 발광층이 받는 대미지를 저감할 수 있다. 이에 의하여 발광 디바이스의 신뢰성을 높일 수 있다. 따라서 제 1 층 및 제 2 층은 각각 발광층과, 발광층 위의 캐리어 수송층(전자 수송층 또는 정공 수송층)을 가지는 것이 바람직하다.
또한 서로 다른 색의 광을 방출하는 발광 디바이스에서 EL층을 구성하는 모든 층을 구분 형성할 필요는 없고, 일부의 층은 동일한 공정에서 성막할 수 있다. 여기서 EL층에 포함되는 층으로서는 발광층, 캐리어 주입층(정공 주입층 및 전자 주입층), 캐리어 수송층(정공 수송층 및 전자 수송층), 및 캐리어 차단층(정공 차단층 및 전자 차단층) 등을 들 수 있다. 본 발명의 일 형태의 표시 장치의 제작 방법에서는, EL층을 구성하는 일부의 층을 색마다 섬 형상으로 형성한 후, 희생층의 적어도 일부를 제거하고, EL층을 구성하는 나머지 층과 공통 전극(상부 전극이라고도 할 수 있음)을 각 색의 발광 디바이스에서 공유하도록(하나의 막으로서) 형성한다. 예를 들어 캐리어 주입층과 공통 전극을 각 색의 발광 디바이스에서 공유하도록 형성할 수 있다. 한편, 캐리어 주입층은 EL층 중에서는 도전성이 비교적 높은 층인 경우가 많다. 그러므로 캐리어 주입층이 섬 형상으로 형성된 EL층의 일부의 층의 측면 또는 화소 전극의 측면과 접한 경우, 발광 디바이스가 단락될 우려가 있다. 또한 캐리어 주입층을 섬 형상으로 제공하고, 공통 전극을 각 색의 발광 디바이스에서 공유하도록 형성하는 경우에도, 공통 전극과 EL층의 측면 또는 화소 전극의 측면이 접하여 발광 디바이스가 단락될 우려가 있다.
그래서 본 발명의 일 형태의 표시 장치는 적어도 섬 형상의 발광층의 측면을 덮는 절연층을 가진다.
이에 의하여, 섬 형상으로 형성된 EL층의 적어도 일부의 층 및 화소 전극이 캐리어 주입층 또는 공통 전극과 접하는 것을 억제할 수 있다. 따라서 발광 디바이스의 단락을 억제하여 발광 디바이스의 신뢰성을 높일 수 있다.
또한 상기 절연층을 제공함으로써, 인접한 섬 형상의 EL층 사이를 매립할 수 있기 때문에, 섬 형상의 EL층 위에 제공하는 층(캐리어 주입층, 공통 전극 등)의 피형성면의 요철을 저감하고 더 평탄하게 할 수 있다. 따라서 캐리어 주입층 또는 공통 전극의 피복성을 높일 수 있다. 이에 의하여 공통 전극의 단절을 방지할 수 있다.
또한 본 명세서 등에서 단절이란, 층, 막, 또는 전극이 피형성면의 형상(예를 들어 단차 등)에 기인하여 분단되는 현상을 가리킨다.
또한 상기 절연층은 섬 형상의 EL층과 접하도록 제공될 수 있다. 이로써 EL층의 막 박리를 방지할 수 있다. 상기 절연층과 섬 형상의 EL층이 밀착함으로써, 인접한 섬 형상의 EL층이 상기 절연층에 의하여 고정되거나 접착되는 효과를 나타낸다.
또한 상기 절연층을 제공하는 것과 동시에 캐소드 콘택트부(후술하는 접속부(140))의 개구도 제공할 수 있다. 즉 상기 개구를 제공하기 위한 제조 공정을 추가하지 않고 상기 절연층을 형성할 수 있다. 예를 들어 상기 절연층을 감광성 수지로 형성하는 경우, 한 번의 노광에 의하여 상기 절연층의 형성과 캐소드 콘택트부에서의 도전층 노출을 수행할 수 있다.
본 발명의 일 형태의 표시 장치는 양극으로서 기능하는 화소 전극과, 화소 전극 위에 다음 순서대로 제공되고 각각 섬 형상을 가지는 정공 주입층, 정공 수송층, 발광층, 및 전자 수송층과, 정공 주입층, 정공 수송층, 발광층, 및 전자 수송층 각각의 측면을 덮도록 제공된 절연층과, 전자 수송층 위에 제공된 전자 주입층과, 전자 주입층 위에 제공되고 음극으로서 기능하는 공통 전극을 가진다.
또는 본 발명의 일 형태의 표시 장치는 음극으로서 기능하는 화소 전극과, 화소 전극 위에 다음 순서대로 제공되고 각각 섬 형상을 가지는 전자 주입층, 전자 수송층, 발광층, 및 정공 수송층과, 전자 주입층, 전자 수송층, 발광층, 및 정공 수송층 각각의 측면을 덮도록 제공된 절연층과, 정공 수송층 위에 제공된 정공 주입층과, 정공 주입층 위에 제공되고 양극으로서 기능하는 공통 전극을 가진다.
또는 본 발명의 일 형태의 표시 장치는 화소 전극과, 화소 전극 위의 제 1 발광 유닛과, 제 1 발광 유닛 위의 전하 발생층(중간층이라고도 함)과, 전하 발생층 위의 제 2 발광 유닛과, 제 1 발광 유닛, 전하 발생층, 및 제 2 발광 유닛 각각의 측면을 덮도록 제공된 절연층과, 제 2 발광 유닛 위에 제공된 공통 전극을 가진다. 또한 제 2 발광 유닛과 공통 전극 사이에 각 색의 발광 디바이스에서 공유되는 층이 제공되어도 좋다.
정공 주입층, 전자 주입층, 또는 전하 발생층 등은 EL층 중에서는 도전성이 비교적 높은 층인 경우가 많다. 본 발명의 일 형태의 표시 장치에서는 이들 층의 측면이 절연층으로 덮이기 때문에, 공통 전극 등과 접하는 것이 억제될 수 있다. 따라서 발광 디바이스의 단락을 억제하여 발광 디바이스의 신뢰성을 높일 수 있다.
이러한 구성으로 함으로써, 정세도 또는 해상도가 높고 신뢰성이 높은 표시 장치를 제작할 수 있다. 예를 들어 펜타일 방식 등 특수한 화소 배열 방식을 적용하여 정세도를 의사적으로 높일 필요가 없고, 하나의 화소에 3개 이상의 부화소를 사용한 배열 방법에 의해서도 정세도가 매우 높은 표시 장치를 실현할 수 있다. 예를 들어 R, G, B 각각을 한쪽 방향으로 배열한 소위 스트라이프 배열이 적용되고, 정세도가 500ppi 이상, 1000ppi 이상, 또는 2000ppi 이상, 나아가서는 3000ppi 이상, 더 나아가서는 5000ppi 이상인 표시 장치를 실현할 수 있다.
절연층은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다. 특히 2층 구조의 절연층을 적용하는 것이 바람직하다. 예를 들어 절연층의 제 1 층은 EL층과 접하여 형성되기 때문에, 무기 절연 재료를 사용하여 형성하는 것이 바람직하다. 특히 성막 대미지가 작은 원자층 퇴적(ALD: Atomic Layer Deposition)법을 사용하여 형성하는 것이 바람직하다. 이들 외에, ALD법보다 성막 속도가 빠른 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 또는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법을 사용하여 무기 절연층을 형성하는 것이 바람직하다. 이에 의하여, 신뢰성이 높은 표시 장치를 높은 생산성으로 제작할 수 있다. 또한 절연층의 제 2 층은 절연층의 제 1 층에 형성된 오목부를 평탄화하도록 유기 재료를 사용하여 형성하는 것이 바람직하다.
예를 들어 절연층의 제 1 층으로서 ALD법에 의하여 형성한 산화 알루미늄막을 사용하고, 절연층의 제 2 층으로서 감광성 유기 수지막을 사용할 수 있다.
EL층의 측면과 감광성 유기 수지막이 직접 접하는 경우, 감광성 유기 수지막에 포함될 수 있는 유기 용매 등이 EL층에 대미지를 줄 가능성이 있다. 절연층의 제 1 층에 ALD법에 의하여 형성한 산화 알루미늄막을 사용함으로써, 감광성 유기 수지막과 EL층의 측면이 직접 접하지 않는 구성으로 할 수 있다. 이에 의하여, EL층이 유기 용매로 용해되는 것 등을 억제할 수 있다.
또한 단층 구조의 절연층을 형성하여도 좋다. 예를 들어 무기 재료를 사용한 단층 구조의 절연층을 형성함으로써, 상기 절연층을 EL층의 보호 절연층으로서 사용할 수 있다. 이에 의하여 표시 장치의 신뢰성을 높일 수 있다. 또한 예를 들어 유기 재료를 사용한 단층 구조의 절연층을 형성함으로써, 인접한 EL층 사이를 상기 절연층으로 충전하여 평탄화할 수 있다. 이에 의하여, EL층 및 절연층 위에 형성되는 공통 전극(상부 전극)의 피복성을 높일 수 있다. 특히, EL층에 가해지는 대미지가 적은 유기 재료를 사용하는 것이 바람직하다.
또한 본 실시형태의 표시 장치에서는, 화소 전극과 EL층 사이에 화소 전극의 단부를 덮는 절연층을 제공할 필요가 없기 때문에, 인접한 발광 디바이스 사이의 간격을 매우 좁게 할 수 있다. 따라서 표시 장치의 정세도 또는 해상도를 높일 수 있다. 또한 상기 절연층을 형성하기 위한 마스크도 불필요하므로, 표시 장치의 제조 비용을 절감할 수 있다.
[표시 장치의 구성예 1]
도 1의 (A) 내지 (C)에 본 발명의 일 형태의 표시 장치를 나타내었다.
도 1의 (A)는 표시 장치(100)의 상면도이다. 표시 장치(100)는 복수의 화소(110)가 매트릭스로 배치된 표시부와, 표시부 외측의 접속부(140)를 가진다. 접속부(140)는 캐소드 콘택트부라고 부를 수도 있다.
도 1의 (A)에 나타낸 화소(110)에는 스트라이프 배열이 적용되어 있다. 도 1의 (A)에 나타낸 화소(110)는 부화소(110a, 110b, 110c)의 3개의 부화소로 구성된다. 부화소(110a, 110b, 110c)는 각각 서로 다른 색의 광을 방출하는 발광 디바이스를 가진다. 부화소(110a, 110b, 110c)로서는, 적색(R), 녹색(G), 및 청색(B)의 3색의 부화소, 황색(Y), 시안(C), 및 마젠타(M)의 3색의 부화소 등을 들 수 있다.
도 1의 (A)에 나타낸 부화소의 상면 형상은 발광 영역의 상면 형상에 상당한다.
또한 부화소를 구성하는 회로 레이아웃은 도 1의 (A)에 나타낸 부화소의 범위에 한정되지 않고, 그 외측에 배치되어도 좋다. 예를 들어 부화소(110a)에 포함되는 트랜지스터는 일부 또는 모두가 도 1의 (A)에 나타낸 부화소(110a)의 범위 외에 위치하여도 좋다. 예를 들어 부화소(110a)에 포함되는 트랜지스터는 부화소(110b)의 범위 내에 위치하는 부분을 가져도 좋고, 부화소(110c)의 범위 내에 위치하는 부분을 가져도 좋다.
도 1의 (A)에서는 부화소(110a, 110b, 110c)의 개구율(크기, 발광 영역의 크기라고도 할 수 있음)을 동일하게 또는 실질적으로 동일하게 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 부화소(110a, 110b, 110c)의 개구율은 각각 적절히 결정할 수 있다. 부화소(110a, 110b, 110c)의 개구율은 각각 달라도 좋고, 이들 중 2개 이상이 동일하거나 실질적으로 동일하여도 좋다.
도 1의 (A)에는 서로 다른 색의 부화소가 X방향으로 나란히 배치되고, 같은 색의 부화소가 Y방향으로 나란히 배치된 예를 나타내었다. 또한 서로 다른 색의 부화소가 Y방향으로 나란히 배치되고, 같은 색의 부화소가 X방향으로 나란히 배치되어도 좋다.
도 1의 (A)에서는 상면에서 보았을 때 접속부(140)가 표시부의 아래쪽에 위치하는 예를 나타내었지만, 이에 특별히 한정되지 않는다. 접속부(140)는 상면에서 보았을 때 표시부의 위쪽, 오른쪽, 왼쪽, 아래쪽 중 적어도 하나에 제공되면 좋고, 표시부의 4변을 둘러싸도록 제공되어도 좋다. 또한 접속부(140)는 하나이어도 좋고 복수이어도 좋다.
도 1의 (B)는 도 1의 (A)에서의 일점쇄선 X1-X2를 따르는 단면도이고, 도 1의 (C)는 도 1의 (A)에서의 일점쇄선 Y1-Y2를 따르는 단면도이다.
도 1의 (B)에 나타낸 바와 같이, 표시 장치(100)에서는 트랜지스터를 포함한 층(101) 위에 발광 디바이스(130a, 130b, 130c)가 제공되고, 이들 발광 디바이스를 덮도록 보호층(131)이 제공되어 있다. 보호층(131) 위에는 수지층(122)에 의하여 기판(120)이 접합되어 있다. 또한 인접한 발광 디바이스 사이의 영역에는 절연층(125)과, 절연층(125) 위의 절연층(127)이 제공되어 있다.
본 발명의 일 형태의 표시 장치는 발광 디바이스가 형성된 기판과는 반대 방향으로 광이 방출되는 전면 발광형 구조(톱 이미션형(top-emission) 구조), 발광 디바이스가 형성된 기판 측에 광이 방출되는 배면 발광형 구조(보텀 이미션형(bottom-emission) 구조), 양면에 광이 방출되는 양면 발광형 구조(듀얼 이미션형(dual-emission) 구조) 중 어느 것을 가져도 좋다.
트랜지스터를 포함한 층(101)에는, 예를 들어 기판에 복수의 트랜지스터가 제공되고, 이들 트랜지스터를 덮도록 절연층이 제공된 적층 구조를 적용할 수 있다. 트랜지스터를 포함한 층(101)은 인접한 발광 디바이스 사이에 오목부를 가져도 좋다. 예를 들어 트랜지스터를 포함한 층(101)의 가장 바깥쪽 면에 위치하는 절연층에 오목부가 제공되어도 좋다. 트랜지스터를 포함한 층(101)의 구성예에 대해서는 실시형태 3, 실시형태 4에서 설명한다.
도전층(111a, 111b, 111c)의 각각은 트랜지스터를 포함한 층(101)에 제공된 트랜지스터에 전기적으로 접속된다. 도전층(111a, 111b, 111c)은 발광 디바이스와 트랜지스터를 전기적으로 접속하는 층이라고 할 수 있다. 또는 도전층(111a, 111b, 111c)은 발광 디바이스의 화소 전극의 일부라고도 할 수 있다.
도전층(111a, 111b, 111c)의 오목부에는 층(128)이 매립되어 있는 것이 바람직하다. 그리고 도전층(111a) 및 층(128) 위에 도전층(112a)을 형성하고, 도전층(111b) 및 층(128) 위에 도전층(112b)을 형성하고, 도전층(111c) 및 층(128) 위에 도전층(112c)을 형성하는 것이 바람직하다. 도전층(112a, 112b, 112c)은 발광 디바이스의 화소 전극으로서 기능한다.
층(128)은 도전층(111a, 111b, 111c)의 오목부를 평탄화하는 기능을 가진다. 층(128)을 제공함으로써, EL층의 피형성면의 요철을 저감하여 피복성을 향상시킬 수 있다. 또한 도전층(111a, 111b, 111c) 및 층(128) 위에 도전층(111a, 111b, 111c)에 전기적으로 접속되는 도전층(112a, 112b, 112c)을 제공함으로써, 도전층(111a, 111b, 111c)의 오목부와 중첩되는 영역도 발광 영역으로서 사용할 수 있는 경우가 있다. 이에 의하여 화소의 개구율을 높일 수 있다.
층(128)은 절연층이어도 좋고, 도전층이어도 좋다. 층(128)에는 각종 무기 절연 재료, 유기 절연 재료, 및 도전 재료를 적절히 사용할 수 있다. 특히 층(128)은 절연 재료를 사용하여 형성되는 것이 바람직하다.
층(128)으로서는 유기 재료를 포함한 절연층을 적합하게 사용할 수 있다. 예를 들어 층(128)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 적용할 수 있다. 또한 층(128)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
도전층(112a)은 도전층(111a) 위 및 층(128) 위에 제공된다. 도전층(112a)은 도전층(111a)의 상면과 접하는 제 1 영역과, 층(128)의 상면과 접하는 제 2 영역을 가진다. 제 1 영역과 접하는 도전층(111a)의 상면의 높이와 제 2 영역과 접하는 층(128)의 상면의 높이는 일치하거나 실질적으로 일치하는 것이 바람직하다.
마찬가지로, 도전층(112b)은 도전층(111b) 위 및 층(128) 위에 제공된다. 도전층(112b)은 도전층(111b)의 상면과 접하는 제 1 영역과, 층(128)의 상면과 접하는 제 2 영역을 가진다. 제 1 영역과 접하는 도전층(111b)의 상면의 높이와 제 2 영역과 접하는 층(128)의 상면의 높이는 일치하거나 실질적으로 일치하는 것이 바람직하다.
도전층(112c)은 도전층(111c) 위 및 층(128) 위에 제공된다. 도전층(112c)은 도전층(111c)의 상면과 접하는 제 1 영역과, 층(128)의 상면과 접하는 제 2 영역을 가진다. 제 1 영역과 접하는 도전층(111c)의 상면의 높이와 제 2 영역과 접하는 층(128)의 상면의 높이는 일치하거나 실질적으로 일치하는 것이 바람직하다.
발광 디바이스(130a, 130b, 130c)는 서로 다른 색의 광을 방출한다. 발광 디바이스(130a, 130b, 130c)는 예를 들어 적색(R), 녹색(G), 청색(B)의 3색의 광을 방출하는 조합인 것이 바람직하다.
발광 디바이스(130a, 130b, 130c)로서는 예를 들어 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode)를 사용하는 것이 바람직하다. 발광 디바이스에 포함되는 발광 물질(발광 재료라고도 함)로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(TADF: Thermally activated delayed fluorescence) 재료) 등을 들 수 있다. 또한 TADF 재료로서는 단일항 여기 상태와 삼중항 여기 상태 사이가 열평형 상태에 있는 재료를 사용하여도 좋다. 이러한 TADF 재료는 발광 수명(여기 수명)이 짧아지기 때문에, 발광 디바이스의 고휘도 영역에서의 효율 저하를 억제할 수 있다. 또한 발광 디바이스에 포함되는 발광 물질로서는 무기 화합물(퀀텀닷(quantum dot) 재료 등)을 사용하여도 좋다.
발광 디바이스는 한 쌍의 전극 사이에 EL층을 가진다. 본 명세서 등에서는 한 쌍의 전극 중 한쪽을 화소 전극이라고 기재하고, 다른 쪽을 공통 전극이라고 기재하는 경우가 있다.
발광 디바이스의 한 쌍의 전극 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다. 이하에서는, 화소 전극이 양극으로서 기능하고, 공통 전극이 음극으로서 기능하는 경우를 예로 들어 설명한다.
발광 디바이스(130a)는 트랜지스터를 포함한 층(101) 위의 도전층(112a)과, 도전층(112a) 위의 도전층(126a)과, 도전층(126a) 위의 도전층(129a)과, 도전층(129a) 위의 섬 형상의 제 1 층(113a)과, 섬 형상의 제 1 층(113a) 위의 제 4 층(114)과, 제 4 층(114) 위의 공통 전극(115)을 가진다. 또한 도전층(111a)도 발광 디바이스(130a)의 구성 요소로 간주하여도 좋다. 도전층(112a)은 발광 디바이스(130a)의 화소 전극으로서 기능할 수 있다. 또한 도전층(111a), 도전층(112a), 도전층(126a), 및 도전층(129a) 중 적어도 하나가 발광 디바이스(130a)의 화소 전극으로서의 기능을 가진다. 도전층(111a), 도전층(112a), 도전층(126a), 및 도전층(129a) 중 발광 디바이스(130a)의 화소 전극으로서의 기능을 가지는 층이 적어도 제공되면 좋고, 다른 도전층은 제공하지 않아도 된다. 또한 발광 디바이스(130a)에서 제 1 층(113a) 및 제 4 층(114)을 통틀어 EL층이라고 할 수 있다.
본 실시형태의 발광 디바이스의 구성은 특별히 한정되지 않고, 싱글 구조를 가져도 좋고 탠덤 구조를 가져도 좋다. 또한 발광 디바이스의 구성예에 대해서는 실시형태 2에서 설명한다.
발광 디바이스(130b)는 트랜지스터를 포함한 층(101) 위의 도전층(112b)과, 도전층(112b) 위의 도전층(126b)과, 도전층(126b) 위의 도전층(129b)과, 도전층(129b) 위의 섬 형상의 제 2 층(113b)과, 섬 형상의 제 2 층(113b) 위의 제 4 층(114)과, 제 4 층(114) 위의 공통 전극(115)을 가진다. 또한 도전층(111b)도 발광 디바이스(130b)의 구성 요소로 간주하여도 좋다. 도전층(112b)은 발광 디바이스(130b)의 화소 전극으로서 기능할 수 있다. 또한 도전층(111b), 도전층(112b), 도전층(126b), 및 도전층(129b) 중 적어도 하나가 발광 디바이스(130b)의 화소 전극으로서의 기능을 가진다. 도전층(111b), 도전층(112b), 도전층(126b), 및 도전층(129b) 중 발광 디바이스(130b)의 화소 전극으로서의 기능을 가지는 층이 적어도 제공되면 좋고, 다른 도전층은 제공하지 않아도 된다. 또한 발광 디바이스(130b)에서 제 2 층(113b) 및 제 4 층(114)을 통틀어 EL층이라고 할 수 있다.
발광 디바이스(130c)는 트랜지스터를 포함한 층(101) 위의 도전층(112c)과, 도전층(112c) 위의 도전층(126c)과, 도전층(126c) 위의 도전층(129c)과, 도전층(129c) 위의 섬 형상의 제 3 층(113c)과, 섬 형상의 제 3 층(113c) 위의 제 4 층(114)과, 제 4 층(114) 위의 공통 전극(115)을 가진다. 또한 도전층(111c)도 발광 디바이스(130c)의 구성 요소로 간주하여도 좋다. 도전층(112c)은 발광 디바이스(130c)의 화소 전극으로서 기능할 수 있다. 또한 도전층(111c), 도전층(112c), 도전층(126c), 및 도전층(129c) 중 적어도 하나가 발광 디바이스(130c)의 화소 전극으로서의 기능을 가진다. 도전층(111c), 도전층(112c), 도전층(126c), 및 도전층(129c) 중 발광 디바이스(130c)의 화소 전극으로서의 기능을 가지는 층이 적어도 제공되면 좋고, 다른 도전층은 제공하지 않아도 된다. 또한 발광 디바이스(130c)에서 제 3 층(113c) 및 제 4 층(114)을 통틀어 EL층이라고 할 수 있다.
각 색의 발광 디바이스는 공통 전극으로써 동일한 막을 공유한다. 각 색의 발광 디바이스가 공유하는 공통 전극(115)은 접속부(140)에 제공된 도전층(123c)과 전기적으로 접속된다(도 1의 (C) 참조). 이에 의하여, 각 색의 발광 디바이스가 가지는 공통 전극(115)에는 같은 전위가 공급된다. 접속부(140)에는 도전층(111a), 도전층(112a), 도전층(126a), 및 도전층(129a) 중 적어도 하나와 같은 재료 및 같은 공정으로 형성된 도전층을 제공할 수 있다. 도 1의 (C)에서는 도전층(111a), 도전층(112a), 및 도전층(129a)과 같은 재료 및 같은 공정으로 형성된 3층의 도전층(123a, 123b, 123c)이 포함되는 예를 나타내었다.
도 1의 (B)에서 도전층(111a, 112a, 126a, 129a)은 각각 단부의 위치가 다르다. 구체적으로는 도전층(111a)의 단부보다 외측에 도전층(112a)의 단부가 위치하고, 도전층(112a)의 단부보다 외측에 도전층(126a)의 단부가 위치하고, 도전층(126a)의 단부보다 외측에 도전층(129a)의 단부가 위치한다. 도전층(111a, 112a, 126a, 129a)의 형상은 도 1의 (B)에 나타낸 구성에 한정되지 않는다. 예를 들어 적어도 2개의 도전층의 단부가 정렬되거나 실질적으로 정렬되어도 좋다. 바꿔 말하면, 적어도 2개의 도전층의 상면 형상이 일치하거나 실질적으로 일치하여도 좋다.
또한 단부가 정렬되거나 실질적으로 정렬되는 경우, 그리고 상면 형상이 일치하거나 실질적으로 일치하는 경우, 상면에서 보았을 때 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩된다고 할 수 있다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면, 윤곽이 중첩되지 않고 위층이 아래층보다 내측에 위치하거나 위층이 아래층보다 외측에 위치하는 경우도 있고, 이 경우에도 단부가 실질적으로 정렬된다고 말하거나 상면 형상이 실질적으로 일치한다고 말한다.
발광 디바이스(130a)에서 제 1 층(113a)은 도전층(111a), 도전층(112a), 및 도전층(126a)의 측면을 덮는다. 또한 제 1 층(113a)의 단부와 도전층(129a)의 단부는 정렬되거나 실질적으로 정렬된다. 또한 제 1 층(113a)의 단부는 도전층(111a), 도전층(112a), 및 도전층(126a) 각각의 단부보다 외측에 위치한다. 이러한 구성으로 함으로써 화소의 개구율을 높일 수 있다. 제 1 층(113a)은 도전층(111a, 112a, 126a, 129a) 중 적어도 1층의 측면을 덮는 것이 바람직하다. 또한 제 1 층(113a)의 단부는 도전층(111a, 112a, 126a, 129a) 중 적어도 1층의 단부와 정렬되거나 실질적으로 정렬되는 것이 바람직하다. 또한 발광 디바이스(130b, 130c)에 대해서도 마찬가지이다.
도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면은 절연층(125)으로 덮여 있다. 이에 의하여, 제 4 층(114)(또는 공통 전극(115))이 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 어느 것의 측면과 접하는 것이 억제되어, 발광 디바이스의 단락을 억제할 수 있다.
절연층(125)은 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 각각의 측면과 접할 수 있다.
절연층(127)은 절연층(125)에 형성된 오목부를 충전하도록 절연층(125) 위에 제공된다. 절연층(127)은 절연층(125)을 개재하여 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 각각의 측면과 중첩되는 구성(측면을 덮는 구성이라고도 할 수 있음)으로 할 수 있다. 또한 절연층(127)은 절연층(125)을 개재하여 도전층(129a, 129b, 129c) 각각의 측면과 중첩되는 구성으로 할 수 있다.
또한 절연층(125) 및 절연층(127) 중 어느 한쪽을 제공하지 않아도 된다. 예를 들어 절연층(125)을 제공하지 않는 경우, 절연층(127)은 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 각각의 측면과 접할 수 있다. 절연층(127)은 각 발광 디바이스의 EL층 사이를 충전하도록 제공할 수 있다.
절연층(125) 및 절연층(127) 중 한쪽 또는 양쪽이 각 발광 디바이스에 포함되는 EL층 사이를 충전함으로써, EL층의 막 박리를 방지할 수 있기 때문에 발광 디바이스의 신뢰성을 높일 수 있다. 또한 발광 디바이스의 제작 수율을 높일 수 있다.
절연층(125) 및 절연층(127) 중 한쪽 또는 양쪽은 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 각각의 상면의 일부를 덮어도 좋다. 절연층(125) 및 절연층(127) 중 한쪽 또는 양쪽이 EL층의 측면뿐만 아니라 상면도 덮음으로써, EL층의 막 박리를 더 방지할 수 있기 때문에 발광 디바이스의 신뢰성을 높일 수 있다. 또한 발광 디바이스의 제작 수율을 더 높일 수 있다.
또한 제 1 층(113a) 위에는 희생층(118a)이 위치한다. 도 1의 (B)에서 희생층(118a)의 한쪽 단부는 제 1 층(113a)의 단부와 정렬되거나 실질적으로 정렬되고 희생층(118a)의 다른 쪽 단부는 제 1 층(113a) 위에 위치한다. 이와 같이 본 발명의 일 형태의 표시 장치는 제작 시에 사용한 희생층이 잔존하여도 좋다. 제 2 층(113b) 위의 희생층(118b) 및 제 3 층(113c) 위의 희생층(118c)에 대해서도 마찬가지이다. 구체적으로는 희생층(118b)의 한쪽 단부는 제 2 층(113b)의 단부와 정렬되거나 실질적으로 정렬된다. 희생층(118b)의 다른 쪽 단부는 제 2 층(113b) 위에 위치한다. 희생층(118c)의 한쪽 단부는 제 3 층(113c)의 단부와 정렬되거나 실질적으로 정렬된다. 희생층(118c)의 다른 쪽 단부는 제 3 층(113c) 위에 위치한다.
또한 본 발명의 일 형태의 표시 장치는 희생층(118a, 118b, 118c) 중 하나 또는 복수를 가지는 구성으로 할 수 있고, 또는 이들 3개를 모두 가지지 않는 구성으로 하여도 좋다.
절연층(125) 및 절연층(127) 중 한쪽 또는 양쪽은 희생층(118a) 위에 제공되어도 좋다. 마찬가지로 절연층(125) 및 절연층(127) 중 한쪽 또는 양쪽은 희생층(118b) 위 및 희생층(118c) 위에 제공되어도 좋다.
제 4 층(114) 및 공통 전극(115)은 제 1 층(113a), 제 2 층(113b), 제 3 층(113c), 절연층(125), 및 절연층(127) 위에 제공된다. 절연층(125) 및 절연층(127)을 제공하기 전의 단계에서는, 화소 전극 및 EL층이 제공되는 영역과, 화소 전극 및 EL층이 제공되지 않는 영역(발광 디바이스 사이의 영역)의 차이에 기인한 단차가 발생한다. 본 발명의 일 형태의 표시 장치에서는, 절연층(125) 및 절연층(127)을 가짐으로써 상기 단차를 평탄화할 수 있어 제 4 층(114) 및 공통 전극(115)의 피복성을 향상시킬 수 있다. 따라서 공통 전극(115)의 단절로 인한 접속 불량을 억제할 수 있다. 또는 단차로 인하여 공통 전극(115)이 국소적으로 얇아져 전기 저항이 상승하는 것을 억제할 수 있다.
제 4 층(114) 및 공통 전극(115)의 형성면의 평탄성을 향상시키기 위하여, 절연층(125)의 상면 및 절연층(127)의 상면의 높이는 각각 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 적어도 하나의 상면의 높이와 일치하거나 실질적으로 일치하는 것이 바람직하다. 또한 절연층(127)의 상면은 평탄한 형상을 가지는 것이 바람직하고, 볼록부, 볼록 곡면, 오목 곡면, 또는 오목부를 가져도 좋다.
절연층(125)은 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면과 접하는 영역을 가지고, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 보호 절연층으로서 기능한다. 절연층(125)을 제공함으로써, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면으로부터 내부로 불순물(산소, 수분 등)이 침입하는 것을 억제할 수 있어, 신뢰성이 높은 표시 장치로 할 수 있다.
단면에서 보았을 때 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면과 접하는 영역에서의 절연층(125)의 폭(두께)이 크면, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 간격이 커져 개구율이 저하되는 경우가 있다. 또한 절연층(125)의 폭(두께)이 작으면, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면으로부터 내부로 불순물이 침입하는 것을 억제하는 효과가 저하되는 경우가 있다. 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면과 접하는 영역에서의 절연층(125)의 폭(두께)은 3nm 이상 200nm 이하가 바람직하고, 3nm 이상 150nm 이하가 더 바람직하고, 5nm 이상 150nm 이하가 더 바람직하고, 5nm 이상 100nm 이하가 더 바람직하고, 10nm 이상 100nm 이하가 더 바람직하고, 10nm 이상 50nm 이하가 더 바람직하다. 절연층(125)의 폭(두께)을 상술한 범위로 함으로써, 개구율이 높고 신뢰성이 높은 표시 장치로 할 수 있다.
절연층(125)은 무기 재료를 포함한 절연층으로 할 수 있다. 절연층(125)으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 절연층(125)은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다. 산화 절연막으로서는 산화 실리콘막, 산화 알루미늄막, 산화 마그네슘막, 인듐 갈륨 아연 산화물막, 산화 갈륨막, 산화 저마늄막, 산화 이트륨막, 산화 지르코늄막, 산화 란타넘막, 산화 네오디뮴막, 산화 하프늄막, 및 산화 탄탈럼막 등을 들 수 있다. 질화 절연막으로서는 질화 실리콘막 및 질화 알루미늄막 등을 들 수 있다. 산화질화 절연막으로서는 산화질화 실리콘막, 산화질화 알루미늄막 등을 들 수 있다. 질화산화 절연막으로서는 질화산화 실리콘막, 질화산화 알루미늄막 등을 들 수 있다. 특히 산화 알루미늄은 에칭 시에 EL층에 대한 선택비가 높고, 후술하는 절연층(127)의 형성 시에 EL층을 보호하는 기능을 가지기 때문에 바람직하다. 특히 ALD법에 의하여 형성한 산화 알루미늄막, 산화 하프늄막, 산화 실리콘막 등의 무기 절연막을 절연층(125)에 적용함으로써, 핀홀이 적고 EL층을 보호하는 기능이 우수한 절연층(125)을 형성할 수 있다.
또한 본 명세서 등에서 산화질화물이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화물이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 예를 들어 산화질화 실리콘이라고 기재한 경우에는, 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이라고 기재한 경우에는, 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연층(125)의 형성에는 스퍼터링법, CVD법, PLD법, ALD법 등을 사용할 수 있다. 절연층(125)은 피복성이 양호한 ALD법을 사용하여 형성하는 것이 바람직하다.
절연층(125) 위에 제공되는 절연층(127)은 인접한 발광 디바이스 사이에 형성된 절연층(125)의 오목부를 평탄화하는 기능을 가진다. 바꿔 말하면, 절연층(127)은 공통 전극(115)의 형성면의 평탄성을 향상시키는 효과를 가진다. 절연층(127)으로서는 유기 재료를 포함한 절연층을 적합하게 사용할 수 있다. 예를 들어 절연층(127)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘(silicone) 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 적용할 수 있다. 또한 절연층(127)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다. 또한 절연층(127)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포토레지스트를 사용하여도 좋다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
절연층(127)의 상면의 높이와 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 어느 것의 상면의 높이의 차이는, 예를 들어 절연층(127)의 두께의 0.5배 이하가 바람직하고, 0.3배 이하가 더 바람직하다. 또한 예를 들어 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 어느 것의 상면이 절연층(127)의 상면보다 높아지도록 절연층(127)을 제공하여도 좋다. 또한 예를 들어 절연층(127)의 상면이 제 1 층(113a), 제 2 층(113b), 또는 제 3 층(113c)에 포함되는 발광층의 상면보다 높아지도록 절연층(127)을 제공하여도 좋다.
화소 전극 및 공통 전극 중 광을 추출하는 측의 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한 광을 추출하지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
발광 디바이스의 한 쌍의 전극(화소 전극과 공통 전극)을 형성하는 재료로서는 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 적절히 사용할 수 있다. 구체적으로는 인듐 주석 산화물(In-Sn 산화물, ITO라고도 함), In-Si-Sn 산화물(ITSO라고도 함), 인듐 아연 산화물(In-Zn 산화물), In-W-Zn 산화물, 알루미늄, 니켈, 및 란타넘의 합금(Al-Ni-La) 등의 알루미늄을 포함한 합금(알루미늄 합금), 그리고 은과 마그네슘의 합금, 은과 팔라듐과 구리의 합금(Ag-Pd-Cu, APC라고도 표기함) 등의 은을 포함한 합금을 들 수 있다. 이들 외에는, 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti), 크로뮴(Cr), 망가니즈(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 갈륨(Ga), 아연(Zn), 인듐(In), 주석(Sn), 몰리브데넘(Mo), 탄탈럼(Ta), 텅스텐(W), 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 이트륨(Y), 네오디뮴(Nd) 등의 금속, 및 이들을 적절히 조합하여 포함한 합금을 사용할 수도 있다. 이들 외에, 위에서 예시하지 않은 원소 주기율표의 1족 또는 2족에 속하는 원소(예를 들어 리튬(Li), 세슘(Cs), 칼슘(Ca), 스트론튬(Sr)), 유로퓸(Eu), 이터븀(Yb) 등의 희토류 금속, 이들을 적절히 조합하여 포함하는 합금, 및 그래핀 등을 사용할 수 있다.
발광 디바이스에는 미소 광공진기(마이크로캐비티) 구조가 적용되어 있는 것이 바람직하다. 따라서 발광 디바이스의 한 쌍의 전극 중 한쪽은 가시광 투과성 및 가시광 반사성을 가지는 전극(반투과·반반사 전극)인 것이 바람직하고, 다른 쪽은 가시광 반사성을 가지는 전극(반사 전극)인 것이 바람직하다. 발광 디바이스가 마이크로캐비티 구조를 가지는 경우, 발광층으로부터 얻어지는 발광을 양쪽 전극 사이에서 공진시켜, 발광 디바이스로부터 방출되는 광을 강하게 할 수 있다.
또한 반투과·반반사 전극은 반사 전극과, 가시광 투과성을 가지는 전극(투명 전극이라고도 함)의 적층 구조를 가질 수 있다.
투명 전극의 광 투과율은 40% 이상으로 한다. 예를 들어 발광 디바이스에는 가시광(파장 400nm 이상 750nm 미만의 광) 투과율이 40% 이상인 전극을 사용하는 것이 바람직하다. 반투과·반반사 전극의 가시광 반사율은 10% 이상 95% 이하, 바람직하게는 30% 이상 80% 이하로 한다. 반사 전극의 가시광 반사율은 40% 이상 100% 이하, 바람직하게는 70% 이상 100% 이하로 한다. 또한 이들 전극의 저항률은 1×10-2Ωcm 이하가 바람직하다.
예를 들어 도전층(111a) 및 도전층(112a)에 반사 전극으로서 기능하는 도전층을 사용하고, 도전층(126a) 및 도전층(129a)에 투명 전극으로서 기능하는 도전층을 사용하여도 좋다. 예를 들어 도전층(111a)에 타이타늄 등의 금속을 사용하고, 도전층(112a)에 알루미늄 등의 금속 또는 APC 등의 합금을 사용하고, 도전층(126a) 및 도전층(129a)에 각각 산화 타이타늄 또는 ITSO 등의 금속 산화물을 사용할 수 있다.
제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 섬 형상으로 제공된다. 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 발광층을 가진다. 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 서로 다른 색의 광을 방출하는 발광층을 가지는 것이 바람직하다.
발광층은 발광 물질을 포함한 층이다. 발광층은 1종류 또는 복수 종류의 발광 물질을 포함할 수 있다. 발광 물질로서는 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 적색 등의 발광색을 나타내는 물질을 적절히 사용한다. 또한 발광 물질로서는 근적외광을 방출하는 물질을 사용할 수도 있다.
발광 물질로서는 형광 재료, 인광 재료, TADF 재료, 퀀텀닷 재료 등을 들 수 있다.
형광 재료로서는 예를 들어 피렌 유도체, 안트라센 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 카바졸 유도체, 다이벤조싸이오펜 유도체, 다이벤조퓨란 유도체, 다이벤조퀴녹살린 유도체, 퀴녹살린 유도체, 피리딘 유도체, 피리미딘 유도체, 페난트렌 유도체, 나프탈렌 유도체 등이 있다.
인광 재료로서는 예를 들어 4H-트라이아졸 골격, 1H-트라이아졸 골격, 이미다졸 골격, 피리미딘 골격, 피라진 골격, 또는 피리딘 골격을 가지는 유기 금속 착체(특히 이리듐 착체), 전자 흡인기를 가지는 페닐피리딘 유도체를 리간드로서 포함하는 유기 금속 착체(특히 이리듐 착체), 백금 착체, 희토류 금속 착체 등이 있다.
발광층은 발광 물질(게스트 재료)에 더하여 1종류 또는 복수 종류의 유기 화합물(호스트 재료, 어시스트 재료 등)을 포함하여도 좋다. 1종류 또는 복수 종류의 유기 화합물로서는 정공 수송성 재료 및 전자 수송성 재료 중 한쪽 또는 양쪽을 사용할 수 있다. 또한 1종류 또는 복수 종류의 유기 화합물로서 양극성 재료 또는 TADF 재료를 사용하여도 좋다.
발광층은 예를 들어 인광 재료와, 들뜬 복합체를 형성하기 쉬운 정공 수송성 재료와 전자 수송성 재료의 조합을 포함하는 것이 바람직하다. 이러한 구성으로 함으로써, 들뜬 복합체로부터 발광 물질(인광 재료)로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)를 사용한 발광을 효율적으로 얻을 수 있다. 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 들뜬 복합체를 형성하는 조합을 선택함으로써, 에너지 이동이 원활해져 발광을 효율적으로 얻을 수 있다. 이 구성에 의하여 발광 디바이스의 고효율, 저전압 구동, 장수명을 동시에 실현할 수 있다.
제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 발광층 이외의 층으로서, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질(정공 수송성 재료라고도 기재함), 정공 차단 재료, 전자 수송성이 높은 물질(전자 수송성 재료라고도 기재함), 전자 주입성이 높은 물질, 전자 차단 재료, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질, 양극성 재료라고도 기재함) 등을 포함한 층을 더 가져도 좋다.
예를 들어 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 하나 이상을 가져도 좋다.
EL층 중 각 색의 발광 디바이스에서 공유되도록 형성되는 층으로서는 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 하나 이상을 적용할 수 있다. 예를 들어 제 4 층(114)으로서 캐리어 주입층(정공 주입층 또는 전자 주입층)을 형성하여도 좋다. 또한 EL층의 모든 층을 색마다 구분 형성하여도 좋다. 즉 EL층은 각 색의 발광 디바이스에서 공유되도록 형성되는 층을 가지지 않아도 된다.
제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 발광층과, 발광층 위의 캐리어 수송층을 가지는 것이 바람직하다. 이에 의하여, 표시 장치(100)의 제작 공정 중에 발광층이 가장 바깥쪽으로 노출되는 것이 억제되어, 발광층이 받는 대미지를 저감할 수 있다. 이에 의하여 발광 디바이스의 신뢰성을 높일 수 있다.
정공 주입층은 양극으로부터 정공 수송층에 정공을 주입하는 층이고, 정공 주입성이 높은 물질을 포함한다. 정공 주입성이 높은 물질로서는, 방향족 아민 화합물, 및 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함한 복합 재료 등을 들 수 있다.
정공 수송층은 정공 주입층에 의하여 양극으로부터 주입된 정공을 발광층으로 수송하는 층이다. 정공 수송층은 정공 수송성 재료를 포함한다. 정공 수송성 재료로서는 정공 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 전자 수송성보다 정공 수송성이 높은 물질이면, 이들 이외의 물질을 사용할 수도 있다. 정공 수송성 재료로서는 π전자 과잉형 헤테로 방향족 화합물(예를 들어 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체 등), 방향족 아민(방향족 아민 골격을 가지는 화합물) 등의 정공 수송성이 높은 물질이 바람직하다.
전자 수송층은 전자 주입층에 의하여 음극으로부터 주입된 전자를 발광층으로 수송하는 층이다. 전자 수송층은 전자 수송성 재료를 포함한다. 전자 수송성 재료로서는 전자 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 정공 수송성보다 전자 수송성이 높은 물질이면, 이들 이외의 물질을 사용할 수도 있다. 전자 수송성 재료로서는 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체 등 외에, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 리간드를 포함한 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 그 외에 질소 함유 헤테로 방향족 화합물을 포함한 π전자 부족형 헤테로 방향족 화합물 등의 전자 수송성이 높은 물질을 사용할 수 있다.
전자 주입층은 음극으로부터 전자 수송층에 전자를 주입하는 층이고, 전자 주입성이 높은 물질을 포함한다. 전자 주입성이 높은 물질로서는 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 전자 주입성이 높은 물질로서는 전자 수송성 재료와 도너성 재료(전자 공여성 재료)를 포함한 복합 재료를 사용할 수도 있다.
전자 주입층에는 예를 들어 리튬, 세슘, 이터븀, 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaFx, X는 임의의 수), 8-(퀴놀리놀레이토)리튬(약칭: Liq), 2-(2-피리딜)페놀레이토리튬(약칭: LiPP), 2-(2-피리딜)-3-피리디놀레이토리튬(약칭: LiPPy), 4-페닐-2-(2-피리딜)페놀레이토리튬(약칭: LiPPP), 리튬 산화물(LiOx), 탄산 세슘 등의 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한 전자 주입층은 2개 이상의 층의 적층 구조를 가져도 좋다. 상기 적층 구조에서는, 예를 들어 제 1 층에 플루오린화 리튬을 사용하고, 제 2 층에 이터븀을 사용할 수 있다.
또는 전자 주입층에는 전자 수송성 재료를 사용하여도 좋다. 예를 들어 비공유 전자쌍을 가지고 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 전자 수송성 재료로서 사용할 수 있다. 구체적으로는, 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다.
또한 비공유 전자쌍을 가지는 유기 화합물의 LUMO(Lowest Unoccupied Molecular Orbital)가 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한 일반적으로 CV(사이클릭 볼타메트리), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등에 의하여 유기 화합물의 HOMO(Highest Occupied Molecular Orbital) 준위 및 LUMO 준위를 추정할 수 있다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-비스(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을 비공유 전자쌍을 가지는 유기 화합물로서 사용할 수 있다. 또한 NBPhen은 BPhen보다 유리 전이 온도(Tg)가 높기 때문에 내열성이 우수하다.
또한 탠덤 구조의 발광 디바이스를 제작하는 경우, 2개의 발광 유닛 사이에 전하 발생층(중간층이라고도 함)을 제공한다. 전하 발생층은 한 쌍의 전극 사이에 전압을 인가한 경우에, 2개의 발광 유닛 중 한쪽에 전자를 주입하고, 다른 쪽에 정공을 주입하는 기능을 가진다.
전하 발생층은 적어도 전하 발생 영역을 가진다. 전하 발생 영역은 억셉터성 재료를 포함하는 것이 바람직하고, 예를 들어 상술한 정공 주입층에 적용할 수 있는 정공 수송성 재료와 억셉터성 재료를 포함하는 것이 바람직하다.
또한 전하 발생층은 전자 주입성이 높은 물질을 포함한 층을 가지는 것이 바람직하다. 상기 층은 전자 주입 버퍼층이라고 부를 수도 있다. 전자 주입 버퍼층은 전하 발생 영역과 전자 수송층 사이에 제공되는 것이 바람직하다. 전자 주입 버퍼층을 제공함으로써, 전하 발생 영역과 전자 수송층 사이의 주입 장벽을 완화할 수 있기 때문에, 전하 발생 영역에서 발생한 전자를 전자 수송층에 용이하게 주입할 수 있다.
전자 주입 버퍼층은 알칼리 금속 또는 알칼리 토금속을 포함하는 것이 바람직하고, 예를 들어 알칼리 금속의 화합물 또는 알칼리 토금속의 화합물을 포함할 수 있다. 구체적으로는, 전자 주입 버퍼층은 알칼리 금속과 산소를 포함한 무기 화합물 또는 알칼리 토금속과 산소를 포함한 무기 화합물을 포함하는 것이 바람직하고, 리튬과 산소를 포함한 무기 화합물(산화 리튬(Li2O) 등)을 포함하는 것이 더 바람직하다. 이 외에, 전자 주입 버퍼층에는 상술한 전자 주입층에 적용할 수 있는 재료를 적합하게 사용할 수 있다.
전하 발생층은 전자 수송성이 높은 물질을 포함한 층을 가지는 것이 바람직하다. 상기 층은 전자 릴레이층이라고 부를 수도 있다. 전자 릴레이층은 전하 발생 영역과 전자 주입 버퍼층 사이에 제공되는 것이 바람직하다. 전하 발생층이 전자 주입 버퍼층을 가지지 않는 경우, 전자 릴레이층은 전하 발생 영역과 전자 수송층 사이에 제공되는 것이 바람직하다. 전자 릴레이층은 전하 발생 영역과 전자 주입 버퍼층(또는 전자 수송층)의 상호 작용을 방지하고, 전자를 원활하게 수송하는 기능을 가진다.
전자 릴레이층으로서는 구리(II) 프탈로사이아닌(약칭: CuPc) 등의 프탈로사이아닌계 재료, 또는 금속-산소 결합과 방향족 리간드를 포함한 금속 착체를 사용하는 것이 바람직하다.
또한 상술한 전하 발생 영역, 전자 주입 버퍼층, 및 전자 릴레이층은 단면 형상 또는 특성 등에 따라 명확하게 구별할 수 없는 경우가 있다.
또한 전하 발생층은 억셉터성 재료 대신에 도너성 재료를 포함하여도 좋다. 예를 들어 전하 발생층은 상술한 전자 주입층에 적용할 수 있는, 전자 수송성 재료와 도너성 재료를 포함한 층을 가져도 좋다.
발광 유닛을 적층할 때, 2개의 발광 유닛 사이에 전하 발생층을 제공함으로써 구동 전압의 상승을 억제할 수 있다.
발광 디바이스에는 저분자계 화합물 및 고분자계 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 발광 디바이스를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
발광 디바이스(130a, 130b, 130c) 위에 보호층(131)을 가지는 것이 바람직하다. 보호층(131)을 제공함으로써 발광 디바이스의 신뢰성을 높일 수 있다. 보호층(131)은 단층 구조이어도 좋고 2층 이상의 적층 구조이어도 좋다.
보호층(131)으로서는 절연막, 반도체막, 및 도전막 중 적어도 1종류를 사용할 수 있다.
보호층(131)이 무기막을 가짐으로써 공통 전극(115)의 산화를 방지하거나 발광 디바이스(130a, 130b, 130c)에 불순물(수분, 산소 등)이 들어가는 것을 억제하는 등, 발광 디바이스의 열화를 억제하여 표시 장치의 신뢰성을 높일 수 있다.
보호층(131)에는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 산화 절연막으로서는 산화 실리콘막, 산화 알루미늄막, 산화 갈륨막, 산화 저마늄막, 산화 이트륨막, 산화 지르코늄막, 산화 란타넘막, 산화 네오디뮴막, 산화 하프늄막, 및 산화 탄탈럼막 등을 들 수 있다. 질화 절연막으로서는 질화 실리콘막 및 질화 알루미늄막 등을 들 수 있다. 산화질화 절연막으로서는 산화질화 실리콘막, 산화질화 알루미늄막 등을 들 수 있다. 질화산화 절연막으로서는 질화산화 실리콘막, 질화산화 알루미늄막 등을 들 수 있다.
보호층(131)은 각각 질화 절연막 또는 질화산화 절연막을 가지는 것이 바람직하고, 질화 절연막을 가지는 것이 더 바람직하다.
또한 보호층(131)에는 ITO, In-Zn 산화물, Ga-Zn 산화물, Al-Zn 산화물, 또는 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 함) 등을 포함한 무기막을 사용할 수도 있다. 상기 무기막은 저항이 높은 것이 바람직하고, 구체적으로는 공통 전극(115)보다 저항이 높은 것이 바람직하다. 상기 무기막은 질소를 더 포함하여도 좋다.
발광 디바이스의 발광을 보호층(131)을 통하여 추출하는 경우, 보호층(131)은 가시광에 대한 투과성이 높은 것이 바람직하다. 예를 들어 ITO, IGZO, 및 산화 알루미늄은 각각 가시광에 대한 투과성이 높은 무기 재료이기 때문에 바람직하다.
보호층(131)으로서는 예를 들어 산화 알루미늄막과 산화 알루미늄막 위의 질화 실리콘막의 적층 구조, 또는 산화 알루미늄막과 산화 알루미늄막 위의 IGZO막의 적층 구조 등을 사용할 수 있다. 상기 적층 구조를 사용함으로써, 불순물(물, 산소 등)이 EL층 측에 들어가는 것을 억제할 수 있다.
또한 보호층(131)은 유기막을 가져도 좋다. 예를 들어 보호층(131)은 유기막과 무기막의 양쪽을 가져도 좋다.
보호층(131)은 서로 다른 성막 방법을 사용하여 형성된 2층 구조를 가져도 좋다. 구체적으로는, ALD법을 사용하여 보호층(131)의 첫 번째 층을 형성하고, 스퍼터링법을 사용하여 보호층(131)의 두 번째 층을 형성하여도 좋다.
본 실시형태의 표시 장치에서 화소 전극의 상면 단부는 절연층으로 덮이지 않는다. 그러므로 인접한 발광 디바이스의 간격을 매우 좁게 할 수 있다. 따라서 고정세 또는 고해상도의 표시 장치로 할 수 있다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서, 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 구분 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. SBS 구조는 발광 디바이스마다 재료 및 구성을 최적화할 수 있기 때문에, 재료 및 구성의 선택의 자유도가 높아 휘도 및 신뢰성을 용이하게 향상시킬 수 있다.
또한 본 명세서 등에서, 백색광을 방출할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스와 착색층(예를 들어 컬러 필터)을 조합함으로써, 풀 컬러 표시의 표시 장치를 실현할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 포함하고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 보색의 광을 방출하는 2개의 발광층을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색으로 함으로써, 발광 디바이스 전체로서 백색광을 방출하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우에는, 3개 이상의 발광층의 발광색이 혼합됨으로써, 발광 디바이스 전체로서 백색광을 방출하는 구성으로 하면 좋다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 포함하고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 복수의 발광 유닛의 발광층으로부터의 광을 조합하여 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성은 상술한 싱글 구조의 구성과 같다. 또한 탠덤 구조의 디바이스에서, 복수의 발광 유닛들 사이에는 전하 발생층을 제공하는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮게 할 수 있다. 소비 전력을 낮게 하고자 하는 경우에는, SBS 구조의 발광 디바이스를 사용하는 것이 바람직하다. 한편, 백색 발광 디바이스는 제조 공정이 SBS 구조의 발광 디바이스보다 간단하기 때문에, 제조 비용을 낮게 하거나 제조 수율을 높일 수 있어 바람직하다.
본 실시형태의 표시 장치에서는, 발광 디바이스 사이의 거리를 좁게 할 수 있다. 구체적으로는, 발광 디바이스 사이의 거리, EL층 사이의 거리, 또는 화소 전극 사이의 거리를 10μm 미만, 5μm 이하, 3μm 이하, 2μm 이하, 1μm 이하, 500nm 이하, 200nm 이하, 100nm 이하, 90nm 이하, 70nm 이하, 50nm 이하, 30nm 이하, 20nm 이하, 15nm 이하, 또는 10nm 이하로 할 수 있다. 바꿔 말하면, 제 1 층(113a)의 측면과 제 2 층(113b)의 측면의 간격 또는 제 2 층(113b)의 측면과 제 3 층(113c)의 측면의 간격이 1μm 이하인 영역을 가지고, 바람직하게는 0.5μm(500nm) 이하인 영역을 가지고, 더 바람직하게는 100nm 이하인 영역을 가진다.
기판(120)의 수지층(122) 측의 면에는 차광층을 제공하여도 좋다. 또한 기판(120)의 외측에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름 등을 들 수 있다. 또한 기판(120)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수막, 사용에 따른 손상의 발생을 억제하는 하드 코트막, 충격 흡수층 등을 배치하여도 좋다.
기판(120)에는 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 반도체 등을 사용할 수 있다. 발광 디바이스로부터의 광이 추출되는 측의 기판에는 상기 광을 투과시키는 재료를 사용한다. 기판(120)에 가요성을 가지는 재료를 사용하면, 표시 장치의 가요성을 높이고, 플렉시블 디스플레이를 실현할 수 있다. 또한 기판(120)으로서 편광판을 사용하여도 좋다.
기판(120)에는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화 바이닐 수지, 폴리염화 바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다. 기판(120)으로서 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.
또한 표시 장치에 원편광판을 중첩시키는 경우, 표시 장치에 포함되는 기판으로서는 광학 등방성이 높은 기판을 사용하는 것이 바람직하다. 광학 등방성이 높은 기판은 복굴절이 작다(복굴절량이 적다고도 할 수 있음).
광학 등방성이 높은 기판의 위상차(retardation)의 절댓값은 30nm 이하가 바람직하고, 20nm 이하가 더 바람직하고, 10nm 이하가 더욱 바람직하다.
광학 등방성이 높은 필름으로서는, 트라이아세틸셀룰로스(TAC, 셀룰로스트라이아세테이트라고도 함) 필름, 사이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름 등을 들 수 있다.
또한 기판으로서 필름을 사용하는 경우, 필름이 물을 흡수하면 주름이 생기는 등 표시 패널에 형상 변화가 일어날 우려가 있다. 그러므로 기판으로서는 물 흡수율이 낮은 필름을 사용하는 것이 바람직하다. 예를 들어 물 흡수율이 바람직하게는 1% 이하, 더 바람직하게는 0.1% 이하, 더욱 바람직하게는 0.01% 이하인 필름을 사용한다.
수지층(122)에는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로서 포함한 합금 등을 들 수 있다. 이들 재료를 포함한 막을 단층으로 또는 적층 구조로 사용할 수 있다.
또한 광 투과성을 가지는 도전 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 포함한 산화 아연 등의 도전성 산화물 또는 그래핀을 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 및 타이타늄 등의 금속 재료 또는 상기 금속 재료를 포함한 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우에는, 광 투과성을 가질 정도로 얇게 하는 것이 바람직하다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막 등을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층, 그리고 발광 디바이스에 포함되는 도전층(화소 전극 또는 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
각 절연층에 사용할 수 있는 절연 재료로서는 예를 들어 아크릴 수지, 에폭시 수지 등의 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료가 있다.
[화소 레이아웃]
다음으로, 도 1의 (A)와는 다른 화소 레이아웃에 대하여 설명한다. 부화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 부화소의 배열로서는, 예를 들어 스트라이프 배열, S 스트라이프 배열, 매트릭스 배열, 델타 배열, 베이어(Bayer) 배열, 펜타일 배열 등이 있다.
또한 부화소의 상면 형상으로서는 예를 들어 삼각형, 사각형(직사각형, 정사각형을 포함함), 오각형 등의 다각형, 이들 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 있다. 여기서 부화소의 상면 형상은 발광 디바이스의 발광 영역의 상면 형상에 상당한다.
도 2의 (A)에 나타낸 화소(110)에는 S 스트라이프 배열이 적용되어 있다. 도 2의 (A)에 나타낸 화소(110)는 부화소(110a, 110b, 110c)의 3개의 부화소로 구성된다. 예를 들어 도 3의 (A)에 나타낸 바와 같이, 부화소(110a)를 청색의 부화소(B)로 하고, 부화소(110b)를 적색의 부화소(R)로 하고, 부화소(110c)를 녹색의 부화소(G)로 하여도 좋다.
도 2의 (B)에 나타낸 화소(110)는 모서리가 둥근 실질적으로 사다리꼴형의 상면 형상을 가지는 부화소(110a)와, 모서리가 둥근 실질적으로 삼각형의 상면 형상을 가지는 부화소(110b)와, 모서리가 둥근 실질적으로 사각형 또는 실질적으로 육각형의 상면 형상을 가지는 부화소(110c)를 가진다. 또한 부화소(110a)는 부화소(110b)보다 발광 면적이 넓다. 이와 같이, 각 부화소의 형상 및 크기는 각각 독립적으로 결정할 수 있다. 예를 들어 신뢰성이 높은 발광 디바이스를 가지는 부화소일수록 크기를 작게 할 수 있다. 예를 들어 도 3의 (B)에 나타낸 바와 같이, 부화소(110a)를 녹색의 부화소(G)로 하고, 부화소(110b)를 적색의 부화소(R)로 하고, 부화소(110c)를 청색의 부화소(B)로 하여도 좋다.
도 2의 (C)에 나타낸 화소(124a, 124b)에는 펜타일 배열이 적용되어 있다. 도 2의 (C)에는 부화소(110a) 및 부화소(110b)를 가지는 화소(124a)와 부화소(110b) 및 부화소(110c)를 가지는 화소(124b)가 번갈아 배치된 예를 나타내었다. 예를 들어 도 3의 (C)에 나타낸 바와 같이, 부화소(110a)를 적색의 부화소(R)로 하고, 부화소(110b)를 녹색의 부화소(G)로 하고, 부화소(110c)를 청색의 부화소(B)로 하여도 좋다.
도 2의 (D) 및 (E)에 나타낸 화소(124a, 124b)에는 델타 배열이 적용되어 있다. 화소(124a)는 위쪽 행(제 1 행)에 2개의 부화소(부화소(110a, 110b))를 가지고, 아래쪽 행(제 2 행)에 하나의 부화소(부화소(110c))를 가진다. 화소(124b)는 위쪽 행(제 1 행)에 하나의 부화소(부화소(110c))를 포함하고, 아래쪽 행(제 2 행)에 2개의 부화소(부화소(110a, 110b))를 가진다. 예를 들어 도 3의 (D)에 나타낸 바와 같이, 부화소(110a)를 적색의 부화소(R)로 하고, 부화소(110b)를 녹색의 부화소(G)로 하고, 부화소(110c)를 청색의 부화소(B)로 하여도 좋다.
도 2의 (D)에는 각 부화소가 모서리가 둥근 실질적으로 사각형의 상면 형상을 가지는 예를 나타내었고, 도 2의 (E)에는 각 부화소가 원형의 상면 형상을 가지는 예를 나타내었다.
도 2의 (F)는 각 색의 부화소가 지그재그로 배치되는 예를 나타낸 것이다. 구체적으로는 상면에서 보았을 때 열 방향으로 배열되는 2개의 부화소(예를 들어 부화소(110a)와 부화소(110b), 또는 부화소(110b)와 부화소(110c))의 상변의 위치가 어긋나 있다. 예를 들어 도 3의 (E)에 나타낸 바와 같이, 부화소(110a)를 적색의 부화소(R)로 하고, 부화소(110b)를 녹색의 부화소(G)로 하고, 부화소(110c)를 청색의 부화소(B)로 하여도 좋다.
포토리소그래피법에서는, 가공하는 패턴이 미세해질수록 광의 회절의 영향을 무시할 수 없게 되기 때문에, 노광에 의하여 포토마스크의 패턴을 전사할 때의 충실성(fidelity)이 저하되어, 레지스트 마스크를 원하는 형상으로 가공하기 어려워진다. 그러므로 포토마스크의 패턴이 직사각형이어도 모서리가 둥근 패턴이 형성되기 쉽다. 따라서 부화소의 상면 형상이 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 되는 경우가 있다.
또한 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 레지스트 마스크를 사용하여 EL층을 섬 형상으로 가공한다. EL층 위에 형성한 레지스트막은 EL층의 내열 온도보다 낮은 온도에서 경화될 필요가 있다. 그러므로 EL층의 재료의 내열 온도 및 레지스트 재료의 경화 온도에 따라서는 레지스트막의 경화가 불충분한 경우가 있다. 경화가 불충분한 레지스트막은 가공에 의하여 원하는 형상과는 다른 형상이 될 수 있다. 그 결과, EL층의 상면 형상이 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 되는 경우가 있다. 예를 들어 상면 형상이 정사각형인 레지스트 마스크를 형성하는 경우에, 원형의 상면 형상을 가지는 레지스트 마스크가 형성되어 EL층의 상면 형상이 원형이 되는 경우가 있다.
또한 EL층의 상면 형상을 원하는 형상으로 하기 위하여, 설계 패턴과 전사 패턴이 일치하도록 마스크 패턴을 미리 보정하는 기술(OPC(Optical Proximity Correction: 광 근접 효과 보정) 기술)을 사용하여도 좋다. 구체적으로는, OPC 기술에서는 마스크 패턴 상의 도형의 코너부 등에 보정용 패턴을 추가한다.
또한 도 1의 (A)에 나타낸 스트라이프 배열이 적용된 화소(110)에서도 예를 들어 도 3의 (F)에 나타낸 바와 같이 부화소(110a)를 적색의 부화소(R)로 하고, 부화소(110b)를 녹색의 부화소(G)로 하고, 부화소(110c)를 청색의 부화소(B)로 할 수 있다.
도 4의 (A) 내지 (H)에 나타낸 바와 같이, 화소는 부화소를 4종류 가지는 구성으로 할 수 있다.
도 4의 (A) 내지 (C)에 나타낸 화소(110)에는 스트라이프 배열이 적용되어 있다.
도 4의 (A)는 각 부화소가 직사각형의 상면 형상을 가지는 예를 나타낸 것이고, 도 4의 (B)는 각 부화소가 2개의 반원과 직사각형이 결합된 상면 형상을 가지는 예를 나타낸 것이고, 도 4의 (C)는 각 부화소가 타원형의 상면 형상을 가지는 예를 나타낸 것이다.
도 4의 (D) 내지 (F)에 나타낸 화소(110)에는 매트릭스 배열이 적용되어 있다.
도 4의 (D)는 각 부화소가 정사각형의 상면 형상을 가지는 예를 나타낸 것이고, 도 4의 (E)는 각 부화소가 모서리가 둥근 실질적으로 정사각형의 상면 형상을 가지는 예를 나타낸 것이고, 도 4의 (F)는 각 부화소가 원형의 상면 형상을 가지는 예를 나타낸 것이다.
도 4의 (G) 및 (H)에는 하나의 화소(110)가 2행 3열로 구성된 예를 나타내었다.
도 4의 (G)에 나타낸 화소(110)는 위쪽 행(제 1 행)에 3개의 부화소(부화소(110a, 110b, 110c))를 가지고, 아래쪽 행(제 2 행)에 하나의 부화소(부화소(110d))를 가진다. 바꿔 말하면, 화소(110)는 왼쪽 열(제 1 열)에 부화소(110a)를 가지고, 중앙의 열(제 2 열)에 부화소(110b)를 가지고, 오른쪽 열(제 3 열)에 부화소(110c)를 가지고, 이 3열에 걸쳐 부화소(110d)를 가진다.
도 4의 (H)에 나타낸 화소(110)는 위쪽 행(제 1 행)에 3개의 부화소(부화소(110a, 110b, 110c))를 가지고, 아래쪽 행(제 2 행)에 3개의 부화소(110d)를 가진다. 바꿔 말하면, 화소(110)는 왼쪽 열(제 1 열)에 부화소(110a) 및 부화소(110d)를 가지고, 중앙의 열(제 2 열)에 부화소(110b) 및 부화소(110d)를 가지고, 오른쪽 열(제 3 열)에 부화소(110c) 및 부화소(110d)를 가진다. 도 4의 (H)에 나타낸 바와 같이, 위쪽 행과 아래쪽 행의 부화소의 배치를 일치시키는 구성으로 함으로써, 제조 공정에서 발생할 수 있는 먼지 등을 효율적으로 제거할 수 있다. 따라서 표시 품질이 높은 표시 장치를 제공할 수 있다.
도 4의 (A) 내지 (H)에 나타낸 화소(110)는 부화소(110a, 110b, 110c, 110d)의 4개의 부화소로 구성된다. 부화소(110a, 110b, 110c, 110d)는 각각 서로 다른 색의 광을 방출하는 발광 디바이스를 가진다. 부화소(110a, 110b, 110c, 110d)로서는, R, G, B, 백색(W)의 4색의 부화소, R, G, B, Y의 4색의 부화소, 또는 적색, 녹색, 청색, 적외 발광의 부화소 등을 들 수 있다. 예를 들어 도 5의 (A) 내지 (D)에 나타낸 바와 같이, 부화소(110a, 110b, 110c, 110d)는 각각 적색, 녹색, 청색, 백색의 부화소로 할 수 있다.
본 발명의 일 형태의 표시 장치는 화소에 수광 디바이스를 가져도 좋다.
도 4의 (A) 내지 (H)에 나타낸 화소(110)에 포함되는 4개의 부화소 중 3개가 발광 디바이스를 가지고, 나머지 하나가 수광 디바이스를 가지는 구성으로 하여도 좋다.
수광 디바이스로서는 예를 들어 pn형 또는 pin형 포토다이오드를 사용할 수 있다. 수광 디바이스는 수광 디바이스에 입사하는 광을 검출하고 전하를 발생시키는 광전 변환 디바이스(광전 변환 소자라고도 함)로서 기능한다. 수광 디바이스에 입사하는 광량에 따라 수광 디바이스로부터 발생하는 전하량이 결정된다.
특히 수광 디바이스로서는 유기 화합물을 포함한 층을 가지는 유기 포토다이오드를 사용하는 것이 바람직하다. 유기 포토다이오드는 박형화, 경량화, 및 대면적화가 용이하고, 형상 및 디자인의 자유도가 높기 때문에, 다양한 표시 장치에 적용할 수 있다.
본 발명의 일 형태에서는, 발광 디바이스로서 유기 EL 디바이스를 사용하고, 수광 디바이스로서 유기 포토다이오드를 사용한다. 유기 EL 디바이스 및 유기 포토다이오드는 동일한 기판 위에 형성할 수 있다. 따라서 유기 EL 디바이스를 사용한 표시 장치에 유기 포토다이오드를 내장시킬 수 있다.
수광 디바이스는 한 쌍의 전극 사이에 적어도 광전 변환층으로서 기능하는 활성층을 가진다. 본 명세서 등에서는 한 쌍의 전극 중 한쪽을 화소 전극이라고 기재하고, 다른 쪽을 공통 전극이라고 기재하는 경우가 있다.
예를 들어 부화소(110a, 110b, 110c)가 R, G, B의 3색의 부화소이고, 부화소(110d)가 수광 디바이스를 가지는 부화소이어도 좋다.
수광 디바이스의 한 쌍의 전극 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다. 이하에서는, 화소 전극이 양극으로서 기능하고, 공통 전극이 음극으로서 기능하는 경우를 예로 들어 설명한다. 수광 디바이스는 화소 전극과 공통 전극 사이에 역바이어스를 인가하여 구동함으로써, 수광 디바이스에 입사하는 광을 검출하고, 전하를 발생시켜 전류로서 추출할 수 있다. 또는 화소 전극이 음극으로서 기능하고, 공통 전극이 양극으로서 기능하여도 좋다.
수광 디바이스에도 발광 디바이스와 같은 제작 방법을 적용할 수 있다. 수광 디바이스에 포함되는 섬 형상의 활성층(광전 변환층이라고도 함)은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, 활성층이 되는 막을 면 전체에 성막한 후에 가공함으로써 형성되기 때문에, 섬 형상의 활성층을 균일한 두께로 형성할 수 있다. 또한 활성층 위에 희생층을 제공함으로써, 표시 장치의 제작 공정 중에 활성층이 받는 대미지를 저감할 수 있기 때문에, 수광 디바이스의 신뢰성을 높일 수 있다.
여기서, 수광 디바이스와 발광 디바이스에서 공유되는 층은 발광 디바이스와 수광 디바이스에서 기능이 서로 다른 경우가 있다. 본 명세서에서는, 발광 디바이스에서의 기능에 기초하여 구성 요소를 호칭하는 경우가 있다. 예를 들어 정공 주입층은 발광 디바이스에서 정공 주입층으로서 기능하고, 수광 디바이스에서 정공 수송층으로서 기능한다. 마찬가지로, 전자 주입층은 발광 디바이스에서 전자 주입층으로서 기능하고, 수광 디바이스에서 전자 수송층으로서 기능한다. 또한 수광 디바이스와 발광 디바이스에서 공유되는 층은 발광 디바이스와 수광 디바이스에서 기능이 동일한 경우도 있다. 정공 수송층은 발광 디바이스 및 수광 디바이스의 양쪽에서 정공 수송층으로서 기능하고, 전자 수송층은 발광 디바이스 및 수광 디바이스의 양쪽에서 전자 수송층으로서 기능한다.
수광 디바이스에 포함되는 활성층은 반도체를 포함한다. 상기 반도체로서는 실리콘 등의 무기 반도체 및 유기 화합물을 포함한 유기 반도체를 들 수 있다. 본 실시형태에서는, 활성층에 포함되는 반도체로서 유기 반도체를 사용하는 예에 대하여 설명한다. 유기 반도체를 사용함으로써, 발광층과 활성층을 같은 방법(예를 들어 진공 증착법)으로 형성할 수 있기 때문에, 제조 장치를 공통화할 수 있어 바람직하다.
활성층에 포함되는 n형 반도체 재료로서는, 풀러렌(예를 들어 C60 풀러렌, C70 풀러렌 등), 풀러렌 유도체 등의 전자 수용성 유기 반도체 재료를 들 수 있다. 풀러렌은 축구공과 같은 형상을 가지고, 상기 형상은 에너지적으로 안정적이다. 풀러렌은 HOMO 준위 및 LUMO 준위 모두가 깊다(낮다). 풀러렌은 LUMO 준위가 깊기 때문에 전자 수용성(억셉터성)이 매우 높다. 일반적으로, 벤젠과 같이 평면에 π전자 공액(공명)이 확장되면, 전자 공여성(도너성)이 높아지지만, 풀러렌은 구체 형상을 가지기 때문에, π전자가 크게 확장되어도 전자 수용성이 높아진다. 전자 수용성이 높으면, 전하 분리가 고속으로 효율적으로 일어나기 때문에 수광 디바이스에 유익하다. C60 풀러렌, C70 풀러렌은 모두 가시광 영역에 넓은 흡수대를 가지고, 특히 C70 풀러렌은 C60 풀러렌보다 π전자 공액계가 크고, 장파장 영역에도 넓은 흡수대를 가지기 때문에 바람직하다. 이 외에 풀러렌 유도체로서는, [6,6]-페닐-C71-뷰티르산 메틸 에스터(약칭: PC70BM), [6,6]-페닐-C61-뷰티르산 메틸 에스터(약칭: PC60BM), 1',1'',4',4''-테트라하이드로-다이[1,4]메타노나프탈레노[1,2:2',3',56,60:2'',3''][5,6]풀러렌-C60(약칭: ICBA) 등을 들 수 있다.
또한 n형 반도체 재료로서는, 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 나프탈렌 유도체, 안트라센 유도체, 쿠마린 유도체, 로다민 유도체, 트라이아진 유도체, 퀴논 유도체 등을 들 수 있다.
활성층에 포함되는 p형 반도체 재료로서는, 구리(Ⅱ) 프탈로사이아닌(Copper(Ⅱ) phthalocyanine; CuPc), 테트라페닐다이벤조페리플란텐(Tetraphenyldibenzoperiflanthene; DBP), 아연 프탈로사이아닌(Zinc Phthalocyanine; ZnPc), 주석(II) 프탈로사이아닌(SnPc), 퀴나크리돈 등의 전자 공여성 유기 반도체 재료를 들 수 있다.
또한 p형 반도체 재료로서는, 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체, 방향족 아민 골격을 가지는 화합물 등을 들 수 있다. 또한 p형 반도체 재료로서는, 나프탈렌 유도체, 안트라센 유도체, 피렌 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 피롤 유도체, 벤조퓨란 유도체, 벤조싸이오펜 유도체, 인돌 유도체, 다이벤조퓨란 유도체, 다이벤조싸이오펜 유도체, 인돌로카바졸 유도체, 포르피린 유도체, 프탈로사이아닌 유도체, 나프탈로사이아닌 유도체, 퀴나크리돈 유도체, 폴리페닐렌바이닐렌 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체, 폴리바이닐카바졸 유도체, 폴리싸이오펜 유도체 등을 들 수 있다.
전자 공여성 유기 반도체 재료의 HOMO 준위는 전자 수용성 유기 반도체 재료의 HOMO 준위보다 얕은(높은) 것이 바람직하다. 전자 공여성 유기 반도체 재료의 LUMO 준위는 전자 수용성 유기 반도체 재료의 LUMO 준위보다 얕은(높은) 것이 바람직하다.
전자 수용성 유기 반도체 재료로서 구체 형상을 가지는 풀러렌을 사용하고, 전자 공여성 유기 반도체 재료로서 실질적으로 평면 형상을 가지는 유기 반도체 재료를 사용하는 것이 바람직하다. 형상이 비슷한 분자들은 응집하기 쉬운 경향이 있고, 같은 종류의 분자들이 응집하면, 분자 궤도의 에너지 준위가 서로 가깝기 때문에 캐리어 수송성을 높일 수 있다.
예를 들어 활성층은 n형 반도체와 p형 반도체를 공증착하여 형성되는 것이 바람직하다. 또는 활성층은 n형 반도체와 p형 반도체를 적층하여 형성되어도 좋다.
수광 디바이스는 활성층 이외에도, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 더 가져도 좋다. 또한 상기에 한정되지 않고, 정공 주입성이 높은 물질, 정공 차단 재료, 전자 주입성이 높은 물질, 전자 차단 재료 등을 포함한 층을 더 가져도 좋다.
수광 디바이스에는 저분자 화합물 및 고분자 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 수광 디바이스를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
예를 들어 정공 수송성 재료로서, 폴리(3,4-에틸렌다이옥시싸이오펜)/폴리(스타이렌설폰산)(PEDOT/PSS) 등의 고분자 화합물, 및 몰리브데넘 산화물, 아이오딘화 구리(CuI) 등의 무기 화합물을 사용할 수 있다. 또한 전자 수송성 재료로서 산화 아연(ZnO) 등의 무기 화합물을 사용할 수 있다.
또한 활성층에 도너로서 기능하는 폴리[[4,8-비스[5-(2-에틸헥실)-2-싸이엔일]벤조[1,2-b:4,5-b']다이싸이오펜-2,6-다이일]-2,5-싸이오펜다이일[5,7-비스(2-에틸헥실)-4,8-다이옥소-4H,8H-벤조[1,2-c:4,5-c']다이싸이오펜-1,3-다이일]]폴리머(약칭: PBDB-T) 또는 PBDB-T 유도체 등의 고분자 화합물을 사용할 수 있다. 예를 들어 PBDB-T 또는 PBDB-T 유도체에 억셉터 재료를 분산시키는 방법 등을 사용할 수 있다.
또한 활성층에는 3종류 이상의 재료를 혼합하여도 좋다. 예를 들어 흡수 파장 영역을 확대하는 목적으로 n형 반도체 재료와 p형 반도체 재료에 더하여 제 3 재료를 혼합하여도 좋다. 이때 제 3 재료는 저분자 화합물이어도 좋고 고분자 화합물이어도 좋다.
발광 디바이스 및 수광 디바이스를 화소에 가지는 표시 장치에서는, 화소가 수광 기능을 가지기 때문에, 화상을 표시하면서 대상물의 접촉 또는 근접을 검출할 수 있다. 예를 들어 표시 장치에 포함되는 모든 부화소를 사용하여 화상을 표시할 뿐만 아니라, 일부의 부화소가 광원으로서의 광을 나타내고, 다른 일부의 부화소가 광 검출을 수행하고, 나머지 부화소가 화상을 표시할 수도 있다.
본 발명의 일 형태의 표시 장치에서는, 표시부에 발광 디바이스가 매트릭스로 배치되어 있고, 상기 표시부에 화상을 표시할 수 있다. 또한 상기 표시부에는 수광 디바이스가 매트릭스로 배치되어 있고, 표시부는 화상 표시 기능에 더하여 촬상 기능 및 센싱 기능 중 한쪽 또는 양쪽을 가진다. 표시부는 이미지 센서 또는 터치 센서로서 사용할 수 있다. 즉 표시부에서 광을 검출함으로써, 화상을 촬상하거나 대상물(손가락, 손, 또는 펜 등)의 근접 또는 접촉을 검출할 수 있다. 또한 본 발명의 일 형태의 표시 장치에서는, 발광 디바이스를 센서의 광원으로서 이용할 수 있다. 따라서 표시 장치와 별도로 수광부 및 광원을 제공하지 않아도 되므로, 전자 기기의 부품 점수를 줄일 수 있다.
본 발명의 일 형태의 표시 장치에서는, 표시부에 포함되는 발광 디바이스로부터 방출된 광이 대상물에서 반사(또는 산란)될 때, 수광 디바이스가 그 반사광(또는 산란광)을 검출할 수 있기 때문에, 어두운 곳에서도 촬상 또는 터치 검출이 가능하다.
수광 디바이스를 이미지 센서로서 사용하는 경우, 표시 장치는 수광 디바이스를 사용하여 화상을 촬상할 수 있다. 예를 들어 본 실시형태의 표시 장치는 스캐너로서 사용할 수 있다.
예를 들어 이미지 센서를 사용하여 지문, 장문 등의 생체 정보에 따른 데이터를 취득할 수 있다. 즉 표시 장치에 생체 인증용 센서를 내장시킬 수 있다. 표시 장치가 생체 인증용 센서를 내장함으로써, 표시 장치와는 별도로 생체 인증용 센서를 제공하는 경우에 비하여 전자 기기의 부품 점수를 적게 할 수 있기 때문에, 전자 기기의 소형화 및 경량화가 가능하다.
또한 수광 디바이스를 터치 센서로서 사용하는 경우, 표시 장치는 수광 디바이스를 사용하여 대상물의 근접 또는 접촉을 검출할 수 있다.
도 6의 (A) 및 (B)에 나타낸 화소는 부화소(G), 부화소(B), 부화소(R), 및 부화소(PS)를 가진다.
도 6의 (A)에 나타낸 화소에는 스트라이프 배열이 적용되어 있다. 도 6의 (B)에 나타낸 화소에는 매트릭스 배열이 적용되어 있다.
도 6의 (C) 및 (D)에 나타낸 화소는 부화소(G), 부화소(B), 부화소(R), 부화소(PS), 및 부화소(IRS)를 가진다.
도 6의 (C) 및 (D)에는 하나의 화소가 2행 3열로 제공된 예를 나타내었다. 위쪽 행(제 1 행)에는 3개의 부화소(부화소(G), 부화소(B), 부화소(R))가 제공되어 있다. 도 6의 (C)에서는 아래쪽 행(제 2 행)에 3개의 부화소(하나의 부화소(PS)와 2개의 부화소(IRS))가 제공되어 있다. 한편, 도 6의 (D)에서는 아래쪽 행(제 2 행)에 2개의 부화소(하나의 부화소(PS)와 하나의 부화소(IRS))가 제공되어 있다. 도 6의 (C)에 나타낸 바와 같이, 위쪽 행과 아래쪽 행의 부화소의 배치를 일치시키는 구성으로 함으로써, 제조 공정에서 발생할 수 있는 먼지 등을 효율적으로 제거할 수 있다. 따라서 표시 품질이 높은 표시 장치를 제공할 수 있다. 또한 부화소의 레이아웃은 도 6의 (A) 내지 (D)의 구성에 한정되지 않는다.
부화소(R)는 적색광을 방출하는 발광 디바이스를 가진다. 부화소(G)는 녹색광을 방출하는 발광 디바이스를 가진다. 부화소(B)는 청색광을 방출하는 발광 디바이스를 가진다.
부화소(PS)와 부화소(IRS)는 각각 수광 디바이스를 가진다. 부화소(PS)와 부화소(IRS)가 검출하는 광의 파장은 특별히 한정되지 않는다.
도 6의 (C)에서 2개의 부화소(IRS)는 각각 독립적으로 수광 디바이스를 가져도 좋고, 하나의 수광 디바이스를 공유하여도 좋다. 즉 도 6의 (C)에 나타낸 화소(110)는 부화소(PS)용 수광 디바이스를 하나 가지고, 부화소(IRS)용 수광 디바이스를 하나 또는 2개 가질 수 있다.
부화소(PS)의 수광 면적은 부화소(IRS)의 수광 면적보다 작다. 수광 면적이 작을수록 촬상 범위는 좁아지므로, 촬상한 화상이 흐릿해지는 것을 억제하고, 해상도를 향상시킬 수 있다. 그러므로 부화소(PS)를 사용함으로써, 부화소(IRS)를 사용하는 경우에 비하여 정세도 또는 해상도가 높은 촬상을 수행할 수 있다. 예를 들어 부화소(PS)를 사용함으로써, 지문, 장문, 홍채, 맥 형상(정맥 형상, 동맥 형상을 포함함), 또는 얼굴 등을 사용한 개인 인증을 위한 촬상을 수행할 수 있다.
부화소(PS)에 포함되는 수광 디바이스는 가시광을 검출하는 것이 바람직하고, 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 적색 등의 광 중 하나 또는 복수를 검출하는 것이 바람직하다. 또한 부화소(PS)에 포함되는 수광 디바이스는 적외광을 검출하여도 좋다.
또한 부화소(IRS)는 터치 센서(다이렉트 터치 센서라고도 함) 또는 니어 터치 센서(호버 센서, 호버 터치 센서, 비접촉 센서, 터치리스 센서라고도 함) 등에 사용할 수 있다. 용도에 따라 부화소(IRS)가 검출하는 광의 파장을 적절히 결정할 수 있다. 예를 들어 부화소(IRS)는 적외광을 검출하는 것이 바람직하다. 이에 의하여, 어두운 곳에서도 터치 검출을 수행할 수 있다.
여기서, 터치 센서 또는 니어 터치 센서는 대상물(손가락, 손, 또는 펜 등)의 근접 또는 접촉을 검출할 수 있다.
터치 센서는 표시 장치와 대상물이 직접 접촉한 경우에 대상물을 검출할 수 있다. 또한 니어 터치 센서는 대상물이 표시 장치에 접촉하지 않아도 상기 대상물을 검출할 수 있다. 예를 들어 표시 장치와 대상물 사이의 거리가 0.1mm 이상 300mm 이하, 바람직하게는 3mm 이상 50mm 이하의 범위에서 표시 장치가 상기 대상물을 검출할 수 있는 구성이 바람직하다. 상기 구성으로 함으로써, 표시 장치에 대상물이 직접 접촉하지 않아도 표시 장치를 조작할 수 있고, 즉 비접촉(터치리스)으로 표시 장치를 조작할 수 있다. 상기 구성으로 함으로써, 표시 장치가 오염되거나 손상되는 리스크를 경감하거나, 표시 장치에 부착된 오염(예를 들어 먼지 또는 바이러스 등)에 대상물이 직접 접촉하지 않고 표시 장치를 조작할 수 있다.
또한 본 발명의 일 형태의 표시 장치에서는 리프레시 레이트를 가변으로 할 수 있다. 예를 들어 표시 장치에 표시되는 콘텐츠에 따라 리프레시 레이트를 조정(예를 들어 1Hz 이상 240Hz 이하의 범위에서 조정)하여 소비 전력을 절감할 수 있다. 또한 상기 리프레시 레이트에 따라 터치 센서 또는 니어 터치 센서의 구동 주파수를 변화시켜도 좋다. 예를 들어 표시 장치의 리프레시 레이트가 120Hz인 경우, 터치 센서 또는 니어 터치 센서의 구동 주파수를 120Hz보다 높게(대표적으로는 240Hz) 할 수 있다. 상기 구성으로 함으로써, 저소비 전력을 실현할 수 있고, 터치 센서 또는 니어 터치 센서의 응답 속도를 높일 수 있다.
도 6의 (E) 내지 (G)에 나타낸 표시 장치(100)는 기판(351)과 기판(359) 사이에 수광 디바이스를 가지는 층(353), 기능층(355), 및 발광 디바이스를 가지는 층(357)을 가진다.
기능층(355)은 수광 디바이스를 구동하는 회로 및 발광 디바이스를 구동하는 회로를 가진다. 기능층(355)에는 스위치, 트랜지스터, 용량 소자, 저항 소자, 배선, 단자 등을 제공할 수 있다. 또한 발광 디바이스 및 수광 디바이스를 패시브 매트릭스 방식으로 구동하는 경우에는, 스위치 및 트랜지스터를 제공하지 않는 구성을 적용하여도 좋다.
예를 들어 도 6의 (E)에 나타낸 바와 같이, 발광 디바이스를 가지는 층(357)에서 발광 디바이스로부터 방출된 광이 표시 장치(100)에 접촉된 손가락(352)에서 반사됨으로써, 수광 디바이스를 가지는 층(353)에서의 수광 디바이스가 그 반사광을 검출한다. 이에 의하여, 표시 장치(100)에 손가락(352)이 접촉된 것을 검출할 수 있다. 또는 도 6의 (F) 및 (G)에 나타낸 바와 같이, 표시 장치에 근접한(접촉되지 않는) 대상물을 검출 또는 촬상하는 기능을 가져도 좋다. 도 6의 (F)에는 사람의 손가락을 검출하는 예를 나타내고, 도 6의 (G)에는 사람의 눈 주변, 눈 표면, 또는 눈 내부의 정보(눈 깜빡임 횟수, 안구의 움직임, 눈꺼풀의 움직임 등)를 검출하는 예를 나타내었다.
하나의 화소에 2종류의 수광 디바이스를 탑재함으로써, 표시 기능에 더하여 2개의 기능을 가질 수 있어, 다기능 표시 장치를 실현할 수 있다.
또한 고정세의 촬상을 수행하기 위하여, 부화소(PS)는 표시 장치에 포함되는 모든 화소에 제공되는 것이 바람직하다. 한편, 터치 센서 또는 니어 터치 센서 등에 사용하는 부화소(IRS)는 부화소(PS)를 사용한 검출에 비하여 높은 정밀도가 요구되지 않기 때문에, 표시 장치에 포함되는 일부의 화소에 제공되면 좋다. 표시 장치에 포함되는 부화소(IRS)의 개수를 부화소(PS)의 개수보다 적게 함으로써 검출 속도를 높일 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치에서는 하나의 화소에 2종류의 수광 디바이스를 탑재함으로써, 표시 기능에 더하여 2개의 기능을 가질 수 있어 다기능 표시 장치를 실현할 수 있다. 예를 들어 정세도가 높은 촬상 기능과, 터치 센서 또는 니어 터치 센서 등의 센싱 기능을 실현할 수 있다. 또한 2종류의 수광 디바이스를 탑재한 화소와 다른 구성의 화소를 조합함으로써 표시 장치의 기능을 더 늘릴 수 있다. 예를 들어 적외광을 방출하는 발광 디바이스 또는 각종 센서 디바이스 등을 포함한 화소를 사용할 수 있다.
[표시 장치의 제작 방법예 1]
다음으로, 도 7 내지 도 14를 사용하여 표시 장치의 제작 방법예에 대하여 설명한다. 도 7의 (A) 내지 (F)는 표시 장치의 제작 방법을 나타낸 상면도이다. 도 8의 (A) 내지 (C)에는 도 1의 (A)에서의 일점쇄선 X1-X2를 따르는 단면도와 Y1-Y2를 따르는 단면도를 나란히 나타내었다. 도 9 내지 도 14도 도 8과 같다.
표시 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스퍼터링법, CVD법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, ALD법 등을 사용하여 형성할 수 있다. CVD법으로서는 PECVD법 및 열 CVD법 등이 있다. 또한 열 CVD법의 하나로서 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법으로 형성할 수 있다.
특히 발광 디바이스의 제작에는 증착법 등의 진공 프로세스 및 스핀 코팅법, 잉크젯법 등의 용액 프로세스를 사용할 수 있다. 증착법으로서는 스퍼터링법, 이온 플레이팅법, 이온 빔 증착법, 분자선 증착법, 진공 증착법 등의 물리 기상 증착법(PVD법), 및 화학 기상 증착법(CVD법) 등을 들 수 있다. 특히 EL층에 포함되는 기능층(정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등)은 증착법(진공 증착법 등), 도포법(딥 코팅법, 다이 코팅법, 바 코팅법, 스핀 코팅법, 스프레이 코팅법 등), 인쇄법(잉크젯법, 스크린(공판 인쇄)법, 오프셋(평판 인쇄)법, 플렉소 인쇄(볼록판 인쇄)법, 그라비어법, 또는 마이크로 콘택트법 등) 등의 방법으로 형성될 수 있다.
또한 표시 장치를 구성하는 박막을 가공하는 경우에는, 포토리소그래피법 등을 사용할 수 있다. 또는 나노임프린트법, 샌드블라스트법, 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등의 차폐 마스크를 사용하는 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
포토리소그래피법에는 대표적으로는 다음 두 가지 방법이 있다. 하나는 가공하려고 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합한 광을 사용할 수 있다. 이들 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광 또는 X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크가 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
우선, 도 8의 (A)에 나타낸 바와 같이, 트랜지스터를 포함한 층(101) 위에 도전층(111a, 111b, 111c, 123a)을 형성한다. 그리고 도전층(111a, 111b, 111c)의 오목부를 매립하도록 층(128)을 형성한다. 그리고 도전층(111a) 위 및 층(128) 위에 도전층(112a)을 형성하고, 도전층(111b) 위 및 층(128) 위에 도전층(112b)을 형성하고, 도전층(111c) 위 및 층(128) 위에 도전층(112c)을 형성하고, 도전층(123a) 위에 도전층(123b)을 형성한다. 다음으로 도전층(112a) 위에 도전층(126a)을 형성하고, 도전층(112b) 위에 도전층(126b)을 형성하고, 도전층(112c) 위에 도전층(126c)을 형성한다. 그 후 트랜지스터를 포함한 층(101) 위 및 도전층(126a, 126b, 126c, 123b) 위에 도전막(129z)을 형성한다.
도전층(112a, 112b, 112c)은 각각 도전층(111a, 111b, 111c)의 측면을 덮도록 제공되는 것이 바람직하다. 즉 도전층(112a, 112b, 112c)의 단부는 도전층(111a, 111b, 111c)의 단부보다 외측에 위치하는 것이 바람직하다. 또는 도전층(112a, 112b, 112c)의 단부는 도전층(111a, 111b, 111c)의 단부와 일치하여도 좋다. 또는 도전층(111a, 111b, 111c)의 단부보다 내측에 위치하여도 좋다.
도전층(126a, 126b, 126c)은 각각 도전층(112a, 112b, 112c)의 측면을 덮도록 제공되는 것이 바람직하다. 즉 도전층(126a, 126b, 126c)의 단부는 도전층(112a, 112b, 112c)의 단부보다 외측에 위치하는 것이 바람직하다. 또는 도전층(126a, 126b, 126c)의 단부는 도전층(112a, 112b, 112c)의 단부와 일치하여도 좋다. 또는 도전층(112a, 112b, 112c)의 단부보다 내측에 위치하여도 좋다.
도전막(129)은 도전층(126a, 126b, 126c)의 상면 및 측면을 덮도록 제공되는 것이 바람직하다.
또한 이하에서는 주로 도전층(111a, 112a, 126a)을 예로 들어 설명하지만, 도전층(111b, 112b, 126b) 및 도전층(111c, 112c, 126c)에 대해서도 마찬가지이다.
본 실시형태에서는 도전층(111a, 112a, 126a) 각각의 단부의 위치가 상이한 예를 나타내었지만 이에 한정되지 않는다. 예를 들어 도전층(111a, 112a, 126a)이 되는 막 중 적어도 2개를 동일한 공정으로 가공하거나, 동일한 마스크 패턴을 사용하여 가공하여도 좋다. 이에 의하여 공정 수 또는 마스크 수를 삭감할 수 있어 바람직하다. 또한 도전층(111a, 112a, 126a) 중 동일한 공정 또는 동일한 마스크 패턴을 사용한 가공에 의하여 형성된 층은 단부가 정렬되거나 실질적으로 정렬된다. 바꿔 말하면, 도전층(111a, 112a, 126a) 중 적어도 2개의 도전층의 상면 형상이 일치하거나 실질적으로 일치하여도 좋다.
또한 도전막(129)은 추후 공정에서 가공되는 도전막이다. 여기서는 도전층(111a, 112a, 126a)의 3층을 먼저 형성하고, 나중에 도전막(129)을 가공하는 예를 나타내었지만, 먼저 형성하는 도전층은 단층, 2층, 또는 4층 이상이어도 좋다. 또한 추후 공정에서 가공되는 도전막은 2층 이상이어도 좋다.
또한 접속부(140)에서는 도전층(111a), 도전층(112a), 및 도전층(126a) 중 적어도 하나와 같은 재료 및 같은 공정으로 형성된 도전층을 제공할 수 있다. 또는 도전막(129)을 가공함으로써 형성된 도전층을 제공하여도 좋다. 본 실시형태에서는 접속부(140)에 제공된 도전층(123a, 123b)이 도전층(111a) 및 도전층(112a)과 같은 재료 및 같은 공정으로 형성되는 예를 나타내었다. 접속부(140)에 제공하는 도전층은 단층 구조이어도 좋고 적층 구조이어도 좋다.
그리고 도전막(129) 위에 제 1 층(113A)을 형성하고, 제 1 층(113A) 위에 제 1 희생층(118A)을 형성하고, 제 1 희생층(118A) 위에 제 2 희생층(119A)을 형성한다.
도 8의 (A)에 나타낸 바와 같이, Y1-Y2를 따르는 단면도에서는 제 1 층(113A)의 접속부(140) 측의 단부가 제 1 희생층(118A)의 단부보다 내측(표시부 측)에 위치한다. 예를 들어 성막 영역을 규정하기 위한 마스크(파인 메탈 마스크와 구별하여 에어리어 마스크 또는 러프 메탈 마스크 등이라고도 함)를 사용함으로써, 제 1 층(113A)을 제 1 희생층(118A) 및 제 2 희생층(119A)과 다른 영역에 성막할 수 있다. 본 발명의 일 형태에서는 레지스트 마스크를 사용하여 발광 디바이스를 형성하지만, 상술한 바와 같이 에어리어 마스크와 조합함으로써 비교적 간단한 공정으로 발광 디바이스를 제작할 수 있다.
도전층(111a, 112a, 126a) 및 도전막(129)에는 상술한 화소 전극에 적용할 수 있는 구성을 적용할 수 있다. 도전층(111a, 112a, 126a) 및 도전막(129)의 형성에는 예를 들어 스퍼터링법 또는 진공 증착법을 사용할 수 있다.
제 1 층(113A)은 추후에 제 1 층(113a)이 되는 층이다. 그러므로 상술한 제 1 층(113a)에 적용할 수 있는 구성을 적용할 수 있다. 제 1 층(113A)은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다. 제 1 층(113A)은 증착법을 사용하여 형성하는 것이 바람직하다. 증착법을 사용한 성막에서는 프리믹스 재료를 사용하여도 좋다. 또한 본 명세서 등에서 프리믹스 재료는 복수의 재료를 미리 배합 또는 혼합한 복합 재료를 가리킨다.
제 1 희생층(118A) 및 제 2 희생층(119A)으로서는, 제 1 층(113A) 및 추후 공정에서 형성되는 제 2 층(113B), 제 3 층(113C) 등의 가공 조건에 대한 내성이 높은 막, 구체적으로는 각종 EL층과의 에칭 선택비가 높은 막을 사용한다.
제 1 희생층(118A) 및 제 2 희생층(119A)의 형성에는 예를 들어 스퍼터링법, ALD법(열 ALD법, PEALD법을 포함함), CVD법, 또는 진공 증착법을 사용할 수 있다. 또한 EL층 위에 접하여 형성되는 제 1 희생층(118A)은 제 2 희생층(119A)보다 EL층에 대한 대미지가 작은 형성 방법을 사용하여 형성되는 것이 바람직하다. 예를 들어 제 1 희생층(118A)은 스퍼터링법보다 ALD법 또는 진공 증착법을 사용하여 형성되는 것이 바람직하다. 또한 제 1 희생층(118A) 및 제 2 희생층(119A)은 EL층의 내열 온도보다 낮은 온도(대표적으로는 200℃이하, 바람직하게는 100℃이하, 더 바람직하게는 80℃이하)에서 형성된다.
제 1 희생층(118A) 및 제 2 희생층(119A)으로서는 웨트 에칭법에 의하여 제거할 수 있는 막을 사용하는 것이 바람직하다. 웨트 에칭법을 사용함으로써, 드라이 에칭법을 사용하는 경우에 비하여, 제 1 희생층(118A) 및 제 2 희생층(119A)의 가공 시에 제 1 층(113A)에 가해지는 대미지를 저감할 수 있다.
또한 제 1 희생층(118A)으로서는 제 2 희생층(119A)과의 에칭 선택비가 높은 막을 사용하는 것이 바람직하다.
본 실시형태의 표시 장치의 제작 방법에서는, 각종 희생층의 가공 공정에서 EL층을 구성하는 각 층(정공 주입층, 정공 수송층, 발광층, 및 전자 수송층 등)이 가공되기 어려운 것, 또한 EL층을 구성하는 각 층의 가공 공정에서 각종 희생층이 가공되기 어려운 것이 바람직하다. 희생층의 재료, 가공 방법 및 EL층의 가공 방법은 이들을 고려하여 선택되는 것이 바람직하다.
또한 본 실시형태에서는 희생층이 제 1 희생층과 제 2 희생층의 2층 구조를 가지도록 형성되는 예에 대하여 설명하지만, 희생층은 단층 구조를 가져도 좋고, 3층 이상의 층의 적층 구조를 가져도 좋다.
제 1 희생층(118A) 및 제 2 희생층(119A)으로서는 각각 예를 들어 금속막, 합금막, 금속 산화물막, 반도체막, 무기 절연막 등의 무기막을 사용할 수 있다.
제 1 희생층(118A) 및 제 2 희생층(119A)에는 예를 들어 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 또는 상기 금속 재료를 포함한 합금 재료를 사용할 수 있다. 특히 알루미늄 또는 은 등의 저융점 재료를 사용하는 것이 바람직하다. 제 1 희생층(118A) 및 제 2 희생층(119A) 중 한쪽 또는 양쪽에 자외광을 차폐할 수 있는 금속 재료를 사용함으로써, EL층에 자외광이 조사되는 것을 억제하여 EL층의 열화를 억제할 수 있기 때문에 바람직하다.
또한 제 1 희생층(118A) 및 제 2 희생층(119A)에는 In-Ga-Zn 산화물 등의 금속 산화물을 사용할 수 있다. 제 1 희생층(118A) 또는 제 2 희생층(119A)으로서는 예를 들어 스퍼터링법을 사용하여 In-Ga-Zn 산화물막을 형성할 수 있다. 또한 산화 인듐, In-Zn 산화물, In-Sn 산화물, 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물) 등을 사용할 수 있다. 또는 실리콘을 포함한 인듐 주석 산화물 등을 사용할 수도 있다.
또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)을 사용하여도 좋다.
또한 제 1 희생층(118A) 및 제 2 희생층(119A)으로서는, 보호층(131)으로서 사용할 수 있는 각종 무기 절연막을 사용할 수 있다. 특히 산화 절연막은 질화 절연막에 비하여 EL층과의 밀착성이 높기 때문에 바람직하다. 예를 들어 제 1 희생층(118A) 및 제 2 희생층(119A)에는 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 사용할 수 있다. 제 1 희생층(118A) 또는 제 2 희생층(119A)으로서는 예를 들어 ALD법을 사용하여 산화 알루미늄막을 형성할 수 있다. ALD법을 사용하면 하지(특히 EL층 등)에 대한 대미지를 저감할 수 있기 때문에 바람직하다.
예를 들어 제 1 희생층(118A)으로서 ALD법을 사용하여 형성한 무기 절연막(예를 들어 산화 알루미늄막)을 사용하고, 제 2 희생층(119A)으로서 스퍼터링법을 사용하여 형성한 In-Ga-Zn 산화물막을 사용할 수 있다. 또는 제 1 희생층(118A)으로서 ALD법을 사용하여 형성한 무기 절연막(예를 들어 산화 알루미늄막)을 사용하고, 제 2 희생층(119A)으로서 스퍼터링법을 사용하여 형성한 알루미늄막 또는 텅스텐막을 사용할 수 있다.
제 1 희생층(118A) 및 제 2 희생층(119A)에는 적어도 제 1 층(113A)의 최상부에 위치하는 막에 대하여 화학적으로 안정된 용매에 용해될 수 있는 재료를 사용하여도 좋다. 특히 물 또는 알코올에 용해되는 재료를 제 1 희생층(118A) 또는 제 2 희생층(119A)에 적합하게 사용할 수 있다. 이러한 재료의 성막 시에는, 물 또는 알코올 등의 용매에 용해된 재료를 습식의 성막 방법에 의하여 도포한 후에, 용매를 증발시키기 위한 가열 처리를 수행하는 것이 바람직하다. 이때 감압 분위기하에서 가열 처리를 수행하면, 저온에서 용매를 단시간에 제거할 수 있기 때문에, EL층에 대한 열적 대미지를 저감할 수 있어 바람직하다.
제 1 희생층(118A) 및 제 2 희생층(119A)은 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 습식의 성막 방법을 사용하여 형성하여도 좋다.
제 1 희생층(118A) 및 제 2 희생층(119A)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다.
다음으로, 도 8의 (A)에 나타낸 바와 같이, 제 2 희생층(119A) 위에 레지스트 마스크(190a)를 형성한다. 레지스트 마스크는 감광성 수지(포토레지스트)를 도포하고 노광 및 현상을 수행함으로써 형성할 수 있다.
레지스트 마스크는 포지티브형 레지스트 재료를 사용하여 제작되어도 좋고, 네거티브형 레지스트 재료를 사용하여 제작되어도 좋다.
레지스트 마스크(190a)는 추후에 부화소(110a)가 되는 영역과 중첩되는 위치에 제공한다. 도 7의 (A)에 나타낸 바와 같이 레지스트 마스크(190a)로서 하나의 부화소(110a)에 대하여 하나의 섬 형상의 패턴이 제공되어 있는 것이 바람직하다. 또는 도 7의 (D)에 나타낸 바와 같이 레지스트 마스크(190a)로서 1열로 배열(도 7의 (D)에서는 Y방향으로 배열)된 복수의 부화소(110a)에 대하여 하나의 띠 형상의 패턴을 형성하여도 좋다.
여기서, 레지스트 마스크(190a)의 단부가 도전층(126a)의 단부보다 외측에 위치하도록 레지스트 마스크(190a)를 형성하는 것이 바람직하다. 이에 의하여, 추후에 형성하는 제 1 층(113a)의 단부 및 도전층(129a)의 단부를 도전층(126a)의 단부보다 외측에 제공할 수 있다.
또한 레지스트 마스크(190a)는 접속부(140)와 중첩되는 위치에도 제공하여도 좋다.
다음으로, 도 8의 (B)에 나타낸 바와 같이 레지스트 마스크(190a)를 사용하여 희생층(119A)의 일부를 제거함으로써 희생층(119a)을 형성한다. 희생층(119a)은 추후에 부화소(110a)가 되는 영역과 추후에 접속부(140)가 되는 영역에 잔존한다.
제 2 희생층(119A)을 에칭할 때, 제 1 희생층(118A)이 상기 에칭에 의하여 제거되지 않도록 선택비가 높은 에칭 조건을 사용하는 것이 바람직하다. 또한 제 2 희생층(119A)을 가공할 때 EL층은 노출되지 않기 때문에, 제 1 희생층(118A)의 가공보다 가공 방법의 선택의 폭이 넓다. 구체적으로는, 제 2 희생층(119A)을 가공할 때 에칭 가스로서 산소를 포함한 가스를 사용한 경우에도, EL층의 열화를 억제할 수 있다.
그 후 레지스트 마스크(190a)를 제거한다. 예를 들어 산소 플라스마를 사용한 애싱 등에 의하여 레지스트 마스크(190a)를 제거할 수 있다. 또는 산소 가스와, CF4, C4F8, SF6, CHF3, Cl2, H2O, BCl3, 또는 He 등의 비활성 기체(희가스라고도 함)를 사용하여도 좋다. 또는 웨트 에칭에 의하여 레지스트 마스크(190a)를 제거하여도 좋다. 이때 제 1 희생층(118A)이 가장 바깥쪽 면에 위치하고, 제 1 층(113A)은 노출되지 않기 때문에, 레지스트 마스크(190a)의 제거 공정에서 제 1 층(113A)이 대미지를 받는 것을 억제할 수 있다. 또한 레지스트 마스크(190a)의 제거 방법의 선택의 폭을 넓힐 수 있다.
다음으로, 도 8의 (C)에 나타낸 바와 같이, 희생층(119a)을 마스크(하드 마스크라고도 함)로서 사용하여 제 1 희생층(118A)의 일부를 제거함으로써 희생층(118a)을 형성한다.
제 1 희생층(118A) 및 제 2 희생층(119A)은 각각 웨트 에칭법 또는 드라이 에칭법에 의하여 가공할 수 있다. 제 1 희생층(118A) 및 제 2 희생층(119A)의 가공은 이방성 에칭에 의하여 수행하는 것이 바람직하다.
웨트 에칭법을 사용함으로써, 드라이 에칭법을 사용하는 경우에 비하여, 제 1 희생층(118A) 및 제 2 희생층(119A)의 가공 시에 제 1 층(113A)에 가해지는 대미지를 저감할 수 있다. 웨트 에칭법을 사용하는 경우에는, 예를 들어 현상액, 수산화 테트라메틸암모늄(TMAH) 수용액, 희석된 플루오린화 수소산, 옥살산, 인산, 아세트산, 질산, 또는 이들 중 2종류 이상을 포함한 혼합 용액 등을 사용하는 것이 바람직하다.
또한 드라이 에칭법을 사용하는 경우에는, 에칭 가스로서 산소를 포함한 가스를 사용하지 않으면 제 1 층(113A)의 열화를 억제할 수 있다. 드라이 에칭법을 사용하는 경우, 예를 들어 CF4, C4F8, SF6, CHF3, Cl2, H2O, BCl3, 또는 He 등의 비활성 기체(희가스라고도 함)를 포함한 가스를 에칭 가스로서 사용하는 것이 바람직하다.
예를 들어 제 1 희생층(118A)으로서 ALD법을 사용하여 형성한 산화 알루미늄막을 사용하는 경우, CHF3과 He을 사용하여 드라이 에칭법에 의하여 제 1 희생층(118A)을 가공할 수 있다. 또한 제 2 희생층(119A)으로서 스퍼터링법을 사용하여 형성한 In-Ga-Zn 산화물막을 사용하는 경우, 희석된 인산을 사용하여 웨트 에칭법에 의하여 제 2 희생층(119A)을 가공할 수 있다. 또는 CH4와 Ar를 사용하여 드라이 에칭법에 의하여 가공하여도 좋다. 또는 희석된 인산을 사용하여 웨트 에칭법에 의하여 제 2 희생층(119A)을 가공할 수 있다. 또한 제 2 희생층(119A)으로서 스퍼터링법을 사용하여 형성한 텅스텐막을 사용하는 경우, CF4와 O2, 또는 CF4와 Cl2와 O2를 사용하여 드라이 에칭법에 의하여 제 2 희생층(119A)을 가공할 수 있다.
다음으로, 도 8의 (C)에 나타낸 바와 같이, 희생층(119a), 희생층(118a)을 하드 마스크로서 사용하여 제 1 층(113A)의 일부를 제거함으로써 제 1 층(113a)을 형성한다.
이에 의하여, 도 8의 (C)에 나타낸 바와 같이, 부화소(110a)에 상당하는 영역에서는 도전층(126a) 위에 도전막(129), 제 1 층(113a), 희생층(118a), 및 희생층(119a)의 적층 구조가 잔존한다. 또한 접속부(140)에 상당하는 영역에서는 도전층(123b) 위에 희생층(118a)과 희생층(119a)의 적층 구조가 잔존한다.
제 1 층(113a)의 단부는 도전층(126a)의 단부보다 외측에 위치한다. 이러한 구성으로 함으로써 화소의 개구율을 높일 수 있다.
또한 이 단계에서는 도전막(129)의 가공은 아직 수행되지 않았다. 도전막(129)이 도전층(111a, 111b, 111c, 112a, 112b, 112c, 126a, 126b, 126c)의 상면 및 측면을 덮음으로써, 이들 도전층을 노출시키지 않고 이후 공정을 수행할 수 있다. 따라서 이들 도전층이 에칭 공정 등에서 부식하는 것을 억제할 수 있다. 또한 도전막(129)은 에칭 공정 등에서의 대미지를 받기 어렵고 부식 등이 발생하기 어려운 재료를 사용하여 형성하는 것이 바람직하다.
도전막(129)이 도전층(111a, 112a, 126a) 등의 상면 및 측면을 덮는 구성으로 함으로써, 예를 들어 발광 디바이스의 수율을 향상시킬 수 있고 발광 디바이스의 표시 품질을 향상시킬 수 있다.
상기 공정을 통하여 제 1 층(113A), 제 1 희생층(118A), 및 제 2 희생층(119A)에서 레지스트 마스크(190a)와 중첩되지 않은 영역을 제거할 수 있다.
또한 레지스트 마스크(190a)를 사용하여 제 1 층(113A)의 일부를 제거하여도 좋다. 그 후 레지스트 마스크(190a)를 제거하여도 좋다.
제 1 층(113A)의 가공은 이방성 에칭에 의하여 수행하는 것이 바람직하다. 특히 이방성 드라이 에칭이 바람직하다. 또는 웨트 에칭을 사용하여도 좋다.
드라이 에칭법을 사용하는 경우에는, 에칭 가스로서 산소를 포함한 가스를 사용하지 않으면 제 1 층(113A)의 열화를 억제할 수 있다.
또한 에칭 가스로서 산소를 포함한 가스를 사용하여도 좋다. 에칭 가스가 산소를 포함하면, 에칭 속도를 높일 수 있다. 따라서 충분히 빠른 에칭 속도를 유지하면서 낮은 파워로 에칭을 수행할 수 있다. 그러므로 제 1 층(113A)에 가해지는 대미지를 억제할 수 있다. 또한 에칭 시에 생기는 반응 생성물의 부착 등의 문제를 억제할 수 있다.
드라이 에칭법을 사용하는 경우, 예를 들어 H2, CF4, C4F8, SF6, CHF3, Cl2, H2O, BCl3, 그리고 He, Ar 등의 비활성 기체(희가스라고도 함) 중 1종류 이상을 포함한 가스를 에칭 가스로서 사용하는 것이 바람직하다. 또는 이들 중 1종류 이상과 산소를 포함한 가스를 에칭 가스로서 사용하는 것이 바람직하다. 또는 산소 가스를 에칭 가스로서 사용하여도 좋다. 구체적으로는, 예를 들어 H2와 Ar을 포함한 가스 또는 CF4와 He을 포함한 가스를 에칭 가스로서 사용할 수 있다. 또한 예를 들어 CF4, He, 및 산소를 포함한 가스를 에칭 가스로서 사용할 수 있다.
다음으로, 도 9의 (A)에 나타낸 바와 같이, 희생층(119a) 및 도전막(129) 위에 제 2 층(113B)을 형성하고, 제 2 층(113B) 위에 제 1 희생층(118B)을 형성하고, 제 1 희생층(118B) 위에 제 2 희생층(119B)을 형성한다.
도 9의 (A)에 나타낸 바와 같이, Y1-Y2를 따르는 단면도에서는 제 2 층(113B)의 접속부(140) 측의 단부가 제 1 희생층(118B)의 단부보다 내측(표시부 측)에 위치한다.
제 2 층(113B)은 추후에 제 2 층(113b)이 되는 층이다. 제 2 층(113b)은 제 1 층(113a)과는 다른 색의 광을 방출한다. 제 2 층(113b)에 적용할 수 있는 구성 및 재료 등은 제 1 층(113a)과 같다. 제 2 층(113B)은 제 1 층(113A)과 같은 방법을 사용하여 성막할 수 있다.
제 1 희생층(118B)은 제 1 희생층(118A)에 적용할 수 있는 재료를 사용하여 형성할 수 있다. 제 2 희생층(119B)은 제 2 희생층(119A)에 적용할 수 있는 재료를 사용하여 형성할 수 있다.
다음으로, 도 9의 (A)에 나타낸 바와 같이, 제 2 희생층(119B) 위에 레지스트 마스크(190b)를 형성한다.
레지스트 마스크(190b)는 추후에 부화소(110b)가 되는 영역과 중첩되는 위치에 제공한다. 도 7의 (B)에 나타낸 바와 같이 레지스트 마스크(190b)로서 하나의 부화소(110b)에 대하여 하나의 섬 형상의 패턴이 제공되어 있는 것이 바람직하다. 또는 도 7의 (E)에 나타낸 바와 같이 레지스트 마스크(190b)로서 1열로 배열된 복수의 부화소(110b)에 대하여 하나의 띠 형상의 패턴을 형성하여도 좋다.
여기서, 레지스트 마스크(190b)의 단부가 도전층(126b)의 단부보다 외측에 위치하도록 레지스트 마스크(190b)를 형성하는 것이 바람직하다. 이에 의하여, 추후에 형성하는 제 2 층(113b)의 단부를 도전층(126b)의 단부보다 외측에 제공할 수 있다.
레지스트 마스크(190b)는 추후에 접속부(140)가 되는 영역과 중첩되는 위치에도 제공하여도 좋다.
다음으로, 도 9의 (B)에 나타낸 바와 같이, 레지스트 마스크(190b)를 사용하여 제 2 희생층(119B)의 일부를 제거함으로써 희생층(119b)을 형성한다. 희생층(119b)은 추후에 부화소(110b)가 되는 영역에 잔존한다.
그 후 레지스트 마스크(190b)를 제거한다. 그리고 희생층(119b)을 하드 마스크로서 사용하여 제 1 희생층(118B)의 일부를 제거함으로써 희생층(118b)을 형성한다.
그리고 도 9의 (C)에 나타낸 바와 같이, 희생층(119b), 희생층(118b)을 하드 마스크로서 사용하여 제 2 층(113B)의 일부를 제거함으로써 제 2 층(113b)을 형성한다.
이에 의하여, 도 9의 (C)에 나타낸 바와 같이, 부화소(110b)에 상당하는 영역에서는 도전층(126b) 위에 도전막(129), 제 2 층(113b), 희생층(118b), 및 희생층(119b)의 적층 구조가 잔존한다. 또한 접속부(140)에 상당하는 영역에서는 도전층(123b) 위에 희생층(118a)과 희생층(119a)의 적층 구조가 잔존한다.
제 2 층(113b)의 단부는 도전층(126b)의 단부보다 외측에 위치한다. 이러한 구성으로 함으로써 화소의 개구율을 높일 수 있다.
상기 공정을 통하여 제 2 층(113B), 제 1 희생층(118B), 및 제 2 희생층(119B)에서 레지스트 마스크(190b)와 중첩되지 않은 영역을 제거할 수 있다. 이들 층의 가공에는 제 1 층(113A), 제 1 희생층(118A), 및 제 2 희생층(119A)의 가공에 적용할 수 있는 방법을 사용할 수 있다.
다음으로, 도 10의 (A)에 나타낸 바와 같이, 희생층(119a), 희생층(119b), 및 도전막(129) 위에 제 3 층(113C)을 형성하고, 제 3 층(113C) 위에 제 1 희생층(118C)을 형성하고, 제 1 희생층(118C) 위에 제 2 희생층(119C)을 형성한다.
도 10의 (A)에 나타낸 바와 같이, Y1-Y2를 따르는 단면도에서는 제 3 층(113C)의 접속부(140) 측의 단부가 제 1 희생층(118C)의 단부보다 내측(표시부 측)에 위치한다.
제 3 층(113C)은 추후에 제 3 층(113c)이 되는 층이다. 제 3 층(113c)은 제 1 층(113a) 및 제 2 층(113b)과는 다른 색의 광을 방출한다. 제 3 층(113c)에 적용할 수 있는 구성 및 재료 등은 제 1 층(113a)과 같다. 제 3 층(113C)은 제 1 층(113A)과 같은 방법을 사용하여 성막할 수 있다.
제 1 희생층(118C)은 제 1 희생층(118A)에 적용할 수 있는 재료를 사용하여 형성할 수 있다. 제 2 희생층(119C)은 제 2 희생층(119A)에 적용할 수 있는 재료를 사용하여 형성할 수 있다.
다음으로, 도 10의 (A)에 나타낸 바와 같이, 제 2 희생층(119C) 위에 레지스트 마스크(190c)를 형성한다.
레지스트 마스크(190c)는 추후에 부화소(110c)가 되는 영역과 중첩되는 위치에 제공한다. 도 7의 (C)에 나타낸 바와 같이, 레지스트 마스크(190c)로서 하나의 부화소(110c)에 대하여 하나의 섬 형상의 패턴이 제공되어 있는 것이 바람직하다. 또는 도 7의 (F)에 나타낸 바와 같이, 레지스트 마스크(190c)로서 1열로 배열된 복수의 부화소(110c)에 대하여 하나의 띠 형상의 패턴을 형성하여도 좋다.
여기서, 레지스트 마스크(190c)의 단부가 도전층(126c)의 단부보다 외측에 위치하도록 레지스트 마스크(190c)를 형성하는 것이 바람직하다. 이에 의하여, 추후에 형성하는 제 3 층(113c)의 단부를 도전층(126c)의 단부보다 외측에 제공할 수 있다.
레지스트 마스크(190c)는 추후에 접속부(140)가 되는 영역과 중첩되는 위치에도 제공하여도 좋다.
다음으로, 도 10의 (B)에 나타낸 바와 같이, 레지스트 마스크(190c)를 사용하여 제 2 희생층(119C)의 일부를 제거함으로써 희생층(119c)을 형성한다. 희생층(119c)은 추후에 부화소(110c)가 되는 영역에 잔존한다.
그 후 레지스트 마스크(190c)를 제거한다. 그리고 희생층(119c)을 하드 마스크로서 사용하여 제 1 희생층(118C)의 일부를 제거함으로써 희생층(118c)을 형성한다.
그리고 도 10의 (C)에 나타낸 바와 같이, 희생층(119c), 희생층(118c)을 하드 마스크로서 사용하여 제 3 층(113C)의 일부를 제거함으로써 제 3 층(113c)을 형성한다.
이에 의하여, 도 10의 (C)에 나타낸 바와 같이, 부화소(110c)에 상당하는 영역에서는 도전층(126c) 위에 도전막(129), 제 3 층(113c), 희생층(118c), 및 희생층(119c)의 적층 구조가 잔존한다. 또한 접속부(140)에 상당하는 영역에서는 도전층(123b) 위에 희생층(118a)과 희생층(119a)의 적층 구조가 잔존한다.
제 3 층(113c)의 단부는 도전층(126c)의 단부보다 외측에 위치한다. 이러한 구성으로 함으로써 화소의 개구율을 높일 수 있다.
상기 공정을 통하여 제 3 층(113C), 제 1 희생층(118C), 및 제 2 희생층(119C)에서 레지스트 마스크(190c)와 중첩되지 않은 영역을 제거할 수 있다. 이들 층의 가공에는 제 1 층(113A), 제 1 희생층(118A), 및 제 2 희생층(119A)의 가공에 적용할 수 있는 방법을 사용할 수 있다.
또한 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)의 측면은 각각 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람직하다. 예를 들어 피형성면과 이들의 측면이 이루는 각도를 60° 이상 90° 이하로 하는 것이 바람직하다.
다음으로, 도 11의 (A)에 나타낸 바와 같이, 희생층(118a, 118b, 118c) 및 희생층(119a, 119b, 119c)을 하드 마스크로서 사용하여 도전막(129)을 가공함으로써 도전층(129a, 129b, 129c, 123c)을 형성한다.
도전막(129)은 웨트 에칭법 또는 드라이 에칭법에 의하여 가공할 수 있다. 도전막(129)의 가공은 이방성 에칭에 의하여 수행하는 것이 바람직하다.
상술한 바와 같이, 도전막(129)은 희생층(118a, 118b, 118c) 및 희생층(119a, 119b, 119c)을 마스크로서 사용하여 가공된다. 따라서 제 1 층(113a)과 도전층(129a)은 상면 형상이 일치하거나 실질적으로 일치한다. 마찬가지로, 제 2 층(113b)과 도전층(129b)의 상면 형상이 일치하거나 실질적으로 일치하고, 제 3 층(113c)과 도전층(129c)의 상면 형상이 일치하거나 실질적으로 일치한다. 즉 제 1 층(113a)의 단부와 도전층(129a)의 단부는 각각 정렬되거나 실질적으로 정렬된다. 마찬가지로, 제 2 층(113b)의 단부와 도전층(129b)의 단부는 각각 정렬되거나 실질적으로 정렬된다. 제 3 층(113c)의 단부와 도전층(129c)의 단부는 각각 정렬되거나 실질적으로 정렬된다.
다음으로, 도 11의 (A)에 나타낸 바와 같이 희생층(119a, 119b, 119c)을 제거한다. 이에 의하여, 도전층(111a) 위에서는 희생층(118a)이 노출되고, 도전층(111b) 위에서는 희생층(118b)이 노출되고, 도전층(111c) 위에서는 희생층(118c)이 노출되고, 도전층(123c) 위에서는 희생층(118a)이 노출된다.
또한 제작 방법예 2에서 후술하는 바와 같이, 희생층(119a, 119b, 119c)을 제거하지 않고 절연막(125A)의 형성 공정으로 진행하여도 좋다.
희생층의 제거 공정에는 희생층의 가공 공정과 같은 방법을 사용할 수 있다. 특히 웨트 에칭법을 사용함으로써, 드라이 에칭법을 사용하는 경우에 비하여, 희생층 제거 시에 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)에 가해지는 대미지를 저감할 수 있다.
또한 희생층을 물 또는 알코올 등의 용매에 용해시킴으로써 제거하여도 좋다. 알코올로서는 에틸 알코올, 메틸 알코올, 아이소프로필 알코올(IPA), 또는 글리세린 등을 들 수 있다.
희생층을 제거한 후에, EL층에 포함되는 물 및 EL층 표면에 흡착된 물을 제거하기 위하여 건조 처리를 수행하여도 좋다. 예를 들어 불활성 가스 분위기 또는 감압 분위기하에서의 가열 처리를 수행할 수 있다. 가열 처리는 50℃ 이상 200℃ 이하, 바람직하게는 60℃ 이상 150℃ 이하, 더 바람직하게는 70℃ 이상 120℃ 이하의 기판 온도에서 수행할 수 있다. 감압 분위기하에서 수행하면, 더 낮은 온도에서 건조를 수행할 수 있기 때문에 바람직하다.
다음으로, 도 11의 (B)에 나타낸 바와 같이, 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 제 3 층(113c), 및 희생층(118a, 118b, 118c)을 덮도록 절연막(125A)을 형성한다.
절연막(125A)에는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 산화 절연막으로서는 산화 실리콘막, 산화 알루미늄막, 산화 마그네슘막, 산화 갈륨막, 산화 저마늄막, 산화 이트륨막, 산화 지르코늄막, 산화 란타넘막, 산화 네오디뮴막, 산화 하프늄막, 및 산화 탄탈럼막 등을 들 수 있다. 질화 절연막으로서는 질화 실리콘막 및 질화 알루미늄막 등을 들 수 있다. 산화질화 절연막으로서는 산화질화 실리콘막, 산화질화 알루미늄막 등을 들 수 있다. 질화산화 절연막으로서는 질화산화 실리콘막, 질화산화 알루미늄막 등을 들 수 있다. 또한 인듐 갈륨 아연 산화물막 등의 금속 산화물막을 사용하여도 좋다.
또한 절연막(125A)은 물 및 산소 중 적어도 한쪽에 대한 배리어 절연막으로서의 기능을 가지는 것이 바람직하다. 또는 절연막(125A)은 물 및 산소 중 적어도 한쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또는 절연막(125A)은 물 및 산소 중 적어도 한쪽을 포획 또는 고착하는(게터링이라고도 함) 기능을 가지는 것이 바람직하다.
또한 본 명세서 등에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 또한 본 명세서 등에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 가리킨다. 또는 대응하는 물질을 포획 또는 고착하는(게터링이라고도 함) 기능을 가리킨다.
절연막(125A)이 상술한 배리어 절연막으로서의 기능 또는 게터링 기능을 가지면, 외부로부터 각 발광 디바이스로 확산될 수 있는 불순물(대표적으로는, 물 또는 산소)의 침입이 억제될 수 있다. 상기 구성으로 함으로써, 신뢰성이 우수한 표시 장치를 제공할 수 있다.
다음으로, 도 11의 (C)에 나타낸 바와 같이, 절연막(125A) 위에 절연층(127)을 형성한다.
절연층(127)에는 유기 재료를 사용할 수 있다. 유기 재료로서는 예를 들어 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등이 있다. 또한 절연층(127)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다. 또한 절연층(127)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포토레지스트를 사용하여도 좋다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
절연층(127)은 예를 들어 감광성 수지를 도포하고 노광 및 현상을 수행함으로써 패턴 형성할 수 있다.
절연층(127)의 표면의 높이를 조정하기 위하여 에칭을 수행하여도 좋다. 절연층(127)은 예를 들어 산소 플라스마를 사용한 애싱에 의하여 가공하여도 좋다.
절연층(127)이 되는 막의 형성 방법은 특별히 한정되지 않고, 예를 들어 스핀 코팅, 디핑, 스프레이 코팅, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 습식의 성막 방법을 사용하여 형성할 수 있다. 특히 스핀 코팅에 의하여 절연층(127)이 되는 막을 형성하는 것이 바람직하다.
절연막(125A) 및 절연층(127)은 EL층에 대한 대미지가 적은 형성 방법으로 성막되는 것이 바람직하다. 특히 절연막(125A)은 EL층의 측면과 접하여 형성되기 때문에, 절연층(127)보다 EL층에 대한 대미지가 적은 형성 방법으로 성막되는 것이 바람직하다. 또한 절연막(125A) 및 절연층(127)은 각각 EL층의 내열 온도보다 낮은 온도(대표적으로는 200℃ 이하, 바람직하게는 100℃ 이하, 더 바람직하게는 80℃ 이하)에서 형성한다. 예를 들어 절연막(125A)으로서 ALD법을 사용하여 산화 알루미늄막을 형성할 수 있다. ALD법을 사용하면, 성막 대미지를 저감할 수 있고, 피복성이 높은 막을 성막할 수 있기 때문에 바람직하다.
다음으로, 도 12의 (A)에 나타낸 바와 같이, 절연막(125A) 및 희생층(118a, 118b, 118c)의 적어도 일부를 제거하여 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)을 노출시킨다.
희생층(118a, 118b, 118c)과 절연막(125A)은 각각 다른 공정으로 제거하여도 좋고, 동일한 공정으로 제거하여도 좋다. 예를 들어 희생층(118a, 118b, 118c)과 절연막(125A)이 동일한 재료를 사용하여 형성된 막인 경우에는 동일한 공정으로 제거할 수 있어 바람직하다. 예를 들어 희생층(118a, 118b, 118c)과 절연막(125A)은 모두 ALD법을 사용하여 형성된 절연막인 것이 바람직하고, ALD법을 사용하여 형성된 산화 알루미늄막인 것이 더 바람직하다.
도 12의 (A)에 나타낸 바와 같이, 절연막(125A) 중 절연층(127)과 중첩되는 영역이 절연층(125)으로서 잔존한다. 또한 희생층(118a, 118b, 118c)에 대해서도 절연층(127)과 중첩되는 영역이 잔존한다.
이와 같이, 본 발명의 일 형태의 표시 장치는 희생층이 잔존하는 구성으로 할 수 있다. 또한 절연층(127)의 형상에 따라서는 희생층(118a, 118b, 118c)이 모두 제거되는 경우가 있다. 따라서 희생층(118a, 118b, 118c)은 표시 장치에 잔존하지 않아도 된다.
절연층(125)(또한 절연층(127))은 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면을 덮도록 제공된다. 이에 의하여, 추후에 형성하는 막이 이들 층의 측면과 접하는 것을 억제하여 발광 디바이스가 단락되는 것을 억제할 수 있다. 또한 추후 공정에서 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)이 받는 대미지를 억제할 수 있다.
희생층의 제거 공정에는 희생층의 가공 공정과 같은 방법을 사용할 수 있다. 또한 희생층(118a, 118b, 118c)에는 희생층(119a, 119b, 119c)의 제거 공정에 사용할 수 있는 방법과 같은 방법을 사용할 수 있다.
절연막(125A)은 드라이 에칭법에 의하여 가공하는 것이 바람직하다. 절연막(125A)의 가공은 이방성 에칭에 의하여 수행하는 것이 바람직하다. 희생층의 가공 시에 사용할 수 있는 에칭 가스를 사용하여 절연막(125A)을 가공할 수 있다.
다음으로, 도 12의 (B)에 나타낸 바와 같이, 절연층(125), 절연층(127), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)을 덮도록 제 4 층(114)을 형성한다.
도 12의 (B)에 나타낸 Y1-Y2 간의 단면도에서는 접속부(140)에 제 4 층(114)이 제공되어 있는 예를 나타내었다. 제 4 층(114)의 도전성에 따라서는 접속부(140)에 제 4 층(114)이 제공되어도 좋다.
또는 도 12의 (C)에 나타낸 바와 같이, 제 4 층(114)의 접속부(140) 측의 단부는 접속부(140)보다 내측(표시부 측)에 위치하는 것이 바람직하다. 예를 들어 제 4 층(114)의 성막 시에 성막 영역을 규정하기 위한 마스크를 사용하는 것이 바람직하다.
제 4 층(114)에 사용할 수 있는 재료는 상술한 바와 같다. 제 4 층(114)은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다. 또한 제 4 층(114)은 프리믹스 재료를 사용하여 형성되어도 좋다.
제 4 층(114)은 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 각각의 상면 그리고 절연층(127)의 상면 및 측면을 덮도록 제공된다. 여기서, 제 4 층(114)의 도전성이 높은 경우에는 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 어느 것의 측면과 제 4 층(114)이 접함으로써, 발광 디바이스가 단락될 우려가 있다. 그러나 본 발명의 일 형태의 표시 장치에서는 절연층(125, 127)이 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면을 덮기 때문에, 도전성이 높은 제 4 층(114)이 이들 층과 접하는 것을 억제하여, 발광 디바이스가 단락되는 것을 억제할 수 있다. 이에 의하여 발광 디바이스의 신뢰성을 높일 수 있다.
또한 제 1 층(113a)과 제 2 층(113b) 사이 및 제 2 층(113b)과 제 3 층(113c) 사이가 절연층(125, 127)에 의하여 매립되기 때문에, 제 4 층(114)의 피형성면은 절연층(125, 127)이 제공되지 않은 경우보다 단차가 작고 평탄하다. 이에 의하여 제 4 층(114)의 피복성을 높일 수 있다.
그리고 도 12의 (B) 또는 (C)에 나타낸 바와 같이 제 4 층(114) 위(및 도전층(123c) 위)에 공통 전극(115)을 형성한다.
도 12의 (B)에서는 도전층(123c)과 공통 전극(115)이 제 4 층(114)을 통하여 전기적으로 접속된다. 또한 도 12의 (C)에서는 도전층(123c)과 공통 전극(115)이 직접 접함으로써 전기적으로 접속된다.
공통 전극(115)의 성막 시에는 성막 영역을 규정하기 위한 마스크를 사용하여도 좋다. 또는 공통 전극(115)의 성막에 상기 마스크를 사용하지 않고, 공통 전극(115)을 성막한 후에 레지스트 마스크 등을 사용하여 공통 전극(115)을 가공하여도 좋다.
공통 전극(115)에 사용할 수 있는 재료는 상술한 바와 같다. 공통 전극(115)의 형성에는 예를 들어 스퍼터링법 또는 진공 증착법을 사용할 수 있다. 또는 증착법으로 형성된 막과 스퍼터링법으로 형성된 막을 적층하여도 좋다.
그 후, 공통 전극(115) 위에 보호층(131)을 형성한다. 또한 수지층(122)을 사용하여 보호층(131) 위에 기판(120)을 접합함으로써, 도 1의 (B)에 나타낸 표시 장치(100)를 제작할 수 있다.
보호층(131)에 사용할 수 있는 재료 및 성막 방법은 상술한 바와 같다. 보호층(131)의 성막 방법으로서는 진공 증착법, 스퍼터링법, CVD법, 및 ALD법 등을 들 수 있다. 또한 보호층(131)은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다.
또한 절연층(127)의 형상은 특별히 한정되지 않는다. 도 13의 (A) 내지 (C) 및 도 14의 (A)에, 도 12의 (B)에 나타낸 단면도의 변형예를 나타내었다. 이들 변형예는 구체적으로 절연층(127)의 형상이 각각 다르다.
도 12의 (B)에 나타낸 바와 같이, 절연층(127)의 상면은 단면에서 보았을 때 중앙 및 그 근방이 오목한 형상, 즉 오목 곡면을 가지는 형상으로 할 수 있다.
또한 도 13의 (A)에 나타낸 바와 같이, 절연층(127)의 상면은 단면에서 보았을 때 중앙 및 그 근방이 볼록한 형상, 즉 볼록 곡면을 가지는 형상으로 할 수 있다.
또한 도 13의 (B)에 나타낸 바와 같이, 단면에서 보았을 때 절연층(127)은 상면이 평탄부를 가져도 좋다.
도 12의 (B) 및 도 13의 (A)에서는 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 상면의 높이보다 절연층(125, 127)의 상면의 높이가 낮은 예를 나타내었다. 또는 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 상면의 높이보다 절연층(127)의 상면의 높이가 높아도 좋다.
도 13의 (B)에 나타낸 바와 같이, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 상면 중 적어도 하나의 높이와 절연층(125, 127)의 상면의 높이가 일치하거나 실질적으로 일치하여도 좋다. 이 경우 절연층(127), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 위에 형성하는 층을 더 평탄하게 형성할 수 있어 상기 층의 피복성을 더 높일 수 있다.
또한 도 13의 (C)에 나타낸 바와 같이, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 상면 중 적어도 하나의 높이와 절연층(125)의 상면의 높이가 일치하거나 실질적으로 일치하고, 절연층(127)의 상면이 오목 곡면을 가져도 좋다. 또는 절연층(127)의 상면이 볼록 곡면을 가져도 좋다.
또한 절연층(127)의 상면은 볼록 곡면 및 오목 곡면 중 한쪽 또는 양쪽을 가져도 좋다. 또한 절연층(127)의 상면이 가지는 볼록 곡면 및 오목 곡면의 개수는 각각 한정되지 않고, 하나 또는 복수로 할 수 있다.
또한 절연층(125)의 상면의 높이와 절연층(127)의 상면의 높이는 일치하거나 실질적으로 일치하여도 좋고, 각각 달라도 좋다. 예를 들어 절연층(125)의 상면의 높이는 절연층(127)의 상면의 높이보다 낮아도 좋고 높아도 좋다.
또한 도 14의 (A)에 나타낸 바와 같이 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 상면의 높이는 각각 달라도 좋다. 절연층(125)의 상면의 높이는 제 1 층(113a) 측에서는 제 1 층(113a)의 상면의 높이와 일치하거나 실질적으로 일치하고, 제 2 층(113b) 측에서는 제 2 층(113b)의 상면의 높이와 일치하거나 실질적으로 일치한다. 그리고 절연층(127)의 상면은 제 1 층(113a) 측이 높고 제 2 층(113b) 측이 낮으며 완만한 경사를 이룬다. 이와 같이, 절연층(125) 및 절연층(127)의 높이는 인접한 EL층의 상면의 높이와 일치하는 것이 바람직하다. 또는 인접한 EL층 중 어느 것의 상면의 높이와 일치하도록 상면이 평탄부를 가져도 좋다.
또한 도 14의 (B)에 나타낸 바와 같이 절연층(125)을 제공하지 않아도 된다. 이때 절연층(127)에는 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)에 대한 대미지가 적은 유기 재료를 사용하는 것이 바람직하다. 예를 들어 절연층(127)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하는 것이 바람직하다.
또한 도 14의 (C)에 나타낸 바와 같이, 제 4 층(114)을 제공하지 않고, 절연층(127), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)을 덮도록 공통 전극(115)을 형성하여도 좋다. 즉 서로 다른 색의 광을 방출하는 발광 디바이스에서 EL층을 구성하는 모든 층이 구분 형성되어도 좋다. 이때 각 발광 디바이스의 EL층은 모두 섬 형상으로 형성된다.
여기서, 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 중 어느 것의 측면과 공통 전극(115)이 접함으로써, 발광 디바이스가 단락될 우려가 있다. 그러나 본 발명의 일 형태의 표시 장치에서는 절연층(125) 및 절연층(127)이 도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면을 덮기 때문에, 공통 전극(115)이 이들 층과 접하는 것을 억제하여, 발광 디바이스가 단락되는 것을 억제할 수 있다. 이에 의하여 발광 디바이스의 신뢰성을 높일 수 있다.
또한 제 1 층(113a)과 제 2 층(113b) 사이 및 제 2 층(113b)과 제 3 층(113c) 사이가 절연층(125, 127)에 의하여 매립되기 때문에, 공통 전극(115)의 피형성면은 절연층(125, 127)이 제공되지 않은 경우보다 단차가 작고 평탄하다. 이에 의하여 공통 전극(115)의 피복성을 높일 수 있다.
[표시 장치의 제작 방법예 2]
다음으로, 도 15 및 도 16을 사용하여 표시 장치의 제작 방법예를 설명한다. 도 15의 (A) 내지 (C) 및 도 16에는 도 1의 (A)의 일점쇄선 X1-X2를 따르는 단면도와 Y1-Y2를 따르는 단면도를 나란히 나타내었다.
본 제작 방법예 2에서는 도 11의 (A)에 나타낸 도전층(129a, 129b, 129c, 123c)의 형성 공정 후에, 도 15 및 도 16에 나타낸 공정을 수행한다. 또한 본 제작 방법예 1과 같은 부분에 대해서는 자세한 설명을 생략하는 경우가 있다.
본 제작 방법예 2에서는 희생층(119a, 119b, 119c)을 제거하지 않고 희생층(119a, 119b, 119c) 위에 절연막(125A)을 형성한다(도 15의 (A) 참조).
다음으로, 도 15의 (B)에 나타낸 바와 같이 절연막(125A) 위에 절연층(127)을 형성한다.
다음으로, 도 15의 (C)에 나타낸 바와 같이, 절연막(125A), 희생층(119a, 119b, 119c), 희생층(118a, 118b, 118c)의 적어도 일부를 제거하여 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)을 노출시킨다.
희생층(119a, 119b, 119c)과 희생층(118a, 118b, 118c)은 각각 다른 공정으로 제거하여도 좋고, 동일한 공정으로 제거하여도 좋다. 또한 희생층(118a, 118b, 118c)과 절연막(125A)은 각각 다른 공정으로 제거하여도 좋고, 동일한 공정으로 제거하여도 좋다. 또한 희생층(119a, 119b, 119c), 희생층(118a, 118b, 118c), 절연막(125A)을 일괄적으로 제거하여도 좋다.
도 15의 (C)에 나타낸 바와 같이, 절연막(125A) 중 절연층(127)과 중첩되는 영역이 절연층(125)으로서 잔존한다. 또한 희생층(119a, 119b, 119c), 희생층(118a, 118b, 118c)에 대해서도 절연층(127)과 중첩되는 영역이 잔존한다.
이와 같이, 본 발명의 일 형태의 표시 장치는 제 1 희생층뿐만 아니라 제 2 희생층도 잔존하는 구성으로 하여도 좋다.
그 후, 도 16에 나타낸 바와 같이, 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c) 위에 제 4 층(114)을 형성하고, 제 4 층(114) 위에 공통 전극(115)을 형성할 수 있다.
[표시 장치의 제작 방법예 3]
다음으로, 도 17을 사용하여 표시 장치의 제작 방법예에 대하여 설명한다. 도 17의 (A) 및 (B)에는 도 1의 (A)에서의 일점쇄선 X1-X2를 따르는 단면도와 Y1-Y2를 따르는 단면도를 나란히 나타내었다.
본 제작 방법예 3에서는 모든 부화소에 같은 구성의 EL층을 형성하는 경우의 제작 방법에 대하여 설명한다.
예를 들어 백색 발광의 발광 디바이스와 컬러 필터를 조합하거나, 청색 발광의 발광 디바이스와 색 변환층을 조합함으로써 풀 컬러 표시의 표시 장치를 제작하는 경우, 모든 부화소에 같은 구성의 EL층을 적용할 수 있는 경우가 있다.
먼저 제작 방법예 1과 마찬가지로, 트랜지스터를 포함한 층(101) 위에 도전층(111a, 111b, 111c)에서 도전막(129)까지를 순차적으로 형성한다. 그리고 도 17의 (A)에 나타낸 바와 같이, 도전막(129) 위에 EL층(113)을 형성하고, EL층(113) 위에 제 1 희생층(118A)을 형성하고, 제 1 희생층(118A) 위에 제 2 희생층(119A)을 형성한다.
그리고 도 17의 (A)에 나타낸 바와 같이 제 2 희생층(119A) 위에 레지스트 마스크(190)를 형성한다. 레지스트 마스크(190)는 추후에 부화소(110a, 110b, 110c)가 되는 영역 각각과 중첩되는 위치에 제공한다.
여기서, 레지스트 마스크(190)의 단부가 도전층(126a, 126b, 126c)의 단부보다 외측에 위치하도록 레지스트 마스크(190)를 형성하는 것이 바람직하다. 이에 의하여, 추후에 형성하는 도전층(129a) 및 제 1 층(113a)의 단부를 도전층(126a)의 단부보다 외측에 제공할 수 있다. 마찬가지로, 추후에 형성하는 도전층(129b) 및 제 2 층(113b)의 단부를 도전층(126b)의 단부보다 외측에 제공할 수 있고, 추후에 형성하는 도전층(129c) 및 제 3 층(113c)의 단부를 도전층(126c)의 단부보다 외측에 제공할 수 있다.
그리고 제작 방법예 1과 마찬가지로, 레지스트 마스크(190)를 사용하여 희생층(119a)을 형성하고, 레지스트 마스크(190)를 제거한 후 희생층(119a)을 마스크로서 사용하여 희생층(118a)을 형성한다. 그리고 희생층(119a) 및 희생층(118a)을 마스크로서 사용하여 EL층(113)의 일부를 제거한다. 이에 의하여, 도 17의 (B)에 나타낸 바와 같이 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)을 형성할 수 있다. 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)은 EL층(113)을 가공함으로써 형성한 층이기 때문에 서로 동일한 구성을 가진다.
제작 방법예 1에서는 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)을 각각 다른 막으로 형성하기 때문에, 레지스트 마스크를 사용한 EL층의 가공을 3번 수행한다. 한편, 본 제작 방법예 3에서는 레지스트 마스크를 사용한 EL층의 가공을 1번만 수행하면 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)을 형성할 수 있다. 이에 의하여 제작 공정을 삭감할 수 있어 바람직하다.
도 17의 (B)에 나타낸 공정 후에는, 도 11의 (A)에 나타낸 공정 또는 도 15의 (A)에 나타낸 공정으로 진행할 수 있다. 따라서 이후 공정의 설명에 대해서는 제작 방법예 1, 제작 방법예 2를 참조할 수 있다.
상술한 바와 같이, 본 실시형태의 표시 장치의 제작 방법에서는, 섬 형상의 EL층은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, EL층을 면 전체에 성막한 후에 가공함으로써 형성되기 때문에, 섬 형상의 EL층을 균일한 두께로 형성할 수 있다. 그리고 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다.
각 색의 발광 디바이스를 구성하는 제 1 층, 제 2 층, 제 3 층은 각각 다른 공정에서 형성한다. 따라서 각 EL층을 각 색의 발광 디바이스에 적합한 구성(재료 및 막 두께 등)을 가지도록 제작할 수 있다. 이에 의하여, 특성이 양호한 발광 디바이스를 제작할 수 있다.
본 발명의 일 형태의 표시 장치는 발광층 및 캐리어 수송층 각각의 측면을 덮는 절연층을 가진다. 상기 표시 장치의 제작 공정에서는 발광층과 캐리어 수송층이 적층된 상태로 EL층이 가공되기 때문에, 상기 표시 장치에서는 발광층에 가해지는 대미지가 저감된다. 또한 절연층에 의하여, 섬 형상으로 형성된 EL층과 캐리어 주입층 또는 공통 전극이 접하는 것이 억제되어 발광 디바이스의 단락이 억제된다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서 하나의 실시형태에 복수의 구성예가 제시되는 경우에는, 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 적용할 수 있는 발광 디바이스의 구성예에 대하여 도 18 내지 도 22를 사용하여 설명한다.
도 18의 (A) 내지 (C)에 나타낸 표시 장치(500)는 적색광을 방출하는 발광 디바이스(550R), 녹색광을 방출하는 발광 디바이스(550G), 및 청색광을 방출하는 발광 디바이스(550B)를 가진다.
도 18의 (A) 및 (B)에 나타낸 발광 디바이스(550R)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 발광 유닛(512R_1)을 가진다. 마찬가지로, 발광 디바이스(550G)는 발광 유닛(512G_1)을 가지고, 발광 디바이스(550B)는 발광 유닛(512B_1)을 가진다.
즉 도 18의 (A) 및 (B)에 나타낸 발광 디바이스(550R, 550G, 550B)는 각각 하나의 발광 유닛을 가지는 싱글 구조의 발광 디바이스이다.
도 18의 (C)에 나타낸 발광 디바이스(550R)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 전하 발생층(531)을 개재하여 2개의 발광 유닛(발광 유닛(512R_1), 발광 유닛(512R_2))이 적층된 구성을 가진다. 마찬가지로, 발광 디바이스(550G)는 발광 유닛(512G_1), 발광 유닛(512G_2)을 가지고, 발광 디바이스(550B)는 발광 유닛(512B_1), 발광 유닛(512B_2)을 가진다.
즉 도 18의 (C)에 나타낸 발광 디바이스(550R, 550G, 550B)는 각각 2개의 발광 유닛을 가지는 탠덤 구조의 발광 디바이스이다.
도 18의 (C)에 나타낸 발광 디바이스(550R), 발광 디바이스(550G), 및 발광 디바이스(550B)와 같이 복수의 발광 유닛이 전하 발생층(531)을 개재하여 직렬로 접속된 구성을 본 명세서에서는 탠덤 구조라고 부른다. 한편, 도 18의 (A) 및 (B)에 나타낸 발광 디바이스(550R, 550G, 550B)와 같이 한 쌍의 전극 사이에 하나의 발광 유닛을 가지는 구성을 싱글 구조라고 부른다. 또한 본 명세서 등에서는 탠덤 구조라고 부르지만 이에 한정되지 않고, 예를 들어 탠덤 구조를 스택 구조라고 불러도 좋다. 또한 탠덤 구조를 적용함으로써, 고휘도 발광이 가능한 발광 디바이스로 할 수 있다. 또한 탠덤 구조는 싱글 구조를 적용하는 경우에 비하여 같은 휘도를 얻는 데 필요한 전류를 감소시킬 수 있기 때문에 신뢰성을 높일 수 있다.
또한 도 18의 (A) 내지 (C)에 나타낸 표시 장치(500)와 같이 발광 디바이스마다 발광층을 구분 형성하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다.
도 18의 (C)에 나타낸 표시 장치(500)는 탠덤 구조의 발광 디바이스를 가지고 SBS 구조를 가진다고 할 수 있다. 그러므로 탠덤 구조의 장점과 SBS 구조의 장점을 모두 가질 수 있다. 또한 도 18의 (C)에 나타낸 표시 장치(500)에서는 2개의 발광 유닛이 직렬로 형성되어 있기 때문에, 2단 탠덤 구조라고 불러도 좋다. 또한 도 18의 (C)에 나타낸 발광 디바이스(550R)의 2단 탠덤 구조에서는 적색의 발광층을 가지는 제 1 발광 유닛 위에 적색의 발광층을 가지는 제 2 발광 유닛이 적층되어 있다. 마찬가지로, 도 18의 (C)에 나타낸 발광 디바이스(550G)의 2단 탠덤 구조에서는 녹색의 발광층을 가지는 제 1 발광 유닛 위에 녹색의 발광층을 가지는 제 2 발광 유닛이 적층되어 있고, 발광 디바이스(550B)의 2단 탠덤 구조에서는 청색의 발광층을 가지는 제 1 발광 유닛 위에 청색의 발광층을 가지는 제 2 발광 유닛이 적층되어 있다.
전극(501)은 화소 전극으로서 기능하고 발광 디바이스마다 제공된다. 전극(502)은 공통 전극으로서 기능하고 복수의 발광 디바이스에서 공유된다.
발광 유닛은 적어도 하나의 발광층을 가진다. 발광 유닛에 포함되는 발광층의 개수는 한정되지 않고, 하나, 2개, 3개, 또는 4개 이상으로 할 수 있다.
발광 유닛(512R_1)은 층(521), 층(522), 발광층(523R), 층(524) 등을 가진다. 도 18의 (A)에는 발광 유닛(512R_1)이 층(525)을 가지는 예를 나타내었고, 도 18의 (B)에는 발광 유닛(512R_1)이 층(525)을 가지지 않고, 층(525)이 각 발광 디바이스에서 공유되는 예를 나타내었다. 이때 층(525)을 공통층이라고 부를 수 있다. 이와 같이 복수의 발광 디바이스에 하나 이상의 공통층을 제공하면 제작 공정을 간략화할 수 있기 때문에 제조 비용을 절감할 수 있다.
발광 유닛(512R_2)은 층(522), 발광층(523R), 층(524) 등을 가진다. 또한 도 18의 (C)에는 층(525)을 공통층으로서 제공하는 예를 나타내었지만, 발광 디바이스마다 층(525)을 제공하여도 좋다. 즉 층(525)이 발광 유닛(512R_2)에 포함되어도 좋다.
층(521)은 예를 들어 정공 주입성이 높은 물질을 포함한 층(정공 주입층) 등을 가진다. 층(522)은 예를 들어 정공 수송성이 높은 물질을 포함한 층(정공 수송층) 등을 가진다. 층(524)은 예를 들어 전자 수송성이 높은 물질을 포함한 층(전자 수송층) 등을 가진다. 층(525)은 예를 들어 전자 주입성이 높은 물질을 포함한 층(전자 주입층) 등을 가진다.
또는 층(521)이 전자 주입층을 가지고, 층(522)이 전자 수송층을 가지고, 층(524)이 정공 수송층을 가지고, 층(525)이 정공 주입층을 가져도 좋다.
또한 층(522), 발광층(523R), 층(524)은 발광 유닛(512R_1)과 발광 유닛(512R_2)에서 동일한 구성(재료, 막 두께 등)을 가져도 좋고, 서로 다른 구성을 가져도 좋다.
도 18의 (A) 등에서는 층(521)과 층(522)을 별개의 것으로 명시하였지만 이에 한정되지 않는다. 예를 들어 층(521)이 정공 주입층과 정공 수송층의 양쪽의 기능을 가지는 경우 또는 층(521)이 전자 주입층과 전자 수송층의 양쪽의 기능을 가지는 경우에는, 층(522)을 생략하여도 좋다.
또한 전하 발생층(531)은 전극(501)과 전극(502) 사이에 전압을 인가하였을 때, 발광 유닛(512R_1) 및 발광 유닛(512R_2) 중 한쪽에 전자를 주입하고, 다른 쪽에 정공을 주입하는 기능을 가진다.
또한 발광 디바이스(550R)에 포함되는 발광층(523R)은 적색 발광을 나타내는 발광 물질을 포함하고, 발광 디바이스(550G)에 포함되는 발광층(523G)은 녹색 발광을 나타내는 발광 물질을 포함하고, 발광 디바이스(550B)에 포함되는 발광층(523B)은 청색 발광을 나타내는 발광 물질을 포함한다. 또한 발광 디바이스(550G), 발광 디바이스(550B)는 각각 발광 디바이스(550R)에 포함되는 발광층(523R)을 발광층(523G), 발광층(523B)으로 치환한 구성을 가지며, 이 외의 구성은 발광 디바이스(550R)와 같다.
또한 층(521), 층(522), 층(524), 층(525)은 각 색의 발광 디바이스에서 동일한 구성(재료, 막 두께 등)을 가져도 좋고, 서로 다른 구성을 가져도 좋다.
도 18의 (A) 및 (B)에서, 발광 유닛(512R_1), 발광 유닛(512G_1), 발광 유닛(512B_1)은 섬 형상의 층으로서 형성할 수 있다. 즉 도 18의 (A) 및 (B)에 나타낸 EL층(113)이 도 1의 (B) 등에 나타낸 제 1 층(113a), 제 2 층(113b), 또는 제 3 층(113c)에 상당한다.
도 18의 (C)에서, 발광 유닛(512R_1), 전하 발생층(531), 발광 유닛(512R_2)은 섬 형상의 층으로서 형성할 수 있다. 또한 발광 유닛(512G_1), 전하 발생층(531), 발광 유닛(512G_2)은 섬 형상의 층으로서 형성할 수 있다. 발광 유닛(512B_1), 전하 발생층(531), 발광 유닛(512B_2)은 섬 형상의 층으로서 형성할 수 있다. 즉 도 18의 (C)에 나타낸 EL층(113)이 도 1의 (B) 등에 나타낸 제 1 층(113a), 제 2 층(113b), 또는 제 3 층(113c)에 상당한다.
도 18의 (B) 및 (C)에서, 층(525)은 도 1의 (B)에 나타낸 제 4 층(114)에 상당한다.
또한 표시 장치(500)에서 발광층의 발광 재료는 특별히 한정되지 않는다. 예를 들어 도 18의 (C)에 나타낸 표시 장치(500)에서, 발광 유닛(512R_1)에 포함되는 발광층(523R)은 인광 재료를 포함하고, 발광 유닛(512R_2)에 포함되는 발광층(523R)은 인광 재료를 포함하고, 발광 유닛(512G_1)에 포함되는 발광층(523G)은 형광 재료를 포함하고, 발광 유닛(512G_2)에 포함되는 발광층(523G)은 형광 재료를 포함하고, 발광 유닛(512B_1)에 포함되는 발광층(523B)은 형광 재료를 포함하고, 발광 유닛(512B_2)에 포함되는 발광층(523B)은 형광 재료를 포함할 수 있다.
또는 도 18의 (C)에 나타낸 표시 장치(500)에서, 발광 유닛(512R_1)에 포함되는 발광층(523R)은 인광 재료를 포함하고, 발광 유닛(512R_2)에 포함되는 발광층(523R)은 인광 재료를 포함하고, 발광 유닛(512G_1)에 포함되는 발광층(523G)은 인광 재료를 포함하고, 발광 유닛(512G_2)에 포함되는 발광층(523G)은 인광 재료를 포함하고, 발광 유닛(512B_1)에 포함되는 발광층(523B)은 형광 재료를 포함하고, 발광 유닛(512B_2)에 포함되는 발광층(523B)은 형광 재료를 포함할 수 있다.
또한 본 발명의 일 형태의 표시 장치에서는, 모든 발광층이 형광 재료를 포함하여도 좋고, 모든 발광층이 인광 재료를 포함하여도 좋다.
또는 도 18의 (C)에 나타낸 표시 장치(500)에서, 발광 유닛(512R_1)에 포함되는 발광층(523R)이 인광 재료를 포함하고, 발광 유닛(512R_2)에 포함되는 발광층(523R)이 형광 재료를 포함하는 구성 또는 발광 유닛(512R_1)에 포함되는 발광층(523R)이 형광 재료를 포함하고, 발광 유닛(512R_2)에 포함되는 발광층(523R)이 인광 재료를 포함하는 구성, 즉 제 1 단의 발광층과 제 2 단의 발광층이 서로 다른 발광 재료로 형성되는 구성을 적용하여도 좋다. 또한 여기서는 발광 유닛(512R_1) 및 발광 유닛(512R_2)에 대하여 명시하였지만, 발광 유닛(512G_1) 및 발광 유닛(512G_2), 그리고 발광 유닛(512B_1) 및 발광 유닛(512B_2)에도 같은 구성을 적용할 수 있다.
도 19의 (A) 및 (B)에 나타낸 표시 장치(500)는 백색광을 방출하는 발광 디바이스(550W)를 복수로 포함한다. 각 발광 디바이스(550W) 위에는 적색광을 투과시키는 착색층(545R), 녹색광을 투과시키는 착색층(545G), 또는 청색광을 투과시키는 착색층(545B)이 제공된다. 여기서, 착색층(545R), 착색층(545G), 및 착색층(545B)은 보호층(540)을 개재하여 발광 디바이스(550W) 위에 제공되는 것이 바람직하다.
도 19의 (A)에 나타낸 발광 디바이스(550W)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 발광 유닛(512W)을 가진다.
즉 도 19의 (A)에 나타낸 발광 디바이스(550W)는 하나의 발광 유닛을 가지는 싱글 구조의 발광 디바이스이다.
발광 유닛(512W)은 층(521), 층(522), 발광층(523Q_1), 발광층(523Q_2), 발광층(523Q_3), 층(524) 등을 가진다. 또한 발광 디바이스(550W)는 발광 유닛(512W)과 전극(502) 사이에 층(525) 등을 가진다. 또한 층(525)을 발광 유닛(512W)의 일부로 간주할 수도 있다.
도 19의 (A)에 나타낸 발광 디바이스(550W)에서, 발광층(523Q_1), 발광층(523Q_2), 및 발광층(523Q_3)이 보색의 광을 방출하도록 이들을 선택함으로써, 발광 디바이스(550W)로부터 백색 발광을 얻을 수 있다. 또한 여기서는 발광 유닛(512W)이 3개의 발광층을 가지는 예를 나타내었지만, 발광층의 개수는 한정되지 않고, 예를 들어 2개이어도 좋다.
또한 도 19의 (A)에 나타낸 발광 디바이스(550W)는 도 18의 (B)에 나타낸 발광 디바이스(550R)에 포함되는 발광층(523R)을 발광층(523Q_1) 내지 발광층(523Q_3)으로 치환한 구성을 가지며, 이 외의 구성은 발광 디바이스(550R)와 같다.
도 19의 (B)에 나타낸 발광 디바이스(550W)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 전하 발생층(531)을 개재하여 2개의 발광 유닛(발광 유닛(512Q_1), 발광 유닛(512Q_2))이 적층된 구성을 가진다.
발광 유닛(512Q_1)은 층(521), 층(522), 발광층(523Q_1), 층(524) 등을 가진다. 발광 유닛(512Q_2)은 층(522), 발광층(523Q_2), 층(524) 등을 가진다. 또한 발광 디바이스(550W)는 발광 유닛(512Q_2)과 전극(502) 사이에 층(525) 등을 가진다. 또한 층(525)을 발광 유닛(512Q_2)의 일부로 간주할 수도 있다.
도 19의 (B)에 나타낸 발광 디바이스(550W)에서, 발광층(523Q_1)과 발광층(523Q_2)이 보색의 광을 방출하도록 이들을 선택함으로써, 발광 디바이스(550W)로부터 백색 발광을 얻을 수 있다. 또한 여기서는 발광 유닛(512Q_1, 512Q_2)이 각각 하나의 발광층을 가지는 예를 나타내었지만, 각 발광 유닛에서의 발광층의 개수는 한정되지 않는다. 예를 들어 발광 유닛(512Q_1, 512Q_2)이 가지는 발광층의 개수는 서로 달라도 좋다. 예를 들어 한쪽 발광 유닛이 2개의 발광층을 가지고, 다른 쪽 발광 유닛이 하나의 발광층을 가져도 좋다.
또한 도 19의 (B)에 나타낸 발광 디바이스(550W)는 도 18의 (C)에 나타낸 발광 디바이스(550R)에 포함되는 발광층(523R)을 발광층(523Q_1) 등으로 치환한 구성을 가지며, 이 외의 구성은 발광 디바이스(550R)와 같다.
도 20 내지 도 22에 나타낸 표시 장치(500)는 적색광을 방출하는 발광 디바이스(550R), 녹색광을 방출하는 발광 디바이스(550G), 청색광을 방출하는 발광 디바이스(550B), 및 백색광을 방출하는 발광 디바이스(550W)를 가진다.
도 20의 (A) 및 (B)에 나타낸 표시 장치는 도 18의 (B)에 나타낸 발광 디바이스(550R, 550G, 550B)에 더하여 백색광을 방출하는 발광 디바이스(550W)가 제공된 예이다. 도 21의 (A)에 나타낸 표시 장치는 도 18의 (C)에 나타낸 발광 디바이스(550R, 550G, 550B)에 더하여 백색광을 방출하는 발광 디바이스(550W)가 제공된 예이다.
도 20의 (A) 및 도 21의 (A)에 나타낸 발광 디바이스(550W)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 전하 발생층(531)을 개재하여 2개의 발광 유닛(발광 유닛(512Q_1), 발광 유닛(512Q_2))이 적층된 구성을 가진다.
도 20의 (B)에 나타낸 발광 디바이스(550W)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 전하 발생층(531)을 개재하여 3개의 발광 유닛(발광 유닛(512Q_1), 발광 유닛(512Q_2), 발광 유닛(512Q_3))이 적층된 구성을 가진다.
발광 유닛(512Q_1)은 층(521), 층(522), 발광층(523Q_1), 층(524) 등을 가진다. 발광 유닛(512Q_2)은 층(522), 발광층(523Q_2), 층(524) 등을 가진다. 발광 유닛(512Q_3)은 층(522), 발광층(523Q_3), 층(524) 등을 가진다.
도 20의 (A) 및 도 21의 (A)에 나타낸 발광 디바이스(550W)에서, 발광층(523Q_1)과 발광층(523Q_2)이 보색의 광을 방출하도록 이들을 선택함으로써, 발광 디바이스(550W)로부터 백색 발광을 얻을 수 있다.
도 20의 (B)에 나타낸 발광 디바이스(550W)에서, 발광층(523Q_1), 발광층(523Q_2), 및 발광층(523Q_3)이 보색의 광을 방출하도록 이들을 선택함으로써, 발광 디바이스(550W)로부터 백색 발광을 얻을 수 있다.
또한 발광 디바이스(550W)는 발광 디바이스(550R)에 포함되는 발광층(523R)을 발광층(523Q_1) 등으로 치환한 구성을 가지며, 이 외의 구성은 발광 디바이스(550R)와 같다.
도 21의 (B)에 나타낸 표시 장치(500)는 적색광을 방출하는 발광 디바이스(550R), 녹색광을 방출하는 발광 디바이스(550G), 청색광을 방출하는 발광 디바이스(550B), 및 백색광을 방출하는 발광 디바이스(550W) 모두가 3개의 발광 유닛이 적층된 3단 탠덤 구조를 가지는 예이다. 도 21의 (B)의 발광 디바이스(550R)에서는, 발광 유닛(512R_2) 위에 전하 발생층(531)을 더 개재하여 발광 유닛(512R_3)이 적층되어 있다. 발광 유닛(512R_3)은 층(522), 발광층(523R), 층(524) 등을 포함한다. 발광 유닛(512R_3)에는 발광 유닛(512R_2)과 같은 구성을 적용할 수 있다. 또한 이는 발광 디바이스(550G)에 포함되는 발광 유닛(512G_3), 발광 디바이스(550B)에 포함되는 발광 유닛(512B_3), 발광 디바이스(550W)에 포함되는 발광 유닛(512Q_3)에 대해서도 마찬가지이다.
도 22의 (A)에는, 도 18의 (A)에 나타낸 발광 디바이스(550R, 550G, 550B)에 더하여 백색광을 방출하는 발광 디바이스(550W)가 제공된 예를 나타내었다.
도 22의 (A)에 나타낸 발광 디바이스(550W)는 한 쌍의 전극(전극(501), 전극(502)) 사이에 전하 발생층(531)을 개재하여 n개의 발광 유닛(n은 2 이상의 정수(整數))이 적층된 구성을 가진다. 발광 디바이스(550W)는 발광 유닛(512Q_1) 내지 발광 유닛(512Q_n)의 n개의 발광 유닛을 가지고, 이들 발광 유닛으로부터의 광이 보색이 됨으로써 백색광을 방출할 수 있다.
도 22의 (B)에서는, 적색광을 방출하는 발광 디바이스(550R), 녹색광을 방출하는 발광 디바이스(550G), 청색광을 방출하는 발광 디바이스(550B), 및 백색광을 방출하는 발광 디바이스(550W) 모두에서 n개의 발광 유닛(n은 2 이상의 정수)이 적층되어 있다. 발광 디바이스(550R)는 적색광을 방출하는 발광층을 각각 포함한 n개의 발광 유닛(발광 유닛(512R_1) 내지 발광 유닛(512R_n))을 가진다. 발광 디바이스(550G)는 녹색광을 방출하는 발광층을 각각 포함한 n개의 발광 유닛(발광 유닛(512G_1) 내지 발광 유닛(512G_n))을 가진다. 발광 디바이스(550B)는 청색광을 방출하는 발광층을 각각 포함한 n개의 발광 유닛(발광 유닛(512B_1) 내지 발광 유닛(512B_n))을 가진다.
이와 같이 발광 유닛의 적층수를 늘림으로써, 같은 전류량으로 발광 디바이스로부터 얻어지는 휘도를 적층수에 따라 높일 수 있다. 또한 발광 유닛의 적층수를 늘림으로써, 같은 휘도를 얻는 데 필요한 전류를 감소시킬 수 있기 때문에, 발광 디바이스의 소비 전력을 적층수에 따라 절감할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 23 내지 도 27을 사용하여 설명한다.
본 실시형태의 표시 장치는 고해상도 표시 장치 또는 대형 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치의 표시부에 사용할 수 있다.
[표시 장치(100A)]
도 23은 표시 장치(100A)의 사시도이고, 도 24의 (A)는 표시 장치(100A)의 단면도이다.
표시 장치(100A)는 기판(152)과 기판(151)이 접합된 구성을 가진다. 도 23에서는 기판(152)을 파선으로 명시하였다.
표시 장치(100A)는 표시부(162), 접속부(140), 회로(164), 배선(165) 등을 가진다. 도 23에는 표시 장치(100A)에 IC(173) 및 FPC(172)가 실장된 예를 나타내었다. 그러므로 도 23에 나타낸 구성은 표시 장치(100A), IC(집적 회로), 및 FPC를 포함하는 표시 모듈이라고도 할 수 있다.
접속부(140)는 표시부(162)의 외측에 제공된다. 접속부(140)는 표시부(162)의 1변 또는 복수의 변을 따라 제공할 수 있다. 접속부(140)는 단수이어도 좋고 복수이어도 좋다. 도 23에는 표시부의 4변을 둘러싸도록 접속부(140)가 제공되어 있는 예를 도시하였다. 접속부(140)에서는 발광 디바이스의 공통 전극과 도전층이 전기적으로 접속되어 있고 공통 전극에 전위를 공급할 수 있다.
회로(164)로서는 예를 들어 주사선 구동 회로를 사용할 수 있다.
배선(165)은 표시부(162) 및 회로(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 외부로부터 FPC(172)를 통하여 배선(165)에 입력되거나 IC(173)로부터 배선(165)에 입력된다.
도 23에는 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등으로 기판(151)에 IC(173)가 제공된 예를 나타내었다. IC(173)로서는 예를 들어 주사선 구동 회로 또는 신호선 구동 회로 등을 가지는 IC를 적용할 수 있다. 또한 표시 장치(100A) 및 표시 모듈에는 IC가 제공되지 않아도 된다. 또한 IC를 COF 방식 등으로 FPC에 실장하여도 좋다.
도 24의 (A)는 표시 장치(100A) 중 FPC(172)를 포함한 영역의 일부, 회로(164)의 일부, 표시부(162)의 일부, 접속부(140)의 일부, 및 단부를 포함한 영역의 일부를 각각 절단한 경우의 단면의 일례를 나타낸 것이다.
도 24의 (A)에 나타낸 표시 장치(100A)는 기판(151)과 기판(152) 사이에, 트랜지스터(201), 트랜지스터(205), 적색광을 방출하는 발광 디바이스(130a), 녹색광을 방출하는 발광 디바이스(130b), 및 청색광을 방출하는 발광 디바이스(130c) 등을 가진다.
여기서, 표시 장치의 화소가 서로 다른 색의 광을 방출하는 발광 디바이스를 가지는 부화소를 3개 가지는 경우, 상기 3개의 부화소로서는 R, G, B의 3색의 부화소, 황색(Y), 시안(C), 및 마젠타(M)의 3색의 부화소 등을 들 수 있다. 상기 부화소를 4개 가지는 경우, 상기 4개의 부화소로서는 R, G, B, 백색(W)의 4색의 부화소, R, G, B, Y의 4색의 부화소 등을 들 수 있다.
발광 디바이스(130a, 130b, 130c)는 화소 전극의 구성이 상이한 점 이외는 각각 도 1의 (B)에 나타낸 적층 구조와 같은 구조를 가진다. 발광 디바이스의 자세한 내용에 대해서는 실시형태 1을 참조할 수 있다.
발광 디바이스(130a)는 도전층(111a)과, 도전층(111a) 위의 도전층(112a)과, 도전층(112a) 위의 도전층(126a)과, 도전층(126a) 위의 도전층(129a)을 가진다. 도전층(111a, 112a, 126a, 129a) 모두를 화소 전극이라고 할 수도 있고, 일부를 화소 전극이라고 할 수도 있다.
도전층(111a)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)가 가지는 도전층(222b)에 접속된다. 도전층(111a)의 단부보다 외측에 도전층(112a)의 단부가 위치한다. 도전층(112a)의 단부와 도전층(126a)의 단부는 정렬되거나 실질적으로 정렬된다. 도전층(112a, 126a)의 단부보다 외측에 도전층(129a)의 단부가 위치한다. 도전층(129a)의 단부와 제 1 층(113a)의 단부는 정렬되거나 실질적으로 정렬된다. 예를 들어 도전층(111a) 및 도전층(112a)에 반사 전극으로서 기능하는 도전층을 사용하고, 도전층(126a) 및 도전층(129a)에 투명 전극으로서 기능하는 도전층을 사용할 수 있다.
발광 디바이스(130b)에서의 도전층(111b, 112b, 126b, 129b) 및 발광 디바이스(130c)에서의 도전층(111c, 112c, 126c, 129c)에 대해서는 발광 디바이스(130a)에서의 도전층(111a, 112a, 126a, 129a)과 같으므로 자세한 설명은 생략한다.
도전층(111a, 111b, 111c)에는 절연층(214)에 제공된 개구를 덮도록 오목부가 형성된다. 상기 오목부에는 층(128)이 매립되어 있다.
층(128)은 도전층(111a, 111b, 111c)의 오목부를 평탄화하는 기능을 가진다. 도전층(111a, 111b, 111c) 및 층(128) 위에는 도전층(111a, 111b, 111c)에 전기적으로 접속되는 도전층(112a, 112b, 112c)이 제공되어 있다. 따라서 도전층(111a, 111b, 111c)의 오목부와 중첩되는 영역도 발광 영역으로서 사용할 수 있어 화소의 개구율을 높일 수 있다.
층(128)은 절연층이어도 좋고, 도전층이어도 좋다. 층(128)에는 각종 무기 절연 재료, 유기 절연 재료, 및 도전 재료를 적절히 사용할 수 있다. 특히 층(128)은 절연 재료를 사용하여 형성되는 것이 바람직하다.
층(128)으로서는 유기 재료를 포함한 절연층을 적합하게 사용할 수 있다. 예를 들어 층(128)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 적용할 수 있다. 또한 층(128)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
감광성 수지를 사용하면, 노광 공정 및 현상 공정만으로 층(128)을 제작할 수 있기 때문에, 드라이 에칭 또는 웨트 에칭 등으로 인한 도전층(111a, 111b, 111c)의 표면에 대한 영향을 저감할 수 있다. 또한 네거티브형 감광성 수지를 사용하여 층(128)을 형성함으로써, 절연층(214)의 개구의 형성에 사용하는 포토마스크(노광 마스크)와 동일한 포토마스크를 사용하여 층(128)을 형성할 수 있는 경우가 있다.
도전층(112a)의 상면 및 측면과 도전층(126a)의 상면 및 측면은 도전층(129a) 및 제 1 층(113a)으로 덮여 있다. 마찬가지로 도전층(112b)의 상면 및 측면과 도전층(126b)의 상면 및 측면은 도전층(129b) 및 제 2 층(113b)으로 덮여 있다. 또한 도전층(112c)의 상면 및 측면과 도전층(126c)의 상면 및 측면은 도전층(129c) 및 제 3 층(113c)으로 덮여 있다. 따라서 도전층(112a, 112b, 112c)이 제공되어 있는 영역 전체를 발광 디바이스(130a, 130b, 130c)의 발광 영역으로서 사용할 수 있기 때문에 화소의 개구율을 높일 수 있다.
도전층(129a, 129b, 129c), 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면은 각각 절연층(125, 127)으로 덮여 있다. 제 1 층(113a)과 절연층(125) 사이에는 희생층(118a)이 위치한다. 또한 제 2 층(113b)과 절연층(125) 사이에는 희생층(118b)이 위치하고, 제 3 층(113c)과 절연층(125) 사이에는 희생층(118c)이 위치한다. 제 1 층(113a), 제 2 층(113b), 제 3 층(113c), 및 절연층(125, 127) 위에 제 4 층(114)이 제공되고, 제 4 층(114) 위에 공통 전극(115)이 제공되어 있다. 또한 발광 디바이스(130a, 130b, 130c) 위에는 각각 보호층(131)이 제공되어 있다.
보호층(131)과 기판(152)은 접착층(142)에 의하여 접착되어 있다. 발광 디바이스의 밀봉에는 고체 밀봉 구조 또는 중공 밀봉 구조 등을 적용할 수 있다. 도 24의 (A)에서는 기판(152)과 기판(151) 사이의 공간이 접착층(142)으로 충전되는, 고체 밀봉 구조가 적용되어 있다. 또는 상기 공간이 불활성 가스(질소 또는 아르곤 등)로 충전되는, 중공 밀봉 구조를 적용하여도 좋다. 이때 접착층(142)은 발광 디바이스와 중첩되지 않도록 제공되어도 좋다. 또한 상기 공간은 테두리 형상으로 제공된 접착층(142)과는 다른 수지로 충전되어도 좋다.
접속부(140)에서는 절연층(214) 위에 도전층(123)이 제공되어 있다. 도전층(123)이 도전층(111a, 111b, 111c)과 동일한 도전막을 가공하여 얻어진 도전막, 도전층(112a, 112b, 112c)과 동일한 도전막을 가공하여 얻어진 도전막, 및 도전층(126a, 126b, 126c)과 동일한 도전막을 가공하여 얻어진 도전막과, 도전층(129a, 129b, 129c)과 동일한 도전막을 가공하여 얻어진 도전막의 적층 구조를 가지는 예를 나타내었다. 도전층(123)의 단부는 희생층(118a), 절연층(125), 및 절연층(127)으로 덮여 있다. 또한 도전층(123) 위에는 제 4 층(114)이 제공되고, 제 4 층(114) 위에는 공통 전극(115)이 제공되어 있다. 도전층(123)과 공통 전극(115)은 제 4 층(114)을 통하여 전기적으로 접속된다. 또한 접속부(140)에는 제 4 층(114)이 형성되지 않아도 된다. 이 경우, 도전층(123)과 공통 전극(115)이 직접 접하여 전기적으로 접속된다.
표시 장치(100A)는 톱 이미션형 구조를 가진다. 발광 디바이스로부터 방출되는 광은 기판(152) 측에 방출된다. 기판(152)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 화소 전극은 가시광을 반사하는 재료를 포함하고, 대향 전극(공통 전극(115))은 가시광을 투과시키는 재료를 포함한다.
기판(151)으로부터 절연층(214)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함한 층(101)에 상당한다.
트랜지스터(201) 및 트랜지스터(205)는 모두 기판(151) 위에 형성되어 있다. 이들 트랜지스터는 동일한 재료를 사용하여 동일한 공정으로 제작할 수 있다.
기판(151) 위에는 절연층(211), 절연층(213), 절연층(215), 및 절연층(214)이 이 순서대로 제공되어 있다. 절연층(211)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(213)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(215)은 트랜지스터를 덮어 제공된다. 절연층(214)은 트랜지스터를 덮어 제공되고 평탄화층으로서의 기능을 가진다. 또한 게이트 절연층의 개수 및 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 각각 하나이어도 좋고 2개 이상이어도 좋다.
트랜지스터를 덮는 절연층 중 적어도 하나에 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층을 배리어층으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 표시 장치의 신뢰성을 높일 수 있다.
절연층(211), 절연층(213), 및 절연층(215)으로서는 각각 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
평탄화층으로서 기능하는 절연층(214)에는 유기 절연막이 적합하다. 유기 절연막에 사용할 수 있는 재료로서는, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다. 또한 절연층(214)은 유기 절연막과 무기 절연막의 적층 구조를 가져도 좋다. 절연층(214)의 가장 바깥쪽 층은 에칭 보호막으로서의 기능을 가지는 것이 바람직하다. 이에 의하여, 도전층(111a), 도전층(112a), 또는 도전층(126a) 등의 가공 시에 절연층(214)에 오목부가 형성되는 것을 억제할 수 있다. 또는 절연층(214)에는 도전층(111a), 도전층(112a), 또는 도전층(126a) 등의 가공 시에 오목부가 제공되어도 좋다.
트랜지스터(201) 및 트랜지스터(205)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 소스 및 드레인으로서 기능하는 도전층(222a) 및 도전층(222b), 반도체층(231), 게이트 절연층으로서 기능하는 절연층(213), 그리고 게이트로서 기능하는 도전층(223)을 가진다. 여기서는, 동일한 도전막을 가공하여 얻어지는 복수의 층을 같은 해치 패턴으로 표시하였다. 절연층(211)은 도전층(221)과 반도체층(231) 사이에 위치한다. 절연층(213)은 도전층(223)과 반도체층(231) 사이에 위치한다.
본 실시형태의 표시 장치에 포함되는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 역스태거형 트랜지스터 등을 사용할 수 있다. 또한 톱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
트랜지스터(201) 및 트랜지스터(205)에는 채널이 형성되는 반도체층을 2개의 게이트로 끼우는 구성이 적용되어 있다. 2개의 게이트를 접속하고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하여도 좋다. 또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동을 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어하여도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 또는 단결정 이외의 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 단결정 반도체 또는 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
트랜지스터의 반도체층은 금속 산화물(산화물 반도체라고도 함)을 포함하는 것이 바람직하다. 즉 본 실시형태의 표시 장치에서는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하, OS 트랜지스터)를 사용하는 것이 바람직하다. 또는 트랜지스터의 반도체층은 실리콘을 포함하여도 좋다. 실리콘으로서는 비정질 실리콘, 결정성 실리콘(저온 폴리실리콘, 단결정 실리콘 등) 등을 들 수 있다.
반도체층은 예를 들어 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)과, 아연을 포함하는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
특히 반도체층에는 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함한 산화물(IGZO라고도 표기함)을 사용하는 것이 바람직하다. 또는 인듐, 주석, 및 아연을 포함한 산화물을 사용하는 것이 바람직하다. 또는 인듐, 갈륨, 주석, 및 아연을 포함한 산화물을 사용하는 것이 바람직하다.
반도체층이 In-M-Zn 산화물인 경우, 상기 In-M-Zn 산화물에서의 In의 원자수비는 M의 원자수비 이상인 것이 바람직하다. 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1 또는 그 근방의 조성, In:M:Zn=1:1:1.2 또는 그 근방의 조성, In:M:Zn=2:1:3 또는 그 근방의 조성, In:M:Zn=3:1:2 또는 그 근방의 조성, In:M:Zn=4:2:3 또는 그 근방의 조성, In:M:Zn=4:2:4.1 또는 그 근방의 조성, In:M:Zn=5:1:3 또는 그 근방의 조성, In:M:Zn=5:1:6 또는 그 근방의 조성, In:M:Zn=5:1:7 또는 그 근방의 조성, In:M:Zn=5:1:8 또는 그 근방의 조성, In:M:Zn=6:1:6 또는 그 근방의 조성, In:M:Zn=5:2:5 또는 그 근방의 조성 등을 들 수 있다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다.
예를 들어 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방의 조성이라고 기재된 경우, In을 4로 하였을 때 Ga이 1 이상 3 이하이고, Zn이 2 이상 4 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방의 조성이라고 기재된 경우, In을 5로 하였을 때 Ga이 0.1보다 크고 2 이하이고, Zn이 5 이상 7 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방의 조성이라고 기재된 경우, In을 1로 하였을 때 Ga이 0.1보다 크고 2 이하이고, Zn이 0.1보다 크고 2 이하인 경우를 포함한다.
회로(164)에 포함되는 트랜지스터와 표시부(162)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고, 다른 구조를 가져도 좋다. 회로(164)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 2종류 이상의 구조를 채용하여도 좋다. 마찬가지로, 표시부(162)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 2종류 이상의 구조를 채용하여도 좋다.
도 24의 (B) 및 (C)에 트랜지스터의 다른 구성예를 나타내었다.
트랜지스터(209) 및 트랜지스터(210)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 채널 형성 영역(231i) 및 한 쌍의 저저항 영역(231n)을 포함한 반도체층(231), 한 쌍의 저저항 영역(231n) 중 한쪽에 접속되는 도전층(222a), 한 쌍의 저저항 영역(231n) 중 다른 쪽에 접속되는 도전층(222b), 게이트 절연층으로서 기능하는 절연층(225), 게이트로서 기능하는 도전층(223), 그리고 도전층(223)을 덮는 절연층(215)을 가진다. 절연층(211)은 도전층(221)과 채널 형성 영역(231i) 사이에 위치한다. 절연층(225)은 적어도 도전층(223)과 채널 형성 영역(231i) 사이에 위치한다. 또한 트랜지스터를 덮는 절연층(218)을 제공하여도 좋다.
도 24의 (B)에는, 트랜지스터(209)에서 절연층(225)이 반도체층(231)의 상면 및 측면을 덮는 예를 나타내었다. 도전층(222a) 및 도전층(222b)은 각각 절연층(225) 및 절연층(215)에 제공된 개구를 통하여 저저항 영역(231n)에 접속된다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
한편, 도 24의 (C)에 나타낸 트랜지스터(210)에서는 절연층(225)은 반도체층(231)의 채널 형성 영역(231i)과 중첩되고, 저저항 영역(231n)과는 중첩되지 않는다. 예를 들어 도전층(223)을 마스크로서 사용하여 절연층(225)을 가공함으로써, 도 24의 (C)에 나타낸 구조를 제작할 수 있다. 도 24의 (C)에서는 절연층(225) 및 도전층(223)을 덮어 절연층(215)이 제공되고, 절연층(215)의 개구를 통하여 도전층(222a) 및 도전층(222b)이 각각 저저항 영역(231n)에 접속되어 있다.
기판(151)에서 기판(152)이 중첩되지 않은 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)에 전기적으로 접속되어 있다. 도전층(166)이 도전층(111a, 111b, 111c)과 동일한 도전막을 가공하여 얻어진 도전막, 도전층(112a, 112b, 112c)과 동일한 도전막을 가공하여 얻어진 도전막, 및 도전층(126a, 126b, 126c)과 동일한 도전막을 가공하여 얻어진 도전막의 적층 구조를 가지는 예를 나타내었다. 접속부(204)의 상면에서는 도전층(166)이 노출되어 있다. 이에 의하여, 접속부(204)와 FPC(172)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
기판(152)의 기판(151) 측의 면에는 차광층(117)을 제공하는 것이 바람직하다. 차광층(117)은 인접한 발광 디바이스 사이, 접속부(140), 및 회로(164) 등에 제공될 수 있다. 또한 기판(152)의 외측에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름 등을 들 수 있다. 또한 기판(152)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수막, 사용에 따른 손상의 발생을 억제하는 하드 코트막, 충격 흡수층 등을 배치하여도 좋다.
발광 디바이스를 덮는 보호층(131)을 제공함으로써, 발광 디바이스에 물 등의 불순물이 들어가는 것을 억제하여 발광 디바이스의 신뢰성을 높일 수 있다.
기판(151) 및 기판(152)에는 각각 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 반도체 등을 사용할 수 있다. 발광 디바이스로부터의 광이 추출되는 측의 기판에는 상기 광을 투과시키는 재료를 사용한다. 기판(151) 및 기판(152)에 가요성을 가지는 재료를 사용하면, 표시 장치의 가요성을 높일 수 있다. 또한 기판(151) 또는 기판(152)으로서 편광판을 사용하여도 좋다.
기판(151) 및 기판(152)에는 각각 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화 바이닐 수지, 폴리염화 바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다. 기판(151) 및 기판(152) 중 한쪽 또는 양쪽으로서 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.
또한 표시 장치에 원편광판을 중첩시키는 경우, 표시 장치에 포함되는 기판으로서는 광학 등방성이 높은 기판을 사용하는 것이 바람직하다. 광학 등방성이 높은 기판은 복굴절이 작다(복굴절량이 적다고도 할 수 있음).
광학 등방성이 높은 기판의 위상차(retardation)의 절댓값은 30nm 이하가 바람직하고, 20nm 이하가 더 바람직하고, 10nm 이하가 더욱 바람직하다.
광학 등방성이 높은 필름으로서는, 트라이아세틸셀룰로스(TAC, 셀룰로스트라이아세테이트라고도 함) 필름, 사이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름 등을 들 수 있다.
또한 기판으로서 필름을 사용하는 경우, 필름이 물을 흡수하면 주름이 생기는 등 표시 패널에 형상 변화가 일어날 우려가 있다. 그러므로 기판으로서는 물 흡수율이 낮은 필름을 사용하는 것이 바람직하다. 예를 들어 물 흡수율이 바람직하게는 1% 이하, 더 바람직하게는 0.1% 이하, 더욱 바람직하게는 0.01% 이하인 필름을 사용한다.
접착층(142)에는, 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
접속층(242)으로서는 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로서 포함한 합금 등을 들 수 있다. 이들 재료를 포함한 막을 단층으로 또는 적층 구조로 사용할 수 있다.
또한 광 투과성을 가지는 도전 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 포함한 산화 아연 등의 도전성 산화물 또는 그래핀을 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 및 타이타늄 등의 금속 재료 또는 상기 금속 재료를 포함한 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우에는, 광 투과성을 가질 정도로 얇게 하는 것이 바람직하다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막 등을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층, 그리고 발광 디바이스에 포함되는 도전층(화소 전극 또는 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
각 절연층에 사용할 수 있는 절연 재료로서는 예를 들어 아크릴 수지, 에폭시 수지 등의 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료가 있다.
[표시 장치(100B)]
도 25의 (A)에 나타낸 표시 장치(100B)는 백색 발광의 발광 디바이스와 컬러 필터를 조합한 보텀 이미션형 표시 장치인 점에서 표시 장치(100A)와 주로 다르다. 또한 이하에서는 표시 장치를 설명함에 있어서, 앞에서 설명한 표시 장치와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
발광 디바이스로부터 방출되는 광은 기판(151) 측에 방출된다. 기판(151)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 한편, 기판(152)에 사용하는 재료의 광 투과성은 한정되지 않는다.
기판(151)과 트랜지스터(201) 사이, 기판(151)과 트랜지스터(205) 사이에는 차광층(117)을 형성하는 것이 바람직하다. 도 25의 (A)에는 기판(151) 위에 차광층(117)이 제공되고, 차광층(117) 위에 절연층(153)이 제공되고, 절연층(153) 위에 트랜지스터(201, 205) 등이 제공된 예를 나타내었다.
발광 디바이스(130a)와 착색층(132R)이 중첩되고, 발광 디바이스(130a)의 발광은 적색의 착색층(132R)을 통하여 표시 장치(100B)의 외부에 적색광으로서 추출된다. 마찬가지로 발광 디바이스(130b)와 녹색의 착색층(132G)이 중첩되고, 발광 디바이스(130b)의 발광은 착색층(132G)을 통하여 표시 장치(100B)의 외부에 녹색광으로서 추출된다.
발광 디바이스(130a, 130b)는 모두 백색광을 방출하는 구성으로 할 수 있다. 즉 제 1 층(113a)과 제 2 층(113b)은 같은 구성으로 할 수 있다. 도 25의 (A)에서는 제 1 층(113a)과 제 2 층(113b)을 3층으로 나타내었고, 구체적으로는 제 1 발광 유닛과, 전하 발생층과, 제 2 발광 유닛의 적층 구조를 적용할 수 있다. 표시 장치(100B)는 실시형태 1에서 설명한 표시 장치의 제작 방법예 3을 사용하여 제작할 수 있다.
또한 도 24의 (A) 및 도 25의 (A) 등에는, 층(128)의 상면이 평탄부를 가지는 예를 나타내었지만, 층(128)의 형상은 특별히 한정되지 않는다. 도 25의 (B) 내지 (D)에 층(128)의 변형예를 나타내었다.
도 25의 (B) 및 (D)에 나타낸 바와 같이, 층(128)의 상면은 단면에서 보았을 때 중앙 및 그 근방이 오목한 형상, 즉 오목 곡면을 가지는 형상을 가지는 구성으로 할 수 있다.
또한 도 25의 (C)에 나타낸 바와 같이, 층(128)의 상면은 단면에서 보았을 때 중앙 및 그 근방이 볼록한 형상, 즉 볼록 곡면을 가지는 형상을 가지는 구성으로 할 수 있다.
또한 층(128)의 상면은 볼록 곡면 및 오목 곡면 중 한쪽 또는 양쪽을 가져도 좋다. 또한 층(128)의 상면이 가지는 볼록 곡면 및 오목 곡면의 개수는 각각 한정되지 않고, 하나 또는 복수로 할 수 있다.
또한 층(128)의 상면의 높이와 도전층(111a)의 상면의 높이는 일치하거나 실질적으로 일치하여도 좋고, 상이하여도 좋다. 예를 들어 층(128)의 상면의 높이는 도전층(111a)의 상면의 높이보다 낮아도 좋고 높아도 좋다.
또한 도 25의 (B)는 도전층(111a)에 형성된 오목부의 내부에 층(128)이 들어간 예라고도 할 수 있다. 한편으로 도 25의 (D)에 나타낸 바와 같이, 도전층(111a)에 형성된 오목부의 외측에 층(128)이 존재하여도 좋고, 즉 상기 오목부보다 층(128)의 상면의 폭이 넓게 되도록 형성되어 있어도 좋다.
[표시 장치(100C)]
도 26에 나타낸 표시 장치(100C)는 탠덤 구조의 발광 디바이스를 사용한 점에서 표시 장치(100A)와 주로 다르다.
도 26에서는 제 1 층(113a), 제 2 층(113b), 제 3 층(113c)을 각각 3층으로 나타내었고, 구체적으로는 제 1 발광 유닛과, 전하 발생층과, 제 2 발광 유닛의 적층 구조를 적용할 수 있다.
표시 장치(100C)에는, 예를 들어 실시형태 2에서 설명한 도 18의 (C)의 구성을 적용할 수 있다. 즉 제 1 층(113a)에는 적색의 발광층을 가지는 제 1 발광 유닛 위에 적색의 발광층을 가지는 제 2 발광 유닛이 적층된 구조를 적용할 수 있다. 마찬가지로 제 2 층(113b)에는 녹색의 발광층을 가지는 제 1 발광 유닛 위에 녹색의 발광층을 가지는 제 2 발광 유닛이 적층된 구조를 적용할 수 있다. 또한 제 3 층(113c)에는 청색의 발광층을 가지는 제 1 발광 유닛 위에 청색의 발광층을 가지는 제 2 발광 유닛이 적층된 구조를 적용할 수 있다.
탠덤 구조의 발광 디바이스를 사용함으로써 표시 장치의 휘도를 높일 수 있다. 또는 같은 휘도를 얻기 위하여 필요한 전류를 저감할 수 있어 표시 장치의 신뢰성을 높일 수 있다.
[표시 장치(100D)]
도 27에 나타낸 표시 장치(100D)는 수광 디바이스(130d)를 가지는 점에서 표시 장치(100A)와 주로 다르다.
수광 디바이스(130d)는 도전층(111d)과, 도전층(111d) 위의 도전층(112d)과, 도전층(112d) 위의 도전층(126d)과, 도전층(126d) 위의 도전층(129d)을 가진다.
도전층(111d)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(205)에 포함되는 도전층(222b)과 접속되어 있다.
도전층(112d)의 상면 및 측면과 도전층(126d)의 상면 및 측면은 도전층(129d) 및 제 5 층(113d)으로 덮여 있다. 제 5 층(113d)은 적어도 활성층을 가진다.
도전층(129d) 및 제 5 층(113d)의 측면은 절연층(125, 127)으로 덮여 있다. 제 5 층(113d)과 절연층(125) 사이에는 희생층(118d)이 위치한다. 제 5 층(113d) 및 절연층(125, 127) 위에 제 4 층(114)이 제공되고, 제 4 층(114) 위에 공통 전극(115)이 제공되어 있다. 제 4 층(114)은 수광 디바이스와 발광 디바이스에서 공통적으로 제공되는 연속된 막이다.
표시 장치(100D)는 예를 들어 실시형태 1에서 설명한 도 6의 (A) 내지 (D)에 나타낸 화소 레이아웃을 적용할 수 있다. 수광 디바이스(130d)는 부화소(PS) 또는 부화소(IRS)에 제공할 수 있다. 또한 수광 디바이스를 가지는 표시 장치의 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 도 28 내지 도 33을 사용하여 설명한다.
본 실시형태의 표시 장치는 고정세 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형, 팔찌형 등의 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기 등 머리에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
[표시 모듈]
도 28의 (A)는 표시 모듈(280)의 사시도이다. 표시 모듈(280)은 표시 장치(100E)와 FPC(290)를 가진다. 또한 표시 모듈(280)에 포함되는 표시 장치는 표시 장치(100E)에 한정되지 않고, 후술하는 표시 장치(100F) 내지 표시 장치(100L) 중 어느 것이어도 좋다.
표시 모듈(280)은 기판(291) 및 기판(292)을 가진다. 표시 모듈(280)은 표시부(281)를 가진다. 표시부(281)는 표시 모듈(280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(284)에 제공되는 각 화소로부터의 광을 시인할 수 있는 영역이다.
도 28의 (B)는 기판(291) 측의 구성을 모식적으로 나타낸 사시도이다. 기판(291) 위에는 회로부(282)와, 회로부(282) 위의 화소 회로부(283)와, 화소 회로부(283) 위의 화소부(284)가 적층되어 있다. 또한 기판(291) 위에서 화소부(284)와 중첩되지 않은 부분에 FPC(290)에 접속하기 위한 단자부(285)가 제공되어 있다. 단자부(285)와 회로부(282)는 복수의 배선으로 구성되는 배선부(286)를 통하여 전기적으로 접속되어 있다.
화소부(284)는 주기적으로 배열된 복수의 화소(284a)를 가진다. 도 28의 (B)의 오른쪽에 하나의 화소(284a)의 확대도를 나타내었다. 화소(284a)는 발광색이 서로 다른 발광 디바이스(130a, 130b, 130c)를 가진다. 도 28의 (B)에 나타낸 바와 같이, 복수의 발광 디바이스는 스트라이프 배열로 배치할 수 있다. 또한 델타 배열 또는 펜타일 배열 등 다양한 발광 디바이스의 배열 방법을 적용할 수 있다.
화소 회로부(283)는 주기적으로 배열된 복수의 화소 회로(283a)를 가진다.
하나의 화소 회로(283a)는 하나의 화소(284a)에 포함되는 3개의 발광 디바이스의 발광을 제어하는 회로이다. 하나의 화소 회로(283a)에는 하나의 발광 디바이스의 발광을 제어하는 회로가 3개 제공되어도 좋다. 예를 들어 화소 회로(283a)는 하나의 발광 디바이스에 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 적어도 포함할 수 있다. 이때 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스 및 드레인 중 한쪽에는 소스 신호가 입력된다. 이에 의하여 액티브 매트릭스형 표시 장치가 실현된다.
회로부(282)는 화소 회로부(283)의 각 화소 회로(283a)를 구동하는 회로를 가진다. 예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽을 포함하는 것이 바람직하다. 이들 외에, 연산 회로, 메모리 회로, 및 전원 회로 등 중 적어도 하나를 포함하여도 좋다.
FPC(290)는 외부로부터 회로부(282)에 영상 신호 또는 전원 전위 등을 공급하기 위한 배선으로서 기능한다. 또한 FPC(290) 위에 IC가 실장되어도 좋다.
표시 모듈(280)은 화소부(284)의 아래쪽에 화소 회로부(283) 및 회로부(282) 중 한쪽 또는 양쪽이 중첩되어 제공된 구성을 가질 수 있기 때문에, 표시부(281)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 표시부(281)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(284a)를 매우 높은 밀도로 배치할 수 있어, 표시부(281)의 정세도를 매우 높게 할 수 있다. 예를 들어 표시부(281)에는 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(284a)가 배치되는 것이 바람직하다.
이러한 표시 모듈(280)은 정세도가 매우 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어 렌즈를 통하여 표시 모듈(280)의 표시부를 시인하는 구성의 경우에도, 표시 모듈(280)에는 정세도가 매우 높은 표시부(281)가 포함되기 때문에 렌즈로 표시부를 확대하여도 화소가 시인되지 않아, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 모듈(280)은 이에 한정되지 않고, 비교적 소형의 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 예를 들어 손목시계 등의 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
[표시 장치(100E)]
도 29의 (A)에 나타낸 표시 장치(100E)는 기판(301), 발광 디바이스(130a, 130b, 130c), 용량 소자(240), 및 트랜지스터(310)를 가진다.
기판(301)은 도 28의 (A) 및 (B)에서의 기판(291)에 상당한다. 기판(301)으로부터 절연층(255b)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함한 층(101)에 상당한다.
트랜지스터(310)는 기판(301)에 채널 형성 영역을 가지는 트랜지스터이다. 기판(301)으로서는 예를 들어 단결정 실리콘 기판 등의 반도체 기판을 사용할 수 있다. 트랜지스터(310)는 기판(301)의 일부, 도전층(311), 저저항 영역(312), 절연층(313), 및 절연층(314)을 가진다. 도전층(311)은 게이트 전극으로서 기능한다. 절연층(313)은 기판(301)과 도전층(311) 사이에 위치하고 게이트 절연층으로서 기능한다. 저저항 영역(312)은 기판(301)에 불순물이 도핑된 영역이고 소스 및 드레인 중 한쪽으로서 기능한다. 절연층(314)은 도전층(311)의 측면을 덮어 제공된다.
또한 기판(301)에 매립되도록, 인접한 2개의 트랜지스터(310) 사이에 소자 분리층(315)이 제공되어 있다.
또한 트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 용량 소자(240)가 제공되어 있다.
용량 소자(240)는 도전층(241)과, 도전층(245)과, 이들 사이에 위치하는 절연층(243)을 가진다. 도전층(241)은 용량 소자(240)의 한쪽 전극으로서 기능하고, 도전층(245)은 용량 소자(240)의 다른 쪽 전극으로서 기능하고, 절연층(243)은 용량 소자(240)의 유전체로서 기능한다.
도전층(241)은 절연층(261) 위에 제공되고, 절연층(254)에 매립되어 있다. 도전층(241)은 절연층(261)에 매립된 플러그(271)를 통하여 트랜지스터(310)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 절연층(243)은 도전층(241)을 덮어 제공된다. 도전층(245)은 절연층(243)을 개재하여 도전층(241)과 중첩되는 영역에 제공되어 있다.
용량 소자(240)를 덮어 절연층(255a)이 제공되고, 절연층(255a) 위에 절연층(255b)이 제공되고, 절연층(255b) 위에 발광 디바이스(130a, 130b, 130c) 등이 제공되어 있다. 본 실시형태에서는, 발광 디바이스(130a, 130b, 130c)가 도 1의 (B)에 나타낸 적층 구조와 같은 구조를 가지는 예에 대하여 설명한다. 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)의 측면은 각각 절연층(125, 127)으로 덮여 있다.
또한 제 1 층(113a) 위에는 희생층(118a)이 위치한다. 희생층(118a)의 한쪽 단부는 제 1 층(113a)의 단부와 정렬되거나 실질적으로 정렬되고 희생층(118a)의 다른 쪽 단부는 제 1 층(113a) 위에 위치한다. 마찬가지로 제 2 층(113b) 위의 희생층(118b)의 한쪽 단부는 제 2 층(113b)의 단부와 정렬되거나 실질적으로 정렬된다. 희생층(118b)의 다른 쪽 단부는 제 2 층(113b) 위에 위치한다. 제 3 층(113c) 위의 희생층(118c)의 한쪽 단부는 제 3 층(113c)의 단부와 정렬되거나 실질적으로 정렬된다. 희생층(118c)의 다른 쪽 단부는 제 3 층(113c) 위에 위치한다. 제 1 층(113a), 제 2 층(113b), 제 3 층(113c), 및 절연층(125, 127) 위에 제 4 층(114)이 제공되고, 제 4 층(114) 위에 공통 전극(115)이 제공되어 있다. 또한 발광 디바이스(130a, 130b, 130c) 위에는 보호층(131)이 제공되어 있다. 보호층(131) 위에는 수지층(122)에 의하여 기판(120)이 접합되어 있다. 발광 디바이스부터 기판(120)까지의 구성 요소의 자세한 내용에 대해서는 실시형태 1을 참조할 수 있다. 기판(120)은 도 28의 (A)에서의 기판(292)에 상당한다.
절연층(255a, 255b)으로서는 각각 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 각종 무기 절연막을 적합하게 사용할 수 있다. 절연층(255a)으로서는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 산화 절연막 또는 산화질화 절연막을 사용하는 것이 바람직하다. 절연층(255b)으로서는 질화 실리콘막, 질화산화 실리콘막 등의 질화 절연막 또는 질화산화 절연막을 사용하는 것이 바람직하다. 더 구체적으로는, 절연층(255a)으로서 산화 실리콘막을 사용하고, 절연층(255b)으로서 질화 실리콘막을 사용하는 것이 바람직하다. 절연층(255b)은 에칭 보호막으로서의 기능을 가지는 것이 바람직하다. 또는 절연층(255a)으로서 질화 절연막 또는 질화산화 절연막을 사용하고, 절연층(255b)으로서 산화 절연막 또는 산화질화 절연막을 사용하여도 좋다. 본 실시형태에서는 절연층(255b)에 오목부가 제공된 예에 대하여 설명하지만, 절연층(255b)에는 오목부가 제공되지 않아도 된다.
발광 디바이스의 화소 전극은 절연층(255a, 255b)에 매립된 플러그(256), 절연층(254)에 매립된 도전층(241), 및 절연층(261)에 매립된 플러그(271)를 통하여 트랜지스터(310)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 절연층(255b)의 상면의 높이와 플러그(256)의 상면의 높이는 일치하거나 실질적으로 일치한다. 플러그에는 각종 도전 재료를 사용할 수 있다.
[표시 장치(100F)]
도 29의 (B)에 나타낸 표시 장치(100F)는 보호층(131) 위에 착색층(132R, 132G, 132B)이 제공되어 있는 예이다. 또한 이하에서는 표시 장치를 설명함에 있어서, 앞에서 설명한 표시 장치와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
발광 디바이스(130a)와 착색층(132R)이 중첩되고, 발광 디바이스(130a)의 발광은 적색의 착색층(132R)을 통하여 표시 장치(100F)의 외부에 적색광으로서 추출된다. 마찬가지로 발광 디바이스(130b)와 녹색의 착색층(132G)이 중첩되고, 발광 디바이스(130b)의 발광은 착색층(132G)을 통하여 표시 장치(100F)의 외부에 녹색광으로서 추출된다. 발광 디바이스(130c)와 청색의 착색층(132B)이 중첩되고, 발광 디바이스(130c)의 발광은 착색층(132B)을 통하여 표시 장치(100F)의 외부에 청색광으로서 추출된다.
도 29의 (B)에서는 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)이 동일한 구성의 EL층을 가지는 예를 나타내었다. 예를 들어 발광 디바이스(130a, 130b, 130c)는 백색광을 방출하는 구성으로 할 수 있다. 또한 도 29의 (A)에 나타낸 바와 같이 제 1 층(113a), 제 2 층(113b), 및 제 3 층(113c)은 각각 다른 구성을 가져도 좋다.
착색층(132R, 132G, 132B)에는 수지층(122)에 의하여 기판(120)이 접합되어 있다.
[표시 장치(100G)]
도 29의 (C)에 나타낸 표시 장치(100G)는 착색층(132R, 132G, 132B)이 제공된 기판(120)이 수지층(122)에 의하여 보호층(131) 위에 접합된 예이다.
[표시 장치(100H)]
도 30에 나타낸 표시 장치(100H)는 트랜지스터의 구성이 표시 장치(100E)와 주로 다르다.
트랜지스터(320)는 채널이 형성되는 반도체층에 금속 산화물(산화물 반도체라고도 함)이 적용된 트랜지스터(OS 트랜지스터)이다.
트랜지스터(320)는 반도체층(321), 절연층(323), 도전층(324), 한 쌍의 도전층(325), 절연층(326), 및 도전층(327)을 가진다.
기판(331)은 도 28의 (A) 및 (B)에서의 기판(291)에 상당한다. 기판(331)으로부터 절연층(255b)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함한 층(101)에 상당한다. 기판(331)으로서는 절연성 기판 또는 반도체 기판을 사용할 수 있다.
기판(331) 위에 절연층(332)이 제공되어 있다. 절연층(332)은 기판(331)으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것, 그리고 반도체층(321)으로부터 절연층(332) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(332)으로서는, 예를 들어 산화 알루미늄막, 산화 하프늄막, 질화 실리콘막 등, 산화 실리콘막보다 수소 또는 산소가 확산되기 어려운 막을 사용할 수 있다.
절연층(332) 위에 도전층(327)이 제공되고, 도전층(327)을 덮어 절연층(326)이 제공되어 있다. 도전층(327)은 트랜지스터(320)의 제 1 게이트 전극으로서 기능하고, 절연층(326)의 일부는 제 1 게이트 절연층으로서 기능한다. 절연층(326)에서 적어도 반도체층(321)과 접하는 부분에는, 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 절연층(326)의 상면은 평탄화되어 있는 것이 바람직하다.
반도체층(321)은 절연층(326) 위에 제공된다. 반도체층(321)은 반도체 특성을 가지는 금속 산화물(산화물 반도체라고도 함)막을 가지는 것이 바람직하다. 반도체층(321)에 적합하게 사용할 수 있는 재료의 자세한 사항에 대해서는 후술한다.
한 쌍의 도전층(325)은 반도체층(321) 위에 접하여 제공되고, 소스 전극 및 드레인 전극으로서 기능한다.
또한 한 쌍의 도전층(325)의 상면 및 측면, 그리고 반도체층(321)의 측면 등을 덮어 절연층(328)이 제공되고, 절연층(328) 위에 절연층(264)이 제공되어 있다. 절연층(328)은 절연층(264) 등으로부터 반도체층(321)으로 물 또는 수소 등의 불순물이 확산되는 것, 그리고 반도체층(321)으로부터 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(328)으로서는, 상기 절연층(332)과 같은 절연막을 사용할 수 있다.
절연층(328) 및 절연층(264)에는 반도체층(321)에 도달하는 개구가 제공되어 있다. 상기 개구의 내부에는, 절연층(264), 절연층(328), 및 도전층(325)의 측면, 그리고 반도체층(321)의 상면과 접하는 절연층(323)과, 도전층(324)이 매립되어 있다. 도전층(324)은 제 2 게이트 전극으로서 기능하고, 절연층(323)은 제 2 게이트 절연층으로서 기능한다.
도전층(324)의 상면, 절연층(323)의 상면, 및 절연층(264)의 상면은 각각 높이가 일치하거나 실질적으로 일치하도록 평탄화 처리가 실시되고, 이들을 덮어 절연층(329) 및 절연층(265)이 제공되어 있다.
절연층(264) 및 절연층(265)은 층간 절연층으로서 기능한다. 절연층(329)은 절연층(265) 등으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것을 방지하는 배리어층으로서 기능한다. 절연층(329)으로서는 상기 절연층(328) 및 절연층(332)과 같은 절연막을 사용할 수 있다.
한 쌍의 도전층(325) 중 한쪽에 전기적으로 접속되는 플러그(274)는 절연층(265), 절연층(329), 및 절연층(264)에 매립되도록 제공되어 있다. 여기서 플러그(274)는 절연층(265), 절연층(329), 절연층(264), 및 절연층(328) 각각의 개구의 측면 및 도전층(325)의 상면의 일부를 덮는 도전층(274a)과, 도전층(274a)의 상면과 접하는 도전층(274b)을 가지는 것이 바람직하다. 이때 도전층(274a)에는 수소 및 산소가 확산되기 어려운 도전 재료를 사용하는 것이 바람직하다.
표시 장치(100H)에서의 절연층(254)으로부터 기판(120)까지의 구성은 표시 장치(100E)와 같다.
[표시 장치(100J)]
도 31에 나타낸 표시 장치(100J)는 기판(301)에 채널이 형성되는 트랜지스터(310)와, 채널이 형성되는 반도체층에 금속 산화물을 포함한 트랜지스터(320)가 적층된 구성을 가진다.
트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 도전층(251)이 제공되어 있다. 또한 도전층(251)을 덮어 절연층(262)이 제공되고, 절연층(262) 위에 도전층(252)이 제공되어 있다. 도전층(251) 및 도전층(252)은 각각 배선으로서 기능한다. 또한 도전층(252)을 덮어 절연층(263) 및 절연층(332)이 제공되고, 절연층(332) 위에 트랜지스터(320)가 제공되어 있다. 또한 트랜지스터(320)를 덮어 절연층(265)이 제공되고, 절연층(265) 위에 용량 소자(240)가 제공되어 있다. 용량 소자(240)와 트랜지스터(320)는 플러그(274)를 통하여 전기적으로 접속되어 있다.
트랜지스터(320)는 화소 회로를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310)는 화소 회로를 구성하는 트랜지스터 또는 상기 화소 회로를 구동하기 위한 구동 회로(게이트선 구동 회로, 소스선 구동 회로)를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310) 및 트랜지스터(320)는 연산 회로 또는 기억 회로 등의 각종 회로를 구성하는 트랜지스터로서 사용될 수 있다.
이러한 구성으로 함으로써, 발광 디바이스의 바로 아래에 화소 회로뿐만 아니라 구동 회로 등도 형성할 수 있기 때문에, 표시 영역의 주변에 구동 회로를 제공하는 경우에 비하여 표시 장치를 소형화할 수 있다.
[표시 장치(100K)]
도 32에 나타낸 표시 장치(100K)는 각각 반도체 기판에 채널이 형성되는 트랜지스터(310A)와 트랜지스터(310B)가 적층된 구성을 가진다.
표시 장치(100K)는 트랜지스터(310B), 용량 소자(240), 및 각 발광 디바이스가 제공된 기판(301B)과, 트랜지스터(310A)가 제공된 기판(301A)이 접합된 구성을 가진다.
여기서, 기판(301B)의 하면에 절연층(345)을 제공하는 것이 바람직하다. 또한 기판(301A) 위에 제공된 절연층(261) 위에 절연층(346)을 제공하는 것이 바람직하다. 절연층(345, 346)은 보호층으로서 기능하는 절연층이고, 기판(301B) 및 기판(301A)으로 불순물이 확산되는 것을 억제할 수 있다. 절연층(345. 346)으로서는 보호층(131) 또는 절연층(332)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
기판(301B)에는 기판(301B) 및 절연층(345)을 관통하는 플러그(343)가 제공된다. 여기서 플러그(343)의 측면을 덮어 절연층(344)을 제공하는 것이 바람직하다. 절연층(344)은 보호층으로서 기능하는 절연층이고, 기판(301B)으로 불순물이 확산되는 것을 억제할 수 있다. 절연층(344)으로서는 보호층(131) 또는 절연층(332)에 사용할 수 있는 무기 절연막을 사용할 수 있다.
또한 도전층(342)이, 기판(301B)의 이면(기판(120) 측과는 반대 측의 표면) 측이며, 절연층(345)의 아래에 제공된다. 도전층(342)은 절연층(335)에 매립되도록 제공되는 것이 바람직하다. 또한 도전층(342)과 절연층(335)의 하면은 평탄화되어 있는 것이 바람직하다. 여기서, 도전층(342)은 플러그(343)와 전기적으로 접속된다.
한편, 기판(301A)에는 절연층(346) 위에 도전층(341)이 제공되어 있다. 도전층(341)은 절연층(336)에 매립되도록 제공되는 것이 바람직하다. 또한 도전층(341)과 절연층(336)의 상면은 평탄화되어 있는 것이 바람직하다.
도전층(341)과 도전층(342)이 접합됨으로써 기판(301A)과 기판(301B)이 전기적으로 접속된다. 여기서, 도전층(342)과 절연층(335)으로 형성되는 면과 도전층(341)과 절연층(336)으로 형성되는 면의 평탄성을 향상시켜 둠으로써, 도전층(341)과 도전층(342)의 접합을 양호하게 할 수 있다.
도전층(341) 및 도전층(342)으로서는 같은 도전 재료를 사용하는 것이 바람직하다. 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, 및 W에서 선택되는 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 특히 도전층(341) 및 도전층(342)에 구리를 사용하는 것이 바람직하다. 이에 의하여 Cu-Cu 직접 접합 기술(Cu(구리)의 패드끼리를 접속함으로써 전기적 도통을 도모하는 기술)을 적용할 수 있다.
[표시 장치(100L)]
도 32에서는 도전층(341)과 도전층(342)의 접합에 Cu-Cu 직접 접합 기술을 사용한 예에 대하여 나타내었지만 본 발명은 이에 한정되지 않는다. 도 33에 나타낸 표시 장치(100L)와 같이, 도전층(341)과 도전층(342)을 범프(347)를 통하여 접합하는 구성으로 하여도 좋다.
도 33에 나타낸 바와 같이, 도전층(341)과 도전층(342) 사이에 범프(347)를 제공함으로써 도전층(341)과 도전층(342)을 전기적으로 접속할 수 있다. 범프(347)는 예를 들어, 금(Au), 니켈(Ni), 인듐(In), 주석(Sn) 등을 포함한 도전 재료를 사용하여 형성할 수 있다. 또한 예를 들어 범프(347)로서 땜납을 사용하는 경우가 있다. 또한 절연층(345)과 절연층(346) 사이에 접착층(348)을 제공하여도 좋다. 또한 범프(347)를 제공하는 경우, 절연층(335) 및 절연층(336)을 제공하지 않는 구성으로 하여도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 적용할 수 있는 트랜지스터의 구성예에 대하여 설명한다. 특히 채널이 형성되는 반도체로서 실리콘을 포함한 트랜지스터를 사용하는 경우에 대하여 설명한다.
본 발명의 일 형태는 발광 디바이스와 화소 회로를 가지는 표시 장치이다. 표시 장치는 예를 들어 각각 적색(R), 녹색(G), 또는 청색(B)의 광을 방출하는 3종류의 발광 디바이스를 가짐으로써 풀 컬러 표시 장치를 실현할 수 있다.
발광 디바이스를 구동하는 화소 회로에 포함되는 모든 트랜지스터로서, 채널이 형성되는 반도체층에 실리콘을 포함한 트랜지스터를 사용하는 것이 바람직하다. 실리콘으로서는 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 등을 들 수 있다. 특히 반도체층에 저온 폴리실리콘(LTPS: Low Temperature Poly Silicon)을 포함한 트랜지스터(이하, LTPS 트랜지스터라고도 함)를 사용하는 것이 바람직하다. LTPS 트랜지스터는 전계 효과 이동도가 높고 주파수 특성이 양호하다.
LTPS 트랜지스터 등 실리콘을 사용한 트랜지스터를 적용함으로써, 고주파수로 구동할 필요가 있는 회로(예를 들어 소스 드라이버 회로)를 표시부와 동일한 기판 위에 형성할 수 있다. 이에 의하여, 표시 장치에 실장되는 외부 회로를 간략화할 수 있어 부품 비용 및 실장 비용을 절감할 수 있다.
또한 화소 회로에 포함되는 트랜지스터 중 적어도 하나로서, 채널이 형성되는 반도체에 금속 산화물(이하, 산화물 반도체라고도 함)을 포함한 트랜지스터(이하, OS 트랜지스터라고도 함)를 사용하는 것이 바람직하다. OS 트랜지스터는 비정질 실리콘을 사용한 트랜지스터보다 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 상태에서의 소스와 드레인 사이의 누설 전류(이하, 오프 전류라고도 함)가 매우 낮기 때문에, 상기 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하는 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써 표시 장치의 소비 전력을 절감할 수 있다.
화소 회로에 포함되는 트랜지스터의 일부로서 LTPS 트랜지스터를 사용하고, 다른 일부로서 OS 트랜지스터를 사용함으로써, 소비 전력이 낮고 구동 능력이 높은 표시 장치를 실현할 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합한 구성을 LTPO라고 부르는 경우가 있다. 더 바람직한 예로서는, 배선들 사이의 도통, 비도통을 제어하기 위한 스위치로서 기능하는 트랜지스터 등으로서 OS 트랜지스터를 적용하고, 전류를 제어하는 트랜지스터 등으로서 LTPS 트랜지스터를 적용한다.
예를 들어 화소 회로에 제공되는 트랜지스터 중 하나는 발광 디바이스에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능하고, 구동 트랜지스터라고 부를 수도 있다. 구동 트랜지스터의 소스 및 드레인 중 한쪽은 발광 디바이스의 화소 전극에 전기적으로 접속된다. 상기 구동 트랜지스터로서는 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이에 의하여, 화소 회로에서 발광 디바이스에 흐르는 전류를 크게 할 수 있다.
한편, 화소 회로에 제공되는 트랜지스터 중 다른 하나는 화소의 선택, 비선택을 제어하기 위한 스위치로서 기능하고, 선택 트랜지스터라고 부를 수도 있다. 선택 트랜지스터의 게이트는 게이트선에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 소스선(신호선)에 전기적으로 접속된다. 선택 트랜지스터로서는 OS 트랜지스터를 적용하는 것이 바람직하다. 이에 의하여, 프레임 주파수를 매우 작게(예를 들어 1fps 이하) 하여도 화소의 계조를 유지할 수 있기 때문에, 정지 화상을 표시하는 경우에 드라이버를 정지함으로써 소비 전력을 절감할 수 있다.
이하에서는, 더 구체적인 구성예에 대하여 도면을 참조하여 설명한다.
[표시 장치의 구성예 2]
도 34의 (A)는 표시 장치(10)의 블록도이다. 표시 장치(10)는 표시부(11), 구동 회로부(12), 구동 회로부(13) 등을 가진다.
표시부(11)는 매트릭스로 배치된 복수의 화소(30)를 가진다. 화소(30)는 부화소(21R), 부화소(21G), 및 부화소(21B)를 가진다. 부화소(21R), 부화소(21G), 및 부화소(21B)는 각각 표시 디바이스로서 기능하는 발광 디바이스를 가진다.
화소(30)는 배선(GL), 배선(SLR), 배선(SLG), 및 배선(SLB)에 전기적으로 접속되어 있다. 배선(SLR), 배선(SLG), 및 배선(SLB)은 각각 구동 회로부(12)에 전기적으로 접속되어 있다. 배선(GL)은 구동 회로부(13)에 전기적으로 접속되어 있다. 구동 회로부(12)는 소스선 구동 회로(소스 드라이버라고도 함)로서 기능하고, 구동 회로부(13)는 게이트선 구동 회로(게이트 드라이버라고도 함)로서 기능한다. 배선(GL)은 게이트선으로서 기능하고, 배선(SLR), 배선(SLG), 및 배선(SLB)은 각각 소스선으로서 기능한다.
부화소(21R)는 적색광을 방출하는 발광 디바이스를 가진다. 부화소(21G)는 녹색광을 방출하는 발광 디바이스를 가진다. 부화소(21B)는 청색광을 방출하는 발광 디바이스를 가진다. 이에 의하여, 표시 장치(10)는 풀 컬러 표시를 수행할 수 있다. 또한 화소(30)는 다른 색의 광을 방출하는 발광 디바이스를 가지는 부화소를 가져도 좋다. 예를 들어 화소(30)는 상기 3개의 부화소에 더하여 백색광을 방출하는 발광 디바이스를 가지는 부화소 또는 황색의 광을 방출하는 발광 디바이스를 가지는 부화소 등을 가져도 좋다.
배선(GL)은 행 방향(배선(GL)의 연장 방향)으로 배열되는 부화소(21R), 부화소(21G), 및 부화소(21B)에 전기적으로 접속되어 있다. 배선(SLR), 배선(SLG), 및 배선(SLB)은 각각, 열 방향(배선(SLR) 등의 연장 방향)으로 배열되는 부화소(21R), 부화소(21G), 또는 부화소(21B)(도시하지 않았음)에 전기적으로 접속되어 있다.
[화소 회로의 구성예]
도 34의 (B)는 상술한 부화소(21R), 부화소(21G), 및 부화소(21B)에 적용할 수 있는 화소(21)의 회로도의 일례이다. 화소(21)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 용량 소자(C1), 및 발광 디바이스(EL)를 가진다. 또한 화소(21)에는 배선(GL) 및 배선(SL)이 전기적으로 접속된다. 배선(SL)은 도 34의 (A)에 나타낸 배선(SLR), 배선(SLG), 및 배선(SLB) 중 어느 것에 대응한다.
트랜지스터(M1)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(SL)에 전기적으로 접속되고, 다른 쪽이 용량 소자(C1)의 한쪽 전극 및 트랜지스터(M2)의 게이트에 전기적으로 접속된다. 트랜지스터(M2)는 소스 및 드레인 중 한쪽이 배선(AL)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 발광 디바이스(EL)의 한쪽 전극, 용량 소자(C1)의 다른 쪽 전극, 및 트랜지스터(M3)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(M3)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 배선(RL)에 전기적으로 접속된다. 발광 디바이스(EL)는 다른 쪽 전극이 배선(CL)에 전기적으로 접속된다.
배선(SL)에는 데이터 전위가 공급된다. 배선(GL)에는 선택 신호가 공급된다. 상기 선택 신호에는 트랜지스터를 도통 상태로 하는 전위와 비도통 상태로 하는 전위가 포함된다.
배선(RL)에는 리셋 전위가 공급된다. 배선(AL)에는 애노드 전위가 공급된다. 배선(CL)에는 캐소드 전위가 공급된다. 화소(21)에서 애노드 전위는 캐소드 전위보다 높다. 또한 배선(RL)에 공급되는 리셋 전위는 리셋 전위와 캐소드 전위의 전위차가 발광 디바이스(EL)의 문턱 전압보다 작은 전위로 할 수 있다. 리셋 전위는 캐소드 전위보다 높은 전위, 캐소드 전위와 같은 전위, 또는 캐소드 전위보다 낮은 전위로 할 수 있다.
트랜지스터(M1) 및 트랜지스터(M3)는 스위치로서 기능한다. 트랜지스터(M2)는 발광 디바이스(EL)에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능한다. 예를 들어 트랜지스터(M1)는 선택 트랜지스터로서 기능하고, 트랜지스터(M2)는 구동 트랜지스터로서 기능한다고도 할 수 있다.
여기서, 트랜지스터(M1) 내지 트랜지스터(M3) 모두에 LTPS 트랜지스터를 적용하는 것이 바람직하다. 또는 트랜지스터(M1) 및 트랜지스터(M3)에 OS 트랜지스터를 적용하고, 트랜지스터(M2)에 LTPS 트랜지스터를 적용하는 것이 바람직하다.
또는 트랜지스터(M1) 내지 트랜지스터(M3) 모두에 OS 트랜지스터를 적용하여도 좋다. 이때 구동 회로부(12)에 포함되는 복수의 트랜지스터 및 구동 회로부(13)에 포함되는 복수의 트랜지스터 중 하나 이상에 LTPS 트랜지스터를 적용하고, 다른 트랜지스터에 OS 트랜지스터를 적용할 수 있다. 예를 들어 표시부(11)에 제공되는 트랜지스터에는 OS 트랜지스터를 적용하고, 구동 회로부(12) 및 구동 회로부(13)에 제공되는 트랜지스터에는 LTPS 트랜지스터를 적용할 수도 있다.
OS 트랜지스터로서는 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터를 사용할 수 있다. 반도체층은 예를 들어 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)과, 아연을 포함하는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다. 특히 OS 트랜지스터의 반도체층에 인듐, 갈륨, 및 아연을 포함한 산화물(IGZO라고도 표기함)을 사용하는 것이 바람직하다. 또는 인듐, 주석, 및 아연을 포함한 산화물을 사용하는 것이 바람직하다. 또는 인듐, 갈륨, 주석, 및 아연을 포함한 산화물을 사용하는 것이 바람직하다.
실리콘보다 밴드 갭이 넓고 캐리어 농도가 낮은 산화물 반도체를 사용한 트랜지스터는 매우 낮은 오프 전류를 실현할 수 있다. 오프 전류가 낮은 경우, 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간에 걸쳐 유지될 수 있다. 그러므로 특히 용량 소자(C1)에 직렬로 접속되는 트랜지스터(M1) 및 트랜지스터(M3)로서는 각각 산화물 반도체가 적용된 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터(M1) 및 트랜지스터(M3)로서 산화물 반도체를 포함한 트랜지스터를 적용함으로써, 용량 소자(C1)에 유지되는 전하가 트랜지스터(M1) 또는 트랜지스터(M3)를 통하여 누설되는 것을 방지할 수 있다. 또한 용량 소자(C1)에 유지되는 전하가 장시간에 걸쳐 유지될 수 있기 때문에, 화소(21)의 데이터를 재기록하지 않고 정지 화상을 장기간에 걸쳐 표시할 수 있다.
또한 도 34의 (B)에서는 트랜지스터를 n채널형 트랜지스터로서 표기하였지만, p채널형 트랜지스터를 사용할 수도 있다.
또한 화소(21)에 포함되는 각 트랜지스터는 동일한 기판 위에 나란히 형성되는 것이 바람직하다.
화소(21)에 포함되는 트랜지스터에는, 반도체층을 개재하여 중첩되는 한 쌍의 게이트를 가지는 트랜지스터를 적용할 수 있다.
한 쌍의 게이트를 가지는 트랜지스터에서 한 쌍의 게이트가 서로 전기적으로 접속되고 같은 전위가 공급되는 경우, 트랜지스터의 온 전류가 높아지고 포화 특성이 향상되는 등의 이점이 있다. 또한 한 쌍의 게이트 중 한쪽에 트랜지스터의 문턱 전압을 제어하는 전위를 공급하여도 좋다. 또한 한 쌍의 게이트 중 한쪽에 정전위를 공급함으로써 트랜지스터의 전기 특성의 안정성을 향상시킬 수 있다. 예를 들어 트랜지스터의 한쪽 게이트가 정전위를 공급받는 배선에 전기적으로 접속되어도 좋고, 이 트랜지스터의 소스 또는 드레인에 전기적으로 접속되어도 좋다.
도 34의 (C)에 나타낸 화소(21)는 트랜지스터(M1) 및 트랜지스터(M3)에 한 쌍의 게이트를 가지는 트랜지스터를 적용한 경우의 예이다. 트랜지스터(M1) 및 트랜지스터(M3) 각각에서는 한 쌍의 게이트가 전기적으로 접속되어 있다. 이러한 구성으로 함으로써, 화소(21)에 대한 데이터 기록 기간을 단축할 수 있다.
도 34의 (D)에 나타낸 화소(21)는 트랜지스터(M1) 및 트랜지스터(M3)에 더하여 트랜지스터(M2)에도 한 쌍의 게이트를 가지는 트랜지스터를 적용한 경우의 예이다. 트랜지스터(M2)에서는 한 쌍의 게이트가 전기적으로 접속되어 있다. 트랜지스터(M2)에 이러한 트랜지스터를 적용하면 포화 특성이 향상되기 때문에, 발광 디바이스(EL)의 발광 휘도의 제어가 용이해지고, 표시 품질을 높일 수 있다.
[트랜지스터의 구성예]
이하에서는, 상기 표시 장치에 적용할 수 있는 트랜지스터의 단면 구성예에 대하여 설명한다.
[구성예 1]
도 35의 (A)는 트랜지스터(410)를 포함하는 단면도이다.
트랜지스터(410)는 기판(401) 위에 제공되고, 반도체층에 다결정 실리콘이 적용된 트랜지스터이다. 예를 들어 트랜지스터(410)는 화소(21)의 트랜지스터(M2)에 대응한다. 즉 도 35의 (A)는 트랜지스터(410)의 소스 및 드레인 중 한쪽이 발광 디바이스의 도전층(431)에 전기적으로 접속된 예를 나타낸 것이다.
트랜지스터(410)는 반도체층(411), 절연층(412), 도전층(413) 등을 가진다. 반도체층(411)은 채널 형성 영역(411i) 및 저저항 영역(411n)을 가진다. 반도체층(411)은 실리콘을 포함한다. 반도체층(411)은 다결정 실리콘을 포함하는 것이 바람직하다. 절연층(412)의 일부는 게이트 절연층으로서 기능한다. 도전층(413)의 일부는 게이트 전극으로서 기능한다.
또한 반도체층(411)은 반도체 특성을 나타내는 금속 산화물(산화물 반도체라고도 함)을 포함할 수도 있다. 이때 트랜지스터(410)는 OS 트랜지스터라고 부를 수 있다.
저저항 영역(411n)은 불순물 원소를 포함하는 영역이다. 예를 들어 트랜지스터(410)를 n채널형 트랜지스터로 하는 경우에는, 저저항 영역(411n)에 인, 비소 등을 첨가하면 좋다. 한편, p채널형 트랜지스터로 하는 경우에는, 저저항 영역(411n)에 붕소, 알루미늄 등을 첨가하면 좋다. 또한 트랜지스터(410)의 문턱 전압을 제어하기 위하여, 채널 형성 영역(411i)에 상술한 불순물이 첨가되어도 좋다.
기판(401) 위에 절연층(421)이 제공되어 있다. 반도체층(411)은 절연층(421) 위에 제공되어 있다. 절연층(412)은 반도체층(411) 및 절연층(421)을 덮어 제공되어 있다. 도전층(413)은 절연층(412) 위에서 반도체층(411)과 중첩되는 위치에 제공되어 있다.
또한 도전층(413) 및 절연층(412)을 덮어 절연층(422)이 제공된다. 절연층(422) 위에는 도전층(414a) 및 도전층(414b)이 제공된다. 도전층(414a) 및 도전층(414b)은 절연층(422) 및 절연층(412)에 제공된 개구부에서 저저항 영역(411n)에 전기적으로 접속되어 있다. 도전층(414a)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전층(414b)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 또한 도전층(414a), 도전층(414b), 및 절연층(422)을 덮어 절연층(423)이 제공되어 있다.
절연층(423) 위에는 화소 전극으로서 기능하는 도전층(431)이 제공된다. 도전층(431)은 절연층(423) 위에 제공되고, 절연층(423)에 제공된 개구에서 도전층(414b)에 전기적으로 접속되어 있다. 여기서는 생략하지만, 도전층(431) 위에는 EL층 및 공통 전극을 적층할 수 있다.
[구성예 2]
도 35의 (B)에는 한 쌍의 게이트 전극을 가지는 트랜지스터(410a)를 나타내었다. 도 35의 (B)에 나타낸 트랜지스터(410a)는 도전층(415) 및 절연층(416)을 가지는 점이 도 35의 (A)와 주로 다르다.
도전층(415)은 절연층(421) 위에 제공되어 있다. 또한 도전층(415) 및 절연층(421)을 덮어 절연층(416)이 제공되어 있다. 반도체층(411)은 적어도 채널 형성 영역(411i)이 절연층(416)을 개재하여 도전층(415)과 중첩되도록 제공되어 있다.
도 35의 (B)에 나타낸 트랜지스터(410a)에서는, 도전층(413)의 일부가 제 1 게이트 전극으로서 기능하고, 도전층(415)의 일부가 제 2 게이트 전극으로서 기능한다. 또한 이때 절연층(412)의 일부가 제 1 게이트 절연층으로서 기능하고, 절연층(416)의 일부가 제 2 게이트 절연층으로서 기능한다.
여기서, 제 1 게이트 전극과 제 2 게이트 전극을 전기적으로 접속하는 경우, 도시되지 않은 영역에서 절연층(412) 및 절연층(416)에 제공된 개구부를 통하여 도전층(413)과 도전층(415)을 전기적으로 접속하면 좋다. 또한 제 2 게이트 전극과 소스 또는 드레인을 전기적으로 접속하는 경우, 도시되지 않은 영역에서 절연층(422), 절연층(412), 및 절연층(416)에 제공된 개구부를 통하여 도전층(414a) 또는 도전층(414b)과 도전층(415)을 전기적으로 접속하면 좋다.
화소(21)를 구성하는 모든 트랜지스터에 LTPS 트랜지스터를 적용하는 경우, 도 35의 (A)에서 예시한 트랜지스터(410) 또는 도 35의 (B)에서 예시한 트랜지스터(410a)를 적용할 수 있다. 이때 화소(21)를 구성하는 모든 트랜지스터에 트랜지스터(410a)를 사용하여도 좋고, 모든 트랜지스터에 트랜지스터(410)를 적용하여도 좋고, 트랜지스터(410a)와 트랜지스터(410)를 조합하여 사용하여도 좋다.
[구성예 3]
이하에서는, 반도체층에 실리콘이 적용된 트랜지스터와 반도체층에 금속 산화물이 적용된 트랜지스터의 양쪽을 가지는 구성의 예에 대하여 설명한다.
도 35의 (C)는 트랜지스터(410a) 및 트랜지스터(450)를 포함하는 단면 개략도이다.
트랜지스터(410a)에 대해서는 상기 구성예 1을 원용할 수 있다. 또한 여기서는 트랜지스터(410a)를 사용하는 예를 나타내었지만, 트랜지스터(410)와 트랜지스터(450)를 포함한 구성을 적용하여도 좋고, 트랜지스터(410), 트랜지스터(410a), 트랜지스터(450) 모두를 가지는 구성을 적용하여도 좋다.
트랜지스터(450)는 반도체층에 금속 산화물을 적용한 트랜지스터이다. 도 35의 (C)에 나타낸 구성은 예를 들어 트랜지스터(450)가 화소(21)의 트랜지스터(M1)에 대응하고, 트랜지스터(410a)가 트랜지스터(M2)에 대응하는 예이다. 즉 도 35의 (C)는 트랜지스터(410a)의 소스 및 드레인 중 한쪽이 도전층(431)에 전기적으로 접속된 예를 나타낸 것이다.
또한 도 35의 (C)에는 트랜지스터(450)가 한 쌍의 게이트를 가지는 예를 나타내었다.
트랜지스터(450)는 도전층(455), 절연층(422), 반도체층(451), 절연층(452), 도전층(453) 등을 가진다. 도전층(453)의 일부는 트랜지스터(450)의 제 1 게이트로서 기능하고, 도전층(455)의 일부는 트랜지스터(450)의 제 2 게이트로서 기능한다. 이때 절연층(452)의 일부는 트랜지스터(450)의 제 1 게이트 절연층으로서 기능하고, 절연층(422)의 일부는 트랜지스터(450)의 제 2 게이트 절연층으로서 기능한다.
도전층(455)은 절연층(412) 위에 제공되어 있다. 절연층(422)은 도전층(455)을 덮어 제공되어 있다. 반도체층(451)은 절연층(422) 위에 제공되어 있다. 절연층(452)은 반도체층(451) 및 절연층(422)을 덮어 제공되어 있다. 도전층(453)은 절연층(452) 위에 제공되고, 반도체층(451) 및 도전층(455)과 중첩되는 영역을 가진다.
또한 절연층(426)이 절연층(452) 및 도전층(453)을 덮어 제공되어 있다. 절연층(426) 위에는 도전층(454a) 및 도전층(454b)이 제공된다. 도전층(454a) 및 도전층(454b)은 절연층(426) 및 절연층(452)에 제공된 개구부에서 반도체층(451)에 전기적으로 접속되어 있다. 도전층(454a)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전층(454b)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 또한 도전층(454a), 도전층(454b), 및 절연층(426)을 덮어 절연층(423)이 제공되어 있다.
여기서, 트랜지스터(410a)에 전기적으로 접속되는 도전층(414a) 및 도전층(414b)은 도전층(454a) 및 도전층(454b)과 동일한 도전막을 가공하여 형성하는 것이 바람직하다. 도 35의 (C)에는 도전층(414a), 도전층(414b), 도전층(454a), 및 도전층(454b)이 동일한 면 위에(즉 절연층(426)의 상면과 접하여) 형성되고, 동일한 금속 원소를 포함하는 구성을 나타내었다. 이때 도전층(414a) 및 도전층(414b)은 절연층(426), 절연층(452), 절연층(422), 및 절연층(412)에 제공된 개구를 통하여 저저항 영역(411n)에 전기적으로 접속된다. 이에 의하여, 제작 공정을 간략화할 수 있기 때문에 바람직하다.
또한 트랜지스터(410a)의 제 1 게이트 전극으로서 기능하는 도전층(413)과 트랜지스터(450)의 제 2 게이트 전극으로서 기능하는 도전층(455)은 동일한 도전막을 가공하여 형성하는 것이 바람직하다. 도 35의 (C)에는 도전층(413)과 도전층(455)이 동일한 면 위에(즉 절연층(412)의 상면과 접하여) 형성되고, 동일한 금속 원소를 포함하는 구성을 나타내었다. 이에 의하여, 제작 공정을 간략화할 수 있기 때문에 바람직하다.
도 35의 (C)에서는, 트랜지스터(450)의 제 1 게이트 절연층으로서 기능하는 절연층(452)이 반도체층(451)의 단부를 덮어 있지만, 도 35의 (D)에 나타낸 트랜지스터(450a)와 같이 절연층(452)은 도전층(453)과 상면 형상이 일치하거나 실질적으로 일치하도록 가공되어도 좋다.
또한 본 명세서 등에서 "상면 형상이 실질적으로 일치"란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 "상면 형상이 실질적으로 일치"라고 한다.
또한 여기서는, 트랜지스터(410a)가 트랜지스터(M2)에 대응하고 화소 전극에 전기적으로 접속되는 예에 대하여 설명하였지만, 이에 한정되지 않는다. 예를 들어 트랜지스터(450) 또는 트랜지스터(450a)가 트랜지스터(M2)에 대응하는 구성을 적용하여도 좋다. 이때 트랜지스터(410a)는 트랜지스터(M1), 트랜지스터(M3), 또는 이들 외의 트랜지스터에 대응한다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(산화물 반도체라고도 함)에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등 중에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
또한 금속 산화물은 스퍼터링법, 유기 금속 화학 기상 성장(MOCVD: Metal Organic Chemical Vapor Deposition)법 등의 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법 등으로 형성할 수 있다.
<결정 구조의 분류>
산화물 반도체의 결정 구조로서는 비정질(completely amorphous를 포함함), CAAC(c-axis-aligned crystalline), nc(nanocrystalline), CAC(cloud-aligned composite), 단결정(single crystal), 및 다결정(polycrystal) 등을 들 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 예를 들어 GIXD(Grazing-Incidence XRD) 측정에 의하여 얻어지는 XRD 스펙트럼을 사용하여 평가할 수 있다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다.
예를 들어 석영 유리 기판에서는 XRD 스펙트럼의 피크의 형상이 거의 좌우 대칭이다. 한편, 결정 구조를 가지는 IGZO막에서는 XRD 스펙트럼의 피크의 형상이 좌우 비대칭이다. XRD 스펙트럼의 피크의 형상이 좌우 비대칭이라는 것은, 막 내 또는 기판 내의 결정의 존재를 명시한다. 바꿔 말하면, XRD 스펙트럼의 피크의 형상이 좌우 대칭이 아니면, 막 또는 기판은 비정질 상태라고 할 수 없다.
또한 막 또는 기판의 결정 구조는 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)으로 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. 예를 들어 석영 유리 기판의 회절 패턴에서는 헤일로(halo)가 관찰되므로, 석영 유리 기판이 비정질 상태인 것을 확인할 수 있다. 또한 실온에서 성막한 IGZO막의 회절 패턴에서는 헤일로가 아니라 스폿 형상의 패턴이 관찰된다. 그러므로 실온에서 성막한 IGZO막은 결정 상태도 비정질 상태도 아닌 중간 상태이고, 비정질 상태라고 결론을 내릴 수 없는 것으로 추정된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 구조에 주목한 경우, 상기와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 이외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM(Transmission Electron Microscope) 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입, 결함의 생성 등으로 인하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물 및 결함(산소 결손 등)이 적은 산화물 반도체라고 할 수도 있다. 따라서 CAAC-OS를 포함하는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함하는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하, 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS의 조성에서의 [In]보다 높은 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS의 조성에서의 [Ga]보다 높은 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 높고, [Ga]이 제 2 영역에서의 [Ga]보다 낮은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 높고, [In]이 제 1 영역에서의 [In]보다 낮은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역은 In이 주성분인 영역이라고 할 수 있다. 또한 상기 제 2 영역은 Ga이 주성분인 영역이라고 할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 In-Ga-Zn 산화물에서의 CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, Ga을 주성분으로서 포함하는 영역이 일부에 존재하고, In을 주성분으로서 포함하는 영역이 일부에 존재하고, 이들 영역이 각각 무작위로 존재하여 모자이크 패턴을 형성하는 구성을 말한다. 따라서 CAC-OS는 금속 원소가 불균일하게 분포된 구조를 가지는 것으로 추측된다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법에 의하여 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 바람직하게는 0% 이상 30% 미만, 더 바람직하게는 0% 이상 10% 이하이다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로서 포함하는 영역(제 1 영역)과 Ga을 주성분으로서 포함하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
여기서, 제 1 영역은 제 2 영역보다 도전성이 높은 영역이다. 즉 제 1 영역을 캐리어가 흐름으로써, 금속 산화물의 도전성이 발현된다. 따라서 제 1 영역이 금속 산화물 내에서 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, 제 2 영역은 제 1 영역보다 절연성이 높은 영역이다. 즉 제 2 영역이 금속 산화물 내에 분포됨으로써, 누설 전류를 억제할 수 있다.
따라서 CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 다른 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
또한 CAC-OS를 사용한 트랜지스터는 신뢰성이 높다. 따라서 CAC-OS는 표시 장치를 비롯한 다양한 반도체 장치에 최적이다.
산화물 반도체는 다양한 구조를 취하고, 각각이 다른 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 감소시키는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 감소시키기 위해서는, 근접한 막 내의 불순물 농도도 감소시키는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 도 36 내지 도 40을 사용하여 설명한다.
본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 가진다. 본 발명의 일 형태의 표시 장치는 정세도 및 해상도를 쉽게 높일 수 있다. 따라서 다양한 전자 기기의 표시부에 사용할 수 있다.
전자 기기로서는, 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파친코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
특히 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 이러한 전자 기기로서는 예를 들어 손목시계형 및 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기, 및 MR용 기기 등 머리에 장착할 수 있는 웨어러블 기기 등이 있다.
본 발명의 일 형태의 표시 장치는 HD(화소수 1280×720), FHD(화소수 1920×1080), WQHD(화소수 2560×1440), WQXGA(화소수 2560×1600), 4K(화소수 3840×2160), 8K(화소수 7680×4320) 등으로 해상도가 매우 높은 것이 바람직하다. 특히 4K, 8K, 또는 이들 이상의 해상도로 하는 것이 바람직하다. 또한 본 발명의 일 형태의 표시 장치에서의 화소 밀도(정세도)는 100ppi 이상이 바람직하고, 300ppi 이상이 더 바람직하고, 500ppi 이상이 더 바람직하고, 1000ppi 이상이 더 바람직하고, 2000ppi 이상이 더 바람직하고, 3000ppi 이상이 더 바람직하고, 5000ppi 이상이 더 바람직하고, 7000ppi 이상이 더 바람직하다. 이와 같이 높은 해상도 및 높은 정세도 중 한쪽 또는 양쪽을 가지는 표시 장치를 사용함으로써, 휴대용 또는 가정용 등의 개인적 사용을 위한 전자 기기에서 임장감 및 깊이감 등을 더 높일 수 있다. 또한 본 발명의 일 형태의 표시 장치의 화면 비율(종횡비)은 특별히 한정되지 않는다. 예를 들어 표시 장치는 1:1(정사각형), 4:3, 16:9, 16:10 등 다양한 화면 비율에 대응할 수 있다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 36의 (A), (B), 그리고 도 37의 (A), (B)를 사용하여, 머리에 장착할 수 있는 웨어러블 기기의 일례에 대하여 설명한다. 이들 웨어러블 기기는 AR의 콘텐츠를 표시하는 기능 및 VR의 콘텐츠를 표시하는 기능 중 한쪽 또는 양쪽을 가진다. 또한 이들 웨어러블 기기는 AR, VR 외에 SR 또는 MR의 콘텐츠를 표시하는 기능을 가져도 좋다. 전자 기기가 AR, VR, SR, MR 등의 콘텐츠를 표시하는 기능을 가짐으로써, 사용자의 몰입감을 높일 수 있다.
도 36의 (A)에 나타낸 전자 기기(700A) 및 도 36의 (B)에 나타낸 전자 기기(700B)는 각각 한 쌍의 표시 패널(751)과, 한 쌍의 하우징(721)과, 통신부(도시하지 않았음)와, 한 쌍의 장착부(723)와, 제어부(도시하지 않았음)와, 촬상부(도시하지 않았음)와, 한 쌍의 광학 부재(753)와, 프레임(757)과, 한 쌍의 코 받침(758)을 가진다.
표시 패널(751)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다.
전자 기기(700A) 및 전자 기기(700B)는 각각 광학 부재(753)의 표시 영역(756)에, 표시 패널(751)에 표시한 화상을 투영할 수 있다. 광학 부재(753)는 광 투과성을 가지기 때문에, 사용자는 광학 부재(753)를 통하여 시인되는 투과 이미지에 겹쳐, 표시 영역에 표시된 화상을 볼 수 있다. 따라서 전자 기기(700A) 및 전자 기기(700B)는 각각 AR 표시가 가능한 전자 기기이다.
전자 기기(700A) 및 전자 기기(700B)에는 촬상부로서 앞쪽 방향을 촬상할 수 있는 카메라가 제공되어도 좋다. 또한 전자 기기(700A) 및 전자 기기(700B)는 각각 자이로 센서 등의 가속도 센서를 가짐으로써, 사용자의 머리의 방향을 검지하고, 그 방향에 따른 화상을 표시 영역(756)에 표시할 수도 있다.
통신부는 무선 통신기를 포함하고, 상기 무선 통신기에 의하여 영상 신호 등을 공급할 수 있다. 또한 무선 통신기 대신 또는 무선 통신기에 더하여 영상 신호 및 전원 전위가 공급되는 케이블을 접속 가능한 커넥터를 포함하여도 좋다.
또한 전자 기기(700A) 및 전자 기기(700B)에는 배터리가 제공되어 있기 때문에, 무선 및 유선 중 한쪽 또는 양쪽으로 충전할 수 있다.
하우징(721)에는 터치 센서 모듈이 제공되어도 좋다. 터치 센서 모듈은 하우징(721)의 외측 면이 터치되는 것을 검출하는 기능을 가진다. 터치 센서 모듈에 의하여 사용자의 탭 조작 또는 슬라이드 조작 등을 검출하여, 다양한 처리를 실행할 수 있다. 예를 들어 탭 조작에 의하여 동영상의 일시 정지 또는 재개 등의 처리를 실행할 수 있고, 슬라이드 조작에 의하여 빨리 감기 또는 빨리 되감기의 처리를 실행할 수 있다. 또한 2개의 하우징(721)의 각각에 터치 센서 모듈을 제공함으로써, 조작의 폭을 넓힐 수 있다.
터치 센서 모듈에는 다양한 터치 센서를 적용할 수 있다. 예를 들어 정전 용량 방식, 저항막 방식, 적외선 방식, 전자기 유도 방식, 표면 탄성파 방식, 광학 방식 등 다양한 방식을 채용할 수 있다. 특히 정전 용량 방식 또는 광학 방식의 센서를 터치 센서 모듈에 적용하는 것이 바람직하다.
광학 방식의 터치 센서를 사용하는 경우에는, 수광 디바이스(수광 소자라고도 함)로서 광전 변환 디바이스(광전 변환 소자라고도 함)를 사용할 수 있다. 광전 변환 디바이스의 활성층에는 무기 반도체 및 유기 반도체 중 한쪽 또는 양쪽을 사용할 수 있다.
도 37의 (A)에 나타낸 전자 기기(800A) 및 도 37의 (B)에 나타낸 전자 기기(800B)는 각각 한 쌍의 표시부(820)와, 하우징(821)과, 통신부(822)와, 한 쌍의 장착부(823)와, 제어부(824)와, 한 쌍의 촬상부(825)와, 한 쌍의 렌즈(832)를 가진다.
표시부(820)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다. 이에 의하여, 사용자는 높은 몰입감을 느낄 수 있다.
표시부(820)는 하우징(821)의 내부의 렌즈(832)를 통하여 시인할 수 있는 위치에 제공된다. 또한 한 쌍의 표시부(820)에 서로 다른 화상을 표시함으로써, 시차를 사용한 3차원 표시를 할 수도 있다.
전자 기기(800A) 및 전자 기기(800B)는 각각 VR용 전자 기기라고 할 수 있다. 전자 기기(800A) 또는 전자 기기(800B)를 장착한 사용자는 렌즈(832)를 통하여 표시부(820)에 표시되는 화상을 시인할 수 있다.
전자 기기(800A) 및 전자 기기(800B)는 각각 렌즈(832) 및 표시부(820)가 사용자의 눈의 위치에 따라 최적으로 배치되도록 이들의 좌우의 위치를 조정 가능한 기구를 가지는 것이 바람직하다. 또한 렌즈(832)와 표시부(820) 사이의 거리를 변경함으로써, 초점을 조정하는 기구를 가지는 것이 바람직하다.
장착부(823)에 의하여 사용자는 전자 기기(800A) 또는 전자 기기(800B)를 머리에 장착할 수 있다. 또한 도 37의 (A) 등에서는 안경다리(조인트, 템플 등이라고도 함)와 같은 형상을 가지는 예를 나타내었지만, 이에 한정되지 않는다. 장착부(823)는 사용자가 장착할 수 있으면 좋고, 예를 들어 헬멧형 또는 밴드형이어도 좋다.
촬상부(825)는 외부의 정보를 취득하는 기능을 가진다. 촬상부(825)가 취득한 데이터는 표시부(820)에 출력할 수 있다. 촬상부(825)에는 이미지 센서를 사용할 수 있다. 또한 망원, 광각 등 복수의 화각에 대응할 수 있도록 복수의 카메라를 제공하여도 좋다.
또한 여기서는 촬상부(825)가 제공되는 예를 나타내었지만, 대상물과의 거리를 측정할 수 있는 측거 센서(이하, 검지부라고도 함)가 제공되면 좋다. 즉 촬상부(825)는 검지부의 일 형태이다. 검지부로서는 예를 들어 이미지 센서 또는 LIDAR(Light Detection and Ranging) 등의 거리 화상 센서를 사용할 수 있다. 카메라에 의하여 얻어진 화상과, 거리 화상 센서에 의하여 얻어진 화상을 사용함으로써, 더 많은 정보를 취득할 수 있어, 더 정밀도가 높은 제스처 조작이 가능해진다.
전자 기기(800A)는 골전도 이어폰으로서 기능하는 진동 기구를 가져도 좋다. 예를 들어 표시부(820), 하우징(821), 및 장착부(823) 중 어느 하나 또는 복수에 상기 진동 기구를 가지는 구성을 적용할 수 있다. 이에 의하여, 헤드폰, 이어폰, 또는 스피커 등의 음향 기기가 별도로 필요하지 않아, 전자 기기(800A)를 장착하기만 하면 영상과 음성을 즐길 수 있다.
전자 기기(800A) 및 전자 기기(800B)는 각각 입력 단자를 가져도 좋다. 입력 단자에는 영상 출력 기기 등으로부터의 영상 신호 및 전자 기기 내에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다.
본 발명의 일 형태의 전자 기기는 이어폰(750)과 무선 통신을 하는 기능을 가져도 좋다. 이어폰(750)은 통신부(도시하지 않았음)를 가지고, 무선 통신 기능을 가진다. 이어폰(750)은 무선 통신 기능에 의하여 전자 기기로부터 정보(예를 들어 음성 데이터)를 수신할 수 있다. 예를 들어 도 36의 (A)에 나타낸 전자 기기(700A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다. 또한 예를 들어 도 37의 (A)에 나타낸 전자 기기(800A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다.
또한 전자 기기가 이어폰부를 가져도 좋다. 도 36의 (B)에 나타낸 전자 기기(700B)는 이어폰부(727)를 가진다. 예를 들어 이어폰부(727)는 제어부에 유선으로 접속될 수 있다. 이어폰부(727)와 제어부를 접속하는 배선의 일부는 하우징(721) 또는 장착부(723)의 내부에 배치되어도 좋다.
마찬가지로, 도 37의 (B)에 나타낸 전자 기기(800B)는 이어폰부(827)를 가진다. 예를 들어 이어폰부(827)는 제어부(824)에 유선으로 접속될 수 있다. 이어폰부(827)와 제어부(824)를 접속하는 배선의 일부는 하우징(821) 또는 장착부(823)의 내부에 배치되어도 좋다. 또한 이어폰부(827)와 장착부(823)가 자석을 가져도 좋다. 이에 의하여, 이어폰부(827)를 장착부(823)에 자기력으로 고정할 수 있어, 수납이 용이해지기 때문에 바람직하다.
또한 전자 기기는 이어폰 또는 헤드폰 등을 접속할 수 있는 음성 출력 단자를 가져도 좋다. 또한 전자 기기는 음성 입력 단자 및 음성 입력 기구 중 한쪽 또는 양쪽을 가져도 좋다. 음성 입력 기구로서는 예를 들어 마이크로폰 등의 집음 장치를 사용할 수 있다. 전자 기기가 음성 입력 기구를 가짐으로써, 전자 기기에 소위 헤드셋으로서의 기능을 부여하여도 좋다.
상술한 바와 같이, 본 발명의 일 형태의 전자 기기로서는, 안경형(전자 기기(700A) 및 전자 기기(700B) 등) 및 고글형(전자 기기(800A) 및 전자 기기(800B) 등) 모두 적합하다.
또한 본 발명의 일 형태의 전자 기기는 유선 또는 무선으로 이어폰에 정보를 송신할 수 있다.
도 38의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 38의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 광 투과성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치되어 있다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(도시하지 않았음)에 의하여 고정되어 있다.
표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속되어 있다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 억제하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
도 39의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함되어 있다. 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 39의 (A)에 나타낸 텔레비전 장치(7100)의 조작은 하우징(7101)이 가지는 조작 스위치 및 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7000)에 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)가 가지는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 포함한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 39의 (B)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7000)가 포함되어 있다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 39의 (C), (D)에 디지털 사이니지의 일례를 나타내었다.
도 39의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 39의 (D)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 가진다.
도 39의 (C), (D)에서는, 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수도 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한 도 39의 (C), (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시할 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써 표시부(7000)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 40의 (A) 내지 (G)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것), 마이크로폰(9008) 등을 가진다.
도 40의 (A) 내지 (G)에서는, 표시부(9001)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 40의 (A) 내지 (G)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 40의 (A) 내지 (G)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 40의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 도 40의 (A)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 전파 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 40의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 40의 (C)는 태블릿 단말기(9103)를 나타낸 사시도이다. 태블릿 단말기(9103)는 일례로서 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 각종 애플리케이션을 실행할 수 있다. 태블릿 단말기(9103)는 하우징(9000)의 전면(前面)에 표시부(9001), 카메라(9002), 마이크로폰(9008), 스피커(9003)를 가지고, 하우징(9000)의 왼쪽 측면에는 조작용 버튼으로서 조작 키(9005)를 포함하고, 바닥면에는 접속 단자(9006)를 가진다.
도 40의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트워치(등록 상표)로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가, 예를 들어 무선 통신이 가능한 헤드셋과 상호 통신함으로써, 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전을 할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 40의 (E) 내지 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 40의 (E)는 펼친 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 40의 (G)는 접은 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 40의 (F)는 도 40의 (E) 및 (G)에 나타낸 상태 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 뛰어나고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역을 가지므로 표시의 일람성(一覽性)이 뛰어나다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
AL: 배선, CL: 배선, GL: 배선, IRS: 부화소, PS: 부화소, RL: 배선, SL: 배선, SLB: 배선, SLG: 배선, SLR: 배선, 10: 표시 장치, 11: 표시부, 12: 구동 회로부, 13: 구동 회로부, 21B: 부화소, 21G: 부화소, 21R: 부화소, 21: 화소, 30: 화소, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 100G: 표시 장치, 100H: 표시 장치, 100J: 표시 장치, 100K: 표시 장치, 100L: 표시 장치, 100: 표시 장치, 101: 층, 110a: 부화소, 110b: 부화소, 110c: 부화소, 110d: 부화소, 110: 화소, 111a: 도전층, 111b: 도전층, 111c: 도전층, 111d: 도전층, 112a: 도전층, 112b: 도전층, 112c: 도전층, 112d: 도전층, 113A: 제 1 층, 113a: 제 1 층, 113B: 제 2 층, 113b: 제 2 층, 113C: 제 3 층, 113c: 제 3 층, 113d: 제 5 층, 113: EL층, 114: 제 4 층, 115: 공통 전극, 117: 차광층, 118a: 희생층, 118A: 제 1 희생층, 118b: 희생층, 118B: 제 1 희생층, 118c: 희생층, 118C: 제 1 희생층, 118d: 희생층, 119a: 희생층, 119A: 제 2 희생층, 119b: 희생층, 119B: 제 2 희생층, 119c: 희생층, 119C: 제 2 희생층, 120: 기판, 122: 수지층, 123a: 도전층, 123b: 도전층, 123c: 도전층, 123: 도전층, 124a: 화소, 124b: 화소, 125A: 절연막, 125: 절연층, 126a: 도전층, 126b: 도전층, 126c: 도전층, 126d: 도전층, 127: 절연층, 128: 층, 129a: 도전층, 129b: 도전층, 129c: 도전층, 129d: 도전층, 129: 도전막, 130a: 발광 디바이스, 130b: 발광 디바이스, 130c: 발광 디바이스, 130d: 수광 디바이스, 131: 보호층, 132B: 착색층, 132G: 착색층, 132R: 착색층, 140: 접속부, 142: 접착층, 151: 기판, 152: 기판, 153: 절연층, 162: 표시부, 164: 회로, 165: 배선, 166: 도전층, 172: FPC, 173: IC, 190a: 레지스트 마스크, 190b: 레지스트 마스크, 190c: 레지스트 마스크, 190: 레지스트 마스크, 201: 트랜지스터, 204: 접속부, 205: 트랜지스터, 209: 트랜지스터, 210: 트랜지스터, 211: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 218: 절연층, 221: 도전층, 222a: 도전층, 222b: 도전층, 223: 도전층, 225: 절연층, 231i: 채널 형성 영역, 231n: 저저항 영역, 231: 반도체층, 240: 용량, 241: 도전층, 242: 접속층, 243: 절연층, 245: 도전층, 251: 도전층, 252: 도전층, 254: 절연층, 255a: 절연층, 255b: 절연층, 256: 플러그, 261: 절연층, 262: 절연층, 263: 절연층, 264: 절연층, 265: 절연층, 271: 플러그, 274a: 도전층, 274b: 도전층, 274: 플러그, 280: 표시 모듈, 281: 표시부, 282: 회로부, 283a: 화소 회로, 283: 화소 회로부, 284a: 화소, 284: 화소부, 285: 단자부, 286: 배선부, 290: FPC, 291: 기판, 292: 기판, 301A: 기판, 301B: 기판, 301: 기판, 310A: 트랜지스터, 310B: 트랜지스터, 310: 트랜지스터, 311: 도전층, 312: 저저항 영역, 313: 절연층, 314: 절연층, 315: 소자 분리층, 320: 트랜지스터, 321: 반도체층, 323: 절연층, 324: 도전층, 325: 도전층, 326: 절연층, 327: 도전층, 328: 절연층, 329: 절연층, 331: 기판, 332: 절연층, 335: 절연층, 336: 절연층, 341: 도전층, 342: 도전층, 343: 플러그, 344: 절연층, 345: 절연층, 346: 절연층, 347: 범프, 348: 접착층, 351: 기판, 352: 손가락, 353: 층, 355: 기능층, 357: 층, 359: 기판, 401: 기판, 410a: 트랜지스터, 410: 트랜지스터, 411i: 채널 형성 영역, 411n: 저저항 영역, 411: 반도체층, 412: 절연층, 413: 도전층, 414a: 도전층, 414b: 도전층, 415: 도전층, 416: 절연층, 421: 절연층, 422: 절연층, 423: 절연층, 426: 절연층, 431: 도전층, 450a: 트랜지스터, 450: 트랜지스터, 451: 반도체층, 452: 절연층, 453: 도전층, 454a: 도전층, 454b: 도전층, 455: 도전층, 500: 표시 장치, 501: 전극, 502: 전극, 512B_1: 발광 유닛, 512B_2: 발광 유닛, 512B_3: 발광 유닛, 512B_n: 발광 유닛, 512G_1: 발광 유닛, 512G_2: 발광 유닛, 512G_3: 발광 유닛, 512G_n: 발광 유닛, 512Q_1: 발광 유닛, 512Q_2: 발광 유닛, 512Q_3: 발광 유닛, 512Q_n: 발광 유닛, 512R_1: 발광 유닛, 512R_2: 발광 유닛, 512R_3: 발광 유닛, 512R_n: 발광 유닛, 512W: 발광 유닛, 521: 층, 522: 층, 523B: 발광층, 523G: 발광층, 523Q_1: 발광층, 523Q_2: 발광층, 523Q_3: 발광층, 523R: 발광층, 524: 층, 525: 층, 531: 전하 발생층, 540: 보호층, 545B: 착색층, 545G: 착색층, 545R: 착색층, 550B: 발광 디바이스, 550G: 발광 디바이스, 550R: 발광 디바이스, 550W: 발광 디바이스, 700A: 전자 기기, 700B: 전자 기기, 721: 하우징, 723: 장착부, 727: 이어폰부, 750: 이어폰, 751: 표시 패널, 753: 광학 부재, 756: 표시 영역, 757: 프레임, 758: 코 받침, 800A: 전자 기기, 800B: 전자 기기, 820: 표시부, 821: 하우징, 822: 통신부, 823: 장착부, 824: 제어부, 825: 촬상부, 827: 이어폰부, 832: 렌즈, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 9000: 하우징, 9001: 표시부, 9002: 카메라, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9103: 태블릿 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

Claims (20)

  1. 표시 장치로서,
    제 1 발광 디바이스 및 제 2 발광 디바이스를 가지고,
    상기 제 1 발광 디바이스는 제 1 도전층과, 상기 제 1 도전층 위의 제 2 도전층과, 상기 제 2 도전층 위의 제 1 발광층과, 상기 제 1 발광층 위의 공통 전극을 가지고,
    상기 제 2 발광 디바이스는 제 3 도전층과, 상기 제 3 도전층 위의 제 4 도전층과, 상기 제 4 도전층 위의 제 2 발광층과, 상기 제 2 발광층 위의 상기 공통 전극을 가지고,
    상기 제 2 도전층은 상기 제 1 도전층의 측면을 덮고,
    상기 제 4 도전층은 상기 제 3 도전층의 측면을 덮고,
    상기 제 1 발광층의 단부는 상기 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고,
    상기 제 2 발광층의 단부는 상기 제 4 도전층의 단부와 정렬되거나 실질적으로 정렬되는, 표시 장치.
  2. 제 1 항에 있어서,
    제 1 절연층을 가지고,
    상기 제 1 절연층은 상기 제 1 발광층, 상기 제 2 발광층, 상기 제 2 도전층, 및 상기 제 4 도전층 각각의 측면을 덮고,
    상기 공통 전극은 상기 제 1 절연층 위에 위치하는, 표시 장치.
  3. 제 2 항에 있어서,
    제 2 절연층을 가지고,
    상기 제 1 절연층은 무기 재료를 포함하고,
    상기 제 2 절연층은 유기 재료를 포함하며, 상기 제 1 절연층을 개재(介在)하여 상기 제 1 발광층 및 상기 제 2 발광층 각각의 측면과 중첩되는, 표시 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    제 1 층을 가지고,
    상기 제 1 층은 상기 제 1 발광층 위에 위치하고,
    단면에서 보았을 때 상기 제 1 층의 한쪽 단부는 상기 제 1 발광층의 단부 및 상기 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고 상기 제 1 층의 다른 쪽 단부는 상기 제 1 발광층 위에 위치하고,
    상기 제 1 절연층은 상기 제 1 층의 상면을 덮는, 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 1 층은 무기 절연층과 상기 무기 절연층 위의 도전층의 적층 구조를 가지는, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 발광 디바이스는 상기 제 1 발광층과 상기 공통 전극 사이에 공통층을 가지고,
    상기 제 2 발광 디바이스는 상기 제 2 발광층과 상기 공통 전극 사이에 상기 공통층을 가지고,
    상기 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지는, 표시 장치.
  7. 표시 장치로서,
    제 1 발광 디바이스 및 제 2 발광 디바이스를 가지고,
    상기 제 1 발광 디바이스는 제 1 도전층과, 상기 제 1 도전층 위의 제 2 도전층과, 상기 제 2 도전층 위의 제 1 EL층과, 상기 제 1 EL층 위의 공통 전극을 가지고,
    상기 제 2 발광 디바이스는 제 3 도전층과, 상기 제 3 도전층 위의 제 4 도전층과, 상기 제 4 도전층 위의 제 2 EL층과, 상기 제 2 EL층 위의 상기 공통 전극을 가지고,
    상기 제 1 EL층은 상기 제 2 도전층 위의 제 1 발광 유닛과, 상기 제 1 발광 유닛 위의 제 1 전하 발생층과, 상기 제 1 전하 발생층 위의 제 2 발광 유닛을 가지고,
    상기 제 2 EL층은 상기 제 4 도전층 위의 제 3 발광 유닛과, 상기 제 3 발광 유닛 위의 제 2 전하 발생층과, 상기 제 2 전하 발생층 위의 제 4 발광 유닛을 가지고,
    상기 제 2 도전층은 상기 제 1 도전층의 측면을 덮고,
    상기 제 4 도전층은 상기 제 3 도전층의 측면을 덮고,
    상기 제 1 EL층의 단부는 상기 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고,
    상기 제 2 EL층의 단부는 상기 제 4 도전층의 단부와 정렬되거나 실질적으로 정렬되는, 표시 장치.
  8. 제 7 항에 있어서,
    제 1 절연층을 가지고,
    상기 제 1 절연층은 상기 제 1 EL층, 상기 제 2 EL층, 상기 제 2 도전층, 및 상기 제 4 도전층 각각의 측면을 덮고,
    상기 공통 전극은 상기 제 1 절연층 위에 위치하는, 표시 장치.
  9. 제 8 항에 있어서,
    제 2 절연층을 가지고,
    상기 제 1 절연층은 무기 재료를 포함하고,
    상기 제 2 절연층은 유기 재료를 포함하며, 상기 제 1 절연층을 통하여 상기 제 1 EL층 및 상기 제 2 EL층 각각의 측면과 중첩되는, 표시 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    제 1 층을 가지고,
    상기 제 1 층은 상기 제 1 EL층 위에 위치하고,
    단면에서 보았을 때 상기 제 1 층의 한쪽 단부는 상기 제 1 EL층의 단부 및 상기 제 2 도전층의 단부와 정렬되거나 실질적으로 정렬되고 상기 제 1 층의 다른 쪽 단부는 상기 제 1 EL층 위에 위치하고,
    상기 제 1 절연층은 상기 제 1 층의 상면을 덮는, 표시 장치.
  11. 제 10 항에 있어서,
    상기 제 1 층은 무기 절연층과 상기 무기 절연층 위의 도전층의 적층 구조를 가지는, 표시 장치.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 발광 디바이스는 상기 제 1 EL층과 상기 공통 전극 사이에 공통층을 가지고,
    상기 제 2 발광 디바이스는 상기 제 2 EL층과 상기 공통 전극 사이에 상기 공통층을 가지고,
    상기 공통층은 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지는, 표시 장치.
  13. 표시 모듈로서,
    제 1 항 내지 제 12 항 중 어느 한 항에 기재된 표시 장치와,
    커넥터 및 집적 회로 중 적어도 한쪽을 가지는, 표시 모듈.
  14. 전자 기기로서,
    제 13 항에 기재된 표시 모듈과,
    하우징, 배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 가지는, 전자 기기.
  15. 표시 장치의 제작 방법으로서,
    절연 표면 위에 제 1 도전층 및 제 2 도전층을 각각 섬 형상으로 형성하고,
    상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 도전막을 형성하고,
    상기 제 1 도전막 위에 제 1 층을 형성하고,
    상기 제 1 층 위에 제 1 희생층을 형성하고,
    상기 제 1 층의 단부 및 상기 제 1 희생층의 단부가 상기 제 1 도전층의 단부보다 외측에 위치하며 상기 제 1 도전막에서 상기 제 2 도전층과 중첩되는 영역의 적어도 일부가 노출되도록 상기 제 1 층 및 상기 제 1 희생층을 가공하고,
    상기 제 1 희생층 위 및 상기 제 1 도전막 위에 제 2 층을 형성하고,
    상기 제 2 층 위에 제 2 희생층을 형성하고,
    상기 제 2 층의 단부 및 상기 제 2 희생층의 단부가 상기 제 2 도전층의 단부보다 외측에 위치하며 상기 제 1 희생층의 적어도 일부가 노출되도록 상기 제 2 층 및 상기 제 2 희생층을 가공하고,
    상기 제 1 희생층 및 상기 제 2 희생층을 하드 마스크로서 사용하여 상기 제 1 도전막을 가공함으로써, 상기 제 1 도전층과 상기 제 1 층 사이의 제 3 도전층, 및 상기 제 2 도전층과 상기 제 2 층 사이의 제 4 도전층을 형성하고,
    상기 제 1 층 및 상기 제 2 층의 적어도 일부가 노출되도록 상기 제 1 희생층 및 상기 제 2 희생층의 적어도 일부를 제거하고,
    상기 제 1 층 위 및 상기 제 2 층 위에 공통 전극을 형성하는, 표시 장치의 제작 방법.
  16. 제 15 항에 있어서,
    상기 제 3 도전층 및 상기 제 4 도전층을 형성한 후, 상기 공통 전극을 형성하기 전에, 적어도 상기 제 3 도전층의 측면, 상기 제 4 도전층의 측면, 상기 제 1 층의 측면, 상기 제 2 층의 측면, 상기 제 1 희생층의 측면 및 상면, 그리고 상기 제 2 희생층의 측면 및 상면을 덮는 제 1 절연막을 형성하고,
    상기 제 1 절연막을 가공함으로써, 단면에서 보았을 때 한쪽 단부가 상기 제 1 층 위에 위치하고 다른 쪽 단부가 상기 제 2 층 위에 위치하는 제 1 절연층을 형성하는, 표시 장치의 제작 방법.
  17. 제 16 항에 있어서,
    무기 재료를 사용하여 상기 제 1 절연막을 형성하고,
    상기 제 1 절연막을 형성한 후, 유기 재료를 사용하여 상기 제 1 절연막 위에 제 2 절연막을 형성하고,
    상기 제 2 절연막을 가공함으로써, 단면에서 보았을 때 한쪽 단부가 상기 제 1 층 위에 위치하고 다른 쪽 단부가 상기 제 2 층 위에 위치하는 제 2 절연층을 형성하는, 표시 장치의 제작 방법.
  18. 제 17 항에 있어서,
    상기 유기 재료로서 감광성 수지를 사용하는, 표시 장치의 제작 방법.
  19. 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 희생층의 적어도 일부를 제거하는 공정에 있어서, 단면에서 볼 보았을 때 한쪽 단부가 상기 제 1 층의 단부와 정렬되거나 실질적으로 정렬되고 다른 쪽 단부가 상기 제 1 층 위에 위치하도록 상기 제 1 희생층을 가공하는, 표시 장치의 제작 방법.
  20. 제 15 항 내지 제 19 항 중 어느 한 항에 있어서
    상기 공통 전극을 형성하기 전에, 상기 제 1 층 위 및 상기 제 2 층 위에 정공 주입층, 정공 수송층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 공통층으로서 형성하는, 표시 장치의 제작 방법.
KR1020237034375A 2021-03-12 2022-02-28 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 KR20230156376A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-040050 2021-03-12
JP2021040050 2021-03-12
PCT/IB2022/051717 WO2022189882A1 (ja) 2021-03-12 2022-02-28 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法

Publications (1)

Publication Number Publication Date
KR20230156376A true KR20230156376A (ko) 2023-11-14

Family

ID=83227463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237034375A KR20230156376A (ko) 2021-03-12 2022-02-28 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법

Country Status (5)

Country Link
US (1) US20240074224A1 (ko)
JP (1) JPWO2022189882A1 (ko)
KR (1) KR20230156376A (ko)
CN (1) CN117044400A (ko)
WO (1) WO2022189882A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218718A (ja) * 2009-03-13 2010-09-30 Seiko Epson Corp 表示装置および電子機器
JP6016407B2 (ja) * 2011-04-28 2016-10-26 キヤノン株式会社 有機ｅｌ表示装置の製造方法
KR102211967B1 (ko) * 2013-10-28 2021-02-05 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
KR102523344B1 (ko) * 2015-11-25 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102439873B1 (ko) * 2017-03-10 2022-09-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20200212336A1 (en) * 2018-12-27 2020-07-02 Lg Display Co., Ltd. Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
CN117044400A (zh) 2023-11-10
JPWO2022189882A1 (ko) 2022-09-15
WO2022189882A1 (ja) 2022-09-15
US20240074224A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
WO2022189882A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022185150A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022180482A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022185149A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022180468A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022189883A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022189878A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
US20240138204A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
US20240164169A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
US20240164168A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
US20240138223A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus
WO2022200914A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023281344A1 (ja) 表示装置
WO2022224080A1 (ja) 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
KR20240022622A (ko) 표시 장치
KR20240025544A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20240035500A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240050346A (ko) 표시 장치 및 전자 기기
KR20230146031A (ko) 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 및 전자 기기
KR20240032029A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20240035535A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240046321A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20240044453A (ko) 표시 장치 및 전자 기기
KR20240051139A (ko) 표시 장치의 제작 방법, 표시 장치, 표시 모듈, 및 전자 기기
KR20240037991A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법