KR20240010695A - 금속 산화물의 성막 방법 - Google Patents

금속 산화물의 성막 방법 Download PDF

Info

Publication number
KR20240010695A
KR20240010695A KR1020230087069A KR20230087069A KR20240010695A KR 20240010695 A KR20240010695 A KR 20240010695A KR 1020230087069 A KR1020230087069 A KR 1020230087069A KR 20230087069 A KR20230087069 A KR 20230087069A KR 20240010695 A KR20240010695 A KR 20240010695A
Authority
KR
South Korea
Prior art keywords
group
metal oxide
substituted
unsubstituted
insulator
Prior art date
Application number
KR1020230087069A
Other languages
English (en)
Inventor
슌페이 야마자키
šœ페이 야마자키
테츠야 카케하타
사치코 카와카미
후미토 이사카
유지 에기
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240010695A publication Critical patent/KR20240010695A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 신규 금속 산화물의 성막 방법을 제공한다.
분해 온도가 높은 전구체를 사용하고, 기판을 300도 이상 500도 이하로 가열하면서 금속 산화물을 성막한다. 또한 성막 중에, 산소를 포함하는 분위기에서, 불순물 제거 처리로서 플라스마 처리, 마이크로파 처리, 또는 가열 처리를 수행하는 것이 바람직하다. 불순물 제거 처리는 자외광을 조사하면서 수행하여도 좋다. 금속 산화물은 전구체의 도입과 산화제의 도입을 번갈아 반복적으로 수행함으로써 성막된다. 예를 들어 전구체의 도입을 5회 이상 10회 이하 수행할 때마다 불순물 제거 처리를 수행하는 것이 바람직하다.

Description

금속 산화물의 성막 방법{METHOD FOR FORMING METAL OXIDE}
본 발명의 일 형태는 금속 산화물의 성막 방법에 관한 것이다. 또한 본 발명의 일 형태는 상기 금속 산화물을 사용한 반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다. 또한 본 발명의 일 형태는 상기 금속 산화물을 가지는 트랜지스터 및 트랜지스터의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서), 입출력 장치(예를 들어 터치 패널), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치를 말하며 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함하는 회로, 그리고 이 회로를 가지는 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 가지는 칩, 패키지에 칩을 수납한 전자 부품은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기는 그 자체가 반도체 장치이고, 또한 각각이 반도체 장치를 가지는 경우가 있다.
절연 표면을 가지는 기판 위에 형성된 반도체 박막을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로(IC) 또는 표시 장치와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용 가능한 반도체 재료로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 외의 재료로서 산화물 반도체가 주목받고 있다.
산화물 반도체에서 단결정도 비정질도 아닌 CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(비특허문헌 1 및 비특허문헌 2 참조).
비특허문헌 1 및 비특허문헌 2에는 CAAC 구조를 가지는 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시(開示)되어 있다.
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
본 발명의 일 형태는 신규 금속 산화물 및 그 성막 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 미세한 크기의 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 온 전류가 큰 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 전기 특성이 양호한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신뢰성이 높은 트랜지스터 또는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 미세화 또는 고집적화가 가능한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 상기 반도체 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 과제 모두를 반드시 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재에서 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 1 공정과, 제 2 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 2 공정을 가지고, 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 것으로 나타내어지는 화합물이고, 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 제 1 화합물과는 다른 일반식으로 나타내어지는 화합물이고, 제 1 공정 및 제 2 공정 각각에서 체임버 내에 배치된 기판을 300℃ 이상 500℃ 이하로 가열하는 금속 산화물의 성막 방법이다.
[화학식 1]
일반식(G1) 내지 일반식(G3)에서, M은 갈륨(Ga), 알루미늄(Al), 또는 주석(Sn)을 나타내고, R1 내지 R3은 각각 독립적으로 수소(중수소를 포함함), 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고, m은 1 이상 3 이하의 정수를 나타내고, n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고, k는 1 또는 2를 나타낸다. m이 2 이상인 경우, 복수의 R1은 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. n이 2 이상인 경우, 복수의 R2는 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. k가 2인 경우, 복수의 R3은 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. In과 R1의 결합, M과 R2의 결합, Zn과 R3의 결합, 복수의 R1의 결합, 복수의 R2의 결합, 및 복수의 R3의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 임의의 결합이다.
일반식(G1) 내지 일반식(G3)에서, m, n, k 중 적어도 하나가 2 이상인 것이 바람직하다. m이 2인 경우, 2개의 R1은 서로 다른 것이 바람직하다. m이 3인 경우, 적어도 하나의 R1은 나머지 R1과 다른 것이 바람직하다. n이 2인 경우, 2개의 R2는 서로 다른 것이 바람직하다. n이 3 이상인 경우, 적어도 하나의 R2는 나머지 R2와 다른 것이 바람직하다. k가 2인 경우, 2개의 R3은 서로 다른 것이 바람직하다.
일반식(G1) 내지 일반식(G3)에서, R1 내지 R3은 각각 독립적으로 수소(중수소를 포함함), 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 페닐기, 치환 또는 비치환된 퓨란일기, 치환 또는 비치환된 싸이엔일기를 나타내는 것이 바람직하다.
제 1 화합물 및 제 2 화합물은 각각 25℃ 1기압의 조건에서 액체인 것이 바람직하다.
제 1 공정 및 제 2 공정 각각에서 기판을 400℃ 이상 450℃ 이하로 가열하는 것이 바람직하다.
제 1 공정 및 제 2 공정을 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 제 1 사이클을 여러 번 반복하는 것이 바람직하다. 예를 들어 제 1 사이클에서는 제 1 공정 및 제 2 공정 중 횟수가 적은 쪽 또는 양쪽을 5회 이상 10회 이하의 범위로 수행하는 것이 바람직하다.
본 발명의 일 형태의 금속 산화물의 성막 방법은 제 3 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 3 공정을 더 가져도 좋다. 제 3 화합물은 상술한 일반식(G1) 내지 일반식(G3) 중 제 1 화합물 및 제 2 화합물과는 다른 일반식으로 나타내어지는 화합물이다. 제 3 공정에서, 기판을 300℃ 이상 500℃ 이하로 가열한다. 제 3 화합물은 25℃ 1기압의 조건에서 액체인 것이 바람직하다. 제 3 공정에서, 기판을 400℃ 이상 450℃ 이하로 가열하는 것이 바람직하다. 제 1 공정, 제 2 공정, 및 제 3 공정을 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 제 1 사이클을 여러 번 반복하는 것이 바람직하다.
본 발명의 일 형태는 제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 1 공정과, 제 2 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 2 공정을 가지고, 제 1 화합물은 상술한 일반식(G1) 내지 일반식(G3) 중 어느 것으로 나타내어지는 화합물이고, 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 제 1 화합물과는 다른 일반식으로 나타내어지는 화합물이고, 제 1 공정 및 제 2 공정을 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 제 1 사이클을 여러 번 반복하는 금속 산화물의 성막 방법이다.
제 1 사이클에서는 제 1 공정 및 제 2 공정 중 횟수가 적은 쪽 또는 양쪽을 5회 이상 10회 이하의 범위로 수행하는 것이 바람직하다.
본 발명의 일 형태의 금속 산화물의 성막 방법은 제 3 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 3 공정을 가져도 좋다. 제 3 화합물은 상술한 일반식(G1) 내지 일반식(G3) 중 제 1 화합물 및 제 2 화합물과는 다른 일반식으로 나타내어지는 화합물이다. 제 1 사이클에서는 불순물 제거 처리를 수행하기 전에 제 3 공정을 1회 이상 수행한다.
본 발명의 일 형태는 제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 1 공정과, 제 2 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 2 공정을 가지고, 제 1 화합물은 상술한 일반식(G1) 내지 일반식(G3) 중 어느 것으로 나타내어지는 화합물이고, 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 제 1 화합물과는 다른 일반식으로 나타내어지는 화합물이고, 제 1 공정 및 제 2 공정을 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 제 1 사이클과는 다른 순서로 제 1 공정 및 제 2 공정을 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 2 사이클로 하여, 제 1 사이클과 제 2 사이클을 번갈아 여러 번 반복하는 금속 산화물의 성막 방법이다.
제 1 사이클에서는 제 1 공정 및 제 2 공정 중 횟수가 적은 쪽 또는 양쪽을 5회 이상 10회 이하의 범위로 수행하는 것이 바람직하다. 제 2 사이클에서는 제 1 공정 및 제 2 공정 중 횟수가 적은 쪽 또는 양쪽을 5회 이상 10회 이하의 범위로 수행하는 것이 바람직하다.
본 발명의 일 형태의 금속 산화물의 성막 방법은 제 3 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 3 공정을 가져도 좋다. 제 3 화합물은 상술한 일반식(G1) 내지 일반식(G3) 중 제 1 화합물 및 제 2 화합물과는 다른 일반식으로 나타내어지는 화합물이다. 제 1 사이클 및 제 2 사이클에서는 각각 불순물 제거 처리를 수행하기 전에 제 3 공정을 1회 이상 수행한다.
불순물 제거 처리로서 플라스마 처리를 수행하는 것이 바람직하다. 또한 불순물 제거 처리로서 마이크로파 처리를 수행하는 것이 바람직하다. 또한 불순물 제거 처리로서 300℃ 이상 500℃ 이하에서 가열 처리를 수행하는 것이 바람직하다. 불순물 제거 처리는 자외광을 조사하면서 수행하는 것이 바람직하다.
본 발명의 일 형태에 의하여 신규 금속 산화물 및 그 성막 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세한 크기의 트랜지스터를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 온 전류가 큰 트랜지스터를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 전기 특성이 양호한 트랜지스터를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신뢰성이 높은 트랜지스터 또는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 미세화 또는 고집적화가 가능한 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 상기 반도체 장치의 제작 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 명세서, 도면, 청구항의 기재에서 이들 외의 효과를 추출할 수 있다.
도 1의 (A) 내지 (E)는 금속 산화물의 성막 방법의 일례를 나타낸 단면도이다.
도 2의 (A) 내지 (D)는 금속 산화물의 일례를 나타낸 단면도이다.
도 3의 (A) 내지 (D)는 금속 산화물의 일례를 나타낸 단면도이다.
도 4의 (A) 내지 (C)는 금속 산화물의 원자수비의 범위의 일례를 나타낸 도면이다.
도 5의 (A) 내지 (D)는 금속 산화물의 성막 방법의 일례를 나타낸 단면도이다.
도 6의 (A) 내지 (C)는 금속 산화물의 성막 방법의 일례를 나타낸 단면도이다.
도 7은 성막 장치의 일례를 나타낸 상면도이다.
도 8의 (A) 및 (B)는 성막 장치의 일례를 나타낸 단면도이다.
도 9의 (A) 내지 (C)는 성막 장치의 일례를 나타낸 단면도이다.
도 10의 (A) 및 (B)는 금속 산화물의 성막 방법의 일례를 나타낸 도면이다.
도 11의 (A) 및 (B)는 금속 산화물의 성막 방법의 일례를 나타낸 도면이다.
도 12는 금속 산화물의 성막 방법의 일례를 나타낸 도면이다.
도 13의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 13의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 13의 (C)는 CAAC-IGZO막의 나노빔 전자선 회절 패턴을 설명하는 도면이다.
도 14의 (A) 및 (D)는 트랜지스터의 구성예를 나타낸 평면도이다. 도 14의 (B) 및 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 15의 (A) 내지 (F)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 16의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 17의 (A) 및 (D)는 트랜지스터의 구성예를 나타낸 평면도이다. 도 17의 (B) 및 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 18의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 19의 (A)는 트랜지스터의 구성예를 나타낸 평면도이다. 도 19의 (B) 내지 (D)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 20의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 22의 (A)는 기억 장치의 구성예를 나타낸 블록도이다. 도 22의 (B)는 기억 장치의 구성예를 나타낸 사시도이다.
도 23의 (A) 내지 (I)는 기억 장치의 구성예를 나타낸 회로도이다.
도 24는 기억 장치의 일례를 나타낸 단면도이다.
도 25의 (A) 및 (B)는 전자 부품의 일례를 나타낸 도면이다.
도 26의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다. 도 26의 (C) 내지 (E)는 대형 계산기의 일례를 나타낸 도면이다.
도 27은 우주용 기기의 일례를 나타낸 도면이다.
도 28은 데이터 센터에 적용 가능한 스토리지 시스템의 일례를 나타낸 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 쉽게 이해할 수 있다. 따라서 본 발명은 이하에 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한 아래에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에서 나타내는 각 구성의 위치, 크기, 및 범위 등은 이해를 용이하게 하기 위하여 실제의 위치, 크기, 및 범위 등을 나타내지 않는 경우가 있다. 그러므로 개시하는 발명은 반드시 도면에 개시된 위치, 크기, 및 범위 등에 한정되지 않는다. 예를 들어 실제의 제조 공정에서, 에칭 등의 처리에 의하여 층 또는 레지스트 마스크 등이 의도치 않게 감소되는 경우가 있지만, 이해를 용이하게 하기 위하여 도면에 반영하지 않는 경우가 있다.
또한 본 명세서 등에서 "제 1", "제 2"라는 서수사는 편의상 사용하는 것이며, 구성 요소의 개수 또는 구성 요소의 순서(예를 들어 공정 순서 또는 적층 순서)를 한정하는 것이 아니다. 또한 본 명세서의 어떤 부분에 있어서 구성 요소에 붙이는 서수사와 본 명세서의 다른 부분 또는 청구범위에 있어서 상기 구성 요소에 붙이는 서수사가 일치하지 않는 경우가 있다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
또한 트랜지스터는 반도체 소자의 일종이며, 전류 또는 전압을 증폭하는 기능, 및 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor) 및 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한 본 명세서 등에서 트랜지스터란, 게이트와 드레인과 소스를 포함하는 적어도 3개의 단자를 가지는 소자이다. 그리고 드레인(드레인 단자, 드레인 영역, 또는 드레인 전극)과 소스(소스 단자, 소스 영역, 또는 소스 전극) 사이에 채널이 형성되는 영역(채널 형성 영역이라고도 함)을 가지고, 채널 형성 영역을 통하여 소스와 드레인 사이에 전류를 흘릴 수 있는 것이다. 또한 본 명세서 등에서 채널 형성 영역이란, 전류가 주로 흐르는 영역을 말한다.
또한 "소스"와 "드레인"의 기능은 반대 극성의 트랜지스터를 사용하는 경우 또는 회로 동작에서 전류의 방향이 변화되는 경우 등에는 서로 바뀌는 경우가 있다. 그러므로 본 명세서에서는 "소스"와 "드레인"이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 반도체의 불순물이란, 예를 들어 반도체를 구성하는 주성분 이외를 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다. 불순물이 포함되면, 예를 들어 반도체의 결함 준위 밀도가 높아지거나 결정성이 저하되는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 산화물 반도체의 주성분 이외의 전이 금속 등이 있다. 구체적으로는 예를 들어 수소, 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 또한 물도 불순물로서 기능하는 경우가 있다. 또한 예를 들어 불순물의 혼입으로 인하여 산화물 반도체에 산소 결손(VO라고도 기재함)이 형성되는 경우가 있다.
또한 본 명세서 등에서 산화질화물이란, 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리킨다. 질화 산화물이란, 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
막에 포함되는 수소, 산소, 탄소, 질소 등의 원소의 함유량의 분석에는 예를 들어 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry) 또는 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용할 수 있다. 목적의 원소의 함유율이 높은(예를 들어 0.5atomic% 이상 또는 1atomic% 이상) 경우에는 XPS가 적합하다. 한편 목적의 원소의 함유율이 낮은(예를 들어 0.5atomic% 이하 또는 1atomic% 이하) 경우에는 SIMS가 적합하다. 원소의 함유량을 비교할 때에는 SIMS와 XPS의 양쪽의 분석 방법을 사용한 복합 해석을 수행하는 것이 더 바람직하다.
또한 본 명세서 등에서 "절연체"라는 용어를 절연막 또는 절연층으로 바꿔 말할 수 있다. 또한 "도전체"라는 용어를 도전막 또는 도전층이라고 바꿔 말할 수 있다. 또한 "반도체"라는 용어를 반도체막 또는 반도체층이라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 "평행"이란, 두 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행"이란, 2개의 직선이 -30° 이상 30° 이하의 각도로 배치되어 있는 상태를 말한다. 또한 "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직"이란, 2개의 직선이 60° 이상 120° 이하의 각도로 배치되어 있는 상태를 말한다.
본 명세서 등에서 "전기적으로 접속"에는 "어떠한 전기적 작용을 가지는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어 "어떠한 전기적 작용을 가지는 것"에는 전극 또는 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
본 명세서 등에서, 특별히 언급하지 않는 한 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)에 있을 때의 소스-드레인 간의 누설 전류를 말한다. 오프 상태란 특별히 언급하지 않는 한 n채널형 트랜지스터에서는 게이트와 소스 간의 전압(Vgs)이 문턱 전압(Vth)보다 낮은(p채널형 트랜지스터에서는 Vth보다 높은) 상태를 말한다.
본 명세서 등에서 상면 형상이란, 평면에서 보았을 때의 형상, 즉 위에서 보았을 형상을 말한다.
또한 본 명세서 등에서 테이퍼 형상이란, 구조의 측면의 적어도 일부가 기판면 또는 피형성면에 대하여 경사지도록 제공된 형상을 가리킨다. 예를 들어 경사진 측면과 기판면 또는 피형성면이 이루는 각(테이퍼 각이라고도 함)이 90° 미만인 영역을 가지는 것이 바람직하다. 또한 구조의 측면, 기판면, 및 피형성면은 반드시 완전히 평탄할 필요는 없고, 미소한 곡률을 가지는 대략 평면상 또는 미세한 요철을 가지는 대략 평면상이어도 좋다.
본 명세서 등에서, A는 B와 접한다고 기재된 경우, A의 적어도 일부가 B와 접한다. 그러므로 예를 들어 A는 B와 접한 영역을 가진다고 바꿔 말할 수 있다.
본 명세서 등에서, A는 B 위에 위치한다고 기재된 경우, A의 적어도 일부가 B 위에 위치한다. 그러므로 예를 들어 A는 B 위에 위치하는 영역을 가진다고 바꿔 말할 수 있다.
본 명세서 등에서, A는 B를 덮는다고 기재된 경우, A의 적어도 일부가 B를 덮는다. 그러므로 예를 들어 A는 B를 덮는 영역을 가진다고 바꿔 말할 수 있다.
본 명세서 등에서, A는 B와 중첩된다고 기재된 경우, A의 적어도 일부가 B와 중첩된다. 그러므로 예를 들어 A는 B와 중첩되는 영역을 가진다고 바꿔 말할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 금속 산화물 및 그 성막 방법에 대하여 도 1 내지 도 17을 사용하여 설명한다.
본 발명의 일 형태의 금속 산화물은 금속 산화물을 구성하는 원소의 종류, 조합, 조성 등에 따라, 반도체 재료, 절연성 재료, 및 도전성 재료 중 어느 것으로서 사용할 수 있다. 본 발명의 일 형태의 금속 산화물은 예를 들어 트랜지스터의 반도체층에 사용할 수 있다. 상기 금속 산화물을 산화물 반도체 또는 산화물이라고 부르는 경우도 있다.
본 발명의 일 형태의 금속 산화물의 성막 방법에서는 ALD(Atomic Layer Deposition)법을 사용하기 때문에 두께가 매우 얇은 막을 균일하게 형성할 수 있다. 그러므로 미세한 트랜지스터를 구성하는 금속 산화물의 성막에 적합하다.
본 발명의 일 형태의 금속 산화물의 성막 방법에서는 유기 전구체를 사용하는 것이 바람직하다. 유기 전구체는 무기 전구체에 비하여 성막 온도를 낮게 할 수 있다. 여기서 유기 전구체란, 구성 원소에 탄소를 포함하는 전구체이고, 무기 전구체란, 구성 원소에 탄소를 포함하지 않는 전구체이다.
한편으로, 유기 전구체를 사용하여 금속 산화물을 성막하는 경우, 막 중의 불순물 농도(예를 들어 수소 농도, 탄소 농도, 및 질소 농도 중 적어도 하나)가 높아질 우려가 있다. 또한 성막 후에 금속 산화물에 대하여 가열 처리를 수행하여도 막 중의 불순물을 충분히 제거하는 것은 어려운 경우가 있다.
그래서 본 발명의 일 형태의 금속 산화물의 성막 방법에서는 분해 온도가 높은 전구체를 사용하고 높은 온도에서 기판을 가열하면서 성막을 수행한다. 분해 온도가 높은 전구체를 사용함으로써 성막 공정 시의 기판 온도를 높게 할 수 있기 때문에 막 중의 불순물이 적은 막을 성막할 수 있다. 이에 의하여 전구체 등의 원료에 포함되는 수소가 금속 산화물 중에 혼입되는 것을 억제할 수 있다. 또한 전구체 등의 원료에 포함되는 탄소 및 질소 등이 금속 산화물 중에 혼입되는 것도 억제할 수 있다. 따라서 금속 산화물 중의 불순물 농도를 저감할 수 있다. 또한 결정성이 높은 금속 산화물을 성막할 수 있다. 한편으로 트랜지스터 또는 반도체 장치의 제작 공정에서의 최고 온도를 높일 정도의 고온 처리(예를 들어 700℃를 초과하는 처리)는 불필요하기 때문에, 생산성을 저하시키지 않고 불순물의 함유량이 적은 금속 산화물을 형성할 수 있다.
또한 본 발명의 일 형태의 금속 산화물의 성막 방법에서는, 성막 중에 간헐적으로, 산소를 포함하는 분위기에서, 불순물 제거 처리를 수행한다. 성막 중에 불순물 제거 처리를 수행함으로써 성막 후에 수행하는 경우에 비하여 막 중의 불순물의 제거를 더 확실하게 수행할 수 있다. 이에 의하여 전구체 등의 원료에 포함되는 수소가 금속 산화물 중에 잔존하는 것을 억제할 수 있다. 또한 전구체 등의 원료에 포함되는 탄소 및 질소 등이 금속 산화물 중에 잔존하는 것도 억제할 수 있다. 따라서 금속 산화물 중의 불순물 농도를 저감할 수 있다. 또한 금속 산화물의 결정성을 높일 수 있다.
이상으로부터, 본 발명의 일 형태의 금속 산화물의 성막 방법을 사용하여, 미세한 트랜지스터의 반도체층에 사용하는, 불순물의 함유량이 적은 금속 산화물을 형성할 수 있다. 또한 본 발명의 일 형태의 금속 산화물의 성막 방법을 사용하여, 미세한 트랜지스터의 반도체층에 사용하는, 결정성이 높은 금속 산화물을 형성할 수 있다. 이에 의하여 미세하며 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한 미세하며 신뢰성이 양호한 트랜지스터를 실현할 수 있다. 특히 CAAC 구조의 금속 산화물을 형성하는 것이 바람직하다.
또한 본 발명의 일 형태의 금속 산화물의 성막 방법에서는 무기 전구체를 사용하여도 좋다. 예를 들어 유기 전구체와 무기 전구체의 양쪽을 사용하여도 좋다. 본 발명의 일 형태의 금속 산화물의 성막 방법에서는 무기 전구체를 사용한 경우에도, 기판을 가열하면서의 성막 및 불순물 제거 처리 중 한쪽 또는 양쪽에 의하여, 원료 유래의 불순물이 금속 산화물 중에 잔존하는 것을 억제할 수 있다.
구체적으로는 본 발명의 일 형태는 제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 1 공정과, 제 2 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 2 공정을 가지는 금속 산화물의 성막 방법이다. 또한 제 3 화합물을 체임버 내에 공급하고 그 후 산화제를 체임버 내에 공급하는 제 3 공정을 가져도 좋다.
본 발명의 일 형태의 금속 산화물의 성막 방법에 있어서, 제 1 공정, 제 2 공정, 및 제 3 공정 각각에서 체임버 내에 배치된 기판을 300℃ 이상 500℃ 이하로 가열하는 것이 바람직하고, 400℃ 이상 450℃ 이하로 가열하는 것이 더 바람직하다. 또한 제 1 화합물 및 제 2 화합물 중 어느 분해 온도보다도 낮은 온도인 것이 바람직하다. 또한 제 3 화합물을 사용하는 경우에는 제 3 화합물의 분해 온도보다 낮은 온도인 것이 바람직하다.
본 발명의 일 형태의 금속 산화물의 성막 방법에 있어서, 제 1 공정 및 제 2 공정을 각각 1회 이상 수행한 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것이 바람직하다. 불순물 제거 처리는 금속 산화물 중에 포함된 불순물을 막 중에서 이탈시키는 처리이다. 불순물 제거 처리에서는 금속 산화물 중에 포함된 수소, 탄소, 및 질소 등을 막 중에서 이탈시키는 것이 바람직하다. 또한 불순물 제거 처리에서는 금속 산화물 중에 산소를 공급하는 것이 바람직하다. 이에 의하여 금속 산화물 중의 산소 결손(VO) 및 불순물을 저감할 수 있다. 산소 결손(VO) 및 불순물이 저감된 금속 산화물을 사용함으로써 트랜지스터의 전기 특성 및 신뢰성을 높일 수 있다.
불순물 제거 처리로서는 예를 들어 플라스마 처리, 마이크로파 처리, 및 가열 처리가 있다.
플라스마 처리 또는 마이크로파 처리를 수행할 때는 각각 기판의 온도를 실온(예를 들어 25℃) 이상, 100℃ 이상, 200℃ 이상, 300℃ 이상, 또는 400℃ 이상으로 하고, 또한 500℃ 이하 또는 450℃ 이하로 하는 것이 바람직하다. 또한 가열 처리의 온도는 100℃ 이상, 200℃ 이상, 300℃ 이상, 또는 400℃ 이상으로 하고, 또한 500℃ 이하 또는 450℃ 이하로 하는 것이 바람직하다.
불순물 제거 처리를 수행할 때의 온도는 특히 트랜지스터 또는 반도체 장치의 제작 공정에서의 최고 온도 이하의 온도로 함으로써, 생산성을 저하시키지 않고 금속 산화물 중의 불순물의 함유량을 저감할 수 있기 때문에 바람직하다. 예를 들어 본 발명의 일 형태의 금속 산화물이 사용되는 트랜지스터 또는 반도체 장치의 제작에서의 최고 온도를 500℃ 이하, 바람직하게는 450℃ 이하로 함으로써, 트랜지스터 또는 반도체 장치의 생산성을 높일 수 있다.
또한 불순물 제거 처리는 제 1 화합물 및 제 2 화합물 중 어느 분해 온도보다도 낮은 온도에서 수행하는 것이 바람직하다. 또한 제 3 화합물을 사용하는 경우에는 제 3 화합물의 분해 온도보다 낮은 온도에서 수행하는 것이 바람직하다. 또한 불순물 제거 처리는 500℃보다 높은 온도(예를 들어 500℃보다 높고 700℃ 이하)에서 수행하여도 좋다.
불순물 제거 처리는 광(예를 들어 자외광)을 조사하면서 수행하여도 좋다. 이에 의하여 불순물의 이탈의 촉진을 도모할 수 있다. 광원으로서는 레이저, 수은등 등을 들 수 있다. 예를 들어 광 여기에 의하여 산소 라디칼을 발생시켜 수소, 탄소, 또는 질소 등과 반응시킴으로써, 막 중의 불순물의 저감 및 결정화의 촉진을 도모할 수 있다. 광 조사를 수행함으로써 광 조사를 수행하지 않는 경우에 비하여 가열 온도를 낮게 하여도 불순물의 제거가 용이해질 경우가 있다.
또한 성막 중에 광을 조사하여도 좋다. 예를 들어 제 1 공정에서, 제 1 화합물을 체임버 내에 공급할 때 및 산화제를 체임버 내에 공급할 때 중 한쪽 또는 양쪽에서 금속 산화물의 피형성면에 광을 조사하여도 좋다. 제 2 공정 및 제 3 공정에 대해서도 마찬가지이다.
제 1 공정 및 제 2 공정을 각각 1회 이상 수행한 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 상기 제 1 사이클을 여러 번 반복하는 것이 바람직하다.
또는 제 1 공정 및 제 2 공정을 각각 1회 이상 수행한 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 하여, 제 1 사이클과는 다른 순서로 제 1 공정 및 제 2 공정을 각각 1회 이상 수행한 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 2 사이클로 하여, 제 1 사이클과 제 2 사이클을 번갈아 여러 번 반복하는 것이 바람직하다.
제 1 사이클 및 제 2 사이클에서는 각각 예를 들어 제 1 공정 및 제 2 공정 중 횟수가 적은 쪽 또는 양쪽을 5회 이상 10회 이하의 범위로 수행할 때마다 불순물 제거 처리를 수행하는 것이 바람직하다.
금속 산화물을 성막한 후에 불순물 제거 처리를 수행하는 것만으로는 불순물을 충분히 제거할 수 없는 경우가 있다. 성막 중에 간헐적으로(간격을 두고) 불순물 제거 처리를 도입함으로써, 금속 산화물 중의 불순물을 충분히 제거할 수 있다.
제 1 화합물, 제 2 화합물, 및 제 3 화합물은 각각 전구체라고 부를 수 있다. 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 것으로 나타내어지는 화합물이고, 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 제 1 화합물과는 다른 일반식으로 나타내어지는 화합물이고, 제 3 화합물은 일반식(G1) 내지 일반식(G3) 중 제 1 화합물 및 제 2 화합물과는 다른 일반식으로 나타내어지는 화합물이다.
즉 제 1 화합물 및 제 2 화합물의 조합으로서는 일반식(G1)으로 나타내어지는 화합물과 일반식(G2)으로 나타내어지는 화합물, 일반식(G1)으로 나타내어지는 화합물과 일반식(G3)으로 나타내어지는 화합물, 및 일반식(G2)으로 나타내어지는 화합물과 일반식(G3)으로 나타내어지는 화합물의 3가지가 있다.
또한 제 1 화합물, 제 2 화합물, 및 제 3 화합물은 어느 하나가 일반식(G1)으로 나타내어지는 화합물이고, 다른 하나가 일반식(G2)으로 나타내어지는 화합물이고, 나머지 하나가 일반식(G3)으로 나타내어지는 화합물이다.
[화학식 2]
일반식(G1) 내지 일반식(G3)에서, M은 갈륨(Ga), 알루미늄(Al), 또는 주석(Sn)을 나타내고, R1 내지 R3은 각각 독립적으로 수소(중수소를 포함함), 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고, m은 1 이상 3 이하의 정수를 나타내고, n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고, k는 1 또는 2를 나타낸다. m이 2 이상인 경우, 복수의 R1은 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. n이 2 이상인 경우, 복수의 R2는 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. k가 2인 경우, 복수의 R3은 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. In과 R1의 결합, M과 R2의 결합, Zn과 R3의 결합, 복수의 R1의 결합, 복수의 R2의 결합, 및 복수의 R3의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 임의의 결합이다.
일반식(G1) 내지 일반식(G3)에서, m, n, k 중 적어도 하나가 2 이상인 것이 바람직하다. m이 2인 경우, 2개의 R1은 서로 다른 것이 바람직하다. m이 3인 경우, 적어도 하나의 R1은 나머지 R1과 다른 것이 바람직하다. n이 2인 경우, 2개의 R2는 서로 다른 것이 바람직하다. n이 3 이상인 경우, 적어도 하나의 R2는 나머지 R2와 다른 것이 바람직하다. k가 2인 경우, 2개의 R3은 서로 다른 것이 바람직하다.
2개의 R1이 서로 다른 경우 및 복수의 R1 중 적어도 하나가 나머지 R1과 다른 경우, 성막 중에 체임버 내에서 발생하는 R1 유래의 기체, 구체적으로는 R1과 금속의 결합이 개열(開裂)되어 양성자가 부가된 화합물의 기체가 복수 종류가 되어 체임버 내에서 효율적으로 배제되기 때문에, 성막된 막의 순도를 향상시킬 수 있어 바람직하다. 또한 체임버 내에서의 가열로 인한 전구체의 분해를 방지하는 것이 가능해지기 때문에 바람직하다. R2 및 R3에 대해서도 같은 것을 말할 수 있다.
또한 일반식(G1) 내지 일반식(G3)에서, R1 내지 R3은 각각 독립적으로 수소(중수소를 포함함), 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 3 이상 20 이하의 아세틸아세톤기, 치환 또는 비치환된 페닐기, 치환 또는 비치환된 퓨란일기, 치환 또는 비치환된 싸이엔일기를 나타내는 것이 바람직하다.
탄소수 1 이상 8 이하의 알킬기로서는 예를 들어 메틸기, 에틸기, 프로필기, 아이소프로필기, 뷰틸기, sec-뷰틸기, 아이소뷰틸기, tert-뷰틸기, 펜틸기, 아이소펜틸기, sec-펜틸기, tert-펜틸기, 네오펜틸기, 헥실기, 아이소헥실기, 헵틸기, 옥틸기, 3-메틸펜틸기, 2-메틸펜틸기, 2-에틸뷰틸기, 1,2-다이메틸뷰틸기, 및 2,3-다이메틸뷰틸기가 있다.
탄소수 2 이상 8 이하의 알켄일기로서는 예를 들어 에텐일기, 1-프로펜일기, 알릴기, 1-부텐일기, 2-부텐일기, 3-부텐일기, sec-부텐일기, 아이소부텐일기, 1-펜텐일기, 2-펜텐일기, 3-펜텐일기, 4-펜텐일기, 아이소펜텐일기, 1-헥센일기, 2-헥센일기, 3-헥센일기, 4-헥센일기, 5-헥센일기, 1-헵텐일기, 2-헵텐일기, 3-헵텐일기, 4-헵텐일기, 5-헵텐일기, 6-헵텐일기, 1-옥텐일기, 2-옥텐일기, 3-옥텐일기, 4-옥텐일기, 5-옥텐일기, 6-옥텐일기, 및 7-옥텐일기가 있다.
탄소수 2 이상 8 이하의 알카인일기로서는 예를 들어 에틴일기, 1-프로핀일기, 2-프로핀일기, 1-부티닐기, 2-부티닐기, 3-부티닐기, sec-부티닐기, 아이소부티닐기, 1-펜티닐기, 2-펜티닐기, 3-펜티닐기, 4-펜티닐기, 아이소펜티닐기, 1-헥시닐기, 2-헥시닐기, 3-헥시닐기, 4-헥시닐기, 5-헥시닐기, 1-헵티닐기, 2-헵티닐기, 3-헵티닐기, 4-헵티닐기, 5-헵티닐기, 6-헵티닐기, 1-옥티닐기, 2-옥티닐기, 3-옥티닐기, 4-옥티닐기, 5-옥티닐기, 6-옥티닐기, 및 7-옥티닐기가 있다.
탄소수 3 이상 10 이하의 사이클로알킬기로서는 예를 들어 사이클로프로필기, 사이클로뷰틸기, 사이클로펜틸기, 사이클로헥실기, 1-메틸사이클로헥실기, 사이클로헵틸기, 1-아다만틸기, 및 2-아다만틸기가 있다.
탄소수 3 이상 10 이하의 사이클로알켄일기로서는 예를 들어 1-사이클로프로펜일기, 3-사이클로프로펜일기, 1-사이클로부텐일기, 3-사이클로부텐일기, 1-사이클로펜텐일기, 3-사이클로펜텐일기, 4-사이클로펜텐일기, 1-사이클로헥센일기, 3-사이클로헥센일기, 4-사이클로헥센일기, 1-메틸-2-사이클로헥센일기, 1-메틸-3-사이클로헥센일기, 1-메틸-4-사이클로헥센일기, 1-메틸-5-사이클로헥센일기, 1-사이클로헵텐일기, 3-사이클로헵텐일기, 4-사이클로헵텐일기, 및 5-사이클로헵텐일기가 있다.
탄소수 3 이상 10 이하의 사이클로알카인일기로서는 예를 들어 사이클로프로핀일기, 사이클로부티닐기, 3-사이클로펜티닐기, 4-사이클로펜티닐기, 3-사이클로헥시닐기, 4-사이클로헥시닐기, 3-사이클로헵티닐기, 4-사이클로헵티닐기, 및 5-사이클로헵티닐기가 있다.
탄소수 1 이상 6 이하의 알콕시기로서는 예를 들어 메톡시기, 에톡시기, 프로폭시기, 아이소프로폭시기, t-뷰톡시기, sec-뷰톡시기, 아이소뷰톡시기, 펜틸옥시기, 옥틸옥시기, 알릴옥시기, 사이클로헥실옥시기, 페녹시기, 및 벤질옥시기가 있다.
탄소수 1 이상 6 이하의 알킬설판일기로서는 예를 들어 메틸설판일기, 에틸설판일기가 있다.
탄소수 6 이상 30 이하의 아릴기로서는 예를 들어 페닐기, 바이페닐기, 나프틸기, 플루오렌일기, 및 페난트렌일기가 있다. 아릴기는 성막 후에 막 중에 잔류하지 않는 것이 바람직하다. 아릴기와 금속의 결합이 개열된 경우, 개열된 결합에 양성자가 결합된 화합물 중 비점이 낮은 쪽이 체임버 내에서 배출되기 쉬우므로 막 중에 잔류하기 어렵기 때문에 바람직하다. 상술한 아릴기의 구체적인 예 중에서도, 분자량이 가장 작아 비점이 낮은 것으로부터, 특히 페닐기를 사용하는 것이 바람직하다. 구체적으로는 페닐기와 금속의 결합이 개열되어 양성자가 결합되면 벤젠이 된다. 벤젠은 비점이 대기압하에서 78℃이며 체임버 내에서는 기체로서 존재하기 때문에 용이하게 배기된다.
탄소수 2 이상 30 이하이며 고리를 형성하는 원소가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수 종류인 헤테로아릴기로서는 예를 들어 퓨란일기, 벤조퓨란일기, 다이벤조퓨란일기, 싸이엔일기, 벤조싸이엔일기, 다이벤조싸이엔일기, 및 쿠마린 골격을 가지는 치환기가 있다. 헤테로아릴기는 성막 후에 막 중에 잔류하지 않는 것이 바람직하다. 헤테로아릴기와 금속의 결합이 개열된 경우, 개열된 결합에 양성자가 결합된 화합물 중 비점이 낮은 쪽이 체임버 내에서 배출되기 쉬우므로 막 중에 잔류하기 어렵기 때문에 바람직하다. 상술한 헤테로아릴기의 구체적인 예 중에서도, 분자량이 작아 비점이 낮은 것으로부터, 특히 퓨란일기 또는 싸이엔일기를 사용하는 것이 바람직하다.
상기 알킬기, 알켄일기, 알카인일기, 사이클로알킬기, 사이클로알켄일기, 사이클로알카인일기, 알콕시기, 알킬설판일기, 1,3-프로페인다이알데하이드기, 포스판일기, 아릴기, 및 헤테로아릴기에 대하여 치환기를 가지는 경우, 상기 치환기로서는 주석, 알루미늄, 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 탄소수 1 이상 4 이하의 알킬기, 탄소수 2 이상 4 이하의 알켄일기, 탄소수 2 이상 4 이하의 알카인일기, 탄소수 3 이상 10 이하의 사이클로알킬기, 탄소수 3 이상 6 이하의 사이클로알켄일기, 탄소수 3 이상 6 이하의 사이클로알카인일기, 탄소수 1 이상 4 이하의 알콕시기, 탄소수 1 이상 4 이하의 알킬설판일기, 1,3-프로페인다이알데하이드기, 탄소수 6 이상 13 이하의 아릴기, 및 탄소수 2 이상 13 이하이며 고리를 형성하는 원소가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수 종류인 헤테로아릴기를 들 수 있다. 이들의 구체적인 예는 상술한 바와 같다. 또한 복수의 치환기가 서로 결합되어 고리를 형성하여도 좋다. 상기 결합은 단일 결합, 이중 결합, 및 삼중 결합 중 임의의 결합이다.
일반식(G2)으로 나타내어지는 화합물로서는 예를 들어 일반식(G4) 내지 일반식(G6)으로 나타내어지는 화합물이 있다.
[화학식 3]
일반식(G4) 내지 일반식(G6)에서, R2는 수소(중수소를 포함함), 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고, p는 1 이상 3 이하의 정수를 나타내고, q는 1 이상 3 이하의 정수를 나타내고, r는 1 이상 4 이하의 정수를 나타낸다. 일반식(G4)에서, p가 2 이상인 경우, 복수의 R2는 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. 일반식(G5)에서, q가 2 이상인 경우, 복수의 R2는 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. 일반식(G6)에서, r가 2 이상인 경우, 복수의 R2는 같아도 좋고 달라도 좋고, 서로 결합되어 고리를 형성하여도 좋다. 복수의 R2의 결합, Ga와 R2의 결합, Al과 R2의 결합, 및 Sn과 R2의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 임의의 결합이다.
일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물은 질소를 포함하지 않는다. 질소는 금속 산화물을 구성하는 원소의 일례인 갈륨 등과 같은 3가이기 때문에, 금속 산화물 중에 의도치 않게 혼입되는 경우가 있다. 질소를 가지지 않는 화합물을 전구체에 사용하여 금속 산화물을 성막함으로써, 금속 산화물 중에 의도치 않게 질소가 혼입되는 것을 억제할 수 있다. 이에 의하여 금속 산화물 중의 불순물 농도를 저감할 수 있다.
일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물 중 상온 상압(예를 들어 25℃ 1기압)에서 액체인 화합물을 사용하는 것이 바람직하다. 또는 일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물 중 상온 상압에서 고체인 화합물을 사용하는 것이 바람직하다. 상온 상압에서 액체 또는 고체인 화합물은 상온 상압에서 기체인 화합물에 비하여 취급이 용이하기 때문에 바람직하다.
본 발명의 일 형태의 금속 산화물의 성막 방법에서는 고순도 재료를 사용하는 것이 바람직하다. 예를 들어 일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물에 있어서, 상기 화합물을 구성하는 금속 원소(In, Ga, Zn, Al, 또는 Sn)의 순도가 3N(99.9%) 이상인 것이 바람직하고, 4N(99.99%) 이상인 것이 더 바람직하고, 5N(99.999%) 이상인 것이 더욱 바람직하고, 6N(99.9999%) 이상인 것이 더더욱 바람직하다. 고순도 재료를 사용함으로써 금속 산화물 중의 불순물을 저감할 수 있다.
상기 일반식(G1)으로 나타내어지는 화합물의 구체적인 예로서는 구조식(101) 내지 구조식(197)으로 나타내어지는 화합물을 들 수 있다. 또한 상기 일반식(G2)으로 나타내어지는 화합물의 구체적인 예로서는 구조식(201) 내지 구조식(297), 구조식(301) 내지 구조식(411), 구조식(501) 내지 구조식(771)으로 나타내어지는 화합물을 들 수 있다. 또한 상기 일반식(G3)으로 나타내어지는 화합물의 구체적인 예로서는 구조식(801) 내지 구조식(864)으로 나타내어지는 화합물을 들 수 있다. 다만 본 발명은 이들에 한정되지 않는다.
[화학식 4]
[화학식 5]
[화학식 6]
[화학식 7]
[화학식 8]
[화학식 9]
[화학식 10]
[화학식 11]
[화학식 12]
[화학식 13]
[화학식 14]
[화학식 15]
[화학식 16]
[화학식 17]
[화학식 18]
[화학식 19]
[화학식 20]
[화학식 21]
[화학식 22]
[화학식 23]
[화학식 24]
[화학식 25]
[화학식 26]
[화학식 27]
[화학식 28]
[화학식 29]
[화학식 30]
[화학식 31]
[화학식 32]
[화학식 33]
[화학식 34]
<금속 산화물>
금속 산화물은 격자 결함을 가지는 경우가 있다. 격자 결함으로서는, 원자 공공, 이종 원자 등의 점결함, 전위(轉位) 등의 선결함, 결정립계 등의 면결함, 공극 등의 체적 결함이 있다. 또한 격자 결함이 생성되는 요인으로서는 구성 원소의 원자수의 비율의 차이(구성 원자의 과부족), 및 불순물 등이 있다.
금속 산화물을 트랜지스터의 반도체층에 사용하는 경우, 금속 산화물 중의 격자 결함은 캐리어가 생성되거나 포획되는 요인이 될 수 있다. 따라서, 격자 결함이 많은 금속 산화물을 트랜지스터의 반도체층에 사용하면, 상기 트랜지스터의 전기 특성이 불안정해질 우려가 있다. 따라서, 트랜지스터의 반도체층에 사용하는 금속 산화물은 격자 결함이 적은 것이 바람직하다.
금속 산화물을 사용한 트랜지스터는 특히 금속 산화물 중의 채널 형성 영역에 산소 결손(VO) 및 불순물이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 저하되는 경우가 있다. 또한 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하 VOH라고 부르는 경우가 있음)을 형성하고, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 금속 산화물 중의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 따라서, 금속 산화물 중의 채널 형성 영역에서는 산소 결손 및 불순물은 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면 금속 산화물 중의 채널 형성 영역은 캐리어 농도가 저감되고 i형화(진성화) 또는 실질적으로 i형화되어 있는 것이 바람직하다.
금속 산화물 중에 존재하기 쉬운 격자 결함의 종류 및 격자 결함의 존재량은 금속 산화물의 구조 또는 금속 산화물의 성막 방법 등에 따라 다르다.
금속 산화물의 구조는 단결정 구조와, 그 이외의 구조(비단결정 구조)로 나누어진다. 비단결정의 구조로서는, 예를 들어 CAAC 구조, 다결정(polycrystalline) 구조, nc 구조, a-like(amorphous-like) 구조, 및 비정질 구조 등이 있다. a-like 구조는 nc 구조와 비정질 구조의 중간의 구조를 가진다. 또한 결정 구조의 분류에 대해서는 후술한다.
또한 a-like 구조를 가지는 금속 산화물 및 비정질 구조를 가지는 금속 산화물은 공동 또는 저밀도 영역을 가진다. 즉 a-like 구조를 가지는 금속 산화물 및 비정질 구조를 가지는 금속 산화물은 nc 구조를 가지는 금속 산화물 및 CAAC 구조를 가지는 금속 산화물보다 결정성이 낮다. 또한 a-like 구조를 가지는 금속 산화물은 nc 구조를 가지는 금속 산화물 및 CAAC 구조를 가지는 금속 산화물보다 금속 산화물 중의 수소 농도가 높다. 따라서, a-like 구조를 가지는 금속 산화물 및 비정질 구조를 가지는 금속 산화물에서는 격자 결함이 생성되기 쉽다.
따라서, 트랜지스터의 반도체층에는 결정성이 높은 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, CAAC 구조를 가지는 금속 산화물 또는 단결정 구조의 금속 산화물을 사용하는 것이 바람직하다. 상기 금속 산화물을 트랜지스터에 사용함으로써, 전기 특성이 양호한 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 트랜지스터의 채널 형성 영역에는, 상기 트랜지스터의 온 전류가 커지는 금속 산화물을 사용하는 것이 바람직하다. 상기 트랜지스터의 온 전류를 크게 하기 위해서는, 상기 트랜지스터에 사용하는 금속 산화물의 이동도를 높이는 것이 좋다. 금속 산화물의 이동도를 높이기 위해서는 캐리어(n채널형 트랜지스터의 경우에는 전자)의 전송(傳送)을 향상시키거나, 또는 캐리어의 전송에 기여하는 산란 인자를 저감시킬 필요가 있다. 또한 캐리어는 채널 형성 영역을 통하여 소스로부터 드레인으로 흐른다. 따라서, 캐리어가 채널 길이 방향으로 흐르기 쉬운 채널 형성 영역을 제공함으로써, 트랜지스터의 온 전류를 크게 할 수 있다.
여기서 채널 형성 영역을 포함하는 금속 산화물에 결정성이 높은 금속 산화물을 사용하는 것이 바람직하다. 또한 상기 결정은 복수의 층(예를 들어 제 1 층과, 제 2 층과, 제 3 층)이 적층된 결정 구조를 가지는 것이 바람직하다. 즉 상기 결정은 층상의 결정 구조(층상 결정, 층상 구조라고도 함)를 가진다. 이때 상기 결정의 c축의 방향은 복수의 층이 적층되는 방향이 된다. 상기 결정을 가지는 금속 산화물에는 예를 들어 단결정 산화물 반도체, CAAC-OS(c-axis aligned crystalline oxide semiconductor) 등이 포함된다.
또한 상기 결정의 c축을 금속 산화물의 피형성면 또는 막 표면에 대한 법선 방향으로 배향하는 것이 바람직하다. 이로써 복수의 층은 금속 산화물의 피형성면 또는 막 표면에 대하여 평행 또는 실질적으로 평행하게 배치된다. 즉 복수의 층은 채널 길이 방향으로 전개된다.
예를 들어 상기와 같은 3층의 층상의 결정 구조는 이하와 같은 구조가 된다. 제 1 층은 상기 제 1 층이 가지는 금속이 중심에 존재하는 산소의 팔면체형의 원자의 배위 구조를 가진다. 또한 제 2 층은 상기 제 2 층이 가지는 금속이 중심에 존재하는 산소의 삼각 쌍뿔형 또는 사면체형의 원자의 배위 구조를 가진다. 또한 제 3 층은 상기 제 3 층이 가지는 금속이 중심에 존재하는 산소의 삼각 쌍뿔형 또는 사면체형의 원자의 배위 구조를 가진다.
상기 결정의 결정 구조로서, 예를 들어 YbFe2O4형 구조, Yb2Fe3O7형 구조, 이들의 변형 구조 등이 있다.
또한 제 1 층 내지 제 3 층은 각각 하나의 금속 원소 또는 원자가가 같은 복수의 금속 원소와, 산소로 구성되는 것이 바람직하다. 또한 제 1 층을 구성하는 하나 또는 복수의 금속 원소의 원자가와, 제 2 층을 구성하는 하나 또는 복수의 금속 원소의 원자가는 같은 것이 바람직하다. 또한 제 1 층과 제 2 층은 같은 금속 원소를 가져도 좋다. 또한 제 1 층을 구성하는 하나 또는 복수의 금속 원소의 원자가와, 제 3 층을 구성하는 하나 또는 복수의 금속 원소의 원자가는 상이한 것이 바람직하다.
상기 구성으로 함으로써 금속 산화물의 결정성이 향상되어, 상기 금속 산화물의 이동도를 높일 수 있다. 따라서, 상기 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써 트랜지스터의 온 전류가 커져, 상기 트랜지스터의 전기 특성을 향상시킬 수 있다.
본 발명의 일 형태의 금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 인듐 또는 아연의 원자가와 같은 원자가를 가지는 금속 원소를 적어도 하나 포함하는 것이 바람직하다. 상기 금속 원소로서 예를 들어 갈륨, 알루미늄, 주석이 있다. 또한 이트륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 칼슘, 코발트 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
여기서는, 금속 산화물이 인듐(In), 원소 M, 및 아연(Zn)을 가지는 In-M-Zn 산화물인 경우를 생각한다. 또한 원소 M은 알루미늄, 갈륨, 또는 주석으로 한다. 원소 M에 적용할 수 있는 그 외의 원소로서는 이트륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 칼슘, 코발트 등이 있다. 다만 원소 M으로서 상술한 원소를 복수로 조합하여도 되는 경우가 있다.
본 발명의 일 형태의 금속 산화물로서는 예를 들어 인듐 아연 산화물(In-Zn 산화물), 인듐 주석 산화물(In-Sn 산화물), 인듐 갈륨 산화물(In-Ga 산화물), 인듐 갈륨 알루미늄 산화물(In-Ga-Al 산화물), 인듐 갈륨 주석 산화물(In-Ga-Sn 산화물), 갈륨 아연 산화물(Ga-Zn 산화물, GZO라고도 기재함), 알루미늄 아연 산화물(Al-Zn 산화물), 인듐 알루미늄 아연 산화물(In-Al-Zn 산화물, IAZO라고도 기재함), 인듐 주석 아연 산화물(In-Sn-Zn 산화물, ITZO(등록 상표)라고도 기재함), 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 기재함), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물, IGZTO라고도 기재함), 인듐 갈륨 알루미늄 아연 산화물(In-Ga-Al-Zn 산화물, IGAZO, IGZAO, 또는 IAGZO라고도 기재함)이 있다.
본 실시형태에서는 금속 산화물로서 In-Ga-Zn 산화물을 예로 들어 설명하는 경우가 있다.
상기 층상의 결정 구조를 가지는 금속 산화물을 형성하기 위해서는 한 층씩 원자를 퇴적하는 것이 바람직하다. 본 발명의 일 형태의 금속 산화물의 성막 방법에서는 ALD법을 사용하기 때문에 상기 층상의 결정 구조를 가지는 금속 산화물을 형성하는 것이 용이하다.
ALD법으로서는 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD(Thermal ALD)법, 및 플라스마 여기된 반응제를 사용하는 플라스마 ALD(PEALD: Plasma Enhanced ALD)법 등을 들 수 있다.
ALD법은 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇은 막의 성막이 가능한 것, 종횡비가 높은 구조에 대한 성막이 가능한 것, 핀홀 등의 결함이 적은 막의 성막이 가능한 것, 피복성이 우수한 성막이 가능한 것, 및 낮은 온도에서의 성막이 가능한 것 등의 효과가 있다. 또한 PEALD법에서는 플라스마를 이용함으로써 더 낮은 온도에서의 성막이 가능하게 되어 바람직한 경우가 있다. 또한 ALD법에서 사용하는 전구체에는 탄소 또는 염소 등의 원소를 포함하는 것이 있다. 그러므로 ALD법으로 제공된 막에는, 다른 성막법으로 제공된 막에 비하여 탄소 또는 염소 등의 원소가 많이 포함되는 경우가 있다. 또한 이들 원소의 정량은 XPS 또는 SIMS를 사용하여 수행할 수 있다. 또한 본 발명의 일 형태의 금속 산화물의 성막 방법에서는 ALD법을 사용하는데, 성막 시의 기판 온도가 높은 조건의 채용 및 불순물 제거 처리의 실시 중 한쪽 또는 양쪽을 적용하기 때문에, 이들을 적용하지 않고 ALD법을 사용하는 경우에 비하여 막 중에 포함되는 탄소 및 염소의 양이 적은 경우가 있다.
ALD법은 타깃 등으로부터 방출되는 입자가 퇴적되는 성막 방법과는 달리, 피처리물의 표면에서의 반응에 의하여 막이 형성되는 성막 방법이다. 따라서 피처리물의 형상의 영향을 받기 어려워, 단차 피복성이 양호한 성막 방법이다. 특히 ALD법은 단차 피복성과 두께 균일성이 우수하기 때문에, 종횡비가 높은 개구부의 표면을 피복하는 경우 등에 적합하다. 다만 ALD법은 성막 속도가 비교적 느리기 때문에, 성막 속도가 빠른 CVD법 등의 다른 성막 방법과 조합하여 사용하는 것이 바람직한 경우도 있다.
ALD법에서는 원료 가스의 도입량에 따라 얻어지는 막의 조성을 제어할 수 있다. 예를 들어 ALD법에서는 원료 가스의 도입량, 도입 횟수(펄스 횟수라고도 함), 1펄스에 필요한 시간(펄스 시간이라고도 함) 등을 조절함으로써 임의의 조성의 막을 성막할 수 있다. 또한 예를 들어 ALD법에서는 성막하면서 원료 가스를 변화시킴으로써, 조성이 연속적으로 변화된 막을 성막할 수 있다. 원료 가스를 변화시키면서 성막하는 경우, 복수의 성막실을 사용하여 성막하는 경우와 비교하여 반송 및 압력 조정에 걸리는 시간이 불필요할 만큼 성막에 걸리는 시간을 단축할 수 있다. 따라서 반도체 장치의 생산성을 높일 수 있는 경우가 있다.
<금속 산화물을 가지는 트랜지스터>
이어서, 금속 산화물(산화물 반도체)을 트랜지스터에 사용하는 경우에 대하여 설명한다. 이하에서는 반도체층에 산화물 반도체를 사용한 트랜지스터를 OS 트랜지스터라고 기재하고, 반도체층에 실리콘을 사용한 트랜지스터를 Si 트랜지스터라고 기재하는 경우가 있다.
본 발명의 일 형태의 금속 산화물(산화물 반도체)을 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다. 또한 미세화 또는 고집적화된 트랜지스터를 실현할 수 있다. 예를 들어 채널 길이가 2nm 이상 30nm 이하의 트랜지스터를 제작할 수 있다.
트랜지스터의 채널 형성 영역에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 채널 형성 영역의 캐리어 농도는 1×1018cm-3 이하, 바람직하게는 1×1017cm-3 이하, 더 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더 바람직하게는 1×1011cm-3 이하, 더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는 산화물 반도체막 중의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 중의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 중의 불순물 농도를 저감하기 위해서는, 근접한 막 중의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 탄소, 질소 등이 있다. 또한 산화물 반도체 중의 불순물이란, 예를 들어 산화물 반도체를 구성하는 주성분 이외를 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이라고 할 수 있다.
또한 산화물 반도체의 밴드 갭은 실리콘의 밴드 갭(대표적으로는 1.1eV)보다 큰 것이 바람직하고, 바람직하게는 2eV 이상, 더 바람직하게는 2.5eV 이상, 더욱 바람직하게는 3.0eV 이상이다. 실리콘보다 밴드 갭이 큰 산화물 반도체를 사용함으로써 트랜지스터의 오프 전류(Ioff라고도 부름)를 저감할 수 있다.
또한 Si 트랜지스터에서는 트랜지스터의 미세화가 진행됨에 따라 단채널 효과(쇼트 채널 효과: Short Channel Effect: SCE라고도 함)가 발현한다. 그러므로 Si 트랜지스터는 미세화가 어렵다. 단채널 효과가 발현하는 요인의 하나로서 실리콘의 밴드 갭이 작은 것을 들 수 있다. 한편, OS 트랜지스터는 밴드 갭이 큰 반도체 재료인 산화물 반도체를 사용하기 때문에 단채널 효과를 억제할 수 있다. 바꿔 말하면 OS 트랜지스터는 단채널 효과가 없거나 단채널 효과가 매우 적은 트랜지스터이다.
또한 단채널 효과란 트랜지스터의 미세화(채널 길이의 축소)에 따라 현재화되는 전기 특성의 열화이다. 단채널 효과의 구체적인 예로서는 문턱 전압의 저하, 서브스레숄드 스윙값(S값이라고 표기하는 경우가 있음)의 증대, 누설 전류의 증대 등이 있다. 여기서 S값이란 드레인 전압을 일정하게 하여 드레인 전류를 한 자릿수 변화시키는 서브스레숄드 영역에서의 게이트 전압의 변화량을 말한다.
또한 단채널 효과에 대한 내성의 지표로서 특성 길이(Characteristic Length)가 널리 사용되고 있다. 특성 길이란, 채널 형성 영역의 퍼텐셜의 굴곡성의 지표이다. 특성 길이가 작을수록 퍼텐셜이 가파르게 상승되기 때문에 단채널 효과에 강하다고 할 수 있다.
OS 트랜지스터는 축적형 트랜지스터이고, Si 트랜지스터는 반전형 트랜지스터이다. 따라서 Si 트랜지스터에 비하여 OS 트랜지스터는 소스 영역-채널 형성 영역 사이의 특성 길이 및 드레인 영역-채널 형성 영역 사이의 특성 길이가 작다. 따라서 OS 트랜지스터는 Si 트랜지스터보다 단채널 효과에 강하다. 즉 채널 길이가 짧은 트랜지스터를 제작하고자 하는 경우에는, OS 트랜지스터가 Si 트랜지스터보다 적합하다.
채널 형성 영역이 i형 또는 실질적으로 i형이 될 때까지 산화물 반도체의 캐리어 농도를 낮춘 경우에도, 단채널 트랜지스터에서는 Conduction-Band-Lowering(CBL) 효과에 의하여 채널 형성 영역의 전도대 하단이 낮아지기 때문에, 소스 영역 또는 드레인 영역과 채널 형성 영역 사이의 전도대 하단의 에너지 차이는 0.1eV 이상 0.2eV 이하까지 작아질 가능성이 있다. 이에 의하여, OS 트랜지스터는 채널 형성 영역이 n-형 영역이 되고, 소스 영역 및 드레인 영역이 n+형 영역이 되는 n+/n-/n+의 축적형 junction-less 트랜지스터 구조 또는 n+/n-/n+의 축적형 non-junction 트랜지스터 구조를 가지는 것으로 간주할 수도 있다.
OS 트랜지스터를 상기 구조로 하면, 반도체 장치를 미세화 또는 고집적화한 경우에도 양호한 전기 특성을 얻을 수 있다. 예를 들어 OS 트랜지스터의 게이트 길이가 20nm 이하, 15nm 이하, 10nm 이하, 7nm 이하, 또는 6nm 이하이며, 1nm 이상, 3nm 이상, 또는 5nm 이상인 경우에도 양호한 전기 특성을 얻을 수 있다. 한편, Si 트랜지스터에서는 단채널 효과가 발현하기 때문에, 20nm 이하 또는 15nm 이하의 게이트 길이로 하기 어려운 경우가 있다. 따라서 OS 트랜지스터는 Si 트랜지스터에 비하여 채널 길이가 짧은 트랜지스터에 적합하게 사용할 수 있다. 또한 게이트 길이란, 트랜지스터 동작 시에 캐리어가 채널 형성 영역 내부를 이동하는 방향에서의 게이트 전극의 길이이다.
또한 OS 트랜지스터를 미세화함으로써 트랜지스터의 고주파 특성을 향상시킬 수 있다. 구체적으로는 트랜지스터의 차단 주파수를 향상시킬 수 있다. OS 트랜지스터의 게이트 길이가 상기 범위 내에 있는 경우, 예를 들어 실온 환경하에서 트랜지스터의 차단 주파수를 50GHz 이상, 바람직하게는 100GHz 이상, 더 바람직하게는 150GHz 이상으로 할 수 있다.
상술한 바와 같이 OS 트랜지스터는 Si 트랜지스터에 비하여 오프 전류가 작은 것, 채널 길이가 짧은 트랜지스터의 제작이 가능한 것 등의 우수한 효과를 가진다.
<금속 산화물 중의 불순물>
여기서, 금속 산화물(산화물 반도체) 중에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소의 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역에서의 탄소의 농도는 1×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 3×1019atoms/cm3 이하, 더욱 바람직하게는 1×1019atoms/cm3 이하, 더더욱 바람직하게는 3×1018atoms/cm3 이하, 나아가 더더욱 바람직하게는 1×1018atoms/cm3 이하로 한다. 또한 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역에서의 실리콘의 농도는 1×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 3×1019atoms/cm3 이하, 더욱 바람직하게는 1×1019atoms/cm3 이하, 더더욱 바람직하게는 3×1018atoms/cm3 이하, 나아가 더더욱 바람직하게는 1×1018atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 이 결과, 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역에서의 질소 농도는 1×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하, 더더욱 바람직하게는 1×1018atoms/cm3 이하, 나아가 더더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체의 채널 형성 영역에서의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역에서의 수소 농도는 1×1020atoms/cm3 미만, 바람직하게는 5×1019atoms/cm3 미만, 더 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체의 채널 형성 영역 중의 알칼리 금속 또는 알칼리 토금속의 농도는 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써 안정된 전기 특성을 부여할 수 있다.
<성막 방법>
다음으로, 본 발명의 일 형태의 금속 산화물의 성막 방법에 대하여 설명한다. 이하에서는 ALD법을 이용한 성막 장치(이하 ALD 장치라고도 함)를 사용하여 금속 산화물을 성막하는 방법에 대하여 설명한다.
ALD법을 이용한 성막 장치에서는, 반응을 위한 제 1 원료 가스(전구체, 금속 전구체라고 부르는 경우도 있음)와 제 2 원료 가스(반응제, 산화제, 비금속 전구체라고 부르는 경우도 있음)를 번갈아 체임버에 도입하고, 이들 원료 가스의 도입을 반복함으로써 성막을 수행한다. 또한 원료 가스의 도입의 전환은, 예를 들어 각각의 스위칭 밸브(고속 밸브라고 부르는 경우도 있음)를 전환하여 수행할 수 있다. 또한 원료 가스를 도입할 때, 질소(N2), 아르곤(Ar), 또는 헬륨(He) 등의 불활성 가스를 캐리어 가스로서 원료 가스와 함께 체임버에 도입하여도 좋다. 캐리어 가스를 사용함으로써, 원료 가스의 휘발성이 낮거나 또는 증기압이 낮은 경우에도 원료 가스가 배관 내부 및 밸브 내부에 흡착되는 것을 억제하여, 원료 가스를 체임버에 도입할 수 있게 된다. 또한 형성되는 막의 균일성도 향상되어 바람직하다.
상술한 3층의 층상의 결정 구조의 금속 산화물을 ALD법을 사용하여 성막하는 방법의 일례에 대하여 도 1의 (A) 내지 (E)를 사용하여 설명한다.
우선 제 1 단계로서, 도 1의 (A)에 나타낸 바와 같이, 전구체(11a)를 체임버에 도입하여, 기판(10)의 표면에 전구체(11a)를 흡착시킨다.
전구체(11a)로서는 상술한 일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물 중 어느 것을 사용한다.
여기서 도 1의 (A)에 나타낸 바와 같이, 전구체(11a)가 기판(10)의 표면에 흡착됨으로써 표면 화학 반응의 자기 정지 기구가 작용하므로, 기판(10) 위의 전구체(11a)의 층 위에 전구체(11a)가 더 흡착되지는 않는다. 또한 표면 화학 반응의 자기 정지 기구가 작용하는 기판 온도의 적정 범위를 ALD Window라고도 한다. ALD Window는 전구체의 온도 특성, 증기압, 분해 온도 등에 따라 결정된다.
다음으로 제 2 단계로서, 불활성 가스(예를 들어 아르곤, 헬륨, 또는 질소)를 체임버에 도입하여, 과잉의 전구체(11a) 및 반응 생성물 등을 체임버에서 배출한다. 제 2 단계는 퍼지(purge)라고도 불린다.
제 2 단계에서는 불활성 가스를 체임버에 도입하는 대신, 진공 배기를 수행하여 과잉의 전구체 및 반응 생성물 등을 체임버에서 배출하여도 좋다. 또한 본 명세서 등에서 진공 배기란, 적어도 대기압보다 낮은 압력(감압 상태)으로 배기하는 것을 가리킨다.
다음으로 제 3 단계로서, 도 1의 (B)에 나타낸 바와 같이, 반응제(12a)(예를 들어 산화제)를 체임버에 도입하여, 기판(10)의 표면에 흡착된 전구체(11a)와 반응시켜, 전구체(11a)를 구성하는 금속 원소를 기판(10)에 흡착시킨 채로 전구체(11a)에 포함되는 성분의 일부를 이탈시킨다. 이에 의하여, 전구체(11a)의 일부가 산화되어 형성된 산화물(13a)의 층이 기판(10)의 표면에 형성된다.
산화제로서는 오존(O3), 산소(O2), 물(H2O), 및 이들의 플라스마, 라디칼, 이온 등을 들 수 있다.
또한 플라스마 ALD법을 수행하는 경우에는, 산화제로서 산소를 계속 공급해 놓고, 제 3 단계에서 플라스마를 발생시켜도 좋다. 이에 의하여, 제 3 단계에서 산소 플라스마가 형성되어 반응제(12a)로서 기능한다. 이 경우, 제 3 단계 이외에서 상기 온도로 가열된 산소와 반응하지 않는 전구체(11a)를 사용하면 좋다.
다음으로 제 4 단계로서, 불활성 가스의 도입 또는 진공 배기에 의하여, 과잉의 반응제(12a) 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 1의 (C)에 나타낸 바와 같이, 전구체(11a)와는 다른 금속 원소를 가지는 전구체(11b)를 도입하여 제 1 단계와 같은 공정을 수행함으로써, 산화물(13a)의 층의 표면에 전구체(11b)를 흡착시킨다.
전구체(11b)로서는 상술한 일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물 중 전구체(11a)와는 다른 금속 원소를 가지는 화합물을 사용한다.
여기서 도 1의 (C)에 나타낸 바와 같이, 전구체(11b)가 산화물(13a)의 층에 흡착됨으로써 표면 화학 반응의 자기 정지 기구가 작용하므로, 기판(10) 위의 전구체(11b)의 층 위에 전구체(11b)가 더 흡착되지는 않는다.
다음으로 제 2 단계와 마찬가지로, 불활성 가스의 도입 또는 진공 배기에 의하여, 과잉의 전구체(11b) 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 1의 (D)에 나타낸 바와 같이, 반응제(12b)를 체임버에 도입하여 제 3 단계와 같은 공정을 수행한다. 이에 의하여, 전구체(11b)의 일부가 산화되어 형성된 산화물(13b)의 층이 산화물(13a)의 층 위에 형성된다.
반응제(12b)는 반응제(12a)와 같은 재료이어도 좋고, 다른 재료이어도 좋다.
다음으로 제 4 단계와 마찬가지로, 불활성 가스의 도입 또는 진공 배기에 의하여, 과잉의 반응제(12b) 및 반응 생성물 등을 체임버에서 배출한다.
또한 마찬가지로 제 1 단계 내지 제 4 단계를 수행하고, 산화물(13c)의 층을 산화물(13b)의 층 위에 형성한다. 산화물(13c)의 층을 형성할 때에는 상술한 일반식(G1) 내지 일반식(G3)으로 나타내어지는 화합물 중 전구체(11a) 및 전구체(11b)와는 다른 금속 원소를 가지는 화합물을 전구체로서 사용한다. 반응제는 반응제(12a, 12b) 중 한쪽 또는 양쪽과 같은 재료이어도 좋고, 어느 쪽과도 다른 재료이어도 좋다.
이와 같이, 산화물(13a) 내지 산화물(13c)을 형성하는 공정을 반복적으로 수행함으로써, 산화물(13a) 내지 산화물(13c)의 적층 구조(14)가 반복되는, 층상의 결정 구조의 금속 산화물을 형성할 수 있다(도 1의 (E)). 즉 제 1 단계 내지 제 4 단계를 한 세트로 하여 산화물의 층을 형성할 수 있고, 상기 세트를 반복함으로써 복수의 산화물의 층이 적층된 층상의 결정 구조를 형성할 수 있다.
층상의 결정 구조의 금속 산화물, 특히 CAAC 구조의 금속 산화물을 형성하는 데에 있어서, 도 1에 나타낸 공정은 기판을 가열하면서 수행하는 것이 바람직하다. 기판 온도를 300℃ 이상 500℃ 이하로 하는 것이 바람직하고, 400℃ 이상 450℃ 이하로 하는 것이 더 바람직하다. 또한 기판 온도는 사용하는 전구체의 어느 분해 온도보다도 낮은 온도로 하는 것이 바람직하다. 이로써 ALD법에 의한 성막 시에 사용하는 복수 종류의 전구체를 각각 분해시키지 않고 대상물(예를 들어 기판)에 흡착시킬 수 있다.
이러한 온도 범위에서 기판을 가열하면서 상기 성막을 수행함으로써, 제 1 단계 내지 제 4 단계의 각각에서, 전구체, 반응제 등에 포함되는 수소 또는 탄소 등의 불순물을 금속 산화물 중에서 제거할 수 있다. 예를 들어 금속 산화물 중의 탄소를 CO2, CO로서 방출시킬 수 있다. 또한 예를 들어 금속 산화물 중의 수소를 H2O로서 방출시킬 수 있다. 또한 상기 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 각 산화물의 층을 높은 질서성으로 배열할 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물, 특히 CAAC 구조의 금속 산화물을 형성할 수 있다.
또한 도 1의 (A)에서는 기판(10) 위에 전구체(11a)를 흡착시키는 구성을 예시하였지만 이에 한정되지 않는다. 예를 들어, 기판(10) 위에 절연막(산소, 질소, 실리콘, 알루미늄, 하프늄 등 중 하나 또는 복수를 가지는 절연막) 또는 도전막(텅스텐, 탄탈럼, 몰리브데넘, 지르코늄, 알루미늄, 타이타늄 등 중 하나 또는 복수를 가지는 도전막) 등을 제공하고, 그 위에 전구체(11a)를 흡착시켜도 좋다. 또는 기판(10) 위의, 절연막 및 도전막 등으로 형성된 구조물 위에 전구체(11a)를 흡착시켜도 좋다.
상기 온도 범위에서 기판을 가열하면서 성막을 수행하기 위하여, 상기 성막에 사용하는 전구체는 분해 온도가 지나치게 낮지 않은 것이 바람직하다. 한편 분해 온도가 지나치게 높으면, 취급이 어렵고 성막 시의 기판 온도를 매우 높게 할 필요가 있어 바람직하지 않다. 예를 들어 전구체의 분해 온도가 300℃보다 높고 700℃ 이하인 것이 바람직하고, 350℃ 이상 650℃ 이하인 것이 더 바람직하고, 400℃ 이상 600℃ 이하인 것이 더욱 바람직하다.
무기 전구체는 수소 및 탄소 등의 불순물이 적어, 성막되는 금속 산화물 중의 불순물 농도가 증가되는 것을 억제할 수 있다. 한편 무기 전구체는 유기 전구체에 비하여 분해 온도가 높다는 경향이 있다.
그래서 본 발명의 일 형태의 금속 산화물의 성막 방법에서는, 분해 온도가 상술한 범위의 유기 전구체를 사용하여, 기판을 가열하면서 성막하거나, 불순물 제거 처리를 수행하는 것 등에 의하여, 성막되는 금속 산화물 중의 불순물 농도의 증가를 억제하는 것을 도모한다.
불순물 제거 처리를 수행하는 빈도는 특별히 한정되지 않는다. 빈도가 높을수록 불순물의 제거가 용이해져 바람직하지만, 생산성이 낮아질 우려가 있다. 빈도가 낮을수록 금속 산화물의 성막 공정 시간을 단축할 수 있어 바람직하지만, 불순물을 충분히 제거할 수 없을 우려가 있다. 예를 들어 산화물(13a) 내지 산화물(13c)을 형성하는 공정을 반복적으로 수행하고, 산화물의 층을 복수 형성할 때마다 불순물 제거 처리를 수행하는 것이 바람직하다. 예를 들어 산화물(13a) 내지 산화물(13c) 중 어느 한 층을 형성할 때마다 불순물 제거 처리를 수행할 수도 있지만, 산화물의 층을 복수 형성할 때마다 또는 적층 구조(14)를 복수 형성할 때마다 불순물 제거 처리를 수행하면 공정이 간략화될 수 있어 더 바람직하다.
예를 들어 산화물의 층을 n층(n은 1 이상 100 이하의 정수, 바람직하게는 2 이상 50 이하의 정수, 더 바람직하게는 5 이상 30 이하의 정수) 형성할 때마다 불순물 제거 처리를 수행하여도 좋다. 예를 들어 산화물(13a, 13b, 13c, 13a, 13b)을 이 순서대로 형성하고 불순물 제거 처리를 수행하고, 산화물(13c, 13a, 13b, 13c, 13a)을 이 순서대로 형성하고 불순물 제거 처리를 수행하고, 산화물(13b, 13c, 13a, 13b, 13c)을 이 순서대로 형성하고 불순물 제거 처리를 수행하는 것을 반복함으로써, 금속 산화물을 형성할 수 있다.
또한 예를 들어, 적층 구조(14)를 m층(m은 1 이상 50 이하의 정수, 바람직하게는 2 이상 30 이하의 정수, 더 바람직하게는 5 이상 10 이하의 정수) 형성할 때마다 불순물 제거 처리를 수행하여도 좋다.
상술한 바와 같이, 불순물 제거 처리로서는 예를 들어 플라스마 처리, 마이크로파 처리, 및 가열 처리가 있다. 또한 불순물 제거 처리는 광을 조사하면서 수행하여도 좋다.
불순물 제거 처리를 수행하는 체임버는 제 1 단계 내지 제 4 단계를 수행하는 체임버와 같은 체임버이어도 좋고, 다른 체임버이어도 좋다. 즉 성막용 체임버와 불순물 제거 처리용 체임버가 같아도 좋고, 달라도 좋다.
플라스마 처리 또는 마이크로파 처리를 수행할 때는 각각 기판의 온도를 실온(예를 들어 25℃) 이상, 100℃ 이상, 200℃ 이상, 300℃ 이상, 또는 400℃ 이상으로 하고, 또한 500℃ 이하 또는 450℃ 이하로 하는 것이 바람직하다. 또한 가열 처리의 온도는 100℃ 이상, 200℃ 이상, 300℃ 이상, 또는 400℃ 이상으로 하고, 또한 500℃ 이하 또는 450℃ 이하로 하는 것이 바람직하다. 불순물 제거 처리를 수행할 때의 온도는 특히 트랜지스터 또는 반도체 장치의 제작 공정에서의 최고 온도 이하의 온도로 함으로써, 생산성을 저하시키지 않고 금속 산화물 중의 불순물의 함유량을 저감할 수 있기 때문에 바람직하다.
또한 상술한 제 3 단계에서 산소 플라스마를 사용하는 경우, 제 3 단계의 처리 시간을 길게 함으로써 불순물 제거 처리로서의 플라스마 처리를 겸할 수 있다. 예를 들어 제 3 단계의 처리 시간을 여러 번에 1번, 다른 번보다 길게 함으로써 불순물 제거 처리를 겸하는 공정으로 하여도 좋다.
여기서 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 포함한 장치를 사용한 처리를 가리킨다. 또한 본 명세서 등에서 마이크로파란, 300MHz 이상 300GHz 이하의 주파수를 가지는 전자기파를 가리키는 것으로 한다. 마이크로파 처리는 마이크로파 여기 고밀도 플라스마 처리라고도 할 수 있다.
마이크로파 처리에서는, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 가지는 마이크로파 처리 장치를 사용하는 것이 바람직하다. 여기서 마이크로파 처리 장치의 주파수는 300MHz 이상 300GHz 이하가 바람직하고, 2.4GHz 이상 2.5GHz 이하가 더 바람직하고, 예를 들어 2.45GHz로 할 수 있다. 고밀도 플라스마를 사용함으로써 고밀도의 산소 라디칼을 생성할 수 있다. 또한 마이크로파 처리 장치에서의 마이크로파를 인가하는 전원의 전력은 1000W 이상 10000W 이하가 바람직하고, 2000W 이상 5000W 이하가 더 바람직하다. 또한 마이크로파 처리 장치는 기판 측에 RF를 인가하는 전원을 가져도 좋다. 또한 기판 측에 RF를 인가함으로써, 고밀도 플라스마에 의하여 생성된 산소 이온을 막 중에 효율적으로 도입할 수 있다.
마이크로파 처리는 감압하에서 수행하는 것이 바람직하고, 압력은 10Pa 이상 1000Pa 이하가 바람직하고, 300Pa 이상 700Pa 이하가 더 바람직하다. 또한 처리 온도는 실온(25℃) 이상 750℃ 이하가 바람직하고, 300℃ 이상 500℃ 이하가 더 바람직하고, 400℃ 이상 450℃ 이하로 할 수 있다.
또한 마이크로파 처리 또는 플라스마 처리를 수행한 후에, 외기에 노출시키지 않고 연속하여 가열 처리를 수행하여도 좋다. 가열 처리의 온도는 예를 들어 100℃ 이상 750℃ 이하가 바람직하고, 300℃ 이상 500℃ 이하가 더 바람직하고, 400℃ 이상 450℃ 이하가 더욱 바람직하다.
마이크로파 처리는 예를 들어 산소 가스와 아르곤 가스를 사용하여 수행할 수 있다. 여기서 산소 유량비(O2/(O2+Ar))는 0%보다 크고 100% 이하로 한다. 바람직하게는 산소 유량비(O2/(O2+Ar))를 0%보다 크고 50% 이하로 한다. 더 바람직하게는 산소 유량비(O2/(O2+Ar))를 10% 이상 40% 이하로 한다. 더 바람직하게는 산소 유량비(O2/(O2+Ar))를 10% 이상 30% 이하로 한다.
또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 질소 가스와 산소 가스의 혼합 분위기에서 가열 처리를 수행하는 경우, 산소 가스를 20% 정도로 하는 것이 바람직하다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다. 또한 가열 처리는 초건조 공기(물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기)의 분위기에서 수행하여도 좋다.
가열 처리에서 사용하는 가스는 고순도화되어 있는 것이 바람직하다. 예를 들어 가열 처리에서 사용하는 가스에 포함되는 수분량은 1ppb 이하, 바람직하게는 0.1ppb 이하, 더 바람직하게는 0.05ppb 이하이다. 고순도화된 가스를 사용하여 가열 처리를 수행함으로써, 금속 산화물 중에 수분 등이 들어가는 것을 가능한 한 방지할 수 있다.
이와 같이 가열 처리를 수행함으로써, 금속 산화물에 포함되는 수소 또는 탄소 등의 불순물을 제거할 수 있다. 예를 들어 금속 산화물 중의 탄소를 CO2 및 CO로서 방출시키고, 금속 산화물 중의 수소를 H2O로서 방출시킬 수 있다. 또한 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 결정성을 향상시킬 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물, 특히 상기 CAAC 구조의 금속 산화물을 형성할 수 있다.
또한 금속 산화물의 성막 후(소정의 층수의 적층 구조(14)를 모두 형성한 후, 다른 재료 또는 다른 조성의 막을 형성하기 전)에 가열 처리를 수행하는 것이 바람직하다. 특히 상기 ALD법에 의한 성막 후에 외기에 노출시키지 않고 연속하여 가열 처리를 수행하는 것이 바람직하다. 상기 가열 처리는 100℃ 이상 500℃ 이하에서 수행하는 것이 바람직하고, 200℃ 이상 500℃ 이하가 더 바람직하고, 250℃ 이상 500℃ 이하가 더욱 바람직하고, 300℃ 이상 500℃ 이하가 더더욱 바람직하고, 350℃ 이상 450℃ 이하가 나아가 더더욱 바람직하고, 400℃ 이상 450℃ 이하가 특히 바람직하다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다.
이와 같이 가열 처리를 수행함으로써, 금속 산화물에 포함되는 수소 또는 탄소 등의 불순물을 제거할 수 있다. 예를 들어 금속 산화물 중의 탄소를 CO2 및 CO로서 방출시키고, 금속 산화물 중의 수소를 H2O로서 방출시킬 수 있다. 또한 상기 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 결정성을 향상시킬 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물, 특히 상기 CAAC 구조의 금속 산화물을 형성할 수 있다.
또한 금속 산화물의 성막 후에 플라스마 처리 또는 마이크로파 처리를 수행하여도 좋다.
또한 도 1에서는 산화물(13a) 내지 산화물(13c)의 적층 구조(14)가 반복되는 구조에 대하여 설명하였지만 본 발명은 이에 한정되는 것이 아니다. 예를 들어 단층, 2층, 또는 4층 이상의 산화물의 층이 반복적으로 형성되는 금속 산화물로 하여도 좋다. 또한 도 1에서는 산화물(13a), 산화물(13b), 산화물(13c)의 순서를 바꾸지 않고 반복적으로 적층되어 있었지만, 이에 한정되는 것이 아니다. 예를 들어 적층할 때마다 산화물(13a), 산화물(13b), 산화물(13c)의 순서를 바꿔도 좋다. 또한 막의 도중에서 산화물(13a), 산화물(13b), 산화물(13c)의 조성을 변경하여도 좋다. 또한 도 1에서는 산화물(13a), 산화물(13b), 산화물(13c)과 같이 상이한 산화물의 층이 인접되도록 제공되어 있지만 이에 한정되는 것이 아니다. 예를 들어 산화물(13a), 산화물(13a), 산화물(13b), 산화물(13b), 산화물(13c), 산화물(13c)과 같이, 같은 산화물의 층을 연속적으로 제공하는 구성으로 하여도 좋다.
또한 이후의 본 명세서의 기재에 있어서, 특별히 기재되지 않는 한, 반응제 또는 산화제로서 오존, 산소, 물을 사용하는 경우, 이들은 가스 상태 및 분자 상태에 한정되지 않고, 플라스마 상태, 라디칼 상태, 및 이온 상태의 것도 포함하는 것으로 한다. 플라스마 상태, 라디칼 상태, 또는 이온 상태의 산화제를 사용하여 성막하는 경우, 후술하는 라디칼 ALD 장치 또는 플라스마 ALD 장치를 사용하면 좋다.
전구체에 포함되는 탄소 또는 수소 등의 불순물을 제거하기 위해서는, 상기 전구체에 산화제를 충분히 반응시키는 것이 바람직하다. 예를 들어 산화제를 도입하는 펄스 시간을 길게 하면 좋다. 또는 산화제를 여러 번 도입하면 좋다. 산화제를 여러 번 도입하는 경우, 같은 종류의 산화제를 도입하여도 좋고, 상이한 종류의 산화제를 도입하여도 좋다. 예를 들어 제 1 산화제로서 물을 체임버에 도입한 후, 진공 배기를 수행하고, 제 2 산화제로서 수소를 포함하지 않는 오존 또는 산소를 체임버에 도입한 후에 진공 배기를 수행하여도 좋다.
또한 앞의 설명에서는, 제 1 원료 가스를 체임버에 도입한 후에 제 2 원료 가스를 체임버에 도입하는 예에 대하여 설명하였지만 본 발명은 이에 한정되지 않는다. 제 2 원료 가스를 체임버에 도입한 후에 제 1 원료 가스를 체임버에 도입하여도 좋다. 즉 우선, 제 3 단계 및 제 4 단계를 수행하고 나서, 제 1 단계, 제 2 단계, 제 3 단계, 및 제 4 단계를 수행하고, 이후 제 1 단계 내지 제 4 단계를 반복함으로써 성막을 수행하여도 좋다. 또한 상기 제 3 단계 및 제 4 단계를 여러 번 반복하고 나서 제 1 단계 내지 제 4 단계를 반복함으로써 성막을 수행하여도 좋다.
이러한 식으로, 제 1 단계 전에 제 3 단계 및 제 4 단계를 한 번씩 또는 여러 번 수행하면 체임버 내의 성막 분위기를 제어할 수 있기 때문에 바람직하다. 예를 들어 제 3 단계에서 산화제로서 O3 및 O2를 도입함으로써, 체임버 내를 산소 분위기로 할 수 있다. 체임버 내를 산소 분위기로 하여 성막을 하면, 형성되는 막 중의 산소 농도를 높일 수 있어 바람직하다. 또한 상기 막의 하지가 되는 절연체 및 산화물에도 산소를 공급할 수 있다. 이러한 방법을 사용하여 형성된 반도체 장치는 특성이 양호하고 높은 신뢰성을 얻을 수 있다. 또한 예를 들어 제 3 단계에서 산화제로서 물을 도입함으로써, 피형성면에 친수기를 형성할 수 있다. 이로써 전구체의 흡착성을 더 향상시킬 수 있다.
또한 제 1 단계 및 제 2 단계 후에, 제 3 단계에서의 제 2 원료 가스의 도입과 제 4 단계에서의 진공 배기 또는 불활성 가스의 도입을 여러 번 반복하여도 좋다. 즉 제 1 단계, 제 2 단계, 제 3 단계, 제 4 단계, 제 3 단계, 제 4 단계의 순서처럼 제 3 단계와 제 4 단계를 반복하여 수행한 후에 제 1 단계 및 제 2 단계를 수행하여도 좋다.
예를 들어 제 3 단계에서 산화제로서 O3 및 O2를 도입하고, 제 4 단계에서 불활성 가스의 도입을 수행하고, 이 공정을 여러 번 반복하여도 좋다. 또한 제 3 단계와 제 4 단계를 반복하는 경우, 반드시 같은 종류의 원료 가스의 도입을 반복할 필요는 없다. 예를 들어 첫 번째 제 3 단계에서 산화제로서 H2O를 사용하고, 두 번째 이후의 제 3 단계에서 산화제로서 O3을 사용하여도 좋다.
이러한 식으로, 체임버 내에서 산화제의 도입과 불활성 가스의 도입(또는 진공 배기)을 단시간에 여러 번 반복함으로써, 기판 표면에 흡착된 전구체에서 불필요한 수소 원자, 탄소 원자 등을 더 확실하게 제거하여 체임버 외에 배제할 수 있다. 또한 산화제의 종류를 2종류로 늘림으로써, 기판 표면에 흡착된 전구체에서 불필요한 수소 원자, 탄소 원자 등을 더 많이 제거할 수 있다. 이와 같이, 성막 중에 수소 원자, 탄소 원자 등이 막 중으로 들어가지 않도록 함으로써, 형성된 막에 포함되는 물, 수소 등을 저감할 수 있다.
이와 같은 방법을 사용함으로써, TDS 분석에서 100℃ 이상 700℃ 이하 또는 100℃ 이상 500℃ 이하의 표면 온도의 범위에서, 물 분자의 이탈량이 1.0×1013molecule/cm2 이상 1.0×1016molecule/cm2 이하, 더 바람직하게는 1.0×1013molecule/cm2 이상 3.0×1015molecule/cm2 이하인 막을 형성할 수 있다.
ALD법은 열 에너지를 사용하여 전구체 및 반응제를 반응시켜 수행하는 성막 방법이다. 전구체 및 반응제의 반응에 필요한 온도는 이들의 온도 특성, 증기압, 분해 온도 등에 따라 결정되지만, 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 600℃ 이하, 더 바람직하게는 300℃ 이상 600℃ 이하이다.
또한 상기 전구체 및 반응제의 반응에 더하여, 제 3 원료 가스로서 플라스마 여기된 반응제도 체임버에 도입함으로써 처리를 수행하는 ALD법을 플라스마 ALD법이라고 부르는 경우가 있다. 이 경우, 제 3 원료 가스의 도입부에는 플라스마 생성 장치가 제공된다. 플라스마의 생성에는 유도 결합 플라스마(Inductively Coupled Plasma: ICP)를 사용할 수 있다. 이에 대하여, 전구체 및 반응제의 반응을 열 에너지를 사용하여 수행하는 ALD법을 열 ALD법이라고 부르는 경우가 있다.
플라스마 ALD법에서는, 제 3 단계에서 플라스마 여기된 반응제를 도입함으로써 성막을 수행한다. 또는 제 1 단계 내지 제 4 단계를 반복하여 수행하는 것과 동시에, 플라스마 여기된 반응제(제 2 반응제)를 도입함으로써 성막을 수행한다. 이 경우, 제 3 단계에서 도입되는 반응제를 제 1 반응제라고 부른다. 플라스마 ALD법에서 제 3 원료 가스로서 사용하는 제 2 반응제에는 상기 산화제와 같은 재료를 사용할 수 있다. 즉 제 2 반응제로서, 플라스마 여기된 오존, 산소, 및 물을 사용할 수 있다.
또한 제 2 반응제의 캐리어 가스로서, 아르곤(Ar), 헬륨(He), 또는 질소(N2)를 사용하여도 좋다. 아르곤, 헬륨, 또는 질소 등의 캐리어 가스를 사용함으로써, 플라스마의 방전이 용이해지고, 플라스마 여기된 제 2 반응제가 용이하게 생성되기 때문에 바람직하다. 또한 플라스마 ALD법을 사용하여 금속 산화막 등의 산화막을 형성하는 경우, 캐리어 가스로서 질소를 사용하면, 막 중에 질소가 혼입되어 원하는 막질을 얻을 수 없는 경우가 있다. 이 경우, 캐리어 가스로서 아르곤 또는 헬륨을 사용하는 것이 바람직하다.
ALD법에 의하여, 매우 얇은 막을 균일한 막 두께로 성막할 수 있다. 또한 요철을 가지는 면에 대해서도 표면 피복률이 높다.
또한 플라스마 ALD법에 의하여 성막함으로써, 열 ALD법에 비하여 더 낮은 온도에서의 성막이 가능하다. 플라스마 ALD법은 예를 들어 100℃ 이하에서도 성막 속도를 저하시키지 않고 성막할 수 있는 경우가 있다.
또한 플라스마 ALD법을 수행하는 경우에는, 유도 결합형 플라스마(ICP) 또는 전자 사이클로트론 공명 플라스마(ECR) 등의 플라스마원과 기판의 사이를 띄우고 플라스마를 발생시킴으로써, 플라스마 대미지를 억제할 수 있다.
<금속 산화물의 결정 중의 원자 배열>
여기서, 층상의 결정 구조의 금속 산화물이 In-M-Zn 산화물인 경우의, 결정 중의 원자 배열에 대하여 도 2의 (A) 내지 (D) 및 도 3의 (A) 내지 (D)를 사용하여 설명한다. 또한 도 2의 (B), (D), 도 3의 (B), 및 (D)에서는 원자를 공(원형)으로 나타내고, 금속 원자와 산소 원자의 결합을 선으로 나타내었다. 도 2의 (B), (D), 도 3의 (B), 및 (D)에서는 In-M-Zn 산화물의 결정 구조에서의 c축(c-axis) 방향을 화살표로 나타내었다. 또한 In-M-Zn 산화물의 결정 구조에서의 a-b면 방향은 도 2의 (B), (D), 도 3의 (B), 및 (D)에서 화살표로 나타낸 c축 방향에 대하여 수직인 방향이다.
도 2의 (A)는 구조체(50)에 형성된 In-M-Zn 산화물을 가지는 산화물(60)을 나타낸 도면이다. 여기서 구조체란, 트랜지스터 등의 반도체 장치를 구성하는 요소를 가리킨다. 구조체(50)에는 기판, 게이트 전극, 소스 전극, 및 드레인 전극 등의 도전체, 게이트 절연막, 층간 절연막, 하지 절연막 등의 절연체, 금속 산화물 또는 실리콘 등의 반도체 등이 포함된다. 도 2의 (A)에서는 구조체(50)의 피성막면이 기판(미도시)에 평행하게 배치되는 경우를 나타내었다.
도 2의 (B)는 도 2의 (A)에서의 산화물(60)의 일부인 영역(53)에서의 결정 중의 원자 배열을 나타낸 확대도이다. 여기서 도 2의 (A) 및 (B)에 나타낸 산화물(60)의 조성은 In:M:Zn=1:1:1[원자수비]이고, 결정 구조는 YbFe2O4형 구조로 한다. 또한 원소 M은 +3가의 금속 원소로 한다.
도 2의 (B)에 나타낸 바와 같이, 산화물(60)이 가지는 결정은 인듐(In)과 산소를 가지는 층(21), 원소 M과 산소를 가지는 층(31), 아연(Zn)과 산소를 가지는 층(41)이 순차적으로 반복적으로 적층되어 있다. 층(21), 층(31), 및 층(41)은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하게 배치되어 있다. 즉 산화물(60)의 a-b면은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하고, 산화물(60)의 c축은 구조체(50)의 피성막면의 법선 방향에 평행 또는 실질적으로 평행하다.
도 2의 (B)에 나타낸 바와 같이, 상기 결정이 가지는 층(21), 층(31), 층(41)의 각각이 하나의 금속 원소와 산소로 구성됨으로써 결정성 좋게 배열되고, 상기 금속 산화물의 이동도를 높일 수 있다.
또한 In:M:Zn=1:1:1[원자수비]의 In-M-Zn 산화물은 도 2의 (B)에 나타낸 구조에 한정되는 것이 아니다. 층(21), 층(31), 층(41)의 적층 순서가 변경되어도 좋다. 예를 들어 층(21), 층(41), 층(31)이 이 순서대로 반복적으로 적층되어도 좋다. 또는 층(21), 층(31), 층(41), 층(21), 층(41), 층(31)이 이 순서대로 반복적으로 적층되어도 좋다. 또한 층(31)의 원소 M의 일부가 아연으로 치환되어도 좋고, 층(41)의 아연의 일부가 원소 M으로 치환되어도 좋다.
상기에서는 조성이 In:M:Zn=1:1:1[원자수비]의 In-M-Zn 산화물을 형성하는 예를 나타내었지만, 조성식이 In(1+α)M(1-α)O3(ZnO)m(α는 0보다 크고 1보다 작은 실수이고, m은 양의 수임)으로 나타내어지는 결정성의 In-M-Zn 산화물은 마찬가지로 층상의 결정 구조를 가질 수 있다. 이 예로서, 도 2의 (C) 및 (D)를 사용하여 조성이 In:M:Zn=1:3:4[원자수비]의 In-M-Zn 산화물에 대하여 설명한다.
도 2의 (C)는 구조체(50)에 형성된 In-M-Zn 산화물을 가지는 산화물(62)을 나타낸 도면이다. 도 2의 (D)는 도 2의 (C)에서의 산화물(62)의 일부인 영역(54)에서의 결정 중의 원자 배열을 나타낸 확대도이다.
도 2의 (D)에 나타낸 바와 같이, 산화물(62)이 가지는 결정은 인듐(In)과 원소 M과 산소를 가지는 층(22), 아연(Zn)과 산소를 가지는 층(41), 및 원소 M과 산소를 가지는 층(31)을 가진다. 산화물(62)에서, 복수의 층은 층(22), 층(41), 층(31), 층(41)의 순서로 반복적으로 적층되어 있다. 층(22), 층(31), 및 층(41)은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하게 배치되어 있다. 즉 산화물(62)의 a-b면은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하고, 산화물(62)의 c축은 구조체(50)의 피성막면의 법선 방향에 평행 또는 실질적으로 평행하다.
또한 In:M:Zn=1:3:4[원자수비]의 In-M-Zn 산화물은 도 2의 (D)에 나타낸 구조에 한정되는 것이 아니고, In:M:Zn=1:3:4[원자수비]의 범위 내에서 구조가 변화되어도 좋다. 예를 들어, 층(22), 층(31), 층(41)의 적층 순서가 변경되어도 좋다. 또한 층(31)의 원소 M의 일부가 아연으로 치환되어도 좋고, 층(41)의 아연의 일부가 원소 M으로 치환되어도 좋다. 또한 층(22) 대신에 층(21) 또는 층(31)이 형성되어도 좋다.
또한 도 3의 (A)에 나타낸 바와 같이, 구조체(50) 위에 산화물(62)을 형성하고 그 위에 산화물(60)을 형성하는 적층 구조로 하여도 좋다. 여기서 도 3의 (B)는 도 3의 (A)에서의 산화물(62) 및 산화물(60)의 일부인 영역(56)에서의 결정 중의 원자 배열을 나타낸 확대도이다.
상술한 바와 같이, 산화물(62)은 In:M:Zn=1:3:4[원자수비]의 In-M-Zn 산화물이고, 산화물(60)은 In:M:Zn=1:1:1[원자수비]의 In-M-Zn 산화물이다. 즉 도 3의 (A)에 나타낸 산화물은 막의 도중에서 원자수비가 변화된 산화막이다. 또한 도 3의 (B)에 나타낸 바와 같이, 산화물(62)을 층상의 결정 구조로 함으로써, 산화물(62) 위의 산화물(60)의 결정성을 양호하게 할 수 있다.
또한 산화물(62) 및 산화물(60)은 도 3의 (B)에 나타낸 구조에 한정되는 것이 아니고, 상술한 바와 같이, 산화물(62) 및 산화물(60)의 구조를 변화시켜도 좋다. 또한 도 3의 (B)에서, 산화물(62)과 산화물(60)의 경계에 층(21)을 배치하였지만, 이에 한정되는 것이 아니다. 예를 들어, 산화물(62)과 산화물(60)의 경계에 층(22)이 형성되어 있어도 좋다.
상술한 바와 같이, ALD법에서는 종횡비가 높은 구조에 대한 성막이 가능하고, 구조체의 측면에 대해서도 높은 피복성으로 성막할 수 있다. ALD법을 사용함으로써, 피성막면의 방향에 상관없이 CAAC 구조 등의 결정성의 금속 산화물을 용이하게 형성할 수 있다. 예를 들어 구조체가 볼록 형상 또는 오목 형상을 가지는 경우에도, 구조체의 상면, 바닥면, 측면, 및 경사를 가지는 면에 대하여 높은 피복성으로 금속 산화물을 형성할 수 있다. 즉 각 피성막면에서 법선 방향으로 실질적으로 일정한 막 두께를 가지는 금속 산화물을 형성할 수 있다. 구조체의 상면, 바닥면, 측면, 및 경사를 가지는 면 각각에 형성된 금속 산화물에서, 최대 막 두께에 대한 최소 막 두께의 비율을 0.5 이상 1 이하, 바람직하게는 0.7 이상 1 이하, 더 바람직하게는 0.9 이상 1 이하로 할 수 있다. 이때 금속 산화물이 결정 구조를 가지는 경우, 그 c축은 각 피성막면의 법선 방향에 실질적으로 평행한 방향으로 배향된다. 즉 c축은 각 피성막면에 수직으로 배향된다.
여기서, 도 3의 (C)에서는 구조체(50)의 피성막면이 기판(미도시)에 수직으로 배치되고, 구조체(50)의 표면에 산화물(64)이 형성되는 경우를 나타내었다. 도 3의 (D)는 도 3의 (C)에서의 산화물(64)의 일부인 영역(58)의 확대도이다. 도 3의 (D)에서는 구조체(50)의 측면에 인듐(In)을 포함하는 층(21)과, 원소 M을 포함하는 층(31)과, 아연(Zn)을 포함하는 층(41)이 피성막면에 대하여 적층되어 있는 모습을 나타내었다. 인듐을 포함하는 층(21)은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하게 배치되고, 그 위에 원소 M을 포함하는 층(31)이 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하게 배치되고, 또한 그 위에 아연을 포함하는 층(41)이 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하게 배치되어 있다. 즉 산화물(60)의 a-b면은 구조체(50)의 피성막면에 평행 또는 실질적으로 평행하고, 산화물(60)의 c축은 구조체(50)의 피성막면의 법선 방향에 평행 또는 실질적으로 평행하다. 또한 도 3의 (C) 및 (D)에서는, In:M:Zn=1:1:1[원자수비]의 In-M-Zn 산화물의 예를 나타내었지만, 다른 원자수비의 산화물도 마찬가지로, 피성막면이 기판에 대하여 수직으로 배치된 구조체(50)의 표면에 형성될 수 있다.
또한 상기에서 In:M:Zn=1:1:1[원자수비] 및 In:M:Zn=1:3:4[원자수비]의 금속 산화물의 예를 나타내었지만 본 발명은 이에 한정되는 것이 아니다.
다음으로 도 4의 (A), (B), 및 (C)를 사용하여, 본 발명의 일 형태에 나타낸 산화물에 사용할 수 있는 금속 산화물이 가지는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위에 대하여 설명한다. 또한 도 4의 (A), (B), 및 (C)에는 산소의 원자수비에 대하여 기재하지 않았다. 또한 금속 산화물이 가지는 인듐, 원소 M, 및 아연의 원자수비의 각각의 항을 [In], [M], 및 [Zn]으로 한다.
도 4의 (A), (B), 및 (C)에서 파선은 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):1(-1≤α≤1)이 되는 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):2가 되는 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):3이 되는 라인, 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):4가 되는 라인, 및 원자수비가 [In]:[M]:[Zn]=(1+α):(1-α):5가 되는 라인을 나타낸다.
또한 일점쇄선은 원자수비가 [In]:[M]:[Zn]=5:1:β(β≥0)가 되는 라인, 원자수비가 [In]:[M]:[Zn]=2:1:β가 되는 라인, 원자수비가 [In]:[M]:[Zn]=1:1:β가 되는 라인, 원자수비가 [In]:[M]:[Zn]=1:2:β가 되는 라인, 원자수비가 [In]:[M]:[Zn]=1:3:β가 되는 라인, 및 원자수비가 [In]:[M]:[Zn]=1:4:β가 되는 라인을 나타낸다.
또한 도 4의 (A), (B), 및 (C)에 나타낸 [In]:[M]:[Zn]=0:2:1의 원자수비 및 그 근방값을 가지는 금속 산화물은 스피넬형 결정 구조를 가지기 쉽다.
또한 금속 산화물 중에서 복수의 상이 공존하는 경우가 있다(2상 공존, 3상 공존 등). 예를 들어, 원자수비가 [In]:[M]:[Zn]=0:2:1의 근방값인 경우, 스피넬형 결정 구조와 층상의 결정 구조의 2상이 공존하기 쉽다. 또한 원자수비가 [In]:[M]:[Zn]=1:0:0의 근방값인 경우, 빅스비아이트(bixbyite)형 결정 구조와 층상의 결정 구조의 2상이 공존하기 쉽다. 금속 산화물 중에서 복수의 상이 공존하는 경우, 상이한 결정 구조들 사이에서 결정립계가 형성되는 경우가 있다.
도 4의 (A)에 나타낸 영역(A)은 금속 산화물이 가지는 인듐, 원소 M, 및 아연의 원자수비의 바람직한 범위의 일례에 대하여 나타낸 것이다.
금속 산화물은 인듐의 함유율을 높임으로써 캐리어 이동도(전자 이동도)를 높일 수 있다. 따라서, 인듐의 함유율이 높은 금속 산화물은 인듐의 함유율이 낮은 금속 산화물과 비교하여 캐리어 이동도가 높아진다.
한편, 금속 산화물 중의 인듐 및 아연의 함유율이 낮게 되면, 캐리어 이동도가 낮게 된다. 따라서, 원자수비가 [In]:[M]:[Zn]=0:1:0 및 그 근방값인 경우(예를 들어 도 4의 (C)에 나타낸 영역(C))에는 절연성이 높아진다. 또한 영역(C)은 상술한 스피넬형 결정 구조를 가지기 쉬운 영역을 포함하기 때문에, 스피넬형 결정 구조를 가지기 쉬운 영역을 피하는 조성으로 하는 것이 바람직하다.
예를 들어 채널 형성 영역 및 저저항 영역에 사용하는 금속 산화물은 캐리어 이동도가 높은, 도 4의 (A)에서의 영역(A)으로 나타내어진 원자수비를 가지는 것이 바람직하다. 채널 형성 영역 및 저저항 영역에 사용하는 금속 산화물은 예를 들어, In:Ga:Zn=4:2:3 내지 4.1 및 그 근방값 정도가 되도록 하면 좋다. 또한 예를 들어 In:Ga:Zn=1:1:1 및 그 근방값 정도가 되면 좋다. 한편, 채널 형성 영역 및 저저항 영역을 둘러싸도록 금속 산화물을 제공하는 경우, 절연성이 비교적 높은, 도 4의 (C)의 영역(C)으로 나타내어지는 원자수비를 가지는 것이 바람직하다. 채널 형성 영역 및 저저항 영역을 둘러싸도록 제공되는 금속 산화물은, 예를 들어 In:Ga:Zn=1:3:4 및 그 근방값 정도, 또는 In:Ga:Zn=1:3:2 및 그 근방값 정도가 되도록 하면 좋다. 또는 채널 형성 영역 및 저저항 영역을 둘러싸도록 제공되는 금속 산화물로서는, 채널 형성 영역 및 저저항 영역에 사용되는 금속 산화물과 동등한 금속 산화물을 사용하여도 좋다.
특히 도 4의 (B)에 나타낸 영역(B)에서는, 영역(A) 중에서도 캐리어 이동도가 높아, 신뢰성이 높은 우수한 금속 산화물이 얻어진다.
또한 영역(B)은 [In]:[M]:[Zn]=4:2:3 내지 4.1 및 그 근방값을 포함한다. 근방값에는 예를 들어, [In]:[M]:[Zn]=5:3:4가 포함된다. 또한 영역(B)은 [In]:[M]:[Zn]=5:1:6 및 그 근방값, 및 [In]:[M]:[Zn]=5:1:7 및 그 근방값을 포함한다. 또한 영역(B)은 [In]:[M]:[Zn]=1:1:1 및 그 근방값을 포함한다.
이상과 같이, 상기 금속 산화물의 전기 전도 특성은 원자수비에 따라 크게 다르다. 상술한 바와 같이 ALD법을 사용하여 금속 산화물을 성막함으로써, 각 원자수비에 따른 층상의 결정 구조를 가지는 금속 산화물을 성막할 수 있다. 따라서, ALD법을 사용함으로써 요구되는 특성에 따른 금속 산화물을 성막할 수 있다.
다음으로 도 2의 (A) 및 (B)에 나타낸 In-M-Zn 산화물을 가지는 산화물(60)의 자세한 형성 방법에 대하여 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (C)를 사용하여 설명한다.
먼저, 도 5의 (A)에 나타낸 바와 같이, 인듐을 가지는 전구체를 포함하는 원료 가스를 체임버에 도입하여, 구조체(50)의 표면에 상기 전구체를 흡착시킨다.
여기서, 전구체를 포함하는 원료 가스에는 전구체 외에, 아르곤, 헬륨, 또는 질소 등의 캐리어 가스가 포함된다.
인듐을 가지는 전구체로서는 상술한 일반식(G1)으로 나타내어지는 화합물을 들 수 있다. 예를 들어 트라이메틸인듐, 트라이에틸인듐, 에틸다이메틸인듐, 트리스(1-메틸에틸)인듐, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)인듐, 사이클로펜타다이에닐인듐, 인듐(III)아세틸아세토네이트, (다이에틸포스피노)다이메틸인듐, 클로로다이메틸인듐, 브로모다이메틸인듐, 다이메틸(2-프로파노레이토)인듐, 삼염화 인듐, 삼브로민화 인듐, 및 삼아이오딘화 인듐이 있다.
다음으로, 상기 원료 가스의 도입을 멈추고 체임버 내를 퍼지하여, 과잉의 전구체 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 5의 (B)에 나타낸 바와 같이, 반응제로서 산화제를 체임버에 도입하여, 흡착된 전구체와 반응시켜, 인듐을 기판에 흡착시킨 채로 인듐 이외의 성분을 이탈시킴으로써, 인듐과 산소가 결합된 층(21)을 형성한다.
산화제로서는 오존, 산소, 물 등을 사용할 수 있다.
다음으로, 상기 산화제의 도입을 멈추고 체임버 내를 퍼지하여, 불필요한 반응제 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 5의 (C)에 나타낸 바와 같이, 원소 M을 가지는 전구체를 포함하는 원료 가스를 체임버에 도입하여, 층(21) 위에 상기 전구체를 흡착시킨다.
원소 M을 가지는 전구체로서는 상술한 일반식(G2)으로 나타내어지는 화합물을 들 수 있다. 여기서 원소 M으로서는 갈륨, 알루미늄, 또는 주석을 사용한다.
갈륨을 가지는 전구체로서는 예를 들어 트라이메틸갈륨, 트라이에틸갈륨, 트라이페닐갈륨, 다이에틸(3-메틸-2,4-사이클로프로페인다이엔-1-일)갈륨, [4-(1,1-다이메틸)페닐]다이메틸갈륨, 다이메틸(4-메틸페닐)갈륨, 다이메틸페닐갈륨, 메틸다이페닐갈륨, 에틸다이메틸갈륨, 다이메틸메틸렌갈륨, 갈륨(III)아세틸아세토네이트, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)갈륨, 다이메틸(2-메틸-2-프로파노레이토)갈륨, 메톡시다이메틸갈륨, 하이드록시다이메틸갈륨, (메탄싸이올레이토)다이메틸갈륨, 클로로다이메틸갈륨, 클로로다이에틸갈륨, 클로로다이프로필갈륨, 브로모다이메틸갈륨, 브로모다이에틸갈륨, 다이메틸요오드갈륨, 클로로비스(2,2-다이메틸프로필)갈륨, 삼염화 갈륨, 삼브로민화 갈륨, 및 삼아이오딘화 갈륨이 있다.
알루미늄을 가지는 전구체로서는 예를 들어 트라이메틸알루미늄, 트라이에틸알루미늄, 클로로다이메틸알루미늄, 다이클로로메틸알루미늄, 브로모다이메틸알루미늄, 요오드다이메틸알루미늄, 알루미늄아세틸아세토네이트, 트리스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)알루미늄, 다이메틸클로로알루미늄, 다이에틸클로로알루미늄, 삼염화 알루미늄, 삼브로민화 알루미늄, 및 삼아이오딘화 알루미늄이 있다.
주석을 가지는 전구체로서는 예를 들어 테트라메틸주석, 테트라에틸주석, 테트라에텐일주석, 테트라알릴주석, 트라이뷰틸바이닐주석, 알릴트라이뷰틸주석, 트라이뷰틸스타닐아세틸렌, 트라이뷰틸페닐주석, 클로로트라이메틸주석, 클로로트라이에틸주석, 사염화 주석, 사브로민화 주석, 및 사아이오딘화 주석이 있다.
다음으로, 상기 원료 가스의 도입을 멈추고 체임버 내를 퍼지하여, 과잉의 전구체 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 5의 (D)에 나타낸 바와 같이, 반응제로서 산화제를 체임버에 도입하여, 흡착된 전구체와 반응시켜, 원소 M을 기판에 흡착시킨 채로 원소 M 이외의 성분을 이탈시킴으로써, 원소 M과 산소가 결합된 층(31)을 형성한다. 이때, 층(31) 위에 흡착된 산소의 일부가 후술하는 층(41)을 구성하는 경우가 있다.
다음으로, 상기 산화제의 도입을 멈추고 체임버 내를 퍼지하여, 불필요한 반응제 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 6의 (A)에 나타낸 바와 같이, 아연을 가지는 전구체를 포함하는 원료 가스를 체임버에 도입하여, 층(31) 위에 상기 전구체를 흡착시킨다. 이때, 아연과 산소가 결합된 층(41)의 일부가 형성되는 경우가 있다.
아연을 포함하는 전구체로서는 상술한 일반식(G3)으로 나타내어지는 화합물을 들 수 있다. 예를 들어 다이메틸아연, 다이에틸아연, 비스(1-메틸에틸)아연, 비스(1,1-다이메틸에틸)아연, 다이뷰틸아연, 다이에텐일아연, 다이사이클로헥실아연, 비스(2,2,6,6-테트라메틸-3,5-헵테인다이온산)아연, 염화 아연, 클로로메틸아연, 브로민화 아연, 브로모메틸아연, 및 아이오딘화 아연이 있다.
다음으로, 상기 원료 가스의 도입을 멈추고 체임버 내를 퍼지하여, 과잉의 전구체 및 반응 생성물 등을 체임버에서 배출한다.
다음으로 도 6의 (B)에 나타낸 바와 같이, 반응제로서 산화제를 체임버에 도입하여, 흡착된 전구체와 반응시켜, 아연을 기판에 흡착시킨 채로 아연 이외의 성분을 이탈시킴으로써, 아연과 산소가 결합된 층(41)을 형성한다.
다음으로, 상기 산화제의 도입을 멈추고 체임버 내를 퍼지하여, 불필요한 반응제 및 반응 생성물 등을 체임버에서 배출한다.
다음으로, 도 6의 (C)에 나타낸 바와 같이, 층(41) 위에 다시 상술한 방법으로 층(21)을 형성한다. 이상의 방법을 반복함으로써, 기판 또는 구조체 위에 산화물(60)을 형성할 수 있다.
또한 상기 전구체 중에는 금속 원소 외에, 탄소 및 염소 중 한쪽 또는 양쪽을 포함하는 것이 있다. 탄소를 포함하는 전구체를 사용하여 형성된 막에는 탄소가 포함되는 경우가 있다. 또한 염소 등의 할로젠을 포함하는 전구체를 사용하여 형성된 막에는 염소 등의 할로젠이 포함되는 경우가 있다.
도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (C)에 나타낸 공정은 기판을 가열하면서 수행하는 것이 바람직하다. 예를 들어 기판 온도를 200℃ 이상 600℃ 이하, 바람직하게는 300℃ 이상 전구체의 분해 온도 이하로 하면 좋다. 이와 같은 온도 범위에서 기판을 가열하면서 상기 성막을 수행함으로써, 도 5의 (A) 내지 도 6의 (C)의 각 과정에서, 전구체 또는 반응제 등에 포함되는 수소 또는 탄소 등의 불순물을 금속 산화물 중에서 제거할 수 있다. 예를 들어 금속 산화물 중의 탄소를 CO2 및 CO로서 방출시키고, 금속 산화물 중의 수소를 H2O로서 방출시킬 수 있다. 또한 상기 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 각 산화물의 층을 높은 질서성으로 배열할 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물, 예를 들어 CAAC 구조의 금속 산화물을 형성할 수 있다.
또한 산화물(60)의 성막 중에 상술한 불순물 제거 처리를 간헐적으로 수행하는 것이 바람직하다. 예를 들어 층(21), 층(31), 및 층(41)의 3층 구조를 n번(n은 1 이상 50 이하의 정수, 바람직하게는 2 이상 30 이하의 정수, 더 바람직하게는 5 이상 10 이하의 정수) 형성할 때마다 상술한 불순물 제거 처리를 수행하는 것이 바람직하다. 또한 산화물(60)의 성막 후에도 불순물 제거 처리를 수행하는 것이 바람직하다.
불순물 제거 처리를 수행함으로써, 금속 산화물에 포함되는 수소 또는 탄소 등의 불순물을 제거할 수 있다. 예를 들어 금속 산화물 중의 탄소를 CO2 및 CO로서 방출시키고, 금속 산화물 중의 수소를 H2O로서 방출시킬 수 있다. 또한 상기 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 결정성을 향상시킬 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물, 특히 상기 CAAC 구조의 금속 산화물을 형성할 수 있다.
상술한 바와 같이, ALD법을 사용하여 산화물(60)을 형성함으로써, 피성막면의 법선 방향에 실질적으로 평행하게 c축이 배향된 CAAC 구조의 금속 산화물을 형성할 수 있다.
또한 도 5의 (A) 내지 (D) 및 도 6의 (A) 내지 (C)에서는 인듐을 포함하는 층으로서 층(21)을 형성하고, 그 위에 원소 M을 포함하는 층으로서 층(31)을 형성하고, 또한 그 위에 아연을 포함하는 층으로서 층(41)을 형성하는 예를 나타내었지만 본 실시형태는 이에 한정되지 않는다. 층(31) 및 층(41) 중 한쪽을 형성하고, 그 위에 층(21)을 형성하고, 또한 그 위에 층(31) 및 층(41) 중 다른 쪽을 형성하여도 좋다. 또는 층(31) 및 층(41) 중 한쪽을 형성하고, 그 위에 층(31) 및 층(41) 중 다른 쪽을 형성하고, 또한 그 위에 층(21)을 형성하여도 좋다.
또한 In:M:Zn=1:1:1[원자수비]과 다른 원자수비의 금속 산화물을 형성하는 경우에는 원자수비에 따라 상기 층(21), 층(31), 층(41)을 적절히 형성하면 좋다. 예를 들어 도 6의 (A)에 나타낸 층(31)의 형성 전후에 층(41)의 형성을 여러 번 반복함으로써, 2개의 층(21) 사이에 원하는 원자수, 층수, 및 두께를 가지는 층(31)과 층(41)의 적층을 형성하면 좋다.
<성막 장치>
ALD법을 사용하여 성막할 수 있는 장치의 일례로서, 성막 장치(4000)의 구성에 대하여 도 7, 도 8의 (A) 및 (B)를 사용하여 설명한다. 도 7은 멀티 체임버형 성막 장치(4000)의 모식도이고, 도 8의 (A) 및 (B)는 성막 장치(4000)로서 사용할 수 있는 ALD 장치의 단면도이다.
도 7에 나타낸 성막 장치(4000)는 반입 반출실(4002)과, 반입 반출실(4004)과, 반송실(4006)과, 성막실(4008)과, 성막실(4009)과, 처리실(4011)과, 반송 암(4014)을 가진다. 여기서 반입 반출실(4002), 반입 반출실(4004), 성막실(4008), 성막실(4009), 및 처리실(4011)은 반송실(4006)과 각각 게이트 밸브를 통하여 독립적으로 접속되어 있다. 이에 의하여, 성막실(4008), 성막실(4009), 및 처리실(4011)에서 대기에 노출시키지 않고 연속하여 처리를 수행할 수 있기 때문에, 막 중에 불순물이 혼입되는 것을 방지할 수 있다. 또한 기판과 막의 계면, 및 각 막의 계면의 오염이 저감되기 때문에, 청정한 계면을 얻을 수 있다.
또한 반입 반출실(4002), 반입 반출실(4004), 반송실(4006), 성막실(4008), 성막실(4009), 및 처리실(4011)은 수분의 부착 등을 방지하기 위하여, 이슬점이 관리된 불활성 가스(질소 가스 등)가 충전되는 것이 바람직하고, 감압이 유지되는 것이 바람직하다.
성막실(4008) 및 성막실(4009)에는 ALD 장치를 사용할 수 있다. 또한 성막실(4008) 및 성막실(4009) 중 어느 것에 ALD 장치 이외의 성막 장치를 사용하는 구성으로 하여도 좋다. 성막실(4008) 및 성막실(4009)에 사용할 수 있는 성막 장치로서는, 예를 들어 스퍼터링 장치, 플라스마 CVD(PECVD: Plasma Enhanced CVD) 장치, 열 CVD(TCVD: Thermal CVD) 장치, 광 CVD(Photo CVD) 장치, 금속 CVD(MCVD: Metal CVD) 장치, 유기 금속 CVD(MOCVD: Metal Organic CVD) 장치 등이 있다.
또한 처리실(4011)에는 가열 장치(대표적으로는 진공 가열 장치), 플라스마 발생 장치(대표적으로는 마이크로파 처리 장치) 등 성막 장치 이외의 기능을 가지는 장치를 사용하는 것이 바람직하다.
예를 들어 성막실(4008)을 ALD 장치로 하고, 성막실(4009)을 스퍼터링 장치로 하고, 처리실(4011)을 가열 장치로 한 경우, 성막실(4009)에서 하지 절연막을 성막하고, 성막실(4008)에서 활성층으로서 기능하는 산화물 반도체막을 성막하고, 처리실(4011)에서 산화물 반도체막 성막 후의 가열 처리를 수행할 수 있다. 이때, 하지 절연막의 성막, 산화물 반도체막의 성막, 및 가열 처리를 대기에 노출시키지 않고 연속하여 수행할 수 있다.
또한 성막 장치(4000)는 반입 반출실(4002), 반입 반출실(4004), 성막실(4008), 성막실(4009), 및 처리실(4011)을 가지는 구성으로 하였지만 본 발명은 이에 한정되는 것이 아니다. 성막 장치(4000)의 성막실을 하나 또는 3개 이상으로 하는 구성으로 하여도 좋다. 또한 성막 장치(4000)의 처리실을 2개 이상으로 하는 구성으로 하여도 좋다. 또한 성막 장치(4000)는 매엽식(枚葉式)으로 하여도 좋고, 복수의 기판을 일괄적으로 성막하는 배치식으로 하여도 좋다.
<ALD 장치>
다음으로, 성막 장치(4000)로서 사용할 수 있는 열 ALD 장치의 구성에 대하여 도 8의 (A)를 사용하여 설명한다. 열 ALD 장치는 성막실(체임버(4520))과, 원료 공급부(4521)(원료 공급부(4521a) 내지 원료 공급부(4521c))와, 원료 공급부(4531)와, 도입량 제어기인 고속 밸브(4522a) 내지 고속 밸브(4522d)와, 가스 공급부(4532)와, 원료 도입구(4523)와, 원료 배출구(4524)와, 배기 장치(4525)를 가진다. 체임버(4520) 내에 설치되는 원료 도입구(4523)는 공급관 및 밸브를 통하여 원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 원료 공급부(4531), 및 가스 공급부(4532)와 각각 접속되어 있고, 원료 배출구(4524)는 예를 들어 배출관, 밸브, 및 압력 조정기를 통하여 배기 장치(4525)와 접속되어 있다.
체임버(4520) 내부에는 기판 홀더(4526)가 있고, 그 기판 홀더(4526) 위에 기판(4530)을 배치한다. 기판 홀더(4526)는 회전 기구를 가져도 좋다. 또한 체임버(4520) 외벽에는 히터(4527)가 제공되어 있고, 체임버(4520) 내부, 기판 홀더(4526), 및 기판(4530)의 표면 등의 온도를 제어할 수 있다. 히터(4527)는 기판(4530)의 표면의 온도를 300℃ 이상 500℃ 이하, 바람직하게는 400℃ 이상 450℃ 이하로 제어할 수 있는 것이 바람직하다. 예를 들어 히터(4527) 자체의 온도는 100℃ 이상 600℃ 이하로 설정할 수 있는 것이 바람직하다. 이와 같은 온도 범위에서 기판을 가열하면서 성막을 수행함으로써, 전구체 또는 반응제 등에 포함되는 수소 또는 탄소 등의 불순물이 금속 산화물 중에 잔존하는 것을 억제할 수 있다. 또한 이들 불순물의 제거와 동시에 금속 원자 및 산소 원자의 재배열이 수행되어, 각 산화물의 층을 높은 질서성으로 배열할 수 있다. 따라서, 결정성이 높은 층상의 결정 구조의 금속 산화물을 형성할 수 있다. 또한 히터(4527)를 사용하여 금속 산화물 성막 후의 열처리를 수행하여도 좋다.
원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 및 원료 공급부(4531)에서는 기화기 또는 가열 수단 등에 의하여 고체의 원료 또는 액체의 원료로 원료 가스를 형성한다. 또는 원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 및 원료 공급부(4531)는 기체의 원료 가스를 공급하는 구성으로 하여도 좋다.
도 8의 (A)에 나타낸 성막 장치에서는, 원료 공급부(4521) 및 원료 공급부(4531)에서 사용하는 원료(휘발성 유기 금속 화합물 등)를 적절히 선택하여 체임버(4520)에 도입함으로써, 금속 산화물을 형성할 수 있다. 상술한 바와 같이, 금속 산화물로서 인듐, 갈륨, 아연을 포함하는 In-Ga-Zn 산화물을 형성하는 경우, 도 8의 (A)에 나타낸 바와 같이, 적어도 3개의 원료 공급부(4521a) 내지 원료 공급부(4521c)와, 적어도 하나의 원료 공급부(4531)가 제공된 성막 장치를 사용하는 것이 바람직하다.
예를 들어 원료 공급부(4521a)로부터 인듐을 가지는 전구체가 공급되고, 원료 공급부(4521b)로부터 갈륨을 가지는 전구체가 공급되고, 원료 공급부(4521c)로부터 아연을 가지는 전구체가 공급된다. 인듐을 가지는 전구체, 갈륨을 가지는 전구체, 및 아연을 가지는 전구체로서 각각 상술한 전구체를 사용할 수 있다.
또한 원료 공급부(4531)로부터는 반응제가 공급된다. 반응제로서는 오존, 산소, 물 중 적어도 하나를 포함하는 산화제를 사용할 수 있다.
또한 가스 공급부(4532)로부터는 캐리어 가스가 공급된다. 캐리어 가스로서, 아르곤(Ar), 헬륨(He), 또는 질소(N2) 등의 불활성 가스를 사용할 수 있다. 원료 공급부(4521)의 전구체 및 원료 공급부(4531)의 반응제는 상기 캐리어 가스와 혼합되어 체임버(4520)에 도입된다.
또한 원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 원료 공급부(4531), 및 가스 공급부(4532)와, 체임버(4520) 사이의 배관 또는 밸브 등을 덮어 배관 히터(4534a)가 제공된다. 또한 배기 장치(4525)와 체임버(4520) 사이의 배관 또는 밸브 등을 덮어 배관 히터(4534b)가 제공된다. 배관 히터(4534a) 및 배관 히터(4534b)의 온도는 예를 들어 실온 이상 300℃ 이하의 범위에서 적절히 설정하면 좋다. 이와 같은 배관 히터를 제공함으로써, 원료 공급부(4521)로부터 공급된 전구체 등이 가스 도입계 및 가스 배기계의 배관 등의 내벽에서 응고되는 것을 방지할 수 있다. 또한 배관 히터(4534a), 배관 히터(4534b), 및 히터(4527)의 온도는 각각 독립적으로 제어될 수 있는 것이 바람직하다. 또는 배관 히터(4534a), 배관 히터(4534b), 및 히터(4527)의 온도 제어가 일괄적으로 조정될 수 있어도 좋다.
고속 밸브(4522a) 내지 고속 밸브(4522d)는 시간에 따라 정밀하게 제어할 수 있다. 이에 의하여, 원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 및 원료 공급부(4531)로부터 공급되는 원료 가스를 제어하여 체임버(4520)에 도입할 수 있는 구성이 되어 있다.
예를 들어 원료 공급부(4521a), 원료 공급부(4521b), 및 원료 공급부(4521c)에 포함되는 전구체를 공급하는 경우에는, 고속 밸브(4522a) 내지 고속 밸브(4522c) 중 대응하는 고속 밸브를 연다. 또한 원료 공급부(4531)에 포함되는 반응제를 공급하는 경우에는, 고속 밸브(4522d)를 연다. 또한 체임버(4520)를 퍼지하는 경우에는 고속 밸브(4522a) 내지 고속 밸브(4522d)를 닫고 가스 공급부(4532)에 포함되는 캐리어 가스만을 체임버(4520)에 도입한다.
또한 도 8의 (A)에서는 원료 공급부(4521)를 3개, 원료 공급부(4531)를 하나 제공하는 예를 나타내었지만 본 실시형태는 이에 한정되지 않는다. 원료 공급부(4521)를 하나, 2개, 또는 4개 이상 제공하여도 좋다. 또한 원료 공급부(4531)를 2개 이상 제공하여도 좋다.
또한 도 8의 (A)에서, 히터(4527), 원료 도입구(4523), 및 원료 배출구(4524)가 체임버(4520) 하부에 배치되어 있지만, 이에 한정되지 않고, 이들의 배치를 적절히 설정할 수 있다. 또한 도 8의 (A)에서 원료 공급부(4521a), 원료 공급부(4521b), 원료 공급부(4521c), 원료 공급부(4531), 및 가스 공급부(4532)의 도입구는 원료 도입구(4523)에 모여 있지만, 이에 한정되지 않고, 각각 다른 도입구를 제공하는 구성으로 하여도 좋다.
다음으로, 성막 장치(4000)로서 사용할 수 있는 플라스마 ALD 장치의 구성에 대하여 도 8의 (B)를 사용하여 설명한다. 플라스마 ALD 장치는 성막실(체임버(4020))과, 원료 공급부(4021)(원료 공급부(4021a) 내지 원료 공급부(4021c))와, 원료 공급부(4031)와, 도입량 제어기인 고속 밸브(4022a) 내지 고속 밸브(4022d)와, 가스 공급부(4032)와, 원료 도입구(4023)와, 원료 도입구(4033)와, 원료 배출구(4024)와, 배기 장치(4025)를 가진다. 체임버(4020) 내에 설치되는 원료 도입구(4023) 및 원료 도입구(4033)는 공급관 및 밸브를 통하여 원료 공급부(4021a), 원료 공급부(4021b), 원료 공급부(4021c), 원료 공급부(4031), 및 가스 공급부(4032)와 각각 접속되어 있고, 원료 배출구(4024)는 배출관, 밸브, 및 압력 조정기를 통하여 배기 장치(4025)와 접속되어 있다. 또한 체임버(4020) 내부에는 기판 홀더(4026)가 있고, 그 기판 홀더(4026) 위에 기판(4030)을 배치한다. 또한 체임버 외벽에는 히터(4027)가 제공되어 있고, 체임버에 접속되는 배관 등을 덮어 배관 히터(4034a) 및 배관 히터(4034b)가 제공되어 있다.
여기서, 체임버(4020)는 체임버(4520)와, 원료 공급부(4021)는 원료 공급부(4521)와, 원료 공급부(4031)는 원료 공급부(4531)와, 고속 밸브(4022a) 내지 고속 밸브(4022d)는 고속 밸브(4522a) 내지 고속 밸브(4522d)와, 가스 공급부(4032)는 가스 공급부(4532)와, 원료 도입구(4023)는 원료 도입구(4523)와, 원료 배출구(4024)는 원료 배출구(4524)와, 배기 장치(4025)는 배기 장치(4525)와, 기판 홀더(4026)는 기판 홀더(4526)와, 기판(4030)은 기판(4530)과, 히터(4027)는 히터(4527)와, 배관 히터(4034a)는 배관 히터(4534a)와, 배관 히터(4034b)는 배관 히터(4534b)와 대응하고, 자세한 구성에 대해서는 상술한 내용을 참조할 수 있다.
플라스마 ALD 장치는 도 8의 (B)에 나타낸 바와 같이 체임버(4020)에 플라스마 발생 장치(4028)를 접속시킴으로써, 열 ALD법뿐만 아니라 플라스마 ALD법에 의해서도 성막을 할 수 있다. 플라스마 발생 장치(4028)는 고주파 전원과 접속된 코일(4029)을 사용하는 ICP형 플라스마 발생 장치로 하는 것이 바람직하다. 고주파 전원은 10kHz 이상 100MHz 이하, 바람직하게는 1MHz 이상 60MHz 이하, 더 바람직하게는 2MHz 이상 60MHz 이하의 주파수를 가지는 전력을 출력할 수 있다. 예를 들어 13.56MHz의 주파수를 가지는 전력을 출력할 수 있다. 플라스마 ALD법은 저온에서도 성막 레이트를 저하시키지 않고 성막을 수행할 수 있기 때문에, 성막 효율이 낮은 매엽식 성막 장치에 사용되면 좋다.
원료 공급부(4031)에서 배출된 반응제는 플라스마 발생 장치(4028)를 통과하여 플라스마 상태가 된다. 플라스마 상태가 된 반응제는 원료 도입구(4033)로부터 체임버(4020)에 도입된다. 또한 도 8의 (B)에서는 도시하지 않았지만, 원료 공급부(4031)에서 배출된 반응제가 캐리어 가스와 혼합되는 구성으로 하여도 좋다.
또한 기판 홀더(4526)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어 있어도 좋다. 또는 기판 홀더(4526)는 플로팅이어도 좋고 접지되어도 좋다.
또한 도 8의 (B)에서 원료 도입구(4033)가 체임버(4520) 상부에 배치되고, 히터(4027) 및 원료 도입구(4023)가 체임버(4520) 측면에 배치되고, 원료 배출구(4524)가 체임버(4520) 하부에 배치되어 있지만, 이에 한정되지 않고, 이들의 배치를 적절히 설정할 수 있다.
도 9의 (A) 내지 (C)를 사용하여, 성막 장치(4000)에 사용할 수 있는 ALD 장치의 다른 구성에 대하여 설명한다. 또한 도 8의 (B)에 나타낸 ALD 장치와 같은 구성, 및 그 기능에 대해서는 자세한 설명을 생략하는 경우가 있다.
도 9의 (A)는 플라스마 ALD 장치의 일 형태를 나타낸 모식도이다. 플라스마 ALD 장치(4100)에서는 반응실(4120)과 반응실(4120) 상부에 플라스마 생성실(4111)이 제공되어 있다. 반응실(4120)은 체임버라고 부를 수 있다. 또는 반응실(4120)과 플라스마 생성실(4111)을 통틀어 체임버라고 부를 수 있다. 반응실(4120)은 원료 도입구(4123)와 원료 배출구(4124)를 가지고, 플라스마 생성실(4111)은 원료 도입구(4133)를 가진다. 또한 RF 등의 고주파, 또는 마이크로파를 플라스마 생성 장치(4128)에 의하여 플라스마 생성실(4111)에 도입된 가스에 인가하여, 플라스마 생성실(4111) 내에 플라스마(4131)를 생성할 수 있다. 마이크로파를 사용하여 플라스마(4131)를 생성하는 경우, 대표적으로는 주파수 2.45GHz의 마이크로파가 사용된다. 이와 같은 마이크로파와 자기장을 인가하여 생성된 플라스마를 ECR(Electron Cyclotron Resonance) 플라스마라고 부르는 경우가 있다.
또한 반응실(4120)은 기판 홀더(4126)를 가지고, 그 위에 기판(4130)이 배치된다. 원료 도입구(4123)로부터 도입된 원료 가스는 반응실(4120)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4130) 위에 퇴적된다. 또한 원료 도입구(4133)로부터 도입된 원료 가스는 플라스마 생성 장치(4128)에 의하여 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 기판(4130)의 표면에 도달되기 전에 전자 또는 다른 분자와 재결합하여 라디칼 상태가 되고, 기판(4130)에 도달된다. 이와 같이, 라디칼을 이용하여 성막을 수행하는 ALD 장치를 라디칼 ALD(Radical-Enhanced ALD) 장치라고 부르는 경우도 있다. 또한 플라스마 ALD 장치(4100)에서 플라스마 생성실(4111)을 반응실(4120) 상부에 제공하는 구성을 나타내었지만 본 실시형태는 이에 한정되지 않는다. 플라스마 생성실(4111)을 반응실(4120)의 측면과 인접하여 제공하여도 좋다.
도 9의 (B)는 플라스마 ALD 장치의 일 형태를 나타낸 모식도이다. 플라스마 ALD 장치(4200)는 체임버(4220)를 가진다. 체임버(4220)는 전극(4213), 원료 배출구(4224), 및 기판 홀더(4226)를 가지고, 기판 홀더(4226) 위에 기판(4230)이 배치된다. 전극(4213)은 원료 도입구(4223)와, 도입된 원료 가스를 체임버(4220) 내에 공급하는 샤워 헤드(4214)를 가진다. 또한 전극(4213)에는 콘덴서(4217)를 통하여 고주파를 인가할 수 있는 전원(4215)이 접속되어 있다. 기판 홀더(4226)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어 있어도 좋다. 또는 기판 홀더(4226)는 플로팅이어도 좋고 접지되어도 좋다. 전극(4213) 및 기판 홀더(4226)는 각각 플라스마(4231)를 생성하기 위한 상부 전극 및 하부 전극으로서 기능한다. 원료 도입구(4223)로부터 도입된 원료 가스는 체임버(4220)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4230) 위에 퇴적된다. 또는 원료 도입구(4223)로부터 도입된 원료 가스는 전극(4213)과 기판 홀더(4226) 사이에서 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 플라스마(4231)와 기판(4230) 사이에 생기는 전위차(이온 시스(ion sheath)라고도 함)에 의하여 기판(4230)에 입사한다.
도 9의 (C)는 도 9의 (B)와는 다른 플라스마 ALD 장치의 일 형태를 나타낸 모식도이다. 플라스마 ALD 장치(4300)는 체임버(4320)를 가진다. 체임버(4320)는 전극(4313), 원료 배출구(4324), 및 기판 홀더(4326)를 가지고, 기판 홀더(4326) 위에 기판(4330)이 배치된다. 전극(4313)은 원료 도입구(4323)와, 도입된 원료 가스를 체임버(4320) 내에 공급하는 샤워 헤드(4314)를 가진다. 또한 전극(4313)에는 콘덴서(4317)를 통하여 고주파를 인가할 수 있는 전원(4315)이 접속되어 있다. 기판 홀더(4326)에는 일정한 전위 또는 고주파가 인가되는 기구가 제공되어 있어도 좋다. 또는 기판 홀더(4326)는 플로팅이어도 좋고 접지되어도 좋다. 전극(4313) 및 기판 홀더(4326)는 각각 플라스마(4331)를 생성하기 위한 상부 전극 및 하부 전극으로서 기능한다. 플라스마 ALD 장치(4300)는 전극(4313)과 기판 홀더(4326) 사이에, 콘덴서(4322)를 통하여 고주파를 인가할 수 있는 전원(4321)이 접속된 메시(4319)를 가지는 점에서 플라스마 ALD 장치(4200)와 다르다. 메시(4319)를 제공함으로써, 기판(4130)으로부터 플라스마(4231)를 멀어지게 할 수 있다. 원료 도입구(4323)로부터 도입된 원료 가스는 체임버(4320)에 제공된 히터로부터의 열에 의하여 분해되고, 기판(4330) 위에 퇴적된다. 또는 원료 도입구(4323)로부터 도입된 원료 가스는 전극(4313)과 기판 홀더(4326) 사이에서 플라스마 상태가 된다. 플라스마 상태가 된 원료 가스는, 메시(4319)에 의하여 전하가 제거되고, 라디칼 등의 전기적으로 중성인 상태로 기판(4130)에 도달된다. 그러므로 이온의 입사 및 플라스마로 인한 손상이 억제된 성막을 수행할 수 있다.
예를 들어 도 8의 (B), 도 9의 (A) 내지 (C)에 나타낸 플라스마 ALD 장치를 사용하여, 불순물 제거 처리로서 플라스마 처리 또는 마이크로파 처리를 수행하여도 좋다. 이 경우에는 불순물 제거 처리를 위하여 성막용 체임버로부터 다른 체임버로 이동시킬 필요가 없기 때문에 바람직하다.
또한 도 8의 (B), 도 9의 (A) 내지 (C)에 나타낸 플라스마 ALD 장치를 사용하여 금속 산화물 성막 후의 플라스마 처리 또는 마이크로파 처리를 수행하는 구성으로 하여도 좋다.
<성막 시퀀스>
다음으로, 도 10 내지 도 12를 사용하여 도 8의 (A)에 나타낸 ALD 장치를 사용한 금속 산화물의 성막 시퀀스에 대하여 설명한다. 도 10 내지 도 12에서, 제 1 원료 가스 내지 제 4 원료 가스의 도입을 각각 ON으로 나타내고, 원료 가스가 도입되지 않는 기간을 OFF로 나타내었다.
도 10의 (A)에, 도 8의 (A)에 나타낸 ALD 장치를 사용한 성막 시퀀스를 나타내었다. 먼저, 체임버(4520) 내의 기판 홀더(4526)에 기판(4530)을 설치한다(단계 S101). 다음으로, 히터(4527)의 온도 조절을 수행한다(단계 S102). 이때, 배관 히터(4534a) 및 배관 히터(4534b)의 온도 조절도 수행하면 좋다. 다음으로, 기판(4530)의 온도가 기판면 내에서 같게 되도록 기판(4530)을 기판 홀더(4526) 위에서 유지한다(단계 S103). 다음으로, 상술한 제 1 단계 내지 제 4 단계에 따라 금속 산화물의 성막을 수행한다(단계 S104). 또한 기판(4530)을 세트한(단계 S101) 후에 히터(4527)의 온도 조절이 불필요한 경우에는 단계 S102를 생략하여도 좋다.
단계 S104에서는, 체임버(4520)에 제 1 원료 가스(전구체를 가지는 원료 가스) 및 제 2 원료 가스(반응제를 가지는 원료 가스)를 번갈아 도입하여, 기판(4530) 위에 성막을 한다. 제 1 원료 가스 및 제 2 원료 가스의 도입은 각각 펄스상으로 수행된다. 제 1 원료 가스 및 제 2 원료 가스가 모두 도입되지 않는 기간에는, 체임버(4520) 내가 퍼지되어 있다. ALD법에 의한 성막은 제 1 원료 가스의 도입(상기 제 1 단계), 제 1 원료 가스의 퍼지(상기 제 2 단계), 제 2 원료 가스의 도입(상기 제 3 단계), 제 2 원료 가스의 퍼지(상기 제 4 단계)를 1사이클(1 cycle)로 하여, 이를 반복함으로써 원하는 막 두께를 가지는 막이 형성된다. 또한 여기서는 간헐적으로 수행하는 불순물 제거 처리에 대해서는 언급하지 않았지만, 사이클을 여러 번 반복할 때마다 체임버(4520) 또는 다른 체임버에서 불순물 제거 처리를 수행하는 것이 바람직하다.
또한 단계 S103과 단계 S104 사이에, 반응제를 가지는 제 2 원료 가스를 체임버(4020) 내부에 도입하여도 좋다. 제 2 원료 가스로서는, 산화제로서 기능하는 오존(O3), 산소(O2), 및 물(H2O)에서 선택된 하나 또는 복수를 도입하는 것이 바람직하다. 제 2 원료 가스로서 물을 도입함으로써, 기판(4530) 위에 친수기를 형성할 수 있기 때문에, 전구체의 흡착성을 더 향상시킬 수 있다. 제 2 원료 가스로서 오존 및 산소를 도입함으로써, 체임버 내를 산소 분위기로 하고, 기판(4530)에 형성된 하지 절연막 등에 산소를 공급할 수 있다. 이에 의하여, 상기 하지 절연막 위에 형성되는 금속 산화물막에 산소를 공급하고, 막 중의 산소 농도를 높일 수 있다. 이때, 제 2 원료 가스는 단계 S104에서 나타낸 방법과 같은 식으로 펄스상으로 도입되는 것이 바람직하지만 본 발명은 이에 한정되지 않는다. 제 2 원료 가스는 연속적으로 도입되어도 좋다. 제 2 원료 가스가 도입되지 않는 기간에는, 체임버(4520) 내를 배기한다.
상기 제 1 원료 가스를 사용한 1사이클에서 제 1 산화물층을 형성하고, 제 1 원료 가스와 다른 제 3 원료 가스를 사용한 1사이클에서 제 2 산화물층을 형성하고, 제 1 원료 가스와 다른 제 4 원료 가스를 사용한 1사이클에서 제 3 산화물층을 형성함으로써, 복수의 상이한 산화물층을 가지는 층상의 결정성 산화물을 성막할 수 있다. 이하에서는 일례로서 도 5 및 도 6에 나타낸 In-Ga-Zn 산화물의 성막 과정에 대응시킨 성막 시퀀스에 대하여 도 10의 (B)를 사용하여 설명한다.
도 10의 (B)에서는 성막 시퀀스의 단계 S104에서, 각각 다른 전구체를 가지는 제 1 원료 가스 내지 제 3 원료 가스를 사용하여 성막하는 예를 나타내었다. 또한 단계 S101 내지 단계 S103에 대해서는 상술한 바와 같다. 여기서 제 1 원료 가스는 인듐을 포함하는 전구체를 포함하고, 제 3 원료 가스는 갈륨을 포함하는 전구체를 포함하고, 제 4 원료 가스는 아연을 포함하는 전구체를 포함하는 것으로 한다.
도 10의 (B)에 나타낸 바와 같이, 먼저 제 1 원료 가스를 도입하여, 인듐을 가지는 전구체를 기판(4530) 위에 흡착시킨다(도 5의 (A)에 대응함). 그 후에 제 1 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 1 원료 가스를 퍼지한다.
다음으로, 제 2 원료 가스를 도입하여, 흡착된 인듐을 가지는 전구체와 산화제를 반응시켜 인듐 산화물의 층을 형성한다(도 5의 (B)에 대응함). 그 후에 제 2 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 2 원료 가스를 퍼지한다.
다음으로, 제 3 원료 가스를 도입하여, 갈륨을 가지는 전구체를 인듐 산화물의 층 위에 흡착시킨다(도 5의 (C)에 대응함). 그 후에 제 3 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 3 원료 가스를 퍼지한다.
다음으로, 제 2 원료 가스를 도입하여, 흡착된 갈륨을 가지는 전구체와 산화제를 반응시켜 갈륨 산화물의 층을 형성한다(도 5의 (D)에 대응함). 그 후에 제 2 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 2 원료 가스를 퍼지한다.
다음으로, 제 4 원료 가스를 도입하여, 아연을 가지는 전구체를 갈륨 산화물의 층 위에 흡착시킨다(도 6의 (A)에 대응함). 그 후에 제 4 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 4 원료 가스를 퍼지한다.
다음으로, 제 2 원료 가스를 도입하여, 흡착된 아연을 가지는 전구체와 산화제를 반응시켜 아연 산화물의 층을 형성한다(도 6의 (B)에 대응함). 그 후에 제 2 원료 가스의 도입을 정지하고 체임버 내의 과잉의 제 2 원료 가스를 퍼지한다. 또한 상기 방법을 사용하여 아연 산화물 위에 인듐을 가지는 전구체를 흡착시킨다(도 6의 (C)에 대응함).
상기와 같이 산화 인듐, 산화 갈륨, 및 산화 아연을 형성하는 공정을 1사이클로 하여, 사이클을 반복함으로써, 원하는 막 두께의 In:Ga:Zn=1:1:1[원자수비]의 In-Ga-Zn 산화물을 형성할 수 있다.
또한 제 1 원료 가스 내지 제 4 원료 가스의 도입은 각각 펄스상으로 수행된다. 체임버(4520)에 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스를 도입하는 펄스 시간은 0.05초 이상 1초 이하, 바람직하게는 0.1초 이상 0.5초 이하로 하는 것이 바람직하다. 또한 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스를 체임버(4520)로부터 배기하는 시간은 0.1초 이상 15초 이하, 바람직하게는 0.5초 이상 10초 이하로 한다. 체임버(4520)에 제 2 원료 가스를 도입하는 펄스 시간은 0.05초 이상 30초 이하, 바람직하게는 0.1초 이상 15초 이하로 하는 것이 바람직하다. 또한 제 2 원료 가스를 체임버(4520)로부터 배기하는 시간은 0.1초 이상 15초 이하, 바람직하게는 0.1초 이상 5초 이하로 한다.
또한 도 10의 (B)에 나타낸 시퀀스에서, 제 1 원료 가스, 제 3 원료 가스, 및 제 4 원료 가스의 도입 순서는 이에 한정되지 않는다. 예를 들어 아연을 포함하는 전구체를 포함하는 제 4 가스를 먼저 도입하여도 좋다. 산화 아연은 산화 인듐 및 산화 갈륨보다 결정 구조를 형성하기 쉽기 때문에, 최하층에 안정된 산화 아연의 결정을 형성할 수 있다. 이에 의하여, 산화 아연 위에 산화 인듐 및 산화 갈륨의 층을 비교적 쉽게 형성할 수 있다.
앞에서는 In:Ga:Zn=1:1:1[원자수비]의 In-Ga-Zn 산화물의 성막에 대하여 설명하였지만 본 발명은 이에 한정되는 것이 아니다. 같은 방법을 사용하여 원자수비가 다른 In-Ga-Zn 산화물을 형성할 수 있다. 요구되는 In-Ga-Zn 산화물의 원자수비에 맞추어, 1사이클에서의 전구체를 포함하는 원료 가스의 펄스 횟수, 또는 펄스 시간을 설정하는 것이 바람직하다.
예를 들어 도 10의 (B)에 나타낸 시퀀스에서는 In:Ga:Zn=1:1:1[원자수비]의 In-Ga-Zn 산화물을 성막하기 위하여 1사이클 중의 인듐을 포함하는 제 1 원료 가스와, 갈륨을 포함하는 제 3 원료 가스와, 아연을 포함하는 제 4 원료 가스의 펄스 횟수를 한 번씩으로 하였다. 이때, 각각의 전구체의 펄스 시간은 같은 것으로 한다.
도 11의 (A)에 In:Ga:Zn=1:3:4[원자수비]의 In-Ga-Zn 산화물의 성막 시퀀스의 예를 나타내었다. 도 11의 (A)에서는 1사이클 중의 인듐을 포함하는 제 1 원료 가스의 펄스 횟수가 한 번, 갈륨을 포함하는 제 3 원료 가스의 펄스 횟수가 세 번, 아연을 포함하는 제 4 원료 가스의 펄스 횟수가 네 번이다. 즉 전구체를 포함하는 원료 가스의 펄스 횟수가 In:Ga:Zn=1:3:4[원자수비]에 대응한다. 이와 같이 성막을 함으로써, 도 2의 (D)에 따른 층상의 결정 구조의 금속 산화물을 형성할 수 있다.
또한 상술한 바와 같이, 기판을 가열하면서 ALD법에 의한 성막을 수행함으로써, 각 산화물층의 재배열을 촉진할 수 있다. 이에 의하여, 도 11의 (A)에 나타낸 시퀀스에 따라 성막하여도 도 2의 (D)에 나타낸 층(22)과 같이 하나의 산화물층에 2종류의 금속 원소(인듐 및 갈륨)를 가지는 층을 형성할 수 있다.
또한 상기에서는 상이한 종류의 전구체의 도입 사이에 반응제를 포함하는 원료 가스의 도입을 두었지만 본 발명은 이에 한정되는 것이 아니다. 예를 들어 반응제를 포함하는 원료 가스의 도입을 사이에 두면서 연석하여 같은 종류의 전구체를 포함하는 원료 가스를 도입하여도 좋다. 이때, 1사이클에서의 전구체를 포함하는 원료 가스의 펄스 횟수는 요구되는 In-Ga-Zn 산화물의 원자수비와 같은 것이 바람직하다.
또한 상기에서는 제 2 원료 가스로 산화를 하는 인터벌 사이에 1종류의 전구체를 포함하는 원료 가스만을 도입하는 구성을 나타내었지만 본 발명은 이에 한정되는 것이 아니다. 제 2 원료 가스로 산화를 하는 인터벌 사이에 전구체를 포함하는 원료 가스를 2종류 이상 도입하는 구성으로 하여도 좋다. 이때, 전구체를 포함하는 원료 가스를 2종류 이상 동시에 도입하는 구성으로 하여도 좋다. 또한 제 2 원료 가스로 산화를 하는 인터벌 사이에 같은 종류의 전구체를 2번 연속으로 도입하는 구성으로 하여도 좋다.
예를 들어 In:Ga:Zn=1:3:4[원자수비]의 In-Ga-Zn 산화물을 성막할 때, 도 11의 (B)에 나타낸 바와 같은 시퀀스로 성막하여도 좋다. 도 11의 (B)에서는 도 2의 (D)에 나타낸 층(22), 층(41), 층(31), 층(41)의 순서로 적층되는 결정 구조에 맞추어 제 1 원료 가스 및 제 3 원료 가스, 제 4 원료 가스, 제 3 원료 가스, 제 4 원료 가스의 순서로 도입하고 있다. 다만 최초의 제 1 원료 가스의 도입과 제 3 원료 가스의 도입은 사이에 제 2 원료 가스의 도입을 두지 않고 수행하고 있다. 즉 제 1 원료 가스에 포함되는 인듐을 포함하는 전구체와, 제 3 원료 가스에 포함되는 갈륨을 포함하는 전구체가 흡착된 후에 산화제롤 도입하고 있다. 이에 의하여, 도 2의 (D)에 나타낸 층(22)과 같이 하나의 산화물층에 2종류의 금속 원소(인듐 및 갈륨)를 가지는 층을 형성할 수 있다. 이때, 제 1 원료 가스와 제 3 원료 가스의 펄스 시간은 제 4 원료 가스의 펄스 시간의 절반 정도로 하는 것이 바람직하다. 이에 의하여, 도 11의 (B)에 나타낸 바와 같이, 1사이클 중의 인듐을 포함하는 제 1 원료 가스의 펄스 시간과, 갈륨을 포함하는 제 3 원료 가스의 펄스 시간과, 아연을 포함하는 제 4 원료 가스의 펄스 시간의 비율을 원자수비와 같은 1:3:4로 할 수 있다.
앞에서는, 원자수비가 일정한 산화물의 성막에 대하여 설명하였지만 본 발명은 이에 한정되는 것이 아니다. 같은 방법을 사용하여 원자수비가 다른 2종류 이상의 산화물을 연속적으로 성막할 수 있다. 이 경우, 원자수비가 다른 적층 산화물에서, 각각의 산화물의 원자수비에 맞추어 1사이클에서의 전구체를 포함하는 원료 가스의 펄스 횟수 또는 펄스 시간을 설정하는 것이 바람직하다. 이와 같이 성막함으로써, 원자수비가 다른 적층 산화물을 단일의 체임버에서 성막할 수 있다. 따라서, 각각의 산화물을 성막하는 인터벌에서, 수소 또는 탄소 등의 불순물이 들어가는 것을 방지할 수 있다.
도 12에, In:Ga:Zn=1:3:4[원자수비]의 산화물 위에 In:Ga:Zn=1:1:1[원자수비]의 산화물을 적층할 때의 성막 시퀀스의 예를 나타내었다. 단계 104a는 In:Ga:Zn=1:3:4[원자수비]의 산화물에 대응하고, 도 11의 (A)에 나타낸 시퀀스와 같다. 또한 단계 104b는 In:Ga:Zn=1:1:1[원자수비]의 산화물에 대응하고, 도 10의 (B)에 나타낸 시퀀스와 같다. 이와 같이, 전반에는 1사이클의 펄스 횟수를 제 1 원료 가스:제 3 원료 가스:제 4 원료 가스=1:3:4로 수행하고, 후반에는 1사이클의 펄스 횟수를 제 1 원료 가스:제 3 원료 가스:제 4 원료 가스=1:1:1로 수행함으로써, 도 3의 (B)에 나타낸 산화물(62)과 산화물(60)의 적층 구조의 금속 산화물을 성막할 수 있다. 즉 전반은 In:Ga:Zn=1:3:4[원자수비]에 대응한 펄스 횟수로 성막하고, 후반은 In:Ga:Zn=1:1:1[원자수비]에 대응한 펄스 횟수로 성막하고 있다.
또한 앞에서는 In-Ga-Zn 산화물을 예로 들어 성막 방법에 대하여 설명하였지만 본 발명은 이에 한정되는 것이 아니다. 요구되는 금속 산화물에 포함되는 금속 원소에 맞추어 적절히 전구체를 설정하면 좋다. 또한 앞에서는 전구체의 수를 1종류 또는 3종류로 하였지만, 이에 한정되지 않고 2종류 또는 4종류 이상으로 하여도 좋다.
또한 앞에서 1종류의 금속 원소를 포함하는 전구체를 사용하여 성막을 하는 예를 나타내었지만 본 발명은 이에 한정되는 것이 아니다. 2종류 이상의 금속 원소를 포함하는 전구체를 사용하여도 좋다. 예를 들어 인듐과 갈륨을 포함하는 전구체, 또는 갈륨과 아연을 포함하는 전구체 등을 사용하여도 좋다. 이 경우, 도 8의 (A) 등에 나타낸 원료 공급부(4521)의 수를 줄일 수 있다.
<결정 구조의 분류>
이하에서는 상기 금속 산화물(산화물 반도체)에서의 결정 구조의 분류에 대하여 설명한다.
먼저, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 13의 (A)를 사용하여 설명한다. 도 13의 (A)는 산화물 반도체, 대표적으로는 IGZO(In, Ga, 및 Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 13의 (A)에 나타낸 바와 같이, 산화물 반도체는 크게 나누어 "Amorphous(무정형)", "Crystalline(결정성)", "Crystal(결정)"로 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"의 범주에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한 "Crystalline"의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"의 범주에는 single crystal 및 poly crystal이 포함된다.
또한 도 13의 (A)에 나타낸 굵은 테두리 내의 구조는 "Amorphous(무정형)"와 "Crystal(결정)"의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)", 또는 "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 "Crystalline"으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 13의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는 도 13의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재한다. 또한 도 13의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 13의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 13의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 13의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 하여 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는, 나노빔 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 13의 (C)에 나타내었다. 도 13의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 13의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 13의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는, c축 배향을 나타내는 복수의 스폿이 관찰된다.
<CAAC 구조를 가지는 금속 산화물>
이하에서는 CAAC 구조를 가지는 금속 산화물의 자세한 사항에 대하여 설명한다.
CAAC 구조는 복수의 결정을 가지고, 상기 복수의 결정은 c축이 특정 방향으로 배향된다. 또한 특정 방향이란 CAAC 구조를 가지는 금속 산화물의 두께 방향, CAAC 구조를 가지는 금속 산화물의 피형성면의 법선 방향, 또는 CAAC 구조를 가지는 금속 산화물의 표면의 법선 방향이다. 또한 결정 영역이라고 표기하는 경우, 상기 결정 영역은 CAAC 구조가 가지는 결정 그 자체, 또는 CAAC 구조가 가지는 결정 및 그 근방의 영역을 가리킨다. 따라서, CAAC 구조가 가지는 결정을 CAAC 구조가 가지는 결정 영역이라고 표기하는 경우가 있다.
결정 영역이란, 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC 구조는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC 구조를 가지는 금속 산화물은 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 금속 산화물이다.
또한 상기 복수의 결정 영역의 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC 구조는 인듐(In) 및 산소를 가지는 층과, 원소 M, 아연(Zn), 및 산소를 가지는 층이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐 및 산소를 가지는 층에는 원소 M 또는 아연이 포함되는 경우가 있다. 또한 원소 M, 아연, 및 산소를 가지는 층에는 인듐이 포함되는 경우가 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC 구조를 가지는 금속 산화물의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 금속 산화물을 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC 구조를 가지는 금속 산화물의 전자선 회절 패턴에서, 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다(도 13의 (C) 참조). 또한 TEM 이미지에 FFT(Fast Fourier Transform) 해석을 수행함으로써, 전자선 회절 패턴과 같은 역 격자 공간 정보를 반영한 패턴을 가지는 FFT 이미지를 얻을 수 있다. 즉 FFT 해석을 사용하여 결정 구조(예를 들어 CAAC 구조)의 확인 및 평가를 수행할 수도 있다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC 구조를 가지는 금속 산화물에서, 변형 근방에서도 명확한 결정립계(Grain Boundary)를 확인할 수 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는 CAAC 구조를 가지는 금속 산화물이 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 또는 금속 원자가 치환됨으로써 원자간의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
CAAC 구조를 가지는 금속 산화물은 결정성이 높고 명확한 결정립계가 확인되지 않는 금속 산화물이다. 즉 CAAC 구조를 가지는 금속 산화물은 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서, CAAC 구조를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC 구조를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다. 따라서, CAAC 구조를 가지는 금속 산화물은 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물 중 하나이다.
본 발명의 일 형태의 금속 산화물의 성막 방법에서는 분해 온도가 높은 전구체를 사용하고 높은 온도에서 기판을 가열하면서 성막을 수행함으로써 막 중의 불순물이 적은 막을 성막할 수 있다. 또한 본 발명의 일 형태의 금속 산화물의 성막 방법에서는, 성막 중에 간헐적으로, 산소를 포함하는 분위기에서, 불순물 제거 처리를 수행한다. 이에 의하여 전구체 등의 원료에 포함되는 수소가 금속 산화물 중에 잔존하는 것을 억제할 수 있다. 또한 전구체 등의 원료에 포함되는 탄소 및 질소 등이 금속 산화물 중에 잔존하는 것도 억제할 수 있다. 따라서 금속 산화물 중의 불순물 농도를 저감할 수 있다. 또한 금속 산화물의 결정성을 높일 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한 본 명세서에서 하나의 실시형태에 복수의 구성예가 제시되는 경우에는 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치에 대하여 도 14 내지 도 21을 사용하여 설명한다.
본 발명의 일 형태의 반도체 장치는 트랜지스터를 가진다. 본 실시형태의 트랜지스터는 실시형태 1에서 설명한 금속 산화물을 채널 형성 영역에 가진다. 즉 본 실시형태의 트랜지스터는 OS 트랜지스터라고 할 수 있다.
OS 트랜지스터는 오프 전류가 작기 때문에, 소비 전력이 적은 반도체 장치를 실현할 수 있다. 또한 OS 트랜지스터는 주파수 특성이 높기 때문에 동작 속도가 빠른 반도체 장치를 실현할 수 있다. 또한 OS 트랜지스터를 사용함으로써, 전기 특성이 양호한 반도체 장치, 트랜지스터의 전기 특성의 편차가 적은 반도체 장치, 온 전류가 큰 반도체 장치, 신뢰성이 높은 반도체 장치를 실현할 수 있다.
또한 금속 산화물은 구성 원소 또는 조성 등에 따라 절연성 또는 도전성을 나타내는 경우가 있다. 따라서 실시형태 1에서 설명한 금속 산화물은 구성 원소 또는 조성 등을 조정함으로써, 트랜지스터에 포함되는 절연체 또는 도전체, 또는 반도체 장치에 포함되는 절연체 또는 도전체에 사용할 수 있는 경우가 있다.
이하에서는 실시형태 1에서 설명한 금속 산화물을 채널 형성 영역에 사용하는 트랜지스터의 구성예에 대하여 주로 설명한다. 또한 트랜지스터 또는 반도체 장치에 사용할 수 있는 구성 재료에 대해서는 후술하는 <반도체 장치의 구성 재료>를 참조할 수 있다.
[트랜지스터(600)]
도 14의 (A) 내지 (D)를 사용하여 트랜지스터(600)의 구성에 대하여 설명한다. 도 14의 (A)는 트랜지스터(600)의 평면도이다. 도 14의 (B)는 도 14의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 도 14의 (C)는 도 14의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이다. 도 14의 (D)는 도 14의 (B)에서 B1-B2의 일점쇄선으로 나타낸 부분의 평면도이다. 또한 도 14의 (A) 및 (D)의 평면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다.
트랜지스터(600)는 절연체(610) 위에 제공되어 있다. 또한 절연체(610) 위에 절연체(670)가 제공되고, 절연체(670) 위에 절연체(672)가 제공되고, 절연체(672) 위에 절연체(674)가 제공되어 있다. 절연체(670)의 상면 및 절연체(672)의 상면은 평탄화되어 있어도 좋다.
트랜지스터(600)는 도전체(641)와, 도전체(641) 위의 금속 산화물(630)과, 금속 산화물(630) 위의 절연체(650)와, 절연체(650) 위의 도전체(660)와, 절연체(670) 위의 도전체(642)를 가진다.
도전체(660)는 게이트 전극으로서 기능하는 영역을 가진다. 절연체(650)는 게이트 절연체로서 기능하는 영역을 가진다. 도전체(641)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 가지고, 도전체(642)는 소스 전극 및 드레인 전극의 다른 쪽으로서 기능하는 영역을 가진다. 금속 산화물(630)에서 절연체(650)를 개재하여 도전체(660)와 대향하는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
또한 금속 산화물(630)은 채널 형성 영역으로서 기능하는 영역을 가지기 때문에 본 명세서 등에서는 금속 산화물(630)을 트랜지스터(600)의 반도체층으로 바꿔 말할 수 있다. 또한 반도체층을 금속 산화물(630)로 바꿔 말할 수 있다.
트랜지스터(600)는 소스 전극과 드레인 전극이 다른 높이에 위치하기 때문에, 반도체층을 흐르는 전류는 위에서 아래로 또는 아래에서 위로 흐르게 된다. 즉 채널 길이 방향이 높이 방향(세로 방향)의 성분을 가진다고 할 수 있기 때문에, 트랜지스터(600)는 세로형 트랜지스터, 세로형 채널 트랜지스터, 세로 채널형 트랜지스터 등이라고도 부를 수 있다.
세로형 트랜지스터는 소스 전극, 반도체층, 및 드레인 전극을 중첩시켜 제공할 수 있기 때문에 반도체층을 평면상에 배치하는 소위 플레이너(planar)형 트랜지스터와 비교하여 점유 면적을 대폭적으로 축소시킬 수 있다.
절연체(672), 도전체(642), 및 절연체(670)에는 도전체(641)에 도달하는 개구부가 형성되어 있다. 즉 상기 개구부는 절연체(672)가 가지는 개구부와, 도전체(642)가 가지는 개구부와, 절연체(670)가 가지는 개구부로 구성되어 있다. 또한 상기 개구부는 평면에서 보았을 때 도전체(641)와 중첩되는 영역을 가진다. 또한 상기 개구부에 금속 산화물(630), 절연체(650), 및 도전체(660) 각각의 적어도 일부가 배치된다.
도 14의 (B) 및 (C)에서는 상기 개구부의 측벽이 기판면(미도시)에 대하여 수직인 구성을 나타내었다. 또한 본 발명은 이에 한정되지 않는다. 상기 개구부의 측벽은 기판면에 대하여 테이퍼 형상을 가져도 좋다.
본 명세서 등에서 개구부의 측벽이란, 개구부가 제공된 구조에 있어서 상기 개구부의 측면을 가리킨다. 따라서 본 명세서 등에 기재된 "개구부의 측벽"을, 구조에 제공되는 개구부에서의 상기 구조의 측면으로 바꿔 말할 수 있다.
즉 도 14의 (B) 및 (C)에서는 개구부에서의 절연체(672), 도전체(642), 및 절연체(670)의 측면이 기판면에 대하여 수직인 구성을 나타내었지만 이에 한정되지 않고, 이들의 측면은 기판면에 대하여 테이퍼 형상을 가져도 좋다.
금속 산화물(630)은 절연체(672), 도전체(642), 및 절연체(670)에 제공되는 개구부에서의 절연체(672)의 측면, 도전체(642)의 측면, 및 절연체(670)의 측면과 접한다. 또한 금속 산화물(630)은 도전체(641)의 상면의 일부 및 절연체(672)의 상면의 일부와 접한다. 또한 금속 산화물(630)은 오목부를 가진다.
절연체(650)의 적어도 일부는 금속 산화물(630)이 가지는 오목부에 배치된다. 이때 절연체(650)는 금속 산화물(630)의 상면과 접한다. 또한 절연체(650)는 오목부를 가진다. 상기 오목부는 금속 산화물(630)이 가지는 오목부에 위치한다.
도전체(660)는 절연체(650)가 가지는 오목부를 매립하도록 배치된다. 이때 도전체(660)는 절연체(650)의 상면과 접한다. 또한 도전체(660)는 단면에서 보았을 때 절연체(650)를 개재(介在)하여 금속 산화물(630)과 대향하는 영역을 가진다.
도 14의 (A) 내지 (D)에 나타낸 구성에 있어서, 트랜지스터(600)의 채널 길이는 단면에서 보았을 때의 도전체(641)의 상면으로부터 도전체(642)의 하면까지의 최단 거리(도 14의 (B)에 나타낸 거리 L1)에 상당한다. 또한 거리 L1은 도전체(641)의 상면과 중첩되는 영역의 절연체(670)의 막 두께이기도 하다. 즉 트랜지스터(600)의 채널 길이는 절연체(670)의 막 두께에 의하여 조정할 수 있다. 예를 들어 절연체(670)의 막 두께를 얇게 함으로써 채널 길이가 짧은 트랜지스터(600)를 제작할 수 있다.
또한 도 14의 (A) 내지 (D)에 나타낸 구성에 있어서, 트랜지스터(600)의 채널 폭은 평면에서 보았을 때의 절연체(670)와 금속 산화물(630)이 접한 영역의 길이에 상당하고, 평면에서 보았을 때의 금속 산화물(630)의 윤곽(외주)의 길이에 상당한다. 즉 트랜지스터(600)의 채널 폭은 절연체(670)에 제공되는 개구부의 지름의 크기에 의하여 조정할 수 있다. 예를 들어 상기 개구부의 지름을 크게 함으로써 채널 폭이 큰 트랜지스터(600)를 제작할 수 있다.
트랜지스터(600)는 채널 형성 영역이 게이트 전극을 둘러싸는 구조를 가지기 때문에 CAA(Channel-All-Around) 구조의 트랜지스터라고 할 수 있다.
또한 도 14의 (D)에서는 도전체(642)가 가지는 개구부의 상면 형상이 원 형상인 구성을 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 상기 개구부의 상면 형상은 타원 형상, 다각 형상, 또는 각이 둥그스름한 다각 형상이어도 좋다. 여기서 다각 형상이란, 삼각형, 사각형, 오각형, 및 육각형 등을 가리킨다.
금속 산화물(630)은 절연체(672), 도전체(642), 및 절연체(670)에 형성된 개구부에 제공할 필요가 있다. 그래서 금속 산화물(630)로서, 실시형태 1에서 설명한 금속 산화물을 사용하는 것이 바람직하다. 또한 금속 산화물(630)은 실시형태 1에서 설명한 ALD법을 사용하여 성막되는 것이 바람직하다. ALD법은 단차 피복성과 두께 균일성이 우수하기 때문에, 상기 개구부의 표면을 피복하는 경우에 특히 적합하다.
또한 금속 산화물(630)로서는 결정성을 가지는 산화물 반도체를 사용하는 것이 바람직하다. 결정성을 가지는 산화물 반도체로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor), nc-OS(nanocrystalline oxide semiconductor), 다결정 산화물 반도체, 단결정 산화물 반도체 등을 들 수 있다. 금속 산화물(630)로서 CAAC-OS를 사용하는 것이 특히 바람직하다.
CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 포함한 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함한 금속 산화물은 열에 강하고 신뢰성이 높다.
또한 금속 산화물(630)로서 CAAC-OS 등의 결정성을 가지는 산화물을 사용함으로써, 도전체(641) 및 도전체(642)에 의하여 금속 산화물(630)로부터 산소가 추출되는 것을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 금속 산화물(630)로부터 산소가 추출되는 것을 억제할 수 있기 때문에, 트랜지스터(600)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다. 또한 도전체(641) 및 도전체(642)의 도전율이 저하되는 것을 억제할 수 있다.
실시형태 1에서 설명한 ALD법을 사용하여 성막되는 금속 산화물은 CAAC-OS를 가지기 때문에 금속 산화물(630)로서 적합하게 사용할 수 있다.
또한 산화물 반도체는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 금속 산화물(630)은 CAAC-OS, nc-OS, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체, 다결정 산화물 반도체, CAC-OS(cloud-aligned composite oxide semiconductor) 중 2종류 이상을 가져도 좋다.
또한 트랜지스터의 전기 특성을 안정적으로 하기 위해서는 산화물 반도체 중의 불순물 농도를 저감하는 것이 유효하다. 실시형태 1에서 설명한 ALD법을 사용하여 성막되는 금속 산화물은 불순물 농도가 저감되어 있기 때문에 금속 산화물(630)로서 적합하게 사용할 수 있다.
또한 OS 트랜지스터는 채널 형성 영역에 불순물 및 산소 결손(VO)이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산화물 반도체에서는, 산소 결손에 수소가 들어간 결함(VOH)을 형성하여 캐리어가 되는 전자를 생성하는 경우가 있다. 또한 채널 형성 영역에 VOH가 형성되면, 채널 형성 영역 중의 도너 농도가 증가하는 경우가 있다. 채널 형성 영역 중의 도너 농도가 증가함에 따라 문턱 전압에 편차가 생기는 경우가 있다. 그러므로 산화물 반도체 중의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 따라서 산화물 반도체 중의 채널 형성 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다.
절연체(650)로서는 비유전율이 낮은 재료를 포함하는 절연체를 사용하는 것이 바람직하다. 예를 들어 열에 대하여 안정적인 산화 실리콘 또는 산화질화 실리콘을 사용하는 것이 바람직하다.
또한 절연체(650) 중의 불순물 농도는 저감되어 있는 것이 바람직하다. 금속 산화물(630)과 접하는 절연체(650) 중의 불순물 농도가 저감되어 있음으로써, 금속 산화물(630) 중의 불순물 농도가 높아지는 것을 억제할 수 있다.
절연체(650)는 단층 구조이어도 좋고, 적층 구조이어도 좋다.
절연체(674) 및 도전체(660) 위에 도전체(662)가 제공된다. 도전체(662)는 배선으로서 기능하는 영역을 가진다. 도전체(662)에는 도전성이 높은 도전성 재료를 사용하는 것이 바람직하다.
또한 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 도전체(660)에 사용하는 것이 바람직하다. 도전체(660)가 산소의 확산을 억제함으로써, 예를 들어 절연체(650)에 포함되는 산소로 인하여 도전체(662)가 산화되어 도전율이 저하되는 것을 억제할 수 있다.
도전체(660)에는 산화되기 어려운 도전성 재료를 사용하는 것이 바람직하다. 또한 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(660)는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 예를 들어 도전체(660)가 제 1 도전체와, 제 1 도전체 위의 제 2 도전체의 적층 구조를 가지는 경우, 제 1 도전체는 제 2 도전체의 바닥면 및 측면을 감싸도록 배치되는 것이 좋다.
도전체(641) 및 도전체(642)로서 각각 산화되기 어려운 도전성 재료 또는 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 이들 도전성 재료를 사용함으로써 도전체(641) 및 도전체(642)의 도전율이 저하되는 것을 억제할 수 있다. 도전체(641) 및 도전체(642)로서는 탄탈럼을 포함하는 질화물이 특히 바람직하다.
도 14의 (B)에서는 도전체(641) 및 도전체(642)를 각각 단층으로 한 구성을 나타내었다. 또한 도전체(641) 및 도전체(642) 중 한쪽 또는 양쪽은 적층 구조이어도 좋다.
예를 들어 도전체(641) 및 도전체(642)의 각각이 제 1 도전체와 제 2 도전체의 2층 구조를 가지는 경우, 절연체(670)에 접하는 제 1 도전체로서 산화되기 어려운 도전성 재료 또는 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 이에 의하여 도전체(641) 및 도전체(642)의 도전율이 저하되는 것을 억제할 수 있다.
또한 도전체(641) 및 도전체(642)의 제 2 도전체는 도전체(641) 및 도전체(642)의 제 1 도전체보다 도전성이 높은 것이 바람직하다. 또한 도전체(641) 및 도전체(642)의 제 2 도전체의 막 두께를 도전체(641) 및 도전체(642)의 제 1 도전체의 막 두께보다 크게 하는 것이 바람직하다.
예를 들어 도전체(641) 및 도전체(642)의 제 1 도전체로서 질화 탄탈럼 또는 질화 타이타늄을 사용하고, 도전체(641) 및 도전체(642)의 제 2 도전체로서 텅스텐을 사용할 수 있다.
절연체(670)로서 비유전율이 낮은 재료를 포함하는 절연체를 사용하는 것이 바람직하다. 특히 가열에 의하여 이탈되는 산소(이하 과잉 산소라고 부르는 경우가 있음)를 포함하는 영역을 형성하기 쉬운 절연체를 사용하는 것이 바람직하다. 과잉 산소를 포함하는 절연체(670)와 접하도록 금속 산화물(630)을 제공하여 열처리를 수행함으로써 절연체(670)로부터 금속 산화물(630)에 산소를 공급하여 금속 산화물(630) 중의 산소 결손 및 VOH를 저감할 수 있다. 특히 금속 산화물(630)에서 절연체(670)와 접한 영역은 채널 형성 영역으로서 기능하기 때문에, 이러한 구성으로 함으로써 채널 형성 영역 중의 산소 결손 및 VOH를 저감할 수 있다.
또한 절연체(670) 중의 불순물 농도는 저감되어 있는 것이 바람직하다. 금속 산화물(630)과 접하는 절연체(670) 중의 불순물 농도가 저감되어 있음으로써, 금속 산화물(630) 중의 불순물 농도가 높아지는 것을 억제할 수 있다.
절연체(672)로서는 비유전율이 낮은 재료를 포함하는 절연체를 사용하는 것이 좋다.
도 14의 (B) 및 (C)에 나타낸 바와 같이, 절연체(672)의 위쪽에 있어서, 도전체(660)의 단부는 금속 산화물(630)의 단부 및 절연체(650)의 단부와 각각 일치한다. 또한 도전체(660)의 단부는 금속 산화물(630) 및 절연체(650) 각각의 단부와 일치하지 않아도 된다.
예를 들어 도 15의 (A)에 나타낸 바와 같이, 도전체(660)의 단부는 절연체(650)의 단부보다 내측에 위치하여도 좋다. 또는 예를 들어, 도 15의 (B)에 나타낸 바와 같이, 절연체(650)는 금속 산화물(630)의 상면 및 측면을 덮도록 제공되어도 좋다. 도 15의 (A)에 나타낸 구성 또는 도 15의 (B)에 나타낸 구성으로 함으로써, 절연체(650)에 의하여 도전체(660)와 금속 산화물(630)을 충분히 이격할 수 있다.
또한 도 15의 (A)에 나타낸 구성 또는 도 15의 (B)에 나타낸 구성에 있어서, 도전체(660)가 배선으로서의 기능을 가지는 경우, 도전체(662)는 반드시 제공하지 않아도 된다.
도 14의 (B)에서는 도전체(641)가, 절연체(670)가 가지는 개구부와 중첩되는 영역에 오목부를 가지지 않는 구성을 나타내었다. 또한 본 발명은 이에 한정되지 않는다. 예를 들어 도 15의 (C)에 나타낸 바와 같이, 도전체(641)는 상기 개구부와 중첩되는 영역에 오목부를 가져도 좋다. 바꿔 말하면 도전체(641)에서 상기 개구부와 중첩되는 영역의 상면의 일부가 제거되어 있어도 좋다. 도전체(641)가 오목부를 가짐으로써, 절연체(650)를 개재하여 금속 산화물(630)과 도전체(660)가 대향하는 영역의 하단부를 도전체(641)에 더 가깝게 할 수 있다. 또는 도전체(660)가 금속 산화물(630) 및 절연체(650)를 개재하여 도전체(641)와 대향하는 영역을 가질 수 있다. 이러한 구성으로 함으로써 절연체(650)를 개재하여 금속 산화물(630)과 도전체(660)가 대향하지 않는 영역, 소위 Loff 영역을 좁게 하거나 제공하지 않는 구성으로 할 수 있다. 따라서 트랜지스터(600)의 주파수 특성을 향상시킬 수 있다.
또는 예를 들어, 도 15의 (D)에 나타낸 바와 같이, 도전체(641)는 절연체(670)가 가지는 개구부와 중첩되는 영역에 절연체(610)에 도달하는 개구부를 가져도 좋다. 바꿔 말하면 도전체(641)에서 절연체(670)가 가지는 개구부와 중첩되는 영역이 제거되어 있어도 좋다. 도전체(641)가 절연체(610)에 도달하는 개구부를 가짐으로써, 절연체(650)를 개재하여 금속 산화물(630)과 도전체(660)가 대향하는 영역의 하단부를 도전체(641)에 더 가깝게 할 수 있다. 또는 도전체(660)가 금속 산화물(630) 및 절연체(650)를 개재하여 도전체(641)와 대향하는 영역을 가질 수 있다. 이에 의하여 트랜지스터(600)의 주파수 특성을 향상시킬 수 있다.
도 14의 (B)에서는 금속 산화물(630)이, 도전체(642)가 가지는 개구부의 측벽과 접한 영역과, 절연체(672)의 상면과 접한 영역을 가지는 구성을 나타내었다. 또한 본 발명은 이에 한정되지 않는다. 예를 들어 도 15의 (E) 및 (F)에 나타낸 바와 같이, 금속 산화물(630)은 도전체(642)가 가지는 개구부의 측벽과 접한 영역에 더하여, 도전체(642)의 상면의 일부와 접한 영역을 가져도 좋다. 이러한 구성으로 함으로써 금속 산화물(630)과 도전체(642)의 접촉 면적을 증대시켜, 트랜지스터(600)의 온 전류를 증대시킬 수 있다.
또한 도 16의 (A)에 나타낸 바와 같이, 절연체(650)와 금속 산화물(630) 사이에 층(651)을 제공하여도 좋다. 이때 층(651)은 절연체(650)의 하면 및 금속 산화물(630)의 오목부에 접하여 제공된다. 층(651)은 산소에 대한 배리어성을 가지는 것이 바람직하다. 이러한 구성으로 함으로써 절연체(650)에 포함되는 산소가 채널 형성 영역에 과도하게 공급되는 것을 억제할 수 있다. 또한 열처리 등을 수행하였을 때에 금속 산화물(630)로부터의 산소의 이탈을 억제하여, 금속 산화물(630)에 산소 결손이 형성되는 것을 억제할 수 있다. 따라서 트랜지스터(600)의 전기 특성을 양호하게 하여 신뢰성을 향상시킬 수 있다.
층(651)으로서 예를 들어 산화 알루미늄을 사용하는 것이 더 바람직하다. 또한 층(651)으로서는 절연성 재료를 포함하는 절연체를 사용하여도 좋고, 반도체 재료를 포함하는 반도체층을 사용하여도 좋다.
또한 도 16의 (A)에 나타낸 바와 같이, 도전체(660)와 절연체(650) 사이에 층(652)을 제공하여도 좋다. 이때 층(652)은 도전체(660)의 하면 및 절연체(650)의 오목부에 접하여 제공된다. 층(652)은 수소에 대한 배리어성을 가지는 것이 바람직하다. 이러한 구성으로 함으로써 도전체(660)에 포함되는 수소 등의 불순물이 금속 산화물(630)로 확산되는 것을 억제할 수 있다.
층(652)으로서 예를 들어 질화 실리콘을 사용하는 것이 바람직하다. 또한 층(652)으로서는 절연성 재료를 포함하는 절연체를 사용하여도 좋고, 도전성 재료를 포함하는 도전체를 사용하여도 좋다.
또한 층(652)은 산소에 대한 배리어성을 가져도 좋다. 층(652)이 산소에 대한 배리어성을 가짐으로써, 절연체(650)에 포함되는 산소가 도전체(660)로 확산되는 것을 억제할 수 있다. 즉 금속 산화물(630)에 공급되는 산소량의 감소를 억제할 수 있다. 또한 절연체(650)에 포함되는 산소에 의한 도전체(660)의 산화를 억제할 수 있다. 층(652)으로서 산화 하프늄을 사용하는 것이 바람직하다. 또한 산화 하프늄은 수소를 포획 또는 고착하는 기능을 가지기 때문에 층(652)으로서 적합하다.
도 16의 (B)에 나타낸 바와 같이, 도전체(641)와 절연체(670) 사이에 절연체(681)를 제공하여도 좋다. 절연체(681)는 산소에 대한 배리어성을 가지는 것이 바람직하다. 이러한 구성으로 함으로써 절연체(670)에 포함되는 산소가 도전체(641)로 확산되는 것을 억제하여, 도전체(641)의 산화를 억제할 수 있다.
또한 도 16의 (B)에 나타낸 바와 같이, 도전체(642)와 절연체(670) 사이에 절연체(683)를 제공하여도 좋다. 절연체(683)는 산소에 대한 배리어성을 가지는 것이 바람직하다. 이러한 구성으로 함으로써 절연체(670)에 포함되는 산소가 도전체(642)로 확산되는 것을 억제하여, 도전체(642)의 산화를 억제할 수 있다.
절연체(681) 및 절연체(683)로서 층(651) 또는 층(652)에 적용할 수 있는 절연체를 사용하는 것이 좋다.
[트랜지스터(600A)]
도 17의 (A) 내지 (D)를 사용하여 트랜지스터(600A)의 구성에 대하여 설명한다. 도 17의 (A)는 트랜지스터(600A)의 평면도이다. 도 17의 (B)는 도 17의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 도 17의 (C)는 도 17의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이다. 도 17의 (D)는 도 17의 (B)에서 B1-B2의 일점쇄선으로 나타낸 부분의 평면도이다. 또한 도 17의 (A) 및 (D)의 평면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다. 또한 이하의 설명에 있어서, [트랜지스터(600)]에서의 설명과 공통되는 부분에는 공통의 부호를 사용하고 그 설명을 생략한다.
트랜지스터(600A)는 절연체(610) 위에 제공되어 있다. 또한 절연체(610) 위에 절연체(670)가 제공되고, 절연체(670) 위에 절연체(672)가 제공되어 있다. 절연체(670)의 상면 및 절연체(672)의 상면은 평탄화되어 있어도 좋다.
트랜지스터(600A)는 도전체(641)와, 도전체(641) 위의 절연체(650) 및 금속 산화물(630)과, 금속 산화물(630) 위의 절연체(675)와, 절연체(670) 위의 도전체(662)와, 절연체(672), 절연체(650), 금속 산화물(630), 및 절연체(675) 위의 도전체(642)를 가진다.
도전체(662)는 게이트 전극으로서 기능하는 영역을 가진다. 절연체(650)는 게이트 절연체로서 기능하는 영역을 가진다. 도전체(641)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 가지고, 도전체(642)는 소스 전극 및 드레인 전극의 다른 쪽으로서 기능하는 영역을 가진다. 금속 산화물(630)에서 도전체(662)와 대향하는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
트랜지스터(600A)는 세로형 트랜지스터라고 부를 수 있다.
절연체(672), 도전체(662), 및 절연체(670)에는 도전체(641)에 도달하는 개구부가 형성되어 있다. 즉 상기 개구부는 절연체(672)가 가지는 개구부와, 도전체(662)가 가지는 개구부와, 절연체(670)가 가지는 개구부로 구성되어 있다. 또한 상기 개구부는 평면에서 보았을 때 도전체(641)와 중첩되는 영역을 가진다. 또한 상기 개구부에 절연체(650), 금속 산화물(630), 및 절연체(275) 각각의 적어도 일부가 배치된다.
도 17의 (B) 및 (C)에서는 상기 개구부의 측벽이 기판면(미도시)에 대하여 수직인 구성을 나타내었지만 본 발명은 이에 한정되지 않는다. 상기 개구부의 측벽은 기판면에 대하여 테이퍼 형상을 가져도 좋다.
절연체(650)는 절연체(672), 도전체(662), 및 절연체(670)에 제공되는 개구부에서의 절연체(672)의 측면, 도전체(662)의 측면, 및 절연체(670)의 측면과 접한다. 또한 절연체(650)는 도전체(641)의 상면의 일부 및 도전체(642)의 하면의 일부와 접한다. 또한 절연체(650)는 중공부가 제공된 원통 형상을 가진다.
금속 산화물(630)은 절연체(650)가 가지는 중공부에 배치된다. 금속 산화물(630)은 절연체(650)의 측면과 접한 영역, 도전체(641)와 접한 영역, 및 도전체(642)와 접한 영역을 가진다. 또한 금속 산화물(630)은 절연체(650)를 개재하여 도전체(662)와 대향하는 영역을 가진다. 또한 금속 산화물(630)은 오목부를 가진다. 또한 절연체(672), 도전체(662), 및 절연체(670)에 제공되는 개구부의 지름이 작은 경우, 금속 산화물(630)은 오목부를 가지지 않는 경우가 있다. 또는 지름이 작은 오목부를 가지는 경우가 있다.
절연체(675)는 금속 산화물(630)이 가지는 오목부를 매립하도록 배치된다. 또한 금속 산화물(630)이 오목부를 가지지 않는 경우, 절연체(675)를 제공하지 않아도 된다. 또한 금속 산화물(630)이 지름이 작은 오목부를 가지는 경우, 절연체(675) 대신에 공극을 제공하여도 좋다. 이때 상기 공극은 금속 산화물(630)과 도전체(642) 사이에 제공된다. 상기 공극은 예를 들어 공기, 질소, 산소, 이산화 탄소, 및 18족 원소에서 선택되는 어느 하나 또는 복수를 가진다.
도 17의 (A) 내지 (D)에 나타낸 구성에 있어서, 트랜지스터(600A)의 채널 길이는 단면에서 보았을 때의 도전체(641)의 상면으로부터 도전체(642)의 하면까지의 최단 거리(도 17의 (B)에 나타낸 거리 L2)에 상당한다. 또한 거리 L2는 절연체(672), 도전체(662), 및 절연체(670)에 제공되는 개구부의 높이(깊이)이기도 하다. 즉 트랜지스터(600A)의 채널 길이는 상기 개구부의 높이(깊이)에 의하여 조정할 수 있다. 예를 들어 절연체(670) 및 절연체(672)의 막 두께를 얇게 함으로써 채널 길이가 짧은 트랜지스터(600A)를 제작할 수 있다.
또한 도 17의 (A) 내지 (D)에 나타낸 구성에 있어서, 트랜지스터(600A)의 채널 폭은 평면에서 보았을 때의 절연체(650)와 금속 산화물(630)이 접한 영역의 길이에 상당하고, 평면에서 보았을 때의 금속 산화물(630)의 윤곽(외주)의 길이에 상당한다. 즉 트랜지스터(600A)의 채널 폭은 도전체(662)에 제공되는 개구부의 지름의 크기에 의하여 조정할 수 있다. 예를 들어 상기 개구부의 지름을 크게 함으로써 채널 폭이 큰 트랜지스터(600A)를 제작할 수 있다.
트랜지스터(600A)는 게이트 전극이 채널 형성 영역을 둘러싸는 구조를 가지기 때문에 GAA(Gate-All-Around) 구조의 트랜지스터라고 할 수 있다.
또한 도 17의 (D)에서는 도전체(662)가 가지는 개구부의 상면 형상이 원 형상인 구성을 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 상기 개구부의 상면 형상은 타원 형상, 다각 형상, 또는 각이 둥그스름한 다각 형상이어도 좋다.
도전체(662)는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 도전체(662)로서는 상술한 도전체(660)에 적용할 수 있는 도전체를 사용할 수 있다.
도 17의 (B) 및 (C)에서는 금속 산화물(630)의 상면의 높이가 절연체(672)의 상면, 절연체(650)의 상면, 및 절연체(675)의 상면 각각의 높이와 일치하고 있다. 또한 본 발명은 이에 한정되지 않는다. 예를 들어 도 18의 (A)에 나타낸 바와 같이, 금속 산화물(630)의 상면은 절연체(672)의 상면 및 절연체(650)의 상면보다 위쪽에 위치하여도 좋다. 도 18의 (A)에서는 금속 산화물(630)이 절연체(672)의 상면의 일부와 접하는 구성을 나타내었다. 이러한 구성으로 함으로써 금속 산화물(630)과 도전체(642)의 접촉 면적을 증대시켜, 트랜지스터(600A)의 온 전류를 증대시킬 수 있다.
또한 도 17의 (B) 및 (C)에서는 도전체(642)는 금속 산화물(630)의 최상부와 접한 영역을 가진다. 또한 본 발명은 이에 한정되지 않는다. 예를 들어 도 18의 (A)에 나타낸 바와 같이, 도전체(642)의 일부가 금속 산화물(630)이 가지는 오목부에 제공되어도 좋다. 바꿔 말하면 도전체(642)는 금속 산화물(630)이 가지는 오목부의 일부와 접한 영역을 가져도 좋다. 이러한 구성으로 함으로써 금속 산화물(630)과 도전체(642)의 접촉 면적을 증대시켜, 트랜지스터(600A)의 온 전류를 증대시킬 수 있다.
또한 도 17의 (B) 및 (C)에서는 도전체(641)가, 도전체(662)가 가지는 개구부와 중첩되는 영역에 오목부를 가지지 않는 구성을 나타내었다. 또한 도전체(641)와 금속 산화물(630)이 접한 영역을 가지기만 하면 도전체(641)의 형상은 특별히 한정되지 않는다. 예를 들어 도 18의 (B) 및 (C)에 나타낸 바와 같이, 도전체(641)는 상기 개구부의 적어도 일부와 중첩되는 영역에 오목부를 가져도 좋다. 바꿔 말하면 도전체(641)에서 상기 개구부의 적어도 일부와 중첩되는 영역의 상면의 일부가 제거되어 있어도 좋다.
도 18의 (B)에서는 도전체(641)가 가지는 오목부에 금속 산화물(630)의 적어도 일부가 제공되어 있다. 이러한 구성으로 함으로써 금속 산화물(630)과 도전체(641)의 접촉 면적을 증대시켜, 트랜지스터(600A)의 온 전류를 증대시킬 수 있다. 또는 도 18의 (C)에 나타낸 바와 같이, 도전체(641)가 가지는 오목부에 절연체(650)의 일부 및 금속 산화물(630)의 일부가 제공되어도 좋다.
실시형태 1에서 설명한 금속 산화물을 적용할 수 있는 트랜지스터는 세로 채널형 트랜지스터에 한정되지 않는다. 예를 들어 플레이너형 트랜지스터, 스태거형 트랜지스터, 역스태거형 트랜지스터 등에도 사용할 수 있다. 또한 톱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
[트랜지스터(200)]
도 19의 (A) 내지 (D)를 사용하여 트랜지스터(200)의 구성에 대하여 설명한다. 도 19의 (A)는 트랜지스터(200)의 평면도이고, 도 19의 (B)는 도 19의 (A)에서 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 도 19의 (C)는 도 19의 (A)에서 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 19의 (D)는 도 19의 (A)에서 A5-A6의 일점쇄선으로 나타낸 부분의 단면도이다. 또한 도 19의 (A)의 평면도에서는 도면의 명료화를 위하여 일부 요소를 생략하였다.
트랜지스터(200)는 도전체(205)와, 도전체(205) 위의 절연체(222)와, 절연체(222) 위의 절연체(224)와, 절연체(224) 위의 금속 산화물(230)과, 금속 산화물(230) 위의 도전체(242a) 및 도전체(242b)와, 도전체(242a) 위의 절연체(271a)와, 도전체(242b) 위의 절연체(271b)와, 금속 산화물(230) 위의 절연체(250)와, 절연체(250) 위의 도전체(260)를 가진다. 도 19의 (A) 내지 (D)에 나타낸 트랜지스터(200)는 톱 게이트형 트랜지스터이다.
또한 이하에 있어서, 도전체(242a)와 도전체(242b)를 통틀어 도전체(242)라고 부르는 경우가 있다. 또한 절연체(271a)와 절연체(271b)를 통틀어 절연체(271)라고 부르는 경우가 있다.
절연체(271) 위에는 절연체(275)가 제공되고, 절연체(275) 위에는 절연체(280)가 제공된다. 절연체(280)의 상면은 평탄화되어 있어도 좋다. 또한 절연체(280) 및 절연체(275)에는 금속 산화물(230)에 도달하는 개구부가 제공된다. 상기 개구부 내에 절연체(250) 및 도전체(260)가 배치된다.
도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 영역을 가지고, 도전체(205)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능하는 영역을 가진다. 또한 절연체(250)는 제 1 게이트 절연체로서 기능하는 영역을 가지고, 절연체(222) 및 절연체(224)는 제 2 게이트 절연체로서 기능하는 영역을 가진다. 또한 도전체(242a)는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 가지고, 도전체(242b)는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능하는 영역을 가진다. 또한 금속 산화물(230)에서 도전체(260)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
트랜지스터(200)에서는 채널 형성 영역을 포함하는 금속 산화물(230)에, 실시형태 1에서 설명한 금속 산화물을 사용하는 것이 바람직하다. 실시형태 1에서 설명한 금속 산화물은 CAAC-OS를 가지기 때문에 금속 산화물(230)로서 적합하게 사용할 수 있다.
금속 산화물(230)은 절연체(224) 위의 금속 산화물(230a)과, 금속 산화물(230a) 위의 금속 산화물(230b)을 가지는 것이 바람직하다. 또한 도 19의 (B) 및 (C)에서는 금속 산화물(230)이 금속 산화물(230a) 및 금속 산화물(230b)의 2층이 적층된 구성을 가지는 예에 대하여 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 금속 산화물(230)을 단층, 또는 3층 이상의 적층 구조로 하여도 좋다.
금속 산화물(230)은 화학 조성이 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 예를 들어 금속 산화물(230a)에 사용하는 금속 산화물에서 주성분인 금속 원소에 대한 원소 M의 원자수비가 금속 산화물(230b)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 금속 산화물(230a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 금속 산화물(230b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 이러한 구성으로 함으로써, 금속 산화물(230a)보다 아래쪽에 형성된 구조물로부터의 금속 산화물(230b)에 대한 불순물 및 산소의 확산을 억제할 수 있다.
또한 금속 산화물(230b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 금속 산화물(230a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다. 이러한 구성함으로써 트랜지스터(200)는 큰 온 전류 및 높은 주파수 특성을 얻을 수 있다.
또한 금속 산화물(230a) 및 금속 산화물(230b)이 산소 이외에 공통 원소를 주성분으로서 가짐으로써, 금속 산화물(230a)과 금속 산화물(230b)의 계면의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아져, 트랜지스터(200)는 큰 온 전류 및 높은 주파수 특성을 얻을 수 있다.
구체적으로는 금속 산화물(230a)로서 In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, In:M:Zn=1:3:2[원자수비] 또는 그 근방의 조성, 또는 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성의 금속 산화물을 사용하는 것이 바람직하다. 또한 금속 산화물(230b)로서, 실시형태 1에서 설명한 금속 산화물을 사용하는 것이 바람직하다. 또한 원소 M으로서 갈륨, 알루미늄, 또는 주석을 사용하는 것이 바람직하고, 갈륨을 사용하는 것이 더 바람직하다. 또한 금속 산화물(230)을 단층으로 하는 경우, 금속 산화물(230)로서는 금속 산화물(230a) 또는 금속 산화물(230b)에 적용할 수 있는 금속 산화물을 사용하는 것이 좋다.
여기서, 도 19의 (B)에서의 채널 형성 영역 근방의 확대도를 도 20의 (A)에 나타내었다. 도 20의 (A)에 나타낸 바와 같이, 금속 산화물(230b)은 채널 형성 영역으로서 기능하는 영역(230bc)과, 영역(230bc)을 끼우도록 제공되며 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)을 가진다. 영역(230bc)은 적어도 일부가 도전체(260)와 중첩된다. 바꿔 말하면 영역(230bc)은 도전체(242a)와 도전체(242b) 사이의 영역에 제공된다. 영역(230ba)은 도전체(242a)와 중첩되어 제공되고, 영역(230bb)은 도전체(242b)와 중첩되어 제공된다.
상술한 바와 같이, 산화물 반도체 중의 채널 형성 영역에서는 산소 결손 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다. 한편, 과잉 산소를 포함하는 절연체를 산화물 반도체 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소를 공급하여 산소 결손 및 VOH를 저감할 수 있다. 다만 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하가 일어날 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소의 양의 편차가 기판면 내에서 생김으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
따라서, 산화물 반도체 중에서 채널 형성 영역으로서 기능하는 영역(230bc)은 캐리어 농도가 저감되어 있는 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(230ba) 및 영역(230bb)은 캐리어 농도가 높은 것이 바람직하다. 즉 영역(230bc)에서의 산소 결손 및 VOH를 저감하고 영역(230ba) 및 영역(230bb)에서의 산소 결손 및 VOH의 저감을 억제하는 구성으로 하는 것이 바람직하다.
여기서, 채널 형성 영역으로서 기능하는 영역(230bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더 바람직하고, 1×1013cm-3 미만인 것이 더 바람직하고, 1×1012cm-3 미만인 것이 더 바람직하다. 또한 영역(230bc)의 캐리어 농도의 하한값에 대해서는 특별히 한정되지 않지만 예를 들어 1×10-9cm-3으로 할 수 있다.
또한 도 20의 (A)에서는 영역(230ba), 영역(230bb), 및 영역(230bc)이 금속 산화물(230b)에 형성되는 예에 대하여 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 상기 각 영역이 금속 산화물(230b)뿐만 아니라, 금속 산화물(230a)에도 형성되어도 좋다.
도전체(242a) 및 도전체(242b)로서는 예를 들어 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼을 포함하는 질화물이 바람직하다. 또한 도전체(242a) 및 도전체(242b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 금속 산화물(230b) 등에 포함되는 수소가 도전체(242a) 또는 도전체(242b)에 흡수되는 경우가 있다.
도전체(242a) 및 도전체(242b)는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 예를 들어 도 20의 (A)에 나타낸 바와 같이, 도전체(242a) 및 도전체(242b)를 각각 2층 구조로 하여도 좋다. 이 경우 도전체(242a)는 도전체(242a1)와 도전체(242a1) 위의 도전체(242a2)의 적층체이고, 도전체(242b)는 도전체(242b1)와 도전체(242b1) 위의 도전체(242b2)의 적층체이다. 이때 금속 산화물(230b)에 접하는 층(도전체(242a1) 및 도전체(242b1))로서, 산화되기 어려운 도전성 재료, 또는 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 이로써 금속 산화물(230b)에 포함되는 산소에 의하여 도전체(242a) 및 도전체(242b)가 과도하게 산화되는 것을 억제할 수 있다. 또한 도전체(242a) 및 도전체(242b)의 도전율이 저하되는 것을 억제할 수 있다.
또한 도전체(242a2) 및 도전체(242b2)는 도전체(242a1) 및 도전체(242b1)보다 도전성이 높은 것이 바람직하다. 예를 들어 도전체(242a2) 및 도전체(242b2)의 막 두께를 도전체(242a1) 및 도전체(242b1)의 막 두께보다 크게 하는 것이 바람직하다. 도전체(242a2) 및 도전체(242b2)로서는 도전체(205b)에 적용할 수 있는 도전체를 사용할 수 있다. 상기와 같은 구조로 함으로써, 도전체(242a2) 및 도전체(242b2)의 저항을 저감할 수 있다. 이에 의하여 도전체(242a) 및 도전체(242b)를 도전성이 높은 배선 또는 전극으로서 기능시킬 수 있다. 또한 트랜지스터(200)의 동작 속도의 향상을 도모할 수 있다.
예를 들어 도전체(242a1) 및 도전체(242b1)로서 질화 탄탈럼 또는 질화 타이타늄을 사용하고, 도전체(242a2) 및 도전체(242b2)로서 텅스텐을 사용할 수 있다.
도 20의 (A)에 나타낸 바와 같이 절연체(250)는 금속 산화물(230)에 접하는 절연체(250a)와, 절연체(250a) 위의 절연체(250b)와, 절연체(250b) 위의 절연체(250c)의 적층 구조를 가지는 것이 바람직하다.
절연체(250b)로서는 산소를 투과시키기 쉬운 절연체를 사용하는 것이 바람직하다. 이러한 구성으로 함으로써 절연체(280)에 포함되는 산소를 절연체(250b)를 통하여 영역(230bc)에 공급할 수 있다. 절연체(250b)로서는 비유전율이 낮은 재료를 포함하는 절연체를 사용하는 것이 좋다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(250a)는 산소에 대한 배리어성을 가지는 것이 바람직하다. 절연체(250a)는 도전체(242a)의 측면과 접한 영역, 및 도전체(242b)의 측면과 접한 영역을 가진다. 절연체(250a)가 산소에 대한 배리어성을 가짐으로써, 도전체(242a) 및 도전체(242b)의 측면이 산화되어 상기 측면에 산화막이 형성되는 것을 억제할 수 있다. 이에 의하여 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으키는 것을 억제할 수 있다.
절연체(250a)는 금속 산화물(230b)의 상면 및 측면 그리고 금속 산화물(230a)의 측면에 접하여 제공된다. 즉 채널 폭 방향의 단면에서 보았을 때 영역(230bc)은 절연체(250a) 및 금속 산화물(230a)로 둘러싸인다. 절연체(250a) 및 금속 산화물(230a)이 산소에 대한 배리어성을 가짐으로써, 열처리 등을 수행하였을 때 영역(230bc)으로부터 산소가 이탈되는 것을 억제할 수 있다. 따라서 영역(230bc)에 산소 결손이 형성되는 것을 억제할 수 있다. 이에 의하여 트랜지스터(200)의 전기 특성을 양호하게 하여 신뢰성을 향상시킬 수 있다.
또한 절연체(250a)를 제공함으로써, 절연체(280)에 과잉량의 산소가 포함되어 있어도, 상기 산소가 영역(230bc)에 과도하게 공급되는 것을 억제하여, 적당한 양의 산소를 영역(230bc)에 공급할 수 있다. 따라서 영역(230ba) 및 영역(230bb)이 과도하게 산화되어 트랜지스터(200)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으키는 것을 억제할 수 있다.
절연체(250a)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽을 포함하는 산화물을 사용하는 것이 바람직하고, 산화 알루미늄을 사용하는 것이 더 바람직하다.
절연체(250c)는 수소에 대한 배리어성을 가지는 것이 바람직하다. 이에 의하여 도전체(260)에 포함되는 수소가 영역(230bc)으로 확산되는 것을 억제할 수 있다. 절연체(250c)로서 특히 질화 실리콘을 사용하는 것이 바람직하다.
절연체(250c)는 산소에 대한 배리어성을 더 가져도 좋다. 절연체(250c)는 절연체(250b)와 도전체(260) 사이에 제공되어 있다. 따라서 절연체(250b)에 포함되는 산소가 도전체(260)로 확산되는 것을 방지하여, 도전체(260)의 산화를 억제할 수 있다. 또한 영역(230bc)에 공급되는 산소량의 감소를 억제할 수 있다. 또한 질화 실리콘은 산소에 대한 배리어성을 가지기 때문에 절연체(250c)로서 적합하게 사용할 수 있다.
또한 도 20의 (B)에 나타낸 바와 같이, 절연체(250b)와 절연체(250c) 사이에 절연체(250d)를 제공하여도 좋다. 절연체(250d)는 수소를 포획 또는 고착하는 기능을 가지는 것이 바람직하다. 절연체(250c)와 절연체(222)로 둘러싸인 영역의 내측에, 수소를 포획 또는 고착하는 기능을 가지는 절연체를 제공함으로써, 상기 영역의 내측의 수소를 더 효과적으로 포획 또는 고착할 수 있다. 즉 절연체(250b), 금속 산화물(230b)의 영역(230bc), 또는 절연체(224)에 포함되는 수소를 더 효과적으로 포획 또는 고착할 수 있다. 따라서 영역(230bc) 중의 수소 농도를 저감할 수 있다. 따라서 영역(230bc) 중의 VOH를 저감할 수 있다.
절연체(250d)로서 예를 들어 산화 하프늄을 사용하는 것이 바람직하다. 또한 절연체(250d)는 비정질 구조를 가져도 좋다.
또한 절연체(250)는 제 1 게이트 절연체로서 기능하는 영역을 가지기 때문에, 예를 들어 절연체(250a) 내지 절연체(250d) 중 어느 하나 또는 복수에 high-k 재료를 포함하는 절연체를 사용하여도 좋다.
절연체(250a) 내지 절연체(250d)는 도전체(260)와 함께, 절연체(280) 등에 형성된 개구부에 제공된다. 트랜지스터(200)를 미세화하는 데 있어서 절연체(250a) 내지 절연체(250d)의 막 두께는 얇은 것이 바람직하다. 절연체(250a) 내지 절연체(250d)의 막 두께는 각각 0.1nm 이상 10nm 이하가 바람직하고, 0.1nm 이상 5.0nm 이하가 더 바람직하고, 0.5nm 이상 5.0nm 이하가 더 바람직하고, 1.0nm 이상 5.0nm 이하가 더 바람직하고, 1.0nm 이상 3.0nm 이하가 더 바람직하다. 이 경우 절연체(250a) 내지 절연체(250d)는 적어도 일부에 상술한 바와 같은 막 두께의 영역을 가지는 것이 좋다.
또한 위에서는 절연체(250)가 절연체(250a) 내지 절연체(250c)의 3층 구조 또는 절연체(250a) 내지 절연체(250d)의 4층 구조인 구성에 대하여 설명하였지만, 본 발명은 이들에 한정되지 않는다. 절연체(250)는 절연체(250a) 내지 절연체(250d) 중 적어도 하나를 가지는 구성으로 할 수 있다. 절연체(250)를 절연체(250a) 내지 절연체(250d) 중 1층, 2층, 또는 3층으로 구성함으로써, 반도체 장치의 제작 공정이 간략화되어 생산성을 향상시킬 수 있다.
도전체(260)는 도전체(260a)와, 도전체(260a) 위의 도전체(260b)를 가지는 것이 바람직하다. 예를 들어 도전체(260a)는 도전체(260b)의 바닥면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 19의 (B) 및 (C)에서는 도전체(260)의 상면의 높이가 절연체(250)의 상면의 높이와 일치하고 있다. 또한 도 19의 (B) 및 (C)에서는 도전체(260)가 도전체(260a)와 도전체(260b)의 2층 구조를 가지는 예를 나타내었지만 단층 구조이어도 좋고 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소에 의하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 도전체(260a)에는 상기 도전성 재료를 단층 또는 적층으로 하여 사용할 수 있다. 예를 들어 도전체(260a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(260)는 배선으로서도 기능한다. 따라서 도전체(260b)로서는 도전성이 높은 도전체를 사용하는 것이 바람직하다.
또한 트랜지스터(200)에서는 도전체(260)가 절연체(280) 등에 형성된 개구부를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(260)를 이와 같이 형성함으로써, 도전체(242a)와 도전체(242b) 사이의 영역에 도전체(260)를 위치 맞춤 없이 확실히 배치할 수 있다.
또한 도 19의 (C)에 나타낸 바와 같이, 트랜지스터(200)의 채널 폭 방향에서, 금속 산화물(230b)과 중첩되지 않는 영역의 도전체(260)의 바닥면은 금속 산화물(230b)의 바닥면보다 절연체(222) 측에 위치하는 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(260)가 금속 산화물(230b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(260)의 전계를 금속 산화물(230b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서, 트랜지스터(200)의 온 전류를 증대시켜, 주파수 특성을 향상시킬 수 있다.
절연체(222) 아래에는 절연체(216)가 제공되고, 절연체(216) 아래에는 절연체(214)가 제공되고, 절연체(214) 아래에는 절연체(212)가 제공된다.
도전체(205)는 금속 산화물(230) 및 도전체(260)와 중첩되도록 배치한다. 여기서 도전체(205)는 절연체(216)에 형성된 개구부에 매립되도록 제공되는 것이 바람직하다. 또한 도전체(205)의 일부가 절연체(214)에 매립되는 경우가 있다.
도전체(205)는 도전체(205a) 및 도전체(205b)를 가진다. 도전체(205a)는 절연체(216)에 형성된 개구부의 측벽, 및 절연체(214)의 상면에 접하도록 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면과 높이가 일치한다.
여기서, 도전체(205a)에는 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 도전체(205a)에 사용함으로써, 도전체(205b)에 포함되는 불순물이 절연체(216) 등을 통하여 금속 산화물(230)로 확산되는 것을 억제할 수 있다.
또한 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 도전체(205a)에 사용하는 것이 바람직하다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 도전체(205a)에 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다.
도전체(205a)로서는 도전체(260a)에 적용할 수 있는 도전체를 사용할 수 있다.
또한 도전체(205)는 배선으로서도 기능한다. 따라서 도전체(205b)로서는 도전성이 높은 도전체를 사용하는 것이 바람직하다. 도전체(205b)로서는 도전체(260b)에 적용할 수 있는 도전체를 사용할 수 있다.
또한 도 19의 (B) 및 (C)에서는 도전체(205a) 및 도전체(205b)가 적층된 구성에 대하여 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(205)를 단층, 또는 3층 이상의 적층 구조로 하여도 좋다.
도전체(205)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 문턱 전압(Vth)을 제어할 수 있다. 특히 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200)의 Vth를 더 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(205)에 음의 전위를 인가하면, 인가하지 않은 경우보다 도전체(260)에 인가하는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(205)는 도 19의 (A)에 나타낸 바와 같이, 금속 산화물(230)에서 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역의 크기보다 크게 제공하는 것이 좋다. 특히 도 19의 (C)에 나타낸 바와 같이, 도전체(205)는 금속 산화물(230)의 채널 폭 방향의 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉 금속 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)가 절연체를 개재하여 중첩되어 있는 것이 바람직하다. 이러한 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(205)의 전계에 의하여, 금속 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서, 적어도 제 1 게이트 전극의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극의 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 가리킨다. 또한 본 명세서 등에 개시되는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다른 구조를 가진다. 한편, 본 명세서 등에 개시되는 S-channel 구조는 Fin형 구조의 1종류로 간주할 수도 있다. 또한 본 명세서 등에서 Fin형 구조란, 게이트 전극이 적어도 채널의 2면 이상(구체적으로는 2면, 3면, 또는 4면 등)을 감싸도록 배치되는 구조를 가리킨다. Fin형 구조 및 S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성이 높은 트랜지스터, 바꿔 말하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
트랜지스터(200)를 상기 S-channel 구조로 함으로써 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 또한 S-channel 구조는 채널 형성 영역을 전기적으로 둘러싼 구조이기 때문에, GAA(Gate All Around) 구조 또는 LGAA(Lateral Gate All Around) 구조와 실질적으로 같은 구조라고도 할 수 있다. 트랜지스터(200)를 S-channel 구조, GAA 구조, 또는 LGAA 구조로 함으로써, 금속 산화물(230)과 게이트 절연체의 계면 또는 계면 근방에 형성되는 채널 형성 영역을 금속 산화물(230)의 벌크 전체로 할 수 있다. 따라서 트랜지스터에 흐르는 전류 밀도를 향상시킬 수 있기 때문에, 트랜지스터의 온 전류의 향상 또는 트랜지스터의 전계 효과 이동도의 상승을 기대할 수 있다.
또한 도 19의 (C)에 나타낸 바와 같이, 도전체(205)를 연장시켜 배선으로서도 기능시킨다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(205)는 반드시 각 트랜지스터에 하나씩 제공할 필요는 없다. 예를 들어, 도전체(205)를 복수의 트랜지스터에서 공유하는 구성으로 하여도 좋다.
절연체(222)는 수소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(222)가 수소의 확산을 억제하는 기능을 가짐으로써 트랜지스터(200)의 주변부로부터 금속 산화물(230)로 수소가 확산되는 것을 억제할 수 있다.
또한 절연체(222)는 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(222)가 산소의 확산을 억제하는 기능을 가짐으로써 금속 산화물(230)로부터 기판 측으로 산소가 방출되는 것을 억제할 수 있다. 따라서 금속 산화물(230) 중에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 도전체(205)가 절연체(224) 및 금속 산화물(230)이 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)로서 산소 및 수소 중 한쪽 또는 양쪽에 대한 배리어성을 가지는 절연체를 사용하는 것이 좋다. 또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다.
또한 절연체(222)는 제 2 게이트 절연체로서 기능하는 영역을 가지기 때문에, high-k 재료를 포함하는 절연체를 단층 또는 적층으로 사용하여도 좋다.
절연체(222)는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 예를 들어 도 20의 (A)에 나타낸 바와 같이, 절연체(222)는 절연체(222a)와, 절연체(222a) 위의 절연체(222b)의 적층 구조로 하여도 좋다.
절연체(222b)로서는 상술한 절연체(222)에 적용할 수 있는 절연체를 사용할 수 있다.
절연체(222a)는 절연체(216) 및 도전체(205)와 절연체(222b) 사이에 제공된다. 절연체(222a)는 수소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(222a)가 수소의 확산을 억제하는 기능을 가짐으로써 절연체(222a)의 아래쪽으로부터 트랜지스터(200)로 수소가 확산되는 것을 억제할 수 있다.
절연체(222a)로서는 예를 들어, ALD법(특히 PEALD법)으로 성막된 질화 실리콘을 사용하는 것이 바람직하다. 절연체(222a)의 성막에 ALD법을 사용함으로써, 절연체(216)와 도전체(205)로 요철이 형성되어도 절연체(222a)를 좋은 피복성으로 성막할 수 있다. 따라서 절연체(222a) 위에 성막되는 절연체(222b)에 핀홀 또는 단절 등이 형성되는 것을 억제할 수 있다.
절연체(224)로서는 비유전율이 낮은 재료를 포함하는 절연체를 사용하는 것이 좋다. 또한 절연체(224)로서는 과잉 산소를 포함하는 영역을 가지는 절연체를 사용하여도 좋다. 절연체(224)로서 예를 들어 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다.
또한 절연체(224)는 2층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조로 하여도 좋다. 또한 절연체(224)는 금속 산화물(230a)과 중첩하여 섬 형상으로 형성되어도 좋다. 이 경우, 절연체(275)가 절연체(224)의 측면 및 절연체(222)의 상면에 접하는 구성이 된다. 또한 본 명세서 등에서 섬 형상이란, 동일 공정으로 형성되며 동일 재료를 사용한 2개 이상의 층이 물리적으로 분리된 상태를 가리킨다.
절연체(271)는 도전체(242)의 상면에 접하여 제공된다. 절연체(271)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다.
또한 절연체(271)는 도전체(242)에 접하기 때문에 도전체(242)를 산화시키기 어려운 무기 절연체인 것이 바람직하다. 예를 들어 절연체(271)로서는 절연체(250c)에 적용할 수 있는 절연체를 사용하는 것이 바람직하다. 예를 들어 절연체(271)로서 질화 실리콘을 사용할 수 있다.
절연체(271)가 되는 절연층은 도전체(242)가 되는 도전층의 마스크로서 기능하기 때문에, 도전체(242)는 측면과 상면 사이에 만곡면을 가지지 않는다. 이에 의하여, 도전체(242)는 측면과 상면이 교차되는 단부가 각 형상이 된다. 도전체(242)의 측면과 상면이 교차되는 단부가 각 형상이 됨으로써, 상기 단부가 곡면을 가지는 경우에 비하여 도전체(242)의 단면적이 커진다. 또한 절연체(271)에 금속을 산화시키기 어려운 절연체를 사용함으로써, 도전체(242)가 과도하게 산화되는 것을 억제할 수 있다. 이로써 도전체(242)의 저항이 저감되기 때문에, 트랜지스터(200)의 온 전류를 크게 할 수 있다.
절연체(271)는 단층 구조이어도 좋고, 적층 구조이어도 좋다.
절연체(275)는 절연체(224), 금속 산화물(230), 도전체(242), 및 절연체(271)를 덮도록 제공된다. 절연체(275)는 수소를 포획 또는 고착하는 기능을 가지는 것이 바람직하다. 또한 절연체(275)는 수소에 대한 배리어성을 가지는 것이 바람직하다. 절연체(275)로서는 산화 알루미늄, 산화 마그네슘, 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(275)로서 산화 알루미늄과 상기 산화 알루미늄 위의 질화 실리콘의 적층막을 사용하여도 좋다. 또한 질화 실리콘은 산소에 대한 배리어 절연막이기도 하기 때문에 절연체(275)로서 적합하다.
절연체(271) 및 절연체(275)를 제공함으로써, 산소에 대한 배리어 절연막으로 도전체(242)를 감쌀 수 있다. 이러한 구성으로 함으로써, 절연체(280)에 포함되는 산소에 의하여 도전체(242)가 직접 산화되어 저항률이 증대되고 온 전류가 저감되는 것을 억제할 수 있다.
절연체(280), 도전체(260), 및 절연체(250) 위에는 절연체(282) 및 절연체(283)가 순차적으로 적층되어 제공된다.
절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 중 적어도 하나는 불순물이 기판 측으로부터, 또는 트랜지스터(200)의 위쪽으로부터 트랜지스터(200)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 중 적어도 하나로서는 불순물의 확산을 억제하는 기능을 가지는 절연성 재료를 사용하는 것이 바람직하다. 상기 불순물의 하나로서 수소를 들 수 있다.
예를 들어 절연체(212) 및 절연체(283)로서는 수소에 대한 배리어성이 보다 높은 질화 실리콘 등을 사용하는 것이 바람직하다.
또한 예를 들어, 절연체(214) 및 절연체(282)로서, 수소를 포획 또는 고착하는 기능을 가지는 산화 알루미늄 등을 사용하는 것이 바람직하다. 수소를 포획 또는 고착하는 기능을 가지는 절연체를 트랜지스터(200)의 구성 요소로서 사용하거나 또는 트랜지스터(200)의 주위에 제공함으로써, 트랜지스터(200)에 포함되는 수소 또는 트랜지스터(200)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(200)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다.
상기 구성으로 함으로써 절연체(212) 및 절연체(214)를 통한, 기판 측으로부터 트랜지스터(200)로의 수소의 확산을 억제할 수 있다. 또는 절연체(283)보다 외측에 배치되어 있는 층간 절연막 등으로부터 트랜지스터(200) 측으로의 수소의 확산을 억제할 수 있다. 이에 의하여 특성이 양호하고 신뢰성이 높은 트랜지스터(200) 및 반도체 장치를 제작할 수 있다.
절연체(216) 및 절연체(280)로서는 절연체(214)보다 비유전율이 낮은 재료를 사용하는 것이 바람직하다. 층간막으로서 기능하는 절연체(216) 및 절연체(280)에 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 또한 절연체(280)로서는 과잉 산소를 포함하는 영역을 형성하기 쉬운 절연체를 사용하는 것이 바람직하다.
도 19의 (B) 및 (C)에서는 절연체(212), 절연체(214), 절연체(282), 및 절연체(283)를 단층으로 한 구성에 대하여 나타내었지만 본 발명은 이에 한정되지 않고, 절연체(212), 절연체(214), 절연체(282), 및 절연체(283) 중 하나 또는 복수를 2층 이상의 적층 구조로 하여도 좋다.
[트랜지스터(200A)]
도 21의 (A)는 트랜지스터(200A)의 채널 길이 방향의 단면 확대도이다. 도 21의 (A)에 나타낸 트랜지스터(200A)는 도 20의 (B)에 나타낸 트랜지스터(200)의 변형예이다. 구체적으로는 도 21의 (A)에 나타낸 트랜지스터(200A)는 절연체(250a)와 도전체(242a2) 사이 및 절연체(250a)와 도전체(242b2) 사이에 절연체(255)를 가지는 점에서, 도 20의 (B)에 나타낸 트랜지스터(200)와 상이하다. 이하에서는 상술한 [트랜지스터(200)]와 다른 부분에 대하여 주로 설명하고, 중복되는 부분에 대해서는 설명을 생략한다.
도 21의 (A)에 나타낸 바와 같이, 트랜지스터(200A)를 채널 길이 방향의 단면에서 보았을 때, 도전체(242a1)와 도전체(242b1) 사이의 거리는 도전체(242a2)와 도전체(242b2) 사이의 거리보다 짧다. 이러한 구성으로 함으로써, 소스와 드레인 사이의 거리를 더 짧게 할 수 있고, 이에 따라 채널 길이를 짧게 할 수 있다. 따라서 트랜지스터(200A)의 주파수 특성을 향상시킬 수 있다. 이와 같이, 반도체 장치를 미세화함으로써, 동작 속도가 향상된 반도체 장치를 제공할 수 있다.
절연체(255)는 예를 들어 질화물 등의 산화되기 어려운 절연체인 것이 바람직하다. 절연체(255)는 도전체(242a2)의 측면 및 도전체(242b2)의 측면에 접하여 형성되고, 도전체(242a2) 및 도전체(242b2)를 보호하는 기능을 가진다. 절연체(255)는 산화 분위기에 노출되기 때문에, 산화되기 어려운 무기 절연체인 것이 바람직하다. 또한 절연체(255)는 도전체(242a2) 및 도전체(242b2)에 접하기 때문에, 도전체(242a2) 및 도전체(242b2)를 산화시키기 어려운 무기 절연체인 것이 바람직하다. 따라서 절연체(255)로서는 산소에 대한 배리어성을 가지는 절연성 재료를 사용하는 것이 바람직하다. 예를 들어 절연체(255)로서 질화 실리콘을 사용할 수 있다.
도 21의 (A)에 나타낸 트랜지스터(200A)는 절연체(280) 및 절연체(275)에 형성된 개구부에서, 절연체(255)의 측면이 도전체(242a1)의 측면과 일치하고, 절연체(255)의 측면이 도전체(242b1)의 측면과 일치하는 구성을 가진다. 이러한 구성으로 함으로써 상술한 트랜지스터(200)를 제작할 때의 마스크 수를 늘리지 않고 절연체(255)를 제공할 수 있다.
또한 도 21의 (A)에서는 절연체(280) 및 절연체(275)에 형성된 개구부에서, 절연체(255)의 측면이 도전체(242a1)의 측면과 일치하고, 절연체(255)의 측면이 도전체(242b1)의 측면과 일치하는 구성을 나타내었지만 본 발명은 이에 한정되지 않는다. 예를 들어 도 21의 (B)에 나타낸 바와 같이, 절연체(250)가 절연체(255)를 개재하여 도전체(242a1) 및 도전체(242b1)와 중첩되는 영역을 가지는 구성으로 하여도 좋다.
도 21의 (B)에 나타낸 트랜지스터(200A)는 절연체(280) 및 절연체(275)에 개구부를 형성하고, 상기 개구부의 측벽에 접하여 절연체(255)를 형성하고, 또한 마스크를 사용하여 도전체(242a1)와 도전체(242b1)를 분단함으로써 형성된다. 여기서 상기 개구부는 도전체(242a2)와 도전체(242b2) 사이의 영역과 중첩된다. 또한 도전체(242a1) 및 도전체(242b1)의 일부는 상기 개구부 내에 돌출되도록 형성되어 있다. 따라서 절연체(255)는 상기 개구부 내에서 도전체(242a1)의 상면, 도전체(242b1)의 상면, 도전체(242a2)의 측면, 및 도전체(242b2)의 측면에 접한다. 또한 절연체(250a)는 도전체(242a1)와 도전체(242b1) 사이의 영역에서 금속 산화물(230)의 상면과 접한다.
트랜지스터(200A)의 미세화하는 데에 있어서, 도 21의 (A)에 나타낸 구성 및 도 21의 (B)에 나타낸 구성에서도 절연체(250a) 내지 절연체(250d)의 막 두께는 얇은 것이 바람직하고, 상술한 범위 내로 하는 것이 바람직하다. 대표적으로는 절연체(250a), 절연체(250b), 절연체(250d), 및 절연체(250c)의 막 두께를 각각 1nm, 2nm, 2nm, 및 1nm로 한다. 이러한 구성으로 함으로써 반도체 장치를 미세화 또는 고집적화하여도 양호한 전기 특성을 가질 수 있다.
또한 절연체(250a) 내지 절연체(250d)가 되는 절연막 중 어느 것을 성막한 후, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하여도 좋다.
산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 금속 산화물(230b) 중 도전체(242a)와 도전체(242b) 사이의 영역에 작용시킬 수 있다. 구체적으로는 금속 산화물(230b)에 산소를 공급할 수 있다. 또한 플라스마, 마이크로파 등의 작용에 의하여 상기 영역에서의 VOH를 산소 결손과 수소로 분단하여 수소를 상기 영역에서 제거할 수 있다.
또한 마이크로파 처리를 수행하여 절연막의 막질을 향상시킴으로써 수소, 물, 불순물 등의 확산을 억제할 수 있다.
산소를 포함하는 분위기에서의 마이크로파 처리는 여러 번(2회 이상) 수행하여도 좋다. 예를 들어 절연체(250b)가 되는 절연막으로서 산화 실리콘을 형성한 후에 첫 번째 마이크로파 처리를 수행하고, 그 후 절연체(250d)가 되는 절연막으로서 산화 하프늄을 형성하고 나서 더 높은 온도에서 두 번째 마이크로파 처리를 수행하는 것이 바람직하다. 첫 번째 마이크로파 처리를 예를 들어 기판 온도 250℃에서 수행함으로써 금속 산화물(230b)로의 산소의 공급을 도모할 수 있고, 두 번째 마이크로파 처리를 예를 들어 기판 온도 400℃에서 수행함으로써 금속 산화물(230b) 및 산화 실리콘 중의 수소의 제거를 도모할 수 있다.
<반도체 장치의 구성 재료>
이하에서는 반도체 장치에 사용할 수 있는 구성 재료에 대하여 설명한다.
<<기판>>
트랜지스터를 형성하는 기판으로서는 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용할 수 있다. 절연체 기판으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서는 예를 들어 실리콘, 저마늄을 재료로 한 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서는 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
<<절연체>>
절연체로서는 절연성을 가지는 산화물, 질화물, 산화질화물, 질화 산화물, 금속 산화물, 금속 산화질화물, 금속 질화 산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다. 한편, 층간막으로서 기능하는 절연체에 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다. 또한 비유전율이 낮은 재료는 절연 내력이 큰 재료이기도 하다.
비유전율이 높은(high-k) 재료로서는 예를 들어 산화 갈륨, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 하프늄 지르코늄 산화물, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 그리고 실리콘 및 하프늄을 가지는 질화물 등이 있다. 또한 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), (Ba,Sr)TiO3(BST) 등이 있다.
비유전율이 낮은 재료로서는 예를 들어 산화 실리콘, 산화질화 실리콘, 및 질화산화 실리콘 등의 무기 절연 재료, 폴리에스터, 폴리올레핀, 폴리아마이드(나일론, 아라미드 등), 폴리이미드, 폴리카보네이트, 및 아크릴 등의 수지가 있다. 또한 비유전율이 낮은 다른 무기 절연 재료로서 예를 들어 플루오린이 첨가된 산화 실리콘, 탄소가 첨가된 산화 실리콘, 그리고 탄소 및 질소가 첨가된 산화 실리콘 등이 있다. 또한 예를 들어 공공을 가지는 산화 실리콘이 있다. 또한 이들 산화 실리콘은 질소를 포함하여도 좋다.
또한 금속 산화물을 사용한 트랜지스터를 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서는 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함한 절연체를 단층으로 또는 적층으로 사용할 수 있다. 구체적으로는, 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물, 그리고 질화 알루미늄, 질화산화 실리콘, 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
또한 게이트 절연체 등, 반도체와 접하는 절연체, 또는 반도체층 근방에 제공되는 절연체는 과잉 산소를 포함하는 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 반도체와 접하는 절연체, 또는 반도체층 근방에 제공되는 절연체를, 과잉 산소를 포함하는 영역을 가지는 절연체로 함으로써, 반도체층이 가지는 산소 결손을 저감할 수 있다. 과잉 산소를 포함하는 영역을 형성하기 쉬운 절연체로서 산화 실리콘, 산화질화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 들 수 있다.
또한 산소에 대한 배리어성을 가지는 절연체로서는 알루미늄 및 하프늄 중 한쪽 또는 양쪽을 포함하는 산화물, 하프늄 및 실리콘을 포함하는 산화물(하프늄 실리케이트), 산화 마그네슘, 산화 갈륨, 갈륨 아연 산화물, 질화 실리콘, 그리고 질화산화 실리콘 등을 들 수 있다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽을 포함하는 산화물로서 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 들 수 있다.
또한 수소에 대한 배리어성을 가지는 절연체로서는 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 들 수 있다.
산소에 대한 배리어성을 가지는 절연체 및 수소에 대한 배리어성을 가지는 절연체는 산소 및 수소 중 한쪽 또는 양쪽에 대한 배리어성을 가지는 절연체라고 할 수 있다.
또한 수소를 포획 또는 고착하는 기능을 가지는 절연체로서, 마그네슘을 포함하는 산화물, 또는 알루미늄 및 하프늄 중 한쪽 또는 양쪽을 포함하는 산화물을 들 수 있다. 또한 이들 산화물은 비정질 구조를 가지는 것이 더 바람직하다. 비정질 구조를 가지는 산화물에서는 산소 원자가 댕글링 본드(dangling bond)를 가지고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 가지는 경우가 있다. 또한 이들 금속 산화물은 비정질 구조인 것이 바람직하지만 일부에 결정 영역이 형성되어 있어도 좋다.
또한 본 명세서 등에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 또한 배리어성이란, 대응하는 물질이 확산되기 어려운 성질(대응하는 물질이 투과되기 어려운 성질, 대응하는 물질의 투과성이 낮은 성질, 또는 대응하는 물질의 확산을 억제하는 기능이라고도 함)을 가리킨다. 또한 대응하는 물질을 포획 또는 고착하는(게터링이라고도 함) 기능을 배리어성으로 바꿔 말할 수 있다. 또한 대응하는 물질로서 기재되는 경우의 수소는 예를 들어 수소 원자, 수소 분자, 그리고 물 분자 및 OH- 등 수소와 결합된 물질 등 중 적어도 하나를 가리킨다. 또한 대응하는 물질로서 기재되는 경우의 불순물은 특별한 명시가 없는 한, 채널 형성 영역 또는 반도체층에서의 불순물을 가리키며, 예를 들어 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등 중 적어도 하나를 가리킨다. 또한 대응하는 물질로서 기재되는 경우의 산소는 예를 들어 산소 원자, 산소 분자 등 중 적어도 하나를 가리킨다. 구체적으로는 산소에 대한 배리어성이란, 산소 원자, 산소 분자 등 중 적어도 하나가 확산되기 어려운 성질을 가리킨다.
<<도전체>>
도전체로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 상술한 금속 원소를 성분으로 하는 합금으로서 상기 합금의 질화물 또는 상기 합금의 산화물을 사용하여도 좋다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하는 것이 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는, 전기 전도도가 높은 반도체, 니켈실리사이드 등의 실리사이드를 사용하여도 좋다.
또한 탄탈럼을 포함하는 질화물, 타이타늄을 포함하는 질화물, 몰리브데넘을 포함하는 질화물, 텅스텐을 포함하는 질화물, 루테늄을 포함하는 질화물, 탄탈럼 및 알루미늄을 포함하는 질화물, 또는 타이타늄 및 알루미늄을 포함하는 질화물 등의 질소를 포함하는 도전성 재료, 산화 루테늄, 스트론튬 및 루테늄을 포함하는 산화물, 또는 란타넘 및 니켈을 포함하는 산화물 등의 산소를 포함하는 도전성 재료, 타이타늄, 탄탈럼, 또는 루테늄 등의 금속 원소를 포함하는 재료는, 산화되기 어려운 도전성 재료, 산소의 확산을 억제하는 기능을 가지는 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료는 도전성이 높기 때문에 바람직하다.
또한 상기 재료로 형성되는 도전층을 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히 게이트 전극으로서 기능하는 도전체로서, 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함한 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함한 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함한 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 및 실리콘을 첨가한 인듐 주석 산화물 중 하나 또는 복수를 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 OS 트랜지스터 및 용량 소자가 적용된 기억 장치(이하 OS 메모리 장치라고 부르는 경우가 있음)에 대하여 도 22 내지 도 24를 사용하여 설명한다. OS 메모리 장치는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 가지는 기억 장치이다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, OS 메모리 장치는 유지 특성이 우수하고 비휘발성 메모리로서 기능할 수 있다. 또한 OS 트랜지스터로서 예를 들어, 실시형태 2에서 설명한 트랜지스터(트랜지스터(600), 트랜지스터(600A), 트랜지스터(200), 또는 트랜지스터(200A))를 사용할 수 있다.
<기억 장치의 구성예>
도 22의 (A)에 OS 메모리 장치의 구성의 일례를 나타내었다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 가진다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 가진다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 기록 회로 등을 가진다. 프리차지 회로는 배선을 프리차지하는 기능을 가진다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 또한 상기 배선은 메모리 셀 어레이(1470)가 가지는 메모리 셀에 접속되는 배선이고, 자세한 내용은 후술한다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는 예를 들어 행 디코더, 워드선 드라이버 회로 등을 가지고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, 데이터 신호(WDATA)는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터 입력되는 제어 신호(CE, WE, RE)를 처리하고, 행 디코더의 제어 신호 및 열 디코더의 제어 신호를 생성한다. 제어 신호(CE)는 칩 인에이블 신호이고, 제어 신호(WE)는 기록 인에이블 신호이고, 제어 신호(RE)는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)는 매트릭스상으로 배치된 복수의 메모리 셀(MC)과 복수의 배선을 가진다. 또한 메모리 셀 어레이(1470)와 행 회로(1420)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1열에 포함되는 메모리 셀(MC)의 수 등에 따라 결정된다. 또한 메모리 셀 어레이(1470)와 열 회로(1430)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1행에 포함되는 메모리 셀(MC)의 수 등에 따라 결정된다.
또한 도 22의 (A)에서는 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일 평면상에 형성하는 예를 나타내었지만 본 실시형태는 이에 한정되지 않는다. 예를 들어 도 22의 (B)에 나타낸 바와 같이, 주변 회로(1411)의 일부 위에 중첩되도록 메모리 셀 어레이(1470)가 제공되어도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다. OS 트랜지스터는 기억 장치의 배선을 형성하는 BEOL(Back end of line) 공정 중에 형성할 수 있다. 따라서 메모리 셀 어레이(1470)에 OS 트랜지스터를 사용하고, 주변 회로(1411)에 Si 트랜지스터를 사용하는 경우, Si 트랜지스터의 위쪽에 직접 OS 트랜지스터를 형성하는 기술(BEOL-Tr 기술이라고 호칭함)을 적용할 수 있다.
또한 메모리 셀 어레이(1470)를 복수로 적층하는 구성으로 하여도 좋다. 복수의 메모리 셀 어레이(1470)를 적층함으로써, 메모리 셀 어레이(1470)의 점유 면적을 증대시키지 않고 메모리 셀을 집적하여 배치할 수 있다. 즉 3D 셀 어레이를 구성할 수 있다. 이와 같이, 메모리 셀을 고집적화하여 기억 용량이 큰 반도체 장치를 제공할 수 있다. 또한 OS 트랜지스터를 포함하는 층은 모놀리식으로 적층할 수 있기 때문에 적합하다.
또한 본 실시형태에서 설명한 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다. 본 발명의 일 형태의 기억 장치는 동작 속도가 빠르고 장기간에 걸쳐 데이터를 유지할 수 있다.
도 23의 (A) 내지 (I)를 사용하여, 상술한 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예에 대하여 설명한다.
[DOSRAM]
도 23의 (A) 내지 (C)에 DRAM의 메모리 셀의 회로 구성예를 나타내었다. 본 명세서 등에서는 1 OS 트랜지스터 1 용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)이라고 부르는 경우가 있다. 도 23의 (A)에 나타낸 메모리 셀(1471)은 트랜지스터(M1)와 용량 소자(CA)를 가진다. 또한 트랜지스터(M1)는 게이트(톱 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다.
트랜지스터(M1)에 있어서, 제 1 단자는 용량 소자(CA)의 제 1 단자와 접속되고, 제 2 단자는 배선(BIL)과 접속되고, 게이트는 배선(WOL)과 접속되고, 백 게이트는 배선(BGL)과 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(LL)에 접속되어 있다.
배선(BIL)은 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(LL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시 및 판독 시에는, 배선(LL)이 접지 전위를 가져도 좋고, 저레벨 전위를 가져도 좋다. 배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써 트랜지스터(M1)의 문턱 전압을 증감시킬 수 있다.
또한 메모리 셀(MC)은 메모리 셀(1471)에 한정되지 않고, 회로 구성을 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 23의 (B)에 나타낸 메모리 셀(1472)과 같이, 트랜지스터(M1)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 23의 (C)에 나타낸 메모리 셀(1473)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M1)로 구성된 메모리 셀이어도 좋다.
여기서 DOSRAM을 가지는 기억 장치의 일례를 도 24에 나타내었다. 도 24에 나타낸 기억 장치에서는, 트랜지스터(300)의 위쪽에 용량 소자(100)가 제공되고, 트랜지스터(300) 및 용량 소자(100)의 위쪽에 트랜지스터(600)가 제공되어 있다.
도 24에 나타낸 트랜지스터(600)의 구성은 실시형태 2에서 설명한 트랜지스터(600)의 구성과 같다. 따라서 도 24에 나타낸 트랜지스터(600)의 구성은 실시형태 2의 설명을 참조하는 것으로 한다. 또한 도 24에 나타낸 기억 장치에서는 실시형태 2에서 설명한 트랜지스터(600)가 용량 소자(100)의 위쪽에 제공되어 있는 것으로 간주할 수 있다.
도 24에 나타낸 기억 장치를 메모리 셀(1473)에 사용하는 경우, 트랜지스터(M1)로서 트랜지스터(600)를 사용하고, 용량 소자(CA)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써 트랜지스터(M1)의 오프 전류를 매우 작게 할 수 있다. 즉 기록한 데이터가 트랜지스터(M1)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또는 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 오프 전류가 매우 작기 때문에 메모리 셀(1473)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1471) 및 메모리 셀(1472)에 대해서도 마찬가지이다.
또한 DOSRAM에서, 상술한 바와 같이 메모리 셀 어레이(1470)의 일부와 중첩되도록 감지 증폭기를 제공하는 구성으로 하면 비트선을 짧게 할 수 있다. 이로써 비트선 용량이 작아지고 메모리 셀의 유지 용량을 저감할 수 있다.
또한 트랜지스터(600)를 용량 소자(100)의 위쪽에 제공함으로써, 트랜지스터(600)는 용량 소자(100) 제작 시의 열 이력을 받지 않는다. 따라서 트랜지스터(600)에 있어서, 문턱 전압의 변동 및 기생 저항의 증대 등의 전기 특성의 열화, 그리고 전기 특성의 열화에 따른 전기 특성의 편차의 증대 등을 억제할 수 있다.
트랜지스터(300)는 기판(311) 위에 제공되고, 게이트로서 기능하는 도전체(316)와, 게이트 절연체로서 기능하는 절연체(315)와, 기판(311)의 일부로 이루어지는 반도체 영역(313)과, 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 트랜지스터(300)는 p채널형 트랜지스터 및 n채널형 트랜지스터 중 어느 것이어도 좋다.
여기서, 도 24에 나타낸 트랜지스터(300)에서는 채널이 형성되는 반도체 영역(313)(기판(311)의 일부)이 볼록 형상을 가진다. 또한 절연체(315)를 개재하여 반도체 영역(313)의 측면 및 상면을 도전체(316)가 덮도록 제공되어 있다. 또한 도전체(316)에는 일함수를 조정하는 재료를 사용하여도 좋다. 이와 같은 트랜지스터(300)는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고도 불린다. 또한 볼록부의 상부와 접하여, 볼록부를 형성하기 위한 마스크로서 기능하는 절연체를 가져도 좋다. 또한 여기서는 반도체 기판의 일부를 가공하여 볼록부를 형성하는 경우에 대하여 설명하였지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체막을 형성하여도 좋다.
또한 도 24에 나타낸 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성 또는 구동 방법에 따라 적절한 트랜지스터를 사용할 수 있다.
각 구조체 사이에는 층간막, 배선, 및 플러그 등이 제공된 배선층이 제공되어도 좋다. 또한 배선층은 설계에 따라 복수 층 제공할 수 있다. 여기서 플러그 또는 배선으로서 기능하는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선과 전기적으로 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
예를 들어 트랜지스터(300) 위에는 층간막으로서 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공된다. 또한 절연체(320) 및 절연체(322)에는 도전체(328)가 매립되고, 절연체(324) 및 절연체(326)에는 도전체(330)가 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서 기능한다.
또한 층간막으로서 기능하는 절연체는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 CMP법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 24에서 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 플러그 또는 배선으로서 기능한다.
층간막으로서 기능하는 절연체(352) 및 절연체(354) 등으로서는 절연체(216)에 적용할 수 있는 절연체를 사용할 수 있다.
또한 OS 트랜지스터는 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로 둘러쌈으로써 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 따라서 절연체(214), 절연체(212), 및 절연체(350) 등으로서는 앞의 <<절연체>>에서 기재한 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체를 사용할 수 있다.
플러그 또는 배선으로서 기능하는 도전체, 예를 들어 도전체(328), 도전체(330), 및 도전체(356) 등으로서는 앞의 <<도전체>>에서 기재한 도전체를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐, 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄, 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써 배선 저항을 낮출 수 있다.
용량 소자(100)는 트랜지스터(300)의 위쪽에 제공되어 있다. 도 24에 나타낸 용량 소자(100)는 실린더 형상을 가진다.
트랜지스터(300) 위에는 절연체(140)가 제공되어 있다.
용량 소자(100)는 도전체(110)와, 도전체(110) 위의 절연체(130)와, 절연체(130) 위의 도전체(120)를 가진다. 여기서 절연체(140)에 형성된 개구부에 도전체(110), 절연체(130), 및 도전체(120)의 적어도 일부가 배치된다.
절연체(140)에 제공된 개구부를 상면으로부터 보았을 때의 형상은 타원을 포함하는 원 형상으로 하여도 좋고, 사각형으로 하여도 좋고, 사각형 이외의 다각 형상으로 하여도 좋고, 다각 형상에서 모서리부를 만곡시킨 형상으로 하여도 좋다. 여기서 평면에서 보았을 때, 상기 개구부와 트랜지스터(600)가 중첩되는 면적이 많은 것이 바람직하다. 이러한 구성으로 함으로써, 용량 소자(100)와 트랜지스터(600)를 가지는 반도체 장치의 점유 면적을 축소시킬 수 있다.
도전체(110)는 하부 전극으로서 기능하고, 도전체(120)는 상부 전극으로서 기능하고, 절연체(130)는 유전체로서 기능한다. 용량 소자(100)는 절연체(140)에 제공된 개구부에서, 바닥면뿐만 아니라 측면에서도 상부 전극과 하부 전극이 유전체를 끼워 대향하는 구성을 가지므로, 단위 면적당 정전 용량을 크게 할 수 있다. 따라서, 상기 개구부의 깊이를 깊게 할수록 용량 소자(100)의 정전 용량을 크게 할 수 있다. 이와 같이, 용량 소자(100)의 단위 면적당 정전 용량을 크게 함으로써 반도체 장치의 미세화 또는 고집적화를 추진할 수 있다.
도전체(110)의 적어도 일부는 절연체(140)에 형성된 개구부 내에 배치된다. 도 24에 나타낸 바와 같이, 도전체(110)는 인접한 용량 소자(100)들에 공통적으로 제공되어도 좋다. 또한 도전체(110)는 용량 소자(100)마다 제공되어도 좋다. 즉 도전체(110)는 인접한 용량 소자(100)들 사이의 위치에서 이격되어도 좋다.
절연체(130)는 도전체(110)를 덮도록 배치된다. 절연체(130)에는 앞의 <<절연체>>에 기재된 절연 내력이 큰 재료 또는 고유전율(high-k) 재료를 사용하는 것이 바람직하다. 또는 절연 내력이 큰 재료와 high-k 재료의 적층 구조를 사용하여도 좋다. 절연 내력이 큰 절연체를 사용함으로써 용량 소자(100)의 정전 파괴를 억제할 수 있다. 또한 high-k 재료를 사용함으로써 절연체(130)를 두껍게 하여도 용량 소자(100)의 정전 용량을 충분히 확보할 수 있다. 절연체(130)를 두껍게 함으로써, 도전체(110)와 도전체(120) 사이에 생기는 누설 전류를 억제할 수 있다.
또한 절연체(130)로서는 예를 들어 질화 실리콘, 산화 실리콘, 질화 실리콘의 순서로 적층된 절연막을 사용할 수 있다. 또는 산화 지르코늄, 산화 실리콘, 산화 지르코늄의 순서로 적층된 절연막을 사용할 수 있다.
또한 예를 들어 절연체(130)로서 산화 지르코늄, 산화 알루미늄, 산화 지르코늄의 순서로 적층된 절연막을 사용할 수 있다.
도전체(120)는 절연체(140)에 제공된 개구부를 메우도록 배치된다. 또한 도전체(120)는 트랜지스터(600)가 가지는 도전체(641)와 전기적으로 접속되어 있다. 도전체(120)로서, 상술한 도전체(110)에 적용할 수 있는 도전체를 사용할 수 있다.
[NOSRAM]
도 23의 (D) 내지 (G)에 2 트랜지스터 1 용량 소자의 게인 셀형 메모리 셀의 회로 구성예를 나타내었다. 도 23의 (D)에 나타낸 메모리 셀(1474)은 트랜지스터(M2)와 트랜지스터(M3)와 용량 소자(CB)를 가진다. 또한 트랜지스터(M2)는 톱 게이트(단순히 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다. 본 명세서 등에서 트랜지스터(M2)에 OS 트랜지스터를 사용한 게인 셀형 메모리 셀을 가지는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor RAM)이라고 부르는 경우가 있다.
트랜지스터(M2)에 있어서, 제 1 단자는 용량 소자(CB)의 제 1 단자와 접속되고, 제 2 단자는 배선(WBL)과 접속되고, 게이트는 배선(WOL)과 접속되고, 백 게이트는 배선(BGL)과 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(CAL)에 접속되어 있다. 트랜지스터(M3)에 있어서, 제 1 단자는 배선(RBL)과 접속되고, 제 2 단자는 배선(SL)과 접속되고, 게이트는 용량 소자(CB)의 제 1 단자와 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CB)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시, 및 데이터의 판독 시에서, 배선(CAL)에는 고레벨 전위를 인가하는 것이 바람직하다. 또한 데이터 유지 중에는 배선(CAL)에 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M2)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써 트랜지스터(M2)의 문턱 전압을 증감시킬 수 있다.
또한 메모리 셀(MC)은 메모리 셀(1474)에 한정되지 않고, 회로 구성을 적절히 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 23의 (E)에 나타낸 메모리 셀(1475)과 같이, 트랜지스터(M2)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)과 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 23의 (F)에 나타낸 메모리 셀(1476)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M2)로 구성된 메모리 셀이어도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 23의 (G)에 나타낸 메모리 셀(1477)과 같이, 배선(WBL)과 배선(RBL)을 하나의 배선(BIL)으로 합친 구성이어도 좋다.
트랜지스터(M2)로서 실시형태 2에서 설명한 트랜지스터를 사용하고, 트랜지스터(M3)로서 트랜지스터(300)를 사용하고, 용량 소자(CB)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써 트랜지스터(M2)의 오프 전류를 매우 작게 할 수 있다. 이로써 기록한 데이터가 트랜지스터(M2)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시 빈도를 줄일 수 있다. 또는 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 오프 전류가 매우 작기 때문에 메모리 셀(1474)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1475) 내지 메모리 셀(1477)에 대해서도 마찬가지이다.
또한 트랜지스터(M3)는 Si 트랜지스터이어도 좋다. Si 트랜지스터의 도전형은 n채널형으로 하여도 좋고, p채널형으로 하여도 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 더 높게 되는 경우가 있다. 따라서, 판독 트랜지스터로서 기능하는 트랜지스터(M3)로서 Si 트랜지스터를 사용하여도 좋다. 또한 트랜지스터(M3)로서 Si 트랜지스터를 사용함으로써, 트랜지스터(M3) 위에 적층하여 트랜지스터(M2)를 제공할 수 있기 때문에, 메모리 셀의 점유 면적을 축소하여 기억 장치를 고집적화할 수 있다.
또한 트랜지스터(M3)는 OS 트랜지스터이어도 좋다. 트랜지스터(M2) 및 트랜지스터(M3)에 OS 트랜지스터를 사용한 경우, 메모리 셀 어레이(1470)를 n형 트랜지스터만을 사용하여 회로를 구성할 수 있다.
또한 도 23의 (H)에 3 트랜지스터 1 용량 소자의 게인 셀형 메모리 셀의 일례를 나타내었다. 도 23의 (H)에 나타낸 메모리 셀(1478)은 트랜지스터(M4) 내지 트랜지스터(M6), 및 용량 소자(CC)를 가진다. 용량 소자(CC)는 적절히 제공된다. 메모리 셀(1478)은 배선(BIL), 배선(RWL), 배선(WOL), 배선(BGL), 및 배선(GNDL)에 전기적으로 접속되어 있다. 배선(GNDL)은 저레벨 전위를 인가하는 배선이다. 또한 메모리 셀(1478)을 배선(BIL)이 아니라 배선(RBL), 배선(WBL)에 전기적으로 접속하여도 좋다.
트랜지스터(M4)는 백 게이트를 가지는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속된다. 또한 트랜지스터(M4)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M4)는 백 게이트를 가지지 않아도 된다.
또한 트랜지스터(M5), 트랜지스터(M6)는 각각 n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다. 또는 트랜지스터(M4) 내지 트랜지스터(M6)가 OS 트랜지스터이어도 좋다. 이 경우, 메모리 셀 어레이(1470)를 n형 트랜지스터만을 사용하여 회로를 구성할 수 있다.
트랜지스터(M4)로서 실시형태 2에서 설명한 트랜지스터를 사용하고, 트랜지스터(M5), 트랜지스터(M6)로서 트랜지스터(300)를 사용하고, 용량 소자(CC)로서 용량 소자(100)를 사용할 수 있다. 트랜지스터(M4)로서 OS 트랜지스터를 사용함으로써 트랜지스터(M4)의 오프 전류를 매우 작게 할 수 있다.
또한 도 23의 (I)에 2 트랜지스터의 게인 셀형 메모리 셀의 일례를 나타내었다. 도 23의 (I)에 나타낸 메모리 셀(1479)은 트랜지스터(M7) 및 트랜지스터(M8)를 가진다. 메모리 셀(1479)은 배선(BIL), 배선(WOL), 배선(BGL), 및 배선(SL)에 전기적으로 접속되어 있다.
트랜지스터(M7)는 백 게이트를 가지는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속된다. 또한 트랜지스터(M7)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M7)는 백 게이트를 가지지 않아도 된다.
도 23의 (I)에 나타낸 메모리 셀(1479)에서는 트랜지스터(M8)의 게이트 용량을 유지 용량으로서 사용한다. 즉 메모리 셀(1479)은 커패시터리스 메모리 셀이라고도 할 수 있다. 또한 메모리 셀(1479)은 도 23의 (G)에 나타낸 메모리 셀(1477)에서 용량 소자(CB)를 가지지 않는 구성으로 간주할 수 있으며, 2 트랜지스터 0 용량 소자의 게인 셀형 메모리 셀이라고도 할 수 있다.
트랜지스터(M7)로서 OS 트랜지스터를 사용하면, 트랜지스터(M7)를 오프 상태로 함으로써, 트랜지스터(M7)의 소스 전극 및 드레인 전극 중 한쪽과 트랜지스터(M8)의 게이트 전극이 전기적으로 접속된 노드의 전하를 매우 장시간에 걸쳐 유지하는 것이 가능하게 된다. 따라서 비휘발성의 메모리 셀을 실현할 수 있다.
트랜지스터(M8)는 n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다.
트랜지스터(M7)로서 실시형태 2에서 설명한 트랜지스터를 사용하고, 트랜지스터(M8)로서 트랜지스터(300)를 사용할 수 있다. 트랜지스터(M7)로서 OS 트랜지스터를 사용함으로써 트랜지스터(M7)의 오프 전류를 매우 작게 할 수 있다.
또는 트랜지스터(M8)는 OS 트랜지스터이어도 좋다. 이 경우, 메모리 셀 어레이(1470)를 n형 트랜지스터만을 사용하여 회로를 구성할 수 있다.
트랜지스터(M7), 트랜지스터(M8)로서 실시형태 2에서 설명한 트랜지스터를 사용할 수 있다. 상기 구성으로 함으로써 트랜지스터(M7), 트랜지스터(M8)를 같은 층에 형성하는 것이 가능하게 된다. 따라서 트랜지스터(M7)와 트랜지스터(M8)를 다른 층에 제공하는 경우와 비교하여 메모리 셀(1479)을 가지는 층을 적층할 때의 제작 공정이 간략화되어 생산성을 향상시킬 수 있다.
트랜지스터(M7), 트랜지스터(M8)로서 실시형태 2에서 설명한 트랜지스터를 사용하는 경우, 트랜지스터(M7) 및 트랜지스터(M8)에 요구되는 특성에 맞추어 트랜지스터의 구성 요소(채널 길이, 채널 폭, 단면 형상 등을 포함함)를 적절히 설정하면 좋다.
또한 트랜지스터(M8)에 사용하는 반도체 재료에 상관없이, 트랜지스터(M8)의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너형 트랜지스터, 스태거형 트랜지스터, 역스태거형 트랜지스터 등을 사용할 수 있다. 또한 톱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치의 응용예에 대하여 도 25 내지 도 28을 사용하여 설명한다. 본 발명의 일 형태의 반도체 장치는 예를 들어, 전자 부품, 전자 기기, 대형 계산기, 우주용 기기, 및 데이터 센터(Data Center: DC라고도 부름)에 사용할 수 있다. 본 발명의 일 형태의 반도체 장치를 사용한 전자 부품, 전자 기기, 대형 계산기, 우주용 기기, 및 데이터 센터는 저소비 전력화 등의 고성능화에 유효하다.
[전자 부품]
전자 부품(700)이 실장된 기판(실장 기판(704))의 사시도를 도 25의 (A)에 나타내었다. 도 25의 (A)에 나타낸 전자 부품(700)은 몰드(711) 내에 반도체 장치(710)를 가진다. 도 25의 (A)는 전자 부품(700)의 내부를 나타내기 위하여 일부의 기재를 생략하였다. 전자 부품(700)은 몰드(711) 외측에 랜드(712)를 가진다. 랜드(712)는 전극 패드(713)와 전기적으로 접속되고, 전극 패드(713)는 와이어(714)를 통하여 반도체 장치(710)와 전기적으로 접속된다. 전자 부품(700)은 예를 들어 인쇄 기판(702)에 실장된다. 이와 같은 전자 부품이 복수 조합되고 각각이 인쇄 기판(702) 위에서 전기적으로 접속됨으로써 실장 기판(704)이 완성된다.
또한 반도체 장치(710)는 구동 회로층(715)과 기억층(716)을 가진다. 또한 기억층(716)은 복수의 메모리 셀 어레이가 적층된 구성을 가진다. 구동 회로층(715)과 기억층(716)이 적층된 구성은 모놀리식으로 적층할 수 있다. 모놀리식으로 적층하는 구성에서는 TSV(Through Silicon Via) 등의 관통 전극 기술 및 Cu-Cu 직접 접합 등의 접합 기술을 사용하지 않고 층들을 접속시킬 수 있다. 구동 회로층(715)과 기억층(716)을 모놀리식으로 적층함으로써, 예를 들어 프로세서 위에 메모리가 직접 형성되는, 소위 온 칩 메모리의 구성으로 할 수 있다. 온 칩 메모리의 구성으로 함으로써, 프로세서와 메모리의 인터페이스 부분의 동작을 고속으로 할 수 있다.
또한 온 칩 메모리의 구성으로 함으로써, TSV 등의 관통 전극을 사용하는 기술에 비하여, 접속 배선 등의 크기를 작게 할 수 있기 때문에 접속 핀의 수를 늘릴 수도 있다. 접속 핀의 수를 늘림으로써 병렬 동작이 가능해지기 때문에 메모리의 밴드 폭(메모리 밴드 폭이라고도 함)을 향상시킬 수 있다.
또한 기억층(716)이 가지는 복수의 메모리 셀 어레이를 OS 트랜지스터를 사용하여 형성하고, 상기 복수의 메모리 셀 어레이를 모놀리식으로 적층하는 것이 바람직하다. 복수의 메모리 셀 어레이를 모놀리식으로 적층함으로써, 메모리의 밴드 폭 및 메모리의 액세스 레이턴시 중 한쪽 또는 양쪽을 향상시킬 수 있다. 또한 밴드 폭이란 단위 시간당 데이터 전송량을 가리키고, 액세스 레이턴시란 액세스 후에서 데이터의 송수신 시작까지의 시간을 가리킨다. 또한 기억층(716)에 Si 트랜지스터를 사용하는 구성의 경우, OS 트랜지스터에 비하여 모놀리식으로 적층하는 것은 어렵다. 그러므로 모놀리식으로 적층하는 구성에 있어서 OS 트랜지스터는 Si 트랜지스터보다 우수한 구조라고 할 수 있다.
또한 반도체 장치(710)를 다이라고 불러도 좋다. 또한 본 명세서 등에서 다이란, 반도체 칩의 제조 공정에 있어서 예를 들어 원반상 기판(웨이퍼라고도 함) 등에 회로 패턴을 형성하고, 주사위꼴로 잘라서 얻은 칩 조각을 나타낸다. 또한 다이에 사용할 수 있는 반도체 재료로서는 예를 들어 실리콘(Si), 탄소화 실리콘(SiC), 또는 질화 갈륨(GaN) 등이 있다. 예를 들어 실리콘 기판(실리콘 웨이퍼라고도 함)에서 얻은 다이를 실리콘 다이라고 하는 경우가 있다.
다음으로 전자 부품(730)의 사시도를 도 25의 (B)에 나타내었다. 전자 부품(730)은 SiP(System in Package) 또는 MCM(Multi Chip Module)의 일례이다. 전자 부품(730)은 패키지 기판(732)(인쇄 기판) 위에 인터포저(731)가 제공되고, 인터포저(731) 위에 반도체 장치(735) 및 복수의 반도체 장치(710)가 제공되어 있다.
전자 부품(730)에서는 반도체 장치(710)를 광대역 메모리(HBM: High Bandwidth Memory)로서 사용하는 예를 나타내었다. 또한 반도체 장치(735)는 CPU(Central Processing Unit), GPU(Graphics Processing Unit), 또는 FPGA(Field Programmable Gate Array) 등의 집적 회로에 사용할 수 있다.
패키지 기판(732)으로서는 예를 들어 세라믹 기판, 플라스틱 기판, 또는 유리 에폭시 기판을 사용할 수 있다. 인터포저(731)로서는 예를 들어 실리콘 인터포저 또는 수지 인터포저를 사용할 수 있다.
인터포저(731)는 복수의 배선을 가지고, 단자 피치가 상이한 복수의 집적 회로를 전기적으로 접속하는 기능을 가진다. 복수의 배선은 단층 또는 다층으로 제공된다. 또한 인터포저(731)는 인터포저(731) 위에 제공된 집적 회로를 패키지 기판(732)에 제공된 전극과 전기적으로 접속하는 기능을 가진다. 그러므로 인터포저를 "재배선 기판" 또는 "중간 기판"이라고 하는 경우가 있다. 또한 인터포저(731)에 관통 전극을 제공하고, 상기 관통 전극을 사용하여 집적 회로와 패키지 기판(732)을 전기적으로 접속하는 경우도 있다. 또한 실리콘 인터포저에서는 관통 전극으로서 TSV를 사용할 수도 있다.
HBM에서는 넓은 메모리 밴드 폭을 실현하기 위하여 많은 배선을 접속할 필요가 있다. 그러므로 HBM을 실장하는 인터포저에는 미세하고 밀도가 높은 배선의 형성이 요구된다. 따라서 HBM을 실장하는 인터포저로서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 실리콘 인터포저를 사용한 SiP 및 MCM 등에서는, 집적 회로와 인터포저 사이의 팽창 계수의 차이로 인한 신뢰성 저하가 발생하기 어렵다. 또한 실리콘 인터포저는 표면의 평탄성이 높으므로 실리콘 인터포저 위에 제공되는 집적 회로와 실리콘 인터포저 사이의 접속 불량이 발생하기 어렵다. 특히 인터포저 위에 복수의 집적 회로를 나란히 배치하는 2.5D 패키지(2.5차원 실장)에서는 실리콘 인터포저를 사용하는 것이 바람직하다.
한편, 실리콘 인터포저 및 TSV 등을 사용하여 단자 피치가 상이한 복수의 집적 회로를 전기적으로 접속하는 경우, 상기 단자 피치의 폭 등의 스페이스가 필요하다. 그러므로 전자 부품(730)의 크기를 작게 하고자 한 경우, 상기 단자 피치의 폭이 문제가 되어, 넓은 메모리 밴드 폭의 실현에 필요한 많은 배선의 제공이 어려워지는 경우가 있다. 그래서 상술한 바와 같이 OS 트랜지스터를 사용하여 모놀리식으로 적층하는 구성이 적합하다. TSV를 사용하여 적층된 메모리 셀 어레이와 모놀리식 적층된 메모리 셀 어레이를 조합한 복합화 구조로 하여도 좋다.
또한 전자 부품(730)과 중첩시켜 히트 싱크(방열판)를 제공하여도 좋다. 히트 싱크를 제공하는 경우에는 인터포저(731) 위에 제공하는 집적 회로의 높이를 일치시키는 것이 바람직하다. 예를 들어 본 실시형태에서 설명하는 전자 부품(730)에서는 반도체 장치(710)와 반도체 장치(735)의 높이를 일치시키는 것이 바람직하다.
전자 부품(730)을 다른 기판에 실장하기 위하여 패키지 기판(732)의 바닥부에 전극(733)을 제공하여도 좋다. 도 25의 (B)에서는 전극(733)을 땜납 볼로 형성하는 예를 나타내었다. 패키지 기판(732)의 바닥부에 땜납 볼을 매트릭스상으로 제공함으로써 BGA(Ball Grid Array) 실장을 실현할 수 있다. 또한 전극(733)을 도전성의 핀으로 형성하여도 좋다. 패키지 기판(732)의 바닥부에 도전성의 핀을 매트릭스상으로 제공함으로써 PGA(Pin Grid Array) 실장을 실현할 수 있다.
전자 부품(730)은 BGA 및 PGA에 한정되지 않고, 다양한 실장 방법을 사용하여 다른 기판에 실장할 수 있다. 실장 방법으로서는 예를 들어 SPGA(Staggered Pin Grid Array), LGA(Land Grid Array), QFP(Quad Flat Package), QFJ(Quad Flat J-leaded package), 및 QFN(Quad Flat Non-leaded package)이 있다.
[전자 기기]
다음으로 전자 기기(6500)의 사시도를 도 26의 (A)에 나타내었다. 도 26의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다. 전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 광원(6508), 및 제어 장치(6509) 등을 가진다. 또한 제어 장치(6509)로서는 예를 들어 CPU, GPU, 및 기억 장치에서 선택되는 어느 하나 또는 복수를 가진다. 본 발명의 일 형태의 반도체 장치는 표시부(6502), 제어 장치(6509) 등에 적용할 수 있다.
도 26의 (B)에 나타낸 전자 기기(6600)는 노트북형 퍼스널 컴퓨터로서 사용할 수 있는 정보 단말기이다. 전자 기기(6600)는 하우징(6611), 키보드(6612), 포인팅 디바이스(6613), 외부 접속 포트(6614), 표시부(6615), 제어 장치(6616) 등을 가진다. 또한 제어 장치(6616)로서는 예를 들어 CPU, GPU, 및 기억 장치에서 선택되는 어느 하나 또는 복수를 가진다. 본 발명의 일 형태의 반도체 장치는 표시부(6615), 제어 장치(6616) 등에 적용할 수 있다. 또한 본 발명의 일 형태의 반도체 장치를 상술한 제어 장치(6509) 및 제어 장치(6616)에 사용함으로써 소비 전력을 저감시킬 수 있어 적합하다.
[대형 계산기]
다음으로 대형 계산기(5600)의 사시도를 도 26의 (C)에 나타내었다. 도 26의 (C)에 나타낸 대형 계산기(5600)에서는 랙(5610)에 복수의 랙 마운트형 계산기(5620)가 격납되어 있다. 또한 대형 계산기(5600)를 슈퍼컴퓨터라고 호칭하여도 좋다.
계산기(5620)는 예를 들어 도 26의 (D)에 나타낸 사시도의 구성을 가질 수 있다. 도 26의 (D)에서 계산기(5620)는 머더보드(5630)를 가지고, 머더보드(5630)는 복수의 슬롯(5631), 복수의 접속 단자를 가진다. 슬롯(5631)에는 PC 카드(5621)가 삽입되어 있다. 또한 PC 카드(5621)는 접속 단자(5623), 접속 단자(5624), 접속 단자(5625)를 가지고, 각각 머더보드(5630)에 접속된다.
도 26의 (E)에 나타낸 PC 카드(5621)는 CPU, GPU, 기억 장치 등이 제공된 처리 보드의 일례를 나타낸 것이다. PC 카드(5621)는 보드(5622)를 가진다. 또한 보드(5622)는 접속 단자(5623)와, 접속 단자(5624)와, 접속 단자(5625)와, 반도체 장치(5626)와, 반도체 장치(5627)와, 반도체 장치(5628)와, 접속 단자(5629)를 가진다. 또한 도 26의 (E)에는 반도체 장치(5626), 반도체 장치(5627), 및 반도체 장치(5628) 외의 반도체 장치를 도시하였지만, 이들 반도체 장치에 대해서는 이하의 반도체 장치(5626), 반도체 장치(5627), 및 반도체 장치(5628)에 대한 설명을 참조할 수 있다.
접속 단자(5629)는 머더보드(5630)의 슬롯(5631)에 삽입될 수 있는 형상을 가지고, 접속 단자(5629)는 PC 카드(5621)와 머더보드(5630)를 접속하기 위한 인터페이스로서 기능한다. 접속 단자(5629)의 규격으로서는 예를 들어 PCIe 등이 있다.
접속 단자(5623), 접속 단자(5624), 접속 단자(5625)는 예를 들어 PC 카드(5621)에 대하여 전력 공급, 신호 입력 등을 수행하기 위한 인터페이스로 할 수 있다. 또한 예를 들어 PC 카드(5621)에 의하여 계산된 신호의 출력 등을 수행하기 위한 인터페이스로 할 수 있다. 접속 단자(5623), 접속 단자(5624), 접속 단자(5625) 각각의 규격으로서는 예를 들어 USB(Universal Serial Bus), SATA(Serial ATA), SCSI(Small Computer System Interface) 등이 있다. 또한 접속 단자(5623), 접속 단자(5624), 접속 단자(5625)로부터 영상 신호를 출력하는 경우, 각각의 규격으로서는 HDMI(등록 상표) 등을 들 수 있다.
반도체 장치(5626)는 신호의 입출력을 수행하는 단자(도시 생략)를 가지고, 상기 단자를 보드(5622)의 소켓(도시 생략)에 삽입함으로써, 반도체 장치(5626)와 보드(5622)를 전기적으로 접속할 수 있다.
반도체 장치(5627)는 복수의 단자를 가지고, 상기 단자를 보드(5622)의 배선에 대하여 예를 들어 리플로 방식으로 납땜함으로써, 반도체 장치(5627)와 보드(5622)를 전기적으로 접속할 수 있다. 반도체 장치(5627)로서는 예를 들어 FPGA, GPU, CPU 등이 있다. 반도체 장치(5627)로서는 예를 들어 전자 부품(730)을 사용할 수 있다.
반도체 장치(5628)는 복수의 단자를 가지고, 상기 단자를 보드(5622)의 배선에 대하여 예를 들어 리플로 방식으로 납땜함으로써, 반도체 장치(5628)와 보드(5622)를 전기적으로 접속할 수 있다. 반도체 장치(5628)로서 예를 들어 기억 장치 등이 있다. 반도체 장치(5628)로서는 예를 들어 전자 부품(700)을 사용할 수 있다.
대형 계산기(5600)는 병렬 계산기로서 기능할 수도 있다. 대형 계산기(5600)를 병렬 계산기로서 사용함으로써 예를 들어 인공 지능의 학습 및 추론에 필요한 대규모 계산을 수행할 수 있다.
[우주용 기기]
본 발명의 일 형태의 반도체 장치는 우주용 기기에 적합하게 사용할 수 있다.
본 발명의 일 형태의 반도체 장치는 OS 트랜지스터를 포함한다. OS 트랜지스터는 방사선 조사로 인한 전기 특성의 변동이 작다. 즉 방사선에 대한 내성이 높기 때문에, 방사선이 입사할 수 있는 환경에서 적합하게 사용할 수 있다. 예를 들어 OS 트랜지스터는 우주 공간에서 사용되는 경우에 적합하다. 구체적으로는 OS 트랜지스터를 우주 왕복선, 인공위성, 또는 우주 탐사선에 제공되는 반도체 장치를 구성하는 트랜지스터에 사용할 수 있다. 방사선으로서 예를 들어 X선 및 중성자선이 있다. 또한 우주 공간이란 예를 들어 고도 100km 이상을 가리키지만, 본 명세서에 기재된 우주 공간은 열권, 중간권, 및 성층권 중 하나 또는 복수를 포함하여도 좋다.
도 27에는 우주용 기기의 일례로서 인공위성(6800)을 나타내었다. 인공위성(6800)은 기체(6801)와, 태양 전지판(6802)과, 안테나(6803)와, 이차 전지(6805)와, 제어 장치(6807)를 가진다. 또한 도 27에서는 우주 공간에 혹성(6804)을 예시하였다.
또한 도 27에는 도시하지 않았지만, 이차 전지(6805)에 배터리 매니지먼트 시스템(BMS라고도 함) 또는 배터리 제어 회로를 제공하여도 좋다. 상술한 배터리 매니지먼트 시스템 또는 배터리 제어 회로에 OS 트랜지스터를 사용하면, 소비 전력이 낮고 우주 공간에서도 신뢰성이 높기 때문에 적합하다.
또한 우주 공간은 지상에 비하여 방사선량이 100배 이상 많은 환경이다. 또한 방사선으로서, 예를 들어 X선 및 감마선으로 대표되는 전자기파(전자기 방사선), 그리고 알파선, 베타선, 중성자선, 양자선, 중이온선, 중간자선 등으로 대표되는 입자 방사선이 있다.
태양 전지판(6802)에 태양광이 조사됨으로써 인공위성(6800)이 동작하기 위하여 필요한 전력이 생성된다. 하지만 예를 들어 태양 전지판에 태양광이 조사되지 않는 상황, 또는 태양 전지판에 조사되는 태양광의 광량이 적은 상황에서는 생성되는 전력이 낮아진다. 따라서 인공위성(6800)이 동작하기 위하여 필요한 전력이 생성되지 않을 가능성이 있다. 생성되는 전력이 낮은 상황에서도 인공위성(6800)을 동작시키기 위하여, 인공위성(6800)에 이차 전지(6805)를 제공하는 것이 좋다. 또한 태양 전지판은 태양 전지 모듈이라고 불리는 경우가 있다.
인공위성(6800)은 신호를 생성할 수 있다. 상기 신호는 안테나(6803)를 통하여 송신되고, 예를 들어 지상에 제공된 수신기 또는 다른 인공위성이 상기 신호를 수신할 수 있다. 인공위성(6800)이 송신한 신호를 수신함으로써, 상기 신호를 수신한 수신기의 위치를 측정할 수 있다. 이상에 의하여 인공위성(6800)은 위성 측위 시스템을 구성할 수 있다.
또한 제어 장치(6807)는 인공위성(6800)을 제어하는 기능을 가진다. 제어 장치(6807)는 예를 들어 CPU, GPU, 및 기억 장치에서 선택되는 어느 하나 또는 복수를 사용하여 구성된다. 또한 제어 장치(6807)에는 본 발명의 일 형태인 OS 트랜지스터를 포함하는 반도체 장치를 사용하는 것이 적합하다. OS 트랜지스터는 Si 트랜지스터에 비하여 방사선 조사로 인한 전기 특성의 변동이 작다. 즉 방사선이 입사할 수 있는 환경에서도 신뢰성이 높아 적합하게 사용할 수 있다.
또한 인공위성(6800)은 센서를 가지는 구성으로 할 수 있다. 예를 들어, 가시광 센서를 가지는 구성으로 함으로써, 인공위성(6800)은 지상에 제공된 물체에 맞아 반사된 태양광을 검출하는 기능을 가질 수 있다. 또는 열 적외 센서를 가지는 구성으로 함으로써, 인공위성(6800)은 지표로부터 방출되는 열 적외선을 검출하는 기능을 가질 수 있다. 이상에 의하여, 인공위성(6800)은 예를 들어 지구 관측 위성으로서의 기능을 가질 수 있다.
또한 본 실시형태에서는 우주용 기기의 일례로서 인공위성에 대하여 예시하였지만 이에 한정되지 않는다. 예를 들어 본 발명의 일 형태의 반도체 장치는 우주선, 우주 캡슐, 우주 탐사선 등의 우주용 기기에 적합하게 사용할 수 있다.
상술한 바와 같이, OS 트랜지스터는 Si 트랜지스터에 비하여 넓은 메모리 밴드 폭을 실현할 수 있다는 것, 방사선 내성이 높다는 것 등 우수한 효과를 가진다.
[데이터 센터]
본 발명의 일 형태의 반도체 장치는 예를 들어 데이터 센터 등에 적용되는 스토리지 시스템에 적합하게 사용할 수 있다. 데이터 센터는 데이터의 불변성을 보장하는 등 데이터를 장기적으로 관리하는 것이 요구된다. 장기적인 데이터를 관리하는 경우, 방대한 데이터를 기억하기 위한 스토리지 및 서버의 설치, 데이터를 유지하기 위한 안정적인 전원의 확보, 또는 데이터의 유지에 필요한 냉각 설비의 확보 등을 위하여 보다 큰 건물이 필요하다.
데이터 센터에 적용되는 스토리지 시스템에 본 발명의 일 형태의 반도체 장치를 사용함으로써, 데이터의 유지에 필요한 전력을 저감하고, 데이터를 유지하는 반도체 장치를 소형화할 수 있다. 그러므로 스토리지 시스템의 소형화, 데이터를 유지하기 위한 전원의 소형화, 냉각 설비의 소규모화 등을 도모할 수 있다. 그러므로 데이터 센터의 공간 절약화를 도모할 수 있다.
또한 본 발명의 일 형태의 반도체 장치는 소비 전력이 낮기 때문에 회로로부터의 발열을 저감할 수 있다. 따라서 상기 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 악영향을 줄일 수 있다. 또한 본 발명의 일 형태의 반도체 장치를 사용함으로써, 고온 환경하에서도 동작이 안정된 데이터 센터를 실현할 수 있다. 따라서 데이터 센터의 신뢰성을 높일 수 있다.
데이터 센터에 적용 가능한 스토리지 시스템을 도 28에 나타내었다. 도 28에 나타낸 스토리지 시스템(7000)은 호스트(7001)(Host Computer라고 도시함)로서 복수의 서버(7001sb)를 가진다. 또한 스토리지(7003)(Storage라고 도시함)로서 복수의 기억 장치(7003md)를 가진다. 호스트(7001)와 스토리지(7003)는 스토리지 에어리어 네트워크(7004)(SAN: Storage Area Network라고 도시함) 및 스토리지 제어 회로(7002)(Storage Controller라고 도시함)를 통하여 접속된다.
호스트(7001)는 스토리지(7003)에 기억된 데이터에 액세스하는 컴퓨터에 상당한다. 호스트(7001)들은 네트워크를 통하여 서로 접속되어도 좋다.
스토리지(7003)는 플래시 메모리를 사용함으로써 데이터의 액세스 속도, 즉 데이터의 기억 및 출력에 필요한 시간이 단축되지만, 이 시간은 스토리지 내의 캐시 메모리로서 사용될 수 있는 DRAM에서 걸리는 시간에 비하여 상당히 길다. 스토리지 시스템에서는 스토리지(7003)의 액세스 속도가 느리다는 문제를 해결하기 위하여, 일반적으로는 스토리지 내에 캐시 메모리를 제공하여 데이터의 기억 및 출력에 걸리는 시간을 짧게 한다.
상술한 캐시 메모리는 스토리지 제어 회로(7002) 및 스토리지(7003) 내에 사용된다. 호스트(7001)와 스토리지(7003) 사이에서 송수신되는 데이터는 스토리지 제어 회로(7002) 및 스토리지(7003) 내의 상기 캐시 메모리에 기억된 후, 호스트(7001) 또는 스토리지(7003)에 출력된다.
상술한 캐시 메모리의 데이터를 기억하기 위한 트랜지스터로서 OS 트랜지스터를 사용하여 데이터에 따른 전위를 유지하는 구성으로 함으로써, 리프레시 빈도를 줄이고 소비 전력을 저감할 수 있다. 또한 메모리 셀 어레이를 적층하는 구성으로 함으로써 소형화가 가능하다.
또한 본 발명의 일 형태의 반도체 장치를 전자 부품, 전자 기기, 대형 계산기, 우주용 기기, 및 데이터 센터에서 선택되는 어느 하나 또는 복수에 적용함으로써, 소비 전력을 저감시키는 효과가 기대된다. 그러므로 반도체 장치의 고성능화 또는 고집적화에 따른 에너지 수요의 증가가 예상되는 가운데, 본 발명의 일 형태의 반도체 장치를 사용함으로써 이산화 탄소(CO2)로 대표되는 온실 효과 가스의 배출량을 저감시킬 수도 있다. 또한 본 발명의 일 형태의 반도체 장치는 소비 전력이 낮기 때문에 지구 온난화에 대한 대책으로서도 유효하다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
ADDR: 어드레스 신호
BGL: 배선
BIL: 배선
CA: 용량 소자
CAL: 배선
CB: 용량 소자
CC: 용량 소자
CE: 제어 신호
GNDL: 배선
LL: 배선
MC: 메모리 셀
RBL: 배선
RDATA: 데이터 신호
RE: 제어 신호
RWL: 배선
SL: 배선
WBL: 배선
WDATA: 데이터 신호
WE: 제어 신호
WOL: 배선
10: 기판
11a: 전구체
11b: 전구체
12a: 반응제
12b: 반응제
13a: 산화물
13b: 산화물
13c: 산화물
14: 적층 구조
21: 층
22: 층
31: 층
41: 층
50: 구조체
53: 영역
54: 영역
56: 영역
58: 영역
60: 산화물
62: 산화물
64: 산화물
100: 용량 소자
110: 도전체
120: 도전체
130: 절연체
140: 절연체
200A: 트랜지스터
200: 트랜지스터
205a: 도전체
205b: 도전체
205: 도전체
212: 절연체
214: 절연체
216: 절연체
222a: 절연체
222b: 절연체
222: 절연체
224: 절연체
230a: 금속 산화물
230b: 금속 산화물
230ba: 영역
230bb: 영역
230bc: 영역
230: 금속 산화물
242a: 도전체
242b: 도전체
242: 도전체
250a: 절연체
250b: 절연체
250c: 절연체
250d: 절연체
250: 절연체
255: 절연체
260a: 도전체
260b: 도전체
260: 도전체
271a: 절연체
271b: 절연체
271: 절연체
275: 절연체
280: 절연체
282: 절연체
283: 절연체
300: 트랜지스터
311: 기판
313: 반도체 영역
314a: 저저항 영역
314b: 저저항 영역
315: 절연체
316: 도전체
320: 절연체
322: 절연체
324: 절연체
326: 절연체
328: 도전체
330: 도전체
350: 절연체
352: 절연체
354: 절연체
356: 도전체
600A: 트랜지스터
600: 트랜지스터
610: 절연체
630: 금속 산화물
641: 도전체
642: 도전체
650: 절연체
651: 층
652: 층
660: 도전체
662: 도전체
670: 절연체
672: 절연체
674: 절연체
675: 절연체
681: 절연체
683: 절연체
700: 전자 부품
702: 인쇄 기판
704: 실장 기판
710: 반도체 장치
711: 몰드
712: 랜드
713: 전극 패드
714: 와이어
715: 구동 회로층
716: 기억층
730: 전자 부품
731: 인터포저
732: 패키지 기판
733: 전극
735: 반도체 장치
1400: 기억 장치
1411: 주변 회로
1420: 행 회로
1430: 열 회로
1440: 출력 회로
1460: 컨트롤 로직 회로
1470: 메모리 셀 어레이
1471: 메모리 셀
1472: 메모리 셀
1473: 메모리 셀
1474: 메모리 셀
1475: 메모리 셀
1476: 메모리 셀
1477: 메모리 셀
1478: 메모리 셀
1479: 메모리 셀
4000: 성막 장치
4002: 반입 반출실
4004: 반입 반출실
4006: 반송실
4008: 성막실
4009: 성막실
4011: 처리실
4014: 반송 암
4020: 체임버
4021a: 원료 공급부
4021b: 원료 공급부
4021c: 원료 공급부
4021: 원료 공급부
4022a: 고속 밸브
4022d: 고속 밸브
4023: 원료 도입구
4024: 원료 배출구
4025: 배기 장치
4026: 기판 홀더
4027: 히터
4028: 플라스마 발생 장치
4029: 코일
4030: 기판
4031: 원료 공급부
4032: 가스 공급부
4033: 원료 도입구
4034a: 배관 히터
4034b: 배관 히터
4111: 플라스마 생성실
4120: 반응실
4123: 원료 도입구
4124: 원료 배출구
4126: 기판 홀더
4128: 플라스마 생성 장치
4130: 기판
4131: 플라스마
4133: 원료 도입구
4213: 전극
4214: 샤워 헤드
4215: 전원
4217: 콘덴서
4220: 체임버
4223: 원료 도입구
4224: 원료 배출구
4226: 기판 홀더
4230: 기판
4231: 플라스마
4313: 전극
4314: 샤워 헤드
4315: 전원
4317: 콘덴서
4319: 메시
4320: 체임버
4321: 전원
4322: 콘덴서
4323: 원료 도입구
4324: 원료 배출구
4326: 기판 홀더
4330: 기판
4331: 플라스마
4520: 체임버
4521a: 원료 공급부
4521b: 원료 공급부
4521c: 원료 공급부
4521: 원료 공급부
4522a: 고속 밸브
4522c: 고속 밸브
4522d: 고속 밸브
4523: 원료 도입구
4524: 원료 배출구
4525: 배기 장치
4526: 기판 홀더
4527: 히터
4530: 기판
4531: 원료 공급부
4532: 가스 공급부
4534a: 배관 히터
4534b: 배관 히터
5600: 대형 계산기
5610: 랙
5620: 계산기
5621: PC 카드
5622: 보드
5623: 접속 단자
5624: 접속 단자
5625: 접속 단자
5626: 반도체 장치
5627: 반도체 장치
5628: 반도체 장치
5629: 접속 단자
5630: 머더보드
5631: 슬롯
6500: 전자 기기
6501: 하우징
6502: 표시부
6503: 전원 버튼
6504: 버튼
6505: 스피커
6506: 마이크로폰
6507: 카메라
6508: 광원
6509: 제어 장치
6600: 전자 기기
6611: 하우징
6612: 키보드
6613: 포인팅 디바이스
6614: 외부 접속 포트
6615: 표시부
6616: 제어 장치
6800: 인공위성
6801: 기체
6802: 태양 전지판
6803: 안테나
6804: 혹성
6805: 이차 전지
6807: 제어 장치
7000: 스토리지 시스템
7001sb: 서버
7001: 호스트
7002: 스토리지 제어 회로
7003md: 기억 장치
7003: 스토리지

Claims (20)

  1. 금속 산화물의 성막 방법으로서,
    제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 상기 체임버 내에 공급하는 제 1 단계; 및
    제 2 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 2 단계를 포함하고,
    상기 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 1 화합물과 상기 제 2 화합물은 서로 다르고,
    상기 제 1 단계 및 상기 제 2 단계 각각에서 상기 체임버 내에 배치된 기판이 300℃ 이상 500℃ 이하로 가열되고,

    M은 Ga, Al, 또는 Sn을 나타내고,
    R1 내지 R3은 각각 독립적으로 수소, 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고,
    m은 1 이상 3 이하의 정수를 나타내고,
    n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고,
    k는 1 또는 2를 나타내고,
    m이 2 이상인 경우, 복수의 R1은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    n이 2 이상인 경우, 복수의 R2는 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    k가 2인 경우, 복수의 R3은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    In과 R1의 결합, M과 R2의 결합, Zn과 R3의 결합, 상기 복수의 R1의 결합, 상기 복수의 R2의 결합, 및 상기 복수의 R3의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 어느 것인, 금속 산화물의 성막 방법.
  2. 금속 산화물의 성막 방법으로서,
    제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 상기 체임버 내에 공급하는 제 1 단계; 및
    제 2 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 2 단계를 포함하고,
    상기 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 1 화합물과 상기 제 2 화합물은 서로 다르고,
    상기 제 1 단계 및 상기 제 2 단계 각각에서 상기 체임버 내에 배치된 기판이 300℃ 이상 500℃ 이하로 가열되고,

    M은 Ga, Al, 또는 Sn을 나타내고,
    R1 내지 R3은 각각 독립적으로 수소, 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고,
    m은 1 이상 3 이하의 정수를 나타내고,
    n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고,
    k는 1 또는 2를 나타내고,
    m이 2 이상인 경우, 복수의 R1은 같은 물질 또는 다른 물질을 나타내고,
    n이 2 이상인 경우, 복수의 R2는 같은 물질 또는 다른 물질을 나타내고,
    k가 2인 경우, 복수의 R3은 같은 물질 또는 다른 물질을 나타내는, 금속 산화물의 성막 방법.
  3. 제 1 항에 있어서,
    일반식(G1) 내지 일반식(G3)에서, m, n, 및 k 중 적어도 하나가 2 이상이고,
    m이 2인 경우, 상기 복수의 R1은 서로 다르고,
    m이 3인 경우, 상기 복수의 R1 중 적어도 하나는 상기 복수의 R1 중 나머지 R1과 다르고,
    n이 2인 경우, 상기 복수의 R2는 서로 다르고,
    n이 3 이상인 경우, 상기 복수의 R2 중 적어도 하나는 상기 복수의 R2 중 나머지 R2와 다르고,
    k가 2인 경우, 상기 복수의 R3은 서로 다른, 금속 산화물의 성막 방법.
  4. 제 1 항에 있어서,
    상기 제 1 화합물 및 상기 제 2 화합물은 각각 25℃ 1기압에서 액체인, 금속 산화물의 성막 방법.
  5. 제 1 항에 있어서,
    상기 제 1 단계 및 상기 제 2 단계를 각각 1회 이상 수행하고 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 간주하고,
    상기 제 1 사이클을 여러 번 반복하는, 금속 산화물의 성막 방법.
  6. 제 1 항에 있어서,
    제 3 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 3 단계를 더 포함하고,
    상기 제 3 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 3 화합물은 상기 제 1 화합물 및 상기 제 2 화합물과 다르고,
    상기 제 3 단계에서 상기 기판이 300℃ 이상 500℃ 이하로 가열되는, 금속 산화물의 성막 방법.
  7. 제 5 항에 있어서,
    상기 불순물 제거 처리로서 플라스마 처리를 수행하는, 금속 산화물의 성막 방법.
  8. 제 5 항에 있어서,
    상기 불순물 제거 처리는 자외광을 조사하면서 수행하는, 금속 산화물의 성막 방법.
  9. 제 5 항에 있어서,
    상기 불순물 제거 처리로서 마이크로파 처리를 수행하는, 금속 산화물의 성막 방법.
  10. 제 5 항에 있어서,
    상기 불순물 제거 처리로서 300℃ 이상 500℃ 이하에서 가열 처리를 수행하는, 금속 산화물의 성막 방법.
  11. 금속 산화물의 성막 방법으로서,
    제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 상기 체임버 내에 공급하는 제 1 단계; 및
    제 2 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 2 단계를 포함하고,
    상기 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 1 화합물과 상기 제 2 화합물은 서로 다르고,
    상기 제 1 단계 및 상기 제 2 단계를 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 간주하고,
    상기 제 1 사이클을 여러 번 반복하고,

    M은 Ga, Al, 또는 Sn을 나타내고,
    R1 내지 R3은 각각 독립적으로 수소, 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고,
    m은 1 이상 3 이하의 정수를 나타내고,
    n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고,
    k는 1 또는 2를 나타내고,
    m이 2 이상인 경우, 복수의 R1은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    n이 2 이상인 경우, 복수의 R2는 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    k가 2인 경우, 복수의 R3은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    In과 R1의 결합, M과 R2의 결합, Zn과 R3의 결합, 상기 복수의 R1의 결합, 상기 복수의 R2의 결합, 및 상기 복수의 R3의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 어느 것인, 금속 산화물의 성막 방법.
  12. 제 11 항에 있어서,
    상기 제 1 사이클에서는 상기 제 1 단계 및 상기 제 2 단계 중 횟수가 적은 쪽 또는 상기 제 1 단계 및 상기 제 2 단계의 양쪽을 5회 이상 10회 이하 수행하는, 금속 산화물의 성막 방법.
  13. 제 11 항에 있어서,
    제 3 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 3 단계를 더 포함하고,
    상기 제 3 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 3 화합물은 상기 제 1 화합물 및 상기 제 2 화합물과 다르고,
    상기 제 1 사이클에서는 상기 불순물 제거 처리 전에 상기 제 3 단계를 1회 이상 수행하는, 금속 산화물의 성막 방법.
  14. 금속 산화물의 성막 방법으로서,
    제 1 화합물을 체임버 내에 공급하고 그 후 산화제를 상기 체임버 내에 공급하는 제 1 단계; 및
    제 2 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 2 단계를 포함하고,
    상기 제 1 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 2 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 1 화합물과 상기 제 2 화합물은 서로 다르고,
    상기 제 1 단계 및 상기 제 2 단계를 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 불순물 제거 처리를 수행하는 것을 제 1 사이클로 간주하고,
    상기 제 1 사이클과는 다른 순서로 상기 제 1 단계 및 상기 제 2 단계를 각각 1회 이상 수행하고 그 후 산소를 포함하는 분위기에서 상기 불순물 제거 처리를 수행하는 것을 제 2 사이클로 간주하고,
    상기 제 1 사이클과 상기 제 2 사이클을 번갈아 여러 번 반복하고,

    M은 Ga, Al, 또는 Sn을 나타내고,
    R1 내지 R3은 각각 독립적으로 수소, 플루오린, 염소, 브로민, 아이오딘, 산소, 인, 황, 하이드록시기, 싸이올기, 보릴기, 치환 또는 비치환된 포스판일기, 치환 또는 비치환된 탄소수 1 이상 8 이하의 알킬기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알켄일기, 치환 또는 비치환된 탄소수 2 이상 8 이하의 알카인일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알킬기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알켄일기, 치환 또는 비치환된 탄소수 3 이상 10 이하의 사이클로알카인일기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알콕시기, 치환 또는 비치환된 탄소수 1 이상 6 이하의 알킬설판일기, 치환 또는 비치환된 1,3-프로페인다이알데하이드기, 치환 또는 비치환된 탄소수 6 이상 30 이하의 아릴기, 또는 고리가 탄소, 황, 산소, 붕소, 및 인에서 선택되는 복수의 원소로 형성되는 치환 또는 비치환된 탄소수 2 이상 30 이하의 헤테로아릴기를 나타내고,
    m은 1 이상 3 이하의 정수를 나타내고,
    n은 M이 Ga 또는 Al인 경우에는 1 이상 3 이하의 정수를 나타내고 M이 Sn인 경우에는 1 이상 4 이하의 정수를 나타내고,
    k는 1 또는 2를 나타내고,
    m이 2 이상인 경우, 복수의 R1은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    n이 2 이상인 경우, 복수의 R2는 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    k가 2인 경우, 복수의 R3은 서로 결합되어 고리를 형성하는 같은 물질 또는 다른 물질을 나타내고,
    In과 R1의 결합, M과 R2의 결합, Zn과 R3의 결합, 상기 복수의 R1의 결합, 상기 복수의 R2의 결합, 및 상기 복수의 R3의 결합은 각각 단일 결합, 이중 결합, 및 삼중 결합 중 어느 것인, 금속 산화물의 성막 방법.
  15. 제 14 항에 있어서,
    상기 제 1 사이클에서는 상기 제 1 단계 및 상기 제 2 단계 중 횟수가 적은 쪽 또는 상기 제 1 단계 및 상기 제 2 단계의 양쪽을 5회 이상 10회 이하 수행하고,
    상기 제 2 사이클에서는 상기 제 1 단계 및 상기 제 2 단계 중 횟수가 적은 쪽 또는 상기 제 1 단계 및 상기 제 2 단계의 양쪽을 5회 이상 10회 이하 수행하는, 금속 산화물의 성막 방법.
  16. 제 14 항에 있어서,
    제 3 화합물을 상기 체임버 내에 공급하고 그 후 상기 산화제를 상기 체임버 내에 공급하는 제 3 단계를 더 포함하고,
    상기 제 3 화합물은 일반식(G1) 내지 일반식(G3) 중 어느 하나로 나타내어지고,
    상기 제 3 화합물은 상기 제 1 화합물 및 상기 제 2 화합물과 다르고,
    상기 제 1 사이클 및 상기 제 2 사이클 각각에서는 상기 불순물 제거 처리 전에 상기 제 3 단계를 1회 이상 수행하는, 금속 산화물의 성막 방법.
  17. 제 14 항에 있어서,
    상기 불순물 제거 처리로서 플라스마 처리를 수행하는, 금속 산화물의 성막 방법.
  18. 제 14 항에 있어서,
    상기 불순물 제거 처리는 자외광을 조사하면서 수행하는, 금속 산화물의 성막 방법.
  19. 제 14 항에 있어서,
    상기 불순물 제거 처리로서 마이크로파 처리를 수행하는, 금속 산화물의 성막 방법.
  20. 제 14 항에 있어서,
    상기 불순물 제거 처리로서 300℃ 이상 500℃ 이하에서 가열 처리를 수행하는, 금속 산화물의 성막 방법.
KR1020230087069A 2022-07-15 2023-07-05 금속 산화물의 성막 방법 KR20240010695A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022114230 2022-07-15
JPJP-P-2022-114230 2022-07-15

Publications (1)

Publication Number Publication Date
KR20240010695A true KR20240010695A (ko) 2024-01-24

Family

ID=87158294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230087069A KR20240010695A (ko) 2022-07-15 2023-07-05 금속 산화물의 성막 방법

Country Status (7)

Country Link
US (1) US20240026537A1 (ko)
EP (1) EP4306677A1 (ko)
JP (1) JP2024012148A (ko)
KR (1) KR20240010695A (ko)
CN (1) CN117403206A (ko)
DE (1) DE102023117180A1 (ko)
TW (1) TW202411456A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171136A1 (ja) * 2020-02-28 2021-09-02 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
JP2022114230A (ja) 2021-01-26 2022-08-05 トヨタ自動車株式会社 ダイカスト用のプランジャチップ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18-1-04ED18-10
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183-186

Also Published As

Publication number Publication date
DE102023117180A1 (de) 2024-01-18
TW202411456A (zh) 2024-03-16
EP4306677A1 (en) 2024-01-17
CN117403206A (zh) 2024-01-16
JP2024012148A (ja) 2024-01-25
US20240026537A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
WO2021140407A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019234561A1 (ja) 半導体装置、および半導体装置の作製方法
KR20220031020A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021171136A1 (ja) 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
KR20220160579A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021038361A1 (ja) 半導体装置
WO2021090106A1 (ja) トランジスタ、および電子機器
KR20240010695A (ko) 금속 산화물의 성막 방법
KR20230074757A (ko) 반도체 장치
WO2024047500A1 (ja) 記憶装置、及び、記憶装置の作製方法
WO2024084366A1 (ja) 半導体装置、及び、記憶装置
WO2022038447A1 (ja) 半導体装置の作製方法
WO2023094941A1 (ja) 半導体装置
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
WO2022038456A1 (ja) 半導体装置の作製方法
WO2021090115A1 (ja) 半導体装置
TW202418956A (zh) 記憶體裝置以及記憶體裝置的製造方法
CN115136324A (zh) 金属氧化物、金属氧化物的形成方法、半导体装置
KR20230050353A (ko) 절연막의 개질 방법 및 반도체 장치의 제작 방법
TW202335184A (zh) 半導體裝置、記憶體裝置及半導體裝置的製造方法
KR20230056695A (ko) 반도체 장치의 제작 방법
KR20230052894A (ko) 금속 산화물의 제조 방법
TW202339128A (zh) 電子裝置、電子裝置的製造方法、半導體裝置、半導體裝置的製造方法、記憶體裝置