TW202411456A - 形成金屬氧化物之方法 - Google Patents

形成金屬氧化物之方法 Download PDF

Info

Publication number
TW202411456A
TW202411456A TW112125201A TW112125201A TW202411456A TW 202411456 A TW202411456 A TW 202411456A TW 112125201 A TW112125201 A TW 112125201A TW 112125201 A TW112125201 A TW 112125201A TW 202411456 A TW202411456 A TW 202411456A
Authority
TW
Taiwan
Prior art keywords
metal oxide
substituted
insulator
compound
unsubstituted
Prior art date
Application number
TW112125201A
Other languages
English (en)
Inventor
山崎舜平
Tetsuya Kakehata
川上祥子
井坂史人
恵木勇司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202411456A publication Critical patent/TW202411456A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一種新穎金屬氧化物的沉積方法。使用分解溫度高的前驅體，在將基板加熱至300度以上且500度以下的同時沉積金屬氧化物。較佳的是，在沉積中，在含氧氛圍下作為雜質去除處理進行電漿處理、微波處理或熱處理。雜質去除處理也可以在照射紫外光的同時進行。金屬氧化物藉由反復交替前驅體的引入和氧化劑的引入來沉積。例如，較佳的是，每進行前驅體的引入5次以上且10次以下時進行雜質去除處理。

Description

形成金屬氧化物之方法
本發明的一個實施方式係關於一種金屬氧化物的沉積方法。另外，本發明的一個實施方式係關於一種使用該金屬氧化物的半導體裝置及半導體裝置的製造方法。另外，本發明的一個實施方式係關於一種包含該金屬氧化物的電晶體及電晶體的製造方法。
注意，本發明的一個實施方式不限定於上述技術領域。作為本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置(例如，觸控感測器)、輸入輸出裝置(例如，觸控面板)以及上述裝置的驅動方法或製造方法。
在本說明書等中，半導體裝置是指利用半導體特性的裝置以及包括半導體元件(電晶體、二極體、光電二極體等)的電路及包括該電路的裝置等。此外，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。例如，作為半導體裝置的例子，有積體電路、具備積體電路的晶片、封裝中容納有晶片的電子構件。此外，有時記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置等本身是半導體裝置，或者包括半導體裝置。
藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)或顯示裝置等電子裝置。作為可以應用於電晶體的半導體材料，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
在氧化物半導體中，發現了既不是單晶也不是非晶的CAAC(c-axis aligned crystalline：c軸配向結晶)結構及nc(nanocrystalline：奈米晶)結構(參照非專利文獻1及非專利文獻2)。
非專利文獻1及非專利文獻2中公開了一種使用具有CAAC結構的氧化物半導體製造電晶體的技術。 [非專利文獻]
[非專利文獻1] S. Yamazaki et al.，“SID Symposium Digest of Technical Papers”，2012，volume 43，issue 1，p.183-186 [非專利文獻2] S. Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
本發明的一個實施方式的目的之一是提供一種新穎的金屬氧化物及其沉積方法。另外，本發明的一個實施方式的目的之一是提供一種微型電晶體。另外，本發明的一個實施方式的目的之一是提供一種通態電流大的電晶體。另外，本發明的一個實施方式的目的之一是提供一種電特性良好的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種上述半導體裝置的製造方法。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍的記載衍生上述以外的目的。
本發明的一個實施方式是一種金屬氧化物的沉積方法，包括如下步驟：將第一化合物供應到腔室內然後將氧化劑供應到腔室內的第一步驟；以及將第二化合物供應到腔室內然後將氧化劑供應到腔室內的第二步驟，第一化合物是由通式(G1)至通式(G3)中的任一個表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同於第一化合物的通式表示的化合物，在第一步驟和第二步驟各自中，將配置在腔室內的基板加熱至300℃以上且500℃以下。
[化學式1]
在通式(G1)至通式(G3)中，M表示鎵(Ga)、鋁(Al)或錫(Sn)，R 1至R 3分別獨立地表示氫(包括氘)、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基(thiol group)、硼烷基(boryl group)、取代或未取代的磷烷基(phosphanyl group)、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且成環的元素為選自碳、硫、氧、硼和磷中的多種的雜芳基，m表示1以上且3以下的整數，n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數，k表示1或2。當m為2以上時，多個R 1可以相同，可以不同，也可以彼此鍵合而形成環。當n為2以上時，多個R 2可以相同，可以不同，也可以彼此鍵合而形成環。當k為2時，多個R 3可以相同，可以不同，也可以彼此鍵合而形成環。In和R 1的鍵合、M和R 2的鍵合、Zn和R 3的鍵合、多個R 1的鍵合、多個R 2的鍵合以及多個R 3的鍵合都是單鍵、雙鍵和三鍵中的任意鍵合。
在通式(G1)至通式(G3)中，m、n和k中的至少一個較佳為2以上。當m為2時，兩個R 1較佳為互不相同。當m為3時，至少一個R 1較佳為與其他R 1不同。當n為2時，兩個R 2較佳為互不相同。當n為3以上時，至少一個R 2較佳為與其他R 2不同。當k為2時，兩個R 3較佳為互不相同。
在通式(G1)至通式(G3)中，較佳的是，R 1至R 3分別獨立地表示氫(包括氘)、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的苯基、取代或未取代的呋喃基、取代或未取代的噻吩基。
第一化合物及第二化合物都在25℃且一個大氣壓的條件下較佳為液體。
在第一步驟和第二步驟各自中，較佳為將基板加熱至400℃以上且450℃以下。
較佳的是，以分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環，多次反復第一循環。例如，在第一循環中，較佳為在5次以上且10次以下的範圍內進行第一步驟和第二步驟中的次數較少的一者或兩者。
本發明的一個實施方式的金屬氧化物的沉積方法也可以還包括將第三化合物供應到腔室內然後將氧化劑供應到腔室內的第三步驟。第三化合物是由上述通式(G1)至通式(G3)中的不同於第一化合物及第二化合物的通式表示的化合物。在第三步驟中，將基板加熱至300℃以上且500℃以下。第三化合物在25℃且一個大氣壓的條件下較佳為液體。在第三步驟中，較佳為將基板加熱至400℃以上且450℃以下。較佳的是，作為第一循環，分別進行1次以上的第一步驟、第二步驟和第三步驟然後在含氧氛圍下進行雜質去除處理，多次反復第一循環。
本發明的一個實施方式是一種金屬氧化物的沉積方法，包括如下步驟：將第一化合物供應到腔室內然後將氧化劑供應到腔室內的第一步驟；以及將第二化合物供應到腔室內然後將氧化劑供應到腔室內的第二步驟，第一化合物是由上述通式(G1)至通式(G3)中的任一個表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同於第一化合物的通式表示的化合物，以分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環，多次反復第一循環。
在第一循環中，較佳為在5次以上且10次以下的範圍內進行第一步驟和第二步驟中的次數較少的一者或兩者。
本發明的一個實施方式的金屬氧化物的沉積方法也可以還包括將第三化合物供應到腔室內然後將氧化劑供應到腔室內的第三步驟。第三化合物是由上述通式(G1)至通式(G3)中的不同於第一化合物及第二化合物的通式表示的化合物。在第一循環中，在進行雜質去除處理之前進行1次以上的第三步驟。
本發明的一個實施方式是一種金屬氧化物的沉積方法，包括如下步驟：將第一化合物供應到腔室內然後將氧化劑供應到腔室內的第一步驟；以及將第二化合物供應到腔室內然後將氧化劑供應到腔室內的第二步驟，第一化合物是由上述通式(G1)至通式(G3)中的任一個表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同於第一化合物的通式表示的化合物，以分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環，以按不同於第一循環的順序分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第二循環，多次反復交替第一循環和第二循環。
在第一循環中，較佳為在5次以上且10次以下的範圍內進行第一步驟和第二步驟中的次數較少的一者或兩者。在第二循環中，較佳為在5次以上且10次以下的範圍內進行第一步驟和第二步驟中的次數較少的一者或兩者。
本發明的一個實施方式的金屬氧化物的沉積方法也可以還包括將第三化合物供應到腔室內然後將氧化劑供應到腔室內的第三步驟。第三化合物是由上述通式(G1)至通式(G3)中的不同於第一化合物及第二化合物的通式表示的化合物。在第一循環和第二循環各自中，在進行雜質去除處理之前進行1次以上的第三步驟。
作為雜質去除處理較佳為進行電漿處理。另外，作為雜質去除處理較佳為進行微波處理。另外，作為雜質去除處理較佳為以300℃以上且500℃以下進行熱處理。較佳為在照射紫外光的同時進行雜質去除處理。
根據本發明的一個實施方式可以提供一種新穎的金屬氧化物及其沉積方法。另外，根據本發明的一個實施方式可以提供一種微型電晶體。另外，根據本發明的一個實施方式可以提供一種通態電流大的電晶體。另外，根據本發明的一個實施方式可以提供一種電特性良好的半導體裝置。另外，根據本發明的一個實施方式可以提供一種可靠性高的半導體裝置。另外，根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式可以提供一種上述半導體裝置的製造方法。
注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍的記載衍生上述以外的效果。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在下面說明的發明結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略反復說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
另外，為了便於理解，有時圖式中示出的各組件的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明並不必然限於圖式中公開的位置、尺寸及範圍等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時不反映於圖式中。
注意，在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不限制組件的個數或組件的順序(例如，製程順序或疊層順序)。此外，在本說明書中的某一部分對組件附加的序數詞與在本說明書中的其他部分或申請專利範圍對該組件附加的序數詞有時不一致。
另外，根據情況或狀況，可以互相調換“膜”和“層”。例如，可以將“導電層”變換為“導電膜”。此外，可以將“絕緣膜”變換為“絕緣層”。
電晶體是半導體元件的一種，並且可以實現放大電流或電壓的功能、控制導通或非導通的切換工作等。本說明書中的電晶體包括IGFET(Insulated Gate Field Effect Transistor：絕緣閘場效電晶體)和薄膜電晶體(TFT：Thin Film Transistor)。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有形成通道的區域(也稱為通道形成區域)，並且經過通道形成區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
此外，在採用不同極性的電晶體或者電路工作中的電流方向變化的情況等下，源極和汲極的功能有時相互調換。因此，在本說明書中，源極和汲極可以相互調換。
注意，半導體的雜質例如是指構成半導體的主要成分之外的元素。例如，濃度低於0.1atomic%的元素可以說是雜質。在包含雜質時，例如有時發生半導體的缺陷態密度的增高或者結晶性的降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。明確而言，例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。此外，有時水也作為雜質起作用。此外，例如有時雜質的混入導致氧化物半導體中的氧空位(還記載為V O)的形成。
注意，在本說明書等中，氧氮化物是指在其組成中含氧量多於含氮量的材料。氮氧化物是指在其組成中含氮量多於含氧量的材料。
例如可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)或X射線光電子能譜法(XPS：X-ray Photoelectron Spectroscopy)分析出膜中的氫、氧、碳、氮等元素的含量。在目的元素的含有率高(例如為0.5atomic%以上或1atomic%以上)時，XPS很合適。另一方面，在目的元素的含有率低(例如為0.5atomic%以下或1atomic%以下)時，SIMS很合適。在比較元素含量時，更佳為採用SIMS和XPS的兩者分析技術進行複合分析。
注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”除了電極或佈線以外還包括電晶體等切換元件、電阻元件、線圈、電容元件、其他具有各種功能的元件等。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的源極和汲極之間的洩漏電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓V gs低於臨界電壓V th(p通道型電晶體中V gs高於V th)的狀態。
在本說明書等中，頂面形狀是指俯視時的形狀，即從上方看的形狀。
在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面或被形成面傾斜地設置的形狀。例如，較佳為具有傾斜的側面和基板面或被形成面所形成的角度(也被稱為錐角)小於90°的區域。在此，組件的側面、基板面及被形成面不一定必須完全平坦，也可以是具有微小曲率的近似平面狀或具有微細凹凸的近似平面狀。
在本說明書等中，在有“A與B接觸”的記載的情況下，A的至少一部分與B接觸。因此，例如，可以換稱為A包括與B接觸的區域。
在本說明書等中，在有“A位於B上”的記載的情況下，A的至少一部分位於B上。因此，例如，可以換稱為A包括位於B上的區域。
在本說明書等中，在有“A覆蓋B”的記載的情況下，A的至少一部分覆蓋B。因此，例如，可以換稱為A包括覆蓋B的區域。
在本說明書等中，在有“A與B重疊”的記載的情況下，A的至少一部分與B重疊。因此，例如，可以換稱為A包括與B重疊的區域。
實施方式1 在本實施方式中，使用圖1A至圖17D說明本發明的一個實施方式的金屬氧化物及其沉積方法。
根據構成金屬氧化物的元素的種類、組合、組成等，可以將本發明的一個實施方式的金屬氧化物用作半導體材料、絕緣材料和導電材料中的任意個。例如，可以將本發明的一個實施方式的金屬氧化物用於電晶體的半導體層。有時將該金屬氧化物稱為氧化物半導體或氧化物。
在本發明的一個實施方式的金屬氧化物的沉積方法中使用ALD(Atomic Layer Deposition：原子層沉積)法，因此可以均勻地形成厚度極小的膜。因此，適合於構成微型電晶體的金屬氧化物的沉積。
在本發明的一個實施方式的金屬氧化物的沉積方法中，較佳為使用有機前驅體。在使用有機前驅體的情況下，沉積溫度可以比無機前驅體低。在此，有機前驅體是指作為構成元素包含碳的前驅體，無機前驅體是指作為構成元素不包含碳的前驅體。
另一方面，在使用有機前驅體沉積的金屬氧化物中，膜中的雜質濃度(例如，氫濃度、碳濃度和氮濃度中的至少一個)有可能增高。另外，即使沉積後對金屬氧化物進行熱處理，有時也難以充分去除膜中的雜質。
於是，在本發明的一個實施方式的金屬氧化物的沉積方法中，使用分解溫度高的前驅體，在以高溫對基板進行加熱的同時進行沉積。藉由使用分解溫度高的前驅體，可以增高沉積製程中的基板溫度，因此可以沉積雜質少的膜。由此，可以抑制前驅體等的原料所包含的氫混入金屬氧化物中。另外，還可以抑制前驅體等的原料所包含的碳及氮等混入金屬氧化物中。因此，可以降低金屬氧化物中的雜質濃度。另外，可以沉積結晶性高的金屬氧化物。另一方面，不需要增高電晶體或半導體裝置的製程中的最高溫度的高溫處理(例如，超過700℃的處理)，因此可以形成雜質含量少的金屬氧化物而生產率不下降。
另外，在本發明的一個實施方式的金屬氧化物的沉積方法中，在沉積中在含氧氛圍下間歇地進行雜質去除處理。藉由在沉積中進行雜質去除處理，與沉積後進行雜質去除處理的情況相比，可以更確實地去除膜中的雜質。由此，可以抑制前驅體等的原料所包含的氫殘留在金屬氧化物中。另外，還可以抑制前驅體等的原料所包含的碳及氮等殘留在金屬氧化物中。因此，可以降低金屬氧化物中的雜質濃度。另外，可以提高金屬氧化物的結晶性。
由此，藉由利用本發明的一個實施方式的金屬氧化物的沉積方法，可以形成用於微型電晶體的半導體層的雜質含量少的金屬氧化物。另外，藉由利用本發明的一個實施方式的金屬氧化物的沉積方法，可以形成用於微型電晶體的半導體層的結晶性高的金屬氧化物。由此，可以實現微型且電特性良好的電晶體。另外，可以實現微型且可靠性高的電晶體。尤其是，較佳為形成CAAC結構的金屬氧化物。
注意，在本發明的一個實施方式的金屬氧化物的沉積方法中也可以使用無機前驅體。例如，也可以使用有機前驅體和無機前驅體的兩者。在本發明的一個實施方式的金屬氧化物的沉積方法中，即使使用無機前驅體，也可以藉由在基板加熱同時的沉積以及雜質去除處理中的一者或兩者，抑制來源於原料的雜質殘留在金屬氧化物中。
明確而言，本發明的一個實施方式是一種金屬氧化物的沉積方法，包括如下步驟：將第一化合物供應到腔室內然後將氧化劑供應到腔室內的第一步驟；以及將第二化合物供應到腔室內然後將氧化劑供應到腔室內的第二步驟，並且，可以還包括將第三化合物供應到腔室內然後將氧化劑供應到腔室內的第三步驟。
在本發明的一個實施方式的金屬氧化物的沉積方法中，在第一步驟、第二步驟和第三步驟各自中，較佳為將配置在腔室內的基板加熱至300℃以上且500℃以下，更佳為加熱至400℃以上且450℃以下。另外，基板加熱溫度較佳為比第一化合物和第二化合物的分解溫度低。並且，當使用第三化合物時，基板溫度較佳為比第三化合物的分解溫度低。
在本發明的一個實施方式的金屬氧化物的沉積方法中，較佳為在分別進行1次以上的第一步驟和第二步驟之後，在含氧氛圍下進行雜質去除處理。雜質去除處理是使金屬氧化物中的雜質從膜中脫離的處理。在雜質去除處理中，較佳為使金屬氧化物中的氫、碳及氮等從膜中脫離。另外，在雜質去除處理中，較佳為將氧供應到金屬氧化物中。由此，可以降低金屬氧化物中的氧空位(V O)及雜質。藉由使用氧空位(V O)及雜質得到降低的金屬氧化物，可以提高電晶體的電特性及可靠性。
作為雜質去除處理，例如可以舉出電漿處理、微波處理以及熱處理。
當進行電漿處理或微波處理時，較佳為將基板溫度設定為室溫(例如25℃)以上、100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。另外，熱處理的溫度較佳為100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。
尤其是，藉由將雜質去除處理中的溫度設定為電晶體或半導體裝置的製程中的最高溫度以下的溫度，可以減少金屬氧化物的雜質含量而生產率不下降，所以是較佳的。例如，藉由將使用本發明的一個實施方式的金屬氧化物的電晶體或半導體裝置的製造中的最高溫度設定為500℃以下，較佳為450℃以下，可以提高電晶體或半導體裝置的生產率。
另外，雜質去除處理較佳為以低於第一化合物和第二化合物的分解溫度的溫度進行。並且，當使用第三化合物時，較佳為以低於第三化合物的分解溫度的溫度進行。另外，雜質去除處理也可以以高於500℃的溫度(例如，高於500℃且為700℃以下)進行。
雜質去除處理也可以在照射光(例如，紫外光)的同時進行。由此，可以促進雜質脫離。作為光源，可以舉出雷射器、汞燈等。例如，藉由光激發產生氧自由基，使其與氫、碳或氮等反應，由此可以降低膜中的雜質並促進晶化。與沒有照射光的情況相比，在照射光的情況下有時即使降低加熱溫度也容易去除雜質。
另外，也可以在沉積中照射光。例如，在第一步驟中，在將第一化合物供應到腔室內的情況和將氧化劑供應到腔室內的情況中的一者或兩者下，也可以將光照射到金屬氧化物的被形成面。第二步驟及第三步驟也同樣。
較佳的是，作為第一循環，分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理，多次反復該第一循環。
或者，較佳的是，以分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環，以按不同於第一循環的順序分別進行1次以上的第一步驟和第二步驟然後在含氧氛圍下進行雜質去除處理為第二循環，多次反復交替第一循環和第二循環。
例如，在第一循環和第二循環各自中，較佳為每在5次以上且10次以下的範圍內進行第一步驟和第二步驟中的次數較少的一者或兩者時進行雜質去除處理。
只在沉積金屬氧化物之後進行雜質去除處理，有時不能充分去除雜質。藉由在沉積中間歇地(間隔地)導入雜質去除處理，可以充分去除金屬氧化物中的雜質。
可以將第一化合物、第二化合物以及第三化合物都稱為前驅體。第一化合物是由通式(G1)至通式(G3)中的任一個表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同於第一化合物的通式表示的化合物，第三化合物是由通式(G1)至通式(G3)中的不同於第一化合物及第二化合物的通式表示的化合物。
就是說，作為第一化合物及第二化合物的組合有如下三種：由通式(G1)表示的化合物和通式(G2)表示的化合物；由通式(G1)表示的化合物和由通式(G3)表示的化合物；以及由通式(G2)表示的化合物和由通式(G3)表示的化合物。
另外，在第一化合物、第二化合物和第三化合物中，任一個是由通式(G1)表示的化合物，其他一個是由通式(G2)表示的化合物，剩下一個是由通式(G3)表示的化合物。
[化學式2]
在通式(G1)至通式(G3)中，M表示鎵(Ga)、鋁(Al)或錫(Sn)，R 1至R 3分別獨立地表示氫(包括氘)、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且成環的元素為選自碳、硫、氧、硼和磷中的多種的雜芳基，m表示1以上且3以下的整數，n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數，k表示1或2。當m為2以上時，多個R 1可以相同，可以不同，也可以彼此鍵合而形成環。當n為2以上時，多個R 2可以相同，可以不同，也可以彼此鍵合而形成環。當k為2時，多個R 3可以相同，可以不同，也可以彼此鍵合而形成環。In和R 1的鍵合、M和R 2的鍵合、Zn和R 3的鍵合、多個R 1的鍵合、多個R 2的鍵合以及多個R 3的鍵合都是單鍵、雙鍵和三鍵中的任意鍵合。
在通式(G1)至通式(G3)中，m、n和k中的至少一個較佳為2以上。當m為2時，兩個R 1較佳為互不相同。當m為3時，至少一個R 1較佳為與其他R 1不同。當n為2時，兩個R 2較佳為互不相同。當n為3以上時，至少一個R 2較佳為與其他R 2不同。當k為2時，兩個R 3較佳為互不相同。
在兩個R 1互不相同的情況以及多個R 1中的至少一個與其他的不同的情況下，沉積中產生在腔室內的來源於R 1的氣體，明確而言，R 1和金屬的鍵合斷裂而質子化的化合物的氣體為多種，被從腔室內高效地排出，因此可以提高所沉積的膜的純度，所以是較佳的。另外，可以防止在腔室內前驅體因加熱而分解，所以是較佳的。R 2及R 3也同樣。
另外，在通式(G1)至通式(G3)中，R 1至R 3較佳為分別獨立地表示氫(包括氘)、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為3以上且20以下的乙醯丙酮基、取代或未取代的苯基、取代或未取代的呋喃基、取代或未取代的噻吩基。
作為碳原子數為1以上且8以下的烷基，例如可以舉出甲基、乙基、丙基、異丙基、丁基、二級丁基、異丁基、三級丁基、戊基、異戊基、二級戊基、三級戊基、新戊基、己基、異己基、庚基、辛基、3-甲基戊基、2-甲基戊基、2-乙基丁基、1,2-二甲基丁基以及2,3-二甲基丁基。
作為碳原子數為2以上且8以下的烯基，例如可以舉出乙烯基、1-丙烯基、烯丙基、1-丁烯基、2-丁烯基、3-丁烯基、二級丁烯基、異丁烯基、1-戊烯基、2-戊烯基、3-戊烯基、4-戊烯基、異戊烯基、1-己烯基、2-己烯基、3-己烯基、4-己烯基、5-己烯基、1-庚烯基、2-庚烯基、3-庚烯基、4-庚烯基、5-庚烯基、6-庚烯基、1-辛烯基、2-辛烯基、3-辛烯基、4-辛烯基、5-辛烯基、6-辛烯基以及7-辛烯基。
作為碳原子數為2以上且8以下的炔基，例如可以舉出乙炔基、1-丙炔基、2-丙炔基、1-丁炔基、2-丁炔基、3-丁炔基、二級丁炔基、異丁炔基、1-戊炔基、2-戊炔基、3-戊炔基、4-戊炔基、異戊炔基、1-己炔基、2-己炔基、3-己炔基、4-己炔基、5-己炔基、1-庚炔基、2-庚炔基、3-庚炔基、4-庚炔基、5-庚炔基、6-庚炔基、1-辛炔基、2-辛炔基、3-辛炔基、4-辛炔基、5-辛炔基、6-辛炔基以及7-辛炔基。
作為碳原子數為3以上且10以下的環烷基，例如可以舉出環丙基、環丁基、環戊基、環己基、1-甲基環己基、環庚基、1-金剛烷基以及2-金剛烷基。
作為碳原子數為3以上且10以下的環烯基，例如可以舉出1-環丙烯基、3-環丙烯基、1-環丁烯基、3-環丁烯基、1-環戊烯基、3-環戊烯基、4-環戊烯基、1-環己烯基、3-環己烯基、4-環己烯基、1-甲基-2-環己烯基、1-甲基-3-環己烯基、1-甲基-4-環己烯基、1-甲基-5-環己烯基、1-環庚烯基、3-環庚烯基、4-環庚烯基以及5-環庚烯基。
作為碳原子數為3以上且10以下的環炔基，例如可以舉出環丙炔基、環丁炔基、3-環戊炔基、4-環戊炔基、3-環己炔基、4-環己炔基、3-環庚炔基、4-環庚炔基以及5-環庚炔基。
作為碳原子數為1以上且6以下的烷氧基，例如可以舉出甲氧基、乙氧基、丙氧基、異丙氧基、三級丁氧基、二級丁氧基、異丁氧基、戊氧基、辛氧基、烯丙氧基、環己氧基、苯氧基以及苄氧基。
作為碳原子數為1以上且6以下的烷硫基，例如可以舉出甲硫基、乙硫基。
作為碳原子數為6以上且30以下的芳基，例如可以舉出苯基、聯苯基、萘基、茀基以及菲基。芳基較佳為沉積後沒有殘留在膜中。當芳基和金屬的鍵合斷裂時，在質子鍵合到斷裂的鍵合的化合物的沸點較低的情況下，化合物更容易從腔室內被排出而不容易殘留在膜中，所以是較佳的。在上述芳基的具體例子中，尤其較佳為使用苯基，因為其分子量最小且沸點低。明確而言，在苯基和金屬的鍵合斷裂且質子鍵合時，得到苯。苯在大氣壓下的沸點為78℃，在腔室內作為氣體存在所以容易被排出。
作為碳原子數為2以上且30以下且成環的元素為選自碳、硫、氧、硼和磷中的多種的雜芳基，例如可以舉出呋喃基、苯并呋喃基、二苯并呋喃基、噻吩基、苯并噻吩基、二苯并噻吩基以及具有香豆素骨架的取代基。雜芳基較佳為沉積後沒有殘留在膜中。當雜芳基和金屬的鍵合斷裂時，在質子鍵合到斷裂的鍵合的化合物的沸點較低的情況下，化合物更容易從腔室內被排出而不容易殘留在膜中，所以是較佳的。在上述雜芳基的具體例子中，尤其較佳為使用呋喃基或噻吩基，因為其分子量最小且沸點低。
當上述的烷基、烯基、炔基、環烷基、環烯基、環炔基、烷氧基、烷硫基、1,3-丙烷二醛基、磷烷基、芳基以及雜芳基具有取代基時，作為該取代基可以舉出錫、鋁、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、碳原子數為1以上且4以下的烷基、碳原子數為2以上且4以下的烯基、碳原子數為2以上且4以下的炔基、碳原子數為3以上且10以下的環烷基、碳原子數為3以上且6以下的環烯基、碳原子數為3以上且6以下的環炔基、碳原子數為1以上且4以下的烷氧基、碳原子數為1以上且4以下的烷硫基、1,3-丙烷二醛基、碳原子數為6以上且13以下的芳基以及碳原子數為2以上且13以下且成環的元素為選自碳、硫、氧、硼和磷中的多種的雜芳基。它們的具體例子是如上說明的。另外，多個取代基也可以彼此鍵合而形成環。該鍵合是單鍵、雙鍵以及三鍵中的任意鍵合。
作為由通式(G2)表示的化合物，例如可以舉出由通式(G4)至通式(G6)表示的化合物。
[化學式3]
在通式(G4)至通式(G6)中，R 2表示氫(包括氘)、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且成環的元素為選自碳、硫、氧、硼和磷中的多種的雜芳基，p表示1以上且3以下的整數，q表示1以上且3以下的整數，r表示1以上且4以下的整數。當通式(G4)中的p為2以上時，多個R 2可以相同，可以不同，也可以彼此鍵合而形成環。當通式(G5)中的q為2以上時，多個R 2可以相同，可以不同，也可以彼此鍵合而形成環。當通式(G6)中的r為2以上時，多個R 2可以相同，可以不同，也可以彼此鍵合而形成環。多個R 2的鍵合、Ga和R 2的鍵合、Al和R 2的鍵合以及Sn和R 2的鍵合分別是單鍵、雙鍵和三鍵中的任意鍵合。
由通式(G1)至通式(G3)表示的化合物不包含氮。與構成金屬氧化物的元素的一個例子的鎵等同樣，氮為三價，因此有時非意圖性地混入金屬氧化物中。當將不包含氮的化合物用作前驅體而進行金屬氧化物的沉積時，可以抑制氮非意圖性地混入金屬氧化物中。由此，可以降低金屬氧化物中的雜質濃度。
在由通式(G1)至通式(G3)表示的化合物中，較佳為使用常溫常壓(例如，25℃且一個大氣壓)下為液體的化合物。或者，在由通式(G1)至通式(G3)表示的化合物中，較佳為使用常溫常壓下為固體的化合物。與常溫常壓下為液體或氣體的化合物相比，常溫常壓下為液體或固體的化合物的處理更容易，所以是較佳的。
在本發明的一個實施方式的金屬氧化物的沉積方法中，較佳為使用高純度材料。例如，在由通式(G1)至通式(G3)表示的化合物中，構成該化合物的金屬元素(In、Ga、Zn、Al或Sn)的純度較佳為3N(99.9%)以上，更佳為4N(99.99%)以上，進一步較佳為5N(99.999%)以上，還進一步較佳為6N(99.9999%)以上。藉由使用高純度材料可以減少金屬氧化物中的雜質。
作為由上述通式(G1)表示的化合物的具體例子，可以舉出由結構式(101)至結構式(197)表示的化合物。另外，作為由上述通式(G2)表示的化合物的具體例子，可以舉出由結構式(201)至結構式(297)、結構式(301)至結構式(411)、結構式(501)至結構式(771)表示的化合物。另外，作為由上述通式(G3)表示的化合物的具體例子，可以舉出由結構式(801)至結構式(864)表示的化合物。注意，本發明不侷限於此。
[化學式4]
[化學式5]
[化學式6]
[化學式7]
[化學式8]
[化學式9]
[化學式10]
[化學式11]
[化學式12]
[化學式13]
[化學式14]
[化學式15]
[化學式16]
[化學式17]
[化學式18]
[化學式19]
[化學式20]
[化學式21]
[化學式22]
[化學式23]
[化學式24]
[化學式25]
[化學式26]
[化學式27]
[化學式28]
[化學式29]
[化學式30]
[化學式31]
[化學式32]
[化學式33]
[化學式34]
＜金屬氧化物＞ 金屬氧化物有時具有晶格缺陷。作為晶格缺陷，有原子空位、奇異原子等點缺陷、位錯等線缺陷、晶界等面缺陷以及空隙等體缺陷。另外，作為晶格缺陷的生成原因，有構成元素的原子個數的比例偏離(構成原子的過或不足)及雜質等。
當將金屬氧化物用於電晶體的半導體層時，金屬氧化物中的晶格缺陷會導致載子的生成或俘獲等。因此，當將晶格缺陷較多的金屬氧化物用於電晶體的半導體層時，該電晶體的電特性有可能不穩定。因此，用於電晶體的半導體層的金屬氧化物中的晶格缺陷較佳為少。
在使用金屬氧化物的電晶體中，尤其是，如果在金屬氧化物的通道形成區域中存在氧空位(V O)及雜質，電特性則容易變動，有時降低可靠性。此外，氧空位附近的氫形成氫進入氧空位中的缺陷(下面有時稱為V OH)而可能會生成成為載子的電子。因此，當在金屬氧化物的通道形成區域中包含氧空位時，電晶體會具有常開啟特性(即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性)。由此，在金屬氧化物的通道形成區域中，較佳為儘量減少氧空位及雜質。換言之，較佳的是，金屬氧化物的通道形成區域的載子濃度降低且被i型化(本質化)或實質上被i型化。
容易存在於金屬氧化物中的晶格缺陷的種類及晶格缺陷的存在量根據金屬氧化物的結構或金屬氧化物的沉積方法等而不同。
金屬氧化物的結構被分為單晶結構與其他結構(非單晶結構)。作為非單晶結構，例如有CAAC結構、多晶(polycrystalline)結構、nc結構、amorphous-like(a-like)結構及非晶結構等。a-like結構具有介於nc結構和非晶結構之間的結構。注意，將在後面說明晶體結構的分類。
另外，在具有a-like結構的金屬氧化物及具有非晶結構的金屬氧化物中存在空洞或低密度區域。換言之，具有a-like結構的金屬氧化物及具有非晶結構的金屬氧化物的結晶性比具有nc結構的金屬氧化物及具有CAAC結構的金屬氧化物低。另外，具有a-like結構的金屬氧化物中的氫濃度比具有nc結構的金屬氧化物及具有CAAC結構的金屬氧化物高。因此，在具有a-like結構的金屬氧化物及具有非晶結構的金屬氧化物中容易生成晶格缺陷。
因此，較佳為將結晶性高的金屬氧化物用於電晶體的半導體層。例如，較佳為使用具有CAAC結構的金屬氧化物或單晶結構的金屬氧化物。藉由將該金屬氧化物用於電晶體，可以實現一種具有良好的電特性的電晶體。另外，可以實現一種可靠性高的電晶體。
另外，電晶體的通道形成區域較佳為使用增高該電晶體的通態電流的金屬氧化物。為了增高該電晶體的通態電流，增高用於該電晶體的金屬氧化物的移動率即可。為了增高金屬氧化物的移動率，需要提高載子(n通道型電晶體時為電子)的傳輸或者減少給載子的傳輸帶來影響的散射因素。載子經過通道形成區域從源極流至汲極。因此，藉由設置載子在通道長度方向上容易流過的通道形成區域，可以增高電晶體的通態電流。
在此，較佳為作為具有通道形成區域的金屬氧化物採用結晶性高的金屬氧化物。再者，該結晶較佳為具有層疊有多個層(例如，第一層、第二層和第三層)的晶體結構。換言之，該結晶具有層狀晶體結構(也稱為層狀結晶、層狀結構)。此時，該結晶的c軸方向為層疊有多個層的方向。具有該結晶的金屬氧化物例如包括單晶氧化物半導體、CAAC-OS(c-axis aligned crystalline oxide semiconductor)等。
另外，上述結晶的c軸較佳為在金屬氧化物的被形成面或膜表面的法線方向上配向。由此，多個層以平行或大致平行於金屬氧化物的被形成面或膜表面的方式配置。就是說多個層延伸在通道長度方向上。
例如，上述三層的層狀晶體結構具有如下結構。第一層具有該第一層所包含的金屬存在於中心的氧八面體的原子配位結構。第二層具有該第二層所包含的金屬存在於中心的氧三角雙錐形或四面體的原子配位結構。第三層具有該第三層所包含的金屬存在於中心的氧三角雙錐形或四面體的原子配位結構。
作為上述結晶的晶體結構，例如有YbFe 2O 4型結構、Yb 2Fe 3O 7型結構、它們的變形結構等。
再者，較佳的是，第一層至第三層都由一個金屬元素或具有相同化合價的多個金屬元素、以及氧構成。較佳的是，構成第一層的一個或多個金屬元素的化合價與構成第二層的一個或多個金屬元素的化合價相同。另外，第一層及第二層也可以包含相同金屬元素。另外，較佳的是，構成第一層的一個或多個金屬元素的化合價與構成第三層的一個或多個金屬元素的化合價不同。
藉由採用上述結構，可以提高金屬氧化物的結晶性而提高該金屬氧化物的移動率。由此，藉由將該金屬氧化物用於電晶體的通道形成區域，電晶體的通態電流增高，而可以提高該電晶體的電特性。
本發明的一個實施方式的金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，較佳為除了上述之外還包含至少一種具有與銦或鋅相同的化合價的金屬元素。該金屬元素例如為鎵、鋁、錫等。另外，也可以包含選自釔、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂、鈣、鈷等中的一種或多種。
在此考慮金屬氧化物為包含銦(In)、元素M及鋅(Zn)的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵或錫等。可用作元素M的其他元素為釔、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂、鈣、鈷等。注意，作為元素M有時也可以組合上述元素中的多種。
作為本發明的一個實施方式的金屬氧化物，例如可以舉出銦鋅氧化物(In-Zn氧化物)、銦錫氧化物(In-Sn氧化物)、銦鎵氧化物(In-Ga氧化物)、銦鎵鋁氧化物(In-Ga-Al氧化物)、銦鎵錫氧化物(In-Ga-Sn氧化物)、鎵鋅氧化物(Ga-Zn氧化物、還記為GZO)、鋁鋅氧化物(Al-Zn氧化物)、銦鋁鋅氧化物(In-Al-Zn氧化物、還記為IAZO)、銦錫鋅氧化物(In-Sn-Zn氧化物、還記為ITZO(註冊商標))、銦鎵鋅氧化物(In-Ga-Zn氧化物、還記為IGZO)、銦鎵錫鋅氧化物(In-Ga-Sn-Zn氧化物、還記為IGZTO)、銦鎵鋁鋅氧化物(In-Ga-Al-Zn氧化物、還記為IGAZO、IGZAO或IAGZO)。
在本實施方式中，有時以In-Ga-Zn氧化物為金屬氧化物的例子而進行說明。
為了形成上述具有層狀晶體結構的金屬氧化物，較佳為一層一層沉積原子。在本發明的一個實施方式的金屬氧化物的沉積方法中利用ALD法，因此容易形成具有上述層狀晶體結構的金屬氧化物。
作為ALD法可以舉出只利用熱能使前驅體及反應物起反應的熱ALD(Thermal ALD)法、使用收到電漿激發的反應物的電漿ALD(PEALD：Plasma Enhanced ALD)法等。
ALD法可以一層一層沉積原子，從而具有能夠沉積得極薄、能夠對縱橫比高的結構進行沉積、能夠以針孔等缺陷少的方式進行沉積、能夠進行覆蓋性高的沉積及在低溫下能夠進行沉積等的效果。因為利用電漿，可以在更低的溫度下進行沉積，所以PEALD法有時是較佳的。ALD法中使用的前驅體有時包含碳或氯等元素。因此，利用ALD法形成的膜有時與利用其他的沉積方法形成的膜相比包含更多的碳或氯等元素。另外，上述元素的定量可以利用XPS或SIMS進行。注意，在本發明的一個實施方式的金屬氧化物的沉積方法中利用ALD法，因為採用沉積時的基板溫度高的條件和進行雜質去除處理中的一者或兩者，所以與不採用這些條件而利用ALD法的情況相比，膜中的碳量及氯量有時少。
不同於從靶材等中被釋放的粒子沉積的沉積方法，ALD法是因被處理物表面的反應而形成膜的沉積方法。因此，ALD法是不易受被處理物的形狀的影響而具有高步階覆蓋性的沉積方法。尤其是，ALD法具有高步階覆蓋性和良好的厚度均勻性，所以適合用於要覆蓋縱橫比高的開口部的表面的情況等。注意，ALD法的沉積速率比較慢，所以有時較佳為與CVD法等沉積速率快的其他沉積方法組合而使用。
ALD法可以根據源氣體的引入量控制所得到的膜的組成。例如，在ALD法中，藉由調節源氣體的引入量、引入次數(也稱為脈衝次數)以及一個脈衝需要的時間(也稱為脈衝時間)等，可以沉積任意組成的膜。此外，例如，當利用ALD法時，可以藉由在進行沉積的同時改變源氣體來沉積其組成連續變化的膜。當在改變源氣體的同時進行沉積時，因為不需要傳送及調整壓力所需的時間，所以與使用多個沉積室進行沉積的情況相比可以縮短沉積時間。因此，有時可以提高半導體裝置的生產率。
＜包含金屬氧化物的電晶體＞ 接著，說明將金屬氧化物(氧化物半導體)用於電晶體的情況。下面，將氧化物半導體用於半導體層的電晶體被稱為OS電晶體，將矽用於活性層的電晶體被稱為Si電晶體。
藉由將本發明的一個實施方式的金屬氧化物(氧化物半導體)用於電晶體，可以實現場效移動率高的電晶體。此外，可以實現可靠性高的電晶體。此外，可以實現微型化或高積體化的電晶體。例如，可以製造通道長度為2nm以上且30nm以下的電晶體。
較佳為將載子濃度低的氧化物半導體用於電晶體的通道形成區域。例如，氧化物半導體的通道形成區域的載子濃度為1×10 18cm -3以下，較佳為1×10 17cm -3以下，更佳為1×10 15cm -3以下，進一步較佳為1×10 13cm -3以下，還較佳為1×10 11cm -3以下，更進一步較佳為低於1×10 10cm -3，且為1×10 -9cm -3以上。在以降低氧化物半導體膜的載子濃度為目的的情況下，可以降低氧化物半導體膜的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為高純度本質或實質上高純度本質。此外，有時將載子濃度低的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。
因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。
此外，被氧化物半導體的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質可以舉出氫、碳、氮等。注意，氧化物半導體中的雜質例如是指構成氧化物半導體的主要成分之外的元素。例如，濃度低於0.1atomic%的元素可以說是雜質。
另外，氧化物半導體的能帶間隙較佳為比矽的能帶間隙(典型的是1.1eV)大，較佳為2eV以上，更佳為2.5eV以上，進一步較佳為3.0eV以上。藉由使用具有比矽大的能帶間隙的氧化物半導體，可以減少電晶體的關態電流(也稱為Ioff)。
例如，在Si電晶體中，隨著電晶體的微型化發展，出現短通道效應(Short Channel Effect：也稱為SCE)。因此，Si電晶體的微型化很困難。作為出現短通道效應的原因之一可以舉出矽的能帶間隙較小。另一方面，在OS電晶體中，使用作為能帶間隙大的半導體材料的氧化物半導體，因此可以抑制短通道效應。換言之，OS電晶體是沒有短通道效應或短通道效應極少的電晶體。
短通道效應是指隨著電晶體的微型化(通道長度的縮小)出現的電特性的下降。作為短通道效應的具體例子，有臨界電壓的降低、次臨界擺幅值(有時記為S值)的增大、洩漏電流的增大等。在此，S值是指：以固定的汲極電壓使汲極電流的值變化一個位數的次臨界值區域中的閘極電壓的變化量。
作為對短通道效應的耐性的指標，廣泛地使用特徵長度(Characteristic Length)。特徵長度是指通道形成區域的勢的彎曲性指標。特徵長度越小，勢越急劇上升，因此可以說抗短通道效應能力高。
OS電晶體為積累型電晶體，Si電晶體為反型電晶體。因此，與Si電晶體相比，OS電晶體中的源極區域-通道形成區域間的特徵長度及汲極區域-通道形成區域間的特徵長度小。因此，OS電晶體的抗短通道效應能力比Si電晶體高。就是說，當想要製造通道長度小的電晶體時，OS電晶體比Si電晶體更合適。
即使在將氧化物半導體的載子濃度降低到通道形成區域被i型化或實質上被i型化的情況下，在短通道電晶體中由於Conduction-Band-Lowering(CBL，導帶降低)效應而通道形成區域的導帶底也變低，因此源極區域或汲極區域與通道形成區域之間的導帶底的能量差有可能減小到0.1eV以上且0.2eV以下。由此，可以將OS電晶體看作具有n +/n -/n +的積累型無結電晶體結構或n +/n -/n +的積累型non-junction電晶體結構，其中通道形成區域為n -型區域，源極區域及汲極區為n +型區域。
當作為OS電晶體採用上述結構時，即便使半導體裝置微型化或高積體化也可以實現良好的電特性。例如，即使OS電晶體的閘極長度為20nm以下、15nm以下、10nm以下、7nm以下或6nm以下且1nm以上、3nm以上或5nm以上，也可以得到良好的電特性。另一方面，在Si電晶體中，因為出現短通道效應所以有時難以具有20nm以下或15nm以下的閘極長度。因此，與Si電晶體相比，OS電晶體更適合用作通道長度小的電晶體。閘極長度是電晶體工作時載子移動通道形成區域內部的方向上的閘極電極的長度。
此外，藉由使OS電晶體微型化可以提高電晶體的高頻特性。明確而言，可以提高電晶體的截止頻率。當OS電晶體的閘極長度在於上述範圍內時，例如在室溫環境下，電晶體的截止頻率可以為50GHz以上，較佳為100GHz以上，更佳為150GHz以上。
如以上的說明那樣，OS電晶體具有比Si電晶體優異的效果，諸如關態電流小以及可以製造通道長度小的電晶體。
＜金屬氧化物中的雜質＞ 在此，說明金屬氧化物(氧化物半導體)中的各雜質的影響。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷態。因此，將利用SIMS測得的氧化物半導體的通道形成區域中的碳濃度設定為1×10 20atoms/cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為3×10 19atoms/cm 3以下，進一步較佳為1×10 19atoms/ cm 3以下，還較佳為3×10 18atoms/cm 3以下，更進一步較佳為1×10 18atoms/cm 3以下。另外，將利用SIMS測得的氧化物半導體的通道形成區域中的矽濃度設定為1×10 20atoms/ cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為3×10 19atoms/cm 3以下，進一步較佳為1×10 19atoms/cm 3以下，還較佳為3×10 18atoms/cm 3以下，更進一步較佳為1×10 18atoms/cm 3以下。
當氧化物半導體包含氮時，產生作為載子的電子，使載子濃度增高，而容易被n型化。其結果是，將含有氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。或者，在氧化物半導體包含氮時，有時形成陷阱態。其結果是，有時電晶體的電特性不穩定。因此，將利用SIMS測得的氧化物半導體的通道形成區域中的氮濃度設定為1×10 20atoms/cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為1×10 19atoms/cm 3以下，進一步較佳為5×10 18atoms/cm 3以下，還進一步較佳為1×10 18atoms/cm 3以下，更進一步較佳為5×10 17atoms/cm 3以下。
包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時生成作為載子的電子。此外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體的通道形成區域中的氫。明確而言，在氧化物半導體的通道形成區域中，將利用SIMS測得的氫濃度設定為低於1×10 20atoms/cm 3，較佳為低於5×10 19atoms/cm 3，更佳為低於1×10 19atoms/cm 3，進一步較佳為低於5×10 18atoms/cm 3，還較佳為低於1×10 18atoms/cm 3。
此外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，將利用SIMS測得的氧化物半導體的通道形成區域中的鹼金屬或鹼土金屬的濃度設定為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
＜沉積方法＞ 接著，說明本發明的一個實施方式的金屬氧化物的沉積方法。以下，說明採用利用ALD法的沉積裝置(以下，也稱為ALD裝置)沉積金屬氧化物的方法。
在利用ALD法的沉積裝置中，將用來反應的第一源氣體(有時被稱為前驅物、前驅體、金屬前驅體)和第二源氣體(有時被稱為反應劑、反應物、氧化劑、非金屬前驅體)交替引入腔室內，並反復進行這種源氣體的引入，由此進行沉積。注意，例如，可以藉由切換各開關閥(有時被稱為高速閥)來切換引入的源氣體。另外，在引入源氣體時，將氮(N 2)、氬(Ar)或氦(He)等惰性氣體用作載氣，將它們與源氣體一起引入腔室內。藉由使用載氣，即使源氣體的揮發性或蒸氣壓低也可以抑制源氣體吸附於管道及閥的內部，由此可以將源氣體引入腔室內。此外，所形成的膜的均勻性也得到提高，所以是較佳的。
使用圖1A至圖1E說明利用ALD法沉積上述三層的層狀晶體結構的金屬氧化物的方法的一個例子。
首先，如圖1A所示，作為第一步驟，將前驅體11a引入腔室內且使前驅體11a吸附於基板10的表面。
作為前驅體11a，使用由上述通式(G1)至通式(G3)表示的化合物中的任意個。
在此，如圖1A所示，由於前驅體11a吸附於基板10的表面，表面化學反應的自停止機構起作用，在基板10上的前驅體11a的層上不再吸附前驅體11a。注意，還將使表面化學反應的自停止機構起作用的基板溫度的適當範圍稱為ALD窗口(ALD-Window)。ALD窗口根據前驅體的溫度特性、蒸氣壓、分解溫度等決定。
接著，作為第二步驟，將惰性氣體(例如，氬、氦或氮)引入腔室內來將剩餘的前驅體11a及反應生成物等從腔室內排出去。第二步驟還被稱為吹掃。
在第二步驟中，也可以藉由真空排氣將剩餘的前驅體及反應生成物等從腔室內排出去代替將惰性氣體引入腔室內。注意，在本說明書等中，真空排氣意味著以至少低於大氣壓的壓力(減壓狀態)進行排氣。
接著，作為第三步驟，如圖1B所示，將反應物12a(例如，氧化劑)引入腔室內，使其與吸附於基板10的表面的前驅體11a起反應，以構成前驅體11a的金屬元素吸附於基板10的狀態使前驅體11a中的成分的一部分脫離。由此，前驅體11a的一部分被氧化而成的氧化物13a的層形成在基板10的表面上。
作為氧化劑，可以舉出臭氧(O 3)、氧(O 2)、水(H 2O)及它們的電漿、自由基、離子等。
當進行電漿ALD法時，也可以作為氧化劑繼續提供氧而在第三步驟中產生電漿。由此，在第三步驟中，氧電漿被產生且被用作反應物12a。此時，在第三以外的步驟中，使用不與被加熱至上述溫度的氧起反應的前驅體11a即可。
接著，作為第四步驟，藉由引入惰性氣體或進行真空排氣，將剩餘的反應物12a及反應生成物等從腔室內排出去。
接著，如圖1C所示，引入包含不同於前驅體11a的金屬元素的前驅體11b，進行與第一步驟同樣的製程，使前驅體11b吸附於氧化物13a的層的表面。
作為前驅體11b，使用上述由通式(G1)至通式(G3)表示的化合物中的包含不同於前驅體11a的金屬元素的化合物。
在此，如圖1C所示，由於前驅體11b吸附於氧化物13a的層，表面化學反應的自停止機構起作用，在基板10上的前驅體11b的層上不再吸附前驅體11b。
接著，與第二步驟同樣，藉由引入惰性氣體或進行真空排氣，將剩餘的前驅體11b及反應生成物等從腔室內排出去。
接著，如圖1D所示，將反應物12b引入腔室內，進行與第三步驟同樣的製程。由此，前驅體11b的一部分被氧化而成的氧化物13b的層形成在氧化物13a的層上。
反應物12b既可以是與反應物12a相同的材料，又可以是不同的材料。
接著，與第四步驟同樣，藉由引入惰性氣體或進行真空排氣，將剩餘的反應物12b及反應生成物等從腔室內排出去。
並且，藉由同樣地進行第一步驟至第四步驟，在氧化物13b的層上形成氧化物13c的層。在形成氧化物13c的層時，使用上述由通式(G1)至通式(G3)表示的化合物中的包含不同於前驅體11a及前驅體11b的金屬元素的化合物作為前驅體。反應物既可以是與反應物12a和反應物12b中的一者或兩者相同的材料，又可以是與反應物12a和反應物12b的兩者不同的材料。
如此，藉由反復進行形成氧化物13a至氧化物13c的製程，可以形成具有氧化物13a至氧化物13c的疊層結構14反復的層狀晶體結構的金屬氧化物(圖1E)。就是說，可以以第一步驟至第四步驟為一組形成氧化物的層，藉由反復進行該組，可以形成層疊有多個氧化物的層的層狀晶體結構。
在形成具有層狀晶體結構的金屬氧化物，尤其是形成CAAC結構的金屬氧化物時，較佳為在加熱基板的同時進行圖1A至圖1E所示的製程。較佳為將基板溫度設定為300℃以上且500℃以下，更佳為設定為400℃以上且450℃以下。另外，基板溫度較佳為比任何所使用的前驅體的分解溫度都低的溫度。由此，在利用ALD法的沉積中，可以在所使用的多種前驅體都不會分解的狀態下使它們吸附於物件(例如，基板)。
藉由在這樣的溫度範圍內加熱基板的同時進行上述沉積，在第一步驟至第四步驟的每一個中，可以從金屬氧化物中去除包含在前驅體或反應物等中的氫或碳等雜質。例如，可以將金屬氧化物中的碳釋放為CO 2及CO。此外，例如可以將金屬氧化物中的氫釋放為H 2O。並且，在上述雜質的去除的同時金屬原子及氧原子被重新排列，可以以高秩序性排列各氧化物的層。因此，可以形成結晶性高的層狀晶體結構的金屬氧化物，尤其是CAAC結構的金屬氧化物。
注意，在圖1A中，例示出使前驅體11a吸附於基板10的結構，但是不侷限於此。例如，也可以在基板10上設置絕緣膜(包含氧、氮、矽、鋁、鉿等中的一種或多種的絕緣膜)或導電膜(包含鎢、鉭、鉬、鋯、鋁、鈦等中的一種或多種的導電膜)等，使前驅體11a吸附。或者，也可以使前驅體11a吸附於基板10的利用絕緣膜及導電膜等形成的結構物上。
為了在上述溫度範圍內加熱基板的同時進行沉積，用於上述沉積的前驅體的分解溫度較佳為不過低。另一方面，當分解溫度過高時，很難處理前驅體而沉積時的基板溫度需要非常高，所以不是較佳的。例如，前驅體的分解溫度較佳為高於300℃且為700℃以下，更佳為350℃以上且650℃以下，進一步較佳為400℃以上且600℃以下。
無機前驅體中的氫及碳等雜質少，所以可以抑制沉積的金屬氧化物中的雜質濃度增加。另一方面，有無機前驅體的分解溫度比有機前驅體高的趨勢。
於是，在本發明的一個實施方式的金屬氧化物的沉積方法中，使用其分解溫度在上述範圍內的有機前驅體，在加熱基板的同時進行沉積、進行雜質去除處理等，由此抑制沉積的金屬氧化物中的雜質濃度增加。
對進行雜質去除處理的頻率沒有特別的限制。在頻率較高時更容易去除雜質，所以是較佳的，但是生產率有可能下降。在頻率較低時可以縮短金屬氧化物的沉積製程時間，所以是較佳的，但是有可能不能充分去除雜質。例如，較佳的是，反復進行形成氧化物13a至氧化物13c的製程，每形成多個氧化物的層時進行雜質去除處理。例如，也可以每形成氧化物13a至氧化物13c中的任一層時進行雜質去除處理，但是較佳為每形成多個氧化物的層或者每形成多個疊層結構14時進行雜質去除處理，這是因為可以簡化製程。
例如，也可以每形成n層(n為1以上且100以下的整數，較佳為2以上且50以下的整數，更佳為5以上且30以下的整數)氧化物的層時進行雜質去除處理。例如，藉由反復如下製程可以形成金屬氧化物，作為該製程依次形成氧化物13a、13b、13c、13a、13b且進行雜質去除處理，依次形成氧化物13c、13a、13b、13c、13a且進行雜質去除處理，依次形成氧化物13b、13c、13a、13b、13c且進行雜質去除處理。
另外，例如也可以每形成m層(m為1以上且50以下的整數，較佳為2以上且30以下的整數，更佳為5以上且10以下的整數)疊層結構14時進行雜質去除處理。
如上所述，作為雜質去除處理，例如可以舉出電漿處理、微波處理以及熱處理。另外，雜質去除處理也可以在照射光的同時進行。
進行雜質去除處理的腔室既可以是與進行第一步驟至第四步驟的腔室同樣的腔室，又可以是不同的腔室。就是說，用於沉積的腔室與用於雜質去除處理的腔室可以相同或不同。
當進行電漿處理或微波處理時，較佳為將基板溫度設定為室溫(例如25℃)以上、100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。另外，熱處理的溫度較佳為100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。尤其是，藉由將雜質去除處理中的溫度設定為電晶體或半導體裝置的製程中的最高溫度以下的溫度，可以減少金屬氧化物的雜質含量而生產率不下降，所以是較佳的。
注意，當在上述第三步驟中使用氧電漿時，可以藉由將第三步驟的處理時間延長來兼作作為雜質去除處理的電漿處理。例如，也可以使多次第三步驟中的一次的處理時間比其他的長，來將其兼作雜質去除處理。
在此，微波處理例如是指使用包括用微波產生高密度電漿的電源的裝置的處理。另外，在本說明書等中，微波是指具有300MHz以上且300GHz以下的頻率的電磁波。微波處理還被稱為微波激發高密度電漿處理。
微波處理例如較佳為使用包括用微波產生高密度電漿的電源的微波處理裝置。在此，將微波處理裝置的頻率較佳為設定為300MHz以上且300GHz以下，更佳為2.4GHz以上且2.5GHz以下，例如可以為2.45GHz。藉由使用高密度電漿，可以生成高密度的氧自由基。另外，微波處理裝置的施加微波的電源的功率較佳為1000W以上且10000W以下，更佳為2000W以上且5000W以下。此外，微波處理裝置也可以包括對基板一側施加RF的電源。此外，藉由對基板一側施加RF，可以將由高密度電漿生成的氧離子高效地導入到膜中。
微波處理較佳為在減壓下進行，壓力較佳為10Pa以上且1000Pa以下，更佳為300Pa以上且700Pa以下。此外，處理溫度較佳為室溫(25℃)以上且750℃以下，更佳為300℃以上且500℃以下，可以為400℃以上且450℃以下。
此外，也可以在進行微波處理或氧電漿處理之後以不暴露於外部空氣的方式連續進行熱處理。熱處理的溫度例如較佳為100℃以上且750℃以下，更佳為300℃以上且500℃以下，進一步較佳為400℃以上且450℃以下。
例如，上述微波處理可以使用氧氣體及氬氣體進行。在此，氧流量比(O 2/(O 2+Ar))大於0%且為100%以下。較佳的是，氧流量比(O 2/(O 2+Ar))大於0%且為50%以下。更佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且40%以下。進一步較佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且30%以下。
熱處理在氮氣體或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，當在氮氣體和氧氣體的混合氛圍下進行熱處理時，將氧氣體的比率較佳為設為20%左右。熱處理也可以在減壓狀態下進行。或者，也可以在氮氣體或惰性氣體氛圍下進行，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理。熱處理可以在超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)氛圍下進行。
在熱處理中使用的氣體較佳為被高度純化。例如，在熱處理中使用的氣體所包含的水分量較佳為1ppb以下，更佳為0.1ppb以下，進一步較佳為0.05ppb以下。藉由使用高度純化了的氣體進行熱處理，可以儘可能地防止水分等被金屬氧化物吸收。
藉由如此進行熱處理，可以去除包含在金屬氧化物中的氫或碳等雜質。例如，可以將金屬氧化物中的碳釋放為CO 2及CO，可以將金屬氧化物中的氫釋放為H 2O。並且，在去除雜質的同時金屬原子及氧原子被重新排列，因此可以提高結晶性。由此，可以形成結晶性高的層狀晶體結構的金屬氧化物，尤其是上述CAAC結構的金屬氧化物。
並且，較佳為在沉積金屬氧化物之後(在形成規定層數的疊層結構14的全部之後且形成其他材料或其他組成的膜之前)進行熱處理。尤其是，較佳為在利用上述ALD法的沉積之後以不暴露於外部空氣的方式連續地進行熱處理。該熱處理較佳為以100℃以上且500℃以下，更佳為以200℃以上且500℃以下，進一步較佳為以250℃以上且500℃以下，還較佳為以300℃以上且500℃以下，更進一步較佳為以350℃以上且450℃以下，還進一步較佳為以400℃以上且450℃以下進行。熱處理在氮氣體或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。熱處理也可以在減壓狀態下進行。熱處理也可以在氮氣體或惰性氣體氛圍下進行熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行熱處理。
藉由如此進行熱處理，可以去除包含在金屬氧化物中的氫或碳等雜質。例如，可以將金屬氧化物中的碳釋放為CO 2及CO，可以將金屬氧化物中的氫釋放為H 2O。並且，在去除上述雜質的同時金屬原子及氧原子被重新排列，因此可以提高結晶性。由此，可以形成結晶性高的層狀晶體結構的金屬氧化物，尤其是上述CAAC結構的金屬氧化物。
另外，也可以在沉積金屬氧化物之後進行電漿處理或微波處理。
注意，在圖1A至圖1E中，說明氧化物13a至氧化物13c的疊層結構14反復的結構，但是本發明不侷限於此。例如，也可以使用反復形成有單層、兩層或四層以上的氧化物的層的金屬氧化物。另外，在圖1A至圖1E中，不改變氧化物13a、氧化物13b、氧化物13c的順序反復進行層疊，但是不侷限於此。例如，也可以每次進行層疊時改變氧化物13a、氧化物13b、氧化物13c的順序。另外，也可以在膜的中途使氧化物13a、氧化物13b、氧化物13c的組成發生變化。另外，在圖1A至圖1E中，如氧化物13a、氧化物13b、氧化物13c那樣，不同的氧化物的層相鄰設置，但是不侷限於此。例如，也可以如氧化物13a、氧化物13a、氧化物13b、氧化物13b、氧化物13c、氧化物13c那樣，同一氧化物的層連續設置。
另外，在以下的本說明書的記載中，在沒有特別的限制的情況下，在作為反應物或氧化劑使用臭氧、氧、水時，包括電漿狀態、自由基狀態及離子狀態而不侷限於氣體及分子狀態。在使用電漿狀態、自由基狀態或離子狀態的氧化劑進行沉積時，使用後述的自由基ALD裝置或電漿ALD裝置即可。
為了去除包含在前驅體中的碳或氫等雜質，較佳為使該前驅體與氧化劑充分反應。例如，設定較長的引入氧化劑的脈衝時間即可。或者，多次引入氧化劑即可。當多次引入氧化劑時，既可以引入相同種類的氧化劑，又可以引入不同種類的氧化劑。例如，也可以在作為第一氧化劑將水引入腔室內之後進行真空排氣，作為第二氧化劑將不包含氫的臭氧或氧引入腔室內，進行真空排氣。
注意，在上述說明中，示出在將第一源氣體引入腔室內之後將第二源氣體引入腔室內的例子，但是本發明不侷限於此。也可以在將第二源氣體引入腔室內之後將第一源氣體引入腔室內。換言之，也可以藉由首先進行第三步驟及第四步驟，然後進行第一步驟、第二步驟、第三步驟及第四步驟，以後反復進行第一步驟至第四步驟來進行沉積。再者，也可以反復多次地進行第三步驟及第四步驟，然後反復進行第一步驟至第四步驟來進行沉積。
如此，藉由在第一步驟之前一次或多次地進行第三步驟及第四步驟，可以控制腔室內的沉積氛圍，所以是較佳的。例如，藉由在第三步驟中作為氧化劑引入O 3及O 2，可以將腔室內的氛圍設定為氧氛圍。當將腔室內的氛圍設定為氧氛圍而進行沉積時，可以提高所形成的膜中的氧濃度，所以是較佳的。並且，能夠將氧供應到該膜的基底的絕緣體及氧化物。藉由使用這種方法形成的半導體裝置可以具有良好特性並獲得高可靠性。另外，例如，藉由在第三步驟中作為氧化劑引入水，可以在被形成面上形成親水基團。由此，可以進一步提高前驅體的吸附性。
另外，也可以在第一步驟及第二步驟之後反復多次地進行第三步驟中的第二源氣體的引入、第四步驟中的真空排氣或惰性氣體的引入。就是說，也可以以第一步驟、第二步驟、第三步驟、第四步驟、第三步驟、第四步驟這樣的順序反復進行第三步驟及第四步驟，然後進行第一步驟及第二步驟。
例如，也可以在第三步驟中作為氧化劑引入O 3及O 2且在第四步驟中引入惰性氣體，反復多次地進行這些製程。另外，在反復進行第三步驟和第四步驟的情況下，並不一定要反復進行相同種類的源氣體的引入。例如，可以在第一次第三步驟中作為氧化劑使用H 2O，而在第二次以後的第三步驟中作為氧化劑使用O 3。
如此，藉由在腔室內短時間內反復多次地進行氧化劑的引入及惰性氣體的引入(或真空排氣)，可以進一步確實地從吸附於基板表面的前驅體去除剩餘的氫原子、碳原子等並將其排出腔室外部。另外，藉由將氧化劑的種類增加至兩種，可以從吸附於基板表面的前驅體去除更多的剩餘的氫原子、碳原子等。如此，藉由防止在沉積時氫原子、碳原子等被引入膜中，可以減少包含在所形成的膜中的水、氫等。
藉由採用這種方法，可以形成在表面溫度範圍為100℃以上且700℃以下或者100℃以上且500℃以下的TDS分析中，其水分子的脫離量為1.0×10 13molecule/cm 2以上且1.0×10 16molecule/cm 2以下，較佳為1.0×10 13molecule/ cm 2以上且3.0×10 15molecule/cm 2以下的膜。
ALD法是利用熱能使前驅體及反應物起反應而進行的沉積方法。前驅體及反應物的反應所需的溫度根據其溫度特性、蒸氣壓、分解溫度等決定，設定為100℃以上且600℃以下，較佳為200℃以上且600℃以下，更佳為300℃以上且600℃以下。
再者，有時藉由進行上述前驅體及反應物的反應並作為第三源氣體將被電漿激發的反應物引入腔室內而進行處理的ALD法稱為電漿ALD法。此時，第三源氣體的引入部設置有電漿產生裝置。在產生電漿時，可以使用電感耦合電漿(Inductively Coupled Plasma：ICP)。另一方面，有時將利用熱能進行前驅體及反應物的反應的ALD法稱為熱ALD法。
在電漿ALD法中，引入第三步驟中被電漿激發的反應物來進行沉積。或者，藉由反復進行第一步驟至第四步驟的同時引入被電漿激發的反應物(第二反應物)來進行沉積。在此情況下，將在第三步驟中引入的反應物稱為第一反應物。在電漿ALD法中，用於第三源氣體的第二反應物可以使用與上述氧化劑同樣的材料。就是說，作為第二反應物可以使用被電漿激發的臭氧、氧及水。
另外，作為第二反應物的載氣，也可以使用氬(Ar)、氦(He)或氮(N 2)。藉由使用氬、氦或氮等載氣，容易進行電漿的放電而容易生成被電漿激發的第二反應物，所以是較佳的。注意，在使用電漿ALD法形成金屬氧化膜等氧化膜且作為載氣使用氮的情況下，有時氮混入膜中而不能得到所希望的膜質。此時，較佳為作為載氣使用氬或氦。
藉由利用ALD法，可以以均勻的厚度沉積極薄的膜。另外，對具有凹凸的表面具有高表面覆蓋率。
藉由利用電漿ALD法進行沉積，與熱ALD法相比，可以以更低的溫度進行沉積。例如，電漿ALD法有時即使在100℃以下也能夠進行沉積而不降低沉積速率。
在進行電漿ALD法的情況下，在將電漿源諸如電感耦合電漿(ICP)或電子迴旋共振電漿(ECR)等遠離基板的狀態下產生電漿，由此能夠抑制電漿損傷。
＜金屬氧化物的結晶中的原子排列＞ 在此，參照圖2A至圖2D及圖3A至圖3D說明層狀晶體結構的金屬氧化物為In-M-Zn氧化物時的結晶中的原子排列。在圖2B、圖2D、圖3B及圖3D中，以球形(圓形)表示原子，以線表示金屬原子和氧原子的鍵合。在圖2B、圖2D、圖3B及圖3D中，用圖式中的箭頭表示In-M-Zn氧化物的晶體結構中的c軸方向(c軸)。另外，In-M-Zn氧化物的晶體結構中的a-b面方向為與在圖2B、圖2D、圖3B及圖3D中用箭頭表示的c軸方向垂直的方向。
圖2A是示出形成在結構體50上的包括In-M-Zn氧化物的氧化物60的圖。在此，結構體是指電晶體等半導體裝置的組件。結構體50包括基板、閘極電極、源極電極及汲極電極等的導電體；閘極絕緣膜、層間絕緣膜、基底絕緣膜等的絕緣體；金屬氧化物或矽等的半導體等。圖2A示出結構體50的被沉積面與基板(未圖示)平行地配置的情況。
圖2B是示出圖2A的氧化物60的一部分的區域53的結晶中的原子排列的放大圖。在此，圖2A及圖2B所示的氧化物60的組成為In:M:Zn=1:1:1[原子個數比]，晶體結構為YbFe 2O 4型結構。另外，元素M為+3價金屬元素。
如圖2B所示，氧化物60所包括的結晶依次反復層疊有包含銦(In)及氧的層21、包含元素M及氧的層31和包含鋅(Zn)及氧的層41。層21、層31及層41以平行或大致平行於結構體50的被沉積面的方式配置。換言之，氧化物60的a-b面平行或大致平行於結構體50的被沉積面，氧化物60的c軸平行或大致平行於結構體50的被沉積面的法線方向。
如圖2B所示，藉由上述結晶所具有的層21、層31及層41都由一個金屬元素及氧構成，可以以高結晶性進行排列而提高該金屬氧化物的移動率。
注意，In:M:Zn=1:1:1[原子個數比]的In-M-Zn氧化物的結構不侷限於圖2B所示的結構。層21、層31、層41的疊層順序也可以改變。例如，也可以依次反復層疊層21、層41、層31。或者，也可以依次反復層疊層21、層31、層41、層21、層41、層31。另外，也可以用鋅取代層31的元素M的一部分，用元素M取代層41的鋅的一部分。
以上，示出形成其組成為In:M:Zn=1:1:1[原子個數比]的In-M-Zn氧化物的例子，但是其組成式以In (1+α)M (1-α)O 3(ZnO) m(α為大於0且小於1的實數，m為正數)表示的結晶性In-M-Zn氧化物同樣可以具有層狀晶體結構。作為例子，參照圖2C及圖2D示出其組成為In:M:Zn= 1:3:4[原子個數比]的In-M-Zn氧化物。
圖2C是示出形成在結構體50上的包含In-M-Zn氧化物的氧化物62的圖。圖2D是示出圖2C的氧化物62的一部分的區域54的結晶中的原子排列的放大圖。
如圖2D所示，氧化物62所包括的結晶具有包含銦(In)、元素M及氧的層22、包含鋅(Zn)及氧的層41以及包含元素M及氧的層31。在氧化物62中，作為多個層，依次反復層疊有層22、層41、層31、層41。層22、層31及層41以平行或大致平行於結構體50的被沉積面的方式配置。換言之，氧化物62的a-b面平行或大致平行於結構體50的被沉積面，氧化物62的c軸平行或大致平行於結構體50的被沉積面的法線方向。
注意，In:M:Zn=1:3:4[原子個數比]的In-M-Zn氧化物的結構不侷限於圖2D所示的結構，也可以在保持In:M:Zn=1:3:4[原子個數比]的範圍內改變結構。層22、層31、層41的疊層順序也可以改變。另外，也可以用鋅取代層31的元素M的一部分，用元素M取代層41的鋅的一部分。另外，也可以形成有層21或層31代替層22。
另外，如圖3A所示，也可以採用在結構體50上形成氧化物62且在其上形成氧化物60的疊層結構。在此，圖3B是示出圖3A的氧化物62及氧化物60的一部分的區域56的結晶中的原子排列的放大圖。
如上所述，氧化物62是In:M:Zn=1:3:4[原子個數比]的In-M-Zn氧化物，氧化物60是In:M:Zn=1:1:1[原子個數比]的In-M-Zn氧化物。就是說，圖3A所示的氧化物是在膜的中途原子個數比發生變化的氧化膜。另外，如圖3B所示，在氧化物62具有層狀晶體結構時，可以提高氧化物62上的氧化物60的結晶性。
注意，氧化物62及氧化物60的結構不侷限於圖3B所示的結構，如上所述，也可以改變氧化物62及氧化物60的結構。另外，在圖3B中，在氧化物62和氧化物60的邊界配置層21，但是不侷限於此。例如，氧化物62和氧化物60的邊界也可以形成有層22。
如上所述，ALD法可以對縱橫比高的結構進行沉積且對結構體的側面也進行覆蓋性高的沉積。藉由利用ALD法，與被沉積面的方向無關地容易形成具有CAAC結構等的結晶性金屬氧化物。例如，即使結構體具有凸型形狀或凹型形狀，也可以對結構體的頂面、底面、側面及傾斜面以高覆蓋性形成金屬氧化物。就是說，可以在每一個被沉積面上形成在法線方向上具有大致一定的厚度的金屬氧化物。在形成在結構體的頂面、底面、側面及傾斜面的每一個的金屬氧化物中，相對於最大厚度的最小厚度之比可以設定為0.5以上且1以下，較佳為0.7以上且1以下，更佳為0.9以上且1以下。此時，在金屬氧化物具有晶體結構時，其c軸在與各自的被沉積面的法線方向大致平行的方向上配向。換言之，c軸在與各自的被沉積面垂直的方向上配向。
在此，圖3C示出結構體50的被沉積面與基板(未圖示)垂直地配置，且結構體50的表面上形成有氧化物64的情況。圖3D是圖3C中的氧化物64的一部分的區域58的放大圖。圖3D示出在結構體50的側面相對於被沉積面層疊有包含銦(In)的層21、包含元素M的層31與包含鋅(Zn)的層41的情況。包含銦的層21與結構體50的被沉積面平行或大致平行地配置，在其上與結構體50的被沉積面平行或大致平行地配置包含元素M的層31，並且在其上與結構體50的被沉積面平行或大致平行地配置包含鋅的層41。就是說，氧化物60的a-b面與結構體50的被沉積面平行或大致平行，氧化物60的c軸與結構體50的被沉積面的法線方向平行或大致平行。注意，在圖3C及圖3D中，示出In:M:Zn =1:1:1[原子個數比]的In-M-Zn氧化物的例子，但是也可以將不同原子個數比的氧化物同樣地形成在其被沉積面以垂直於基板的方式配置的結構體50的表面上。
此外，在上述中，示出In:M:Zn=1:1:1[原子個數比]及In:M:Zn=1:3:4[原子個數比]的金屬氧化物的例子，但是本發明不侷限於此。
下面，參照圖4A、圖4B及圖4C對可被用作本發明的一個實施方式所示的氧化物的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖4A、圖4B及圖4C不示出氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖4A、圖4B及圖4C中，虛線表示 [In]:[M]:[Zn]=(1+α):(1-α):1的原子個數比(-1≤α≤1)的線、[In]:[M]:[Zn]=(1+α):(1-α):2的原子個數比的線、 [In]:[M]:[Zn]=(1+α):(1-α):3的原子個數比的線、 [In]:[M]:[Zn]=(1+α):(1-α):4的原子個數比的線及 [In]:[M]:[Zn]=(1+α):(1-α):5的原子個數比的線。
另外，點劃線表示[In]:[M]:[Zn]=5:1:β的原子個數比(β≥0)的線、[In]:[M]:[Zn]=2:1:β的原子個數比的線、[In]:[M]:[Zn]=1:1:β的原子個數比的線、[In]:[M]:[Zn] =1:2:β的原子個數比的線、[In]:[M]:[Zn]=1:3:β的原子個數比的線及[In]:[M]:[Zn]=1:4:β的原子個數比的線。
另外，圖4A、圖4B及圖4C所示的 [In]:[M]:[Zn]=0:2:1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型晶體結構。
另外，有時在金屬氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]:[M]:[Zn]=0:2:1時，尖晶石型晶體結構和層狀晶體結構的二相容易共存。當原子個數比接近[In]:[M]:[Zn]= 1:0:0時，方鐵錳礦型晶體結構和層狀晶體結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的晶體結構之間形成晶界。
圖4A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為 [In]:[M]:[Zn]=0:1:0或其近似值時(例如，圖4C中的區域C)，絕緣性變高。注意，區域C包括容易具有上述尖晶石型晶體結構的區域，所以較佳為採用避開容易具有尖晶石型晶體結構的區域組成。
例如，作為用於通道形成區域及低電阻區域的金屬氧化物較佳為具有載子移動率高的以圖4A的區域A表示的原子個數比。用於通道形成區域及低電阻區域的金屬氧化物例如設定為In:Ga:Zn=4:2:3至4.1及其附近值左右即可。另外，例如設定為In:Ga:Zn=1:1:1及其附近值左右即可。另一方面，在以圍繞通道形成區域及低電阻區域的方式設置金屬氧化物時，較佳為具有絕緣性較高的以圖4C的區域C表示的原子個數比。以圍繞通道形成區域及低電阻區域的方式設置的金屬氧化物例如設定為In:Ga:Zn= 1:3:4及其附近值左右或In:Ga:Zn=1:3:2及其附近值左右即可。或者，以圍繞通道形成區域及低電阻區域的方式設置的金屬氧化物也可以使用與用於通道形成區及低電阻區域的金屬氧化物相同的金屬氧化物。
尤其在圖4B所示的區域B中，得到在區域A中載子移動率、可靠性較高的金屬氧化物。
區域B包括[In]:[M]:[Zn]=4:2:3至4.1及其附近值。附近值例如包括[In]:[M]:[Zn]=5:3:4。另外，區域B包括[In]:[M]:[Zn]=5:1:6及其附近值以及[In]:[M]:[Zn] =5:1:7及其附近值。區域B包括[In]:[M]:[Zn]=1:1:1及其附近值。
如上所述，根據原子個數比，該金屬氧化物的導電性大大不同。如上所述，藉由利用ALD法沉積金屬氧化物，可以沉積具有根據各原子個數比的層狀晶體結構的金屬氧化物。因此，藉由利用ALD法，可以沉積對應被要求的特性的金屬氧化物。
接著，參照圖5A至圖5D以及圖6A至圖6C示出圖2A及圖2B所示的包含In-M-Zn氧化物的氧化物60的詳細形成方法。
首先，如圖5A所示，將包括包含銦的前驅體的源氣體引入腔室內而使該前驅體吸附於結構體50的表面。
在此，包含前驅體的源氣體除了前驅體以外還包含氬、氦或氮等載氣。
作為包含銦的前驅體，可以舉出上述由通式(G1)表示的化合物。例如，可以舉出使用三甲基銦、三乙基銦、乙基二甲基銦、三(1-甲基乙基)銦、三(2,2,6,6-四甲基-3,5-庚二酸)銦、環戊二烯基銦、乙醯丙酮銥(III)、(二乙基膦)二甲基銦、氯二甲基銦、溴二甲基銦、二甲基(2-丙醇基)銦、三氯化銦、三溴化銦以及三碘化銦。
接著，停止引入上述源氣體，對腔室內進行吹掃而從腔室排出剩餘的前驅體及反應生成物等。
接著，如圖5B所示，作為反應物將氧化劑引入腔室內，使該氧化劑與吸附的前驅體起反應，在銦吸附於基板的狀態下使銦以外的成分脫離，由此形成銦和氧鍵合而成的層21。
作為氧化劑，可以使用臭氧、氧、水等。
接著，停止引入上述氧化劑，對腔室內進行吹掃而從腔室排出剩餘的反應物及反應生成物等。
接著，如圖5C所示，將包括包含元素M的前驅體的源氣體引入腔室內而使該前驅體吸附於層21。
作為包含元素M的前驅體，可以舉出上述由通式(G2)所示的化合物。在此，作為元素M使用鎵、鋁或錫。
作為包含鎵的前驅體，例如可以舉出三甲基鎵、三乙基鎵、三苯基鎵、二乙基(3-甲基-2,4-環丙二烯-1-基)鎵、[4-(1,1-二甲基)苯基]二甲基鎵、二甲基(4-甲基苯基)鎵、二甲基苯基鎵、甲基二苯基鎵、乙基二甲基鎵、二甲基亞甲基鎵、乙醯丙酮鎵(III)、三(2,2,6,6-四甲基-3,5-庚二酸)鎵、二甲基(2-甲基-2-丙醇基)鎵、甲氧二甲基鎵、羥基二甲基鎵、(甲硫醇根)二甲基鎵、氯二甲基鎵、氯二乙基鎵、氯二丙基鎵、溴二甲基鎵、溴二乙基鎵、二甲基碘鎵、氯雙(2,2-二甲基丙基)鎵、三氯化鎵、三溴化鎵以及三碘化鎵。
作為包含鋁的前驅體，例如可以舉出三甲基鋁、三乙基鋁、氯二甲基鋁、二氯甲基鋁、溴二甲基鋁、碘二甲基鋁、乙醯丙酮鋁、三(2,2,6,6-四甲基-3,5-庚二酸)鋁、二甲基氯鋁、二乙基氯鋁、三氯化鋁、三溴化鋁以及三碘化鋁。
作為包含錫的前驅體，例如可以舉出四甲基錫、四乙基錫、四乙烯基錫、四烯丙基錫、三丁基乙烯基錫、烯丙基三丁基錫、三丁基乙烯錫、三丁基苯基錫、三甲基氯化錫、三乙基氯化錫、四氯化錫、四溴化錫以及四碘化錫。
接著，停止引入上述源氣體，對腔室內進行吹掃而從腔室排出剩餘的前驅體及反應生成物等。
接著，如圖5D所示，作為反應物將氧化劑引入腔室內，使氧化劑與吸附的前驅體起反應，在元素M吸附於基板的狀態下使元素M以外的成分脫離，由此形成元素M和氧鍵合而成的層31。此時，有時吸附於層31的氧的一部分構成後述的層41。
接著，停止引入上述氧化劑，對腔室內進行吹掃而從腔室排出剩餘的反應物及反應生成物等。
接著，如圖6A所示，將包括包含鋅的前驅體的源氣體引入腔室內而使該前驅體吸附於層31。此時，有時形成鋅和氧鍵合而成的層41的一部分。
作為包含鋅的前驅體，可以舉出上述由通式(G3)所示的化合物。例如，可以舉出二甲基鋅、二乙基鋅、雙(1-甲基乙基)鋅、雙(1,1-二甲基乙基)鋅、二丁基鋅、二乙烯基鋅、二環己鋅、雙(2,2,6,6-四甲基-3,5-庚二酸)鋅、氯化鋅、氯甲基鋅、溴化鋅、溴甲基鋅以及碘化鋅。
接著，停止引入上述源氣體，對腔室內進行吹掃而從腔室排出剩餘的前驅體及反應生成物等。
接著，如圖6B所示，作為反應物將氧化劑引入腔室內，使氧化劑與吸附的前驅體起反應，在鋅吸附於基板的狀態下使鋅以外的成分脫離，由此形成鋅和氧鍵合而成的層41。
接著，停止引入上述氧化劑，對腔室內進行吹掃而從腔室排出剩餘的反應物及反應生成物等。
接著，如圖6C所示，在層41上以上述方法再次形成層21。藉由反復進行上述步驟，可以在基板或結構體上形成氧化物60。
注意，有些上述前驅體除了金屬元素以外還包含碳和氯中的一者或兩者。有時使用包含碳的前驅體形成的膜包含碳。另外，有時使用包含氯等鹵素的前驅體形成的膜包含氯等鹵素。
較佳為在加熱基板的同時進行圖5A至圖5D以及圖6A至圖6C所示的製程。例如，將基板溫度設定為200℃以上且600℃以下，較佳為300℃以上且前驅體的分解溫度以下即可。藉由在這樣的溫度範圍內加熱基板的同時進行上述沉積，在圖5A至圖6C的各過程中，可以從金屬氧化物中去除包含在前驅體或反應物等中的氫或碳等雜質。例如，可以將金屬氧化物中的碳釋放為CO 2及CO，可以將金屬氧化物中的氫釋放為H 2O。並且，在上述雜質的去除的同時金屬原子及氧原子被重新排列，可以以高秩序性排列各氧化物的層。因此，可以形成結晶性高的層狀晶體結構的金屬氧化物，諸如CAAC結構的金屬氧化物。
較佳為氧化物60的沉積中間歇地進行上述雜質去除處理。例如，每形成n次(n為1以上且50以下的整數，較佳為2以上且30以下的整數，更佳為5以上且10以下的整數)層21、層31及層41的三層結構時進行上述雜質去除處理。另外，較佳為在沉積氧化物60之後也進行雜質去除處理。
藉由進行雜質去除處理，可以去除包含在金屬氧化物中的氫或碳等雜質。例如，可以將金屬氧化物中的碳釋放為CO 2及CO，可以將金屬氧化物中的氫釋放為H 2O。並且，在去除上述雜質的同時金屬原子及氧原子被重新排列，因此可以提高結晶性。由此，可以形成結晶性高的層狀晶體結構的金屬氧化物，尤其是上述CAAC結構的金屬氧化物。
如上所述，藉由利用ALD法形成氧化物60，可以形成其c軸與被沉積面的法線方向大致平行地配向的CAAC結構的金屬氧化物。
注意，圖5A至圖5D以及圖6A至圖6C示出作為包含銦的層形成層21，在其上作為包含元素M的層形成層31，並且在其上作為包含鋅的層形成層41的例子，但是本實施方式不侷限於此，也可以形成層31和層41的一方，在其上形成層21，並且在其上形成層31和層41的另一方。或者，也可以形成層31和層41的一方，在其上形成層31和層41的另一方，並且在其上形成層21。
另外，當形成原子個數比不同於In:M:Zn= 1:1:1[原子個數比]的金屬氧化物時，根據原子個數比適當地形成上述層21、層31、層41即可。例如，藉由在圖6A所示的層31的形成前後反復多次地進行層41的形成，在兩個層21之間形成具有所希望的原子個數、層數及厚度的層31和層41的疊層即可。
＜沉積裝置＞ 在此，作為可以利用ALD法進行沉積的裝置的一個例子，參照圖7、圖8A及圖8B對沉積裝置4000的結構進行說明。圖7是多腔室沉積裝置4000的示意圖，圖8A和圖8B是可用於該沉積裝置4000的ALD裝置的剖面圖。
圖7所示的沉積裝置4000包括搬入搬出室4002、搬入搬出室4004、傳送室4006、沉積室4008、沉積室4009、處理室4011、傳送臂4014。在此，搬入搬出室4002、搬入搬出室4004、沉積室4008、沉積室4009及處理室4011藉由閘閥分別獨立地與傳送室4006相連。由此，在沉積室4008、沉積室4009及處理室4011中，可以以不暴露於大氣的方式連續地進行處理，能夠防止雜質混入到膜中。另外，基板與膜的介面以及各膜的介面的污染得到降低，由此可以得到乾淨的介面。
注意，為了防止水分的附著等，較佳為在搬入搬出室4002、搬入搬出室4004、傳送室4006、沉積室4008、沉積室4009以及處理室4011中填充露點被控制的惰性氣體(氮氣體等)，更佳為保持減壓狀態。
在沉積室4008及沉積室4009中，可以使用ALD裝置。另外，也可以將ALD裝置以外的沉積裝置用於沉積室4008和沉積室4009中的任一個。作為可用於沉積室4008及沉積室4009的沉積裝置，例如可以舉出濺射裝置、電漿CVD(PECVD：Plasma Enhanced CVD)裝置、熱CVD (TCVD：Thermal CVD)裝置、光CVD(Photo CVD)裝置、金屬CVD(MCVD：Metal CVD)裝置、有機金屬CVD (MOCVD：Metal Organic CVD)裝置等。
另外，在處理室4011中，較佳為使用加熱裝置(典型的是真空加熱裝置)、電漿產生裝置(典型的是微波處理裝置)等具有沉積裝置以外的功能的裝置。
例如，當沉積室4008為ALD裝置，沉積室4009為濺射裝置，處理室4011為加熱裝置時，可以在沉積室4009中沉積基底絕緣膜，在沉積室4008中沉積用作活性層的氧化物半導體膜，在處理室4011中進行沉積氧化物半導體膜後的熱處理。此時，可以在不暴露於大氣的狀態下連續地進行基底絕緣膜的沉積、氧化物半導體膜的沉積及熱處理。
雖然沉積裝置4000包括搬入搬出室4002、搬入搬出室4004、沉積室4008、沉積室4009及處理室4011，但是本發明不侷限於此。也可以採用沉積裝置4000的沉積室的數量為一個或者三個以上的結構。也可以採用沉積裝置4000的處理室的數量為兩個以上的結構。另外，沉積裝置4000既可以是單片式(single wafer type)沉積裝置，又可以是同時對多個基板進行沉積的成批式(batch type)沉積裝置。
＜ALD裝置＞ 接著，使用圖8A對可用於沉積裝置4000的熱ALD裝置的結構進行說明。熱ALD裝置包括沉積室(腔室4520)、原料供應部4521(原料供應部4521a至原料供應部4521c)、原料供應部4531、用作引入量控制器的高速閥4522a至高速閥4522d、氣體供應部4532、原料引入口4523、原料排出口4524、排氣裝置4525。設置在腔室4520內的原料引入口4523藉由供應管及閥分別與原料供應部4521a、原料供應部4521b、原料供應部4521c、原料供應部4531以及氣體供應部4532連接，原料排出口4524例如藉由排出管、閥及壓力調整器與排氣裝置4525連接。
腔室4520內部設置有基板支架4526，在該基板支架4526上配置基板4530。基板支架4526也可以包括旋轉機構。另外，腔室4520外壁設置有加熱器4527，可以控制腔室4520內部、基板支架4526及基板4530表面等的溫度。加熱器4527較佳為將基板4530表面的溫度控制為300℃以上且500℃以下，較佳為控制為400℃以上且450℃以下。例如，加熱器4527本身的溫度較佳為設定為100℃以上且600℃以下。藉由在這樣的溫度範圍內加熱基板的同時進行沉積，可以抑制包含在前驅體或反應物等中的氫或碳等雜質殘留在金屬氧化物中。並且，在去除這些雜質的同時金屬原子及氧原子被重新排列，可以以高秩序性排列各氧化物的層。因此，可以形成結晶性高的層狀晶體結構的金屬氧化物。此外，也可以使用加熱器4527進行沉積金屬氧化物後的熱處理。
在原料供應部4521a、原料供應部4521b、原料供應部4521c及原料供應部4531中由汽化器或加熱單元等從固體的原料或液體的原料形成源氣體。或者，原料供應部4521a、原料供應部4521b、原料供應部4521c及原料供應部4531也可以具有供應氣體的源氣體的結構。
在圖8A所示的沉積裝置中，藉由適當地選擇在原料供應部4521及原料供應部4531中使用的原料(揮發性有機金屬化合物等)且將其引入腔室4520內，可以形成金屬氧化物。如上所述，在作為金屬氧化物形成包含銦、鎵、鋅的In-Ga-Zn氧化物時，如圖8A所示，較佳為使用設置有至少三個原料供應部4521a至原料供應部4521c以及至少一個原料供應部4531的沉積裝置。
例如，原料供應部4521a提供包含銦的前驅體，原料供應部4521b提供包含鎵的前驅體，原料供應部4521c提供包含鋅的前驅體。作為包含銦的前驅體、包含鎵的前驅體及包含鋅的前驅體，分別可以使用上述前驅體。
另外，原料供應部4531提供反應物。作為反應物，可以使用包含臭氧、氧和水中的至少一個的氧化劑。
另外，氣體供應部4532提供載氣。作為載氣，可以使用氬(Ar)、氦(He)或氮(N 2)等惰性氣體。將原料供應部4521的前驅體及原料供應部4531的反應物與該載氣混合並引入腔室4520內。
另外，以覆蓋原料供應部4521a、原料供應部4521b、原料供應部4521c、原料供應部4531及氣體供應部4532與腔室4520之間的管道或閥等的方式設置有管道加熱器4534a。另外，以覆蓋排氣裝置4525與腔室4520之間的管道或閥等的方式設置有管道加熱器4534b。管道加熱器4534a及管道加熱器4534b的溫度例如在室溫以上且300℃以下的範圍內適當地設定即可。藉由設置這樣的管道加熱器，可以防止原料供應部4521提供的前驅體等凝結在氣體引入系統及氣體排氣系統的管道等的內壁。另外，較佳為分別獨立地控制管道加熱器4534a、管道加熱器4534b及加熱器4527的溫度。或者，管道加熱器4534a、管道加熱器4534b及加熱器4527的溫度控制也可以一併進行調節。
可以以時間精密控制高速閥4522a至高速閥4522d。因此，可以控制原料供應部4521a、原料供應部4521b、原料供應部4521c及原料供應部4531提供的源氣體且將其引入腔室4520內。
例如，當提供原料供應部4521a、原料供應部4521b及原料供應部4521c所包含的前驅體時，打開在高速閥4522a至高速閥4522c中對應的高速閥。另外，當提供原料供應部4531所包含的反應物時，打開高速閥4522d。另外，當對腔室4520內進行吹掃時，關閉高速閥4522a至高速閥4522d，只將氣體供應部4532中的載氣引入腔室4520內。
另外，圖8A示出設置有三個原料供應部4521及一個原料供應部4531的例子，但是本實施方式不侷限於此。也可以設置一個、兩個或四個以上的原料供應部4521。另外，也可以設置兩個以上的原料供應部4531。
另外，在圖8A中，加熱器4527、原料引入口4523及原料排出口4524配置在腔室4520的下方，但是不侷限於此，可以適當地設定它們的配置。另外，在圖8A中，作為原料供應部4521a、原料供應部4521b、原料供應部4521c、原料供應部4531及氣體供應部4532的引入口，設置有共通的原料引入口4523，但是不侷限於此，也可以分別設置不同的引入口。
接著，使用圖8B對可用於沉積裝置4000的電漿ALD裝置的結構進行說明。電漿ALD裝置包括沉積室(腔室4020)、原料供應部4021(原料供應部4021a至原料供應部4021c)、原料供應部4031、用作引入量控制器的高速閥4022a至高速閥4022d、氣體供應部4032、原料引入口4023、原料引入口4033、原料排出口4024、排氣裝置4025。設置在腔室4020內的原料引入口4023及原料引入口4033藉由供應管及閥分別與原料供應部4021a、原料供應部4021b、原料供應部4021c、原料供應部4031以及氣體供應部4032連接，原料排出口4024藉由排出管、閥及壓力調整器與排氣裝置4025連接。腔室4020內部設置有基板支架4026，在該基板支架4026上配置基板4030。另外，腔室外壁設置有加熱器4027，以覆蓋連接到腔室的管道等的方式設置有管道加熱器4034a及管道加熱器4034b。
在此，腔室4020對應於腔室4520，原料供應部4021對應於原料供應部4521，原料供應部4031對應於原料供應部4531，高速閥4022a至高速閥4022d對應於高速閥4522a至高速閥4522d，氣體供應部4032對應於氣體供應部4532，原料引入口4023對應於原料引入口4523，原料排出口4024對應於原料排出口4524，排氣裝置4025對應於排氣裝置4525，基板支架4026對應於基板支架4526，基板4030對應於基板4530，加熱器4027對應於加熱器4527，管道加熱器4034a對應於管道加熱器4534a，管道加熱器4034b對應於管道加熱器4534b，因此其詳細結構可以參照以上的記載。
如圖8B所示，在電漿ALD裝置中，由於電漿產生裝置4028與腔室4020相連，可以不但利用熱ALD法而且利用電漿ALD法進行沉積。電漿產生裝置4028較佳為使用與高頻電源連接的線圈4029的ICP型電漿產生裝置。高頻電源可以輸出頻率為10kHz以上且100MHz以下，較佳為1MHz以上且60MHz以下，更佳為2MHz以上且60MHz以下的電力。例如，可以輸出頻率為13.56MHz的電力。藉由利用電漿ALD法，即便在低溫下也可以進行沉積而不降低沉積速率，所以較佳為在沉積效率較低的單片式沉積裝置中採用電漿ALD法。
從原料供應部4031排出去的反應物經過電漿產生裝置4028處於電漿狀態。將處於電漿狀態的反應物從原料引入口4033引入腔室4020內。注意，雖然在圖8B中未圖示，但是從原料供應部4031排出去的反應物也可以混合到載氣。
基板支架4526也可以設置有被施加一定的電位或高頻率的機構。或者，基板支架4526可以處於浮動狀態或被接地。
注意，在圖8B中，原料引入口4033配置在腔室4520的上方，加熱器4027及原料引入口4023配置在腔室4520的側面，原料排出口4524配置在腔室4520的下方，但是不侷限於此，可以適當地設定它們的配置。
使用圖9A至圖9C說明可用於沉積裝置4000的ALD裝置的不同結構。注意，有時省略說明與圖8B所示的ALD裝置同樣的結構及功能的詳細內容。
圖9A是示出電漿ALD裝置的一個實施方式的示意圖。電漿ALD裝置4100設置有反應室4120及反應室4120的上部的電漿產生室4111。反應室4120可以被稱為腔室。或者，反應室4120和電漿產生室4111可以一併地稱為腔室。反應室4120包括原料引入口4123、原料排出口4124，電漿產生室4111包括原料引入口4133。另外，藉由電漿產生裝置4128，可以將RF等高頻率或微波施加到引入電漿產生室4111內的氣體而在電漿產生室4111內生成電漿4131。在使用微波產生電漿4131時，典型地使用頻率為2.45GHz的微波。有時將藉由施加上述微波和磁場產生的電漿稱為ECR(Electron Cyclotron Resonance：電子迴旋共振)電漿。
另外，反應室4120包括基板支架4126，基板4130配置在基板支架4126上。從原料引入口4123引入的源氣體由來自設置在反應室4120中的加熱器的熱被分解而沉積在基板4130上。另外，從原料引入口4133引入的源氣體由電漿產生裝置4128處於電漿狀態。處於電漿狀態的源氣體在到達基板4130表面之前與電子或其他分子再結合而處於自由基狀態，到達基板4130。如此，有時將利用自由基進行沉積的ALD裝置稱為自由基ALD(Radical-Enhanced ALD)裝置。另外，在電漿ALD裝置4100中，示出將電漿產生室4111設置在反應室4120的上部的結構，但是本實施方式不侷限於此。也可以將電漿產生室4111以與反應室4120的側面相鄰的方式設置。
圖9B是示出電漿ALD裝置的一個實施方式的示意圖。電漿ALD裝置4200包括腔室4220。腔室4220包括電極4213、原料排出口4224及基板支架4226，基板4230配置在基板支架4226上。電極4213包括原料引入口4223、將被引入的源氣體提供至腔室4220內的噴灑頭4214。另外，電極4213與可以藉由電容器4217施加高頻率的電源4215連接。基板支架4226也可以設置有被施加一定的電位或高頻率的機構。或者，基板支架4226既可以處於浮動狀態又可以被接地。電極4213及基板支架4226分別被用作用來產生電漿4231的上部電極及下部電極。從原料引入口4223引入的源氣體由來自設置在腔室4220中的加熱器的熱被分解而沉積在基板4230上。或者，從原料引入口4223引入的源氣體在電極4213與基板支架4226間成為電漿狀態。成為電漿狀態的源氣體由產生在電漿4231與基板4230間的電位差(也稱為離子鞘)入射到基板4230。
圖9C是示出與圖9B不同的電漿ALD裝置的一個實施方式的示意圖。電漿ALD裝置4300包括腔室4320。腔室4320包括電極4313、原料排出口4324及基板支架4326，基板4330配置在基板支架4326上。電極4313包括原料引入口4323、將被引入的源氣體提供至腔室4320內的噴灑頭4314。另外，電極4313與可以藉由電容器4317施加高頻率的電源4315連接。基板支架4326也可以設置有被施加一定的電位或高頻率的機構。或者，基板支架4326既可以處於浮動狀態又可以被接地。電極4313及基板支架4326分別被用作用來產生電漿4331的上部電極及下部電極。電漿ALD裝置4300與電漿ALD裝置4200不同之處在於在電極4313與基板支架4326間設置有與可以藉由電容器4322施加高頻率的電源4321連接的篩網4319。藉由設置篩網4319，可以使電漿4231與基板4130分離。從原料引入口4323引入的源氣體由來自設置在腔室4320中的加熱器的熱被分解而沉積在基板4330上。或者，從原料引入口4323引入的源氣體在電極4313與基板支架4326間成為電漿狀態。成為電漿狀態的源氣體藉由篩網4319去除電荷而以自由基等電中性的狀態到達基板4130。由此，可以進行離子的入射及電漿帶來的損傷被抑制的沉積。
例如，也可以使用圖8B、圖9A至圖9C所示的電漿ALD裝置進行電漿處理或微波處理作為雜質去除處理。此時，不需要為了進行雜質去除處理從用於沉積腔室移動到其他腔室，所以是較佳的。
此外，也可以使用圖8B、圖9A至圖9C所示的電漿ALD裝置進行金屬氧化物的沉積後的電漿處理或微波處理。
＜沉積序列＞ 接著，使用圖10A至圖12說明使用圖8A所示的ALD裝置的金屬氧化物的沉積序列。在圖10A至圖12中，將第一源氣體至第四源氣體的引入都記載為“ON”，將沒有引入源氣體的期間記載為“OFF”。
圖10A示出使用圖8A所示的ALD裝置的沉積序列。首先，將基板4530配置於腔室4520內的基板支架4526(步驟S101)。接著，調節加熱器4527的溫度(步驟S102)。此時，較佳為還調節管道加熱器4534a及管道加熱器4534b的溫度。接著，以使基板4530的面內溫度變為一定的方式將基板4530保持在基板支架4526上(步驟S103)。接著，經過上述第一步驟至第四步驟沉積金屬氧化物(步驟S104)。注意，當在基板4530的配置(步驟S101)之後如果不需要調節加熱器4527的溫度，也可以省略步驟S102。
在步驟S104中，將第一源氣體(包含前驅體的源氣體)和第二源氣體(包含反應物的源氣體)交替引入腔室4520內，在基板4530上進行沉積。以脈衝狀引入第一源氣體及第二源氣體。在第一源氣體及第二源氣體都不被引入的期間進行腔室4520內的吹掃。在利用ALD法的沉積中，將第一源氣體的引入(上述第一步驟)、第一源氣體的吹掃(上述第二步驟)、第二源氣體的引入(上述第三步驟)以及第二源氣體的吹掃(上述第四步驟)稱為一個循環，藉由反復進行該循環，來形成具有所希望的厚度的膜。注意，在此沒有涉及間歇地進行的雜質去除處理，但是較佳為每反復多次循環時在腔室4520或其他腔室內進行雜質去除處理。
另外，也可以在步驟S103和步驟S104之間將包含反應物的第二源氣體引入腔室4020內。作為第二源氣體，較佳為引入用作氧化劑的選自臭氧(O 3)、氧(O 2)及水(H 2O)中的一種或多種。藉由作為第二源氣體引入水，可以在基板4530上形成親水基團，因此可以進一步提高前驅體的吸附性。藉由作為第二源氣體引入臭氧及氧，可以使腔室內部處於氧氛圍而將氧提供至形成在基板4530上的基底絕緣膜等。由此，可以將氧提供至形成在該基底絕緣膜上的金屬氧化物膜，增加膜中的氧濃度。此時，較佳為與步驟S104所示的方法同樣地以脈衝狀引入第二源氣體，但是本發明不侷限於此。也可以連續引入第二源氣體。在第二源氣體不被引入的期間進行腔室4520內的排氣。
以使用上述第一源氣體的一個循環形成第一氧化物層，以使用與第一源氣體不同的第三源氣體的一個循環形成第二氧化物層，以使用與第一源氣體不同的第四源氣體的一個循環形成第三氧化物層，由此可以沉積包括多個不同的氧化物層的層狀結晶性氧化物。以下，作為一個例子，參照圖10B說明對應於圖5A至5D以及圖6A至圖6C所示的In-Ga-Zn氧化物的沉積過程的沉積序列。
在圖10B的沉積序列的步驟S104中，示出使用包含互不相同的前驅體的第一源氣體至第三源氣體進行沉積的例子。步驟S101至步驟S103為如上所述。在此，第一源氣體包括包含銦的前驅體，第三源氣體包括包含鎵的前驅體，第四源氣體包括包含鋅的前驅體。
如圖10B所示，首先引入第一源氣體，使包含銦的前驅體吸附於基板4530(對應於圖5A)。然後，停止引入第一源氣體，吹掃腔室內的剩餘的第一源氣體。
接著，引入第二源氣體，使吸附的包含銦的前驅體與氧化劑起反應來形成銦氧化物的層(對應於圖5B)。然後，停止引入第二源氣體，吹掃腔室內的剩餘的第二源氣體。
接著，引入第三源氣體，使包含鎵的前驅體吸附於銦氧化物的層(對應於圖5C)。然後，停止引入第三源氣體，吹掃腔室內的剩餘的第三源氣體。
接著，引入第二源氣體，使吸附的包含鎵的前驅體與氧化劑起反應來形成鎵氧化物的層(對應於圖5D)。然後，停止引入第二源氣體，吹掃腔室內的剩餘的第二源氣體。
接著，引入第四源氣體，使包含鋅的前驅體吸附於鎵氧化物的層(對應於圖6A)。然後，停止引入第四源氣體，吹掃腔室內的剩餘的第四源氣體。
接著，引入第二源氣體，使吸附的包含鋅的前驅體與氧化劑起反應來形成鋅氧化物的層(對應於圖6B)。然後，停止引入第二源氣體，吹掃腔室內的剩餘的第二源氣體。並且，使用上述方法使包含銦的前驅體吸附於鋅氧化物(對應於圖6C)。
以上述形成氧化銦、氧化鎵及氧化鋅的製程為一個循環，反復進行循環，由此可以形成具有所希望的厚度的In:Ga:Zn=1:1:1[原子個數比]的In-Ga-Zn氧化物。
注意，第一源氣體至第四源氣體的引入都以脈衝狀進行。將第一源氣體、第三源氣體及第四源氣體引入腔室4520內的脈衝時間較佳為0.05秒以上且1秒以下，更佳為0.1秒以上且0.5秒以下。另外，從腔室4520將第一源氣體、第三源氣體及第四源氣體排出去的時間為0.1秒以上且15秒以下，較佳為0.5秒以上且10秒以下。將第二源氣體引入腔室4520內的脈衝時間較佳為0.05秒以上且30秒以下，更佳為0.1秒以上且15秒以下。另外，從腔室4520將第二源氣體排出去的時間為0.1秒以上且15秒以下，較佳為0.1秒以上且5秒以下。
注意，在圖10B所示的序列中，第一源氣體、第三源氣體及第四源氣體的引入順序不侷限於此。例如，也可以首先引入包括包含鋅的前驅體的第四氣體。氧化鋅與氧化銦及氧化鎵相比更容易形成晶體結構，所以可以在最下層形成穩定的氧化鋅的結晶。由此，在氧化鋅上可以較容易形成氧化銦及氧化鎵的層。
以上，說明In：Ga:Zn=1:1:1[原子個數比]的In-Ga-Zn氧化物的沉積，但是本發明不侷限於此。可以使用同樣的方法形成原子個數比不同的In-Ga-Zn氧化物。較佳的是，根據所需求的In-Ga-Zn氧化物的原子個數比設定一個循環中的包括前驅體的源氣體的脈衝次數或脈衝時間。
例如，在圖10B所示的序列中，為了沉積In:Ga:Zn=1:1:1[原子個數比]的In-Ga-Zn氧化物，將一個循環中的包含銦的第一源氣體、包含鎵的第三源氣體以及包含鋅的第四源氣體各自的脈衝次數都設定為一次。此時，各前驅體的脈衝時間相同。
圖11A示出In:Ga:Zn=1:3:4[原子個數比]的In-Ga-Zn氧化物的沉積序列的例子。在圖11A的一個循環中，包含銦的第一源氣體的脈衝次數為一次，包含鎵的第三源氣體的脈衝次數為三次，包含鋅的第四源氣體的脈衝次數為四次。就是說，包括前驅體的源氣體的脈衝次數對應於In:Ga:Zn=1:3:4[原子個數比]。藉由如此進行沉積，可以形成根據圖2D的層狀晶體結構的金屬氧化物。
另外，如上所述，藉由在加熱基板的同時利用ALD法進行沉積，可以促進各氧化物層的重新排列。由此，即使根據圖11A所示的序列進行沉積，如圖2D所示的層22那樣，也可以形成在一個氧化物層中包含兩種金屬元素(銦及鎵)的層。
注意，以上，引入不同種類的前驅體，中間引入包括反應物的源氣體，但是本發明不侷限於此。例如，也可以連續引入包括相同種類的前驅體的源氣體，中間引入包括反應物的源氣體。此時，一個循環中的包括前驅體的源氣體的脈衝次數與所需求的In-Ga-Zn氧化物的原子個數比較佳為相同。
另外，以上，示出在利用第二源氣體進行氧化的間隔只引入一種包括前驅體的源氣體的結構，但是本發明不侷限於此。也可以在利用第二源氣體進行氧化的間隔引入兩種以上的包括前驅體的源氣體。此時，也可以同時引入兩種以上的包括前驅體的源氣體。另外，也可以在利用第二源氣體進行氧化的間隔連續引入相同種類的前驅體兩次。
例如，在沉積In:Ga:Zn=1:3:4[原子個數比]的In-Ga-Zn氧化物時，也可以根據圖11B所示的序列進行沉積。在圖11B中，根據圖2D所示的依次層疊有層22、層41、層31和層41的晶體結構，依次引入第一源氣體和第三源氣體、第四源氣體、第三源氣體、第四源氣體。注意，在最初的第一源氣體和第三源氣體的引入中間沒有第二源氣體的引入。就是說，在使包括在第一源氣體中的包含銦的前驅體以及包括在第三源氣體中的包含鎵的前驅體吸附之後引入氧化劑。由此，如圖2D所示的層22那樣，可以形成一個氧化物層包含兩種金屬元素(銦及鎵)的層。此時，第一源氣體和第三源氣體的脈衝時間較佳為第四源氣體的脈衝時間的一半左右。由此，如圖11B所示，可以使一個循環中的包含銦的第一源氣體的脈衝時間、包含鎵的第三源氣體的脈衝時間、包含鋅的第四源氣體的脈衝時間之比與原子個數比相同，即1:3:4。
以上，說明原子個數比為固定的氧化物的沉積，但是本發明不侷限於此。可以利用同樣的方法連續地沉積原子個數比不同的兩種以上的氧化物。此時，較佳為在原子個數比不同的疊層氧化物中，根據各氧化物的原子個數比設定一個循環中的包括前驅體的源氣體的脈衝次數或脈衝時間。藉由如此進行沉積，可以在一個腔室內沉積原子個數比不同的疊層氧化物。因此，可以防止在沉積各氧化物的間隔中氫或碳等雜質進入。
圖12示出在In:Ga:Zn=1:3:4[原子個數比]的氧化物上層疊In:Ga:Zn=1:1:1[原子個數比]的氧化物時的沉積序列的例子。步驟104a對應於In:Ga:Zn=1:3:4[原子個數比]的氧化物，與圖11A所示的序列同樣。另外，步驟104b對應於In:Ga:Zn=1:1:1[原子個數比]的氧化物，與圖10B所示的序列同樣。如此，當前半一個循環的脈衝次數為第一源氣體:第三源氣體:第四源氣體=1:3:4，後半一個循環的脈衝次數為第一源氣體:第三源氣體:第四源氣體=1:1:1時，可以沉積具有圖3B所示的氧化物62和氧化物60的疊層結構的金屬氧化物。就是說，前半以對應於In:Ga:Zn=1:3:4[原子個數比]的脈衝次數進行沉積，後半以對應於In:Ga:Zn= 1:1:1[原子個數比]的脈衝次數進行沉積。
注意，以上，以In-Ga-Zn氧化物為例說明沉積方法，但是本發明不侷限於此。根據所需要的金屬氧化物中的金屬元素適當地設定前驅體即可。另外，以上，前驅體的數量為一種或三種，但是不侷限於此，也可以為兩種或四種以上。
此外，以上例示出使用包含一種金屬元素的前驅體進行沉積的例子，但是本發明不侷限於此。也可以使用包含兩種以上的金屬元素的前驅體。例如，也可以使用包含銦及鎵的前驅體或者包含鎵及鋅的前驅體等。此時，可以減少圖8A等所示的原料供應部4521的數量。
＜晶體結構的分類＞ 以下，說明上述金屬氧化物(氧化物半導體)中的晶體結構的分類。
首先，參照圖13A對氧化物半導體中的晶體結構的分類進行說明。圖13A是說明氧化物半導體，典型為IGZO(包含In、Ga、Zn的金屬氧化物)的晶體結構的分類的圖。
如圖13A所示那樣，氧化物半導體大致分為“非晶(Amorphous，無定形)”、“結晶性(Crystalline)”、“結晶(Crystal)”。另外，完全非晶(completely amorphous)包含在“非晶(Amorphous，無定形”中。另外，在“結晶性”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(排除單晶和多晶， excluding single crystal and poly crystal)。另外，在“結晶性(Crystalline)”的分類中不包含單晶(single crystal)、多晶(poly crystal)及完全非晶(completely amorphous)。另外，在“結晶(Crystal)”中包含單晶(single crystal)及多晶(poly crystal)。
另外，圖13A所示的外框線被加粗的部分中的結構是介於“非晶(Amorphous，無定形)””與“結晶(Crystal)”之間的中間狀態，是屬於新的邊界區域(New crystalline phase)的結構。換言之，該結構與“結晶(Crystal)”或在能量性上不穩定的“非晶(Amorphous，無定形)”可以說是完全不同的結構。
可以使用X射線繞射(XRD：X-Ray Diffraction)譜對膜或基板的晶體結構進行評價。在此，圖13B示出被分類為“Crystalline”的CAAC-IGZO膜的藉由GIXD(Grazing-Incidence XRD)測量而得到的XRD譜。另外，也將GIXD法稱為薄膜法或Seemann-Bohlin法。下面，將圖13B所示的藉由GIXD測量而得到的XRD譜簡單地記為XRD譜。另外，圖13B所示的CAAC-IGZO膜的組成是In:Ga:Zn=4:2:3[原子個數比]附近。另外，圖13B所示的CAAC-IGZO膜的厚度為500nm。
如圖13B所示，在CAAC-IGZO膜的XRD譜中檢測出表示明確的結晶性的峰。明確而言，在CAAC-IGZO膜的XRD譜中，2θ=31°附近檢測出表示c軸配向的峰值。另外，如圖13B所示那樣，2θ=31°附近的峰在以檢測出峰值強度的角度為軸時左右非對稱。
另外，可以使用藉由奈米束電子繞射法( NBED：Nano Beam Electron Diffraction)觀察的繞射圖案(也稱為奈米束電子繞射圖案)對膜或基板的晶體結構進行評價。圖13C示出CAAC-IGZO膜的繞射圖案。圖13C是使用將電子束向平行於基板的方向入射的NBED觀察的繞射圖案。另外，圖13C所示的CAAC-IGZO膜的組成是In:Ga:Zn=4:2:3[原子個數比]附近。另外，在奈米束電子繞射法中，進行束徑為1nm的電子繞射法。
如圖13C所示那樣，在CAAC-IGZO膜的繞射圖案中觀察到表示c軸配向的多個斑點。
＜具有CAAC結構的金屬氧化物＞ 以下，詳細地說明具有CAAC結構的金屬氧化物。
CAAC結構包括多個結晶，該多個結晶的c軸在特定方向上配向。特定方向是指具有CAAC結構的金屬氧化物的厚度方向、具有CAAC結構的金屬氧化物的被形成面的法線方向或者具有CAAC結構的金屬氧化物的表面的法線方向。注意，當記載為“結晶區域”時，該結晶區域是CAAC結構所包括的結晶本身或者CAAC結構所包括的結晶及其附近的區域。因此，有時將CAAC結構所包括的結晶記載為CAAC結構所包括的結晶區域。
結晶區域是具有原子排列的週期性的區域。注意，在將原子排列看作晶格排列時結晶區域也是晶格排列一致的區域。再者，CAAC結構具有在a-b面方向上多個結晶區域連接的區域，有時該區域具有畸變。此外，畸變是指在多個結晶區域連接的區域中，晶格排列一致的區域和其他晶格排列一致的區域之間的晶格排列的方向變化的部分。換言之，具有CAAC結構的金屬氧化物是c軸配向並在a-b面方向上沒有明顯的配向的金屬氧化物。
此外，上述多個結晶區域的每一個由一個或多個微小結晶(最大徑小於10nm的結晶)構成。在結晶區域由一個微小結晶構成的情況下，該結晶區域的最大徑小於10nm。此外，在結晶區域由多個微小結晶構成的情況下，有時該結晶區域的尺寸為幾十nm左右。
此外，在In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫及鈦等中的一種或多種)中，有CAAC結構具有層疊有含有銦(In)及氧的層、含有元素M、鋅(Zn)及氧的層的層狀晶體結構(也稱為層狀結構)的趨勢。注意，含有銦及氧的層有時包含元素M或鋅。此外，含有元素M、鋅銦及氧的層有時包含銦。該層狀結構例如在高解析度TEM影像中被觀察作為晶格像。
例如，當對具有CAAC結構的金屬氧化物使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出表示c軸配向的峰。注意，表示c軸配向的峰的位置(2θ值)有時根據構成金屬氧化物的金屬元素的種類、組成等變動。
此外，例如，在具有CAAC結構的金屬氧化物的電子繞射圖案中觀察到多個亮點(斑點)。此外，在以透過樣品的入射電子束的斑點(也稱為直接斑點)為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置(參照圖13C)。藉由對TEM影像進行FFT(Fast Fourier Transform：快速傳立葉變換)分析，可以得到具有與電子繞射圖案同樣反映了倒格空間資訊的圖案的FFT影像。就是說，可以利用FFT分析確認並評價晶體結構(例如，CAAC結構)。
在從上述特定的方向觀察結晶區域的情況下，雖然該結晶區域中的晶格排列基本上是六方晶格，但是單位晶格並不侷限於正六角形，有是非正六角形的情況。此外，在上述畸變中，有時具有五角形、七角形等晶格排列。此外，在具有CAAC結構的金屬氧化物的畸變附近觀察不到明確的晶界。也就是說，晶格排列的畸變抑制晶界的形成。這可能是由於具有CAAC結構的金屬氧化物因為a-b面方向上的氧原子的排列的低密度或因金屬原子被取代而使原子間的鍵合距離產生變化等而能夠容許畸變。
具有CAAC結構的金屬氧化物是結晶性高且觀察不到明確的晶界的金屬氧化物。換言之，可以說在具有CAAC結構的金屬氧化物中不容易發生起因於晶界的電子移動率下降。因此，具有CAAC結構的金屬氧化物的物理性質穩定。因此，具有CAAC結構的金屬氧化物具有耐熱性並具有高可靠性。因此，具有CAAC結構的金屬氧化物是具有作為電晶體的半導體層合適的晶體結構的結晶性氧化物之一。
在本發明的一個實施方式的金屬氧化物的沉積方法中，使用分解溫度高的前驅體，在以高溫對基板進行加熱的同時進行沉積，由此可以沉積雜質少的膜。藉由使用分解溫度高的前驅體，可以增高沉積製程中的基板溫度，因此可以沉積雜質少的膜。另外，在本發明的一個實施方式的金屬氧化物的沉積方法中，在沉積中在含氧氛圍下間歇地進行雜質去除處理。由此，可以抑制前驅體等的原料所包含的氫殘留在金屬氧化物中。另外，還可以抑制前驅體等的原料所包含的碳及氮等殘留在金屬氧化物中。因此，可以降低金屬氧化物中的雜質濃度。另外，可以提高金屬氧化物的結晶性。
本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，在一個實施方式中示出多個結構例子的情況下，可以適當地組合該結構例子。
實施方式2 在本實施方式中，參照圖14A至圖21B說明本發明的一個實施方式的半導體裝置。
本發明的一個實施方式的半導體裝置包括電晶體。本實施方式的電晶體在通道形成區域中包含在實施方式1中說明的金屬氧化物。就是說，本實施方式的電晶體可以說是OS電晶體。
OS電晶體的關態電流小，因此可以實現功耗低的半導體裝置。另外，由於OS電晶體的頻率特性高，所以可以實現工作速度快的半導體裝置。此外，藉由使用OS電晶體，可以實現具有良好的電特性的半導體裝置、電晶體的電特性不均勻小的半導體裝置、通態電流大的半導體裝置、可靠性高的半導體裝置。
根據構成元素或組成等，金屬氧化物有時呈現絕緣性或導電性。因此，藉由調節構成元素或組成等，有時可以將在實施方式1中說明的金屬氧化物用於電晶體所包括的絕緣體或導電體或者半導體裝置所包括的絕緣體或導電體。
以下，主要說明將在實施方式1中說明的金屬氧化物用於通道形成區域的電晶體的結構例子。注意，可用於電晶體或半導體裝置的構成材料可以參照後面的＜半導體裝置的構成材料＞。
[電晶體600] 參照圖14A至圖14D說明電晶體600的結構。圖14A是電晶體600的平面圖。圖14B是沿著圖14A中的點劃線A1-A2的部分的剖面圖，圖14C是沿著圖14A中的點劃線A3-A4的部分的剖面圖。圖14D是沿著圖14B中的點劃線B1-B2的部分的平面圖。注意，在圖14A及圖14D的平面圖中，為了明確起見，省略部分組件。
電晶體600設置在絕緣體610上。另外，絕緣體610上設置有絕緣體670，絕緣體670上設置有絕緣體672，絕緣體672上設置有絕緣體674。絕緣體670的頂面及絕緣體672的頂面也可以被平坦化。
電晶體600包括導電體641、導電體641上的金屬氧化物630、金屬氧化物630上的絕緣體650、絕緣體650上的導電體660以及絕緣體670上的導電體642。
導電體660具有用作閘極電極的區域。絕緣體650具有用作閘極絕緣體的區域。導電體641具有用作源極電極和汲極電極中的一個的區域，導電體642具有用作源極電極和汲極電極中的另一個的區域。金屬氧化物630的隔著絕緣體650與導電體660相對的區域的至少一部分被用作通道形成區域。
注意，因為金屬氧化物630具有用作通道形成區域的區域，所以在本說明書等中可以將金屬氧化物630也稱為電晶體600的半導體層。另外，可以將半導體層也稱為金屬氧化物630。
在電晶體600中，源極電極和汲極電極位於高度不同的位置上，因此流過半導體層的電流從上向下或者從下向上流過。就是說，因為可以說通道長度方向包含高度方向(縱方向)的成分，所以可以將電晶體600也稱為縱向電晶體、縱向通道電晶體、縱通道型電晶體等。
在縱向電晶體中，可以重疊設置源極電極、半導體層和汲極電極，所以與將半導體層配置為平面狀的所謂平面電晶體相比，可以大幅度縮小佔有面積。
絕緣體672、導電體642及絕緣體670中形成有到達導電體641的開口部。就是說，該開口部由絕緣體672的開口部、導電體642的開口部以及絕緣體670的開口部構成。另外，在俯視時，該開口部具有與導電體641重疊的區域。另外，在該開口部中配置金屬氧化物630的至少一部分、絕緣體650的至少一部分及導電體660的至少一部分。
圖14B及圖14C示出上述開口部的側壁垂直於基板面(未圖示)的結構。注意，本發明不侷限於此。該開口部的側壁也可以相對於基板面呈錐形形狀。
在本說明書等中，開口部的側壁是指設置有開口部的結構的該開口部中的側面。因此，可以將本說明書等中“開口部的側壁”的記載也稱為設置在結構的開口部中的該結構的側面。
就是說，雖然圖14B及圖14C示出開口部中的絕緣體672、導電體642及絕緣體670的側面垂直於基板面的結構，但是不侷限於此，它們的側面也可以相對於基板面呈錐形形狀。
金屬氧化物630與設置在絕緣體672、導電體642及絕緣體670的開口部中的絕緣體672的側面、導電體642的側面及絕緣體670的側面接觸。另外，金屬氧化物630與導電體641的頂面的一部分及絕緣體672的頂面的一部分接觸。另外，金屬氧化物630具有凹部。
絕緣體650的至少一部分配置在金屬氧化物630的凹部中。此時，絕緣體650與金屬氧化物630的頂面接觸。另外，絕緣體650具有凹部。該凹部位於金屬氧化物630的凹部中。
導電體660以嵌入絕緣體650的凹部中的方式配置。此時，導電體660與絕緣體650的頂面接觸。另外，在剖視時，導電體660具有隔著絕緣體650與金屬氧化物630相對的區域。
在圖14A至圖14D所示的結構中，電晶體600的通道長度相當於剖視時的導電體641的頂面至導電體642的底面的最短距離(圖14B所示的距離L1)。注意，距離L1也是與導電體641的頂面重疊的區域的絕緣體670的厚度。就是說，電晶體600的通道長度可以根據絕緣體670的厚度而調節。例如，藉由減小絕緣體670的厚度可以製造通道長度小的電晶體600。
另外，在圖14A至圖14D所示的結構中，電晶體600的通道寬度相當於俯視時的絕緣體670和金屬氧化物630接觸的區域的長度，並相當於俯視時的金屬氧化物630的輪廓(外周)的長度。就是說，電晶體600的通道寬度可以根據設置在絕緣體670的開口部之徑的大小而調節。例如，藉由增大該開口部之徑，可以製造通道寬度大的電晶體600。
因為具有通道形成區域圍繞閘極電極的結構，所以可以將電晶體600稱為CAA(Channel-All-Around：環形通道)結構電晶體。
注意，圖14D示出導電體642的開口部的頂面形狀為圓形，但本發明不侷限於此。例如，該開口部的頂面形狀也可以為橢圓形狀、多角形狀或帶圓角的多角形狀。在此，多角形狀是指三角形、四角形、五角形及六角形等。
金屬氧化物630需要設置在形成於絕緣體672、導電體642及絕緣體670的開口部中。於是，作為金屬氧化物630較佳為使用在實施方式1中說明的金屬氧化物。另外，金屬氧化物630較佳為利用在實施方式1中說明的ALD法沉積。ALD法具有高步階覆蓋性以及優異的厚度均勻性，所以特別適合於覆蓋上述開口部的表面的情況。
金屬氧化物630較佳為使用具有結晶性的氧化物半導體。作為具有結晶性的氧化物半導體，可以舉出CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向晶體氧化物半導體)、nc-OS(nanocrystalline oxide semiconductor：奈米晶氧化物半導體)、多晶氧化物半導體、單晶氧化物半導體等。作為金屬氧化物630特別較佳為使用CAAC-OS。
此外，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性且可靠性高。
此外，藉由作為金屬氧化物630使用CAAC-OS等具有結晶性的氧化物，可以抑制導電體641及導電體642從金屬氧化物630抽出氧。因此，即使進行熱處理也可以減少氧從金屬氧化物630被抽出，所以電晶體600對製程中的高溫度(所謂熱積存：thermal budget)也很穩定。此外，可以抑制導電體641及導電體642的導電率下降。
利用在實施方式1中說明的ALD法沉積的金屬氧化物包含CAAC-OS，因此可以適合用作金屬氧化物630。
氧化物半導體具有各種結構及各種特性。金屬氧化物630也可以包含CAAC-OS、nc-OS、a-like OS (amorphous-like oxide semiconductor)、非晶氧化物半導體、多晶氧化物半導體和CAC-OS(cloud-aligned composite oxide semiconductor)中的兩種以上。
另外，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。利用在實施方式1中說明的ALD法沉積的金屬氧化物的雜質濃度得到降低，因此該金屬氧化物可以適合用作金屬氧化物630。
在OS電晶體中，當通道形成區域中存在雜質及氧空位(V O)時，電特性容易變動而可能使可靠性下降。此外，在氧化物半導體中，氫進入氧空位而形成缺陷(V OH)，可能會產生成為載子的電子。另外，當在通道形成區域中形成V OH時，有時通道形成區域中的施體濃度增加。隨著通道形成區域中的施體濃度增加，有時臨界電壓不均勻。因此，當在氧化物半導體的通道形成區域中包含氧空位時，電晶體會具有常開啟特性。由此，在氧化物半導體的通道形成區域中，較佳為儘量減少雜質、氧空位及V OH。
絕緣體650較佳為使用包含相對介電常數低的材料的絕緣體。例如，較佳為使用具有熱穩定性的氧化矽或氧氮化矽。
注意，絕緣體650中的雜質濃度較佳為得到降低。在與金屬氧化物630接觸的絕緣體650中的雜質濃度得到降低時，可以抑制金屬氧化物630中的雜質濃度增高。
絕緣體650既可以具有單層結構又可以具有疊層結構。
在絕緣體674及導電體660上設置導電體662。導電體662具有被用作佈線的區域。導電體662較佳為使用導電性高的導電材料。
另外，導電體660較佳為使用具有抑制氧擴散的功能的導電材料。當導電體660抑制氧擴散時，例如可以抑制導電體662因絕緣體650中的氧而氧化，導致導電率下降。
導電體660較佳為使用不容易氧化的導電材料。另外，較佳為使用具有抑制雜質擴散的功能的導電材料。
導電體660既可以具有單層結構又可以具有疊層結構。例如，當導電體660具有第一導電體和第一導電體上的第二導電體的疊層結構時，第一導電體較佳為以包圍第二導電體的底面及側面的方式配置。
作為導電體641及導電體642較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。藉由使用這些導電材料，可以抑制導電體641及導電體642的導電率下降。作為導電體641及導電體642特別較佳為使用包含鉭的氮化物。
圖14B示出導電體641及導電體642都是單層的結構。注意，導電體641和導電體642中的一者或兩者也可以具有疊層結構。
例如，當導電體641及導電體642都具有第一導電體和第二導電體的兩層結構時，作為與絕緣體670接觸的第一導電體，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。由此，可以抑制導電體641及導電體642的導電率下降。
另外，導電體641及導電體642的第二導電體較佳為具有比導電體641及導電體642的第一導電體高的導電性。另外，導電體641及導電體642的第二導電體的厚度較佳為比導電體641及導電體642的第一導電體的厚度大。
例如，作為導電體641及導電體642的第一導電體可以使用氮化鉭或氮化鈦，作為導電體641及導電體642的第二導電體可以使用鎢。
作為絕緣體670較佳為使用包含相對介電常數低的材料的絕緣體。尤其是，較佳為使用其中容易形成包含因加熱而脫離的氧(以下，有時被稱為過量氧)的區域的絕緣體。藉由以與包含過量氧的絕緣體670接觸的方式設置金屬氧化物630而進行熱處理，可以將氧從絕緣體670供應到金屬氧化物630來減少金屬氧化物630中的氧空位及V OH。尤其是，金屬氧化物630的與絕緣體670接觸的區域被用作通道形成區域，因此藉由採用這種結構，可以減少通道形成區域中的氧空位及V OH。
絕緣體670中的雜質濃度較佳為得到降低。在與金屬氧化物630接觸的絕緣體670中的雜質濃度得到降低時，可以抑制金屬氧化物630中的雜質濃度增高。
絕緣體672較佳為使用包含相對介電常數低的材料的絕緣體。
如圖14B及圖14C所示，在絕緣體672的上方導電體660的端部與金屬氧化物630的端部及絕緣體650的端部對齊。注意，導電體660的端部也可以不與金屬氧化物630的端部及絕緣體650的端部對齊。
例如，如圖15A所示，導電體660的端部也可以位於絕緣體650的端部的內側。或者，如圖15B所示，例如絕緣體650也可以以覆蓋金屬氧化物630的頂面及側面的方式設置。藉由採用圖15A所示的結構或圖15B所示的結構，可以利用絕緣體650使導電體660和金屬氧化物630充分隔開。
注意，在圖15A所示的結構或圖15B所示的結構中導電體660被用作佈線時，並不一定需要設置導電體662。
圖14B示出導電體641在與絕緣體670的開口部重疊的區域中不具有凹部的結構。注意，本發明不侷限於此。例如，如圖15C所示，導電體641也可以在與上述開口部重疊的區域中具有凹部。換言之，導電體641的與上述開口部重疊的區域的頂面的一部分也可以被去除。當導電體641具有凹部時，可以使金屬氧化物630和導電體660隔著絕緣體650相對的區域的下端部進一步接近導電體641。或者，導電體660可以具有隔著金屬氧化物630及絕緣體650與導電體641相對的區域。藉由採用這種結構，可以實現縮小或不設置金屬氧化物630和導電體660不隔著絕緣體650相對的區域，所謂的Loff區域的結構。因此，可以提高電晶體600的頻率特性。
或者，如圖15D所示，例如導電體641也可以在與絕緣體670的開口部重疊的區域中包括到達絕緣體610的開口部。換言之，導電體641的與絕緣體670的開口部重疊的區域也可以被去除。當導電體641包括到達絕緣體610的開口部時，可以使金屬氧化物630和導電體660隔著絕緣體650相對的區域的下端部進一步接近導電體641。或者，導電體660可以具有隔著金屬氧化物630及絕緣體650與導電體641相對的區域。因此，可以提高電晶體600的頻率特性。
在圖14B中，金屬氧化物630具有與導電體642的開口部的側壁接觸的區域以及與絕緣體672的頂面接觸的區域。注意，本發明不侷限於此。例如，如圖15E及圖15F所示，金屬氧化物630也可以除了與導電體642的開口部的側壁接觸的區域以外還具有與導電體642的頂面的一部分接觸的區域。藉由採用這種結構，可以增大金屬氧化物630和導電體642的接觸面積而增大電晶體600的通態電流。
另外，如圖16A所示，也可以在絕緣體650和金屬氧化物630之間設置層651。此時，層651以與絕緣體650的底面及金屬氧化物630的凹部接觸的方式設置。層651較佳為具有氧阻擋性。藉由採用這種結構，可以抑制絕緣體650所包含的氧被過度供應到通道形成區域，另外，可以抑制在進行熱處理等時氧從金屬氧化物630脫離，從而可以抑制在金屬氧化物630中形成氧空位。因此，可以提高電晶體600的電特性及可靠性。
例如，作為層651較佳為使用氧化鋁。層651既可以使用包含絕緣材料的絕緣體，又可以使用包含半導體材料的半導體層。
另外，如圖16A所示，也可以在導電體660和絕緣體650之間設置層652。此時，層652以與導電體660的底面及絕緣體650的凹部接觸的方式設置。層652較佳為具有氫阻擋性。藉由採用這種結構，可以抑制導電體660所包含的氫等雜質擴散到金屬氧化物630。
例如，作為層652較佳為使用氮化矽。注意，層652既可以使用包含絕緣材料的絕緣體，又可以使用包含導電材料的導電體。
另外，層652也可以具有氧阻擋性。當層652具有氧阻擋性時，可以抑制絕緣體650所包含的氧擴散到導電體660。就是說，可以抑制供應到金屬氧化物630的氧量減少。另外，可以抑制導電體660因絕緣體650所包含的氧而氧化。作為層652較佳為使用氧化鉿。注意，因為氧化鉿具有俘獲或固定氫的功能，所以作為層652很合適。
如圖16B所示，也可以在導電體641和絕緣體670之間設置絕緣體681。絕緣體681較佳為具有氧阻擋性。藉由採用這種結構，可以抑制絕緣體670所包含的氧擴散到導電體641而抑制導電體641的氧化。
另外，如圖16B所示，也可以在導電體642和絕緣體670之間設置絕緣體683。絕緣體683較佳為具有氧阻擋性。藉由採用這種結構，可以抑制絕緣體670所包含的氧擴散到導電體642而抑制導電體642的氧化。
作為絕緣體681及絕緣體683，較佳為使用可用於層651或層652的絕緣體。
[電晶體600A] 參照圖17A至圖17D說明電晶體600A的結構。圖17A是電晶體600A的平面圖。圖17B是沿著圖17A中的點劃線A1-A2的部分的剖面圖，圖17C是沿著圖17A中的點劃線A3-A4的部分的剖面圖。圖17D是沿著圖17B中的點劃線B1-B2的部分的平面圖。注意，在圖17A及圖17D的平面圖中，為了明確起見，省略部分組件。注意，在以下說明中，關於與[電晶體600]的說明共同的內容利用共同符號而省略說明。
電晶體600A設置在絕緣體610上。另外，絕緣體610上設置有絕緣體670，絕緣體670上設置有絕緣體672。絕緣體670的頂面及絕緣體672的頂面也可以被平坦化。
電晶體600A包括導電體641、導電體641上的絕緣體650及金屬氧化物630、金屬氧化物630上的絕緣體675、絕緣體670上的導電體662、絕緣體672、絕緣體650、金屬氧化物630及絕緣體675上的導電體642。
導電體662具有用作閘極電極的區域。絕緣體650具有用作閘極絕緣體的區域。導電體641具有用作源極電極和汲極電極中的一個的區域，導電體642具有用作源極電極和汲極電極中的另一個的區域。金屬氧化物630的與導電體662相對的區域的至少一部分被用作通道形成區域。
可以將電晶體600A稱為縱向電晶體。
絕緣體672、導電體662及絕緣體670中形成有到達導電體641的開口部。就是說，該開口部由絕緣體672的開口部、導電體662的開口部以及絕緣體670的開口部構成。另外，在俯視時，該開口部具有與導電體641重疊的區域。另外，在該開口部中配置絕緣體650的至少一部分、金屬氧化物630的至少一部分及絕緣體275的至少一部分。
圖17B及圖17C示出上述開口部的側壁垂直於基板面(未圖示)的結構，但是本發明不侷限於此。該開口部的側壁也可以相對於基板面呈錐形形狀。
絕緣體650與設置在絕緣體672、導電體662及絕緣體670的開口部中的絕緣體672的側面、導電體662的側面及絕緣體670的側面接觸。另外，絕緣體650與導電體641的頂面的一部分及導電體642的底面的一部分接觸。另外，絕緣體650具有設置有空心部的圓筒形狀。
金屬氧化物630配置在絕緣體650的空心部中。金屬氧化物630具有與絕緣體650的側面接觸的區域、與導電體641接觸的區域及與導電體642接觸的區域。另外，金屬氧化物630具有隔著絕緣體650與導電體662相對的區域。另外，金屬氧化物630具有凹部。注意，當設置在絕緣體672、導電體662及絕緣體670的開口部之徑小時，金屬氧化物630有時不具有凹部。或者，有時具有徑較小的凹部。
絕緣體675以嵌入金屬氧化物630的凹部中的方式配置。注意，當金屬氧化物630不具有凹部時，也可以不設置絕緣體675。另外，當金屬氧化物630具有徑較小的凹部時，也可以設置空隙代替絕緣體675。此時，該空隙設置在金屬氧化物630和導電體642之間。該空隙例如包含選自空氣、氮、氧、二氧化碳和第18族元素中的任一個或多個。
在圖17A至圖17D所示的結構中，電晶體600A的通道長度相當於剖視時的導電體641的頂面至導電體642的底面的最短距離(圖17B所示的距離L2)。注意，距離L2也是設置在絕緣體672、導電體662及絕緣體670中的開口部的高度(深度)。就是說，電晶體600A的通道長度可以根據該開口部的高度(深度)而調節。例如，藉由減小絕緣體670及絕緣體672的厚度可以製造通道長度小的電晶體600A。
另外，在圖17A至圖17D所示的結構中，電晶體600A的通道寬度相當於俯視時的絕緣體650和金屬氧化物630接觸的區域的長度，並相當於俯視時的金屬氧化物630的輪廓(外周)的長度。就是說，電晶體600A的通道寬度可以根據設置在導電體662的開口部之徑的大小而調節。例如，藉由增大該開口部之徑，可以製造通道寬度大的電晶體600A。
因為具有閘極電極圍繞通道形成區域的結構，所以可以將電晶體600A稱為GAA(Gate-All-Around：全環繞閘極)結構電晶體。
注意，圖17D示出導電體662的開口部的頂面形狀為圓形，但本發明不侷限於此。例如，該開口部的頂面形狀也可以為橢圓形狀、多角形狀或帶圓角的多角形狀。
導電體662既可以具有單層結構又可以具有疊層結構。導電體662可以使用上述可用於導電體660的導電體。
在圖17B及圖17C中，金屬氧化物630的頂面的高度與絕緣體672的頂面的高度、絕緣體650的頂面的高度及絕緣體675的頂面的高度一致。注意，本發明不侷限於此。例如，如圖18A所示，金屬氧化物630的頂面也可以位於絕緣體672的頂面及絕緣體650的頂面的上方。圖18A示出金屬氧化物630與絕緣體672的頂面的一部分接觸的結構。藉由採用這種結構，可以增大金屬氧化物630和導電體642的接觸面積而增大電晶體600A的通態電流。
另外，在圖17B及圖17C中，導電體642具有與金屬氧化物630的最上部接觸的區域。注意，本發明不侷限於此。例如，如圖18A所示，導電體642的一部分也可以設置在金屬氧化物630的凹部中。換言之，導電體642也可以具有與金屬氧化物630的凹部的一部分接觸的區域。藉由採用這種結構，可以增大金屬氧化物630和導電體642的接觸面積而增大電晶體600A的通態電流。
另外，在圖17B及圖17C中，導電體641在與導電體662的開口部重疊的區域中不具有凹部。注意，只要具有導電體641和金屬氧化物630接觸的區域，就對導電體641的形狀沒有特別的限制。例如，如圖18B及圖18C所示，導電體641也可以在與上述開口部的至少一部分重疊的區域中具有凹部。換言之，導電體641的與上述開口部的至少一部分重疊的區域的頂面的一部分也可以被去除。
在圖18B中，導電體641的凹部中設置有金屬氧化物630的至少一部分。藉由採用這種結構，可以增大金屬氧化物630和導電體641的接觸面積而增大電晶體600A的通態電流。或者，如圖18C所示，導電體641的凹部中也可以設置有絕緣體650的一部分及金屬氧化物630的一部分。
可以使用在實施方式1中說明的金屬氧化物的電晶體不侷限於縱通道型電晶體。例如，也可以將該金屬氧化物用於平面電晶體、交錯型電晶體、反交錯型電晶體等。此外，也可以採用頂閘極型電晶體或底閘極型電晶體。或者，形成通道的半導體層的上下也可以設置有閘極。
[電晶體200] 參照圖19A至圖19D說明電晶體200的結構。圖19A是電晶體200的平面圖，圖19B是沿著圖19A中的點劃線A1-A2的部分的剖面圖，也是電晶體的電晶體200的通道長度方向上的剖面圖。圖19C是沿著圖19A中的點劃線A3-A4的部分的剖面圖，也是電晶體的電晶體200的通道寬度方向上的剖面圖。圖19D是沿著圖19A中的點劃線A5-A6的部分的剖面圖。注意，在圖19A的平面圖中，為了明確起見，省略部分組件。
電晶體200包括導電體205、導電體205上的絕緣體222、絕緣體222上的絕緣體224、絕緣體224上的金屬氧化物230、金屬氧化物230上的導電體242a及導電體242b、導電體242a上的絕緣體271a、導電體242b上的絕緣體271b、金屬氧化物230上的絕緣體250、絕緣體250上的導電體260。圖19A至圖19D所示的電晶體200是頂閘極型電晶體。
注意，以下有時將導電體242a和導電體242b統稱為導電體242。此外，有時將絕緣體271a和絕緣體271b統稱為絕緣體271。
絕緣體271上設置有絕緣體275，絕緣體275上設置有絕緣體280。絕緣體280的頂面也可以被平坦化。另外，絕緣體280及絕緣體275中設置有到達金屬氧化物230的開口部。該開口部中配置有絕緣體250及導電體260。
導電體260包括用作第一柵極(也稱為頂閘極)電極的區域，導電體205包括用作第二柵極(也稱為背閘極)電極的區域。此外，絕緣體250包括用作第一閘極絕緣體的區域，絕緣體222及絕緣體224包括用作第二閘極絕緣體的區域。此外，導電體242a包括用作源極電極和汲極電極中的一個的區域，導電體242b包括用作源極電極和汲極電極中的另一個的區域。此外，金屬氧化物230的與導電體260重疊的區域的至少一部分被用作通道形成區域。
在電晶體200中，作為包括通道形成區域的金屬氧化物230較佳為使用在實施方式1中說明的金屬氧化物。在實施方式1中說明的金屬氧化物包含CAAC-OS，因此可以適合用作金屬氧化物230。
金屬氧化物230較佳為包括絕緣體224上的金屬氧化物230a和金屬氧化物230a上的金屬氧化物230b。注意，圖19B及圖19C示出作為金屬氧化物230層疊金屬氧化物230a及金屬氧化物230b的兩層的結構，但是本發明不侷限於此。例如，金屬氧化物230也可以具有單層結構或三層以上的疊層結構。
金屬氧化物230較佳為具有化學組成互不相同的多個氧化物層的疊層結構。例如，用於金屬氧化物230a的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比較佳為大於用於金屬氧化物230b的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子個數比。此外，用於金屬氧化物230a的金屬氧化物中的相對於In的元素M的原子個數比較佳為大於用於金屬氧化物230b的金屬氧化物中的相對於In的元素M的原子個數比。藉由採用這樣的結構，可以抑制雜質及氧從形成在金屬氧化物230a的下方的結構物向金屬氧化物230b擴散。
此外，較佳的是，用於金屬氧化物230b的金屬氧化物中的相對於元素M的In的原子個數比大於用於金屬氧化物230a的金屬氧化物中的相對於元素M的In的原子個數比。藉由採用這樣的結構，電晶體200可以得到大通態電流及高頻率特性。
此外，金屬氧化物230a及金屬氧化物230b除了氧以外還包含共同元素作為主要成分，所以可以降低金屬氧化物230a與金屬氧化物230b的介面的缺陷態密度。由此介面散射給載子傳導帶來的影響變小，從而電晶體200可以得到大通態電流及高頻率特性。
明確而言，作為金屬氧化物230a較佳為使用In:M:Zn=1:3:4[原子個數比]或其附近的組成、In:M:Zn= 1:3:2[原子個數比]或其附近的組成或者In:M:Zn=1:1:0.5[原子個數比]或其附近的組成的金屬氧化物。此外，作為金屬氧化物230b，較佳為使用實施方式1中說明的金屬氧化物。此外，作為元素M較佳為使用鎵、鋁或錫，更佳為使用鎵。此外，在金屬氧化物230具有單層結構的情況下，較佳為使用可應用於金屬氧化物230a或金屬氧化物230b的金屬氧化物作為金屬氧化物230。
在此，圖20A示出圖19B中的通道形成區域附近的放大圖。如圖20A所示，金屬氧化物230b包括用作通道形成區域的區域230bc及以夾著區域230bc的方式設置並被用作源極區域或汲極區域的區域230ba及區域230bb。區域230bc的至少一部分與導電體260重疊。換言之，區域230bc設置在導電體242a與導電體242b間的區域中。區域230ba與導電體242a重疊，區域230bb與導電體242b重疊。
如上所述，在氧化物半導體的通道形成區域中，較佳為儘量減少氧空位及V OH。相對於此，藉由在氧化物半導體附近設置包含過量氧的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V OH。注意，在對源極區域或汲極區域供應過多的氧時，有可能引起電晶體200的通態電流下降或者場效移動率的下降。並且，在供應到源極區域或汲極區域的氧量在基板面內有不均勻時，包括電晶體的半導體裝置特性發生不均勻。
因此，較佳的是，在氧化物半導體中，被用作通道形成區域的區域230bc的載子濃度得到降低。另一方面，較佳的是，被用作源極區域或汲極區域的區域230ba及區域230bb的載子濃度高。換言之，較佳為減少區域230bc的氧空位及V OH且抑制減少區域230ba及區域230bb中的氧空位及V OH。
在此，被用作通道形成區域的區域230bc的載子濃度較佳為1×10 18cm -3以下，更佳為低於1×10 17cm -3，進一步較佳為低於1×10 16cm -3，更佳的是低於1×10 13cm -3，進一步較佳的是低於1×10 12cm -3。對區域230bc的載子濃度的下限值沒有特別的限定，例如，可以將其設定為1×10 -9cm -3。
注意，圖20A示出區域230ba、區域230bb及區域230bc形成在金屬氧化物230b中的例子，但是本發明不侷限於此。例如，上述各區域不僅可以形成在金屬氧化物230b中也可以形成在金屬氧化物230a中。
作為導電體242a及導電體242b，例如較佳為使用不容易氧化的導電材料或者即使吸收氧也維持導電性的材料。例如，包含鉭的氮化物是較佳的。當將包含鉭的氮化物用於導電體242a及導電體242b時，導電體242a或導電體242b有時吸取金屬氧化物230b等所包含的氫。
導電體242a及導電體242b既可具有單層結構又可具有疊層結構。例如，如圖20A所示，導電體242a及導電體242b也可以分別具有兩層結構。在此情況下，導電體242a為導電體242a1與導電體242a1上的導電體242a2的疊層體，導電體242b為導電體242b1與導電體242b1上的導電體242b2的疊層體。此時，作為與金屬氧化物230b接觸的層(導電體242a1及導電體242b1)，較佳為使用不容易被氧化的導電材料或具有抑制氧擴散的功能的導電材料。由此，可以抑制導電體242a及導電體242b因包含在金屬氧化物230b中的氧而被過度氧化。此外，可以抑制導電體242a及導電體242b的導電率降低。
導電體242a2及導電體242b2的導電性較佳為比導電體242a1及導電體242b1高。例如，導電體242a2及導電體242b2的厚度較佳為比導電體242a1及導電體242b1的厚度大。作為導電體242a2及導電體242b2可以使用可用於導電體205b的導電體。藉由採用上述結構，可以降低導電體242a2及導電體242b2的電阻。由此，可以將導電體242a及導電體242b用作導電性高的佈線或電極。此外，可以提高電晶體200的工作速度。
例如，作為導電體242a1及導電體242b1可以使用氮化鉭或氮化鈦，作為導電體242a2及導電體242b2可以使用鎢。
如圖20A所示，絕緣體250較佳為具有與金屬氧化物230接觸的絕緣體250a、絕緣體250a上的絕緣體250b及絕緣體250b上的絕緣體250c的疊層結構。
作絕緣體250b，較佳為使用容易透過氧的絕緣體。藉由採用這種結構，可以將包含在絕緣體280中的氧通過絕緣體250b供應給區域230bc。絕緣體250b較佳為使用包含相對介電常數低的材料的絕緣體。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。
絕緣體250a較佳為具有氧阻擋性。絕緣體250a包括與導電體242a的側面接觸的區域及與導電體242b的側面接觸的區域。當絕緣體250a具有氧阻擋性時，可以抑制導電體242a及導電體242b的側面被氧化而在該側面上形成氧化膜。由此，可以抑制導致電晶體200的通態電流的下降或場效移動率的下降。
絕緣體250a與金屬氧化物230b的頂面及側面、金屬氧化物230a的側面接觸。也就是說，當從通道寬度方向上的剖面看時，區域230bc被絕緣體250a及金屬氧化物230a圍繞。當絕緣體250a及金屬氧化物230a具有氧阻擋性時，可以抑制在進行熱處理等時氧從區域230bc脫離。因此，可以抑制在區域230bc中形成氧空位。由此，可以提高電晶體200的電特性，並可以提高可靠性。
此外，藉由設置絕緣體250a，即使絕緣體280包含過量氧也可以抑制該過量氧被供應到區域230bc，使得適量氧被供應到區域230bc。因此，可以抑制區域230ba及區域230bb被過度氧化而導致電晶體200的通態電流的下降或場效移動率的下降。
作為絕緣體250a，較佳為使用包含鋁及鉿中的一個或兩個的氧化物，更佳為使用氧化鋁。
絕緣體250c較佳為具有氫阻擋性。由此，可以抑制包含在導電體260中的氫擴散到區域230bc。作為絕緣體250c，特別較佳為使用氮化矽。
絕緣體250c還可以具有氧阻擋性。絕緣體250c設置在絕緣體250b與導電體260間。由此，可以防止包含在絕緣體250b中的氧擴散到導電體260且抑制導電體260被氧化。此外，可以抑制對區域230bc供應的氧量的減少。氮化矽具有氧阻擋性，由此可以適當地應用於絕緣體250c。
此外，如圖20B所示，也可以在絕緣體250b與絕緣體250c間設置絕緣體250d。絕緣體250d較佳為具有俘獲或固定氫的功能。藉由在被絕緣體250c及絕緣體222圍繞的區域內側設置具有俘獲或固定氫的功能的絕緣體，可以更有效地俘獲或固定該區域內側的氫。也就是說，可以更有效地俘獲或固定包含在絕緣體250b、金屬氧化物230b的區域230bc以及絕緣體224中的氫。因此，可以降低區域230bc中的氫濃度。因此，可以降低區域230bc中的V OH。
作為絕緣體250d，例如較佳為使用氧化鉿。另外，絕緣體250d也可以具有非晶結構。
另外，絕緣體250具有用作第一閘極絕緣體的區域，因此例如作為絕緣體250a至絕緣體250d中的任一個或多個也可以使用包含high-k材料的絕緣體。
絕緣體250a至絕緣體250d與導電體260一起設置在形成於絕緣體280等中的開口部中。為了實現電晶體200的微型化，絕緣體250a至絕緣體250d的厚度較佳為薄。絕緣體250a至絕緣體250d的厚度分別為0.1nm以上且10nm以下，較佳為0.1nm以上且5.0nm以下，更佳為0.5nm以上且5.0nm以下，進一步較佳為1.0nm以上且5.0nm以下，還進一步較佳為1.0nm以上且3.0nm以下。在此情況下，絕緣體250a至絕緣體250d的至少一部分包括上述那樣的厚度的區域即可。
注意，在上述中說明絕緣體250具有絕緣體250a至絕緣體250c的三層結構或絕緣體250a至絕緣體250d的四層結構的情況，但本發明不侷限於此。絕緣體250可以具有包括絕緣體250a至絕緣體250d中的至少一個的結構。藉由絕緣體250由絕緣體250a至絕緣體250d中的一層、兩層或三層構成，可以簡化半導體裝置的製程，由此可以提高生產率。
導電體260較佳為包括導電體260a以及導電體260a上的導電體260b。例如，較佳為以包圍導電體260b的底面及側面的方式配置導電體260a。此外，如圖19B及圖19C所示，導電體260的頂面的高度與絕緣體250的頂面的高度一致。雖然在圖19B及圖19C中導電體260具有導電體260a和導電體260b的兩層結構，但是也可以具有單層結構或三層以上的疊層結構。
作為導電體260a較佳為使用具有抑制雜質的擴散的功能的導電材料。此外，作為導電體260a較佳為使用具有抑制氧的擴散的功能的導電材料。當導電體260a具有抑制氧擴散的功能時，可以抑制絕緣體250等所包含的氧使導電體260b氧化而導致導電率的下降。因此，導電體260a可以使用上述導電材料的單層或疊層。例如，作為導電體260a使用氮化鈦即可。
此外，導電體260還被用作佈線。因此，導電體260b較佳為使用導電性高的導電體。
此外，在電晶體200中，以嵌入形成於絕緣體280等的開口部中的方式自對準地形成導電體260。藉由如此形成導電體260，可以在導電體242a和導電體242b之間的區域中無需對準並確實地配置導電體260。
此外，如圖19C所示，在電晶體200的通道寬度方向上，導電體260的不與金屬氧化物230b重疊的區域的底面的較佳為比金屬氧化物230b的底面更靠近絕緣體222一側。藉由採用用作閘極電極的導電體260覆蓋金屬氧化物230b的通道形成區域的側面及頂面的結構，使導電體260的電場容易作用於金屬氧化物230b的通道形成區域整體。由此，可以提高電晶體200的通態電流及頻率特性。
絕緣體222下設置有絕緣體216，絕緣體216下設置有絕緣體214，絕緣體214下設置有絕緣體212。
導電體205以與金屬氧化物230及導電體260重疊的方式配置。在此，導電體205較佳為以嵌入絕緣體216的開口部中的方式設置。此外，導電體205的一部分有時嵌入絕緣體214中。
導電體205包括導電體205a及導電體205b。導電體205a以與形成在絕緣體216中的開口部的側壁及絕緣體214的頂面接觸的方式設置。導電體205b以嵌入形成在導電體205a的凹部中的方式設置。在此，導電體205b的頂面的高度與導電體205a的頂面的高度及絕緣體216的頂面的高度一致。
在此，作為導電體205a較佳為使用具有抑制雜質的擴散的功能的導電材料。藉由作為導電體205a使用具有抑制雜質的擴散的功能的導電材料，可以防止含在導電體205b中的雜質經過絕緣體216等擴散到金屬氧化物230。
此外，導電體205a較佳為使用具有抑制氧的擴散的功能的導電材料。此外，藉由作為導電體205a使用具有抑制氧的擴散的功能的導電材料，可以抑制導電體205b被氧化而導電率下降。
導電體205a可以使用可用於導電體260a的導電體。
此外，導電體205還被用作佈線。因此，導電體205b較佳為使用導電性高的導電體。作為導電體205b可以使用可用作導電體260b的導電體。
雖然在圖19B及圖19C中示出導電體205a與導電體205b的疊層結構，但是本發明不侷限於此。例如，導電體205也可以具有單層或三層以上的疊層結構。
導電體205有時被用作第二閘極電極。在此情況下，藉由獨立地改變施加到導電體205的電位而不使其與施加到導電體260的電位聯動，可以控制電晶體200的臨界電壓(Vth)。尤其是，藉由對導電體205施加負電位，可以增大電晶體200的Vth而減少關態電流。由此，與不對導電體205施加負電位的情況相比，在對導電體205施加負電位的情況下，可以減少對導電體260施加的電位為0V時的汲極電流。
如圖19A所示，導電體205較佳為比金屬氧化物230中不與導電體242a及導電體242b重疊的區域大。尤其是，如圖19C所示，導電體205較佳為延伸到金屬氧化物230的通道寬度方向的端部的外側的區域。就是說，較佳為在金屬氧化物230的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。藉由具有這樣的結構，可以由用作第一閘極電極的導電體260的電場和用作第二閘極電極的導電體205的電場電圍繞金屬氧化物230的通道形成區域。在本說明書中，將至少由第一閘極電極的電場電圍繞通道形成區域的電晶體結構稱為surrounded channel(S-channel)結構。
在本說明書等中，S-channel結構電晶體是指由一對閘極電極中的一方或另一方的電場電圍繞通道形成區域的電晶體結構。此外，本說明書等中公開的S-channel結構與Fin型結構及平面型結構不同。另一方面，可以將在本說明書等中公開的S-channel結構視為Fin型結構的一種。另外，在本說明書等中，Fin型結構是指以至少包圍通道的兩個面以上(明確而言，兩個面、三個面或四個面等)的方式配置閘極電極的結構。藉由採用Fin型結構及S-channel結構，可以提高對短通道效應的耐性，換言之可以實現不容易發生短通道效應的電晶體。
藉由作為電晶體200採用上述S-channel結構，可以電圍繞通道形成區域。S-channel結構是電圍繞通道形成區域的結構，所以也可以說該結構在實質上與GAA(Gate All Around：全環繞閘極)結構或LGAA(Lateral Gate All Around：橫向全環繞閘極)結構相同。藉由使電晶體200具有S-channel結構、GAA結構或LGAA結構，可以將形成在金屬氧化物230與閘極絕緣體的介面或介面附近的通道形成區域視為金屬氧化物230的整個塊體。因此，可以提高流過電晶體的電流密度，所以可以期待電晶體的通態電流或電晶體的場效移動率的提高。
此外，如圖19C所示，將導電體205延伸來用作佈線。但是，本發明不侷限於此，也可以在導電體205下設置用作佈線的導電體。此外，不一定需要在每一個電晶體中設置一個導電體205。例如，多個電晶體可以共同使用導電體205。
絕緣體222較佳為具有抑制氫擴散的功能。當絕緣體222具有抑制氫擴散的功能時，可以抑制氫從電晶體200的周邊部擴散到金屬氧化物230。
另外，絕緣體222較佳為具有抑制氧擴散的功能。當絕緣體222具有抑制氧擴散的功能時，可以抑制氧從金屬氧化物230釋放到基板一側。因此，可以抑制氧空位形成在金屬氧化物230中。另外，可以抑制導電體205與絕緣體224及金屬氧化物230所包含的氧起反應。
作為絕緣體222，較佳為使用對氧和氫中一者或兩者具有阻擋性的絕緣體。或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。或者，也可以對上述絕緣體進行氮化處理。
另外，絕緣體222具有用作第二閘極絕緣體的區域，因此也可以以單層或疊層使用包含high-k材料的絕緣體。
絕緣體222既可以具有單層結構又可以具有疊層結構。例如，如圖20A所示，絕緣體222也可以具有絕緣體222a和絕緣體222a上的絕緣體222b的疊層結構。
作為絕緣體222b，可以使用可用於上述絕緣體222的絕緣體。
絕緣體222a設置在絕緣體216及導電體205與絕緣體222b之間。作為絕緣體222a，較佳為具有抑制氫擴散的功能。當絕緣體222a具有抑制氫擴散的功能時，可以抑制氫從絕緣體222a的下方擴散到電晶體200。
例如，作為絕緣體222a，較佳為使用利用ALD法(尤其是，PEALD法)沉積的氮化矽。藉由利用ALD法沉積絕緣體222a，即使在絕緣體216和導電體205之間形成凹凸，可以以高覆蓋性沉積絕緣體222a。因此，可以抑制沉積在絕緣體222a上的絕緣體222b中形成針孔或斷開等。
絕緣體224較佳為使用包含相對介電常數低的材料的絕緣體。另外，絕緣體224也可以使用具有包含過量氧的區域的絕緣體。作為絕緣體224，例如可以適當地使用氧化矽、氧氮化矽等。
此外，絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料構成的疊層結構。此外，絕緣體224也可以形成為島狀且與金屬氧化物230a重疊。在此情況下，絕緣體275與絕緣體224的側面及絕緣體222的頂面接觸。注意，在本說明書等中，島狀是指以同一製程形成並使用同一材料的兩個以上的層物理分離的狀態。
絕緣體271以與導電體242的頂面接觸的方式設置。絕緣體271較佳為具有至少對氧具有阻擋性的功能的絕緣膜。
此外，絕緣體271因分別與導電體242接觸而較佳為不容易使導電體242氧化的無機絕緣體。例如，作為絕緣體271，較佳為使用可用於絕緣體250c的絕緣體。例如，可以使用氮化矽作為絕緣體271。
成為絕緣體271的絕緣層被用作成為導電體242的導電層的遮罩，由此導電體242在側面與頂面之間不具有彎曲面。由此，導電體242的側面與頂面交叉的端部成為棱角狀。在導電體242的側面與頂面交叉的端部成為棱角狀時，與該端部具有彎曲面的情況相比，導電體242的剖面積增大。再者，藉由將不容易使金屬氧化的氮化物絕緣體用於絕緣體271，可以抑制導電體242被過度氧化。由此，導電體242的電阻下降，從而可以增大電晶體200的通態電流。
此外，絕緣體271也可以具有單層結構或疊層結構。
絕緣體275以覆蓋絕緣體224、金屬氧化物230、導電體242及絕緣體271的方式設置。絕緣體275較佳為具有俘獲氫或固定氫的功能。另外，絕緣體275較佳為具有氫阻擋性。作為絕緣體275，較佳為使用氧化鋁、氧化鎂或氮化矽等。另外，例如，作為絕緣體275也可以使用氧化鋁和該氧化鋁上的氮化矽的疊層膜。氮化矽也是氧阻擋絕緣膜，所以作為絕緣體275很合適。
藉由設置絕緣體271及絕緣體275，可以由氧阻擋絕緣膜包圍導電體242。藉由採用這種結構，可以抑制包含在絕緣體280中的氧導致導電體242直接被氧化使得電阻率增大而通態電流減少。
絕緣體280、導電體260及絕緣體250上依次層疊有絕緣體282及絕緣體283。
絕緣體212、絕緣體214、絕緣體282和絕緣體283中的至少一個較佳為被用作抑制雜質從基板一側或電晶體200的上方擴散到電晶體200的阻擋絕緣膜。因此，作為絕緣體212、絕緣體214、絕緣體282以及絕緣體283中的至少一個，較佳為使用具有抑制雜質擴散的功能的絕緣材料。作為該雜質之一可以舉出氫。
例如，作為絕緣體212及絕緣體283較佳為使用氫阻擋性更高的氮化矽等。
作為絕緣體214及絕緣體282，例如較佳為使用具有俘獲或固定氫的功能的氧化鋁等。藉由將具有俘獲或固定氫的功能的絕緣體用作電晶體200的組件使用或者設置在電晶體200的周圍，可以俘獲或固定含在電晶體200中的氫或存在於電晶體200的周圍的氫。尤其是，較佳為俘獲或固定含在電晶體200的通道形成區域中的氫。
藉由採用上述結構，可以抑制氫經過絕緣體212及絕緣體214從基板一側擴散到電晶體200。或者，可以抑制氫從配置在絕緣體283的外側的層間絕緣膜等擴散到電晶體200一側。因此，可以製造具有良好的特性及高可靠性的電晶體200及半導體裝置。
絕緣體216及絕緣體280較佳為使用相對介電常數比絕緣體214低的材料。藉由將相對介電常數低的材料用於用作層間膜的絕緣體216及絕緣體280，可以減少產生在佈線間的寄生電容。另外，絕緣體280較佳為使用其中容易形成包含過量氧的區域的絕緣體。
圖19B及圖19C示出絕緣體212、絕緣體214、絕緣體282及絕緣體283都是單層的結構，但是本發明不侷限於此，絕緣體212、絕緣體214、絕緣體282及絕緣體283中的一個或多個也可以具有兩層以上的疊層結構。
[電晶體200A] 圖21A是電晶體200A的通道長度方向的剖面放大圖。圖21A所示的電晶體200A是圖20B所示的電晶體200的變形例子。明確而言，圖21A所示的電晶體200A的與圖20B所示的電晶體200不同之處在於在絕緣體250a和導電體242a2之間以及絕緣體250a和導電體242b2之間包括絕緣體255。以下，主要說明與上述[電晶體200]不同的部分，省略重複部分的說明。
如圖21A所示，當從電晶體200A的通道長度方向上的剖面看時，導電體242a1與導電體242b1間的距離小於導電體242a2與導電體242b2間的距離。藉由採用這種結構，可以進一步縮短源極與汲極間的距離，與此相應地可以縮短通道長度。因此，可以提高電晶體200A的頻率特性。如此，藉由實現半導體裝置的微型化，可以提供工作速度得到提高的半導體裝置。
例如，絕緣體255較佳為氮化物等不容易被氧化的絕緣體。絕緣體255以與導電體242a2的側面及導電體242b2的側面接觸的方式形成，並具有保護導電體242a2及導電體242b2的功能。絕緣體255因被暴露於氧化氛圍而較佳為不容易被氧化的無機絕緣體。此外，絕緣體255因與導電體242a2及導電體242b2接觸而較佳為不容易使導電體242a2及導電體242b2氧化的無機絕緣體。因此，作為絕緣體255，較佳為使用具有氧阻擋性的絕緣材料。例如，可以使用氮化矽作為絕緣體255。
在圖21A所示的電晶體200A中，在形成於絕緣體280及絕緣體275的開口部中，絕緣體255的側面與導電體242a1的側面對齊且絕緣體255的側面與導電體242b1的側面對齊。藉由採用這種結構，可以在製造上述電晶體200時無需增加遮罩數量而設置絕緣體255。
注意。在圖21A中，在形成於絕緣體280及絕緣體275的開口部中，絕緣體255的側面與導電體242a1的側面對齊且絕緣體255的側面與導電體242b1的側面對齊，但是本發明不侷限於此。例如，如圖21B所示，絕緣體250也可以具有隔著絕緣體255與導電體242a1及導電體242b1重疊的區域。
為了形成圖21B所示的電晶體200A，在絕緣體280及絕緣體275中形成開口部，以與該開口部的側壁接觸的方式形成絕緣體255，並且使用遮罩分離導電體242a1與導電體242b1。在此，上述開口部重疊於導電體242a2與導電體242b2之間的區域。此外，導電體242a1及導電體242b1的一部分向上述開口部內突出。由此，絕緣體255在上述開口部內與導電體242a1的頂面、導電體242b1的頂面、導電體242a2的側面以及導電體242b2的側面接觸。此外，絕緣體250a在導電體242a1與導電體242b1之間的區域中與金屬氧化物230的頂面接觸。
在圖21A所示的結構和圖21B所示的結構中，為了實現電晶體200A的微型化，絕緣體250a至絕緣體250d的厚度也較佳為小，較佳為在上述範圍內。典型的是，絕緣體250a、絕緣體250b、絕緣體250d及絕緣體250c的厚度較佳為分別為1nm、2nm、2nm及1nm。藉由採用這種結構，即便使半導體裝置微型化或高積體化也可以具有良好的電特性。
此外，也可以沉積成為絕緣體250a至絕緣體250d的絕緣膜的任意個絕緣膜之後，在含氧氛圍下進行微波處理。
藉由在含氧氛圍下進行微波處理，可以使用微波或RF等高頻使氧氣體電漿化而使該氧電漿作用於金屬氧化物230b的導電體242a與導電體242b間的區域。明確而言，可以將氧供應到金屬氧化物230b。此外，藉由電漿、微波等的作用，可以使該區域的V OH分開為氧空位和氫，從該區域去除氫。
此外，藉由進行微波處理而對絕緣體的膜質進行改質，可以抑制氫、水、雜質等的擴散。
含氧氛圍下的微波處理也可以為多次(兩次以上)的處理。例如，較佳的是，在作為成為絕緣體250b的絕緣膜形成氧化矽之後進行第一次微波處理，然後作為成為絕緣體250d的絕緣膜形成氧化鉿，在更高的溫度下進行第二次微波處理。例如在250℃的基板溫度下進行第一次微波處理，可以將氧供應到金屬氧化物230b，例如在400℃的基板溫度下進行第二次微波處理，可以去除金屬氧化物230b及氧化矽中的氫。
＜半導體裝置的構成材料＞ 以下，說明可用於半導體裝置的構成材料。
＜＜基板＞＞ 作為形成電晶體的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。此外，作為半導體基板，例如可以舉出以矽或鍺等為材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI (Silicon On Insulator：絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。此外，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。
＜＜絕緣體＞＞ 作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。此外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。此外，相對介電常數較低的材料也是介電強度較大的材料。
作為相對介電常數較高(high-k)的材料，例如可以舉出氧化鎵、氧化鉿、氧化鉭、氧化鋯、鉿鋯氧化物、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。另外，可以舉出鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO 3)、(Ba，Sr)TiO 3(BST)等。
作為相對介電常數低的材料，例如可以舉出氧化矽、氧氮化矽及氮氧化矽等無機絕緣材料、聚酯、聚烯烴、聚醯胺(尼龍、芳香族聚醯胺等)、聚醯亞胺、聚碳酸酯及丙烯酸樹脂等樹脂。另外，作為相對介電常數低的其他無機絕緣材料，例如可以舉出添加有氟的氧化矽、添加有碳的氧化矽以及添加有碳及氮的氧化矽等。另外，例如可以舉出具有空孔的氧化矽。注意，這些氧化矽也可以包含氮。
此外，藉由使用具有抑制雜質及氧的透過的功能的絕緣體圍繞使用金屬氧化物的電晶體，可以使電晶體的電特性穩定。作為具有抑制雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮化鋁、氮氧化矽、氮化矽等金屬氮化物。
另外，閘極絕緣體等與半導體接觸的絕緣體或設置在半導體層附近的絕緣體較佳為具有包含過量氧的區域的絕緣體。例如，藉由使具有包含過量氧的區域的絕緣體與半導體層接觸或者設置在半導體層附近，可以減少半導體層中的氧空位。作為其中容易形成包含過量氧的區域的絕緣體，可以舉出氧化矽、氧氮化矽或具有空孔的氧化矽等。
另外，作為具有氧阻擋性的絕緣體，可以舉出包含鋁和鉿中的一者或兩者的氧化物、包含鉿和矽的氧化物(矽酸鉿)、氧化鎂、氧化鎵、鎵鋅氧化物、氮化矽以及氮氧化矽等。另外，作為包含鋁和鉿中的一者或兩者的氧化物，可以舉出氧化鋁、氧化鉿、包含鋁和鉿的氧化物(鋁酸鉿)等。
另外，作為具有氫阻擋性的絕緣體，可以舉出氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽或氮氧化矽等。
具有氧阻擋性的絕緣體及具有氫阻擋性的絕緣體可以說是對氧和氫中的一者或兩者具有阻擋性的絕緣體。
另外，作為具有俘獲或固定氫的功能的絕緣體，可以舉出包含鎂的氧化物或者包含鋁和鉿中的一者或兩者的氧化物。另外，這些氧化物更佳為具有非晶結構。在具有非晶結構的氧化物中，氧原子具有懸空鍵，有時有由該懸空鍵俘獲或固定氫的性質。這些金屬氧化物較佳為具有非晶結構，其一部分也可以形成有結晶區域。
注意，在本說明書等中，阻擋絕緣膜是指具有阻擋性的絕緣膜。另外，阻擋性是指所對應的物質不容易擴散的性質(也稱為所對應的物質不容易透過的性質、所對應的物質的透過性低的性質或者抑制所對應的物質擴散的功能)。此外，可以將俘獲或固定(也稱為吸雜)所對應的物質的功能也稱為阻擋性。注意，作為所對應的物質記載的氫例如是指氫原子、氫分子以及水分子及OH -等與氫鍵合的物質等中的至少一個。另外，在沒有特別說明的情況下，作為所對應的物質記載的雜質是指通道形成區域或半導體層中的雜質，例如是指氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等中的至少一個。另外，作為所對應的物質記載的氧例如是指氧原子和氧分子等中的至少一個。明確而言，氧阻擋性是指氧原子和氧分子等中的至少一個不容易擴散的性質。
＜＜導電體＞＞ 作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。作為以上述金屬元素為成分的合金，也可以使用該合金的氮化物或該合金的氧化物。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含釕的氮化物、包含鉭及鋁的氮化物或者包含鈦及鋁的氮化物等含氮導電材料、氧化釕、包含鍶及釕的氧化物或者包含鑭及鎳的氧化物等含氧導電材料、包含鈦、鉭或釕等金屬元素的材料是不容易氧化的導電材料、具有抑制氧擴散的功能的導電材料或者即使吸收氧也維持導電性的材料，所以是較佳的。
另外，以鎢、銅或鋁為主要成分的導電材料具有高導電性，所以是較佳的。
此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將金屬氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為被用作閘極電極的導電體，較佳為使用包含含在被形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物及添加有矽的銦錫氧化物中的一個或多個。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲被形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
本實施方式可以與其他實施方式適當地組合。
實施方式3 在本實施方式中，參照圖22A至圖24，說明使用根據本發明的一個實施方式的OS電晶體及電容器的記憶體裝置(以下有時稱為OS記憶體裝置)。OS記憶體裝置是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體裝置。因OS電晶體的關態電流極小所以OS記憶體裝置具有優良的保持特性，從而可以被用作非揮發性記憶體。作為OS電晶體，例如可以使用在實施方式2中說明的電晶體(電晶體600、電晶體600A、電晶體200或電晶體200A)。
＜記憶體裝置的結構例子＞ 圖22A示出OS記憶體裝置的結構的一個例子。記憶體裝置1400包括週邊電路1411及記憶單元陣列1470。週邊電路1411包括行電路1420、列電路1430、輸出電路1440及控制邏輯電路1460。
列電路1430例如包括列解碼器、預充電電路、感測放大器及寫入電路等。預充電電路具有對佈線進行預充電的功能。感測放大器具有放大從記憶單元讀出的資料信號的功能。注意，上述佈線是連接到記憶單元陣列1470所包括的記憶單元的佈線，下面描述其詳細內容。被放大的資料信號作為資料信號RDATA藉由輸出電路1440輸出到記憶體裝置1400的外部。此外，行電路1420例如包括行解碼器、字線驅動器電路等，並可以選擇要存取的行。
對記憶體裝置1400從外部供應作為電源電壓的低電源電壓(VSS)、週邊電路1411用高電源電壓(VDD)及記憶單元陣列1470用高電源電壓(VIL)。此外，對記憶體裝置1400從外部輸入控制信號(CE、WE、RE)、位址信號ADDR及資料信號WDATA。位址信號ADDR被輸入到行解碼器及列解碼器，資料信號WDATA被輸入到寫入電路。
控制邏輯電路1460對從外部輸入的控制信號(CE、WE、RE)進行處理來生成行解碼器的控制信號及列解碼器的控制信號。控制信號CE是晶片賦能信號，控制信號WE是寫入賦能信號，並且控制信號RE是讀出賦能信號。控制邏輯電路1460所處理的信號不侷限於此，根據需要而輸入其他控制信號即可。
記憶單元陣列1470包括配置為行列狀的多個記憶單元MC及多個佈線。注意，連接記憶單元陣列1470和行電路1420的佈線的個數取決於記憶單元MC的結構、包括在一個列中的記憶單元MC的個數等。此外，連接記憶單元陣列1470和列電路1430的佈線的個數取決於記憶單元MC的結構、包括在一個行中的記憶單元MC的個數等。
此外，雖然在圖22A中示出在同一平面上形成週邊電路1411和記憶單元陣列1470的例子，但是本實施方式不侷限於此。例如，如圖22B所示，也可以以重疊於週邊電路1411的一部分上的方式設置記憶單元陣列1470。例如，也可以採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構。OS電晶體可以在形成記憶體裝置的佈線的BEOL(Back end of line：後段製程)製程中形成。因此，在將OS電晶體用於記憶單元陣列1470且將Si電晶體用於週邊電路1411的情況下，可以採用在Si電晶體上方直接形成OS電晶體的技術(被稱為BEOL-Tr技術)。
此外，也可以採用層疊多個記憶單元陣列1470的結構。藉由層疊多個記憶單元陣列1470，可以集成地配置記憶單元而無需增大記憶單元陣列1470的佔有面積。也就是說，可以構成3D單元陣列。如此，可以實現記憶單元的高積體化來提供記憶容量大的半導體裝置。此外，可以以單片方式層疊包括OS電晶體的層，因此是較佳的。
注意，本實施方式所示的週邊電路1411及記憶單元陣列1470等的結構不侷限於上述結構。此外，也可以根據需要改變，去除或追加這些電路及連接到該電路的佈線、電路元件等的配置或功能。本發明的一個實施方式的記憶體裝置的工作速度快，並且能夠進行長期間的資料保持。
參照圖23A至圖23I說明可以應用於上述記憶單元MC的記憶單元的結構例子。
[DOSRAM] 圖23A至圖23C示出DRAM的記憶單元的電路結構例子。在本說明書等中，有時將使用1OS電晶體1電容器型記憶單元的DRAM稱為DOSRAM(Dynamic Oxide Semiconductor Random Access Memory，動態氧化物半導體隨機存取記憶體)。圖23A所示的記憶單元1471包括電晶體M1及電容器CA。此外，電晶體M1包括閘極(有時稱為頂閘極)及背閘極。
在電晶體M1中，第一端子與電容器CA的第一端子連接，第二端子與佈線BIL連接，閘極與佈線WOL連接，背閘極與佈線BGL連接。電容器CA的第二端子與佈線LL連接。
佈線BIL被用作位元線，佈線WOL被用作字線。佈線LL被用作用來對電容器CA的第二端子施加指定的電位的佈線。在資料的寫入及讀出時，佈線LL既可為接地電位又可為低位準電位。佈線BGL被用作用來對電晶體M1的背閘極施加電位的佈線。藉由對佈線BGL施加任意電位，可以增加或減少電晶體M1的臨界電壓。
此外，記憶單元MC不侷限於記憶單元1471，而可以改變其電路結構。例如，記憶單元MC也可以採用如圖23B所示的記憶單元1472那樣的電晶體M1的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。此外，例如，記憶單元MC也可以是如圖23C所示的記憶單元1473那樣的由單閘極結構的電晶體，即不包括背閘極的電晶體M1構成的記憶單元。
在此，圖24示出包括DOSRAM的記憶體裝置的一個例子。在圖24所示的記憶體裝置中，電容器100設置在電晶體300的上方，電晶體600設置在電晶體300及電容器100的上方。
圖24所示的電晶體600的結構與實施方式2中說明的電晶體600的結構相同。因此，圖24所示的電晶體600的結構參照實施方式2的說明。另外，在圖24所示的記憶體裝置中，可以看作實施方式2中說明的電晶體600設置在電容器100的上方。
在將圖24所示的記憶體裝置用於記憶單元1473的情況下，作為電晶體M1可以使用電晶體600，作為電容器CA可以使用電容器100。藉由作為電晶體M1使用OS電晶體，可以使電晶體M1的關態電流為極低。換言之，因為可以由電晶體M1長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。此外，還可以不進行記憶單元的更新工作。此外，由於關態電流極低，因此可以將多值資料或類比資料保持在記憶單元1473中。記憶單元1471及記憶單元1472也與此同樣。
此外，在DOSRAM中，在如此那樣地採用以重疊於記憶單元陣列1470的一部分的方式設置感測放大器的結構時，可以縮短位元線。由此，位元線電容減小，從而可以減少記憶單元的儲存電容。
此外，藉由將電晶體600設置在電容器100的上方，電晶體600不會受到製造電容器100時的熱積存的影響。因此，可以抑制電晶體600的電特性劣化諸如臨界電壓變動及寄生電阻增大等以及因該電特性劣化導致的電特性不均勻增大等。
電晶體300設置在基板311上，並包括用作閘極的導電體316、用作閘極絕緣體的絕緣體315、由基板311的一部分構成的半導體區域313、以及用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型或n通道型。
在此，在圖24所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316也可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。此外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
注意，圖24所示的電晶體300的結構只是一個例子，不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
在各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。在此，在具有插頭或佈線的功能的導電體中，有時使用同一符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
例如，在電晶體300上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，在絕緣體320及絕緣體322中嵌入導電體328，並且在絕緣體324及絕緣體326中嵌入導電體330。此外，導電體328及導電體330被用作插頭或佈線。
此外，用作層間膜的絕緣體可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用CMP法等的平坦化處理被平坦化。
此外，也可以在絕緣體326及導電體330上形成佈線層。例如，在圖24中，依次層疊有絕緣體350、絕緣體352及絕緣體354。此外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。
作為被用作層間膜的絕緣體352以及絕緣體354等，可以使用可用於絕緣體216的絕緣體。
此外，藉由由具有抑制雜質及氧透過的功能的絕緣體圍繞OS電晶體，可以使電晶體的電特性穩定。因此，作為絕緣體214、絕緣體212及絕緣體350等，可以使用上述＜＜絕緣體＞＞的具有抑制雜質及氧的透過的功能的絕緣體。
作為被用作插頭或佈線的導電體，例如，導電體328、導電體330以及導電體356等，可以使用上述＜＜導電體＞＞中的導電體。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，較佳為使用鎢。或者，較佳為使用鋁、銅等低電阻導電材料形成。藉由使用低電阻導電材料可以降低佈線電阻。
電容器100設置在電晶體300上方。圖24所示的電容器100具有圓柱型形狀。
電晶體300上設置有絕緣體140。
電容器100包括導電體110、導電體110上的絕緣體130以及絕緣體130上的導電體120。在此，導電體110、絕緣體130及導電體120的至少一部分配置在形成於絕緣體140的開口中。
形成於絕緣體140中的開口部的俯視時的形狀可以為橢圓等圓形形狀、四角形、四角形以外的多角形狀或其角部呈弧形的多角形狀。在此，較佳為在俯視時該開口部與電晶體600重疊的面積大。藉由採用這種結構，可以縮減包括電容器100及電晶體600的半導體裝置的佔有面積。
導電體110被用作下部電極，導電體120被用作上部電極，並且絕緣體130被用作介電體。電容器100具有在形成於絕緣體140的開口部中不僅在底面上而且在側面上上部電極與下部電極隔著介電體對置的結構，因此可以增加單位面積的靜電電容。由此，該開口部的深度越深，電容器100的靜電電容可以越大。如此，藉由增加電容器100的單位面積的靜電電容，可以推進半導體裝置的微型化或高積體化。
導電體110的至少一部分配置在形成於絕緣體140的開口部中。如圖24所示，相鄰的電容器100也可以共用導電體110。此外，也可以對每一個電容器100設置導電體110。就是說，導電體110也可以在相鄰的電容器100之間的位置隔開。
絕緣體130以覆蓋導電體110的方式配置。較佳為將以上的＜＜絕緣體＞＞中記載的介電強度高的材料或高介電常數(high-k)材料用於絕緣體130。或者，也可以使用介電強度高的材料和high-k材料的疊層結構。藉由採用介電強度高的絕緣體，可以抑制電容器100的靜電破壞。藉由使用high-k材料，即使增厚絕緣體130，也可以充分確保電容器100的靜電電容。藉由增厚絕緣體130，可以抑制在導電體110與導電體120之間產生的洩漏電流。
另外，作為絕緣體130例如可以使用依次層疊有氮化矽、氧化矽和氮化矽的絕緣膜。或者，可以使用依次層疊有氧化鋯、氧化矽和氧化鋯的絕緣膜。
另外，作為絕緣體130例如可以使用依次層疊有氧化鋯、氧化鋁和氧化鋯的絕緣膜。
導電體120以嵌入設置於絕緣體140的開口部中的方式配置。另外，導電體120與電晶體600中的導電體641電連接。作為導電體120，可以使用上述可用作導電體110的導電體。
[NOSRAM] 圖23D至圖23G示出2電晶體1電容器的增益單元型記憶單元的電路結構例子。圖23D所示的記憶單元1474包括電晶體M2、電晶體M3、電容器CB。此外，電晶體M2包括頂閘極(有時簡單地稱為閘極)及背閘極。在本說明書等中，有時將包括作為電晶體M2使用OS電晶體的增益單元型記憶單元的記憶體裝置稱為NOSRAM(Nonvolatile Oxide Semiconductor RAM，非揮發性氧化物半導體RAM)。
在電晶體M2中，第一端子與電容器CB的第一端子連接，第二端子與佈線WBL連接，閘極與佈線WOL連接，背閘極與佈線BGL連接。電容器CB的第二端子與佈線CAL連接。在電晶體M3中，第一端子與佈線RBL連接，第二端子與佈線SL連接，閘極與電容器CB的第一端子連接。
佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CB的第二端子施加指定的電位的佈線。在寫入資料和讀出資料時，較佳為對佈線CAL施加高位準電位。此外，在保持資料時，較佳為對佈線CAL施加低位準電位。佈線BGL被用作用來對電晶體M2的背閘極施加電位的佈線。藉由對佈線BGL施加任意電位，可以增加或減少電晶體M2的臨界電壓。
此外，記憶單元MC不侷限於記憶單元1474，而可以適當地改變其電路結構。例如，記憶單元MC也可以採用如圖23E所示的記憶單元1475那樣的電晶體M2的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。此外，例如，記憶單元MC也可以是如圖23F所示的記憶單元1476那樣的由單閘極結構的電晶體，即不包括背閘極的電晶體M2構成的記憶單元。此外，例如，記憶單元MC也可以具有如圖23G所示的記憶單元1477那樣的將佈線WBL和佈線RBL組合為一個佈線BIL的結構。
作為電晶體M2可以使用在實施方式2中說明的電晶體，作為電晶體M3可以使用電晶體300，作為電容器CB可以使用電容器100。藉由作為電晶體M2使用OS電晶體，可以使電晶體M2的關態電流為極小。由此，因為可以由電晶體M2長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。或者，還可以不進行記憶單元的更新工作。此外，由於關態電流極小，因此可以將多值資料或類比資料保持在記憶單元1474中。記憶單元1475至記憶單元1477也是同樣的。
此外，電晶體M3也可以是Si電晶體。Si電晶體的導電型可以是n通道型或p通道型。Si電晶體的場效移動率有時比OS電晶體高。因此，作為被用作讀出電晶體的電晶體M3，也可以使用Si電晶體。此外，藉由將Si電晶體用作電晶體M3，可以層疊於電晶體M3上地設置電晶體M2，從而可以減少記憶單元的佔有面積，並可以實現記憶體裝置的高積體化。
此外，電晶體M3也可以是OS電晶體。在將OS電晶體用於電晶體M2、電晶體M3時，在記憶單元陣列1470中可以只使用n型電晶體構成電路。
圖23H示出3電晶體1電容器的增益單元型記憶單元的一個例子。圖23H所示的記憶單元1478包括電晶體M4至電晶體M6及電容器CC。電容器CC是適當地設置的。記憶單元1478與佈線BIL、佈線RWL、佈線WOL、佈線BGL及佈線GNDL電連接。佈線GNDL是供應低位準電位的佈線。此外，也可以將記憶單元1478電連接到佈線RBL、佈線WBL，而不與佈線BIL電連接。
電晶體M4是包括背閘極的OS電晶體，該背閘極與佈線BGL電連接。此外，也可以使電晶體M4的背閘極和閘極互相電連接。或者，電晶體M4也可以不包括背閘極。
此外，電晶體M5、電晶體M6各自可以是n通道型Si電晶體或p通道型Si電晶體。或者，電晶體M4至電晶體M6也可以都是OS電晶體。在此情況下，可以在記憶單元陣列1470中只使用n型電晶體構成電路。
作為電晶體M4可以使用在實施方式2中說明的電晶體，作為電晶體M5、電晶體M6可以使用電晶體300，作為電容器CC可以使用電容器100。藉由作為電晶體M4使用OS電晶體，可以使電晶體M4的關態電流為極小。
此外，圖23I示出2電晶體的增益單元型記憶單元的一個例子。圖23I所示的記憶單元1479包括電晶體M7及至電晶體M8。記憶單元1479與佈線BIL、佈線WOL、佈線BGL及佈線SL電連接。
電晶體M7是包括背閘極的OS電晶體，背閘極與佈線BGL電連接。此外，也可以電連接電晶體M7的背閘極和閘極。或者，電晶體M7也可以不包括背閘極。
在圖23I所示的記憶單元1479中，將電晶體M8的閘極電容用作存儲電容。就是說，也可以將記憶單元1479稱為無電容記憶單元。此外，可以將記憶單元1479看作沒有電容器CB的圖23G所示的記憶單元1477，因此也可以稱為2電晶體0電容器的增益單元型記憶單元。
當作為電晶體M7使用OS電晶體時，藉由使電晶體M7處於關閉狀態，可以保持電連接有電晶體M7的源極電極和汲極電極中的一個和電晶體M8的閘極電極的節點的電荷很長時間。因此，可以實現非揮發性記憶單元。
電晶體M8可以為n通道型Si電晶體或p通道型Si電晶體。
作為電晶體M7可以使用在實施方式2中說明的電晶體，作為電晶體M8可以使用電晶體300。藉由作為電晶體M7使用OS電晶體，可以使電晶體M7的關態電流為極小。
此外，電晶體M8也可以是OS電晶體。此時，在記憶單元陣列1470中可以只使用n型電晶體構成電路。
作為電晶體M7、電晶體M8可以使用在實施方式2中說明的電晶體。藉由採用該結構，可以將電晶體M7、電晶體M8形成在同一層中。因此，與將電晶體M7和電晶體M8設置在互不相同的層中的情況相比，可以簡化層疊包括記憶單元1479的層時的製程，可以提高生產率。
當作為電晶體M7、電晶體M8使用在實施方式2中說明的電晶體時，根據電晶體M7及電晶體M8被要求的特性適當地設定電晶體的組件(包括通道長度、通道寬度、剖面形狀等)即可。
注意，對電晶體M8的結構沒有特別的限制，而與用於電晶體M8的半導體材料無關。例如，例如可以使用平面型電晶體、交錯型電晶體、反交錯型電晶體等。此外，也可以採用頂閘極型或底閘極型的電晶體結構。或者，也可以形成通道的半導體層的上下設置有閘極。
本實施方式可以與其他實施方式適當地組合。
實施方式4 在本實施方式中，使用圖25A至圖28說明本發明的一個實施方式的半導體裝置的應用例子。例如，可以將本發明的一個實施方式的半導體裝置用於電子構件、電子裝置、大型電腦、太空設備及資料中心(Data Center：也稱為DC)。使用本發明的一個實施方式的半導體裝置的電子構件、電子裝置、大型電腦、太空設備及資料中心對低功耗等高性能的實現很有效。
[電子構件] 圖25A示出安裝有電子構件700的基板(電路板704)的立體圖。圖25A所示的電子構件700在模子711內包括半導體裝置710。在圖25A中，省略電子構件700的一部分記載以表示其內部。電子構件700在模子711的外側包括連接盤(land)712。連接盤712電連接於電極焊盤713，電極焊盤713藉由引線714電連接於半導體裝置710。電子構件700例如安裝於印刷電路板702上。藉由組合多個該電子構件並使其分別在印刷電路板702上電連接，由此完成電路板704。
另外，半導體裝置710包括驅動電路層715及存儲層716。存儲層716具有層疊有多個記憶單元陣列的結構。層疊有驅動電路層715及存儲層716的結構可以以單片的方式層疊。在以單片的方式層疊的結構中，可以不用TSV(Through Silicon Via：矽通孔)等貫通電極技術及Cu-Cu直接接合等接合技術而連接各層間。當以單片的方式層疊驅動電路層715和存儲層716時，例如，可以實現在處理器上直接形成記憶體的所謂的晶載記憶體的結構。藉由採用晶載記憶體的結構，可以實現處理器與記憶體的介面部分的高速工作。
另外，藉由採用晶載記憶體的結構，與使用TSV等貫通電極的技術相比，可以縮小連接佈線等的尺寸，因此可以增加引腳數量。藉由增加引腳數量可以進行並聯工作，由此可以提高記憶體的帶寬度(也稱為記憶體頻寬)。
另外，較佳的是，使用OS電晶體形成存儲層716中的多個記憶單元陣列，以單片的方式層疊該多個記憶單元陣列。當多個記憶單元陣列採用單片疊層時，可以提高記憶體的帶寬度和記憶體的訪問延遲中的一者或兩者。帶寬度是指單位時間的資料傳輸量，訪問延遲是指訪問和開始資料的交換之間的時間。當在存儲層716中使用Si電晶體時，與OS電晶體相比，以單片的方式進行層疊更困難。因此，在以單片的方式層疊的結構中，OS電晶體比Si電晶體優異。
另外，可以將半導體裝置710稱為裸片。在本說明書等中，裸片是指在半導體晶片的製程中例如在圓盤狀的基板(也稱為晶圓)等上形成電路圖案，切割成矩形小片而得的晶片。作為可用於裸片的半導體材料，例如可以舉出矽(Si)、碳化矽(SiC)或氮化鎵(GaN)等。例如，有時將從矽基板(也稱為矽晶圓)得到的裸片稱為矽晶圓。
接著，圖25B示出電子構件730的立體圖。電子構件730是SiP(System in Package：系統封裝)或MCM (Multi Chip Module：多晶片模組)的一個例子。在電子構件730中，封裝基板732(印刷電路板)上設置有插板(interposer)731，插板731上設置有半導體裝置735及多個半導體裝置710。
電子構件730示出將半導體裝置710用作高頻寬記憶體(HBM：High Bandwidth Memory)的例子。此外，半導體裝置735可以用於CPU(Central Processing Unit：中央處理器)、GPU(Graphics Processing Unit：圖形處理器)或FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等積體電路。
封裝基板732例如可以使用陶瓷基板、塑膠基板或玻璃環氧基板。插板731例如可以使用矽插板或樹脂插板。
插板731具有多個佈線並具有電連接端子間距不同的多個積體電路的功能。多個佈線由單層或多層構成。此外，插板731具有將設置於插板731上的積體電路與設置於封裝基板732上的電極電連接的功能。因此，有時將插板也稱為“重佈線基板(rewiring substrate)”或“中間基板”。此外，有時藉由在插板731中設置貫通電極，藉由該貫通電極使積體電路與封裝基板732電連接。此外，在使用矽插板的情況下，也可以使用TSV作為貫通電極。
在HBM中，為了實現寬記憶體頻寬需要連接許多佈線。為此，要求安裝HBM的插板上能夠高密度地形成微細的佈線。因此，作為安裝HBM的插板較佳為使用矽插板。
此外，在使用矽插板的SiP及MCM等中，不容易發生因積體電路與插板間的膨脹係數的不同而導致的可靠性下降。此外，由於矽插板的表面平坦性高，所以設置在矽插板上的積體電路與矽插板間不容易產生連接不良。尤其較佳為將矽插板用於2.5D封裝(2.5D安裝)，其中多個積體電路橫著排放並配置於插板上。
另一方面，當利用矽插板及TSV等使端子間距不同的多個積體電路電連接時，需要該端子間距的寬度等的空間。因此，當想要縮小電子構件730的尺寸時，上述端子間距的寬度成為問題，有時難以設置為實現較寬的記憶體頻寬需要的較多的佈線。於是，如上所述，使用OS電晶體的以單片的方式進行層疊的結構是較佳的。另外，也可以採用組合利用TSV層疊的記憶單元陣列與以單片的方式層疊的記憶單元陣列的複合結構。
此外，也可以與電子構件730重疊地設置散熱器(散熱板)。在設置散熱器的情況下，較佳為使設置於插板731上的積體電路的高度一致。例如，在本實施方式所示的電子構件730中，較佳為使半導體裝置710與半導體裝置735的高度一致。
為了將電子構件730安裝在其他基板上，也可以在封裝基板732的底部設置電極733。圖25B示出用焊球形成電極733的例子。藉由在封裝基板732的底部以矩陣狀設置焊球，可以實現BGA(Ball Grid Array：球柵陣列)的安裝。此外，電極733也可以使用導電針形成。藉由在封裝基板732的底部以矩陣狀設置導電針，可以實現PGA(Pin Grid Array：針柵陣列)的安裝。
電子構件730可以藉由各種安裝方式安裝在其他基板上，而不侷限於BGA及PGA。作為安裝方法例如可以舉出SPGA(Staggered Pin Grid Array：交錯針柵陣列)、LGA(Land Grid Array：地柵陣列)、QFP(Quad Flat Package：四面扁平封裝)、QFJ(Quad Flat J-leaded package：四側J形引腳扁平封裝)及QFN(Quad Flat Non-leaded package：四側無引腳扁平封裝)。
[電子裝置] 接著，圖26A示出電子裝置6500的立體圖。圖26A所示的電子裝置6500是可用作智慧手機的可攜式資訊終端。電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、相機6507、光源6508及控制裝置6509等。控制裝置6509例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6502、控制裝置6509等。
圖26B所示的電子裝置6600是可用作筆記本式個人電腦的資訊終端。電子裝置6600包括外殼6611、鍵盤6612、指向裝置6613、外部連接埠6614、顯示部6615、控制裝置6616等。控制裝置6616例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6615、控制裝置6616等。此外，藉由將本發明的一個實施方式的半導體裝置用於上述控制裝置6509及控制裝置6616，可以降低功耗，所以是較佳的。
[大型電腦] 接著，圖26C示出大型電腦5600的立體圖。在圖26C所示的大型電腦5600中，多個機架式電腦5620收納在機架5610中。此外，也可以將大型電腦5600稱為超級電腦。
電腦5620例如可以具有圖26D所示的立體圖的結構。在圖26D中，電腦5620包括主機板5630，主機板5630包括多個插槽5631以及多個連接端子等。插槽5631插入有個人電腦卡5621。並且，個人電腦卡5621包括連接端子5623、連接端子5624、連接端子5625，它們連接到主機板5630。
圖26E所示的個人電腦卡5621是包括CPU、GPU、記憶體裝置等的處理板的一個例子。個人電腦卡5621具有板5622。此外，板5622包括連接端子5623、連接端子5624、連接端子5625、半導體裝置5626、半導體裝置5627、半導體裝置5628以及連接端子5629。注意，圖26E示出半導體裝置5626、半導體裝置5627以及半導體裝置5628以外的半導體裝置，關於這些半導體裝置的說明，可以參照以下記載的半導體裝置5626、半導體裝置5627以及半導體裝置5628的說明。
連接端子5629具有可以插入主機板5630的插槽5631的形狀，連接端子5629被用作連接個人電腦卡5621與主機板5630的介面。作為連接端子5629的規格例如可以舉出PCIe等。
連接端子5623、連接端子5624、連接端子5625例如可以被用作用來對個人電腦卡5621供電或輸入信號等的介面。此外，例如，可以被用作用來進行個人電腦卡5621所計算的信號的輸出等的介面。作為連接端子5623、連接端子5624、連接端子5625各自的規格例如可以舉出USB(通用序列匯流排)、SATA(Serial ATA：串列ATA)、SCSI(Small Computer System Interface：小型電腦系統介面)等。此外，當從連接端子5623、連接端子5624、連接端子5625輸出視頻信號時，作為各規格可以舉出HDMI(註冊商標)等。
半導體裝置5626包括進行信號的輸入及輸出的端子(未圖示)，藉由將該端子插入板5622所包括的插座(未圖示)，可以電連接半導體裝置5626與板5622。
半導體裝置5627包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5627與板5622。作為半導體裝置5627，例如，可以舉出FPGA、GPU、CPU等。作為半導體裝置5627，例如可以使用電子構件730。
半導體裝置5628包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5628與板5622。作為半導體裝置5628，例如，可以舉出記憶體裝置等。作為半導體裝置5628，例如可以使用電子構件700。
大型電腦5600可以用作平行電腦。藉由將大型電腦5600用作平行電腦，例如可以進行人工智慧的學習及推論所需要的大規模計算。
[太空設備] 可以將本發明的一個實施方式的半導體裝置適用於太空設備。
本發明的一個實施方式的半導體裝置包括OS電晶體。OS電晶體的因被照射輻射線而導致的電特性變動小。換言之，對於輻射線的耐性高，所以在有可能入射輻射線的環境下也可以適當地使用。例如，可以在宇宙空間中使用的情況下適當地使用OS電晶體。明確而言，可以將OS電晶體用作構成設置在太空梭、人造衛星或太空探測器中的半導體裝置的電晶體。作為輻射線，例如可以舉出X射線及中子輻射等。注意，宇宙空間例如是指高度100km以上，但是本說明書所示的宇宙空間也可以包括熱層、中間和平流層中的一個或多個。
在圖27中，作為太空設備的一個例子示出人造衛星6800。人造衛星6800包括主體6801、太陽能電池板6802、天線6803、二次電池6805以及控制裝置6807。另外，圖27示出在宇宙空間有行星6804的例子。
另外，雖然圖27中未圖示，但是也可以將電池管理系統(也稱為BMS)或電池控制電路設置到二次電池6805。當將OS電晶體用於上述電池管理系統或電池控制電路時，功耗低，並且即使在宇宙空間也實現高可靠性，所以是較佳的。
另外，宇宙空間是其輻射劑量為地面的100倍以上的環境。作為輻射線，例如可以舉出：以X射線及γ射線為代表的電磁波(電磁輻射線)；以及以α射線、β射線、中子射線、質子射線、重離子射線、介子射線等為代表的粒子輻射線。
在陽光照射到太陽能電池板6802時產生人造衛星6800進行工作所需的電力。然而，例如在陽光不照射到太陽能電池板的情況或者在照射到太陽能電池板的陽光量較少的情況下，所產生的電力量減少。因此，有可能不會產生人造衛星6800進行工作所需的電力。為了在所產生的電力較少的情況下也使人造衛星6800工作，較佳為在人造衛星6800中設置二次電池6805。另外，有時將太陽能電池板稱為太陽能電池模組。
人造衛星6800可以生成信號。該信號藉由天線6803傳送，例如地面上的接收機或其他人造衛星可以接收該信號。藉由接收人造衛星6800所傳送的信號，可以測量接收該信號的接收機的位置。由此，人造衛星6800可以構成衛星定位系統。
另外，控制裝置6807具有控制人造衛星6800的功能。控制裝置6807例如使用選自CPU、GPU和記憶體裝置中的任一個或多個構成。另外，作為控制裝置6807較佳為使用包括本發明的一個實施方式的OS電晶體的半導體裝置。與Si電晶體相比，OS電晶體的因被照射輻射線而導致的電特性變動小。因此，OS電晶體在有可能入射輻射線的環境下也可靠性高且可以適當地使用。
另外，人造衛星6800可以包括感測器。例如藉由包括可見光感測器，人造衛星6800可以具有檢測地面上的物體反射的陽光的功能。或者，藉由包括熱紅外線感測器，人造衛星6800可以具有檢測從地表釋放的熱紅外線的功能。由此，人造衛星6800例如可以被用作地球觀測衛星。
注意，在本實施方式中，作為太空設備的一個例子示出人造衛星，但是不侷限於此。例如，本發明的一個實施方式的半導體裝置可以適當地應用於太空船、太空艙、太空探測器等太空設備。
如以上的說明那樣，與Si電晶體相比，OS電晶體具有優異的效果，諸如可以實現較寬的記憶體頻寬、耐輻射線高。
[資料中心] 例如，可以將本發明的一個實施方式的半導體裝置適用於資料中心等採用的儲存系統。資料中心被要求保證資料不變性等進行資料的長期管理。在進行資料的長期管理時需要使設施大型化，諸如設置用來儲存龐大的資料的儲存及伺服器、確保穩定的電源以保持資料或者確保在資料的保持中需要的冷卻設備等。
藉由將本發明的一個實施方式的半導體裝置用於資料中心採用的儲存系統，可以實現資料保持所需的功率的降低、保持資料的半導體裝置小型化。因此，可以實現儲存系統的小型化、用來保持資料的電源的小型化、冷卻設備規模的縮小等。由此，可以實現資料中心的省空間。
此外，本發明的一個實施方式的半導體裝置的功耗少，因此可以降低電路發熱。由此，可以減少因該發熱而給電路本身、週邊電路及模組帶來的負面影響。此外，藉由使用本發明的一個實施方式的半導體裝置，可以實現高溫環境下也穩定工作的資料中心。因此，可以提高資料中心的可靠性。
圖28示出可用於資料中心的儲存系統。圖28所示的儲存系統7000作為主機7001(圖示為主機電腦)包括多個伺服器7001sb。另外，作為儲存7003(圖示為儲存)包括多個記憶體裝置7003md。示出主機7001和儲存7003藉由儲存區域網路7004(圖示為SAN：Storage Area Network)及儲存控制電路7002(圖示為儲存控制器)連接的形態。
主機7001相當於訪問儲存在儲存7003中的資料的電腦。主機7001彼此也可以藉由網路連接。
在儲存7003中，藉由使用快閃記憶體縮短資料的存取速度，即縮短資料的儲存及輸出所需要的時間，但是該時間比可用作儲存中的快取記憶體的DRAM所需要的時間長得多。在儲存系統中，為了解決儲存7003的存取速度較長的問題，一般在儲存中設置快取記憶體來縮短資料的儲存及輸出所需要的時間。
在記憶體控制電路7002及儲存7003中使用上述快取記憶體。主機7001和儲存7003交換的資料在儲存在儲存控制電路7002及儲存7003中的該快取記憶體之後輸出到主機7001或儲存7003。
當作為用來儲存上述快取記憶體的資料的電晶體使用OS電晶體來保持對應於資料的電位時，可以減少更新頻率來降低功耗。此外，藉由層疊記憶單元陣列可以實現小型化。
注意，藉由將本發明的一個實施方式的半導體裝置用於選自電子構件、電子裝置、大型電腦、太空設備和資料中心中的任一個或多個，可期待功耗降低的效果。因此，目前被認為隨著半導體裝置的高性能化或高積體化能量需求增加，藉由使用本發明的一個實施方式的半導體裝置，也可以減少以二氧化碳(CO 2)為代表的溫室氣體的排放量。另外，本發明的一個實施方式的半導體裝置具有低功耗，因此作為全球暖化的措施也有效。
本實施方式可以與其他實施方式適當地組合。
ADDR:位址信號 BGL:佈線 BIL:佈線 CA:電容器 CAL:佈線 CB:電容器 CC:電容器 CE:控制信號 GNDL:佈線 LL:佈線 MC:記憶單元 RBL:佈線 RDATA:資料信號 RE:控制信號 RWL:佈線 SL:佈線 WBL:佈線 WDATA:資料信號 WE:控制信號 WOL:佈線 10:基板 11a:前驅體 11b:前驅體 12a:反應物 12b:反應物 13a:氧化物 13b:氧化物 13c:氧化物 14:疊層結構 21:層 22:層 31:層 41:層 50:結構體 53:區域 54:區域 56:區域 58:區域 60:氧化物 62:氧化物 64:氧化物 100:電容器 110:導電體 120:導電體 130:絕緣體 140:絕緣體 200A:電晶體 200:電晶體 205a:導電體 205b:導電體 205:導電體 212:絕緣體 214:絕緣體 216:絕緣體 222a:絕緣體 222b:絕緣體 222:絕緣體 224:絕緣體 230a:金屬氧化物 230b:金屬氧化物 230ba:區域 230bb:區域 230bc:區域 230:金屬氧化物 242a:導電體 242b:導電體 242:導電體 250a:絕緣體 250b:絕緣體 250c:絕緣體 250d:絕緣體 250:絕緣體 255:絕緣體 260a:導電體 260b:導電體 260:導電體 271a:絕緣體 271b:絕緣體 271:絕緣體 275:絕緣體 280:絕緣體 282:絕緣體 283:絕緣體 300:電晶體 311:基板 313:半導體區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 350:絕緣體 352:絕緣體 354:絕緣體 356:導電體 600A:電晶體 600:電晶體 610:絕緣體 630:金屬氧化物 641:導電體 642:導電體 650:絕緣體 651:層 652:層 660:導電體 662:導電體 670:絕緣體 672:絕緣體 674:絕緣體 675:絕緣體 681:絕緣體 683:絕緣體 700:電子構件 702:印刷電路板 704:電路板 710:半導體裝置 710:半導體裝置 711:模子 712:連接盤 713:電極焊盤 714:引線 715:驅動電路層 716:存儲層 730:電子構件 731:插板 732:封裝基板 733:電極 735:半導體裝置 1400:記憶體裝置 1411:週邊電路 1420:行電路 1430:列電路 1440:輸出電路 1460:控制邏輯電路 1470:記憶單元陣列 1471:記憶單元 1472:記憶單元 1473:記憶單元 1474:記憶單元 1475:記憶單元 1476:記憶單元 1477:記憶單元 1478:記憶單元 1479:記憶單元 4000:沉積裝置 4002:搬入搬出室 4004:搬入搬出室 4006:傳送室 4008:沉積室 4009:沉積室 4011:處理室 4014:傳送臂 4020:腔室 4021a:原料供應部 4021b:原料供應部 4021c:原料供應部 4021:原料供應部 4022a:高速閥 4022d:高速閥 4023:原料引入口 4024:原料排出口 4025:排氣裝置 4026:基板支架 4027:加熱器 4028:電漿產生裝置 4029:線圈 4030:基板 4031:原料供應部 4032:氣體供應部 4033:原料引入口 4034a:管道加熱器 4034b:管道加熱器 4111:電漿產生室 4120:反應室 4123:原料引入口 4124:原料排出口 4126:基板支架 4128:電漿產生裝置 4130:基板 4131:電漿 4133:原料引入口 4213:電極 4214:噴灑頭 4215:電源 4217:電容器 4220:腔室 4223:原料引入口 4224:原料排出口 4226:基板支架 4230:基板 4231:電漿 4313:電極 4314:噴灑頭 4315:電源 4317:電容器 4319:篩網 4320:腔室 4321:電源 4322:電容器 4323:原料引入口 4324:原料排出口 4326:基板支架 4330:基板 4331:電漿 4520:腔室 4521a:原料供應部 4521b:原料供應部 4521c:原料供應部 4521:原料供應部 4522a:高速閥 4522c:高速閥 4522d:高速閥 4523:原料引入口 4524:原料排出口 4525:排氣裝置 4526:基板支架 4527:加熱器 4530:基板 4531:原料供應部 4532:氣體供應部 4534a:管道加熱器 4534b:管道加熱器 5600:大型電腦 5610:機架 5620:電腦 5621:電腦卡 5622:板 5623:連接端子 5624:連接端子 5625:連接端子 5626:半導體裝置 5627:半導體裝置 5628:半導體裝置 5629:連接端子 5630:主機板 5631:插槽 6500:電子裝置 6501:外殼 6502:顯示部 6503:電源按鈕 6504:按鈕 6505:揚聲器 6506:麥克風 6507:相機 6508:光源 6509:控制裝置 6600:電子裝置 6611:外殼 6612:鍵盤 6613:指向裝置 6614:外部連接埠 6615:顯示部 6616:控制裝置 6800:人造衛星 6801:主體 6802:太陽能電池板 6803:天線 6804:行星 6805:二次電池 6807:控制裝置 7000:儲存系統 7001sb:伺服器 7001:主機 7002:儲存控制電路 7003md:記憶體裝置 7003:儲存
[圖1A]至[圖1E]是示出金屬氧化物的沉積方法的一個例子的剖面圖； [圖2A]至[圖2D]是示出金屬氧化物的一個例子的剖面圖； [圖3A]至[圖3D]是示出金屬氧化物的一個例子的剖面圖； [圖4A]至[圖4C]是示出金屬氧化物的原子個數比的範圍的一個例子的圖； [圖5A]至[圖5D]是示出金屬氧化物的沉積方法的一個例子的剖面圖； [圖6A]至[圖6C]是示出金屬氧化物的沉積方法的一個例子的剖面圖； [圖7]是示出沉積裝置的一個例子的俯視圖； [圖8A]及[圖8B]是示出沉積裝置的一個例子的剖面圖； [圖9A]至[圖9C]是示出沉積裝置的一個例子的剖面圖； [圖10A]及[圖10B]是示出金屬氧化物的沉積方法的一個例子的圖； [圖11A]及[圖11B]是示出金屬氧化物的沉積方法的一個例子的圖； [圖12]是示出金屬氧化物的沉積方法的一個例子的圖； [圖13A]是說明IGZO的晶體結構的分類的圖，[圖13B]是說明CAAC-IGZO膜的XRD譜的圖，[圖13C]是說明CAAC-IGZO膜的奈米束電子繞射圖案的圖； [圖14A]及[圖14D]是示出電晶體的結構例子的平面圖，[圖14B]及[圖14C]是示出電晶體的結構例子的剖面圖； [圖15A]至[圖15F]是示出電晶體的結構例子的剖面圖； [圖16A]及[圖16B]是示出電晶體的結構例子的剖面圖； [圖17A]及[圖17D]是示出電晶體的結構例子的平面圖，[圖17B]及[圖17C]是示出電晶體的結構例子的剖面圖； [圖18A]至[圖18C]是示出電晶體的結構例子的剖面圖； [圖19A]是示出電晶體的結構例子的平面圖，[圖19B]至[圖19D]是示出電晶體的結構例子的剖面圖； [圖20A]及[圖20B]是示出電晶體的結構例子的剖面圖； [圖21A]及[圖21B]是示出電晶體的結構例子的剖面圖； [圖22A]是示出記憶體裝置的結構例子的方塊圖，[圖22B]是示出記憶體裝置的結構例子的立體圖； [圖23A]至[圖23I]是示出記憶體裝置的結構例子的電路圖； [圖24]是示出記憶體裝置的一個例子的剖面圖； [圖25A]及[圖25B]是示出電子構件的一個例子的圖； [圖26A]及[圖26B]是示出電子裝置的一個例子的圖，[圖26C]至[圖26E]是示出大型電腦的一個例子的圖； [圖27]是示出太空設備的一個例子的圖； [圖28]是示出可用於資料中心的儲存系統的一個例子的圖。
10:基板
13a:氧化物
13b:氧化物
13c:氧化物
14:疊層結構

Claims (20)

  1. 一種金屬氧化物的沉積方法，包括如下步驟： 將第一化合物供應到腔室內然後將氧化劑供應到該腔室內的第一步驟；以及 將第二化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第二步驟， 其中，該第一化合物由通式(G1)至通式(G3)中的任一個表示， 該第二化合物由通式(G1)至通式(G3)中的任一個表示， 該第一化合物和該第二化合物互不相同， 在該第一和第二步驟各自中，將配置在該腔室內的基板加熱至300℃以上且500℃以下， M表示Ga、Al或Sn， R 1至R 3分別獨立地表示氫、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且選自碳、硫、氧、硼和磷中的多種元素形成環的雜芳基， m表示1以上且3以下的整數， n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數， k表示1或2， 當m為2以上時，多個R 1表示彼此鍵合而形成環的相同取代基或不同取代基， 當n為2以上時，多個R 2表示彼此鍵合而形成環的相同取代基或不同取代基， 當k為2以上時，多個R 3表示彼此鍵合而形成環的相同取代基或不同取代基， 並且，In和R 1的鍵合、M和R 2的鍵合、Zn和R 3的鍵合、該多個R 1的鍵合、該多個R 2的鍵合以及該多個R 3的鍵合都是單鍵、雙鍵和三鍵中的任意個。
  2. 一種金屬氧化物的沉積方法，包括如下步驟： 將第一化合物供應到腔室內然後將氧化劑供應到該腔室內的第一步驟；以及 將第二化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第二步驟， 其中，該第一化合物由通式(G1)至通式(G3)中的任一個表示， 該第二化合物由通式(G1)至通式(G3)中的任一個表示， 該第一化合物和該第二化合物互不相同， 在該第一和第二步驟各自中，將配置在該腔室內的基板加熱至300℃以上且500℃以下， M表示Ga、Al或Sn， R 1至R 3分別獨立地表示氫、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且選自碳、硫、氧、硼和磷中的多種元素形成環的雜芳基， m表示1以上且3以下的整數， n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數， k表示1或2， 當m為2以上時，多個R 1表示相同取代基或不同取代基， 當n為2以上時，多個R 2表示相同取代基或不同取代基， 並且，當k為2以上時，多個R 3表示相同取代基或不同取代基。
  3. 如請求項1之金屬氧化物的沉積方法， 其中在通式(G1)至(G3)中，m、n和k中的至少一個為2以上， 當m為2時，該多個R 1互不相同， 當m為3時，該多個R 1中的至少一個與該多個R 1中的其他R 1不同， 當n為2時，該多個R 2互不相同， 當n為3以上時，該多個R 2中的至少一個與該多個R 2中的其他R 2不同， 並且當k為2時，該多個R 3互不相同。
  4. 如請求項1之金屬氧化物的沉積方法， 其中該第一化合物及該第二化合物都在25℃且一個大氣壓下為液體。
  5. 如請求項1之金屬氧化物的沉積方法， 其中以分別進行1次以上的該第一和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環， 並且多次反復該第一循環。
  6. 如請求項1之金屬氧化物的沉積方法，還包括如下步驟： 將第三化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第三步驟， 其中該第三化合物由通式(G1)至通式(G3)中的任一個表示， 該第三化合物與該第一化合物及該第二化合物不同， 並且在該第三步驟中，將該基板加熱至300℃以上且500℃以下。
  7. 如請求項5之金屬氧化物的沉積方法， 其中作為該雜質去除處理進行電漿處理。
  8. 如請求項5之金屬氧化物的沉積方法， 其中在照射紫外光的同時進行該雜質去除處理。
  9. 如請求項5之金屬氧化物的沉積方法， 其中作為該雜質去除處理進行微波處理。
  10. 如請求項5之金屬氧化物的沉積方法， 其中作為該雜質去除處理以300℃以上且500℃以下進行熱處理。
  11. 一種金屬氧化物的沉積方法，包括如下步驟： 將第一化合物供應到腔室內然後將氧化劑供應到該腔室內的第一步驟；以及 將第二化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第二步驟， 其中，該第一化合物由通式(G1)至通式(G3)中的任一個表示， 該第二化合物由通式(G1)至通式(G3)中的任一個表示， 該第一化合物和該第二化合物互不相同， 以分別進行1次以上的該第一和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環， 多次反復該第一循環， M表示Ga、Al或Sn， R 1至R 3分別獨立地表示氫、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且選自碳、硫、氧、硼和磷中的多種元素形成環的雜芳基， m表示1以上且3以下的整數， n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數， k表示1或2， 當m為2以上時，多個R 1表示彼此鍵合而形成環的相同取代基或不同取代基， 當n為2以上時，多個R 2表示彼此鍵合而形成環的相同取代基或不同取代基， 當k為2時，多個R 3表示彼此鍵合而形成環的相同取代基或不同取代基， 並且，In和R 1的鍵合、M和R 2的鍵合、Zn和R 3的鍵合、該多個R 1的鍵合、該多個R 2的鍵合以及該多個R 3的鍵合都是單鍵、雙鍵和三鍵中的任意個。
  12. 如請求項11之金屬氧化物的沉積方法， 其中在該第一循環中，在5次以上且10次以下的範圍內進行該第一和第二步驟中的次數較少的一方或者該第一和該第二步驟中的兩者。
  13. 如請求項11之金屬氧化物的沉積方法，還包括如下步驟： 將第三化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第三步驟， 其中該第三化合物由通式(G1)至通式(G3)中的任一個表示， 該第三化合物與該第一化合物及該第二化合物不同， 並且在該第一循環中，在進行該雜質去除處理之前進行1次以上的該第三步驟。
  14. 一種金屬氧化物的沉積方法，包括如下步驟： 將第一化合物供應到腔室內然後將氧化劑供應到該腔室內的第一步驟；以及 將第二化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第二步驟， 其中，該第一化合物由通式(G1)至通式(G3)中的任一個表示， 該第二化合物由通式(G1)至通式(G3)中的任一個表示， 該第一化合物和該第二化合物互不相同， 以分別進行1次以上的該第一和第二步驟然後在含氧氛圍下進行雜質去除處理為第一循環， 以按不同於該第一循環的順序分別進行1次以上的該第一和第二步驟然後在含氧氛圍下進行該雜質去除處理為第二循環， 多次反復交替該第一循環和該第二循環， M表示Ga、Al或Sn， R 1至R 3分別獨立地表示氫、氟、氯、溴、碘、氧、磷、硫、羥基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子數為1以上且8以下的烷基、取代或未取代的碳原子數為2以上且8以下的烯基、取代或未取代的碳原子數為2以上且8以下的炔基、取代或未取代的碳原子數為3以上且10以下的環烷基、取代或未取代的碳原子數為3以上且10以下的環烯基、取代或未取代的碳原子數為3以上且10以下的環炔基、取代或未取代的碳原子數為1以上且6以下的烷氧基、取代或未取代的碳原子數為1以上且6以下的烷硫基、取代或未取代的1,3-丙烷二醛基、取代或未取代的碳原子數為6以上且30以下的芳基或者取代或未取代的碳原子數為2以上且30以下且選自碳、硫、氧、硼和磷中的多種元素形成環的雜芳基， m表示1以上且3以下的整數， n在M為Ga或Al時表示1以上且3以下的整數，且在M為Sn時表示1以上且4以下的整數， k表示1或2， 當m為2以上時，多個R 1表示彼此鍵合而形成環的相同取代基或不同取代基， 當n為2以上時，多個R 2表示彼此鍵合而形成環的相同取代基或不同取代基， 當k為2以上時，多個R 3表示彼此鍵合而形成環的相同取代基或不同取代基， 並且，In和R 1的鍵合、M和R 2的鍵合、Zn和R 3的鍵合、該多個R 1的鍵合、該多個R 2的鍵合以及該多個R 3的鍵合都是單鍵、雙鍵和三鍵中的任意個。
  15. 如請求項14之金屬氧化物的沉積方法， 其中在該第一循環中，在5次以上且10次以下的範圍內進行該第一和第二步驟中的次數較少的一方或者該第一和該第二步驟中的兩者， 並且在該第二循環中，在5次以上且10次以下的範圍內進行該第一和第二步驟中的次數較少的一方或者該第一和該第二步驟中的兩者。
  16. 如請求項14之金屬氧化物的沉積方法，還包括如下步驟： 將第三化合物供應到該腔室內然後將該氧化劑供應到該腔室內的第三步驟， 其中該第三化合物是由通式(G1)至通式(G3)中的任一個表示， 該第三化合物與該第一化合物及該第二化合物不同， 並且在該第一和第二循環各自中，在進行該雜質去除處理之前進行1次以上的該第三步驟。
  17. 如請求項14之金屬氧化物的沉積方法， 其中作為該雜質去除處理進行電漿處理。
  18. 如請求項14之金屬氧化物的沉積方法， 其中在照射紫外光的同時進行該雜質去除處理。
  19. 如請求項14之金屬氧化物的沉積方法， 其中作為該雜質去除處理進行微波處理。
  20. 如請求項14之金屬氧化物的沉積方法， 其中作為該雜質去除處理以300℃以上且500℃以下進行熱處理。
TW112125201A 2022-07-15 2023-07-06 形成金屬氧化物之方法 TW202411456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-114230 2022-07-15
JP2022114230 2022-07-15

Publications (1)

Publication Number Publication Date
TW202411456A true TW202411456A (zh) 2024-03-16

Family

ID=87158294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112125201A TW202411456A (zh) 2022-07-15 2023-07-06 形成金屬氧化物之方法

Country Status (7)

Country Link
US (1) US20240026537A1 (zh)
EP (1) EP4306677A1 (zh)
JP (1) JP2024012148A (zh)
KR (1) KR20240010695A (zh)
CN (1) CN117403206A (zh)
DE (1) DE102023117180A1 (zh)
TW (1) TW202411456A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171136A1 (ja) * 2020-02-28 2021-09-02 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
JP2022114230A (ja) 2021-01-26 2022-08-05 トヨタ自動車株式会社 ダイカスト用のプランジャチップ

Also Published As

Publication number Publication date
CN117403206A (zh) 2024-01-16
DE102023117180A1 (de) 2024-01-18
EP4306677A1 (en) 2024-01-17
KR20240010695A (ko) 2024-01-24
US20240026537A1 (en) 2024-01-25
JP2024012148A (ja) 2024-01-25

Similar Documents

Publication Publication Date Title
CN115152006A (zh) 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
KR20220160579A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20220124700A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20220031020A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2021038361A1 (ja) 半導体装置
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021090106A1 (ja) トランジスタ、および電子機器
KR20230050353A (ko) 절연막의 개질 방법 및 반도체 장치의 제작 방법
TW202411456A (zh) 形成金屬氧化物之方法
WO2024084366A1 (ja) 半導体装置、及び、記憶装置
WO2024047500A1 (ja) 記憶装置、及び、記憶装置の作製方法
WO2023209486A1 (ja) 半導体装置、及び記憶装置
WO2023237961A1 (ja) 半導体装置、記憶装置、及び半導体装置の作製方法
WO2024028681A1 (ja) 半導体装置、及び記憶装置
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
TW202339128A (zh) 電子裝置、電子裝置的製造方法、半導體裝置、半導體裝置的製造方法、記憶體裝置
TW202425745A (zh) 記憶體裝置
TW202431429A (zh) 半導體裝置及記憶體裝置
TW202437517A (zh) 記憶體裝置
TW202437400A (zh) 半導體裝置及記憶體裝置
TW202335184A (zh) 半導體裝置、記憶體裝置及半導體裝置的製造方法
CN115917038A (zh) 半导体装置的制造方法
TW202341423A (zh) 記憶體裝置
TW202410195A (zh) 半導體裝置的製造方法