CN117403206A - 金属氧化物的沉积方法 - Google Patents

金属氧化物的沉积方法 Download PDF

Info

Publication number
CN117403206A
CN117403206A CN202310835313.8A CN202310835313A CN117403206A CN 117403206 A CN117403206 A CN 117403206A CN 202310835313 A CN202310835313 A CN 202310835313A CN 117403206 A CN117403206 A CN 117403206A
Authority
CN
China
Prior art keywords
metal oxide
substituted
insulator
compound
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310835313.8A
Other languages
English (en)
Inventor
山崎舜平
挂端哲弥
川上祥子
井坂史人
惠木勇司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN117403206A publication Critical patent/CN117403206A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种新颖金属氧化物的沉积方法。使用分解温度高的前驱体，在将衬底加热至300度以上且500度以下的同时沉积金属氧化物。优选的是，在沉积中，在含氧气氛下作为杂质去除处理进行等离子体处理、微波处理或热处理。杂质去除处理也可以在照射紫外光的同时进行。金属氧化物通过反复交替前驱体的引入和氧化剂的引入来沉积。例如，优选的是，每进行前驱体的引入5次以上且10次以下时进行杂质去除处理。

Description

金属氧化物的沉积方法
技术领域
本发明的一个方式涉及一种金属氧化物的沉积方法。另外，本发明的一个方式涉及一种使用该金属氧化物的半导体装置及半导体装置的制造方法。另外，本发明的一个方式涉及一种包含该金属氧化物的晶体管及晶体管的制造方法。
注意，本发明的一个方式不限定于上述技术领域。作为本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置(例如，触摸传感器)、输入输出装置(例如，触摸面板)以及上述装置的驱动方法或制造方法。
在本说明书等中，半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外，有时存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置，或者包括半导体装置。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)或显示装置等电子设备。作为可以应用于晶体管的半导体材料，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
本发明的一个方式的目的之一是提供一种新颖的金属氧化物及其沉积方法。另外，本发明的一个方式的目的之一是提供一种微型晶体管。另外，本发明的一个方式的目的之一是提供一种通态电流大的晶体管。另外，本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种上述半导体装置的制造方法。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书的记载抽出上述以外的目的。
本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一化合物供应到腔室内然后将氧化剂供应到腔室内的第一步骤；以及将第二化合物供应到腔室内然后将氧化剂供应到腔室内的第二步骤，第一化合物是由通式(G1)至通式(G3)中的任一个表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同于第一化合物的通式表示的化合物，在第一步骤和第二步骤各自中，将配置在腔室内的衬底加热至300℃以上且500℃以下。
[化学式1]
在通式(G1)至通式(G3)中，M表示镓(Ga)、铝(Al)或锡(Sn)，R1至R3分别独立地表示氢(包括氘)、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基(thiol group)、硼烷基(boryl group)、取代或未取代的磷烷基(phosphanyl group)、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且成环的元素为选自碳、硫、氧、硼和磷中的多种的杂芳基，m表示1以上且3以下的整数，n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，k表示1或2。当m为2以上时，多个R1可以相同，可以不同，也可以彼此键合而形成环。当n为2以上时，多个R2可以相同，可以不同，也可以彼此键合而形成环。当k为2时，多个R3可以相同，可以不同，也可以彼此键合而形成环。In和R1的键合、M和R2的键合、Zn和R3的键合、多个R1的键合、多个R2的键合以及多个R3的键合都是单键、双键和三键中的任意键合。
在通式(G1)至通式(G3)中，m、n和k中的至少一个优选为2以上。当m为2时，两个R1优选互不相同。当m为3时，至少一个R1优选与其他R1不同。当n为2时，两个R2优选互不相同。当n为3以上时，至少一个R2优选与其他R2不同。当k为2时，两个R3优选互不相同。
在通式(G1)至通式(G3)中，优选的是，R1至R3分别独立地表示氢(包括氘)、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的苯基、取代或未取代的呋喃基、取代或未取代的噻吩基。
第一化合物及第二化合物都在25℃且一个大气压的条件下优选为液体。
在第一步骤和第二步骤各自中，优选将衬底加热至400℃以上且450℃以下。
优选的是，以分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，多次反复第一循环。例如，在第一循环中，优选在5次以上且10次以下的范围内进行第一步骤和第二步骤中的次数较少的一方或双方。
本发明的一个方式的金属氧化物的沉积方法也可以还包括将第三化合物供应到腔室内然后将氧化剂供应到腔室内的第三步骤。第三化合物是由上述通式(G1)至通式(G3)中的不同于第一化合物及第二化合物的通式表示的化合物。在第三步骤中，将衬底加热至300℃以上且500℃以下。第三化合物在25℃且一个大气压的条件下优选为液体。在第三步骤中，优选将衬底加热至400℃以上且450℃以下。优选的是，作为第一循环，分别进行1次以上的第一步骤、第二步骤和第三步骤然后在含氧气氛下进行杂质去除处理，多次反复第一循环。
本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一化合物供应到腔室内然后将氧化剂供应到腔室内的第一步骤；以及将第二化合物供应到腔室内然后将氧化剂供应到腔室内的第二步骤，第一化合物是由上述通式(G1)至通式(G3)中的任一个表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同于第一化合物的通式表示的化合物，以分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，多次反复第一循环。
在第一循环中，优选在5次以上且10次以下的范围内进行第一步骤和第二步骤中的次数较少的一方或双方。
本发明的一个方式的金属氧化物的沉积方法也可以还包括将第三化合物供应到腔室内然后将氧化剂供应到腔室内的第三步骤。第三化合物是由上述通式(G1)至通式(G3)中的不同于第一化合物及第二化合物的通式表示的化合物。在第一循环中，在进行杂质去除处理之前进行1次以上的第三步骤。
本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一化合物供应到腔室内然后将氧化剂供应到腔室内的第一步骤；以及将第二化合物供应到腔室内然后将氧化剂供应到腔室内的第二步骤，第一化合物是由上述通式(G1)至通式(G3)中的任一个表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同于第一化合物的通式表示的化合物，以分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，以按不同于第一循环的顺序分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第二循环，多次反复交替第一循环和第二循环。
在第一循环中，优选在5次以上且10次以下的范围内进行第一步骤和第二步骤中的次数较少的一方或双方。在第二循环中，优选在5次以上且10次以下的范围内进行第一步骤和第二步骤中的次数较少的一方或双方。
本发明的一个方式的金属氧化物的沉积方法也可以还包括将第三化合物供应到腔室内然后将氧化剂供应到腔室内的第三步骤。第三化合物是由上述通式(G1)至通式(G3)中的不同于第一化合物及第二化合物的通式表示的化合物。在第一循环和第二循环各自中，在进行杂质去除处理之前进行1次以上的第三步骤。
作为杂质去除处理优选进行等离子体处理。另外，作为杂质去除处理优选进行微波处理。另外，作为杂质去除处理优选以300℃以上且500℃以下进行热处理。优选在照射紫外光的同时进行杂质去除处理。
根据本发明的一个方式可以提供一种新颖的金属氧化物及其沉积方法。另外，根据本发明的一个方式可以提供一种微型晶体管。另外，根据本发明的一个方式可以提供一种通态电流大的晶体管。另外，根据本发明的一个方式可以提供一种电特性良好的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种上述半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书的记载抽出上述以外的效果。
附图说明
图1A至图1E是示出金属氧化物的沉积方法的一个例子的截面图；
图2A至图2D是示出金属氧化物的一个例子的截面图；
图3A至图3D是示出金属氧化物的一个例子的截面图；
图4A至图4C是示出金属氧化物的原子个数比的范围的一个例子的图；
图5A至图5D是示出金属氧化物的沉积方法的一个例子的截面图；
图6A至图6C是示出金属氧化物的沉积方法的一个例子的截面图；
图7是示出沉积装置的一个例子的俯视图；
图8A及图8B是示出沉积装置的一个例子的截面图；
图9A至图9C是示出沉积装置的一个例子的截面图；
图10A及图10B是示出金属氧化物的沉积方法的一个例子的图；
图11A及图11B是示出金属氧化物的沉积方法的一个例子的图；
图12是示出金属氧化物的沉积方法的一个例子的图；
图13A是说明IGZO的晶体结构的分类的图，图13B是说明CAAC-IGZO膜的XRD谱的图，图13C是说明CAAC-IGZO膜的纳米束电子衍射图案的图；
图14A及图14D是示出晶体管的结构例子的平面图，图14B及图14C是示出晶体管的结构例子的截面图；
图15A至图15F是示出晶体管的结构例子的截面图；
图16A及图16B是示出晶体管的结构例子的截面图；
图17A及图17D是示出晶体管的结构例子的平面图，图17B及图17C是示出晶体管的结构例子的截面图；
图18A至图18C是示出晶体管的结构例子的截面图；
图19A是示出晶体管的结构例子的平面图，图19B至图19D是示出晶体管的结构例子的截面图；
图20A及图20B是示出晶体管的结构例子的截面图；
图21A及图21B是示出晶体管的结构例子的截面图；
图22A是示出存储装置的结构例子的方框图，图22B是示出存储装置的结构例子的立体图；
图23A至图23I是示出存储装置的结构例子的电路图；
图24是示出存储装置的一个例子的截面图；
图25A及图25B是示出电子构件的一个例子的图；
图26A及图26B是示出电子设备的一个例子的图，图26C至图26E是示出大型计算机的一个例子的图；
图27是示出太空设备的一个例子的图；
图28是示出可用于数据中心的存储系统的一个例子的图。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，为了便于理解，有时附图中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明并不必然限于附图中公开的位置、尺寸及范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时不反映于附图中。
注意，在本说明书等中，为了方便起见，附加了“第一”、“第二”等序数词，而其并不限制构成要素的个数或构成要素的顺序(例如，工序顺序或叠层顺序)。此外，在本说明书中的某一部分对构成要素附加的序数词与在本说明书中的其他部分或权利要求书对该构成要素附加的序数词有时不一致。
另外，根据情况或状况，可以互相调换“膜”和“层”。例如，可以将“导电层”变换为“导电膜”。此外，可以将“绝缘膜”变换为“绝缘层”。
晶体管是半导体元件的一种，并且可以实现放大电流或电压的功能、控制导通或非导通的开关工作等。本说明书中的晶体管包括IGFET(Insulated Gate Field EffectTransistor：绝缘栅场效应晶体管)和薄膜晶体管(TFT：Thin Film Transistor)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏极区域或漏电极)与源极(源极端子、源极区域或源电极)之间具有形成沟道的区域(也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
此外，在采用不同极性的晶体管或者电路工作中的电流方向变化的情况等下，源极和漏极的功能有时相互调换。因此，在本说明书中，源极和漏极可以相互调换。
注意，半导体的杂质例如是指构成半导体的主要成分之外的元素。例如，浓度低于0.1atomic％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的增高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。具体而言，例如，有氢、锂、钠、硅、硼、磷、碳、氮等。此外，有时水也作为杂质起作用。此外，例如有时杂质的混入导致氧化物半导体中的氧空位(还记载为VO)的形成。
注意，在本说明书等中，氧氮化物是指在其组成中含氧量多于含氮量的材料。氮氧化物是指在其组成中含氮量多于含氧量的材料。
例如可以利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)或X射线光电子能谱法(XPS：X-ray Photoelectron Spectroscopy)分析出膜中的氢、氧、碳、氮等元素的含量。在目的元素的含有率高(例如为0.5atomic％以上或1atomic％以上)时，XPS很合适。另一方面，在目的元素的含有率低(例如为0.5atomic％以下或1atomic％以下)时，SIMS很合适。在比较元素含量时，更优选采用SIMS和XPS的双方分析技术进行复合分析。
注意，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。另外，可以将“导电体”换称为“导电膜”或“导电层”。另外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授收，就对其没有特别的限制。例如，“具有某种电作用的元件”除了电极或布线以外还包括晶体管等开关元件、电阻元件、线圈、电容元件、其他具有各种功能的元件等。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的源极和漏极之间的泄漏电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth(p沟道型晶体管中Vgs高于Vth)的状态。
在本说明书等中，顶面形状是指俯视时的形状，即从上方看的形状。
在本说明书等中，锥形形状是指构成要素的侧面的至少一部分相对于衬底面或被形成面倾斜地设置的形状。例如，优选具有倾斜的侧面和衬底面或被形成面所形成的角度(也被称为锥角)小于90°的区域。在此，构成要素的侧面、衬底面及被形成面不一定必须完全平坦，也可以是具有微小曲率的近似平面状或具有微细凹凸的近似平面状。
在本说明书等中，在有“A与B接触”的记载的情况下，A的至少一部分与B接触。因此，例如，可以换称为A包括与B接触的区域。
在本说明书等中，在有“A位于B上”的记载的情况下，A的至少一部分位于B上。因此，例如，可以换称为A包括位于B上的区域。
在本说明书等中，在有“A覆盖B”的记载的情况下，A的至少一部分覆盖B。因此，例如，可以换称为A包括覆盖B的区域。
在本说明书等中，在有“A与B重叠”的记载的情况下，A的至少一部分与B重叠。因此，例如，可以换称为A包括与B重叠的区域。
实施方式1
在本实施方式中，使用图1A至图17D说明本发明的一个方式的金属氧化物及其沉积方法。
根据构成金属氧化物的元素的种类、组合、组成等，可以将本发明的一个方式的金属氧化物用作半导体材料、绝缘材料和导电材料中的任意个。例如，可以将本发明的一个方式的金属氧化物用于晶体管的半导体层。有时将该金属氧化物称为氧化物半导体或氧化物。
在本发明的一个方式的金属氧化物的沉积方法中使用ALD(Atomic LayerDeposition：原子层沉积)法，因此可以均匀地形成厚度极小的膜。因此，适合于构成微型晶体管的金属氧化物的沉积。
在本发明的一个方式的金属氧化物的沉积方法中，优选使用有机前驱体。在使用有机前驱体的情况下，沉积温度可以比无机前驱体低。在此，有机前驱体是指作为构成元素包含碳的前驱体，无机前驱体是指作为构成元素不包含碳的前驱体。
另一方面，在使用有机前驱体沉积的金属氧化物中，膜中的杂质浓度(例如，氢浓度、碳浓度和氮浓度中的至少一个)有可能增高。另外，即使沉积后对金属氧化物进行热处理，有时也难以充分去除膜中的杂质。
于是，在本发明的一个方式的金属氧化物的沉积方法中，使用分解温度高的前驱体，在以高温对衬底进行加热的同时进行沉积。通过使用分解温度高的前驱体，可以增高沉积工序中的衬底温度，因此可以沉积杂质少的膜。由此，可以抑制前驱体等的原料所包含的氢混入金属氧化物中。另外，还可以抑制前驱体等的原料所包含的碳及氮等混入金属氧化物中。因此，可以降低金属氧化物中的杂质浓度。另外，可以沉积结晶性高的金属氧化物。另一方面，不需要增高晶体管或半导体装置的制造工序中的最高温度的高温处理(例如，超过700℃的处理)，因此可以形成杂质含量少的金属氧化物而生产率不下降。
另外，在本发明的一个方式的金属氧化物的沉积方法中，在沉积中在含氧气氛下间歇地进行杂质去除处理。通过在沉积中进行杂质去除处理，与沉积后进行杂质去除处理的情况相比，可以更确实地去除膜中的杂质。由此，可以抑制前驱体等的原料所包含的氢残留在金属氧化物中。另外，还可以抑制前驱体等的原料所包含的碳及氮等残留在金属氧化物中。因此，可以降低金属氧化物中的杂质浓度。另外，可以提高金属氧化物的结晶性。
由此，通过利用本发明的一个方式的金属氧化物的沉积方法，可以形成用于微型晶体管的半导体层的杂质含量少的金属氧化物。另外，通过利用本发明的一个方式的金属氧化物的沉积方法，可以形成用于微型晶体管的半导体层的结晶性高的金属氧化物。由此，可以实现微型且电特性良好的晶体管。另外，可以实现微型且可靠性高的晶体管。尤其是，优选形成CAAC结构的金属氧化物。
注意，在本发明的一个方式的金属氧化物的沉积方法中也可以使用无机前驱体。例如，也可以使用有机前驱体和无机前驱体的双方。在本发明的一个方式的金属氧化物的沉积方法中，即使使用无机前驱体，也可以通过在衬底加热同时的沉积以及杂质去除处理中的一方或双方，抑制来源于原料的杂质残留在金属氧化物中。
具体而言，本发明的一个方式是一种金属氧化物的沉积方法，包括如下步骤：将第一化合物供应到腔室内然后将氧化剂供应到腔室内的第一步骤；以及将第二化合物供应到腔室内然后将氧化剂供应到腔室内的第二步骤，并且，可以还包括将第三化合物供应到腔室内然后将氧化剂供应到腔室内的第三步骤。
在本发明的一个方式的金属氧化物的沉积方法中，在第一步骤、第二步骤和第三步骤各自中，优选将配置在腔室内的衬底加热至300℃以上且500℃以下，更优选加热至400℃以上且450℃以下。另外，衬底加热温度优选比第一化合物和第二化合物的分解温度低。并且，当使用第三化合物时，衬底温度优选比第三化合物的分解温度低。
在本发明的一个方式的金属氧化物的沉积方法中，优选在分别进行1次以上的第一步骤和第二步骤之后，在含氧气氛下进行杂质去除处理。杂质去除处理是使金属氧化物中的杂质从膜中脱离的处理。在杂质去除处理中，优选使金属氧化物中的氢、碳及氮等从膜中脱离。另外，在杂质去除处理中，优选将氧供应到金属氧化物中。由此，可以降低金属氧化物中的氧空位(VO)及杂质。通过使用氧空位(VO)及杂质得到降低的金属氧化物，可以提高晶体管的电特性及可靠性。
作为杂质去除处理，例如可以举出等离子体处理、微波处理以及热处理。
当进行等离子体处理或微波处理时，优选将衬底温度设定为室温(例如25℃)以上、100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。另外，热处理的温度优选为100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。
尤其是，通过将杂质去除处理中的温度设定为晶体管或半导体装置的制造工序中的最高温度以下的温度，可以减少金属氧化物的杂质含量而生产率不下降，所以是优选的。例如，通过将使用本发明的一个方式的金属氧化物的晶体管或半导体装置的制造中的最高温度设定为500℃以下，优选为450℃以下，可以提高晶体管或半导体装置的生产率。
另外，杂质去除处理优选以低于第一化合物和第二化合物的分解温度的温度进行。并且，当使用第三化合物时，优选以低于第三化合物的分解温度的温度进行。另外，杂质去除处理也可以以高于500℃的温度(例如，高于500℃且为700℃以下)进行。
杂质去除处理也可以在照射光(例如，紫外光)的同时进行。由此，可以促进杂质脱离。作为光源，可以举出激光器、汞灯等。例如，通过光激发产生氧自由基，使其与氢、碳或氮等反应，由此可以降低膜中的杂质并促进晶化。与没有照射光的情况相比，在照射光的情况下有时即使降低加热温度也容易去除杂质。
另外，也可以在沉积中照射光。例如，在第一步骤中，在将第一化合物供应到腔室内的情况和将氧化剂供应到腔室内的情况中的一方或双方下，也可以将光照射到金属氧化物的被形成面。第二步骤及第三步骤也同样。
优选的是，作为第一循环，分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理，多次反复该第一循环。
或者，优选的是，以分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，以按不同于第一循环的顺序分别进行1次以上的第一步骤和第二步骤然后在含氧气氛下进行杂质去除处理为第二循环，多次反复交替第一循环和第二循环。
例如，在第一循环和第二循环各自中，优选每在5次以上且10次以下的范围内进行第一步骤和第二步骤中的次数较少的一方或双方时进行杂质去除处理。
只在沉积金属氧化物之后进行杂质去除处理，有时不能充分去除杂质。通过在沉积中间歇地(间隔地)导入杂质去除处理，可以充分去除金属氧化物中的杂质。
可以将第一化合物、第二化合物以及第三化合物都称为前驱体。第一化合物是由通式(G1)至通式(G3)中的任一个表示的化合物，第二化合物是由通式(G1)至通式(G3)中的不同于第一化合物的通式表示的化合物，第三化合物是由通式(G1)至通式(G3)中的不同于第一化合物及第二化合物的通式表示的化合物。
就是说，作为第一化合物及第二化合物的组合有如下三种：由通式(G1)表示的化合物和通式(G2)表示的化合物；由通式(G1)表示的化合物和由通式(G3)表示的化合物；以及由通式(G2)表示的化合物和由通式(G3)表示的化合物。
另外，在第一化合物、第二化合物和第三化合物中，任一个是由通式(G1)表示的化合物，其他一个是由通式(G2)表示的化合物，剩下一个是由通式(G3)表示的化合物。
[化学式2]
在通式(G1)至通式(G3)中，M表示镓(Ga)、铝(Al)或锡(Sn)，R1至R3分别独立地表示氢(包括氘)、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且成环的元素为选自碳、硫、氧、硼和磷中的多种的杂芳基，m表示1以上且3以下的整数，n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，k表示1或2。当m为2以上时，多个R1可以相同，可以不同，也可以彼此键合而形成环。当n为2以上时，多个R2可以相同，可以不同，也可以彼此键合而形成环。当k为2时，多个R3可以相同，可以不同，也可以彼此键合而形成环。In和R1的键合、M和R2的键合、Zn和R3的键合、多个R1的键合、多个R2的键合以及多个R3的键合都是单键、双键和三键中的任意键合。
在通式(G1)至通式(G3)中，m、n和k中的至少一个优选为2以上。当m为2时，两个R1优选互不相同。当m为3时，至少一个R1优选与其他R1不同。当n为2时，两个R2优选互不相同。当n为3以上时，至少一个R2优选与其他R2不同。当k为2时，两个R3优选互不相同。
在两个R1互不相同的情况以及多个R1中的至少一个与其他的不同的情况下，沉积中产生在腔室内的来源于R1的气体，具体而言，R1和金属的键合断裂而质子化的化合物的气体为多种，被从腔室内高效地排出，因此可以提高所沉积的膜的纯度，所以是优选的。另外，可以防止在腔室内前驱体因加热而分解，所以是优选的。R2及R3也同样。
另外，在通式(G1)至通式(G3)中，R1至R3优选分别独立地表示氢(包括氘)、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为3以上且20以下的乙酰丙酮基、取代或未取代的苯基、取代或未取代的呋喃基、取代或未取代的噻吩基。
作为碳原子数为1以上且8以下的烷基，例如可以举出甲基、乙基、丙基、异丙基、丁基、仲丁基、异丁基、叔丁基、戊基、异戊基、仲戊基、叔戊基、新戊基、己基、异己基、庚基、辛基、3-甲基戊基、2-甲基戊基、2-乙基丁基、1，2-二甲基丁基以及2，3-二甲基丁基。
作为碳原子数为2以上且8以下的烯基，例如可以举出乙烯基、1-丙烯基、烯丙基、1-丁烯基、2-丁烯基、3-丁烯基、仲丁烯基、异丁烯基、1-戊烯基、2-戊烯基、3-戊烯基、4-戊烯基、异戊烯基、1-己烯基、2-己烯基、3-己烯基、4-己烯基、5-己烯基、1-庚烯基、2-庚烯基、3-庚烯基、4-庚烯基、5-庚烯基、6-庚烯基、1-辛烯基、2-辛烯基、3-辛烯基、4-辛烯基、5-辛烯基、6-辛烯基以及7-辛烯基。
作为碳原子数为2以上且8以下的炔基，例如可以举出乙炔基、1-丙炔基、2-丙炔基、1-丁炔基、2-丁炔基、3-丁炔基、仲丁炔基、异丁炔基、1-戊炔基、2-戊炔基、3-戊炔基、4-戊炔基、异戊炔基、1-己炔基、2-己炔基、3-己炔基、4-己炔基、5-己炔基、1-庚炔基、2-庚炔基、3-庚炔基、4-庚炔基、5-庚炔基、6-庚炔基、1-辛炔基、2-辛炔基、3-辛炔基、4-辛炔基、5-辛炔基、6-辛炔基以及7-辛炔基。
作为碳原子数为3以上且10以下的环烷基，例如可以举出环丙基、环丁基、环戊基、环己基、1-甲基环己基、环庚基、1-金刚烷基以及2-金刚烷基。
作为碳原子数为3以上且10以下的环烯基，例如可以举出1-环丙烯基、3-环丙烯基、1-环丁烯基、3-环丁烯基、1-环戊烯基、3-环戊烯基、4-环戊烯基、1-环己烯基、3-环己烯基、4-环己烯基、1-甲基-2-环己烯基、1-甲基-3-环己烯基、1-甲基-4-环己烯基、1-甲基-5-环己烯基、1-环庚烯基、3-环庚烯基、4-环庚烯基以及5-环庚烯基。
作为碳原子数为3以上且10以下的环炔基，例如可以举出环丙炔基、环丁炔基、3-环戊炔基、4-环戊炔基、3-环己炔基、4-环己炔基、3-环庚炔基、4-环庚炔基以及5-环庚炔基。
作为碳原子数为1以上且6以下的烷氧基，例如可以举出甲氧基、乙氧基、丙氧基、异丙氧基、叔丁氧基、仲丁氧基、异丁氧基、戊氧基、辛氧基、烯丙氧基、环己氧基、苯氧基以及苄氧基。
作为碳原子数为1以上且6以下的烷硫基，例如可以举出甲硫基、乙硫基。
作为碳原子数为6以上且30以下的芳基，例如可以举出苯基、联苯基、萘基、芴基以及菲基。芳基优选沉积后没有残留在膜中。当芳基和金属的键合断裂时，在质子键合到断裂的键合的化合物的沸点较低的情况下，化合物更容易从腔室内被排出而不容易残留在膜中，所以是优选的。在上述芳基的具体例子中，尤其优选使用苯基，因为其分子量最小且沸点低。具体而言，在苯基和金属的键合断裂且质子键合时，得到苯。苯在大气压下的沸点为78℃，在腔室内作为气体存在所以容易被排出。
作为碳原子数为2以上且30以下且成环的元素为选自碳、硫、氧、硼和磷中的多种的杂芳基，例如可以举出呋喃基、苯并呋喃基、二苯并呋喃基、噻吩基、苯并噻吩基、二苯并噻吩基以及具有香豆素骨架的取代基。杂芳基优选沉积后没有残留在膜中。当杂芳基和金属的键合断裂时，在质子键合到断裂的键合的化合物的沸点较低的情况下，化合物更容易从腔室内被排出而不容易残留在膜中，所以是优选的。在上述杂芳基的具体例子中，尤其优选使用呋喃基或噻吩基，因为其分子量最小且沸点低。
当上述的烷基、烯基、炔基、环烷基、环烯基、环炔基、烷氧基、烷硫基、1，3-丙烷二醛基、磷烷基、芳基以及杂芳基具有取代基时，作为该取代基可以举出锡、铝、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、碳原子数为1以上且4以下的烷基、碳原子数为2以上且4以下的烯基、碳原子数为2以上且4以下的炔基、碳原子数为3以上且10以下的环烷基、碳原子数为3以上且6以下的环烯基、碳原子数为3以上且6以下的环炔基、碳原子数为1以上且4以下的烷氧基、碳原子数为1以上且4以下的烷硫基、1，3-丙烷二醛基、碳原子数为6以上且13以下的芳基以及碳原子数为2以上且13以下且成环的元素为选自碳、硫、氧、硼和磷中的多种的杂芳基。它们的具体例子是如上说明的。另外，多个取代基也可以彼此键合而形成环。该键合是单键、双键以及三键中的任意键合。
作为由通式(G2)表示的化合物，例如可以举出由通式(G4)至通式(G6)表示的化合物。
[化学式3]
在通式(G4)至通式(G6)中，R2表示氢(包括氘)、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且成环的元素为选自碳、硫、氧、硼和磷中的多种的杂芳基，p表示1以上且3以下的整数，q表示1以上且3以下的整数，r表示1以上且4以下的整数。当通式(G4)中的p为2以上时，多个R2可以相同，可以不同，也可以彼此键合而形成环。当通式(G5)中的q为2以上时，多个R2可以相同，可以不同，也可以彼此键合而形成环。当通式(G6)中的r为2以上时，多个R2可以相同，可以不同，也可以彼此键合而形成环。多个R2的键合、Ga和R2的键合、Al和R2的键合以及Sn和R2的键合分别是单键、双键和三键中的任意键合。
由通式(G1)至通式(G3)表示的化合物不包含氮。与构成金属氧化物的元素的一个例子的镓等同样，氮为三价，因此有时非意图性地混入金属氧化物中。当将不包含氮的化合物用作前驱体而进行金属氧化物的沉积时，可以抑制氮非意图性地混入金属氧化物中。由此，可以降低金属氧化物中的杂质浓度。
在由通式(G1)至通式(G3)表示的化合物中，优选使用常温常压(例如，25℃且一个大气压)下为液体的化合物。或者，在由通式(G1)至通式(G3)表示的化合物中，优选使用常温常压下为固体的化合物。与常温常压下为液体或气体的化合物相比，常温常压下为液体或固体的化合物的处理更容易，所以是优选的。
在本发明的一个方式的金属氧化物的沉积方法中，优选使用高纯度材料。例如，在由通式(G1)至通式(G3)表示的化合物中，构成该化合物的金属元素(In、Ga、Zn、Al或Sn)的纯度优选为3N(99.9％)以上，更优选为4N(99.99％)以上，进一步优选为5N(99.999％)以上，还进一步优选为6N(99.9999％)以上。通过使用高纯度材料可以减少金属氧化物中的杂质。
作为由上述通式(G1)表示的化合物的具体例子，可以举出由结构式(101)至结构式(197)表示的化合物。另外，作为由上述通式(G2)表示的化合物的具体例子，可以举出由结构式(201)至结构式(297)、结构式(301)至结构式(411)、结构式(501)至结构式(771)表示的化合物。另外，作为由上述通式(G3)表示的化合物的具体例子，可以举出由结构式(801)至结构式(864)表示的化合物。注意，本发明不局限于此。
[化学式4]
[化学式5]
[化学式6]
[化学式7]
[化学式8]
[化学式9]
[化学式10]
[化学式11]
[化学式12]
[化学式13]
[化学式14]
[化学式15]
[化学式16]
[化学式17]
[化学式18]
[化学式19]
[化学式20]
[化学式21]
[化学式22]
[化学式23]
[化学式24]
[化学式25]
[化学式26]
[化学式27]
[化学式28]
[化学式29]
[化学式30]
[化学式31]
[化学式32]
[化学式33]
[化学式34]
<金属氧化物>
金属氧化物有时具有晶格缺陷。作为晶格缺陷，有原子空位、奇异原子等点缺陷、位错等线缺陷、晶界等面缺陷以及空隙等体缺陷。另外，作为晶格缺陷的生成原因，有构成元素的原子个数的比例偏离(构成原子的过或不足)及杂质等。
当将金属氧化物用于晶体管的半导体层时，金属氧化物中的晶格缺陷会导致载流子的生成或俘获等。因此，当将晶格缺陷较多的金属氧化物用于晶体管的半导体层时，该晶体管的电特性有可能不稳定。因此，用于晶体管的半导体层的金属氧化物中的晶格缺陷优选少。
在使用金属氧化物的晶体管中，尤其是，如果在金属氧化物的沟道形成区域中存在氧空位(VO)及杂质，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)而可能会生成成为载流子的电子。因此，当在金属氧化物的沟道形成区域中包含氧空位时，晶体管会具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在金属氧化物的沟道形成区域中，优选尽量减少氧空位及杂质。换言之，优选的是，金属氧化物的沟道形成区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
容易存在于金属氧化物中的晶格缺陷的种类及晶格缺陷的存在量根据金属氧化物的结构或金属氧化物的沉积方法等而不同。
金属氧化物的结构被分为单晶结构与其他结构(非单晶结构)。作为非单晶结构，例如有CAAC结构、多晶(polycrystalline)结构、nc结构、amorphous-like(a-like)结构及非晶结构等。a-like结构具有介于nc结构和非晶结构之间的结构。注意，将在后面说明晶体结构的分类。
另外，在具有a-like结构的金属氧化物及具有非晶结构的金属氧化物中存在空洞或低密度区域。换言之，具有a-like结构的金属氧化物及具有非晶结构的金属氧化物的结晶性比具有nc结构的金属氧化物及具有CAAC结构的金属氧化物低。另外，具有a-like结构的金属氧化物中的氢浓度比具有nc结构的金属氧化物及具有CAAC结构的金属氧化物高。因此，在具有a-like结构的金属氧化物及具有非晶结构的金属氧化物中容易生成晶格缺陷。
因此，优选将结晶性高的金属氧化物用于晶体管的半导体层。例如，优选使用具有CAAC结构的金属氧化物或单晶结构的金属氧化物。通过将该金属氧化物用于晶体管，可以实现一种具有良好的电特性的晶体管。另外，可以实现一种可靠性高的晶体管。
另外，晶体管的沟道形成区域优选使用增高该晶体管的通态电流的金属氧化物。为了增高该晶体管的通态电流，增高用于该晶体管的金属氧化物的迁移率即可。为了增高金属氧化物的迁移率，需要提高载流子(n沟道型晶体管时为电子)的传输或者减少给载流子的传输带来影响的散射因素。载流子经过沟道形成区域从源极流至漏极。因此，通过设置载流子在沟道长度方向上容易流过的沟道形成区域，可以增高晶体管的通态电流。
在此，优选作为具有沟道形成区域的金属氧化物采用结晶性高的金属氧化物。再者，该结晶优选具有层叠有多个层(例如，第一层、第二层和第三层)的晶体结构。换言之，该结晶具有层状晶体结构(也称为层状结晶、层状结构)。此时，该结晶的c轴方向为层叠有多个层的方向。具有该结晶的金属氧化物例如包括单晶氧化物半导体、CAAC-OS(c-axisaligned crystalline oxide semiconductor)等。
另外，上述结晶的c轴优选在金属氧化物的被形成面或膜表面的法线方向上取向。由此，多个层以平行或大致平行于金属氧化物的被形成面或膜表面的方式配置。就是说多个层延伸在沟道长度方向上。
例如，上述三层的层状晶体结构具有如下结构。第一层具有该第一层所包含的金属存在于中心的氧八面体的原子配位结构。第二层具有该第二层所包含的金属存在于中心的氧三角双锥形或四面体的原子配位结构。第三层具有该第三层所包含的金属存在于中心的氧三角双锥形或四面体的原子配位结构。
作为上述结晶的晶体结构，例如有YbFe2O4型结构、Yb2Fe3O7型结构、它们的变形结构等。
再者，优选的是，第一层至第三层都由一个金属元素或具有相同化合价的多个金属元素、以及氧构成。优选的是，构成第一层的一个或多个金属元素的化合价与构成第二层的一个或多个金属元素的化合价相同。另外，第一层及第二层也可以包含相同金属元素。另外，优选的是，构成第一层的一个或多个金属元素的化合价与构成第三层的一个或多个金属元素的化合价不同。
通过采用上述结构，可以提高金属氧化物的结晶性而提高该金属氧化物的迁移率。由此，通过将该金属氧化物用于晶体管的沟道形成区域，晶体管的通态电流增高，而可以提高该晶体管的电特性。
本发明的一个方式的金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，优选除了上述之外还包含至少一种具有与铟或锌相同的化合价的金属元素。该金属元素例如为镓、铝、锡等。另外，也可以包含选自钇、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钙、钴等中的一种或多种。
在此考虑金属氧化物为包含铟(In)、元素M及锌(Zn)的In-M-Zn氧化物的情况。注意，元素M为铝、镓或锡等。可用作元素M的其他元素为钇、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钙、钴等。注意，作为元素M有时也可以组合上述元素中的多种。
作为本发明的一个方式的金属氧化物，例如可以举出铟锌氧化物(In-Zn氧化物)、铟锡氧化物(In-Sn氧化物)、铟镓氧化物(In-Ga氧化物)、铟镓铝氧化物(In-Ga-Al氧化物)、铟镓锡氧化物(In-Ga-Sn氧化物)、镓锌氧化物(Ga-Zn氧化物、还记为GZO)、铝锌氧化物(Al-Zn氧化物)、铟铝锌氧化物(In-Al-Zn氧化物、还记为IAZO)、铟锡锌氧化物(In-Sn-Zn氧化物、还记为ITZO(注册商标))、铟镓锌氧化物(In-Ga-Zn氧化物、还记为IGZO)、铟镓锡锌氧化物(In-Ga-Sn-Zn氧化物、还记为IGZTO)、铟镓铝锌氧化物(In-Ga-Al-Zn氧化物、还记为IGAZO、IGZAO或IAGZO)。
在本实施方式中，有时以In-Ga-Zn氧化物为金属氧化物的例子而进行说明。
为了形成上述具有层状晶体结构的金属氧化物，优选一层一层沉积原子。在本发明的一个方式的金属氧化物的沉积方法中利用ALD法，因此容易形成具有上述层状晶体结构的金属氧化物。
作为ALD法可以举出只利用热能使前驱体及反应物起反应的热ALD(Thermal ALD)法、使用收到等离子体激发的反应物的等离子体ALD(PEALD：Plasma Enhanced ALD)法等。
ALD法可以一层一层沉积原子，从而具有能够沉积得极薄、能够对纵横比高的结构进行沉积、能够以针孔等缺陷少的方式进行沉积、能够进行覆盖性高的沉积及在低温下能够进行沉积等的效果。因为利用等离子体，可以在更低的温度下进行沉积，所以PEALD法有时是优选的。ALD法中使用的前驱体有时包含碳或氯等元素。因此，利用ALD法形成的膜有时与利用其他的沉积方法形成的膜相比包含更多的碳或氯等元素。另外，上述元素的定量可以利用XPS或SIMS进行。注意，在本发明的一个方式的金属氧化物的沉积方法中利用ALD法，因为采用沉积时的衬底温度高的条件和进行杂质去除处理中的一方或双方，所以与不采用这些条件而利用ALD法的情况相比，膜中的碳量及氯量有时少。
不同于从靶材等中被释放的粒子沉积的沉积方法，ALD法是因被处理物表面的反应而形成膜的沉积方法。因此，ALD法是不易受被处理物的形状的影响而具有高台阶覆盖性的沉积方法。尤其是，ALD法具有高台阶覆盖性和良好的厚度均匀性，所以适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的沉积速率比较慢，所以有时优选与CVD法等沉积速率快的其他沉积方法组合而使用。
ALD法可以根据源气体的引入量控制所得到的膜的组成。例如，在ALD法中，通过调节源气体的引入量、引入次数(也称为脉冲次数)以及一个脉冲需要的时间(也称为脉冲时间)等，可以沉积任意组成的膜。此外，例如，当利用ALD法时，可以通过在进行沉积的同时改变源气体来沉积其组成连续变化的膜。当在改变源气体的同时进行沉积时，因为不需要传送及调整压力所需的时间，所以与使用多个沉积室进行沉积的情况相比可以缩短沉积时间。因此，有时可以提高半导体装置的生产率。
<包含金属氧化物的晶体管>
接着，说明将金属氧化物(氧化物半导体)用于晶体管的情况。下面，将氧化物半导体用于半导体层的晶体管被称为OS晶体管，将硅用于活性层的晶体管被称为Si晶体管。
通过将本发明的一个方式的金属氧化物(氧化物半导体)用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。此外，可以实现微型化或高集成化的晶体管。例如，可以制造沟道长度为2nm以上且30nm以下的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域的载流子浓度为1×1018cm-3以下，优选为1×1017cm-3以下，更优选为1×1015cm-3以下，进一步优选为1×1013cm-3以下，还优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质可以举出氢、碳、氮等。注意，氧化物半导体中的杂质例如是指构成氧化物半导体的主要成分之外的元素。例如，浓度低于0.1atomic％的元素可以说是杂质。
另外，氧化物半导体的带隙优选比硅的带隙(典型的是1.1eV)大，优选为2eV以上，更优选为2.5eV以上，进一步优选为3.0eV以上。通过使用具有比硅大的带隙的氧化物半导体，可以减少晶体管的关态电流(也称为Ioff)。
例如，在Si晶体管中，随着晶体管的微型化发展，出现短沟道效应(Short ChannelEffect：也称为SCE)。因此，Si晶体管的微型化很困难。作为出现短沟道效应的原因之一可以举出硅的带隙较小。另一方面，在OS晶体管中，使用作为带隙大的半导体材料的氧化物半导体，因此可以抑制短沟道效应。换言之，OS晶体管是没有短沟道效应或短沟道效应极少的晶体管。
短沟道效应是指随着晶体管的微型化(沟道长度的缩小)出现的电特性的下降。作为短沟道效应的具体例子，有阈值电压的降低、亚阈值摆幅值(有时记为S值)的增大、泄漏电流的增大等。在此，S值是指：以固定的漏极电压使漏极电流的值变化一个位数的亚阈值区域中的栅极电压的变化量。
作为对短沟道效应的耐性的指标，广泛地使用特征长度(CharacteristicLength)。特征长度是指沟道形成区域的势的弯曲性指标。特征长度越小，势越急剧上升，因此可以说抗短沟道效应能力高。
OS晶体管为积累型晶体管，Si晶体管为反型晶体管。因此，与Si晶体管相比，OS晶体管中的源极区域-沟道形成区域间的特征长度及漏极区域-沟道形成区域间的特征长度小。因此，OS晶体管的抗短沟道效应能力比Si晶体管高。就是说，当想要制造沟道长度小的晶体管时，OS晶体管比Si晶体管更合适。
即使在将氧化物半导体的载流子浓度降低到沟道形成区域被i型化或实质上被i型化的情况下，在短沟道晶体管中由于Conduction-Band-Lowering(CBL，导带降低)效应而沟道形成区域的导带底也变低，因此源极区域或漏极区域与沟道形成区域之间的导带底的能量差有可能减小到0.1eV以上且0.2eV以下。由此，可以将OS晶体管看作具有n+/n-/n+的积累型无结晶体管结构或n+/n-/n+的积累型non-junction晶体管结构，其中沟道形成区域为n-型区域，源极区域及漏极区为n+型区域。
当作为OS晶体管采用上述结构时，即便使半导体装置微型化或高集成化也可以实现良好的电特性。例如，即使OS晶体管的栅极长度为20nm以下、15nm以下、10nm以下、7nm以下或6nm以下且1nm以上、3nm以上或5nm以上，也可以得到良好的电特性。另一方面，在Si晶体管中，因为出现短沟道效应所以有时难以具有20nm以下或15nm以下的栅极长度。因此，与Si晶体管相比，OS晶体管更适合用作沟道长度小的晶体管。栅极长度是晶体管工作时载流子移动沟道形成区域内部的方向上的栅电极的长度。
此外，通过使OS晶体管微型化可以提高晶体管的高频特性。具体而言，可以提高晶体管的截止频率。当OS晶体管的栅极长度在于上述范围内时，例如在室温环境下，晶体管的截止频率可以为50GHz以上，优选为100GHz以上，更优选为150GHz以上。
如以上的说明那样，OS晶体管具有比Si晶体管优异的效果，诸如关态电流小以及可以制造沟道长度小的晶体管。
<金属氧化物中的杂质>
在此，说明金属氧化物(氧化物半导体)中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷态。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的碳浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为3×1019atoms/cm3以下，进一步优选为1×1019atoms/cm3以下，还优选为3×1018atoms/cm3以下，更进一步优选为1×1018atoms/cm3以下。另外，将利用SIMS测得的氧化物半导体的沟道形成区域中的硅浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为3×1019atoms/cm3以下，进一步优选为1×1019atoms/cm3以下，还优选为3×1018atoms/cm3以下，更进一步优选为1×1018atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，使载流子浓度增高，而容易被n型化。其结果是，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者，在氧化物半导体包含氮时，有时形成陷阱态。其结果是，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为1×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下，还进一步优选为1×1018atoms/cm3以下，更进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，还优选低于1×1018atoms/cm3。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
<沉积方法>
接着，说明本发明的一个方式的金属氧化物的沉积方法。以下，说明采用利用ALD法的沉积装置(以下，也称为ALD装置)沉积金属氧化物的方法。
在利用ALD法的沉积装置中，将用来反应的第一源气体(有时被称为前体、前驱体、金属前驱体)和第二源气体(有时被称为反应剂、反应物、氧化剂、非金属前驱体)交替引入腔室内，并反复进行这种源气体的引入，由此进行沉积。注意，例如，可以通过切换各开关阀(有时被称为高速阀)来切换引入的源气体。另外，在引入源气体时，将氮(N2)、氩(Ar)或氦(He)等惰性气体用作载气，将它们与源气体一起引入腔室内。通过使用载气，即使源气体的挥发性或蒸气压低也可以抑制源气体吸附于管道及阀的内部，由此可以将源气体引入腔室内。此外，所形成的膜的均匀性也得到提高，所以是优选的。
使用图1A至图1E说明利用ALD法沉积上述三层的层状晶体结构的金属氧化物的方法的一个例子。
首先，如图1A所示，作为第一步骤，将前驱体11a引入腔室内且使前驱体11a吸附于衬底10的表面。
作为前驱体11a，使用由上述通式(G1)至通式(G3)表示的化合物中的任意个。
在此，如图1A所示，由于前驱体11a吸附于衬底10的表面，表面化学反应的自停止机构起作用，在衬底10上的前驱体11a的层上不再吸附前驱体11a。注意，还将使表面化学反应的自停止机构起作用的衬底温度的适当范围称为ALD窗(ALD-Window)。ALD窗根据前驱体的温度特性、蒸气压、分解温度等决定。
接着，作为第二步骤，将惰性气体(例如，氩、氦或氮)引入腔室内来将剩余的前驱体11a及反应生成物等从腔室内排出去。第二步骤还被称为吹扫。
在第二步骤中，也可以通过真空排气将剩余的前驱体及反应生成物等从腔室内排出去代替将惰性气体引入腔室内。注意，在本说明书等中，真空排气意味着以至少低于大气压的压力(减压状态)进行排气。
接着，作为第三步骤，如图1B所示，将反应物12a(例如，氧化剂)引入腔室内，使其与吸附于衬底10的表面的前驱体11a起反应，以构成前驱体11a的金属元素吸附于衬底10的状态使前驱体11a中的成分的一部分脱离。由此，前驱体11a的一部分被氧化而成的氧化物13a的层形成在衬底10的表面上。
作为氧化剂，可以举出臭氧(O3)、氧(O2)、水(H2O)及它们的等离子体、自由基、离子等。
当进行等离子体ALD法时，也可以作为氧化剂继续提供氧而在第三步骤中产生等离子体。由此，在第三步骤中，氧等离子体被产生且被用作反应物12a。此时，在第三以外的步骤中，使用不与被加热至上述温度的氧起反应的前驱体11a即可。
接着，作为第四步骤，通过引入惰性气体或进行真空排气，将剩余的反应物12a及反应生成物等从腔室内排出去。
接着，如图1C所示，引入包含不同于前驱体11a的金属元素的前驱体11b，进行与第一步骤同样的工序，使前驱体11b吸附于氧化物13a的层的表面。
作为前驱体11b，使用上述由通式(G1)至通式(G3)表示的化合物中的包含不同于前驱体11a的金属元素的化合物。
在此，如图1C所示，由于前驱体11b吸附于氧化物13a的层，表面化学反应的自停止机构起作用，在衬底10上的前驱体11b的层上不再吸附前驱体11b。
接着，与第二步骤同样，通过引入惰性气体或进行真空排气，将剩余的前驱体11b及反应生成物等从腔室内排出去。
接着，如图1D所示，将反应物12b引入腔室内，进行与第三步骤同样的工序。由此，前驱体11b的一部分被氧化而成的氧化物13b的层形成在氧化物13a的层上。
反应物12b既可以是与反应物12a相同的材料，又可以是不同的材料。
接着，与第四步骤同样，通过引入惰性气体或进行真空排气，将剩余的反应物12b及反应生成物等从腔室内排出去。
并且，通过同样地进行第一步骤至第四步骤，在氧化物13b的层上形成氧化物13c的层。在形成氧化物13c的层时，使用上述由通式(G1)至通式(G3)表示的化合物中的包含不同于前驱体11a及前驱体11b的金属元素的化合物作为前驱体。反应物既可以是与反应物12a和反应物12b中的一方或双方相同的材料，又可以是与反应物12a和反应物12b的双方不同的材料。
如此，通过反复进行形成氧化物13a至氧化物13c的工序，可以形成具有氧化物13a至氧化物13c的叠层结构14反复的层状晶体结构的金属氧化物(图1E)。就是说，可以以第一步骤至第四步骤为一组形成氧化物的层，通过反复进行该组，可以形成层叠有多个氧化物的层的层状晶体结构。
在形成具有层状晶体结构的金属氧化物，尤其是形成CAAC结构的金属氧化物时，优选在加热衬底的同时进行图1A至图1E所示的工序。优选将衬底温度设定为300℃以上且500℃以下，更优选设定为400℃以上且450℃以下。另外，衬底温度优选为比任何所使用的前驱体的分解温度都低的温度。由此，在利用ALD法的沉积中，可以在所使用的多种前驱体都不会分解的状态下使它们吸附于对象物(例如，衬底)。
通过在这样的温度范围内加热衬底的同时进行上述沉积，在第一步骤至第四步骤的每一个中，可以从金属氧化物中去除包含在前驱体或反应物等中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO。此外，例如可以将金属氧化物中的氢释放为H2O。并且，在上述杂质的去除的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是CAAC结构的金属氧化物。
注意，在图1A中，例示出使前驱体11a吸附于衬底10的结构，但是不局限于此。例如，也可以在衬底10上设置绝缘膜(包含氧、氮、硅、铝、铪等中的一种或多种的绝缘膜)或导电膜(包含钨、钽、钼、锆、铝、钛等中的一种或多种的导电膜)等，使前驱体11a吸附。或者，也可以使前驱体11a吸附于衬底10的利用绝缘膜及导电膜等形成的结构物上。
为了在上述温度范围内加热衬底的同时进行沉积，用于上述沉积的前驱体的分解温度优选不过低。另一方面，当分解温度过高时，很难处理前驱体而沉积时的衬底温度需要非常高，所以不是优选的。例如，前驱体的分解温度优选高于300℃且为700℃以下，更优选为350℃以上且650℃以下，进一步优选为400℃以上且600℃以下。
无机前驱体中的氢及碳等杂质少，所以可以抑制沉积的金属氧化物中的杂质浓度增加。另一方面，有无机前驱体的分解温度比有机前驱体高的趋势。
于是，在本发明的一个方式的金属氧化物的沉积方法中，使用其分解温度在上述范围内的有机前驱体，在加热衬底的同时进行沉积、进行杂质去除处理等，由此抑制沉积的金属氧化物中的杂质浓度增加。
对进行杂质去除处理的频率没有特别的限制。在频率较高时更容易去除杂质，所以是优选的，但是生产率有可能下降。在频率较低时可以缩短金属氧化物的沉积工序时间，所以是优选的，但是有可能不能充分去除杂质。例如，优选的是，反复进行形成氧化物13a至氧化物13c的工序，每形成多个氧化物的层时进行杂质去除处理。例如，也可以每形成氧化物13a至氧化物13c中的任一层时进行杂质去除处理，但是优选每形成多个氧化物的层或者每形成多个叠层结构14时进行杂质去除处理，这是因为可以简化工序。
例如，也可以每形成n层(n为1以上且100以下的整数，优选为2以上且50以下的整数，更优选为5以上且30以下的整数)氧化物的层时进行杂质去除处理。例如，通过反复如下工序可以形成金属氧化物，作为该工序依次形成氧化物13a、13b、13c、13a、13b且进行杂质去除处理，依次形成氧化物13c、13a、13b、13c、13a且进行杂质去除处理，依次形成氧化物13b、13c、13a、13b、13c且进行杂质去除处理。
另外，例如也可以每形成m层(m为1以上且50以下的整数，优选为2以上且30以下的整数，更优选为5以上且10以下的整数)叠层结构14时进行杂质去除处理。
如上所述，作为杂质去除处理，例如可以举出等离子体处理、微波处理以及热处理。另外，杂质去除处理也可以在照射光的同时进行。
进行杂质去除处理的腔室既可以是与进行第一步骤至第四步骤的腔室同样的腔室，又可以是不同的腔室。就是说，用于沉积的腔室与用于杂质去除处理的腔室可以相同或不同。
当进行等离子体处理或微波处理时，优选将衬底温度设定为室温(例如25℃)以上、100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。另外，热处理的温度优选为100℃以上、200℃以上、300℃以上或400℃以上且500℃以下或450℃以下。尤其是，通过将杂质去除处理中的温度设定为晶体管或半导体装置的制造工序中的最高温度以下的温度，可以减少金属氧化物的杂质含量而生产率不下降，所以是优选的。
注意，当在上述第三步骤中使用氧等离子体时，可以通过把第三步骤的处理时间延长来兼作作为杂质去除处理的等离子体处理。例如，也可以使多次第三步骤中的一次的处理时间比其他的长，来将其兼作杂质去除处理。
在此，微波处理例如是指使用包括用微波产生高密度等离子体的电源的装置的处理。另外，在本说明书等中，微波是指具有300MHz以上且300GHz以下的频率的电磁波。微波处理还被称为微波激发高密度等离子体处理。
微波处理例如优选使用包括用微波产生高密度等离子体的电源的微波处理装置。在此，将微波处理装置的频率优选设定为300MHz以上且300GHz以下，更优选为2.4GHz以上且2.5GHz以下，例如可以为2.45GHz。通过使用高密度等离子体，可以生成高密度的氧自由基。另外，微波处理装置的施加微波的电源的功率优选为1000W以上且10000W以下，更优选为2000W以上且5000W以下。此外，微波处理装置也可以包括对衬底一侧施加RF的电源。此外，通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧离子高效地导入到膜中。
微波处理优选在减压下进行，压力优选为10Pa以上且1000Pa以下，更优选为300Pa以上且700Pa以下。此外，处理温度优选为室温(25℃)以上且750℃以下，更优选为300℃以上且500℃以下，可以为400℃以上且450℃以下。
此外，也可以在进行微波处理或氧等离子体处理之后以不暴露于外部空气的方式连续进行热处理。热处理的温度例如优选为100℃以上且750℃以下，更优选为300℃以上且500℃以下，进一步优选为400℃以上且450℃以下。
例如，上述微波处理可以使用氧气体及氩气体进行。在此，氧流量比(O2/(O2+Ar))大于0％且为100％以下。优选的是，氧流量比(O2/(O2+Ar))大于0％且为50％以下。更优选的是，氧流量比(O2/(O2+Ar))为10％以上且40％以下。进一步优选的是，氧流量比(O2/(O2+Ar))为10％以上且30％以下。
热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，当在氮气体和氧气体的混合气氛下进行热处理时，将氧气体的比率优选设为20％左右。热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。热处理可以在超干燥空气(水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)气氛下进行。
在热处理中使用的气体优选被高纯度化。例如，在热处理中使用的气体所包含的水分量优选为1ppb以下，更优选为0.1ppb以下，进一步优选为0.05ppb以下。通过使用高纯度化了的气体进行热处理，可以尽可能地防止水分等被金属氧化物吸收。
通过如此进行热处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在去除杂质的同时金属原子及氧原子被重新排列，因此可以提高结晶性。由此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
并且，优选在沉积金属氧化物之后(在形成规定层数的叠层结构14的全部之后且形成其他材料或其他组成的膜之前)进行热处理。尤其是，优选在利用上述ALD法的沉积之后以不暴露于外部空气的方式连续地进行热处理。该热处理优选以100℃以上且500℃以下，更优选以200℃以上且500℃以下，进一步优选以250℃以上且500℃以下，还优选以300℃以上且500℃以下，更进一步优选以350℃以上且450℃以下，还进一步优选以400℃以上且450℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。热处理也可以在减压状态下进行。热处理也可以在氮气体或惰性气体气氛下进行热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行热处理。
通过如此进行热处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，因此可以提高结晶性。由此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
另外，也可以在沉积金属氧化物之后进行等离子体处理或微波处理。
注意，在图1A至图1E中，说明氧化物13a至氧化物13c的叠层结构14反复的结构，但是本发明不局限于此。例如，也可以使用反复形成有单层、两层或四层以上的氧化物的层的金属氧化物。另外，在图1A至图1E中，不改变氧化物13a、氧化物13b、氧化物13c的顺序反复进行层叠，但是不局限于此。例如，也可以每次进行层叠时改变氧化物13a、氧化物13b、氧化物13c的顺序。另外，也可以在膜的中途使氧化物13a、氧化物13b、氧化物13c的组成发生变化。另外，在图1A至图1E中，如氧化物13a、氧化物13b、氧化物13c那样，不同的氧化物的层相邻设置，但是不局限于此。例如，也可以如氧化物13a、氧化物13a、氧化物13b、氧化物13b、氧化物13c、氧化物13c那样，同一氧化物的层连续设置。
另外，在以下的本说明书的记载中，在没有特别的限制的情况下，在作为反应物或氧化剂使用臭氧、氧、水时，包括等离子体状态、自由基状态及离子状态而不局限于气体及分子状态。在使用等离子体状态、自由基状态或离子状态的氧化剂进行沉积时，使用后述的自由基ALD装置或等离子体ALD装置即可。
为了去除包含在前驱体中的碳或氢等杂质，优选使该前驱体与氧化剂充分反应。例如，设定较长的引入氧化剂的脉冲时间即可。或者，多次引入氧化剂即可。当多次引入氧化剂时，既可以引入相同种类的氧化剂，又可以引入不同种类的氧化剂。例如，也可以在作为第一氧化剂将水引入腔室内之后进行真空排气，作为第二氧化剂将不包含氢的臭氧或氧引入腔室内，进行真空排气。
注意，在上述说明中，示出在将第一源气体引入腔室内之后将第二源气体引入腔室内的例子，但是本发明不局限于此。也可以在将第二源气体引入腔室内之后将第一源气体引入腔室内。换言之，也可以通过首先进行第三步骤及第四步骤，然后进行第一步骤、第二步骤、第三步骤及第四步骤，以后反复进行第一步骤至第四步骤来进行沉积。再者，也可以反复多次地进行第三步骤及第四步骤，然后反复进行第一步骤至第四步骤来进行沉积。
如此，通过在第一步骤之前一次或多次地进行第三步骤及第四步骤，可以控制腔室内的沉积气氛，所以是优选的。例如，通过在第三步骤中作为氧化剂引入O3及O2，可以将腔室内的气氛设定为氧气氛。当将腔室内的气氛设定为氧气氛而进行沉积时，可以提高所形成的膜中的氧浓度，所以是优选的。并且，能够将氧供应到该膜的基底的绝缘体及氧化物。通过使用这种方法形成的半导体装置可以具有良好特性并获得高可靠性。另外，例如，通过在第三步骤中作为氧化剂引入水，可以在被形成面上形成亲水基团。由此，可以进一步提高前驱体的吸附性。
另外，也可以在第一步骤及第二步骤之后反复多次地进行第三步骤中的第二源气体的引入、第四步骤中的真空排气或惰性气体的引入。就是说，也可以以第一步骤、第二步骤、第三步骤、第四步骤、第三步骤、第四步骤这样的顺序反复进行第三步骤及第四步骤，然后进行第一步骤及第二步骤。
例如，也可以在第三步骤中作为氧化剂引入O3及O2且在第四步骤中引入惰性气体，反复多次地进行这些工序。另外，在反复进行第三步骤和第四步骤的情况下，并不一定要反复进行相同种类的源气体的引入。例如，可以在第一次第三步骤中作为氧化剂使用H2O，而在第二次以后的第三步骤中作为氧化剂使用O3。
如此，通过在腔室内短时间内反复多次地进行氧化剂的引入及惰性气体的引入(或真空排气)，可以进一步确实地从吸附于衬底表面的前驱体去除剩余的氢原子、碳原子等并将其排出腔室外部。另外，通过将氧化剂的种类增加至两种，可以从吸附于衬底表面的前驱体去除更多的剩余的氢原子、碳原子等。如此，通过防止在沉积时氢原子、碳原子等被引入膜中，可以减少包含在所形成的膜中的水、氢等。
通过采用这种方法，可以形成在表面温度范围为100℃以上且700℃以下或者100℃以上且500℃以下的TDS分析中，其水分子的脱离量为1.0×1013molecule/cm2以上且1.0×1016molecule/cm2以下，优选为1.0×1013molecule/cm2以上且3.0×1015molecule/cm2以下的膜。
ALD法是利用热能使前驱体及反应物起反应而进行的沉积方法。前驱体及反应物的反应所需的温度根据其温度特性、蒸气压、分解温度等决定，设定为100℃以上且600℃以下，优选为200℃以上且600℃以下，更优选为300℃以上且600℃以下。
再者，有时通过进行上述前驱体及反应物的反应并作为第三源气体将被等离子体激发的反应物引入腔室内而进行处理的ALD法称为等离子体ALD法。此时，第三源气体的引入部设置有等离子体产生装置。在产生等离子体时，可以使用电感耦合等离子体(Inductively Coupled Plasma：ICP)。另一方面，有时将利用热能进行前驱体及反应物的反应的ALD法称为热ALD法。
在等离子体ALD法中，引入第三步骤中被等离子体激发的反应物来进行沉积。或者，通过反复进行第一步骤至第四步骤的同时引入被等离子体激发的反应物(第二反应物)来进行沉积。在此情况下，将在第三步骤中引入的反应物称为第一反应物。在等离子体ALD法中，用于第三源气体的第二反应物可以使用与上述氧化剂同样的材料。就是说，作为第二反应物可以使用被等离子体激发的臭氧、氧及水。
另外，作为第二反应物的载气，也可以使用氩(Ar)、氦(He)或氮(N2)。通过使用氩、氦或氮等载气，容易进行等离子体的放电而容易生成被等离子体激发的第二反应物，所以是优选的。注意，在使用等离子体ALD法形成金属氧化膜等氧化膜且作为载气使用氮的情况下，有时氮混入膜中而不能得到所希望的膜质。此时，优选作为载气使用氩或氦。
通过利用ALD法，可以以均匀的厚度沉积极薄的膜。另外，对具有凹凸的表面具有高表面覆盖率。
通过利用等离子体ALD法进行沉积，与热ALD法相比，可以以更低的温度进行沉积。例如，等离子体ALD法有时即使在100℃以下也能够进行沉积而不降低沉积速率。
在进行等离子体ALD法的情况下，在将等离子体源诸如电感耦合等离子体(ICP)或电子回旋共振等离子体(ECR)等远离衬底的状态下产生等离子体，由此能够抑制等离子体损伤。
<金属氧化物的结晶中的原子排列>
在此，参照图2A至图2D及图3A至图3D说明层状晶体结构的金属氧化物为In-M-Zn氧化物时的结晶中的原子排列。在图2B、图2D、图3B及图3D中，以球形(圆形)表示原子，以线表示金属原子和氧原子的键合。在图2B、图2D、图3B及图3D中，用附图中的箭头表示In-M-Zn氧化物的晶体结构中的c轴方向(c轴)。另外，In-M-Zn氧化物的晶体结构中的a-b面方向为与在图2B、图2D、图3B及图3D中用箭头表示的c轴方向垂直的方向。
图2A是示出形成在结构体50上的包括In-M-Zn氧化物的氧化物60的图。在此，结构体是指晶体管等半导体装置的构成要素。结构体50包括衬底、栅电极、源电极及漏电极等的导电体；栅极绝缘膜、层间绝缘膜、基底绝缘膜等的绝缘体；金属氧化物或硅等的半导体等。图2A示出结构体50的被沉积面与衬底(未图示)平行地配置的情况。
图2B是示出图2A的氧化物60的一部分的区域53的结晶中的原子排列的放大图。在此，图2A及图2B所示的氧化物60的组成为In：M：Zn＝1：1：1[原子个数比]，晶体结构为YbFe2O4型结构。另外，元素M为+3价金属元素。
如图2B所示，氧化物60所包括的结晶依次反复层叠有包含铟(In)及氧的层21、包含元素M及氧的层31和包含锌(Zn)及氧的层41。层21、层31及层41以平行或大致平行于结构体50的被沉积面的方式配置。换言之，氧化物60的a-b面平行或大致平行于结构体50的被沉积面，氧化物60的c轴平行或大致平行于结构体50的被沉积面的法线方向。
如图2B所示，通过上述结晶所具有的层21、层31及层41都由一个金属元素及氧构成，可以以高结晶性进行排列而提高该金属氧化物的迁移率。
注意，In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的结构不局限于图2B所示的结构。层21、层31、层41的叠层顺序也可以改变。例如，也可以依次反复层叠层21、层41、层31。或者，也可以依次反复层叠层21、层31、层41、层21、层41、层31。另外，也可以用锌取代层31的元素M的一部分，用元素M取代层41的锌的一部分。
以上，示出形成其组成为In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的例子，但是其组成式以In(1+α)M(1-α)O3(ZnO)m(α为大于0且小于1的实数，m为正数)表示的结晶性In-M-Zn氧化物同样可以具有层状晶体结构。作为例子，参照图2C及图2D示出其组成为In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物。
图2C是示出形成在结构体50上的包含In-M-Zn氧化物的氧化物62的图。图2D是示出图2C的氧化物62的一部分的区域54的结晶中的原子排列的放大图。
如图2D所示，氧化物62所包括的结晶具有包含铟(In)、元素M及氧的层22、包含锌(Zn)及氧的层41以及包含元素M及氧的层31。在氧化物62中，作为多个层，依次反复层叠有层22、层41、层31、层41。层22、层31及层41以平行或大致平行于结构体50的被沉积面的方式配置。换言之，氧化物62的a-b面平行或大致平行于结构体50的被沉积面，氧化物62的c轴平行或大致平行于结构体50的被沉积面的法线方向。
注意，In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物的结构不局限于图2D所示的结构，也可以在保持In：M：Zn＝1：3：4[原子个数比]的范围内改变结构。层22、层31、层41的叠层顺序也可以改变。另外，也可以用锌取代层31的元素M的一部分，用元素M取代层41的锌的一部分。另外，也可以形成有层21或层31代替层22。
另外，如图3A所示，也可以采用在结构体50上形成氧化物62且在其上形成氧化物60的叠层结构。在此，图3B是示出图3A的氧化物62及氧化物60的一部分的区域56的结晶中的原子排列的放大图。
如上所述，氧化物62是In：M：Zn＝1：3：4[原子个数比]的In-M-Zn氧化物，氧化物60是In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物。就是说，图3A所示的氧化物是在膜的中途原子个数比发生变化的氧化膜。另外，如图3B所示，在氧化物62具有层状晶体结构时，可以提高氧化物62上的氧化物60的结晶性。
注意，氧化物62及氧化物60的结构不局限于图3B所示的结构，如上所述，也可以改变氧化物62及氧化物60的结构。另外，在图3B中，在氧化物62和氧化物60的边界配置层21，但是不局限于此。例如，氧化物62和氧化物60的边界也可以形成有层22。
如上所述，ALD法可以对纵横比高的结构进行沉积且对结构体的侧面也进行覆盖性高的沉积。通过利用ALD法，与被沉积面的方向无关地容易形成具有CAAC结构等的结晶性金属氧化物。例如，即使结构体具有凸型形状或凹型形状，也可以对结构体的顶面、底面、侧面及倾斜面以高覆盖性形成金属氧化物。就是说，可以在每一个被沉积面上形成在法线方向上具有大致一定的厚度的金属氧化物。在形成在结构体的顶面、底面、侧面及倾斜面的每一个的金属氧化物中，相对于最大厚度的最小厚度之比可以设定为0.5以上且1以下，优选为0.7以上且1以下，更优选为0.9以上且1以下。此时，在金属氧化物具有晶体结构时，其c轴在与各自的被沉积面的法线方向大致平行的方向上取向。换言之，c轴在与各自的被沉积面垂直的方向上取向。
在此，图3C示出结构体50的被沉积面与衬底(未图示)垂直地配置，且结构体50的表面上形成有氧化物64的情况。图3D是图3C中的氧化物64的一部分的区域58的放大图。图3D示出在结构体50的侧面相对于被沉积面层叠有包含铟(In)的层21、包含元素M的层31与包含锌(Zn)的层41的情况。包含铟的层21与结构体50的被沉积面平行或大致平行地配置，在其上与结构体50的被沉积面平行或大致平行地配置包含元素M的层31，并且在其上与结构体50的被沉积面平行或大致平行地配置包含锌的层41。就是说，氧化物60的a-b面与结构体50的被沉积面平行或大致平行，氧化物60的c轴与结构体50的被沉积面的法线方向平行或大致平行。注意，在图3C及图3D中，示出In：M：Zn＝1：1：1[原子个数比]的In-M-Zn氧化物的例子，但是也可以将不同原子个数比的氧化物同样地形成在其被沉积面以垂直于衬底的方式配置的结构体50的表面上。
此外，在上述中，示出In：M：Zn＝1：1：1[原子个数比]及In：M：Zn＝1：3：4[原子个数比]的金属氧化物的例子，但是本发明不局限于此。
下面，参照图4A、图4B及图4C对可被用作本发明的一个方式所示的氧化物的金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意，图4A、图4B及图4C不示出氧的原子个数比。另外，将金属氧化物所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]及[Zn]。
在图4A、图4B及图4C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1的原子个数比(-1≤α≤1)的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
另外，点划线表示[In]:[M]:[Zn]＝5:1:β的原子个数比(β≥0)的线、[In]:[M]:[Zn]＝2:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:1:β的原子个数比的线、[In]:[M]:[Zn]＝1:2:β的原子个数比的线、[In]:[M]:[Zn]＝1:3:β的原子个数比的线及[In]:[M]:[Zn]＝1:4:β的原子个数比的线。
另外，图4A、图4B及图4C所示的[In]:[M]:[Zn]＝0:2:1的原子个数比及其附近值的金属氧化物容易具有尖晶石型晶体结构。
另外，有时在金属氧化物中，多个相共存(例如，二相共存、三相共存等)。例如，当原子个数比接近[In]:[M]:[Zn]＝0:2:1时，尖晶石型晶体结构和层状晶体结构的二相容易共存。当原子个数比接近[In]:[M]:[Zn]＝1:0:0时，方铁锰矿型晶体结构和层状晶体结构的二相容易共存。当在金属氧化物中多个相共存时，可能在不同的晶体结构之间形成晶界。
图4A所示的区域A示出金属氧化物所包含的铟、元素M及锌的原子个数比的优选的范围的一个例子。
通过增高铟含量，可以提高金属氧化物的载流子迁移率(电子迁移率)。由此，铟含量高的金属氧化物的载流子迁移率比铟含量低的金属氧化物高。
另一方面，金属氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，当原子个数比为[In]:[M]:[Zn]＝0:1:0或其近似值时(例如，图4C中的区域C)，绝缘性变高。注意，区域C包括容易具有上述尖晶石型晶体结构的区域，所以优选采用避开容易具有尖晶石型晶体结构的区域组成。
例如，作为用于沟道形成区域及低电阻区域的金属氧化物优选具有载流子迁移率高的以图4A的区域A表示的原子个数比。用于沟道形成区域及低电阻区域的金属氧化物例如设定为In：Ga：Zn＝4：2：3至4.1及其附近值左右即可。另外，例如设定为In：Ga：Zn＝1：1：1及其附近值左右即可。另一方面，在以围绕沟道形成区域及低电阻区域的方式设置金属氧化物时，优选具有绝缘性较高的以图4C的区域C表示的原子个数比。以围绕沟道形成区域及低电阻区域的方式设置的金属氧化物例如设定为In：Ga：Zn＝1：3：4及其附近值左右或In：Ga：Zn＝1：3：2及其附近值左右即可。或者，以围绕沟道形成区域及低电阻区域的方式设置的金属氧化物也可以使用与用于沟道形成区及低电阻区域的金属氧化物相同的金属氧化物。
尤其在图4B所示的区域B中，得到在区域A中载流子迁移率、可靠性较高的金属氧化物。
区域B包括[In]:[M]:[Zn]＝4:2:3至4.1及其附近值。附近值例如包括[In]:[M]:[Zn]＝5:3:4。另外，区域B包括[In]:[M]:[Zn]＝5:1:6及其附近值以及[In]:[M]:[Zn]＝5:1:7及其附近值。区域B包括[In]:[M]:[Zn]＝1:1:1及其附近值。
如上所述，根据原子个数比，该金属氧化物的导电性大大不同。如上所述，通过利用ALD法沉积金属氧化物，可以沉积具有根据各原子个数比的层状晶体结构的金属氧化物。因此，通过利用ALD法，可以沉积对应被要求的特性的金属氧化物。
接着，参照图5A至图5D以及图6A至图6C示出图2A及图2B所示的包含In-M-Zn氧化物的氧化物60的详细形成方法。
首先，如图5A所示，将包括包含铟的前驱体的源气体引入腔室内而使该前驱体吸附于结构体50的表面。
在此，包含前驱体的源气体除了前驱体以外还包含氩、氦或氮等载气。
作为包含铟的前驱体，可以举出上述由通式(G1)表示的化合物。例如，可以举出使用三甲基铟、三乙基铟、乙基二甲基铟、三(1-甲基乙基)铟、三(2，2，6，6-四甲基-3，5-庚二酸)铟、环戊二烯基铟、乙酰丙酮铱(III)、(二乙基膦)二甲基铟、氯二甲基铟、溴二甲基铟、二甲基(2-丙醇基)铟、三氯化铟、三溴化铟以及三碘化铟。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱体及反应生成物等。
接着，如图5B所示，作为反应物将氧化剂引入腔室内，使该氧化剂与吸附的前驱体起反应，在铟吸附于衬底的状态下使铟以外的成分脱离，由此形成铟和氧键合而成的层21。
作为氧化剂，可以使用臭氧、氧、水等。
接着，停止引入上述氧化剂，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，如图5C所示，将包括包含元素M的前驱体的源气体引入腔室内而使该前驱体吸附于层21。
作为包含元素M的前驱体，可以举出上述由通式(G2)所示的化合物。在此，作为元素M使用镓、铝或锡。
作为包含镓的前驱体，例如可以举出三甲基镓、三乙基镓、三苯基镓、二乙基(3-甲基-2，4-环丙二烯-1-基)镓、[4-(1，1-二甲基)苯基]二甲基镓、二甲基(4-甲基苯基)镓、二甲基苯基镓、甲基二苯基镓、乙基二甲基镓、二甲基亚甲基镓、乙酰丙酮镓(III)、三(2，2，6，6-四甲基-3，5-庚二酸)镓、二甲基(2-甲基-2-丙醇基)镓、甲氧二甲基镓、羟基二甲基镓、(甲硫醇根)二甲基镓、氯二甲基镓、氯二乙基镓、氯二丙基镓、溴二甲基镓、溴二乙基镓、二甲基碘镓、氯双(2，2-二甲基丙基)镓、三氯化镓、三溴化镓以及三碘化镓。
作为包含铝的前驱体，例如可以举出三甲基铝、三乙基铝、氯二甲基铝、二氯甲基铝、溴二甲基铝、碘二甲基铝、乙酰丙酮铝、三(2，2，6，6-四甲基-3，5-庚二酸)铝、二甲基氯铝、二乙基氯铝、三氯化铝、三溴化铝以及三碘化铝。
作为包含锡的前驱体，例如可以举出四甲基锡、四乙基锡、四乙烯基锡、四烯丙基锡、三丁基乙烯基锡、烯丙基三丁基锡、三丁基乙烯锡、三丁基苯基锡、三甲基氯化锡、三乙基氯化锡、四氯化锡、四溴化锡以及四碘化锡。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱体及反应生成物等。
接着，如图5D所示，作为反应物将氧化剂引入腔室内，使氧化剂与吸附的前驱体起反应，在元素M吸附于衬底的状态下使元素M以外的成分脱离，由此形成元素M和氧键合而成的层31。此时，有时吸附于层31的氧的一部分构成后述的层41。
接着，停止引入上述氧化剂，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，如图6A所示，将包括包含锌的前驱体的源气体引入腔室内而使该前驱体吸附于层31。此时，有时形成锌和氧键合而成的层41的一部分。
作为包含锌的前驱体，可以举出上述由通式(G3)所示的化合物。例如，可以举出二甲基锌、二乙基锌、双(1-甲基乙基)锌、双(1，1-二甲基乙基)锌、二丁基锌、二乙烯基锌、二环己锌、双(2，2，6，6-四甲基-3，5-庚二酸)锌、氯化锌、氯甲基锌、溴化锌、溴甲基锌以及碘化锌。
接着，停止引入上述源气体，对腔室内进行吹扫而从腔室排出剩余的前驱体及反应生成物等。
接着，如图6B所示，作为反应物将氧化剂引入腔室内，使氧化剂与吸附的前驱体起反应，在锌吸附于衬底的状态下使锌以外的成分脱离，由此形成锌和氧键合而成的层41。
接着，停止引入上述氧化剂，对腔室内进行吹扫而从腔室排出剩余的反应物及反应生成物等。
接着，如图6C所示，在层41上以上述方法再次形成层21。通过反复进行上述步骤，可以在衬底或结构体上形成氧化物60。
注意，有些上述前驱体除了金属元素以外还包含碳和氯中的一方或双方。有时使用包含碳的前驱体形成的膜包含碳。另外，有时使用包含氯等卤素的前驱体形成的膜包含氯等卤素。
优选在加热衬底的同时进行图5A至图5D以及图6A至图6C所示的工序。例如，将衬底温度设定为200℃以上且600℃以下，优选为300℃以上且前驱体的分解温度以下即可。通过在这样的温度范围内加热衬底的同时进行上述沉积，在图5A至图6C的各过程中，可以从金属氧化物中去除包含在前驱体或反应物等中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在上述杂质的去除的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物，诸如CAAC结构的金属氧化物。
优选氧化物60的沉积中间歇地进行上述杂质去除处理。例如，每形成n次(n为1以上且50以下的整数，优选为2以上且30以下的整数，更优选为5以上且10以下的整数)层21、层31及层41的三层结构时进行上述杂质去除处理。另外，优选在沉积氧化物60之后也进行杂质去除处理。
通过进行杂质去除处理，可以去除包含在金属氧化物中的氢或碳等杂质。例如，可以将金属氧化物中的碳释放为CO2及CO，可以将金属氧化物中的氢释放为H2O。并且，在去除上述杂质的同时金属原子及氧原子被重新排列，因此可以提高结晶性。由此，可以形成结晶性高的层状晶体结构的金属氧化物，尤其是上述CAAC结构的金属氧化物。
如上所述，通过利用ALD法形成氧化物60，可以形成其c轴与被沉积面的法线方向大致平行地取向的CAAC结构的金属氧化物。
注意，图5A至图5D以及图6A至图6C示出作为包含铟的层形成层21，在其上作为包含元素M的层形成层31，并且在其上作为包含锌的层形成层41的例子，但是本实施方式不局限于此，也可以形成层31和层41的一方，在其上形成层21，并且在其上形成层31和层41的另一方。或者，也可以形成层31和层41的一方，在其上形成层31和层41的另一方，并且在其上形成层21。
另外，当形成原子个数比不同于In：M：Zn＝1：1：1[原子个数比]的金属氧化物时，根据原子个数比适当地形成上述层21、层31、层41即可。例如，通过在图6A所示的层31的形成前后反复多次地进行层41的形成，在两个层21之间形成具有所希望的原子个数、层数及厚度的层31和层41的叠层即可。
<沉积装置>
在此，作为可以利用ALD法进行沉积的装置的一个例子，参照图7、图8A及图8B对沉积装置4000的结构进行说明。图7是多腔室沉积装置4000的示意图，图8A和图8B是可用于该沉积装置4000的ALD装置的截面图。
图7所示的沉积装置4000包括搬入搬出室4002、搬入搬出室4004、传送室4006、沉积室4008、沉积室4009、处理室4011、传送臂4014。在此，搬入搬出室4002、搬入搬出室4004、沉积室4008、沉积室4009及处理室4011通过闸阀分别独立地与传送室4006相连。由此，在沉积室4008、沉积室4009及处理室4011中，可以以不暴露于大气的方式连续地进行处理，能够防止杂质混入到膜中。另外，衬底与膜的界面以及各膜的界面的污染得到降低，由此可以得到干净的界面。
注意，为了防止水分的附着等，优选在搬入搬出室4002、搬入搬出室4004、传送室4006、沉积室4008、沉积室4009以及处理室4011中填充露点被控制的惰性气体(氮气体等)，更优选保持减压状态。
在沉积室4008及沉积室4009中，可以使用ALD装置。另外，也可以将ALD装置以外的沉积装置用于沉积室4008和沉积室4009中的任一个。作为可用于沉积室4008及沉积室4009的沉积装置，例如可以举出溅射装置、等离子体CVD(PECVD：Plasma Enhanced CVD)装置、热CVD(TCVD：Thermal CVD)装置、光CVD(Photo CVD)装置、金属CVD(MCVD：Metal CVD)装置、有机金属CVD(MOCVD：Metal Organic CVD)装置等。
另外，在处理室4011中，优选使用加热装置(典型的是真空加热装置)、等离子体产生装置(典型的是微波处理装置)等具有沉积装置以外的功能的装置。
例如，当沉积室4008为ALD装置，沉积室4009为溅射装置，处理室4011为加热装置时，可以在沉积室4009中沉积基底绝缘膜，在沉积室4008中沉积用作活性层的氧化物半导体膜，在处理室4011中进行沉积氧化物半导体膜后的热处理。此时，可以在不暴露于大气的状态下连续地进行基底绝缘膜的沉积、氧化物半导体膜的沉积及热处理。
虽然沉积装置4000包括搬入搬出室4002、搬入搬出室4004、沉积室4008、沉积室4009及处理室4011，但是本发明不局限于此。也可以采用沉积装置4000的沉积室的数量为一个或者三个以上的结构。也可以采用沉积装置4000的处理室的数量为两个以上的结构。另外，沉积装置4000既可以是单片式(single wafer type)沉积装置，又可以是同时对多个衬底进行沉积的成批式(batch type)沉积装置。
<ALD装置>
接着，使用图8A对可用于沉积装置4000的热ALD装置的结构进行说明。热ALD装置包括沉积室(腔室4520)、原料供应部4521(原料供应部4521a至原料供应部4521c)、原料供应部4531、用作引入量控制器的高速阀4522a至高速阀4522d、气体供应部4532、原料引入口4523、原料排出口4524、排气装置4525。设置在腔室4520内的原料引入口4523通过供应管及阀分别与原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531以及气体供应部4532连接，原料排出口4524例如通过排出管、阀及压力调整器与排气装置4525连接。
腔室4520内部设置有衬底架4526，在该衬底架4526上配置衬底4530。衬底架4526也可以包括旋转机构。另外，腔室4520外壁设置有加热器4527，可以控制腔室4520内部、衬底架4526及衬底4530表面等的温度。加热器4527优选将衬底4530表面的温度控制为300℃以上且500℃以下，优选控制为400℃以上且450℃以下。例如，加热器4527本身的温度优选设定为100℃以上且600℃以下。通过在这样的温度范围内加热衬底的同时进行沉积，可以抑制包含在前驱体或反应物等中的氢或碳等杂质残留在金属氧化物中。并且，在去除这些杂质的同时金属原子及氧原子被重新排列，可以以高秩序性排列各氧化物的层。因此，可以形成结晶性高的层状晶体结构的金属氧化物。此外，也可以使用加热器4527进行沉积金属氧化物后的热处理。
在原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531中由汽化器或加热单元等从固体的原料或液体的原料形成源气体。或者，原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531也可以具有供应气体的源气体的结构。
在图8A所示的沉积装置中，通过适当地选择在原料供应部4521及原料供应部4531中使用的原料(挥发性有机金属化合物等)且将其引入腔室4520内，可以形成金属氧化物。如上所述，在作为金属氧化物形成包含铟、镓、锌的In-Ga-Zn氧化物时，如图8A所示，优选使用设置有至少三个原料供应部4521a至原料供应部4521c以及至少一个原料供应部4531的沉积装置。
例如，原料供应部4521a提供包含铟的前驱体，原料供应部4521b提供包含镓的前驱体，原料供应部4521c提供包含锌的前驱体。作为包含铟的前驱体、包含镓的前驱体及包含锌的前驱体，分别可以使用上述前驱体。
另外，原料供应部4531提供反应物。作为反应物，可以使用包含臭氧、氧和水中的至少一个的氧化剂。
另外，气体供应部4532提供载气。作为载气，可以使用氩(Ar)、氦(He)或氮(N2)等惰性气体。将原料供应部4521的前驱体及原料供应部4531的反应物与该载气混合并引入腔室4520内。
另外，以覆盖原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531及气体供应部4532与腔室4520之间的管道或阀等的方式设置有管道加热器4534a。另外，以覆盖排气装置4525与腔室4520之间的管道或阀等的方式设置有管道加热器4534b。管道加热器4534a及管道加热器4534b的温度例如在室温以上且300℃以下的范围内适当地设定即可。通过设置这样的管道加热器，可以防止原料供应部4521提供的前驱体等凝结在气体引入系统及气体排气系统的管道等的内壁。另外，优选分别独立地控制管道加热器4534a、管道加热器4534b及加热器4527的温度。或者，管道加热器4534a、管道加热器4534b及加热器4527的温度控制也可以一并进行调节。
可以以时间精密控制高速阀4522a至高速阀4522d。因此，可以控制原料供应部4521a、原料供应部4521b、原料供应部4521c及原料供应部4531提供的源气体且将其引入腔室4520内。
例如，当提供原料供应部4521a、原料供应部4521b及原料供应部4521c所包含的前驱体时，打开在高速阀4522a至高速阀4522c中对应的高速阀。另外，当提供原料供应部4531所包含的反应物时，打开高速阀4522d。另外，当对腔室4520内进行吹扫时，关闭高速阀4522a至高速阀4522d，只将气体供应部4532中的载气引入腔室4520内。
另外，图8A示出设置有三个原料供应部4521及一个原料供应部4531的例子，但是本实施方式不局限于此。也可以设置一个、两个或四个以上的原料供应部4521。另外，也可以设置两个以上的原料供应部4531。
另外，在图8A中，加热器4527、原料引入口4523及原料排出口4524配置在腔室4520的下方，但是不局限于此，可以适当地设定它们的配置。另外，在图8A中，作为原料供应部4521a、原料供应部4521b、原料供应部4521c、原料供应部4531及气体供应部4532的引入口，设置有共通的原料引入口4523，但是不局限于此，也可以分别设置不同的引入口。
接着，使用图8B对可用于沉积装置4000的等离子体ALD装置的结构进行说明。等离子体ALD装置包括沉积室(腔室4020)、原料供应部4021(原料供应部4021a至原料供应部4021c)、原料供应部4031、用作引入量控制器的高速阀4022a至高速阀4022d、气体供应部4032、原料引入口4023、原料引入口4033、原料排出口4024、排气装置4025。设置在腔室4020内的原料引入口4023及原料引入口4033通过供应管及阀分别与原料供应部4021a、原料供应部4021b、原料供应部4021c、原料供应部4031以及气体供应部4032连接，原料排出口4024通过排出管、阀及压力调整器与排气装置4025连接。腔室4020内部设置有衬底架4026，在该衬底架4026上配置衬底4030。另外，腔室外壁设置有加热器4027，以覆盖连接到腔室的管道等的方式设置有管道加热器4034a及管道加热器4034b。
在此，腔室4020对应于腔室4520，原料供应部4021对应于原料供应部4521，原料供应部4031对应于原料供应部4531，高速阀4022a至高速阀4022d对应于高速阀4522a至高速阀4522d，气体供应部4032对应于气体供应部4532，原料引入口4023对应于原料引入口4523，原料排出口4024对应于原料排出口4524，排气装置4025对应于排气装置4525，衬底架4026对应于衬底架4526，衬底4030对应于衬底4530，加热器4027对应于加热器4527，管道加热器4034a对应于管道加热器4534a，管道加热器4034b对应于管道加热器4534b，因此其详细结构可以参照以上的记载。
如图8B所示，在等离子体ALD装置中，由于等离子体产生装置4028与腔室4020相连，可以不但利用热ALD法而且利用等离子体ALD法进行沉积。等离子体产生装置4028优选为使用与高频电源连接的线圈4029的ICP型等离子体产生装置。高频电源可以输出频率为10kHz以上且100MHz以下，优选为1MHz以上且60MHz以下，更优选为2MHz以上且60MHz以下的电力。例如，可以输出频率为13.56MHz的电力。通过利用等离子体ALD法，即便在低温下也可以进行沉积而不降低沉积速率，所以优选在沉积效率较低的单片式沉积装置中采用等离子体ALD法。
从原料供应部4031排出去的反应物经过等离子体产生装置4028处于等离子体状态。将处于等离子体状态的反应物从原料引入口4033引入腔室4020内。注意，虽然在图8B中未图示，但是从原料供应部4031排出去的反应物也可以混合到载气。
衬底架4526也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4526可以处于浮动状态或被接地。
注意，在图8B中，原料引入口4033配置在腔室4520的上方，加热器4027及原料引入口4023配置在腔室4520的侧面，原料排出口4524配置在腔室4520的下方，但是不局限于此，可以适当地设定它们的配置。
使用图9A至图9C说明可用于沉积装置4000的ALD装置的不同结构。注意，有时省略说明与图8B所示的ALD装置同样的结构及功能的详细内容。
图9A是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4100设置有反应室4120及反应室4120的上部的等离子体产生室4111。反应室4120可以被称为腔室。或者，反应室4120和等离子体产生室4111可以一并地称为腔室。反应室4120包括原料引入口4123、原料排出口4124，等离子体产生室4111包括原料引入口4133。另外，通过等离子体产生装置4128，可以将RF等高频率或微波施加到引入等离子体产生室4111内的气体而在等离子体产生室4111内生成等离子体4131。在使用微波产生等离子体4131时，典型地使用频率为2.45GHz的微波。有时将通过施加上述微波和磁场产生的等离子体称为ECR(ElectronCyclotron Resonance：电子回旋共振)等离子体。
另外，反应室4120包括衬底架4126，衬底4130配置在衬底架4126上。从原料引入口4123引入的源气体由来自设置在反应室4120中的加热器的热被分解而沉积在衬底4130上。另外，从原料引入口4133引入的源气体由等离子体产生装置4128处于等离子体状态。处于等离子体状态的源气体在到达衬底4130表面之前与电子或其他分子再结合而处于自由基状态，到达衬底4130。如此，有时将利用自由基进行沉积的ALD装置称为自由基ALD(Radical-Enhanced ALD)装置。另外，在等离子体ALD装置4100中，示出将等离子体产生室4111设置在反应室4120的上部的结构，但是本实施方式不局限于此。也可以将等离子体产生室4111以与反应室4120的侧面相邻的方式设置。
图9B是示出等离子体ALD装置的一个方式的示意图。等离子体ALD装置4200包括腔室4220。腔室4220包括电极4213、原料排出口4224及衬底架4226，衬底4230配置在衬底架4226上。电极4213包括原料引入口4223、将被引入的源气体提供至腔室4220内的喷头4214。另外，电极4213与可以通过电容器4217施加高频率的电源4215连接。衬底架4226也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4226既可以处于浮动状态也可以被接地。电极4213及衬底架4226分别被用作用来产生等离子体4231的上部电极及下部电极。从原料引入口4223引入的源气体由来自设置在腔室4220中的加热器的热被分解而沉积在衬底4230上。或者，从原料引入口4223引入的源气体在电极4213与衬底架4226间成为等离子体状态。成为等离子体状态的源气体由产生在等离子体4231与衬底4230间的电位差(也称为离子鞘)入射到衬底4230。
图9C是示出与图9B不同的等离子体ALD装置的一个方式的示意图。等离子体ALD装置4300包括腔室4320。腔室4320包括电极4313、原料排出口4324及衬底架4326，衬底4330配置在衬底架4326上。电极4313包括原料引入口4323、将被引入的源气体提供至腔室4320内的喷头4314。另外，电极4313与可以通过电容器4317施加高频率的电源4315连接。衬底架4326也可以设置有被施加一定的电位或高频率的机构。或者，衬底架4326既可以处于浮动状态也可以被接地。电极4313及衬底架4326分别被用作用来产生等离子体4331的上部电极及下部电极。等离子体ALD装置4300与等离子体ALD装置4200不同之处在于在电极4313与衬底架4326间设置有与可以通过电容器4322施加高频率的电源4321连接的筛网4319。通过设置筛网4319，可以使等离子体4231与衬底4130分离。从原料引入口4323引入的源气体由来自设置在腔室4320中的加热器的热被分解而沉积在衬底4330上。或者，从原料引入口4323引入的源气体在电极4313与衬底架4326间成为等离子体状态。成为等离子体状态的源气体通过筛网4319去除电荷而以自由基等电中性的状态到达衬底4130。由此，可以进行离子的入射及等离子体带来的损伤被抑制的沉积。
例如，也可以使用图8B、图9A至图9C所示的等离子体ALD装置进行等离子体处理或微波处理作为杂质去除处理。此时，不需要为了进行杂质去除处理从用于沉积腔室移动到其他腔室，所以是优选的。
此外，也可以使用图8B、图9A至图9C所示的等离子体ALD装置进行金属氧化物的沉积后的等离子体处理或微波处理。
<沉积序列>
接着，使用图10A至图12说明使用图8A所示的ALD装置的金属氧化物的沉积序列。在图10A至图12中，将第一源气体至第四源气体的引入都记载为“ON”，将没有引入源气体的期间记载为“OFF”。
图10A示出使用图8A所示的ALD装置的沉积序列。首先，将衬底4530配置于腔室4520内的衬底架4526(步骤S101)。接着，调节加热器4527的温度(步骤S102)。此时，优选还调节管道加热器4534a及管道加热器4534b的温度。接着，以使衬底4530的面内温度变为一定的方式将衬底4530保持在衬底架4526上(步骤S103)。接着，通过上述第一步骤至第四步骤沉积金属氧化物(步骤S104)。注意，当在衬底4530的配置(步骤S101)之后如果不需要调节加热器4527的温度，也可以省略步骤S102。
在步骤S104中，将第一源气体(包含前驱体的源气体)和第二源气体(包含反应物的源气体)交替引入腔室4520内，在衬底4530上进行沉积。以脉冲状引入第一源气体及第二源气体。在第一源气体及第二源气体都不被引入的期间进行腔室4520内的吹扫。在利用ALD法的沉积中，将第一源气体的引入(上述第一步骤)、第一源气体的吹扫(上述第二步骤)、第二源气体的引入(上述第三步骤)以及第二源气体的吹扫(上述第四步骤)称为一个循环，通过反复进行该循环，来形成具有所希望的厚度的膜。注意，在此没有涉及间歇地进行的杂质去除处理，但是优选每反复多次循环时在腔室4520或其他腔室内进行杂质去除处理。
另外，也可以在步骤S103和步骤S104之间将包含反应物的第二源气体引入腔室4020内。作为第二源气体，优选引入用作氧化剂的选自臭氧(O3)、氧(O2)及水(H2O)中的一种或多种。通过作为第二源气体引入水，可以在衬底4530上形成亲水基团，因此可以进一步提高前驱体的吸附性。通过作为第二源气体引入臭氧及氧，可以使腔室内部处于氧气氛而将氧提供至形成在衬底4530上的基底绝缘膜等。由此，可以将氧提供至形成在该基底绝缘膜上的金属氧化物膜，增加膜中的氧浓度。此时，优选与步骤S104所示的方法同样地以脉冲状引入第二源气体，但是本发明不局限于此。也可以连续引入第二源气体。在第二源气体不被引入的期间进行腔室4520内的排气。
以使用上述第一源气体的一个循环形成第一氧化物层，以使用与第一源气体不同的第三源气体的一个循环形成第二氧化物层，以使用与第一源气体不同的第四源气体的一个循环形成第三氧化物层，由此可以沉积包括多个不同的氧化物层的层状结晶性氧化物。以下，作为一个例子，参照图10B说明对应于图5A至5D以及图6A至图6C所示的In-Ga-Zn氧化物的沉积过程的沉积序列。
在图10B的沉积序列的步骤S104中，示出使用包含互不相同的前驱体的第一源气体至第三源气体进行沉积的例子。步骤S101至步骤S103为如上所述。在此，第一源气体包括包含铟的前驱体，第三源气体包括包含镓的前驱体，第四源气体包括包含锌的前驱体。
如图10B所示，首先引入第一源气体，使包含铟的前驱体吸附于衬底4530(对应于图5A)。然后，停止引入第一源气体，吹扫腔室内的剩余的第一源气体。
接着，引入第二源气体，使吸附的包含铟的前驱体与氧化剂起反应来形成铟氧化物的层(对应于图5B)。然后，停止引入第二源气体，吹扫腔室内的剩余的第二源气体。
接着，引入第三源气体，使包含镓的前驱体吸附于铟氧化物的层(对应于图5C)。然后，停止引入第三源气体，吹扫腔室内的剩余的第三源气体。
接着，引入第二源气体，使吸附的包含镓的前驱体与氧化剂起反应来形成镓氧化物的层(对应于图5D)。然后，停止引入第二源气体，吹扫腔室内的剩余的第二源气体。
接着，引入第四源气体，使包含锌的前驱体吸附于镓氧化物的层(对应于图6A)。然后，停止引入第四源气体，吹扫腔室内的剩余的第四源气体。
接着，引入第二源气体，使吸附的包含锌的前驱体与氧化剂起反应来形成锌氧化物的层(对应于图6B)。然后，停止引入第二源气体，吹扫腔室内的剩余的第二源气体。并且，使用上述方法使包含铟的前驱体吸附于锌氧化物(对应于图6C)。
以上述形成氧化铟、氧化镓及氧化锌的工序为一个循环，反复进行循环，由此可以形成具有所希望的厚度的In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物。
注意，第一源气体至第四源气体的引入都以脉冲状进行。将第一源气体、第三源气体及第四源气体引入腔室4520内的脉冲时间优选为0.05秒以上且1秒以下，更优选为0.1秒以上且0.5秒以下。另外，从腔室4520将第一源气体、第三源气体及第四源气体排出去的时间为0.1秒以上且15秒以下，优选为0.5秒以上且10秒以下。将第二源气体引入腔室4520内的脉冲时间优选为0.05秒以上且30秒以下，更优选为0.1秒以上且15秒以下。另外，从腔室4520将第二源气体排出去的时间为0.1秒以上且15秒以下，优选为0.1秒以上且5秒以下。
注意，在图10B所示的序列中，第一源气体、第三源气体及第四源气体的引入顺序不局限于此。例如，也可以首先引入包括包含锌的前驱体的第四气体。氧化锌与氧化铟及氧化镓相比更容易形成晶体结构，所以可以在最下层形成稳定的氧化锌的结晶。由此，在氧化锌上可以较容易形成氧化铟及氧化镓的层。
以上，说明In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物的沉积，但是本发明不局限于此。可以使用同样的方法形成原子个数比不同的In-Ga-Zn氧化物。优选的是，根据所需求的In-Ga-Zn氧化物的原子个数比设定一个循环中的包括前驱体的源气体的脉冲次数或脉冲时间。
例如，在图10B所示的序列中，为了沉积In：Ga：Zn＝1：1：1[原子个数比]的In-Ga-Zn氧化物，将一个循环中的包含铟的第一源气体、包含镓的第三源气体以及包含锌的第四源气体各自的脉冲次数都设定为一次。此时，各前驱体的脉冲时间相同。
图11A示出In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化物的沉积序列的例子。在图11A的一个循环中，包含铟的第一源气体的脉冲次数为一次，包含镓的第三源气体的脉冲次数为三次，包含锌的第四源气体的脉冲次数为四次。就是说，包括前驱体的源气体的脉冲次数对应于In：Ga：Zn＝1：3：4[原子个数比]。通过如此进行沉积，可以形成根据图2D的层状晶体结构的金属氧化物。
另外，如上所述，通过在加热衬底的同时利用ALD法进行沉积，可以促进各氧化物层的重新排列。由此，即使根据图11A所示的序列进行沉积，如图2D所示的层22那样，也可以形成在一个氧化物层中包含两种金属元素(铟及镓)的层。
注意，以上，引入不同种类的前驱体，中间引入包括反应物的源气体，但是本发明不局限于此。例如，也可以连续引入包括相同种类的前驱体的源气体，中间引入包括反应物的源气体。此时，一个循环中的包括前驱体的源气体的脉冲次数与所需求的In-Ga-Zn氧化物的原子个数比优选相同。
另外，以上，示出在利用第二源气体进行氧化的间隔只引入一种包括前驱体的源气体的结构，但是本发明不局限于此。也可以在利用第二源气体进行氧化的间隔引入两种以上的包括前驱体的源气体。此时，也可以同时引入两种以上的包括前驱体的源气体。另外，也可以在利用第二源气体进行氧化的间隔连续引入相同种类的前驱体两次。
例如，在沉积In：Ga：Zn＝1：3：4[原子个数比]的In-Ga-Zn氧化物时，也可以根据图11B所示的序列进行沉积。在图11B中，根据图2D所示的依次层叠有层22、层41、层31和层41的晶体结构，依次引入第一源气体和第三源气体、第四源气体、第三源气体、第四源气体。注意，在最初的第一源气体和第三源气体的引入中间没有第二源气体的引入。就是说，在使包括在第一源气体中的包含铟的前驱体以及包括在第三源气体中的包含镓的前驱体吸附之后引入氧化剂。由此，如图2D所示的层22那样，可以形成一个氧化物层包含两种金属元素(铟及镓)的层。此时，第一源气体和第三源气体的脉冲时间优选为第四源气体的脉冲时间的一半左右。由此，如图11B所示，可以使一个循环中的包含铟的第一源气体的脉冲时间、包含镓的第三源气体的脉冲时间、包含锌的第四源气体的脉冲时间之比与原子个数比相同，即1：3：4。
以上，说明原子个数比为固定的氧化物的沉积，但是本发明不局限于此。可以利用同样的方法连续地沉积原子个数比不同的两种以上的氧化物。此时，优选在原子个数比不同的叠层氧化物中，根据各氧化物的原子个数比设定一个循环中的包括前驱体的源气体的脉冲次数或脉冲时间。通过如此进行沉积，可以在一个腔室内沉积原子个数比不同的叠层氧化物。因此，可以防止在沉积各氧化物的间隔中氢或碳等杂质进入。
图12示出在In：Ga：Zn＝1：3：4[原子个数比]的氧化物上层叠In：Ga：Zn＝1：1：1[原子个数比]的氧化物时的沉积序列的例子。步骤104a对应于In：Ga：Zn＝1：3：4[原子个数比]的氧化物，与图11A所示的序列同样。另外，步骤104b对应于In：Ga：Zn＝1：1：1[原子个数比]的氧化物，与图10B所示的序列同样。如此，当前半一个循环的脉冲次数为第一源气体：第三源气体：第四源气体＝1：3：4，后半一个循环的脉冲次数为第一源气体：第三源气体：第四源气体＝1：1：1时，可以沉积具有图3B所示的氧化物62和氧化物60的叠层结构的金属氧化物。就是说，前半以对应于In：Ga：Zn＝1：3：4[原子个数比]的脉冲次数进行沉积，后半以对应于In：Ga：Zn＝1：1：1[原子个数比]的脉冲次数进行沉积。
注意，以上，以In-Ga-Zn氧化物为例说明沉积方法，但是本发明不局限于此。根据所需要的金属氧化物中的金属元素适当地设定前驱体即可。另外，以上，前驱体的数量为一种或三种，但是不局限于此，也可以为两种或四种以上。
此外，以上例示出使用包含一种金属元素的前驱体进行沉积的例子，但是本发明不局限于此。也可以使用包含两种以上的金属元素的前驱体。例如，也可以使用包含铟及镓的前驱体或者包含镓及锌的前驱体等。此时，可以减少图8A等所示的原料供应部4521的数量。
<晶体结构的分类>
以下，说明上述金属氧化物(氧化物半导体)中的晶体结构的分类。
首先，参照图13A对氧化物半导体中的晶体结构的分类进行说明。图13A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的晶体结构的分类的图。
如图13A所示那样，氧化物半导体大致分为“非晶(Amorphous，无定形)”、“结晶性(Crystalline)”、“结晶(Crystal)”。另外，完全非晶(completely amorphous)包含在“非晶(Amorphous，无定形”中。另外，在“结晶性”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(排除单晶和多晶，excludingsingle crystal and poly crystal)。另外，在“结晶性(Crystalline)”的分类中不包含单晶(single crystal)、多晶(poly crystal)及完全非晶(completely amorphous)。另外，在“结晶(Crystal)”中包含单晶(single crystal)及多晶(poly crystal)。
另外，图13A所示的外框线被加粗的部分中的结构是介于“非晶(Amorphous，无定形)””与“结晶(Crystal)”之间的中间状态，是属于新的边界区域(New crystallinephase)的结构。换言之，该结构与“结晶(Crystal)”或在能量性上不稳定的“非晶(Amorphous，无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的晶体结构进行评价。在此，图13B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。另外，也将GIXD法称为薄膜法或Seemann-Bohlin法。下面，将图13B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。另外，图13B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，图13B所示的CAAC-IGZO膜的厚度为500nm。
如图13B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。另外，如图13B所示那样，2θ＝31°附近的峰在以检测出峰值强度的角度为轴时左右非对称。
另外，可以使用通过纳米束电子衍射法(NBED：Nano Beam ElectronDiffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的晶体结构进行评价。图13C示出CAAC-IGZO膜的衍射图案。图13C是使用将电子束向平行于衬底的方向入射的NBED观察的衍射图案。另外，图13C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。另外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图13C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<具有CAAC结构的金属氧化物>
以下，详细地说明具有CAAC结构的金属氧化物。
CAAC结构包括多个结晶，该多个结晶的c轴在特定方向上取向。特定方向是指具有CAAC结构的金属氧化物的厚度方向、具有CAAC结构的金属氧化物的被形成面的法线方向或者具有CAAC结构的金属氧化物的表面的法线方向。注意，当记载为“结晶区域”时，该结晶区域是CAAC结构所包括的结晶本身或者CAAC结构所包括的结晶及其附近的区域。因此，有时将CAAC结构所包括的结晶记载为CAAC结构所包括的结晶区域。
结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC结构具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，具有CAAC结构的金属氧化物是c轴取向并在a-b面方向上没有明显的取向的金属氧化物。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，在结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，有CAAC结构具有层叠有含有铟(In)及氧的层、含有元素M、锌(Zn)及氧的层的层状晶体结构(也称为层状结构)的趋势。注意，含有铟及氧的层有时包含元素M或锌。此外，含有元素M、锌铟及氧的层有时包含铟。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对具有CAAC结构的金属氧化物使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰。注意，表示c轴取向的峰的位置(2θ值)有时根据构成金属氧化物的金属元素的种类、组成等变动。
此外，例如，在具有CAAC结构的金属氧化物的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置(参照图13C)。通过对TEM图像进行FFT(Fast FourierTransform：快速傅里叶变换)分析，可以得到具有与电子衍射图案同样反映了倒格空间信息的图案的FFT图像。就是说，可以利用FFT分析确认并评价晶体结构(例如，CAAC结构)。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在具有CAAC结构的金属氧化物的畸变附近观察不到明确的晶界。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于具有CAAC结构的金属氧化物因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够容许畸变。
具有CAAC结构的金属氧化物是结晶性高且观察不到明确的晶界的金属氧化物。换言之，可以说在具有CAAC结构的金属氧化物中不容易发生起因于晶界的电子迁移率下降。因此，具有CAAC结构的金属氧化物的物理性质稳定。因此，具有CAAC结构的金属氧化物具有耐热性并具有高可靠性。因此，具有CAAC结构的金属氧化物是具有作为晶体管的半导体层合适的晶体结构的结晶性氧化物之一。
在本发明的一个方式的金属氧化物的沉积方法中，使用分解温度高的前驱体，在以高温对衬底进行加热的同时进行沉积，由此可以沉积杂质少的膜。通过使用分解温度高的前驱体，可以增高沉积工序中的衬底温度，因此可以沉积杂质少的膜。另外，在本发明的一个方式的金属氧化物的沉积方法中，在沉积中在含氧气氛下间歇地进行杂质去除处理。由此，可以抑制前驱体等的原料所包含的氢残留在金属氧化物中。另外，还可以抑制前驱体等的原料所包含的碳及氮等残留在金属氧化物中。因此，可以降低金属氧化物中的杂质浓度。另外，可以提高金属氧化物的结晶性。
本实施方式可以与其他实施方式适当地组合。此外，在本说明书中，在一个实施方式中示出多个结构例子的情况下，可以适当地组合该结构例子。
实施方式2
在本实施方式中，参照图14A至图21B说明本发明的一个方式的半导体装置。
本发明的一个方式的半导体装置包括晶体管。本实施方式的晶体管在沟道形成区域中包含在实施方式1中说明的金属氧化物。就是说，本实施方式的晶体管可以说是OS晶体管。
OS晶体管的关态电流小，因此可以实现功耗低的半导体装置。另外，由于OS晶体管的频率特性高，所以可以实现工作速度快的半导体装置。此外，通过使用OS晶体管，可以实现具有良好的电特性的半导体装置、晶体管的电特性不均匀小的半导体装置、通态电流大的半导体装置、可靠性高的半导体装置。
根据构成元素或组成等，金属氧化物有时呈现绝缘性或导电性。因此，通过调节构成元素或组成等，有时可以将在实施方式1中说明的金属氧化物用于晶体管所包括的绝缘体或导电体或者半导体装置所包括的绝缘体或导电体。
以下，主要说明将在实施方式1中说明的金属氧化物用于沟道形成区域的晶体管的结构例子。注意，可用于晶体管或半导体装置的构成材料可以参照后面的<半导体装置的构成材料>。
[晶体管600]
参照图14A至图14D说明晶体管600的结构。图14A是晶体管600的平面图。图14B是沿着图14A中的点划线A1-A2的部分的截面图，图14C是沿着图14A中的点划线A3-A4的部分的截面图。图14D是沿着图14B中的点划线B1-B2的部分的平面图。注意，在图14A及图14D的平面图中，为了明确起见，省略部分构成要素。
晶体管600设置在绝缘体610上。另外，绝缘体610上设置有绝缘体670，绝缘体670上设置有绝缘体672，绝缘体672上设置有绝缘体674。绝缘体670的顶面及绝缘体672的顶面也可以被平坦化。
晶体管600包括导电体641、导电体641上的金属氧化物630、金属氧化物630上的绝缘体650、绝缘体650上的导电体660以及绝缘体670上的导电体642。
导电体660具有用作栅电极的区域。绝缘体650具有用作栅极绝缘体的区域。导电体641具有用作源电极和漏电极中的一个的区域，导电体642具有用作源电极和漏电极中的另一个的区域。金属氧化物630的隔着绝缘体650与导电体660相对的区域的至少一部分被用作沟道形成区域。
注意，因为金属氧化物630具有用作沟道形成区域的区域，所以在本说明书等中可以将金属氧化物630也称为晶体管600的半导体层。另外，可以将半导体层也称为金属氧化物630。
在晶体管600中，源电极和漏电极位于高度不同的位置上，因此流过半导体层的电流从上向下或者从下向上流过。就是说，因为可以说沟道长度方向包含高度方向(纵方向)的成分，所以可以将晶体管600也称为纵向晶体管、纵向沟道晶体管、纵沟道型晶体管等。
在纵向晶体管中，可以重叠设置源电极、半导体层和漏电极，所以与将半导体层配置为平面状的所谓平面晶体管相比，可以大幅度缩小占有面积。
绝缘体672、导电体642及绝缘体670中形成有到达导电体641的开口部。就是说，该开口部由绝缘体672的开口部、导电体642的开口部以及绝缘体670的开口部构成。另外，在俯视时，该开口部具有与导电体641重叠的区域。另外，在该开口部中配置金属氧化物630的至少一部分、绝缘体650的至少一部分及导电体660的至少一部分。
图14B及图14C示出上述开口部的侧壁垂直于衬底面(未图示)的结构。注意，本发明不局限于此。该开口部的侧壁也可以相对于衬底面呈锥形形状。
在本说明书等中，开口部的侧壁是指设置有开口部的结构的该开口部中的侧面。因此，可以将本说明书等中“开口部的侧壁”的记载也称为设置在结构的开口部中的该结构的侧面。
就是说，虽然图14B及图14C示出开口部中的绝缘体672、导电体642及绝缘体670的侧面垂直于衬底面的结构，但是不局限于此，它们的侧面也可以相对于衬底面呈锥形形状。
金属氧化物630与设置在绝缘体672、导电体642及绝缘体670的开口部中的绝缘体672的侧面、导电体642的侧面及绝缘体670的侧面接触。另外，金属氧化物630与导电体641的顶面的一部分及绝缘体672的顶面的一部分接触。另外，金属氧化物630具有凹部。
绝缘体650的至少一部分配置在金属氧化物630的凹部中。此时，绝缘体650与金属氧化物630的顶面接触。另外，绝缘体650具有凹部。该凹部位于金属氧化物630的凹部中。
导电体660以嵌入绝缘体650的凹部中的方式配置。此时，导电体660与绝缘体650的顶面接触。另外，在剖视时，导电体660具有隔着绝缘体650与金属氧化物630相对的区域。
在图14A至图14D所示的结构中，晶体管600的沟道长度相当于剖视时的导电体641的顶面至导电体642的底面的最短距离(图14B所示的距离L1)。注意，距离L1也是与导电体641的顶面重叠的区域的绝缘体670的厚度。就是说，晶体管600的沟道长度可以根据绝缘体670的厚度而调节。例如，通过减小绝缘体670的厚度可以制造沟道长度小的晶体管600。
另外，在图14A至图14D所示的结构中，晶体管600的沟道宽度相当于俯视时的绝缘体670和金属氧化物630接触的区域的长度，并相当于俯视时的金属氧化物630的轮廓(外周)的长度。就是说，晶体管600的沟道宽度可以根据设置在绝缘体670的开口部之径的大小而调节。例如，通过增大该开口部之径，可以制造沟道宽度大的晶体管600。
因为具有沟道形成区域围绕栅电极的结构，所以可以将晶体管600称为CAA(Channel-All-Around：环形沟道)结构晶体管。
注意，图14D示出导电体642的开口部的顶面形状为圆形，但本发明不局限于此。例如，该开口部的顶面形状也可以为椭圆形状、多角形状或带圆角的多角形状。在此，多角形状是指三角形、四角形、五角形及六角形等。
金属氧化物630需要设置在形成于绝缘体672、导电体642及绝缘体670的开口部中。于是，作为金属氧化物630优选使用在实施方式1中说明的金属氧化物。另外，金属氧化物630优选利用在实施方式1中说明的ALD法沉积。ALD法具有高台阶覆盖性以及优异的厚度均匀性，所以特别适合于覆盖上述开口部的表面的情况。
金属氧化物630优选使用具有结晶性的氧化物半导体。作为具有结晶性的氧化物半导体，可以举出CAAC-OS(c-axis aligned crystalline oxide semiconductor：c轴取向晶体氧化物半导体)、nc-OS(nanocrystalline oxide semiconductor：纳米晶氧化物半导体)、多晶氧化物半导体、单晶氧化物半导体等。作为金属氧化物630特别优选使用CAAC-OS。
此外，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性且可靠性高。
此外，通过作为金属氧化物630使用CAAC-OS等具有结晶性的氧化物，可以抑制导电体641及导电体642从金属氧化物630抽出氧。因此，即使进行热处理也可以减少氧从金属氧化物630被抽出，所以晶体管600对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。此外，可以抑制导电体641及导电体642的导电率下降。
利用在实施方式1中说明的ALD法沉积的金属氧化物包含CAAC-OS，因此可以适合用作金属氧化物630。
氧化物半导体具有各种结构及各种特性。金属氧化物630也可以包含CAAC-OS、nc-OS、a-like OS(amorphous-like oxide semiconductor)、非晶氧化物半导体、多晶氧化物半导体和CAC-OS(cloud-aligned composite oxide semiconductor)中的两种以上。
另外，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。利用在实施方式1中说明的ALD法沉积的金属氧化物的杂质浓度得到降低，因此该金属氧化物可以适合用作金属氧化物630。
在OS晶体管中，当沟道形成区域中存在杂质及氧空位(VO)时，电特性容易变动而可能使可靠性下降。此外，在氧化物半导体中，氢进入氧空位而形成缺陷(VOH)，可能会产生成为载流子的电子。另外，当在沟道形成区域中形成VOH时，有时沟道形成区域中的供体浓度增加。随着沟道形成区域中的供体浓度增加，有时阈值电压不均匀。因此，当在氧化物半导体的沟道形成区域中包含氧空位时，晶体管会具有常开启特性。由此，在氧化物半导体的沟道形成区域中，优选尽量减少杂质、氧空位及VOH。
绝缘体650优选使用包含相对介电常数低的材料的绝缘体。例如，优选使用具有热稳定性的氧化硅或氧氮化硅。
注意，绝缘体650中的杂质浓度优选得到降低。在与金属氧化物630接触的绝缘体650中的杂质浓度得到降低时，可以抑制金属氧化物630中的杂质浓度增高。
绝缘体650既可以具有单层结构又可以具有叠层结构。
在绝缘体674及导电体660上设置导电体662。导电体662具有被用作布线的区域。导电体662优选使用导电性高的导电材料。
另外，导电体660优选使用具有抑制氧扩散的功能的导电材料。当导电体660抑制氧扩散时，例如可以抑制导电体662因绝缘体650中的氧而氧化，导致导电率下降。
导电体660优选使用不容易氧化的导电材料。另外，优选使用具有抑制杂质扩散的功能的导电材料。
导电体660既可以具有单层结构又可以具有叠层结构。例如，当导电体660具有第一导电体和第一导电体上的第二导电体的叠层结构时，第一导电体优选以包围第二导电体的底面及侧面的方式配置。
作为导电体641及导电体642优选使用不容易氧化的导电材料或者具有抑制氧扩散的功能的导电材料。通过使用这些导电材料，可以抑制导电体641及导电体642的导电率下降。作为导电体641及导电体642特别优选使用包含钽的氮化物。
图14B示出导电体641及导电体642都是单层的结构。注意，导电体641和导电体642中的一方或双方也可以具有叠层结构。
例如，当导电体641及导电体642都具有第一导电体和第二导电体的两层结构时，作为与绝缘体670接触的第一导电体，优选使用不容易氧化的导电材料或者具有抑制氧扩散的功能的导电材料。由此，可以抑制导电体641及导电体642的导电率下降。
另外，导电体641及导电体642的第二导电体优选具有比导电体641及导电体642的第一导电体高的导电性。另外，导电体641及导电体642的第二导电体的厚度优选比导电体641及导电体642的第一导电体的厚度大。
例如，作为导电体641及导电体642的第一导电体可以使用氮化钽或氮化钛，作为导电体641及导电体642的第二导电体可以使用钨。
作为绝缘体670优选使用包含相对介电常数低的材料的绝缘体。尤其是，优选使用其中容易形成包含因加热而脱离的氧(以下，有时被称为过剩氧)的区域的绝缘体。通过以与包含过剩氧的绝缘体670接触的方式设置金属氧化物630而进行热处理，可以将氧从绝缘体670供应到金属氧化物630来减少金属氧化物630中的氧空位及VOH。尤其是，金属氧化物630的与绝缘体670接触的区域被用作沟道形成区域，因此通过采用这种结构，可以减少沟道形成区域中的氧空位及VOH。
绝缘体670中的杂质浓度优选得到降低。在与金属氧化物630接触的绝缘体670中的杂质浓度得到降低时，可以抑制金属氧化物630中的杂质浓度增高。
绝缘体672优选使用包含相对介电常数低的材料的绝缘体。
如图14B及图14C所示，在绝缘体672的上方导电体660的端部与金属氧化物630的端部及绝缘体650的端部对齐。注意，导电体660的端部也可以不与金属氧化物630的端部及绝缘体650的端部对齐。
例如，如图15A所示，导电体660的端部也可以位于绝缘体650的端部的内侧。或者，如图15B所示，例如绝缘体650也可以以覆盖金属氧化物630的顶面及侧面的方式设置。通过采用图15A所示的结构或图15B所示的结构，可以利用绝缘体650使导电体660和金属氧化物630充分隔开。
注意，在图15A所示的结构或图15B所示的结构中导电体660被用作布线时，并不一定需要设置导电体662。
图14B示出导电体641在与绝缘体670的开口部重叠的区域中不具有凹部的结构。注意，本发明不局限于此。例如，如图15C所示，导电体641也可以在与上述开口部重叠的区域中具有凹部。换言之，导电体641的与上述开口部重叠的区域的顶面的一部分也可以被去除。当导电体641具有凹部时，可以使金属氧化物630和导电体660隔着绝缘体650相对的区域的下端部进一步接近导电体641。或者，导电体660可以具有隔着金属氧化物630及绝缘体650与导电体641相对的区域。通过采用这种结构，可以实现缩小或不设置金属氧化物630和导电体660不隔着绝缘体650相对的区域，所谓的Loff区域的结构。因此，可以提高晶体管600的频率特性。
或者，如图15D所示，例如导电体641也可以在与绝缘体670的开口部重叠的区域中包括到达绝缘体610的开口部。换言之，导电体641的与绝缘体670的开口部重叠的区域也可以被去除。当导电体641包括到达绝缘体610的开口部时，可以使金属氧化物630和导电体660隔着绝缘体650相对的区域的下端部进一步接近导电体641。或者，导电体660可以具有隔着金属氧化物630及绝缘体650与导电体641相对的区域。因此，可以提高晶体管600的频率特性。
在图14B中，金属氧化物630具有与导电体642的开口部的侧壁接触的区域以及与绝缘体672的顶面接触的区域。注意，本发明不局限于此。例如，如图15E及图15F所示，金属氧化物630也可以除了与导电体642的开口部的侧壁接触的区域以外还具有与导电体642的顶面的一部分接触的区域。通过采用这种结构，可以增大金属氧化物630和导电体642的接触面积而增大晶体管600的通态电流。
另外，如图16A所示，也可以在绝缘体650和金属氧化物630之间设置层651。此时，层651以与绝缘体650的底面及金属氧化物630的凹部接触的方式设置。层651优选具有氧阻挡性。通过采用这种结构，可以抑制绝缘体650所包含的氧被过度供应到沟道形成区域，另外，可以抑制在进行热处理等时氧从金属氧化物630脱离，从而可以抑制在金属氧化物630中形成氧空位。因此，可以提高晶体管600的电特性及可靠性。
例如，作为层651优选使用氧化铝。层651既可以使用包含绝缘材料的绝缘体，又可以使用包含半导体材料的半导体层。
另外，如图16A所示，也可以在导电体660和绝缘体650之间设置层652。此时，层652以与导电体660的底面及绝缘体650的凹部接触的方式设置。层652优选具有氢阻挡性。通过采用这种结构，可以抑制导电体660所包含的氢等杂质扩散到金属氧化物630。
例如，作为层652优选使用氮化硅。注意，层652既可以使用包含绝缘材料的绝缘体，又可以使用包含导电材料的导电体。
另外，层652也可以具有氧阻挡性。当层652具有氧阻挡性时，可以抑制绝缘体650所包含的氧扩散到导电体660。就是说，可以抑制供应到金属氧化物630的氧量减少。另外，可以抑制导电体660因绝缘体650所包含的氧而氧化。作为层652优选使用氧化铪。注意，因为氧化铪具有俘获或固定氢的功能，所以作为层652很合适。
如图16B所示，也可以在导电体641和绝缘体670之间设置绝缘体681。绝缘体681优选具有氧阻挡性。通过采用这种结构，可以抑制绝缘体670所包含的氧扩散到导电体641而抑制导电体641的氧化。
另外，如图16B所示，也可以在导电体642和绝缘体670之间设置绝缘体683。绝缘体683优选具有氧阻挡性。通过采用这种结构，可以抑制绝缘体670所包含的氧扩散到导电体642而抑制导电体642的氧化。
作为绝缘体681及绝缘体683，优选使用可用于层651或层652的绝缘体。
[晶体管600A]
参照图17A至图17D说明晶体管600A的结构。图17A是晶体管600A的平面图。图17B是沿着图17A中的点划线A1-A2的部分的截面图，图17C是沿着图17A中的点划线A3-A4的部分的截面图。图17D是沿着图17B中的点划线B1-B2的部分的平面图。注意，在图17A及图17D的平面图中，为了明确起见，省略部分构成要素。注意，在以下说明中，关于与[晶体管600]的说明共同的内容利用共同符号而省略说明。
晶体管600A设置在绝缘体610上。另外，绝缘体610上设置有绝缘体670，绝缘体670上设置有绝缘体672。绝缘体670的顶面及绝缘体672的顶面也可以被平坦化。
晶体管600A包括导电体641、导电体641上的绝缘体650及金属氧化物630、金属氧化物630上的绝缘体675、绝缘体670上的导电体662、绝缘体672、绝缘体650、金属氧化物630及绝缘体675上的导电体642。
导电体662具有用作栅电极的区域。绝缘体650具有用作栅极绝缘体的区域。导电体641具有用作源电极和漏电极中的一个的区域，导电体642具有用作源电极和漏电极中的另一个的区域。金属氧化物630的与导电体662相对的区域的至少一部分被用作沟道形成区域。
可以将晶体管600A称为纵向晶体管。
绝缘体672、导电体662及绝缘体670中形成有到达导电体641的开口部。就是说，该开口部由绝缘体672的开口部、导电体662的开口部以及绝缘体670的开口部构成。另外，在俯视时，该开口部具有与导电体641重叠的区域。另外，在该开口部中配置绝缘体650的至少一部分、金属氧化物630的至少一部分及绝缘体275的至少一部分。
图17B及图17C示出上述开口部的侧壁垂直于衬底面(未图示)的结构，但是本发明不局限于此。该开口部的侧壁也可以相对于衬底面呈锥形形状。
绝缘体650与设置在绝缘体672、导电体662及绝缘体670的开口部中的绝缘体672的侧面、导电体662的侧面及绝缘体670的侧面接触。另外，绝缘体650与导电体641的顶面的一部分及导电体642的底面的一部分接触。另外，绝缘体650具有设置有空心部的圆筒形状。
金属氧化物630配置在绝缘体650的空心部中。金属氧化物630具有与绝缘体650的侧面接触的区域、与导电体641接触的区域及与导电体642接触的区域。另外，金属氧化物630具有隔着绝缘体650与导电体662相对的区域。另外，金属氧化物630具有凹部。注意，当设置在绝缘体672、导电体662及绝缘体670的开口部之径小时，金属氧化物630有时不具有凹部。或者，有时具有径较小的凹部。
绝缘体675以嵌入金属氧化物630的凹部中的方式配置。注意，当金属氧化物630不具有凹部时，也可以不设置绝缘体675。另外，当金属氧化物630具有径较小的凹部时，也可以设置空隙代替绝缘体675。此时，该空隙设置在金属氧化物630和导电体642之间。该空隙例如包含选自空气、氮、氧、二氧化碳和第18族元素中的任一个或多个。
在图17A至图17D所示的结构中，晶体管600A的沟道长度相当于剖视时的导电体641的顶面至导电体642的底面的最短距离(图17B所示的距离L2)。注意，距离L2也是设置在绝缘体672、导电体662及绝缘体670中的开口部的高度(深度)。就是说，晶体管600A的沟道长度可以根据该开口部的高度(深度)而调节。例如，通过减小绝缘体670及绝缘体672的厚度可以制造沟道长度小的晶体管600A。
另外，在图17A至图17D所示的结构中，晶体管600A的沟道宽度相当于俯视时的绝缘体650和金属氧化物630接触的区域的长度，并相当于俯视时的金属氧化物630的轮廓(外周)的长度。就是说，晶体管600A的沟道宽度可以根据设置在导电体662的开口部之径的大小而调节。例如，通过增大该开口部之径，可以制造沟道宽度大的晶体管600A。
因为具有栅电极围绕沟道形成区域的结构，所以可以将晶体管600A称为GAA(Gate-All-Around：全环绕栅极)结构晶体管。
注意，图17D示出导电体662的开口部的顶面形状为圆形，但本发明不局限于此。例如，该开口部的顶面形状也可以为椭圆形状、多角形状或带圆角的多角形状。
导电体662既可以具有单层结构又可以具有叠层结构。导电体662可以使用上述可用于导电体660的导电体。
在图17B及图17C中，金属氧化物630的顶面的高度与绝缘体672的顶面的高度、绝缘体650的顶面的高度及绝缘体675的顶面的高度一致。注意，本发明不局限于此。例如，如图18A所示，金属氧化物630的顶面也可以位于绝缘体672的顶面及绝缘体650的顶面的上方。图18A示出金属氧化物630与绝缘体672的顶面的一部分接触的结构。通过采用这种结构，可以增大金属氧化物630和导电体642的接触面积而增大晶体管600A的通态电流。
另外，在图17B及图17C中，导电体642具有与金属氧化物630的最上部接触的区域。注意，本发明不局限于此。例如，如图18A所示，导电体642的一部分也可以设置在金属氧化物630的凹部中。换言之，导电体642也可以具有与金属氧化物630的凹部的一部分接触的区域。通过采用这种结构，可以增大金属氧化物630和导电体642的接触面积而增大晶体管600A的通态电流。
另外，在图17B及图17C中，导电体641在与导电体662的开口部重叠的区域中不具有凹部。注意，只要具有导电体641和金属氧化物630接触的区域，就对导电体641的形状没有特别的限制。例如，如图18B及图18C所示，导电体641也可以在与上述开口部的至少一部分重叠的区域中具有凹部。换言之，导电体641的与上述开口部的至少一部分重叠的区域的顶面的一部分也可以被去除。
在图18B中，导电体641的凹部中设置有金属氧化物630的至少一部分。通过采用这种结构，可以增大金属氧化物630和导电体641的接触面积而增大晶体管600A的通态电流。或者，如图18C所示，导电体641的凹部中也可以设置有绝缘体650的一部分及金属氧化物630的一部分。
可以使用在实施方式1中说明的金属氧化物的晶体管不局限于纵沟道型晶体管。例如，也可以将该金属氧化物用于平面晶体管、交错型晶体管、反交错型晶体管等。此外，也可以采用顶栅型晶体管或底栅型晶体管。或者，形成沟道的半导体层的上下也可以设置有栅极。
[晶体管200]
参照图19A至图19D说明晶体管200的结构。图19A是晶体管200的平面图，图19B是沿着图19A中的点划线A1-A2的部分的截面图，也是晶体管的晶体管200的沟道长度方向上的截面图。图19C是沿着图19A中的点划线A3-A4的部分的截面图，也是晶体管的晶体管200的沟道宽度方向上的截面图。图19D是沿着图19A中的点划线A5-A6的部分的截面图。注意，在图19A的平面图中，为了明确起见，省略部分构成要素。
晶体管200包括导电体205、导电体205上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的金属氧化物230、金属氧化物230上的导电体242a及导电体242b、导电体242a上的绝缘体271a、导电体242b上的绝缘体271b、金属氧化物230上的绝缘体250、绝缘体250上的导电体260。图19A至图19D所示的晶体管200是顶栅极型晶体管。
注意，以下有时将导电体242a和导电体242b统称为导电体242。此外，有时将绝缘体271a和绝缘体271b统称为绝缘体271。
绝缘体271上设置有绝缘体275，绝缘体275上设置有绝缘体280。绝缘体280的顶面也可以被平坦化。另外，绝缘体280及绝缘体275中设置有到达金属氧化物230的开口部。该开口部中配置有绝缘体250及导电体260。
导电体260包括用作第一栅(也称为顶栅极)电极的区域，导电体205包括用作第二栅(也称为背栅极)电极的区域。此外，绝缘体250包括用作第一栅极绝缘体的区域，绝缘体222及绝缘体224包括用作第二栅极绝缘体的区域。此外，导电体242a包括用作源电极和漏电极中的一个的区域，导电体242b包括用作源电极和漏电极中的另一个的区域。此外，金属氧化物230的与导电体260重叠的区域的至少一部分被用作沟道形成区域。
在晶体管200中，作为包括沟道形成区域的金属氧化物230优选使用在实施方式1中说明的金属氧化物。在实施方式1中说明的金属氧化物包含CAAC-OS，因此可以适合用作金属氧化物230。
金属氧化物230优选包括绝缘体224上的金属氧化物230a和金属氧化物230a上的金属氧化物230b。注意，图19B及图19C示出作为金属氧化物230层叠金属氧化物230a及金属氧化物230b的两层的结构，但是本发明不局限于此。例如，金属氧化物230也可以具有单层结构或三层以上的叠层结构。
金属氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。例如，用于金属氧化物230a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于金属氧化物230b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。此外，用于金属氧化物230a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于金属氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。通过采用这样的结构，可以抑制杂质及氧从形成在金属氧化物230a的下方的结构物向金属氧化物230b扩散。
此外，优选的是，用于金属氧化物230b的金属氧化物中的相对于元素M的In的原子个数比大于用于金属氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。通过采用这样的结构，晶体管200可以得到大通态电流及高频率特性。
此外，金属氧化物230a及金属氧化物230b除了氧以外还包含共同元素作为主要成分，所以可以降低金属氧化物230a与金属氧化物230b的界面的缺陷态密度。由此界面散射给载流子传导带来的影响变小，从而晶体管200可以得到大通态电流及高频率特性。
具体而言，作为金属氧化物230a优选使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成、In：M：Zn＝1：3：2[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物。此外，作为金属氧化物230b，优选使用实施方式1中说明的金属氧化物。此外，作为元素M优选使用镓、铝或锡，更优选使用镓。此外，在金属氧化物230具有单层结构的情况下，优选使用可应用于金属氧化物230a或金属氧化物230b的金属氧化物作为金属氧化物230。
在此，图20A示出图19B中的沟道形成区域附近的放大图。如图20A所示，金属氧化物230b包括用作沟道形成区域的区域230bc及以夹着区域230bc的方式设置并被用作源极区域或漏极区域的区域230ba及区域230bb。区域230bc的至少一部分与导电体260重叠。换言之，区域230bc设置在导电体242a与导电体242b间的区域中。区域230ba与导电体242a重叠，区域230bb与导电体242b重叠。
如上所述，在氧化物半导体的沟道形成区域中，优选尽量减少氧空位及VOH。相对于此，通过在氧化物半导体附近设置包含过剩氧的绝缘体而进行热处理，可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意，在对源极区域或漏极区域供应过多的氧时，有可能引起晶体管200的通态电流下降或者场效应迁移率的下降。并且，在供应到源极区域或漏极区域的氧量在衬底面内有不均匀时，包括晶体管的半导体装置特性发生不均匀。
因此，优选的是，在氧化物半导体中，被用作沟道形成区域的区域230bc的载流子浓度得到降低。另一方面，优选的是，被用作源极区域或漏极区域的区域230ba及区域230bb的载流子浓度高。换言之，优选减少区域230bc的氧空位及VOH且抑制减少区域230ba及区域230bb中的氧空位及VOH。
在此，被用作沟道形成区域的区域230bc的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更优选的是低于1×1013cm-3，进一步优选的是低于1×1012cm-3。对区域230bc的载流子浓度的下限值没有特别的限定，例如，可以将其设定为1×10-9cm-3。
注意，图20A示出区域230ba、区域230bb及区域230bc形成在金属氧化物230b中的例子，但是本发明不局限于此。例如，上述各区域不仅可以形成在金属氧化物230b中也可以形成在金属氧化物230a中。
作为导电体242a及导电体242b，例如优选使用不容易氧化的导电材料或者即使吸收氧也维持导电性的材料。例如，包含钽的氮化物是优选的。当将包含钽的氮化物用于导电体242a及导电体242b时，导电体242a或导电体242b有时吸取金属氧化物230b等所包含的氢。
导电体242a及导电体242b既可具有单层结构又可具有叠层结构。例如，如图20A所示，导电体242a及导电体242b也可以分别具有两层结构。在此情况下，导电体242a为导电体242a1与导电体242a1上的导电体242a2的叠层体，导电体242b为导电体242b1与导电体242b1上的导电体242b2的叠层体。此时，作为与金属氧化物230b接触的层(导电体242a1及导电体242b1)，优选使用不容易被氧化的导电材料或具有抑制氧扩散的功能的导电材料。由此，可以抑制导电体242a及导电体242b因包含在金属氧化物230b中的氧而被过度氧化。此外，可以抑制导电体242a及导电体242b的导电率降低。
导电体242a2及导电体242b2的导电性优选比导电体242a1及导电体242b1高。例如，导电体242a2及导电体242b2的厚度优选比导电体242a1及导电体242b1的厚度大。作为导电体242a2及导电体242b2可以使用可用于导电体205b的导电体。通过采用上述结构，可以降低导电体242a2及导电体242b2的电阻。由此，可以将导电体242a及导电体242b用作导电性高的布线或电极。此外，可以提高晶体管200的工作速度。
例如，作为导电体242a1及导电体242b1可以使用氮化钽或氮化钛，作为导电体242a2及导电体242b2可以使用钨。
如图20A所示，绝缘体250优选具有与金属氧化物230接触的绝缘体250a、绝缘体250a上的绝缘体250b及绝缘体250b上的绝缘体250c的叠层结构。
作绝缘体250b，优选使用容易透过氧的绝缘体。通过采用这种结构，可以将包含在绝缘体280中的氧通过绝缘体250b供应给区域230bc。绝缘体250b优选使用包含相对介电常数低的材料的绝缘体。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
绝缘体250a优选具有氧阻挡性。绝缘体250a包括与导电体242a的侧面接触的区域及与导电体242b的侧面接触的区域。当绝缘体250a具有氧阻挡性时，可以抑制导电体242a及导电体242b的侧面被氧化而在该侧面上形成氧化膜。由此，可以抑制导致晶体管200的通态电流的下降或场效应迁移率的下降。
绝缘体250a与金属氧化物230b的顶面及侧面、金属氧化物230a的侧面接触。也就是说，当从沟道宽度方向上的截面看时，区域230bc被绝缘体250a及金属氧化物230a围绕。当绝缘体250a及金属氧化物230a具有氧阻挡性时，可以抑制在进行热处理等时氧从区域230bc脱离。因此，可以抑制在区域230bc中形成氧空位。由此，可以提高晶体管200的电特性，并可以提高可靠性。
此外，通过设置绝缘体250a，即使绝缘体280包含过剩氧也可以抑制该过剩氧被供应到区域230bc，使得适量氧被供应到区域230bc。因此，可以抑制区域230ba及区域230bb被过度氧化而导致晶体管200的通态电流的下降或场效应迁移率的下降。
作为绝缘体250a，优选使用包含铝及铪中的一个或两个的氧化物，更优选使用氧化铝。
绝缘体250c优选具有氢阻挡性。由此，可以抑制包含在导电体260中的氢扩散到区域230bc。作为绝缘体250c，特别优选使用氮化硅。
绝缘体250c还可以具有氧阻挡性。绝缘体250c设置在绝缘体250b与导电体260间。由此，可以防止包含在绝缘体250b中的氧扩散到导电体260且抑制导电体260被氧化。此外，可以抑制对区域230bc供应的氧量的减少。氮化硅具有氧阻挡性，由此可以适当地应用于绝缘体250c。
此外，如图20B所示，也可以在绝缘体250b与绝缘体250c间设置绝缘体250d。绝缘体250d优选具有俘获或固定氢的功能。通过在被绝缘体250c及绝缘体222围绕的区域内侧设置具有俘获或固定氢的功能的绝缘体，可以更有效地俘获或固定该区域内侧的氢。也就是说，可以更有效地俘获或固定包含在绝缘体250b、金属氧化物230b的区域230bc以及绝缘体224中的氢。因此，可以降低区域230bc中的氢浓度。因此，可以降低区域230bc中的VOH。
作为绝缘体250d，例如优选使用氧化铪。另外，绝缘体250d也可以具有非晶结构。
另外，绝缘体250具有用作第一栅极绝缘体的区域，因此例如作为绝缘体250a至绝缘体250d中的任一个或多个也可以使用包含high-k材料的绝缘体。
绝缘体250a至绝缘体250d与导电体260一起设置在形成于绝缘体280等中的开口部中。为了实现晶体管200的微型化，绝缘体250a至绝缘体250d的厚度优选薄。绝缘体250a至绝缘体250d的厚度分别为0.1nm以上且10nm以下，优选为0.1nm以上且5.0nm以下，更优选为0.5nm以上且5.0nm以下，进一步优选为1.0nm以上且5.0nm以下，还进一步优选为1.0nm以上且3.0nm以下。在此情况下，绝缘体250a至绝缘体250d的至少一部分包括上述那样的厚度的区域即可。
注意，在上述中说明绝缘体250具有绝缘体250a至绝缘体250c的三层结构或绝缘体250a至绝缘体250d的四层结构的情况，但本发明不局限于此。绝缘体250可以具有包括绝缘体250a至绝缘体250d中的至少一个的结构。通过绝缘体250由绝缘体250a至绝缘体250d中的一层、两层或三层构成，可以简化半导体装置的制造工序，由此可以提高生产率。
导电体260优选包括导电体260a以及导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。此外，如图19B及图19C所示，导电体260的顶面的高度与绝缘体250的顶面的高度一致。虽然在图19B及图19C中导电体260具有导电体260a和导电体260b的两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制杂质的扩散的功能的导电材料。此外，作为导电体260a优选使用具有抑制氧的扩散的功能的导电材料。当导电体260a具有抑制氧扩散的功能时，可以抑制绝缘体250等所包含的氧使导电体260b氧化而导致导电率的下降。因此，导电体260a可以使用上述导电材料的单层或叠层。例如，作为导电体260a使用氮化钛即可。
此外，导电体260还被用作布线。因此，导电体260b优选使用导电性高的导电体。
此外，在晶体管200中，以嵌入形成于绝缘体280等的开口部中的方式自对准地形成导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
此外，如图19C所示，在晶体管200的沟道宽度方向上，导电体260的不与金属氧化物230b重叠的区域的底面的优选比金属氧化物230b的底面更靠近绝缘体222一侧。通过采用用作栅电极的导电体260覆盖金属氧化物230b的沟道形成区域的侧面及顶面的结构，使导电体260的电场容易作用于金属氧化物230b的沟道形成区域整体。由此，可以提高晶体管200的通态电流及频率特性。
绝缘体222下设置有绝缘体216，绝缘体216下设置有绝缘体214，绝缘体214下设置有绝缘体212。
导电体205以与金属氧化物230及导电体260重叠的方式配置。在此，导电体205优选以嵌入绝缘体216的开口部中的方式设置。此外，导电体205的一部分有时嵌入绝缘体214中。
导电体205包括导电体205a及导电体205b。导电体205a以与形成在绝缘体216中的开口部的侧壁及绝缘体214的顶面接触的方式设置。导电体205b以嵌入形成在导电体205a的凹部中的方式设置。在此，导电体205b的顶面的高度与导电体205a的顶面的高度及绝缘体216的顶面的高度一致。
在此，作为导电体205a优选使用具有抑制杂质的扩散的功能的导电材料。通过作为导电体205a使用具有抑制杂质的扩散的功能的导电材料，可以防止含在导电体205b中的杂质通过绝缘体216等扩散到金属氧化物230。
此外，导电体205a优选使用具有抑制氧的扩散的功能的导电材料。此外，通过作为导电体205a使用具有抑制氧的扩散的功能的导电材料，可以抑制导电体205b被氧化而导电率下降。
导电体205a可以使用可用于导电体260a的导电体。
此外，导电体205还被用作布线。因此，导电体205b优选使用导电性高的导电体。作为导电体205b可以使用可用作导电体260b的导电体。
虽然在图19B及图19C中示出导电体205a与导电体205b的叠层结构，但是本发明不局限于此。例如，导电体205也可以具有单层或三层以上的叠层结构。
导电体205有时被用作第二栅电极。在此情况下，通过独立地改变施加到导电体205的电位而不使其与施加到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205施加负电位，可以增大晶体管200的Vth而减少关态电流。由此，与不对导电体205施加负电位的情况相比，在对导电体205施加负电位的情况下，可以减少对导电体260施加的电位为0V时的漏极电流。
如图19A所示，导电体205优选比金属氧化物230中不与导电体242a及导电体242b重叠的区域大。尤其是，如图19C所示，导电体205优选延伸到金属氧化物230的沟道宽度方向的端部的外侧的区域。就是说，优选在金属氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。通过具有这样的结构，可以由用作第一栅电极的导电体260的电场和用作第二栅电极的导电体205的电场电围绕金属氧化物230的沟道形成区域。在本说明书中，将至少由第一栅电极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel)结构。
在本说明书等中，S-channel结构晶体管是指由一对栅电极中的一方或另一方的电场电围绕沟道形成区域的晶体管结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。另一方面，可以将在本说明书等中公开的S-channel结构视为Fin型结构的一种。另外，在本说明书等中，Fin型结构是指以至少包围沟道的两个面以上(具体而言，两个面、三个面或四个面等)的方式配置栅电极的结构。通过采用Fin型结构及S-channel结构，可以提高对短沟道效应的耐性，换言之可以实现不容易发生短沟道效应的晶体管。
通过作为晶体管200采用上述S-channel结构，可以电围绕沟道形成区域。S-channel结构是电围绕沟道形成区域的结构，所以也可以说该结构在实质上与GAA(GateAll Around：全环绕栅极)结构或LGAA(Lateral Gate All Around：横向全环绕栅极)结构相同。通过使晶体管200具有S-channel结构、GAA结构或LGAA结构，可以将形成在金属氧化物230与栅极绝缘体的界面或界面附近的沟道形成区域视为金属氧化物230的整个块体。因此，可以提高流过晶体管的电流密度，所以可以期待晶体管的通态电流或晶体管的场效应迁移率的提高。
此外，如图19C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，多个晶体管可以共同使用导电体205。
绝缘体222优选具有抑制氢扩散的功能。当绝缘体222具有抑制氢扩散的功能时，可以抑制氢从晶体管200的周边部扩散到金属氧化物230。
另外，绝缘体222优选具有抑制氧扩散的功能。当绝缘体222具有抑制氧扩散的功能时，可以抑制氧从金属氧化物230释放到衬底一侧。因此，可以抑制氧空位形成在金属氧化物230中。另外，可以抑制导电体205与绝缘体224及金属氧化物230所包含的氧起反应。
作为绝缘体222，优选使用对氧和氢中一方或双方具有阻挡性的绝缘体。或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。
另外，绝缘体222具有用作第二栅极绝缘体的区域，因此也可以以单层或叠层使用包含high-k材料的绝缘体。
绝缘体222既可以具有单层结构又可以具有叠层结构。例如，如图20A所示，绝缘体222也可以具有绝缘体222a和绝缘体222a上的绝缘体222b的叠层结构。
作为绝缘体222b，可以使用可用于上述绝缘体222的绝缘体。
绝缘体222a设置在绝缘体216及导电体205与绝缘体222b之间。作为绝缘体222a，优选具有抑制氢扩散的功能。当绝缘体222a具有抑制氢扩散的功能时，可以抑制氢从绝缘体222a的下方扩散到晶体管200。
例如，作为绝缘体222a，优选使用利用ALD法(尤其是，PEALD法)沉积的氮化硅。通过利用ALD法沉积绝缘体222a，即使在绝缘体216和导电体205之间形成凹凸，可以以高覆盖性沉积绝缘体222a。因此，可以抑制沉积在绝缘体222a上的绝缘体222b中形成针孔或断开等。
绝缘体224优选使用包含相对介电常数低的材料的绝缘体。另外，绝缘体224也可以使用具有包含过剩氧的区域的绝缘体。作为绝缘体224，例如可以适当地使用氧化硅、氧氮化硅等。
此外，绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料构成的叠层结构。此外，绝缘体224也可以形成为岛状且与金属氧化物230a重叠。在此情况下，绝缘体275与绝缘体224的侧面及绝缘体222的顶面接触。注意，在本说明书等中，岛状是指以同一工序形成并使用同一材料的两个以上的层物理分离的状态。
绝缘体271以与导电体242的顶面接触的方式设置。绝缘体271优选具有至少对氧具有阻挡性的功能的绝缘膜。
此外，绝缘体271因分别与导电体242接触而优选为不容易使导电体242氧化的无机绝缘体。例如，作为绝缘体271，优选使用可用于绝缘体250c的绝缘体。例如，可以使用氮化硅作为绝缘体271。
成为绝缘体271的绝缘层被用作成为导电体242的导电层的掩模，由此导电体242在侧面与顶面之间不具有弯曲面。由此，导电体242的侧面与顶面交叉的端部成为棱角状。在导电体242的侧面与顶面交叉的端部成为棱角状时，与该端部具有弯曲面的情况相比，导电体242的截面积增大。再者，通过将不容易使金属氧化的氮化物绝缘体用于绝缘体271，可以抑制导电体242被过度氧化。由此，导电体242的电阻下降，从而可以增大晶体管200的通态电流。
此外，绝缘体271也可以具有单层结构或叠层结构。
绝缘体275以覆盖绝缘体224、金属氧化物230、导电体242及绝缘体271的方式设置。绝缘体275优选具有俘获氢或固定氢的功能。另外，绝缘体275优选具有氢阻挡性。作为绝缘体275，优选使用氧化铝、氧化镁或氮化硅等。另外，例如，作为绝缘体275也可以使用氧化铝和该氧化铝上的氮化硅的叠层膜。氮化硅也是氧阻挡绝缘膜，所以作为绝缘体275很合适。
通过设置绝缘体271及绝缘体275，可以由氧阻挡绝缘膜包围导电体242。通过采用这种结构，可以抑制包含在绝缘体280中的氧导致导电体242直接被氧化使得电阻率增大而通态电流减少。
绝缘体280、导电体260及绝缘体250上依次层叠有绝缘体282及绝缘体283。
绝缘体212、绝缘体214、绝缘体282和绝缘体283中的至少一个优选被用作抑制杂质从衬底一侧或晶体管200的上方扩散到晶体管200的阻挡绝缘膜。因此，作为绝缘体212、绝缘体214、绝缘体282以及绝缘体283中的至少一个，优选使用具有抑制杂质扩散的功能的绝缘材料。作为该杂质之一可以举出氢。
例如，作为绝缘体212及绝缘体283优选使用氢阻挡性更高的氮化硅等。
作为绝缘体214及绝缘体282，例如优选使用具有俘获或固定氢的功能的氧化铝等。通过将具有俘获或固定氢的功能的绝缘体用作晶体管200的构成要素使用或者设置在晶体管200的周围，可以俘获或固定含在晶体管200中的氢或存在于晶体管200的周围的氢。尤其是，优选俘获或固定含在晶体管200的沟道形成区域中的氢。
通过采用上述结构，可以抑制氢经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管200。或者，可以抑制氢从配置在绝缘体283的外侧的层间绝缘膜等扩散到晶体管200一侧。因此，可以制造具有良好的特性及高可靠性的晶体管200及半导体装置。
绝缘体216及绝缘体280优选使用相对介电常数比绝缘体214低的材料。通过将相对介电常数低的材料用于用作层间膜的绝缘体216及绝缘体280，可以减少产生在布线间的寄生电容。另外，绝缘体280优选使用其中容易形成包含过剩氧的区域的绝缘体。
图19B及图19C示出绝缘体212、绝缘体214、绝缘体282及绝缘体283都是单层的结构，但是本发明不局限于此，绝缘体212、绝缘体214、绝缘体282及绝缘体283中的一个或多个也可以具有两层以上的叠层结构。
[晶体管200A]
图21A是晶体管200A的沟道长度方向的截面放大图。图21A所示的晶体管200A是图20B所示的晶体管200的变形例子。具体而言，图21A所示的晶体管200A的与图20B所示的晶体管200不同之处在于在绝缘体250a和导电体242a2之间以及绝缘体250a和导电体242b2之间包括绝缘体255。以下，主要说明与上述[晶体管200]不同的部分，省略重复部分的说明。
如图21A所示，当从晶体管200A的沟道长度方向上的截面看时，导电体242a1与导电体242b1间的距离小于导电体242a2与导电体242b2间的距离。通过采用这种结构，可以进一步缩短源极与漏极间的距离，与此相应地可以缩短沟道长度。因此，可以提高晶体管200A的频率特性。如此，通过实现半导体装置的微型化，可以提供工作速度得到提高的半导体装置。
例如，绝缘体255优选为氮化物等不容易被氧化的绝缘体。绝缘体255以与导电体242a2的侧面及导电体242b2的侧面接触的方式形成，并具有保护导电体242a2及导电体242b2的功能。绝缘体255因被暴露于氧化气氛而优选为不容易被氧化的无机绝缘体。此外，绝缘体255因与导电体242a2及导电体242b2接触而优选为不容易使导电体242a2及导电体242b2氧化的无机绝缘体。因此，作为绝缘体255，优选使用具有氧阻挡性的绝缘材料。例如，可以使用氮化硅作为绝缘体255。
在图21A所示的晶体管200A中，在形成于绝缘体280及绝缘体275的开口部中，绝缘体255的侧面与导电体242a1的侧面对齐且绝缘体255的侧面与导电体242b1的侧面对齐。通过采用这种结构，可以在制造上述晶体管200时无需增加掩模数量而设置绝缘体255。
注意。在图21A中，在形成于绝缘体280及绝缘体275的开口部中，绝缘体255的侧面与导电体242a1的侧面对齐且绝缘体255的侧面与导电体242b1的侧面对齐，但是本发明不局限于此。例如，如图21B所示，绝缘体250也可以具有隔着绝缘体255与导电体242a1及导电体242b1重叠的区域。
为了形成图21B所示的晶体管200A，在绝缘体280及绝缘体275中形成开口部，以与该开口部的侧壁接触的方式形成绝缘体255，并且使用掩模分断导电体242a1与导电体242b1。在此，上述开口部重叠于导电体242a2与导电体242b2之间的区域。此外，导电体242a1及导电体242b1的一部分向上述开口部内突出。由此，绝缘体255在上述开口部内与导电体242a1的顶面、导电体242b1的顶面、导电体242a2的侧面以及导电体242b2的侧面接触。此外，绝缘体250a在导电体242a1与导电体242b1之间的区域中与金属氧化物230的顶面接触。
在图21A所示的结构和图21B所示的结构中，为了实现晶体管200A的微型化，绝缘体250a至绝缘体250d的厚度也优选小，优选在上述范围内。典型的是，绝缘体250a、绝缘体250b、绝缘体250d及绝缘体250c的厚度优选分别为1nm、2nm、2nm及1nm。通过采用这种结构，即便使半导体装置微型化或高集成化也可以具有良好的电特性。
此外，也可以沉积成为绝缘体250a至绝缘体250d的绝缘膜的任意个绝缘膜之后，在含氧气氛下进行微波处理。
通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用于金属氧化物230b的导电体242a与导电体242b间的区域。具体而言，可以将氧供应到金属氧化物230b。此外，通过等离子体、微波等的作用，可以使该区域的VOH分开为氧空位和氢，从该区域去除氢。
此外，通过进行微波处理而对绝缘体的膜质进行改性，可以抑制氢、水、杂质等的扩散。
含氧气氛下的微波处理也可以为多次(两次以上)的处理。例如，优选的是，在作为成为绝缘体250b的绝缘膜形成氧化硅之后进行第一次微波处理，然后作为成为绝缘体250d的绝缘膜形成氧化铪，在更高的温度下进行第二次微波处理。例如在250℃的衬底温度下进行第一次微波处理，可以将氧供应到金属氧化物230b，例如在400℃的衬底温度下进行第二次微波处理，可以去除金属氧化物230b及氧化硅中的氢。
<半导体装置的构成材料>
以下，说明可用于半导体装置的构成材料。
<<衬底>>
作为形成晶体管的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。此外，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
<<绝缘体>>
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。此外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。此外，相对介电常数较低的材料也是介电强度较大的材料。
作为相对介电常数较高(high-k)的材料，例如可以举出氧化镓、氧化铪、氧化钽、氧化锆、铪锆氧化物、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。另外，可以举出锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等。
作为相对介电常数低的材料，例如可以举出氧化硅、氧氮化硅及氮氧化硅等无机绝缘材料、聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯及丙烯酸树脂等树脂。另外，作为相对介电常数低的其他无机绝缘材料，例如可以举出添加有氟的氧化硅、添加有碳的氧化硅以及添加有碳及氮的氧化硅等。另外，例如可以举出具有空孔的氧化硅。注意，这些氧化硅也可以包含氮。
此外，通过使用具有抑制杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
另外，栅极绝缘体等与半导体接触的绝缘体或设置在半导体层附近的绝缘体优选为具有包含过剩氧的区域的绝缘体。例如，通过使具有包含过剩氧的区域的绝缘体与半导体层接触或者设置在半导体层附近，可以减少半导体层中的氧空位。作为其中容易形成包含过剩氧的区域的绝缘体，可以举出氧化硅、氧氮化硅或具有空孔的氧化硅等。
另外，作为具有氧阻挡性的绝缘体，可以举出包含铝和铪中的一方或双方的氧化物、包含铪和硅的氧化物(硅酸铪)、氧化镁、氧化镓、镓锌氧化物、氮化硅以及氮氧化硅等。另外，作为包含铝和铪中的一方或双方的氧化物，可以举出氧化铝、氧化铪、包含铝和铪的氧化物(铝酸铪)等。
另外，作为具有氢阻挡性的绝缘体，可以举出氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。
具有氧阻挡性的绝缘体及具有氢阻挡性的绝缘体可以说是对氧和氢中的一方或双方具有阻挡性的绝缘体。
另外，作为具有俘获或固定氢的功能的绝缘体，可以举出包含镁的氧化物或者包含铝和铪中的一方或双方的氧化物。另外，这些氧化物更优选具有非晶结构。在具有非晶结构的氧化物中，氧原子具有悬空键，有时有由该悬空键俘获或固定氢的性质。这些金属氧化物优选具有非晶结构，其一部分也可以形成有结晶区域。
注意，在本说明书等中，阻挡绝缘膜是指具有阻挡性的绝缘膜。另外，阻挡性是指所对应的物质不容易扩散的性质(也称为所对应的物质不容易透过的性质、所对应的物质的透过性低的性质或者抑制所对应的物质扩散的功能)。此外，可以将俘获或固定(也称为吸杂)所对应的物质的功能也称为阻挡性。注意，作为所对应的物质记载的氢例如是指氢原子、氢分子以及水分子及OH-等与氢键合的物质等中的至少一个。另外，在没有特别说明的情况下，作为所对应的物质记载的杂质是指沟道形成区域或半导体层中的杂质，例如是指氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等中的至少一个。另外，作为所对应的物质记载的氧例如是指氧原子和氧分子等中的至少一个。具体而言，氧阻挡性是指氧原子和氧分子等中的至少一个不容易扩散的性质。
<<导电体>>
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。作为以上述金属元素为成分的合金，也可以使用该合金的氮化物或该合金的氧化物。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钌的氮化物、包含钽及铝的氮化物或者包含钛及铝的氮化物等含氮导电材料、氧化钌、包含锶及钌的氧化物或者包含镧及镍的氧化物等含氧导电材料、包含钛、钽或钌等金属元素的材料是不容易氧化的导电材料、具有抑制氧扩散的功能的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
另外，以钨、铜或铝为主要成分的导电材料具有高导电性，所以是优选的。
此外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将金属氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物及添加有硅的铟锡氧化物中的一个或多个。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获被形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
本实施方式可以与其他实施方式适当地组合。
实施方式3
在本实施方式中，参照图22A至图24，说明使用根据本发明的一个方式的OS晶体管及电容器的存储装置(以下有时称为OS存储装置)。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。作为OS晶体管，例如可以使用在实施方式2中说明的晶体管(晶体管600、晶体管600A、晶体管200或晶体管200A)。
<存储装置的结构例子>
图22A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对从外部输入的控制信号(CE、WE、RE)进行处理来生成行译码器的控制信号及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的个数取决于存储单元MC的结构、包括在一个列中的存储单元MC的个数等。此外，连接存储单元阵列1470和列电路1430的布线的个数取决于存储单元MC的结构、包括在一个行中的存储单元MC的个数等。
此外，虽然在图22A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图22B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。OS晶体管可以在形成存储装置的布线的BEOL(Back end ofline：后段制程)工序中形成。因此，在将OS晶体管用于存储单元阵列1470且将Si晶体管用于外围电路1411的情况下，可以采用在Si晶体管上方直接形成OS晶体管的技术(被称为BEOL-Tr技术)。
此外，也可以采用层叠多个存储单元阵列1470的结构。通过层叠多个存储单元阵列1470，可以集成地配置存储单元而无需增大存储单元阵列1470的占有面积。也就是说，可以构成3D单元阵列。如此，可以实现存储单元的高集成化来提供存储容量大的半导体装置。此外，可以以单片方式层叠包括OS晶体管的层，因此是优选的。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。此外，也可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。本发明的一个方式的存储装置的工作速度快，并且能够进行长期间的数据保持。
参照图23A至图23I说明可以应用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图23A至图23C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(Dynamic Oxide SemiconductorRandom Access Memory，动态氧化物半导体随机存取存储器)。图23A所示的存储单元1471包括晶体管M1及电容器CA。此外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
在晶体管M1中，第一端子与电容器CA的第一端子连接，第二端子与布线BIL连接，栅极与布线WOL连接，背栅极与布线BGL连接。电容器CA的第二端子与布线LL连接。
布线BIL被用作位线，布线WOL被用作字线。布线LL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，布线LL既可为接地电位又可为低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图23B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图23C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在此，图24示出包括DOSRAM的存储装置的一个例子。在图24所示的存储装置中，电容器100设置在晶体管300的上方，晶体管600设置在晶体管300及电容器100的上方。
图24所示的晶体管600的结构与实施方式2中说明的晶体管600的结构相同。因此，图24所示的晶体管600的结构参照实施方式2的说明。另外，在图24所示的存储装置中，可以看作实施方式2中说明的晶体管600设置在电容器100的上方。
在将图24所示的存储装置用于存储单元1473的情况下，作为晶体管M1可以使用晶体管600，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的关态电流为极低。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于关态电流极低，因此可以将多值数据或模拟数据保持在存储单元1473中。存储单元1471及存储单元1472也与此同样。
此外，在DOSRAM中，在如此那样地采用以重叠于存储单元阵列1470的一部分的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的保持电容。
此外，通过将晶体管600设置在电容器100的上方，晶体管600不会受到制造电容器100时的热历史的影响。因此，可以抑制晶体管600的电特性劣化诸如阈值电压变动及寄生电阻增大等以及因该电特性劣化导致的电特性不均匀增大等。
晶体管300设置在衬底311上，并包括用作栅极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313、以及用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图24所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。此外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。此外，导电体316也可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。此外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
注意，图24所示的晶体管300的结构只是一个例子，不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一符号表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在晶体管300上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外，在绝缘体320及绝缘体322中嵌入导电体328，并且在绝缘体324及绝缘体326中嵌入导电体330。此外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用CMP法等的平坦化处理被平坦化。
此外，也可以在绝缘体326及导电体330上形成布线层。例如，在图24中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。
作为被用作层间膜的绝缘体352以及绝缘体354等，可以使用可用于绝缘体216的绝缘体。
此外，通过由具有抑制杂质及氧透过的功能的绝缘体围绕OS晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体214、绝缘体212及绝缘体350等，可以使用上述<<绝缘体>>的具有抑制杂质及氧的透过的功能的绝缘体。
作为被用作插头或布线的导电体，例如，导电体328、导电体330以及导电体356等，可以使用上述<<导电体>>中的导电体。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝、铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
电容器100设置在晶体管300上方。图24所示的电容器100具有圆柱型形状。
晶体管300上设置有绝缘体140。
电容器100包括导电体110、导电体110上的绝缘体130以及绝缘体130上的导电体120。在此，导电体110、绝缘体130及导电体120的至少一部分配置在形成于绝缘体140的开口中。
形成于绝缘体140中的开口部的俯视时的形状可以为椭圆等圆形形状、四角形、四角形以外的多角形状或其角部呈弧形的多角形状。在此，优选在俯视时该开口部与晶体管600重叠的面积大。通过采用这种结构，可以缩减包括电容器100及晶体管600的半导体装置的占有面积。
导电体110被用作下部电极，导电体120被用作上部电极，并且绝缘体130被用作介电体。电容器100具有在形成于绝缘体140的开口部中不仅在底面上而且在侧面上上部电极与下部电极隔着介电体对置的结构，因此可以增加单位面积的静电电容。由此，该开口部的深度越深，电容器100的静电电容可以越大。如此，通过增加电容器100的单位面积的静电电容，可以推进半导体装置的微型化或高集成化。
导电体110的至少一部分配置在形成于绝缘体140的开口部中。如图24所示，相邻的电容器100也可以共用导电体110。此外，也可以对每一个电容器100设置导电体110。就是说，导电体110也可以在相邻的电容器100之间的位置隔开。
绝缘体130以覆盖导电体110的方式配置。优选将以上的<<绝缘体>>中记载的介电强度高的材料或高介电常数(high-k)材料用于绝缘体130。或者，也可以使用介电强度高的材料和high-k材料的叠层结构。通过采用介电强度高的绝缘体，可以抑制电容器100的静电破坏。通过使用high-k材料，即使增厚绝缘体130，也可以充分确保电容器100的静电电容。通过增厚绝缘体130，可以抑制在导电体110与导电体120之间产生的泄漏电流。
另外，作为绝缘体130例如可以使用依次层叠有氮化硅、氧化硅和氮化硅的绝缘膜。或者，可以使用依次层叠有氧化锆、氧化硅和氧化锆的绝缘膜。
另外，作为绝缘体130例如可以使用依次层叠有氧化锆、氧化铝和氧化锆的绝缘膜。
导电体120以嵌入设置于绝缘体140的开口部中的方式配置。另外，导电体120与晶体管600中的导电体641电连接。作为导电体120，可以使用上述可用作导电体110的导电体。
[NOSRAM]
图23D至图23G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图23D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。此外，晶体管M2包括顶栅极(有时简单地称为栅极)及背栅极。在本说明书等中，有时将包括作为晶体管M2使用OS晶体管的增益单元型存储单元的存储装置称为NOSRAM(Nonvolatile Oxide SemiconductorRAM，非易失性氧化物半导体RAM)。
在晶体管M2中，第一端子与电容器CB的第一端子连接，第二端子与布线WBL连接，栅极与布线WOL连接，背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。在晶体管M3中，第一端子与布线RBL连接，第二端子与布线SL连接，栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在写入数据和读出数据时，优选对布线CAL施加高电平电位。此外，在保持数据时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图23E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。此外，例如，存储单元MC也可以是如图23F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图23G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
作为晶体管M2可以使用在实施方式2中说明的晶体管，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的关态电流为极小。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。或者，还可以不进行存储单元的刷新工作。此外，由于关态电流极小，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
此外，晶体管M3也可以是Si晶体管。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为被用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用作晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
图23H示出3晶体管1电容器的增益单元型存储单元的一个例子。图23H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC是适当地设置的。存储单元1478与布线BIL、布线RWL、布线WOL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。此外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。此外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
此外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6也可以都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
作为晶体管M4可以使用在实施方式2中说明的晶体管，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的关态电流为极小。
此外，图23I示出2晶体管的增益单元型存储单元的一个例子。图23I所示的存储单元1479包括晶体管M7及至晶体管M8。存储单元1479与布线BIL、布线WOL、布线BGL及布线SL电连接。
晶体管M7是包括背栅极的OS晶体管，背栅极与布线BGL电连接。此外，也可以电连接晶体管M7的背栅极和栅极。或者，晶体管M7也可以不包括背栅极。
在图23I所示的存储单元1479中，将晶体管M8的栅极电容用作存储电容。就是说，也可以将存储单元1479称为无电容存储单元。此外，可以将存储单元1479看作没有电容器CB的图23G所示的存储单元1477，因此也可以称为2晶体管0电容器的增益单元型存储单元。
当作为晶体管M7使用OS晶体管时，通过使晶体管M7处于关闭状态，可以保持电连接有晶体管M7的源电极和漏电极中的一个和晶体管M8的栅电极的节点的电荷很长时间。因此，可以实现非易失性存储单元。
晶体管M8可以为n沟道型Si晶体管或p沟道型Si晶体管。
作为晶体管M7可以使用在实施方式2中说明的晶体管，作为晶体管M8可以使用晶体管300。通过作为晶体管M7使用OS晶体管，可以使晶体管M7的关态电流为极小。
此外，晶体管M8也可以是OS晶体管。此时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
作为晶体管M7、晶体管M8可以使用在实施方式2中说明的晶体管。通过采用该结构，可以将晶体管M7、晶体管M8形成在同一层中。因此，与将晶体管M7和晶体管M8设置在互不相同的层中的情况相比，可以简化层叠包括存储单元1479的层时的制造工序，可以提高生产率。
当作为晶体管M7、晶体管M8使用在实施方式2中说明的晶体管时，根据晶体管M7及晶体管M8被要求的特性适当地设定晶体管的构成要素(包括沟道长度、沟道宽度、截面形状等)即可。
注意，对晶体管M8的结构没有特别的限制，而与用于晶体管M8的半导体材料无关。例如，例如可以使用平面型晶体管、交错型晶体管、反交错型晶体管等。此外，也可以采用顶栅型或底栅型的晶体管结构。或者，也可以形成沟道的半导体层的上下设置有栅极。
本实施方式可以与其他实施方式适当地组合。
实施方式4
在本实施方式中，使用图25A至图28说明本发明的一个方式的半导体装置的应用例子。例如，可以将本发明的一个方式的半导体装置用于电子构件、电子设备、大型计算机、太空设备及数据中心(Data Center：也称为DC)。使用本发明的一个方式的半导体装置的电子构件、电子设备、大型计算机、太空设备及数据中心对低功耗等高性能的实现很有效。
[电子构件]
图25A示出安装有电子构件700的基板(电路板704)的立体图。图25A所示的电子构件700在模子711内包括半导体装置710。在图25A中，省略电子构件700的一部分记载以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713，电极焊盘713通过引线714电连接于半导体装置710。电子构件700例如安装于印刷电路板702上。通过组合多个该电子构件并使其分别在印刷电路板702上电连接，由此完成电路板704。
另外，半导体装置710包括驱动电路层715及存储层716。存储层716具有层叠有多个存储单元阵列的结构。层叠有驱动电路层715及存储层716的结构可以以单片的方式层叠。在以单片的方式层叠的结构中，可以不用TSV(Through Silicon Via：硅通孔)等贯通电极技术及Cu-Cu直接接合等接合技术而连接各层间。当以单片的方式层叠驱动电路层715和存储层716时，例如，可以实现在处理器上直接形成存储器的所谓的片上存储器的结构。通过采用片上存储器的结构，可以实现处理器与存储器的接口部分的高速工作。
另外，通过采用片上存储器的结构，与使用TSV等贯通电极的技术相比，可以缩小连接布线等的尺寸，因此可以增加引脚数量。通过增加引脚数量可以进行并联工作，由此可以提高存储器的带宽度(也称为存储器带宽)。
另外，优选的是，使用OS晶体管形成存储层716中的多个存储单元阵列，以单片的方式层叠该多个存储单元阵列。当多个存储单元阵列采用单片叠层时，可以提高存储器的带宽度和存储器的访问延迟中的一方或双方。带宽度是指单位时间的数据传输量，访问延迟是指访问和开始数据的交换之间的时间。当在存储层716中使用Si晶体管时，与OS晶体管相比，以单片的方式进行层叠更困难。因此，在以单片的方式层叠的结构中，OS晶体管比Si晶体管优异。
另外，可以将半导体装置710称为裸片。在本说明书等中，裸片是指在半导体芯片的制造工序中例如在圆盘状的衬底(也称为晶圆)等上形成电路图案，切割成矩形小片而得的芯片。作为可用于裸片的半导体材料，例如可以举出硅(Si)、碳化硅(SiC)或氮化镓(GaN)等。例如，有时将从硅衬底(也称为硅晶圆)得到的裸片称为硅片。
接着，图25B示出电子构件730的立体图。电子构件730是SiP(System in Package：系统封装)或MCM(Multi Chip Module：多芯片模块)的一个例子。在电子构件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个半导体装置710。
电子构件730示出将半导体装置710用作高带宽存储器(HBM：High BandwidthMemory)的例子。此外，半导体装置735可以用于CPU(Central Processing Unit：中央处理器)、GPU(Graphics Processing Unit：图形处理器)或FPGA(Field Programmable GateArray：现场可编程门阵列)等集成电路。
封装衬底732例如可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底。插板731例如可以使用硅插板或树脂插板。
插板731具有多个布线并具有电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。此外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时将插板也称为“重布线衬底(rewiringsubstrate)”或“中间衬底”。此外，有时通过在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。此外，在使用硅插板的情况下，也可以使用TSV作为贯通电极。
在HBM中，为了实现宽存储器带宽需要连接许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP及MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装)，其中多个集成电路横着排放并配置于插板上。
另一方面，当利用硅插板及TSV等使端子间距不同的多个集成电路电连接时，需要该端子间距的宽度等的空间。因此，当想要缩小电子构件730的尺寸时，上述端子间距的宽度成为问题，有时难以设置为实现较宽的存储器带宽需要的较多的布线。于是，如上所述，使用OS晶体管的以单片的方式进行层叠的结构是优选的。另外，也可以采用组合利用TSV层叠的存储单元阵列与以单片的方式层叠的存储单元阵列的复合结构。
此外，也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选使设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子构件730中，优选使半导体装置710与半导体装置735的高度一致。
为了将电子构件730安装在其他衬底上，也可以在封装衬底732的底部设置电极733。图25B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)的安装。此外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)的安装。
电子构件730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。作为安装方法例如可以举出SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(LandGrid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leaded package：四侧J形引脚扁平封装)及QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)。
[电子设备]
接着，图26A示出电子设备6500的立体图。图26A所示的电子设备6500是可用作智能手机的便携式信息终端。电子设备6500包括外壳6501、显示部6502、电源按钮6503、按钮6504、扬声器6505、麦克风6506、摄像头6507、光源6508及控制装置6509等。控制装置6509例如包括选自CPU、GPU及存储装置中的任一个或多个。可以将本发明的一个方式的半导体装置用于显示部6502、控制装置6509等。
图26B所示的电子设备6600是可用作笔记本式个人计算机的信息终端。电子设备6600包括外壳6611、键盘6612、指向装置6613、外部连接端口6614、显示部6615、控制装置6616等。控制装置6616例如包括选自CPU、GPU及存储装置中的任一个或多个。可以将本发明的一个方式的半导体装置用于显示部6615、控制装置6616等。此外，通过将本发明的一个方式的半导体装置用于上述控制装置6509及控制装置6616，可以降低功耗，所以是优选的。
[大型计算机]
接着，图26C示出大型计算机5600的立体图。在图26C所示的大型计算机5600中，多个机架式计算机5620收纳在机架5610中。此外，也可以将大型计算机5600称为超级计算机。
计算机5620例如可以具有图26D所示的立体图的结构。在图26D中，计算机5620包括母板5630，母板5630包括多个插槽5631以及多个连接端子等。插槽5631插入有个人计算机卡5621。并且，个人计算机卡5621包括连接端子5623、连接端子5624、连接端子5625，它们连接到母板5630。
图26E所示的个人计算机卡5621是包括CPU、GPU、存储装置等的处理板的一个例子。个人计算机卡5621具有板5622。此外，板5622包括连接端子5623、连接端子5624、连接端子5625、半导体装置5626、半导体装置5627、半导体装置5628以及连接端子5629。注意，图26E示出半导体装置5626、半导体装置5627以及半导体装置5628以外的半导体装置，关于这些半导体装置的说明，可以参照以下记载的半导体装置5626、半导体装置5627以及半导体装置5628的说明。
连接端子5629具有可以插入母板5630的插槽5631的形状，连接端子5629被用作连接个人计算机卡5621与母板5630的接口。作为连接端子5629的规格例如可以举出PCIe等。
连接端子5623、连接端子5624、连接端子5625例如可以被用作用来对个人计算机卡5621供电或输入信号等的接口。此外，例如，可以被用作用来进行个人计算机卡5621所计算的信号的输出等的接口。作为连接端子5623、连接端子5624、连接端子5625各自的规格例如可以举出USB(通用串行总线)、SATA(Serial ATA：串行ATA)、SCSI(Small ComputerSystem Interface：小型计算机系统接口)等。此外，当从连接端子5623、连接端子5624、连接端子5625输出视频信号时，作为各规格可以举出HDMI(注册商标)等。
半导体装置5626包括进行信号的输入及输出的端子(未图示)，通过将该端子插入板5622所包括的插座(未图示)，可以电连接半导体装置5626与板5622。
半导体装置5627包括多个端子，例如通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5627与板5622。作为半导体装置5627，例如，可以举出FPGA、GPU、CPU等。作为半导体装置5627，例如可以使用电子构件730。
半导体装置5628包括多个端子，例如通过将该端子以回流焊方式焊接到板5622所包括的布线，可以电连接半导体装置5628与板5622。作为半导体装置5628，例如，可以举出存储装置等。作为半导体装置5628，例如可以使用电子构件700。
大型计算机5600可以用作并行计算机。通过将大型计算机5600用作并行计算机，例如可以进行人工智能的学习及推论所需要的大规模计算。
[太空设备]
可以将本发明的一个方式的半导体装置适用于太空设备。
本发明的一个方式的半导体装置包括OS晶体管。OS晶体管的因被照射辐射线而导致的电特性变动小。换言之，对于辐射线的耐性高，所以在有可能入射辐射线的环境下也可以适当地使用。例如，可以在宇宙空间中使用的情况下适当地使用OS晶体管。具体而言，可以将OS晶体管用作构成设置在航天飞机、人造卫星或太空探测器中的半导体装置的晶体管。作为辐射线，例如可以举出X射线及中子辐射等。注意，宇宙空间例如是指高度100km以上，但是本说明书所示的宇宙空间也可以包括热层、中间和平流层中的一个或多个。
在图27中，作为太空设备的一个例子示出人造卫星6800。人造卫星6800包括主体6801、太阳能电池板6802、天线6803、二次电池6805以及控制装置6807。另外，图27示出在宇宙空间有行星6804的例子。
另外，虽然图27中未图示，但是也可以将电池管理系统(也称为BMS)或电池控制电路设置到二次电池6805。当将OS晶体管用于上述电池管理系统或电池控制电路时，功耗低，并且即使在宇宙空间也实现高可靠性，所以是优选的。
另外，宇宙空间是其辐射剂量为地面的100倍以上的环境。作为辐射线，例如可以举出：以X射线及γ射线为代表的电磁波(电磁辐射线)；以及以α射线、β射线、中子射线、质子射线、重离子射线、介子射线等为代表的粒子辐射线。
在阳光照射到太阳能电池板6802时产生人造卫星6800进行工作所需的电力。然而，例如在阳光不照射到太阳能电池板的情况或者在照射到太阳能电池板的阳光量较少的情况下，所产生的电力量减少。因此，有可能不会产生人造卫星6800进行工作所需的电力。为了在所产生的电力较少的情况下也使人造卫星6800工作，优选在人造卫星6800中设置二次电池6805。另外，有时将太阳能电池板称为太阳能电池模块。
人造卫星6800可以生成信号。该信号通过天线6803传送，例如地面上的接收机或其他人造卫星可以接收该信号。通过接收人造卫星6800所传送的信号，可以测量接收该信号的接收机的位置。由此，人造卫星6800可以构成卫星定位系统。
另外，控制装置6807具有控制人造卫星6800的功能。控制装置6807例如使用选自CPU、GPU和存储装置中的任一个或多个构成。另外，作为控制装置6807优选使用包括本发明的一个方式的OS晶体管的半导体装置。与Si晶体管相比，OS晶体管的因被照射辐射线而导致的电特性变动小。因此，OS晶体管在有可能入射辐射线的环境下也可靠性高且可以适当地使用。
另外，人造卫星6800可以包括传感器。例如通过包括可见光传感器，人造卫星6800可以具有检测地面上的物体反射的阳光的功能。或者，通过包括热红外线传感器，人造卫星6800可以具有检测从地表释放的热红外线的功能。由此，人造卫星6800例如可以被用作地球观测卫星。
注意，在本实施方式中，作为太空设备的一个例子示出人造卫星，但是不局限于此。例如，本发明的一个方式的半导体装置可以适当地应用于宇宙飞船、太空舱、太空探测器等太空设备。
如以上的说明那样，与Si晶体管相比，OS晶体管具有优异的效果，诸如可以实现较宽的存储器带宽、耐辐射线高。
[数据中心]
例如，可以将本发明的一个方式的半导体装置适用于数据中心等采用的存储系统。数据中心被要求保证数据不变性等进行数据的长期管理。在进行数据的长期管理时需要使设施大型化，诸如设置用来储存庞大的数据的存储及服务器、确保稳定的电源以保持数据或者确保在数据的保持中需要的冷却设备等。
通过将本发明的一个方式的半导体装置用于数据中心采用的存储系统，可以实现数据保持所需的功率的降低、保持数据的半导体装置小型化。因此，可以实现存储系统的小型化、用来保持数据的电源的小型化、冷却设备规模的缩小等。由此，可以实现数据中心的省空间。
此外，本发明的一个方式的半导体装置的功耗少，因此可以降低电路发热。由此，可以减少因该发热而给电路本身、外围电路及模块带来的负面影响。此外，通过使用本发明的一个方式的半导体装置，可以实现高温环境下也稳定工作的数据中心。因此，可以提高数据中心的可靠性。
图28示出可用于数据中心的存储系统。图28所示的存储系统7000作为主机7001(图示为主计算机)包括多个服务器7001sb。另外，作为存储7003(图示为存储)包括多个存储装置7003md。示出主机7001和存储7003通过存储区域网络7004(图示为SAN：StorageArea Network)及存储控制电路7002(图示为存储控制器)连接的形态。
主机7001相当于访问储存在存储7003中的数据的计算机。主机7001彼此也可以通过网络连接。
在存储7003中，通过使用快闪存储器缩短数据的访问速度，即缩短数据的存储及输出所需要的时间，但是该时间比可用作存储中的高速缓冲存储器的DRAM所需要的时间长得多。在存储系统中，为了解决存储7003的访问速度较长的问题，一般在存储中设置高速缓冲存储器来缩短数据的存储及输出所需要的时间。
在存储控制电路7002及存储7003中使用上述高速缓冲存储器。主机7001和存储7003交换的数据在储存在存储控制电路7002及存储7003中的该高速缓冲存储器之后输出到主机7001或存储7003。
当作为用来储存上述高速缓冲存储器的数据的晶体管使用OS晶体管来保持对应于数据的电位时，可以减少刷新频率来降低功耗。此外，通过层叠存储单元阵列可以实现小型化。
注意，通过将本发明的一个方式的半导体装置用于选自电子构件、电子设备、大型计算机、太空设备和数据中心中的任一个或多个，可期待功耗降低的效果。因此，目前被认为随着半导体装置的高性能化或高集成化能量需求增加，通过使用本发明的一个方式的半导体装置，也可以减少以二氧化碳(CO2)为代表的温室气体的排放量。另外，本发明的一个方式的半导体装置具有低功耗，因此作为全球变暖的措施也有效。
本实施方式可以与其他实施方式适当地组合。

Claims (20)

1.一种金属氧化物的沉积方法，包括如下步骤：
将第一化合物供应到腔室内然后将氧化剂供应到所述腔室内的第一步骤；以及
将第二化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第二步骤，
其中，所述第一化合物由通式(G1)至通式(G3)中的任一个表示，
所述第二化合物由通式(G1)至通式(G3)中的任一个表示，
所述第一化合物和所述第二化合物互不相同，
在所述第一和第二步骤各自中，将配置在所述腔室内的衬底加热至300℃以上且500℃以下，
M表示Ga、Al或Sn，
R1至R3分别独立地表示氢、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且选自碳、硫、氧、硼和磷中的多种元素形成环的杂芳基，
m表示1以上且3以下的整数，
n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，
k表示1或2，
当m为2以上时，多个R1表示彼此键合而形成环的相同取代基或不同取代基，
当n为2以上时，多个R2表示彼此键合而形成环的相同取代基或不同取代基，
当k为2以上时，多个R3表示彼此键合而形成环的相同取代基或不同取代基，
并且，In和R1的键合、M和R2的键合、Zn和R3的键合、所述多个R1的键合、所述多个R2的键合以及所述多个R3的键合都是单键、双键和三键中的任意个。
2.一种金属氧化物的沉积方法，包括如下步骤：
将第一化合物供应到腔室内然后将氧化剂供应到所述腔室内的第一步骤；以及
将第二化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第二步骤，
其中，所述第一化合物由通式(G1)至通式(G3)中的任一个表示，
所述第二化合物由通式(G1)至通式(G3)中的任一个表示，
所述第一化合物和所述第二化合物互不相同，
在所述第一和第二步骤各自中，将配置在所述腔室内的衬底加热至300℃以上且500℃以下，
M表示Ga、Al或Sn，
R1至R3分别独立地表示氢、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且选自碳、硫、氧、硼和磷中的多种元素形成环的杂芳基，
m表示1以上且3以下的整数，
n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，
k表示1或2，
当m为2以上时，多个R1表示相同取代基或不同取代基，
当n为2以上时，多个R2表示相同取代基或不同取代基，
并且，当k为2以上时，多个R3表示相同取代基或不同取代基。
3.根据权利要求1所述的金属氧化物的沉积方法，
其中在通式(G1)至(G3)中，m、n和k中的至少一个为2以上，
当m为2时，所述多个R1互不相同，
当m为3时，所述多个R1中的至少一个与所述多个R1中的其他R1不同，
当n为2时，所述多个R2互不相同，
当n为3以上时，所述多个R2中的至少一个与所述多个R2中的其他R2不同，
并且当k为2时，所述多个R3互不相同。
4.根据权利要求1所述的金属氧化物的沉积方法，
其中所述第一化合物及所述第二化合物都在25℃且一个大气压下为液体。
5.根据权利要求1所述的金属氧化物的沉积方法，
其中以分别进行1次以上的所述第一和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，
并且多次反复所述第一循环。
6.根据权利要求1所述的金属氧化物的沉积方法，还包括如下步骤：
将第三化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第三步骤，
其中所述第三化合物由通式(G1)至通式(G3)中的任一个表示，
所述第三化合物与所述第一化合物及所述第二化合物不同，
并且在所述第三步骤中，将所述衬底加热至300℃以上且500℃以下。
7.根据权利要求5所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理进行等离子体处理。
8.根据权利要求5所述的金属氧化物的沉积方法，
其中在照射紫外光的同时进行所述杂质去除处理。
9.根据权利要求5所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理进行微波处理。
10.根据权利要求5所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理以300℃以上且500℃以下进行热处理。
11.一种金属氧化物的沉积方法，包括如下步骤：
将第一化合物供应到腔室内然后将氧化剂供应到所述腔室内的第一步骤；以及
将第二化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第二步骤，
其中，所述第一化合物由通式(G1)至通式(G3)中的任一个表示，
所述第二化合物由通式(G1)至通式(G3)中的任一个表示，
所述第一化合物和所述第二化合物互不相同，
以分别进行1次以上的所述第一和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，
多次反复所述第一循环，
M表示Ga、Al或Sn，
R1至R3分别独立地表示氢、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且选自碳、硫、氧、硼和磷中的多种元素形成环的杂芳基，
m表示1以上且3以下的整数，
n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，
k表示1或2，
当m为2以上时，多个R1表示彼此键合而形成环的相同取代基或不同取代基，
当n为2以上时，多个R2表示彼此键合而形成环的相同取代基或不同取代基，
当k为2时，多个R3表示彼此键合而形成环的相同取代基或不同取代基，
并且，In和R1的键合、M和R2的键合、Zn和R3的键合、所述多个R1的键合、所述多个R2的键合以及所述多个R3的键合都是单键、双键和三键中的任意个。
12.根据权利要求11所述的金属氧化物的沉积方法，
其中在所述第一循环中，在5次以上且10次以下的范围内进行所述第一和第二步骤中的次数较少的一方或者所述第一和所述第二步骤中的双方。
13.根据权利要求11所述的金属氧化物的沉积方法，还包括如下步骤：
将第三化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第三步骤，
其中所述第三化合物由通式(G1)至通式(G3)中的任一个表示，
所述第三化合物与所述第一化合物及所述第二化合物不同，
并且在所述第一循环中，在进行所述杂质去除处理之前进行1次以上的所述第三步骤。
14.一种金属氧化物的沉积方法，包括如下步骤：
将第一化合物供应到腔室内然后将氧化剂供应到所述腔室内的第一步骤；以及
将第二化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第二步骤，
其中，所述第一化合物由通式(G1)至通式(G3)中的任一个表示，
所述第二化合物由通式(G1)至通式(G3)中的任一个表示，
所述第一化合物和所述第二化合物互不相同，
以分别进行1次以上的所述第一和第二步骤然后在含氧气氛下进行杂质去除处理为第一循环，
以按不同于所述第一循环的顺序分别进行1次以上的所述第一和第二步骤然后在含氧气氛下进行所述杂质去除处理为第二循环，
多次反复交替所述第一循环和所述第二循环，
M表示Ga、Al或Sn，
R1至R3分别独立地表示氢、氟、氯、溴、碘、氧、磷、硫、羟基、硫醇基、硼烷基、取代或未取代的磷烷基、取代或未取代的碳原子数为1以上且8以下的烷基、取代或未取代的碳原子数为2以上且8以下的烯基、取代或未取代的碳原子数为2以上且8以下的炔基、取代或未取代的碳原子数为3以上且10以下的环烷基、取代或未取代的碳原子数为3以上且10以下的环烯基、取代或未取代的碳原子数为3以上且10以下的环炔基、取代或未取代的碳原子数为1以上且6以下的烷氧基、取代或未取代的碳原子数为1以上且6以下的烷硫基、取代或未取代的1，3-丙烷二醛基、取代或未取代的碳原子数为6以上且30以下的芳基或者取代或未取代的碳原子数为2以上且30以下且选自碳、硫、氧、硼和磷中的多种元素形成环的杂芳基，
m表示1以上且3以下的整数，
n在M为Ga或Al时表示1以上且3以下的整数，且在M为Sn时表示1以上且4以下的整数，
k表示1或2，
当m为2以上时，多个R1表示彼此键合而形成环的相同取代基或不同取代基，
当n为2以上时，多个R2表示彼此键合而形成环的相同取代基或不同取代基，
当k为2以上时，多个R3表示彼此键合而形成环的相同取代基或不同取代基，
并且，In和R1的键合、M和R2的键合、Zn和R3的键合、所述多个R1的键合、所述多个R2的键合以及所述多个R3的键合都是单键、双键和三键中的任意个。
15.根据权利要求14所述的金属氧化物的沉积方法，
其中在所述第一循环中，在5次以上且10次以下的范围内进行所述第一和第二步骤中的次数较少的一方或者所述第一和所述第二步骤中的双方，
并且在所述第二循环中，在5次以上且10次以下的范围内进行所述第一和第二步骤中的次数较少的一方或者所述第一和所述第二步骤中的双方。
16.根据权利要求14所述的金属氧化物的沉积方法，还包括如下步骤：
将第三化合物供应到所述腔室内然后将所述氧化剂供应到所述腔室内的第三步骤，
其中所述第三化合物是由通式(G1)至通式(G3)中的任一个表示，
所述第三化合物与所述第一化合物及所述第二化合物不同，
并且在所述第一和第二循环各自中，在进行所述杂质去除处理之前进行1次以上的所述第三步骤。
17.根据权利要求14所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理进行等离子体处理。
18.根据权利要求14所述的金属氧化物的沉积方法，其中在照射紫外光的同时进行所述杂质去除处理。
19.根据权利要求14所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理进行微波处理。
20.根据权利要求14所述的金属氧化物的沉积方法，
其中作为所述杂质去除处理以300℃以上且500℃以下进行热处理。
CN202310835313.8A 2022-07-15 2023-07-07 金属氧化物的沉积方法 Pending CN117403206A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-114230 2022-07-15
JP2022114230 2022-07-15

Publications (1)

Publication Number Publication Date
CN117403206A true CN117403206A (zh) 2024-01-16

Family

ID=87158294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310835313.8A Pending CN117403206A (zh) 2022-07-15 2023-07-07 金属氧化物的沉积方法

Country Status (6)

Country Link
US (1) US20240026537A1 (zh)
EP (1) EP4306677A1 (zh)
JP (1) JP2024012148A (zh)
KR (1) KR20240010695A (zh)
CN (1) CN117403206A (zh)
DE (1) DE102023117180A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115152006A (zh) * 2020-02-28 2022-10-04 株式会社半导体能源研究所 金属氧化物、金属氧化物的沉积方法及金属氧化物的沉积装置
JP2022114230A (ja) 2021-01-26 2022-08-05 トヨタ自動車株式会社 ダイカスト用のプランジャチップ

Also Published As

Publication number Publication date
EP4306677A1 (en) 2024-01-17
US20240026537A1 (en) 2024-01-25
JP2024012148A (ja) 2024-01-25
KR20240010695A (ko) 2024-01-24
DE102023117180A1 (de) 2024-01-18

Similar Documents

Publication Publication Date Title
WO2021140407A1 (ja) 半導体装置、および半導体装置の作製方法
CN114127932A (zh) 半导体装置及半导体装置的制造方法
WO2021171136A1 (ja) 金属酸化物、金属酸化物の成膜方法、および金属酸化物の成膜装置
WO2020250083A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021019334A1 (ja) 半導体装置
CN115244713A (zh) 半导体装置、半导体装置的制造方法
WO2021130600A1 (ja) 半導体装置、半導体装置の作製方法
WO2021038361A1 (ja) 半導体装置
WO2021090106A1 (ja) トランジスタ、および電子機器
CN117403206A (zh) 金属氧化物的沉积方法
CN116368602A (zh) 半导体装置
WO2024084366A1 (ja) 半導体装置、及び、記憶装置
TW202411456A (zh) 形成金屬氧化物之方法
WO2024047500A1 (ja) 記憶装置、及び、記憶装置の作製方法
WO2021165783A1 (ja) 金属酸化物、金属酸化物の形成方法、半導体装置
WO2022043824A1 (ja) 金属酸化物の成膜方法、および記憶装置の作製方法
TW202418956A (zh) 記憶體裝置以及記憶體裝置的製造方法
WO2021186297A1 (ja) 半導体装置、半導体装置の作製方法
WO2021005432A1 (ja) 半導体装置、および半導体装置の作製方法
CN115917038A (zh) 半导体装置的制造方法
KR20230050353A (ko) 절연막의 개질 방법 및 반도체 장치의 제작 방법
CN115968502A (zh) 半导体装置的制造方法
CN116075923A (zh) 金属氧化物的制造方法
CN116157903A (zh) 半导体装置的制造方法
CN114846625A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication