KR20240003434A - 발광 기판, 그 제조 방법 및 디스플레이 장치 - Google Patents

발광 기판, 그 제조 방법 및 디스플레이 장치 Download PDF

Info

Publication number
KR20240003434A
KR20240003434A KR1020237014417A KR20237014417A KR20240003434A KR 20240003434 A KR20240003434 A KR 20240003434A KR 1020237014417 A KR1020237014417 A KR 1020237014417A KR 20237014417 A KR20237014417 A KR 20237014417A KR 20240003434 A KR20240003434 A KR 20240003434A
Authority
KR
South Korea
Prior art keywords
bonding
light emitting
emitting substrate
bonding pad
pin
Prior art date
Application number
KR1020237014417A
Other languages
English (en)
Inventor
페이하이 웨이
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202210751104.0A external-priority patent/CN115117225A/zh
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20240003434A publication Critical patent/KR20240003434A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원은 발광 기판, 그 제조 방법 및 디스플레이 장치를 개시한다. 발광 기판은 구동 회로층, LED 칩, 봉지층 및 커버 플레이트를 포함한다. 구동 회로층은 본딩 전극을 포함한다. LED 칩의 연결 전극은 본딩 전극에 연결된다. 봉지층은 LED 칩의 구동 회로층으로부터 멀어지는 측에 마련되고, 봉지층은 LED 칩 및 구동 회로층을 덮는다. 커버 플레이트는 봉지층의 LED 칩으로부터 멀어지는 측에 마련되고, 커버 플레이트의 봉지층으로부터 멀어지는 측의 표면은 발광 기판의 발광면이다.

Description

발광 기판, 그 제조 방법 및 디스플레이 장치
본 출원은 디스플레이 기술 분야에 관한 것으로, 구체적으로 발광 기판, 그 제조 방법 및 디스플레이 장치에 관한 것이다.
Micro-LED(Micro Light-Emitting Diode, 마이크로 발광 다이오드) 및 Mini-LED(Mini Light-Emitting Diode, 서브 밀리미터 발광 다이오드)는 최근 시장에서 개발된 새로운 새로운 디스플레이 기술이다. 이러한 디스플레이 기술은 긴 수명, 낮은 화면 지연, 넓은 색 영역 및 높은 재생 빈도와 같은 비교할 수 없는 많은 장점을 가지고 있으며, 점진적인 비용 감소와 관련 기술의 성숙으로 MLED(Mini-LED/Micro-LED) 디스플레이 장치가 점차 시장의 주류 솔루션이 될 것이다. MLED 구조를 형성하기 위한 종래의 솔루션은 일반적으로 먼저 유리 기판 상에 구동 회로와 본딩 전극을 형성한 다음 LED 칩을 유리 기판 상에 직접 전사 및 본딩하고 마지막으로 봉지접착제를 코팅하는 것이다. 이 구조는 간단하지만 표시면이 봉지접착제와 구동 회로 측에 위치하므로 디스플레이 장치의 표면 내스크래치성이 약하다.
본 출원은 종래 기술의 MLED 디스플레이 장치의 표면 내스크래치성이 약한 기술적 문제를 해결하기 위한 발광 기판, 그 제조 방법 및 디스플레이 장치를 제공한다.
본 출원은,
본딩 전극을 포함하는 구동 회로층;
연결 전극을 포함하고, 상기 연결 전극은 상기 본딩 전극에 연결되는 LED 칩;
상기 LED 칩의 상기 구동 회로층으로부터 멀어지는 측에 마련되고, 상기 LED 칩 및 상기 구동 회로층을 덮는 봉지층;
상기 봉지층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 봉지층으로부터 멀어지는 측의 표면은 상기 발광 기판의 발광면인 커버 플레이트를 포함하는 발광 기판을 제공한다.
선택적으로, 본 출원의 일부 실시예에서, 상기 발광 기판은 베이스를 더 포함하고, 베이스는 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 베이스는 플렉시블 베이스이며, 상기 베이스에는 비아 홀이 마련되고, 상기 비아 홀은 상기 본딩 패드에 대응하여 마련되며, 상기 각 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시키고,
상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 본딩 핀을 포함하고, 상기 본딩 핀은 상기 비아 홀을 통해 대응하는 상기 본딩 패드에 연결된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 비아 홀의 직경은 대응하는 상기 본딩 핀의 반경 방향 치수보다 크고, 상기 본딩 핀의 적어도 일부는 대응하는 상기 비아 홀에 위치된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 본딩 핀은 상기 비아 홀에 클램핑 고정된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 구동 칩은 본딩 핀을 포함하며, 상기 본딩 핀은 대응하는 상기 본딩 패드에 연결된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 본딩 핀은 대응하는 상기 본딩 패드와 접촉 연결되고, 상기 본딩 핀과 대응하는 상기 본딩 패드 사이에 금속 결합이 형성된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 발광 기판은 전도성 접착층을 더 포함하고, 상기 전도성 접착층은 상기 본딩 패드와 상기 구동 칩 사이에 마련되며, 상기 본딩 핀과 대응하는 상기 본딩 패드는 상기 전도성 접착층을 통해 연결된다.
선택적으로, 본 출원의 일부 실시예에서, 상기 발광 기판은 디스플레이 패널 또는 백라이트 플레이트이다.
상응하게, 본 출원은 디스플레이 장치를 더 제공하며, 상기 디스플레이 장치는 상기 중 어느 하나에 따른 적어도 2개의 발광 기판을 접합하여 형성된다.
상응하게, 본 출원은,
경질 기판을 제공하는 단계;
상기 경질 기판 상에 베이스와 구동 회로층을 차례로 형성하되, 상기 구동 회로층은 본딩 전극과 본딩 패드를 포함하는 단계;
LED 칩을 제공하고, 상기 LED 칩의 연결 전극을 상기 본딩 전극에 대응하여 본딩 연결하는 단계;
상기 LED 칩의 상기 경질 기판으로부터 멀어지는 측에 봉지층과 커버 플레이트를 차례로 형성하는 단계;
상기 경질 기판을 벗겨내는 단계를 포함하는 발광 기판의 제조 방법을 더 제공한다.
선택적으로, 본 출원의 일부 실시예에서,
상기 베이스에 전면 에칭 또는 펀치 에칭을 수행하여 상기 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시키는 단계;
구동 칩을 제공하고 상기 구동 칩을 상기 본딩 패드에 본딩 연결하는 단계를 더 포함한다.
본 출원은 발광 기판, 그 제조 방법 및 디스플레이 장치를 제공한다. 상기 발광 기판에서, 상기 구동 회로층은 복수의 본딩 전극을 포함한다. 각각의 상기 LED 칩에는 2개의 연결 전극이 포함되며, 각각의 상기 연결 전극은 대응하는 상기 본딩 전극에 연결된다. 상기 봉지층은 상기 LED 칩의 상기 구동 회로층으로부터 멀어지는 측에 마련되고, 상기 봉지층은 상기 LED 칩 및 상기 구동 회로층을 덮는다. 상기 커버 플레이트는 상기 봉지층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 커버 플레이트의 상기 봉지층으로부터 멀어지는 측의 표면은 상기 발광 기판의 발광면이다. 본 출원은 발광 기판에서 LED 칩이 거꾸로 본딩되어 있어 발광 기판의 표면 내스크래치성을 향상시킬 수 있고, 발광 기판의 수분 및 산소 침식 저항성을 향상시킬 수 있으며, 제품 신뢰성을 향상시킬 수 있다. 또한, 베이스의 박리 또는 하프 에칭을 수행하여 구동 칩을 구동 회로층의 커버 플레이트로부터 멀어지는 측에 본딩하고, 양면 본딩 방식을 채택하여 베젤을 감소시키거나 제로 베젤의 목적을 달성할 수 있다.
본 출원의 실시예들에서의 기술 방안을 보다 명확하게 설명하기 위해, 이하에서는 실시예들의 설명에 사용되는 도면들을 간략하게 소개하며, 하기의 설명에서 도면들은 본 출원의 일부 실시예들에 불과하고, 해당 기술 분야의 통상의 기술을 가진 자라면 창의적인 노력 없이도 이들 도면으로부터 다른 도면을 얻을 수 있음은 물론이다.
도 1은 본 출원에 제공된 발광 기판의 제 1 구조의 개략도이다.
도 2는 본 출원에 제공된 발광 기판의 제 2 구조의 개략도이다.
도 3은 본 출원에 제공된 발광 기판의 발광면의 개략적인 평면도이다.
도 4는 본 출원에 제공된 발광 기판의 후면의 개략적인 평면도이다.
도 5는 본 출원에 제공된 발광 기판의 제 3 구조의 개략도이다.
도 6은 본 출원에 제공된 발광 기판의 제 4 구조의 개략도이다.
도 7은 본 출원에 제공된 발광 기판의 제 5 구조의 개략도이다.
도 8은 본 출원에 제공된 디스플레이 장치의 개략적인 구조도이다.
도 9는 본 출원에 제공된 발광 기판의 제조 방법의 제 1 개략 흐름도이다.
도 10a 내지 도 10e는 본 출원에 제공된 발광 기판의 제조 방법의 단계 101 내지 단계 105로부터 얻어진 개략적인 구조도이다.
도 11은 본 출원에 제공된 발광 기판의 제조 방법의 제 2개략 흐름도이다.
도 12a 내지 도 12d는 본 출원에 제공된 발광 기판의 제조 방법의 단계 106 내지 단계 107로부터 얻어진 개략적인 구조도이다.
이하, 본 출원의 실시예에서의 도면을 참조하여 본 출원의 실시예에 따른 기술 방안을 명확하고 완전하게 설명한다. 명맥하게, 설명된 실시예는 본 출원의 전부 실시예가 아니라 일부 실시예이다. 본 출원의 실시예에 기초하여, 당업자가 창의적인 노력 없이 획득한 다른 모든 실시예는 본 출원의 보호 범위에 속할 것이다.
본 출원의 설명에 있어서, "제 1" 및 "제 2"라는 용어는 설명의 목적으로만 사용되며, 상대적 중요성을 지시 또는 암시하거나 지시된 기술적 특징의 수를 암시적으로 지시하는 것으로 이해되어서는 아니 됨을 이해해야 한다. 따라서, "제 1" 및 "제 2" 등으로 정의된 특징은 하나 또는 그 이상의 상기 특징을 명시적으로 또는 묵시적으로 포함할 수 있으므로, 본 출원을 제한하는 것으로 이해되어서는 아니 된다.
본 출원은 발광 기판, 그 제조 방법 및 디스플레이 장치를 제공하며, 이하에서 상세히 설명하도록 한다. 하기 실시예의 설명 순서는 본 출원의 실시예의 바람직한 순서를 제한하려는 것이 아님에 유의해야 한다.
도 1을 참조하면, 도 1은 본 출원에 제공된 발광 기판의 제 1 구조의 개략도이다. 본 출원의 실시예에서, 발광 기판(100)은 구동 회로층(10), LED 칩(20), 봉지층(30) 및 커버 플레이트(40)를 포함한다. 구동 회로층(10)은 본딩 전극(11)을 포함한다. LED 칩(20)은 연결 전극(21)을 포함한다. 연결 전극(21)은 본딩 전극(11)에 연결된다. 봉지층(30)은 LED 칩(20)의 구동 회로층(10)으로부터 멀어지는 측에 마련된다. 봉지층(30)은 LED 칩(20) 및 구동 회로층(10)을 덮는다. 커버 플레이트(40)는 봉지층(30)의 LED 칩(20)으로부터 멀어지는 측에 마련된다. 커버 플레이트(40)의 봉지층(30)으로부터 멀어지는 측의 표면(40a)은 발광 기판(100)의 발광면이다.
본 출원의 실시예에서는 LED 칩(20)을 거꾸로 본딩하는 방식을 사용하여, 커버 플레이트(40)의 봉지층(30)으로부터 멀어지는 측의 표면(40a)을 발광 기판(100)의 발광면으로 사용한다. 커버 플레이트(40)의 높은 경도로 인해 발광 기판(100)의 표면 내스크래치성이 향상될 수 있고, LED 칩(20) 및 구동 회로층(10)이 외부에 의해 스크래치되는 것을 방지할 수 있다. 또한, 관련 기술에서는 본딩 전극(11) 및 연결 전극(21)이 외부에 마련되어 봉지층(30)에 노출되어 수분 및 산소 침식에 취약하였다. 본 출원의 실시예의 발광 기판(100)은 발광 기판(100)의 내부에 본딩 전극(11) 및 연결 전극(21)이 마련되어 발광 기판(100)의 수분 및 산소 침식 저항성을 향상시킬 수 있고, 제품 신뢰성을 향상시킬 수 있다.
본 출원의 실시예에서, 구동 회로층(10)은 LED 칩(20)에 구동 전압 및 전원 전압과 같은 구동 신호를 제공하기 위해 사용된다. 구동 회로층(10)은 베이스 상에 마련된 박막 트랜지스터 기능층을 포함할 수 있고, 박막 트랜지스터 기능층의 구체적인 구조는 종래 기술을 참조할 수 있으며, 여기서는 자세한 설명을 생략한다.
본 출원의 실시예에서, 본딩 전극(11)은 구동 회로층(10) 상의 구동 신호를 도출하기 위한 신호 출력 단자로 사용된다. 본딩 전극(11)은 적어도 2개로 마련될 수 있으며, 구체적으로 LED 칩(20)의 개수에 따라 결정된다. 본딩 전극(11)은 구리, 알루미늄, 마그네슘, 은, 주석, 산화인듐주석 등과 같은 전도성이 좋고 융점이 낮은 전도성 재료로 이루어진다. 본딩 전극(11)은 어레이 형태로 배열될 수 있다. 본딩 전극(11)의 개수 및 배열 구조는 발광 기판(100)의 해상도 등 실제 요구 사항에 따라 설계될 수 있으며, 본 출원에서 특별히 제한되지 않는다.
본 출원의 실시예에서, LED 칩(20)은 적어도 2개로 마련될 수 있다. 각각의 LED 칩(20)에는 2개의 연결 전극(21)이 마련된다. 구동 회로층(10)에는 각각의 LED 칩(20)에 대응하여 간격을 두고 분포된 2개의 본딩 전극(11)이 마련된다. 2개의 본딩 전극(11)은 각각 구동 회로층(10)에서 서로 다른 구동 신호를 도출하기 위해 사용된다. 각각의 연결 전극(21)과 대응하는 본딩 전극(11)은 솔더 페이스트(13)에 의해 연결되거나, 용융 용접, 금속 결합 등과 같은 직접 접촉에 의해 연결될 수 있으며, 이는 본 출원에서 특별히 제한되지 않는다.
본 출원의 실시예에서, LED 칩(20)은 Mini-LED 칩, Micro-LED 칩 등일 수 있다. LED 칩(20)의 개수는 발광 기판(100)의 크기 및 발광 휘도 등의 요구 사항에 따라 설정될 수 있다. 여기서, LED 칩(20)은 발광 재료층(23), 보호층(22), 제 1 전극 및 제 2 전극을 더 포함한다. 제 1 전극 및 제 2 전극은 발광 재료층(23) 상에 증착된다. 여기서, 각각의 연결 전극(21)은 제 1 전극 또는 제 2 전극에 연결된다. 혹은, 일 LED 칩(20)에서, 연결 전극(21) 중 하나는 제 1 전극이고, 다른 연결 전극(21)은 제 2 전극이다. 물론, 본 출원에서 LED 칩(20)의 구조는 이에 한정되지 않는다.
여기서, LED 칩(20)의 발광 재료는 질화갈륨과 같은 무기 발광 재료 또는 양자점과 같은 유기 발광 재료일 수 있다. LED 칩(20)은 적색광, 청색광, 녹색광, 백색광 또는 황색광 등을 방출할 수 있다. LED 칩(20)을 제조할 때, 상이한 발광 색상 요건에 따라 상이한 발광 재료가 선택될 수 있다.
본 출원의 일 실시예에서, 복수의 LED 칩(20)은 적색 LED 칩, 녹색 LED 칩 및 청색 LED 칩을 포함한다. 적색 LED 칩에서 발광 재료층(23)은 적색 발광 재료층(201)이다. 녹색 LED 칩에서 발광 재료층(23)은 녹색 발광 재료층(202)이다. 청색 LED 칩에서 발광 재료층(23)은 청색 발광 재료층(203)이다.
본 출원의 실시예에서, 봉지층(30)의 재료는 발광 기판(100)의 광 투과율을 향상시키기 위해 일반적으로 투명하다. 구체적으로, 봉지층(30)의 재료는 OCA(Optically Clear Adhesive, 광학 접착제) 또는 다른 투명 접착제일 수 있다. 본 출원의 실시예에서는 봉지층(30)을 형성하기 위해 투명 접착제를 사용하는데, 이는 발광 기판(100)의 광 추출 효율을 향상시킬 수 있다. 한편, 구동 회로층(10)과 커버 플레이트(40) 사이의 접착력을 향상시킬 수 있고, 발광 기판(100)의 구조적 안정성을 향상시킬 수 있다. 다른 한편으로는 봉지층(30)이 LED 칩(20)을 덮으므로 LED 칩(20)을 고정 및 보호하는 역할을 할 수 있다.
본 출원의 실시예에서, 커버 플레이트(40)는 유리 커버 플레이트 또는 다른 경질 투명 커버 플레이트일 수 있다. 커버 플레이트(40)는 발광 기판(100)에서 다른 기능성 필름층을 지지 및 보호하는 역할을 한다. 커버 플레이트(40)의 봉지층(30)으로부터 멀어지는 측의 표면(40a)이 발광 기판(100)의 발광면이므로, 커버 플레이트(40)를 투명 커버 플레이트로 하여 발광 기판(100)의 광 추출 효율을 향상시킬 수 있다.
본 출원의 일 실시예에서, 발광 기판(100)은 베이스(50)를 더 포함한다. 베이스(50)는 구동 회로층(10)의 LED 칩(20)으로부터 멀어지는 측에 마련된다.
여기서, 베이스(50)는 플렉시블 베이스 또는 경질 베이스일 수 있다. 베이스(50)는 플렉시블 PI(Polyimide, 폴리이미드)의 하나 또는 둘 이상의 층을 포함할 수 있다. 베이스(50)는 또한 수지와 같은 재료로 만들어질 수 있다.
본 출원의 실시예에서는 베이스(50)가 구동 회로층(10)의 LED 칩(20)으로부터 멀어지는 측에 마련되어, 구동 회로층(10)을 보호 및 지지하는 역할을 할 수 있고, 발광 기판(100)의 구조적 안정성을 향상시킬 수 있다.
본 출원의 실시예에서, 발광 기판(100)은 구동 칩을 더 포함할 수 있다. 구동 칩은 구동 회로층(10)에 구동 신호 또는 전원 전압을 제공하기 위해 사용된다. 구동 칩은 발광 기판(100)의 베젤 영역에 마련될 수 있으며, 발광 기판(100)의 측면 또는 발광 기판(100)의 후면에 마련될 수도 있고, 구체적인 내용은 이하의 실시예에서 설명할 것이며, 여기서는 자세한 설명을 생략한다.
도 2를 참조하면, 도 2는 본 출원에 제공된 발광 기판의 제 2 구조의 개략도이다. 도 1에 도시된 발광 기판(100)과 다른 점은 본 출원의 실시예에서 구동 회로층(10)이 본딩 패드(12)를 더 포함한다는 점이다. 베이스(50)는 플렉시블 베이스이고, 베이스(50)에는 비아 홀(50a)이 마련된다. 비아 홀(50a)은 본딩 패드(12)에 대응하여 마련되며, 각 본딩 패드(12)의 커버 플레이트(40)로부터 멀어지는 측의 표면을 노출시킨다.
여기서, 발광 기판(100)은 적어도 하나의 구동 칩(60)을 더 포함한다. 구동 칩(60)은 본딩 핀(61)을 포함한다. 본딩 핀(61)은 비아 홀(50a)을 통해 대응하는 본딩 패드(12)에 연결된다.
여기서, 구동 칩(60)은 하나로 마련될 수 있다. 구동 칩(60)은 2개 또는 2개 이상으로 마련될 수 있다. 구동 칩(60)의 개수는 발광 기판(100)의 크기에 따라 구체적으로 설정될 수 있다. 본딩 패드(12)는 복수 개로 마련될 수 있다. 본딩 핀(61)의 개수는 본딩 패드(12)의 개수와 동일할 수 있다. 본딩 패드(12)는 본딩 핀(61)과 일대일로 대응하여 본딩 연결된다.
여기서, 본딩 패드(12)는 본딩 핀(61)에 본딩 연결되어 구동 칩(20)이 출력하는 구동 전압 또는 전원 전압을 구동 회로층(10)의 구동 회로 또는 전원 배선으로 출력한다.
구체적으로, 도 3 및 도 4를 참조하기 바란다. 도 3은 본 출원에 제공된 발광 기판의 발광면의 개략적인 평면도이다. 도 4는 본 출원에 제공된 발광 기판의 후면의 개략적인 평면도이다. 도 3에 도시된 바와 같이, 발광 기판(100)은 디스플레이 영역(DA) 및 디스플레이 영역(DA)에 연결된 비디스플레이 영역(NA)을 포함한다. 구동 칩(20)은 디스플레이 영역(DA)에 마련된다. 비디스플레이 영역(NA)에는 주로 신호를 전송하기 위한 일부 배선이 마련되며, 여기서는 자세한 설명을 생략한다. 물론, 일부 실시예에서, 발광 기판(100)은 제로 베젤을 실현하도록 디스플레이 영역(DA) 만을 포함할 수도 있다. 구동 칩(60)은 발광 기판(100)의 후면에 본딩된다. 구동 칩(60)은 복수 개로 마련될 수 있으며, 복수의 구동 칩(60)은 발광 기판(100)의 후면에 어레이 형태로 배열될 수 있다. 물론, 구동 칩(60)이 마련되는 방식은 본 출원에서 제한되지 않으며, 발광 기판(100)의 실제 구조에 따라 구체적으로 설정될 수 있다.
본 출원의 실시예에서는 베이스(50)가 플렉시블 베이스이므로, 베이스(50)를 식각 기법으로 펀칭하여 구동 칩(60)과 구동 회로층(10)을 본딩할 수 있다. 예를 들어, 베이스(50)가 PI 플렉시블 베이스인 경우, PI 재료의 특성에 따라 베이스(50)는 약액으로 식각될 수 있다.
본 출원의 실시예에서, LED 칩(20)은 구동 회로층(10)의 커버 플레이트(40)에 가까운 측에 본딩되고, 구동 칩(60)은 베이스(50)의 커버 플레이트(40)로부터 멀어지는 측에 본딩되며, 양면 본딩 및 베이스(50) 에칭 기술을 사용함으로써, 구동 칩(60)은 발광 기판(100)의 후면에 마련될 수 있고, 별도로 측면에 구동 칩(60)을 본딩하기 위한 공간이 절약되어, 베젤을 감소시키거나 제로 베젤의 목적을 달성한다. 또한, 구동 칩(60)이 회로 기판에 직접 부착되는 관련 기술에 비해 기술적으로 덜 어렵다.
계속해서 도 2를 참조하면, 본 출원의 실시예에서, 비아 홀(50a)의 직경은 대응하는 본딩 핀(61)의 반경 방향 치수보다 크다. 본딩 핀(61)의 적어도 일부는 대응하는 비아 홀(50a)에 위치된다.
본 출원의 실시예에서는 비아 홀(50a)의 직경을 대응하는 본딩 핀(61)의 반경 방향 치수보다 크게 설정함으로써, 구동 칩(60)을 본딩할 때 본딩 핀(61)이 비아 홀(50a)에 깊숙이 삽입될 수 있으며, 이를 통해 발광 기판(100)의 두께를 감소시키고 구동 칩(60)의 본딩 안정성을 향상시킬 수 있다.
본 출원의 실시예에서, 비아 홀(50a)의 형상은 본딩 핀(61)의 형상에 적합할 수 있다. 예를 들어, 비아 홀(50a) 및 본딩 핀(61)의 단면 구조는 모두 직사각형 등일 수 있다. 본딩 핀(61)은 비아 홀(50a)에 클램핑 고정되어 구동 칩(60)의 본딩 안정성을 더욱 향상시킬 수 있다.
본 출원의 실시예에서, 본딩 핀(61)의 깊이는 비아 홀(50a)의 깊이보다 클 수 있다. 이 경우, 본딩 핀(61)은 대응하는 본딩 패드(12)와 접촉 연결될 수 있다. 본딩 핀(61)과 대응하는 본딩 패드(12) 사이에 금속 결합이 형성된다.
여기서, 금속 결합이란 금속의 원자를 서로 연결하는 화학 결합이다. 이들은 금속 결합의 전자가 비편재화되어 있으므로 공유 결합 및 이온 결합과 다르며, 즉, 이들은 2개의 원자 사이에서만 공유되지 않는다. 대신, 금속 결합의 전자는 금속 원자핵의 격자에서 자유롭게 떠다닌다. 이러한 유형의 결합은 우수한 열 및 전기 전도성, 높은 융점 및 연성을 포함하여 금속에 많은 고유한 재료 특성을 부여한다. 금속 결합은 본딩 핀(61)과 대응하는 본딩 패드(12) 사이의 우수한 전기 전도성을 가능하게 한다.
도 5를 참조하면, 도 5는 본 출원에 제공된 발광 기판의 제 3 구조의 개략도이다. 도 2에 도시된 발광 기판(100)과 다른 점은 본 출원의 실시예에서 발광 기판(100)이 전도성 접착층(70)을 더 포함한다는 점이다. 전도성 접착층(70)은 본딩 패드(12)와 구동 칩(60) 사이에 마련된다. 본딩 핀(61)과 대응하는 본딩 패드(12)는 전도성 접착층(70)을 통해 연결된다.
여기서, 전도성 접착층(70)의 재료는 이방성 전도성 접착 필름(Anisotropic Conductive Film, ACF)일 수 있다. 이방성 전도성 접착 필름의 전도성 입자는 본딩 핀(61)과 대응하는 본딩 패드(12)를 연결하여 전도성을 띠는 동시에 인접한 본딩 핀(61) 또는 인접한 본딩 패드(12) 사이의 단락을 방지할 수 있다. 물론, 전도성 접착층(70)은 다른 전도성 접착제로 이루어질 수도 있다. 전도성 접착층(70)은 본딩 핀(61) 및 대응하는 본딩 패드(12)마다 별도로 마련될 수도 있다.
도 6을 참조하면, 도 6은 본 출원에 제공된 발광 기판의 제 4 구조의 개략도이다. 도 2에 도시된 발광 기판(100)과 다른 점은 본 출원의 실시예에서 발광 기판(100)에 베이스(50)가 마련되지 않는다는 점이다.
유사하게, 본 출원의 실시예에서, 구동 회로층(10)은 본딩 패드(12)를 더 포함한다. 발광 기판(100)은 적어도 하나의 구동 칩(60)을 더 포함한다. 구동 칩(60)은 구동 회로층(10)의 LED 칩(20)으로부터 멀어지는 측에 마련된다. 구동 칩(60)은 본딩 핀(61)을 포함한다. 본딩 핀(61)은 대응하는 본딩 패드(12)에 연결된다.
여기서, 본딩 핀(61)은 대응하는 본딩 패드(12)와 접촉 연결될 수 있다. 본딩 핀(61)과 대응하는 본딩 패드(12) 사이에 금속 결합이 형성된다. 즉, 본딩 핀(61)과 대응하는 본딩 패드(12)는 금속 결합에 의해 연결되어 본딩 핀(61)과 대응하는 본딩 패드(12) 사이의 전기 전도성이 양호하다.
본 출원의 실시예에 제공된 발광 기판(100)은 베이스를 포함하지 않는데, 이는 발광 기판(100)의 두께를 더욱 얇게 하여 발광 기판(100)의 박형화를 실현할 수 있다. 한편, 각 본딩 핀(61)과 대응하는 본딩 패드(12) 사이의 본딩이 보다 편리하고 본딩 불량을 방지할 수 있다.
도 7을 참조하면, 도 7은 본 출원에 제공된 발광 기판의 제 5 구조의 개략도이다. 도 6에 도시된 발광 기판(100)과 다른 점은 본 출원의 실시예에서 발광 기판(100)이 전도성 접착층(70)을 더 포함한다는 점이다. 전도성 접착층(70)은 본딩 패드(12)와 구동 칩(60) 사이에 마련된다. 본딩 핀(61)과 대응하는 본딩 패드(12)는 전도성 접착층(70)을 통해 연결된다.
유사하게, 전도성 접착층(70)의 재료는 이방성 전도성 접착 필름일 수 있다. 이방성 전도성 접착 필름의 전도성 입자는 본딩 핀(61)과 대응하는 본딩 패드(12)를 연결하여 전도성을 띠는 동시에 인접한 본딩 핀(61) 또는 인접한 본딩 패드(12) 사이의 단락을 방지할 수 있다. 물론, 전도성 접착층(70)은 다른 전도성 접착제로 이루어질 수도 있다. 전도성 접착층(70)은 본딩 핀(61) 및 대응하는 본딩 패드(12)마다 별도로 마련될 수도 있다.
본 출원의 일부 실시예에서, 발광 기판(100)은 디스플레이 패널일 수 있다. 예를 들어, 발광 기판(100)은 Mini-LED 디스플레이 패널, Micro-LED 디스플레이 패널 등일 수 있다. 본 출원의 일부 실시예에서, 발광 기판(100)은 백라이트 플레이트일 수도 있다. 예를 들어, 발광 기판(100)은 표시에 필요한 백라이트를 디스플레이 패널에 제공하기 위한 액정 디스플레이 장치의 백라이트 광원으로 사용될 수 있다.
상응하게, 도 8을 참조하면, 도 8은 본 출원에 제공된 디스플레이 장치의 개략적인 구조도이다. 본 출원의 실시예에서, 디스플레이 장치(1000)는 적어도 2개의 발광 기판(100)을 접합하여 형성된다. 발광 기판(100)은 전술한 실시예 중 어느 하나에서 설명한 발광 기판(100)이며, 여기서는 자세한 설명을 생략한다.
디스플레이 장치(1000)는 본 출원의 실시예에서 LED 칩이 거꾸로 본딩되어 있고, 커버 플레이트의 봉지층으로부터 멀어지는 측의 표면(40a)이 발광 기판의 발광면으로 사용되며, 즉 디스플레이 장치(1000)의 발광면이다. 커버 플레이트의 높은 경도로 인해 발광 기판의 표면 내스크래치성이 향상될 수 있고, LED 칩 및 구동 회로층이 외부에 의해 스크래치되는 것을 방지할 수 있어, 디스플레이 장치(1000)의 제품 신뢰성을 향상시킬 수 있다.
또한, 본 출원의 일부 실시예에서는 양면 본딩 및 베이스 에칭 기술을 사용하여 구동 칩을 발광 기판(100)의 배면에 마련함으로써, 발광 기판(100)의 베젤을 감소시키거나 제로 베젤의 목적을 달성할 수 있다. 적어도 2개의 발광 기판(100)을 접합하여 디스플레이 장치(1000)를 형성하는 경우, 접합틈을 효과적으로 감소시킬 수 있고, 디스플레이 장치(1000)의 표시 효과를 향상시킬 수 있다.
상응하게, 본 출원은 발광 기판의 제조 방법을 더 제공한다. 구체적으로 도 9 및 도 10a 내지 도 10e를 참조하면, 도 9는 본 출원에 제공된 발광 기판의 제조 방법의 개략 흐름도이다. 도 10a 내지 도 10e는 본 출원에 제공된 발광 기판의 제조 방법의 단계 101 내지 단계 105로부터 얻어진 개략적인 구조도이다. 발광 기판의 제조 방법은 구체적으로 하기 단계를 포함한다.
101: 경질 기판을 제공한다.
도 10a에 도시된 바와 같이, 경질 기판은 지지 역할을 하기 위해 유리 기판, 수지 기판 또는 강성 기판일 수 있다.
102: 상기 경질 기판 상에 베이스와 구동 회로층을 차례로 형성하되, 상기 구동 회로층은 본딩 전극과 본딩 패드를 포함한다.
도 10b에 도시된 바와 같이, 먼저 경질 기판(15) 상에 베이스(50)를 증착하여 형성한다. 베이스(50)는 플렉시블 PI 베이스일 수 있다.
다음으로, 베이스(50) 상에 구동 회로층(10)을 제조하여 형성한다. 구동 회로층(10)은 복수의 본딩 전극(11) 및 복수의 본딩 패드(12)를 포함할 수 있다. 구동 회로층(10)은 베이스(50) 상에 마련된 박막 트랜지스터 기능층을 포함할 수 있다. 박막 트랜지스터 기능층의 구체적인 구조에 대해서는 종래 기술을 참조할 수 있으며, 여기서는 자세한 설명을 생략한다. 본딩 전극(11)과 본딩 패드(12)는 모두 박막 트랜지스터 기능층에 연결된다.
본 출원의 실시예는 유리 기반 MLED 공정을 채택하고, 평판 디스플레이 공정을 이용하여 구동 트랜지스터, 즉 구동 회로층(10)을 제조하여 능동 구동을 실현할 수 있다.
103: 복수의 LED 칩을 제공하고, 상기 LED 칩의 연결 전극을 상기 본딩 전극에 대응하여 본딩 연결한다.
도 10c에 도시된 바와 같이, LED 칩(20)은 Mini-LED 칩, Micro-LED 칩 등일 수 있다. LED 칩(20)은 발광 재료층(23), 보호층(22), 제 1 전극 및 제 2 전극을 더 포함한다. 제 1 전극 및 제 2 전극은 발광 재료층(23) 상에 증착된다. 여기서, 각 LED 칩(20)은 2개의 연결 전극(21)을 포함한다. 각각의 연결 전극(21)은 제 1 전극 또는 제 2 전극에 연결된다. 혹은, 일 LED 칩(20)에서, 연결 전극(21) 중 하나는 제 1 전극이고, 다른 연결 전극(21)은 제 2 전극이다. 물론, 본 출원에서 LED 칩(20)의 구조는 이에 한정되지 않는다.
구체적으로, 본 출원의 실시예에서, LED 칩(20)은 대량 전사 기술에 의해 본딩될 수 있다. LED 칩(20)은 순방향으로 본딩된 후 거꾸로 사용된다. 관련 기술에서 COB(Chip On Board, 베어칩을 회로 기판에 직접 부착)/패치 공정을 사용하는 것과 비교하여 본딩 효율, 본딩 정확도, 제품 사양 등을 향상시킬 수 있다.
104: 상기 LED 칩의 상기 경질 기판으로부터 멀어지는 측에 봉지층과 커버 플레이트를 차례로 형성한다.
도 10d에 도시된 바와 같이, LED 칩(20)의 경질 기판(15)으로부터 멀어지는 측에 봉지 보호 접착제가 코팅되어 봉지층(30)을 형성한다. 다음으로, 봉지층(30) 상에 커버 플레이트(40)를 부착한다.
여기서, 봉지층(30)의 재료는 OCA 또는 다른 투명 접착제일 수 있다. 봉지층(30)은 투명 접착제로 코팅되어 형성되어 발광 기판(100)의 광 추출 효율을 향상시킬 수 있다. 봉지층(30)은 LED 칩(20)을 덮으므로 LED 칩(20)을 고정 및 보호하는 역할을 할 수 있다.
여기서, 커버 플레이트(40)는 유리 커버 플레이트 또는 다른 경질 투명 커버 플레이트일 수 있다. 커버 플레이트(40)는 발광 기판(100)에서 다른 기능성 필름층을 지지 및 보호하는 역할을 한다. 커버 플레이트(40)의 봉지층(30)으로부터 멀어지는 측의 표면(40a)이 발광 기판(100)의 발광면이므로 커버 플레이트(40)를 투명 커버 플레이트로 하여 발광 기판(100)의 광 추출 효율을 향상시킬 수 있다.
105: 상기 경질 기판을 벗겨낸다.
도 10e에 도시된 바와 같이, 단계 104에서 형성된 발광 기판을 거꾸로 뒤집는다. 그 다음, 레이저 리프트-오프 기술 또는 다른 프로세스를 사용하여 경질 기판(15)을 베이스(50)로부터 벗겨낸다. 레이저 리프트-오프 기술은 당업자에게 잘 알려져 있으므로 여기서는 자세한 설명을 생략한다.
또한, 구동 칩이 발광 기판에 본딩될 수 있다. 구동 칩(20)은 본딩 패드(12)와 연결되어 구동 신호를 구동 회로층(10)으로 출력해야 한다. 여기서, 구동 칩은 발광 기판의 측면에 본딩될 수 있거나, 구동 기판의 배면에 본딩될 수 있다.
구체적으로, 도 11 및 도 12a 내지 도 12d를 참조하면, 도 11은 본 출원에 제공된 발광 기판의 제조 방법의 제 2 개략 흐름도이다. 도 12a 내지 도 12d는 본 출원에 제공된 발광 기판의 제조 방법의 단계 106 내지 단계 107로부터 얻어진 개략적인 구조도이다. 도 9에 도시된 발광 기판의 제조 방법과 다른 점은 본 출원의 실시예에서 발광 기판의 제조 방법은 하기 단계를 더 포함한다.
106: 상기 베이스에 전면 에칭 또는 펀치 에칭을 수행하여 상기 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시킨다.
일부 실시예에서, 도 12a에 도시된 바와 같이, 베이스(50) 전면에 걸쳐 에칭을 수행한다. 즉, 베이스(50)를 제거하여 본딩 패드(12)의 커버 플레이트(40)로부터 멀어지는 측의 표면을 노출시킨다.
일부 다른 실시예에서, 도 12b에 도시된 바와 같이, 베이스(50)에 펀치 에칭 공정을 수행하여 비아 홀(50a)을 형성한다. 비아 홀(50a)은 본딩 패드(12)에 대응하여 마련되어 각 본딩 패드(12)의 커버 플레이트(40)로부터 멀어지는 측의 표면이 노출된다.
107: 구동 칩을 제공하고 상기 구동 칩을 상기 본딩 패드에 본딩 연결한다.
구체적으로, 구동 칩(60)은 복수의 본딩 핀(61)을 포함할 수 있다. 본딩 패드(12)는 복수 개로 마련될 수 있다. 본딩 핀(61)의 개수는 본딩 패드(12)의 개수와 동일할 수 있다. 본딩 패드(12)는 본딩 핀(61)과 일대일로 대응하여 본딩 연결된다. 구동 칩(60)은 본딩 핀(61)을 통해 구동 신호 또는 전원 전압 등을 출력한다.
일부 실시예에서, 도 12c에 도시된 바와 같이, 베이스(50)가 전면에 걸쳐 에칭된 후, 구동 칩(60)은 본딩 핀(61) 및 본딩 패드(12)를 통해 구동 회로층(10)에 본딩된다.
일부 다른 실시예에서, 도 12d에 도시된 바와 같이, 베이스(50)가 펀치 에칭된 후, 각각의 본딩 핀(61)은 비아 홀(50a)을 통해 대응하는 본딩 패드(12)에 연결된다.
여기서, 비아 홀(50a)의 형상은 본딩 핀(61)의 형상에 적합할 수 있다. 또한, 비아 홀(50a)의 직경은 대응하는 본딩 핀(61)의 반경 방향 치수보다 클 수 있다. 본딩 핀(61)의 적어도 일부는 대응하는 비아 홀(50a)에 위치된다.
본 출원의 실시예에서, 본딩 핀(61)은 전도성 접착층(70)을 이용하여 대응하는 본딩 패드(12)에 연결되거나, 본딩 핀(61)과 대응하는 본딩 패드(12) 사이의 연결은 금속 결합 공정을 통해 실현될 수 있다.
본 출원의 실시예에 제공된 발광 기판의 제조 방법은 식각 기법을 통해 베이스(50)에 펀칭 또는 전면 식각을 수행하여 구동 칩(60)을 발광 기판(100)의 후면에 본딩할 수 있으며, 별도로 측면에 구동 칩(60)을 본딩하기 위한 공간이 절약되어, 베젤을 감소시키거나 제로 베젤의 목적을 달성한다. 또한, 본 출원의 실시예에서, 구동 회로층(10)은 박막층이고, 구동 칩(60)과 LED 칩(20)은 베이스(50)의 박리 또는 하프 에칭과 봉지층(30)의 재부착 기술을 이용하여 모두 커버 플레이트(40)의 일측에 위치한다. 그리고, 본 출원의 실시예에서는 LED 칩(20)을 포함하는 커버 플레이트(40) 측에 구동 칩(60)이 직접 본딩되어 있고, 구동 칩(60)은 베이스(50)의 개방 또는 박리를 통해 본딩 패드(12)와 연결되며, 구동 칩(60)이 회로 기판에 직접 부착되는 관련 기술에 비해 기술적으로 덜 어렵다.
이상, 본 출원에 제공된 발광 기판, 그 제조 방법 및 디스플레이 장치에 대해 상세히 소개하였고, 본 명세서에서는 구체적인 예를 들어 본 출원의 원리 및 실시형태를 설명하였으며, 상기 실시예에 대한 설명은 단지 본 출원의 방법 및 그 핵심 사상의 이해를 돕기 위해 사용된 것이고, 한편, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 출원의 사상에 따라 구체적인 실시형태 및 적용 범위에 변화가 있을 것이며, 결론적으로, 본 명세서의 내용은 본 출원에 대한 제한으로 해석되어서는 안 된다.

Claims (20)

  1. 발광 기판으로서,
    본딩 전극을 포함하는 구동 회로층;
    연결 전극을 포함하고, 상기 연결 전극은 상기 본딩 전극에 연결되는 LED 칩;
    상기 LED 칩의 상기 구동 회로층으로부터 멀어지는 측에 마련되고, 상기 LED 칩 및 상기 구동 회로층을 덮는 봉지층;
    상기 봉지층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 봉지층으로부터 멀어지는 측의 표면은 상기 발광 기판의 발광면인 커버 플레이트를 포함하는
    발광 기판.
  2. 제1항에 있어서,
    상기 발광 기판은 베이스를 더 포함하고, 상기 베이스는 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련되는
    발광 기판.
  3. 제2항에 있어서,
    상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 베이스는 플렉시블 베이스이며, 상기 베이스에는 비아 홀이 마련되고, 상기 비아 홀은 상기 본딩 패드에 대응하여 마련되며, 상기 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시키고,
    상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 본딩 핀을 포함하고, 상기 본딩 핀은 상기 비아 홀을 통해 대응하는 상기 본딩 패드에 연결되는
    발광 기판.
  4. 제3항에 있어서,
    상기 비아 홀의 직경은 대응하는 상기 본딩 핀의 반경 방향 치수보다 크고, 상기 본딩 핀의 적어도 일부는 대응하는 상기 비아 홀내에 위치되는
    발광 기판.
  5. 제3항에 있어서,
    상기 본딩 핀은 상기 비아 홀에 클램핑 고정되는
    발광 기판.
  6. 제1항에 있어서,
    상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 구동 칩은 본딩 핀을 포함하며, 상기 본딩 핀은 대응하는 상기 본딩 패드에 연결되는
    발광 기판.
  7. 제3항에 있어서,
    상기 본딩 핀은 대응하는 상기 본딩 패드와 접촉 연결되고, 상기 본딩 핀과 대응하는 상기 본딩 패드 사이에 금속 결합이 형성되는
    발광 기판.
  8. 제3항에 있어서,
    상기 발광 기판은 전도성 접착층을 더 포함하고, 상기 전도성 접착층은 상기 본딩 패드와 상기 구동 칩 사이에 마련되며, 상기 본딩 핀과 대응하는 상기 본딩 패드는 상기 전도성 접착층을 통해 연결되는
    발광 기판.
  9. 제1항에 있어서,
    상기 발광 기판은 디스플레이 패널 또는 백라이트 플레이트인
    발광 기판.
  10. 제1항에 따른 적어도 2개의 발광 기판을 접합하여 형성되는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 발광 기판은 베이스를 더 포함하고, 상기 베이스는 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련되는
    디스플레이 장치.
  12. 제11항에 있어서,
    상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 베이스는 플렉시블 베이스이며, 상기 베이스에는 비아 홀이 마련되고, 상기 비아 홀은 상기 본딩 패드에 대응하여 마련되며, 상기 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시키고,
    상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 본딩 핀을 포함하고, 상기 본딩 핀은 상기 비아 홀을 통해 대응하는 상기 본딩 패드에 연결되는
    디스플레이 장치.
  13. 제12항에 있어서,
    상기 비아 홀의 직경은 대응하는 상기 본딩 핀의 반경 방향 치수보다 크고, 상기 본딩 핀의 적어도 일부는 대응하는 상기 비아 홀내에 위치되는
    디스플레이 장치.
  14. 제12항에 있어서,
    상기 본딩 핀은 상기 비아 홀에 클램핑 고정되는
    디스플레이 장치.
  15. 제10항에 있어서,
    상기 구동 회로층은 본딩 패드를 더 포함하고, 상기 발광 기판은 적어도 하나의 구동 칩을 더 포함하며, 상기 구동 칩은 상기 구동 회로층의 상기 LED 칩으로부터 멀어지는 측에 마련되고, 상기 구동 칩은 본딩 핀을 포함하며, 상기 본딩 핀은 대응하는 상기 본딩 패드에 연결되는
    디스플레이 장치.
  16. 제12항에 있어서,
    상기 본딩 핀은 대응하는 상기 본딩 패드와 접촉 연결되고, 상기 본딩 핀과 대응하는 상기 본딩 패드 사이에 금속 결합이 형성되는
    디스플레이 장치.
  17. 제12항에 있어서,
    상기 발광 기판은 전도성 접착층을 더 포함하고, 상기 전도성 접착층은 상기 본딩 패드와 상기 구동 칩 사이에 마련되며, 상기 본딩 핀과 대응하는 상기 본딩 패드는 상기 전도성 접착층을 통해 연결되는
    디스플레이 장치.
  18. 제10항에 있어서,
    상기 발광 기판은 디스플레이 패널 또는 백라이트 플레이트인
    디스플레이 장치.
  19. 경질 기판을 제공하는 단계;
    상기 경질 기판 상에 베이스와 구동 회로층을 차례로 형성하되, 상기 구동 회로층은 본딩 전극과 본딩 패드를 포함하는 단계;
    복수의 LED 칩을 제공하고, 상기 LED 칩의 연결 전극을 상기 본딩 전극에 대응하여 본딩 연결하는 단계;
    상기 LED 칩의 상기 경질 기판으로부터 멀어지는 측에 봉지층과 커버 플레이트를 차례로 형성하는 단계;
    상기 경질 기판을 벗겨내는 단계를 포함하는
    발광 기판의 제조 방법.
  20. 제19항에 있어서,
    상기 베이스에 전면 에칭 또는 펀치 에칭을 수행하여 상기 본딩 패드의 상기 커버 플레이트로부터 멀어지는 측의 표면을 노출시키는 단계;
    구동 칩을 제공하고 상기 구동 칩을 상기 본딩 패드에 본딩 연결하는 단계를 더 포함하는
    발광 기판의 제조 방법.
KR1020237014417A 2022-06-28 2022-07-12 발광 기판, 그 제조 방법 및 디스플레이 장치 KR20240003434A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210751104.0A CN115117225A (zh) 2022-06-28 2022-06-28 发光基板及其制作方法以及显示装置
CN202210751104.0 2022-06-28
PCT/CN2022/105166 WO2024000647A1 (zh) 2022-06-28 2022-07-12 发光基板及其制作方法以及显示装置

Publications (1)

Publication Number Publication Date
KR20240003434A true KR20240003434A (ko) 2024-01-09

Family

ID=89323489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237014417A KR20240003434A (ko) 2022-06-28 2022-07-12 발광 기판, 그 제조 방법 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230420431A1 (ko)
JP (1) JP2024529801A (ko)
KR (1) KR20240003434A (ko)

Also Published As

Publication number Publication date
JP2024529801A (ja) 2024-08-14
US20230420431A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
CN101036239B (zh) 芯片部件型发光器件及其使用的布线基板
EP3323123B1 (en) Array substrate, fabricating method thereof, and display device
CN104134679A (zh) 有机发光二极管显示装置及其制造方法
EP1835555A2 (en) Organic light emmiting display (OLED)
WO2021087726A1 (zh) 一种阵列基板及其制作方法、显示装置
WO2023226611A1 (zh) 灯板及其制备方法、背光模组
CN113574686A (zh) 驱动电路基板、led显示面板及其制作方法、显示装置
US20210043619A1 (en) Display Structure and Preparation Method thereof, and Display Apparatus
WO2023005610A1 (zh) 驱动基板及其制备方法、发光装置
KR20240003434A (ko) 발광 기판, 그 제조 방법 및 디스플레이 장치
CN114927071B (zh) 显示模组和显示装置
US20240113131A1 (en) Array substrate and display device
WO2022160216A1 (zh) 阵列基板和显示装置
WO2024000647A1 (zh) 发光基板及其制作方法以及显示装置
CN100416624C (zh) 键合电极与电路板电极的键合结构及平面显示装置
CN110634923A (zh) 一种双面amoled显示面板及其制备方法
CN110970537A (zh) Led、驱动电路基板、显示面板及制作方法、显示装置
WO2020029363A1 (zh) 一种oled器件及其制备方法
TWI807445B (zh) 發光模組及其製造方法、顯示裝置
US20240274763A1 (en) Backlight module and manufacturing method therefor, and display apparatus
CN108363240A (zh) 灯条和背光模组、显示装置
CN114868077B (zh) 驱动背板及其制备方法和显示模组
US11281046B2 (en) Backlight module, manufacturing method thereof, and display device
WO2023159419A1 (zh) 阵列基板及显示装置
US20230217757A1 (en) Display device and multi-panel display device