KR20230169118A - 실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법 - Google Patents

실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20230169118A
KR20230169118A KR1020237033916A KR20237033916A KR20230169118A KR 20230169118 A KR20230169118 A KR 20230169118A KR 1020237033916 A KR1020237033916 A KR 1020237033916A KR 20237033916 A KR20237033916 A KR 20237033916A KR 20230169118 A KR20230169118 A KR 20230169118A
Authority
KR
South Korea
Prior art keywords
cleaning
silicon wafer
oxide film
natural oxide
thickness
Prior art date
Application number
KR1020237033916A
Other languages
English (en)
Inventor
코타 후지이
타츠오 아베
켄사쿠 이가라시
츠요시 오츠키
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20230169118A publication Critical patent/KR20230169118A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

본 발명은, 실리콘 웨이퍼의 세정방법으로서, 실리콘 웨이퍼를 불산에 의해 세정하는 제1 세정공정과, 상기 불산에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제2 세정공정과, 상기 오존수에 의해 세정된 상기 실리콘 웨이퍼를 SC1세정액에 의해 세정하는 제3 세정공정과, 상기 SC1세정액에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제4 세정공정을 포함하는 실리콘 웨이퍼의 세정방법이다. 이에 따라, 파티클 품질을 양호하게 유지하면서, 실리콘 웨이퍼 상의 자연산화막의 막두께를 소정의 범위 내로 재현성 좋게 또한 정밀도 높게 제어할 수 있는 실리콘 웨이퍼의 세정방법을 제공한다.

Description

실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법
본 발명은, 실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법에 관한 것이다.
반도체 디바이스용의 단결정 실리콘 웨이퍼의 제조공정에 있어서, 그 주표면은 연마공정에서 마무리된다. 나아가, 실리콘 웨이퍼 표면에 연마공정에서 부착된 연마제와 금속불순물을 제거하기 위해 세정공정이 있다. 이 세정공정에서는 RCA세정이라고 불리는 세정방법이 이용되고 있다. 이 RCA세정이란, SC1(Standard Cleaning 1)세정, SC2(Standard Cleaning 2)세정, DHF(Diluted Hydrofluoric Acid)세정을, 목적에 따라 조합하여 행하는 세정방법이다.
SC1세정은, 암모니아수와 과산화수소수를 임의의 비율로 혼합하여, 알칼리성의 세정액에 의한 실리콘 웨이퍼 표면의 에칭에 의해 부착파티클을 리프트 오프시키고, 추가로 실리콘 웨이퍼와 파티클의 정전기적인 반발을 이용하여, 실리콘 웨이퍼로의 재부착을 억제하면서 파티클을 제거하는 세정방법이다. SC2세정은, 염산과 과산화수소수를 임의의 비율로 혼합한 세정액으로, 실리콘 웨이퍼 표면의 금속불순물을 용해제거하는 세정방법이다. 또한, DHF세정은, 희불산에 의해 실리콘 웨이퍼 표면의 자연산화막을 제거하는 세정방법이다. 추가로, 강한 산화력을 갖는 오존수 세정도 사용되는 경우가 있으며, 실리콘 웨이퍼 표면에 부착되어 있는 유기물의 제거나, DHF세정 후의 실리콘 웨이퍼 표면에 자연산화막의 형성을 행하고 있다. 세정 후의 실리콘 웨이퍼의 파티클 품질은 중요하며, 목적에 따라 이들 세정을 조합하여 행해지고 있다.
반도체 실리콘 웨이퍼의 표면에는, MOS(Metal Oxide Semiconductor)커패시터나 트랜지스터 등의 반도체 소자가 형성된다. 이들 반도체 소자에 형성되는 게이트 산화막 등의 절연막은 높은 전계 강도하에 사용되며, 이러한 절연막으로는 형성이 간편한 실리콘 산화막이 자주 이용된다.
절연성이 높은 치밀한 실리콘 산화막은, 실리콘 웨이퍼를 열산화함으로써 제작되는데, 일반적으로 파티클 부착 등의 관점에서 출하시의 실리콘 웨이퍼에는 세정으로 형성한 자연산화막이 존재한다. 이 때문에, 열산화는 자연산화막이 형성된 실리콘 웨이퍼에 대하여 처리되는 경우가 많다. 이때, 열산화막의 두께는, 열산화 전의 자연산화막의 막질(막두께나 구조)에 영향을 받는 것이 알려져 있다.
일본특허공개 2019-207923호 공보 일본특허공개 2012-129409호 공보
최근, 반도체 집적회로의 미세화, 다층화에 따라, 소자를 구성하는 절연막을 포함한 각종 막에 대해 보다 한층의 박막화가 요구되고 있다. 이 박막화에 의해, 극박(極薄)의 절연막 즉 실리콘 산화막을, 기판의 면내 혹은 기판간에 균일하고 또한 재현성 좋게 형성할 필요가 있다. 그러기 위해서는, 실리콘 산화막의 품질에 영향을 주는 실리콘 웨이퍼 출하시의 자연산화막의 막질, 특히 막두께를 제어하는 것이 요구된다. 일반적으로는, 자연산화막이 두꺼우면 열산화막의 두께도 두꺼워진다. 열산화막을 얇게 하고자 하는 경우는 자연산화막도 얇은 것이 좋고, 열산화막을 두껍게 하고자 하는 경우는 자연산화막도 두꺼운 것이 좋다. 따라서, 소정의 범위 내로 자연산화막의 두께를 재현성 좋게 또한 정밀도 높게 제어하는 것이, 최근 특히 요구되고 있다.
특허문헌 1에는, 불산에 의한 세정(단순히, 「DHF세정」, 「HF세정」이라고도 표기된다)을 하지 않은 실리콘 웨이퍼를 SC1세정한 후, 산화력을 갖는 세정액(오존수 또는 과산화수소수)으로 세정함으로써, 자연산화막 두께를 두껍게 하는 세정방법이 기재되어 있다. 그러나, 특허문헌 1에서는 DHF세정을 하고 있지 않으므로, SC1세정으로 제거되지 않았던 파티클이 웨이퍼 표면에 잔류하여, 파티클 품질이 악화되는 경우가 있었다. 또한, 실시예에 기재된 모든 자연산화막의 막두께가 1.0nm로, 자연산화막의 막두께를 소정의 범위 내로 제어할 수 있다고는 말할 수 없다.
특허문헌 2에는, SC1세정한 후, SC1세정으로 제거되지 않았던 파티클을 HF세정으로 제거하고, 그 후 오존수 세정을 행함으로써 파티클의 재부착을 억제하며, 또한 웨이퍼의 표면거칠기를 저감시키는 세정방법이 기재되어 있다. 그러나, 베어면에 대하여 오존수 세정을 행함으로써 산화가 급격히 진행되므로, 재현성 좋고 균일한 두께의 산화막을 형성할 수는 있으나, 급격한 산화반응이기 때문에 자연산화막의 두께를 소정의 범위 내에 있어서 변화시켜 제어하는 것은 곤란하였다.
본 발명은, 상기 문제를 해결하기 위해 이루어진 것으로, 파티클 품질을 양호하게 유지하면서, 실리콘 웨이퍼 상의 자연산화막의 막두께를 소정의 범위 내로 재현성 좋게 또한 정밀도 높게 제어할 수 있는 실리콘 웨이퍼의 세정방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해 이루어진 것이며, 실리콘 웨이퍼의 세정방법에 관한 것으로, 실리콘 웨이퍼를 불산에 의해 세정하는 제1 세정공정과, 상기 불산에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제2 세정공정과, 상기 오존수에 의해 세정된 상기 실리콘 웨이퍼를 SC1세정액에 의해 세정하는 제3 세정공정과, 상기 SC1세정액에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제4 세정공정을 포함하는 실리콘 웨이퍼의 세정방법을 제공한다.
이러한 실리콘 웨이퍼의 세정방법이면, 불산에 의한 세정(HF세정)과 SC1세정의 양방을 행함으로써, 파티클 품질을 양호하게 할 수 있다. 또한, 제4 세정공정을 행함으로써 자연산화막 두께도 재현성 좋게 또한 정밀도 높게 제어할 수 있는 세정방법이 된다.
이때, 상기 제4 세정공정의 세정시간을 조정함으로써 상기 실리콘 웨이퍼의 표면에 형성되는 상기 자연산화막의 두께를 제어하는 실리콘 웨이퍼의 세정방법으로 할 수 있다.
이에 따라, 간편하게, 재현성이 보다 좋으며 또한 보다 정밀도 높게 실리콘 웨이퍼의 표면에 형성되는 자연산화막의 두께를 제어할 수 있다.
이때, 미리, 자연산화막이 형성된 실리콘 웨이퍼를 오존수에 의해 세정하는 시간과, 상기 자연산화막이 형성된 실리콘 웨이퍼를 오존수에 의해 세정함으로써 증가하는 자연산화막 두께와의 상관관계를 구해 두고, 이 상관관계에 기초하여 상기 제4 세정공정의 세정시간을 설정하는 실리콘 웨이퍼의 세정방법으로 할 수 있다.
이러한 상관관계를 이용함으로써, 보다 간편하게 세정시간을 설정할 수 있다.
이때, 상기 상관관계에 기초하여, 상기 제2 세정공정에서 상기 실리콘 웨이퍼의 표면에 형성된 자연산화막의 두께와 동등한 자연산화막 두께가 되도록 상기 제4 세정공정의 세정시간을 설정하는 실리콘 웨이퍼의 세정방법으로 할 수 있다.
이에 따라, SC1세정에 의한 에칭으로 얇아진 자연산화막 두께를, SC1세정 전과 동등한 두께로 할 수 있다.
이때, 상기 제3 세정공정 후 또한 상기 제4 세정공정보다 앞서 SC2세정액에 의해 상기 실리콘 웨이퍼를 세정하는 SC2세정공정을 포함하는 실리콘 웨이퍼의 세정방법으로 할 수 있다.
이에 따라, 실리콘 웨이퍼 표면의 금속불순물을 용해제거하여, 실리콘 웨이퍼의 품질을 보다 양호하게 할 수 있다.
이때, 자연산화막이 부착된 실리콘웨이퍼의 제조방법으로서, 상기 실리콘 웨이퍼의 세정방법에 의해 자연산화막이 부착된 실리콘 웨이퍼를 제조하는 자연산화막이 부착된 실리콘 웨이퍼의 제조방법으로 할 수 있다.
이에 따라, 파티클 품질이 높고, 재현성 좋으며 또한 정밀도 높게 자연산화막 두께를 제어하여, 자연산화막이 부착된 실리콘 웨이퍼를 제조할 수 있다.
이상과 같이, 본 발명의 실리콘 웨이퍼의 세정방법에 따르면, HF세정과 SC1세정의 양방을 수행함으로써, 파티클 품질을 양호하게 할 수 있다. 또한, 제4 세정공정을 행함으로써 자연산화막 두께를 재현성 좋게 또한 정밀도 높게 제어할 수 있는 세정방법이 된다. 그 결과, 열산화막을 형성하는 경우에 있어서도 열산화막의 막두께의 제어를 용이하게 정밀도 높게 행하는 것이 가능한 실리콘 웨이퍼를 얻는 것이 가능해진다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 세정방법의 일례를 나타내는 플로우차트이다.
도 2는 실리콘 웨이퍼 표면에 형성된 자연산화막 두께의 세정조건에 의한 차이를 나타낸다.
도 3은 열산화에 의해 형성된 열산화막 두께의 세정조건에 의한 차이를 나타낸다.
이하, 본 발명을 상세하게 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
상기 서술한 바와 같이, 파티클 품질을 양호하게 유지하면서, 실리콘 웨이퍼 상의 자연산화막의 막두께를 원하는 범위 내로 재현성 좋게 또한 정밀도 높게 제어할 수 있는 실리콘 웨이퍼의 세정방법이 요구되고 있었다.
본 발명자들은 상기 과제를 해결하기 위해, 파티클 품질 향상을 위한 HF세정을 행한 실리콘 웨이퍼에 대해, 자연산화막의 막두께를 소정의 범위 내로 변동시켜 정밀도 높게 제어할 수 없는지, 예의 검토하였다.
그 결과, 본 발명자들은, 실리콘 웨이퍼의 세정방법으로서, 실리콘 웨이퍼를 불산에 의해 세정하는 제1 세정공정과, 상기 불산에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제2 세정공정과, 상기 오존수에 의해 세정된 상기 실리콘 웨이퍼를 SC1세정액에 의해 세정하는 제3 세정공정과, 상기 SC1세정액에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제4 세정공정을 포함하는 실리콘 웨이퍼의 세정방법에 의해, HF세정과 SC1세정의 양방을 행함으로써, 파티클 품질을 양호하게 할 수 있고, 또한, 제4 세정공정을 행함으로써 자연산화막 두께도 재현성 좋게 또한 정밀도 높게 제어할 수 있는 세정방법이 되는 것을 발견하여, 본 발명을 완성하였다.
이하, 도면을 참조하여 설명한다.
[실리콘 웨이퍼의 세정방법]
도 1은, 본 발명에 따른 실리콘 웨이퍼의 세정방법의 일례를 나타내는 플로우 차트이다. 본 발명에 있어서 세정하는 실리콘 웨이퍼로서는 특별히 한정되지 않고, 연마 후의 실리콘 웨이퍼, 에피택셜 웨이퍼, SOI웨이퍼 등을 들 수 있다. 특히, 연마에 이용된 지립 등이 부착된 연마 후의 실리콘 웨이퍼 등의 세정에 호적하게 적용할 수 있다.
(제1 세정공정)
먼저, 도 1의 S1과 같이, 실리콘 웨이퍼를 불산에 의해 세정한다(HF세정). 이용하는 불산의 HF의 농도는 0.3~3.0중량%, 온도는 10~30℃, 세정시간은 60~360초로 하는 것이 바람직하다. 이에 따라, 예를 들어 연마공정에서 잔류한 지립, 자연산화막과 강하게 결합된 파티클이나 자연산화막 중의 금속을, 자연산화막과 함께 제거할 수 있다. 이 제1 세정공정(S1)을 실시하지 않으면, 후술하는 제3 세정공정(S3)에서의 SC1세정의 부하가 커지며, 예를 들어 자연산화막과 강하게 밀착된 파티클과 같은 SC1세정으로 제거되기 어려운 파티클이 잔류한다. 이하, 「제1 세정공정」을 간단히 「S1」이라고 하기도 한다.
(제2 세정공정)
다음으로, S2와 같이 오존수에 의해 세정을 행한다. 이용하는 오존수의 오존의 농도는 3~25ppm, 온도는 10~30℃, 세정시간은 60~360초로 하는 것이 바람직하다. S1의 HF세정 후는, 실리콘 웨이퍼 표면이 소수면이 되어 파티클이 부착되기 쉬운 상태가 된다. 그래서, 오존수 세정에 의해 단시간에 실리콘 웨이퍼 표면에 자연산화막을 형성하여 친수면으로 함으로써, 파티클의 재부착도 억제할 수 있다. 이하, 「제2 세정공정」을 단순히 「S2」라고 하기도 한다.
한편, S2의 공정의 오존수 세정의 시간을 바꿈으로써 자연산화막 두께를 원하는 범위 내로 변동시키는 것은 어렵다. 표면에 산화막이 존재하는 경우는 실리콘의 산화가 실리콘과 산화막의 계면에서 진행되기 때문에, 산화종은 산화막 내부를 확산할 필요가 있어, 베어면(드러난 실리콘면)의 산화의 경우보다도 산화의 진행이 늦어진다. 이에 반해 베어면의 경우는, 산화막이 존재하지 않기 때문에 산화가 급격히 진행된다. 급격한 반응을 제어하는 것은 재현성의 관점에서도 실용성이 떨어진다. 반응성을 낮추기 위해, 오존수 농도를 낮출 수도 있는데, 그 경우 산화반응이 면내 균일하게 일어나지 않아, 산화막의 면내 불균일이 커진다. 본 발명자들이 검토한 결과, 베어면에 대하여 오존수 세정을 행함으로써 산화막 두께를 소정의 범위 내로 변화시키는 것은 곤란하였다. 따라서, 후술하는 바와 같이 SC1세정(S3) 후에 재차 오존수에 의해 세정(S4)함으로써, 자연산화막의 막두께를 재현성 좋게 또한 정밀도 높게 제어할 수 있는 것을 발견하였다.
(제3 세정공정)
다음으로, S3과 같이 SC1세정액에 의한 세정을 행한다. SC1세정액의 혼합비(부피비)는 예를 들어 암모니아수(28중량%):과산화수소수(30중량%):물을 1:1:10, 온도는 30~80℃, 세정시간은 90~360초로 하는 것이 바람직하다. 한편, 파티클 품질을 충분히 확보할 수 있는 범위 내에서, SC1의 에칭량을 적게 하는 것이 좋다. 이하, 「제3 세정공정」을 간단히 「S3」이라고 하기도 한다.
(SC2세정공정)
또한, S3의 SC1세정 후, 또한, 후술하는 S4의 오존수 세정 전에, SC2세정액에 의한 세정을 행할 수도 있다. S1의 HF세정으로 금속불순물은 어느 정도 제거되어 있으나, 더욱 금속 오염 농도를 저감시키기 위해서는 SC2세정이 유효하며, 필요에 따라 행할 수 있다.
(제4 세정공정)
다음으로, S4와 같이, S3에서 SC1세정액에 의해 세정되고, 바람직하게는 추가로 SC2세정된 실리콘 웨이퍼를 오존수에 의해 세정한다. 이 오존수 세정에 의해 자연산화막의 막두께가 증가한다. 이하, 「제4 세정공정」을 간단히 「S4」라고 하기도 한다. S4의 오존수 세정에서는, 실리콘 웨이퍼 표면에는 이미 자연산화막이 형성되어 있다. 그 때문에, 베어한 표면을 오존수 세정으로 산화하는 경우에 비해 산화의 진행이 완만해지고, 자연산화막의 막두께를 재현성 좋게 또한 높은 정밀도로 제어하는 것이 가능해진다.
S4의 오존수 세정에서는, 특히 세정시간을 조정함으로써 실리콘 웨이퍼의 표면에 형성되는 자연산화막 두께를 조정하는 것이 바람직하다. 세정시간의 조정은 가장 간편하고 또한 제어성 및 정밀도가 높기 때문이다. 이때, 농도와 온도는 S2와 동등하게 할 수 있다.
도 2에, 세정조건(세정공정)과 형성되는 자연산화막의 두께의 관계를 나타낸다. S1, S2세정 후(S1→S2)의 실리콘 웨이퍼, S1, S2, S3세정 후(S1→S2→S3)의 실리콘 웨이퍼, S1, S2, S3, S4세정 후(S1→S2→S3→S4)로서, 오존수 세정을 3분, 12분, 30분 실시한 실리콘 웨이퍼의, 각각의 자연산화막 두께를 나타내고 있다. S1→S2로 형성된 산화막은, S3의 SC1세정을 행함으로써 막두께가 얇아지는 것을 알 수 있다. 이것은 파티클 품질을 양호하게 하기 위한 SC1세정(S3)으로 자연산화막이 에칭되기 때문이다. 그 후 S4세정을 행함으로써 자연산화막의 막두께가 두꺼워지는 것, 게다가, 자연산화막의 막두께는 오존수 세정의 세정시간에 의존하며, 세정시간이 길어지면 자연산화막 두께가 두꺼워지는 것을 알 수 있다. 따라서, S4의 세정시간을 조정함으로써 S3의 SC1세정으로 얇아진 자연산화막을 소정의 범위 내에서 두껍게 할 수 있음을 알 수 있다.
미리, S1, S2, S3세정 후의 실리콘 웨이퍼와 같이 자연산화막이 형성된 실리콘 웨이퍼를 복수매 준비하고, S4의 오존수 세정하는 시간을 바꾸어 세정하여, 세정시간과 오존수 세정으로 증가하는 자연산화막 두께와의 상관관계를 조사하여 구해 두고, 이 상관관계에 기초하여 목적의 두께가 되는 S4의 세정시간을 설정하는 것도 바람직하다. 이러한 상관관계를 이용함으로써, 보다 간편하게 세정시간을 설정할 수 있다.
나아가, 상관관계에 기초하여, S2의 제2 세정공정에서 형성된 자연산화막의 두께와 동등한 자연산화막 두께가 되도록, 제4 세정공정의 세정시간을 설정할 수도 있다. 이에 따라, SC1세정(S3)에 의한 에칭으로 얇아진 자연산화막 두께를, SC1세정 전과 동등한 두께로 할 수 있다.
도 3은, 도 2에 나타낸 실리콘 웨이퍼와 동일한 수준의 웨이퍼를 이용하여, 목표 두께 5.1nm로 열산화한 후의 산화막 두께를 나타내고 있다. 각 수준 간에 비교하면, 자연산화막이 가장 얇은 S1, S2, S3세정수준의 것은 열산화막의 두께도 가장 얇고, 자연산화막이 가장 두꺼운 S1, S2, S3, S4세정수준 중 S4에 있어서의 오존수 세정시간을 30분으로 한 수준의 것에서는, 열산화막의 두께도 가장 두꺼워지는 것을 알 수 있다. 또한, 도 3으로부터, 예를 들어 목표의 열산화막 두께를 5.09nm로 하는 경우는, S4의 오존세정시간을 3분으로 설정함으로써 달성할 수 있다. 또한, 예를 들어 산화막의 전기특성을 보다 양호하게 하기 위해, S4의 세정시간을 12분으로 하면, S1, S2세정수준의 것과 동등한 자연산화막 두께(도 2)로 할 수 있고, 그 결과, S1, S2세정수준의 것과 동등한 열산화막 두께(도 3)로 할 수도 있다. 이와 같이, 본 발명의 세정방법을 이용함으로써 자연산화막의 두께를 소정의 범위 내로 정밀도 좋게 제어할 수 있다.
[자연산화막이 부착된 실리콘 웨이퍼의 제조방법]
상기와 같은 본 발명에 따른 실리콘 웨이퍼의 세정방법에 의해, 원하는 자연산화막 두께를 가지며, 파티클 레벨이 낮고 양질의 자연산화막이 형성된 자연산화막이 부착된 실리콘 웨이퍼를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 들어 본 발명에 대해 구체적으로 설명하는데, 이것은 본 발명을 한정하는 것이 아니다.
(실시예)
연마 후의 실리콘 웨이퍼를 준비하였다. 준비한 실리콘 웨이퍼를 HF세정하고(S1), 그 후 오존수 세정(S2)을 행하여, 추가로 SC1세정(S3)을 행한 후, 마지막으로 오존수 세정(S4)을 행하였다(실시예 1, 3, 5, 7). 또한, S3의 SC1세정 후에 SC2세정을 행한 후, S4의 오존수 세정을 행하는 수준(실시예 2, 4, 6, 8)도 준비하였다.
S1의 HF세정은, HF농도가 0.5중량%이고, 세정시간은 3분으로 하였다. S2의 오존세정은, 오존농도가 20ppm이고, 세정시간을 3분으로 하였다. S3의 SC1세정은, 암모니아수(28중량%):과산화수소수(30중량%):물을 1:1:10의 혼합액으로 하고, 액온 70℃, 세정시간을 3분으로 하였다. SC2세정은, 염산:과산화수소:물을 1:1:100의 혼합액으로 하고, 세정시간을 3분으로 하였다. S4의 오존세정은, 오존농도가 20ppm이고, 세정시간을 3, 6, 12, 30분으로 하였다. 세정 후의 웨이퍼 표면의 파티클 품질을 KLA제 파티클 카운터 SP5의 19nm 이상의 입경으로 평가하고, 자연산화막 두께를 J.A.Woollam사제 분광엘립소메트리 M-2000V로 평가하였다.
표 1에, 실시예에 있어서의 웨이퍼의 세정조건, 자연산화막 두께, 파티클 개수를 나타낸다.
처음에 SC2의 유무의 영향을 비교하면, 실시예 1과 2, 실시예 3과 4, 실시예 5와 6, 실시예 7과 8의 대비로부터 분명한 바와 같이, 파티클 품질과 자연산화막의 품질(자연산화막 두께)은 동등하였다. 따라서, SC2세정은 파티클 품질, 자연산화막의 품질에 영향을 주지 않는 점에서, 실리콘 웨이퍼 표면의 금속농도를 보다 저감하고자 하는 경우에 SC2세정을 행할 수 있음을 알 수 있다.
파티클 품질에 대해, 검출된 파티클 개수는 15~23pcs가 되어, 후술하는 HF세정을 행하지 않는 수준(비교예 1)의 72pcs와 비교하면 양호하였다. S1의 HF세정과 S3의 SC1세정의 양방을 행함으로써, 파티클 품질이 양호해졌다고 생각된다. 자연산화막은 S4의 오존세정시간이 길수록 두꺼워져, S4의 오존세정시간으로 자연산화막 두께를 정밀도 높게 제어할 수 있음을 알 수 있다.
또한, S4의 오존수 세정의 시간을, 3분(실시예 1, 2)에서 12분(실시예 5, 6)으로 한 것에 따른 자연산화막의 후막화(厚膜化)량은, 실시예 1, 5로부터 1.199-1.128=0.072nm, 실시예 2, 6으로부터 1.203-1.129=0.074nm였다.
(비교예 1)
비교예 1에서는, 실시예와 동일한 연마 후의 실리콘 웨이퍼를 준비하여 SC1과 SC2세정을 행한 후, 오존수 세정을 행하였다. SC1, SC2는 실시예와 동일조건으로, 오존수 세정은 실시예의 S2와 동일조건인 농도 20ppm으로 3분으로 하였다. 실시예와 마찬가지로, 세정 후의 웨이퍼의 파티클 품질을 파티클 카운터로 평가하고, 자연산화막 두께를 분광엘립소메트리로 평가하였다.
표 2에, 비교예에 있어서의 웨이퍼의 세정조건, 자연산화막 두께, 파티클 개수를 나타낸다.
표 2에 나타내는 바와 같이, 비교예 1에 있어서의 파티클 품질은 72pcs로, 실시예 1~8보다도 많았다. 비교예 1에서는, HF세정을 행하지 않고, SC1세정만을 행하였기 때문이다. 자연산화막 두께는 실시예 1, 2와 동등해졌다. 이것은 오존수 세정시간이 실시예 1, 2의 S4와 동일하기 때문이다.
(비교예 2, 3)
비교예 2, 3에서는, 준비한 실리콘 웨이퍼를 HF세정(S1)하고, 그 후 오존수 세정(S2)을 3분(비교예 2) 및 12분(비교예 3) 행하고, 추가로 SC1세정(S3)과 SC2세정을 행하였다. HF세정, SC1세정, SC2세정은 실시예와 동일조건이다. 이 결과, 표 2에 나타내는 바와 같이, 얻어진 자연산화막의 파티클 품질은 실시예와 동등했다. 한편, 자연산화막 두께는, S2의 오존세정시간을 3분으로 한 비교예 2에서 1.022nm, 12분으로 한 비교예 3에서 1.034nm가 되어, 후막화량(1.034-1.022=0.012nm)은, 상기 서술한 실시예 1, 5 및 실시예 2, 6에서 얻은 후막화량(0.072nm, 0.074nm)과 비교하여 매우 작았다. 따라서, 비교예 2, 3과 같은 방법으로는, 자연산화막 두께를 적절히 제어할 수는 없다.
(비교예 4, 5)
비교예 4, 5에서는, 실리콘 웨이퍼를 SC1세정한 후, HF세정을 행하고, 오존수 세정을 3분(비교예 4) 및 12분(비교예 5) 행하였다. SC1세정과 HF세정은 실시예와 동일조건이다. 표 2에 나타내는 바와 같이, 파티클 품질은 비교예 4에서 25pcs, 비교예 5에서 21pcs가 되어 실시예와 동등했다. 한편, 자연산화막 두께는, 오존세정시간을 3분으로 한 비교예 4에서 1.201nm, 12분으로 한 비교예 5에서 1.213nm가 되어, 후막화량(1.213-1.201=0.012nm)은, 상기 서술한 실시예 1, 5 및 실시예 2, 6에서 얻은 후막화량(0.072nm, 0.074nm)과 비교하여 매우 작았다. 따라서, 비교예 4, 5와 같은 방법으로는, 자연산화막 두께를 적절히 제어할 수는 없다.
이상과 같이, 본 발명의 실시예에 따르면, 파티클의 품질을 향상시키면서, 자연산화막 두께를 높은 재현성으로 또한 정밀도 높게 제어할 수 있음을 알 수 있었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 실리콘 웨이퍼의 세정방법으로서,
    실리콘 웨이퍼를 불산에 의해 세정하는 제1 세정공정과,
    상기 불산에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제2 세정공정과,
    상기 오존수에 의해 세정된 상기 실리콘 웨이퍼를 SC1세정액에 의해 세정하는 제3 세정공정과,
    상기 SC1세정액에 의해 세정된 상기 실리콘 웨이퍼를 오존수에 의해 세정하는 제4 세정공정을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  2. 제1항에 있어서,
    상기 제4 세정공정의 세정시간을 조정함으로써 상기 실리콘 웨이퍼의 표면에 형성되는 상기 자연산화막의 두께를 제어하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  3. 제2항에 있어서,
    미리, 자연산화막이 형성된 실리콘 웨이퍼를 오존수에 의해 세정하는 시간과, 상기 자연산화막이 형성된 실리콘 웨이퍼를 오존수에 의해 세정함으로써 증가하는 자연산화막 두께와의 상관관계를 구해 두고, 이 상관관계에 기초하여 상기 제4 세정공정의 세정시간을 설정하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  4. 제3항에 있어서,
    상기 상관관계에 기초하여, 상기 제2 세정공정에서 상기 실리콘 웨이퍼의 표면에 형성된 자연산화막의 두께와 동등한 자연산화막 두께가 되도록 상기 제4 세정공정의 세정시간을 설정하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제3 세정공정 후 또한 상기 제4 세정공정보다 앞서 SC2세정액에 의해 상기 실리콘 웨이퍼를 세정하는 SC2세정공정을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 세정방법.
  6. 자연산화막이 부착된 실리콘 웨이퍼의 제조방법으로서,
    제1항 내지 제5항 중 어느 한 항에 기재된 실리콘 웨이퍼의 세정방법에 의해 자연산화막이 부착된 실리콘 웨이퍼를 제조하는 것을 특징으로 하는 자연산화막이 부착된 실리콘 웨이퍼의 제조방법.
KR1020237033916A 2021-04-13 2022-02-22 실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법 KR20230169118A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021067983A JP7480738B2 (ja) 2021-04-13 2021-04-13 シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法
JPJP-P-2021-067983 2021-04-13
PCT/JP2022/007392 WO2022219937A1 (ja) 2021-04-13 2022-02-22 シリコンウェーハの洗浄方法及び自然酸化膜付きシリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
KR20230169118A true KR20230169118A (ko) 2023-12-15

Family

ID=83639590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237033916A KR20230169118A (ko) 2021-04-13 2022-02-22 실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법

Country Status (5)

Country Link
JP (1) JP7480738B2 (ko)
KR (1) KR20230169118A (ko)
CN (1) CN117136428A (ko)
TW (1) TW202245037A (ko)
WO (1) WO2022219937A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024071899A (ja) * 2022-11-15 2024-05-27 株式会社Sumco シリコンウェーハの洗浄方法、シリコンウェーハの製造方法、及びシリコンウェーハ
CN116759295B (zh) * 2023-08-14 2023-11-14 天府兴隆湖实验室 一种硅片清洗方法及硅片清洗设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129409A (ja) 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハの洗浄方法
JP2019207923A (ja) 2018-05-29 2019-12-05 信越半導体株式会社 シリコンウェーハの洗浄方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113620A (ja) * 1990-09-03 1992-04-15 Seiko Epson Corp 半導体基板の洗浄方法
JP3336175B2 (ja) * 1995-11-08 2002-10-21 三菱マテリアルシリコン株式会社 シリコンウエ−ハおよびその洗浄方法
JP3957264B2 (ja) * 2001-12-04 2007-08-15 シルトロニック・ジャパン株式会社 半導体基板の洗浄方法
JP6784237B2 (ja) 2017-07-14 2020-11-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129409A (ja) 2010-12-16 2012-07-05 Shin Etsu Handotai Co Ltd 半導体ウェーハの洗浄方法
JP2019207923A (ja) 2018-05-29 2019-12-05 信越半導体株式会社 シリコンウェーハの洗浄方法

Also Published As

Publication number Publication date
JP2022162915A (ja) 2022-10-25
JP7480738B2 (ja) 2024-05-10
WO2022219937A1 (ja) 2022-10-20
CN117136428A (zh) 2023-11-28
TW202245037A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
KR20230169118A (ko) 실리콘 웨이퍼의 세정방법 및 자연산화막이 부착된 실리콘 웨이퍼의 제조방법
US20020045325A1 (en) Thin tensile layers in shallow trench isolation and method of making same
EP3104395B1 (en) Method for manufacturing laminated wafer
US20110037142A1 (en) Soi wafer and method for forming the same
TWI520197B (zh) Method of cleaning semiconductor wafers
CN112410888B (zh) 超薄晶圆的背面刻蚀液及刻蚀方法
US7855132B2 (en) Method of manufacturing bonded wafer
TWI601185B (zh) A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer
WO2019087517A1 (ja) 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
KR102241303B1 (ko) Soi웨이퍼의 제조방법
US20230011691A1 (en) Method for etching substrates comprising a thin surface layer, for improving the uniformity of thickness of said layer
JP6864145B1 (ja) ウェーハの表面形状調整方法
JPH07226433A (ja) 半導体装置の製造方法
US7776713B2 (en) Etching solution, method of surface modification of semiconductor substrate and method of forming shallow trench isolation
EP3029730A1 (en) Bonded wafer manufacturing method
KR20230014690A (ko) Soi 웨이퍼의 제조방법
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
CN110600363A (zh) 去除氧化硅的方法及半导体器件的制造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2006269881A (ja) 浅溝分離型の素子分離層の熱処理方法
KR20040044628A (ko) Ｓｏｉ 웨이퍼의 ｓｏｉ층 두께 제어 방법