KR20230160104A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230160104A
KR20230160104A KR1020220059726A KR20220059726A KR20230160104A KR 20230160104 A KR20230160104 A KR 20230160104A KR 1020220059726 A KR1020220059726 A KR 1020220059726A KR 20220059726 A KR20220059726 A KR 20220059726A KR 20230160104 A KR20230160104 A KR 20230160104A
Authority
KR
South Korea
Prior art keywords
compound semiconductor
cell
iii
layer
buffer layer
Prior art date
Application number
KR1020220059726A
Other languages
English (en)
Other versions
KR102698108B1 (ko
Inventor
정대환
김연화
주은교
엔젤루 로레토 마다랑 메이
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020220059726A priority Critical patent/KR102698108B1/ko
Publication of KR20230160104A publication Critical patent/KR20230160104A/ko
Application granted granted Critical
Publication of KR102698108B1 publication Critical patent/KR102698108B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0735—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIIBV compound semiconductors, e.g. GaAs/AlGaAs or InP/GaInAs solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 개념에 따른 태양 전지는 실리콘 하부 셀, 상기 실리콘 하부 셀 상에 배치되는 페로브스카이트 상부 셀, 및 상기 실리콘 하부 셀 및 상기 페로브스카이트 상부 셀 사이에 개재되는 III-V 족 화합물 반도체 중간 셀을 포함한다. 상기 실리콘 하부 셀 및 상기 III-V 족 반도체 중간 셀 사이에는 III-V 족 화합물 버퍼층이 제공되고, 상기 버퍼층은 상기 실리콘 하부 셀의 상면과 접촉한다.
본 발명의 개념에 따른 태양 전지의 제조 방법은 상기 실리콘 하부 셀 상에 III-V 족 화합물 반도체 버퍼층을 에피텍셜하게 형성하는 것, 상기 III-V 족 화합물 반도체 버퍼층 상에 III-V 족 화합물 반도체 중간 셀을 형성하는 것, 및 상기 III-V 족 화합물 반도체 중간 셀 상에 페로브스카이트 상부 셀을 형성하는 것을 포함한다.

Description

태양 전지 및 이의 제조 방법{Solar cell and manufacturing method thereof}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로 보다 상세하게는 탠덤 태양 전지(tandem solar cell)의 구조 및 제조 방법에 관한 것이다.
태양전지는 태양광 에너지를 전기로 변환하는 친환경 소자이다. 태양광이 태양전지의 광흡수층에 흡수되어 전자-정공쌍이 형성되어야 태양광 발전이 가능한데, 광흡수층의 밴드갭 이상의 입사광만이 흡수되며, 그 중 입사광의 에너지와 밴드갭의 차이만큼의 여분의 에너지는 열에너지로 소모되고, 밴드갭 이하의 입사광의 에너지는 흡수되지 못한다. 따라서 태양광을 효율적으로 사용하기 위하여 서로 다른 밴드갭을 갖는 여러 개의 광흡수층이 도입된 탠덤 태양전지가 각광받고 있다.
본 발명에서 해결하고자 하는 과제는 광 흡수율이 개선된 탠덤 태양전지의 구조를 제공하는 것에 있다.
본 발명의 실시예들에 따른 태양 전지는 실리콘 하부 셀, 상기 실리콘 하부 셀 상에 배치되는 페로브스카이트 상부 셀, 및 상기 실리콘 하부 셀 및 상기 페로브스카이트 상부 셀 사이에 개재되는 III-V 족 화합물 반도체 중간 셀을 포함하고, 상기 실리콘 하부 셀 및 상기 III-V 족 화합물 반도체 중간 셀 사이에는 III-V 족 화합물 반도체 버퍼층이 제공되고, 상기 III-V 족 화합물 반도체 버퍼층은 상기 실리콘 하부 셀의 상면과 접촉할 수 있다.
일부 실시예들에 따르면, 상기 실리콘 하부 셀의 상면의 결정 방향과, III-V 족 화합물 반도체 버퍼층의 결정방향은 동일할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층은 단결정 층일 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층은 에피택셜 층일 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층은 0 초과 3μm 의 두께를 가질 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층은 GaAs 및 InAlGaAs 중 어느 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 실리콘 하부 셀은 그 하부에 복수개의 피라미드 형태를 가지는 텍스쳐(texture) 구조를 가지고, 상기 텍스쳐 구조를 덮는 비정질 실리콘 층, 및 상기 비정질 실리콘 층을 덮는 투명 금속 산화물 층을 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층 및 상기 III-V 족 화합물 반도체 중간 셀 사이에 개재되는 II-V 족 화합물 반도체 터널 정션(tunnel junction) 층을 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 터널 정션 층은 GaAs, AlGaAs, 및 AlGaAsP 중 어느 하나를 포함할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 중간 셀 및 상기 페로브스카이트 상부 셀 사이에 개재되는 III-V 족 화합물 반도체 터널 정션 층 및 투명 금속 산화물 층을 포함하고, 상기 투명 금속 산화물 층은 상기 III-V 족 화합물 반도체 터널 정션 층을 사이에 두고 상기 III-V 족 화합물 반도체 중간 셀과 이격할 수 있다.
일부 실시예들에 따르면, 상기 실리콘 하부 셀, 상기 III-V 족 화합물 반도체 중간 셀, 및 상기 페로브스카이트 상부 셀은 각각 제1 에너지 밴드 갭, 제2 에너지 밴드 갭 및 제3 에너지 밴드 갭을 가지고, 상기 제3 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 크고, 상기 제2 에너지 밴드 갭은 상기 제1 에너지 밴드 갭보다 클 수 있다.
일부 실시예들에 따르면, 상기 제1 에너지 밴드 갭은 1.2eV의 에너지 범위를 가지고, 상기 제2 에너지 밴드 갭은 1.4-1.5 eV의 에너지 범위를 가지고, 상기 제3 에너지 밴드 갭은 1.9-2eV 의 에너지 범위를 가질 수 있다.
본 발명의 실시예들에 따른 태양 전지의 제조 방법은 실리콘 하부 셀을 형성하는 것, 상기 실리콘 하부 셀 상에 III-V 족 화합물 반도체 버퍼층을 에피텍셜하게 형성하는 것, 상기 III-V 족 화합물 반도체 버퍼층 상에 III-V 족 화합물 반도체 중간 셀을 형성하는 것, 및 상기 III-V 족 화합물 반도체 중간 셀 상에 페로브스카이트 상부 셀을 형성하는 것을 포함할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 중간 셀 및 상기 페로브스카이트 상부 셀의 사이에 개재되는 상에 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것, 및 상기 III-V 족 화합물 반도체 터널 정션 층의 상면을 평탄화시키는 것을 더 포함할 수 있다.
일부 실시예들에 따르면, 상기 III-V 족 화합물 반도체 버퍼층 및 상기 III-V 족 화합물 반도체 중간 셀 사이에 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것을 더 포함하고, 상기 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것은 상기 III-V 족 화합물 반도체 버퍼층 상에 에피텍셜하게 성장시키는 것을 포함하고, 상기 III-V 족 화합물 반도체 중간 셀을 형성하는 것은 상기 III-V 족 화합물 반도체 터널 정션 층 상에 에피텍셜하게 성장시키는 것을 포함할 수 있다.
본 발명의 개념에 따른 태양 전지는 실리콘 하부 셀, III-V족 화합물 반도체 중간 셀, 및 페로브스카이트 상부 셀을 포함하는 삼중접합 태양 전지일 수 있다. 상기 태양 전지는 실리콘 하부 셀과 III-V족 화합물 반도체 중간 셀 사이에, III-V족 화합물 반도체 버퍼층이 개재될 수 있다. III-V족 화합물 반도체 버퍼층은 실리콘 하부 셀 상에 에피텍셜하게 형성되어, 실리콘 하부 셀과 III-V족 화합물 반도체 중간 셀 사이의 격자 불일치로 인한 전위 발생을 감소시킬 수 있다. 그 결과, 태양 전지의 광 흡수율이 증가할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 구조를 개략적으로 나타내는 단면도이다.
도 2는 도 1의 태양 전지를 구체적으로 나타내는 단면도이다.
도 3a 내지 도 3e는 도 2의 태양 전지의 제조 과정을 나타내는 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 구조를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 본 발명에 따른 태양 전지(1)는 실리콘 하부 셀(BC), III-V족 화합물 반도체 중간 셀(MC), 및 페로브스카이트 상부 셀(TC)을 포함할 수 있다.
페로브스카이트 상부 셀(TC)은 실리콘 하부 셀(BC) 상에 제공될 수 있다. III-V족 화합물 반도체 중간 셀(MC)은 실리콘 하부 셀(BC)과 페로브스카이트 상부 셀(TC) 사이에 개재될 수 있다.
본 발명의 개념에 따른 태양 전지(1)는 실리콘 하부 셀(BC), III-V족 화합물 반도체 중간 셀(MC), 및 페로브스카이트 상부 셀(TC)이 전기적으로 연결되어 일체형으로 형성된 2 터미널 형태의 탠텀 태양 전지(2 terminal type tandem solar cell)일 수 있다. 본 발명의 개념에 따른 태양 전지(1)는 실리콘 하부 셀(BC)/III-V족 화합물 반도체 중간 셀(MC)/페로브스카이트 상부 셀(TC)의 세 개의 셀들이 결합한 삼중접합 태양 전지(triple junction solar cell)일 수 있다.
실리콘 하부 셀(BC)은 결정질 실리콘 기판(미도시), p-타입의 비정질 또는 결정질 실리콘 층(미도시), 및 n-타입의 비정질 또는 결정질 실리콘 층(미도시)을 포함할 수 있다. 일 예로, 실리콘 하부 셀(BC)의 상부는 (001)의 결정 방향을 가질 수 있다.
III-V족 화합물 반도체 중간 셀(MC)은 서로 다른 도전형을 가지는 베이스 층 및 에미터 층을 포함할 수 있다. III-V족 화합물 반도체 중간 셀(MC)은 III-V족 화합물 반도체를 포함할 수 있고, GaAs, (Al)GaAs, 및 InGaAsP 중 적어도 어느 하나를 포함할 수 있다.
페로브스카이트 상부 셀(TC)은 예를 들어 (CH3NH3)Pb(BrxI1-x)3를 포함할 수 있다.
실리콘 하부 셀(BC), III-V 족 화합물 반도체 중간 셀(MC), 및 상기 페로브스카이트 상부 셀(TC)은 각각 제1 에너지 밴드 갭, 제2 에너지 밴드 갭 및 제3 에너지 밴드 갭을 가질 수 있다. 제3 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 크고, 상기 제2 에너지 밴드 갭은 상기 제1 에너지 밴드 갭보다 클 수 있다. 일 예로, 상기 제1 에너지 밴드 갭은 1.2eV의 에너지 범위를 가지고, 제2 에너지 밴드 갭은 1.4-1.5 eV의 에너지 범위를 가지고, 제3 에너지 밴드 갭은 1.9-2eV 의 에너지 범위를 가질 수 있다. 빛이 페로브스카이트 상부 셀(TC)로부터 실리콘 하부 셀(BC) 방향으로 입사하는 경우에, 순차적으로 작아지는 에너지 밴드 갭을 가지는 셀들(TC, MC, BC)가 배치됨으로써 각 셀들(TC, MC, BC)은 서로 다른 파장의 빛을 흡수할 수 있다.
실리콘 하부 셀(BC) 및 III-V족 화합물 반도체 중간 셀(MC) 사이에는 차례로 적층된 III-V족 화합물 반도체 버퍼층(100) 및 제1 III-V족 화합물 반도체 터널 정션 층(200)이 개재될 수 있다.
III-V족 화합물 반도체 버퍼층(100)은 GaAs 또는 AlGaAs를 포함할 수 있다. 제1 III-V족 화합물 반도체 터널 정션 층(200)은 GaAs AlGaAs, InGaAsP, 및 AlGaAsP 중 적어도 어느 하나를 포함할 수 있다.
III-V족 화합물 반도체 버퍼층(100) 및 제1 III-V족 화합물 반도체 터널 정션 층(200)은 각각 제4 에너지 밴드갭 및 제5 에너지 밴드 갭을 가질 수 있다. 제4 에너지 밴드갭 및 제5 에너지 밴드 갭은 제2 에너지 밴드 갭보다 큰 에너지 범위를 가질 수 있다. 일 예로, 제4 에너지 밴드 갭은 1.4eV 보다 큰 에너지 범위를 가질 수 있다. III-V족 화합물 반도체 버퍼층(100) 및 제1 III-V족 화합물 반도체 터널 정션 층(200)은 광학적으로 투명할 수 있다(optically transparent).
제1 III-V족 화합물 반도체 터널 정션 층(200)은 실리콘 하부 셀(BC)과 III-V족 화합물 반도체 중간 셀(MC) 사이에서 전류를 일 방향으로 흐르게 하는 다이오드(diode)의 기능을 할 수 있다. 제1 III-V족 화합물 반도체 터널 정션 층(200)은 일 예로, 차례로 적층된 n-타입 III-V족 화합물 반도체 층 및 p-타입 III-V족 화합물 반도체 층을 포함할 수 있다. 제1 III-V족 화합물 반도체 터널 정션 층(200)은 실리콘 하부 셀(BC)과 III-V족 화합물 반도체 중간 셀(MC)을 전기적으로 연결할 수 있다.
III-V족 화합물 반도체 버퍼층(100)은 실리콘 하부 셀(BC)의 상면 및 제1 III-V족 화합물 반도체 터널 정션 층(200)의 하면과 동시에 접촉할 수 있다. III-V족 화합물 반도체 버퍼층(100)은 실리콘 하부 셀(BC)과 III-V족 화합물 반도체 중간 셀(MC) 사이에서 실리콘과 III-V족 화합물 반도체 물질의 격자 상수 차이로 인한 결정 결함(crystal defects)을 감소시킬 수 있다.
III-V족 화합물 반도체 버퍼층(100)은 에피택셜 층(epitaxial layer)일 수 있다. III-V족 화합물 반도체 버퍼층(100)은 단결정일 수 있다. III-V족 화합물 반도체 버퍼층(100)은 실리콘 하부 셀(BC)의 상면과 동일한 결정방향을 가질 수 있다. 일 예로, III-V족 화합물 반도체 버퍼층(100)은 실리콘 하부 셀(BC)의 상면과 동일한 (001)의 결정방향을 가질 수 있다.
III-V족 화합물 반도체 중간 셀(MC) 및 페로브스카이트 상부 셀(TC) 사이에는 차례로 적층된 제2 III-V족 화합물 반도체 터널 정션 층(300), 투명 금속 산화물(transparent metal oxide) 층(400)이 개재될 수 있다. 투명 금속 산화물(transparent metal oxide) 층(400)은 제2 III-V족 화합물 반도체 터널 정션 층(300)을 사이에 두고 III-V족 화합물 반도체 중간 셀(MC)과 이격할 수 있다.
제2 III-V족 화합물 반도체 터널 정션 층(300) 및 투명 금속 산화물 층(400)은 광학적으로 투명할 수 있다.
제2 III-V족 화합물 반도체 터널 정션 층(300)은 III-V족 화합물 반도체 중간 셀(MC)과 페로브스카이트 상부 셀(TC) 사이에서 전류를 일 방향으로 흐르게 하는 다이오드(diode)의 기능을 할 수 있다. 제2 III-V족 화합물 반도체 터널 정션 층(300)은 일 예로, 차례로 적층된 n-타입 III-V족 화합물 반도체 층 및 p-타입 III-V족 화합물 반도체 층을 포함할 수 있다. 제2 III-V족 화합물 반도체 터널 정션 층(300)은 III-V족 화합물 반도체 중간 셀(MC)과 페로브스카이트 상부 셀(TC)을 전기적으로 연결할 수 있다.
제2 III-V족 화합물 반도체 터널 정션 층(300)은 제6 에너지 밴드 갭을 가질 수 있다. 제6 에너지 밴드 갭은 제3 에너지 밴드 갭보다 큰 에너지 범위를 가질 수 있다. 일 예로 제6 에너지 밴드 갭은 1.9-2.0eV보다 큰 에너지 범위를 가질 수 있다. 제6 에너지 밴드 갭은 제3 에너지 밴드 갭보다 큰 에너지 범위를 가짐으로써, 페로브스카이트 상부 셀(TC)을 투과한 빛을 흡수하지 않을 수 있다. 제2 III-V족 화합물 반도체 터널 정션 층(300)은 InGaP, AlGaAs, AlInGaP, 및 AlGaAsP 중 적어도 하나를 포함할 수 있다.
투명 금속 산화물 층(400)은 Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Gallium Zinc Oxide (IGZO), 및 Aluminum Zinc Oxide (AZO) 중 적어도 하나를 포함할 수 있다.
도 2는 도 1의 태양 전지를 구체적으로 나타내는 단면도이다. 도 1 및 도 2를 참조하면, 실리콘 하부 셀(BC)의 하부는 복수개의 피라미드(pyramid) 형태를 가지는 텍스쳐(texture) 구조(TX)를 가질 수 있다. 텍스쳐 구조(TX)는 서브 마이크로미터 내지 수십 마이크로미터의 크기를 가질 수 있다. 예를 들어 텍스쳐 구조(TX)의 너비와 높이는 4 ㎛ 내지 6 ㎛ 의 범위일 수 있다. 실리콘 하부 셀(110)은 텍스쳐 구조(TX)에 의해 입사광의 반사를 감소시키고 입사광의 경로를 증가시켜 실리콘 하부 셀(110) 내에서의 광 포집을 향상시킴으로써 태양광의 흡수율을 높일 수 있다.
실리콘 하부 셀(BC)은 텍스처 구조(TX)를 덮는 비정질 실리콘 층(600)을 포함할 수 있다. 비정질 실리콘 층(600)은 도핑이 되지 않은 진성(intrinsic) 비정질 실리콘을 포함할 수 있다.
실리콘 하부 셀(BC)의 하면 상에는 하부 전극(BE)이 제공될 수 있다. 하부 전극(BE)은 금속 물질을 포함할 수 있다. 하부 전극(BE)은 금(Au), 알루미늄(Al) 또는 은(Ag)을 포함할 수 있다. 일부 실시예들에 따르면, 비정질 실리콘 층(600) 및 하부 전극(BE) 사이에 투명 금속 산화물 층이 추가로 개재될 수 있다. 투명 금속 산화물 층은 Indium Tin Oxide (ITO), Indium Zinc Oxide (IZO), Indium Gallium Zinc Oxide (IGZO), 및 Aluminum Zinc Oxide (AZO) 중 적어도 하나를 포함할 수 있다. 일 예로, 하부 전극(BE)은 200nm의 은(Ag) 층이고, 투명 금속 산화물 층은 150nm의 ITO 층이고, 비정질 실리콘 층(600)은 20nm의 비정질 진성 실리콘 층일 수 있다.
III-V족 화합물 반도체 버퍼층(100)은 일 예로 n-타입의 GaAS 층 또는 n-타입의 AlGaA 층일 수 있다. III-V족 화합물 반도체 버퍼층(100)은 2 내지 3μm의 제1 두께(100T)를 가질 수 있다. 일 예로, 제1 두께(100T)는 2μm일 수 있다. III-V족 화합물 반도체 버퍼층(100)은 제1 두께(100T)의 수치 범위를 만족 함으로써, 후술할 바와 같이, III-V족 화합물 반도체 버퍼층(100) 상에 제1 III-V족 화합물 반도체 터널 정션 층(200) 및 III-V족 화합물 반도체 중간 셀(MC)이 고온에서 형성되는 경우에 열적 크랙(thermal crack)이 방지될 수 있다.
일부 실시예들에 따르면, III-V족 화합물 반도체 버퍼층(100) 및 제1 III-V족 화합물 반도체 터널 정션 층(200) 사이 또는 실리콘 하부 셀(BC) 및 III-V족 화합물 반도체 버퍼층(100) 사이에 전위 필터 층(dislocation filter layer)(미도시)이 추가로 개재될 수 있다. 상기 전위 필터 층은 광학적으로 투명할 수 있고(optically transparent), InAlGaAs 층일 수 있다.
제1 III-V족 화합물 반도체 터널 정션 층(200) 및 제2 III-V족 화합물 반도체 터널 정션 층(300)의 각각의 두께는 0 초과 0.1μm 이하일 수 있다.
III-V족 화합물 반도체 중간 셀(MC)은 차례로 적층된 베이스 층(500a) 및 에미터 층(500b)을 포함할 수 있다. 일 예로, 베이스 층(500a)은 p-타입의 GaAs 층이고, 에미터 층(500b)은 n-타입의 GaAs 층일 수 있다. 일 예로, III-V족 화합물 반도체 중간 셀(MC)의 두께는 2μm 일 수 있다.
페로브스카이트 상부 셀(TC)의 두께는 0.5㎛ 내지 1㎛일 수 있다.
페로브스카이트 상부 셀(TC)의 하면 및 상면의 각각의 상에는 제1 투명 금속 산화물 층(400) 및 제2 투명 금속 산화물 층(700)이 제공될 수 있다. 제1 투명 금속 산화물 층(400)은 앞서 도 1을 통해서 설명한 투명 금속 산화물 층(400)과 대응된다. 제2 투명 금속 산화물 층(700)은 제1 투명 금속 산화물 층(400)과 실질적으로 동일한 물질을 포함할 수 있다. 일 예로, 제1 투명 금속 산화물 층(400) 및 제2 투명 금속 산화물 층(400)은 ITO 층일 수 있다.
제2 투명 금속 산화물 층(200) 상에는 상부 전극(TE)이 제공될 수 있다. 상부 전극(TE)은 패터닝된 금속 패턴일 수 있다. 상부 전극(TE)은 일 예로 금(Au)을 포함할 수 있다. 상부 전극(TE)은 일 예로, 평면적 관점에서 링의 형상을 가질 수 있다. 상부 전극(TE)은 제2 투명 금속 산화물 층(700)의 상면을 노출시킬 수 있다. 실리콘 하부 셀(BC)을 제외한 III-V족 화합물 반도체 버퍼층(100)으로부터 제2 투명 금속 산화물 층(700)까지의 층들(200, 300, 400) 및 셀들(MC, TC)의 측벽은 상부 전극(TE)의 외주면과 연속되도록 이어질 수 있다. 실리콘 하부 셀(BC)의 일 방향으로의 폭은 그 위에 적층된 층들(100, 200, 300, 400, 700) 및 셀들(MC, TC)의 각각의 상기 일 방향으로의 폭보다 클 수 있다.
<태양 전지의 제조 방법>
도 3a 내지 도 3e는 도 2에 따른 태양 전지의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 3a를 참조하면, 실리콘 하부 셀(BC)은 마주하는 제1 면(BCa) 및 제2 면 (BCb)를 가질 수 있다. 실리콘 하부 셀(BC)의 제1 면(BCa) 상에 III-V족 화합물 반도체 버퍼층(100), 제1 III-V족 화합물 반도체 터널 정션 층(200), III-V족 화합물 반도체 중간 셀(MC) 및 제2 III-V족 화합물 반도체 터널 정션 층(200)이 차례로 형성될 수 있다.
실리콘 하부 셀(BC), III-V족 화합물 반도체 버퍼층(100), 제1 III-V족 화합물 반도체 터널 정션 층(200), III-V족 화합물 반도체 중간 셀(MC) 및 제2 III-V족 화합물 반도체 터널 정션 층(200)은 모노리틱(monolithic) 구조를 이룰 수 있다. 즉, III-V족 화합물 반도체 버퍼층(100), 제1 III-V족 화합물 반도체 터널 정션 층(200), III-V족 화합물 반도체 중간 셀(MC) 및 제2 III-V족 화합물 반도체 터널 정션 층(200)의 각각은 형성 위치가 되는 기판 층에 직접(directly) 형성될 수 있다. 본 발명의 개념에 따른 태양 전지의 제조 방법은 웨이퍼 본딩과 같은 방식의 본딩 결합 공정을 포함하지 않을 수 있다.
일 예로, III-V족 화합물 반도체 버퍼층(100)은 실리콘 하부 셀(BC)의 상면과 에피텍셜 성장(epitaxial growth) 으로 형성될 수 있다. 마찬가지로, 제1 III-V족 화합물 반도체 터널 정션 층(200), III-V족 화합물 반도체 중간 셀(MC) 및 제2 III-V족 화합물 반도체 터널 정션 층(200) 또한 형성 위치가 되는 기판 층의 상면과 에피택시하게 성장할 수 있다.
도3a 및 도 3b를 참조하면, 실리콘 하부 셀(BC)의 제2 면(BCb) 방향으로 실리콘 하부 셀(BC)의 두께를 감소키킬 수 있다. 또한, 실리콘 하부 셀(BC)의 제2 면(BCb)을 텍스쳐링(texturing)하여 텍스쳐 구조(TX)를 형성할 수 있다. 텍스쳐링은 예를 들어 식각(etching)을 통하여 수행할 수 있다. 텍스쳐링을 위한 식각시 예를 들어 수산화칼륨(KOH)이나 수산화나트륨(NaOH)과 같은 염기성 용액 또는 질산(HNO3), 불산(HF)과 같은 산성 용액을 사용할 수 있다.
도 3c를 참조하면, 제2 III-V족 화합물 반도체 터널 정션 층(300) 상에 직접 제1 투명 금속 산화물 층(400)이 형성될 수 있다.
우선, 제2 III-V족 화합물 반도체 터널 정션 층(300)의 상면에는 Chemical Mechanical Polishing (CMP)와 같은 평탄화 공정이 진행될 수 있다. 이어서, 제1 투명 금속 산화물 층(400)이 제2 III-V족 화합물 반도체 터널 정션 층(300)의 상면 상에 스퍼터(sputter) 방식 또는 PECVD 방식으로 형성될 수 있다. 제2 III-V족 화합물 반도체 터널 정션 층(300)의 상면의 평탄화 공정으로 인하여, 표면 거칠기가 낮아질 수 있다. 제1 투명 금속 산화물 층(400) 상에 직접 III-V족 화합물 반도체 중간 셀(MC)이 형성될 수 있다. 페로브스카이트 상부 셀(TC)은 스핀 코팅 또는 열 증착 공정에 의해서 형성될 수 있다. 앞서, 제2 III-V족 화합물 반도체 터널 정션 층(300)의 상면의 거칠기가 완화되어, 페로브스카이트 상부 셀(TC)의 형성 과정에서 페로브스카이트 상부 셀(TC)을 이루는 물질의 결정성이 증가할 수 있다. 이어서 페로브스카이트 상부 셀(TC) 상에 제2 투명 금속 산화물 층(700)이 형성될 수 있다. 제2 투명 금속 산화물 층(700)은 스퍼터(sputter) 방식 또는 PECVD 방식으로 형성될 수 있다.
도 3d를 참조하면, 실리콘 하부 셀(BC)의 텍스쳐 구조(TX) 상에 비정질 실리콘 층(600)이 형성될 수 있다. 비정질 실리콘 층(600)은 PECVD와 같은 증착 방법을 통해서 형성될 수 있다. 비정질 실리콘 층(600) 상에 하부 전극(BE)을 형성할 수 있다. 하부 전극(BE)은 Ag와 같은 금속을 전자 빔(E-Beam)을 통해서 증착하는 과정에 의해서 형성될 수 있다.
도 3e를 참조하면, 제2 투명 금속 산화물 층(700) 상에 상부 전극(TE)을 형성할 수 있다. 상부 전극(TE)은 Au와 같은 금속을 전자 빔(E-Beam)을 통해서 금속층을 증착하고, 패터닝하는 과정에 의해서 형성될 수 있다. 이어서, 상부 전극(TE)의 내주면에 의해 노출되는 제2 투명 금속 산화물 층(700)의 상면을 덮는 포토 레지스트 패턴(미도시)이 형성될 수 있다. 상부 전극(TE)의 외주면에 의해 노출되는 제2 투명 금속 산화물 층(700)의 상면 상에는 포토 레지스트 패턴(미도시)이 제공되지 않을 수 있다.
도 3e 및 도 2를 참조하면, 포토 레지스트 패턴(미도시) 및 상부 전극(TE)을 식각 마스크로 이용하여, 순차적으로 제2 투명 금속 산화물 층(700), 페로브스카이트 상부 셀(TC), 제1 투명 금속 산화물 층(400), 제2 III-V족 화합물 반도체 터널 정션 층(300), III-V족 화합물 반도체 중간 셀(MC), 제1 III-V족 화합물 반도체 터널 정션 층(200)이 식각될 수 있다. 실리콘 하부 셀(BC)의 상면이 노출될 때까지 식각이 진행되며, 그 과정에서 실리콘 하부 셀(BC)의 일부도 식각될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 첨부한 도면을 참조하여 본 발명의 예시적인 실시예들을 설명함으로써 본 발명을 상세히 설명한다. 이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명은 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수도 있다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.
BC: 실리콘 하부 셀
100:III-V족 화합물 반도체 버퍼층
200:제1 III-V족 화합물 반도체 터널 정션 층
MC: III-V족 화합물 반도체 중간 셀
300: 제2 III-V족 화합물 반도체 터널 정션 층
400: 투명 금속 산화물 층
TC: 페로브스카이트 상부 셀

Claims (15)

  1. 실리콘 하부 셀;
    상기 실리콘 하부 셀 상에 배치되는 페로브스카이트 상부 셀; 및
    상기 실리콘 하부 셀 및 상기 페로브스카이트 상부 셀 사이에 개재되는 III-V 족 화합물 반도체 중간 셀을 포함하고,
    상기 실리콘 하부 셀 및 상기 III-V 족 화합물 반도체 중간 셀 사이에는 III-V 족 화합물 반도체 버퍼층이 제공되고,
    상기 III-V 족 화합물 반도체 버퍼층은 상기 실리콘 하부 셀의 상면과 접촉하는 태양 전지.
  2. 제1항에 있어서,
    상기 실리콘 하부 셀의 상면의 결정 방향과, III-V 족 화합물 반도체 버퍼층의 결정방향은 동일한 태양 전지.
  3. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층은 단결정 층인 태양 전지.
  4. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층은 에피택셜 층인 태양 전지.
  5. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층은 0 초과 3μm 의 두께를 가지는 태양 전지.
  6. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층은 GaAs 및 InAlGaAs 중 어느 하나를 포함하는 태양 전지.
  7. 제1항에 있어서,
    상기 실리콘 하부 셀은 그 하부에 복수개의 피라미드 형태를 가지는 텍스쳐(texture) 구조를 가지고,
    상기 텍스쳐 구조를 덮는 비정질 실리콘 층; 및
    상기 비정질 실리콘 층을 덮는 투명 금속 산화물 층을 더 포함하는 태양 전지.
  8. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층 및 상기 III-V 족 화합물 반도체 중간 셀 사이에 개재되는 II-V 족 화합물 반도체 터널 정션(tunnel junction) 층을 더 포함하는 태양 전지.
  9. 제8항에 있어서,
    상기 III-V 족 화합물 반도체 터널 정션 층은 GaAs, AlGaAs, 및 AlGaAsP 중 어느 하나를 포함하는 태양 전지.
  10. 제1항에 있어서,
    상기 III-V 족 화합물 반도체 중간 셀 및 상기 페로브스카이트 상부 셀 사이에 개재되는 III-V 족 화합물 반도체 터널 정션 층 및 투명 금속 산화물 층을 포함하고,
    상기 투명 금속 산화물 층은 상기 III-V 족 화합물 반도체 터널 정션 층을 사이에 두고 상기 III-V 족 화합물 반도체 중간 셀과 이격하는 태양 전지.
  11. 제1항에 있어서,
    상기 실리콘 하부 셀, 상기 III-V 족 화합물 반도체 중간 셀, 및 상기 페로브스카이트 상부 셀은 각각 제1 에너지 밴드 갭, 제2 에너지 밴드 갭 및 제3 에너지 밴드 갭을 가지고,
    상기 제3 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 크고,
    상기 제2 에너지 밴드 갭은 상기 제1 에너지 밴드 갭보다 큰 태양 전지.
  12. 제11항에 있어서,
    상기 제1 에너지 밴드 갭은 1.2eV의 에너지 범위를 가지고,
    상기 제2 에너지 밴드 갭은 1.4-1.5 eV의 에너지 범위를 가지고,
    상기 제3 에너지 밴드 갭은 1.9-2eV 의 에너지 범위를 가지는 태양 전지.
  13. 실리콘 하부 셀을 형성하는 것;
    상기 실리콘 하부 셀 상에 III-V 족 화합물 반도체 버퍼층을 에피텍셜하게 형성하는 것;
    상기 III-V 족 화합물 반도체 버퍼층 상에 III-V 족 화합물 반도체 중간 셀을 형성하는 것; 및
    상기 III-V 족 화합물 반도체 중간 셀 상에 페로브스카이트 상부 셀을 형성하는 것을 포함하는 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 III-V 족 화합물 반도체 중간 셀 및 상기 페로브스카이트 상부 셀의 사이에 개재되는 상에 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것; 및
    상기 III-V 족 화합물 반도체 터널 정션 층의 상면을 평탄화시키는 것을 더 포함하는 태양 전지의 제조 방법.
  15. 제13항에 있어서,
    상기 III-V 족 화합물 반도체 버퍼층 및 상기 III-V 족 화합물 반도체 중간 셀 사이에 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것을 더 포함하고,
    상기 III-V 족 화합물 반도체 터널 정션 층을 형성하는 것은 상기 III-V 족 화합물 반도체 버퍼층 상에 에피텍셜하게 성장시키는 것을 포함하고,
    상기 III-V 족 화합물 반도체 중간 셀을 형성하는 것은 상기 III-V 족 화합물 반도체 터널 정션 층 상에 에피텍셜하게 성장시키는 것을 포함하는 태양전지의 제조 방법.
KR1020220059726A 2022-05-16 2022-05-16 태양 전지 및 이의 제조 방법 KR102698108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220059726A KR102698108B1 (ko) 2022-05-16 2022-05-16 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220059726A KR102698108B1 (ko) 2022-05-16 2022-05-16 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230160104A true KR20230160104A (ko) 2023-11-23
KR102698108B1 KR102698108B1 (ko) 2024-08-26

Family

ID=88974618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220059726A KR102698108B1 (ko) 2022-05-16 2022-05-16 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102698108B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151304A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Perovskite solar cells for space
KR20190021135A (ko) * 2017-08-22 2019-03-05 엘지전자 주식회사 태양전지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151304A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Perovskite solar cells for space
KR20190021135A (ko) * 2017-08-22 2019-03-05 엘지전자 주식회사 태양전지의 제조 방법

Also Published As

Publication number Publication date
KR102698108B1 (ko) 2024-08-26

Similar Documents

Publication Publication Date Title
USRE47484E1 (en) Solar cell
US10833210B2 (en) Solar cell and method for manufacturing the same
US10854764B2 (en) Solar cell and method for manufacturing the same
US9853178B2 (en) Selective emitter solar cell
US4818337A (en) Thin active-layer solar cell with multiple internal reflections
EP2219222B1 (en) Solar cell and method for manufacturing the same
US20170047471A1 (en) Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
KR101957801B1 (ko) 플렉서블 이중접합 태양전지
JP7564974B2 (ja) 太陽光電池及び太陽光発電モジュール
WO2015032241A1 (zh) 集成旁路二极管的太阳电池及其制备方法
TW201318030A (zh) 半導體光檢測裝置及其製備的方法
US11245046B2 (en) Multi-junction tandem laser photovoltaic cell and manufacturing method thereof
KR20120131866A (ko) 광전소자 및 그의 제조방법
KR20120086593A (ko) 태양전지 및 그 제조방법
KR20200107907A (ko) 태양 전지 및 이의 제조 방법
KR102698108B1 (ko) 태양 전지 및 이의 제조 방법
CN111463303A (zh) 一种高电压串联结构多结太阳能电池及其制作方法
JP5900400B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2017067413A1 (zh) 太阳能电池片、其制备方法及其组成的太阳能电池组
CN113380901A (zh) 倒装光陷阱叠层结构的太阳能电池及其制备方法
WO2013069492A1 (ja) バイパスダイオード
KR101734567B1 (ko) 태양전지 및 이의 제조 방법
CN102148266A (zh) 多接面太阳能电池
CN113690325B (zh) 太阳能电池及其制造方法
TWI395340B (zh) 多接面太陽能電池

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant