KR20230147949A - 금속 성형물 및 이의 제조 방법 - Google Patents

금속 성형물 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230147949A
KR20230147949A KR1020220046943A KR20220046943A KR20230147949A KR 20230147949 A KR20230147949 A KR 20230147949A KR 1020220046943 A KR1020220046943 A KR 1020220046943A KR 20220046943 A KR20220046943 A KR 20220046943A KR 20230147949 A KR20230147949 A KR 20230147949A
Authority
KR
South Korea
Prior art keywords
layer
molding
mold
forming
solder
Prior art date
Application number
KR1020220046943A
Other languages
English (en)
Inventor
안범모
엄영흠
한신석
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020220046943A priority Critical patent/KR20230147949A/ko
Publication of KR20230147949A publication Critical patent/KR20230147949A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 금속 성형물 및 이의 제조 방법에 관한 것으로, 특히, 마이크로 사이즈에서 정밀한 형상을 갖고 외주면에 미세 트렌치를 구비하는 금속 성형물과, 마이크로 사이즈로 쉽게 대량생산이 가능한 금속 성형물의 제조 방법에 관한 것이다.

Description

금속 성형물 및 이의 제조 방법{METAL PRODUCT AND MANUFACTURING METHOD OF THE SAME}
본 발명은 금속 성형물 및 이의 제조 방법에 관한 것이다.
반도체 소자가 소형화 다기능화, 고성능화, 대용량화가 급속이 이루어짐에 따라 패키징(packaging) 기술은 최종적으로 제품의 전기적 성능, 신뢰성, 생산성 및 전자 시스템의 소형화를 결정짓는 핵심기술로서 그 중요성이 더해 가고 있다.
패키징 기술이란 웨이퍼 공정에서 만들어진 반도체 소자를 최종적으로 제품화하는 일련의 공정을 의미한다.
최근에는 단위 체적당 실장효율을 더욱 높이기 위해 BGA(ball grid array), 칩 크기와 거의 같은 크기의 CSP(chip size package), 칩 위에 또 다른 칩을 적층(stack) 시켜 쌓아 올리거나, 기능이 다른 여러 개의 반도체 소자들을 하나의 패키지 안에 배열하는 다중 칩 모듈(mutli chip module, MCM) 등의 기술이 등장하고 있다.
특히, 최근 들어 전자기기의 소형화 박형화 추세에 따라 반도체 소자를 외부 환경으로부터 보호하는 패키징 기술에 있어서, 고속, 고동작, 고밀도 실장 등이 요구되고 있으며, 이러한 요구에 부응하여 웨이퍼에서 얻어진 베어 소자(bare device)를 기판에 직접 접착하는 플립 칩(flip chip) 본딩 방식이 사용되고 있다.
플립 칩(flip chip) 본딩 방식은 솔더 범프(solder bump) 등과 같은 금속 성형물을 이용하여 본딩하는 방식으로서, 와이어 본딩 방식에 비해 칩과 기판간의 접속부 길이가 최소되어 전기적 성능이 우수하고 입출력 단자의 집적도를 높일 수 있다. 또한, 열방출 경로를 분산시켜 내부의 열을 보다 빠르게 외부로 방출할 수 있다는 장점이 있어 일반적으로 사용되어 왔다.
그러나 최근의 반도체 소자는 하나의 칩이 다양한 기능을 수행하고 처리속도도 점점 빨라지는 동시에 필연적으로 입출력단자 수가 증가하고 피치(pitch)는 점점 더 작아지는 추세이다.
반도체 소자의 크기 및 단자 간의 피치가 더욱 감소하면서, 반도체 소자를 본딩시키는 금속 성형물의 크기 또한 더욱 작아지게 되어 마이크로 단위까지 미소화되고 있다.
이러한 미소 단위의 금속 성형물은 제작이 어려울 뿐만 아니라, 금속 성형물을 통해 반도체 소자과 기판을 접합할 때, 반도체 소자와 금속 성형물의 정렬이 어려워 접합 불량이 발생하는 문제점이 있다.
한편, 최근 마이크로 LED 디스플레이가 또 하나의 차세대 디스플레이로 부상하고 있다. LCD와 OLED의 핵심소재가 각각 액정(Liquid Crystal), 유기재료인데 반해, 마이크로 LED 디스플레이는 1~100 마이크로미터(㎛) 단위의 LED 칩 자체를 발광재료로 사용하는 디스플레이이다. 마이크로 LED는 마이크로미터(㎛) 단위의 단자 크기와 피치 간격을 가지고 있기 때문에, 이러한 마이크로 LED를 기판(회로 기판)에 솔더 범프와 같은 금속 성형물을 이용하여 본딩 접합함에 있어서도 상술한 문제가 동일하게 발생하게 된다.
마이크로 사이즈의 금속 성형물은 상술한 반도체 소자와 기판을 접합하는 사용례 이외에도 이방 전도성 박막에서의 도전성 입자나 전기적 컨택을 위한 도전성 입자에도 사용될 수 있다. 하지만 이러한 사용례에서도 금속 성형물이 정밀한 형상을 갖도록 하는데 있어서, 제조 비용이 상승하는 문제가 발생하게 된다.
한국등록특허 제10-1610326호
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 마이크로 사이즈로 쉽게 대량생산이 가능한 금속 성형물 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 마이크로 사이즈에서 정밀한 형상을 갖고 외주면에 미세 트렌치를 구비하는 금속 성형물을 제공하는 것을 목적으로 한다.
본 발명의 일 특징에 따른 금속 성형물의 제조 방법은, 하부에 시드층이 구비된 양극산화막 재질의 몰드를 준비하는 준비 단계; 상기 몰드에 복수개의 관통홀을 형성하는 관통홀 형성 단계; 상기 복수개의 관통홀 내부 각각에 전기 전도성 재질의 성형층 및 희생층이 상기 관통홀의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 상기 성형층을 다층으로 전기 도금하는 다층 도금 단계; 및 상기 성형층만이 남도록 상기 몰드, 상기 희생층 및 상기 시드층을 제거하는 제거 단계;를 포함한다.
또한, 상기 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질이다.
또한, 상기 희생층은 상기 성형층과 서로 다른 재질로 이루어진다.
또한, 상기 시드층은 상기 성형층과 서로 다른 재질로 이루어진다.
또한, 상기 몰드의 내부에는 복수개의 포어가 형성되고, 상기 성형층의 외주면에는 상기 포어에 의해 형성된 미세 트렌치가 형성된다.
또한, 상기 다층 도금 단계는, 상기 성형층의 상부 및 하부 중 적어도 어느 하나에 접합 재질로 이루어진 솔더층이 형성되도록 상기 성형층을 다층으로 전기 도금한다.
또한, 상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질이다.
또한, 상기 몰드의 내부에는 복수개의 포어가 형성되고, 상기 성형층 및 상기 솔더층의 외주면에 상기 포어에 의해 형성된 미세 트렌치가 연속적으로 형성된다.
또한, 상기 다층 도금 단계는, 상기 성형층과 상기 솔더층 사이에 중간층이 개재되어 형성되도록 상기 성형층을 다층으로 전기 도금한다.
또한, 상기 몰드의 내부에는 복수개의 포어가 형성되고, 상기 성형층, 상기 중간층 및 상기 솔더층의 외주면에 상기 포어에 의해 형성된 미세 트렌치가 연속적으로 형성된다.
또한, 상기 관통홀 형성 단계에서 형성되는 상기 관통홀은 링 형상의 단면을 갖도록 형성되고, 상기 성형층은 링 형상의 단면을 갖는다.
본 발명의 일 특징에 따른 금속 성형물은, 전기 전도성 재질로 이루어진 성형층; 접합 재질로 이루어지며, 상기 성형층의 상부 및 하부 중 적어도 어느 하나에 형성되는 솔더층; 및 상기 성형층 및 상기 솔더층의 외주면에 연속적으로 형성된 복수개의 미세 트렌치;를 포함한다.
또한, 상기 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어지고, 상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어진다.
또한, 상기 성형층 및 상기 솔더층 사이에 개재되는 중간층;을 더 포함하고, 상기 미세 트렌치는 상기 성형층, 상기 중간층 및 상기 솔더층의 외주면에 연속적으로 형성된다.
또한, 상기 중간층은 Ni 또는 Ni을 포함하는 합금으로 이루어진다.
또한, 상기 성형층 및 솔더층의 내부에 형성되는 중공;을 더 포함하고, 상기 미세 트렌치는 상기 상기 성형층 및 상기 중간층의 외주면과, 상기 중공의 내주면에 상하로 연속적으로 형성된다.
또한, 상기 성형층 및 상기 솔더층은 정육면체 형상을 갖는다.
또한, 상기 성형층 및 상기 솔더층은 육각 기둥 형상을 갖는다.
또한, 상기 성형층 및 상기 솔더층은 별 기둥 형상을 갖는다.
이상에서 설명한 바와 같은 본 발명의 금속 성형물 및 이의 제조 방법에 따르면 다음과 같은 효과가 있다.
마이크로 단위의 금속 성형물을 비교적 균일한 크기로 빠르게 대량 생산할 수 있다.
형상의 제약 없이 다양한 형상을 갖는 마이크로 단위의 금속 성형물을 제공할 수 있다.
금속 성형물의 제조 공정이 복잡하지 않아 불량률이 낮다.
하나의 관통홀에서 복수개의 금속 성형물이 제조되므로 금속 성형물의 대량 생산이 매우 쉽게 이루어질 수 있다.
도 1은 본 발명의 제1실시 예에 따른 금속 성형물의 제조방법의 개략도.
도 2a 내지 도 6b는 본 발명의 제1실시 예에 따른 금속 성형물을 제조하는 과정을 도시한 도면
도 7은 본 발명의 제1실시 예에 따른 금속 성형물의 사시도.
도 8은 본 발명의 제1실시 예에 따른 금속 성형물의 확대 사진.
도 9는 본 발명의 제2실시 예에 따른 금속 성형물의 제조방법의 개략도.
도 10은 본 발명의 제2실시 예에 따른 금속 성형물의 제조방법에서 양극산화막 재질의 몰드의 관통홀에 다층으로 도금이 형성된 상태를 도시한 단면도.
도 11은 도 10의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도.
도 12는 본 발명의 제2실시 예에 따른 금속 성형물의 사시도.
도 13은 본 발명의 제2실시 예에 따른 금속 성형물의 확대 사진.
도 14는 본 발명의 제3실시 예에 따른 금속 성형물의 제조방법의 개략도.
도 15는 본 발명의 제3실시 예에 따른 금속 성형물의 제조방법에서 양극산화막 재질의 몰드의 관통홀에 다층으로 도금이 형성된 상태를 도시한 단면도.
도 16은 도 15의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도.
도 17는 본 발명의 제3실시 예에 따른 금속 성형물의 사시도.
도 18은 본 발명의 제3실시 예에 따른 금속 성형물의 확대 사진.
도 19는 본 발명의 제4실시 예에 따른 금속 성형물의 제조방법의 개략도.
도 20는 본 발명의 제4실시 예에 따른 금속 성형물의 제조방법에서의 양극산화막 재질의 몰드의 사시도.
도 21은 도 20의 상태에서 양극산화막 재질의 몰드의 관통홀에 도금이 다층으로 형성된 상태를 도시한 단면도.
도 22는 도 21의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도.
도 23는 본 발명의 제4실시 예에 따른 금속 성형물의 사시도.
도 24는 본 발명의 제4실시 예에 따른 금속 성형물의 확대 사진.
도 25 내지 도 27은 금속 성형물의 다양한 형상을 나타내는 확대 사진.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 금속 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 구체적으로 설명한다. 이하에서 다양한 실시예들을 설명함에 있어서, 동일한 기능을 수행하는 구성요소에 대해서는 실시예가 다르더라도 편의상 동일한 명칭 및 동일한 참조번호를 부여하기로 한다. 또한, 이미 다른 실시예에서 설명된 구성 및 작동에 대해서는 편의상 생략하기로 한다.
이하에서 설명하는 반도체 소자는 미세한 피치를 갖는 칩 단자를 포함하는 메모리 칩, 마이크로 프로세서 칩, 로직 칩, 발광소자, 혹은 이들의 조합일 수 있다. 반도체 소자는 특별히 제한되지 않으며 그 예는 로직 LSI(ASIC, FPGA 및 ASSP과 같은), 마이크로프로세서(CPU 및 GPU와 같은), 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash)), 반도체 발광소자(LED, 미니 LED, 마이크로 LED 등 포함), 전력 장치, 아날로그IC(DC-AC 컨버터 및 절연 게이트 2극 트랜지스터(IGBT)와 같은), MEMS(가속 센서, 압력 센서, 진동기 및 지로 센서와 같은), 무배선 장치(GPS, FM, NFC, RFEM, MMIC 및 WLAN과 같은), 별개 장치, BSI, CIS, 카메라 모듈, CMOS, 수동 장치, GAW 필터, RF 필터, RF IPD, APE 및 BB를 포함한다.
또한, 이하에서 설명하는 기판은 회로 기판, 배선 기판, 패키지 기판, 임시 기판, 중간 기판 등을 포함하며, 또한 반도체 소자와 직접적으로 또는 간접적으로 전기적으로 연결되는 기판을 모두 포함한다.
또한, 이하에서 설명하는 금속 성형물은 반도체 소자와 기판을 접합하는데 이용되거나 전기적 컨택을 위한 도전성 입자로 이용될 수 있다. 금속 성형물은 검사 대상물과 회로기판 사이에 개재되어 전류 패스를 형성하는 부품에 이용될 수 있다. 예컨대, 금속 성형물은 반도체 패키지를 검사하는 테스트 소켓에 사용되는 도전성 입자로 이용될 수 있다. 다만 그 사용례는 이에 한정되는 것은 아니다.
또한, 이하에서 설명하는 금속 성형물은 전기적 컨택을 위한 도전성 핀으로 이용될 수 있다. 도전성 핀은 낱개로 제작될 수도 있고, 하나의 바디에 복수개의 핀이 형성되도록 제작될 수도 있다. 예컨데, 도전성 핀 형상으로 제작된 금속 성형물은 반도체 기판의 불량 유무를 검사하는 프로브 카드의 핀으로도 이용될 수 있다. 다만 그 사용례는 이에 한정되는 것은 아니다.
본 발명의 제1실시 예에 따른 금속 성형물(10) 및 금속 성형물(10)의 제조 방법
이하, 도 1 내지 도 8을 참조하여, 본 발명의 제1실시 예에 따른 금속 성형물(10) 및 금속 성형물(10)의 제조 방법에 대해 설명한다.
도 1은 본 발명의 제1실시 예에 따른 금속 성형물의 제조 방법의 개략도이고, 도 2a는 본 발명의 제1실시 예에 따른 금속 성형물의 제조 방법에서의 양극산화막 재질의 몰드의 사시도이고, 도 2b는 도 2a의 단면도이고, 도 3a는 도 2a의 상태에서 양극산환막 몰드에 관통홀을 형성한 상태를 도시한 사시도이고, 도 3b는 도 3a의 단면도이고, 도 4a는 도 3a의 관통홀에 다층으로 도금이 형성된 상태를 도시한 사시도이고, 도 4b는 도 4a의 단면도이고, 도 5a는 도 4a의 상태에서 양극산화막 재질의 몰드를 제거한 상태를 도시한 사시도이고, 도 5b는 도 5a의 단면도이고, 도 6a는 도 5a의 상태에서 희생층을 제거한 상태를 도시한 사시도이고, 도 6b는 도 6a의 단면도이고, 도 7은 본 발명의 제1실시 예에 따른 금속 성형물의 사시도이고, 도 8은 본 발명의 제1실시 예에 따른 금속 성형물의 확대 사진이다.
도 4a에서는 몰드(300)의 측면에 위치하는 성형층(110) 및 희생층(500)이 반원 단면을 갖는 것으로 도시되었으나, 실제적으로는 원형 단면을 갖는 원기둥 형상이다. 이러한 원기둥 형상의 성형층(110)은 도 5a 및 도 6a에, 원기둥 형상의 희생층(500)은 도 5a에 도시되어 있다.
도 1 내지 도 7에 도시된 바와 같이, 본 발명의 제1실시 예에 따른 금속 성형물(10)의 제조 방법은, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 준비 단계(S10);와, 몰드(300)에 복수개의 관통홀(350)을 형성하는 관통홀 형성 단계(S20);와, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 성형층(110) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 시드층(400)을 다층으로 전기 도금하는 다층 도금 단계(S30);와, 성형층(110)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 제거 단계(S40);를 포함하여 구성될 수 있다.
도 2a 및 도 2b에 도시된 바와 같이, 준비 단계(S10)에서는, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 과정이 수행된다.
양극산화막 재질의 몰드(300)의 하부에 시드층(400)을 구비한다.
시드층(400)은 몰드(300)의 하부에 위치한다.
몰드(300)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 제작된다.
시드층(400)은 증착방법에 의해 몰드(300)의 일면에 구비된다.
시드층(400)은 전기 도금이 가능한 금속 재질로 이루어질 수 있다. 예컨데, 시드층(400)은 전기 전도성 재질일 수 있으며, 이러한 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
시드층(400)은 전기 도금시 도금 특성을 향상시키기 위해 구리(Cu) 재질로 형성되는 것이 바람직하다.
몰드(300)는 양극산화막 재질로 이루어지며, 시드층(400)의 상부에 위치한다.
몰드(300)와 시드층(400)은 서로 상하로 접합되어 있다.
몰드(300)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 형성되는 양극산화막만으로 이루어진다.
몰드(300)의 내부에는 복수개의 포어(311)가 형성된다.
양극산화막은 모재 금속을 양극산화하여 형성된 막을 의미하고, 포어(311)는 모재 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다. 일 실시예로서, 모재 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재 금속을 양극산화하면 모재 금속의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막이 형성된다. 다만 모재 금속은 이에 한정되는 것은 아니며, Ta, Nb, Ti, Zr, Hf, Zn, W, Sb 또는 이들의 합금을 포함한다.
양극산화막은 내부에 포어(311)가 형성된 다공층(310)과 포어(311)의 일단부에서 포어(311)를 폐쇄하는 배리어층(330)을 포함하여 구성될 수 있다.
배리어층(330)은 양극산화시 모재의 상부에 위치하여 형성되고, 다공층(310)은 배리어층(330)의 일측에 위치하면서 형성된다. 구체적으로, 모재 금속을 양극산화할 경우, 모재 금속 상에 배리어층(330)이 먼저 형성되고, 배리어층(330)이 소정의 두께를 이루게 되면 다공층(310)이 배리어층(330) 상에 형성된다.
배리어층(330)의 두께는, 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚ 이상 ~ 수 ㎛ 이하로 형성될 수 있고, 더욱 바람직하게는 100㎚이상 ~ 1㎛이하 사이로 형성될 수 있다.
다공층(310)의 두께 역시 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚이상 ~ 수백 ㎛이하로 형성될 수 있다.
다공층(310)을 이루는 포어(311)의 직경은 수 ㎚이상 ~ 수백 ㎚이하로 형성될 수 있다.
양극산화 공정이 완료된 이후에 금속 모재를 제거하는 과정이 수행될 수 있다. 이와 같은 과정에 의해 양극산화알루미늄(Al2O3)재질의 양극산화막이 남게 된다. 몰드(300)는 이러한 양극산화막을 이용한다.
몰드(300)는 적어도 하나의 표면 측에 양극산화시 형성되어 포어(311)의 일단부를 밀폐하는 배리어층(330)이 구비된 몰드(300)이거나, 적어도 하나의 표면 측에 양극산화시 형성된 배리어층(330)이 제거되어 포어(311)의 양 단부가 노출되는 몰드(300)일 수 있다. 이처럼 몰드(300)는 다공층(310)과 배리어층(330)이 함께 구비되는 구조이거나, 배리어층(330)이 제거되어 다공층(310)만으로 구비될 수 있다.
본 발명에서는 하나의 예로써, 도 2a에 도시된 바와 같이, 몰드(100)의 상부에 배리어층(330)이 위치하고, 배리어층(330)의 하부에 다공층(310)이 위치한 형상을 갖고 있다. 즉, 도 2a의 몰드(100)는 양극산화막에서 모재를 제거한 후, 상하를 반전시켜 시드층(400)의 상부에 접합한 것이다. 따라서, 몰드(100)의 상면은 배리어층(330)에 의해 막혀 있고, 포어(311)의 개구 영역은 시드층(400)의 상면에 의해 막혀 있게 되며, 이로 인해, 포어(311)가 외부로 노출되지 않는다.
전술한 바와 같이, 시드층(400) 및 몰드(300)가 구비되면, 준비 단계(S10)가 완료된다.
준비 단계(S10)가 완료된 후, 관통홀 형성 단계(S20)가 수행된다.
도 3a 및 도 3b에 도시된 바와 같이, 관통홀 형성 단계(S20)에서는, 몰드(300)에 복수개의 관통홀(350)을 형성하는 과정이 수행된다.
관통홀 형성 단계(S20)에서는 몰드(300)에 포어(311)와는 별도로 포어(311)의 폭보다 더 큰 폭을 갖는 관통홀(350)을 형성시킨다.
관통홀(350)은 수 ㎛이상 ~ 수백 ㎛이하의 폭으로 형성될 수 있다.
관통홀(350)은 에칭 공정에 의해 구비될 수 있다.
관통홀(350)은 양극산화막에 습식 반응하는 에칭용액(예를 들어 알칼리 용액)을 이용하여 한번의 에칭 공정으로 다수의 관통홀(350)을 한꺼번에 형성할 수 있으므로 한 번에 하나의 비아홀을 형성하는 기술 대비 생산속도 및 제조원가 측면에서 유리하다.
관통홀(350)은 몰드(300)의 일면에 포토레지스트를 형성하고 이를 패터닝하여 개구영역을 형성한 다음 개구영역을 통해 에칭 용액을 흘려보냄으로써 형성될 수 있다. 따라서 패터닝된 개구영역의 형상이 그대로 모사되어 관통홀(350)의 단면 형상이 제작된다.
패터닝된 포토레지스트를 마스크로 이용한 에칭 공정을 이용하여 관통홀(350)을 형성하기 때문에, 관통홀(350)의 단면 형상에는 제약이 없고 양극산화막이 에칭 용액과 반응하여 형성되는 관통홀(350)의 내측벽은 수직한 내측벽을 형성하게 된다.
양극산화막 재질의 몰드(300)는 관통홀(350)을 한번에 쉽게 형성시킬 수 있어,다른 재질의 몰드(300)보다 더욱 손쉽고 값싸게 관통홀(350)을 형성시킬 수 있다.
또한, 포어(311)가 몰드(300)의 상하로 형성되어 있고, 관통홀(350) 또한, 몰드의 상하로 형성시키므로, 관통홀(350)이 보다 쉽고 빠르게 형성될 수 있다.
관통홀(350)은 그 단면이 원형 단면으로 형성될 수 있다.
관통홀(350)의 단면이 원형 단면으로 형성됨에 따라, 관통홀(350) 내부에 채워지는 성형층(110)은 원기둥 형상을 가질 수 있다.
위와 같이 몰드(300)에 관통홀(350)을 형성시키게 되면, 관통홀 형성 단계(S20)가 완료된다.
도 3a의 확대도에는 몰드(300) 내부의 몰드(300)의 다공층(310)과 관통홀(350)의 경계면(360)이 도시되어 있다.
다공층(310)에는 미소의 포어(311)가 복수개 형성되어 있으므로, 에칭에 의해 몰드(300)에 관통홀(350)을 형성시키게 되면, 포어(311)에 의해 경계면(360)에는 포어(311)에 의해 복수개의 골(363)이 형성되게 된다.
또한, 에칭에 의해 관통홀(350)이 형성되는 과정에서, 포어(311)에 의해 형성된 골(363)은 그 형태를 유지하지 못해, 복수개의 골(363) 사이에는 복수개의 산(361)이 형성되게 된다.
따라서, 다공층(310)과 관통홀(350)의 경계면(360)은 산(361)과 골(363)이 연속적으로 형성된 물결 파동 형상을 갖게 된다.
관통홀 형성 단계(S20)가 완료된 후, 다층 도금 단계(S30)가 수행된다.
도 4a 및 도 4b에 도시된 바와 같이, 다층 도금 단계(S30)에서는, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 성형층(110) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 과정이 수행된다.
먼저, 시드층(400)이 구비된 몰드(300)를 제1용액이 저장된 수조에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부에 전기 전도성 재질의 성형층(110)을 형성시킨다.
성형층(110)이 형성되면, 제2용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제2용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 성형층(110)의 상부에 희생층(500)을 형성시킨다.
이 후, 몰드(300) 및 시드층(400)을 제1용액이 저장된 수조와 제2용액이 저장된 수조로 반복적으로 옮겨줌으로써, 성형층(110)과 희생층(500)을 반복적으로 전기 도금시킨다. 따라서, 성형층(110)과 희생층(500)이 반복적으로 적층될 수 있다.
이 경우, 제1용액은 성형층(110)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제2용액은 희생층(500)을 이루는 재질로 전기 도금되도록 하는 용액이다.
위와 같이, 다층 도금 단계(S30)에서는 시드층(400)의 전기 도금을 수회 반복함으로써, 복수개의 관통홀(350) 내부 각각을 성형층(110)과 희생층(500)으로 반복해서 적층시킨다.
성형층(110)과 희생층(500)의 두께는 관통홀(350)의 깊이보다 얇게 형성된다. 따라서, 성형층(110)과 희생층(500)이 반복적으로 수회 적층될 수 있다.
다층 도금 단계(S30)에서 다층으로 도금되는 층의 최상부에는 희생층(500)이 형성되지 않고, 성형층(110)이 형성되는 것이 바람직하다. 이는, 희생층(500)이 관통홀(350) 내부의 최상부에 위치하게 되면, 성형층(110)으로 이루어진 금속 성형물(10)의 수율이 떨어지기 때문이다.
위와 같이, 성형층(110)이 최상부에 위치하기 위해, 희생층(500)의 개수와 성형층(110)의 개수는 '성형층(110)의 개수 = 희생층(500)의 개수 - 1' 관계식을 만족한다.
성형층(110)과 희생층(500)은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는, 희생층(500)을 제거하는 제거 단계(S40)에서 더욱 쉽게 성형층(110)만을 남기고 희생층(500)을 제거할 수 있기 때문이다.
시드층(400)과 성형층(110)은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는, 시드층(400)을 제거하는 제거 단계(S40)에서 더욱 쉽게 성형층(110)만을 남기고 시드층(400)을 제거할 수 있기 때문이다.
시드층(400)과 희생층(500)은 동일한 재질로 이루어지는 것이 바람직하다. 이는, 시드층(400) 및 희생층(500)을 제거하는 제거 단계(S40)에서 한번에 시드층(400) 및 희생층(500)을 제거할 수 있기 때문이다.
다층 도금 단계(S30)에서 전기 도금되는 성형층(110)의 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
다층 도금 단계(S30)에서 전기 도금되는 희생층(500)은 전기 전도성 재질일 수 있으며, 이 경우, 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
관통홀(350)이 원형 단면 형상을 갖게 될 경우, 성형층(110) 및 희생층(500)은 원기둥 형상을 갖게 된다.
시드층(400)을 이용하여 전기도금하여, 수직한 내측벽을 가지는 관통홀(350)의 내부에 전기 전도성 재질의 재료가 충진됨으로써, 원기둥 형상으로 성형층(110)이 이루어진다.
위와 같이, 성형층(110)이 관통홀(350)에 도금되어 형성됨에 따라, 금속 성형물(10)은 그 단면이 원형 단면인 원기둥 형상으로 구성될 수 있다. 이를 통해 기존의 볼(ball) 형태의 범프보다 더 큰 체적을 가지기 때문에 전류 밀도와 열에너지 밀도를 감소시키는 효과를 가지게 된다.
상세하게 설명하면, 금속 성형물(10)이 몰드(300)의 하면에서 상면에 이르기까지 원형 단면을 갖는 기둥 형상, 즉, 원기둥 형상을 갖게 되므로, 금속 성형물(10)의 성형층(110)은 상하로 동일한 단면적을 가지게 된다. 따라서, 내측벽이 수직한 형상을 이루지 못하는, 예를 들어 구형 또는 원뿔형의 범프에 비해 원활한 전기흐름 측면에서 유리하다.
내측벽이 수직한 형상을 이루지 못하고 하면에서 상면으로 갈수록 단면적이 작아지거나 중앙부로 갈수록 단면적이 작아지는 솔더 범프의 경우에는 열적, 전기적으로 병목 구간을 형성하지만, 본 발명의 금속 성형물(10)은 하면에서 상면까지 그 단면적이 동일하므로 열적, 전기적으로 병목 구간이 없는 구성이 된다.
도 4a의 확대도에는 몰드(300) 내부의 몰드(300)의 다공층(310)과 도금층(110)의 경계에 미세 트렌치(200)가 형성된 것이 도시되어 있다.
전술한 경계면(360)의 산(361)에 의해 도금층(110)의 외주면에는 골 형상의 미세 트렌치(200)가 형성되게 된다. 따라서, 복수개의 미세 트렌치(200) 사이에는 경계면(360)의 골(363)에 의해 형성된 복수개의 산이 형성될 수 있다.
이러한 골 형상의 미세 트렌치(200)는 희생층(500)의 외주면에도 형성되며, 나아가, 후술할 실시 예의 중간층(130, 130c) 및 솔더층(150, 150c)의 외주면에도 형성된다.
몰드(300)의 배리어층(330)에는 포어(311)가 형성되어 있지 않으므로, 배리어층(330)과 관통홀(350)의 경계면에는 산과 골이 형성되지 않는다. 따라서, 배리어층(330)과 같은 높이에 위치하는 도금층(110), 후술할 실시 예의 중간층(130, 130c), 솔더층(150, 150c), 희생층(500) 중 적어도 어느 하나의 외주면에 미세 트렌치(200)가 형성되지 않을 수도 있다.
이처럼, 배리어층(300)에 대응되는 높이에 위치하는 도금층(110), 중간층(130, 130c), 솔더층(150, 150c) 중 적어도 어느 하나의 외주면에 미세 트렌치(200)가 형성되지 않음에 따라, 하나의 관통홀(350)에서 제조되는 복수개의 금속 성형물(10) 중 배리어층(330)에 대응되는 위치에 있었던, 최상부에 위치한 금속 성형물(10)의 외주면의 일부에 미세 트렌치(200)가 형성되지 않을 수도 있다.
위와 같이, 시드층(400)을 전기 도금하여, 관통홀(350) 내부에 전기 전도성 재질의 성형층(110) 및 희생층(500)을 다층으로 형성시킴으로써, 다층 도금 단계(S30)가 완료된다.
도금 단계(S30)가 완료되면, 제거 단계(S40)가 수행된다.
도 5a 내지 6b에 도시된 바와 같이, 제거 단계(S40)에서는, 성형층(110)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 과정이 수행된다.
도 5a 및 도 5b에 도시된 바와 같이, 몰드(300)는 양극산화막 재질을 에칭함으로써, 제거될 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 희생층(500)은 희생층(500)을 이루는 재질만을 에칭함으로써, 제거될 수 있다.
시드층(400)은 시드층(400)을 이루는 금속 재질만을 에칭함으로써, 제거될 수 있다.
예컨데, 희생층(500) 또는 시드층(400)이 구리(Cu)로 이루어질 경우, 구리(Cu) 에천트를 이용하여 희생층(500) 또는 시드층(400)을 제거할 수 있다.
제거 단계(S40)에서는, 도 5a 및 도 5b에 도시된 바와 같이, 몰드(300)가 제거된 후, 도 6a 및 도 6b에 도시된 바와 같이, 희생층(500)이 제거되고, 이 후, 시드층(400)이 제거될 수 있다.
이와 달리, 시드층(400)이 몰드(300) 및 희생층(500)보다 먼저 제거될 수도 있으며, 몰드(300)가 제거된 후, 희생층(500)과 시드층(400)이 동시에 제거될 수도 있다.
시드층(400)과 성형층(110)의 전기 전도성 재질은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는 시드층(400)을 제거할 때, 성형층(110)이 함께 제거되는 것을 방지하기 위함이다.
희생층(500)과 성형층(110)의 전기 전도성 재질은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는 희생층(500)을 제거할 때, 성형층(110)이 함께 제거되는 것을 방지하기 위함이다.
희생층(500)과 시드층(400)이 동일한 재질로 이루어지는 것이 바람직하다. 이는 희생층(500)과 시드층(400)을 동시에 제거하기 위함이다.
몰드(300)에는 복수개의 포어(311)가 형성되어 있으므로, 관통홀(350)에 전기 전도성 재질의 재료로 도금되어 형성된 성형층(110)의 외주면에는 포어(311)에 의해 미세 트렌치(200)가 형성된다.
즉, 몰드(300)는 수많은 포어(311)들을 포함하고 이러한 몰드(300)의 적어도 일부를 에칭하여 관통홀(350)을 형성하고, 관통홀(350) 내부로 전기 도금으로 전기 전도성 재질의 성형층(110)을 형성하므로, 성형층(110)의 외주면에는 몰드(300)의 포어(311)와 접촉하면서 형성되는 미세 트렌치(200)가 구비되는 것이다.
희생층(500)은 제거 단계(S40)에서 제거되나, 희생층(500)의 외주면에도 성형층(110)의 외주면에 형성된 미세 트렌치(200)와 연결되는 미세 트렌치가 형성된다. 이는, 희생층(500) 또한, 성형층(110)과 함께 관통홀(350) 내부에서 전기 도금으로 형성되므로, 희생층(500)의 외주면에 포어(311)가 접촉되기 때문이다.
미세 트렌치(200)는 성형층(110)의 외주면에서 성형층(110)의 높이 방향, 즉, 상하 방향으로 길게 연장되어 형성된다.
미세 트렌치(200)는 그 깊이가 20㎚ 이상 1㎛이하의 범위를 가지며, 그 폭 역시 20㎚ 이상 1㎛이하의 범위를 가진다.
여기서 미세 트렌치(200)는 양극산화막 재질의 몰드(300)의 제조시 형성된 포어(311)에 기인한 것이기 때문에 미세 트렌치(200)의 폭과 깊이는 몰드(300)의 포어(311)의 직경의 범위 이하의 값을 가진다.
몰드(300)에 관통홀(350)을 형성하는 과정에서 에칭 용액에 의해 몰드(300)의 포어(311)의 일부가 서로 뭉개지면서 양극산화시 형성된 포어(311)의 직경의 범위보다 보다 큰 범위의 깊이를 가지는 미세 트렌치(200)가 적어도 일부 형성될 수 있다.
위와 같이, 몰드(300), 희생층(500) 및 시드층(400)을 제거하게 되면, 성형층(110)만이 남게 되며, 제거 단계(S40)가 완료되어 성형층(110)로 이루어진 금속 성형물(10)의 제조가 완료된다.
전술한 금속 성형물(10)의 제조 방법은 몰드(300)에 관통홀(350)을 형성하고, 관통홀(350)에 성형층(110)을 도금시킴으로써, 매우 작은 마이크로 단위의 금속 성형물(10)을 비교적 균일한 크기로 빠르게 대량 생산할 수 있다는 장점이 있다.
또한, 하나의 관통홀(350)에서 복수개의 금속 성형물(10)이 제조됨으로써, 대량 생산이 신속하게 이루어질 수 있다.
또한, 금속 성형물(10)의 제조 공정이 복잡하지 않아 불량률이 낮다.
이하, 금속 성형물(10)에 대해 보다 상세하게 설명한다.
도 7 및 도 8에 도시된 바와 같이, 금속 성형물(10)은, 전기 전도성 재질로 이루어진 성형층(110);과, 성형층(110)의 상면 및 하면을 제외한 외주면에 형성된 복수개의 미세 트렌치(200);를 포함하여 구성될 수 있다.
성형층(110)을 이루는 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
도 7 및 도 8에 도시된 바와 같이, 성형층(110)은 단면이 원형을 갖는 원기둥 형상으로 형성될 수 있다. 이 경우, 금속 성형물(10)의 외형 또한 원기둥 형상으로 형성될 수 있다.
복수개의 미세 트렌치(200)는 성형층(110)의 외주면, 즉, 금속 성형물(10)의 외주면에 상하로 규칙적으로 형성된다. 미세 트렌치(200)는 그 깊이가 20㎚ 이상 1㎛ 이하의 산과 골이 반복되는 주름진 형태를 갖는다.
본 발명의 제1실시 예에 따른 금속 성형물(10)은 금속 성형물(10)이 원기둥 형상으로 형성되므로, 상하 단면적이 동일하여, 열적 전기적으로 병목 구간이 없으므로, 전기흐름 측면에서 유리하다.
전술한 본 발명의 제1실시 예에 따른 금속 성형물(10)은 금속 성형물(10)을 이루는 성형층(110)이 전기 전도성 재질로 이루어져 있으므로, 전기가 도통하게 된다. 따라서, 금속 성형물(10)은 마이크로 단위와 같은 미소 입자의 물건 또는 장치 등을 전기적으로 연결하는 모든 분야에서 사용될 수 있다.
예컨데, 금속 성형물(10)은 반도체 소자의 불량을 확인하는 테스트 소켓에서 솔더볼에 접촉하여 마이크로 단위의 반도체 소자의 불량 여부를 판정하는 테스트 소켓의 접촉 단자에 사용될 수 있다.
본 발명의 제2실시 예에 따른 금속 성형물(10a) 및 금속 성형물(10a)의 제조 방법
이하, 도 9 내지 도 13을 참조하여, 본 발명의 제2실시 예에 따른 금속 성형물(10a) 및 금속 성형물(10a)의 제조 방법에 대해 설명한다.
도 9는 본 발명의 제2실시 예에 따른 금속 성형물의 제조방법의 개략도이고, 도 10은 본 발명의 제2실시 예에 따른 금속 성형물의 제조방법에서 양극산화막 재질의 몰드의 관통홀에 다층으로 도금이 형성된 상태를 도시한 단면도이고, 도 11은 도 10의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도이고, 도 12는 본 발명의 제2실시 예에 따른 금속 성형물의 사시도이고, 도 13은 본 발명의 제2실시 예에 따른 금속 성형물의 확대 사진이다.
도 9 내지 도 13에 도시된 바와 같이, 본 발명의 제2실시 예에 따른 금속 성형물(10a)의 제조 방법은, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 준비 단계(S10);와, 몰드(300)에 복수개의 관통홀(350)을 형성하는 관통홀 형성 단계(S20);와, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 다층 도금 단계(S30a);와, 성형층(110), 중간층(130) 및 솔더층(150)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 제거 단계(S40a);를 포함하여 구성될 수 있다.
본 발명의 제2실시 예에 따른 금속 성형물(10a)의 제조 방법은, 다층 도금 단계(S30a)에서 성형층(110)의 상부에 중간층(130) 및 솔더층(150)이 적층된다는 점에서 전술한 본 발명의 제1실시 예에 따른 금속 성형물(10)의 제조 방법과 차이가 있을 뿐, 나머지 구성요소는 동일하다. 따라서, 중복되는 설명은 생략한다.
도 10에 도시된 바와 같이, 다층 도금 단계(S30a)에서는, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 과정이 수행된다.
먼저, 시드층(400)이 구비된 몰드(300)를 제1용액이 저장된 수조에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부에 전기 전도성 재질의 성형층(110)을 형성시킨다.
성형층(110)이 형성되면, 제2용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제2용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 성형층(110)의 상부에 중간층(130)을 형성시킨다.
중간층(130)이 형성되면, 제3용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제3용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 중간층(130)의 상부에 솔더층(150)을 형성시킨다.
솔더층(150)이 형성되면, 제4용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제4용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 솔더층(150)의 상부에 희생층(500)을 형성시킨다.
이 후, 몰드(300) 및 시드층(400)을 제1용액이 저장된 수조, 제2용액이 저장된 수조, 제3용액이 저장된 수조, 제4용액이 저장된 수조로 반복적으로 옮겨줌으로써, 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)을 반복적으로 전기 도금시킨다. 따라서, 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 반복적으로 적층될 수 있다.
이 경우, 제1용액은 성형층(110)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제2용액은 중간층(130)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제3용액은 솔더층(150)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제4용액은 희생층(500)을 이루는 재질로 전기 도금되도록 하는 용액이다.
위와 같이, 다층 도금 단계(S30a)에서는 시드층(400)의 전기 도금을 수회 반복함으로써, 복수개의 관통홀(350) 내부 각각을 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)으로 반복해서 적층시킨다.
성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)의 두께는 관통홀(350)의 깊이보다 얇게 형성된다. 따라서, 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 반복적으로 수회 적층될 수 있다.
다층 도금 단계(S30a)에서 다층으로 도금되는 층의 최상부에는 희생층(500)이 형성되지 않는 것이 형성되는 것이 바람직하다. 이는, 희생층(500)이 관통홀(350) 내부의 최상부에 위치하게 되면, 성형층(110)으로 이루어진 금속 성형물(10a)의 수율이 떨어지기 때문이다.
성형층(110), 중간층(130) 및 솔더층(150)과 희생층(500)은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는, 희생층(500)을 제거하는 제거 단계(S40a)에서 더욱 쉽게 성형층(110), 중간층(130) 및 솔더층(150)만을 남기고 희생층(500)을 제거할 수 있기 때문이다.
시드층(400)과 성형층(110), 중간층(130) 및 솔더층(150)은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는, 시드층(400)을 제거하는 제거 단계(S40a)에서 더욱 쉽게 성형층(110), 중간층(130) 및 솔더층(150)만을 남기고 시드층(400)을 제거할 수 있기 때문이다.
시드층(400)과 희생층(500)은 동일한 재질로 이루어지는 것이 바람직하다. 이는, 시드층(400) 및 희생층(500)을 제거하는 제거 단계(S40a)에서 한번에 시드층(400) 및 희생층(500)을 제거할 수 있기 때문이다.
다층 도금 단계(S30a)에서 전기 도금되는 성형층(110)의 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
다층 도금 단계(S30a)에서 전기 도금되는 중간층(130)은 Ni 또는 Ni을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
솔더층(150)은 접합 재질로 이루어질 수 있으며, 솔더층(150)을 이루는 접합 재질은 Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질일 수 있다.
다층 도금 단계(S30a)에서 전기 도금되는 희생층(500)은 전기 전도성 재질일 수 있으며, 이 경우, 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질일 수 있다.
관통홀(350)이 원형 단면 형상을 갖게 될 경우, 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)은 원기둥 형상을 갖게 된다.
시드층(400)을 이용하여 전기도금하여, 수직한 내측벽을 가지는 관통홀(350)의 내부에 전기 전도성 재질의 재료가 충진됨으로써, 원기둥 형상으로 성형층(110), 중간층(130) 및 솔더층(150)이 이루어진다.
위와 같이, 성형층(110), 중간층(130) 및 솔더층(150)이 관통홀(350)에 도금되어 형성됨에 따라, 금속 성형물(10a)은 그 단면이 원형 단면인 원기둥 형상으로 구성될 수 있다. 이를 통해 기존의 볼(ball) 형태의 범프보다 더 큰 체적을 가지기 때문에 전류 밀도와 열에너지 밀도를 감소시키는 효과를 가지게 된다.
상세하게 설명하면, 금속 성형물(10a)이 몰드(300)의 하면에서 상면에 이르기까지 원형 단면을 갖는 기둥 형상, 즉, 원기둥 형상을 갖게 되므로, 금속 성형물(10a)의 성형층(110), 중간층(130) 및 솔더층(150)은 상하로 동일한 단면적을 가지게 된다. 따라서, 내측벽이 수직한 형상을 이루지 못하는, 예를 들어 구형 또는 원뿔형의 범프에 비해 원활한 전기흐름 측면에서 유리하다.
내측벽이 수직한 형상을 이루지 못하고 하면에서 상면으로 갈수록 단면적이 작아지거나 중앙부로 갈수록 단면적이 작아지는 범프의 경우에는 열적, 전기적으로 병목 구간을 형성하지만, 본 발명의 금속 성형물(10a)은 하면에서 상면까지 그 단면적이 동일하므로 열적, 전기적으로 병목 구간이 없는 구성이 된다.
제2실시 예에서는 중간층(130) 및 솔더층(150)이 성형층(110)의 상부에 위치하는 것을 기준으로 설명하였으나, 중간층(130) 및 솔더층(150)은 성형층(110)의 하부에 위치할 수도 있다. 이 경우, 솔더층(150), 중간층(130), 성형층(110) 순으로 하부에서 상부로 적층된다.
즉, 다층 도금 단계(S30a)는, 성형층(110)의 상부 및 하부 중 적어도 어느 하나에 접합 재질로 이루어진 솔더층(150)이 형성되고, 성형층(110)과 솔더층(150) 사이에 중간층(130)이 개재되어 형성되도록 성형층(110)을 다층으로 전기 도금할 수 있다.
또한, 다층 도금 단계(S30a)는 중간층 없이 성형층(110)과 솔더층(150)만으로 다층 도금이 이루어질 수 있다. 즉, 다층 도금 단계(S30a)는, 성형층(110)의 상부 및 하부 중 적어도 어느 하나에 접합 재질로 이루어진 솔더층(150)이 형성되도록 성형층(110)을 다층으로 전기 도금할 수 있다.
위와 같이, 시드층(400)을 전기 도금하여, 관통홀(350) 내부에 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)을 다층으로 형성시킴으로써, 다층 도금 단계(S30a)가 완료된다.
도금 단계(S30a)가 완료되면, 제거 단계(S40a)가 수행된다.
도 11에 도시된 바와 같이, 제거 단계(S40a)에서는, 성형층(110), 중간층(130) 및 솔더층(150)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 과정이 수행된다.
몰드(300)는 양극산화막 재질을 에칭함으로써, 제거될 수 있다.
희생층(500)은 희생층(500)을 이루는 재질만을 에칭함으로써, 제거될 수 있다.
시드층(400)은 시드층(400)을 이루는 금속 재질만을 에칭함으로써, 제거될 수 있다.
제거 단계(S40a)에서는, 몰드(300)가 제거된 후, 희생층(500)이 제거되고, 이 후, 시드층(400)이 제거될 수 있다.
이와 달리, 시드층(400)이 몰드(300) 및 희생층(500)보다 먼저 제거될 수도 있으며, 몰드(300)가 제거된 후, 희생층(500)과 시드층(400)이 동시에 제거될 수도 있다.
시드층(400)과 성형층(110), 중간층(130) 및 솔더층(150)의 재질은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는 시드층(400)을 제거할 때, 성형층(110)이 함께 제거되는 것을 방지하기 위함이다.
희생층(500)과 성형층(110), 중간층(130) 및 솔더층(150)의 재질은 서로 다른 재질로 이루어지는 것이 바람직하다. 이는 희생층(500)을 제거할 때, 성형층(110)이 함께 제거되는 것을 방지하기 위함이다.
희생층(500)과 시드층(400)이 동일한 재질로 이루어지는 것이 바람직하다. 이는 희생층(500)과 시드층(400)을 동시에 제거하기 위함이다.
몰드(300)에는 복수개의 포어(311)가 형성되어 있으므로, 관통홀(350)에 전기 전도성 재질의 재료로 도금되어 형성된 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에는 포어(311)에 의해 미세 트렌치(200)가 형성된다.
즉, 몰드(300)는 수많은 포어(311)들을 포함하고 이러한 몰드(300)의 적어도 일부를 에칭하여 관통홀(350)을 형성하고, 관통홀(350) 내부로 전기 도금으로 전기 전도성 재질의 성형층(110)을 형성하므로, 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에는 몰드(300)의 포어(311)와 접촉하면서 형성되는 미세 트렌치(200)가 구비되는 것이다.
미세 트렌치(200)는 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에 상하로 연속하여 복수개가 형성된다.
희생층(500)은 제거 단계(S40a)에서 제거되나, 희생층(500)의 외주면에도 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에 형성된 미세 트렌치(200)와 연결되어 연속하는 미세 트렌치가 형성된다. 이는, 희생층(500) 또한, 성형층(110), 중간층(130) 및 솔더층(150)과 함께 관통홀(350) 내부에서 전기 도금으로 형성되므로, 희생층(500)의 외주면에 포어(311)가 접촉되기 때문이다.
미세 트렌치(200)는 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에서 성형층(110), 중간층(130) 및 솔더층(150)의 높이 방향, 즉, 상하 방향으로 길게 연장되어 형성된다.
미세 트렌치(200)는 그 깊이가 20㎚ 이상 1㎛이하의 범위를 가지며, 그 폭 역시 20㎚ 이상 1㎛이하의 범위를 가진다.
여기서 미세 트렌치(200)는 양극산화막 재질의 몰드(300)의 제조시 형성된 포어(311)에 기인한 것이기 때문에 미세 트렌치(200)의 폭과 깊이는 몰드(300)의 포어(311)의 직경의 범위 이하의 값을 가진다.
몰드(300)에 관통홀(350)을 형성하는 과정에서 에칭 용액에 의해 몰드(300)의 포어(311)의 일부가 서로 뭉개지면서 양극산화시 형성된 포어(311)의 직경의 범위보다 보다 큰 범위의 깊이를 가지는 미세 트렌치(200)가 적어도 일부 형성될 수 있다.
위와 같이, 몰드(300), 희생층(500) 및 시드층(400)을 제거하게 되면, 성형층(110), 중간층(130) 및 솔더층(150)만이 남게 되며, 제거 단계(S40a)가 완료되어 성형층(110), 중간층(130) 및 솔더층(150)으로 이루어진 금속 성형물(10a)의 제조가 완료된다.
이하, 금속 성형물(10a)에 대해 보다 상세하게 설명한다.
도 12 및 도 13에 도시된 바와 같이, 금속 성형물(10a)은, 전기 전도성 재질로 이루어진 성형층(110);과, 성형층(110)의 상부 및 하부 중 적어도 어느 하나에 형성되는 솔더층(150)과, 성형층(110) 및 솔더층(150) 사이에 개재되는 중간층(130)과, 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에 연속적으로 형성된 복수개의 미세 트렌치(200);를 포함하여 구성될 수 있다.
성형층(110)을 이루는 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
중간층(130)을 이루는 재질은 Ni 또는 Ni을 포함하는 합금 재질로 이루어질 수 있다.
솔더층(150)을 이루는 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어질 수 있다.
솔더층(150)은 접합 재질로 이루어진다. 따라서, 솔더층(150)을 통해 기판에 반도체 소자를 본딩 접합 시킬 수 있다.
중간층(130)은 솔더층(150)과 성형층(110)의 접합이 잘 이루어지게 하는 기능을 한다. 예컨데, 성형층(110)이 Cu로 이루어지고, 솔더층(150)이 SnAg로 이루어질 경우, 금속간 화합물 형성으로 인해 성형층(110)과 솔더층(150) 사이의 계면에 신뢰성이 떨어지므로, 성형층(110)과 솔더층(150) 사이의 계면에 Ni로 이루어진 중간층(130)을 형성함으로써, 중간층(130)이 일종의 배리어층의 역할을 하여 성형층(110)과 솔더층(150) 사이의 계면에 신뢰성을 높일 수 있다.
성형층(110), 중간층(130) 및 솔더층(150)은 단면이 원형을 갖는 원기둥 형상으로 형성될 수 있다. 이 경우, 금속 성형물(10a)의 외형 또한 원기둥 형상으로 형성될 수 있다.
복수개의 미세 트렌치(200)는 성형층(110), 중간층(130) 및 솔더층(150)의 외주면, 즉, 금속 성형물(10a)의 외주면에 상하로 규칙적으로 연속되게 형성된다. 미세 트렌치(200)는 그 깊이가 20㎚ 이상 1㎛ 이하의 산과 골이 반복되는 주름진 형태를 갖는다.
본 발명의 제2실시 예에 따른 금속 성형물(10a)은 솔더층(150)이 형성되어 있으므로, 별도의 접합 재료 없이 기판에 반도체 소자를 접합시킬 수 있다. 따라서, 금속 성형물(10a)을 이용한 반도체 소자의 본딩이 효율적으로 이루어질 수 있다.
본 발명의 제3실시 예에 따른 금속 성형물(10b) 및 금속 성형물(10b)의 제조 방법
이하, 도 14 내지 도 18을 참조하여, 본 발명의 제3실시 예에 따른 금속 성형물(10b) 및 금속 성형물(10b)의 제조 방법에 대해 설명한다.
도 14는 본 발명의 제3실시 예에 따른 금속 성형물의 제조방법의 개략도이고, 도 15는 본 발명의 제3실시 예에 따른 금속 성형물의 제조방법에서 양극산화막 재질의 몰드의 관통홀에 다층으로 도금이 형성된 상태를 도시한 단면도이고, 도 16은 도 15의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도이고, 도 17는 본 발명의 제3실시 예에 따른 금속 성형물의 사시도이고, 도 18은 본 발명의 제3실시 예에 따른 금속 성형물의 확대 사진이다..
도 14 내지 도 18에 도시된 바와 같이, 본 발명의 제3실시 예에 따른 금속 성형물(10b)의 제조 방법은, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 준비 단계(S10);와, 몰드(300)에 복수개의 관통홀(350)을 형성하는 관통홀 형성 단계(S20);와, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 다층 도금 단계(S30b);와, 성형층(110), 중간층(130) 및 솔더층(150)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 제거 단계(S40b);를 포함하여 구성될 수 있다.
본 발명의 제3실시 예에 따른 금속 성형물(10b)의 제조 방법은, 다층 도금 단계(S30b)에서 성형층(110)의 하부에도 중간층(130) 및 솔더층(150)이 형성된다는 점에서 전술한 본 발명의 제2실시 예에 따른 금속 성형물(10a)의 제조 방법과 차이가 있을 뿐, 나머지 구성요소는 동일하다. 따라서, 중복되는 설명은 생략한다.
도 15에 도시된 바와 같이, 다층 도금 단계(S30b)에서는, 복수개의 관통홀(350) 내부 각각에 전기 전도성 재질의 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 관통홀(350)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 과정이 수행된다.
먼저, 시드층(400)이 구비된 몰드(300)를 제1용액이 저장된 수조에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부에 접합 재질의 솔더층(150)을 형성시킨다.
솔더층(150)이 형성되면, 제2용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제2용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 솔더층(130)의 상부에 중간층(130)을 형성시킨다.
중간층(130)이 형성되면, 제3용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제3용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 중간층(130)의 상부에 성형층(110)을 형성시킨다.
성형층(110)이 형성되면, 다시, 제2용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제2용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 성형층(110)의 상부에 중간층(130)을 형성시킨다.
중간층(130)이 형성되면, 다시 제1용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제1용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 중간층(130)의 상부에 솔더층(150)을 형성시킨다.
솔더층(150)이 형성되면, 제4용액이 저장된 수조로 몰드(300) 및 시드층(400)을 옮겨 몰드(300) 및 시드층(400)을 제4용액에 담그게 된다. 이 후, 시드층(400)에 전극을 연결하고 전기 도금을 하여 관통홀(350)의 내부의 솔더층(150)의 상부에 희생층(500)을 형성시킨다.
이 후, 몰드(300) 및 시드층(400)을 제1용액이 저장된 수조, 제2용액이 저장된 수조, 제3용액이 저장된 수조, 제2용액이 저장된 수조, 제1용액이 저장된 수조, 제4용액이 저장된 수조로 반복적으로 옮겨줌으로써, 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)을 반복적으로 전기 도금시킨다. 따라서, 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 반복적으로 적층될 수 있다.
이 경우, 제1용액은 솔더층(150)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제2용액은 중간층(130)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제3용액은 성형층(110)을 이루는 재질로 전기 도금되도록 하는 용액이고, 제4용액은 희생층(500)을 이루는 재질로 전기 도금되도록 하는 용액이다.
위와 같이, 다층 도금 단계(S30b)에서는 시드층(400)의 전기 도금을 수회 반복함으로써, 복수개의 관통홀(350) 내부 각각을 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)으로 반복해서 적층시킨다.
솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)의 두께는 관통홀(350)의 깊이보다 얇게 형성된다. 따라서, 솔더층(150), 중간층(130), 성형층(110), 중간층(130), 솔더층(150) 및 희생층(500)이 반복적으로 수회 적층될 수 있다.
다층 도금 단계(S30b)에서 다층으로 도금되는 층의 최상부에는 희생층(500)이 형성되지 않는 것이 형성되는 것이 바람직하다. 이는, 희생층(500)이 관통홀(350) 내부의 최상부에 위치하게 되면, 성형층(110)으로 이루어진 금속 성형물(10b)의 수율이 떨어지기 때문이다.
이하, 금속 성형물(10b)에 대해 보다 상세하게 설명한다.
도 17 및 도 18에 도시된 바와 같이, 금속 성형물(10b)은, 전기 전도성 재질로 이루어진 성형층(110);과, 성형층(110)의 상부 및 하부에 각각 형성되는 솔더층(150)과, 성형층(110) 및 솔더층(150) 사이에 개재되도록 성형층(110)의 상면 및 하면에 각각 형성되는 중간층(130)과, 성형층(110), 중간층(130) 및 솔더층(150)의 외주면에 연속적으로 형성된 복수개의 미세 트렌치(200);를 포함하여 구성될 수 있다.
본 발명의 제3실시 예에 따른 금속 성형물(10b)은 금속 성형물(10b)의 상부 및 하부 모두에 솔더층(150)이 형성되어 있으므로, 금속 성형물(10b)의 상하 방향에 관계 없이 기판에 반도체 소자를 접합시킬 수 있다. 따라서, 금속 성형물(10b)을 이용한 반도체 소자의 본딩이 효율적으로 이루어질 수 있다.
본 발명의 제4실시 예에 따른 금속 성형물(10c) 및 금속 성형물(10c)의 제조 방법
이하, 도 19 내지 도 24을 참조하여, 본 발명의 제4실시 예에 따른 금속 성형물(10c) 및 금속 성형물(10c)의 제조 방법에 대해 설명한다.
도 19는 본 발명의 제4실시 예에 따른 금속 성형물의 제조방법의 개략도이고, 도 20는 본 발명의 제4실시 예에 따른 금속 성형물의 제조방법에서의 양극산화막 재질의 몰드의 사시도이고, 도 21은 도 20의 상태에서 양극산화막 재질의 몰드의 관통홀에 도금이 다층으로 형성된 상태를 도시한 단면도이고, 도 22는 도 21의 상태에서 몰드 및 희생층을 제거한 상태를 도시한 단면도이고, 도 23는 본 발명의 제4실시 예에 따른 금속 성형물의 사시도이고, 도 24는 본 발명의 제4실시 예에 따른 금속 성형물의 확대 사진이다.
도 19 내지 도 24에 도시된 바와 같이, 본 발명의 제4실시 예에 따른 금속 성형물(10c)의 제조 방법은, 하부에 시드층(400)이 구비된 양극산화막 재질의 몰드(300)를 준비하는 준비 단계(S10);와, 몰드(300)에 링 형상의 단면을 갖는 복수개의 관통홀(350c)을 형성하는 관통홀 형성 단계(S20c);와, 복수개의 관통홀(350c) 내부 각각에 전기 전도성 재질의 솔더층(150c), 중간층(130c), 성형층(110c), 중간층(130c), 솔더층(150c) 및 희생층(500)이 관통홀(350c)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 다층 도금 단계(S30c);와, 성형층(110c), 중간층(130c) 및 솔더층(150c)만이 남도록 몰드(300), 희생층(500) 및 시드층(400)을 제거하는 제거 단계(S40c);를 포함하여 구성될 수 있다.
본 발명의 제4실시 예에 따른 금속 성형물(10c)의 제조 방법은, 관통홀 형성 단계(S20c)에서 형성되는 관통홀의 형상이 다르다는 점에서 전술한 본 발명의 제3실시 예에 따른 금속 성형물(10b)의 제조 방법과 차이가 있을 뿐, 나머지 구성요소는 동일하다. 따라서, 중복되는 설명은 생략한다.
도 20에 도시된 바와 같이, 관통홀 형성 단계(S20c)에서는, 몰드(300)에 링 형상의 단면을 갖는 복수개의 관통홀(350c)을 형성하는 과정이 수행된다.
관통홀(350c)은 그 단면이 링 형상으로 형성될 수 있다.
링 형상의 단면을 갖는 관통홀(350c)은 수 ㎛이상 ~ 수백 ㎛이하의 폭으로 형성될 수 있다.
관통홀(350c)의 단면이 링 형상으로 형성됨에 따라, 관통홀(350c) 내부에 채워지는 성형층(110c), 중간층(130c), 솔더층(150c) 및 희생층(500) 은 링 기둥 형상을 가질 수 있다.
위와 같이 몰드(300)에 링 형상의 단면을 갖는 관통홀(350c)을 형성시키게 되면, 관통홀 형성 단계(S20)가 완료된다.
관통홀 형성 단계(S20)가 완료된 후, 다층 도금 단계(S30)가 수행된다.
도 21에 도시된 바와 같이, 다층 도금 단계(S30c)에서는, 복수개의 관통홀(350c) 내부 각각에 전기 전도성 재질의 솔더층(150c), 중간층(130c), 성형층(110c), 중간층(130c), 솔더층(150c) 및 희생층(500)이 관통홀(350c)의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 성형층(110)을 다층으로 전기 도금하는 과정이 수행된다.
관통홀(350c)이 링 형상의 단면을 갖으므로, 성형층(110c), 중간층(130c), 솔더층(150c) 및 희생층(500)의 내부에는 양극산화막 재질의 몰드(300)가 남아있게 된다.
이하, 금속 성형물(10c)에 대해 보다 상세하게 설명한다.
도 12 내지 도 24에 도시된 바와 같이, 금속 성형물(10c)은, 전기 전도성 재질로 이루어진 링 형상의 단면을 갖는 성형층(110c);과, 성형층(110c)의 상부 및 하부에 각각 형성되는 링 형상의 단면을 갖는 솔더층(150c)과, 성형층(110c) 및 솔더층(150c) 사이에 개재되도록 성형층(110c)의 상면 및 하면에 각각 형성되는 링 형상의 단면을 갖는 중간층(130c)과, 성형층(110c), 중간층(130c) 및 솔더층(150c)의 내부에 형성되는 중공(170)과, 성형층(110c), 중간층(130c) 및 솔더층(150c)의 외주면 및 중공(170)의 내주면에 연속적으로 형성된 복수개의 미세 트렌치(200);를 포함하여 구성될 수 있다.
성형층(110c), 중간층(130c) 및 솔더층(150c)은 금속 성형물(10c)은 링 형상의 단면을 갖는 도너츠와 같은 링 기둥 형상을 갖는다. 성형층(110c), 중간층(130c) 및 솔더층(150c)의 내부에는 성형층(110c), 중간층(130c) 및 솔더층(150c)의 상하를 관통하는 중공(170)이 형성된다.
전술한 다층 도금 단계(S30c)에서 성형층(110c), 중간층(130c) 및 솔더층(150c)의 내부 중공(170)이 형성된 자리에 몰드(300)가 위치하고 있어, 성형층(110c), 중간층(130c) 및 솔더층(150c)의 중공(170)의 내주면에는 포어(311)에 의해 형성된 미세 트렌치(200)가 복수개 형성되어 있다.
즉, 복수개의 미세 트렌치(200)는 성형층(110c), 중간층(130c) 및 솔더층(150c)의 외주면과 중공(170)의 내주면 각각에 연속적으로 규칙적으로 상하로 형성되어 있다.
전술한 바와 달리, 금속 성형물(10c)은 성형층(110c)의 상면 및 하면 중 적어도 어느 하나에 솔더층(150c)이 형성된 형태, 성형층(110c)의 상면 및 하면 모두에 솔더층(150c)이 성형층(110c)의 상면 및 하면 중 적어도 어느 하나에 중간층(130c)과 솔더층(150c)이 형성된 형태를 가질 수 있다.
전술한 제2 내지 제4실시 예에 따른 금속 성형물(10a, 10b, 10c)은 접합 재질로 이루어진 솔더층(150, 150c)이 형성되어 있어, 마이크로 단위의 장치 또는 물건을 접합시키면서 전기적으로 연결이 필요한 구성에 모두 사용될 수 있다.
예컨데, 반도체 분야에서는 반도체 소자와 기판을 연결하는 마이크로 단위의 범프로 사용되거나, 반도체 소자의 솔더볼로 사용되거나, 반도체 칩과 기판를 연결하는 인터포저로 사용되거나, 마이크로 단위의 LED 를 기판에 연결하는 범프 등으로 사용될 수 있다.
본 발명의 금속 성형물은 몰드에 형성되는 관통홀의 형상에 따라 다양한 형상을 가질 수 있다.
도 25 내지 도 27은 금속 성형물의 다양한 형상을 나타내는 확대 사진이다.
몰드의 관통홀이 정사각 형상의 단면을 갖도록 형성될 경우, 관통홀 내부에 전기 도금되는 성형층, 중간층, 솔더층 또한, 정사각 형상의 단면을 갖는다. 이 경우, 성형층, 중간층, 솔더층은 전체적으로 정육면체 형상을 갖으며, 몰드에 의해 제조되는 금속 성형물은 도 25에 도시된 바와 같이, 정육면체 형상을 갖는다. 정육면체 형상의 금속 성형물은 상면과 하면을 제외한 측면, 즉, 상면과 하면을 제외한 외주면에 미세 트렌치가 형성된다.
몰드의 관통홀이 육각 형상의 단면을 갖도록 형성될 경우, 관통홀 내부에 전기 도금되는 성형층, 중간층, 솔더층 또한, 육각 형상의 단면을 갖는다. 이 경우, 성형층, 중간층, 솔더층은 전체적으로 육각 기둥 형상을 갖으며, 몰드에 의해 제조되는 금속 성형물은 도 26에 도시된 바와 같이, 육각 기둥 형상을 갖는다. 육각 기둥 형상의 금속 성형물은 상면과 하면을 제외한 측면, 즉, 상면과 하면을 제외한 외주면에 미세 트렌치가 형성된다.
몰드의 관통홀이 별 형상의 단면을 갖도록 형성될 경우, 관통홀 내부에 전기 도금되는 성형층, 중간층, 솔더층 또한, 별 형상의 단면을 갖는다. 이 경우, 성형층, 중간층, 솔더층은 전체적으로 별 기둥 형상을 갖으며, 몰드에 의해 제조되는 금속 성형물은 도 27에 도시된 바와 같이, 별 기둥 형상을 갖는다. 별 기둥 형상의 금속 성형물은 상면과 하면을 제외한 측면, 즉, 상면과 하면을 제외한 외주면에 미세 트렌치가 형성된다.
이처럼, 전술한 본 발명의 금속 성형물의 제조 방법은, 관통홀의 형상을 달리하는 것만으로 다양한 형상의 금속 성형물을 쉽게 제작할 수 있는 이점이 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 10a, 10b, 10c: 금속 성형물
110, 110c: 성형층 130, 130c: 중간층
150, 150c: 솔더층 170: 중공
200: 미세 트렌치
300, 300c: 몰드 310: 다공층
311: 포어 330: 배리어층
350, 350c: 관통홍 360: 경계면
361: 산 363: 골
400: 시드층 500: 희생층
S10: 준비 단계
S20, S20c: 관통홀 형성 단계
S30, S30a, S30b, S30c: 다층 도금 단계
S40, S40a, S40b, S40c: 제거 단계

Claims (19)

  1. 하부에 시드층이 구비된 양극산화막 재질의 몰드를 준비하는 준비 단계;
    상기 몰드에 복수개의 관통홀을 형성하는 관통홀 형성 단계;
    상기 복수개의 관통홀 내부 각각에 전기 전도성 재질의 성형층 및 희생층이 상기 관통홀의 하부에서 상부 방향으로 순차적으로 반복해서 적층되어 형성되도록 상기 성형층을 다층으로 전기 도금하는 다층 도금 단계; 및
    상기 성형층만이 남도록 상기 몰드, 상기 희생층 및 상기 시드층을 제거하는 제거 단계;를 포함하는, 금속 성형물의 제조 방법.
  2. 제1항에 있어서,
    상기 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질인, 금속 성형물의 제조 방법.
  3. 제1항에 있어서,
    상기 희생층은 상기 성형층과 서로 다른 재질로 이루어진, 금속 성형물의 제조 방법,
  4. 제1항에 있어서,
    상기 시드층은 상기 성형층과 서로 다른 재질로 이루어진, 금속 성형물의 제조 방법.
  5. 제1항에 있어서,
    상기 몰드의 내부에는 복수개의 포어가 형성되고,
    상기 성형층의 외주면에는 상기 포어에 의해 형성된 미세 트렌치가 형성되는, 금속 성형물의 제조 방법.
  6. 상기 다층 도금 단계는, 상기 성형층의 상부 및 하부 중 적어도 어느 하나에 접합 재질로 이루어진 솔더층이 형성되도록 상기 성형층을 다층으로 전기 도금하는, 금속 성형물의 제조 방법.
  7. 제6항에 있어서,
    상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질인, 금속 성형물의 제조 방법.
  8. 제6항에 있어서,
    상기 몰드의 내부에는 복수개의 포어가 형성되고,
    상기 성형층 및 상기 솔더층의 외주면에 상기 포어에 의해 형성된 미세 트렌치가 연속적으로 형성되는, 금속 성형물의 제조 방법.
  9. 제6항에 있어서,
    상기 다층 도금 단계는, 상기 성형층과 상기 솔더층 사이에 중간층이 개재되어 형성되도록 상기 성형층을 다층으로 전기 도금하는, 금속 성형물의 제조 방법.
  10. 제9항에 있어서,
    상기 몰드의 내부에는 복수개의 포어가 형성되고,
    상기 성형층, 상기 중간층 및 상기 솔더층의 외주면에 상기 포어에 의해 형성된 미세 트렌치가 연속적으로 형성되는, 금속 성형물의 제조 방법.
  11. 제1항에 있어서,
    상기 관통홀 형성 단계에서 형성되는 상기 관통홀은 링 형상의 단면을 갖도록 형성되고, 상기 성형층은 링 형상의 단면을 갖는, 금속 성형물의 제조 방법.
  12. 전기 전도성 재질로 이루어진 성형층;
    접합 재질로 이루어지며, 상기 성형층의 상부 및 하부 중 적어도 어느 하나에 형성되는 솔더층; 및
    상기 성형층 및 상기 솔더층의 외주면에 연속적으로 형성된 복수개의 미세 트렌치;를 포함하는, 금속 성형물.
  13. 제12항에 있어서,
    상기 전기 전도성 재질은, Cu, Al, W, Ni, Au, Ag, Mo, Ta 또는 이들을 포함하는 합금 중 적어도 어느 하나의 재질로 이루어지고,
    상기 접합 재질은, Sn, AgSn, Au, PbSn, SnAgCu, SnAgBi, AuSn, In, InSn 또는 Sn을 포함하는 함금 중 적어도 어느 하나의 재질로 이루어진, 금속 성형물.
  14. 제12항에 있어서,
    상기 성형층 및 상기 솔더층 사이에 개재되는 중간층;을 더 포함하고,
    상기 미세 트렌치는 상기 성형층, 상기 중간층 및 상기 솔더층의 외주면에 연속적으로 형성된, 금속 성형물.
  15. 제14항에 있어서,
    상기 중간층은 Ni 또는 Ni을 포함하는 합금으로 이루어진, 금속 성형물.
  16. 제12항에 있어서,
    상기 성형층 및 솔더층의 내부에 형성되는 중공;을 더 포함하고,
    상기 미세 트렌치는 상기 상기 성형층 및 상기 중간층의 외주면과, 상기 중공의 내주면에 상하로 연속적으로 형성되는, 금속 성형물.
  17. 제12항에 있어서,
    상기 성형층 및 상기 솔더층은 정육면체 형상을 갖는, 금속 성형물.
  18. 제12항에 있어서,
    상기 성형층 및 상기 솔더층은 육각 기둥 형상을 갖는, 금속 성형물.
  19. 제12항에 있어서,
    상기 성형층 및 상기 솔더층은 별 기둥 형상을 갖는, 금속 성형물.
KR1020220046943A 2022-04-15 2022-04-15 금속 성형물 및 이의 제조 방법 KR20230147949A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220046943A KR20230147949A (ko) 2022-04-15 2022-04-15 금속 성형물 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220046943A KR20230147949A (ko) 2022-04-15 2022-04-15 금속 성형물 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230147949A true KR20230147949A (ko) 2023-10-24

Family

ID=88515234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220046943A KR20230147949A (ko) 2022-04-15 2022-04-15 금속 성형물 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230147949A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610326B1 (ko) 2009-05-06 2016-04-07 엘지이노텍 주식회사 플립 칩 마이크로 범프 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610326B1 (ko) 2009-05-06 2016-04-07 엘지이노텍 주식회사 플립 칩 마이크로 범프 제조방법

Similar Documents

Publication Publication Date Title
TWI721233B (zh) 封裝結構及其形成方法
US11562926B2 (en) Package structure and method of forming thereof
TWI408795B (zh) Semiconductor device and manufacturing method thereof
TWI467668B (zh) 封裝的半導體裝置、用於半導體裝置的封裝體及半導體裝置封裝方法
US10553358B2 (en) Electronic substrates and interposers made from nanoporous films
Hon et al. Multistack flip chip 3D packaging with copper plated through-silicon vertical interconnection
TWI489612B (zh) 三維積體電路內連結的製造方法
US9859130B2 (en) Manufacturing method of interposed substrate
US10159148B2 (en) Porous alumina templates for electronic packages
TWI781101B (zh) 包括互連結構之半導體系統及裝置封裝
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
KR20230147949A (ko) 금속 성형물 및 이의 제조 방법
KR20230153870A (ko) 금속 성형물 및 이의 제조 방법
KR20230117007A (ko) 마이크로 범프 및 이의 제조 방법
CN108074895B (zh) 堆叠封装结构及其制造方法
US9368442B1 (en) Method for manufacturing an interposer, interposer and chip package structure
US20230100769A1 (en) High density interconnection and wiring layers, package structures, and integration methods
CN112420530B (zh) 封装件及其形成方法
Hon et al. Design, process development and prototyping of 3D packaging with multi-stacked flip chips and peripheral through silicon via interconnection
US20220173074A1 (en) Chip Package and Method of Forming Chip Packages
KR20240051450A (ko) 마이크로 금속 성형물 및 이의 제조방법
Lee et al. Multi-stacked flip chips with copper plated through silicon vias and re-distribution for 3D system-in-package integration
TW202249131A (zh) 微凸塊及其製造方法、包括其之用於電性連接的中介物、包括其之半導體封裝、半導體元件以及顯示器
TW202307987A (zh) 微凸塊及其製造方法、用於電性連接的中介物、半導體封裝、多段積層型半導體元件以及顯示器
KR20240008675A (ko) 마이크로 금속 구조체