KR20230142127A - 미세 구조물 제조 방법 - Google Patents
미세 구조물 제조 방법 Download PDFInfo
- Publication number
- KR20230142127A KR20230142127A KR1020220040963A KR20220040963A KR20230142127A KR 20230142127 A KR20230142127 A KR 20230142127A KR 1020220040963 A KR1020220040963 A KR 1020220040963A KR 20220040963 A KR20220040963 A KR 20220040963A KR 20230142127 A KR20230142127 A KR 20230142127A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- structural
- etching
- manufacturing
- microstructure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00142—Bridges
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
Abstract
미세 구조물 제조 방법이 개시된다. 일 실시예에 따른 미세 구조물 제조 방법은 기판에 리세스(recess) 영역을 형성하는 단계, 기판 상에 구조 레이어를 결합시키는 단계, 구조 레이어 상에 구조 레이어의 식각 패턴을 위한 제1 레이어를 형성하는 단계, 제1 레이어 상에 상기 제1 레이어와 일부분 중첩되는 제2 레이어를 형성하는 단계, 제1 레이어 및 제2 레이어가 적층된 상태에서 구조 레이어에 대한 제1 식각을 수행하는 단계, 제2 레이어를 제거하는 단계, 및 제2 레이어가 제거된 상태에서, 구조 레이어에 대한 제2 시각을 수행하는 단계를 포함한다.
Description
아래 실시예들은 미세 구조물 제조 기술에 관한 것이다.
MEMS(micro electro mechanical systems) 기술은 기존에 확립된 미세 반도체 제조 공정을 이용하여 전기적인 요소와 기계적인 요소를 결합한 초소형 구조물, 초소형 센서 및 초소형 구동기를 제작하는 기술이다.
MEMS 기술 중 SOG(silicon on glass) 공정은 전극이 형성된 유리 기판 레이어와 실리콘 구조 레이어의 양극 접합을 기반으로 하며, 가속도 센서와 공진형 센서를 비롯한 다양한 실리콘 센서들의 제작에 널리 사용된다.
일 실시예에 따른 미세 구조물 제조 방법은 기판에 리세스(recess) 영역을 형성하는 단계, 상기 기판 상에 구조 레이어를 결합시키는 단계, 상기 구조 레이어 상에 상기 구조 레이어의 식각 패턴을 위한 제1 레이어를 형성하는 단계, 상기 제1 레이어 상에 상기 제1 레이어와 일부분 중첩되는 제2 레이어를 형성하는 단계, 상기 제1 레이어 및 상기 제2 레이어가 적층된 상태에서 상기 구조 레이어에 대한 제1 식각을 수행하는 단계, 상기 제2 레이어를 제거하는 단계, 및 상기 제2 레이어가 제거된 상태에서, 상기 구조 레이어에 대한 제2 시각을 수행하는 단계를 포함할 수 있다.
상기 제1 식각을 수행하는 단계는, 상기 제1 레이어 및 상기 제2 레이어가 적층된 상태에서 상기 구조 레이어의 일부 두께를 식각하는 단계를 포함할 수 있다.
상기 기판은, 유리 소재를 포함하고, 상기 구조 레이어는, 실리콘 소재를 포함하고, 상기 제1 레이어는, 금속 소재를 포함하고, 상기 제2 레이어는, 포토 레지스트 레이어(photoresist layer)일 수 있다.
일 실시예에 따른 미세 구조물 제조 방법은 상기 리세스 영역에 전극을 배치하는 단계를 더 포함할 수 있다.
다른 실시예에 따른 미세 구조물 제조 방법은 기판에 리세스(recess) 영역을 형성하는 단계, 상기 기판 상에 구조 레이어를 결합시키는 단계, 상기 구조 레이어 상에 와이어 본딩을 위한 제1 레이어를 형성하는 단계, 상기 제1 레이어 상에 상기 구조 레이어의 식각 패턴을 위한 제2 레이어를 형성하는 단계, 상기 제2 레이어 상에 상기 제2 레이어와 일부분 중첩되는 제3 레이어를 형성하는 단계, 상기 제1 레이어, 상기 제2 레이어 및 상기 제3 레이어가 적층된 상태에서 상기 구조 레이어에 대한 제1 식각을 수행하는 단계, 상기 제3 레이어를 제거하는 단계, 상기 제3 레이어가 제거된 상태에서, 상기 구조 레이어에 대한 제2 시각을 수행하는 단계, 및 상기 제2 레이어를 제거하는 단계를 포함할 수 있다.
상기 제1 레이어는, 상기 구조 레이어의 식각 패턴과 다른 패턴을 갖는 레이어일 수 있다.
상기 기판은 유리 소재를 포함하고, 상기 구조 레이어는 실리콘 소재를 포함하고, 상기 제1 레이어는, 금속 소재를 포함하고, 상기 제2 레이어는, 금속 소재 또는 TEOS(tetraethyl orthosilicate) 소재를 포함하고, 상기 제3 레이어는, 포토 레지스트 레이어(photoresist layer)일 수 있다.
상기 제1 식각을 수행하는 단계는, 상기 제1 레이어, 상기 제2 레이어 및 상기 제3 레이어가 적층된 상태에서 상기 구조 레이어의 일부 두께를 식각하는 단계를 포함할 수 있다.
다른 실시예에 따른 미세 구조물 제조 방법은 상기 리세스 영역에 전극을 배치하는 단계를 더 포함할 수 있다.
도 1 및 도 2는 일 실시예에 따른 미세 구조물 제조 방법의 개요를 설명하기 위한 도면이다.
도 3 및 도 4는 일 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다.
도 5는 다른 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 미세 구조물 제조 방법의 흐름도이다.
도 3 및 도 4는 일 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다.
도 5는 다른 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 미세 구조물 제조 방법의 흐름도이다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 도 2는 일 실시예에 따른 미세 구조물 제조 방법의 개요를 설명하기 위한 도면이다.
MEMS(micro electro mechanical systems) 기술은 기존에 확립된 미세 반도체 제조 공정을 이용하여 전기적인 요소와 기계적인 요소를 결합한 초소형 구조물, 초소형 센서 및 초소형 구동기를 제작하는 기술이다.
MEMS 기술 중 SOG(silicon on glass) 공정은 전극이 형성된 유리 기판 레이어와 실리콘 구조 레이어의 양극 접합을 기반으로 하며, 가속도 센서와 공진형 센서를 비롯한 다양한 실리콘 센서들의 제작에 널리 사용된다.
SOG 공정에서 구조 레이어를 원하는 형상의 구조물로 식각하는 과정에서 열이 발생한다. 식각에 의해 발생된 열은 구조 레이어 및 구조 레이어와 접합된 기판을 통해 전파된다. 구조물의 형상에 따라 구조 레이어에서 열 저항이 높은 열 전달 경로가 형성될 수 있고, 해당 경로를 통해 열이 전달되면서 구조물이 변형될 수 있다.
예를 들어, 도 1을 참조하면 비교 실시예의 미세 구조물 제조 방법에 따라 제조되는 예시적인 미세 구조물(100)의 평면도, A1지점과 A1'지점의 단면도, 및 A2 지점과 A2' 지점의 단면도가 도시되어 있다. 도 1의 미세 구조물(100)은 리세스(recess) 영역(135)이 형성된 기판(130) 상에 구조 레이어(125)를 결합하고, 구조 레이어(125) 상에 식각 패턴을 포함하는 제1 레이어(120)를 형성하고, 제1 레이어(120)가 형성된 상태에서 구조 레이어(125)에 대한 한 번의 식각을 수행하여 제조될 수 있다. 제조된 미세 구조물(100)은 기판(130)에 연결되는 앵커(105), 앵커(105)로부터 연장되는 지지부(110), 지지부(110)에 의해 지지되는 구조물(115)을 포함할 수 있다.
구조물(115)의 식각 과정에서 발생된 열은 지지부(110) 및 앵커(105)를 통해 기판(130)으로 전파될 수 있다. 구조물(115)의 복잡한 구조로 인해 많은 열이 발생할 수 있고 지지부(110)는 상대적으로 좁은 폭을 가지고 있어 열 저항이 높을 수 있다. 도 1과 같은 미세 구조물(100)의 구조에서는 구조물(115)의 식각 과정에서 많은 열과 높은 열 저항으로 인해 지지부(110)의 열 변형이 일어나 미세 구조물(100)의 성능이 저하될 수 있다.
도 2를 참조하면, 일 실시예에 따른 미세 구조물 제조 방법에 따라 제조되는 예시적인 미세 구조물(100)의 기판(130)과 구조 레이어(125)의 평면도, A1지점과 A1'지점의 단면도, 및 A2 지점과 A2' 지점의 단면도가 도시되어 있다. 일 실시예에 따른 미세 구조물 제조 방법에 의하면, 두 번의 식각을 수행하여 미세 구조물의 열 변형을 감소시킬 수 있다.
예를 들어, 일 실시예에 따른 미세 구조물 제조 방법에 의하면, 미세 구조물(100)의 구조 상 열 저항이 높은 열 전달 경로 주변부(210)가 식각되지 않도록 하여 도 2 (A)와 같이 구조 레이어(125)에 대한 제1 식각이 수행될 수 있고, 제1 식각 이후 도 2 (B)와 같이 열 저항이 높은 열 전달 경로 주변부(예: 지지부(110) 주변)에 대한 제2 식각이 수행될 수 있다.
구조 레이어(125)에 대한 두 번의 식각을 수행함으로써 구조물(115)의 제1 식각 과정에서 발생하는 많은 열이 적은 열 저항의 경로를 통해 전파될 수 있도록 하고, 열 저항이 높은 경로로 지지부 주변의 제2 식각 과정에서 발생하는 적은 열이 전파될 수 있도록 함으로써 열 저항이 높은 지지부의 변형을 줄일 수 있다.
다만, 미세 구조물(100)의 구조는 간결한 설명을 위한 예시일뿐이며, 일 실시예에 따른 미세 구조물 제조 방법은 다양한 구조의 미세 구조물을 제조하는 데 적용될 수 있다.
도 3 및 도 4은 일 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다. 도 3a 내지 도 3b를 참조하면, 3a의 (A) 내지 3b의 (F)에서 형성되는 일 실시예에 따른 미세 구조물 제조 방법에 의해 제조되는 예시적인 미세 구조물(100)의 평면도, A1지점과 A1'지점의 단면도, 및 A2 지점과 A2' 지점의 단면도가 도시되어 있다.
도 3a의 (A)에서, 식각에 의해 기판(130)에 리세스 영역(135)이 형성될 수 있다. 일 실시예에서, 기판(130)의 리세스 영역(135)에 전극(310)이 더 배치될 수 있다. 일 실시예에서, 기판(130)은 유리 소재를 포함할 수 있다. 다만, 이는 일 예일뿐이며, 기판(130)은 필요에 따라 다양한 소재를 포함할 수 있다.
도 3a의 (B)에서, 기판(130) 상에 구조 레이어(125)가 결합될 수 있다. 일 실시예에서, 구조 레이어(125)는 실리콘 소재를 포함할 수 있다. 다만, 이는 일 예일뿐이며, 구조 레이어(125)는 필요에 따라 다양한 소재를 포함할 수 있다.
도 3a의 (C)에서, 구조 레이어(125) 상에 구조 레이어(125)의 식각 패턴을 위한 제1 레이어(120)가 형성될 수 있다. 제1 레이어(120)는 제1 레이어(120)에 의해 커버되지 않는 영역의 구조 레이어(125)가 식각되도록 하는 마스크로 기능할 수 있다. 일 실시예에서, 제1 레이어(120)는 금속 소재를 포함할 수 있다. 다만, 이는 일 예일뿐이며, 제1 레이어(120)는 필요에 따라 다양한 소재를 포함할 수 있다.
도 3a의 (D)에서, 제1 레이어(120) 상에 제1 레이어(120)와 일부분 중첩되는 제2 레이어(330)가 형성될 수 있다. 일 실시예에서, 제2 레이어(330)는 포토 레지스트 레이어(photoresist layer)일 수 있다.
도 3b의 (E)에서, 제1 레이어(120) 및 제2 레이어(330)가 적층된 상태에서 구조 레이어(125)에 대한 제1 식각이 수행될 수 있다. 제1 식각 수행 시 제1 레이어(120) 및 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않을 수 있다. 제1 식각 과정에서 구조물(115)의 식각에 의해 발생된 열은 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)를 통해 기판(130)으로 전파될 수 있다. 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않아 열이 여러 방향으로 전달될 수 있고, 구조 레이어(125)의 열에 의한 변형이 감소될 수 있다.
도 3b의 (F)에서, 제2 레이어(330)가 제거될 수 있다. 도 3b의 (G)에서, 제2 레이어(330)가 제거된 상태에서 구조 레이어(125)에 대한 제2 식각이 수행될 수 있다. 제2 식각 과정에서, 제2 레이어(330)로 인해 식각되지 않았던 영역 중 제1 레이어(120)에 의해 커버되지 않는 영역의 구조 레이어(125)가 식각될 수 있다. 제2 식각 과정에서 발생되는 열은 제1 식각 시 발생되는 열보다 적을 수 있고, 열 저항이 높은 경로로 제2 식각에 의한 열이 전달되더라도 열에 의한 변형이 감소될 수 있다.
도 4를 참조하면, 제1 식각 시 구조 레이어(125)의 일부 두께가 식각되는 미세 구조물 제조 방법의 실시예가 도시되어 있다.
도 3b의 (E)와 같이 구조 레이어(125)의 두께를 모두 식각하면 도 3b의 (G)에서 제2 식각을 수행할 때 기판(130)의 손상이 발생할 가능성이 있다. 도 3b의 (E), (F) 및 (G) 대신 도 4의 (E), (F) 및 (G)를 수행하여 제2 식각에 의한 기판(130)의 손상을 줄일 수 있다.
도 4의 (E)를 참조하면, 제1 레이어(120) 및 제2 레이어(330)가 적층된 상태에서 일부 두께의 구조 레이어(125)에 대한 제1 식각이 수행될 수 있다. 제1 레이어(120) 및 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않을 수 있다. 제1 식각 과정에서 구조물(115)의 식각에 의해 발생된 열은 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)를 통해 기판(130)으로 전파될 수 있다. 제2 레이어(330)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않아 열이 여러 방향으로 전달될 수 있고, 구조 레이어(125)의 열에 의한 변형이 감소될 수 있다.
도 4의 (F)에서, 제2 레이어(330)가 제거될 수 있다. 도 4의 (G)에서, 제2 레이어(330)가 제거된 상태에서 구조 레이어(125)에 대한 제2 식각이 수행될 수 있다. 제2 식각 과정에서, 제2 레이어(330)로 인해 식각되지 않았던 영역 중 제1 레이어(120)에 의해 커버되지 않는 영역의 구조 레이어(125) 및 제1 식각 과정에서 식각되지 않은 나머지 일부 두께의 구조 레이어(125)가 식각될 수 있다. 일 실시예에 따른 미세 구조물(100) 제조 방법에 의하면 제1 식각 시 구조 레이어(125)의 일부 두께만을 식각함으로써 제2 식각 과정에 의한 기판(130) 손상을 줄일 수 있다.
도 5는 다른 실시예에 따른 미세 구조물 제조 방법의 단계들을 설명하기 위한 도면이다.
다른 실시예에 따른 미세 구조물 제조 방법은 기판(130)에 리세스 영역(135)을 형성하는 단계 및 기판(130) 상에 구조 레이어(125)를 결합시키는 단계를 포함할 수 있다. 기판(130)은 유리 소재를 포함할 수 있고, 기판(130)은 실리콘 소재를 포함할 수 있다. 미세 구조물 제조 방법은 기판(130)의 리세스 영역(135)에 전극(310)을 배치하는 단계를 더 포함할 수 있다.
다른 실시예에서, 미세 구조물 제조 방법은 구조 레이어(125) 상에 와이어 본딩(wire bonding)을 위한 제1 레이어(505)를 형성하는 단계를 포함할 수 있다. 제1 레이어(505)는 금속 소재를 포함할 수 있다. 예를 들어, 제1 레이어(505)는 금(gold) 소재를 포함할 수 있다.
다른 실시예에서, 미세 구조물 제조 방법은 제1 레이어(505) 상에 구조 레이어(125)의 식각 패턴을 위한 제2 레이어(510)를 형성하는 단계를 포함할 수 있다. 제2 레이어(510)는 금속 소재 또는 TEOS(tetraethyl orthosilicate) 소재를 포함할 수 있다. 예를 들어, 제2 레이어(510)는 알루미늄 소재를 포함할 수 있다. 다른 실시예에서, 제1 레이어(505)는 제2 레이어(510)에 의해 형성되는 구조 레이어(125)의 식각 패턴과 다른 패턴을 가질 수 있다
다른 실시예에서, 미세 구조물 제조 방법은 제2 레이어(510) 상에 제2 레이어(510)와 일부분 중첩되는 제3 레이어(515)를 형성하는 단계를 포함할 수 있다. 제3 레이어(515)는 포토 레지스트 레이어(photoresist layer)일 수 있다.
도 5의 (A)를 참조하면, 제1 레이어(505), 제2 레이어(510) 및 제3 레이어(515)가 적층된 상태의 예시적인 미세 구조물(500)의 평면도, A1지점과 A1'지점 사이 단면도 및 A2지점과 A2'지점 사이 단면도가 도시되어 있다. 다른 실시예에서, 미세 구조물 제조 방법은 제1 레이어(505), 제2 레이어(510) 및 제3 레이어(515)가 도 5 (A)와 같이 적층된 상태에서 구조 레이어(125)에 대한 제1 식각을 수행하는 단계를 포함할 수 있다. 제1 식각 수행 시 제2 레이어(510) 및 제3 레이어(515)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않을 수 있다. 제1 식각 과정에서 구조물의 식각에 의해 발생된 열은 제3 레이어(515)에 의해 커버되는 영역의 구조 레이어(125)를 통해 기판(130)으로 전파될 수 있다. 제3 레이어(515)에 의해 커버되는 영역의 구조 레이어(125)는 식각되지 않아 열이 여러 방향으로 전달될 수 있고, 구조 레이어(125)의 열에 의한 변형이 감소될 수 있다.
다른 실시예에서, 미세 구조물 제조 방법은 제3 레이어(515)를 제거하는 단계를 포함할 수 있다. 제3 레이어(515)가 제거된 상태에서 구조 레이어(125)에 대한 제2 식각이 수행될 수 있다. 제2 식각 과정에서, 제3 레이어(515)로 인해 식각되지 않았던 영역 중 제2 레이어(510)에 의해 커버되지 않는 영역의 구조 레이어(125)가 식각될 수 있다. 제2 식각 과정에서 발생되는 열은 제1 식각 시 발생되는 열보다 적을 수 있고, 열 저항이 높은 경로로 제2 식각에 의한 열이 전달되더라도 열에 의한 변형이 감소될 수 있다.
다른 실시예에서, 제2 식각에 의한 기판(130)의 손상을 방지하기 위해 제1 식각 수행 시 구조 레이어(125)의 일부 두께만이 식각될 수 있다.
다른 실시예에서, 미세 구조물 제조 방법은 제2 레이어(510)를 제거하는 단계를 포함할 수 있다. 도 5 (B)를 참조하면, 제2 레이어(510) 및 제3 레이어(515)가 제거된 예시적인 미세 구조물(500)의 평면도, A1지점과 A1'지점 사이 단면도 및 A2지점과 A2'지점 사이 단면도가 도시되어 있다. 다른 실시예에서 제3 레이어(515)를 이용하여 열 저항이 낮은 열 전달 경로를 형성하고, 두 번의 식각을 수행함으로써 미세 구조물(500)의 열 변형을 줄일 수 있다.
도 6은 일 실시예에 따른 미세 구조물 제조 방법의 흐름도이다.
일 실시예에 따른 미세 구조물 제조 방법은 기판 상에 리세스 영역을 형성하는 단계(605)를 포함할 수 있다. 일 실시예에서, 미세 구조물 제조 방법은 기판의 리세스 영역에 전극을 배치하는 단계를 포함할 수 있다. 단계(605)에 관하여는 도 3a의 (A)에 대해 설명한 내용이 적용될 수 있다.
일 실시예에서, 미세 구조물 제조 방법은 기판 상에 구조 레이어를 결합하는 단계(610)를 포함할 수 있다. 일 실시예에서, 구조 레이어는 실리콘 소재를 포함할 수 있다. 다만, 이는 일 예일뿐이며, 구조 레이어는 필요에 따라 다양한 소재를 포함할 수 있다. 단계(610)에 관하여는 도 3a의 (B)에 대해 설명한 내용이 적용될 수 있다.
일 실시예에서, 미세 구조물 제조 방법은 구조 레이어 상에 구조 레이어의 식각 패턴을 위한 제1 레이어를 형성하는 단계(615)를 포함할 수 있다. 제1 레이어는 제1 레이어에 의해 커버되지 않는 영역의 구조 레이어가 식각되도록 하는 마스크로 기능할 수 있다. 실시예에서, 제1 레이어는 금속 소재를 포함할 수 있다. 다만, 이는 일 예일뿐이며, 제1 레이어는 필요에 따라 다양한 소재를 포함할 수 있다. 단계(615)에 관하여는 도 3a의 (C)에 대해 설명한 내용이 적용될 수 있다.
일 실시예세서, 미세 구조물 제조 방법은 제1 레이어 상에 제1 레이어와 일부분 중첩되는 제2 레이어를 형성하는 단계(620)를 포함할 수 있다. 일 실시예에서, 제2 레이어는 포토 레지스트 레이어일 수 있다. 단계(620)에 관하여는 도 3a의 (D)에 대해 설명한 내용이 적용될 수 있다.
일 실시예에서, 미세 구조물 제조 방법은 제1 레이어 및 제2 레이어가 적층된 상태에서 구조 레이어에 대한 제1 식각을 수행하는 단계(625)를 포함할 수 있다. 제1 식각 수행 시 제1 레이어 및 제2 레이어에 의해 커버되는 영역의 구조 레이어는 식각되지 않을 수 있다. 제1 식각 과정에서 구조물의 식각에 의해 발생된 열은 제2 레이어에 의해 커버되는 영역의 구조 레이어를 통해 기판으로 전파될 수 있다. 제2 레이어에 의해 커버되는 영역의 구조 레이어는 식각되지 않아 열이 여러 방향으로 전달될 수 있고, 구조 레이어의 열에 의한 변형이 감소될 수 있다. 단계(625)에 관하여는 도 3a의 (E)에 대해 설명한 내용이 적용될 수 있다.
일 실시예에서, 미세 구조물 제조 방법은 제2 레이어를 제거하는 단계(630) 및 제2 레이어가 제거된 상태에서 구조 레이어에 대한 제2 식각을 수행하는 단계(635)를 포함할 수 있다. 제2 식각 과정에서, 제2 레이어로 인해 식각되지 않았던 영역 중 제1 레이어에 의해 커버되지 않는 영역의 구조 레이어가 식각될 수 있다. 제2 식각 과정에서 발생되는 열은 제1 식각 시 발생되는 열보다 적을 수 있고, 열 저항이 높은 경로로 제2 식각에 의한 열이 전달되더라도 열에 의한 변형이 감소될 수 있다. 단계(630) 및 단계(635)에 관하여는 도 3a의 (F) 및 (G)에 대해 설명한 내용이 적용될 수 있다.
이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (9)
- 미세 구조물의 제조 방법에 있어서,
기판에 리세스(recess) 영역을 형성하는 단계;
상기 기판 상에 구조 레이어를 결합시키는 단계;
상기 구조 레이어 상에 상기 구조 레이어의 식각 패턴을 위한 제1 레이어를 형성하는 단계;
상기 제1 레이어 상에 상기 제1 레이어와 일부분 중첩되는 제2 레이어를 형성하는 단계;
상기 제1 레이어 및 상기 제2 레이어가 적층된 상태에서 상기 구조 레이어에 대한 제1 식각을 수행하는 단계;
상기 제2 레이어를 제거하는 단계; 및
상기 제2 레이어가 제거된 상태에서, 상기 구조 레이어에 대한 제2 시각을 수행하는 단계
를 포함하는 미세 구조물 제조 방법. - 제1항에 있어서,
상기 제1 식각을 수행하는 단계는,
상기 제1 레이어 및 상기 제2 레이어가 적층된 상태에서 상기 구조 레이어의 일부 두께를 식각하는 단계
를 포함하는, 미세 구조물 제조 방법. - 제1항에 있어서,
상기 기판은, 유리 소재를 포함하고,
상기 구조 레이어는, 실리콘 소재를 포함하고,
상기 제1 레이어는, 금속 소재를 포함하고,
상기 제2 레이어는, 포토 레지스트 레이어(photoresist layer)인, 미세 구조물 제조 방법. - 제1항에 있어서,
상기 리세스 영역에 전극을 배치하는 단계
를 더 포함하는, 미세 구조물 제조 방법. - 미세 구조물의 제조 방법에 있어서,
기판에 리세스(recess) 영역을 형성하는 단계;
상기 기판 상에 구조 레이어를 결합시키는 단계;
상기 구조 레이어 상에 와이어 본딩을 위한 제1 레이어를 형성하는 단계;
상기 제1 레이어 상에 상기 구조 레이어의 식각 패턴을 위한 제2 레이어를 형성하는 단계;
상기 제2 레이어 상에 상기 제2 레이어와 일부분 중첩되는 제3 레이어를 형성하는 단계;
상기 제1 레이어, 상기 제2 레이어 및 상기 제3 레이어가 적층된 상태에서 상기 구조 레이어에 대한 제1 식각을 수행하는 단계;
상기 제3 레이어를 제거하는 단계;
상기 제3 레이어가 제거된 상태에서, 상기 구조 레이어에 대한 제2 시각을 수행하는 단계; 및
상기 제2 레이어를 제거하는 단계
를 포함하는 미세 구조물 제조 방법. - 제5항에 있어서,
상기 제1 레이어는,
상기 구조 레이어의 식각 패턴과 다른 패턴을 갖는 레이어인, 미세 구조물 제조 방법. - 제5항에 있어서,
상기 기판은 유리 소재를 포함하고,
상기 구조 레이어는 실리콘 소재를 포함하고,
상기 제1 레이어는, 금속 소재를 포함하고,
상기 제2 레이어는, 금속 소재 또는 TEOS(tetraethyl orthosilicate) 소재를 포함하고,
상기 제3 레이어는, 포토 레지스트 레이어(photoresist layer)인, 미세 구조물 제조 방법. - 제5항에 있어서,
상기 제1 식각을 수행하는 단계는,
상기 제1 레이어, 상기 제2 레이어 및 상기 제3 레이어가 적층된 상태에서 상기 구조 레이어의 일부 두께를 식각하는 단계
를 포함하는, 미세 구조물 제조 방법. - 제5항에 있어서,
상기 리세스 영역에 전극을 배치하는 단계
를 더 포함하는, 미세 구조물 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220040963A KR20230142127A (ko) | 2022-04-01 | 2022-04-01 | 미세 구조물 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220040963A KR20230142127A (ko) | 2022-04-01 | 2022-04-01 | 미세 구조물 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230142127A true KR20230142127A (ko) | 2023-10-11 |
Family
ID=88295370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220040963A KR20230142127A (ko) | 2022-04-01 | 2022-04-01 | 미세 구조물 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230142127A (ko) |
-
2022
- 2022-04-01 KR KR1020220040963A patent/KR20230142127A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007033355A (ja) | 半導体センサの製造方法及び半導体センサ | |
| JP2009214295A (ja) | シリコン構造熱分離のためのシステム及び方法 | |
| JP5441371B2 (ja) | 微小電気機械システムに使用するためのウェーハを製造する方法 | |
| US8871550B2 (en) | Method for processing a wafer at unmasked areas and previously masked areas to reduce a wafer thickness | |
| KR100800825B1 (ko) | Ｍｅｍｓ 공정을 이용한 ｃｏｍｂ 액츄에이터 구조 및 그제조 방법 | |
| KR20230142127A (ko) | 미세 구조물 제조 방법 | |
| JP2008194813A (ja) | 可動素子およびその製造方法 | |
| US7666702B2 (en) | Method for fabricating a microstructure | |
| JP4692292B2 (ja) | 半導体力学量センサの製造方法 | |
| JP2009224577A (ja) | 素子ウェハおよび素子ウェハの製造方法 | |
| JP4288573B2 (ja) | 半導体ウェハのチップ化方法 | |
| US20080118707A1 (en) | Method and structure of pattern mask for dry etching | |
| CN104517906A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| Alper et al. | Stepped-etching for preserving critical dimensions in through-wafer deep reactive ion etching of thick silicon | |
| JP5180161B2 (ja) | マイクロメカニカル構造体およびその製造方法 | |
| JP4687736B2 (ja) | 外力検知装置の製造方法および外力検知装置 | |
| JP2007043233A (ja) | 圧電式音波センサ | |
| JP2003156509A (ja) | 半導体加速度センサおよびその製造方法 | |
| JP6162426B2 (ja) | 圧電素子ウエハ形成方法 | |
| KR102269048B1 (ko) | 진동 소자 및 그 제조 방법 | |
| KR101524377B1 (ko) | 압저항형 가속도계 및 이의 제조 방법 | |
| US9617146B2 (en) | Apparatus and method for fabricating nano resonator using laser interference lithography | |
| US20040023430A1 (en) | Method for forming a micro-mechanical component in a semiconductor wafer, and a semiconductor wafer comprising a micro-mechanical component formed therein | |
| WO2021134688A1 (zh) | 一种制作mems驱动器的方法 | |
| JP5053619B2 (ja) | 微細構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal |