KR20230133835A - 비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법 - Google Patents

비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법 Download PDF

Info

Publication number
KR20230133835A
KR20230133835A KR1020237012117A KR20237012117A KR20230133835A KR 20230133835 A KR20230133835 A KR 20230133835A KR 1020237012117 A KR1020237012117 A KR 1020237012117A KR 20237012117 A KR20237012117 A KR 20237012117A KR 20230133835 A KR20230133835 A KR 20230133835A
Authority
KR
South Korea
Prior art keywords
electrode
conductive flux
conductive
flux
target member
Prior art date
Application number
KR1020237012117A
Other languages
English (en)
Inventor
히데후미 야스이
기요토 마츠시타
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20230133835A publication Critical patent/KR20230133835A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/36—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest
    • B23K35/3612—Selection of non-metallic compositions, e.g. coatings, fluxes; Selection of soldering or welding materials, conjoint with selection of non-metallic compositions, both selections being of interest with organic compounds as principal constituents
    • B23K35/3613—Polymers, e.g. resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B23K35/025—Pastes, creams, slurries
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/24—Di-epoxy compounds carbocyclic
    • C08G59/245—Di-epoxy compounds carbocyclic aromatic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C08G59/4238—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof heterocyclic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/688—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing phosphorus
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/49—Phosphorus-containing compounds
    • C08K5/51—Phosphorus bound to oxygen
    • C08K5/53—Phosphorus bound to oxygen bound to oxygen and to carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27422—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

얻어지는 접속 구조체의 생산성 및 내충격성을 높이고, 땜납 플래시의 발생을 억제할 수 있는 비도전성 플럭스를 제공한다. 본 발명에 따른 비도전성 플럭스는 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함한다.

Description

비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법
본 발명은 비도전성 플럭스에 관한 것이다. 또한, 본 발명은 상기 비도전성 플럭스를 사용한 접속 구조체 및 접속 구조체의 제조 방법에 관한 것이다.
근년, 데이터 서버, 퍼스널 컴퓨터(PC) 및 휴대 단말기 등의 전자 기기의 소형화, 경량화 및 고기능화에 수반하여, 프린트 배선판 등에 있어서의 배선의 파인 피치화가 진행되고 있다. 그때문에, 배선이 칩의 바로 아래로 연장되는 볼 그리드 어레이(BGA)나, 초소형의 칩 스케일 패키지(CSP) 등의 표면 실장형 패키지가 주목받고 있다.
그러나, BGA 등의 표면 실장형 패키지에서는, 종래의 핀 삽입형 패키지와는 달리, 땜납 볼에 의해 배선 기판의 표면의 전극끼리가 접속되어 있기 때문에, 접착성이 낮아져 낙하했을 때에 파손되기 쉽다(내충격성이 낮다)고 하는 문제가 있다.
그래서, 표면 실장형 패키지와 배선 기판 사이에, 언더필재를 충전한 후에 경화시킴으로써 접합 부분을 보강하는 경우가 있다.
하기의 특허문헌 1에는, 한쪽 면에 반도체 칩이 플립 칩 실장되는 반도체 패키지 기판이 개시되어 있다. 해당 반도체 패키지 기판은, 해당 반도체 패키지 기판의 다른 쪽 면측으로부터, 프린트 배선판에 실장된다. 상기 반도체 패키지 기판은 코어 기재와, 빌드 업층과, 응력 완충층을 구비한다. 상기 빌드 업층은, 배선 패턴과 절연 수지층이 교대로 적층된 다층 배선층이며, 빌드 업층의 최상층은 배선 패턴이다. 또한, 상기 응력 완충층은, 상기 다른 쪽의 면측에서 빌드 업층의 표면 상에 구비되어 있다. 상기 응력 완충층은, 제1 응력 완충층과, 해당 제1 응력 완화층 상에 제2 응력 완충층을 구비하고, 상기 제1 응력 완충층과 상기 제2 응력 완충층은 각각, 비아와 배선 패턴을 구비한다. 상기 반도체 패키지 기판의 한쪽 면 상에 반도체 칩이 실장된 후에, 반도체 칩과 반도체 패키지 기판 사이에, 언더필재가 봉입된다.
일본 특허 공개 제2018-186121호 공보
특허문헌 1과 같은 언더필재를 밀봉제로서 사용한 경우에는, 반도체 칩과 반도체 패키지 기판의 접착성을 높여, 얻어지는 접속 구조체(반도체 패키지)의 내충격성을 높일 수 있다.
그러나, 접속 구조체의 생산 공정에 있어서는, 전극끼리를 접속하기 위하여 리플로우 공정을 행한 후에, 반도체 칩과 반도체 패키지 기판 사이에 언더필재를 모세관 현상에 의해 침투시켜서 충전하여 언더필재를 경화시키기 위한 리플로우 공정을 다시 행할 필요가 있다. 즉, 종래의 언더필재를 사용하는 접속 구조체의 제조 방법에서는, 리플로우 공정을 2회 행할 필요가 있기 때문에, 생산성이 낮다는 과제가 있다. 또한, 종래의 언더필재를 사용한 접속 구조체에서는, 2회째의 리플로우 공정 시에, 전극끼리를 접속하고 있는 땜납이 용융됨으로써 땜납이 언더필재와 부품(또는 기판)의 계면을 파괴하면서 진전하는 현상(땜납 플래시)이 발생하는 경우가 있다. 땜납 플래시가 발생하면, 쇼트 또는 오픈 불량이 발생하는 경우가 있다.
본 발명의 목적은, 얻어지는 접속 구조체의 생산성 및 내충격성을 높이고, 땜납 플래시의 발생을 억제할 수 있는 비도전성 플럭스를 제공하는 것이다. 또한, 본 발명의 목적은, 상기 비도전성 플럭스를 사용한 접속 구조체 및 접속 구조체의 제조 방법을 제공하는 것이다.
본 발명의 넓은 국면에 의하면, 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함하는, 비도전성 플럭스가 제공된다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 25℃에서의 접착력이 100000N/m2 이상 210000N/m2 이하이다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 25℃에서의 점도가 400Pa·s 이하이다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 25℃에서의 점도가 50Pa·s 이하이다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 상기 산 무수물 경화제 100중량부에 대하여 상기 유기 인 화합물의 함유량이, 0.5중량부 이상 10중량부 이하이다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 상기 비도전성 플럭스 100중량％ 중, 상기 산 무수물 경화제의 함유량이, 5중량％ 이상 50중량％ 이하이다.
본 발명에 따른 비도전성 플럭스의 어느 특정 국면에서는, 상기 비도전성 플럭스는, 페이스트이다.
본 발명의 넓은 국면에 의하면, 제1 전극을 표면에 갖는 제1 접속 대상 부재와, 제2 전극을 표면에 갖는 제2 접속 대상 부재와, 상기 제1 접속 대상 부재와, 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 구비하고, 상기 제1 전극이, 제1 전극 본체와, 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비하고, 상기 제1 전극 본체와 상기 제2 전극이 전기적으로 접속되어 있고, 상기 수지부의 재료가 상술한 비도전성 플럭스인, 접속 구조체가 제공된다.
본 발명의 넓은 국면에 의하면, 제1 전극을 표면에 갖고, 상기 제1 전극이, 제1 전극 본체와 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비하는 제1 접속 대상 부재를 사용하고, 또한 상술한 비도전성 플럭스를 사용하고, 상기 제1 접속 대상 부재에 있어서의 상기 땜납 입자의 표면 상에, 상기 비도전성 플럭스를 배치하는 제1 배치 공정과, 상기 비도전성 플럭스가 배치된 상기 제1 접속 대상 부재와, 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 제2 배치 공정과, 상기 땜납 입자 및 상기 비도전성 플럭스를 가열함으로써 상기 제1 전극과 상기 제2 전극을 전기적으로 접속하고, 또한 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 상기 비도전성 플럭스에 의해 형성하는 공정을 구비하는, 접속 구조체의 제조 방법이 제공된다.
본 발명에 따른 접속 구조체의 제조 방법의 어느 특정 국면에서는, 상기 제1 배치 공정에 있어서, 상기 비도전성 플럭스를 디핑에 의해 배치한다.
본 발명에 따른 비도전성 플럭스는, 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함한다. 본 발명에 따른 비도전성 플럭스에서는, 상기의 구성이 구비되어 있으므로, 얻어지는 접속 구조체의 생산성 및 내충격성을 높여 땜납 플래시의 발생을 억제할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 비도전성 플럭스를 사용하여 얻어지는 접속 구조체를 모식적으로 도시하는 단면도이다.
도 2의 (a) 내지 (d)는 본 발명의 일 실시 형태에 따른 비도전성 플럭스를 사용하여 접속 구조체를 제조하는 방법의 일례의 각 공정을 설명하기 위한 단면도이다.
이하, 본 발명의 상세를 설명한다.
(비도전성 플럭스)
본 발명에 따른 비도전성 플럭스는, 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함한다. 상기 비도전성 플럭스는, 도전성을 갖지 않는다. 상기 비도전성 플럭스는, 도전성 물질을 포함하지 않는 것이 바람직하다. 상기 비도전성 플럭스는, 도전성 입자를 포함하지 않는 것이 바람직하다. 상기 비도전성 플럭스는, 땜납을 포함하지 않는 것이 바람직하다. 상기 비도전성 플럭스는, 땜납 입자를 포함하지 않는 것이 바람직하다. 또한, 상기 비도전성 플럭스는, 열경화 가능하다. 상기 비도전성 플럭스는, 가열에 의해 경화되는 특성을 갖는다.
종래와 같은 언더필재를 사용하여 밀봉을 행한 경우에는, 땜납 접합 및 언더필재의 경화를 위하여 리플로우 공정을 2회 행하게 되어 생산성이 낮다는 과제가 있다.
본 발명에 따른 비도전성 플럭스에서는, 상기의 구성이 구비되어 있으므로, 상기 비도전성 플럭스를 사용하여 접속 구조체를 제작할 때에, 1회의 리플로우 공정에 의해, 땜납을 용융시켜서 전극끼리를 접속할 수 있으며, 또한 상기 비도전성 플럭스를 경화시킬 수 있다. 이 때문에, 리플로우 공정을 2회 행할 필요가 없다. 즉, 본 발명의 비도전성 플럭스에서는, 접속 구조체를 제작할 때에 일괄 실장이 가능하므로, 생산성을 높일 수 있다.
본 발명에 따른 비도전성 플럭스는, 땜납을 용융시켜서 전극끼리를 접속하기 위하여 행하여지는 리플로우 공정 전에, 땜납 입자의 표면 상에 배치되어서 사용되어도 된다. 즉, 본 발명에 따른 비도전성 플럭스는, 선입 언더필재로서 사용되어도 된다. 본 발명에 따른 비도전성 플럭스는, 선입 언더필재로서 사용되는 것이 바람직하다. 이 경우, 전극끼리를 접속하기 위한 리플로우 공정 후에 언더필재를 충전하고, 다시 리플로우 공정을 행하는 경우에 비하여, 리플로우 공정의 횟수를 저감시킬 수 있다. 즉, 본 발명에 따른 비도전성 플럭스가 선입 언더필재로서 사용되는 경우에는, 접속 구조체를 제작할 때에 일괄 실장이 가능하므로, 생산성을 보다 한층 높일 수 있다.
또한, 본 발명에 따른 비도전성 플럭스에서는, 상기의 구성이 구비되어 있으므로, 예를 들어 디핑에 의해 패키지에 비도전성 플럭스를 배치할 때에 충분한 양을 배치할 수 있다. 결과적으로, 본 발명에 따른 비도전성 플럭스를 사용한 접속 구조체에 낙하 등의 충격이 가해졌을 때에, 접속 불량 등이 발생하여 접속 구조체가 고장날 확률을 낮게 할 수 있다. 즉, 얻어지는 접속 구조체의 내충격성을 높일 수 있다. 또한, 접속 대상 부재에 비도전성 플럭스를 배치할 때에, 접속 대상 부재를 디핑조로부터 용이하게 인상할 수 있다.
또한, 본 발명에 따른 비도전성 플럭스에서는, 상기의 구성이 구비되어 있으므로, 얻어지는 접속 구조체의 땜납 플래시의 발생을 억제할 수 있어, 내땜납 플래시성을 높일 수 있다. 결과적으로, 본 발명에 따른 비도전성 플럭스를 사용한 접속 구조체에 있어서, 쇼트 및 오픈 불량의 발생을 억제할 수 있다.
또한, 본 발명에 따른 비도전성 플럭스에서는, 상기의 구성이 구비되어 있으므로, 얻어지는 접속 구조체에 있어서의 상하의 전극간의 접속 저항을 낮게 할 수 있어, 결과적으로, 도통 신뢰성을 높일 수 있다. 특히, 본 발명에서는, 산 무수물 경화제와 유기 인 화합물이 병용되고 있음으로써 플럭스 효과를 상당히 높일 수 있다.
본 발명에 있어서, 비도전성이란, 절연 저항이 1.0×106Ω 이상인 것을 말한다. 비도전성 플럭스의 절연 저항은, 예를 들어 이하의 방법으로 측정할 수 있다. 구리 전극을 표면에 갖는 빗살형 기판의 표면 상에, 비도전성 플럭스를 두께 100㎛로 도포하여 시험체를 얻는다. 얻어진 시험체를, 리플로우 시뮬레이터(예를 들어 코어즈사제「Core9046a」)를 사용하고, 질소 분위기 하(산소 농도 100ppm 이하)에서 2℃/초로 160℃까지 승온시킨 후, 실온(23℃)까지 냉각한다. 그 후, 5V의 전압을 인가하고, 측정 장치(예를 들어 ESPEC사제「일렉트로케미컬 마이그레이션 평가 시스템」)를 사용하여 절연 저항을 측정한다.
본 발명에 있어서, 플럭스란, 이하의 땜납 습윤성 시험에 있어서의 땜납 습윤 직경이 600㎛ 이상인 조성물을 말한다. 금 도금 프린트 기판의 표면 상에, 조성물을 두께 150㎛로 도포하고, 해당 조성물의 표면 상에, SnBi 땜납 입자(입자경 500㎛, 융점 139℃)를 배치하여 시험체를 얻는다. 얻어진 시험체를, 리플로우 시뮬레이터(예를 들어 코어즈사 제조「Core9046a」)를 사용하고, 질소 분위기 하(산소 농도 100ppm 이하)에서 2℃/초로 160℃까지 승온시켜, 3분간 유지한 후, 실온(23℃)까지 냉각한다. 그 후, 젖어서 퍼진 땜납의 형상을 타원으로 근사하고, 해당 타원의 짧은 직경과 긴 직경의 평균((짧은 직경+긴 직경)/2)을 조성물의 땜납 습윤 직경으로 한다. 또한, 상기 타원은 정원을 포함하는 개념이며, 상기 타원이 정원일 경우에는, 조성물의 땜납 습윤 직경은 정원의 직경이 된다.
본 발명에 따른 비도전성 플럭스는, 표면 실장형 패키지와 배선 기판의 접속에 적합하게 사용할 수 있다. 상기 표면 실장형 패키지로서는, BGA 및 CSP 등을 들 수 있다.
상기 비도전성 플럭스의 25℃에서의 접착력(태크력)은 바람직하게는 50000N/m2 이상, 보다 바람직하게는 100000N/m2 이상, 더욱 바람직하게는 120000N/m2 이상, 특히 바람직하게는 140000N/m2 이상이다. 상기 비도전성 플럭스의 25℃에서의 접착력(태크력)은 바람직하게는 250000N/m2 이하, 보다 바람직하게는 210000N/m2 이하, 더욱 바람직하게는 170000N/m2 이하, 특히 바람직하게는 160000N/m2 이하이다. 상기 비도전성 플럭스의 25℃에서의 접착력이 상기 하한 이상이면 디핑에 의해 패키지에 상기 비도전성 플럭스를 배치할 때에 충분한 양을 배치할 수 있다. 결과적으로, 얻어지는 접속 구조체의 내충격성을 보다 한층 효과적으로 높일 수 있다. 또한, 상기 비도전성 플럭스의 25℃에서의 접착력이 상기 상한 이하이면, 디핑조로부터 용이하게 패키지를 인상할 수 있다.
상기 비도전성 플럭스의 25℃에서의 접착력(태크력)은 이하와 같이 하여 측정한다. 상기 비도전성 플럭스를 스테인리스판의 표면 상에 두께 50㎛로 도포하여 적층체를 얻는다. 태크 시험기를 사용하여, 상기 적층체에 프로브(직경(8mm, 10g)를 10초 압입한 후, 0.1mm/초의 속도로 프로브를 인상했을 때의 하중을 측정한다. 태크 시험기로서는, UBM사제「TA-500」 등을 들 수 있다.
얻어지는 접속 구조체의 내충격성을 보다 한층 효과적으로 높이는 관점에서는, 상기 비도전성 플럭스의 25℃에서의 점도(η25)는 바람직하게는 5Pa·s 이상, 보다 바람직하게는 25Pa·s 이상이며, 바람직하게는 400Pa·s 이하, 보다 바람직하게는 300Pa·s 이하, 더욱 바람직하게는 50Pa·s 이하, 특히 바람직하게는 40Pa·s 이하이다. 상기 점도(η25)는 배합 성분의 종류 및 배합량에 따라 적절히 조정할 수 있다.
상기 점도(η25)는 예를 들어 E형 점도계(도끼 산교사제「TVE22L」) 등을 사용하여 25℃ 및 10rpm의 조건에서 측정할 수 있다.
얻어지는 접속 구조체의 내충격성을 높이는 관점에서는, 상기 비도전성 플럭스는, 25℃에서 액상인 것이 바람직하고, 페이스트인 것이 바람직하다.
얻어지는 접속 구조체의 내충격성을 보다 한층 효과적으로 높이는 관점에서는, 상기 비도전성 플럭스의 융점은, 바람직하게는 40℃ 이상, 보다 바람직하게는 70℃ 이상이고, 바람직하게는 350℃ 이하, 보다 바람직하게는 310℃ 이하이다.
상기 비도전성 플럭스의 융점은, 시차 주사 열량 측정(DSC)에 의해 구할 수 있다. 시차 주사 열량 측정(DSC) 장치로서는, SII사제「EXSTAR DSC7020」 등을 들 수 있다.
도통 신뢰성을 높이는 관점에서는, 상기 비도전성 플럭스의 반응 개시 온도는, 바람직하게는 50℃ 이상, 보다 바람직하게는 70℃ 이상, 더욱 바람직하게는 80℃ 이상이고, 바람직하게는 250℃ 이하, 보다 바람직하게는 200℃ 이하, 더욱 바람직하게는 150℃ 이하, 특히 바람직하게는 140℃ 이하이다.
<에폭시 화합물>
상기 에폭시 화합물은, 적어도 1개의 에폭시기를 갖는 화합물이다. 상기 에폭시 화합물로서는 비크실레놀형 에폭시 화합물, 비스페놀 A형 에폭시 화합물, 비스페놀 F형 에폭시 화합물, 비스페놀 S형 에폭시 화합물, 페놀노볼락형 에폭시 화합물, 비페닐형 에폭시 화합물, 비페닐 노볼락형 에폭시 화합물, 비페놀형 에폭시 화합물, 나프탈렌형 에폭시 화합물, 플루오렌형 에폭시 화합물, 페놀아르알킬형 에폭시 화합물, 나프톨아르알킬형 에폭시 화합물, 디시클로펜타디엔형 에폭시 화합물, 안트라센형 에폭시 화합물, 아다만탄 골격을 갖는 에폭시 화합물, 트리시클로데칸 골격을 갖는 에폭시 화합물, 나프틸렌에테르형 에폭시 화합물 및 트리아진핵을 골격에 갖는 에폭시 화합물 등을 들 수 있다. 상기 에폭시 화합물은 1종만이 사용되어도 되고, 2종 이상이 병용되어도 된다.
디핑성을 높이는 관점에서는, 상기 에폭시 화합물은, 비크실레놀형 에폭시 화합물, 비스페놀 F형 에폭시 화합물 또는 트리아진핵을 골격에 갖는 에폭시 화합물인 것이 바람직하고, 비크실레놀형 에폭시 화합물 또는 비스페놀 F형 에폭시 화합물인 것이 보다 바람직하다. 상기 에폭시 화합물은, 비크실레놀형 에폭시 화합물인 것이 더욱 바람직하다.
얻어지는 접속 구조체의 내충격성을 보다 한층 높이는 관점에서는, 상기 에폭시 화합물은 25℃에서 액상인 것이 바람직하다.
얻어지는 접속 구조체의 내충격성을 보다 한층 높이는 관점에서는, 상기 비도전성 플럭스 100중량％ 중, 상기 에폭시 화합물의 함유량은, 바람직하게는 15중량％ 이상, 보다 바람직하게는 30중량％ 이상, 더욱 바람직하게는 50중량％ 이상이며, 바람직하게는 70중량％ 이하, 보다 바람직하게는 60중량％ 이하, 더욱 바람직하게는 55중량％ 이하이다.
<산 무수물 경화제>
상기 산 무수물 경화제는, 상기 에폭시 화합물을 열경화시킨다. 상기 산 무수물 경화제와, 후술하는 유기 인 화합물을 병용함으로써, 상기 비도전성 플럭스의 플럭스 효과를 상당히 높일 수 있다. 결과적으로, 얻어지는 접속 구조체 중의 전극 및 땜납의 표면의 산화막을 양호하게 제거할 수 있다.
상기 산 무수물 경화제로서는, 무수 프탈산, 테트라히드로 무수 프탈산, 트리알킬테트라히드로 무수 프탈산, 헥사히드로 무수 프탈산, 메틸헥사히드로 무수 프탈산, 메틸테트라히드로 무수 프탈산, 메틸부테닐테트라히드로 무수 프탈산, 프탈산 유도체의 무수물, 무수 말레산, 무수 나드산, 무수 메틸나드산, 무수 글루타르산, 무수 숙신산, 글리세린비스 무수 트리멜리트산 모노아세테이트 및 에틸렌글리콜비스 무수 트리멜리트산 등의 2관능의 산 무수물 경화제, 무수 트리멜리트산 등의 3관능의 산 무수물 경화제, 그리고, 무수 피로멜리트산, 무수 벤조페논테트라카르복실산, 메틸시클로헥센테트라카르복실산 무수물 및 폴리아젤라산 무수물 등의 4관능 이상의 산 무수물 경화제 등을 들 수 있다. 상기 산 무수물 경화제는, 1종만이 사용되어도 되고, 2종 이상이 병용되어도 된다.
디핑성을 높이는 관점에서는, 상기 산 무수물 경화제는, 테트라히드로 무수 프탈산 또는 헥사히드로 무수 프탈산인 것이 바람직하고, 헥사히드로 무수 프탈산인 것이 보다 바람직하다. 디핑성을 보다 한층 높이는 관점에서는, 상기 헥사히드로 무수 프탈산은, 메틸헥사히드로 무수 프탈산인 것이 바람직하다.
상기 비도전성 플럭스 100중량％ 중, 상기 산 무수물 경화제의 함유량은, 바람직하게는 5중량％ 이상, 보다 바람직하게는 10중량％ 이상, 더욱 바람직하게는 25중량％ 이상이며, 바람직하게는 60중량％ 이하, 보다 바람직하게는 50중량％ 이하, 더욱 바람직하게는 45중량％ 이하이다. 상기 산 무수물 경화제의 함유량이 상기 하한 이상 및 상기 상한 이하이면, 얻어지는 접속 구조체의 내충격성 및 내땜납 플래시성을 보다 한층 높일 수 있다.
상기 에폭시 화합물 100중량부에 대하여 상기 산 무수물 경화제의 함유량은, 바람직하게는 50중량부 이상, 보다 바람직하게는 60중량부 이상, 더욱 바람직하게는 70중량부 이상이며, 바람직하게는 120중량부 이하, 보다 바람직하게는 110중량부 이하, 더욱 바람직하게는 100중량부 이하이다. 상기 산 무수물 경화제의 함유량이 상기 하한 이상 및 상기 상한 이하이면, 얻어지는 접속 구조체의 내충격성 및 내땜납 플래시성을 보다 한층 높일 수 있다.
<유기 인 화합물>
상기 유기 인 화합물과, 상기 산 무수물 경화제를 병용함으로써 비도전성 플럭스의 플럭스성을 높일 수 있다. 결과적으로, 얻어지는 접속 구조체 중의 전극 및 땜납의 표면의 산화막을 양호하게 제거할 수 있다. 또한, 얻어지는 접속 구조체의 내충격성을 높일 수 있다.
상기 유기 인 화합물로서는, 유기 포스포늄염, 유기 인산, 유기 인산 에스테르, 유기 포스폰산, 유기 포스폰산 에스테르, 유기 포스핀산 및 유기 포스핀산 에스테르 등을 들 수 있다. 상기 유기 인 화합물은, 1종만이 사용되어도 되고, 2종 이상이 병용되어도 된다.
도통 신뢰성을 높이는 관점에서는, 상기 유기 인 화합물은, 유기 포스포늄염, 유기 인산 또는 유기 인산 에스테르인 것이 바람직하고, 유기 포스포늄염인 것이 보다 바람직하다.
상기 유기 포스포늄염으로서는, 포스포늄 이온과 그 반대 이온으로 구성되어 있는 유기 포스포늄염을 들 수 있다.
도통 신뢰성을 높이는 관점에서는, 상기 유기 포스포늄염은, 메틸트리부틸포스포늄디메틸포스페이트, 트리부틸메틸포스포늄비스(2-에틸헥실)포스페이트, 또는 테트라부틸포스포늄브로마이드인 것이 바람직하고, 메틸트리부틸포스포늄디메틸포스페이트인 것이 보다 바람직하다.
상기 유기 포스포늄염의 시판품으로서는, 닛폰 가가쿠 고교사제「히쉬콜린」 시리즈 등을 들 수 있다.
상기 유기 인산, 상기 유기 인산 에스테르, 상기 유기 포스폰산, 상기 유기 포스폰산 에스테르, 상기 유기 포스핀산 및 상기 유기 포스핀산 에스테르로서는 특별히 한정되지 않고 종래 공지된 화합물이나 시판품을 사용할 수 있다.
얻어지는 접속 구조체의 내충격성을 보다 한층 높이는 관점에서는, 상기 유기 인 화합물은, 25℃에서 액상인 것이 바람직하다.
얻어지는 접속 구조체의 내충격성 및 내땜납 플래시성을 보다 한층 높이는 관점에서는, 상기 비도전성 플럭스 100중량％ 중, 상기 유기 인 화합물의 함유량은, 바람직하게는 0.5중량％ 이상, 보다 바람직하게는 0.8중량％ 이상이며, 바람직하게는 10중량％ 이하, 보다 바람직하게는 8.0중량％ 이하, 더욱 바람직하게는 4.0중량％ 이하이다.
얻어지는 접속 구조체의 내충격성 및 내땜납 플래시성을 보다 한층 높이는 관점에서는, 상기 산 무수물 경화제 100중량부에 대하여 상기 유기 인 화합물의 함유량은, 바람직하게는 0.5중량부 이상, 보다 바람직하게는 1중량부 이상, 더욱 바람직하게는 2중량부 이상이며, 바람직하게는 10중량부 이하, 보다 바람직하게는 5중량부 이하이다.
<다른 성분>
상기 비도전성 플럭스는, 필요에 따라, 예를 들어 충전제, 증량제, 연화제, 가소제, 틱소제, 레벨링제, 중합 촉매, 경화 촉매, 착색제, 산화 방지제, 열 안정제, 광안정제, 자외선 흡수제, 활제, 대전 방지제 및 난연제 등의 각종 첨가제를 포함하고 있어도 된다.
플럭스성을 보다 한층 높이는 관점에서, 상기 비도전성 플럭스는, 카르복실기를 갖는 화합물을 포함하고 있어도 되고, 카르복실산 화합물을 포함하고 있어도 된다. 상기 비도전성 플럭스는 플럭스성이 우수하므로, 상기 비도전성 플럭스는, 카르복실기를 갖는 화합물을 포함하지 않아도 되고, 카르복실산 화합물을 포함하지 않아도 된다.
(접속 구조체 및 접속 구조체의 제조 방법)
본 발명에 따른 비도전성 플럭스는, 접속 구조체를 얻기 위하여 적합하게 사용된다. 본 발명에 따른 비도전성 플럭스는, 땜납의 표면 상에 도포하기 위하여 적합하게 사용된다(비도전성 플럭스의 땜납의 표면으로의 사용). 본 발명에 따른 비도전성 플럭스는, 땜납 입자의 표면 상에 도포하기 위하여 적합하게 사용된다(비도전성 플럭스의 땜납 입자 표면으로의 사용). 본 발명에 따른 비도전성 플럭스는, 땜납의 피복 재료이어도 된다. 본 발명에 따른 비도전성 플럭스는, 땜납 입자의 피복 재료이어도 된다. 본 발명에 따른 비도전성 플럭스는, 전극의 표면 상에 도포하기 위해서도 적합하게 사용된다(비도전성 플럭스의 전극 표면으로의 사용). 본 발명에 따른 비도전성 플럭스는, 도전성 입자의 표면 상에 도포하기 위해서도 적합하게 사용된다(비도전성 플럭스의 도전성 입자의 표면으로의 사용). 본 발명에 따른 비도전성 플럭스는, 전극의 피복 재료이어도 된다. 본 발명에 따른 비도전성 플럭스는, 도전성 입자의 피복 재료이어도 된다.
본 발명에 따른 접속 구조체는, 제1 전극을 표면에 갖는 제1 접속 대상 부재와, 제2 전극을 표면에 갖는 제2 접속 대상 부재와, 상기 제1 접속 대상 부재와, 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 구비한다. 본 발명에 따른 접속 구조체에서는, 상기 제1 전극은, 제1 전극 본체와, 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비한다. 본 발명에 따른 접속 구조체에서는, 상기 제1 전극 본체와 상기 제2 전극이 전기적으로 접속되어 있다. 본 발명에 따른 접속 구조체에서는, 상기 수지부의 재료가 상술한 비도전성 플럭스이다.
본 발명에 따른 접속 구조체의 제조 방법에서는, 제1 전극을 표면에 갖는 제1 접속 대상 부재가 사용되고, 상기 제1 전극은, 제1 전극 본체와, 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비한다. 본 발명에 따른 접속 구조체의 제조 방법에서는, 상술한 제1 접속 대상 부재를 사용하고, 또한 상술한 비도전성 플럭스를 사용하여 상기 제1 접속 대상 부재에 있어서의 상기 땜납 입자의 표면 상에, 상기 비도전성 플럭스를 배치하는 제1 배치 공정을 구비한다. 본 발명에 따른 접속 구조체의 제조 방법은, 상기 비도전성 플럭스가 배치된 상기 제1 접속 대상 부재와, 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 제2 배치 공정을 구비한다. 본 발명에 따른 접속 구조체의 제조 방법은, 상기 땜납 입자 및 상기 비도전성 플럭스를 가열함으로써 상기 제1 전극과 상기 제2 전극을 전기적으로 접속하고, 또한 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 상기 비도전성 플럭스에 의해 형성하는 공정을 구비한다.
본 발명에 따른 접속 구조체의 제조 방법에서는, 상기 제1 배치 공정에 있어서, 상기 비도전성 플럭스를, 디스펜스에 의해 배치해도 되고, 스크린 인쇄에 의해 배치해도 되고, 잉크젯 장치에 의한 토출에 의해 배치해도 되고, 디핑에 의해 배치해도 된다. 생산성을 보다 한층 높이는 관점에서는, 상기 제1 배치 공정에 있어서, 상기 비도전성 플럭스를 디핑에 의해 배치하는 것이 바람직하다.
종래의 언더필재를 사용하는 접속 구조체의 제조 방법에서는, 전극끼리를 접속하기 위한 리플로우 공정을 행한 후, 접속 대상 부재 사이에 언더필재를 모세관 현상에 의해 침투시켜서 충전하고, 언더필재를 경화시키기 위한 리플로우 공정을 다시 행할 필요가 있다. 즉, 종래의 언더필재를 사용하는 접속 구조체의 제조 방법에서는, 리플로우 공정을 2회 행할 필요가 있기 때문에, 생산성이 낮다고 하는 과제가 있다. 또한, 종래의 언더필재를 사용한 접속 구조체에서는, 땜납 플래시가 발생하는 경우가 있다. 땜납 플래시가 발생하면, 쇼트 또는 오픈 불량이 발생하는 경우가 있다.
본 발명에 따른 접속 구조체 및 접속 구조체의 제조 방법에서는, 특정의 비도전성 플럭스를 사용하고 있으므로, 1회의 리플로우 공정에 의해, 전극끼리를 전기적으로 접속하고, 또한 상기 비도전성 플럭스를 경화시킬 수 있다. 이 때문에, 리플로우 공정을 2회 행할 필요가 없다. 즉, 본 발명에 따른 접속 구조체 및 접속 구조체의 제조 방법에서는, 일괄 실장이 가능하므로, 결과적으로, 생산성을 보다 한층 높일 수 있다. 또한, 본 발명에 따른 접속 구조체 및 접속 구조체의 제조 방법에서는, 특정의 비도전성 플럭스를 사용하고 있으므로, 예를 들어 디핑에 의해 패키지에 비도전성 플럭스를 배치할 때에 충분한 양을 배치할 수 있다. 결과적으로, 접속 구조체에 낙하 등의 충격이 가해졌을 때에, 접속 불량 등이 발생하여 접속 구조체가 고장날 확률을 낮게(내충격성을 높게) 할 수 있다. 또한, 본 발명에 따른 접속 구조체 및 접속 구조체의 제조 방법에서는, 특정 비도전성 플럭스를 사용하고 있으므로, 땜납 플래시의 발생을 억제할 수 있다. 결과적으로, 얻어지는 접속 구조체에 있어서, 쇼트 또는 오픈 불량의 발생을 억제할 수 있다.
이하, 도면을 참조하면서, 본 발명의 구체적인 실시 형태를 설명한다.
도 1은, 본 발명의 일 실시 형태에 따른 비도전성 플럭스를 사용하여 얻어지는 접속 구조체를 모식적으로 도시하는 단면도이다.
도 1에 나타내는 접속 구조체(1)는 제1 접속 대상 부재(2)와, 제2 접속 대상 부재(3)와, 제1 접속 대상 부재(2)와 제2 접속 대상 부재(3)를 접속하고 있는 수지부(4)를 구비한다. 수지부(4)는 비도전성 플럭스(4Xa)(도 2의 (a) 내지 (d) 참조)에 의해 형성되어 있다. 수지부(4)의 재료는, 비도전성 플럭스(4Xa)이다. 본 실시 형태에서는, 비도전성 플럭스(4Xa)는, 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함한다. 본 실시 형태에서는, 비도전성 플럭스(4Xa)는, 페이스트이다.
수지부(4)는 비도전성 플럭스(4Xa)가 열경화된 경화물부이다.
제1 접속 대상 부재(2)는 표면(하면)에, 복수의 제1 전극을 갖는다. 상기 제1 전극은, 제1 전극 본체(2a)와, 제1 전극 본체(2a)의 표면 상에 땜납부(2B)(땜납 입자)를 구비한다. 상기 제1 전극은, 제1 전극 본체(2a)와 땜납부(2B)의 복합 전극이다. 제2 접속 대상 부재(3)는 표면(상면)에, 복수의 제2 전극(3a)을 갖는다. 접속 구조체(1)에서는, 제1 전극 본체(2a)와 제2 전극(3a)이 전기적으로 접속되어 있다. 접속 구조체(1)에서는, 제1 전극 본체(2a)와 제2 전극(3a)이 땜납부(2B)에 의해 전기적으로 접속되어 있다.
도 1에 나타내는 바와 같이, 접속 구조체(1)에서는, 제1 전극 본체(2a)와 제2 전극(3a) 사이에서, 땜납 입자의 적어도 제2 전극(3a)에 접하는 부분이 용융된 후, 땜납 입자가 고화되어 땜납부(2B)가 형성되어 있다. 이 때문에, 땜납부(2B)와 제2 전극(3a)의 접속 면적이 커진다. 상기 접속 구조체에서는, 땜납 입자가 잔존하고 있어도 된다. 상기 접속 구조체에서는, 땜납 입자와 땜납부가 존재해도 된다.
이어서, 도 2의 (a) 내지 (d)를 사용하여, 접속 구조체의 제조 방법의 일례를 구체적으로 설명한다. 도 2의 (a) 내지 (d)는 본 발명의 일 실시 형태에 따른 비도전성 플럭스를 사용하여 접속 구조체를 제조하는 방법의 일례의 각 공정을 설명하기 위한 단면도이다.
우선, 도 2의 (a) 및 도 2의 (b)에 나타내는 바와 같이, 제1 전극을 표면(하면)에 갖는 제1 접속 대상 부재(2)를 준비한다. 상기 제1 전극은, 제1 전극 본체(2a)와, 제1 전극 본체(2a)의 표면 상에 땜납 입자(2b)를 구비한다. 또한, 비도전성 플럭스(4Xa)를 준비한다. 비도전성 플럭스(4Xa)는, 디핑조(4X) 내에 충전되어 있다. 제1 접속 대상 부재(2)에 있어서의 땜납 입자(2b)의 표면 상에, 비도전성 플럭스(4Xa)를 배치한다(제1 배치 공정). 비도전성 플럭스(4Xa)는, 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함한다.
제1 배치 공정에 있어서, 제1 접속 대상 부재(2)에 있어서의 땜납 입자(2b)의 표면 상에, 비도전성 플럭스(4Xa)를 디핑에 의해 배치한다. 제1 접속 대상 부재(2)를 비도전성 플럭스(4Xa)가 충전된 디핑조(4X)에 침지시키고, 제1 접속 대상 부재(2)에 있어서의 땜납 입자(2b)의 표면 상에 비도전성 플럭스(4Xa)를 배치한다. 비도전성 플럭스(4Xa)는, 땜납 입자(2b)의 표면을 피복하고 있고 피복층이다. 비도전성 플럭스(4Xa)인 피복층은, 땜납 입자(2b)의 표면을 따라 배치되어 있다.
땜납 입자의 표면 상에 배치하는 비도전성 플럭스의 양은, 얻어지는 접속 구조체에 있어서, 제1 접속 대상 부재와 제2 접속 대상 부재의 공극을 매립할 수 있는 양인 것이 바람직하다.
또한, 제2 전극(3a)을 표면(상면)에 갖는 제2 접속 대상 부재(3)를 준비한다. 이어서, 도 2의 (b) 및 (c)에 나타내는 바와 같이, 비도전성 플럭스(4Xa)가 배치된 제1 접속 대상 부재(2)와, 제2 접속 대상 부재(3)를 제1 전극(제1 전극 본체(2a) 및 땜납 입자(2b))과 제2 전극(3a)이 대향하도록 배치한다(제2 배치 공정). 제1 접속 대상 부재(2)의 제1 전극측을 향하여, 제2 전극(3a) 측으로부터, 제2 접속 대상 부재(3)를 배치한다. 이때, 제1 전극 본체(2a)와 제2 전극(3a)을 대향시킨다.
이어서, 도 2의 (d)에 나타내는 바와 같이, 땜납 입자(2b) 및 비도전성 플럭스(4Xa)를 가열한다(제3 공정). 바람직하게는, 상기 땜납 입자의 제2 전극과 접하는 부분이 용융되는 온도 이상으로 상기 비도전성 플럭스를 가열한다. 보다 바람직하게는, 상기 에폭시 화합물의 경화 온도 이상으로 비도전성 플럭스(4Xa)를 가열한다. 이 가열에 의해, 제1 전극(제1 전극 본체(2a) 및 땜납 입자(2b) 또는 땜납부(2B))과 제2 전극(2a)이 전기적으로 접속된다. 또한, 비도전성 플럭스(4Xa)는 열경화된다. 이 결과, 도 2의 (d)에 나타내는 바와 같이, 제1 접속 대상 부재(2)와 제2 접속 대상 부재(3)를 접속하고 있는 수지부(4)가 비도전성 플럭스(4Xa)에 의해 형성된다. 비도전성 플럭스(4Xa)가 열경화됨으로써 수지부(4)가 형성된다. 또한, 도 2의 (d)에 나타내는 바와 같이, 땜납 입자(2b)에 의해 땜납부(2B)가 형성되고, 제1 전극 본체(2a)와 제2 전극(3a)이 땜납부(2B)에 의해 전기적으로 접속된다.
이와 같이 하여, 도 1에 나타내는 접속 구조체(1)가 얻어진다. 또한, 상기 제2 공정과 상기 제3 공정은 연속하여 행하여져도 된다. 또한, 상기 제2 공정을 행한 후에, 제1 접속 대상 부재(2)와 비도전성 플럭스(4Xa)와 제2 접속 대상 부재(3)의 적층체를, 가열부로 이동시키고 상기 제3 공정을 행해도 된다. 상기 가열을 행하기 위해서, 가열 부재 상에 상기 적층체를 배치해도 되고, 가열된 공간 내에 상기 적층체를 배치해도 된다.
상기 제3 공정에서의 상기 가열 온도는 바람직하게는 140℃ 이상, 보다 바람직하게는 160℃ 이상이고, 바람직하게는 450℃ 이하, 보다 바람직하게는 250℃ 이하, 더욱 바람직하게는 200℃ 이하이다. 상기 제3 공정에서의 상기 가열 온도는, 상기 땜납 입자의 융점 이상으로 가열하는 것이 바람직하다. 상기 제3 공정에서의 상기 가열 온도는, 상기 에폭시 화합물의 경화 온도 이상으로 가열하는 것이 바람직하다. 상기 제3 공정에서의 상기 가열 온도는, 상기 땜납 입자의 제2 전극과 접하는 부분이 용융되는 온도 이상인 것이 바람직하고, 상기 에폭시 화합물의 경화 온도 이상인 것이 보다 바람직하다.
상기 제3 공정에 있어서의 가열 방법으로서는, 상기 적층체 전체를, 리플로우로를 사용하거나 또는 오븐을 사용하여 가열하는 방법이나, 상기 적층체의 땜납부(땜납 입자) 및 수지부(비도전성 플럭스)만을 국소적으로 가열하는 방법을 들 수 있다.
국소적으로 가열하는 방법에 사용하는 기구로서는, 핫 플레이트, 열풍을 부여하는 히트 건, 납땜 인두 및 적외선 히터 등을 들 수 있다.
또한, 핫 플레이트로 국소적으로 가열할 때, 땜납부(땜납 입자) 및 수지부(비도전성 플럭스) 바로 아래는, 열전도성이 높은 금속으로, 그 밖의 가열하는 것이 바람직하지 않은 개소는, 불소 수지 등의 열전도성이 낮은 재질로, 핫 플레이트 상면을 형성하는 것이 바람직하다.
접속 구조체에 있어서의 땜납부의 두께는, 바람직하게는 10㎛ 이상, 보다 바람직하게는 20㎛ 이상이며, 바람직하게는 100㎛ 이하, 보다 바람직하게는 80㎛ 이하이다.
접속 구조체에 있어서의 수지부의 두께는, 바람직하게는 10㎛ 이상, 보다 바람직하게는 20㎛ 이상이며, 바람직하게는 100㎛ 이하, 보다 바람직하게는 80㎛ 이하이다.
땜납 입자의 융점에서의 비도전성 플럭스의 점도(ηmp)는 바람직하게는 0.1Pa·s 이상, 보다 바람직하게는 0.2Pa·s 이상이며, 바람직하게는 50Pa·s 이하, 보다 바람직하게는 10Pa·s 이하, 더욱 바람직하게는 1Pa·s 이하이다. 상기 점도(ηmp)가 상기 하한 이상 및 상기 상한 이하이면 도통 신뢰성을 보다 한층 양호하게 할 수 있다.
상기 점도(ηmp)는 예를 들어 Thermo Fisher Scientific사제 레오미터「HAAKE MARS III」를 사용하여 주파수 2Hz, 승온 속도 0.11℃/초, 측정 온도 범위 25℃ 내지 200℃(단, 땜납 입자의 융점이 200℃를 초과하는 경우에는 온도 상한을 땜납 입자의 융점으로 함)의 조건에서 측정 가능하다. 측정 결과로부터, 땜납 입자의 융점(℃)에서의 점도가 평가된다.
비도전성 플럭스가 페이스트(액상)인 경우, 비도전성 플럭스의 도포량에 따라 수지부의 두께를 조정하는 것이 용이해진다.
상기 제1, 제2 접속 대상 부재는, 특별히 한정되지 않는다. 상기 제1, 제2 접속 대상 부재로서는, 구체적으로는 반도체 칩, 반도체 패키지, LED 칩, LED 패키지, 콘덴서 및 다이오드 등의 전자 부품, 그리고 수지 필름, 프린트 기판, 플렉시블 프린트 기판, 플렉시블 플랫 케이블, 리지드 플렉시블 기판, 유리 에폭시 기판 및 유리 기판 등의 회로 기판 등의 전자 부품 등을 들 수 있다. 상기 제1, 제2 접속 대상 부재는 전자 부품인 것이 바람직하다.
상기 접속 대상 부재에 마련되어 있는 전극으로서는 금 전극, 니켈 전극, 주석 전극, 알루미늄 전극, 구리 전극, 몰리브덴 전극, 은 전극, SUS 전극 및 텅스텐 전극 등의 금속 전극을 들 수 있다. 상기 접속 대상 부재가 플렉시블 프린트 기판인 경우에는, 상기 전극은 금 전극, 니켈 전극, 주석 전극, 은 전극 또는 구리 전극인 것이 바람직하다. 상기 접속 대상 부재가 유리 기판인 경우에는, 상기 전극은 알루미늄 전극, 구리 전극, 몰리브덴 전극, 은 전극 또는 텅스텐 전극인 것이 바람직하다. 또한, 상기 전극이 알루미늄 전극인 경우에는, 알루미늄만으로 형성된 전극이어도 되며, 금속 산화물층의 표면에 알루미늄층이 적층된 전극이어도 된다. 상기 금속 산화물층의 재료로서는, 3가의 금속 원소가 도핑된 산화 인듐 및 3가의 금속 원소가 도핑된 산화 아연 등을 들 수 있다. 상기 3가의 금속 원소로서는 Sn, Al 및 Ga 등을 들 수 있다.
이하, 실시예 및 비교예를 들어, 본 발명을 구체적으로 설명한다. 본 발명은 이하의 실시예만으로 한정되지 않는다.
에폭시 화합물:
에폭시 화합물 1(비스페놀 F형 에폭시 화합물, 신닛테츠스미킨 가가쿠사제 「YDF-8170C」)
에폭시 화합물 2(비크실레놀형 에폭시 화합물, 미쓰비시 케미컬사제「YX-4000HK」)
경화제:
산 무수물 경화제 1(헥사히드로 무수 프탈산과 메틸헥사히드로 무수 프탈산의 혼합물, 신니혼 리카사제 「리카시드 MH-700」)
산 무수물 경화제 2(테트라히드로 무수 프탈산, 신니혼 리카사제「리카시드 TH」)
이미다졸 경화제(시꼬꾸 가세이 고교사제「2E4MZ-A」)
유기 인 화합물:
유기 인 화합물 1(테트라부틸포스포늄브로마이드, 닛폰 가가쿠 고교사제「히쉬콜린 PX-4B」, 융점: 110℃)
유기 인 화합물 2(메틸트리부틸포스포늄디메틸포스페이트, 닛폰 가가쿠 고교사제「히쉬콜린 PX-4MP」, 융점: 10℃)
(실시예 1 내지 8 및 비교예 1, 2)
(1) 비도전성 플럭스 또는 조성물의 제작
하기의 표 1 내지 3에 나타내는 성분을 하기의 표 1 내지 3에 나타내는 배합 양으로 배합하여 비도전성 플럭스 또는 조성물을 얻었다.
(2) 접속 구조체의 제작
제작 직후의 비도전성 플럭스(조성물)를 디핑조에 충전하였다. 제1 전극을 표면에 갖는 제1 접속 대상 부재(패키지)로서, BGA(0.8mm 피치, 100전극)를 준비하였다. 제2 접속 대상 부재로서, 제1 접속 대상 부재에 대응하는 제2 전극(금 전극)을 표면에 갖는 프린트 기판(재질: FR4, 두께: 1mm)을 준비하였다. 상기 제1 접속 대상 부재를, 디핑조에 1초간 침지하고, 비도전성 플럭스(조성물)를 제1 전극 본체의 표면 상의 땜납 입자에 배치하였다(제1 배치 공정). 이어서, 비도전성 플럭스(조성물)의 하면에, 제2 접속 대상 부재를 전극끼리가 대향하도록 적층하였다(제2 배치 공정). 땜납 입자 및 비도전성 플럭스(조성물)에는, 제2 접속 대상 부재의 중량은 더해진다. 그 상태로부터, 땜납 입자 및 비도전성 플럭스의 온도가, 승온 개시로부터 50초 후에 땜납 입자의 융점이 되도록 가열하였다. 또한, 승온 개시로부터 65초 후에, 땜납 입자(땜납부) 및 비도전성 플럭스(수지부)의 온도가 160℃가 되도록 가열하였다. 그 후, 120초간 160℃에서 유지하고 비도전성 플럭스(조성물)를 경화시켜 접속 구조체를 얻었다. 가열 시에는, 가압을 행하지 않았다.
(평가)
(1) 점도
얻어진 비도전성 플럭스(조성물) 0.1mL에 대해서, E형 점도계(도끼 산교사제「TVE22L」)를 사용하여, 25℃에서의 점도(η25)를 25℃ 및 10rpm의 조건에서 측정하였다. 또한, 콘 로터는, 3°×R7.7의 콘 로터를 사용하였다.
(2) 접착력
얻어진 비도전성 플럭스(조성물)를 스테인리스판의 표면 상에 두께 50㎛로 도포하여 적층체를 얻었다. 태크 시험기(UBM사제「TA-500」)를 사용하여, 상기 적층체에 프로브(직경 8mm, 10g)를 10초 압입한 후, 0.1mm/초의 속도로 프로브를 인상했을 때의 하중을 측정하여 25℃에서의 접착력으로 하였다.
(3) 내충격성(낙하 신뢰성)
얻어진 접속 구조체를, 1500G의 가속도로 300회 낙하시켰다. 낙하 시험 후의 접속 구조체 20개 중, 오픈 불량이 발생되어 있는 접속 구조체의 수를 고장 수로 하였다. 내충격성을 이하의 기준으로 판정하였다.
[내충격성의 판정 기준]
○○: 고장 수가 0개
○: 고장 수가 1개
△: 고장 수가 2개
×: 고장 수가 3개 이상
(4) 땜납 플래시 발생의 억제성
얻어진 접속 구조체에 대해서, 승온 개시로부터 50초 후에 땜납 입자의 융점이 되도록 가열하였다. 추가로, 승온 개시로부터 75초 후에, 땜납부 및 수지부의 온도가 180℃가 되도록 가열하고, 60초간 180℃에서 유지하였다. 그 후 냉각하고, 접속 구조체 20개 중, 오픈 불량 또는 쇼트가 발생되어 있는 접속 구조체의 개수를, 오픈 불량 또는 쇼트의 발생 수로 하였다. 땜납 플래시 발생의 억제성을, 이하의 기준으로 판정하였다.
[땜납 플래시 발생의 억제성의 판정 기준]
○: 오픈 불량 또는 쇼트의 발생 수가 0개
×: 오픈 불량 또는 쇼트의 발생 수가 1개 이상
(5) 도통 신뢰성(상하의 전극간)
얻어진 접속 구조체 20개에 있어서, 상하의 전극간의 접속 저항 100군데에 대해서, 2 단자의 저항계로 측정하여 접속 저항의 평균값을 산출하였다. 또한, 전압=전류×저항의 관계로부터, 일정한 전류를 흘렸을 때의 전압을 측정함으로써 접속 저항을 구할 수 있다. 도통 신뢰성을, 이하의 기준으로 판정하였다.
[도통 신뢰성의 판정 기준]
○: 접속 저항의 평균값이 0.9mΩ 이하
×: 접속 저항의 평균값이 0.9mΩ를 초과하거나, 또는 접속 불량이 발생하였다
(6) 디핑성
상기 접속 구조체의 제작에 있어서, 제1 접속 대상 부재를, 디핑조에 1초간 침지한 후, 제1 접속 대상 부재를 인상하였다. 땜납 입자에 부착된 비도전성 플럭스(조성물)의 양을 눈으로 봐서 확인하였다. 디핑성을, 하기의 기준으로 판정하였다.
[디핑성의 판정 기준]
○: 디핑조로부터 제1 접속 대상 부재를 인상할 수 있으며, 또한 땜납 입자의 표면에, 접속 대상 부재간의 공극을 매립하는 데 충분한 양의 비도전성 플럭스(조성물)를 배치할 수 있다
×: 디핑조로부터 제1 접속 대상 부재를 인상할 수 없거나 또는 땜납 입자의 표면에, 접속 대상 부재간의 공극을 매립하는 데 충분한 양의 비도전성 플럭스(조성물)를 배치할 수 없다
(7) 플럭스성
금 도금 프린트 기판의 표면 상에, 얻어진 비도전성 플럭스(조성물)를 두께 150㎛로 도포하고, 해당 조성물의 표면 상에, SnBi 땜납 입자(입자경 500㎛, 융점 139℃)를 배치하여 시험체를 얻었다. 얻어진 시험체를, 리플로우 시뮬레이터(코어즈사제「Core9046a」)를 사용하여, 질소 분위기 하(산소 농도 100ppm 이하)에서 2℃/초로 160℃까지 승온시켜 3분간 유지한 후, 실온(23℃)까지 냉각하였다. 그 후, 젖어서 퍼진 땜납의 형상을 타원으로 근사하고, 해당 타원의 짧은 직경과 긴 직경의 평균((짧은 직경+긴 직경)/2)을 비도전성 플럭스(조성물)의 땜납 습윤 직경으로 하였다. 플럭스성을 하기의 기준으로 판정하였다. 또한, 상기 타원이 정원인 경우에는, 비도전성 플럭스(조성물)의 땜납 습윤 직경은, 정원의 직경으로 하였다.
[플럭스성의 판정 기준]
○: 땜납 습윤 직경이, 600㎛ 이상
×: 땜납 습윤 직경이, 600㎛ 미만
(8) 비도전성
구리 전극을 표면에 갖는 빗살형 기판의 표면 상에, 비도전성 플럭스(조성물)를 두께 100㎛로 도포하여 시험체를 얻었다. 얻어진 시험체를, 리플로우 시뮬레이터(코어즈사제「Core9046a」)를 사용하여, 질소 분위기 하(산소 농도 100ppm 이하)에서 2℃/초로 160℃까지 승온시킨 후, 실온(23℃)까지 냉각하였다. 그 후, 5V의 전압을 인가하고, 측정 장치(ESPEC사제「일렉트로케미컬 마이그레이션 평가 시스템」)를 사용하여 절연 저항을 측정하였다. 비도전성을, 하기의 기준으로 판정하였다.
[비도전성의 판정 기준]
○: 절연 저항이 1.0×106Ω 이상
×: 절연 저항이 1.0×106Ω 미만
결과를 하기의 표 1 내지 3에 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
또한, 어느 실시예에 있어서도, 리플로우 공정은 1회뿐이었다.
1: 접속 구조체
2: 제1 접속 대상 부재
2a: 제1 전극 본체
2b: 땜납 입자
2B: 땜납부
3: 제2 접속 대상 부재
3a: 제2 전극
4: 수지부
4X: 디핑조
4Xa: 비도전성 플럭스

Claims (10)

  1. 에폭시 화합물과, 산 무수물 경화제와, 유기 인 화합물을 포함하는, 비도전성 플럭스.
  2. 제1항에 있어서, 25℃에서의 접착력이 100000N/m2 이상 210000N/m2 이하인, 비도전성 플럭스.
  3. 제1항 또는 제2항에 있어서, 25℃에서의 점도가 400Pa·s 이하인, 비도전성 플럭스.
  4. 제3항에 있어서, 25℃에서의 점도가 50Pa·s 이하인, 비도전성 플럭스.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 산 무수물 경화제 100중량부에 대하여, 상기 유기 인 화합물의 함유량이 0.5중량부 이상 10중량부 이하인, 비도전성 플럭스.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 비도전성 플럭스 100중량％ 중, 상기 산 무수물 경화제의 함유량이 5중량％ 이상 50중량％ 이하인, 비도전성 플럭스.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 페이스트인, 비도전성 플럭스.
  8. 제1 전극을 표면에 갖는 제1 접속 대상 부재와,
    제2 전극을 표면에 갖는 제2 접속 대상 부재와,
    상기 제1 접속 대상 부재와, 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 구비하고,
    상기 제1 전극이, 제1 전극 본체와, 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비하고,
    상기 제1 전극 본체와 상기 제2 전극이 전기적으로 접속되어 있고,
    상기 수지부의 재료가, 제1항 내지 제7항 중 어느 한 항에 기재된 비도전성 플럭스인, 접속 구조체.
  9. 제1 전극을 표면에 갖고, 상기 제1 전극이, 제1 전극 본체와 상기 제1 전극 본체의 표면 상에 땜납 입자를 구비하는 제1 접속 대상 부재를 사용하고, 또한 제1항 내지 제7항 중 어느 한 항에 기재된 비도전성 플럭스를 사용하여, 상기 제1 접속 대상 부재에 있어서의 상기 땜납 입자의 표면 상에, 상기 비도전성 플럭스를 배치하는 제1 배치 공정과,
    상기 비도전성 플럭스가 배치된 상기 제1 접속 대상 부재와, 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 제2 배치 공정과,
    상기 땜납 입자 및 상기 비도전성 플럭스를 가열함으로써, 상기 제1 전극과 상기 제2 전극을 전기적으로 접속하며, 또한 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 수지부를 상기 비도전성 플럭스에 의해 형성하는 공정을 구비하는, 접속 구조체의 제조 방법.
  10. 제9항에 있어서, 상기 제1 배치 공정에서, 상기 비도전성 플럭스를 디핑에 의해 배치하는, 접속 구조체의 제조 방법.
KR1020237012117A 2021-01-20 2022-01-20 비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법 KR20230133835A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-007135 2021-01-20
JP2021007135 2021-01-20
PCT/JP2022/001988 WO2022158527A1 (ja) 2021-01-20 2022-01-20 非導電性フラックス、接続構造体及び接続構造体の製造方法

Publications (1)

Publication Number Publication Date
KR20230133835A true KR20230133835A (ko) 2023-09-19

Family

ID=82549508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237012117A KR20230133835A (ko) 2021-01-20 2022-01-20 비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2022158527A1 (ko)
KR (1) KR20230133835A (ko)
CN (1) CN116783702A (ko)
TW (1) TW202244104A (ko)
WO (1) WO2022158527A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186121A (ja) 2017-04-24 2018-11-22 凸版印刷株式会社 半導体パッケージ基板、半導体パッケージ、および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871032B2 (ja) * 2001-12-25 2007-01-24 信越化学工業株式会社 液状エポキシ樹脂組成物及びフリップチップ型半導体装置
KR100520080B1 (ko) * 2003-07-18 2005-10-12 삼성전자주식회사 반도체칩 표면실장방법
JP4862963B2 (ja) * 2008-06-05 2012-01-25 住友ベークライト株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186121A (ja) 2017-04-24 2018-11-22 凸版印刷株式会社 半導体パッケージ基板、半導体パッケージ、および半導体装置

Also Published As

Publication number Publication date
WO2022158527A1 (ja) 2022-07-28
JPWO2022158527A1 (ko) 2022-07-28
TW202244104A (zh) 2022-11-16
CN116783702A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US20080191347A1 (en) Conductive ball-or pin-mounted semiconductor packaging substrate, method for manufacturing the same and conductive bonding material
US20180229333A1 (en) Solder paste and mount structure obtained by using same
JP7356217B2 (ja) 導電材料、接続構造体及び接続構造体の製造方法
TWI758335B (zh) 導電材料、連接構造體及連接構造體之製造方法
WO2010084858A1 (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
US20220208671A1 (en) Semiconductor-mounted product
TWI798321B (zh) 焊料粒子、導電材料、焊料粒子之保管方法、導電材料之保管方法、導電材料之製造方法、連接構造體及連接構造體之製造方法
JP7184758B2 (ja) 導電材料、導電材料の保管方法、導電材料の製造方法及び接続構造体の製造方法
WO2022158527A1 (ja) 非導電性フラックス、接続構造体及び接続構造体の製造方法
US20240131633A1 (en) Non-electroconductive flux, connected structure, and method for producing connected structure
TWI793307B (zh) 導電材料、連接構造體及連接構造體之製造方法
JP2010245434A (ja) はんだ接合方法およびはんだ接合構造体
JP2009104930A (ja) 導電性ペーストおよびこれを用いた実装体
TWI834887B (zh) 導電材料、連接構造體及連接構造體之製造方法
WO2024009498A1 (ja) 半導体装置の製造方法、基板及び半導体素子
JP7368947B2 (ja) 電子部品
JP2019096550A (ja) 導電材料、接続構造体及び接続構造体の製造方法
TW202111732A (zh) 導電材料、連接構造體及連接構造體之製造方法
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法
JP2012054589A (ja) 半導体パッケージ
JP2012124479A (ja) 半導体パッケージ
JP2009158706A (ja) 半導体パッケージ
JP2016076557A (ja) 接続構造体の製造方法及び接続構造体
JP2016076354A (ja) 接続構造体の製造方法及び接続構造体
JP2013071941A (ja) 半導体封止充てん用エポキシ樹脂組成物、半導体装置の製造方法、半導体装置