KR20230127820A - 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법 - Google Patents

식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR20230127820A
KR20230127820A KR1020220052877A KR20220052877A KR20230127820A KR 20230127820 A KR20230127820 A KR 20230127820A KR 1020220052877 A KR1020220052877 A KR 1020220052877A KR 20220052877 A KR20220052877 A KR 20220052877A KR 20230127820 A KR20230127820 A KR 20230127820A
Authority
KR
South Korea
Prior art keywords
etching
nitrogen
formula
gas mixture
film
Prior art date
Application number
KR1020220052877A
Other languages
English (en)
Inventor
손창길
내이슨 스태포드
이진환
장호영
Original Assignee
삼성전자주식회사
레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 레르 리키드 쏘시에떼 아노님 뿌르 레뜌드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드, 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 filed Critical 삼성전자주식회사
Priority to US18/101,336 priority Critical patent/US20230274943A1/en
Publication of KR20230127820A publication Critical patent/KR20230127820A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

식각 가스 혼합물은 질소 함유 화합물과 불활성 가스를 포함한다. 집적적회로 소자를 제조하기 위하여, 상기 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 기판 상의 실리콘 함유막을 식각하여 상기 실리콘 함유막에 홀을 형성한다. 상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택된다.
[식 1]
(R1)C≡N
식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기이다.
[식 2]
(R2)(R3)C=NH
식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기이다.

Description

식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법 {Etching gas mixture, and method of manufacturing integrated circuit device using the same}
본 발명의 기술적 사상은 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법에 관한 것으로, 특히 실리콘 함유막을 플라즈마 식각하는 데 사용할 수 있는 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법에 관한 것이다.
전자 기술의 발달로 인해 집적회로 소자의 다운-스케일링(down-scaling)이 급속도로 진행되고 있다. 이에 따라 집적회로 소자의 구조가 복잡해지고, 집적회로 소자를 구성하는 구조물들의 아스펙트 비(aspect ratio)가 크게 증가하고, 이에 따라 아스펙트 비가 큰 3 차원 구조물을 형성하기 위한 공정들도 더욱 엄격해지고 있다. 특히, 고집적화된 집적회로 소자의 제조 공정에서 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 식각 공정을 수행할 때, 상기 플라즈마 식각 후 얻어지는 패턴에서 원하는 버티칼 프로파일(vertical profile)을 확보할 수 있는 기술과, 원하는 식각 속도를 보장할 수 있는 기술의 개발이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 식각 공정을 수행할 때, 원하는 버티칼 프로파일, 원하는 식각 속도, 및 CD(critical dimension) 제어가 용이하고, 식각 마스크에 대한 높은 식각 선택비를 제공할 수 있는 식각 가스 혼합물을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 식각 공정을 수행할 때, 원하는 버티칼 프로파일, 원하는 식각 속도, 및 CD 제어가 용이하고, 식각 마스크에 대한 높은 식각 선택비를 확보함으로써 집적회로 소자의 신뢰성을 확보하고 생산성을 향상시킬 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스를 포함한다. 상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택된다.
[식 1]
(R1)C≡N
식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기이다.
[식 2]
(R2)(R3)C=NH
식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기이다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스와, 불소 함유 가스, 산소 함유 가스, 및 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물 중에서 선택되는 적어도 하나를 포함하고, 상기 질소 함유 화합물은 상기 식 1로 표시되는 화합물 및 상기 식 2로 표시되는 화합물 중에서 선택되고, 상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고, 상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지고, 상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어진다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 식각 가스 혼합물은 탄소 함유막을 포함하는 식각 마스크 패턴을 이용하여 실리콘 함유막을 선택적으로 식각하기 위한 것으로서, 상기 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스를 포함하고, 상기 질소 함유 화합물은 상기 식 1로 표시되는 화합물 및 상기 식 2로 표시되는 화합물 중에서 선택된다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 기판 상의 실리콘 함유막을 식각하여 상기 실리콘 함유막에 홀을 형성하는 단계를 포함하고, 상기 식각 가스 혼합물은 질소 함유 화합물과 불활성 가스를 포함하고, 상기 질소 함유 화합물은 상기 식 1로 표시되는 화합물 및 상기 식 2로 표시되는 화합물 중에서 선택된다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자의 제조 방법에서는 기판 상에 실리콘 함유막으로 이루어지는 식각 타겟 구조물을 형성하는 단계와, 상기 식각 타겟 구조물 상에 개구를 가지는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 이용하고, 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여, 상기 개구를 통해 상기 식각 타겟 구조물을 이방성 식각하여, 상기 식각 타겟 구조물에 상기 마스크 패턴의 상기 개구로부터 상기 기판을 향해 수직 방향으로 연장되는 홀을 형성하는 단계를 포함한다. 상기 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스와, 불소 함유 가스, 산소 함유 가스, 및 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물 중에서 선택되는 적어도 하나를 포함하고, 상기 질소 함유 화합물은 상기 식 1로 표시되는 화합물 및 상기 식 2로 표시되는 화합물 중에서 선택되고, 상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고, 상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지고, 상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어진다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 집적회로 소자의 제조 방법에서는 기판 상에 질소 원자를 포함하지 않는 제1 실리콘 함유막과, 질소 원자를 포함하는 제2 실리콘 함유막을 포함하는 식각 타겟 구조물을 형성한다. 상기 식각 타겟 구조물 상에 개구를 가지는 마스크 패턴을 형성한다. 상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 타겟 구조물을 이방성 식각하여 상기 식각 타겟 구조물에 상기 제1 실리콘 함유막 및 상기 제2 실리콘 함유막을 수직 방향으로 관통하는 홀을 형성한다. 상기 홀을 형성하기 위하여, 제1 식각 가스 혼합물로부터 생성된 제1 플라즈마를 이용하여, 상기 개구를 통해 상기 제1 실리콘 함유막을 이방성 식각하고, 제2 식각 가스 혼합물로부터 생성된 제2 플라즈마를 이용하여, 상기 개구를 통해 상기 제2 실리콘 함유막을 이방성 식각한다. 상기 제1 식각 가스 혼합물은 제1 질소 함유 화합물과, 제1 불활성 가스를 포함한다. 상기 제2 식각 가스 혼합물은 제2 질소 함유 화합물과, 제2 불활성 가스와, 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 포함한다. 상기 제1 질소 함유 화합물 및 상기 제2 질소 함유 화합물은 각각 상기 식 1로 표시되는 화합물 및 상기 식 2로 표시되는 화합물 중에서 선택된다.
본 발명의 기술적 사상에 의한 일 양태에 따른 식각 가스 혼합물은 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 분위기 하에서 실리콘 함유막을 식각할 때, 상기 수직 홀에서 원하는 버티칼 프로파일을 확보하면서 원하는 식각 속도를 달성하는 데 유리하게 사용될 수 있으며, 상기 수직 홀의 CD 제어가 용이하고. 탄소 원자를 함유하는 식각 마스크에 대한 높은 식각 선택비를 제공할 수 있다.
본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법에 의하면, 고집적화된 집적회로 소자의 제조 공정에서 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 식각 공정을 수행할 때, 원하는 버티칼 프로파일, 원하는 식각 속도, 및 CD 제어가 용이하고, 식각 마스크에 대한 높은 식각 선택비를 확보함으로써 집적회로 소자의 신뢰성을 확보할 수 있으며, 집적회로 소자 제조 공정의 생산성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2a 내지 도 2c는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3d는 각각 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 따라 식각 타겟 구조물에 수직 홀을 형성하는 데 있어서 플라즈마 분위기 하에서 반응 챔버 내에 공급되는 식각 가스 혼합물에 포함되는 구성 요소들의 예시적인 펄스 다이어그램이다.
도 4a 내지 도 7b는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 보다 구체적으로, 도 4a, 도 5a, 도 6a, 및 도 7a는 상기 집적회로 소자의 메모리 셀 영역에서의 공정 순서에 따른 단면도들이고, 도 4b, 도 5b, 도 6b, 및 도 7b는 상기 집적회로 소자의 연결 영역에서의 공정 순서에 따른 단면도들이다.
도 8a 내지 도 8h는 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 따라 복수의 수직 홀을 형성하기 위하여 플라즈마 분위기 하에서 기판 상에 공급되는 식각 가스 혼합물에 포함되는 구성 요소들의 예시적인 펄스 다이어그램이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스를 포함한다. 상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택된다.
[식 1]
(R1)C≡N
식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기이다.
[식 2]
(R2)(R3)C=NH
식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기이다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어질 수 있다. 이 경우, 상기 질소 함유 화합물은 수소 원자를 포함하지 않을 수 있다. 예시적인 실시예들에서, 상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어지고, 식 1에서 R1은 C2-C3의 직쇄형 퍼플루오로알킬기일 수 있다. 예를 들면, 상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어지고, 식 1에서 R1은 펜타플루오로에틸기(pentafluoroethyl group), 헵타플루오로프로필기 (heptafluoropropyl group), 또는 헵타플루오로이소프로필기 (heptafluoroisopropyl group)일 수 있다.
다른 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 질소 함유 화합물은 식 2로 표시되는 화합물 만으로 이루어질 수 있다. 이 경우, 상기 질소 함유 화합물은 1 개의 수소 원자를 포함하는 화합물로 이루어질 수 있다. 예시적인 실시예들에서, R2 및 R3는 서로 동일한 구조를 가질 수 있다.
예시적인 실시예들에서, 상기 질소 함유 화합물은 다음 화학식 1 내지 화학식 4 중에서 선택되는 적어도 하나로 이루어질 수 있다.
[화학식 1]
Figure pat00001
(Pentafluoropropionitrile, CAS No. 422-04-8)
[화학식 2]
Figure pat00002
(Heptafluorobutyronitrile, CAS No. 375-00-8)
[화학식 3]
Figure pat00003
(Heptafluoroisobutyronitrile, CAS No. 42532-60-5)
[화학식 4]
Figure pat00004
(Hexafluoroacetone imine, CAC No. 1645-75-6)
본 발명의 기술적 사상에 의한 식각 가스 혼합물에서, 상기 불활성 가스는 아르곤(Ar), 헬륨(He), 네온(Ne), 질소(N2), 크립톤(Kr), 제논(Xe) 또는 이들의 혼합물로 이루어질 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에서, 상기 질소 함유 화합물 및 상기 불활성 가스는 각각 플라즈마 분위기 하에서 약 5 sccm 내지 약 200 sccm의 유량으로 식각 대상막 상에 공급될 수 있다. 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서, 상기 식각 가스 혼합물의 총 부피를 기준으로 상기 질소 함유 화합물 및 상기 불활성 가스는 각각 약 10 부피% 내지 약 90 부피%일 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물은 탄소 함유막을 포함하는 식각 마스크 패턴을 이용하여 실리콘 함유막을 선택적으로 식각하기 위한 식각 가스 혼합물일 수 있다. 상기 실리콘 함유막은 실리콘 산화막(SiO 막), 실리콘 질화막(SiN 막), 실리콘 산화질화막(SiON 막), 실리콘 탄화질화막(SiCN 막), 실리콘 산화탄화질화막(SiOCN 막), 실리콘 탄화막(SiC 막), 실리콘 산화탄화막(SiOC 막), 실리콘 보론 질화막(SiBN 막), a-SiN:H 막 (amorphous hydrogenated silicon nitride film), 또는 이들의 조합으로 이루어질 수 있다. 본 명세서에서 사용되는 용어 "SiO", "SiN", "SiON", "SiCN", "SiOCN", "SiC", "SiOC", 및 "SiBN"은 각각의 용어에 포함된 원소들로 이루어지는 재료를 의미하는 것으로서, 화학양론적 관계를 나타내는 화학식은 아니다. 일 예에서, 상기 SiO 막은 SiO2 막일 수 있다. 일 예에서, 상기 SiN 막은 Si3N4 막일 수 있다. 상기 탄소 함유막은 ACL(amorphous carbon layer), SOH(spin on hardmask), 포토레지스트, 또는 이들의 조합으로 이루어질 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물은 비교적 큰 아스펙트 비(aspect ratio)를 가지는 다양한 수직 홀들의 형성을 위한 식각 공정에 유리하게 적용될 수 있다. 예를 들면, 본 발명의 기술적 사상에 의한 식각 가스 혼합물은 VNAND 플래시 메모리 (vertical channel NAND flash memory) 제조를 위한 채널 홀(channel hole) 형성 공정, DRAM (dynamic random access memory)의 커패시터 제조를 위한 하부 전극 홀 형성 공정, DRAM, MRAM (magnetic RAM), SRAM (static RAM), PRAM (phase change RAM), RRAM (resistance RAM), FRAM (ferroelectric RAM), VNAND 플래시 메모리, 또는 다양한 논리 셀을 포함하는 로직 소자를 구성하는 데 필요한 배선층을 형성하기 위한 수직 홀의 형성 공정에 유리하게 적용될 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물이 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택되는 질소 함유 화합물을 포함함으로써, 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 실리콘 함유막을 식각하여 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성할 때, 플라즈마 분위기에서 상기 질소 함유 화합물의 우수한 해리(dissociation) 효과로 인해 안정적인 플라즈마를 공급할 수 있고, 그에 따라 식각 마스크에 대한 상기 실리콘 함유막의 식각 선택비를 증가시킬 수 있고, 상기 수직 홀 내에서의 보잉(bowing) 현상 발생을 억제할 수 있다. 또한, 상기 질소 함유 화합물에 포함된 질소 원자가 식각 부산물 중의 불소 원자와 결합하여 휘발성 물질을 생성함으로써 식각 부산물 중에 있는 불소 원자의 스캐빈저(scavenger) 역할을 할 수 있다. 따라서, 탄소 원자 및 불소 원자를 포함하는 폴리머 부산물의 생성량을 현저하게 감소시켜 상기 수직 홀의 프로파일을 개선할 수 있다. 또한, 상기 질소 함유 화합물은 식각 마스크에 대한 실리콘 함유막의 식각 선택비를 향상시키는 역할을 할 수 있다. 따라서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물은, 질소 원자를 포함하지 않는 화합물, 예를 들면 탄소 원자, 수소 원자, 및 불소 원자 만을 포함하는 CHF 계열의 화합물로 이루어지는 식각 가스 혼합물에 비해 높은 선택비 및 우수한 CD(critical dimension) 제어를 달성할 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 불활성 가스는 상기 식각 가스 혼합물 내에서의 상기 질소 함유 화합물 농도를 원하는 범위로 제어하는 역할을 할 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물은 불소 함유 가스 및 산소 함유 가스 중에서 선택되는 적어도 하나의 CD 조절 가스를 더 포함할 수 있다. 상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어질 수 있다. 상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어질 수 있다.
상기 CD 조절 가스는 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 실리콘 함유막을 식각하여 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성할 때, 상기 수직 홀의 CD를 증가시키는 역할을 할 수 있다. 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 CD 조절 가스의 함량이 커질수록 상기 수직 홀의 CD가 증가될 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 CD 조절 가스로서 상기 산소 함유 가스를 사용하는 경우, 상기 식각 가스 혼합물이 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택되는 질소 함유 화합물을 포함함으로써, 상기 질소 함유 화합물 대신 CHF 계열의 화합물로 이루어지는 식각 가스 혼합물을 사용하는 경우에 비해 상기 산소 함유 가스의 함량을 최소화할 수 있다. 또한, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 CD 조절 가스로서 상기 산소 함유 가스를 사용하는 경우, 산소 원자를 함유하는 식각 부산물이 발생되어도 상기 질소 함유 화합물에 포함된 질소 원자가 식각 부산물 중의 산소 원자와 결합하여 휘발성 물질을 생성함으로써 식각 부산물 중에 있는 산소 원자의 스캐빈저(scavenger) 역할을 할 수 있다. 이에 따라 상기 수직 홀의 프로파일을 개선할 수 있으며, 식각 마스크에 대한 식각 선택비를 향상시키는 역할을 할 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에 상기 CD 조절 가스가 포함되는 경우, 상기 CD 조절 가스는 약 2 sccm 내지 약 20 sccm의 유량으로 식각 대상막 상에 공급될 수 있다. 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서, 상기 식각 가스 혼합물의 총 부피를 기준으로 상기 CD 조절 가스는 각각 약 1 부피% 내지 약 20 부피%일 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물은 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 더 포함할 수 있다.
예시적인 실시예들에서, 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물은 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 실리콘 함유막을 식각하여 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성할 때, 상기 수직 홀의 CD를 감소시키는 역할을 할 수 있다. 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물의 함량이 커질수록 상기 수직 홀의 CD가 감소될 수 있다.
다른 예시적인 실시예들에서, 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물은, 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 실리콘 함유막을 식각하여 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하는 데 있어서, 질소 원자를 포함하는 실리콘 함유막, 예를 들면 실리콘 질화막을 식각할 때 식각 마스크에 대한 실리콘 함유막의 식각 선택비를 높일 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에 포함될 수 있는 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), C3H2F6 (1,1,1,2,3,3-hexafluoropropane), C3H3F5 (1,1,1,3,3-pentafluoropropane), C3H3F5 (1,1,2,2,3-pentafluoropropane), C4F8 (octafluorocyclobutane), C4F6 (hexafluoro-1,3-butadiene), C4H2F6, C4H3F5 (1,1,2,2,3-pentafluorocyclobutane), C4H4F4 (1,1,2,2-tetrafluorocyclobutane), 또는 이들의 조합으로 이루어질 수 있다. 여기서, 상기 C4H2F6은 트랜스-1,1,1,4,4,4-헥사플루오로-2-부텐(트랜스- C4H2F6), 시스-1,1,1,4,4,4-헥사플루오로-2-부텐(시스- C4H2F6), 헥사플루오로이소부텐(C4H2F6), 트랜스-1,1,2,2,3,4-헥사플루오로사이클로부탄(트랜스-C4H2F6), 또는 시스-1,1,2,2,3,4-헥사플루오로사이클로부탄(시스-C4H2F6) 일 수 있다. 예를 들면, 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물은 CH2F2, CH3F, 및 CHF3 중에서 선택될 수 있다.
본 발명의 기술적 사상에 의한 식각 가스 혼합물에 상기 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물이 포함되는 경우, 상기 플루오르화 탄화수소 화합물은 약 2 sccm 내지 약 20 sccm의 유량으로 식각 대상막 상에 공급될 수 있다. 예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 식각 가스 혼합물에서, 상기 식각 가스 혼합물의 총 부피를 기준으로 상기 플루오르화 탄화수소 화합물은 각각 약 1 부피% 내지 약 20 부피%일 수 있으나, 이에 한정되는 것은 아니다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 가스 혼합물들의 효과를 대조예와 함께 평가한 예를 설명한다.
평가예 (연마 속도 평가)
본 발명의 기술적 사상에 의한 실시예에 따른 식각 가스 혼합물들로서 화학식 1로 표시되는 질소 함유 화합물, 화학식 2로 표시되는 질소 함유 화합물, 화학식 3으로 표시되는 질소 함유 화합물, 및 화학식 4로 표시되는 질소 함유 화합물 각각을 Ar로 이루어지는 불활성 가스와 혼합하여 얻어진 식각 가스 혼합물들 각각으로부터 생성된 플라즈마를 사용하여 실리콘 산화막(SiO2 막)을 식각하여 상기 실리콘 산화막에 수직 홀을 형성하였다. 이 때, 식각 마스크 패턴으로서 ACL로 이루어지는 식각 마스크 패턴을 사용하였다.
대조예로서 상기 질소 함유 화합물 대신 C4F8을 사용한 것을 제외하고 동일한 조건으로 실리콘 산화막을 식각하여 상기 실리콘 산화막에 수직 홀을 형성하였다.
화학식 1 내지 화학식 4로 표시되는 질소 함유 화합물들을 포함하는 식각 가스 혼합물들과, 대조예에 따른 식각 가스 혼합물을 사용한 경우 각각에서 실리콘 산화막의 식각 속도와, 식각 마스크 패턴에 대한 상기 실리콘 산화막의 식각 선택비를 측정하여 그 결과를 표 1에 나타내었다.
식각 가스 식각 속도
(Å/min)		 식각 선택비
예 1 화학식 1 3920 2.4
예 2 화학식 2 4820 3.7
예 3 화학식 3 4200 2.2
예 4 화학식 4 3760 5.5
대조예 C4F8 4900 2.1
표 1의 결과에서, 예 1 내지 예 4의 식각 선택비는 대조예의 식각 선택비보다 우수하며, 특히 예 2의 식각 속도는 대조예의 식각 속도와 대략 유사한 정도이면서 예 2의 식각 선택비는 대조예의 식각 선택비에 비해 월등하게 큰 것을 알 수 있다.
상술한 바와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 가스 혼합물은, 비교적 큰 아스펙트 비를 가지는 수직 홀을 형성하기 위하여 플라즈마 분위기 하에서 실리콘 함유막을 식각할 때, 상기 수직 홀에서 원하는 버티칼 프로파일을 확보하면서 원하는 식각 속도를 달성하는 데 유리하게 사용될 수 있으며, 상기 수직 홀의 CD 제어가 용이하고. 탄소 원자를 함유하는 식각 마스크에 대한 높은 식각 선택비를 제공할 수 있다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 대하여 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다. 도 2a 내지 도 2c는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1 및 도 2a를 참조하면, 공정 P12에서, 기판(10) 상에 실리콘 함유막으로 이루어지는 식각 타겟 구조물(20)을 형성하고, 공정 P14에서, 식각 타겟 구조물(20) 상에 복수의 개구(MH)를 가지는 마스크 패턴(MP)을 형성할 수 있다.
본 명세서에서 사용되는 용어 "기판"은 기판 그 자체, 또는 기판과 그 표면에 형성된 소정의 층 또는 막 등을 포함하는 적층 구조체를 의미할 수 있다. 본 명세서에서 "기판의 표면"이라 함은 기판 그 자체의 노출 표면, 또는 기판 위에 형성된 소정의 층 또는 막 등의 외측 표면을 의미할 수 있다. 기판(10)은 반도체 기판으로 이루어질 수 있다. 예시적인 실시예들에서, 기판(10)은 Si 또는 Ge와 같은 반도체로 이루어질 수 있다. 다른 예시적인 실시예들에서, 기판(10)은 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 예시적인 실시예들에서, 기판(10)은 SOI(silicon on insulator) 구조를 가질 수 있다. 기판(10)은 도전 영역, 예를 들면 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 다른 예시적인 실시예들에서, 기판(10)은 투명 기판일 수 있다.
식각 타겟 구조물(20)은 적어도 하나의 절연막으로 이루어지는 절연 구조물로 이루어질 수 있다. 예시적인 실시예들에서, 상기 적어도 하나의 절연막은 실리콘 산화막(SiO 막), 실리콘 질화막(SiN 막), 실리콘 산화질화막(SiON 막), 실리콘 탄화질화막(SiCN 막), 실리콘 산화탄화질화막(SiOCN 막), 실리콘 탄화막(SiC 막), 실리콘 산화탄화막(SiOC 막), 실리콘 보론 질화막(SiBN 막), a-SiN:H 막 (amorphous hydrogenated silicon nitride film), 또는 이들의 조합으로 이루어지는 실리콘 함유막일 수 있다. 예를 들면, 식각 타겟 구조물(20)은 TEOS(tetraethylorthosilicate), PE-TEOS(plasma enhanced tetraethylorthosilicate), O3-TEOS, USG(undoped silicate glass), PSG(phosphosilicate glass), BSG(borosilicate glass), BPSG(borophosphosilicate glass), FSG(fluoride silicate glass), SOG(spin on glass), 또는 이들의 조합을 포함할 수 있다.
다른 예시적인 실시예들에서, 식각 타겟 구조물(20)은 반도체 막으로 이루어질 수 있다. 예를 들면, 식각 타겟 구조물(20)은 결정질 실리콘, 비정질 실리콘, 불순물이 도핑된 실리콘, SiGe, SiC, 또는 이들의 조합으로 이루어질 수 있으나, 상기 예시한 바에 한정되는 것은 아니다. 또 다른 예시적인 실시예들에서, 식각 타겟 구조물(20)은 적어도 하나의 도전막을 포함할 수 있다. 예를 들면, 식각 타겟 구조물(20)은 도핑된 폴리실리콘막을 포함할 수 있다.
예시적인 실시예들에서, 마스크 패턴(MP)은 탄소 함유막을 포함할 수 있다. 예를 들면, 마스크 패턴(MP)은 ACL(amorphous carbon layer), SOH(spin on hardmask), 포토레지스트, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
도 1 및 도 2b를 참조하면, 공정 P16에서, 도 2a의 결과물에서 개구(MH)를 통해 식각 타겟 구조물(20)의 일부를 식각하여 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성할 수 있다. 복수의 수직 홀(20H)은 마스크 패턴(MP)에 형성된 복수의 개구(MH)로부터 기판(10)을 향해 수직 방향(Z 방향)으로 연장될 수 있다.
도 1의 공정 P16에 따라 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위한 식각 공정에서, 마스크 패턴(MP)을 식각 마스크로 이용하고, 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여, 마스크 패턴(MP)에 형성된 복수의 개구(MH)를 통해 식각 타겟 구조물(20)을 이방성 식각할 수 있다. 이를 위하여 도 2a의 결과물을 플라즈마 식각 장치의 반응 챔버 내에 로딩할 수 있다.
예시적인 실시예들에서, 상기 플라즈마 식각 장치는 RIE(reactive ion etch) 장치, MERIE(magnetically enhanced reactive ion etch) 장치, ICP(inductively coupled plasma) 장치, CCP(capacitively coupled plasma) 장치, 중공 애노드형 플라즈마(hollow anode type plasma) 장치, 나선형 공명기 플라즈마(helical resonator plasma) 장치, 또는 ECR(electron cyclotron resonance) 장치일 수 있다.
상기 플라즈마 식각 장치의 상기 반응 챔버는 수직 방향으로 서로 마주 보도록 배치되고 각각 RF(radio frequency) 전력을 인가할 수 있는 제1 전극 및 제2 전극을 구비할 수 있다. 상기 반응 챔버는 상기 제1 전극과 상기 제2 전극과의 사이에서 플라즈마 식각 공정이 수행되는 반응 공간을 제공할 수 있다. 기판(10)은 상기 제1 전극 상의 상기 반응 공간에서 기판(10)의 주면(main surface)이 상기 제2 전극에 대면하도록 놓여질 수 있다. 기판(10)이 상기 제1 전극 위에 놓여진 상태에서 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위한 식각 공정이 수행될 수 있다. 예시적인 실시예들에서. 복수의 수직 홀(20H)은 식각 타겟 구조물(20)을 수직 방향(Z 방향)으로 관통하도록 형성될 수 있다.
도 1의 공정 P16에 따라 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여, 플라즈마 분위기 하에서 상기 반응 챔버 내에 식각 가스 혼합물을 공급할 수 있다. 상기 식각 가스 혼합물에 대한 보다 구체적인 구성은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같다.
예시적인 실시예들에서, 식각 타겟 구조물(20)이 질소 원자를 포함하지 않는 실리콘 함유막으로 이루어지는 경우, 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여 상기 반응 챔버 내에 공급되는 식각 가스 혼합물은 질소 함유 화합물과 불활성 가스를 포함하고, 상기 질소 함유 화합물은 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택될 수 있다. 필요에 따라, 상기 식각 가스 혼합물은 불소 함유 가스 및 산소 함유 가스 중에서 선택된 적어도 하나의 CD 조절 가스를 더 포함할 수 있다. 상기 질소 함유 화합물, 상기 불활성 가스, 상기 불소 함유 가스, 및 상기 산소 함유 가스에 대한 보다 구체적인 구성은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같다. 예시적인 실시예들에서, 상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고, 상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
다른 예시적인 실시예들에서, 식각 타겟 구조물(20)이 질소 원자를 포함하는 실리콘 함유막으로 이루어지는 경우, 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여 상기 반응 챔버 내에 공급되는 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스와, 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 포함할 수 있다. 상기 질소 함유 화합물은 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택될 수 있다. 필요에 따라, 상기 식각 가스 혼합물은 불소 함유 가스 및 산소 함유 가스 중에서 선택된 적어도 하나의 CD 조절 가스를 더 포함할 수 있다. 상기 질소 함유 화합물, 상기 불활성 가스, 상기 플루오르화 탄화수소 화합물, 상기 불소 함유 가스, 및 상기 산소 함유 가스에 대한 보다 구체적인 구성은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같다. 예시적인 실시예들에서, 상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
도 3a 내지 도 3d는 각각 도 1의 공정 P16에 따라 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하는 데 있어서 플라즈마 분위기 하에서 상기 반응 챔버 내에 공급되는 식각 가스 혼합물에 포함되는 구성 요소들의 예시적인 펄스 다이어그램이다.
도 3a 내지 도 3d에서, A는 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택되는 화합물로 이루어지는 질소 함유 화합물을 나타내고, B는 불활성 가스를 나타내고, C는 불소 함유 가스 및 산소 함유 가스 중에서 선택되는 CD 조절 가스를 나타내고, D는 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 나타낸다.
예시적인 실시예들에서, 도 1의 공정 P16에 따라 도 2b에 예시한 바와 같이 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여, 도 3a에 예시한 바와 같이 플라즈마 분위기 하에서 질소 함유 화합물(A), 불활성 가스(B), 및 CD 조절 가스(C)를 기판(10) 상에 연속적으로 공급할 수 있다.
다른 예시적인 실시예들에서, 도 1의 공정 P16에 따라 도 2b에 예시한 바와 같이 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여, 도 3b에 예시한 바와 같이 플라즈마 분위기 하에서 질소 함유 화합물(A) 및 불활성 가스(B)는 기판(10) 상에 연속적으로 공급하고, CD 조절 가스(C)는 기판(10) 상에 일부 시간 구간(TC1, TC2)에만 단속적으로 공급할 수 있다. 상기 일부 시간 구간(TC1, TC2)은 형성하고자 하는 복수의 수직 홀(20H)을 형성하기 위한 식각 과정 중 수직 홀의 CD 증가가 필요한 시간 구간에서 선택될 수 있다.
또 다른 예시적인 실시예들에서, 도 1의 공정 P16에 따라 도 2b에 예시한 바와 같이 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여, 도 3c에 예시한 바와 같이 플라즈마 분위기 하에서 질소 함유 화합물(A) 및 불활성 가스(B)는 기판(10) 상에 연속적으로 공급하고, 플루오르화 탄화수소 화합물(D)은 기판(10) 상에 일부 시간 구간(TD1, TD2, TD3)에만 단속적으로 공급할 수 있다. 상기 일부 시간 구간(TD1, TD2, TD3)은 형성하고자 하는 복수의 수직 홀(20H)을 형성하기 위한 식각 과정 중 식각 타겟 구조물(20)에 국부적으로 삽입된 질소 원자를 포함하는 실리콘 함유막(예를 들면 SiN 막, SiCN 막, 또는 SiBN 막)을 식각해야 하는 시간 구간에서 선택될 수 있다.
또 다른 예시적인 실시예들에서, 도 1의 공정 P16에 따라 도 2b에 예시한 바와 같이 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위하여, 도 3d에 예시한 바와 같이 플라즈마 분위기 하에서 질소 함유 화합물(A), 불활성 가스(B), 및 CD 조절 가스(C)는 기판(10) 상에 연속적으로 공급하고, 플루오르화 탄화수소 화합물(D)은 기판(10) 상에 일부 시간 구간(TD4, TD5, TD6)에만 단속적으로 공급할 수 있다. 상기 일부 시간 구간(TD4, TD5, TD6)은 형성하고자 하는 복수의 수직 홀(20H)을 형성하기 위한 식각 과정 중 식각 타겟 구조물(20)에 국부적으로 삽입된 질소 원자를 포함하는 실리콘 함유막(예를 들면 SiN 막, SiCN 막, 또는 SiBN 막)을 식각해야 하는 시간 구간에서 선택될 수 있다.
다시 도 2b를 참조하면, 식각 타겟 구조물(20)에 복수의 수직 홀(20H)을 형성하기 위한 플라즈마 식각 공정은 실온(예를 들면, 약 20 ℃ 내지 약 28 ℃의 온도) 내지 약 500 ℃의 공정 온도, 및 약 1 mTorr 내지 약 10 Torr의 공정 압력 하에서 수행될 수 있으나, 이들에 한정되는 것은 아니다.
도 2b를 참조하여 설명한 바와 같이 복수의 수직 홀(20H)을 형성하기 위한 플라즈마 식각 공정을 수행하는 동안, 식각 타겟 구조물(20)이 마스크 패턴(MP)에 대하여 비교적 높은 식각 선택비로 식각될 수 있으며, 복수의 수직 홀(20H)을 형성하는 데 있어서 원하는 식각 속도를 얻을 수 있고, 복수의 수직 홀(20H)의 CD를 용이하게 제어할 수 있다.
도 1 및 도 2c를 참조하면, 공정 P18에서, 도 2b의 결과물 상에 남아 있는 마스크 패턴(MP)과, 복수의 수직 홀(20H)의 내부 및 외부에 잔류하는 식각 부산물들을 제거하기 위한 세정 공정을 수행할 수 있다. 상기 세정 공정은 건식, 습식, 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 상기 세정 공정은 O2 플라즈마를 이용하는 애싱(ashing) 공정과, 스트립(strip) 공정을 포함할 수 있다. 상기 스트립 공정은 알콜, 아세톤, 질산과 황산의 혼합물 등을 이용하여 수행될 수 있으나, 이들에 한정되는 것은 아니다.
예시적인 실시예들에서, 식각 타겟 구조물(20)에 복수의 수직 홀(20H)이 형성된 도 2c의 결과물에 대하여 후속 공정을 수행하여, 복수의 수직 홀(20H)을 채우는 수직 플러그를 형성할 수 있다. 예시적인 실시예들에서, 상기 수직 플러그는 VNAND 플래시 메모리의 메모리 셀 어레이 구조물을 구성하는 채널 구조물, 더미 채널 구조물, 워드 라인 컷 구조물, 관통 전극, 메모리 셀 콘택 등을 구성할 수 있다. 다른 예시적인 실시예들에서, 상기 수직 플러그는 DRAM의 커패시터를 구성하는 하부 전극일 수 있다.
도 4a 내지 도 7b는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자(100) (도 7a 및 도 7b 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 4a 내지 도 7b에서, 도 4a, 도 5a, 도 6a, 및 도 7a는 집적회로 소자(100)의 메모리 셀 영역(MEC)에서의 공정 순서에 따른 단면도들이고, 도 4b, 도 5b, 도 6b, 및 도 7b는 집적회로 소자(100)의 연결 영역(CON)에서의 공정 순서에 따른 단면도들이다. 도 4a 내지 도 7b를 참조하여, VNAND 플래시 메모리의 메모리 셀 어레이 구조물을 포함하는 집적회로 소자(100)의 예시적인 제조 방법에 대하여 설명한다.
도 4a 및 도 4b를 참조하면, 메모리 셀 영역(MEC) 및 연결 영역(CON)을 포함하는 기판(110)을 준비할 수 있다.
메모리 셀 영역(MEC)은 집적회로 소자의 메모리 셀 어레이가 배치되는 영역이고, 연결 영역(CON)은 메모리 셀 영역(MEC)에 배치되는 메모리 셀 어레이를 주변 회로에 전기적으로 연결하기 위한 구조물들이 배치되는 영역일 수 있다. 연결 영역(CON)은 메모리 셀 영역(MEC)의 제1 수평 방향(X 방향) 양측에 각각 배치될 수 있다. 기판(110)은 폴리실리콘과 같은 반도체 물질로 이루어질 수 있다.
도 4a 및 도 4b에 예시한 바와 같이, 메모리 셀 영역(MEC) 및 연결 영역(CON)에서 기판(110) 상에 절연 플레이트(112) 및 상부 도전성 플레이트(118)를 차례로 형성할 수 있다. 절연 플레이트(112)는 제1 절연막(112A), 제2 절연막(112B), 및 제3 절연막(112C)을 포함하는 다중층 구조의 절연막으로 이루어질 수 있다. 예시적인 실시예들에서, 제1 절연막(112A) 및 제3 절연막(112C)은 실리콘 산화막으로 이루어지고, 제2 절연막(112B)은 실리콘 질화막으로 이루어질 수 있다. 상부 도전성 플레이트(118)는 도핑된 폴리실리콘막, 금속막, 또는 이들의 조합으로 이루어질 수 있다. 상기 금속막은 텅스텐(W)으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상부 도전성 플레이트(118) 위에 복수의 절연막(132) 및 복수의 희생 절연막(134)을 교대로 하나씩 적층할 수 있다. 복수의 절연막(132)은 실리콘 산화막으로 이루어지고, 복수의 희생 절연막(134)은 실리콘 질화물로 이루어질 수 있다. 복수의 희생 절연막(134)은 각각 후속 공정에서 복수의 게이트 라인(GL)(도 7a 및 도 7b 참조)을 형성하기 위한 공간을 확보하는 역할을 할 수 있다.
도 5a 및 도 5b를 참조하면, 도 4a 및 도 4b의 결과물의 연결 영역(CON)에서 포토리소그래피 공정을 이용하여 복수의 절연막(132) 및 복수의 희생 절연막(134) 각각의 일부를 제거하여, 복수의 절연막(132) 및 복수의 희생 절연막(134) 각각의 일단부가 기판(110)으로부터 멀어질수록 수평 방향에서 점차 작은 폭을 가지는 계단 구조(ST)를 이루도록 할 수 있다. 그 후, 계단 구조(ST)를 이루는 복수의 희생 절연막(134) 각각의 일단부에서 증가된 두께를 가지는 희생 패드부(134S)를 형성할 수 있다.
예시적인 실시예들에서, 복수의 희생 절연막(134) 각각의 일단부에 희생 패드부(134S)를 형성하기 위하여, 복수의 절연막(132) 중 일부를 제거하여 계단 구조(ST)를 이루는 복수의 희생 절연막(134) 각각의 일단부를 노출시킨 후, 복수의 희생 절연막(134) 각각의 노출된 일단부 위에 복수의 희생 절연막(134)의 구성 물질과 동일한 물질로 이루어지는 추가 막을 증착하고, 상기 추가 막을 패터닝하여 희생 패드부(134S)가 남도록 할 수 있다.
그 후, 연결 영역(CON)에서 계단 구조(ST) 및 상부 도전성 플레이트(118)를 덮는 절연 블록(133)을 형성하고, 그 결과 얻어진 결과물을 CMP(chemical mechanical polishing) 공정에 의해 평탄화하여 불필요한 막들을 제거하여 최상층의 절연막(132)의 상면을 노출시킬 수 있다.
그 후, 메모리 셀 영역(MEC) 및 연결 영역(CON)에서 최상층의 절연막(132) 및 절연 블록(133) 각각의 상면을 덮는 중간 절연막(136)을 형성할 수 있다. 절연 블록(133) 및 중간 절연막(136)은 각각 실리콘 산화막으로 이루어질 수 있다.
메모리 셀 영역(MEC) 및 연결 영역(CON)에서 중간 절연막(136) 상에 복수의 개구(138H)를 가지는 마스크 패턴(138)을 형성할 수 있다. 마스크 패턴(138)에 대한 보다 상세한 구성은 도 2a 및 도 2b를 참조하여 마스크 패턴(MP)에 대하여 설명한 바와 대체로 동일하다.
도 6a 및 도 6b를 참조하면, 도 5a 및 도 5b의 결과물에서 마스크 패턴(138)을 식각 마스크로 이용하고, 본 발명의 기술적 사상에 의한 식각 가스 혼합물(EM)로부터 생성된 플라즈마를 이용하여, 연결 영역(CON) 및 메모리 셀 영역(MEC)에서 마스크 패턴(138)에 형성된 복수의 개구(138H)를 통해 중간 절연막(136), 절연 블록(133), 복수의 절연막(132) 및 복수의 희생 절연막(134)의 적층 구조로 이루어지는 절연 구조물, 상부 도전성 플레이트(118), 및 절연 플레이트(112)를 이방성 건식 식각하여, 복수의 수직 홀을 형성할 수 있다. 상기 복수의 수직 홀은 메모리 셀 영역(MEC)에 배치되는 복수의 채널 홀(CH) 및 복수의 워드 라인 컷 홀(WCH)과, 연결 영역(CON)에 배치되는 복수의 더미 채널 홀(DCH)을 포함할 수 있다.
복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하기 위하여, 도 1, 도 2a 내지 도 2c, 및 도 3a 내지 도 3d를 참조하여 복수의 수직 홀(20H)을 형성하는 공정들에 대하여 설명한 바와 같은 방법을 이용할 수 있다.
복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하기 위하여, 도 3a 내지 도 3d를 참조하여 설명한 펄스 다이어그램들, 또는 이들로부터 본 발명의 기술적 사상의 범위 내에서 다양하게 변형 및 변경된 펄스 다이어그램에 따라 플라즈마 분위기 하에서 기판(110) 상에 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 가스 혼합물(EM)을 공급할 수 있다.
복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하는 동안, 식각 대상 막의 구성 물질에 따라 식각 가스 혼합물(EM)로서 서로 다른 조성을 가지는 본 발명의 기술적 사상에 의한 실시예들에 따른 제1 식각 가스 혼합물 및 제2 식각 가스 혼합물을 교대로 공급할 수 있다.
예시적인 실시예들에서, 복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하는 공정은, 본 발명의 기술적 사상에 의한 실시예들에 따른 제1 식각 가스 혼합물로부터 생성된 제1 플라즈마를 이용하여, 마스크 패턴(138)에 형성된 복수의 개구(138H)를 통해 실리콘 산화막으로 이루어지는 절연막(132)을 이방성 식각하는 복수의 제1 식각 공정들과, 본 발명의 기술적 사상에 의한 실시예들에 따른 제2 식각 가스 혼합물로부터 생성된 제2 플라즈마를 이용하여, 마스크 패턴(138)에 형성된 복수의 개구(138H)를 통해 실리콘 질화물로 이루어지는 희생 절연막(134)을 이방성 식각하는 복수의 제2 식각 공정들을 포함할 수 있다.
상기 제1 식각 가스 혼합물 및 상기 제2 식각 가스 혼합물은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같은 구성을 가질 수 있다. 단, 상기 제1 식각 가스 혼합물은 질소 함유 화합물과 불활성 가스를 포함하고, 상기 질소 함유 화합물은 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택될 수 있다. 필요에 따라, 상기 제1 식각 가스 혼합물은 불소 함유 가스 및 산소 함유 가스 중에서 선택된 적어도 하나의 CD 조절 가스를 더 포함할 수 있다. 상기 질소 함유 화합물, 상기 불활성 가스, 상기 불소 함유 가스, 및 상기 산소 함유 가스에 대한 보다 구체적인 구성은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같다. 상기 제2 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스와, 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 포함할 수 있다. 상기 질소 함유 화합은 상술한 식 1로 표시되는 화합물 및 식 2로 표시되는 화합물 중에서 선택될 수 있다. 필요에 따라, 상기 식각 가스 혼합물은 불소 함유 가스 및 산소 함유 가스 중에서 선택된 적어도 하나의 CD 조절 가스를 더 포함할 수 있다. 상기 질소 함유 화합물, 상기 불활성 가스, 상기 플루오르화 탄화수소 화합물, 상기 불소 함유 가스, 및 상기 산소 함유 가스에 대한 보다 구체적인 구성은 본 발명의 기술적 사상에 의한 식각 가스 혼합물에 대하여 상술한 바와 같다.
도 6a 및 도 6b를 참조하여 설명한 바와 같이 복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하기 위한 플라즈마 식각 공정을 수행하는 동안, 식각 대상막들이 마스크 패턴(138)에 대하여 비교적 높은 식각 선택비로 식각될 수 있으며, 복수의 채널 홀(CH), 복수의 워드 라인 컷 홀(WCH), 및 복수의 더미 채널 홀(DCH)을 포함하는 복수의 수직 홀을 형성하는 데 있어서 원하는 식각 속도를 얻을 수 있고, 상기 복수의 수직 홀의 CD를 용이하게 제어할 수 있다.
도 7a 및 도 7b를 참조하면, 도 6a 및 도 6b의 결과물에서 마스크 패턴(138) 및 식각 부산물들을 애싱 공정 및 스트립 공정에 의해 제거할 수 있다. 그 후, 메모리 셀 영역(MEC)에서 복수의 채널 홀(CH)을 채우는 복수의 채널 구조물(140)과, 메모리 셀 영역(MEC)에서 복수의 워드 라인 컷 홀(WCH)을 채우는 복수의 워드 라인 컷 구조물(WLC)과, 연결 영역(CON)에서 복수의 더미 채널 홀(DCH)을 채우는 복수의 더미 채널 구조물(140D)과, 연결 영역(CON) 및 메모리 셀 영역(MEC)에서 중간 절연막(136)을 덮는 상부 절연막(UL)을 형성할 수 있다. 상부 절연막(UL)은 실리콘 산화막으로 이루어질 수 있다.
예시적인 실시예들에서, 복수의 채널 구조물(140) 및 복수의 더미 채널 구조물(140D)은 동시에 형성될 수 있다. 복수의 채널 구조물(140) 및 복수의 더미 채널 구조물(140D)은 각각 게이트 유전막(142), 채널 영역(144), 매립 절연막(146), 및 드레인 영역(148)을 포함할 수 있다.
게이트 유전막(142)은 채널 영역(144)으로부터 순차적으로 형성된 터널링 유전막, 전하 저장막, 및 블로킹 유전막을 포함할 수 있다. 상기 터널링 유전막은 실리콘 산화물, 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 탄탈륨 산화물 등을 포함할 수 있다. 상기 전하 저장막은 실리콘 질화물, 보론 질화물, 실리콘 보론 질화물, 또는 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 상기 블로킹 유전막은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전율이 더 큰 금속 산화물로 이루어질 수 있다. 상기 금속 산화물은 하프늄 산화물, 알루미늄 산화물, 지르코늄 산화물, 탄탈륨 산화물, 또는 이들의 조합으로 이루어질 수 있다.
채널 영역(144)은 실린더 형상을 가질 수 있다. 채널 영역(144)은 도핑된 폴리실리콘 또는 도핑되지 않은 폴리실리콘을 포함할 수 있다.
매립 절연막(146)은 채널 영역(144)의 내부 공간을 채울 수 있다. 매립 절연막(146)은 절연 물질로 이루어질 수 있다. 예를 들면, 매립 절연막(146)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서 매립 절연막(146)은 생략 가능하다. 이 경우, 채널 영역(144)은 내부 공간이 없는 필라(pillar) 구조를 가질 수 있다.
드레인 영역(148)은 도핑된 폴리실리콘막으로 이루어질 수 있다. 복수의 채널 구조물(140) 및 복수의 더미 채널 구조물(140D)에 포함된 복수의 드레인 영역(148)은 상부 절연막(UL)에 의해 상호 절연될 수 있다.
복수의 채널 구조물(140) 및 복수의 더미 채널 구조물(140D)을 형성한 후, 복수의 워드 라인 컷 구조물(WLC)을 형성하기 전에, 메모리 셀 영역(MEC) 및 연결 영역(CON) 중 메모리 셀 영역(MEC)에서만 선택적으로 복수의 워드 라인 컷 홀(WCH)을 통해 절연 플레이트(112)를 제거하고, 그 결과 형성된 빈 공간을 하부 도전성 플레이트(114)로 채울 수 있다. 하부 도전성 플레이트(114)는 도핑된 폴리실리콘막, 금속막, 또는 이들의 조합으로 이루어질 수 있다. 상기 금속막은 텅스텐(W)으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 메모리 셀 영역(MEC)에서 하부 도전성 플레이트(114) 및 상부 도전성 플레이트(118)는 메모리 셀 영역(MEC)에 배치되는 셀 어레이 구조물에 포함된 수직형 메모리 셀들로 전류를 공급하는 소스 영역으로서 기능할 수 있다.
메모리 셀 영역(MEC)에서 절연 플레이트(112)를 제거하는 동안, 메모리 셀 영역(MEC)에서 채널 구조물(140)에 포함된 게이트 유전막(142) 중 절연 플레이트(112)에 인접해 있던 부분들이 절연 플레이트(112)와 함께 제거될 수 있고, 그 결과 하부 도전성 플레이트(114)는 게이트 유전막(142)의 일부 영역을 수평 방향으로 관통하여 채널 영역(144)에 접하게 될 수 있다.
또한, 하부 도전성 플레이트(114)를 형성한 후, 복수의 워드 라인 컷 구조물(WLC)을 형성하기 전에, 복수의 워드 라인 컷 홀(WCH)을 통해 메모리 셀 영역(MEC) 및 연결 영역(CON)에서 복수의 희생 절연막(134) 및 희생 패드부(134S)(도 5a 및 도 5b 참조)를 복수의 게이트 라인(GL) 및 복수의 도전성 패드부(GLA)로 치환할 수 있다. 하부 도전성 플레이트(114), 복수의 게이트 라인(GL), 및 복수의 도전성 패드부(GLA)가 형성된 후, 복수의 워드 라인 컷 홀(WCH)을 채우는 복수의 워드 라인 컷 구조물(WLC)을 형성할 수 있다.
복수의 게이트 라인(GL) 및 복수의 도전성 패드부(GLA)는 각각 텅스텐, 니켈, 코발트, 탄탈륨 등과 같은 금속, 텅스텐 실리사이드, 니켈 실리사이드, 코발트 실리사이드, 탄탈륨 실리사이드 등과 같은 금속 실리사이드, 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 복수의 워드 라인 컷 구조물(WLC)은 각각 절연 구조물로 이루어질 수 있다. 예시적인 실시예들에서, 상기 절연 구조물은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 저유전 물질로 이루어질 수 있다. 예를 들면, 상기 절연 구조물은 실리콘 산화막, 실리콘 질화막, SiON 막, SiOCN 막, SiCN 막, 또는 이들의 조합으로 이루어질 수 있다.
도 4a 내지 도 7b를 참조하여 설명한 바와 같은 방법으로 제조된 집적회로 소자(100)에서, 수직 방향(Z 방향)을 따라 3 차원적으로 배치되는 복수의 게이트 라인(GL)의 적층 수가 증가함에 따라, 복수의 수직 홀, 예를 들면 도 6a 및 도 6b에 예시한 복수의 채널 홀(CH) 및 복수의 더미 채널 홀(DCH)의 아스펙트 비(aspect ratio)가 증가하며, 이에 따라 깊고 좁은 3 차원 공간으로 이루어지는 복수의 수직 홀을 형성할 필요가 있다. 본 발명의 기술적 사상에 의하면, 상기 복수의 수직 홀을 형성하기 위하여 본 발명의 기술적 사상에 의한 식각 가스 혼합물로부터 생성된 플라즈마를 이용하므로, 상기 복수의 수직 홀을 형성하기 위하여 식각 공정을 수행하는 동안, 식각 대상막들이 마스크 패턴(138)에 대하여 비교적 높은 식각 선택비로 식각될 수 있으며, 상기 복수의 수직 홀을 형성하는 데 있어서 원하는 식각 속도를 얻을 수 있고, 상기 복수의 수직 홀의 CD를 용이하게 제어할 수 있다. 따라서, 집적회로 소자(100)의 신뢰성을 확보할 수 있으며, 집적회로 소자(100) 제조 공정의 생산성을 향상시킬 수 있다.
도 8a 내지 도 8h는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자(300)(도 8h 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 8a 내지 도 8h를 참조하여 DRAM의 커패시터를 포함하는 집적회로 소자(300)의 예시적인 제조 방법에 대하여 설명한다.
도 8a를 참조하면, 복수의 활성 영역(AC)을 포함하는 기판(310) 상에 하부 구조물(320)을 형성한 후, 하부 구조물(320)을 관통하여 복수의 활성 영역(AC)에 연결되는 복수의 도전 영역(324)을 형성할 수 있다. 그 후, 하부 구조물(320) 및 복수의 도전 영역(324)을 덮는 절연막(328)을 형성할 수 있다.
기판(310)은 Si, Ge과 같은 원소 반도체, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 기판(310)은 반도체 기판과, 상기 반도체 기판 위에 형성된 적어도 하나의 절연막, 또는 적어도 하나의 도전 영역을 포함하는 구조물들을 포함할 수 있다. 상기 도전 영역은, 예를 들면 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물로 이루어질 수 있다. 복수의 활성 영역(AC)은 기판(310)에 형성된 복수의 소자분리 영역(312)에 의해 정의될 수 있다. 소자분리 영역(312)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 또는 이들의 조합으로 이루어질 수 있다.
예시적인 실시예들에서, 하부 구조물(320)은 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합으로 이루어지는 절연막으로 이루어질 수 있다. 다른 예시적인 실시예들에서, 하부 구조물(320)은 다양한 도전 영역들, 예를 들면 배선층, 콘택 플러그, 트랜지스터 등과, 이들을 상호 절연시키는 절연막을 포함할 수 있다. 복수의 도전 영역(324)은 폴리실리콘, 금속, 도전성 금속 질화물, 금속 실리사이드, 또는 이들의 조합으로 이루어질 수 있다. 하부 구조물(320)은 집적회로 소자(300)(도 8h 참조)를 구성하는 복수의 비트 라인(도시 생략)을 포함할 수 있다. 복수의 도전 영역(324)은 각각 집적회로 소자(300)(도 8h 참조)를 구성하는 베리드 콘택(도시 생략) 및 하부 전극 랜딩 패드(도시 생략)를 포함할 수 있다.
절연막(328)은 하부 구조물(320)에 대하여 식각 선택비를 가지는 절연 물질로 이루어질 수 있다. 예시적인 실시예들에서, 절연막(328)은 실리콘 보론 질화막(SiBN 막), 실리콘 탄화질화막(SiCN 막), 실리콘 질화막(SiN 막), 또는 이들의 조합으로 이루어질 수 있다. 절연막(328)은 후속 공정에서 식각 정지층으로 사용될 수 있다.
도 8b를 참조하면, 도 8a의 결과물에서 절연막(328) 위에 몰드 구조물(MST)을 형성하고, 몰드 구조물(MST) 상에 복수의 개구(338H)를 가지는 마스크 패턴(338)을 형성할 수 있다.
몰드 구조물(MST)은 복수의 몰드막과 복수의 지지막을 포함할 수 있다. 도 8b에 예시한 바와 같이, 몰드 구조물(MST)은 절연막(328) 위에 차례로 적층된 제1 몰드막(331), 제1 지지막(332), 제2 몰드막(333), 제2 지지막(334), 제3 몰드막(335), 및 제3 지지막(336)을 포함할 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
예시적인 실시예들에서, 제1 몰드막(331), 제2 몰드막(333), 및 제3 몰드막(335)은 각각 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 제1 몰드막(331) 및 제2 몰드막(333)은 실리콘 산화막으로 이루어지고, 제3 몰드막(335)은 실리콘 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
예시적인 실시예들에서, 제1 지지막(332), 제2 지지막(334), 및 제3 지지막(336)은 각각 실리콘 질화막(SiN 막), 실리콘 탄화질화막(SiCN 막), 실리콘 보론 질화막(SiBN 막), 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 제1 지지막(332), 제2 지지막(334), 및 제3 지지막(336)은 각각 실리콘 탄화질화막(SiCN 막)으로 이루어질 수 있다. 마스크 패턴(338)에 대한 보다 상세한 구성은 도 2a 및 도 2b를 참조하여 마스크 패턴(MP)에 대하여 설명한 바와 대체로 동일하다.
도 8c를 참조하면, 도 8b의 결과물에서 마스크 패턴(338)을 식각 마스크로 이용하고 절연막(328)을 식각 정지층으로 이용하여 몰드 구조물(MST) 및 절연막(328)을 이방성 건식 식각하여 복수의 수직 홀(VH)을 한정하는 몰드 구조물 패턴(MSP)을 형성할 수 있다. 복수의 수직 홀(VH)을 형성하는 공정은 복수의 수직 홀(VH) 각각의 바닥부에서 도전 영역(324)이 노출되도록 절연막(328)을 식각하는 공정을 포함할 수 있다.
복수의 수직 홀(VH)을 형성하기 위하여 도 1, 도 2a 내지 도 2c, 및 도 3a 내지 도 3d를 참조하여 복수의 수직 홀(20H)을 형성하는 공정들에 대하여 설명한 바와 같은 방법을 이용할 수 있다.
복수의 수직 홀(VH)을 형성하기 위하여, 도 3a 내지 도 3d를 참조하여 설명한 펄스 다이어그램들, 또는 이들로부터 본 발명의 기술적 사상의 범위 내에서 다양하게 변형 및 변경된 펄스 다이어그램에 따라 플라즈마 분위기 하에서 기판(310) 상에 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 가스 혼합물(EM3)을 공급할 수 있다.
복수의 수직 홀(VH)을 형성하는 동안, 식각 대상 막의 구성 물질에 따라 식각 가스 혼합물(EM3)로서 서로 다른 조성을 가지는 본 발명의 기술적 사상에 의한 실시예들에 따른 제1 식각 가스 혼합물 및 제2 식각 가스 혼합물을 교대로 공급할 수 있다. 상기 제1 식각 가스 혼합물 및 상기 제2 식각 가스 혼합물에 대한 보다 상세한 구성은 도 6a 및 도 6b를 참조하여 설명한 바와 대체로 동일하다.
예시적인 실시예들에서, 복수의 수직 홀(VH)을 형성하는 공정은, 본 발명의 기술적 사상에 의한 실시예들에 따른 제1 식각 가스 혼합물로부터 생성된 제1 플라즈마를 이용하여, 마스크 패턴(338)에 형성된 복수의 개구(338H)를 통해 실리콘 산화막으로 이루어지는 식각 대상막들, 예를 들면 제1 몰드막(331) 및 제2 몰드막(333)을 이방성 식각하는 복수의 제1 식각 공정들과, 본 발명의 기술적 사상에 의한 실시예들에 따른 제2 식각 가스 혼합물로부터 생성된 제2 플라즈마를 이용하여, 마스크 패턴(338)에 형성된 복수의 개구(338H)를 통해 실리콘 질화물로 이루어지는 식각 대상막들, 예를 들면 절연막(328), 제1 지지막(332), 제2 지지막(334), 제3 몰드막(335), 및 제3 지지막(336)을 이방성 식각하는 복수의 제2 식각 공정들을 포함할 수 있다.
도 9는 도 8c를 참조하여 설명한 바에 따라 복수의 수직 홀(VH)을 형성하기 위하여 플라즈마 분위기 하에서 기판(310) 상에 공급되는 식각 가스 혼합물에 포함되는 구성 요소들의 예시적인 펄스 다이어그램이다.
예시적인 실시예들에서, 도 8c를 참조하여 설명한 바에 따라 복수의 수직 홀(VH)을 형성하기 위하여, 도 9에 예시한 바와 같이 플라즈마 분위기 하에서 질소 함유 화합물(A), 불활성 가스(B), 및 CD 조절 가스(C)를 기판(10) 상에 연속적으로 공급하고, 플루오르화 탄화수소 화합물(D)은 기판(310) 상에 일부 시간 구간(TD31, TD33, TD35)에만 단속적으로 공급할 수 있다. 도 9에서 시간 구간(TD31)은 제3 지지막(336), 제3 몰드막(335), 및 제2 지지막(334)를 순차적으로 이방성 식각하는 시간 구간에 대응하고, 시간 구간(TD32)은 제2 몰드막(333)을 이방성 식각하는 시간 구간에 대응하고, 시간 구간(TD33)은 제1 지지막(332)을 이방성 식각하는 시간 구간에 대응하고, 시간 구간(TD34)은 제1 몰드막(331)을 이방성 식각하는 시간 구간에 대응하고, 시간 구간(TD35)은 절연막(328)을 이방성 식각하는 시간 구간에 대응할 수 있다. 그러나, 본 발명의 기술적 사상은 도 9에 예시한 바에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 다양한 변형 및 변경이 가능하다.
도 8c를 참조하여 설명한 바와 같이 복수의 수직 홀(VH)을 형성하기 위한 플라즈마 식각 공정을 수행하는 동안, 식각 대상막들이 마스크 패턴(338)에 대하여 비교적 높은 식각 선택비로 식각될 수 있으며, 복수의 수직 홀(VH)을 형성하는 데 있어서 원하는 식각 속도를 얻을 수 있고, 복수의 수직 홀(VH)의 CD를 용이하게 제어할 수 있다.
도 8d를 참조하면, 도 8c의 결과물에서 마스크 패턴(338) 및 식각 부산물들을 애싱 공정 및 스트립 공정에 의해 제거하여 제3 지지막(336)의 상면을 노출시킬 수 있다.
도 8e를 참조하면, 도 8d의 결과물에서 복수의 수직 홀(VH)을 채우는 복수의 하부 전극(LE)을 형성할 수 있다.
예시적인 실시예들에서, 복수의 하부 전극(LE)을 형성하기 위하여 도 8d의 결과물 상에 복수의 수직 홀(VH)을 채우면서 제3 지지막(336)의 상면을 덮는 도전층을 형성할 수 있다. 상기 도전층을 형성하기 위하여, CVD, PECVD, MOCVD(metal organic CVD), 또는 ALD 공정을 이용할 수 있다. 그 후, 에치백 공정 또는 CMP(chemical mechanical polishing) 공정을 이용하여 상기 도전층의 일부를 제거하여 제3 지지막(336)의 상면이 노출되도록 할 수 있다.
예시적인 실시예들에서, 복수의 하부 전극(LE)은 금속막, 도전성 금속 산화막, 도전성 금속 질화막, 도전성 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 복수의 하부 전극(LE)은 각각 Nb, Nb 산화물, Nb 질화물, Nb 산질화물, Ti, Ti 산화물, Ti 질화물, Ti 산질화물, Co, Co 산화물, Co 질화물, Co 산질화물, Sn, Sn 산화물, Sn 질화물, Sn 산질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 복수의 하부 전극(LE)은 각각 NbN, TiN, CoN, SnO2, 또는 이들의 조합으로 이루어질 수 있다. 다른 예시적인 실시예들에서, 복수의 하부 전극(LE)은 각각 TaN, TiAlN, TaAlN, V, VN, Mo, MoN, W, WN, Ru, RuO2, SrRuO3, Ir, IrO2, Pt, PtO, SRO(SrRuO3), BSRO((Ba,Sr)RuO3), CRO(CaRuO3), LSCO((La,Sr)CoO3), 또는 이들의 조합을 포함할 수 있다. 그러나, 복수의 하부 전극(LE)의 구성 물질이 상기 예시된 바에 한정되는 것은 아니다.
도 8f를 참조하면, 도 8e의 결과물에서 제3 지지막(336)의 일부를 제거하여 제3 지지 패턴(136P)을 형성하고, 그 결과 노출되는 제3 몰드막(335)을 습식으로 제거할 수 있다. 그 후, 제2 지지막(334)의 일부를 제거하여 제2 지지 패턴(134P)을 형성하고, 그 결과 노출되는 제2 몰드막(333)을 습식으로 제거할 수 있다. 그 후, 제1 지지막(332)의 일부를 제거하여 제1 지지 패턴(332P)을 형성하고, 그 결과 노출되는 제1 몰드막(331)을 습식으로 제거할 수 있다. 제1 몰드막(331), 제2 몰드막(333), 및 제3 몰드막(335)이 제거된 후, 복수의 하부 전극(LE)의 측벽들이 노출될 수 있다.
도 8g를 참조하면, 도 8f의 결과물에서 노출된 표면들을 덮는 유전막(360)을 형성할 수 있다. 유전막(360)을 형성하기 위하여 ALD 공정을 이용할 수 있다.
예시적인 실시예들에서, 유전막(360)은 고유전막으로 이루어질 수 있다. 본 명세서에서 사용되는 용어 "고유전막"은 실리콘 산화막보다 높은 유전 상수를 갖는 유전막을 의미한다. 예시적인 실시예들에서, 유전막(360)은 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 니오븀(Nb), 세륨(Ce), 란타넘(La), 탄탈럼(Ta), 및 티타늄(Ti) 중에서 선택되는 적어도 하나의 금속을 포함하는 금속 산화물로 이루어질 수 있다. 예시적인 실시예들에서, 유전막(360)은 하나의 고유전막으로 이루어지는 단일막 구조를 가질 수 있다. 다른 예시적인 실시예들에서, 유전막(360)은 복수의 고유전막을 포함하는 다중막 구조를 가질 수 있다. 상기 고유전막은 HfO2, ZrO2, Al2O3, La2O3, Ta2O3, Nb2O5, CeO2, TiO2, GeO2, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다. 예시적인 실시예들에서, 유전막(360)의 두께는 약 20 Å 내지 약 80 Å 일 수 있으나, 이에 한정되는 것은 아니다.
도 8h를 참조하면, 도 8g의 결과물 상에서 유전막(360)을 덮는 상부 전극(UE)을 형성할 수 있다. 예시적인 실시예들에서, 상부 전극(UE)을 형성하기 위하여, CVD, MOCVD, PVD, 또는 ALD 공정을 이용할 수 있다.
예시적인 실시예들에서, 상부 전극(UE)은 금속막, 도전성 금속 산화막, 도전성 금속 질화막, 도전성 금속 산질화막, 또는 이들의 조합으로 이루어질 수 있다. 예시적인 실시예들에서, 상부 전극(UE)은 Nb, Nb 산화물, Nb 질화물, Nb 산질화물, Ti, Ti 산화물, Ti 질화물, Ti 산질화물, Co, Co 산화물, Co 질화물, Co 산질화물, Sn, Sn 산화물, Sn 질화물, Sn 산질화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상부 전극(UE)은 NbN, TiN, CoN, SnO2, 또는 이들의 조합으로 이루어질 수 있다. 다른 예시적인 실시예들에서, 상부 전극(UE)은 TaN, TiAlN, TaAlN, V, VN, Mo, MoN, W, WN, Ru, RuO2, SrRuO3, Ir, IrO2, Pt, PtO, SRO(SrRuO3), BSRO((Ba,Sr)RuO3), CRO(CaRuO3), LSCO((La,Sr)CoO3), 또는 이들의 조합을 포함할 수 있다. 그러나, 상부 전극(UE)의 구성 물질이 상기 예시된 바에 한정되는 것은 아니다. 예시적인 실시예들에서, 상부 전극(UE)은 비금속 도전막을 더 포함할 수 있다. 상기 비금속 도전막은 도핑된 SiGe 층으로 이루어질 수 있다. 예를 들면, 상기 비금속 도전막은 보론으로 도핑된 SiGe 층으로 이루어질 수 있다.
도 8h에서, 상부 전극(UE)은 유전막(360)을 사이에 두고 복수의 하부 전극(LE)에 대면할 수 있다. 복수의 하부 전극(LE), 유전막(360), 및 상부 전극(UE)은 복수의 커패시터(CP3)를 구성할 수 있다.
집적회로 소자(300)의 미세화에 따라 복수의 커패시터(CP3)를 구성하는 복수의 하부 전극(LE)의 피치가 감소되고 복수의 하부 전극(LE)의 아스펙트 비가 증가할 수 있다. 도 8a 내지 도 8h를 참조하여 설명한 집적회로 소자(300)의 제조 방법에 의하면, 도 8c를 참조하여 설명한 바와 같이 비교적 큰 아스펙트 비를 가지는 복수의 수직 홀(VH)을 형성하기 위하여 플라즈마 방식의 건식 식각 공정을 수행할 때 본 발명의 기술적 사상에 의한 식각 가스 혼합물을 사용한다. 따라서, 복수의 수직 홀(VH)을 형성하기 위하여 플라즈마 방식의 건식 식각 공정을 수행하는 동안 식각 대상막들이 마스크 패턴(338)에 대하여 비교적 높은 식각 선택비로 식각될 수 있으며, 복수의 수직 홀(VH)을 형성하는 데 있어서 원하는 식각 속도를 얻을 수 있고, 복수의 수직 홀(VH)의 CD를 용이하게 제어할 수 있다. 이에 따라, 집적회로 소자(300)의 신뢰성을 확보할 수 있으며, 집적회로 소자(300) 제조 공정의 생산성을 향상시킬 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판, 20: 식각 타겟 구조물, MP: 마스크 패턴, 20H: 수직 홀.

Claims (20)

  1. 질소 함유 화합물과,
    불활성 가스를 포함하고,
    상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되는 식각 가스 혼합물.
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
  2. 제1항에 있어서,
    상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어지는 식각 가스 혼합물.
  3. 제1항에 있어서,
    상기 질소 함유 화합물은 다음 화학식 1 내지 화학식 4 중에서 선택되는 적어도 하나로 이루어지는 식각 가스 혼합물.
    [화학식 1]

    [화학식 2]

    [화학식 3]

    [화학식 4]
  4. 제1항에 있어서,
    불소 함유 가스 및 산소 함유 가스 중에서 선택되는 적어도 하나의 CD(critical dimension) 조절 가스를 더 포함하고,
    상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고,
    상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지는 식각 가스 혼합물.
  5. 제1항에 있어서,
    질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 더 포함하는 식각 가스 혼합물.
  6. 질소 함유 화합물과,
    불활성 가스와,
    불소 함유 가스, 산소 함유 가스, 및 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물 중에서 선택되는 적어도 하나를 포함하고,
    상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되고,
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
    상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고,
    상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지고,
    상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어지는 식각 가스 혼합물.
  7. 탄소 함유막을 포함하는 식각 마스크 패턴을 이용하여 실리콘 함유막을 선택적으로 식각하기 위한 식각 가스 혼합물로서, 상기 식각 가스 혼합물은 질소 함유 화합물과, 불활성 가스를 포함하고,
    상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되는 식각 가스 혼합물.
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
  8. 제7항에 있어서,
    불소 함유 가스, 산소 함유 가스, 및 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물 중에서 선택되는 적어도 하나를 더 포함하고,
    상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고,
    상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지고,
    상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어지는 식각 가스 혼합물.
  9. 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여 기판 상의 실리콘 함유막을 식각하여 상기 실리콘 함유막에 홀을 형성하는 단계를 포함하고,
    상기 식각 가스 혼합물은 질소 함유 화합물과 불활성 가스를 포함하고,
    상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되는 집적회로 소자의 제조 방법.
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
  10. 제9항에 있어서,
    상기 실리콘 함유막은 상기 기판 상에 수직 방향을 따라 하나씩 교대로 적층된 복수의 실리콘 산화막 및 복수의 실리콘 질화막을 포함하고,
    상기 홀을 형성하는 단계에서, 상기 홀은 상기 복수의 실리콘 산화막 및 상기 복수의 실리콘 질화막을 상기 수직 방향으로 관통하도록 형성되는 집적회로 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 실리콘 함유막은 상기 기판 상에 수직 방향을 따라 차례로 적층된 제1 몰드막, 제1 지지막, 제2 몰드막, 및 제2 지지막을 포함하고,
    상기 제1 몰드막 및 상기 제2 몰드막은 각각 실리콘 산화막으로 이루어지고,
    상기 제1 지지막 및 상기 제2 지지막은 각각 실리콘 질화막(SiN 막), 실리콘 탄화질화막(SiCN 막), 실리콘 보론 질화막(SiBN 막), 또는 이들의 조합으로 이루어지고,
    상기 홀을 형성하는 단계에서, 상기 홀은 상기 제1 몰드막, 상기 제1 지지막, 상기 제2 몰드막, 및 상기 제2 지지막을 상기 수직 방향으로 관통하도록 형성되는 집적회로 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어지는 집적회로 소자의 제조 방법.
  13. 제9항에 있어서,
    상기 질소 함유 화합물은 식 2로 표시되는 화합물 만으로 이루어지는 집적회로 소자의 제조 방법.
  14. 제9항에 있어서,
    상기 질소 함유 화합물은 다음 화학식 1 내지 화학식 4 중에서 선택되는 적어도 하나로 이루어지는 집적회로 소자의 제조 방법.
    [화학식 1]

    [화학식 2]

    [화학식 3]

    [화학식 4]
  15. 기판 상에 실리콘 함유막으로 이루어지는 식각 타겟 구조물을 형성하는 단계와,
    상기 식각 타겟 구조물 상에 개구를 가지는 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴을 식각 마스크로 이용하고, 식각 가스 혼합물로부터 생성된 플라즈마를 이용하여, 상기 개구를 통해 상기 식각 타겟 구조물을 이방성 식각하여, 상기 식각 타겟 구조물에 상기 마스크 패턴의 상기 개구로부터 상기 기판을 향해 수직 방향으로 연장되는 홀을 형성하는 단계를 포함하고,
    상기 식각 가스 혼합물은
    질소 함유 화합물과,
    불활성 가스와,
    불소 함유 가스, 산소 함유 가스, 및 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물 중에서 선택되는 적어도 하나를 포함하고,
    상기 질소 함유 화합물은 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되고,
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
    상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고,
    상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지고,
    상기 플루오르화 탄화수소 화합물은 CH2F2 (difluoromethane), CH3F (fluoromethane), CHF3 (trifluoromethane), 또는 이들의 조합으로 이루어지는 집적회로 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 마스크 패턴은 ACL(amorphous carbon layer), SOH(spin on hardmask), 포토레지스트, 또는 이들의 조합으로 이루어지는 집적회로 소자의 제조 방법.
  17. 제15항에 있어서,
    상기 질소 함유 화합물은 식 1로 표시되는 화합물 만으로 이루어지고,
    R1은 펜타플루오로에틸기(pentafluoroethyl group), 헵타플루오로프로필기 (heptafluoropropyl group), 또는 헵타플루오로이소프로필기 (heptafluoroisopropyl group)인 집적회로 소자의 제조 방법.
  18. 제15항에 있어서,
    상기 질소 함유 화합물은 식 2로 표시되는 화합물 만으로 이루어지고,
    식 2에서 R2 및 R3는 서로 동일한 구조를 가지는 집적회로 소자의 제조 방법.
  19. 기판 상에 질소 원자를 포함하지 않는 제1 실리콘 함유막과, 질소 원자를 포함하는 제2 실리콘 함유막을 포함하는 식각 타겟 구조물을 형성하는 단계와,
    상기 식각 타겟 구조물 상에 개구를 가지는 마스크 패턴을 형성하는 단계와,
    상기 마스크 패턴을 식각 마스크로 이용하여 상기 식각 타겟 구조물을 이방성 식각하여 상기 식각 타겟 구조물에 상기 제1 실리콘 함유막 및 상기 제2 실리콘 함유막을 수직 방향으로 관통하는 홀을 형성하는 단계를 포함하고,
    상기 홀을 형성하는 단계는
    제1 식각 가스 혼합물로부터 생성된 제1 플라즈마를 이용하여, 상기 개구를 통해 상기 제1 실리콘 함유막을 이방성 식각하는 단계와,
    제2 식각 가스 혼합물로부터 생성된 제2 플라즈마를 이용하여, 상기 개구를 통해 상기 제2 실리콘 함유막을 이방성 식각하는 단계를 포함하고,
    상기 제1 식각 가스 혼합물은 제1 질소 함유 화합물과, 제1 불활성 가스를 포함하고,
    상기 제2 식각 가스 혼합물은 제2 질소 함유 화합물과, 제2 불활성 가스와, 질소 원자를 포함하지 않는 C1-C4의 플루오르화 탄화수소 화합물을 포함하고,
    상기 제1 질소 함유 화합물 및 상기 제2 질소 함유 화합물은 각각 다음 식 1로 표시되는 화합물 및 다음 식 2로 표시되는 화합물 중에서 선택되는 집적회로 소자의 제조 방법.
    [식 1]
    (R1)C≡N
    (식 1에서, R1은 C2-C3의 직쇄형 또는 분기형 퍼플루오로알킬기)
    [식 2]
    (R2)(R3)C=NH
    (식 2에서, R2 및 R3는 각각 C1-C2의 직쇄형 퍼플루오로알킬기)
  20. 제19항에 있어서,
    상기 제1 식각 가스 혼합물 및 상기 제2 식각 가스 혼합물은 각각 불소 함유 가스 및 산소 함유 가스 중에서 선택되는 적어도 하나의 CD(critical dimension) 조절 가스를 더 포함하고,
    상기 불소 함유 가스는 NF3, CF4, F2, SF6, 또는 이들의 조합으로 이루어지고,
    상기 산소 함유 가스는 O2, O3, CO, CO2, NO, N2O, NO2, CH3OH, C2H5OH, 또는 이들의 조합으로 이루어지는 집적회로 소자의 제조 방법.
KR1020220052877A 2022-02-25 2022-04-28 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법 KR20230127820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/101,336 US20230274943A1 (en) 2022-02-25 2023-01-25 Etching gas mixture and method of manufacturing integrated circuit device using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263314011P 2022-02-25 2022-02-25
US63/314,011 2022-02-25

Publications (1)

Publication Number Publication Date
KR20230127820A true KR20230127820A (ko) 2023-09-01

Family

ID=87715951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220052877A KR20230127820A (ko) 2022-02-25 2022-04-28 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법

Country Status (2)

Country Link
KR (1) KR20230127820A (ko)
CN (1) CN116656364A (ko)

Also Published As

Publication number Publication date
CN116656364A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
KR100948078B1 (ko) 반도체 장치의 제조방법
KR101095780B1 (ko) 반도체 소자 및 그 제조방법
US6777305B2 (en) Method for fabricating semiconductor device
US7410866B2 (en) Method for forming storage node of capacitor in semiconductor device
JP2014049765A (ja) 半導体装置及びその製造方法
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
KR102171265B1 (ko) 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
KR20200036951A (ko) 산화물 반도체를 포함하는 박막 트랜지스터를 포함하는 반도체 구조물을 형성하는 방법
US6184074B1 (en) Method of fabrication a self-aligned polysilicon/diffusion barrier/oxygen stable sidewall bottom electrode structure for high-K DRAMS
US11875992B2 (en) Semiconductor devices including a support pattern on a lower electrode structure
US11929207B2 (en) Semiconductor device and method for fabricating the same
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
KR20060136191A (ko) 커패시터 제조 방법
US20230274943A1 (en) Etching gas mixture and method of manufacturing integrated circuit device using the same
US20060141699A1 (en) Method for fabricating semiconductor memory device
KR20230127820A (ko) 식각 가스 혼합물과 이를 이용하는 집적회로 소자의 제조 방법
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
US20240206154A1 (en) Semiconductor device and method for fabricating the same
US20230110643A1 (en) Method of manufacturing integrated circuit using etching process
KR20030048883A (ko) 반도체소자의 캐패시터 형성방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
US20030203588A1 (en) Method for fabricating capacitor using electrochemical deposition
KR100628377B1 (ko) 캐패시터 제조 방법
KR20240097440A (ko) 반도체 장치 및 그 제조 방법