CN116656364A - 蚀刻气体混合物及使用其制造集成电路器件的方法 - Google Patents

蚀刻气体混合物及使用其制造集成电路器件的方法 Download PDF

Info

Publication number
CN116656364A
CN116656364A CN202310140919.XA CN202310140919A CN116656364A CN 116656364 A CN116656364 A CN 116656364A CN 202310140919 A CN202310140919 A CN 202310140919A CN 116656364 A CN116656364 A CN 116656364A
Authority
CN
China
Prior art keywords
etching
film
formula
nitrogen
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310140919.XA
Other languages
English (en)
Inventor
孙昌吉
南森·斯塔福德
李珍焕
张虎永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Samsung Electronics Co Ltd
Original Assignee
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude, Samsung Electronics Co Ltd filed Critical LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Publication of CN116656364A publication Critical patent/CN116656364A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种蚀刻气体混合物包括含氮化合物和惰性气体。为了制造集成电路(IC)器件，通过使用从该蚀刻气体混合物产生的等离子体来蚀刻衬底上的含硅膜，并且因此在含硅膜中形成孔。含氮化合物选自由式1表示的化合物和由式2表示的化合物：[式1](R1)C≡N其中，在式1中，R1是C2至C3直链或支链全氟烷基，[式2](R2)(R3)C＝NH其中，在式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。

Description

蚀刻气体混合物及使用其制造集成电路器件的方法
相关申请的交叉引用
本申请基于并要求于2022年2月25日提交的美国临时申请No.63/314,011以及于2022年4月28日提交的韩国专利申请No.10-2022-0052877的优先权，这些申请的公开内容通过引用整体并入本文。
技术领域
本公开涉及蚀刻气体混合物及使用该蚀刻气体混合物制造集成电路(IC)器件的方法，更具体地，涉及可以用于以等离子体蚀刻含硅膜的蚀刻气体混合物以及使用该蚀刻气体混合物制造IC器件的方法。
背景技术
由于电子技术的发展，IC器件的尺寸缩小已迅速推进。因此，IC器件的结构正变得更加复杂，并且包括在IC器件中的结构的纵横比已大大增加。相应地，形成具有高纵横比的三维(3D)结构的处理也变得更加严格。特别地，当在制造具有高集成度的IC器件的过程期间，执行等离子体蚀刻处理以形成具有相对较高的纵横比的竖直孔时，需要开发在等离子体蚀刻处理之后获得的图案中获得期望的竖直轮廓的技术、以及能够确保期望的蚀刻速率的技术。
发明内容
一个或多个实施例提供了一种蚀刻气体混合物，在执行等离子体蚀刻处理以形成具有相对较高的纵横比的竖直孔时，该蚀刻气体混合物可以确保期望的竖直轮廓和期望的蚀刻速率，易于控制临界尺寸(CD)，并提供相对于蚀刻掩模的高蚀刻选择性。
一个或多个实施例提供了一种制造集成电路(IC)器件的方法，通过该方法，在执行等离子体蚀刻处理以形成具有相对较高的纵横比的竖直孔时，可以确保期望的竖直轮廓和期望的蚀刻速率，可以易于控制CD，并且可以提供相对于蚀刻掩模的高蚀刻选择性，并且因此，可以提高IC器件的可靠性和生产率。
根据实施例的一方面，提供了一种包括含氮化合物和惰性气体的蚀刻气体混合物。含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
根据实施例的另一方面，提供了一种蚀刻气体混合物，该蚀刻气体混合物包括含氮化合物、惰性气体以及选自含氟气体、含氧气体和不包含任何氮原子的C1至C4氟化烃化合物中的至少一种。含氮化合物选自由式1表示的化合物和由式2表示的化合物。含氟气体包括NF3、CF4、F2、SF6或其组合，含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合，并且氟化烃化合物包括二氟甲烷(CH2F2)、氟甲烷(CH3F)、三氟甲烷(CHF3)或其组合。
根据实施例的另一方面，提供了一种用于通过使用包括含碳膜的蚀刻掩模图案选择性地蚀刻含硅膜的蚀刻气体混合物。蚀刻气体混合物包括含氮化合物和惰性气体。含氮化合物选自由式1表示的化合物和由式2表示的化合物。
根据实施例的另一方面，提供了一种制造IC器件的方法。该方法包括：通过使用从蚀刻气体混合物产生的等离子体蚀刻衬底上的含硅膜来在该含硅膜中形成孔。蚀刻气体混合物包括含氮化合物和惰性气体，并且含氮化合物选自由式1表示的化合物和由式2表示的化合物。
根据实施例的另一方面，提供了一种制造IC器件的方法。该方法包括：在衬底上形成包括含硅膜的蚀刻目标结构；在蚀刻目标结构上形成具有开口的掩模图案；以及通过使用掩模图案作为蚀刻掩模并使用从蚀刻气体混合物产生的等离子体，通过开口对蚀刻目标结构进行各向异性地蚀刻来在蚀刻目标结构中形成孔。该孔在竖直方向上从掩模图案的开口朝向衬底延伸。蚀刻气体混合物包括含氮化合物、惰性气体以及选自含氟气体、含氧气体和不包含任何氮原子的C1至C4氟化烃化合物中的至少一种。含氮化合物选自由式1表示的化合物和由式2表示的化合物。含氟气体包括NF3、CF4、F2、SF6或其组合。含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合。氟化烃化合物包括二氟甲烷(CH2F2)、氟甲烷(CH3F)、三氟甲烷(CHF3)或其组合。
根据实施例的另一方面，提供了一种制造IC器件的方法。该方法包括：在衬底上形成蚀刻目标结构。蚀刻目标结构包括不包含任何氮原子的第一含硅膜、以及包含氮原子的第二含硅膜。在蚀刻目标结构上形成具有开口的掩模图案。通过使用掩模图案作为蚀刻掩模来对蚀刻目标结构进行各向异性地蚀刻，并且因此，在蚀刻目标结构中形成孔。该孔在竖直方向上穿过第一含硅膜和第二含硅膜。该孔的形成包括：通过使用从第一蚀刻气体混合物产生的第一等离子体通过开口各向异性地蚀刻第一含硅膜；以及通过使用从第二蚀刻气体混合物产生的第二等离子体通过开口各向异性地蚀刻第二含硅膜。第一蚀刻气体混合物包括第一含氮化合物和第一惰性气体。第二蚀刻气体混合物包括第二含氮化合物、第二惰性气体和不包含任何氮原子的C1至C4氟化烃化合物。第一含氮化合物和第二含氮化合物中的每一个选自由式1表示的化合物和由式2表示的化合物。
附图说明
根据以下结合附图进行的详细描述，将更清楚地理解本公开的实施例，在附图中：
图1是根据实施例的制造集成电路(IC)器件的方法的流程图；
图2A至图2C是示出了根据实施例的制造IC器件的方法的处理序列的截面图；
图3A至图3D均示出了根据实施例的在通过使用制造IC器件的方法在蚀刻目标结构中形成竖直孔期间，在等离子体气氛中供应到反应室中的蚀刻气体混合物中包括的成分的脉冲图；
图4A、图4B、图5A、图5B、图6A、图6B、图7A和图7B是示出了根据实施例的制造IC器件的方法的处理序列的截面图，其中，图4A、图5A、图6A和图7A是根据IC器件的存储单元区中的处理序列的截面图，并且图4B、图5B、图6B和图7B是根据IC器件的连接区中的处理序列的截面图；
图8A至图8H是示出了根据实施例的制造IC器件的方法的处理序列的截面图；以及
图9示出了根据实施例的在等离子体气氛中供应到衬底上以通过使用制造IC器件的方法形成多个竖直孔的蚀刻气体混合物中包括的成分的脉冲图。
具体实施方式
在下文中，将参考附图来详细描述实施例。相同的附图标记用于表示附图中的相同元件，并且将省略对其的重复描述。
根据实施例的蚀刻气体混合物可以包括含氮化合物和惰性气体。含氮化合物可以选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C三N
其中，R1是C2至C3直链或支链全氟烷基。
[式2]
(R2)(R3)C＝NH
其中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
在根据实施例的蚀刻气体混合物中，含氮化合物可以基本上由式1表示的化合物组成。在这种情况下，含氮化合物可以不包括任何氢原子。在实施例中，含氮化合物可以基本上由式1表示的化合物组成。在式1中，R1可以是C2至C3直链全氟烷基。例如，含氮化合物可以基本上由式1表示的化合物组成。在式1中，R1可以是五氟乙基、七氟丙基或七氟异丙基。
在根据其他实施例的蚀刻气体混合物中，含氮化合物可以基本上由式2表示的化合物组成。在这种情况下，含氮化合物可以包括含有一个氢原子的化合物。在实施例中，R2和R3可以具有彼此相同的结构。
在实施例中，含氮化合物可以包括选自化学式1至4中的至少一种：
[化学式1]
(五氟丙腈，CAS号：422-04-8)
[化学式2]
(七氟丁腈，CAS号：375-00-8)
[化学式3]
(七氟异丁腈，CAS号：42532-60-5)
[化学式4]
(六氟丙酮亚胺，CAS号：1645-75-6)
在根据实施例的蚀刻气体混合物中，惰性气体可以包括氩气(Ar)、氦气(He)、氖气(Ne)、氮气(N2)、氪气(Kr)、氙气(Xe)或其混合物。
在根据实施例的蚀刻气体混合物中，含氮化合物和惰性气体中的每一个可以在等离子体气氛中以约5sccm至约200sccm的流速供应到要蚀刻的膜上。在根据实施例的蚀刻气体混合物中，基于蚀刻气体混合物的总体积，可以以约10％的体积至约90％的体积的量来包括含氮化合物和惰性气体中的每一个，但不限于此。
根据实施例的蚀刻气体混合物可以是用于通过使用包括含碳膜的蚀刻掩模图案选择性地蚀刻含硅膜的蚀刻气体混合物。含硅膜可以包括氧化硅(SiO)膜、氮化硅(SiN)膜、氧氮化硅(SiON)膜、碳氮化硅(SiCN)膜、氧碳氮化硅(SiOCN)膜、碳化硅(SiC)膜、氧碳化硅(SiOC)膜、氮化硼硅(SiBN)膜、非晶氢化氮化硅(a-SiN：H)膜或其组合。如本文中所使用的，术语“SiO”、“SiN”、“SiON”、“SiCN”、“SiOCN”、“SiC”、“SiOC”和“SiBN”中的每一个是指包括其中所包括的元素的材料，而不是指表示化学计量关系的化学式。在示例中，SiO膜可以是SiO2膜。在示例中，SiN膜可以是Si3N4膜。含碳膜可以包括非晶碳层(ACL)、旋涂硬掩模(SOH)、光致抗蚀剂或其组合。
根据实施例的蚀刻气体混合物可以有利地应用于用于形成具有相对较高的纵横比的各种竖直孔的蚀刻处理。例如，根据实施例的蚀刻气体混合物可以有利地应用于形成沟道孔以制造竖直NAND(VNAND)闪存(或竖直沟道NAND闪存)的处理、形成下电极孔以制造动态随机存取存储器(DRAM)的电容器的处理、或形成竖直孔以用于形成配置DRAM、磁性RAM(MRAM)、静态RAM(SRAM)、相变RAM(PRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)、VNAND闪存或包括各种逻辑单元的逻辑器件所需的布线层的处理。
因为根据实施例的蚀刻气体混合物包括选自上述由式1表示的化合物和由式2表示的化合物的含氮化合物，所以当通过使用从根据实施例的蚀刻气体混合物产生的等离子体蚀刻含硅膜来形成具有相对较高的纵横比的竖直孔时，由于含氮化合物在等离子体气氛中的优异解离效应而可以供应稳定的等离子体。因此，可以提高含硅膜相对于蚀刻掩模的蚀刻选择性，并且可以抑制在竖直孔中发生弯曲现象。此外，包括在含氮化合物中的氮原子可以与包括在蚀刻副产物中的氟原子结合以产生挥发性物质。因此，挥发性物质可以用作针对包括在蚀刻副产物中的氟原子的清除剂。因此，可以显著减少包括碳原子和氟原子的聚合物副产物的产生量，并且因此，可以改善竖直孔的轮廓。此外，含氮化合物可以包括含硅膜相对于蚀刻掩模的蚀刻选择性。因此，与包括不包含任何氮原子的化合物(例如，仅包括碳原子、氢原子和氟原子的CHF基化合物)的蚀刻气体混合物相比，根据实施例的蚀刻气体混合物可以实现高蚀刻选择性，并且在临界尺寸(CD)控制上表现优异。
在根据实施例的蚀刻气体混合物中，惰性气体可以在蚀刻气体混合物中将含氮化合物的浓度控制在期望的范围内。
根据实施例的蚀刻气体混合物还可以包括选自含氟气体和含氧气体的至少一种CD调节气体。含氟气体可以包括NF3、CF4、F2、SF6或其组合。含氧气体可以包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合。
当通过使用从根据实施例的蚀刻气体混合物产生的等离子体蚀刻含硅膜来形成具有相对较高的纵横比的竖直孔时，CD调节气体可以增加竖直孔的CD。在根据实施例的蚀刻气体混合物中，随着CD调节气体的含量增加，竖直孔的CD可以增加。
在根据实施例的蚀刻气体混合物中，当含氧气体用作CD调节气体时，蚀刻气体混合物可以包括选自上述由式1表示的化合物和由式2表示的化合物的含氮化合物。在这种情况下，与使用包括CHF基化合物而不是含氮化合物的蚀刻气体混合物的情况相比，可以最小化含氧气体的含量。此外，在根据实施例的蚀刻气体混合物中，当含氧气体用作CD调节气体时，即使在出现包含氧原子的蚀刻副产物时，包括在含氮化合物中的氮原子也可以与包括在蚀刻副产物中的氧原子结合以产生挥发性物质。因此，挥发性物质可以用作针对包括在蚀刻副产物中的氧原子的清除剂。因此，可以改善竖直孔的轮廓，并且可以提高相对于蚀刻掩模的蚀刻选择性。
当CD调节气体被包括在根据实施例的蚀刻气体混合物中时，CD调节气体可以以约2sccm至约20sccm的流速供应到要蚀刻的膜上。在根据实施例的蚀刻气体混合物中，基于蚀刻气体混合物的总体积，可以以约1％的体积至约20％的体积的量来包括CD调节气体，但不限于此。
根据实施例的蚀刻气体混合物还可以包括不包含任何氮原子的C1至C4氟化烃化合物。
在实施例中，当通过使用从根据实施例的蚀刻气体混合物产生的等离子体蚀刻含硅膜来形成具有相对较高的纵横比的竖直孔时，不包含任何氮原子的C1至C4氟化烃化合物可以减小竖直孔的CD。在根据实施例的蚀刻气体混合物中，随着不包含任何氮原子的C1至C4氟化烃化合物的含量增加，竖直孔的CD可以减小。
在通过使用从根据其他实施例的蚀刻气体混合物产生的等离子体蚀刻含硅膜来形成具有相对较高的纵横比的竖直孔的处理中，当蚀刻包含氮原子的含硅膜(例如，氮化硅膜)时，不包含任何氮原子的C1至C4氟化烃化合物可以提高含硅膜相对于蚀刻掩模的蚀刻选择性。
在根据实施例的蚀刻气体混合物中，不包含任何氮原子的C1至C4氟化烃化合物可以包括二氟甲烷(CH2F2)、氟甲烷(CH3F)、三氟甲烷(CHF3)、1，1，1，2，3，3-六氟丙烷(C3H2F6)、1，1，1，3，3-五氟丙烷(C3H3F5)、1，1，2，2，3-五氟丙烷(C3H3F5)、八氟环丁烷(C4F8)、六氟-1，3-丁二烯(C4F6)、C4H2F6、1，1，2，2，3-五氟环丁烷(C4H3F5)、1，1，2，2-四氟环丁烷(C4H4F4)或其组合。这里，C4H2F6可以是反式-1，1，1，4，4，4-六氟-2-丁烯(反式-C4H2F6)、顺式-1，1，1，4，4，4-六氟-2-丁烯(顺式-C4H2F6)、六氟异丁烯(C4H2F6)、反式-1，1，2，2，3，4-六氟环丁烷(反式-C4H2F6)或顺式-1，1，2，2，3，4-六氟环丁烷(顺式-C4H2F6)。例如，不包含任何氮原子的C1至C4氟化烃化合物可以选自CH2F2、CH3F和CHF3。
当根据实施例的蚀刻气体混合物包括不包含任何氮原子的C1至C4氟化烃化合物时，氟化烃化合物可以以约2sccm至约20sccm的流速供应到要蚀刻的膜上。在根据实施例的蚀刻气体混合物中，基于蚀刻气体混合物的总体积，可以以约1％的体积至约20％的体积的量来包括氟化烃化合物，但不限于此。
接下来，将参考评估示例连同比较示例来描述根据实施例的蚀刻气体混合物的效果。
评估示例(对抛光速率的评估)
作为根据实施例的蚀刻气体混合物，通过将由化学式1表示的含氮化合物、由化学式2表示的含氮化合物、由化学式3表示的含氮化合物和由化学式4表示的含氮化合物中的每一个与包括氩气(Ar)的惰性气体混合来获得蚀刻气体混合物。通过使用从所获得的蚀刻气体混合物中的每一个产生的等离子体来蚀刻氧化硅(SiO2)膜，并且因此，在氧化硅膜中形成了竖直孔。在这种情况下，包括ACL的蚀刻掩模图案被用作蚀刻掩模图案。
作为比较示例，除了使用C4F8代替含氮化合物以外，在相同的条件下蚀刻氧化硅膜。因此，在氧化硅膜中形成了竖直孔。
当使用包括由化学式1至4表示的含氮化合物的蚀刻气体混合物和根据比较示例的蚀刻气体混合物中的每一个时，测量了氧化硅膜的蚀刻速率和氧化硅膜相对于蚀刻掩模图案的蚀刻选择性，并且在表1中示出了结果。
[表1]
从表1的结果可以看出，示例1至4中的每一个的蚀刻选择性优于比较示例的蚀刻选择性。特别地，可以看出示例2的蚀刻速率与比较示例的蚀刻速率基本上相似，而示例2的蚀刻选择性远高于比较示例的蚀刻选择性。
如上所述，当在等离子体气氛中蚀刻含硅膜以形成具有相对较高的纵横比的竖直孔时，根据实施例的蚀刻气体混合物可以有利地用于获得期望的蚀刻速率，同时确保竖直孔中的期望的竖直轮廓，可以易于控制竖直孔的CD，并且可以提供相对于包含碳原子的蚀刻掩模的高蚀刻选择性。
现在将详细描述根据实施例的制造IC器件的方法。
图1是根据实施例的制造集成电路(IC)器件的方法的流程图。图2A至图2C是示出了根据实施例的制造IC器件的方法的处理序列的截面图。
参考图1和图2A，在处理P12中，可以在衬底10上形成包括含硅膜的蚀刻目标结构20。在处理P14中，可以在蚀刻目标结构20上形成具有多个开口MH的掩模图案MP。
如本文所使用的，术语“衬底”可以指衬底本身，或者包括衬底和在衬底的表面上的特定层、膜等的堆叠结构。此外，术语“衬底的表面”可以指衬底本身的暴露表面，或者衬底上的特定层、膜等的外表面。衬底10可以包括半导体衬底。在实施例中，衬底10可以包括半导体，例如硅(Si)或锗(Ge)。在其他实施例中，衬底10可以包括化合物半导体，例如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。在又一些其他实施例中，衬底10可以具有绝缘体上硅(SOI)结构。衬底10可以包括导电区，例如，掺杂阱或掺杂结构。在其他实施例中，衬底10可以包括透明衬底。
蚀刻目标结构20可以包括包含至少一个绝缘膜的绝缘结构。在实施例中，至少一个绝缘膜可以包括氧化硅(SiO)膜、氮化硅(SiN)膜、氧氮化硅(SiON)膜、碳氮化硅(SiCN)膜、氧碳氮化硅(SiOCN)膜、碳化硅(SiC)膜、氧碳化硅(SiOC)膜、氮化硼硅(SiBN)膜、非晶氢化氮化硅(a-SiN：H)膜或其组合。例如，蚀刻目标结构20可以包括原硅酸四乙酯(TEOS)、等离子体增强原硅酸四乙酯(PE-TEOS)、O3-TEOS、未掺杂硅玻璃(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟化硅玻璃(FSG)、旋涂玻璃(SOG)或其组合。
在其他实施例中，蚀刻目标结构20可以包括半导体膜。例如，蚀刻目标结构20可以包括晶体硅、非晶硅、掺杂硅、SiGe、SiC或其组合，但不限于此。在又一些其他实施例中，蚀刻目标结构20可以包括至少一个导电膜。例如，蚀刻目标结构20可以包括掺杂多晶硅膜。
在实施例中，掩模图案MP可以包括含碳膜。例如，掩模图案MP可以包括ACL、SOH、光致抗蚀剂或其组合，但不限于此。
参考图1和图2B，在处理P16中，可以通过图2A的所得结构中的开口(参考图2A中的MH)对蚀刻目标结构20的部分进行蚀刻，并且因此，可以在蚀刻目标结构20中形成多个竖直孔20H。多个竖直孔20H可以在竖直方向上从形成在掩模图案MP中的多个开口MH朝向衬底10延伸。
在用于根据图1的处理P16在蚀刻目标结构20中形成多个竖直孔20H的蚀刻处理中，可以通过使用掩模图案MP作为蚀刻掩模并通过使用从根据实施例的蚀刻气体混合物产生的等离子体，通过形成在掩模图案MP中的多个开口MH对蚀刻目标结构20进行各向异性地蚀刻。为此，可以将图2A的所得结构装载到等离子体蚀刻装置的反应室中。
在实施例中，等离子体蚀刻装置可以包括反应离子蚀刻(RIE)设备、磁性增强RIE(MERIE)设备、电感耦合等离子体(ICP)设备、电容耦合等离子体(CCP)设备、空心阳极型等离子体设备、螺旋谐振器等离子体设备、或电子回旋谐振(ECR)等离子体设备。
等离子体蚀刻装置的反应室可以包括第一电极和第二电极，该第一电极和第二电极可以在竖直方向上彼此面对，并且均施加射频(RF)功率。反应室可以提供反应空间，在该反应空间中，在第一电极和第二电极之间执行等离子体蚀刻处理。衬底10可以在反应空间中放置在第一电极上，使得衬底10的主表面面向第二电极。在衬底10放置在第一电极上的状态下，可以对蚀刻目标结构20执行用于形成多个竖直孔20H的蚀刻处理。在实施例中，多个竖直孔20H可以形成为在竖直方向(Z方向)上穿过蚀刻目标结构20。
为了根据图1的处理P16在蚀刻目标结构20中形成多个竖直孔20H，蚀刻气体混合物可以在等离子体气氛中供应到反应室中。蚀刻气体混合物的细节可以与根据实施例的上述蚀刻气体混合物的细节相同。
在实施例中，当蚀刻目标结构20包括不包含任何氮原子的含硅膜时，供应到反应室中以在蚀刻目标结构20中形成多个竖直孔20H的蚀刻气体混合物可以包括含氮化合物和惰性气体，并且含氮化合物可以选自上述由式1表示的化合物和由式2表示的化合物。必要时，蚀刻气体混合物还可以包括选自含氟气体和含氧气体的至少一种CD调节气体。含氮化合物、惰性气体、含氟气体和含氧气体的细节可以与根据实施例的上述蚀刻气体混合物中的那些相同。在实施例中，含氟气体可以包括NF3、CF4、F2、SF6或其组合，并且含氧气体可以包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合，但不限于此。
在其他实施例中，当蚀刻目标结构20包括包含氮原子的含硅膜时，供应到反应室中以在蚀刻目标结构20中形成多个竖直孔20H的蚀刻气体混合物可以包括含氮化合物、惰性气体、以及不包含任何氮原子的C1至C4氟化烃化合物。含氮化合物可以选自上述由式1表示的化合物和由式2表示的化合物。必要时，蚀刻气体混合物还可以包括选自含氟气体和含氧气体的至少一种CD调节气体。含氮化合物、惰性气体、氟化烃化合物、含氟气体和含氧气体的细节可以与根据实施例的上述蚀刻气体混合物中的那些相同。在实施例中，氟化烃化合物可以包括二氟甲烷(CH2F2)、氟甲烷(CH3F)、三氟甲烷(CHF3)或其组合，但不限于此。
图3A至图3D均示出了在等离子体气氛中供应到反应室中以根据图1的处理P16在蚀刻目标结构20中形成多个竖直孔20H的蚀刻气体混合物中包括的成分的脉冲图。
在图3A至图3D中，A表示选自上述由式1表示的化合物和由式2表示的化合物的化合物，B表示惰性气体，C表示选自含氟气体和含氧气体的CD调节气体，并且D表示不包含任何氮原子的C1至C4氟化烃化合物。
在实施例中，为了根据图1的处理P16如图2B所示在蚀刻目标结构20中形成多个竖直孔20H，如图3A所示，可以在等离子体气氛中将含氮化合物A、惰性气体B和CD调节气体C连续地供应到衬底10上。
在其他实施例中，为了根据图1的处理P16如图2B所示在蚀刻目标结构20中形成多个竖直孔20H，如图3B所示，可以在等离子体气氛中将含氮化合物A和惰性气体B连续地供应到衬底10上，并且可以仅在一些时间段(例如，TC1和TC2)期间将CD调节气体C间歇地供应到衬底10上。这些时间段(例如，TC1和TC2)可以从用于形成期望形成的多个竖直孔20H的蚀刻处理中的需要增加竖直孔20H的CD的时间段中选择。
在又一些其他实施例中，为了根据图1的处理P16如图2B所示在蚀刻目标结构20中形成多个竖直孔20H，如图3C所示，可以在等离子体气氛中将含氮化合物A和惰性气体B连续地供应到衬底10上，并且可以仅在一些时间段(例如，TD1、TD2和TD3)期间将氟化烃化合物D间歇地供应到衬底10上。这些时间段(例如，TD1、TD2和TD3)可以从用于形成期望形成的多个竖直孔20H的蚀刻处理中的需要蚀刻部分地插入到蚀刻目标结构20中的包含氮原子的含硅膜(例如，SiN膜、SiCN膜或SiBN膜)的时间段中选择。
在又一些其他实施例中，为了根据图1的处理P16如图2B所示在蚀刻目标结构20中形成多个竖直孔20H，如图3D所示，可以在等离子体气氛中将含氮化合物A、惰性气体B和CD调节气体C连续地供应到衬底10上，并且可以仅在一些时间段(例如，TD4、TD5和TD6)期间将氟化烃化合物D间歇地供应到衬底10上。这些时间段(例如，TD4、TD5和TD6)可以从用于形成期望形成的多个竖直孔20H的蚀刻处理中的需要蚀刻部分地插入到蚀刻目标结构20中的包含氮原子的含硅膜(例如，SiN膜、SiCN膜或SiBN膜)的时间段中选择。
返回参考图2B，用于在蚀刻目标结构20中形成多个竖直孔20H的等离子体蚀刻处理可以在约1mTorr至约10Torr的工艺压力下以室温(例如，约20℃至约28℃的温度)至约500℃的工艺温度来执行，但不限于此。
在如参考图2B描述的用于形成多个竖直孔20H的等离子体蚀刻处理期间，可以以相对于掩模图案MP的高蚀刻选择性对蚀刻目标结构20进行蚀刻，可以在形成多个竖直孔20H期间获得期望的蚀刻速率，并且可以容易地控制多个竖直孔20H的CD。
参考图1和图2C，在处理P18中，可以执行清洁处理以去除残留在图2B的所得结构上的掩模图案MP和残留在多个竖直孔20H的内部和外部的蚀刻副产物。可以以干法方式、湿法方式或其组合来执行清洁处理。在实施例中，清洁处理可以包括使用O2等离子体的灰化处理和剥离处理。可以使用醇、丙酮、或硝酸和硫酸的混合物来执行剥离处理，但不限于此。
在实施例中，可以对其中在蚀刻目标结构20中形成了多个竖直孔20H的图2C的所得结构执行后续处理，并且因此，可以形成填充多个竖直孔20H的竖直插塞。在实施例中，竖直插塞可以构成沟道结构、虚设沟道结构、字线切割结构、贯通电极和/或存储单元接触部，它们构成VNAND闪存的存储单元阵列结构。在其他实施例中，竖直插塞可以是构成DRAM的电容器的下电极。
图4A至图7B是示出了根据实施例的制造IC器件(参见图7A和图7B中的100)的方法的处理序列的截面图。图4A至图7B中，图4A、图5A、图6A和图7A是根据IC器件100的存储单元区MEC中的处理序列的截面图，并且图4B、图5B、图6B和图7B是根据IC器件100的连接区CON中的处理序列的截面图。将参考图4A至图7B描述制造包括VNAND闪存的存储单元阵列结构的IC器件100的示例方法。
参考图4A和图4B，可以制备包括存储单元区MEC和连接区CON的衬底110。
存储单元区MEC可以是布置IC器件的存储单元阵列的区域，而连接区CON可以是布置被配置为将存储单元区MEC中的存储单元阵列电连接到外围电路的结构的区域。连接区CON可以在第一横向方向(X方向)上分别在存储单元区MEC的两侧。衬底110可以包括半导体材料，例如多晶硅。
参考图4A和图4B，可以在存储单元区MEC和连接区CON中在衬底110上顺序地形成绝缘板112和上导电板118。绝缘板112可以包括多层绝缘膜，该多层绝缘膜包括第一绝缘膜112A、第二绝缘膜112B和第三绝缘膜112C。在实施例中，第一绝缘膜112A和第三绝缘膜112C可以包括氧化硅膜，并且第二绝缘膜112B可以包括氮化硅膜。上导电板118可以包括掺杂多晶硅膜、金属膜或其组合。金属膜可以包括钨(W)，但不限于此。
可以在上导电板118上逐个地交替堆叠多个绝缘膜132和多个牺牲绝缘膜134。多个绝缘膜132可以包括氧化硅膜，并且多个牺牲绝缘膜134可以包括氮化硅。多个牺牲绝缘膜134可以分别确保用于在后续处理中形成多条栅极线(参见图7A和图7B中的GL)的空间。
参考图5A和图5B，可以使用光刻处理从图4A和图4B的所得结构的连接区CON去除多个绝缘膜132和多个牺牲绝缘膜134中的每一个的一部分。因此，可以形成阶梯结构ST，在该阶梯结构ST中，多个绝缘膜132和多个牺牲绝缘膜134中的每一个的一端在横向方向上的宽度沿远离衬底110的方向逐渐变小。之后，可以在包括在阶梯结构ST中的多个牺牲绝缘膜134中的每一个的该一端处形成具有增加的厚度的牺牲焊盘单元134S。
在实施例中，在多个牺牲绝缘膜134中的每一个的该一端处形成牺牲焊盘单元134S可以包括：去除多个绝缘膜132的部分以暴露包括在阶梯结构ST中的多个牺牲绝缘膜134中的每一个的该一端，在多个牺牲绝缘膜134中的每一个的暴露的该一端上沉积附加膜，并且图案化该附加膜以留下牺牲焊盘单元134S。附加膜可以包括与多个牺牲绝缘膜134的构成材料相同的材料。
此后，可以形成绝缘块133以覆盖连接区CON中的阶梯结构ST和上导电板118。结果，可以使用化学机械抛光(CMP)处理对所获得的所得结构进行平坦化，以去除不必要的膜，并且因此，可以暴露在最高水平处的绝缘膜132的顶表面。
之后，在存储单元区MEC和连接区CON中，可以形成中间绝缘膜136以覆盖在最高水平处的绝缘膜132和绝缘块133中的每一个的顶表面。绝缘块133和中间绝缘膜136中的每一个可以包括氧化硅膜。
在存储单元区MEC和连接区CON中，可以在中间绝缘膜136上形成具有多个开口138H的掩模图案138。掩模图案138的详细配置可以与已参考图2A和图2B描述的掩模图案MP的详细配置基本上相同。
参考图6A和图6B，在图5A和图5B的所得结构中，通过使用掩模图案138作为蚀刻掩模并使用从根据实施例的蚀刻气体混合物EM产生的等离子体，可以在连接区CON和存储单元区MEC中通过形成在掩模图案138中的多个开口138H对包括中间绝缘膜136、绝缘块133、多个绝缘膜132和多个牺牲绝缘膜134的堆叠结构在内的绝缘结构、上导电板118和绝缘板112进行各向异性地干法蚀刻。因此，可以形成多个竖直孔。多个竖直孔可以包括：在存储单元区MEC中的多个沟道孔CH和多个字线切割孔WCH；以及在连接区CON中的多个虚设沟道孔DCH。
为了形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔，可以使用与已参考图1、图2A至图2C和图3A至图3D描述的形成多个竖直孔20H的处理基本上相同的方法。
为了形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔，可以根据参考图3A至图3D描述的脉冲图或在实施例的范围内从其进行各种修改和改变的脉冲图在等离子体气氛中将根据实施例的蚀刻气体混合物EM供应到衬底110上。
在形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔期间，根据实施例的具有不同成分的第一蚀刻气体混合物和第二蚀刻气体混合物可以根据要蚀刻的膜的构成材料而被交替地供应为蚀刻气体混合物EM。
在实施例中，形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔的处理可以包括多个第一蚀刻处理和多个第二蚀刻处理。多个第一蚀刻处理可以包括：通过使用从根据实施例的第一蚀刻气体混合物产生的第一等离子体，通过形成在掩模图案138中的多个开口138H各向异性地蚀刻包括氧化硅膜的绝缘膜132。多个第二蚀刻处理可以包括：通过使用从根据实施例的第二蚀刻气体混合物产生的第二等离子体，通过形成在掩模图案138中的多个开口138H各向异性地蚀刻包括氮化硅的牺牲绝缘膜134。
第一蚀刻气体混合物和第二蚀刻气体混合物中的每一个可以具有与根据实施例的上述蚀刻气体混合物的成分相同的成分。然而，第一蚀刻气体混合物可以包括含氮化合物和惰性气体，并且含氮化合物可以选自上述由式1表示的化合物和由式2表示的化合物。必要时，第一蚀刻气体混合物还可以包括选自含氟气体和含氧气体的至少一种CD调节气体。含氮化合物、惰性气体、含氟气体和含氧气体的细节可以与根据实施例的上述蚀刻气体混合物中的那些相同。第二蚀刻气体混合物可以包括含氮化合物、惰性气体和不包含任何氮原子的C1至C4氟化烃化合物。含氮化合物可以选自上述由式1表示的化合物和由式2表示的化合物。必要时，蚀刻气体混合物还可以包括选自含氟气体和含氧气体的至少一种CD调节气体。含氮化合物、惰性气体、氟化烃化合物、含氟气体和含氧气体的细节可以与根据实施例的上述蚀刻气体混合物中的那些相同。
在如参考图6A和图6B描述的用于形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔的等离子体蚀刻处理期间，可以以相对于掩模图案138的相对较高的蚀刻选择性对要蚀刻的膜进行蚀刻，可以在形成包括多个沟道孔CH、多个字线切割孔WCH和多个虚设沟道孔DCH的多个竖直孔期间获得期望的蚀刻速率，并且可以容易地控制多个竖直孔的CD。
参考图7A和图7B，在图6A和图6B的所得结构中，可以通过使用灰化处理和剥离处理去除掩模图案138和蚀刻副产物。此后，可以在存储单元区MEC中形成填充多个沟道孔CH的多个沟道结构140，并且可以在存储单元区MEC中形成填充多个字线切割孔WCH的多个字线切割结构WLC。可以在连接区CON中形成填充多个虚设沟道孔DCH的多个虚设沟道结构140D。可以在连接区CON和存储单元区MEC中形成覆盖中间绝缘膜136的上绝缘膜UL。上绝缘膜UL可以包括氧化硅膜。
在实施例中，可以同时形成多个沟道结构140和多个虚设沟道结构140D。多个沟道结构140和多个虚设沟道结构140D中的每一个可以包括栅极介电膜142、沟道区144、掩埋绝缘膜146和漏极区148。
栅极介电膜142可以包括顺序地形成在沟道区144上的隧穿介电膜、电荷存储膜和阻挡介电膜。隧穿介电膜可以包括氧化硅、氧化铪、氧化铝、氧化锆和/或氧化钽。电荷存储膜可以包括氮化硅、氮化硼、氮化硼硅或掺杂多晶硅。阻挡介电膜可以包括氧化硅、氮化硅、或者具有比氧化硅高的介电常数的金属氧化物。金属氧化物可以包括氧化铪、氧化铝、氧化锆、氧化钽或其组合。
沟道区144可以具有圆柱形状。沟道区144可以包括掺杂多晶硅或未掺杂多晶硅。
掩埋绝缘膜146可以填充沟道区144的内部空间。掩埋绝缘膜146可以包括绝缘材料。例如，掩埋绝缘膜146可以包括氧化硅、氮化硅、氧氮化硅或其组合。在一些实施例中，可以省略掩埋绝缘膜146。在这种情况下，沟道区144可以具有没有内部空间的柱状结构。
漏极区148可以包括掺杂多晶硅膜。多个沟道结构140可以通过上绝缘膜UL与包括在多个虚设沟道结构140D中的多个漏极区148绝缘。
在形成多个沟道结构140和多个虚设沟道结构140D之后，并在形成多个字线切割结构WLC之前，可以仅在存储单元区MEC和连接区CON中的存储单元区MEC中通过多个字线切割孔WCH选择性地去除绝缘板112，并且可以用下导电板114填充所得空的空间。下导电板114可以包括掺杂多晶硅膜、金属膜或其组合。金属膜可以包括钨(W)，但不限于此。在存储单元区MEC中，下导电板114和上导电板118可以用作被配置为向存储单元区MEC中的单元阵列结构中包括的竖直存储单元供应电流的源极区。
在去除存储单元区MEC中的绝缘板期间，可以与绝缘板112一起去除存储单元区MEC中的栅极介电膜142的包括在沟道结构140中并与绝缘板112相邻的部分。结果，下导电板114可以在横向方向上穿过栅极介电膜142的部分区域，并与沟道区144接触。
此外，在形成下导电板114之后并在形成多个字线切割结构WLC之前，在存储单元区MEC和连接区CON中，多个牺牲绝缘膜134和牺牲焊盘单元134S(参见图5A和图5B)可以通过多个字线切割孔WCH被多条栅极线GL和多个导电焊盘单元GLA替代。在形成下导电板114、多条栅极线GL和多个导电焊盘单元GLA之后，可以形成多个字线切割结构WLC以填充多个字线切割孔WCH。
多条栅极线GL和多个导电焊盘单元GLA中的每一个可以包括金属(例如，钨、镍、钴和钽)、金属硅化物(例如，硅化钨、硅化镍、硅化钴和硅化钽)、掺杂多晶硅或其组合。多个字线切割结构WLC中的每一个可以包括绝缘结构。在实施例中，绝缘结构可以包括氧化硅、氮化硅、氧氮化硅或低k介电材料。例如，绝缘结构可以包括氧化硅膜、氮化硅膜、氧氮化硅(SiON)膜、氧碳氮化硅(SiOCN)膜、碳氮化硅(SiCN)膜或其组合。
在使用参考图4A至图7B描述的方法制造的IC器件100中，随着在竖直方向上三维地布置的栅极线GL的堆叠数量增加，多个竖直孔(例如，图6A和图6B所示的多个沟道孔CH和多个虚设沟道孔DCH)的纵横比会增加。因此，可能需要形成多个竖直孔，其中每个竖直孔具有深且窄的3D空间。根据实施例，因为从根据实施例的蚀刻气体混合物产生的等离子体被用于形成多个竖直孔，所以在用于形成多个竖直孔的蚀刻处理期间，可以以相对于掩模图案138的相对较高的蚀刻选择性对要蚀刻的膜进行蚀刻，可以在形成多个竖直孔期间获得期望的蚀刻速率，并且可以容易地控制多个竖直孔的CD。因此，可以获得IC器件100的可靠性，并且可以提高制造IC器件100的过程中的生产率。
图8A至图8H是示出了根据实施例的制造IC器件(参见图8H中的300)的方法的处理序列的截面图。将参考图8A至图8H描述根据实施例的制造包括DRAM的电容器在内的IC器件300的方法。
参考图8A，可以在包括多个有源区AC的衬底310上形成下结构320，然后可以通过下结构320形成多个导电区324以使其连接到多个有源区AC。此后，可以形成绝缘膜328，以覆盖下结构320和多个导电区324。
衬底310可以包括元素半导体(例如，Si或Ge)或化合物半导体(例如，SiC、GaAs、InAs或InP)。衬底310可以包括半导体衬底、和形成在半导体衬底上的至少一个绝缘膜或包括至少一个导电区的结构。导电区可以包括例如掺杂阱或掺杂结构。多个有源区AC可以由形成在衬底310中的多个器件隔离区312限定。器件隔离区312可以包括氧化硅膜、氮化硅膜、氧氮化硅膜或其组合。
在实施例中，下结构320可以包括绝缘膜，该绝缘膜包括氧化硅膜、氮化硅膜或其组合。在其他实施例中，下结构320可以包括各种导电区(例如，布线层、接触插塞和晶体管)以及被配置为使导电区彼此电绝缘的绝缘膜。多个导电区324可以包括多晶硅、金属、导电金属氮化物、金属硅化物或其组合。下结构320可以包括构成IC器件300的多条位线(未示出)。多个导电区324中的每一个可以包括构成IC器件300的掩埋接触部(未示出)和下电极着接焊盘(未示出)。
绝缘膜328可以包括相对于下结构320具有蚀刻选择性的绝缘材料。在实施例中，绝缘膜328可以包括氮化硼硅(SiBN)膜、碳氮化硅(SiCN)膜、氮化硅(SiN)膜或其组合。绝缘膜328可以在后续处理中用作蚀刻停止层。
参考图8B，可以在图8A的所得结构中的绝缘膜328上形成模制结构MST，并且可以在模制结构MST上形成具有多个开口338H的掩模图案338。
模制结构MST可以包括多个模制膜和多个支撑膜。如图8B所示，模制结构MST可以包括顺序地堆叠在绝缘膜328上的第一模制膜331、第一支撑膜332、第二模制膜333、第二支撑膜334、第三模制膜335和第三支撑膜336，但本发明构思不限于此。
在实施例中，第一模制膜331、第二模制膜333和第三模制膜335中的每一个可以包括氧化硅膜、氮化硅膜或其组合。例如，第一模制膜331和第二模制膜333中的每一个可以包括氧化硅膜，并且第三模制膜335可以包括氮化硅膜，但不限于此。
在实施例中，第一支撑膜332、第二支撑膜334和第三支撑膜336中的每一个可以包括氮化硅(SiN)膜、碳氮化硅(SiCN)膜、氮化硼硅(SiBN)膜或其组合。例如，第一支撑膜332、第二支撑膜334和第三支撑膜336中的每一个可以包括碳氮化硅(SiCN)膜。掩模图案338的详细配置可以与已参考图2A和图2B描述的掩模图案MP的详细配置基本上相同。
参考图8C，在图8B的所得结构中，可以使用掩模图案338作为蚀刻掩模并通过使用绝缘膜328作为蚀刻停止层对模制结构MST和绝缘膜328进行各向异性地干法蚀刻，并且因此，可以形成限定多个竖直孔VH的模制结构图案MSP。形成多个竖直孔VH可以包括：蚀刻绝缘膜328，以暴露在多个竖直孔VH中的每一个的底部处的导电区324。
为了形成多个竖直孔VH，可以使用与已参考图1、图2A至图2C和图3A至图3D描述的形成多个竖直孔20H的处理基本上相同的方法。
为了形成多个竖直孔VH，可以根据参考图3A至图3D描述的脉冲图或在本发明构思的范围内从其进行各种修改和改变的脉冲图，在等离子体气氛中将根据实施例的蚀刻气体混合物EM3供应到衬底310上。
在形成多个竖直孔VH期间，根据实施例的具有不同成分的第一蚀刻气体混合物和第二蚀刻气体混合物可以根据要蚀刻的膜的构成材料而被交替地供应为蚀刻气体混合物EM3。第一蚀刻气体混合物和第二蚀刻气体混合物的细节可以与参考图6A和图6B描述的那些基本上相同。
在实施例中，形成多个竖直孔VH的处理可以包括多个第一蚀刻处理和多个第二蚀刻处理。多个第一蚀刻处理可以包括：通过使用从根据实施例的第一蚀刻气体混合物产生的第一等离子体，通过形成在掩模图案338中的多个开口338H对包括氧化硅膜的要蚀刻的膜(例如，第一模制膜331和第二模制膜333)进行各向异性地蚀刻。多个第二蚀刻处理可以包括：通过使用从根据实施例的第二蚀刻气体混合物产生的第二等离子体，通过形成在掩模图案338中的多个开口338H对包括氮化硅的要蚀刻的膜(例如，绝缘膜328、第一支撑膜332、第二支撑膜334、第三模制膜335和第三支撑膜336)进行各向异性地蚀刻。
图9示出了在等离子体气氛中供应到衬底310上以按照参考图8C描述的方式形成多个竖直孔VH的蚀刻气体混合物中包括的成分的脉冲图。
在实施例中，为了如参考图8C描述的形成多个竖直孔VH，如图9所示，可以在等离子体气氛中将含氮化合物A、惰性气体B和CD调节气体C连续地供应到衬底310上，并且可以仅在一些时间段TD31、TD33和TD35期间将氟化烃化合物D间歇地供应到衬底310上。在图9中，时间段TD31可以对应于对第三支撑膜336、第三模制膜335和第二支撑膜334顺序地进行各向异性蚀刻的时间段，时间段TD32可以对应于对第二模制膜333进行各向异性蚀刻的时间段，时间段TD33可以对应于对第一支撑膜332进行各向异性蚀刻的时间段，时间段TD34可以对应于对第一模制膜331进行各向异性蚀刻的时间段，并且时间段TD35可以对应于对绝缘膜328进行各向异性蚀刻的时间段。然而，本发明构思不限于图9所示的示例，并且可以在实施例的范围内进行各种修改和改变。
在如参考图8C描述的用于形成多个竖直孔VH的等离子体蚀刻处理期间，可以以相对于掩模图案338的相对较高的蚀刻选择性对要蚀刻的膜进行蚀刻，可以在形成多个竖直孔VH期间获得期望的蚀刻速率，并且可以容易地控制多个竖直孔VH的CD。
参考图8D，在图8C的所得结构中，可以使用灰化处理和剥离处理去除掩模图案338和蚀刻副产物，以暴露第三支撑膜336的顶表面。
参考图8E，在图8D的所得结构中，可以形成多个下电极LE，以填充多个竖直孔VH。
在实施例中，为了形成多个下电极LE，可以在图8D的所得结构上形成导电层，以填充多个竖直孔VH并覆盖第三支撑膜336的顶表面。为了形成导电层，可以使用化学气相沉积(CVD)工艺、等离子体增强CVD(PECVD)工艺、金属有机CVD(MOCVD)工艺或原子层沉积(ALD)工艺。之后，可以通过使用回蚀处理或化学机械抛光(CMP)处理去除导电层的一部分，以暴露第三支撑膜336的顶表面。
在实施例中，多个下电极LE可以包括金属膜、导电金属氧化物膜、导电金属氮化物膜、导电金属氧氮化物膜或其组合。在实施例中，多个下电极LE中的每一个可以包括铌(Nb)、氧化铌、氮化铌、氧氮化铌、钛(Ti)、氧化钛、氮化钛、氧氮化钛、钴(Co)、氧化钴、氮化钴、氧氮化钴、锡(Sn)、氧化锡、氮化锡、氧氮化锡或其组合。例如，多个下电极LE中的每一个可以包括NbN、TiN、CoN、SnO2或其组合。在其他实施例中，多个下电极LE中的每一个可以包括氮化钽(TaN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、钒(V)、氮化钒(VN)、钼(Mo)、氮化钼(MoN)、钨(W)、氮化钨(WN)、钌(Ru)、氧化钌(RuO2)、钌酸锶(SrRuO3)、铱(Ir)、氧化铱(IrO2)、铂(Pt)、氧化铂(PtO)、(Ba，Sr)RuO3(BSRO)、CaRuO3(CRO)、(La，Sr)CoO3(LSCO)或其组合。然而，多个下电极LE的构成材料不限于上述示例。
参考图8F，在图8E的所得结构中，可以去除第三支撑膜336的一部分以形成第三支撑图案336P，并且可以将由此暴露的第三模制膜335进行湿法去除。此后，可以去除第二支撑膜334的一部分以形成第二支撑图案334P，并且可以将由此暴露的第二模制膜333进行湿法去除。之后，可以去除第一支撑膜332的一部分以形成第一支撑图案332P，并且可以将由此暴露的第一模制膜331进行湿法去除。在去除了第一模制膜331、第二模制膜333和第三模制膜335之后，多个下电极LE的侧壁可以暴露。
参考图8G，可以形成介电膜360，以覆盖图8F的所得结构中的暴露表面。为了形成介电膜360，可以使用ALD工艺。
在实施例中，介电膜360可以包括高k介电膜。如本文所使用的，术语“高k介电膜”是指具有比氧化硅膜高的介电常数的介电膜。在实施例中，介电膜360可以包括金属氧化物，该金属氧化物包括选自铪(Hf)、锆(Zr)、铝(Al)、铌(Nb)、铈(Ce)、镧(La)、钽(Ta)和钛(Ti)的至少一种金属。在实施例中，介电膜360可以具有包括一个高k介电膜的单一结构。在其他实施例中，介电膜360可以具有包括多个高k介电膜的多层结构。高k介电膜可以包括HfO2、ZrO2、Al2O3、La2O3、Ta2O3、Nb2O5、CeO2、TiO2、GeO2或其组合，但不限于此。在实施例中，介电膜360可以具有约至约/>的厚度，但不限于此。
参考图8H，可以在图8G的所得结构上形成覆盖介电膜360的上电极UE。在实施例中，为了形成上电极UE，可以使用CVD工艺、MOCVD工艺、物理气相沉积(PVD)工艺或ALD工艺。
在实施例中，上电极UE可以包括金属膜、导电金属氧化物膜、导电金属氮化物膜、导电金属氧氮化物膜或其组合。在实施例中，上电极UE可以包括铌(Nb)、氧化铌、氮化铌、氧氮化铌、钛(Ti)、氧化钛、氮化钛、氧氮化钛、钴(Co)、氧化钴、氮化钴、氧氮化钴、锡(Sn)、氧化锡、氮化锡、氧氮化锡或其组合。例如，上电极UE可以包括NbN、TiN、CoN、SnO2或其组合。在其他实施例中，上电极UE可以包括TaN、TiAlN、TaA1N、V、VN、Mo、MoN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、(Ba，Sr)RuO3(BSRO)、CaRuO3(CRO)、(La，Sr)CoO3(LSCO)或其组合。然而，上电极UE的构成材料不限于上述示例。在实施例中，上电极UE还可以包括非金属导电膜。非金属导电膜可以包括掺杂SiGe层。例如，非金属导电膜可以包括掺杂有硼(B)的SiGe层。
在图8H中，上电极UE可以面对多个下电极LE，其中介电膜360在它们之间。多个下电极LE、介电膜360和上电极UE可以构成多个电容器CP3。
随着IC器件300的小型化，包括在多个电容器CP3中的多个下电极LE的间距可能减小，并且多个下电极LE的纵横比可能增加。在已参考图8A至图8H描述的制造IC器件300的方法中，当执行等离子体类型干法蚀刻处理以如参考图8C描述的形成具有相对较高的纵横比的多个竖直孔VH时，可以使用根据实施例的蚀刻气体混合物。因此，在用于形成多个竖直孔VH的等离子体类型干法蚀刻处理期间，可以以相对于掩模图案338的相对较高的蚀刻选择性对要蚀刻的膜进行蚀刻，可以在形成多个竖直孔VH期间获得期望的蚀刻速率，并且可以容易地控制多个竖直孔VH的CD。因此，可以确保IC器件300的可靠性，并且可以提高IC器件300的制造生产率。
尽管已经具体示出和描述了实施例的多个方面，但是将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。

Claims (20)

1.一种蚀刻气体混合物，包括：
含氮化合物；以及
惰性气体，
其中，所述含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
2.根据权利要求1所述的蚀刻气体混合物，其中，所述含氮化合物基本上由所述式1表示的化合物组成。
3.根据权利要求1所述的蚀刻气体混合物，其中，所述含氮化合物包括选自化学式1至4中的至少一种：
[化学式1]
[化学式2]
[化学式3]
[化学式4]
4.根据权利要求1所述的蚀刻气体混合物，还包括选自含氟气体和含氧气体的至少一种临界尺寸CD调节气体，
其中，所述含氟气体包括NF3、OF4、F2、SF6或其组合，并且
所述含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合。
5.根据权利要求1所述的蚀刻气体混合物，还包括不包含任何氮原子的C1至C4氟化烃化合物。
6.一种蚀刻气体混合物，包括：
含氮化合物；
惰性气体；以及
选自含氟气体、含氧气体和不包含任何氮原子的C1至C4氟化烃化合物中的至少一种，
其中，所述含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基，
所述含氟气体包括NF3、CF4、F2、SF6或其组合，
所述含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合，并且
所述氟化烃化合物包括二氟甲烷CH2F2、氟甲烷CH3F、三氟甲烷CHF3或其组合。
7.一种用于通过使用包括含碳膜的蚀刻掩模图案选择性地蚀刻含硅膜的蚀刻气体混合物，
所述蚀刻气体混合物包括含氮化合物和惰性气体，
其中，所述含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
8.根据权利要求7所述的蚀刻气体混合物，还包括选自含氟气体、含氧气体和不包含任何氮原子的C1至C4氟化烃化合物中的至少一种，
其中，所述含氟气体包括NF3、CF4、F2、SF6或其组合，
所述含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合，并且
所述氟化烃化合物包括二氟甲烷CH2F2、氟甲烷CH3F、三氟甲烷CHF3或其组合。
9.一种制造集成电路器件的方法，所述方法包括：通过使用从蚀刻气体混合物产生的等离子体蚀刻衬底上的含硅膜来在所述含硅膜中形成孔，
其中，所述蚀刻气体混合物包括含氮化合物和惰性气体，并且
所述含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
10.根据权利要求9所述的方法，其中，所述含硅膜包括：在竖直方向上逐个地交替堆叠在所述衬底上的多个氧化硅膜和多个氮化硅膜，并且
在所述孔的形成中，所述孔被形成为在所述竖直方向上穿过所述多个氧化硅膜和所述多个氮化硅膜。
11.根据权利要求9所述的方法，其中，所述含硅膜包括：在竖直方向上顺序地堆叠在所述衬底上的第一模制膜、第一支撑膜、第二模制膜和第二支撑膜，
所述第一模制膜和所述第二模制膜中的每一个包括氧化硅膜，
所述第一支撑膜和所述第二支撑膜中的每一个包括氮化硅SiN膜、碳氮化硅SiCN膜、氮化硼硅SiBN膜或其组合，并且，
在所述孔的形成中，所述孔被形成为在所述竖直方向上穿过所述第一模制膜、所述第一支撑膜、所述第二模制膜和所述第二支撑膜。
12.根据权利要求9所述的方法，其中，所述含氮化合物基本上由所述式1表示的化合物组成。
13.根据权利要求9所述的方法，其中，所述含氮化合物基本上由所述式2表示的化合物组成。
14.根据权利要求9所述的方法，其中，所述含氮化合物包括选自化学式1至4中的至少一种：
[化学式1]
[化学式2]
[化学式3]
[化学式4]
15.一种制造集成电路器件的方法，所述方法包括：
在衬底上形成蚀刻目标结构，所述蚀刻目标结构包括含硅膜；
在所述蚀刻目标结构上形成掩模图案，所述掩模图案具有开口；以及
通过使用所述掩模图案作为蚀刻掩模并使用从蚀刻气体混合物产生的等离子体，通过所述开口对所述蚀刻目标结构进行各向异性地蚀刻，来在所述蚀刻目标结构中形成孔，所述孔在竖直方向上从所述掩模图案的开口朝向所述衬底延伸，
其中，所述蚀刻气体混合物包括：
含氮化合物；
惰性气体；以及
选自含氟气体、含氧气体和不包含任何氮原子的C1至C4氟化烃化合物中的至少一种，
其中，所述含氮化合物选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基，
其中，所述含氟气体包括NF3、CF4、F2、SF6或其组合，
所述含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合，并且
所述氟化烃化合物包括二氟甲烷CH2F2、氟甲烷CH3F、三氟甲烷CHF3或其组合。
16.根据权利要求15所述的方法，其中，所述掩模图案包括非晶碳层ACL、旋涂硬掩模SOH、光致抗蚀剂或其组合。
17.根据权利要求15所述的方法，其中，所述含氮化合物基本上由所述式1表示的化合物组成，并且
R1为五氟乙基、七氟丙基或七氟异丙基。
18.根据权利要求15所述的方法，其中，所述含氮化合物基本上由所述式2表示的化合物组成，并且
在所述式2中，R2和R3具有彼此相同的结构。
19.一种制造集成电路器件的方法，所述方法包括：
在衬底上形成蚀刻目标结构，所述蚀刻目标结构包括不包含任何氮原子的第一含硅膜、以及包含氮原子的第二含硅膜；
在所述蚀刻目标结构上形成掩模图案，所述掩模图案具有开口；以及
通过使用所述掩模图案作为蚀刻掩模对所述蚀刻目标结构进行各向异性地蚀刻来在所述蚀刻目标结构中形成孔，所述孔在竖直方向上穿过所述第一含硅膜和所述第二含硅膜，
其中，形成所述孔包括：
通过使用从第一蚀刻气体混合物产生的第一等离子体，通过所述开口各向异性地蚀刻所述第一含硅膜；以及
通过使用从第二蚀刻气体混合物产生的第二等离子体，通过所述开口各向异性地蚀刻所述第二含硅膜；
其中，所述第一蚀刻气体混合物包括第一含氮化合物和第一惰性气体，
所述第二蚀刻气体混合物包括第二含氮化合物、第二惰性气体和不包含任何氮原子的C1至C4氟化烃化合物，并且
所述第一含氮化合物和所述第二含氮化合物中的每一个选自由式1表示的化合物和由式2表示的化合物：
[式1]
(R1)C≡N
其中，在所述式1中，R1是C2至C3直链或支链全氟烷基，
[式2]
(R2)(R3)C＝NH
其中，在所述式2中，R2和R3中的每一个独立地为C1至C2直链全氟烷基。
20.根据权利要求19所述的方法，其中，所述第一蚀刻气体混合物和所述第二蚀刻气体混合物中的每一个还包括选自含氟气体和含氧气体的至少一种临界尺寸CD调节气体，
所述含氟气体包括NF3、CF4、F2、SF6或其组合，并且
所述含氧气体包括O2、O3、CO、CO2、NO、N2O、NO2、CH3OH、C2H5OH或其组合。
CN202310140919.XA 2022-02-25 2023-02-20 蚀刻气体混合物及使用其制造集成电路器件的方法 Pending CN116656364A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202263314011P 2022-02-25 2022-02-25
US63/314,011 2022-02-25
KR10-2022-0052877 2022-04-28

Publications (1)

Publication Number Publication Date
CN116656364A true CN116656364A (zh) 2023-08-29

Family

ID=87715951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310140919.XA Pending CN116656364A (zh) 2022-02-25 2023-02-20 蚀刻气体混合物及使用其制造集成电路器件的方法

Country Status (2)

Country Link
KR (1) KR20230127820A (zh)
CN (1) CN116656364A (zh)

Also Published As

Publication number Publication date
KR20230127820A (ko) 2023-09-01

Similar Documents

Publication Publication Date Title
KR101095780B1 (ko) 반도체 소자 및 그 제조방법
KR100622609B1 (ko) 박막 형성 방법
US7998825B2 (en) Method for fabricating semiconductor device
JP2014049765A (ja) 半導体装置及びその製造方法
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
US9305995B1 (en) Methods of fabricating an F-RAM
KR20200036951A (ko) 산화물 반도체를 포함하는 박막 트랜지스터를 포함하는 반도체 구조물을 형성하는 방법
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
US20120098132A1 (en) Semiconductor device and method of manufacturing the same
US20230274943A1 (en) Etching gas mixture and method of manufacturing integrated circuit device using the same
CN116656364A (zh) 蚀刻气体混合物及使用其制造集成电路器件的方法
US20060141699A1 (en) Method for fabricating semiconductor memory device
US6924189B2 (en) Method for manufacturing capacitor bottom electrode of semiconductor device
KR100454255B1 (ko) 하드마스크를 이용한 캐패시터의 제조 방법
KR20100008556A (ko) 반도체 장치 제조방법
KR100682192B1 (ko) 반도체소자의 캐패시터 형성방법
KR100890049B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR20030048883A (ko) 반도체소자의 캐패시터 형성방법
KR102244885B1 (ko) 높은 선택비를 갖는 식각 가스 조성물과 이를 이용한 반도체 메모리 소자의 제조 공정
TWI809557B (zh) 電容陣列結構及其形成方法
US8026147B2 (en) Method of fabricating a semiconductor microstructure
US20230107346A1 (en) Methods of fabricating a capacitor and semiconductor device
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
CN116156875A (zh) 半导体结构及其形成方法
KR20050024979A (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication