CN116156875A - 半导体结构及其形成方法 - Google Patents

Abstract

本公开实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供基底，所述基底包括衬底、层叠结构以及初始掩膜层，所述层叠结构位于所述衬底上，所述初始掩膜层位于所述层叠结构的顶面；形成电容孔，所述电容孔贯穿所述初始掩膜层和所述层叠结构，形成初始导电层，所述初始导电层覆盖所述电容孔的内壁，且覆盖所述初始掩膜层的顶面；刻蚀所述初始导电层和所述初始掩膜层，形成第一开口，剩余的所述初始掩膜层形成第一掩膜层，位于所述第一掩膜层上方的剩余的所述初始导电层形成第一导电层；在通过所述第一开口刻蚀所述层叠结构的同时，刻蚀去除所述第一导电层和所述第一掩膜层，以形成电容结构和支撑结构。

Description

半导体结构及其形成方法

技术领域

本公开涉及半导体制造技术领域，涉及但不限于一种半导体结构及其形成方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)单元包括用于存储电荷的电容器和晶体管。DRAM以电容器上的电荷的形式存储数据，所以需要在每几个毫秒的间隔对电容器做规则性的再充电。电容器的电容越大，储存在DRAM中的数据也可被维持的越久。然而在采用传统工艺形成电容器的时候会降低下电极的高度，从而减小后续形成电容器的电容值。

发明内容

本公开实施例提供一种半导体结构及其形成方法。

第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：提供基底，所述基底包括衬底、层叠结构以及初始掩膜层，所述层叠结构位于所述衬底上，所述初始掩膜层位于所述层叠结构的顶面；形成电容孔，所述电容孔贯穿所述初始掩膜层和所述层叠结构；形成初始导电层，所述初始导电层覆盖所述电容孔的内壁，且覆盖所述初始掩膜层的顶面；刻蚀所述初始导电层和所述初始掩膜层，形成第一开口，剩余的所述初始掩膜层形成第一掩膜层，位于所述第一掩膜层上方的剩余的所述初始导电层形成第一导电层；在通过所述第一开口刻蚀所述层叠结构的同时，刻蚀去除所述第一导电层和所述第一掩膜层，以形成电容结构和支撑结构。

在一些实施例中，所述形成初始导电层，包括：在所述电容孔中填满所述初始导电层，形成柱状下电极；或，在所述电容孔的底部和侧壁沉积所述初始导电层，形成筒状下电极。

在一些实施例中，形成所述电容结构和所述支撑结构，包括：在通过所述第一开口刻蚀所述层叠结构的同时，刻蚀去除位于所述第一掩膜层上方的所述第一导电层，剩余的所述初始导电层形成下电极，剩余的所述层叠结构形成所述支撑结构；在所述下电极和所述支撑结构的表面依次形成介质层和上电极，形成所述电容结构。

在一些实施例中，所述层叠结构包括依次层叠的底部支撑层、第一牺牲层、中间支撑层、第二牺牲层和顶部支撑层；通过所述第一开口刻蚀所述层叠结构，包括：在通过所述第一开口刻蚀所述顶部支撑层形成第二开口的同时，刻蚀去除所述第一导电层；并通过所述第二开口去除所述第二牺牲层。

在一些实施例中，通过所述第一开口刻蚀所述层叠结构，还包括：通过所述第二开口去除所述第二牺牲层后，暴露出部分所述中间支撑层；在图案化所述中间支撑层形成第三开口的同时，去除所述第一掩膜层；并通过所述第三开口去除所述第一牺牲层，暴露出所述底部支撑层。

在一些实施例中，采用干法刻蚀工艺刻蚀形成所述第二开口，同时去除所述第一导电层；其中，干法刻蚀工艺中的刻蚀气体包括：氯气、氧气、氩气。

在一些实施例中，所述第一牺牲层的材料包括硼磷硅玻璃、所述第二牺牲层的材料包括氧化物，采用氢氟酸溶液去除所述第二牺牲层和所述第一牺牲层。

在一些实施例中，采用干法刻蚀工艺刻蚀形成所述第三开口，同时去除所述第一掩膜层；其中，干法刻蚀工艺中的刻蚀气体包括以下至少之一：C₄F₈、C₄F₆、O₂、CH₂F₂。

在一些实施例中，形成所述第一导电层和所述第一掩膜层，包括：在所述初始导电层上依次形成初始复合掩膜层和图案化的光刻胶层；基于所述图案化的光刻胶层刻蚀所述初始复合掩膜层，形成图案化的复合掩膜层；基于所述图案化的复合掩膜层，刻蚀所述初始导电层和所述初始掩膜层，形成所述第一开口、所述第一导电层和所述第一掩膜层。

在一些实施例中，所述形成电容孔包括：以与电容孔图案相同的第一图案刻蚀所述初始掩膜层，形成具有第一图案的初始掩膜层；通过所述具有第一图案的初始掩膜层刻蚀所述层叠结构，形成暴露出所述衬底的所述电容孔。

在一些实施例中，所述初始掩膜层包括多晶硅层和位于所述多晶硅层上的氧化硅层。

第二方面，本公开实施例提供一种半导体结构，其中，所述半导体结构包括：衬底；位于所述衬底上且采用上述任一实施例中的方法形成的所述电容结构和所述支撑结构；其中，所述电容结构的顶表面高于所述支撑结构的顶表面。

在一些实施例中，所述电容结构包括双面电容结构或柱状电容结构。

在一些实施例中，所述电容结构的顶表面与所述支撑结构的顶表面之间的高度差的范围为30nm至45nm。

本公开实施例中，首先，提供一种基底，该基底包括衬底、层叠结构以及初始掩膜层，层叠结构位于衬底上，初始掩膜层位于层叠结构的顶面；其次，形成贯穿初始掩膜层和层叠结构的电容孔；然后，形成覆盖电容孔的内壁和初始掩膜层的顶面的初始导电层；次之，刻蚀初始导电层和初始掩膜层，形成第一开口，剩余的初始掩膜层形成第一掩膜层，位于第一掩膜层上方的剩余的初始导电层形成第一导电层；最后，在通过第一开口刻蚀层叠结构的同时，刻蚀去除第一导电层和第一掩膜层，以形成电容结构和支撑结构。

由于在形成电容孔之后并没有去除初始掩膜层，因此就不会产生副产物并掉落到电容孔中，从而电容孔中比较干净，后续形成的下电极质量较好，且不会发生渗透损害外围区域结构的情况；同时，由于没有去除初始掩膜层这一刻蚀过程，这样一方面不会消耗顶部支撑层且不会撑大电容孔，从而不会降低下电极的高度并使相邻下电极连接而短路，进而可以提高电容值；另一方面可以提高支撑结构的支撑效果。

由于形成了位于层叠结构上的第一掩膜层和第一导电层，因此，在通过第一开口刻蚀层叠结构的时候，第一掩膜层和第一导电层会保护层叠结构中的顶部支撑层，从而减小对顶部支撑层的消耗；同时也不会消耗位于电容孔中的下电极，这样不仅可以提高支撑结构的支撑效果，还可以提高下电极的高度，进而提高电容结构的电容值。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本公开实施例提供的一种半导体结构的形成方法的实现流程示意图；

图2至图14为本公开实施例提供的一种半导体结构的形成过程示意图。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

相关技术中，形成电容孔之后，在顶部支撑层上仍然存在约100纳米(nm)的硬掩膜层(硬掩膜层的材料可以为多晶硅)，需要通过额外的第一刻蚀工艺去除这层多晶硅；之后采用氮气去除副产物，再进行灰化处理；最后采用清洗液清洗。后续沉积形成下电极的氮化钛(TiN)材料后，继续需要第二刻蚀工艺去除位于顶部支撑层之上的TiN；之后采用氮气刻蚀去除副产物，再采用清洗液清洗表面，使每一下电极独立出来。另外，从上面可以看出去除多晶硅和多余的氮化钛至少需要7道工艺。

然而第一刻蚀工艺和第二刻蚀工艺这两道制程的存在会产生很多问题。一方面，在采用第一刻蚀工艺去除多晶硅的时候，会产生副产物(例如聚合物等)，副产物会掉落到高深宽比的电容孔中难以清除，这样会影响后续形成的下电极的质量。另一方面，两道制程会消耗高于20nm的顶部支撑层，这样不仅会降低下电极的高度，从而减小后续形成的电容器的电容值；第一刻蚀工艺还会撑大电容孔的顶部的关键尺寸(Critical Dimension，CD)，这样会使相邻两个下电极发生短路。

此外，由于相关电容孔中会存在副产物颗粒，这样在后续形成下电极的时候，下电极上会存在有副产物颗粒的点，从而在下电极上形成一个洞；后续在打开阵列区域和外围区域的牺牲层的时候，刻蚀溶液可能会通过下电极上的洞渗透到外围区域，从而刻蚀外围区域的底部支撑层，将外围区域的一些结构提前暴露出来，这样会损坏外围区域的结构。

本公开实施例提供一种半导体结构的形成方法，参考图1，该方法包括步骤S101至步骤S105，其中：

步骤S101，提供基底，基底包括衬底、层叠结构以及初始掩膜层，层叠结构位于衬底上，初始掩膜层位于层叠结构的顶面；

衬底可以为单层衬底，例如衬底可以包括硅(Si)衬底、锗(Ge)衬底、锗硅(SiGe)衬底、镓砷化物衬底、陶瓷衬底、石英衬底或用于显示器的玻璃衬底；衬底也可以包括多层，例如绝缘体上硅(Silicon On Insulator，SOI)衬底、或绝缘体上锗(Germanium OnInsulator，GOI)衬底等。在一些实施例中，衬底还可以为进行离子掺杂后的衬底，例如为P型掺杂的衬底或者N型掺杂的衬底。

在实施时，衬底中可以包括用于连接晶体管的漏极和后续形成的电容结构(即电容器)的着陆焊盘(Landing Pad，LP)，以及位于相邻着陆焊盘之间的隔离结构；着陆焊盘可以成阵列排布，与电容器的排布相对应。在一些实施例中，衬底包括外围区域和阵列区域，外围区域用于形成外围器件，例如，场效应晶体管、电容、电感和二极管等。阵列区域用于在后续工艺中形成存储结构，例如包括字线、位线和存储晶体管等结构。

层叠结构可以包括依次层叠的支撑层和牺牲层。其中，支撑层用于形成支撑结构，支撑后续形成的电容结构；牺牲层在后续工艺中被消耗，留出沉积介质层材料和上电极材料的空间。在实施时，层叠结构可以包括依次层叠的底部支撑层、第一牺牲层、中间支撑层、第二牺牲层和顶部支撑层。其中，支撑层的材料可以包括以下至少之一：氧化硅、氮化硅、氮碳化硅、氮氧化硅、氮硼化硅。牺牲层的材料可以包括氧化硅、磷硅玻璃(PhosphoroSilicate Glass，PSG)、硼磷硅玻璃(Boro phosphor silicate Glass，BPSG)或氟硅玻璃(Fluoro Silicate Glass，FSG)等。

初始掩膜层不仅用作掩膜层，还可以在后续刻蚀层叠结构的时候保护顶部支撑层，从而减少顶部支撑层和下电极的减少量，进而提高电容结构的电容值和支撑结构的支撑效果。初始掩膜层可以是单层结构，也可以是双层结构；其中，每一层的材料可以是氧化硅、氮化硅、碳化硅、氮氧化硅、无定形碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽、钛中的一种或几种。在实施时，初始掩膜层可以为多晶硅层和位于多晶硅层上的氮氧化硅层(或氧化硅层)构成的双层结构。

支撑层、牺牲层和初始掩膜层可以通过任意一种合适的沉积工艺形成，例如，化学气相沉积(Chemical Vapor Deposition，CVD)工艺、物理气相沉积(Physical VaporDeposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、等离子体化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)工艺、旋涂工艺、涂敷工艺或薄膜工艺等。

步骤S102，形成电容孔，电容孔贯穿初始掩膜层和层叠结构；

这里，电容孔可以暴露出衬底，可以采用干法(例如等离子刻蚀工艺、反应离子刻蚀工艺或者离子铣工艺)来图案化初始掩膜层和层叠结构来形成电容孔。干法刻蚀采用的气体可以为三氟甲烷(CHF₃)、四氟化碳(CF₄)、二氟甲烷(CH₂F₂)、氢溴酸(HBr)、氯气(Cl₂)、六氟化硫(SF₆)、八氟环丁烷(C₄F₈)、六氟-2-丁炔(C₄F₆)、氧气(O₂)、氩气(Ar)中的一种或它们的组合。在一些实施例中，还可以采用湿法刻蚀工艺形成电容孔。

步骤S103，形成初始导电层，初始导电层覆盖电容孔的内壁，且覆盖初始掩膜层的顶面；

这里，初始导电层可以包括两部分，一部分是覆盖电容孔的内壁(初始导电层可以将电容孔填满，初始导电层也可以不将电容孔填满，只形成于电容孔的底部和侧壁)的初始导电层；另一部分是覆盖初始掩膜层的初始导电层。

在实施时，可以采用任一种合适的沉积工艺形成初始导电层，例如低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)等。

在一些实施例中，步骤S103的实施可以包括步骤S1031或步骤S1032，其中：步骤S1031，在电容孔中填满初始导电层，形成柱状下电极，后续可以形成柱状电容，相对于双面电容来说，柱状电容的面积较小，从而可以提高集成度，实现微缩；步骤S1032，在电容孔的底部和侧壁沉积初始导电层。也就是说位于电容孔中的初始导电层与电容孔的形貌一致，从而形成筒状下电极，后续可以形成筒状电容，从而提高电容值。

步骤S104，刻蚀初始导电层和初始掩膜层，形成第一开口，剩余的初始掩膜层形成第一掩膜层，位于第一掩膜层上方的剩余的初始导电层形成第一导电层；

这里，步骤S104与相关技术中的区别至少包括：相关技术中去除了初始导电层和初始掩膜层，而步骤S104仅刻蚀初始导电层和初始掩膜层，形成第一开口。可以采用干法刻蚀或者湿法刻蚀工艺刻蚀初始导电层和初始掩膜层，形成第一开口。需要说明的是，为了在形成第一开口的时候减小对下电极的损害，第一开口沿层叠结构的厚度方向的投影应该位于相邻柱状下电极或筒状下电极之间。

步骤S105，在通过第一开口刻蚀层叠结构的同时，刻蚀去除第一导电层和第一掩膜层，以形成电容结构和支撑结构。

这里，通过第一开口刻蚀层叠结构，可以包括多次刻蚀过程，刻蚀的次数与层叠结构中的层数有关，例如，层叠结构包括底部支撑层、牺牲层和顶部支撑层，那么刻蚀的次数可以是两次。一次是通过第一开口打开顶部支撑层，另一次是通过顶部支撑层上的开口去除牺牲层。对于第一导电层和第一掩膜层的去除时机与刻蚀工艺中的刻蚀气体或者刻蚀溶液有关。在实施时，应尽可能在去除层叠结构中位于最下方的牺牲层的前一步骤中去除掉第一掩膜层，这样可以在简化工艺流程的同时减少对顶部支撑层的消耗。

本公开实施例中，首先，提供一种基底，该基底包括衬底、层叠结构以及初始掩膜层，层叠结构位于衬底上，初始掩膜层位于层叠结构的顶面；其次，形成贯穿初始掩膜层和层叠结构的电容孔；然后，形成覆盖电容孔的内壁和初始掩膜层的顶面的初始导电层；次之，刻蚀初始导电层和初始掩膜层，形成第一开口，剩余的初始掩膜层形成第一掩膜层，位于第一掩膜层上方的剩余的初始导电层形成第一导电层；最后，在通过第一开口刻蚀层叠结构的同时，刻蚀去除第一导电层和第一掩膜层，以形成电容结构和支撑结构。

由于在形成电容孔之后并没有去除初始掩膜层，因此就不会产生副产物并掉落到电容孔中，从而电容孔中比较干净，后续形成的下电极质量较好，且不会发生渗透损害外围区域结构的情况；同时，由于没有去除初始掩膜层这一刻蚀过程，这样一方面不会消耗顶部支撑层且不会撑大电容孔，从而不会降低下电极的高度并使相邻下电极连接而短路，进而可以提高电容值；另一方面可以提高支撑结构的支撑效果。

由于形成了位于层叠结构上的第一掩膜层和第一导电层，因此，在通过第一开口刻蚀层叠结构的时候，第一掩膜层和第一导电层会保护层叠结构中的顶部支撑层，从而减小对顶部支撑层的消耗；同时也不会消耗位于电容孔中的下电极，这样不仅可以提高支撑结构的支撑效果，还可以提高下电极的高度，进而提高电容结构的电容值。

下面将参考图2至图14对本公开实施例提供的形成半导体结构的过程进行详细说明。

参考图2执行步骤S101，提供基底100，基底100包括衬底10、层叠结构20以及初始掩膜层30，层叠结构20位于衬底10上，初始掩膜层30位于层叠结构20的顶面。

这里，层叠结构20可以包括底部支撑层201、第一牺牲层202、中间支撑层203、第二牺牲层204和顶部支撑层205，其中，底部支撑层201、中间支撑层203和顶部支撑层205的材料为氮化硅或氮碳化硅，第一牺牲层202的材料为硼磷硅玻璃，第二牺牲层204的材料为氧化物，例如氧化硅。初始掩膜层30包括多晶硅层301和位于多晶硅层301上的氧化硅层302。

下面参考图2和图3执行步骤S102，形成电容孔40，电容孔40贯穿初始掩膜层30和层叠结构20。需要说明的是，在形成电容孔40的同时会消耗部分初始掩膜层30，因此，在形成电容孔40之后，层叠结构20上的初始掩膜层30会变薄。为了在形成电容孔之后，层叠结构还留有初始掩膜层，刻蚀物质对层叠结构的刻蚀速率需要大于对初始掩膜层的刻蚀速率。

在实施时，可以以与电容孔图案相同的第一图案刻蚀初始掩膜层，形成具有第一图案的初始掩膜层；以具有第一图案的初始掩膜层刻蚀层叠结构，在形成暴露出衬底的电容孔的同时，形成了电容孔贯穿的层叠结构。其中，电容孔图案包括多个呈阵列排列的电容孔，多个电容孔与多个着陆焊盘一一对应，每个电容孔与对应的着陆焊盘连通。在一些实施例中，还可以采用自对准双重成像技术(Self-aligned Double Patterning，SADP)来形成电容孔，从而实现对光刻图形的空间倍频，这样可以形成尺寸更小、更密集的电容孔。

下面同时参考图3至图5执行步骤S103，形成初始导电层50，初始导电层50覆盖电容孔40的内壁，且覆盖初始掩膜层30的顶面。图4是在电容孔中填满初始导电层50形成柱状下电极的示意图。在一些实施例中，如图5所示，在电容孔的底部和侧壁沉积初始导电层50，形成筒状下电极，本公开实施例中，主要以柱状下电极为例进行说明。

下面参考图6至图8执行步骤S104，刻蚀初始导电层50和初始掩膜层30，形成第一开口605，剩余的初始掩膜层30形成第一掩膜层31，位于第一掩膜层31上方的剩余的初始导电层50形成第一导电层51。

在一些实施例中，形成第一导电层和第一掩膜层可以包括步骤S1041至步骤S1043，其中：

步骤S1041，在初始导电层上依次形成初始复合掩膜层和图案化的光刻胶层；

这里，初始复合掩膜层可以包括至少两层掩膜层，每一层掩膜层的材料可以为二氧化硅、氮化硅、非晶碳(Amorphous Carbon Layer，ACL)、氮氧化硅及多晶硅中的任意一种，例如，初始复合掩膜层包括氮化硅层和位于氮化硅层上的非晶碳层。在实施时，还可以在初始复合掩膜层上形成底部抗反射层(Bottom Anti-Reflection Coating，BARC)，之后在底部抗反射层上形成图案化的光刻胶层。这样可以吸收光刻反射光，提高图案转移的精确度。其中，底部抗反射层的材料可以为氮氧化硅(SiON)等。

参考图6执行步骤S1041，在初始导电层50上依次形成初始复合掩膜层60a、底部抗反射层603和图案化的光刻胶层604；其中，初始复合掩膜层60a包括初始氮化硅层601a和位于初始氮化硅层601a上的非晶碳层602a。从图6中可以看出图案化的光刻胶层604具有多个开口，其中，多个开口与后续形成的第一开口的位置相对应。

步骤S1042，基于图案化的光刻胶层刻蚀初始复合掩膜层，形成图案化的复合掩膜层；

步骤S1042即为将光刻胶层中的图案转移至初始复合掩膜层中，形成图案化的复合掩膜层的过程。

同时参考图6和图7执行步骤S1042，基于图案化的光刻胶层604刻蚀底部抗反射层603和初始复合掩膜层，形成图案化的复合掩膜层60，图案化的复合掩膜层60包括氮化硅层601和位于氮化硅层601上的非晶碳层602。

在实施时，可以采用干法刻蚀工艺将图案化的光刻胶层中的图案转移至底部抗反射层和初始复合掩膜层中，之后采用干法或湿法刻蚀工艺(刻蚀溶液可以为浓硫酸、氢氟酸、浓硝酸等强酸)去除图案化的光刻胶层和图案化的底部抗反射层，在去除图案化的底部抗反射层的时候，也会去除部分图案化的复合掩膜层，从而形成图7所示的图案化的复合掩膜层60。为了减少对图案化的复合掩膜层的刻蚀，可以提高图案化的复合掩膜层和图案化的底部抗反射层两者之间的刻蚀选择比。

在一些实施例中，也可以不去除图案化的光刻胶层和图案化底部抗反射层，以图案化的光刻胶层、图案化底部抗反射层和图案化的复合掩膜层为掩膜，刻蚀初始导电层和初始掩膜层。

步骤S1043，基于图案化的复合掩膜层，刻蚀初始导电层和初始掩膜层，形成第一开口、第一导电层和第一掩膜层。

这里，可以采用干法或者湿法刻蚀工艺形成图案化的复合掩膜层、第一开口、第一导电层和第一掩膜层。

同时参考图7和图8执行步骤S1043，基于图案化的复合掩膜层60，刻蚀初始导电层50和初始掩膜层30，以顶部支撑层205为刻蚀停止层，形成暴露顶部支撑层205的第一开口605，剩余的初始掩膜层30形成第一掩膜层31，位于第一掩膜层31上方的剩余的初始导电层50形成第一导电层51。在实施时，刻蚀初始导电层50和初始掩膜层30之后，形成半导体结构的方法还包括：去除位于第一导电层51上的图案化的复合掩膜层60。

接下来将参考图9至图14执行步骤S105，在通过第一开口605刻蚀层叠结构20的同时，刻蚀去除第一导电层51和第一掩膜层31，以形成电容结构55和支撑结构21。

在一些实施例中，步骤S105可以通过步骤S1051和步骤S1052来实施，其中：

步骤S1051，在通过第一开口刻蚀层叠结构的同时，刻蚀去除位于第一掩膜层上方的第一导电层，剩余的初始导电层形成下电极，剩余的层叠结构形成支撑结构；

这里，由于去除的是位于第一掩膜层上方的第一导电层，因此，形成的下电极较高，这样后续形成的电容结构也较高。相对于相关技术中的电容结构，本公开实施例可以提高电容结构的高度，这样可以增加电容值。例如，在电容结构的高度增加30nm时，电容结构的电容值可以增大至少0.3飞法(fF)。

需要说明的是，步骤S1051至少包括去除层叠结构中牺牲层的过程(去除牺牲层需要在除底部支撑层之外的支撑层上形成开口)和去除位于第一掩膜层上方的第一导电层形成下电极的过程；其中，层叠结构包括层叠的牺牲层和支撑层，剩余的层叠结构是指去除牺牲层之后剩余的支撑层。

在一些实施例中，参考图8，层叠结构20包括依次层叠的底部支撑层201、第一牺牲层202、中间支撑层203、第二牺牲层204和顶部支撑层205。对应地，步骤S1051中通过第一开口刻蚀层叠结构可以包括步骤S151和步骤S152，其中：

步骤S151，在通过第一开口刻蚀顶部支撑层形成第二开口的同时，刻蚀去除第一导电层；

这里，在通过第一开口刻蚀顶部支撑层形成第二开口时，选择的刻蚀物质对顶部支撑层和第一导电层的刻蚀速率应该大致相同，这样可以在同时打开顶部支撑层的同时，去除第一导电层。换句话说，不需要专门的工艺去除多余的第一导电层，从而可以简化工艺流程。

在实施时，可以通过干法刻蚀工艺刻蚀形成第二开口，同时去除第一导电层，其中，第二开口位于顶部支撑层中，用于去除第二牺牲层；干法刻蚀工艺中的刻蚀气体包括：氯气(Cl₂)、O₂、Ar，其中氯气的体积流量范围为100-200标况毫升每分(sccm)，氧气的体积流量范围为10-40sccm，氩气的体积流量范围为50-80sccm。实际工艺中，会根据刻蚀的实际情况对上述刻蚀气体的比例进行调整，以保证在形成第二开口的同时，完成对第一导电层的去除，例如，氯气的体积流量为150sccm、氧气的体积流量为25sccm以及氩气的体积流量为65sccm。

步骤S152，通过第二开口去除所述第二牺牲层。

第二牺牲层的材料可以包括氧化物，可以采用氢氟酸溶液去除第二牺牲层，其中，氢氟酸溶液中氟化氢与去离子水的体积比为1:150至1:250，例如，氢氟酸溶液中氟化氢与去离子水的体积比为1:200。

在去除第二牺牲层之后，会暴露出部分中间支撑层，之后可以在中间支撑层上形成开口，去除第一牺牲层，从而形成支撑结构。

在一些实施例中，步骤S1051中通过第一开口刻蚀所述层叠结构，还包括步骤S153和步骤S154，其中：

步骤S153，通过第二开口去除第二牺牲层后，暴露出部分中间支撑层；

步骤S154，在图案化中间支撑层形成第三开口的同时，去除第一掩膜层；并通过第三开口去除第一牺牲层，暴露出底部支撑层。

这里，第一牺牲层的材料可以包括硼磷硅玻璃，可以采用氢氟酸溶液去除第一牺牲层，其中，氢氟酸溶液中氟化氢与去离子水的体积比为1:150至1:250，例如，氢氟酸溶液中氟化氢与去离子水的体积比为1:200；第三开口位于中间支撑层中，用于去除第一牺牲层。

在形成第三开口的时候，选择的刻蚀物质对中间支撑层和第一掩膜层的刻蚀速率应该大致相同，这样可以在打开中间支撑层的同时去除第一掩膜层。这样，一方面可以保护顶部支撑层，从而可以减小顶部支撑层的损失，进而提高支撑作用；另一方面，不需要额外的工艺专门去除第一掩膜层，从而可以进一步简化工艺流程。

在实施时，可以采用干法刻蚀工艺刻蚀形成第三开口，同时去除第一掩膜层；其中，干法刻蚀工艺中的刻蚀气体可以包括以下至少之一：C₄F₈、C₄F₆、O₂、CH₂F₂；其中，C₄F₈的体积流量范围为5-30sccm，C₄F₆的体积流量范围为5-35sccm，O₂的体积流量范围为40-80sccm，CH₂F₂的体积流量范围为20-50sccm。实际工艺中，会根据刻蚀的实际情况对上述刻蚀气体的比例进行调整，以保证在形成第三开口的同时，完成对第一掩模层的去除，例如，C₄F₈的体积流量为15sccm、C₄F₆的体积流量为20sccm、O₂的体积流量为60sccm以及CH₂F₂的体积流量为35sccm。

下面将参考图9至图13执行步骤S151至步骤S154。

首先，参考图9执行步骤S151，在通过第一开口605(参考图8)刻蚀顶部支撑层205形成第二开口606的同时，刻蚀位于第一掩膜层31之上的第一导电层51，暴露出第一掩膜层31，形成下电极52。在实施时，在刻蚀顶部支撑层205形成第二开口606的时候可能会发生过刻蚀，这样会在第二牺牲层204中形成如图10所示的第一凹槽A。

其次，参考图11执行步骤S152和步骤S153，通过第二开口606去除第二牺牲层204(参考图9或图10)。在去除第二牺牲层之后，暴露出中间支撑层203。

最后，参考图12和图13执行步骤S154，在沿第二开口刻蚀中间支撑层203即图案化中间支撑层203，形成如图12所示的第三开口607的同时，去除第一掩膜层，从而暴露出顶部支撑层205；参考图13，通过第三开口607去除第一牺牲层202，暴露出底部支撑层201，这样底部支撑层201、剩余的中间支撑层203和剩余的顶部支撑层205可以构成支撑结构21。

从图12可以看出，下电极52的顶表面与顶部支撑层205的顶表面之间有一高度差H，这样相对于相关技术中的下电极，本公开实施例中的下电极52会高H，这样后续形成的电容结构的高深比较大，从而可以提高电容结构的电容值，进而使存储在DRAM中的数据维持得更久。

需要说明的是，可以通过调整刻蚀溶液来实现在中间支撑层上形成第三开口的同时，恰好去除第一掩膜层；另外，在刻蚀形成第三开口的时候可能会发生过刻蚀，这样会在第一牺牲层202中形成如图12所示的第二凹槽B。除此之外，在去除第一牺牲层202的时候，可能会消耗部分顶部支撑层205，使顶部支撑层205的厚度变薄。

步骤S1052，在下电极和支撑结构的表面依次形成介质层和上电极，形成电容结构。

这里，介质层的材料可以选用高K介质材料，以提高单位面积电容结构的电容值，例如可以包括氧化锆(ZrO_x)、氧化铪(HfO_x)、氧化钛锆(ZrTiO_x)、氧化钌(RuO_x)、氧化锑(SbO_x)、氧化铝(AlO_x)、钛酸钡(BaTiO₃)中的一种或上述材料所组成群组中的两种以上所形成的叠层。

上电极的材料可以包括钽(Ta)、钌(Ru)、钴(Co)、金(Au)、钨(W)、钛(Ti)、镍(Ni)、铝(Al)、铂(Pt)、氮化钛、氮化钽(TaN)、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层。上电极的材料可以与下电极的材料相同，例如，上电极和下电极的材料均包括氮化钛；上电极的材料也可以与下电极的材料不相同，例如，上电极的材料为钽，下电极的材料为氮化钛。在实施时，可以通过任一合适的沉积工艺形成介质层和上电极，例如化学气相沉积工艺、原子层沉积工艺等。

参考图13，在支撑结构21和下电极52上依次沉积介质层材料和上电极材料，形成如图14所示介质层53和上电极54，从而形成电容结构55。

本公开实施例还提供一种半导体结构，参考图14，半导体结构包括：衬底10；位于衬底10上且采用上述任一实施例中的方法形成的电容结构55和支撑结构21；其中，电容结构55的顶表面高于支撑结构21的顶表面。实施时，电容结构55的顶表面与支撑结构21的顶表面之间的高度差的范围为30nm至45nm，例如，可以为35nm、38nm、40nm、42nm。

在一些实施例中，电容结构包括筒状电容结构或柱状电容结构。

本公开实施例中，由于电容结构和支撑结构是采用本公开实施例提供的半导体结构的形成方法形成，因此，该电容结构中的下电极质量较好，电容结构的电容值较大，且支撑结构的支撑效果更好，从而可以提高电容器结构的稳定性。

在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。

以上所述，仅为本公开实施例的一些实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

提供基底，所述基底包括衬底、层叠结构以及初始掩膜层，所述层叠结构位于所述衬底上，所述初始掩膜层位于所述层叠结构的顶面；

形成电容孔，所述电容孔贯穿所述初始掩膜层和所述层叠结构；

形成初始导电层，所述初始导电层覆盖所述电容孔的内壁，且覆盖所述初始掩膜层的顶面；

刻蚀所述初始导电层和所述初始掩膜层，形成第一开口，剩余的所述初始掩膜层形成第一掩膜层，位于所述第一掩膜层上方的剩余的所述初始导电层形成第一导电层；

在通过所述第一开口刻蚀所述层叠结构的同时，刻蚀去除所述第一导电层和所述第一掩膜层，以形成电容结构和支撑结构。

2.根据权利要求1所述的方法，其特征在于，形成初始导电层，包括：

在所述电容孔中填满所述初始导电层，形成柱状下电极；

或，在所述电容孔的底部和侧壁沉积所述初始导电层，形成筒状下电极。

3.根据权利要求1所述的方法，其特征在于，形成所述电容结构和所述支撑结构，包括：

在通过所述第一开口刻蚀所述层叠结构的同时，刻蚀去除位于所述第一掩膜层上方的所述第一导电层，剩余的所述初始导电层形成下电极，剩余的所述层叠结构形成所述支撑结构；

在所述下电极和所述支撑结构的表面依次形成介质层和上电极，形成所述电容结构。

4.根据权利要求3所述的方法，其特征在于，所述层叠结构包括依次层叠的底部支撑层、第一牺牲层、中间支撑层、第二牺牲层和顶部支撑层；

通过所述第一开口刻蚀所述层叠结构，包括：在通过所述第一开口刻蚀所述顶部支撑层形成第二开口的同时，刻蚀去除所述第一导电层；并通过所述第二开口去除所述第二牺牲层。

5.根据权利要求4所述的方法，其特征在于，通过所述第一开口刻蚀所述层叠结构，还包括：通过所述第二开口去除所述第二牺牲层后，暴露出部分所述中间支撑层；在图案化所述中间支撑层形成第三开口的同时，去除所述第一掩膜层；并通过所述第三开口去除所述第一牺牲层，暴露出所述底部支撑层。

6.根据权利要求4所述的方法，其特征在于，采用干法刻蚀工艺刻蚀形成所述第二开口，同时去除所述第一导电层；

其中，干法刻蚀工艺中的刻蚀气体包括：氯气、氧气、氩气。

7.根据权利要求5所述的方法，其特征在于，所述第一牺牲层的材料包括硼磷硅玻璃、所述第二牺牲层的材料包括氧化物，采用氢氟酸溶液去除所述第二牺牲层和所述第一牺牲层。

8.根据权利要求7所述的方法，其特征在于，采用干法刻蚀工艺刻蚀形成所述第三开口，同时去除所述第一掩膜层；

其中，干法刻蚀工艺中的刻蚀气体包括以下至少之一：C₄F₈、C₄F₆、O₂、CH₂F₂。

9.根据权利要求1至8任一项所述的方法，其特征在于，形成所述第一导电层和所述第一掩膜层，包括：

在所述初始导电层上依次形成初始复合掩膜层和图案化的光刻胶层；

基于所述图案化的光刻胶层刻蚀所述初始复合掩膜层，形成图案化的复合掩膜层；

基于所述图案化的复合掩膜层，刻蚀所述初始导电层和所述初始掩膜层，形成所述第一开口、所述第一导电层和所述第一掩膜层。

10.根据权利要求1至8任一项所述的方法，其特征在于，所述形成电容孔包括：

以与电容孔图案相同的第一图案刻蚀所述初始掩膜层，形成具有第一图案的初始掩膜层；

通过所述具有第一图案的初始掩膜层刻蚀所述层叠结构，形成暴露出所述衬底的所述电容孔。

11.根据权利要求10所述的方法，其特征在于，所述初始掩膜层包括多晶硅层和位于所述多晶硅层上的氧化硅层。

12.一种半导体结构，其特征在于，其中，所述半导体结构包括：

衬底；

位于所述衬底上且采用权利要求1至11任一项所述的方法形成的所述电容结构和所述支撑结构；

其中，所述电容结构的顶表面高于所述支撑结构的顶表面。

13.根据权利要求12所述的结构，其特征在于，所述电容结构包括双面电容结构或柱状电容结构。

14.根据权利要求12所述的结构，其特征在于，所述电容结构的顶表面与所述支撑结构的顶表面之间的高度差的范围为30nm至45nm。

Images