KR20230123029A - 쌍극성 소자 제거 장치 - Google Patents

쌍극성 소자 제거 장치 Download PDF

Info

Publication number
KR20230123029A
KR20230123029A KR1020220018747A KR20220018747A KR20230123029A KR 20230123029 A KR20230123029 A KR 20230123029A KR 1020220018747 A KR1020220018747 A KR 1020220018747A KR 20220018747 A KR20220018747 A KR 20220018747A KR 20230123029 A KR20230123029 A KR 20230123029A
Authority
KR
South Korea
Prior art keywords
solvent
light emitting
barrier rib
display module
electrode
Prior art date
Application number
KR1020220018747A
Other languages
English (en)
Inventor
김진율
김동환
지선범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220018747A priority Critical patent/KR20230123029A/ko
Priority to CN202310034524.1A priority patent/CN116598222A/zh
Priority to US18/109,307 priority patent/US20230260805A1/en
Publication of KR20230123029A publication Critical patent/KR20230123029A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

쌍극성 소자 제거 장치가 제공된다. 일 실시예에 따른 쌍극성 소자 제거 장치는 적어도, 표시 모듈이 포함하는 쌍극성 소자를 제거하는 쌍극성 소자 제거 장치로서, 상기 쌍극성 소자를 제거하는 제거부; 및 상기 제거부에 용매를 공급하는 용매 저장부를 포함하되, 상기 제거부는: 상기 용매가 출입하는 용매 통로가 정의되는 격벽; 및 상기 용매 통로 내부에 배치되는 진동 장치를 포함할 수 있다.

Description

쌍극성 소자 제거 장치{APPARATUS FOR REMOVING BIPOLE ELEMENT}
본 발명은 쌍극성 소자 제거 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다.
본 발명이 해결하고자 하는 과제는 무기 발광 다이오드 소자가 뭉쳐져 있는 픽셀 상의 상기 무기 발광 다이오드 소자를 선택적으로 제거할 수 있는 쌍극성 소자 제거 장치를 제공하고자 하는 것에 있다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 쌍극성 소자 제거 장치는 적어도, 표시 모듈이 포함하는 쌍극성 소자를 제거하는 쌍극성 소자 제거 장치로서, 상기 쌍극성 소자를 제거하는 제거부; 및 상기 제거부에 용매를 공급하는 용매 저장부를 포함하되, 상기 제거부는: 상기 용매가 출입하는 용매 통로가 정의되는 격벽; 및 상기 용매 통로 내부에 배치되는 진동 장치를 포함할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 쌍극성 소자 제거 장치는 적어도, 표시 모듈이 포함하는 쌍극성 소자를 제거하는 쌍극성 소자 제거 장치로서, 상기 표시 모듈이 안착되고, 상기 표시 모듈을 진동시키는 진동 장치; 상기 표시 모듈을 사이에 두고 상기 진동 장치와 이격 배치되는 제거부; 및 상기 제거부에 용매를 공급하는 용매 저장부를 포함하되, 상기 제거부는 상기 용매가 출입하는 용매 통로가 정의되는 격벽을 포함할 수 있다.
일 실시예에 따른 쌍극성 소자 제거 장치는 무기 발광 다이오드 소자가 뭉쳐져 있는 픽셀 상의 상기 무기 발광 다이오드 소자를 선택적으로 제거할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 모듈을 개략적으로 도시한 평면도이다.
도 2는 도 1의 Q1 영역을 확대한 확대도이다.
도 3은 발광 소자의 구조를 개략적으로 도시한 구조도이다.
도 4는 도 2의 X1-X1`선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 5는 일 실시예에 따른 표시 장치의 개략적인 단면을 도시한 단면도이다.
도 6은 도 1의 Q2 영역을 확대한 확대도이다.
도 7은 도 6의 Q3 영역을 확대한 확대도이다.
도 8은 도 7의 X4-X4`선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 9는 일 실시예에 따른 쌍극성 소자 제거 장치를 개략적으로 도시한 사시도이다.
도 10은 도 9의 실시예에 따른 쌍극성 소자 제거 장치의 제거부의 내부를 개략적으로 도시한 구조도이다.
도 11은 도 10의 X5-X5` 선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 12 내지 도 17은 일 실시예에 따른 쌍극성 소자 제거 장치를 이용한 쌍극성 소자 제거 공정을 설명하기 위한 공정별 단면도이다.
도 18 내지 도 20은 쌍극성 소자 제거 공정 이후에 수행되는 2차 도포 공정을 설명하기 위한 공정별 단면도이다.
도 21은 다른 실시예에 따른 쌍극성 소자 제거 장치를 개략적으로 도시한 사시도이다.
도 22는 도 21의 실시예에 따른 쌍극성 소자 제거 장치의 제거부의 내부를 개략적으로 도시한 구조도이다.
도 23 내지 도 27은 도 21의 실시예에 따른 쌍극성 소자 제거 장치를 이용한 쌍극성 소자 제거 공정을 설명하기 위한 공정별 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자 또는 층이 다른 소자 또는 층의 "상"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하", "좌" 및 "우"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 모듈을 개략적으로 도시한 평면도이다. 도 2는 도 1의 Q1 영역을 확대한 확대도이다. 도 3은 발광 소자의 구조를 개략적으로 도시한 구조도이다. 도 4는 도 2의 X1-X1`선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 1에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직이고, 제1 방향(DR1) 및 제3 방향(DR3)은 서로 수직이며, 제2 방향(DR2) 및 제3 방향(DR3)은 서로 수직일 수 있다. 제1 방향(DR1)은 도면 상 가로 방향을 의미하고, 제2 방향(DR2)은 도면 상 세로 방향을 의미하며, 제3 방향(DR3)은 도면 상 상부 및 하부 방향을 의미하는 것으로 이해될 수 있다. 이하의 명세서에서, 특별한 언급이 없다면 "방향"은 그 방향을 따라 연장하는 양측을 향하는 방향 모두를 지칭할 수 있다. 또한, 양측으로 연장하는 양 "방향"을 구분할 필요가 있을 경우, 일측을 "방향 일측"으로, 타측을 "방향 타측"으로 각각 구분하여 지칭하기로 한다. 도 1을 기준으로, 화살표가 향하는 방향이 일측, 그 반대 방향이 타측으로 지칭된다.
도 1을 참조하면, 일 실시예에 따른 표시 모듈(DM)은 동영상이나 정지영상을 표시하는 표시 장치(DD)를 제공하기 위한 부품일 수 있다. 표시 장치(DD)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(DD)에 포함될 수 있다.
본 명세서에서 표시 모듈(DM)은 표시 장치(DD)를 제조하는 공정 중 일부가 수행된 것으로서, 표시 모듈(DM)에 부가적인 공정이 진행되면 표시 장치(DD)가 될 수 있는 것을 의미한다. 구체적으로 표시 모듈(DM)은 발광 소자(30, 도 3 참조)가 배치되는 공정이 수행된 부품을 지칭할 수 있고, 발광 소자(30)가 배치된 이후 표시 모듈(DM)에는 후 공정이 더 수행되어 표시 장치(DD)로서 제조될 수 있다. 이하에서는 설명의 편의를 위해 표시 모듈(DM)의 구조를 중심으로 설명하도록 한다.
표시 모듈(DM)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 모듈(DM)은 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 모듈(DM)의 표시 영역(DA)의 형상 또한 표시 모듈(DM)의 전반적인 형상과 유사할 수 있다. 도 13에서는 가로가 긴 직사각형 형상의 표시 모듈(DM) 및 표시 영역(DA)이 예시되어 있다.
표시 모듈(DM)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 모듈(DM)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(30, 도 3 참조)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
표시 모듈(DM)의 화소(PX)에 배치되는 발광 소자(30)은 잉크젯 프린팅 방식을 통해 배치될 수 있다. 잉크젯 프린팅 방식의 특성에 따라 표시 모듈(DM)은 발광 소자(30)가 일정 간격으로 나란히 배치되는 정상 영역(Q1) 및 발광 소자(30)가 뭉쳐서 배치되어 있는 불량 영역(Q2)이 형성될 수 있다. 발광 소자(30)가 뭉쳐져 배치되는 불량 영역(Q2)의 경우에는 단선 또는 컨택 불량을 야기하여 화질 저하를 유발할 수 있으므로, 불량 영역(Q2)에 뭉쳐서 배치되는 발광 소자(30)들을 제거한 후 다시 발광 소자(30)들을 도포할 필요가 있다. 이하에서는 표시 모듈(DM)의 구조를 설명하기 위해 정상 영역(Q1)을 중심으로 설명하고, 불량 영역(Q2)에 대해서는 후술하도록 한다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(SPXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 30에서는 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 모듈(DM)의 각 서브 화소(SPXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(SPX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(SPX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 모듈(DM)에 포함되는 발광 소자(30)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다.
도면에 도시되지 않았으나, 표시 모듈(DM)의 각 서브 화소(SPXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(30)가 배치되지 않고, 발광 소자(30)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
표시 모듈(DM)의 각 서브 화소(SPXn)는 복수의 전극(21, 22), 발광 소자(30), 복수의 내부 뱅크(41, 42 도 15에 도시)와 외부 뱅크(43) 및 적어도 하나의 절연층을 포함할 수 있다. 복수의 접촉 전극(26)은 발광 소자(30)가 배치된 이후에 발광 소자(30) 상에 배치될 수 있다. 이하에서 표시 모듈(DM)은 복수의 접촉 전극(26)이 발광 소자(30) 상에 배치되기 이전의 상태인 것을 중심으로 설명하도록 한다.
복수의 전극(21, 22)은 발광 소자(30)들과 전기적으로 연결되고, 발광 소자(30)가 특정 파장대의 광을 방출하도록 소정의 전압이 인가될 수 있다. 또한, 각 전극(21, 22)의 적어도 일부는 발광 소자(30)를 정렬하기 위해 서브 화소(SPXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(21, 22)은 제1 전극(21) 및 제2 전극(22)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(21)은 각 서브 화소(SPXn) 마다 분리된 화소 전극이고, 제2 전극(22)은 각 서브 화소(SPXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(21)과 제2 전극(22) 중 어느 하나는 발광 소자(30)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(30)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(21)과 제2 전극(22)은 각각 가로 방향으로 연장되어 배치되는 전극 줄기부(21S, 22S)와 전극 줄기부(21S, 22S)에서 가로 방향과 교차하는 방향인 세로 방향으로 연장되어 분지되는 적어도 하나의 전극 가지부(21B, 22B)를 포함할 수 있다.
제1 전극(21)은 가로 방향으로 연장되어 배치되는 제1 전극 줄기부(21S)와 제1 전극 줄기부(21S)에서 분지되어 세로 방향으로 연장된 적어도 하나의 제1 전극 가지부(21B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(21S)는 양 단이 각 서브 화소(SPXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 가로 방향으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(21S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(SPXn)에 배치되는 제1 전극 줄기부(21S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(21B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(21B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(21B)는 제1 전극 줄기부(21S)의 적어도 일부에서 분지되고 세로 방향으로 연장되어 배치되되, 제1 전극 줄기부(21S)와 대향하여 배치된 제2 전극 줄기부(22S)와 이격된 상태에서 종지할 수 있다.
제2 전극(22)은 가로 방향으로 연장되어 제1 전극 줄기부(21S)와 세로 방향으로 이격되어 대향하는 제2 전극 줄기부(22S)와 제2 전극 줄기부(22S)에서 분지되고 세로 방향으로 연장된 제2 전극 가지부(22B)를 포함할 수 있다. 제2 전극 줄기부(22S)는 타 단부가 가로 방향으로 인접한 다른 서브 화소(SPXn)의 제2 전극 줄기부(22S)와 연결될 수 있다. 즉, 제2 전극 줄기부(22S)는 제1 전극 줄기부(21S)와 달리 가로 방향으로 연장되어 각 서브 화소(SPXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(SPXn)를 가로지르는 제2 전극 줄기부(22S)는 각 화소(PX) 또는 서브 화소(SPXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(22B)는 제1 전극 가지부(21B)와 이격되어 대향하고, 제1 전극 줄기부(21S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(22B)는 제2 전극 줄기부(22S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(21S)와 이격된 상태로 서브 화소(SPXn) 내에 배치될 수 있다.
제1 전극(21)과 제2 전극(22)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 모듈(DM)의 회로소자층(CCL)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(SPXn)의 제1 전극 줄기부(21S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(SPXn)들을 가로지르는 하나의 제2 전극 줄기부(22S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(SPXn) 마다 형성될 수 있다.
외부 뱅크(43)는 각 서브 화소(SPXn)간의 경계에 배치되고, 복수의 내부 뱅크(41, 42)는 각 서브 화소(SPXn)의 중심부와 인접하여 각 전극(21, 22) 하부에 배치될 수 있다. 도면에서는 복수의 내부 뱅크(41, 42)가 도시되지 않았으나, 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 하부에는 각각 제1 내부 뱅크(41)와 제2 내부 뱅크(42)가 배치될 수 있다.
외부 뱅크(43)는 각 서브 화소(SPXn)간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(21S)는 각 단부가 외부 뱅크(43)를 기준으로 서로 이격되어 종지할 수 있다. 외부 뱅크(43)는 세로 방향으로 연장되어 가로 방향으로 배열된 서브 화소(SPXn)들의 경계에 배치될 수 있다. 다만 이에 제한되지 않으며, 외부 뱅크(43)는 가로 방향으로 연장되어 세로 방향으로 배열된 서브 화소(SPXn)들의 경계에도 배치될 수 있다. 외부 뱅크(43)는 내부 뱅크(41, 42)들과 동일한 재료를 포함하여 하나의 공정에서 동시에 형성될 수 있다.
발광 소자(30)는 제1 전극(21)과 제2 전극(22) 사이에 배치될 수 있다. 발광 소자(30)는 일 단부가 제1 전극(21)과 전기적으로 연결되고, 타 단부가 제2 전극(22)과 전기적으로 연결될 수 있다. 발광 소자(30)는 후술하는 접촉 전극(26)을 통해 각각 제1 전극(21)과 제2 전극(22)에 전기적으로 연결될 수 있다.
복수의 발광 소자(30)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(30)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(30)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(30)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(30)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 연장된 방향과 발광 소자(30)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(30)는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
발광 소자(30)는 발광 다이오드(Light Emitting diode)일 수 있으며, 구체적으로 발광 소자(30)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(30)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(30)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(30)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(30)는 원통형 또는 로드형일 수 있다. 다만, 발광 소자(30)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(30)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(30)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다. 청구항에서 발광 소자는 쌍극성 소자로 지칭될 수 있다.
발광 소자(30)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다.
도 3을 참조하면, 발광 소자(30)는 제1 반도체층(31), 제2 반도체층(32), 활성층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
제1 반도체층(31)은 n형 반도체일 수 있다. 일 예로, 발광 소자(30)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(31)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(32)은 후술하는 활성층(36) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며 일 예로, 발광 소자(30)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(32)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 활성층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다. 활성층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(36)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 활성층(35)은 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함함으로써, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(36)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(36)에서 방출되는 광은 발광 소자(30)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(36)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(30)는 적어도 하나의 전극층(37)을 포함할 수 있다. 도 3에서는 발광 소자(30)가 하나의 전극층(37)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(30)는 더 많은 수의 전극층(37)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(30)에 대한 설명은 전극층(37)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
전극층(37)은 일 실시예에 따른 표시 모듈(DM)에서 발광 소자(30)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(30)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(37)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(38)은 상술한 복수의 반도체층 및 전극층들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(38)은 적어도 활성층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(30)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(38)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(30)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(38)이 발광 소자(30)의 길이방향으로 연장되어 제1 반도체층(31)으로부터 전극층(37)의 측면까지 커버하도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(38)은 활성층(36)을 포함하여 일부의 반도체층의 외면만을 커버하거나, 전극층(37) 외면의 일부만 커버하여 각 전극층(37)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(38)은 발광 소자(30)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(38)의 두께는 40nm 내외일 수 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(36)이 발광 소자(30)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 활성층(36)을 포함하여 발광 소자(30)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(38)은 외면이 표면처리될 수 있다. 발광 소자(30)는 표시 모듈(DM)의 제조 시, 소정의 잉크(90) 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(30)가 잉크(90) 내에서 인접한 다른 발광 소자(30)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(38)은 표면이 소수성 또는 친수성 처리될 수 있다.
발광 소자(30)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(30)의 직경은 30nm 내지 700nm의 범위를 갖고, 발광 소자(30)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 모듈(DM)에 포함되는 복수의 발광 소자(30)들은 활성층(36)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(30)의 직경은 500nm 내외의 범위를 가질 수 있다.
일 실시예에 따른 발광 소자(30)는 서로 다른 물질을 포함하는 활성층(36)을 포함하여 서로 다른 파장대의 광을 외부로 방출할 수 있다. 표시 모듈(DM)은 제1 서브 화소(SPX1)의 발광 소자(30)는 중심 파장대역이 제1 파장인 제1 광을 방출하고, 제2 서브 화소(SPX2)의 발광 소자(30)는 중심 파장대역이 제2 파장인 제2 광을 방출하고, 제3 서브 화소(SPX3)의 발광 소자(30)는 중심 파장대역이 제3 파장인 제3 광을 방출할 수 있다. 이에 따라 제1 서브 화소(SPX1)에서는 제1 광이 출사되고, 제2 서브 화소(SPX2)에서는 제2 광이 출사되고, 제3 서브 화소(SPX3)에서는 제3 광이 출사될 수 있다. 몇몇 실시예에서, 제1 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 광은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 광은 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색광 일 수 있다. 다만, 이에 제한되지 않는다.
도 4를 참조하면, 도 4는 제1 서브 화소(SPX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(SPXn)의 경우에도 동일하게 적용될 수 있다. 도 4는 제1 서브 화소(SPX1)에 배치된 발광 소자(30)의 일 단부와 타 단부를 가로지르는 단면을 도시하고 있다.
도 2 및 도 4를 참조하면, 표시 모듈(DM)은 제1 절연층(51)과 제1 절연층(51) 상에 배치되는 전극(21, 22), 발광 소자(30)등을 포함할 수 있다. 제1 절연층(51)의 하부에는 회로소자층(CCL)이 배치되고, 회로소자층(CCL)의 하부에는 기판(SUB)이 배치될 수 있다.
기판(SUB)은 표시 모듈(DM)의 기저를 이루는 역할을 할 수 있다. 기판(SUB)은 유연성을 가지는 경우, 가요성을 가지는 물질로서 폴리이미드 등을 포함할 수 있고, 강성을 가지는 경우 유리 또는 석영 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
기판(SUB) 상에는 회로소자층(CCL)이 배치될 수 있다. 회로소자층(CCL)은 복수의 반도체층 및 복수의 도전패턴을 포함하여, 적어도 하나의 트랜지스터와 전원 배선을 포함할 수 있다. 회로소자층(CCL)의 복수의 반도체층 및 복수의 도전 패턴은 제1 절연층(51) 상의 각 전극(21, 22)들과 전기적으로 연결될 수 있다. 다만, 이하에서는 이에 대한 자세한 설명은 생략하기로 한다.
제1 절연층(51)은 회로소자층(CCL) 상에 배치될 수 있다. 제1 절연층(51)은 회로소자층(CCL)과 복수의 전극(21, 22)들을 부분적으로 절연시키고, 유기 절연 물질을 포함하여 표면 평탄화 기능을 수행할 수 있다. 제1 절연층(51) 상에는 복수의 내부 뱅크(41, 42), 외부 뱅크(43), 복수의 전극(21, 22) 및 발광 소자(30)가 배치될 수 있다.
외부 뱅크(43)는 표시 모듈(DM)의 제조 시, 잉크젯 프린팅 장치를 이용하여 발광 소자(30)가 분산된 잉크(90, 도 19 참조)를 분사하는 경우, 잉크(90)가 서브 화소(SPXn)의 경계를 넘는 것을 방지하는 기능을 수행할 수 있다. 외부 뱅크(43)는 서로 다른 서브 화소(SPXn)마다 다른 발광 소자(30)들이 분산된 잉크(90)가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
복수의 내부 뱅크(41, 42)는 각 서브 화소(SPXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(41) 및 제2 내부 뱅크(42)를 포함할 수 있다.
제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 서로 이격되어 대향하도록 배치된다. 제1 내부 뱅크(41) 상에는 제1 전극(21)이, 제2 내부 뱅크(42) 상에는 제2 전극(22)이 배치될 수 있다. 도 2 및 도 4를 참조하면 제1 내부 뱅크(41) 상에는 제1 전극 가지부(21B)가, 제2 내부 뱅크(42) 상에는 제2 전극 가지부(22B)가 배치된 것으로 이해될 수 있다.
제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 각 서브 화소(SPXn) 내에서 세로 방향으로 연장되어 배치될 수 있다. 다만, 이에 제한되지 않으며, 제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 각 서브 화소(SPXn) 마다 배치되어 표시 모듈(DM) 전면에서 패턴을 이룰 수 있다. 복수의 내부 뱅크(41, 42)와 외부 뱅크(43)들은 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 제1 절연층(51)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(41) 및 제2 내부 뱅크(42)는 발광 소자(30)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 내부 뱅크(41, 42)는 제1 절연층(51)을 기준으로 돌출되어 경사진 측면을 갖기 때문에, 발광 소자(30)에서 방출된 광이 내부 뱅크(41, 42)의 경사진 측면에서 반사될 수 있다. 후술할 바와 같이, 내부 뱅크(41, 42) 상에 배치되는 전극(21, 22)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(30)에서 방출된 광은 전극(21, 22)에서 반사되어 제1 절연층(51)의 상부 방향으로 진행할 수 있다.
외부 뱅크(43)는 각 서브 화소(SPXn)의 경계에 배치되어 격자형 패턴을 이루도록 형성되나, 내부 뱅크(41, 42)들은 각 서브 화소(SPXn) 내에 배치되어 일 방향으로 연장된 형상을 갖는다.
복수의 전극(21, 22)은 제1 절연층(51) 및 내부 뱅크(41, 42) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(21, 22)은 전극 줄기부(21S, 22S)와 전극 가지부(21B, 22B)를 포함한다.
제1 전극(21)과 제2 전극(22)은 일부 영역은 제1 절연층(51) 상에 배치되고, 일부 영역은 제1 내부 뱅크(41) 및 제2 내부 뱅크(42) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(21)의 제1 전극 줄기부(21S)와 제2 전극(22)의 제2 전극 줄기부(22S)는 가로 방향으로 연장되고, 제1 내부 뱅크(41)와 제2 내부 뱅크(42)는 세로 방향으로 연장되어 세로 방향으로 이웃하는 서브 화소(SPXn)에도 배치될 수 있다.
제1 전극(21)의 제1 전극 줄기부(21S)에는 제1 절연층(51)을 관통하여 회로소자층(CCL)의 일부를 노출하는 제1 전극 컨택홀(CNTD)이 형성될 수 있다. 제1 전극(21)은 제1 전극 컨택홀(CNTD)을 통해 회로소자층(CCL)의 트랜지스터와 전기적으로 연결될 수 있다. 제1 전극(21)은 상기 트랜지스터로부터 소정의 전기 신호가 전달될 수 있다.
제2 전극(22)의 제2 전극 줄기부(22S)는 일 방향으로 연장되어 발광 소자(30)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(22S)에는 제1 절연층(51)을 관통하여 회로소자층(CCL)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(22)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극과 전기적으로 연결될 수 있다. 제2 전극(22)은 상기 전원 전극으로부터 소정의 전기 신호가 전달될 수 있다.
제1 전극(21)과 제2 전극(22)의 일부 영역, 예컨대 제1 전극 가지부(21B)와 제2 전극 가지부(22B)는 각각 제1 내부 뱅크(41) 및 제2 내부 뱅크(42) 상에 배치될 수 있다. 제1 전극(21)과 제2 전극(22) 사이의 영역, 즉, 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 이격되어 대향하는 공간에는 복수의 발광 소자(30)들이 배치될 수 있다.
각 전극(21, 22)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(21, 22)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(21, 22)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(21, 22)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(21, 22)으로 입사되는 광을 반사시켜 각 서브 화소(SPXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(21, 22)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(21, 22)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(52)은 제1 절연층(51), 제1 전극(21) 및 제2 전극(22) 상에 배치된다. 제2 절연층(52)은 제1 전극(21) 및 제2 전극(22)을 부분적으로 덮도록 배치된다. 제2 절연층(52)은 제1 전극(21)과 제2 전극(22)의 상면을 대부분 덮도록 배치되되, 제1 전극(21)과 제2 전극(22)의 일부를 노출시킬 수 있다. 제2 절연층(52)은 제1 전극(21)과 제2 전극(22)의 상면 중 일부, 예컨대 제1 내부 뱅크(41) 상에 배치된 제1 전극 가지부(21B)의 상면과 제2 내부 뱅크(42) 상에 배치된 제2 전극 가지부(22B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제2 절연층(52)은 실질적으로 제1 절연층(51) 상에 전면적으로 형성되되, 제1 전극(21)과 제2 전극(22)을 부분적으로 노출하는 개구부를 포함할 수 있다.
제2 절연층(52)은 제1 전극(21)과 제2 전극(22)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제2 절연층(52) 상에 배치되는 발광 소자(30)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제2 절연층(52)의 형상 및 구조는 이에 제한되지 않는다.
발광 소자(30)는 각 전극(21, 22) 사이에서 제2 절연층(52) 상에 배치될 수 있다. 예시적으로, 발광 소자(30)는 각 전극 가지부(21B, 22B) 사이에 배치된 제2 절연층(52) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(SPXn) 내에 배치된 발광 소자(30)들 중 적어도 일부는 각 전극 가지부(21B, 22B) 사이 이외의 영역에 배치될 수도 있다. 발광 소자(30)는 제1 전극 가지부(21B)와 제2 전극 가지부(22B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(26)을 통해 각 전극(21, 22)과 전기적으로 연결될 수 있다.
발광 소자(30)는 제1 절연층(51)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 모듈(DM)의 발광 소자(30)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 상술한 바와 같이, 발광 소자(30)는 제1 반도체층(31), 활성층(36), 제2 반도체층(32) 및 전극층(37)이 일 방향을 따라 순차적으로 배치되고, 이들의 외면을 절연막(38)이 둘러쌀 수 있다. 표시 모듈(DM)에 배치된 발광 소자(30)는 연장된 일 방향이 제1 절연층(51)과 평행하도록 배치되고, 발광 소자(30)에 포함된 복수의 반도체층들은 제1 절연층(51)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있으나 이에 제한되는 것은 아니다.
발광 소자(30)가 배치된 이후에는 발광 소자(30)에 복수의 접촉 전극(26)을 배치하는 공정이 수행되어 표시 장치(DD)가 제조될 수 있다. 구체적으로, 표시 모듈(DM)의 제2 절연층은 부분적으로 식각되어 뱅크 패턴(41, 42) 상의 복수의 전극(21, 22)들을 노출하고, 발광 소자(30) 상에 제3 절연층(53)을 배치하며, 복수의 전극(21, 22)들과 전기적으로 연결되는 접촉 전극(26)을 발광 소자, 복수의 전극(21, 22)들 및 제3 절연층(53) 상에 배치하고, 접촉 전극(26) 상에 패시베이션층(55)을 배치하는 공정이 더 수행되어 표시 장치(DD)가 제조될 수 있다. 이하 복수의 접촉 전극(26)과 발광 소자(30) 사이의 관계를 표시 장치(DD)의 단면을 개략적으로 도시한 도 5와 결부하여 설명하도록 한다.
도 5는 일 실시예에 따른 표시 장치(DD)의 개략적인 단면을 도시한 단면도이다. 구체적으로 표시 장치(DD)는 표시 모듈(DM)에서 접촉 전극(26), 제3 절연층(53) 및 패시베이션층(55)이 더 배치된 것으로서, 도 5는 도 2의 X1-X1`, X2-X2`, X3-X3`선을 따라 자른 단면과 대응되는 단면을 개략적으로 도시한 것이다.
도 2 및 도 5를 참조하면, 표시 장치(DD)에서 발광 소자(30)의 일 단부는 제1 접촉 전극(26a)과 접촉하고, 타 단부는 제2 접촉 전극(26b)과 접촉할 수 있다. 일 실시예에 따르면, 발광 소자(30)는 연장된 일 방향측 단부면에는 절연막(38)이 형성되지 않고 노출되기 때문에, 상기 노출된 영역에서 후술하는 제1 접촉 전극(26a) 및 제2 접촉 전극(26b)과 접촉할 수 있으나 이에 제한되는 것은 아니다.
제3 절연층(53)은 제1 전극(21)과 제2 전극(22) 사이에 배치된 발광 소자(30) 상에 부분적으로 배치될 수 있다. 제3 절연층(53)은 발광 소자(30)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제3 절연층(53)은 발광 소자(30)를 보호함과 동시에 표시 모듈(DM)의 제조 공정에서 발광 소자(30)를 고정시키는 기능을 수행할 수도 있다.
제3 절연층(53)은 평면상 제1 전극 가지부(21B)와 제2 전극 가지부(22B) 사이에서 세로 방향으로 연장되어 배치될 수 있다. 일 예로, 제3 절연층(53)은 제1 절연층(51) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다. 일 실시예에 따르면, 제3 절연층(53)은 발광 소자(30)의 상부에 배치될 수 있다.
제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 각각 전극(21, 22) 및 제3 절연층(53) 상에 배치된다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 제3 절연층(53) 상에서 서로 이격되어 배치될 수 있다. 제3 절연층(53)은 제1 접촉 전극(26a)과 제2 접촉 전극(26b)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
제1 접촉 전극(26a)은 제1 내부 뱅크(41) 상에서 제1 전극(21)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(26b)은 제2 내부 뱅크(42) 상에서 제2 전극(22)의 노출된 일부 영역과 접촉할 수 있다. 제1 접촉 전극(26a)과 제2 접촉 전극(26b)은 각 전극(21, 22)으로부터 전달되는 전기 신호를 발광 소자(30)에 전달할 수 있다.
접촉 전극(26)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(55)은 접촉 전극(26) 및 제3 절연층(53) 상에 배치될 수 있다. 패시베이션층(55)은 제1 절연층(51) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
한편, 상술한 제2 절연층(52), 제3 절연층(53) 및 패시베이션층(55) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 절연층(52), 제3 절연층(53) 및 패시베이션층(55)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제2 절연층(52), 제3 절연층(53) 및 패시베이션층(55)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
이하에서는 발광 소자(30)가 뭉쳐서 배치되는 불량 영역(Q2)에 대해 도 6 내지 도 8과 결부하여 자세히 설명하도록 한다.
도 6은 도 1의 Q2 영역을 확대한 확대도이다. 도 7은 도 6의 Q3 영역을 확대한 확대도이다. 도 8은 도 7의 X4-X4`선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 6 내지 도 8을 참조하면, 표시 모듈(DM)의 불량 영역(Q2)에는 발광 소자(30)들이 뭉쳐서 발광 소자 집합체(AGG)를 형성할 수 있다. 이는 발광 소자(30)를 표시 모듈(DM) 상에 배치하는 잉크젯 공정의 특성에 의한 것으로서, 예를 들어 화소(PX) 내의 발광 소자(30)의 개수를 증가시키기 위해 발광 소자(30)가 포함된 잉크(90, 도 19 참조)의 농도를 높이거나, 잉크젯 프린팅 공정을 다중으로 수행하는 경우에는 발광 소자(30)간 간격이 감소되고 발광 소자(30)를 정렬하기 위한 전계(IEL, 도 20 참조)의 영향으로 선행 배치된 발광 소자(30)와 뭉쳐져 발광 소자 집합체(AGG)를 형성할 수 있다.
발광 소자(30)가 뭉쳐 발광 소자 집합체(AGG)를 형성하는 경우, 화소(PX)의 배선들을 단선시키거나, 배선들의 컨택 불량을 야기하여 화질이 저하될 수 있으므로, 발광 소자 집합체(AGG)를 제거할 필요가 있다.
다만, 상술한 바와 같이 발광 소자를 잉크젯 프린팅 방식으로 배치하는 경우, 불량 영역(Q2) 뿐만 아니라 정상 영역(Q1)도 형성되는데, 불량 영역(Q2)에 형성되는 발광 소자 집합체(AGG)를 제거하기 위해 표시 모듈(DM) 상에 배치된 발광 소자(30)를 전체적으로 제거하는 경우에는 정상 영역(Q1)에 정상적으로 배치된 발광 소자(30) 역시 제거되어 표시 모듈(DM)에 발광 소자(30)를 전체적으로 배치하여야 하는 공정을 다시 수행할 수밖에 없어 공정 효율이 낮아지는 문제가 있다.
이에 따라, 정상 영역(Q1)의 발광 소자(30)을 그대로 두고 불량 영역(Q2)의 발광 소자 집합체(AGG)만을 선택적으로 제거하여, 발광 소자 집합체(AGG)가 제거된 불량 영역(Q2)에 다시 발광 소자(30)을 배치하는 2차 공정을 수행하여 발광 소자(30)를 재배치할 필요가 있다.
이하에서는 불량 영역(Q2)의 발광 소자 집합체(AGG)만을 선택적으로 제거하기 위한 쌍극성 소자 제거 장치(1)에 대해 설명하도록 한다.
도 9는 일 실시예에 따른 쌍극성 소자 제거 장치를 개략적으로 도시한 사시도이다. 도 10은 도 9의 실시예에 따른 쌍극성 소자 제거 장치의 제거부의 내부를 개략적으로 도시한 구조도이다. 도 11은 도 10의 X5-X5` 선을 따라 자른 개략적인 단면을 도시한 단면도이다.
도 9 내지 도 11을 참조하면, 일 실시예에 따른 쌍극성 소자 제거 장치(1)는 제거부(100), 용매 저장부(200) 및 스테이지(300)를 포함할 수 있다.
스테이지(300)는 상술한 표시 모듈(DM)이 안착시키는 역할을 할 수 있다. 표시 모듈(DM)은 스테이지(300) 상에 안착되어 발광 소자 집합체(AGG)를 제거하는 공정이 수행될 수 있을 것이다.
용매 저장부(200)는 쌍극성 소자 제거 공정에 필요한 용매(SV, 도 12 내지 도 17 참조)를 제거부(100)에 공급하고, 쌍극성 소자 제거 이후에 제거부(100)로부터 용매(SV)를 다시 회수하는 역할을 할 수 있다. 몇몇 실시예에서 용매 저장부(200)는 제거부(100) 바로 위에 배치될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 용매 저장부(200)는 제거부(100)와 이격되어 배치되고, 별도의 연결관(미도시)을 통해 제거부(100)에 용매(SV)를 공급 또는 회수할 수도 있다. 이하에서는 설명의 편의를 위해 용매 저장부(200)가 제거부(100) 상에 배치된 것을 중심으로 설명하도록 한다.
제거부(100)는 표시 모듈(DM) 상의 발광 소자 집합체(AGG)를 제거하는 역할을 할 수 있다. 제거부(100)는 용매 통로(PAS)가 정의되는 격벽 및 진동 장치(150)를 포함할 수 있다. 제거부(100)는 스테이지(300) 상에 배치되어 별도의 이동부(미도시)를 통해 스테이지(300) 위를 제1 방향(DR1) 또는 제2 방향(DR2)으로 지나갈 수 있다. 이는 표시 모듈(DM)의 불량 영역(Q2)에 선택적으로 공정을 수행하기 위한 것일 수 있다.
제거부(100)의 격벽은 제거부(100)의 외관을 정의하고, 용매(SV)의 투입 및 배출을 위한 용매 통로(PAS)를 정의하며, 후술하는 바와 같이 쌍극성 소자 제거 공정에서 용매(SV)가 외부로 퍼져 나가는 것을 방지하는 역할을 할 수 있다.
용매 통로(PAS)는 후술하는 쌍극성 소자 제거 공정에서 필요한 용매(SV)를 투입 또는 배출하는 통로 역할을 할 수 있다. 다시 말해 격벽의 내부는 빈 공간으로서, 제거부(100)는 중앙부가 비어있는 관 형태를 가질 수 있다. 몇몇 실시예에서 격벽은 도 11에 도시된 바와 같이 그 단면으로서 원 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 이하에서는 설명의 편의를 위해 격벽의 단면이 원 형상인 것을 중심으로 설명하도록 한다.
용매 통로(PAS)의 제1 방향(DR1) 폭(100w)은 제3 방향(DR3) 타측, 즉 스테이지(300)를 향하는 방향으로 갈수록 줄어들 수 있다. 이는 후술하는 바와 같이 불량 영역(Q2)의 발광소자 집합체(AGG)를 선택적으로 제거하기 위해 공정이 수행되는 영역을 필요 이상으로 넓히지 않기 위한 것일 수 있다.
격벽은 제1 격벽(110)과 제1 격벽(110)의 제3 방향(DR3) 타측에 배치되는 제2 격벽(130)을 포함할 수 있다. 제1 격벽(110)은 용매 저장부(200)와 인접 배치되고, 제2 격벽(130)은 스테이지(300)(혹은 표시 모듈(DM))과 인접 배치될 수 있다.
제1 격벽(110)은 강성을 가지는 물질을 포함할 수 있다. 제1 격벽(110)이 강성을 가지는 물질을 포함함으로써, 용매(SV)는 용매 저장부(200)와 제거부(100) 사이에서 안정적으로 이동할 수 있다. 몇몇 실시예에서 제1 격벽(110)은 강성을 가지는 금속을 포함할 수 있다. 예를 들어 제1 격벽(110)은 SUS304 등과 같은 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 격벽(130)은 제1 격벽(110)보다 낮은 강성을 가지는 물질을 포함할 수 있다. 제2 격벽(130)은 후술하는 쌍극성 소자 제거 공정에서 표시 모듈(DM)의 최상단에 배치되는 제2 절연층(53, 도 13 참조)과 직접 접촉하는 부분일 수 있다. 만약 제2 격벽(130)이 제1 격벽(110)과 비슷한 강성을 가지는 물질을 포함하는 경우에는 제2 절연층(53)에 데미지를 입힐 우려가 있다. 제2 격벽(130)은 제1 격벽(110)보다 낮은 강성을 가지는 물질을 포함함으로써 쌍극성 소자 제거 공정에서 제2 절연층(53)과 직접 접촉하더라도 제2 절연층(53)에 데미지를 입히지 않을 수 있다. 몇몇 실시예에서 제2 격벽(130)은 연성을 가지는 물질을 포함할 수 있다. 예를 들어, 제2 격벽(130)은 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 고무(rubber) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 격벽(130)은 제2 절연층(53)과 직접 접촉함으로써 쌍극성 소자 제거 공정에 투여되는 용매(SV)가 제거부(100) 외측으로 퍼지는 것을 효과적으로 방지할 수 있다. 이에 대한 자세한 설명은 후술하도록 한다.
제거부(100)의 진동 장치(150)는 후술하는 쌍극성 소자 제거 공정에서 투입되는 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리시키는 역할을 할 수 있다. 몇몇 실시예에서 진동 장치(150)는 초음파를 인가하는 초음파 진동 장치(150)일 수 있으나, 이에 제한되는 것은 아니다. 이하에서는 설명의 편의를 위해 진동 장치(150)가 초음파 진동 장치(150)인 것을 중심으로 설명하도록 한다.
진동 장치(150)는 제거부(100)의 내부를 관통하도록 배치될 수 있다. 다시 말해 진동 장치(150)는 도 10 및 도 11에 도시된 바와 같이 용매 통로(PAS)가 정의된 격벽 내부에 배치되어 용매 통로(PAS)를 관통하여 배치될 수 있다. 몇몇 실시예에서, 진동 장치(150)는 격벽과 제1 방향(DR1)으로 이격되어 배치될 수 있다.
진동 장치(150)는 제3 방향(DR3)으로 연장하는 막대 형상을 가질 수 있다. 도 10에 도시된 바와 같이, 진동 장치(150)의 제3 방향(DR3) 폭(150h)은 격벽의 제3 방향(DR3) 폭(100h)보다 작을 수 있다. 다시 말해 진동 장치(150)의 제3 방향(DR3) 타측 끝단은 제2 격벽(130)의 제3 방향(DR3) 타측 끝단과 제3 방향(DR3)으로 이격되고, 제3 방향(DR3) 타측 끝단은 제2 격벽(130)의 제3 방향(DR3) 타측 끝단과 제1 방향(DR1)으로 비중첩할 수 있다. 이에 따라 제거부(100) 내부에서는 진동 장치(150)의 제3 방향(DR3) 타측 끝단, 제2 격벽(130)의 제3 방향(DR3) 타측 끝단 사이의 공간인 진동 공간(VA)이 정의될 수 있다. 후술하는 바와 같이 용매 저장부(200)로부터 제거부(100)로 투입되는 용매(SV)는 진동 공간(VA)에 배치되어 진동 장치(150)에 의해 진동될 수 있을 것이다. 이에 대한 자세한 설명은 후술하도록 한다.
이하에서는 일 실시예에 따른 쌍극성 소자 제거 장치(1)를 이용한 쌍극성 소자 제거 공정 및 그 이후의 2차 도포 공정에 대해 도 12 내지 도 20과 결부하여 설명하도록 한다.
도 12 내지 도 17은 일 실시예에 따른 쌍극성 소자 제거 장치를 이용한 쌍극성 소자 제거 공정을 설명하기 위한 공정별 단면도이다. 도 18 내지 도 20은 쌍극성 소자 제거 공정이후에 수행되는 2차 도포 공정을 설명하기 위한 공정별 단면도이다.
도 12 내지 도 17을 참조하면, 일 실시예에 따른 쌍극성 소자 제거 장치(1)를 이용한 쌍극성 소자 제거 공정은 제거부(100)를 불량 영역(Q2)으로 이동시키는 단계, 제거부(100)를 표시 모듈(DM)에 밀착시키는 단계, 용매(SV)를 투입하여 발광 소자 집합체(AGG)를 용매(SV)로 커버하는 단계, 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리하는 단계, 분리된 발광 소자 집합체(AGG) 및 용매(SV)를 배출하는 단계를 포함할 수 있다.
먼저, 도 12를 참조하면, 스테이지(300) 상에 표시 모듈(DM)을 안착시키고, 제거부(100)를 표시 모듈(DM)의 불량부(Q2)에 이동시킨다. 상술한 바와 같이 표시 모듈(DM)에는 잉크젯 프린팅 공정으로 발광 소자(30)를 배치함에 따라 발광 소자(30)가 뭉쳐지는 불량 영역(Q2)이 형성되고, 제거부(100)는 스테이지(300) 상에서 제1 방향(DR1) 또는 제2 방향(DR2)으로 이동할 수 있으므로, 제거부(100)는 불량 영역(Q2)에 선택적으로 위치할 수 있다.
이어, 도 13 및 도 14를 참조하면, 제거부(100)를 표시 모듈(DM)의 불량부(Q2)에 밀착시키고, 용매 통로(PAS)를 통해 용매(SV)를 투입시킨 후 용매(SV)를 진동 영역에 배치한다. 예를 들어, 제거부(100)의 제2 격벽(130)은 표시 모듈(DM)의 제2 절연층(52)과 직접 접촉할 수 있다.
상술한 바와 같이 제2 격벽(130)은 상대적으로 낮은 강성을 가지는 물질을 포함하므로, 제2 절연층(52)과 직접 접촉하더라도 제2 절연층(52)에 데미지가 가해지지 않을 수 있다. 이 경우, 진동 장치(150)는 발광 소자 집합체(AGG)와 제3 방향(DR3)으로 중첩할 수 있다. 몇몇 실시예에서 제2 격벽(130)은 내부 뱅크(41, 42)에 중첩하여 표시 모듈(DM)의 불량부(Q2)와 밀착될 수 있으나, 이에 제한되는 것은 아니다.
용매(SV)는 용매 통로(PAS)를 통해 제거부(100) 내부로 투입되어 상술한 진동 영역에 배치될 수 있다. 구체적으로 용매(SV)는 서브 뱅크(41, 42) 사이에 배치되는 발광 소자 집합체(AGG)를 커버하고, 진동 장치(150)와 직접 접할 수 있다.
용매(SV)는 진동 장치(150)의 진동을 발광 소자 집합체(AGG)에 전달하여 발광 소자 집합체(AGG)를 분리시키는 역할을 할 수 있다. 용매(SV)는 액체 상태의 물질일 수 있다. 만약 진동 장치(150)가 기체를 매개로 하여 진동을 발광 소자 집합체(AGG)에 전달하는 경우, 발광 소자 집합체(AGG)의 접착력이 커서 분리가 제대로 이루어지지 않을 수 있다. 따라서, 용매(SV)는 액체 상태의 물질로서 발광 소자 집합체(AGG)에 진동 장치(150)의 진동을 제대로 전달할 수 있다. 몇몇 실시예에서 용매(SV)는 아세톤, 물, 알코올, 톨루엔(Toluene), 프로필렌글리콜(Propylene glycol: PG) 또는 프로필렌글리콜메틸아세테이트(Propylene gloycol methyl acetate: PGMA)일 수 있으나, 이에 제한되는 것은 아니다.
그 다음, 도 15 및 도 16을 참조하면, 진동 장치(150)는 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리시킨다. 진동 장치(150)의 진동은 예를 들어 초음파 진동으로 수행될 수 있다.
상술한 바와 같이 용매(SV)가 액체 상태의 물질인 경우, 진동 장치(150)의 진동은 용매(SV)를 매개로 하여 발광 소자 집합체(AGG)에 제대로 전달될 수 있다. 발광 소자 집합체(AGG)는 진동 장치(150)의 진동에 의해 별도의 발광 소자(30)들로 분리되어 부유될 수 있다.
이어 도 17을 참조하면, 발광 소자(30)들이 부유하는 용매(SV)를 용매 통로(PAS)를 통해 배출한다. 용매(SV)의 배출은 예를 들어, 진공을 이용하여 수행될 수 있다.
상술한 바와 같은 공정을 통해 표시 모듈(DM)의 불량 영역에 형성된 발광 소자 집합체(AGG)는 제거될 수 있다. 이하에서는 쌍극성 소자 제거 공정 이후에 수행되는 2차 도포 공정을 설명하도록 한다.
도 18 내지 도 20을 참조하면, 2차 도포 공정은 발광 소자 집합체(AGG)가 제거된 불량 영역(Q2)에 선택적으로 수행될 수 있다. 2차 도포 공정은 예를 들어 잉크젯 프린팅 공정으로 진행될 수 있다.
먼저, 도 18을 참조하면, 발광 소자 집합체(AGG)가 제거된 표시 모듈(DM)을 준비한다.
이어, 도 19를 참조하면, 제1 전극(21)과 제2 전극(22) 상에 발광 소자(30)가 액상(91)에 분산된 잉크(90)를 분사한다. 액상(91)은 상술한 용매(SV)와 실질적으로 동일한 물질을 포함할 수 있다. 발광 소자(30)는 쌍극성 소자(95)의 일종으로서, 발광 소자(30)가 분산된 잉크(90)의 분사는 잉크젯 프린팅 방법을 이용하여 이루어질 수 있다. 도면에 도시된 바와 같이, 일 실시예에 따른 잉크젯 프린팅 장치는 잉크(90) 내 발광 소자(30)의 개수를 균일하게 유지하며 잉크(90)를 토출할 수 있다.
그 다음, 도 20을 참조하면, 제1 전극(21)과 제2 전극(22)에 전기 신호를 인가하여 발광 소자(30)가 분산된 잉크(90)에 전계(IEL)를 생성한다. 발광 소자(30)는 전계(IEL)에 의해 유전영동힘이 전달되고, 배향 방향 및 위치가 바뀌면서 제1 전극(21)과 제2 전극(22) 사이에 안착될 수 있다.
이어, 잉크(90)의 액상(91)을 제거한다. 이상의 공정을 통해 표시 모듈(DM)의 불량 영역(Q2)에 배치되는 발광 소자(30)를 도 4에 도시된 바와 같은 정상 영역(Q1)과 같이 정렬할 수 있다.
이하, 일 실시예에 따른 쌍극성 소자 제거 장치(1)의 다른 실시예에 대해서 설명한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하며, 중복 설명은 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 21은 다른 실시예에 따른 쌍극성 소자 제거 장치를 개략적으로 도시한 사시도이다. 도 22는 도 21의 실시예에 따른 쌍극성 소자 제거 장치의 제거부의 내부를 개략적으로 도시한 구조도이다. 도 23 내지 도 27은 도 21의 실시예에 따른 쌍극성 소자 제거 장치를 이용한 쌍극성 소자 제거 공정을 설명하기 위한 공정별 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 쌍극성 소자 제거 장치(1_1)는 스테이지(301)가 진동 장치 역할을 하고, 제거부(101)에는 별도의 진동 장치(150, 도 10 참조)가 생략될 수 있음을 예시한다. 구체적으로, 스테이지(301)는 스테이지(301)에 안착된 표시 모듈(DM)을 진동시켜 표시 모듈(DM)과 밀착된 제거부(101)에 배치되는 용매(SV)를 진동시켜 표시 모듈(DM)의 발광 소자(30)를 제거할 수 있다.
스테이지(301)는 표시 모듈(DM)을 완전히 커버하고 후술하는 쌍극성 소자 제거 공정이 수행되는 경우, 표시 모듈(DM) 전체에 진동을 가할 수 있다. 몇몇 실시예에서 스테이지(301)는 초음파를 이용한 진동 장치일 수 있으나, 이에 제한되는 것은 아니다.
상기한 바와 같은 구성에 의해 제거부(101) 내부에 별도의 진동 장치가 생략되어 제거부(101)의 구조가 더욱 단순해지므로, 더욱 넓은 용매 통로(PAS_1)를 확보할 수 있고, 제거부(101)의 이동성이 향상될 수 있다.
이하 본 실시예에 따른 쌍극성 소자 제거 장치(1_1)를 이용한 쌍극성 소자 제거 공정에 대해 설명하도록 한다.
도 21과 결부하여 도 23 내지 도 27을 참조하면 본 실시예에 따른 쌍극성 소자 제거 장치(1_1)를 이용한 쌍극성 소자 제거 공정은 제거부(101)를 불량 영역(Q2)으로 이동시키는 단계, 제거부(101)를 표시 모듈(DM)에 밀착시키는 단계, 용매(SV)를 투입하여 발광 소자 집합체(AGG)를 용매(SV)로 커버하는 단계, 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리하는 단계, 분리된 발광 소자 집합체(AGG) 및 용매(SV)를 배출하는 단계를 포함할 수 있다. 도 23 내지 도 27에는 정상 영역(Q1)과 불량 영역(Q2)의 비교를 위해 발광 소자 집합체(AGG)가 형성되어 있는 부분과 발광 소자(30)가 정상적으로 정렬된 부분을 함께 도시하였다.
본 실시예에 따른 쌍극성 소자 제거 장치(1_1)를 이용한 쌍극성 소자 제거 공정과 일 실시예에 따른 쌍극성 소자 제거 장치(1)를 이용한 쌍극성 소자 제거 공정은 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리하는 단계에서 차이가 있고, 나머지 단계는 실질적으로 동일하거나 유사하므로, 이하에서는 용매(SV)를 진동시켜 발광 소자 집합체(AGG)를 분리하는 단계를 중심으로 설명하고 나머지 단계에 대한 설명은 간단히 언급하거나 생략하도록 한다.
먼저, 도 21을 참조하면, 스테이지(301) 상에 표시 모듈(DM)을 안착시키고, 제거부(101)를 표시 모듈(DM)의 불량부(Q2)에 이동시킨다.
이어, 도 23 및 도 24를 참조하면, 제거부(101)를 표시 모듈(DM)의 불량부(Q2)에 밀착시키고, 용매 통로(PAS_1)를 통해 용매(SV)를 투입시킨 후 용매(SV)를 진동 영역에 배치한다.
그 다음, 도 25 및 도 26을 참조하면, 스테이지(301)는 표시 모듈(DM)을 진동시킴으로써 제거부(101) 내의 용매(SV)를 진동시키고, 발광 소자 집합체(AGG)를 분리시킨다. 스테이지(301)의 진동은 예를 들어 초음파 진동으로 수행될 수 있다.
상술한 바와 같이 액체 상태의 용매(SV)의 존재 하에 스테이지(301)의 진동이 발광 소자 집합체(AGG)에 제대로 전달되어 발광 소자 집합체(AGG)가 분리될 수 있고, 용매(SV)가 없는 경우에는 발광 소자 집합체(AGG)에 진동이 제대로 전달되지 않을 수 있다.
다시 말해, 스테이지(301)의 진동은 표시 모듈(DM) 전체를 진동시켜 표시 모듈(DM)과 밀접하는 제거부(101) 내의 용매(SV)를 진동시킬 수 있고, 스테이지(301)의 진동은 제거부(101) 내의 용매(SV)를 매개로 불량 영역(Q2)의 발광 소자 집합체(AGG)에 제대로 전달되어 발광 소자 집합체(AGG)가 복수의 발광 소자(30)로 분리되는 반면, 정상 영역(Q1)의 경우에는 제거부(101)가 배치되지 않아 용매(SV)가 따로 배치되지 않아 스테이지(301)의 진동이 발광 소자(30)에 제대로 전달되지 않으므로 발광 소자(30)는 정렬된 자리에서 이탈되지 않는다.
이에 따라, 본 실시예에 따른 쌍극성 소자 제거 장치(1_1)는 불량 영역(Q2)의 발광 소자 집합체(AGG)를 선택적으로 제거할 수 있다.
이어, 도 27을 참조하면, 발광 소자(30)들이 부유하는 용매(SV)를 용매 통로(PAS_1)를 통해 배출한다. 이후, 발광 소자(30)를 다시 정렬시키는 2차 공정이 수행되어 표시 모듈(DM)의 불량 영역(Q2)에 배치되는 발광 소자(30)를 도 4에 도시된 바와 같은 정상 영역(Q1)과 같이 정렬할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 제거부
110: 제1 격벽
130: 제2 격벽
150: 진동 장치
200: 용매 저장부
300: 스테이지
SV: 용매
PAS: 용매 통로

Claims (20)

  1. 표시 모듈이 포함하는 쌍극성 소자를 제거하는 쌍극성 소자 제거 장치로서,
    상기 쌍극성 소자를 제거하는 제거부; 및
    상기 제거부에 용매를 공급하는 용매 저장부를 포함하되,
    상기 제거부는:
    상기 용매가 출입하는 용매 통로가 정의되는 격벽; 및
    상기 용매 통로 내부에 배치되는 진동 장치를 포함하는 쌍극성 소자 제거 장치.
  2. 제1항에 있어서,
    상기 용매 통로의 폭은 상기 표시 모듈을 향하는 방향으로 갈수록 좁아지는 쌍극성 소자 제거 장치.
  3. 제2항에 있어서,
    상기 격벽과 상기 진동 장치는 서로 이격되는 쌍극성 소자 제거 장치.
  4. 제3항에 있어서,
    상기 격벽의 길이는 상기 진동 장치의 길이보다 더 큰 쌍극성 소자 제거 장치.
  5. 제4항에 있어서,
    상기 제거부는 상기 표시 모듈과 이격되어 이동할 수 있도록 구성되는 쌍극성 소자 제거 장치.
  6. 제1항에 있어서,
    상기 격벽은 상기 용매 저장부와 인접하는 제1 격벽 및 상기 표시 모듈과 인접하는 제2 격벽을 포함하고,
    상기 제2 격벽은 상기 제1 격벽보다 낮은 강성을 가지는 쌍극성 소자 제거 장치.
  7. 제6항에 있어서,
    상기 제1 격벽과 상기 제2 격벽은 서로 다른 물질을 포함하는 쌍극성 소자 제거 장치.
  8. 제6항에 있어서,
    상기 진동 장치의 끝단은 상기 제2 격벽의 끝단과 비중첩하는 쌍극성 소자 제거 장치.
  9. 제8항에 있어서,
    상기 용매는 상기 진동 장치의 끝단과 상기 제2 격벽 사이의 공간으로 정의되는 진동 공간에 배치되는 쌍극성 소자 제거 장치.
  10. 제9항에 있어서,
    상기 용매는 상기 쌍극성 소자를 둘러싸고, 상기 진동 장치와 접하는 쌍극성 소자 제거 장치.
  11. 제10항에 있어서,
    상기 진동 장치는 초음파 진동 장치로서, 상기 진동 공간에 배치되는 상기 용매를 진동시키도록 구성되는 쌍극성 소자 제거 장치.
  12. 제11항에 있어서,
    상기 용매는 상기 용매 통로를 통해 상기 용매 저장부로 다시 회수되도록 구성되는 쌍극성 소자 제거 장치.
  13. 제12항에 있어서,
    상기 용매는 액상 물질인 쌍극성 소자 제거 장치.
  14. 제6항에 있어서,
    상기 표시 모듈은:
    기판;
    상기 기판 상에 배치되어 상호 이격되는 복수의 뱅크 패턴; 및
    상기 복수의 뱅크 패턴을 커버하는 절연층을 더 포함하되,
    상기 제2 격벽은 상기 절연층과 직접 접하는 쌍극성 소자 제거 장치.
  15. 표시 모듈이 포함하는 쌍극성 소자를 제거하는 쌍극성 소자 제거 장치로서,
    상기 표시 모듈이 안착되고, 상기 표시 모듈을 진동시키는 진동 장치;
    상기 표시 모듈을 사이에 두고 상기 진동 장치와 이격 배치되는 제거부; 및
    상기 제거부에 용매를 공급하는 용매 저장부를 포함하되,
    상기 제거부는 상기 용매가 출입하는 용매 통로가 정의되는 격벽을 포함하는 쌍극성 소자 제거 장치.
  16. 제15항에 있어서,
    상기 제거부는 상기 표시 모듈과 이격되어 이동할 수 있도록 구성되는 쌍극성 소자 제거 장치.
  17. 제15항에 있어서,
    상기 격벽은 상기 용매 저장부와 인접하는 제1 격벽 및 상기 표시 모듈과 인접하는 제2 격벽을 포함하고,
    상기 제2 격벽은 상기 제1 격벽보다 낮은 강성을 가지는 쌍극성 소자 제거 장치.
  18. 제17항에 있어서,
    상기 표시 모듈은:
    기판;
    상기 기판 상에 배치되어 상호 이격되는 복수의 뱅크 패턴; 및
    상기 복수의 뱅크 패턴을 커버하는 절연층을 더 포함하되,
    상기 제2 격벽은 상기 절연층과 직접 접하는 쌍극성 소자 제거 장치.
  19. 제18항에 있어서,
    상기 용매는 상기 제2 격벽으로 둘러싸인 공간으로 정의되는 진동 공간에 배치되고,
    상기 진동 장치는 초음파 진동 장치로서, 상기 진동 공간에 배치되는 상기 용매를 진동시키도록 구성되는 쌍극성 소자 제거 장치.
  20. 제18항에 있어서,
    상기 진동 장치는 상기 기판을 완전히 커버하는 쌍극성 소자 제거 장치.
KR1020220018747A 2022-02-14 2022-02-14 쌍극성 소자 제거 장치 KR20230123029A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220018747A KR20230123029A (ko) 2022-02-14 2022-02-14 쌍극성 소자 제거 장치
CN202310034524.1A CN116598222A (zh) 2022-02-14 2023-01-10 双极性元件去除装置
US18/109,307 US20230260805A1 (en) 2022-02-14 2023-02-14 Apparatus for removing bipolar element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220018747A KR20230123029A (ko) 2022-02-14 2022-02-14 쌍극성 소자 제거 장치

Publications (1)

Publication Number Publication Date
KR20230123029A true KR20230123029A (ko) 2023-08-23

Family

ID=87559088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220018747A KR20230123029A (ko) 2022-02-14 2022-02-14 쌍극성 소자 제거 장치

Country Status (3)

Country Link
US (1) US20230260805A1 (ko)
KR (1) KR20230123029A (ko)
CN (1) CN116598222A (ko)

Also Published As

Publication number Publication date
CN116598222A (zh) 2023-08-15
US20230260805A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US11670737B2 (en) Display device
US11791447B2 (en) Display device
KR20210124564A (ko) 표시 장치
KR20210103602A (ko) 표시 장치
CN113707686A (zh) 显示装置
KR20210035362A (ko) 표시 장치
CN114503270A (zh) 显示装置和用于制造该显示装置的方法
US20210366888A1 (en) Display device
KR20200123900A (ko) 표시 장치 및 이의 제조 방법
US20220393071A1 (en) Display device
KR20210054119A (ko) 표시 장치
US20220115565A1 (en) Ink including light-emitting elements, display device and method of fabricating the same
US20220223761A1 (en) Display device
US20220052107A1 (en) Display device
KR20230123029A (ko) 쌍극성 소자 제거 장치
US20220406759A1 (en) Display device
US20220216373A1 (en) Display device and manufacturing method therefor
CN114914265A (zh) 显示装置和制造该显示装置的方法
KR20210132271A (ko) 표시 장치
KR20220044034A (ko) 표시 장치 및 이의 제조 방법
KR20210063504A (ko) 발광 소자, 표시 장치 및 이의 제조 방법
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
KR20230131982A (ko) 스크린 프린팅 장치 및 이를 이용한 스크린 프린팅 방법
US20240006570A1 (en) Display device and method of fabricating the same
US20220190070A1 (en) Display device