KR20230117262A - 불완전한 전자기 경로를 통해 샘플링된 신호를 전송하기위한 시스템 - Google Patents

Abstract

인프라구조 전자 장비는 인프라구조 로컬 사이트 전송(LST)을 포함한다. LST는 보통 장비(가령, 카메라, 디스플레이, 셋-톱 박스)가 제조될 때는 알려져 있지 않는 물리적 속성을 갖는 불완전한 전자기(EM) 경로를 통해 페이로드 샘플링된 신호를 운반한다. 종래의 LST는 여러 방식으로 EM 경로 열화에 대비한다: 고품질 케이블(가령, HDMI)을 구비, 및/또는 전송 거리를 다소 연장하기 위해(가령, 이더넷) 압축을 통해 품질을 낮추는 것. 본 발명은 레거시 인프라구조를 활용하고 전송 거리에 대한 충실도의 선호 비를 얻기 위해 비용을 감소시켜, 불완전한 EM 경로를 통한 감각적 페이로드의 전파로부터 필연적으로 발생하는 물리적 에러를 지각적으로 거슬리지 않게 나타나도록 샘플링된 신호를 위한 인프라구조 LST이다.

Description

불완전한 전자기 경로를 통해 샘플링된 신호를 전송하기 위한 시스템{System for transporting sampled signals over imperfect electromagnetic pathways}

본 발명의 명칭은 "불완전한 전자기 경로를 통해 샘플링된 신호를 전송하기 위한 시스템(System for transporting sampled signals over imperfect electromagnetic pathways)"이다.

분야: 인프라구조 로컬-사이트 전송(LST)

본 발명의 분야는 구조적 환경, 가령, 방 내부 또는 차량 내부 또는 건물 전체, 또는 캠퍼스 전체 내에서 제공되는 EM 경로로 연결된 장비 쌍 간에 샘플 신호를 전송하기 위한 인프라구조 로컬-사이트 전송(LST: local-site transport)이다.

비디오 시스템

비디오 시스템은 디스플레이, 센서, 신호 프로세서, 이미지/비디오 저장소, 및 제어 인터페이스를 포함할 뿐 아니라, 일부 경우, 인터넷 연결까지 포함한다. 본 발명의 주제는 비디오 시스템 장비들을 로컬하게 상호연결하는 로컬-사이트 전송(LST)이다. 비디오 장비는 로컬 환경으로 기능한다. 사람들로 채워진 환경 내에서 동작하는 LST는 원격지에 위치하는 장비들을 상호연결하는 원격통신(telecommunication)과 구별된다. 인터넷 서버가 콘텐츠를 제공하고 인터넷에 연결된 임의의 곳에 위치하는 비디오 시스템을 통해 소비자에게 제공되는 대화형 경험을 관리한다. 비디오 시스템이 픽셀-풍부 정보를 위한 모든 전달 시스템의 본질적인 형태인 이유이다.

인프라구조 비디오 시스템 대 모바일 비디오 시스템

두 종류의 비디오 시스템이 있다: 모바일과 인프라구조. 이들 두 종류의 시스템은 두 가지 방식으로 서로 상이하다: 1) 모바일 시스템은 일체형(monolithic)인 것에 비해, 인프라구조 시스템은 상이하게 제조된 장비로부터 고객 또는 이들의 에이전트에 의해 조립되며 2) 모바일 시스템은 배터리로부터 전력을 인출하는 것에 비해, 인프라구조 시스템은 메인 전기로부터 전력을 인출한다. 요컨대 다음과 같다:

모바일 비디오 시스템은 배터리로부터 전력을 인출하고, 각각 단일 제조업체에 의해 다양한 부품으로부터 조립되는 일체형인 것이 일반적이다. 예를 들어, 스마트 폰은 복수의 카메라를 판독하고 손바닥 크기의 스크린을 구동시키며 모두 하나의 케이스 내에 패킹되는 비디오 프로세서를 구현한다.

인프라구조 비디오 시스템은 메인 전기에 의해 전력을 공급받고 고객에 의해 다양한 제조업체에 의해 생산된 장비로부터 조립된다.

두 유형의 비디오 시스템 모두 인터넷 콘텐츠를 만들고 액세스하는 데 중요하다. 그럼에도, 이들 두 유형의 비디오 시스템이 완전히 상이한 공학적 과제를 보인다.

모바일 비디오 시스템은 휴대성 때문에 인프라구조 비디오 시스템보다 인간의 일상으로 더 쉽게 통합된다.

인프라구조 비디오 시스템은 임의의 긴 지속시간 동안 아마도 많은 양의 전기력을 인출하면서 디스플레이와 센서로 우리를 둘러싸는 몰입형 가상 현실(iVR™)의 능력 때문에 모바일의 경우보다 더 몰입되는 경험을 만든다.

모바일 비디오 시스템의 예시적 적용예는 다음과 같다:

소셜 미디어물의 수집/포스팅

증강 현실(AR) 게임, 가령, Pokemon GO

그 자체가 스마트 폰 또는 또 다른 휴대용 장치일 수 있는 디스플레이 및/또는 카메라가 휴대용 미디어 프로세싱 유닛(MPU)에 테더링되는 가상 현실 시스템.

인프라구조 비디오 시스템의 예시적 적용예는 다음과 같다:

비디오 감시

기계 시각(Machine vision)

자동차 안전(기계 시각이라고도 지칭됨)

소매점 신호체계

소비자 행동 분석(기계 시각이라고도 지칭됨)

자동차 운전자 및 승객 내비게이션, 제어, 및 엔터테인먼트

가정용 엔터테인먼트

비디오 시스템이 모든 각도에서 캡처하고 픽셀 정보를 제공하도록 카메라가 대상을 모니터링하고 디스플레이가 대상을 둘러싸는 몰입형 가상 현실("iVR").

인프라구조 비디오 장비의 예시는 데스크톱(또는 타워) PC, PC 모니터, 셋-톱 박스, TV, 비디오 감시 카메라, 비디오 감시 레코더, 비디오 감시 모니터, 차량 내비게이션 및 안전 카메라, 차량 전기 제어 유닛(ECU), 자동차 제어 및 내비게이션 디스플레이, 자동차 엔터테인먼트 카메라, 자동차 엔터테인먼트 디스플레이, 고매점 및 가판대 디스플레이, iVR 카메라, 및 iVR 디스플레이를 포함한다. 인프라구조 비디오 장비 시장 섹터는 크고 빠르게 성장한다.

이와 달리, 어떠한 모바일 비디오 장비 시장도 존재하지 않는다. 모바일 비디오 시스템 내 모든 구성요소(인터넷 인터페이스, 디지털 프로세서, 카메라(들), 및 디스플레이(들))는 서로 가까이에서 근접하여 동작하여, 전체 시스템이 착용되거나 지녀질 수 있다. 상호연결이 잘 제어된 조건 하에서 단거리에 걸쳐 작동하고, 소비자가 제작에 대한 어떠한 선택권도 갖지 않도록 모든 구성요소는 일체형 개체로서 공급된다.

이와 달리, 인프라구조 비디오 시스템은 비디오 상호연결을 요구한다. 인프라구조 비디오 장비는 건물이나 캠퍼스 내에 임의의 위치에 장착되고, 비디오는 독립적으로 제작된 장비들 간 다양한 물리적 경로, 가령, 금속 케이블, 라디오, 및/또는 광 섬유를 통해 전달된다.

비디오 로컬-사이트 전송(LST)

본 개시는 인프라구조 비디오 시스템 구현의 하나의 형태인 로컬-사이트 전송(LST)을 설명한다. LST는 송신 장비로부터 상기 송신 장비에서 수백 미터 떨어져 위치하는 수신 장비로의 전자기(EM) 전파 경로를 통해 비디오 신호를 전달한다.

전자기(EM) 경로의 세 가지 예시로는 배선을 통과하는 전기, 공기를 통한 복사, 및 섬유를 통과하는 광자가 있다. LST는 매체에 적절한 형태, 가령, 전압, 라디오 파, 또는 광으로 EM 에너지로서 전송되는 비디오를 나타낸다.

신호의 유형

개시의 목적으로, 신호는 가변적인데, 즉, 시간에 따라 변하는 진폭을 갖는 EM 에너지로서 전달된다.

두 가지 속성이 모든 신호를 특징화한다:

시간

o 연속: 값들 사이의 시간이 시간을 측정할 수 있는 분해능에 의해 제한된다.

o 이산("샘플링된"): 값들 사이의 시간이 지정되고, 이의 구간이 샘플링된 신호의 "샘플링율"이다.

진폭

o 연속: 가능한 값들의 개수가 에너지를 측정할 수 있는 분해능에 의해 제한된다.

o 이산("양자화된"): 가능한 값들의 개수가 결정되고, 이의 로그 밑 2가 양자화된 신호의 "비트 수"이다.

이들 속성의 조합이 4개 존재하며, 따라서 네 가지 유형의 구별되는 신호가 있다:

"아날로그" 신호가 연속 시간, 연속 진폭 신호이다.

"디지털" 신호가 이산 시간, 이산 진폭 신호이다.

"펄스형(pulsatile)" 신호가 이산 시간, 연속 진폭 신호이다. 본 명세서에서 명료성을 위해 용어 "펄스형"의 비일반적인 의미의 차용이 존재한다. 펄스형 신호는 흔히 "샘플링된 아날로그" 회로로 처리되며, 해당 분야의 통상의 기술자라면 "샘플-앤-홀드(sample-and-hold)" 회로라는 용어를 선호할 수도 있다.

"신경(neuronal)" 신호가 연속 시간, 이산 진폭 신호이다. 이는 반드시 단어 "신경"의 일반적인 의미를 갖는 것은 아니며, 분류의 이 사사분면에 적합하다. 신경 신호는 본 발명의 범위 밖에 있다.

본 발명은 샘플링된 페이로드 신호를 위한 로컬-사이트 전송(LST) 방법 및 장치를 포함한다. 각각의 페이로드 신호는 샘플의 정렬된 시리즈이다. 페이로드 신호는 연속적인 "스니펫(snippet)"으로 처리되며, 여기서 스니펫은 신호를 포함하는 정렬된 샘플 시리즈로부터의 인접한 서브-시리즈이다. 본 명세서에 개시된 방법 및 장치는 펄스형 신호 및 디지털 신호에 적합하다. 본 명세서에 개시된 LST에 의해 전송되도록 수정 가능하도록 대역-제한 아날로그 신호가 샘플링될 수 있다.

비디오 신호

비디오 신호가 본 명세서에서 경우에 따라 특정을 위해 샘플링된 페이로드 신호의 예시로서 사용된다. 비디오 신호에 대한 동일하게 유용한 많은 대안적 전자 포맷이 존재한다. 어느 경우라도, 이미지가 2차원 물체이지만, 전자 포맷의 컬러 공간 및 각각의 프레임의 분해능 및 프레임율에 무관하게, 모든 비디오 신호가 궁극적으로 컬러 값의 1차원 리스트, 즉, 입력 값의 정렬된 시리즈로서 나타난다. 이들 입력 값은 디지털 비디오에 대해 양자화되며 이들은 펄스형 비디오에 대한 연속 값이다.

인프라구조 비디오 LST

모바일 비디오 시스템이 일체형이고 컴팩트하기 때문에, LST는 모바일 비디오 장비 설계의 중심 포커스는 아니다. 이와 달리 LST는 인프라구조 비디오 시스템을 위한 핵심 설계 고려사항인데, 왜냐하면, 인프라구조 비디오 시스템은 다양한 공장에서 만들어졌을 수 있는 장비로부터 최종 사용자에 의해 조립되고 예측이 어렵고 이따금 규제가 어려운 인프라구조 EM 경로에 의해 상호연결되기 때문이다.

인프라구조 비디오 LST는 불완전한 매체를 통해 비디오 전송기의 출력 단자, 가령, 카메라 또는 PlayStation으로부터 불완전한 EM 경로를 통해 비디오 수신기의 입력 단자, 가령, 디스플레이 또는 Xbox로, 비디오 신호를 전달한다. 전송기와 수신기는 공통의 외장, 가령, 빌트-인 디스플레이를 갖는 올인원 DVR 내에서 구현되거나, 가령, HDMI 디스플레이와 셋-톱 박스처럼 두 개가 서로 근처에 있을 수 있거나, 두 장비가 방의 서로 다른 모서리에 또는 차의 펜더와 대쉬 사이에, 또는 건물의 서로 대향하는 종단에, 또는 캠퍼스의 건물들 사이에, 또는 기차의 서로 다른 칸에 위치할 수 있다. 전기, RF, 또는 광학 신호를 운반하는 공통 매체를 위한 LST가 전송된 비디오를 전류/전압, 라디오, 또는 광을 각각 나타낸다.

케이블 설치 비용이 높아서, 레거시 인프라구조를 재사용하는 것이 설치 비용을 낮추기 때문에 레거시 인프라구조 케이블링을 재사용할 수 있는 LST가 특히 바람직할 것이다. 이러한 LST가 본 발명의 대상이다.

다음의 인프라구조 LST가 특수한 유형의 케이블 및 커넥터를 필요로 하는 예시이다:

EIA/CEA-861(HDMI)가 가정용 엔터테인먼트용 LST이다. 셋-톱 박스가 HDMI 케이블을 통해 디스플레이로 비디오를 전송한다.

USB 비디오 클래스가 웹캠용 LST이다. 웹캠은 USB 케이블을 통해 개인 컴퓨터로 비디오를 스트리밍한다.

이더넷(Ethernet)이 IP 카메라용 LST이다. IP 카메라는 UTP(Unshielded Twisted Pair) 케이블을 통해 LAN 스위치로 비디오를 스트리밍한다.

다음의 인프라구조 LST가 특수 유형의 케이블 및 커넥터를 필요로 하지 않는 예시이다:

NTSC/PAL가 레거시 CCTV 시스템용 LST이다. CCTV 카메라가 RG-59 동축 케이블을 통해 DVR로 비디오를 스트리밍한다.

다양한 HD CCTV LST, 가령, HD-SDI 및 몇 개의 사설 아날로그 HD 솔루션이 현재 이용 가능하다.

사람의 겉모습 및 제스처를 캡처하면서 동시에 파노라마 비디오를 표시하는 가상 현실(VR) 시스템용으로 다양한 LST가 사용된다.

인프라구조 비디오 시스템은 다양한 케이블링 문제를 가진다. 일부 인프라구조 비디오 적용예, 가령, CCTV에서, 개별 장비가 제조될 때 EM 경로의 특성이 알려져 있지 않다. 따라서 일부 LST는 다양한 동축, UTP 및 그 밖의 다른 케이블을 용인하도록 설계된다.

DVI, LVDS, 및 HDBaseT가 많은 HD 비디오 LST의 예시이다.

LST는 한계들의 특정 세트 및 상충관계에 의해 특징지어질 수 있다. 불행히도, 끝없는 시장 수요에 응답하여 인프라구조 비디오 장비 유닛의 개수 및 비디오 신호별 해상도가 계속 증가할수록 이들 한계와 상충관계의 영향이 증가하는 경향이 있다.

SSDS-CDMA

대안적 LST를 찾기 위해, "Spread Spectrum Systems with Commercial Applications" by Robert C. Dixon, volume 3, Wiley & Sons 1994에 정의된 확산 스펙트럼 직접 시퀀스 - 코드 분할 다중 접속(SSDS-CDMA: Spread Spectrum Direct Sequence - Code Division Multiple Access) 전송 시스템이 본 명세서에 참조로서 포함된다.

SSDS는 수신기가 수신된 신호의 샘플 각각을 동일한 코드의 동기화된 인스턴스에 의해 상관하면서 송신기에서 더 높은 주파수 코드에 의해 입력 신호의 각각의 비트가 변조되는 신호 전송 방법이다.

SSDS는 복수의 이점을 제공하는 것으로 잘 알려져 있는데, 가령, EM 전파 경로 결함, 예컨대, 롤-오프(roll-off), 확산, 반사, 및 침입자 신호(aggressor signal)에 대한 복원력이 있다.

SSDS는 임피던스 불연속부로부터 반사된 파를 설명한다: 이들 반사된 파의 특성 딜레이가 칩 길이보다 훨씬 더 길다. 반사로부터의 유일한 위험은 메인인 더 높은 강도의 신호가 아니라 반사된 신호에 고정되는 것이다.

SSDS-CDMA는 코드를 변화시킴으로써 몇 가지 독립적인 SSDS 전송을 결합한 전송 방법이다. SSDS-CDMA 수신기가 각각의 송신기에 의해 사용되는 코드를 기초로 다양한 송신기들을 구별한다.

본 발명은 임의의 손상된 EM 경로와 함께 사용되기에 적합한 인코더 어셈블리 및 디코더 어셈블리를 설명한다.

LST가 목적에 맞는 비디오를 전달하는 것이 이상적이다. 비디오 시스템의 인간 보기 적용예의 경우, 목적에 맞는 LST가 시각적으로 방해가 되는 아티팩트의 최소화를 야기하면서 페이로드 비디오 신호의 연주를 가능한 충실하게 전달한다. 다른 조건이 같다면, 레거시 케이블링의 사용이 항상 최소 비용 케이블링 방법이며, 목적에 맞는 LST가 새롭거나 특수한 케이블링을 필요로 하는 대신 레거시 케이블링을 재사용할 수 있고, 케이블링 또는 그 밖의 다른 EM 경로의 전체 대역폭 및 다이나믹 레인지를 이용하여, 저렴한 케이블을 통해 유용하게 비디오 신호의 정수를 전달할 수 있다.

롤-오프, 확산, 반사, 및 침입자 신호의 전기적 파괴에 추가로, 가령, 잘못된 도착지, 강제 압착, 설치류에 의한 갉아먹음, 및 침수 같은 요인들이 인프라구조 케이블링을 통한 전파 에러가 있을 가능성이 높음을 의미한다. 종래의 LST에 의해서는, EM 경로 전파에서의 불완전함이 감각 페이로드의 지각되는 가치를 실질적으로 저하시킬 수 있는 지각에 불편을 주는 아티팩트로서 발현된다. 신호 충실도에 미치는 영향을 완화시키기 위해, 이들 LST는 비싼 압축 및 필터링 회로와 함께 케이블-길이 제한을 추가하며, 이들 모두 충실도를 제한하면서 시스템 구현을 제한한다.

본 명세서는 하나의 양태에서 재구성된 페이로드 신호에서 EM 전파 에러가 감각에 거슬리지 않게 발현되게 함으로써, 인간 지각 목적으로 불완전한 EM 경로를 통한 감각 신호(sensory signal)의 최적 전송을 제공하는 샘플링된 신호를 위한 LST를 개시한다.

모두는 아니더라도 감각 신호의 양태 - 가령, 시각, 청각, 통각, 햅틱, 화학 등 - 가 임의의 특정 목적으로 신호의 콘텐츠의 인간 뇌의 지각 시 동일하게 유용/가치있다. 예를 들어, 특정 레벨의 잡음(저 pSNR)이 비디오 신호를 절대적으로 시청 불가능하고 무효로 만들 수 있다. 다른 한편으로는, 사람들은 극도로 낮은 pSNR에도 불구하고, 상당한 양의 "스노우"를 통해, 중요한 대표 형태 - 망아지, 강아지, 타인 등 - 를 쉽게 알아차릴 수 있다.

구체적으로, 각각의 인간 지각 서브시스템이 감각 신호의 급격한 변화에 매우 잘 맞춰진다. 예를 들어, 시각 시스템은 고-시간-주파수 및 고-공간-주파수 광 패턴에 민감하도록 진화되었다 - 일부는 더 효율적인 사냥꾼이 되기 위함이라고 추측한다. 일부 고-주파수 감각 입력이 우리를 불편하게 만든다. 스펙트럼의 다른 종단에서, 인간은 또한 감각 자극의 절대 무효화에 의해 곤란을 겪는 경향이 있다. 사람들의 감각은 저-공간-주파수와 저-시간-주파수 입력을 고-주파수 입력보다 그리고 또한 어떠한 신호도 없는 것보다 선호할 수 있다. 예를 들어, 일부 사람들은 인공 오디오 백색 잡음을 이용해 잠들 수 있다. 하나의 양태에서, 본 발명은 사람들이 도움이 된다거나 매끄러운 것으로 발견하는 방식으로 시각적 백색 잡음으로서 전기적 에러를 제공하는 iVR™ (immersive Virtual Reality) 시스템을 활성화하는 것을 고려한다.

종래의 디지털 LST는 눈에 거슬리는 다양한 고-시간-주파수 및 고-공간-주파수 아티팩트를 도입시킨다. 따라서, 페이로드를 나타내기 위해 필요한 비트율을 감소시키는 데 쏟는 계산 노력에 추가로, 정보(압축률)를 알고리즘 방식으로 제거함으로써, 이들 디지털 LST가 디지털 LST에 의해 도입되는 아티팩트의 값비싼 교정의 추가를 우선시한다. 불쾌한 고-공간-주파수 아티팩트의 예시는 넓은 디지털 디스플레이 영역에 걸쳐 표시되는 점진적 구배로 나타나는 "컨투어링" 에지, 및 모션-기반 압축 알고리즘에서 DCT 블록의 DC 항목에서 0.1% 수준의 매우 사소한 에러로부터 발생하는 "블로킹" 아티팩트가 있다.

본 발명의 하나의 양태에서, 본 명세서에 개시된 방법 및 장치에 의해, EM 경로 장애가 재구성된 페이로드 신호에서 백색 잡음으로서 발현될 수 있다. 예를 들어, 시각 백색 잡음을 "보거나", 청각 백색 잡음을 "듣거나", 일부 표면 내 거친 패치를 "느낄" 수 있는 뇌의 능력에 의해, 재구성된 페이로드 차원 내 차이가 감각 신호의 의도된 사용과 관련하여, 지각에 대해 최소 값/의미를 가질 수 있다.

어떠한 EM 경로도 정보를 하나의 위치에서 또 다른 위치로 완벽하게 운반하지 않는다. 본 발명의 주제는 본질적으로 흠이 있는 EM 전파 매체를 통해 감각 신호를 전달하기 위한 방법을 제공하는 LST를 도입한다. 인간 시청 목적으로, 청구되는 LST에 의해, 다양한 정보 전파 조건 하에서 송신기 장비가 대표 신호를 매칭되는 수신기 장비로 전송할 수 있으며, 대표 신호는 수신기에 의해 시청 가능한 결과로 재구성된다.

본 발명의 주제는 하나의 양태에서 샘플링된 페이로드를 위한 인코더 어셈블리 및 디코더 어셈블리를 포함하며, 샘플 진폭이 연속으로(펄스형 신호로서) 또는 이산으로(디지털 신호로서) 표현될 수 있다. 방법은 반복적으로 페이로드 스니펫으로부터의 입력 벡터를 구성하고, 입력 벡터를 이용 가능해질 값의 정렬된 시리즈로서 인코딩하며, 동시 송신 및 수신에 의해 신호를 전송하고, EM 경로로부터 수신된 값의 정렬된 시리즈를 출력된 벡터로 디코딩하며, 출력 벡터를 재구성된 페이로드 스니펫으로 배포한다.

하나의 양태에서, 입력 페이로드 스니펫으로부터의 샘플을 하나의 입력 벡터로서 수집하고, 입력 벡터를 이용 가능해질 출력 값의 정렬된 시리즈로 인코딩하며, 불완전한 매체를 통해 전송되도록 출력 값을 이용 가능하게 만드는 방법은 일련의 단계를 포함한다.

*

*방법의 첫 단계는 하나 이상의 입력 페이로드 스니펫으로부터의 샘플을 하나의 지정 길이 N의 인덱싱된 입력 벡터로 수집하는 단계이다. N의 지정은 상충 관계를 포함한다: 더 높은 N일수록 더 높은 처리율을 제공하지만, 전기적 복원력을 희생하며, 그 밖의 다른 모든 것은 동일하다. 하나의 실시예에서, N=32이다. 이 수집 단계는 방법의 나머지 단계들이 발생하는 구간 - 인코딩 구간, 전송 구간, 디코딩 구간, 및 배포 구간 - 과 상이할 수 있는 지정 수집 구간 동안 발생한다. 바람직한 실시예에서, 모든 구간은 공통 지속시간을 가진다.

이 수집 단계는 입력 페이로드 스니펫의 세트의 인덱스와 입력 벡터의 인덱스 간 1대1 맵핑인 지정 순열을 구현한다. N!개의 가능한 순열 중 임의의 것이 동일하게 선호되도록, 순열의 속성은 문제가 되지 않는다. 하나의 실시예에서, 입력 페이로드 스니펫 샘플이 단순한 라운드-로빈 순서로 입력 벡터 위치로 할당된다.

방법의 추가 단계가 고유 코드를 각각의 입력 벡터 인덱스와 연관시키며, 세트의 코드 각각이 값의 인덱싱된 시퀀스 자체이며, 코드 각각은 세트 내 나머지 N-1 코드와 상이하고, 코드의 길이는 다른 지정 길이 L과 모두 동일하다. L의 지정은 상충 관계를 포함한다: 더 높은 L일수록 더 높은 전기 복원력을 제공하지만 고속 회로 구현을 희생한다. 하나의 구현예에서, L=128이다.

방법의 다음 단계는 인코딩 단계이다. 인코딩 단계는 모두 지정 인코딩 구간 내에서 인코딩 내부 루프를 L회 반복한다. 칩 구간의 지속시간 = 인코딩 구간/L이도록, 모든 인코딩 구간에 대해 L개의 칩 구간이 존재한다. 인코딩 구간의 지정은 제한이 없다. 한 가지 바람직한 실시예에서, 인코딩 구간은 전송 구간과 동일하다.

L 인덱스 각각에 대해 1회 실행되는 인코딩 단계 내부 루프는 하기의 2개의 하위 단계를 포함한다:

i. 대응하는 코드 내 루프 인덱스에 의해 어드레싱된 값에 의해 입력 벡터 내 각각의 샘플을 변조하는 단계, 및

ii. 이전 하위 단계의 모든 변조의 결과를 합산하여 출력 값의 정렬된 시리즈 중 하나를 형성하는 단계,

이때, 최종 단계로부터 도출된 값의 정렬된 시리즈 - 각각의 코드 인덱스 및 동등하게 루프 인덱스의 각각의 값에 대해 하나씩의 값 - 가 전체적으로 입력 벡터를 나타낸다.

최종 단계는 이용 가능하게 만드는 단계이다. 출력 값의 정렬된 시리즈 내 L개의 인덱스 각각에 대해 1회 실행되는, 이용 가능하게 만드는 단계의 내부 루프는 이하의 하나의 하위 단계를 포함한다:

i. 출력 값의 정렬된 시리즈 중 인덱싱된 하나를 불완전한 EM 경로로 이용 가능하게 만드는 단계.

각각의 내부 루프 반복구간의 지속시간은 전송 구간의 지속시간을 L로 나눈 값과 동일하도록 이용 가능하게 만드는 단계는 지정 전송 구간 내에서 발생한다. 전송 구간의 지정은, 예를 들어, N, L, EM 경로의 에너지 밀도 한계, 및 구현 기법의 한계를 포함하는 상충 관계에 따라 달라진다: 고정된 N 및 L에 대해, 짧은 전송 구간일수록 고속 실시예를 희생하여 높은 페이로드 처리율을 의미하며, 나머지 모두는 동일하다. 하나의 실시예에서, 전송 구간은 초당 전송되는 천 만개의 입력 벡터에 대응하는 100ns이다.

예비 단계가 N 및 L에 대한 값을 각각 정수>2이도록 선택하는 단계이다. 높은 L일수록 높은 전기 복원력을 의미하지만, 더 높은 L일수록 고속 회로를 필요로 한다. 높은 N은 높은 페이로드 처리율을 의미하지만, 고정된 L에 대해 높은 N일수록 낮은 복원력을 의미한다. 하나의 실시예에서, N = 128 및 L = 1024이다.

또 다른 예비 단계가 인코더 입력 벡터 내 각각의 인덱스에 대해 하나씩 N개의 코드의 세트("북(book)")을 선택하는 단계이다. 코드는 L 값의 고유 인덱싱된 시퀀스이며, 바람직한 실시예에서, 이들 칩 각각은 이진 값, +1 또는 -1이고, 각각의 코드가 DC-밸런싱된다. 코드 북 내 각각의 코드가 입력 벡터 내 고유 위치와 연관된다. 방법의 첫 단계는 입력 벡터 인덱스와 연관된 코드의 대응하는 인덱싱된 값에 의해 벡터 내 각각의 인덱스에서 샘플을 변조하는 것이다. 칩이 +1 / -1 또는 +1 / 0로 제한될 때, 특히 비용 효율적인 방식으로 변조가 이뤄질 수 있다.

방법의 다음 단계가 첫 단계의 각각의 변조의 결과를 합산하여 전송될 값을 형성하는 것이다. 이들 값의 정렬된 시리즈가 전송 구간 동안 전달되어 입력 벡터 콘텐츠를 나타낼 수 있다.

또 다른 양태에서, 인코딩 방법에 의해 생성되는 연속되는 값들 각각이 물리 수단을 이용해 불완전한 매체를 통해 전송된다.

또 다른 양태에서, 출력 값이 디지털 형태로 전송되도록 이용 가능하게 만들어진 경우, 방법은 EM 경로로 전송되기 전에 값의 디지털-물리 아날로그 변환을 더 포함한다.

이들 동작이 디지털 회로 또는 아날로그 회로 또는 이들의 조합에 의해 구현될 수 있다. 어느 경우라도, 물리적 전송은 전자기 전파이다.

하나의 양태에서, 지정 전송 구간 동안 불완전한 매체로부터 하나 이상의 입력 페이로드 스니펫에 적용되는 대응하는 인코딩 방법에 의해 생성된 출력 값의 시리즈에 대응하는 입력 값의 정렬된 시리즈를 수신하고, 입력 값의 정렬된 시리즈를 출력 벡터로 디코딩하며, 출력 벡터를 하나 이상의 재구성된 페이로드 스니펫으로 배포하기 위한 방법은 일련의 단계를 포함한다.

첫 단계는 불완전한 매체로부터 도착하는 신호와의 동기화를 획득하는 단계이다. SSDS-CDMA 시스템에 대한 논문이 동기화를 획득하기 위한 많은 방법 및 장치를 담고 있다.

다음 단계는 재구성된 샘플을 형성하기 위한 지정 개수 N의 위치를 포함하는 출력 벡터를 준비하는 것이다.

다음 단계는 출력 벡터 내 각각의 인덱스를 지정 코드 세트의 코드와 연관시키는 것이며, 이때, 코드 각각이 값의 인덱싱된 시퀀스 또는 "칩"이다. 각각의 코드는 세트 내 나머지 N-1개의 코드 각각과 상이하다. 또한 각각의 코드의 길이는 L 칩이다. 덧붙여, 코드 세트는 대응하는 인코딩 방법에 적용되는 코드 세트와 동일하다. 디코딩 방법에 대한 L 및 N이 대응하는 인코딩 방법 내 대응하는 파라미터 값에 매칭된다.

다음 단계는 수신 단계이다. 수신 단계는 대응하는 인코딩 방법이 이의 이용 가능하게 만드는 단계를 실행하는 전송 구간과 동일한 전송 구간 동안 발생한다. 수신 단계는 입력 값의 정렬된 시리즈 내 L개의 인덱스 각각에 대해 1회 실행되는 내부 루프를 반복하며, 이하의 하나의 하위 단계를 포함한다:

i. 불완전한 EM 경로로부터 출력 값의 정렬 시리즈 중 인덱싱된 하나를 수신하는 단계.

각각의 루프 반복구간의 지속시간은 전송 구간을 L로 나눈 값에 의해 주어진다. 수신 단계에 의해 생성된 입력 값의 정렬된 시리즈는 그 전체가 대응하는 인코딩 방법에 의해 인코딩되었으며 이 방법에 의해 재구성될 입력 페이로드 스니펫을 나타낸다.

다음 단계는 디코딩 단계이다. 디코딩 단계는 지정 디코딩 구간 동안 발생한다. 바람직한 실시예에서, 디코딩 구간은 전송 구간과 동일하다. 디코딩 단계는 이하의 루프의 L개의 반복구간을 실행하는데, 이때, 정렬된 입력 시리즈 내 L개의 인덱스 각각에 대해 하나씩의 반복구간이다:

i. 출력 벡터 인덱스에 대응하는 코드 내 공통 인덱싱된 값에 의해 정렬된 입력 시리즈 내 인덱싱된 값을 변조하는 단계,

ii. 출력 벡터의 대응하는 인덱싱된 요소에 의해 하위 단계 i) 1)로부터의 변조 결과를 합산하는 단계,

iii. 하위 단계 i) 2)로부터의 합산 결과를 대응하는 출력 벡터 인덱스에 저장하는 단계, 및

iv. 전송 신호와의 동기화를 추적하는 단계.

최종 단계는 배포 단계이다. 배포 단계는 지정 배포 구간 동안 발생한다. 바람직한 실시예에서, 배포 구간은 전송 구간과 동일하다. 이 배포 단계는 출력 벡터 내 인덱스를 재구성된 페이로드 스니펫의 세트 내 인덱스와 1대1 매핑하는 것인 지정 순열을 구현한다. 순열은 대응하는 인코딩 방법에 적용되는 순열의 반전이다. 이 디코더 순열은 출력 벡터로부터 각각의 재구성된 페이로드 스니펫으로 0개 또는 1개 이상의 샘플을 제공한다.

하나의 양태에서, 하나 이상의 입력 페이로드 스니펫으로부터의 샘플의 입력 벡터를 구성하고, 입력 벡터를 출력 값의 정렬된 시리즈로 인코딩하며, 지정 전송 구간 동안 출력 값의 정렬된 시리즈를 불완전한 매체로 전송하기 위한 장치는 요소들의 모음을 포함한다.

요소들 중 하나가 지정 길이 N의 입력 벡터 내 샘플을 수신하고 모두 저장하기 위한 메모리이다. N의 지정은 상충 관계를 포함한다: 높은 N일수록 높은 처리율을 제공하지만 전기적 복원력은 희생하며, 그 밖의 다른 모든 것은 동일하다. 하나의 실시예에서 N = 16이다.

또 다른 요소는 순열기(permuter)이다. 순열기는 입력 페이로드 스니펫 샘플을 입력 벡터 위치로 할당한다. 순열기는 "1대1 매핑"이라고도 지칭되는 지정 순열을 구현한다. N!개의 가능한 순열이 존재한다. 바람직한 실시예에서, 순열은 편의대로 선택된다.

*

*또 다른 요소는 지정 수집 구간 동안 입력 벡터의 모든 N개의 인덱스에 대해 이하의 단계를 반복하는 제어기이다:

연속되는 입력 페이로드 스니펫 샘플을 인덱싱된 입력 벡터 위치로 저장하도록 순열기를 구성하는 단계.

또 다른 요소는 코드의 지정 세트를 생성하기 위한 N개의 코드 생성기의 세트이다. 각각의 입력 벡터 인덱스에 대해 하나씩의 코드 생성기가 존재한다. 코드 세트 내 각각의 코드는 값의 인덱싱된 시퀀스, 또는 "칩"이다. 각각의 코드 내에 L개의 칩이 존재하도록, 코드는 모두 공통 지정 길이 L이다. L의 지정은 상충 관계를 포함한다: 고속 회로 구현예의 비용으로 높은 L일수록 우수한 전기 복원력을 제공한다. 하나의 실시예에서, L = 1024이다. 각각의 코드가 세트 내 나머지 모든 코드와 상이하다.

또 다른 요소가 N개의 변조기의 세트이다. 각각의 입력 벡터 인덱스에 대응하는 하나의 변조기가 존재한다. 동등하게, 코드 세트 내 각각의 코드에 대응하는 하나씩의 변조기가 존재한다. 각각의 변조기는 2개의 입력을 가진다: 하나의 입력은 대응하는 입력 샘플이고, 다른 한 입력은 대응하는 칩이다.

또 다른 요소는 단일 N-입력 합산기이다. 합산기 입력은 변조기 출력에 의해 구동되며, 입력 벡터 인덱스당 하나씩이다.

또 다른 요소는 코드 세트의 모든 인덱스에 대해, 지정 인코딩 구간 내 코드의 세트의 모든 인덱스를 나열하기에 충분한 속도로, 이하의 단계를 반복하기 위한 제어기이다:

대응하는 코드 내 공통 인덱싱된 위치에 저장된 값에 의해 이의 대응하는 변조기에 의해 입력 벡터의 각각의 요소를 변조하는 단계, 및

합산기에 의해 단계 g) i)의 모든 변조의 결과를 합산하여, 출력 값의 정렬된 시리즈 내 인덱싱된 하나를 형성하는 단계.

바람직한 실시예에서, 각각의 변조기가 하나의 인코딩 구간 동안 대응하는 코드에 의해 입력 샘플을 변조하는 것으로 직접 보일 수 있도록, 인코딩 구간은 전송 구간과 동일하다.

또 다른 요소는 인코딩 구간 동안 만들어지는 값의 정렬된 시리즈를 이용 가능하게 만들기 위한 출력 단자이다.

또 다른 요소는 전송 구간 동안 출력 값의 정렬된 시리즈 내 L개의 인덱스 각각에 대해, 이하의 단계를 반복하기 위한 제어기이며, 이때, 각각의 단계의 지속시간은 전송 구간의 지속시간을 L로 나눈 값과 동일하다:

전송 구간 내 모든 시리즈 인덱스를 나열하기에 충분한 속도로 인코딩 구간 동안 만들어지는 정렬된 출력 시리즈 내 인덱싱된 값을 이용 가능하게 만드는 단계.

상기 이용 가능하게 만드는 단계의 L번 반복 후 이용 가능해진 정렬된 출력 시리즈는 그 전체가 입력 페이로드 스니펫을 나타낸다.

추가 양태에서, 값은 불완전한 EM 전파 경로를 통해 전송된다.

추가 양태에서, 인코더 어셈블리 장치가 알고리즘 제어 하에서 예를 들어, 페이로드의 속성, EM 경로 전파 특성, 또는 적용 요건의 변화를 수용하기 위해, 이들 파라미터를 변화시킨다.

하나의 양태에서, 지정 전송 구간 동안 불완전한 매체로부터 하나 이상의 입력 페이로드 스니펫에 적용되는 대응하는 인코딩 장치에 의해 생성된 출력 값의 정렬된 시리즈에 대응하는 입력 값의 정렬된 시리즈를 수신하고, 입력 값의 정렬된 시리즈를 샘플의 출력 벡터로 디코딩하며, 출력 벡터를 하나 이상의 재구성된 페이로드 스니펫으로서 배포하기 위한 장치는 요소들의 모음을 포함한다.

요소들 중 하나가 대응하는 인코딩 장치의 N과 동일한 지정 길이 N의 출력 벡터 내 모든 샘플을 재구성하고 저장하기 위한 메모리이다.

요소들 중 하나가 코드 생성기의 세트이다. 각각의 출력 벡터 인덱스에 대해 하나씩, N개의 코드 생성기가 존재한다. 각각의 코드 생성기는 값의 인덱싱된 시퀀스, 또는 "칩"인 지정 코드를 생성한다. 코드 세트의 각각의 코드가 대응하는 인코딩 장치의 L과 동일한 또 다른 지정 길이 L이다. 각각의 코드는 세트 내 나머지 모든 코드와 상이하다. 코드 세트는 대응하는 인코딩 장치의 코드 세트와 동일하다.

요소들 중 또 다른 하나가 N개의 상관기(correlator)의 세트이다. 각각의 출력 벡터 인덱스에 대응하는 하나씩의 상관기가 존재하며, 동일하게, 코드 세트 내 각각의 코드에 대응하는 하나씩의 상관기가 존재한다. 각각의 상관기는 2개의 입력을 가진다: 하나의 입력은 수신된 입력 값이며, 또 다른 입력은 대응하는 칩이다.

요소들 중 하나가 N개의 합산 회로의 세트이다. 각각의 출력 벡터 인덱스와 연관된 하나의 합산 회로가 존재한다. 각각의 합산 회로가 2개의 입력을 가진다: 하나의 입력은 대응하는 상관기의 출력이며, 또 다른 하나의 입력은 대응하는 인덱싱된 출력 벡터 위치의 내용이다.

요소들 중 하나가 동기화 획득 및 추적 회로이다. 동기화 및 획득 회로는 클록 복원 회로 및 상관 스파이크 검출기를 포함한다.

요소들 중 하나가 전송 구간 동안, 입력 값의 정렬된 시리즈 내 L개의 인덱스 각각에 대해, 이하의 단계를 반복하기 위한 제어기이다:

i. 불완전한 매체로부터 도달하는 신호를 분석함으로써, 기준 클록 주파수 및 위상을 추론하도록 동기화 획득 및 추적 회로를 설정하는 단계, 및

ii. 전송 구간 내 시리즈 인덱스를 모두 나열하기에 충분한 속도로 정렬된 입력 시리즈 내 인덱싱된 값을 수신하는 단계.

상기의 수신 루프의 L개의 반복구간이 완료된 후 수신된 정렬된 입력 시리즈는 그 전체가 재구성될 페이로드 스니펫을 나타낸다.

수신 루프 내 각각의 단계의 지속시간은 전송 구간의 지속시간을 L로 나눈 값과 동일하다.

요소들 중 또 다른 하나가 지정 디코딩 구간 동안, 입력 값의 정렬된 시리즈 내 L개의 인덱스 각각에 대해, 하기의 단계를 반복하기 위한 제어기이다:

출력 벡터 내 N개의 인덱스 각각에 대해 다음의 하위 단계를 반복하는 단계:

i. 수신된 입력 값을 인덱싱된 코드 내 공통으로 인덱싱된 값으로 상관시킴으로써 인덱싱된 출력 샘플의 일부분을 구성하도록 상관기를 구성하는 단계,

ii. 인덱싱된 출력 벡터 위치의 내용으로 인덱싱된 상관기의 출력을 합산하도록 인덱싱된 합산 회로를 구성하는 단계, 및

iii. 합산 회로의 출력을 수신하도록 출력 벡터 메모리 내 대응하는 인덱싱된 위치를 구성하는 단계.

요소들 중 하나가 지정 배포 구간 동안, 출력 벡터 내 N개의 인덱스 각각에 대해 하기의 단계를 반복하기 위한 제어기이다:

i. 불완전한 매체로부터 도달하는 신호를 분석함으로써, 기준 클록 주파수 및 위상을 추론하도록 동기화 획득 및 추적 회로를 구성하는 단계, 및

ii. 전송 구간 내 시리즈 인덱스 모두를 나열하기에 충분한 속도로 정렬된 입력 시리즈 내 인덱싱된 값을 수신하는 단계.

상기의 내부 루프의 L개의 반복구간의 완료 후 수신된 정렬된 입력 시리즈는 그 전체가 재구성될 페이로드 스니펫을 나타낸다.

요소들 중 하나가 지정 배포 구간 동안 출력 벡터의 N개의 인덱스에 대해 하기의 단계를 반복하기 위한 제어기이다:

i. 연속되는 재구성된 페이로드 스니펫 샘플로서 인덱싱된 출력 벡터 위치를 이용 가능하게 만들도록 순열기를 설정하는 단계.

추가 양태에서, 입력 값의 정렬된 시리즈가 불완전한 전자기 전파 경로를 통해 수신된다.

또 다른 양태에서, 대응하는 디코더 어셈블리 장치와 짝을 이루는 인코더 어셈블리를 포함하는 LST가 청구된다.

추가 양태에서, 디지털 신호를 운반하도록 구성된 인코딩 장치를 포함하는 LST가 디지털 신호를 운반하도록 구성된 디코딩 장치와 짝을 이룬다.

추가 양태에서, 펄스형 신호를 운반하도록 구성된 인코딩 장치를 포함하는 LST가 디지털 신호를 운반하도록 구성된 디코딩 장치와 짝을 이룬다.

추가 양태에서, 디지털 신호를 운반하도록 구성된 인코딩 장치를 포함하는 LST가 펄스형 신호를 운반하도록 구성된 디코딩 장치와 짝을 이룬다.

추가 양태에서, 펄스형 신호를 운반하도록 구성된 인코딩 장치를 포함하는 LST가 펄스형 신호를 운반하도록 구성된 디코딩 장치와 짝을 이룬다.

해당 분야의 통상의 기술자라면, 정보 및 신호가 다양한 기술 및 기법 중 임의의 것을 이용해 표현될 수 있음을 알 것이다. 예를 들어, 데이터, 명령, 명령어, 정보, 신호, 비트, 샘플, 심볼, 및 칩이 상기 발명의 설명 전체에서 언급될 수 있고, 전압, 전류, 전자파, 자기장 또는 입자, 광학 장 또는 입자, 또는 이들의 임의의 조합에 의해 표현될 수 있다.

해당 분야의 통상의 기술자라면, 본 명세서에 개시된 실시예와 관련하여 기재된 다양한 예시적 로직 블록, 모듈, 회로 및 알고리즘 단계가 전자 하드웨어, 컴퓨터 소프트웨어, 또는 명령, 또는 이들의 조합으로서 구현될 수 있다. 하드웨어 및 소프트웨어의 이러한 상호 교환 가능성을 자명하게 설명하기 위해, 다양한 예시적 구성요소, 블록, 모듈, 회로 및 단계가 이들 기능과 관련하여 일반적으로 설명된 바 있다. 이러한 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 전체 시스템에 부가되는 특정 적용예 및 설계 제약에 따라 달라진다. 해당 분야의 통상의 기술자라면 각각의 특정 적용예를 위한 다양한 방식으로 기재된 기능을 구현할 수 있지만, 이러한 구현 결정은 본 발명의 범위 내에서 해석되어야 한다.

본 명세서에 개시된 실시예와 관련하여 기재된 방법의 단계 또는 알고리즘이 하드웨어로 직접 구현되거나, 프로세서에 의해 실행되는 소프트웨어 모듈로 구현되거나, 이 둘의 조합으로 구현될 수 있다. 하드웨어 구현에 대해, 하나 이상의 ASIC(application specific integrated circuit), DSP(digital signal processor), DSPD(digital signal processing device), PLD(programmable logic device), FPGA(field programmable gate array), 프로세서, 제어기, 마이크로-제어기, 마이크로프로세서, 본 명세서에 기재된 기능을 수행하도록 설계된 그 밖의 다른 전자 유닛, 또는 이들의 조합 내에서 프로세싱이 구현될 수 있다. 컴퓨터 프로그램, 컴퓨터 코드, 또는 명령으로 알려진 소프트웨어 모듈이 복수의 소스 코드 또는 객체 코드 세그먼트 또는 명령을 포함할 수 있으며, 임의의 컴퓨터 판독형 매체, 가령, RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, 레지스터, 하드 디스크, 탈착식 디스크, CD-ROM, DVD-ROM, Blu-ray 디스크, 또는 그 밖의 다른 임의의 형태의 컴퓨터 판독형 매체 내에 위치할 수 있다. 일부 양태에서, 컴퓨터 판독형 매체는 비일시적(non-transitory) 컴퓨터 판독형 매체(가령, 유형의 매체(tangible media))를 포함할 수 있다. 덧붙여, 그 밖의 다른 양태에서, 컴퓨터 판독형 매체가 일시적 컴퓨터 판독형 매체(가령, 신호)를 포함할 수 있다. 상기에서 나열된 것의 조합이 컴퓨터 판독형 매체의 범위 내에 포함되어야 한다. 또 다른 양태에서, 컴퓨터 판독형 매체는 프로세서에 일체 구성될 수 있다. 프로세서 및 컴퓨터 판독형 매체는 ASIC 또는 관련 장치 내에 위치할 수 있다. 소프트웨어 코드는 메모리 유닛에 저장될 수 있으며 프로세서는 이들을 실행하도록 구성될 수 있다. 메모리 유닛은 프로세서 내에 또는 프로세서 외부에 구현될 수 있으며, 이때, 종래 기술에서 알려진 다양한 수단을 통해 프로세서에 통신 가능하게 연결될 수 있다.

또한, 본 명세서에 기재된 방법 및 기법을 수행하기 위한 모듈 및/또는 그 밖의 다른 적절한 수단이 컴퓨팅 장치에 의해 다운로드 및/또는 그 밖의 다른 방식으로 획득될 수 있음이 자명할 것이다. 예를 들어, 이러한 장치가 서버에 연결되어 본 명세서에 기재된 방법을 수행하기 위한 수단을 전송할 수 있다. 또는, 저장 수단을 장치로 연결 또는 제공하면 컴퓨팅 장치가 다양한 방법을 획득할 수 있도록, 본 명세서에 기재된 다양한 방법이 저장 수단(가령, RAM, ROM, 물리 저장 매체, 가령, 컴팩트 디스크(CD) 또는 플로피 디스크 등)을 통해 제공될 수 있다. 덧붙여, 본 명세서에 기재된 방법 및 기법을 장치로 제공하기 위한 그 밖의 다른 임의의 적합한 기법이 사용될 수 있다.

하나의 형태에서, 본 발명은 본 명세서에 제공된 방법 또는 동작을 수행하기 위한 컴퓨터 프로그램 프로덕트를 포함할 수 있다. 예를 들어, 이러한 컴퓨터 프로그램 프로덕트가 명령이 저장된(및/또는 인코딩된) 컴퓨터(또는 프로세서) 판독형 매체를 포함할 수 있고, 본 명세서에 기재된 동작을 수행하기 위해 명령이 하나 이상의 프로세서에 의해 실행된다. 특정 양태에서, 컴퓨터 프로그램 프로덕트는 패키징 물을 포함할 수 있다.

본 명세서에 개시된 방법은 기재된 방법을 달성하기 위한 하나 이상의 단계 또는 동작을 포함한다. 방법 단계 및/또는 동작은 청구항의 범위 내에서 서로 교환 가능해질 수 있다. 즉, 단계 또는 동작의 특정 순서가 특정되지 않는 한, 특정 단계 및/또는 동작의 순서 및/또는 사용이 청구항의 범위 내에서 수정될 수 있다.

본 명세서에서 사용될 때, 용어 "결정하다"는 다양한 동작을 포함한다. 예를 들어, "결정하다"는 계산하다, 연산하다, 처리하다, 유도하다, 수사하다, 검색하다(가령, 테이블, 데이터베이스 또는 또 다른 데이터 구조에서 검색하다), 알아내다 등을 포함할 수 있다. 또한, "결정하다"는 수신하다(가령, 정보를 수신하다), 액세스하다(가령, 메모리 내 데이터를 액세스하다) 등을 포함할 수 있다. 또한 "결정하다"는 해결하다, 선택하다(selecting, choosing), 확립하다 등을 포함할 수 있다.

시스템은 디스플레이 장치, 프로세서 및 메모리 및 입력 장치를 포함하는 컴퓨터 구현 시스템일 수 있다. 메모리는 프로세서로 하여금 본 명세서에 기재된 방법을 실행하게 하는 명령을 포함할 수 있다. 프로세서 메모리 및 디스플레이 장치는 표준 컴퓨팅 장치, 가령, 데스크톱 컴퓨터, 휴대용 컴퓨팅 장치, 가령, 랩톱 컴퓨터 또는 태블릿에 포함되거나, 커스텀화된 장치 또는 시스템에 포함될 수 있다. 컴퓨팅 장치는 통합형 컴퓨팅 또는 프로그램 가능한 장치, 또는 유선 또는 무선 연결을 통해 동작 가능하게(또는 기능적으로) 연결된 복수의 구성요소를 포함하는 분산 장치일 수 있다. 컴퓨팅 장치의 실시예는 중앙 처리 장치(CPU), 메모리, 디스플레이 장치를 포함하며, 입력 장치, 가령, 키보드, 마우스 등을 포함할 수 있다. CPU는 입/출력 인터페이스를 통해 입력 및 출력 장치(가령, 입력 장치 및 디스플레이 장치)와 통신하는 입/출력 인터페이스, ALU(Arithmetic and Logic Unit) 및 제어 유닛 및 프로그램 카운터 요소를 포함한다. 입/출력 인터페이스는 지정 통신 프로토콜(가령, Bluetooth, Zigbee, IEEE 802.15, IEEE 802.11, TCP/IP, UDP 등)을 이용해 또 다른 장치 내 동등한 통신 모듈과 통신하기 위한 네트워크 인터페이스 및/또는 통신 모듈을 포함할 수 있다. 그래픽 처리 유닛(GPU)이 또한 포함될 수 있다. 디스플레이 장치는 평면 스크린 디스플레이(가령, LCD, LED, 플라스마, 터치 스크린 등), 프로젝터, CRT 등을 포함할 수 있다. 컴퓨팅 장치는 단일 CPU(코어) 또는 복수의 CPU(복수의 코어), 또는 복수의 프로세서를 포함할 수 있다. 컴퓨팅 장치는 병렬 프로세서, 벡터 프로세서를 이용하거나, 분산 컴퓨팅 장치일 수 있다. 메모리는 프로세서(들)에 동작 가능하게 연결되고 RAM 및 ROM 구성요소를 포함하고 장치 내에 또는 장치 외부에 제공될 수 있다. 메모리는 운영 체제 및 추가 소프트웨어 모듈 또는 명령을 저장하는 데 사용될 수 있다. 프로세서(들)는 메모리에 저장된 소프트웨어 모듈 또는 명령을 로드 및 실행하도록 구성될 수 있다.

도 1은 페이로드 스니펫의 세트로부터 입력 벡터를 수집하고, 출력 값의 정렬된 시리즈로서 벡터를 인코딩하며, 불완전한 EM 경로를 통해 전송되도록 출력 값을 이용 가능하게 만들기 위한 방법을 도시한다.
도 2는 불완전한 EM 경로로부터 입력 값의 정렬된 시리즈를 수신하고 디코딩하고, 입력 시리즈를 디코딩하여 출력 벡터를 형성하며, 출력 벡터를 재구성된 페이로드 스니펫으로 배포하기 위한 방법을 도시한다.
도 3은 하나 이상의 페이로드 신호로부터의 스니펫을 위한 로컬-사이트 전송을 도시한다.
도 4는 한 가지 특정 순열을 기술하며, 순열은 입력 페이로드 스니펫 인덱스로부터 인코더 입력 벡터 인덱스로의 맵핑이며, 도시된 예시는 라운드-로빈 할당이다.
도 5는 특정 페이로드에 대한 제1 전송 구간에 대해, 병렬-RGB 입력 비디오 신호의 스니펫 내 인덱스로부터 8-요소 인코더 입력 벡터 내 인덱스로의 예시적 라운드-로빈 순열을 도시한다.
도 6은 특정 페이로드에 대한 제2 전송 구간에 대해, 병렬-RGB 입력 비디오 신호의 스니펫 내 인덱스로부터 8-요소 인코더 입력 벡터 내 인덱스로의 예시적 라운드-로빈 순열을 더 도시한다.
도 7은 송신되는 출력 값의 L-시간-구간 시리즈로서 N-샘플 입력 벡터를 인코딩하기 위한 장치를 도시한다.
도 8은 계산 변조기의 예시를 도시한다.
도 9는 수신된 입력 값의 L-시간-구간으로부터의 N-샘플 출력 벡터를 디코딩하기 위한 장치를 도시한다.
도 10은 동기화 획득 및 추적 회로의 아키텍처를 도시한다.
도 11은 대안적 동기화 획득 및 추적 회로의 아키텍처를 도시한다.
도 12는 디코더 출력 벡터 인덱스의 재구성된 페이로드 신호의 스니펫으로의 한 가지 특정 라운드-로빈 할당을 기재한다.
도 13은 특정 페이로드에 대한 제1 전송 구간에 대해, 8-요소 디코더 출력 벡터 내 인덱스로부터 재구성된 병렬-RGB 출력 비디오 신호의 스니펫 내 인덱스로의 예시적 라운드-로빈 순열을 도시한다.
도 14는 제2 전송 구간에 대해, 8-요소 디코더 출력 벡터 내 인덱스로부터 재구성된 병렬-RGB 출력 비디오 신호의 스니펫 내 인덱스로의 예시적 라운드-로빈 순열을 도시한다.
도 15는 항등 행렬의 부분 집합인 하나의 이진 코드 북의 스키마를 도시한다.
도 16은 각각 공통 PN 시퀀스의 고유 차례인 코드를 갖는 127 x 127 이진 코드 북의 예시를 도시한다.
도 17은 왈시-하다마드 행렬인 128 x 128 이진 코드 북의 예시를 도시한다.
도 18은 왈시-하드마드 행렬의 각각의 행을 공통 준-PN 시퀀스로 원소 별로 곱함으로써 구성되는 128 x 128 이진 코드 북의 예시를 도시한다.
도 19는 신호 수집, 처리, 및 표시 시스템의 구성요소들 간 상호연결을 도시한다.
도 20은 디코더 어셈블리 입력 단자에서의 EM 경로로부터 도달하는 신호의 예시적 오실로스코프 자취를 도시한다.

용어정의

널리 이해되는 확산 스펙트럼 전송 시스템과 관련된 용어가 "Spread Spectrum Systems with Commercial Applications" Robert C. Dixon, volume 3, Wiley & Sons 1994에 정의되어 있고 상술되어 있다.

신호 정보를 운반하는 변동량

감각 신호 인간의 신경계에 의해 해석될 수 있는 신호(예를 들어, 눈의 경우 빛, 귀의 경우 소리, 촉각의 경우 압력, 맛의 경우 화학물 등)

지각 수신된 감각 신호의 뇌의 인식, 인지, 또는 이해

색 공간 색 영역을 숫자의 튜플, 가령, 3 또는 4 성분(예를 들어, RGB, YUV, YCbCr, 및 CMYK)으로서 기술하는 추상적 수학 모델

색 값 색 공간 내 기저 벡터에 대응하는 신호 진폭

픽셀 2D 평면 내 기하학적 위치와 연관되는 수학적 객체로서, 픽셀은 색 값들의 세트, 즉, 색 공간 내 벡터로 완벽히 기술된다.

이미지 색 값들의 2차원 어레이

비디오 지정된 전자 포맷으로 된 이미지들의 시퀀스로서, 충분한 빠르기로 인간 시청자에게 표시될 때 움직임 및 연속성의 지각을 유도한다.

신호의 "아날로그" 표현

물리량. 물리량은 시간의 흐름에 따라 연속적으로 변하며, 이용 가능한 서로 다른 진폭의 수는 에너지를 측정할 수 있는 능력에 의해 제한된다. 신호의 아날로그 표현의 예시는 다음과 같다:

이미지 센서: 커패시턴스

(센서의 각각의 "픽셀"에서: 지정 노출 구간 동안 포토다이오드를 통해 커패시터를 조건부 방전시키고, 노출 구간 후에 초점 영역의 해당 부분이 밝아질수록, 커패시터에 전하가 덜 남겨진다)

LED/LCD 디스플레이: 전류

(디스플레이 내 각각의 "픽셀"(제어 가능한 가장 작은 부분)의 밝기가 임의의 특정 순간에서의 제어 전류에 의해 결정된다)

신호의 "디지털" 표현

지정 구간에서 변하는 숫자. 신호의 디지털 표현의 예시로는 다음이 있다:

TIF 파일에서의 PC: An R 또는 G 또는 B 항목

직렬 디지털 인터페이스: 지정 포맷으로 된 비트의 정렬된 시리즈

N 인코더 입력 벡터 및 이에 대응하는 디코더 출력 벡터 내 요소의 개수이며 >1이다.

L 각각의 코드 내 칩의 공통 개수, 즉, 각각의 인코딩 구간 또는 디코딩 구간 동안 적용되는 칩 구간의 개수. N은 임의의 카운팅 수일 수 있다. L이 N보다 클수록, 전기적 복원력이 전달되는 페이로드에 제공된다.

페이로드 전송의 대상인 샘플링된 신호의 세트

스니펫(snippet) 신호로부터의 연속적인 샘플들의 유한한, 정렬된 시리즈

(입력 또는 출력) 벡터

페이로드 스니펫으로부터 수집되거나 여기로 배포되는 샘플의 유한한, 정렬된 시리즈. 벡터는 N개의 값을 포함한다.

불완전한 매체 수신된 값이 전송된 값과 같지 않게 조합함으로써 에러를 만드는 물리 전자기(EM) 전파 경로 및 이의 환경.

EM 경로 불완전한 매체. 본 발명은 아마도 도파관과 함께 가장 잘 작동하는데, 왜냐하면, 이는 EM 경로 내에서 이용 가능한 모든 대역폭 및 다이나믹 레인지를 이용하기 때문이다.

도파관 EM 전파 벡터를 물리적으로 제한하고 가두는 EM 경로.

코드 L개의 칩 길이인 지정된 칩들의 시퀀스.

칩 지정된 가능한 값들의 세트로부터의 값.

칩 구간 인코더 또는 디코더 내 하나의 칩의 적용에 대해 할당되는 시간 주기. 인코더 칩 구간 = 인코딩 구간 / L, 및 디코더 칩 구간 = 디코딩 구간 / L.

전송 구간 EM 경로를 통해 EM 전파를 동시에 송신 및 수신하기 위해 할당되는 시간 주기.

이진 코드 칩이 이진 값인 코드.

이진 칩 가능한 값이 -1 또는 +1임 (0 또는 +1을 예상할 수도 있다. 균형 잡힌 직접 시퀀스 변조를 촉진시키도록 이진 칩 값은 -1과 +1이다.)

PN 시퀀스 백색 잡음의 스펙트럼 특성과 유사한 스펙트럼 특성을 보이는 출력을 갖는 (이진?) 코드. "PN"은 "의사 랜덤(Pseudo Noise)"을 나타낸다. 이상적인 PN 시퀀스의 신호 에너지가 전송 스펙트럼에 걸쳐 균질하여, 에너지 주파수에서동일한 에너지를 갖는 이의 푸리에 변환이 미세 빗살 빗(fine-tooth comb)처럼 보일 수 있다. (NB: 모든 코드가 PN 시퀀스인 것은 아니다)

확산 개별 코드의 속성 및 PN 시퀀스에 의해 신호를 변조하는 효과: 이상적인 PN 시퀀스에 의해 변조된 신호가 백색 잡음의 스펙트럼 특성과 유사한 스펙트럼 특성을 보인다.

확산 코드 PN 시퀀스(NB: 모든 PN 시퀀스가 이상적으로 "확산"하는 것은 아니다).

확산 비(spreading ratio) = L

= 각각의 입력 샘플을 변조하는 연속되는 칩의 개수

= 출력 벡터를 디코딩하기 위해 수신된 값의 정렬된 시리즈를 복조하는 연속되는 칩의 개수

= 확산 계수 (Dixon은 용어 "확산 비"와 "확산 계수"를 상호 교환 가능하게 사용한다)

= SSDS 프로세스 이득

= 코드 길이

= 칩 시퀀스 길이

= 입력 벡터 내 각각의 샘플을 변조하는 인코더 칩의 개수

= 출력 벡터 내 각각의 샘플에 기여하는 디코더 칩 상관의 개수

직교성 코드의 세트("코드 북(Code Book)")의 속성. 코드 북은 이의 N개의 코드 모두가 쌍으로 비상관되거나 독립적인 시퀀스인 경우 직교성이 있다고 간주된다. (직교 코드 북은 N개의 트랙들 중에서 트랙간 간섭(inter-track interference)을 최소화한다.)

왈시-하다마드 코드 세트 각각의 코드가 코드의 L-차원 공간에 대해 직교정규 기저 벡터가 되는 PN 시퀀스의 세트. 세트 내 임의의 2개의 코드에 대하여, 외적이 닐 교차 상관을 나타내는 0이다. 세트 내 임의의 코드에 대하여, 셀프-프로덕트는 100% 자기 상관을 나타내는 1이다.

실시예에 대한 상세한 설명

제공된 실시예가 특정 방법 및 장치가 사용되고 환경의 범위에서 이용 가능한 방식을 개시한다.

인코딩 방법 및 장치의 실시예가 도 1에 도시되어 있으며, 여기서 방법이 각각의 칩 구간 τ에 대해 그리고 인덱싱된 칩의 지정 코드 북의 코드 내 각각의 공통 인덱스에 대해 동등하게 반복되며, 상기 방법의 단계는 다음의 단계를 포함하지만, 이에 제한되지 않는다:

i) 입력 벡터(350) 내 인덱스에 대응하는 코드(304) 내 공통 인덱싱된 칩(104)에 의해 각각의 입력 샘플(300)을 변조하는 단계(308). 페이로드 신호가 펄스형(pulsatile)인 경우, 샘플이 연속 값이며 변조의 구현은 아날로그 곱셈이다. 코드가 이진(1 / -1)인 경우, 아날로그 변조의 실시예가 조건부 역(conditional inversion)이다. 페이로드 신호가 디지털인 경우, 샘플은 숫자이고 변조의 구현은 디지털 곱셈이다. 코드가 이진(1 / -1)인 경우, 디지털 곱셈은 조건부 부정이다.

ⅱ) 단계 i)로부터의 변조 결과(114)를 합산(310)하여 전송을 위해 출력 값(112)의 정렬된 시리즈(110) 중 하나를 형성하는 단계. 페이로드 신호가 펄스형인 경우, 변조 결과가 연속 값이고 합산은 합산 회로이다. 페이로드 신호가 디지털인 경우, 변조 결과가 숫자이고 합산은 가산기이다.

iⅱ) 인코딩 구간(12) 내의 모든 코드(304) 인덱스를 나열하기에 충분한 속도로, 단계 ⅱ)에 의해 생성된 출력(108)을 이용 가능하게 만드는 단계. 이용 가능하게 만드는 것은, 여러 방식으로 이뤄지는데, 가령, 포트 상에 출력을 제공하는 것이 있고, 또 다른 대안예로는 출력을 이용 가능하게 만들기 위해 판독이 실행될 수 있는 메모리에 출력을 저장하는 것이 있다.

인코딩 구간(12) 동안 각각의 칩 구간 τ 동안 각각의 코드(304) 인덱스에 대해 하나의 값을 생성하기 위한 개시된 단계 후에, 단계 iⅱ)로부터 도출된 값(112)들의 정렬된 시리즈(110)가 입력 벡터(350)를 나타낸다. 기재된 방법이 연속되는 입력 벡터에 대해 반복될 수 있도록 이 프로세스는 각각의 인코딩 구간에 대해 이뤄진다.

도 1의 방법의 바람직한 실시예에서, 코드 북(354)은 N개의 상호 직교 L-칩(104) 코드(304)의 세트이며, 이들 각각은 확산 코드이다. 코드의 L개의 인덱스가 인코딩 구간 동안 할당되는 L개의 칩 구간 τ에 대응한다. 비 L/N가 Dixon이 p.6에 정의한 "SSDS 프로세스 이득"이다. 이 비는 입력 벡터에서 각각의 샘플에게 부여되는 전기적 복원력이 L과 N 간 비와 함께 성장하는 상충관계(trade-off)를 포착한다. 이용 가능한 구현 기법이 L에 상한을 둔다. N이 클수록, 수용될 수 있는 페이로드의 대역폭이 높아진다. 따라서 설계자는 N을 매우 크게 만들도록 자극된다. 그러나 고정된 L이 N을 증가시키는 것이 입력 벡터 내 각각의 샘플에 부여되는 전기적 복원력을 감소시키는 것을 의미한다. 바람직한 실시예에서, L>N이다.

도 1의 인코딩 방법이, 각각의 칩 구간 τ에 대해, 그리고 동등하게 코드 내 각각의 공통 인덱스에 대해 다음의 단계를 반복한다:

i) 입력 벡터(350) 내 입력 신호 값의 인덱스에 대응하는 코드(304) 내 공통 인덱싱된 칩(104)에 의해, 각각의 입력 샘플(300)을 변조하는 단계(308). 페이로드 신호가 펄스형인 경우, 샘플이 연속 값이며 변조의 구현은 아날로그 곱셈이다. 코드가 이진(1 / -1)인 경우, 아날로그 곱셈의 구현은 조건부 역이다. 페이로드 신호가 디지털인 경우, 샘플은 숫자이고 변조의 구현은 디지털 곱셈이다. 코드가 이진(1 / -1)인 경우, 디지털 곱셈의 실시예가 조건부 부정이다.

ⅱ) 단계 i)로부터의 변조 결과(114)를 합산(310)하여, 출력 값(112)의 정렬된 시리즈(110) 중 하나를 형성하는 단계, 및

iⅱ) 지정된 인코딩 구간 내에 모든 코드(304) 인덱스를 나열하기에 충분한 속도로, 단계 ⅱ)에 의해 생성된 출력(108)을 이용 가능하게 만드는 단계 - 단계 iⅱ)로부터 도출된 값(112)의 정렬된 시리즈(110), 각각의 코드(304) 인덱스에 대해 하나씩의 값이 그 전체로서 지정 개수 L의 칩 구간 τ 내에서 입력 벡터(350)를 나타낸다.

고속 시간 영역 인디케이터(506) 내에 전체적으로 나타나는 신호만 입력 벡터(350)를 인코딩하는 프로세스 동안 변한다.

도 2는 수신된 파형으로부터 페이로드 스니펫을 재구성하기 위한 수신, 디코딩, 및 배포 방법 및 장치를 도시하며, 여기서 수신된 값(214)의 L-칩-구간 시간 시리즈(216)가 디코딩되어 출력 신호 샘플(302)의 N-요소 출력 벡터(352)를 산출할 수 있다. 출력 벡터(352)를 수신하기 위해 할당된 L개의 칩 구간 τ 후에 출력 값의 전체 세트가 한 번 생성된다.

도 2의 디코딩 방법이 코드 북(356)을 이용한다. 코드 북은 N개의 상호 직교하는 L-칩(206) 코드(202)의 세트이며, 이들 각각은 아마도 확산 코드일 것이다. 코드의 L개의 인덱스가 출력 벡터(352)를 수신하도록 할당된 L개의 칩 구간 τ에 대응한다.

*

*각각의 디코딩 사이클의 시작부분( 상)에서, 출력 값(302)을 각각 0으로 초기화한다.

각각의 칩 구간 τ 동안, 출력 벡터(352) 내 출력 값(302)의 인덱스에 대응하는 코드 북(356) 내 인덱스를 갖는 코드(202)의 대응하는 인덱싱된 칩(206)에 의해 수신된 값(214)은 상관된다(334). 페이로드 신호가 펄스형인 경우, 샘플이 연속 값이고 상관의 구현은 아날로그 곱셈이다. 코드가 이진(1 / -1)인 경우, 아날로그 곱셈의 구현은 조건부 역이다. 페이로드 신호가 디지털인 경우, 샘플은 숫자이고 상관의 구현은 디지털 곱셈이다. 코드가 이진(1 / -1)인 경우, 디지털 곱셈의 구현은 조건부 부정이다.

각각의 입력 벡터(350) 인덱스에서의 모든 L개의 상관 결과(204)가 인코딩 구간(2)의 과정에서 합산(336)되어, 각자의 출력 샘플(302)을 생성한다.

출력 벡터를 수신하도록 할당된 L개의 칩 구간 τ 후에 출력 벡터(352)는 재구성된 페이로드 샘플을 포함하고 이들을 출력 벡터 값(344)으로서 이용 가능하도록 만든다. 상기 이용 가능하게 만드는 것은 임의의 형태의 장비내 시그널링으로 구성된다.

도 2에서 고속 시간 영역 인디케이터(506) 내에서 전체적으로 나타나는 신호만 출력 벡터(352)를 인코딩하는 프로세스 동안 변한다.

샘플 신호의 로컬-사이트 전송이 단계들의 이 시퀀스를, 아마도 무한히, 반복하는 것을 포함한다:

입력 페이로드 스니펫으로부터의 입력 벡터를 어셈블하는 단계

입력 벡터를 코드 북의 제어 하에서 전송된 신호로 인코딩하는 단계

신호를 전송하는 단계로서 다음의 2개의 동시 발생 동작을 포함함:

(인코더 어셈블리(326)에서) 신호를 전송하는 동작, 및

(디코더 어셈블리(328)에서) 신호를 수신하는 동작,

코드 북의 제어 하에서 수신된 신호를 출력 벡터로 디코딩하는 단계, 및

출력 벡터를 재구성된 페이로드 스니펫으로 배포시키는 단계

이제 도 3을 참조하면, 요소(1)는 샘플링된 페이로드에 대한 단대단 로컬 사이트 전송(LST)(1)을 나타내고 전자기(EM) 경로(314)를 통해 디코더 어셈블리(328)로 연결된 인코더 어셈블리(326)를 포함한다. 인코더 어셈블리는 입력 샘플(504)의 정렬된 시리즈(350)를 수신하고 EM 경로 상에 아날로그 파형을 생성한다. 디코더 어셈블리는 EM 경로로부터 아날로그 파형을 수신하고 출력 값(344)의 정렬된 시리즈(352)를 생성하며, 이들 각각은 이의 대응하는 페이로드 값의 근사이다. 모든 인코딩 및 디코딩 동작이 지시된 고속 시간 영역(506) 내에서 지정 전송 구간의 L개의 스텝에 걸쳐 발생한다. 하나의 실시예에서, EM 경로는 최대 에너지양이 전달될 수 있도록 하는 도파관이다.

임의의, 지정된 전단사 인코더 맵핑 함수(346)에 따라 수집 구간(collecting interval) 동안 인코더 입력 벡터(350)가 하나 이상의 입력 페이로드 신호(500) 각각으로부터 어셈블된다. 대응하는 출력 페이로드 신호(502)가 전단사 디코더 맵핑 함수(348)에 의해 배포 구간(distributing interval) 동안 디코더 출력 값 벡터(352)로부터 어셈블된다. 바람직한 실시예에서, 디코더 맵핑 함수는 대응하는 인코더 맵핑 함수의 역이다.

인코더 어셈블리(326)가 인코더 입력 벡터(350)를 EM 경로(314)를 통해 디코더 어셈블리(328)로 전송된 값의 시리즈로 변환한다. EM 경로는 인코더 어셈블리 출력 단자(338)를 디코더 어셈블리 입력 단자(340)로 연결한다. 임피던스(316)는 디코더 어셈블리 입력 단자에서 EM 경로를 종결한다. 디코더 어셈블리는 EM 경로로부터 전파된 신호를 수신하고 수신된 값의 시퀀스를 디코더 출력 벡터(352)로 변환한다.

도 3에 도시된 LST(1)는 비교적 많은 양의 메인 공급 에너지를 EM 경로(314)로 주입할 수 있다. 하나의 실시예에서, EM 경로는 도파관이다.

일반적으로, 해당 분야의 통상의 기술자라면 시스템이 인코더 어셈블리(326)에서 디코더 어셈블리(328)로 페이로드를 전송하는 것으로 기재되어 있지만, 주 디코더(328)에 병렬인 보조 인코더 블록으로부터 정보를 수신하고(338), 디지털이든 펄스형이든 정보의 양방향 전송을 구현하기 위해 라인을 구동시키는(340) 전송 매체에 부착되며, 주 인코더(326)와 병렬인 보조 디코더를 구현하여, 정보는 EM 경로(314)를 통해 반대 방향으로도 흐를 수 있다. 주 대(vs) 보조 인코더/디코더의 주요한 구별은 정보 흐름의 양의 구별이다. 보조 정보 흐름의 예를 들면, 명령어 및 제어 신호, 스피커 또는 유사한 장치를 구동하기 위한 오디오 신호가 있다. 이는 UTC(Up The Cable) 통신으로 알려져 있고 훨씬 낮은 정보 함량을 포함한다. UTC 통신을 위해 개별 코드 시퀀스를 사용할 때, 디지털 또는 펄스형 신호의 형태로 된 정보가 반대 방향으로 흐를 수 있으며, 이때 이러한 개별 코드 시퀀스는 주 코드 시퀀스에 직교한다.

도 4는 수집 구간(500) 샘플(504)과 인코더 입력 벡터(350) 위치(300) 간 순열기(permuter)(346)의 N!개의 가능한 순열들 중 하나를 도시한다. 이 스킴은 도면의 좌측부 상의 β와 ω 사이의 타원에 의해 암시되는 리스트의 임의의 개수의 페이로드 신호를 가능하게 하고, 각각의 수집 구간 동안 각각의 페이로드 신호가 자신의 스니펫에서 입력 벡터로의 임의의 개수의 샘플에 기여할 수 있다.

도 4는 순열기(346) 내에서 수행되는 직관적인 라운드-로빈 순열을 도시하며, 여기서 모든 N개의 입력 벡터 위치(300)가 채워질 때까지 페이로드 신호(504)의 세트 내 각각의 신호(500)(α, β, ..., ω)로부터의 다음 샘플이 인코더 입력 벡터(350) 내 이용 가능한 다음 인덱스로 차례로 할당된다. 넘버링된 원이 입력 페이로드 스니펫 샘플이 인코더 입력 벡터 내에 포함되기 위해 선택되는 순서를 가리킨다. 수집 구간 동안 정확히 N개의 샘플이 수집된다.

순열기(346)에 의해 구현되는 순열에 대해 N!의 동등하게 우수한 선택이 존재하지만, 디코더 순열기(348)가 대응하는 인코더에 의해 구현되는 순열의 역을 구현한다. 이러한 상세사항에 대한 협의를 보장하는 것은 미래 구현을 위한 국제 표준의 대상이다.

도 4에 도시된 스키마가 많은 가능한 유형의 신호에 적용된다. 예를 들어, 각각의 연속적인 샘플이 색 값(가령, 픽셀당 3 (R / G / B) )인 비디오의 표현으로 구성된 단일 페이로드 신호가 존재할 수 있다. 또 다른 예시가 또한 단일 페이로스 신호이며, 이 하나의 페이로드 신호는 복수의 인터리빙된 독립적 비디오 신호로부터의 색 값으로 구성된다. 추가 예시로는 다양한 유형의 신호, 가령, 비디오, 오디오, 화학, 기계/햅틱 등이 있다. 이러한 한 가지 하이브리드 예시의 구현은 각각의 전송 구간 동안 각각의 페이로드 신호로/로부터의 서로 다른 개수의 샘플을 포함한다. 추가 예시는 네 가지 유형의 신호(디지털, 아날로그, 펄스형 및 신경)를 단독으로 또는 조합하여 포함한다.

도 5는 도 4에 설명된 일반적인 스키마의 특히 일반적인 특수 경우를 도시한다. 이 예시에서, 페이로드는 단일 RGB-기반 비디오 신호의 R, G, 및 B의 색 평면을 나타내는 3개의 신호(500)로 구성된다. 인코더 입력 벡터(350) 내 요소의 개수 N은 8일 수 있다. 이 예시는 첫 번째 전송 구간의 전송 동안의 라운드-로빈 할당을 보여준다.

도 5에서 시작하는 예시에 추가로, 도 6은 제2 전송 구간의 전송 동안 라운드-로빈 할당을 도시한다.

도 7을 참조하면, 인코더 어셈블리(326)가 맵핑(346)으로부터 입력 신호 샘플(504)을 수신하고 이의 출력 단자(338)를 통해 EM 경로(314) 상으로 신호를 구동시킨다. 인코더 어셈블리는 모든 입력 신호 샘플을 수신 및 저장하기 위한 입력 벡터 메모리(326) 및 지정 코드 세트, 각각의 입력 샘플(300)과 연관된 하나의 코드(304)를 수신 및 저장하기 위한 코드 북 메모리(354)를 포함한다.

인코더 어셈블리(326) 칩 구간 τ마다 1회, 데이터 경로가 계속해서 재사용되는 입력 샘플(300)당 하나씩, 복수의 변조기(308)를 특징으로 가진다. 고속 영역(506) 내 송신 클록의 각각의 사이클에서, 각각의 변조기가 대응하여 인덱싱된 칩(306)을 대응하게 인덱싱된 입력 샘플로 적용하고, 합산 회로(310)가 모든 변조기 출력(508)을 조합하여, 라인 드라이버(312)에 의해 출력 단자(338)를 통해 EM 경로(314)로 송신될 다음 값(108)을 생성할 수 있다. 하나의 실시예에서, EM 경로는 최대 에너지양이 전달될 수 있게 하는 도파관이며,

입력 페이로드 신호(500)가 펄스형인 경우, 입력 샘플(301)이 연속 값이며, 변조기(308)의 실시예가 아날로그 곱셈기이다. 코드(330)가 이진(1/-1)인 경우, 아놀로그 변조기의 실시예가 조건부 역 연산기(conditional inverter)이다. 페이로드 신호가 디지털인 경우, 샘플은 숫자이고 변조기의 실시예는 디지털 곱셈기이다. 코드가 이진(1/-1)인 경우, 디지털 곱셈기의 실시예는 조건부 부정 연산기(conditional negater)이다.

단일 수집 구간(100)보다 더 긴 지속시간의 애플리케이션 페이로드 신호(500)가 복수의 수집 구간에 걸쳐, 따라서 대응하는 개수의 인코딩 구간(12) 뿐 아니라 대응하는 개수의 전송 구간(2)에 걸쳐 인코딩된다. 바람직한 실시예에서, 인코더 어셈블리(326)를 정의하는 파라미터, 가령, 수집 구간, 인코딩 구간, 전송 구간, N(8), L(10), 코드 북(354), 및 순열기(346)의 순열이 모두, 입력 페이로드 샘플(504) 중 입력 벡터(350)의 콘텐츠의 단일 세트에 대응하는 하나의 세트를 처리할 때 포함되는 단계들 전체에서, 일정하게 유지된다. 인코더 어셈블리의 하나의 실시예에서, 모든 인코딩 파라미터가 "하드 코딩"되고 변경될 수 없다. 하나의 입력 벡터의 인코딩이 모든 이전 입력 벡터와 모든 후속 입력 벡터의 인코딩으로부터 논리적으로 독립적이기 때문에, 인코딩 파라미터는 페이로드 샘플의 하나의 입력 벡터의 가치를 다음으로 변경할 수 있다. 따라서 인코더 어셈블리의 또 다른 실시예에서, 알고리즘 제어 하에서, 가령, 페이로드 특성, EM 경로(314) 특성, 및/또는 적용 요건의 변화에 응답하여, 임의의 인코딩 파라미터가 하나의 수집 구간에서 다음으로 변할 수 있다.

인코더 칩(306)이 이진(가령, 1 및 0)이도록 제한될 수 있는 인코더 변조기(308)의 디지털 실시예에 대해, 변조기의 하나의 실시예는 각각의 입력 샘플(342)의 부호형 정수 표현을 반전시키는 조합 회로를 포함한다. 라인 드라이버(312)의 대응하는 실시예가 디지털-아날로그 변환을 야기한다.

인코더 칩(306)이 이진(가령, 1 및 -1)일 수 있는 인코더 변조기(308)의 아날로그 실시예에 대해, 하나의 변조기 실시예가 커뮤테이팅 변조기(commutating modulator), 가령, 도 8에 도시된 예시를 포함한다.

도 8에 도시된 예시적 변조기(308)가 칩 입력(104)을 대응하는 입력 샘플(342)에 적용하여, 변조된 출력(508)을 생성할 수 있다. 커뮤테이팅 변조기라고 알려진 이 유형의 변조기는 칩 입력(104)의 극성을 기초로 입력 샘플(342)을 반전시킨다. 연결된 인덕터(606 및 608)가 입력 샘플(342)의 전기적으로 절연된 카피를 신호(602)에 연결된 중앙 탭에 대해 전류 다이오드(commutation diode)(612 및 610) 양단에 부가하는데, 이때 각각의 다이오드(612 및 610)가 신호(626)에 의해 부가되는 바이어스의 극성을 기초로 전도 상태가 된다. 칩 입력(104)은 신호(628)를 통해 인덕터(608)의 중앙 탭, 및 인덕터(608)의 단자들 중 하나에 차등 신호를 부가한다. 칩 입력(104)의 2개의 차등 극성들 중 하나에서, 전류가 인덕터(622)를 통해 신호(626)로, 그 후 순방향 바이어스된 다이오드(612)를 통해 인덕터(608)로, 인덕터(608)의 중앙 탭으로부터 신호(602)로, 인덕터(616)를 통해 흘러, 키르히오프의 회로 법칙에 따라, 전류 루프를 완성한다. 칩 입력(104)의 반대 극성에서, 전류가 인덕터(616)를 통해 신호(602)로 그리고 이에 따라 인덕터(608)의 중앙 탭 상으로 흐른다. 신호가 인덕터(608)로부터 발생하여 순방향 바이어스된 다이오드(610)를 통해 신호(626)로 흐르며, 여기서 전류가 인덕터(622)를 통해 되돌아 이동함으로써, 키르히호프의 회로 법칙에 따라 전류 루프가 다시 완성된다. 이들 두 가지 경우에서의 회로 방향이 반대 방향으로 흐름이 자명할 것이다. 커패시터(618 및 620)가 신호(628)에서의 전류 흐름의 방향이 양극 또는 음극으로 올바르게 변환되며 이에 따라 인덕터(608)를 바이어스함을 보장하는 DC 제거 커패시터이다. 입력 샘플(342)이 앞서 언급된 바이어싱 신호 흐름으로 연결된다. 그 후 이 연결된 신호가 연결된 인덕터(608)로부터 나와 중앙 탭(602)으로부터 시작되는 2개의 확립된 경로 중 하나를 통해, 그리고 인덕터(608)의 단자들 중 하나로부터 빠져 나와 흐름으로써, (626)에 인가된 바이어싱 신호의 극성을 통한 양 및 음 신호 표현을 확립할 수 있다. 커패시터(614)는 출력 신호(624)로부터 DC 성분을 제거하는 DC 차단 커패시터이다.

도 9를 참조하면, 디코더 어셈블리(328)가 EM 경로(314)로부터의 신호를 자신의 입력 단자(340)에서 수신한다. 하나의 실시예에서, EM 경로는 최대 에너지양이 전달될 수 있게 하는 도파관이다. EM 경로는 임피던스(316)를 종료시킴으로써 종료된다. 디코더 어셈블리로 들어가는 신호가 라인 증폭기(322)에 의해 수신되며, 등화기(324)에 의한 피드백 경로를 통해 제어된다.

영역(506)의 내부에서 발생하는 동시 고속 동작의 각각의 칩 구간(500) 동안 저장 요소(302)에 부분 기여분을 누적시킴으로써, 출력 벡터(352)는 디코딩 구간의 과정에서 디코더(512)에 의해 형성된다. 각각의 출력 벡터(352) 인덱스에 대해, 디코더 어셈블리(328)는 코드 북 메모리(356) 내 대응하는 인덱스에서의 하나의 코드(330), 하나의 상관기(334), 및 하나의 적분기(336)를 더 포함한다.

수신된 값의 정렬된 시리즈를 디코딩하기 시작하기 전에, (각각 값 0을 저장함으로써) 출력 벡터(352)의 엔트리(302)가 비워진다. 따라서, 디코딩에 할당되는 각각의 지정된 칩 구간 τ 동안, 각각의 출력 벡터 인덱스에 대해, 출력 벡터는 상관기(334)를 이용해, 라인 증폭기(322)에 의해 생성되는 수신된 값(214)을 대응하는 인덱싱된 칩(332)과 상관시키고, 합산 회로(336)를 이용해 대응하는 출력 샘플 메모리(302)의 내용과 함께 상관 결과(702)를 수집한다.

칩(332)이 이진(가령, 1 및 0)으로 제한될 수 있는 디코더(512)의 디지털 실시예에 대해, 상관기(334)의 하나의 실시예가 칩(332)에 따라 각각의 수신된 값(342)의 부호형 정수 표현을 반전시키는 조합 회로를 포함한다. 라인 드라이버(312)의 대응하는 실시예가 디지털-아날로그 변환을 야기한다.

칩이 이진(가령, 1 및 -1)으로 제한될 수 있는 디코더(512)의 아날로그 실시예에서, 상관기는 아날로그 변조기, 가령, 도 8에 도시된 예시로 구성될 수 있다.

각각의 상관기(334)의 출력은, 대응하는 적분기(336)에 의해, 이의 대응하는 출력 샘플 메모리(302)의 내용과 함께, 적분된다. 디코더의 디지털 실시예에서, 적분기는 단순한 조합 가산기일 수 있다. 디코더의 아날로그 실시예에 대해, 적분기의 하나의 실시예는 연산 증폭기(op-amp) 기반 적분기를 포함한다.

재구성된 페이로드 신호(502)가 펄스형인 경우, 출력 샘플(303)이 연속 값이고 상관기(334)의 실시예는 아날로그 곱셈기이다. 코드(332)가 이진(1 / -1)인 경우, 아날로그 상관기의 실시예는 조건부 역 연산기(conditional inverter)이다. 페이로드 신호가 디지털인 경우, 샘플은 숫자이고 상관기의 실시예는 디지털 곱셈기이다. 코드가 이진(1/-1)인 경우, 디지털 상관기의 실시예는 조건부 부정 연산기(conditional negater)이다.

상관 스파이크 검출기(320)가 디코더 상관기(334)의 어레이의 출력을 모니터링한다. 하나의 실시예에서, 모든 디코더 어셈블리(328) 기능 요소가 라인 증폭기(322)의 출력 및 상관 스파이크 검출기의 출력을 모니터링하는 클록 복원 회로(318)에 의해 동기화되어 반송파 동기화를 획득 및 추적할 수 있다.

SSDS는 본 명세서의 청구 대상과 상이하다:

SSDS는 LST가 차지하는 비교적 짧은 거리에 비해 장거리를 통해 통신하기 위한 기법이다.

SSDS는 많은 경우, 가령, 대부분의 인간 보기(human-viewing) 경우에서 LST의 만족스러운 근사가 실제로 요구되는 것에 비해 디지털 신호의 거의 모든 비트가 올바르게 운반되어야 할 때 적용된다.

SSDS는 일반적으로 종종 자유 공간 내에 있는 EM 경로를 통해 단일 신호 스트림에 대해 적용되지만, 반면에 LST는 종종 도파관인 EM 경로를 통해 하나의 페이로드를 운반한다.

SSDS-CDMA는 본 명세서에서 설명되는 대상과 상이하다:

종래의 SSDS-CDMA에서, 인코딩된 값은 서로 비동기식으로 전송되는 반면에, 본 명세서에 개시된 LST는 N개의 페이로드 신호 샘플의 벡터 내 모든 값을 EM 경로를 가로질러 운반되는 L개의 값들의 시리즈로서 동기식으로 인코딩한다.

종래의 SSDS-CDMA는 최소 에너지 소비, 가능한 최소 해로운 EM 복사, 및 인터셉트의 최소 확률을 위해 전송되는 신호를 주위 잡음 플로어에 은닉하려 하는 반면에, 본 명세서의 LST는 최대 에너지를 관련 FCC/CE/CCC 규정에 의해 허용되는 EM 경로로 전송한다.

종래의(비트-시리얼) SSDS-CDMA는 칩-위상-편이된 코드 변형을 이용해, 송신기들을 구별할 수 있는데 반해, 본 발명의 인코더와 디코더 쌍은 직교 코드 북을 이용해 인터트랙 간섭(ⅱ)(Intertrack Interference)을 최소화할 수 있다.

o 직교 코드 북이 비-확산 코드를 포함할 수 있다. 항등 행렬(도 15에 도시됨)이 이러한 하나의 코드 북의 예시이다.

o 직교 코드 북의 하나의 실시예는 확산 코드를 포함하여, 1) 각각의 입/출력 벡터 샘플의 전송이 침입자(aggressor)에 대항하는 SSDS의 복원성 이점을 누리고, 2) 감각 지각을 목적으로 하는 신호에 대해, 전기적 불완전성뿐 아니라 임의의 II까지 지각할 때 거슬리지 않는 아티팩트로 변환할 수 있다.

SSDS-CDMA 시스템에서의 동기화 정보의 획득 및 추적

임의의 SSDS 통신 시스템에서, 수신기는 전송기와 동기화될 필요가 있다. 일반적으로, 동기화는 다음의 두 부분으로 발생한다: 획득이라고도 알려진 초기 거친 동기화(coarse synchronization) 및 추적이라고도 알려진 이에 뒤 따르는 미세 동기화. 동기화의 획득 시 많은 에러 원인이 존재하는데, 본 발명의 실시예에서, 도플러 편이(Doppler shift), 다중경로 간섭, 및 종래의 SSDS-CDMA에 영향을 미치는 미묘한 효과 중 일부가 대부분의 인프라구조 EM 경로의 비교적 제한적인 속성 때문에 존재하지 않는다.

전송 구간 동안 반복율(repeat rate)이라고도 알려진 초기 칩율(chip rate)이 수정 오실레이터 또는 그 밖의 다른 정확한 시간 소스(time source)에 의해 제어될 것이라는 추가 이점이 존재한다. 수신 측에, 유사한 수정 오실레이터 또는 그 밖의 다른 정확한 시간 소스가 존재하여, 기본 주파수의 차이가 수백 ppm(parts per million) 정도일 것이다. 덧붙여, 반복 길이가 비교적 짧기 때문에 의사 잡음 생성 회로의 시퀀스 길이가 너무 크지 않다. 구현하기 간단할 수 있고 따라서 저비용인 이들 모든 요인들이 시스템에 추가된다.

인코딩/디코딩 시스템이 긴 초기 획득 절차를 건너뛸 수 있게 하면서, 앞서 언급된 단순화를 가능하게 한다. 수신기는 송신기의 칩율과 유사하게 동작될 것이며 수신기 내 PN 생성기의 상대 위상이 쉽게 획득될 수 있다. 실제로, 구현되는 회로는 단순히 전송 회로의 주파수와 매칭되도록 주파수를 변경시킬 수 있는 능력의 약간의 변동과 함께 송신기에 대한 수신기의 상대 위상을 획득하는 추적 시스템이다.

동기화 획득 시스템은 매체로부터의 수신된 신호 및 수신기에 로컬로 위치하는 PN 생성기로부터의 출력을 입력으로서 취하는 슬라이딩 상관기(sliding correlator)로 기재될 수 있다. 로컬 PN 생성기가 주파수 다이버시티의 협대역을 갖는 PLL 즉 위상 고정 루프(phase lock loop)로부터 구동된다, 즉, 이는 본질적으로 타깃 주파수에 가까이에서 실행될 것이며 중심 주파수 부근에서 제어 대역을 가진다. 슬라이딩 상관기로부터의 출력이 분석되어 고정 상태가 획득되었는지 여부 또는 주파수가 지나치게 높거나 지나치게 낮은지 여부를 결정할 수 있으며, 그 후 고정 상태 검출기(lock detector)가 피드백 루프에서 처음과 동일하게 유지되도록 속도를 높이거나 낮추도록 PLL을 구동시킨다.

슬라이딩 상관기는 유입 신호의 샘플링 및 디지털화된 표현으로서 구현될 수 있으며, 이 경우 상관이 디지털 로직에서 형성된다. 슬라이딩 상관기는 스위칭된 아날로그 회로로서 구현될 수 있으며, 이 경우, 유입 신호가 샘플링되고 상관이 스위칭된 커패시터 회로에서 수행된다.

획득 프로세스에서 한 가지 전통적인 기법이 다양한 탭 또는 딜레이를 통한 검색을 통해 이뤄지는 수신기 PN 생성기의 거친 위상 정렬 및 PLL로 이뤄지는 미세한 위상 주파수 정렬을 갖는 것일 것이다. 그러나 시스템의 실시예에서, PN 시퀀스 생성기 내 모든 이용 가능한 탭을 검색할 때 요구되는 시간이 비교적 짧다. 전통적으로 PN 생성기의 다양한 탭을 검색하여 비교적 유사한 상관 스파이크를 찾고 그 후 PLL의 주파수를 변경시킴으로써 이 상관을 미세-튜닝할 수 있다. 이를 통해 거친 조정 및 미세 조정 모두 이루는 것이 가능해진다. 시스템의 실시예가 비교적 비제한적이기 때문에, PLL의 변경을 통해 주파수를 변경하고 거친 조정 및 미세 조정 모두를 이룸으로써 위상을 슬라이딩하는 것이 간단해 진다.

추가 실시예에 의해, 송신기가 동기화 획득 및 추적을 촉진시키기 위한 지정 특성을 갖는 훈련 시퀀스를 전송할 수 있다. 이 훈련 시퀀스는 데이터 비디오 데이터의 모든 그룹의 시작 부분에서 발생하거나, 실제로, 서브대역, 즉, 페이로드 스니펫에 적용되고 동시에 전송되는 코드 북 내 모든 코드에 직교인 추가 코드에 의해 변조된 서브대역으로서 존재할 수 있다. 독립적인 훈련 시퀀스, 또는 서브-대역이 신호 교정 회로의 파라미터 튜닝, 가령, 프리-엠퍼시스(pre-emphasis)를 위해 참조될 수 있는 EM 경로의 EM 특성의 프로브로서 역할한다. 이하에서, 일반성을 잃지 않고, 이 신호가 "프로브 신호"라고 지칭된다. 이 프로브 신호는 k개의 전송 구간에 걸쳐 일정하게 유지될 수 있고, 일부 지정 k 및 이의 연관된 코드에 대해 k * L 칩 길이로 만들어진다. 입력 벡터 내 페이로드 샘플에서와 같이, 이 프로브 신호가 이산(디지털) 또는 연속(펄스형) 표현으로 구현될 수 있다. 이 접근법은 노이즈, 간섭, 및 반사에 대한 프로브 트랙의 복원성을 향상시킨다. 이 적용예에서, 프로브 신호가 특히 획득 및 추적을 촉진시키는 데 강력한데, 왜냐하면 프로브 신호가 채널 감쇠가 직접 측정될 수 있도록 하는 일정한 진폭을 갖도록 만들어질 수 있기 때문이다.

또 다른 바람직한 실시예는 도 11에 도시된 병렬 상관 시스템이다. 이 시스템은 PN 시퀀스 생성기 내 인접 탭을 분석한다. 3개의 인접 탭을 연구하고 이들 개별 탭 각각과 상관 관련시킴으로써, 고정 상태 검출 알고리즘이 크게 단순화된다.

추가 실시예에서, 수신 회로가 위상-정렬 및 동기화된 신호를 독립 서브-대역에서 송신 회로로 다시 재전송하도록 구성된다. 이러한 방식으로 제어 루프를 완성함으로써 송신기가 프로브 신호를 제공하는 실시예와 페이로드 스니펫을 인코딩하는 실시예 간에 전환할 수 있다. 초기 파워-업 후, 수신 회로로부터 반환된 서브-대역 신호를 획득할 때까지 송신 회로가 프로브 신호를 송신한다. 반환된 신호가 수신될 때, 송신 회로가 수신된 파라미터에 따라 데이터를 전송하기 시작한다. 이 폐쇄-루프 제어 시스템에 의해, 강건하고 자체-교정되는 LST가 구현될 수 있다.

LST 최적화

LST에서, 송신기가 EM 경로를 통해 수신기로 에너지를 전송한다. 상기 LST 페이로드는 하나 이상의 샘플링된 신호 스니펫을 포함한다. 페이로드 스니펫의 각각의 세트에 대해, LST는 입력 벡터를 어셈블하고, 입력 벡터를 인코딩하며, 신호를 불완전한 EM 경로로 전송하며, EM 경로의 다른 단부로부터 신호를 수신하며, 수신된 신호를 출력 벡터로 디코딩하고, 출력 벡터를 재구성된 페이로드 스니펫으로 배포시킨다. 재구성된 페이로드와 입력 페이로드 간 대응관계의 정확성이 EM 경로의 전기적 품질 및 인코더 어셈블리 및 디코더 어셈블리 구현에 의해 전체적으로 결정된다.

EM 경로의 전기적 품질은 물질 및 어셈블리의 물리적 변화와 환경적 간섭 모두에 따라 달라진다. 따라서, 디코더 어셈블리에서 수신된 신호가 인코더 어셈블리에 의해 송신되는 신호와 상이하다. 송신된 신호와 수신된 신호 간 차이가, 예를 들어, 임피던스 오정합, 및 침입자 신호로 인한 롤-오프, 반사에 의해 결정된다.

단일 배포 구간(102)보다 긴 재구성된 페이로드 신호(502)가 복수의 배포 구간에 걸쳐, 따라서 복수의 디코딩 구간(14) 및 따라서 복수의 전송 구간(2)에 걸쳐 인코딩된다. 바람직한 실시예에서, 디코더 어셈블리(328)를 정의하는 파라미터, 가령, 전송 구간, 디코딩 구간, 배포 구간, N(8), L(10), 코드 북(356), 및 순열기(348)의 순열이 모두, 출력 벡터(352) 내용의 단일 세트에 대응하는 재구성된 페이로드 샘플(357)의 하나의 세트의 처리에 포함되는 단계들 전체에서, 일정하게 유지된다. 디코더 어셈블리의 하나의 실시예에서, 모든 디코딩 파라미터가 "하드 코딩"되고 변경될 수 없다. 출력 벡터의 디코딩이 모든 이전 출력 벡터 및 모든 차후 출력 벡터의 디코딩으로부터 논리적으로 독립적이기 때문에, 디코딩 파라미터가 재구성된 페이로드 샘플의 하나의 출력 벡터의 가치에서 다음 것으로 변경될 수 없는 어떠한 이유도 없다. 따라서 디코더 어셈블리의 또 다른 실시예에서, 가령, 페이로드 특성, EM 경로(314) 특성, 및/또는 적용 요건의 변화에 응답하여, 디코딩 파라미터 중 임의의 것이 알고리즘 제어 하에서 하나의 배포 구간과 다음 배포 구간에서 달라질 수 있다.

디코더 어셈블리(328)의 아날로그 버전의 또 다른 실시예에서, 아날로그 부분이 스위칭된 커패시터 회로로서 구현될 수 있다. 이 회로의 작동이 샘플 앤 홀드 회로(sample and hold circuit), 곱셈기 회로 및 파이프라인형 동작의 사용을 수반할 것이라고 가정할 때, 해당 분야의 통상의 기술자에게 최신 ADC 설계와의 유사함이 자명해질 것이다. 실제로, 아날로그 디코더 어셈블리의 한 가지 이러한 구현예가 디코더 어셈블리의 파이프라인 동작 내 임계 레벨(thresholding level)의 단순 선택을 통해 이진에서부터 n진을 거쳐 연속형까지의 임의의 진폭 표현을 수용하는 것을 가능하게 한다. 하나의 실시예에서, 디코더 어셈블리는 디지털 신호 또는 펄스형 신호를 수용함으로써 시스템 유연성을 활성화하도록 파라미터 재구성될 수 있는 설계이다.

도 10은 슬라이딩 상관기로서 기재될 수 있는 하나의 동기화 획득 및 추적 회로의 실시예의 아키텍처이다. 핵심 입력이 수신된 신호(214)이며, 핵심 출력은 클록 신호(826)이다. 도 10의 회로는 상관 피크 검출기(320)에 의해 미세하게 조절되는 위상-고정 루프(PLL)(810)에 의해 클록킹되는 PN 생성기(814)를 포함한다. PN 생성기는 주파수 다이버시티의 협대역을 갖도록, 즉, 본질적으로 타깃 주파수에 가까이에서 실행되거 중심 주파수 주위에 제어 대역을 갖도록 설계된다. 상관 피크 검출기에서 슬라이딩 상관기로부터의 출력(824)이 분석되어 고정 상태가 획득되는지 여부 또는 주파수가 지나치게 높거나 지나치게 낮은지 여부를 결정할 수 있다. 이 고정 상태 검출기가 동기화를 서보 온(servo on)하도록 PLL 주파수를 조절한다.

도 10에 도시된 슬라이딩 상관기가 유입 신호의 샘플링 및 디지털화된 표현으로 구현될 수 있으며, 이 경우 상관이 디지털 로직으로 형성된다. 슬라이딩 상관기의 또 다른 구현이 스위칭된 아날로그 회로일 수 있으며, 이 경우, 유입 신호가 샘플링되고 상관이 스위칭된 커패시터 회로에서 수행된다. 하나의 실시예가 주파수를 변경하고 PLL 주파수를 조정함으로써 거친 조정과 미세 조정 모두를 이룸으로써, 위상을 조정한다.

대안적 실시예에서, 인코더 어셈블리(326)가 벡터 송신의 시리즈의 프리앰블로서 알려진 특성을 갖는 훈련 시퀀스를 전송하여, 동기화 확득 및 추적을 촉진시킬 수 있다. 모든 벡터 송신의 시작 부분에서 이 훈련 시퀀스가 발생하거나, 입력 페이로드 스니펫과 함께 독립적인 스니펫으로서 전송될 수 있다. 훈련 시퀀스를 독립적인 페이로드 신호로서 전송함으로써, 이 프로브 신호가 전송 매체의 품질을 특징화할 수 있다. 이러한 특징화 데이터는 다양한 신호 교정 파라미터, 가령, 프리-엠퍼시스를 위해 사용된다. 덧붙여, 또한 훈련 시퀀스 신호가 노이즈 및 간섭에 대항하는 복원력을 증가시키면서 하나의 수집 구간보다 훨씬 더 긴 주기를 가질 수 있다. 본 발명에서, 훈련 시퀀스가 특히, 획득 및 추적을 촉진하는 데 강력한데, 왜냐하면 훈련 시퀀스가 일정한 진폭을 갖도록 만들어질 수 있다.

병렬-상관 동기화 획득 및 추적 시스템의 예시가 도 11에 도시되어 있다. 이 시스템은 PN 시퀀스 생성기(814) 내 인접 탭(902, 904, 및 906)을 분석한다. 상관 스파이크 검출기(320)에서, 3개의 인접한 탭 및 개별 탭 각각과 관련된 상관을 동시에 평가함으로써, 고정 검출 알고리즘이 크게 단순화된다.

추가 실시예에서, 수신 회로가 독립 서브-대역에서 위상-정렬 및 동기화된 신호를 송신 회로로 다시 재송신하도록 구성된다. 이러한 방식으로 제어 루프를 완료함으로써 송신기가 프로브 신호를 제공하는 실시예와 페이로드 스니펫을 인코딩하는 실시예를 전환할 수 있다. 초기 파워-업 후, 송신 회로가 수신 회로로부터 반환되는 서브-대역 신호를 획득할 때까지 프로브 신호를 송신한다. 반환된 신호가 수신될 때, 송신 회로가 수신된 파라미터에 따라 데이터를 송신하기 시작한다. 이 폐쇄-루프 제어 시스템에 의해 강건하고 자체-교정 LST가 구현될 수 있다.

도 12는 순열기(348)의 간단한 라운드-로빈 순열을 도시하며, 여기서 모든 N개의 출력 벡터 위치가 배출될 때까지 디코더 출력 벡터(352) 내 각각의 연속적인 인덱스로부터의 다음 샘플(302)이 재구성된 페이로드 스니펫 α', β', ..., ω'의 세트에서 다음 신호(502) 내 다음 샘플(804)로 배포된다. 하나의 배포 구간 동안 모두 배포되는 재구성된 페이로드 스니펫별 가능한 서로 다른 개수의 샘플이 존재한다. 넘버링된 원이 디코더 출력 벡터 내용이 배포 구간 동안 재구성된 페이로드 스니펫으로 배포되는 순서를 가리킨다. 정확히 N개의 샘플이 배포 구간 동안 배포된다.

순열기(348) 순열에 대해 N!개의 동일하게 우수한 선택이 존재하지만, 성공적인 페이로드 전송이 디코더(512) 순열이 (다른 도면에 도시된) 인코더(510) 순열(510)의 역을 구현할 것을 요구한다. 이러한 상세사항에 대한 협의를 보장하는 것은 본 발명의 대상이라기보다는 국제 표준의 대상이다.

도 12에 도시된 스키마가 많은 가능한 유형의 신호에 적용된다. 예를 들어, 각각의 연속 샘플이 색 값(예를 들어, 픽셀당 3 (R / G / B))인 비디오의 표현으로 구성된 단일 페이로드 신호가 존재할 수 있다. 또 다른 예시가 단일 페이로드 신호이며, 복수의 독립적인 비디오 신호로부터의 색 값으로 구성된 하나씩의 페이로드 신호가 인터리빙된다. 추가 예시가 다양한 유형의 신호, 가령, 비디오, 오디오, 화학, 기계/햅틱 등을 포함한다. 이러한 하이브리드 예시의 실시예가 각각의 전송 시간 구간 동안 각각의 페이로드 신호로부터/로의 서로 다른 개수의 샘플을 포함한다. 추가 예시는 네 가지 유형의 신호(디지털, 아날로그, 펄스형 및 신경) 각각을 단독으로 또는 조합으로 포함한다.

도 13은 8-요소 디코더 출력 벡터 내 인덱스로부터 제1 전송 구간의 수신으로부터 발생하는 병렬-RGB 출력 비디오 신호로의 샘플의 라운드-로빈 할당을 도시한다.

도 13은 도 12에 기재된 일반적인 스키마의 특히 공통적인 특수 경우를 도시한다. 이 예시에서, 재구성된 페이로드가 단일 재구성된 RGB-기반 비디오 신호의, 각각 R, G, 및 B 색 평면을 나타내는 3개의 신호(502)로 구성된다. 디코더(512) 출력 벡터(352) 내 요소의 개수 N이 8일 수 있다. 이 예시는 특정 배포 구간 동안 라운드-로빈 할당을 보여준다.

도 13에서 시작된 예시에 추가로, 도 14는 바로 다음 배포 구간 동안 라운드-로빈 할당을 도시한다.

도 15는 L = N + 3인 경우에 대해 항등 행렬의 대상인 이진 코드 북의 구조체를 도시한다. 칩 인덱스 j(916)가 도면에서 수평 방향으로 0 내지 L-1이며, 입/출력 벡터 인덱스 i(914)는 도면에서 수직 방향으로 0 내지 N-1이다.

도 16은 공통 PN 시퀀스의 고유 회전인 코드를 갖는 127×127 이진 코드 북의 예시를 도시한다. 도면에서, 흑색 사각형은 "1" 값에 대응하며, 백색 사각형은 "-1" 값에 대응한다. 펄스형 변조를 위한 행렬이 다음의 단계에 따라 구성된다:

1. L×L 항등 행렬을 인스턴스화

2. 첫 N개의 행만 유지

3. 0 엔트리를 -1 값으로 변환

4. 결과는 도 16에 도시된 예시적 코드 북이다.

도 17은 왈시-하다마드 행렬(Walsh-Hadamard matrix)인 128 × 128 이진 코드 북의 예시를 도시한다. 도면에서, 흑색 사각형은 "1" 값에 대응하고, 백색 사각형은 "-1" 값에 대응한다.

도 18은 왈시-하다마드 행렬을 준-PN 시퀀스와 콘볼루션함으로써 구성되는 128 × 128 이진 코드 북의 예시를 나타낸다. 도면에서, 흑색 사각형은 "1" 값에 대응하고, 백색 사각형은 "-1" 값에 대응한다.

하나의 실시예에서, 페이로드 신호(500 및 502)가 비디오 신호, 가령, 완전히 채워진 R/G/B 색 평면의 경우에 대해 도 5, 도 6, 도 13 및 도 14에 도시된 바와 같은 신호를 포함한다. 도 19는 본 발명이 (일종의) 비디오 시스템에 적용되는 실시예를 도시한다. 도 19에 도시된 아키텍처는 지정 개수 C의 카메라(516) 및 또 다른 지정 개수 D의 디스플레이(518)를 포함한다. 도 19에 도시된 아키텍처는 또한 매체 처리 유닛(MPU)(548)을 포함한다. MPU는 비디오 프로세서(536), 비디오 프로세서가 저장 신호(562)를 교환하는 비-휘발성 저장장치(560), 및 비디오 프로세서가 인터넷 프로토콜 신호(546)를 통해 인터넷(576)과 통신할 때 통하는 광역 네트워크(Wide Area Network) 인터페이스(544)를 포함한다.

도 19에 도시된 카메라(516)는 이미지 센서(522)가 차지하는 초점 평면 상으로 포커싱된 광(534)을 영사시키도록 입사광(528)을 굴절시키는 렌즈(520)를 포함한다. 이미지 센서는 광 측정치의 정렬된 시리즈를 포함하는 출력 신호(524)를 생성하며, 이때 각각의 측정치가 초점 평면 내 기하학적 위치에 대응하고, 각각의 측정치는 지정 이미지 센서 노출 구간(4) 동안 획득된다. 하나의 파이프라인-균형 실시예에서, 이미지 센서 노출 구간은 전송 구간(2)과 동일하다. 카메라는 인코더 어셈블리(326)를 더 포함한다. (538)은 이미지 센서 출력 샘플을 인코더에 대한 입력 페이로드 신호로서 적응시키는 회로이다.

이미지 센서(522)의 출력 신호(524)가 본질적으로 펄스형이며, 디지털 신호를 변환하는 것이 충실도(fidelity)는 아마도 추가할 수 없으면서 0이 아닌 제조 비용은 확실히 추가하는 추가 아날로그-디지털 변환 회로를 이용한다. 본 발명의 가장 단순한 실시예는 광 측정치를 아날로그-디지털 변환할 필요없이 펄스형 신호를 직접 전달하여, 이전 배열에 비교할 때 최소의 비용으로 고해상도 비디오 신호의 목적에 맞는 전송을 야기한다.

도 19에 도시된 디스플레이(518)는 디코더 어셈블리(328), 디코더 어셈블리 출력(재구성된 디스플레이 제어 신호 스니펫)을 디스플레이 요소 어레이 제어기(556)의 입력(526)으로 적응시키는 회로(540)를 포함한다. 어레이 제어기는 일련의 밝기 제어 값(558)을 생성한다. 각각의 밝기 제어 값은 디스플레이 요소의 어레이(530) 내 각각의 기하학적 위치에서의 발광 요소의 각각의 지정 디스플레이 어레이 재생 구간(6) 동안 유지되는 밝기를 결정한다. 하나의 파이프라인-밸런싱 실시예에서, 디스플레이 어레이 재생 구간은 전송 구간(2)과 동일하다. 디스플레이 어레이는 요소, 가령, 광(552)을 발산하는 특정 유형의 다이오드로 구성된다. 시청자의 뇌가 시간의 흐름에 따른 이러한 활동을 움직이는 이미지로 해석한다.

도 19의 비디오 실시예에서, 비디오 시스템의 센터피스가 비디오 프로세서(536)를 기반으로 하는 중앙 처리 장치(MPU)(548)이다. MPU는 LST(1)를 통해 모든 카메라(516)로부터 신호를 수신하고, MPU는 신호를 LST(1)를 통해 시스템 내 모든 디스플레이(518)로 전송한다. 모든 카메라 신호 및 모든 디스플레이 신호 각각이 시스템 내 나머지 모든 비디오 신호로부터 독립적이다. 아마도 간단한 회로(568)가 각각의 디코더 어셈블리 출력(570)(재구성된 카메라 신호 스니펫)을 비디오 프로세서에 대해 요구되는 데이터 포맷으로 적응시킨다. 마찬가지로, 아마도 간단한 회로(574)가 비디오 프로세서의 데이터 포맷으로부터의 준비된 디스플레이 입력 신호(566)를 대응하는 디스플레이로 도착하는 입력 페이로드 신호(566)로 적응시킨다. 회로(568 및 574)는 해당 분야에 잘 알려져 있다.

하나의 실시예에서, MPU(548)는 비디오에 다양한 동작을 수행하는데, 예컨대, 비휘발성 메모리(560)로부터 불러와진 저장된 콘텐츠(562)를 디코딩하는 동작, 비휘발성 메모리로 압축된 비디오 신호(562)를 저장하는 동작, 및/또는 WAN 모뎀(544)을 통해 인터넷 프로토콜 신호(546)를 인터넷(576)과 교환하는 동작이 있다. 양방향 변환기(542)가 이더넷 패킷과 비디오 프로세서의 데이터경로를 차지하는 펄스형 또는 디지털 신호 간 변환한다.

하나의 실시예에서, 비디오 프로세서(536)는 CPU이다. 또 다른 실시예에서, 비디오 프로세서는 GPU이다. 상기 비디오 프로세서는 디지털 데이터경로 또는 펄스형 데이터경로로 구현될 수 있다. 디지털 데이터경로는 입력에서 A/D를 요구하고 출력에서 D/A를 요구하기 때문에 본질적으로 펄스형 데이터경로보다 비디오에 덜 효율적이다.

다양한 공통 비디오 시스템이 도 19에 도시된 도면의 파라미터 변형으로 나타나며, 다음과 같이 예를 들 수 있다:

가정용 엔터테인먼트 시스템 circa 1990: C=0 - 카메라가 없음. D=1 - CRT 디스플레이가 테이블 상에 놓인 박스에 내장되어 있음. MPU(548)는 튜너/증폭기 회로 조립체이고, EM 경로(314)는 동축 케이블이며, LST(1)는 PAL이다.

가정용 엔터테인먼트 시스템 circa 2016의 실시예에서, C=2 - Kinect 시스템이 스테레오 흑백 컴퓨터 비전을 포함함. D=1 - HDMI 디스플레이가 벽에 걸려 있음. MPU(548)는 게임 머신, 가령, Sony의 PlayStation™ 또는 Microsoft의 Xbox™이며, EM 경로(314)는 HDMI 케이블이고, LST(1)는 HDMI이다

가정용 엔터테인먼트 시스템의 한 가지 가능한 실시예, 가령, iVR™ ("몰입형 가상 현실")을 구현하는 실시예에서, C=256 - 고해상도 카메라는 3D 360-도 기계 시각 입력을 제공하여, 새로운 전체 입력을 제스처 및 움직임 기반 간섭에 이용 가능하게 만든다. D=2048 - 모든 고체 벽, 천장 및 바닥이 가요성의 강건한 디스플레이 패널로 만들어진다. MPU(548)는 PlayStation 또는 Xbox의 연산 향상된 변형이다. EM 경로(314)는 임의의 미국 전선 규격(AWG: American Wire Gauge) 전선 쌍이고, LST(1)는 본 발명의 대상이다. 이 실시예가 지금까지 픽셀-풍부(pixel-rich) 인터넷 콘텐츠에 대해 기대됐던 것과 질적으로 다른 경험을 가능하게 한다.

승객 차량 시스템의 하나의 실시예에서, C=8 - 다양한 적외선(IR) 및 자외선(UV) 및 가시광 센서가 안전을 위한 기계 시각 분석을 위해 데이터를 수집한다. D=4 - 뒤쪽 승객 엔터테인먼트를 위해 디스플레이가 대시 및 좌석 머리 받침대 상에 제공된다. MPU(548)가 엔진 제어 유닛(ECU)이다. EM 경로(314)는 CAT-3이며, LST(1)가 LVDS이다.

승객 차량 시스템의 한 가지 가능한 실시예에서, C=32 - 다양한 IR 및 UV 및 가시광 센서가 안전을 위한 기계 시각 분석을 위해 데이터를 수집하고 승객을 위한 비디오-집중형 인터넷 대화가 가능해진다. D=64 - 제어와 승객 엔터테인먼트 모두를 위해 디스플레이가 모든 고체 표면 및 외부 유리 및 대시 상에 제공된다. MPU(548)는 엔진 제어 유닛(ECU)이다. EM 경로(314)는 저렴한 케이블이고 LST(1)는 본 발명의 대상이다. 이 실시예에 의해 승객은 iVR 엔터테인먼트 경험을 즐길 수 있고, 운전자는 차량을 제어하기 위한 가장 반응성이 뛰어난 헤드업 디스플레이를 이용할 수 있다.

소매점 신호 비디오 시스템(가령, 패스트푸드 음식점 메뉴)의 한 가지 실시예에서, MPU(548)는 타워 PC 또는 서버이다. EM 경로(314)는 CAT-5/6이고, LST(1)는 HDBaseT이다.

소매점 신호 비디오 시스템의 한 가지 가능한 실시예에서, MPU(548)는 타워 PC 또는 서버이다. EM 경로(314)가 임의의 AWG 전선 쌍이며, LST(1)는 본 발명의 대상이다. 이 실시예에 의해, 디스플레이(518)가 MPU로부터 더 멀리 위치할 수 있어서, 단일 MPU가 많은 디스플레이를 수용할 수 있도록 함으로써 비용을 절약한다. 또한, 케이블은 훨씬 덜 비싸며 현장에서 이러한 케이블을 종료하는 것이 용이하다(현재, iVR을 가능하게 하는 HDMI의 주요한 장벽).

HD 비디오 감시 시스템의 하나의 실시예에서, MPU(548)가 DVR이다. EM 경로(314)는 동축 케이블이며 LST(1)는 아날로그 HD이다.

8K 비디오 감시 시스템의 한 가지 가능한 실시예에서, MPU(548)는 DVR이다. EM 경로(314)는 임의의 AWG 전선 쌍이며, LST(1)는 본 발명의 대상이다. 이 실시예는 레거시 인프라구조 케이블링을 통해 고해상도 비디오를 비용 효율적으로 전달한다.

* 도 19의 도면의 파라미터 사례로서 나타날 수 있는 또 다른 실시예가 C=0 및 D=1인 circa 1970 시네마 시스템, C=0 및 D=8인 예시적 서라운드-뷰 시스템, C = 64 및 D = 64인 미래형 iVR 시네마 시스템, C = 8 및 D = 8인 HD 락 콘서트 비디오 시스템, 연주자, 관객의 비디오 피드, 준비된 비디오 신호, 및 합성 생성된 비디오 신호를 포함하는 고해상도 라이브 경험을 가능하게 하는 C = 128 및 D = 128인 8K 락 콘서트 비디오 시스템을 포함한다.

본 발명의 대상은 EM 경로(314)를 따라 임의의 유형의 샘플링된 신호(500)를 전송하는 LST(1)의 양태이다. 비디오, 오디오, 및 그 밖의 다른 유형의 데이터 신호의 전송을 요구하는 많은 경우에서, 주요 페이로드 정보 흐름의 방향에 반대인 방향으로 EM 경로를 따라 정보를 전달할 수 있는 것이 또한 바람직하다. 예를 들어, 도 19에 도시된 MPU(548)가 제어 및 설정 정보를 센서, 가령, 카메라 및 마이크로폰으로 전송할 수 있기 때문에 바람직할 수 있다. 개시된 LST가 저-대역폭 업스트림 통신을 배제하지 않는다.

인코더 어셈블리(326)는 모든 인코딩 구간에서 N개의 샘플의 벡터를 인코딩한다. 초당 인코딩 구간의 개수를 f라고 칭하면(따라서 f=1/인코딩 구간), 인코더 어셈블리의 처리량은 초당 Nf이며, EM 경로(314)로의 전송을 위해 초당 Lf 샘플이 이용 가능하다(여기서 L>=N). 예를 들어, 1920x1080 1080p60 HD 비디오가 대략 샘플당 2백만 픽셀 또는 6백만 샘플이거나, 각각의 픽셀의 RGB 인코딩을 위해 초당 3억6천만 샘플이다. 이는 Nf =360e6 =.36e9임을 알려준다. Lf = 1 GHz = 1e9임이 기대될 수 있음이 타당하다. 인코더 어셈블리는 전송 구간(1) 동안 출력 값의 전체 정렬된 시리즈를 전송한다.

도 20은 디코더 어셈블리(328) 입력 단자(340)에서의 EM 경로(314)로부터 도달하는 신호의 예시적 오실로스코프 자취를 보여준다. 수직 눈금이 전압이고, 수평 눈금이 100ps 오실로스코프 측정 구간이다. 도 20에서, 20개의 오실로스코프 측정 구간이 하나의 칩 구간 τ에 대응한다.

명세서 및 다음의 청구항 전체에서, 맥락상 달리 해석되지 않는 한, 단어 "포함하다" 및 이의 변형, 가령, "포함하는"은 명시된 정수 또는 정수 그룹의 포함을 의미하지만, 그 밖의 다른 임의의 정수 또는 정수 그룹의 배제는 아닌 것으로 이해될 것이다.

본 명세서에서 어떠한 종래 기술의 참조도 이러한 종래 기술이 일반적인 지식의 일부를 형성함을 의미한다는 인정으로 이해되어서는 안 된다.

해당 분야의 통상의 기술자라면, 본 발명이 기재된 특정 적용예에 한정되지 않음을 알 것이다. 구체적으로, 일부 예시가 RGB 풀-컬러 이미지에 대한 것이지만, 본 발명은 페이로드 내 임의의 비디오의 페이로드 신호 또는 색 공간의 심도/개수가령, 크로마/루마의 모든 변형(및 크로마-서브-샘플링된) 색 공간(가령, YUV, YUV 4:2:0 등)뿐 아니라 모노크롬(즉, 단지 Y)에 무관하게 적용된다. 본 명세서에 기재되는 특정 요소 및/또는 특징과 관련하여 선호되는 실시예에 본 발명이 제한되는 것은 아니다. 본 발명은 개시된 실시예에 한정되지 않으며, 다음의 청구항에 의해 제공 및 정의되는 본 발명의 범위 내에서, 복수의 재배열, 수정, 및 치환을 수용할 수 있다.

Claims (38)

1. 전자기 경로를 통해 하나 이상의 샘플링된 비디오 신호의 입력 페이로드를 전송하는 방법으로서, 상기 방법은
   사전 결정된 순열을 이용해 하나 이상의 샘플링된 비디오 신호로부터 N개의 디지털 샘플의 입력 벡터를 수집하는 단계,
   L개의 디지털 출력 값의 정렬된 시리즈로서 라인 드라이버에서 N개의 디지털 샘플을 수신하는 단계 - L >= N >= 2임 - ,
   L개의 디지털 출력 값을 L개의 아날로그 출력 값으로 변환하는 단계, 및
   비디오 전송 장비로부터 비디오 수신 장비로 전자기 경로를 통해 L개의 아날로그 출력 값을 전송하는 단계를 포함하는, 방법.
2. 제1항에 있어서, L=N인, 방법.
3. 제2항에 있어서,
   각각 길이 L인 N개의 코드의 지정 코드 세트를 참조하여 N개의 디지털 샘플을 L개의 디지털 출력 값의 정렬된 시리즈로 인코딩하는 단계 - N개의 코드 각각은 N개의 디지털 샘플 중 하나씩과 연관되고, 상기 코드 세트는 항등 행렬이고 코드 세트 내 칩 값은 "+1" 또는 "0"이도록 제약됨 - 를 더 포함하는, 방법.
4. 제1항에 있어서,
   각각 길이 L의 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 N개의 디지털 샘플을 L개의 디지털 출력 값의 정렬된 시리즈로 인코딩하는 단계 - N개의 코드 각각은 N개의 디지털 샘플 중 하나와 연관됨 - 를 더 포함하는, 방법.
5. 제1항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두 공통의 외장(enclosure) 내에서 구현되는, 방법.
6. 제1항에 있어서,
   하나 이상의 샘플링된 비디오 신호로부터 연속적인 N개의 디지털 샘플을 수집, 수신, 변환 및 전송하는 단계를 지속적으로 반복하는 단계를 더 포함하는, 방법.
7. 전자기 경로를 통해 하나 이상의 샘플링된 비디오 신호의 입력 페이로드를 전송하기 위한 장치로서, 상기 장치는
   사전 결정된 순열을 이용해 상기 입력 페이로드로부터의 N개의 디지털 샘플을 N개의 위치의 입력 벡터 내 위치에 할당하는 순열기 - 입력 벡터 내 각각의 위치는 N개의 디지털 샘플 중 하나씩을 수신함 - ,
   L개의 디지털 출력 값의 정렬된 시리즈로서 N개의 디지털 샘플을 수신하는 라인 드라이버 - L >= N >= 2임 - ,
   L개의 디지털 출력 값을 L개의 아날로그 출력 값으로 변환하는 디지털-아날로그 변환기(DAC), 및
   비디오 전송 장비로부터 비디오 수신 장비로 전자기 경로를 통해 L개의 아날로그 출력 값을 전송하는 출력 단자를 포함하는, 장치.
8. 제7항에 있어서, L=N인, 장치.
9. 제8항에 있어서,
   각각 길이 L의 N개의 코드의 지정 코드 세트를 참조하여 입력 벡터의 N개의 디지털 샘플을 L개의 디지털 출력 값의 정렬된 시리즈로 인코딩하는 인코더 - N개의 코드 각각은 샘플들 중 하나씩과 연관되며, 코드 세트는 항등 행렬이고 코드 세트 내 칩 값은 "+1" 또는 "0"이도록 제약됨 - 를 더 포함하는, 장치.
10. 제7항에 있어서,
    각각 길이 L인 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 입력 벡터의 N개의 디지털 샘플을 L개의 디지털 출력 값의 정렬된 시리즈로 인코딩하는 인코더 - N개의 코드 각각은 샘플들 중 하나씩과 연관됨 - 를 더 포함하는, 장치.
11. 제7항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두 공통의 외장 내에서 구현되는, 장치.
12. 제7항에 있어서, 상기 순열기는 입력 페이로드로부터의 디지털 샘플을 입력 벡터 내 위치로 지속적으로 할당하며, 상기 라인 드라이버는 L개의 디지털 출력 값을 지속적으로 수신하고, 상기 DAC는 L개의 디지털 출력 값을 지속적으로 변환하며, 출력 단자는 전자기 경로를 통해 L개의 아날로그 출력 값을 지속적으로 전송하는, 장치.
13. L개의 아날로그 입력 값의 정렬된 시리즈를 전자기 경로를 통해 수신하는 방법으로서, 상기 방법은
    비디오 전송 장비로부터의 L개의 아날로그 입력 값의 정렬된 시리즈를 전자기 경로를 통해 비디오 수신 장비의 라인 증폭기에서 수신하는 단계,
    상기 L개의 아날로그 입력 값을 N개의 아날로그 샘플로서 출력 벡터로 수신하는 단계 - L >= N >= 2임 - ,
    비디오 전송 장비에서 사용되는 순열의 역(inverse)인 사전 결정된 순열을 이용해 출력 벡터로부터의 N개의 아날로그 샘플을 샘플링된 비디오 신호의 하나 이상의 재구성된 출력 페이로드로 배포하는 단계, 및
    샘플링된 비디오 신호 중 하나 이상의 재구성된 출력 페이로드를 비디오 수신 장비의 디스플레이로 전달하는 단계를 포함하는, 방법.
14. 제13항에 있어서, L=N인, 방법.
15. 제14항에 있어서,
    각각 길이 L인 N개의 코드의 사전 결정된 코드 세트를 참조하여 L개의 아날로그 입력 값을 N개의 아날로그 샘플의 출력 벡터로 디코딩하는 단계 - N개의 코드 각각은 샘플 중 하나씩과 연관되고, 코드 세트는 항등 행렬이며 코드 세트 내 칩 값은 "+1" 또는 "0"이도록 제약됨 - 를 더 포함하는, 방법.
16. 제13항에 있어서,
    각각 길이 L의 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 L개의 아날로그 입력 값을 N개의 아날로그 샘플의 출력 벡터로 디코딩하는 단계 - N개의 코드 각각은 샘플들 중 하나씩과 연관되고, 사전 결정된 코드 세트는 L개의 아날로그 입력 값의 정렬된 시리즈를 인코딩하는 데 사용되는 코드 세트와 동일함 - 를 더 포함하는, 방법.
17. 제13항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두 공통의 외장 내에 구현되는, 방법.
18. 제14항에 있어서,
    정렬된 시리즈를 수신하는 단계, 출력 벡터로 수신하는 단계, 전자기 경로로부터의 연속적인 L개의 아날로그 입력 값에 대한 배포 및 전달 단계를 지속적으로 반복하는 단계를 더 포함하는, 방법.
19. 전자기 경로를 통해 L개의 아날로그 입력 값의 정렬된 시리즈를 수신하기 위한 장치로서, 상기 장치는
    전자기 경로를 통해 비디오 전송 장비로부터 L개의 아날로그 입력 값의 정렬된 시리즈를 수신하는 비디오 수신 장비의 입력 단자,
    상기 L개의 아날로그 입력 값을 N개의 아날로그 샘플로서 수신하고 저장하는 출력 벡터 - L >= N >= 2임 - , 및
    비디오 전송기에서 사용되는 순열의 역인 사전 결정된 순열을 이용해 출력 벡터로부터 N개의 아날로그 샘플을 샘플링된 비디오 신호 중 하나 이상의 재구성된 출력 페이로드로 배포하는 순열기를 포함하는, 장치.
20. 제19항에 있어서, L=N인, 장치.
21. 제20항에 있어서,
    각각 길이 L인 N개의 코드의 사전 결정된 코드 세트를 참조하여 L개의 아날로그 입력 값을 N개의 아날로그 샘플의 출력 벡터로 디코딩하는 디코더 - N개의 코드 각각은 샘플들 중 하나씩과 연관되며, 상기 코드 세트는 항등 행렬이고 코드 세트 내 칩 값은 "+1" 또는 "0"이도록 제약됨 - 를 더 포함하는, 장치.
22. 제19항에 있어서,
    각각 길이 L인 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 L개의 아날로그 입력 값을 N개의 아날로그 샘플의 출력 벡터로 디코딩하는 디코더 - N개의 코드 각각은 샘플들 중 하나씩과 연관되고, 사전 결정된 코드 세트는 L개의 아날로그 입력 값의 정렬된 시리즈를 인코딩하는 데 사용되는 코드 세트와 동일함 - 를 더 포함하는, 장치.
23. 제19항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두는 공통의 외장 내에 구현되는, 장치.
24. 제19항에 있어서, 상기 입력 단자는 L개의 아날로그 입력 값의 정렬된 시리즈를 지속적으로 수신하며, 상기 출력 벡터는 L개의 아날로그 입력 값을 지속적으로 수신 및 저장하고, 순열기는 N개의 아날로그 샘플을 지속적으로 배포하는, 장치.
25. 제4항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 방법.
26. 제10항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 장치.
27. 제16항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 방법.
28. 제22항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 장치.
29. 전자기 경로를 통해 하나 이상의 샘플링된 비디오 신호의 입력 페이로드를 전송하는 방법으로서, 상기 방법은
    사전 결정된 순열을 이용해 하나 이상의 샘플링된 비디오 신호로부터의 N개의 아날로그 샘플의 입력 벡터를 수집하는 단계,
    라인 드라이버에서 N개의 아날로그 샘플을 L개의 아날로그 출력 값의 정렬된 시리즈로서 수신하는 단계 - L >= N >= 2임 - , 및
    비디오 전송 장비로부터 비디오 수신 장비로 전자기 경로를 통해 L개의 아날로그 출력 값을 전송하는 단계를 포함하는, 방법.
30. 제29항에 있어서, L=N인, 방법.
31. 제29항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두는 공통의 외장 내에서 구현되는, 방법.
32. 제29항에 있어서,
    각각 길이 L인 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 N개의 아날로그 샘플을 L개의 아날로그 출력 값의 정렬된 시리즈로 인코딩하는 단계 - N개의 코드 각각은 N개의 아날로그 샘플 중 하나씩과 연관됨 - 를 더 포함하는, 방법.
33. 제32항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 방법.
34. 전자기 경로를 통해 하나 이상의 샘플링된 비디오 신호의 입력 페이로드를 전송하기 위한 장치로서, 상기 장치는
    사전 결정된 순열을 이용해 입력 페이로드로부터의 아날로그 샘플을 N개의 위치의 입력 벡터 내 위치로 할당하는 순열기 - 상기 입력 벡터 내 각각의 위치는 아날로그 샘플들 중 하나씩을 수신함 - ,
    N개의 아날로그 샘플을 L개의 아날로그 출력 값의 정렬된 시리즈로서 수신하는 라인 드라이버 - L >= N >= 2임 - , 및
    비디오 전송 장비로부터 비디오 수신 장비로 전자기 경로를 통해 L개의 아날로그 출력 값을 전송하는 출력 단자를 포함하는, 장치.
35. 제34항에 있어서, L=N인, 장치.
36. 제34항에 있어서, 상기 비디오 전송 장비 및 상기 비디오 수신 장비 모두는 공통의 외장 내에 구현되는, 장치.
37. 제34항에 있어서,
    각각 길이 L인 N개의 상호 직교하는 코드의 사전 결정된 코드 세트를 참조하여 입력 벡터의 N개의 아날로그 샘플을 L개의 아날로그 출력 값의 정렬된 시리즈로 인코딩하는 인코더 - N개의 코드 각각은 샘플들 중 하나씩과 연관됨 - 를 더 포함하는, 장치.
38. 제37항에 있어서, 상기 비디오 수신 장비는 텔레비전, 비디오 감시 모니터, 모니터, 차량 디스플레이, 자동차 디스플레이, 열차 내 디스플레이, 소매점 간판, 소매점 디스플레이, 키오스크 디스플레이, 또는 iVR 디스플레이인, 장치.