ES2912249T3 - Sistema para transportar señales muestreadas a través de rutas electromagnéticas imperfectas - Google Patents

Abstract

Un método para recopilar una o más señales de entrada en vectores de entrada sucesivos (350), codificar cada vector de entrada (350) en una serie de salida ordenada, y pone a disposición la serie de salida como una señal para el transporte a través de una ruta de propagación electromagnética (314) durante un intervalo de transporte predeterminado (2), comprendiendo el método: a) recopilar durante un intervalo de recopilación predeterminado, de acuerdo con una permutación predeterminada, una subserie ordenada contigua de muestras de una serie ordenada de muestras de la una o más señales de entrada en un vector de entrada indexado (350) de una longitud predeterminada N; b) codificar el vector de entrada producido por la etapa a) por las etapas de: i) asociar con cada índice de vector de entrada un miembro de un conjunto predeterminado de N códigos de ensanchamiento indexados, en donde: (1) cada código es de una longitud predeterminada L; (2) L >= N; (3) cada código confiere la ganancia de proceso; y (4) el conjunto de códigos es ortogonal; ii) repetir durante un intervalo de codificación predeterminado (12), para cada uno de los L índices en los códigos, las etapas de: (1) modular (308) cada muestra recopilada en el vector de entrada indexado (350) de la etapa a) por el valor en el índice común en el correspondiente código (304) de la etapa b) i), y (2) sumar (310) los resultados de todas las modulaciones (114) de la etapa b) ii) (1) para formar un valor de una serie de salida ordenada (110) de valores (112); c) repetir durante el intervalo de transporte predeterminado (2), para cada uno de los L índices en la serie de salida ordenada de valores, la etapa de: i) poner a disposición durante un intervalo de segmento predeterminado (τ) el valor indexado en correspondencia en la serie de salida ordenada (110) de valores (112) producidos por la etapa b) ii) como una señal a la ruta de propagación electromagnética (314).

Description

DESCRIPCIÓN

Sistema para transportar señales muestreadas a través de rutas electromagnéticas imperfectas

El título de la divulgación es, "Sistema para transportar señales muestreadas a través de rutas electromagnéticas imperfectas".

Campo: transporte de sitio local de infraestructura (LST)

El campo de la divulgación es el transporte de sitio local de infraestructura (LST) para portar señales muestreadas entre pares de equipos conectados por rutas EM proporcionadas dentro de entornos construidos, tales como dentro de una habitación o dentro de un vehículo o a través de un edifico o a través de un campus.

Antecedentes

Sistemas de vídeo

Un sistema de vídeo incluye pantallas, sensores, procesadores de señales, almacenes de imágenes/vídeos e interfaces de control, así como, en algunos casos, una conexión a Internet. El objeto de esta divulgación es el transporte de sitio local (LST), que interconecta localmente equipo de sistema de vídeo. El equipo de vídeo da servicio a entornos locales. Se distingue el LST que opera dentro de entornos ocupados por las personas de las telecomunicaciones, que interconectan equipo ubicado de manera remota. Los servidores de Internet proporcionan el contenido y gestionan las experiencias interactivas que se presentan a los consumidores mediante sistemas de vídeo en cualquier ubicación conectada a Internet. Esto es porque los sistemas de vídeo son un aspecto intrínseco de cada sistema de entrega para la información rica en píxeles.

Sistemas de vídeo de infraestructura frente a sistemas de vídeo móviles

Hay dos clases de sistemas de vídeo: Móvil y de Infraestructura. Estos dos tipos de sistema difieren entre sí de dos maneras: 1) Los sistemas móviles son monolíticos, mientras que los sistemas de infraestructura se montan por los clientes o sus agentes a partir de equipo fabricado de manera diferente, y 2) Los sistemas móviles extraen la energía de baterías, mientras que los sistemas de infraestructura extraen la energía de la electricidad de la red eléctrica. Para resumir:

• Los sistemas de vídeo móvil extraen la energía de las baterías y son típicamente monolíticos, cada uno montado por un único fabricante a partir de diversos componentes. Por ejemplo, un teléfono inteligente implementa un procesador de vídeo, que lee múltiples cámaras y controla una pantalla del tamaño de la palma de la mano, todo empaquetado dentro de una carcasa.

• Los sistemas de vídeo de infraestructura se alimentan por la electricidad de la red eléctrica y están montados por los clientes a partir de equipo que se ha producido por diversos fabricantes.

Ambas clases de sistemas de vídeo son importantes para crear y acceder al contenido de Internet. Sin embargo, estas dos clases de sistemas de vídeo presentan desafíos de ingeniería muy diferentes.

Los sistemas de vídeo móviles se integran más fácilmente en la vida cotidiana de las personas que los sistemas de vídeo de infraestructura, debido a la portabilidad.

Los sistemas de vídeo de infraestructura generan experiencias que son más inmersivas que los de su contraparte los móviles, debido a la capacidad de la Realidad Virtual inmersiva (iVR™) para rodearnos con pantallas y sensores mientras extraen potencialmente grandes cantidades de energía eléctrica durante duraciones arbitrariamente largas.

Las aplicaciones de ejemplo de los sistemas de vídeo móviles incluyen

• Recopilar / publicar material de medios sociales

• Juegos de realidad aumentada (AR), tales como Pokemon GO

• Sistemas de Realidad Virtual (VR) en donde las pantallas y/o y las cámaras están conectadas a una unidad de procesamiento de medios (MPU) portátil, que puede ser por sí misma un teléfono inteligente u otro dispositivo portátil

Las aplicaciones de ejemplo de los sistemas de vídeo de infraestructura incluyen

Vigilancia de vídeo

Visión de máquina

Seguridad de vehículos a motor (en ocasiones denominada como visión de máquina)

Señalización de tiendas minoristas

Análisis de comportamiento del comprador (en ocasiones relacionado con la visión de máquina)

• Navegación, control y entretenimiento de conductor y pasajero de vehículos a motor

• Entretenimiento doméstico

• Realidad Virtual inmersiva ("iVR"), en donde las cámaras monitorizan al sujeto y las pantallas rodean al sujeto, de manera que el sistema de vídeo captura y presenta la información de píxeles desde todos los ángulos

Ejemplos del equipo de vídeo de infraestructura incluyen los PC de sobremesa (o torre), monitores de PC, decodificadores de salón, TV, cámaras de vigilancia de vídeo, grabadores de vigilancia de vídeo, monitories de vigilancia de vídeo, cámaras de navegación y seguridad de vehículos, unidades de control eléctrico de vehículo (ECU), pantallas de control y navegación para automóvil, cámaras de entretenimiento para automóvil, pantallas de entretenimiento para automóvil, pantallas de tienda minorista y quiosco, cámaras de iVR y pantallas de iVR. El sector del mercado de equipo de vídeo de infraestructura es grande y está creciendo rápido.

En contraste, no hay mercado de equipo de vídeo móvil. Todos los componentes dentro de un sistema de vídeo móvil (la interfaz de Internet, el procesador digital, la cámara o cámaras y la pantalla o pantallas, operan en proximidad cercana, de manera que puede ser llevado o portado todo el sistema. Las interconexiones operan a través de rangos cortos bajo condiciones bien controladas, y todos los componentes se suministran como una entidad monolítica, de manera que el cliente no tiene elecciones que hacer.

Los sistemas de vídeo de infraestructura, en contraste, imponen grandes exigencias a las interconexiones de vídeo. El equipo de vídeo de infraestructura está montado en ubicaciones arbitrarias dentro de un edificio o campus, y el vídeo se lleva a través de una diversidad de rutas físicas, que incluyen cables metálicos, radio y/o fibra óptica entre el equipo fabricado de manera independiente.

Transportes de sitio local de vídeo (LST)

Esta divulgación trata un aspecto de la implementación del sistema de vídeo de infraestructura: Transporte de sitio local (LST). Un LST porta una señal de vídeo a través de una ruta de propagación electromagnética (EM) desde una pieza de envío de equipo a una pieza de recepción de equipo ubicada tan lejos como cientos de metros del equipo de envío.

Tres ejemplos de rutas electromagnéticas (EM) incluyen electricidad a través de alambres, radiación a través del aire y fotones a través de una fibra. Los LST representan el vídeo transportado como una energía de EM en una forma apropiada al medio, por ejemplo, tensión, ondas de radio o luz.

Tipos de señal

Para los fines de esta divulgación, una señal es una variable, transportada como energía de EM cuya amplitud cambia con el tiempo.

Dos atributos caracterizan cada señal:

• Tiempo

o Continuo: El tiempo entre valores está limitado por la resolución a la que es posible medir el tiempo o "Discreto ("muestreado"): El tiempo entre valores está predeterminado, y su inversa es la "tasa de muestreo" de la señal muestreada

• Amplitud

o Continua: El número de posibles valores está limitado por la resolución a la que es posible medir la energía o Discreta ("cuantificada"): El número de posibles valores está predeterminado, y su base logarítmica de 2 es el "número de bits" de la señal cuantificada

Hay cuatro combinaciones de estos atributos y, por lo tanto, cuatro tipos distintos de señal:

• Las señales "analógicas" son señales continuas en el tiempo de amplitud continua.

• Las señales "digitales" son señales de tiempo discreto de amplitud discreta.

• Las señales "pulsátiles" son señales de tiempo discreto de amplitud continua. Existe una apropiación de este significado inusual del término "pulsátil" por claridad en esta divulgación. Las señales pulsátiles se procesan comúnmente con circuitos "analógicos muestreados", mientras que los expertos en la materia pueden preferir la expresión circuitos de "muestreo y retención".

• Las señales "neuronales" son señales de tiempo continuo, de amplitud discreta. Este no es necesariamente el significado habitual de la palabra "neuronal", sino que se ajusta para este cuarto cuadrante de la taxonomía. Las señales neuronales están fuera del alcance de la presente divulgación.

Esta divulgación introduce métodos y aparatos de transporte de sitio local (LST) para señales de carga útil muestreadas. Cada señal de carga útil es una serie ordenada de muestras. Las señales de carga útil se procesan en "fragmentos" sucesivos, donde un fragmento de código fuente es una subserie contigua de la serie ordenada de muestras que comprende la señal. Los métodos y aparatos desvelados en el presente documento son adecuados para señales pulsátiles y para señales digitales. Las señales analógicas de banda limitada pueden muestrearse, de manera que también son susceptibles de transportarse por los LST desvelados en el presente documento.

Señales de vídeo

Se usan señales de vídeo como ejemplos de señales de carga útil muestreadas por especifidad cuando sea apropiado en el presente documento. Hay muchos formatos electrónicos alternativos igualmente útiles para las señales de vídeo. En cualquier caso, aunque las imágenes son objetos bidimensionales, no importa el espacio de color del formato electrónico y la resolución de cada fotograma y la tasa de fotogramas, cada señal de vídeo se representa finalmente como una lista unidimensional de valores de color, es decir, una serie ordenada de valores de entrada. Estos valores de entrada se cuantifican para el vídeo digital y son valores continuos para el vídeo pulsátil.

LST de vídeo de infraestructura

Los sistemas de vídeo móviles son monolíticos y compactos, por lo que los LST no son un enfoque central del diseño de equipo de vídeo móvil. En contraste, los LST son una consideración de diseño crítica para los sistemas de vídeo de infraestructura, puesto que los sistemas de vídeo de infraestructura se ensamblan por clientes finales de equipo posiblemente fabricado en diversas fábricas, y están interconectados por rutas EM de infraestructura difíciles de predecir y, en ocasiones, difíciles de restringir.

Un LST de vídeo de infraestructura porta una señal de vídeo a través de un medio imperfecto desde el terminal de salida de un emisor de vídeo, tal como una cámara o PlayStation, a través de una ruta EM imperfecta al terminal de entrada de un receptor de vídeo, tal como una pantalla o Xbox. El emisor y receptor pueden implementarse dentro de un recinto común, tal como un DVR todo en uno con pantalla integrada, o los dos pueden estar cerca, tal como una pantalla de HDMI y un decodificador de salón, o las dos piezas de equipo pueden estar ubicadas en diferentes esquinas de una habitación, entre el guardabarros y el salpicadero en un coche, en extremos opuestos de un edificio, entre edificios en un campus o en diferentes vagones a lo largo de un tren. Los LST para medios comunes que portan señales eléctricas, de RF u ópticas representan el vídeo transportado como corriente/tensión, radio o luz, respectivamente.

Un LST que puede reutilizar el cableado de infraestructura heredado sería especialmente deseable, puesto que la instalación de cable es costosa, por lo que reutilizar la infraestructura heredada reduce los costes de instalación. Un LST de este tipo es el objeto de la presente divulgación.

Los siguientes LST de infraestructura son ejemplos que requieren una clase especial de cable y conector:

• EIA/CEA-861 (HDMI) es el LST para el entretenimiento doméstico. Un decodificador de salón envía vídeo a través del cable de HDMI a una pantalla.

• La clase de vídeo de USB es el LST para las webcams. Una webcam envía por flujo continuo vídeo a través del cable de USB a un ordenador personal.

• Ethernet es el LST para las cámaras de IP. Una cámara de IP envía por flujo continuo vídeo a través de cable de Par T renzado No Apantallado (UTP) a un conmutador LAN.

Los siguientes LST de infraestructura son ejemplos que no requieren una clase especial de cable y conector:

• NTSC/PAL es el LST para sistemas de CCTV heredados. Las cámaras de CCTV envían por flujo continuo vídeo a través del cable coaxial RG-59 a los DVR.

• Está ahora disponible una amplia gama de LST de CCTV de HD, que incluye HD-SDI y varias soluciones de HD analógicas propietarias.

Se usa una diversidad de LST para sistemas de Realidad Virtual (VR) que capturan las apariencias y los gestos de una persona mientras presentan vídeo panorámico al mismo tiempo.

Los sistemas de vídeo de infraestructura presentan una amplia diversidad de desafíos de cableado. En algunas aplicaciones de vídeo de infraestructura tales como CCTV, las características de ruta EM no son conocidas cuando se fabrica el equipo individual. Por lo tanto, algunos LST están diseñados para tolerar una amplia diversidad de cables coaxiales, UTP y otros.

DVI, LVDS y HDBaseT se encuentran entre los muchos LST de vídeo HD.

Los LST pueden estar caracterizados por el conjunto específico de limitaciones y compensaciones impuestas. Desafortunadamente, los impactos de estas limitaciones y compensaciones tienden a aumentar a medida que el número de unidades de equipo de vídeo de infraestructura y la resolución por señal de vídeo continúan aumentando en respuesta a la demanda del mercado insaciable.

SSDS-CDMA

En la búsqueda de un LST alternativo, los sistemas de transmisión de Secuencia Directa de Espectro Ensanchado -Acceso Múltiple por División de Código (SSDS-CDMA) como se definen en "Spread Spectrum Systems with Commercial Applications" por Robert C. Dixon, volumen 3, Wiley & Sons 1994, se incorpora por referencia en esta memoria descriptiva.

SSDS es un método de transmisión de señal en el que cada bit de la señal de entrada se modula por un código de frecuencia superior en el transmisor, mientras que el receptor correlaciona cada muestra de la señal recibida por una instancia sincronizada del mismo código.

SSDS es bien conocido que confiere múltiples beneficios, que incluyen resistencia contra los defectos de la ruta de propagación EM, que incluyen, por ejemplo, caída, dispersión, reflejos y señales agresoras.

SSDS explica las ondas reflejadas de las discontinuidades de impedancia: el retardo característico de estas ondas reflejadas es mucho más largo que el de una longitud de segmento. El único peligro de los reflejos es el bloqueo de la señal reflejada y no la señal de intensidad superior principal.

SSDS-CDMA es un método de transmisión que combina varias transmisiones de SSDS independientes, a través de la variación de los códigos. El receptor de SSDS-CDMA distingue entre los diversos transmisores basándose en el código usado por cada transmisor.

Esta divulgación trata los conjuntos de codificador y los conjuntos de decodificador adaptados para su uso con rutas EM arbitrariamente deterioradas.

Un LST entrega de manera ideal vídeo adecuado para el propósito. Para las aplicaciones de visualización humana de sistemas de vídeo, un LST adecuado para el propósito ofrece una reproducción lo más fiel posible de la señal de vídeo de carga útil, mientras que introduce un mínimo de artefactos visualmente perturbadores. El uso de cableado heredado siempre es el método de cableado de menor coste, en igualdad de condiciones y para el LST adecuado para el propósito puede reutilizar el cableado heredado, en lugar de requerir cableado nuevo o especial, y puede utilizar todo el ancho de banda y el rango dinámico del cableado u otras rutas EM para portar la esencia de las señales de vídeo de manera útil a través de cables económicos.

Además de los estragos eléctricos de la caída, la dispersión, los reflejos y las señales agresoras, factores como la terminación incorrecta, el engarzado bajo fuerza, las roeduras de los roedores y la inmersión en agua hacen que sea probable que haya errores de propagación a través del cableado de infraestructura. Los LST anteriores hacen que las imperfecciones de la propagación de la ruta EM se manifiesten como artefactos perceptivamente perturbadores que pueden degradar materialmente el valor percibido de las cargas útiles sensoriales. Para mitigar los impactos en la fidelidad de la señal, estos LST imponen restricciones de longitud de cable junto con circuitos de compresión y filtración costosos, todos los cuales restringen las implementaciones de sistema, mientas que limitan la fidelidad de manera simultánea.

Como la técnica anterior, el documento US 5 793 759 A desvela un método y aparato para llevar a cabo la comunicación de acceso múltiple de división conjunta síncrona de múltiples canales de datos digitales a través de unos medios de transmisión compartidos, tales como un cable coaxial, de sistema de televisión por cable, un enlace de teléfono conductor de fibra óptica o de cobre, microondas terrestres, enlace de satélite, red de área local o extensa, inalámbrica que incluye red celular o alguna combinación de estos medios que usan circuitería de interfaz adecuada. El sistema incluye módems en unidades remotas y una unidad central para recibir datos digitales multiplexados por división en el tiempo dispuestos en intervalos de tiempo o canales y usa códigos ortogonales para codificar cada canal de múltiples datos y dispersar la energía de cada dato de canal a través de una trama de datos transmitidos en el domino del código. Dispersar los datos de esta manera hace al sistema menos susceptible a ruido de impulso. Las tramas están sincronizadas entre unidades remotas y centrales usando un esquema variable que transmite datos por tramas en un sistema distribuido en el que es necesario sincronizar las tramas entre todas las unidades independientemente de las diferencias en los retardos de propagación. Cada trama en el esquema de modulación de acceso múltiple por división conjunta síncrona incluye un hueco o banda de guarda que no contiene otros datos. El proceso variable implica entrenar cada unidad remota para imponer suficiente retardo antes de la retransmisión de un código de Barker recibido de la unidad central de manera que llega un código de Barker enviado por la unidad de recepción en la unidad central durante el hueco. El proceso de establecimiento en cada unidad de recepción es un proceso de ensayo y error, y cada unidad de recepción inicia el proceso de variación de manera asíncrona. Son conocidos los protocolos de resolución de contención de manera que únicamente se está alineando una unidad de recepción al hueco en cualquier tiempo particular.

Sumario de la presente divulgación

La presente invención se define por las reivindicaciones del método y aparato independiente 1, 6, 10 y 15 respectivamente. Las realizaciones preferidas se definen adicionalmente por las reivindicaciones dependientes. En un aspecto, esta memoria descriptiva desvela un LST para señales muestreadas que hacen que los errores de propagación EM se manifiesten perceptualmente de manera benigna en señales de carga útil reconstruidas, proporcionando de esta manera el mejor transporte de señales sensoriales a través de rutas EM imperfectas para fines de percepción humana.

No todos los aspectos de una señal sensorial, por ejemplo, visual, auditiva, de presión, háptica, química, etc., son igualmente útiles/valiosos en la percepción del cerebro humano del contenido de la señal, con respecto a cualquier fin dado. Por ejemplo, un cierto nivel de ruido (una pSNR baja) puede hacer que una señal de vídeo sea absolutamente no visible e ineficaz. Por otra parte, las personas pueden discernir fácilmente las formas representativas importantes, ponis, cachorros, otras personas, etc., a través de cantidades considerables de "nieve", incluso a pesar de una pSNR extremadamente baja.

En particular, cada uno de los subsistemas perceptivos humanos está muy adaptado a los cambios bruscos en las señales sensoriales. Por ejemplo, los sistemas visuales han evolucionado para que sean sensibles a los patrones de luz de frecuencia temporal alta y frecuencia espacial alta, algunos especulan para ser los cazadores más eficaces. Algunas entradas sensoriales de alta frecuencia nos hacen sentir incómodos. En el otro extremo del espectro, los humanos también tienden a sentirse molestos por una nula estimación sensorial. Es posible que los sentidos de las personas prefieran las entradas de frecuencia espacial baja y frecuencia temporal baja a las alternativas de alta frecuencia, y también a ninguna señal en absoluto. Por ejemplo, algunas personas confían en el ruido blanco de audio artificial para dormirse. En un aspecto, la presente divulgación contempla posibilitar sistemas de iVR™ (Realidad Virtual inmersiva) que presentan errores eléctricos como ruido blanco visual en maneras que las personas lo encuentran útil o relajante.

Los LST digitales anteriores introducen una diversidad de artefactos de frecuencia temporal alta, y frecuencia espacial alta, que son perturbadores para el ojo. Como resultado, además del esfuerzo computacional gastado al reducir la tasa de bits requerida para representar la carga útil, eliminando algorítmicamente la información (compresión), estos LST digitales imponen una adición adicional de correcciones costosas a los artefactos introducidos por los LST digitales en primer lugar. Ejemplos de artefactos de frecuencia espacial alta objetables incluyen bordes de "contorno" que aparecen en gradientes graduales presentados a través de áreas de visualización digital grandes, y artefactos de "bloqueo" que surgen de errores muy menores en el orden del 0,1 % en los términos de CC de bloques de DCT en algoritmos de compresión basados en movimiento.

En un aspecto de la divulgación, los métodos y aparatos desvelados en el presente documento provocan que se manifiesten las deficiencias de la ruta EM como ruido blanco en las señales de carga útil reconstruidas. La capacidad del cerebro de, por ejemplo, "ver a través" del ruido blanco o "escuchar a través" de ruido blanco aditivo o "sentir a través" parches rugosos en algunas superficies, hace que las diferencias en las dimensiones de la carga útil reconstruida sean de menor valor/significado para la percepción, con respecto al uso pretendido de las señales sensoriales.

Ninguna ruta EM porta información perfectamente de un lugar a otro. El objeto de la presente divulgación introduce un LST que proporciona un método para portar señales sensoriales mediante medios de propagación EM inherentemente defectuosos. Para fines de visualización humana, el LST reivindicado permite que un equipo transmisor transmita una señal representativa para adaptarse al equipo receptor, bajo una amplia diversidad de condiciones de propagación de información, que se reconstruye por el receptor en un resultado visible.

El objeto de la presente divulgación incluye, en un aspecto, el conjunto de codificador y el conjunto de decodificador para cargas útiles muestreadas, en donde las amplitudes de muestra pueden representarse de manera continua (como señales pulsátiles) o discreta (como señales digitales). El método construye de manera repetitiva vectores de entrada a partir de fragmentos de carga útil, codifica los vectores de entrada como una serie ordenada de valores para que se hagan disponibles, transporta una señal transmitiendo y recibiendo simultáneamente, decodificando la serie ordenada de valores recibidos de la ruta EM en vectores de salida, y distribuyendo los vectores de salida como fragmentos de carga útil reconstruidos.

En un aspecto, un método para recopilar muestras de fragmentos de carga útil de entrada en un vector de salida, codificar el vector de entrada en una serie ordenada de valores de salida para que se hagan disponibles, y hacer disponibles los valores de salida para su transmisión a través de un medio imperfecto comprende una serie de etapas.

La primera etapa del método es recopilar muestras del uno o más fragmentos de carga útil de entrada en un vector de entrada indexado de una longitud predeterminada N. La predeterminación de N implica una compensación: Una N más alta confiere un mayor rendimiento mientras que sacrifica la resistencia eléctrica, en igualdad de condiciones. En una realización, N = 32. Esta etapa de recopilación tiene lugar durante un intervalo de recopilación predeterminado, que puede ser diferente de los intervalos durante los que tienen lugar las otras etapas del método, comprendiendo estos otros intervalos el intervalo de codificación, el intervalo de transporte, el intervalo de decodificación y el intervalo de distribución. En una realización preferida, todos los intervalos son de duración común.

Esta etapa de recopilación implementa una permutación predeterminada, que es un mapeo uno a uno entre índices en el conjunto de fragmentos de carga útil de entrada a índices en el vector de entrada. Las propiedades de la permutación no importan, de manera que cualquiera de las N! posibles permutaciones es igualmente preferida. En una realización, las muestras de fragmento de carga útil de entrada se asignan a ubicaciones de vector de entrada en un orden directo de turnos rotativos.

Una etapa adicional en el método asocia con cada índice de vector de entrada un código único, en donde cada uno de los códigos en el conjunto es por sí mismo una secuencia indexada de valores, y en donde cada uno de los códigos es diferente de los otros N-1 códigos en el conjunto, y en donde las longitudes de los códigos son todas iguales a otra longitud predeterminada L. La predeterminación de L implica una compensación: Una L más alta confiere una mayor resistencia eléctrica a costa de implementaciones de circuito de alta velocidad. En una realización, L = 128.

La siguiente etapa del método es la etapa de codificación. La etapa de codificación itera el bucle interno de codificación L veces, todas dentro de un intervalo de codificación predeterminado. Hay L intervalos de segmento para cada intervalo de codificación, de manera que la duración del intervalo de segmento = intervalo de codificación / L. La predeterminación del intervalo de codificación no está restringida. En una realización preferida, el intervalo de codificación equivale al intervalo de transporte.

El bucle interno de la etapa de codificación, ejecutado una vez para cada uno de los L índices en los códigos, comprende dos subetapas:

i. modular cada muestra en el vector de entrada por el valor direccionado por el índice de bucle en el correspondiente código, y

ii. sumar los resultados de todas las modulaciones de la subetapa anterior para formar una de la serie ordenada de valores de salida, y

en donde la serie ordenada de valores resultante de la etapa final, un valor para cada índice de código y, de manera equivalente, para cada valor del índice de bucle, en su totalidad, representa el vector de entrada.

La etapa final es la etapa de puesta a disposición. El bucle interno de la etapa de puesta a disposición, ejecutada una vez para cada uno de los L índices en la serie ordenada de valores de salida, comprende una subetapa:

i. poner a disposición uno indexado de la serie ordenada de valores de salida a una ruta EM imperfecta.

La etapa de puesta a disposición tiene lugar dentro del intervalo de transporte predeterminado, de manera que la duración de cada iteración de bucle interno es igual a la duración del intervalo de transporte dividido entre L. La predeterminación del intervalo de transporte depende, por ejemplo, de las compensaciones que implican N, L, los límites de densidad de energía de la ruta EM, y los límites de la tecnología de implementación: Para N y L fijas, un intervalo de transporte más corto significa rendimiento de carga útil mayor, a coste de realizaciones de velocidad superior, en igualdad de condiciones. En una realización, el intervalo de transporte es 100 ns, que corresponde a 10 millones de vectores de entrada transportados por segundo.

Una etapa preliminar es seleccionar valores para N y L, cada uno un número entero > 2. Una L alta significa resistencia eléctrica alta, pero una L más alta exige circuitos de velocidad superior. Una N alta significa caudal de carga útil alto, pero una N más alta significa resistencia inferior, para L fija. En una realización, N = 128 y L = 1024.

Otra etapa preliminar es seleccionar un conjunto ("libro") de N códigos, uno para cada índice en el vector de entrada del codificador. Un código es una secuencia indexada única de L valores. En una realización preferida, cada uno de estos segmentos es un valor binario, ya sea 1 o -1, y cada código está equilibrado por CC. Cada código en el libro de códigos está asociado con una posición única en el vector de entrada. La primera etapa en el método es modular la muestra en cada índice en el vector por el valor indexado en correspondencia del código asociado con ese índice de vector de entrada. Obsérvese que la modulación puede conseguirse especialmente rentable cuando se restringe el segmento a 1 / - 1 o 1 / 0.

La siguiente etapa en el método es sumar los resultados de cada modulación de la primera etapa para formar un valor para su transmisión. Una serie ordenada de estos valores se porta durante el intervalo de transporte para representar los contenidos del vector de entrada.

En un aspecto adicional, cada uno de los valores sucesivos producidos por el método de codificación se transmite a través de un medio imperfecto usando un mecanismo físico.

En un aspecto adicional, si el valor de salida se poner a disposición para su transmisión en forma digital, entonces el método incluye adicionalmente una conversión analógica de digital a física del valor antes de la transmisión en la ruta EM.

Obsérvese que estas operaciones pueden implementarse por circuitos digitales o por circuitos analógicos o por una combinación de los mismos. En cualquier caso, la transferencia física es la propagación electromagnética.

En un aspecto, un método para recibir una serie ordenada de valores de entrada que corresponde a una serie de valores de salida producidos por un correspondiente método de codificación que se ha aplicado a uno o más fragmentos de carga útil de entrada de un medio imperfecto durante un intervalo de transporte predeterminado, decodificar la serie ordenada de valores de entrada en un vector de salida, y distribuir el vector de salida en uno o más fragmentos de carga útil reconstruidos, comprende una serie de etapas.

La primera etapa es obtener la sincronización con la señal que llega del medio imperfecto. La bibliografía sobre los sistemas de SSDS-CDMUA contiene muchos métodos y aparatos para obtener la sincronización.

La siguiente etapa es preparar un vector de salida que contiene un número predeterminado N de ubicaciones en las que desarrollar las muestras reconstruidas.

La siguiente etapa es asociar con cada índice en un vector de salida un código, de un conjunto de códigos predeterminado, en donde cada uno de los códigos es una secuencia indexada de valores, o "segmentos". Cada código es diferente de cada uno de los otros N-1 códigos en el conjunto. También, cada código es de L segmentos de longitud. Además, el conjunto de códigos es idéntico al conjunto de códigos aplicado en el correspondiente método de codificación. L y N para el método de decodificación coinciden con los valores de parámetro correspondientes en el correspondiente método de codificación.

La siguiente etapa es la etapa de recepción. La etapa de recepción tiene lugar durante el mismo intervalo de transporte en el que el correspondiente método de codificación ejecuta su etapa de puesta a disposición. La etapa de recepción repite un bucle interno, ejecutado una vez para cada uno de los L índices en la serie ordenada de valores de entrada, que comprende una subetapa:

i. recibir el indexado de la serie ordenada de valores de salida de una ruta EM imperfecta.

La duración de cada iteración de bucle se proporciona por el intervalo de transporte dividido entre L. La serie ordenada de valores de entrada producidos por la etapa de recepción en su totalidad representa los fragmentos de carga útil de entrada que se codificaron por el correspondiente método de codificación y han de reconstruirse por este método.

La siguiente etapa es la etapa de decodificación. La etapa de decodificación tiene lugar durante un intervalo de decodificación predeterminado. En una realización preferida, el intervalo de decodificación equivale al intervalo de transporte. La etapa de decodificación ejecuta L iteraciones del siguiente bucle, una iteración para cada uno de los L índices en la serie de entrada ordenada:

i. modular el valor indexado en la serie de entrada ordenada por el valor comúnmente indexado en el código que corresponde al índice de vector de salida,

ii. sumar el resultado de modulación de la subetapa i) 1) con el elemento indexado en correspondencia del vector de salida,

iii. almacenar el resultado de suma de la subetapa i) 2) en el correspondiente índice de vector de salida, y iv. rastrear la sincronización con la señal de envío.

La etapa final es la etapa de distribución. La etapa de distribución tiene lugar durante un intervalo de distribución determinado. En una realización preferida, el intervalo de distribución equivale al intervalo de transporte. Esta etapa de distribución implementa una permutación predeterminada, que es un mapeo uno a uno entre índices en el vector de salida a índices en el conjunto de fragmentos de carga útil reconstruidos. La permutación es la inversa de la permutación aplicada en el correspondiente método de codificación. Esta permutación del decodificador presenta cero o más muestras del vector de salida a cada fragmento de carga útil reconstruido.

En un aspecto, un aparato para construir un vector de entrada de muestras de uno o más fragmentos de carga útil de entrada, codificar el vector de entrada en una serie ordenada de valores de salida, y transmitir la serie ordenada de valores de salida en un medio imperfecto durante un intervalo de transporte predeterminado, comprende una colección de elementos.

Uno de los elementos es una memoria para recibir y almacenar todas las muestras en un vector de entrada de una longitud predeterminada N. La predeterminación de N implica una compensación: Una N más alta confiere un mayor rendimiento mientras que sacrifica la resistencia eléctrica, en igualdad de condiciones. En una realización, N = 16.

Otro elemento es un permutador. El permutador asigna muestras de fragmento de carga útil de entrada a ubicaciones de vector de entrada. El permutador implementa una permutación predeterminada, que también se denomina un "mapeo uno a uno". Hay N! posibles de tales permutaciones. En una realización preferida, la permutación se elige por conveniencia.

Otro elemento es un controlador para repetir, para todos los N índices del vector de entrada durante un intervalo de recopilación predeterminado, la etapa de:

Configurar el permutador para almacenar la muestra de fragmento de carga útil de entrada sucesiva a la ubicación de vector de entrada indexado.

Otro elemento es un conjunto de N generadores de código para generar un conjunto predeterminado de códigos. Hay un generador de códigos para cada índice de vector de entrada. Cada código en el conjunto de códigos es una secuencia indexada de valores, o "segmentos". Los códigos tienen todos una longitud predeterminada común L, de manera que hay L segmentos en cada código. La predeterminación de L implica una compensación: Una L más alta confiere una mayor resistencia eléctrica a costa de implementaciones de circuito de alta velocidad. En una realización, L = 1024. Cada código es diferente de todos los demás códigos en el conjunto.

Otro elemento es un conjunto de N moduladores. Hay un modulador que corresponde a cada índice de vector de entrada. De manera equivalente, hay un modulador que corresponde a cada código en el conjunto de códigos. Cada modulador tiene dos entradas: una entrada es la muestra de entrada correspondiente, mientras que la otra entrada es el segmento correspondiente.

Otro elemento es un único sumador de N entradas. Las entradas del sumador se controlan por las salidas del modulador, una por índice de vector de entrada.

Otro elemento es un controlador para repetir, para todos los índices del conjunto de códigos, a una tasa suficiente para enumerar todos los índices del conjunto de códigos dentro del intervalo de codificación predeterminado, las siguientes etapas:

modular cada elemento del vector de entrada con su correspondiente modulador por el valor almacenado en la posición comúnmente indexada en el correspondiente código, y

sumar con el sumador los resultados de todas las modulaciones de la etapa g) i) para formar el indexado en la serie ordenada de valores de salida.

En una realización preferida, el intervalo de codificación equivale al intervalo de transporte, de manera que cada modulador puede observar directamente para modular su muestra de entrada por el correspondiente código durante el transcurso de un intervalo de codificación.

Otro elemento es un terminal de salida para poner a disposición la serie ordenada de valores creados durante el intervalo de codificación.

Otro elemento es un controlador para repetir durante el intervalo de transporte, para cada uno de los L índices en la serie ordenada de valores de salida, en donde la duración de cada etapa es igual a la duración del intervalo de transporte dividido entre L, la etapa de:

poner a disposición el valor indexado en la serie de salida ordenada creada durante el intervalo de codificación a una tasa suficiente para enumerar todos los índices de serie dentro del intervalo de transporte.

La serie de salida ordenada que se ha puesto a disposición después de L iteraciones de la etapa de puesta a disposición anterior en su totalidad representa los fragmentos de carga útil de entrada.

En un aspecto adicional, los valores se transmiten a través de una ruta de propagación EM imperfecta.

En un aspecto adicional, el aparato de conjunto de codificador varía estos parámetros bajo control algorítmico, por ejemplo, para adaptar cambios en la naturaleza de la carga útil, las características de propagación de la ruta EM o los requisitos de aplicación.

En un aspecto, un aparato para recibir una serie ordenada de valores de entrada que corresponde a una serie ordenada de valores de salida producidos por un correspondiente aparato de codificación que se han aplicado a uno o más fragmentos de carga útil de entrada de un medio imperfecto durante un intervalo de transporte predeterminado, decodificar la serie ordenada de valores de entrada en un vector de salida de muestras, y distribuir el vector de salida como uno o más fragmentos de carga útil reconstruidos, comprende una colección de elementos.

Uno de los elementos es una memoria para reconstruir y almacenar todas las muestras en un vector de salida de una longitud predeterminada N, que equivale a N del correspondiente aparato de codificación.

Uno de los elementos es un conjunto de generadores de código. Hay N generadores de código, uno para cada índice de vector de salida. Cada generador de códigos produce un código predeterminado, que es una secuencia indexada de valores, o "segmentos". Cada código en el conjunto de códigos es de otra longitud predeterminada L, que equivale a L del correspondiente aparato de codificación.

Cada código es diferente de todos los demás códigos en el conjunto. El conjunto de códigos es idéntico al conjunto de códigos del correspondiente aparato de codificación.

Otro de los elementos es un conjunto de N correladores. Hay un correlador que corresponde a cada índice de vector de salida y, de manera equivalente, un correlador que corresponde a cada código en el conjunto de códigos. Cada correlador tiene dos entradas: Una entrada es el valor de entrada recibido, y la otra entrada es el correspondiente segmento.

Uno de los elementos es un conjunto de N circuitos de suma. Hay un circuito de suma asociado con cada índice de vector de salida. Cada circuito de suma tiene dos entradas: Una entrada es la salida del correspondiente correlador, y la otra es el contenido de la ubicación de vector indexado en correspondencia.

Uno de los elementos es un circuito de adquisición y rastreo de sincronización. El circuito de sincronización y adquisición comprende un circuito de recuperación de reloj y un detector de pico de correlación.

Uno de los elementos es un controlador para repetir, durante el intervalo de transporte, para cada uno de los L índices en la serie ordenada de valores de entrada, las etapas de:

i. configurar el circuito de adquisición y rastreo de sincronización para inferir la frecuencia y fase del reloj de referencia analizando la señal que llega del medio imperfecto, y

ii. recibir el valor indexado en la serie de entrada ordenada a una tasa suficiente para enumerar todos los índices de serie dentro del intervalo de transporte.

La serie de entrada ordenada que se ha recibido después de L iteraciones del bucle de recepción anterior que se ha completado en su totalidad representa los fragmentos de carga útil que van a reconstruirse.

La duración de cada etapa en el bucle de recepción es igual a la duración del intervalo de transporte dividido entre L.

Otro de los elementos es un controlador para repetir, durante un intervalo de decodificación predeterminado, para cada uno de los L índices en la serie ordenada de valores de entrada, la etapa de:

repetir, para cada uno de los N índices en el vector de salida, las subetapas de:

i. configurar el correlador indexado para contribuir a una porción de la muestra de salida indexada correlacionando el valor de entrada recibido por el valor comúnmente indexado en el código indexado,

ii. configurar el circuito de suma indexado para sumar la salida del correlador indexado con el contenido de la ubicación de vector de salida indexado, y

iii. configurar la ubicación indexada en correspondencia en la memoria de vector de salida para recibir la salida del circuito de suma.

Uno de los elementos es un controlador para repetir, durante un intervalo de distribución determinado, para cada uno de los N índices en el vector de salida, las etapas de:

i. configurar el circuito de adquisición y rastreo de sincronización para inferir la frecuencia y fase del reloj de referencia analizando la señal que llega del medio imperfecto, y

ii. recibir el valor indexado en la serie de entrada ordenada a una tasa suficiente para enumerar todos los índices de serie dentro del intervalo de transporte.

La serie de entrada ordenada que se ha recibido después de la finalización de L iteraciones del bucle interno anterior en su totalidad representa los fragmentos de carga útil que van a reconstruirse.

Uno de los elementos es un controlador para repetir durante un intervalo de distribución determinado, para todos los N índices del vector de salida, la etapa de:

i. configurar el permutador para poner a disposición la ubicación de vector de salida indexado como la muestra de fragmento de carga útil reconstruida sucesiva.

En un aspecto adicional, se recibe la serie ordenada de valores de entrada a través de una ruta de propagación electromagnética imperfecta.

En otro aspecto, lo que se reivindica es un LST que incorpora un aparato de conjunto de codificador emparejado con un correspondiente aparato de conjunto de decodificador.

En un aspecto adicional, un LST que incorpora un aparato de codificación configurado para llevar señales digitales está emparejado con un aparato de decodificación configurado para llevar señales digitales.

En un aspecto adicional, un LST que incorpora un aparato de codificación configurado para llevar señales pulsátiles está emparejado con un aparato de decodificación configurado para llevar señales digitales.

En un aspecto adicional, un LST que incorpora un aparato de codificación configurado para llevar señales digitales está emparejado con un aparato de decodificación configurado para llevar señales pulsátiles.

En un aspecto adicional, un LST que incorpora un aparato de codificación configurado para llevar señales pulsátiles está emparejado con un aparato de decodificación configurado para llevar señales pulsátiles.

Los expertos en la materia entenderían que la información y señales pueden representarse usándose cualquiera de una variedad de tecnologías y técnicas. Por ejemplo, datos, instrucciones, comandos, información, señales, bits, muestras, símbolos y segmentos a los que se puede hacer referencia a lo largo de toda la descripción anterior pueden representarse mediante tensiones, corrientes, ondas electromagnéticas, campos o partículas magnéticos, partículas o campos ópticos o cualquier combinación de los mismos.

Los expertos en la materia podrían apreciar adicionalmente que los diversos bloques lógicos ilustrativos, módulos, circuitos y etapas de algoritmo descritos en conexión con las realizaciones desveladas en el presente documento pueden implementarse como hardware electrónico, software o instrucciones informáticas o combinaciones de ambos. Para ilustrar de forma clara esta intercambiabilidad de hardware y software, se han descrito anteriormente en general diversos componentes ilustrativos, bloques, módulos, circuitos y etapas en términos de su funcionalidad. Si tal funcionalidad se implementa como hardware o software depende de la aplicación particular y restricciones de diseño impuestas en el sistema general. Los expertos pueden implementar la funcionalidad descrita de diversas formas para cada aplicación particular, pero tales decisiones de implementación no deberían interpretarse como que provocan una desviación del alcance de la presente invención.

Las etapas de un método o algoritmo descritas en conexión con las realizaciones divulgadas en el presente documento pueden incorporarse directamente en hardware, en un módulo de software ejecutado por un procesador o en una combinación de los dos. Para una implementación de hardware, el procesamiento puede implementarse en uno o más circuitos integrados específicos de la aplicación (ASIC), procesadores de señales digitales (DSP), dispositivos de procesamiento de señales digitales (DSPD), dispositivos lógicos programables (PLD), campos de matrices de puertas programables (FPGA), procesadores, controladores, micro-controladores, microprocesadores, otras unidades electrónicas diseñadas para realizar las funciones descritas en el presente documento, o una combinación de los mismos. Los módulos de software, también conocidos como programas informáticos, códigos informáticos o instrucciones, pueden contener un número de un número de código fuente o segmentos de código objeto o instrucciones, y pueden residir en cualquier medio legible por ordenador tal como una memoria RAM, memoria flash, memoria ROM, memoria EPROM, registros, disco duro, un disco extraíble, un CD-ROM, un DVD-ROM, un disco Bluray o cualquier otra forma de medio legible por ordenador. En algunos aspectos, el medio legible por ordenador puede comprender medio legible por ordenador no transitorio (por ejemplo, medios tangibles). Además, para otros aspectos, los medios legibles por ordenador pueden comprender medios legibles por ordenador transitorios (por ejemplo, una señal). Las combinaciones de los anteriores también deben incluirse dentro del alcance de los medios legibles por ordenador. En otro aspecto, el medio legible por ordenador puede ser integral al procesador. El procesador y el medio legible por ordenador pueden residir en un ASIC o dispositivo relacionado. Los códigos de software pueden almacenarse en una unidad de memoria y el procesador puede estar configurado para ejecutarlos. La unidad de memoria puede implementarse dentro del procesador o externa al procesador, en cuyo caso puede acoplarse de manera comunicativa al procesador mediante diversos medios como es conocido en la técnica.

Además, debería apreciarse que los módulos y/u otros medios apropiados para realizar los métodos y técnicas descritos en el presente documento pueden descargarse y/u obtenerse de otra manera por el dispositivo informático. Por ejemplo, un dispositivo de este tipo puede acoplarse a un servidor para facilitar la transferencia de medios para realizar los métodos descritos en este documento. Como alternativa, diversos métodos descritos en el presente documento pueden proporcionarse a través de medios de almacenamiento (por ejemplo, RAM, ROM, un medio de almacenamiento físico tal como un disco compacto (CD) o disco flexible, etc.), de tal forma que un dispositivo informático puede obtener los diversos métodos acoplando o proporcionando los medios de almacenamiento al dispositivo. Además, puede utilizarse cualquier otra técnica adecuada para proporcionar los métodos y técnicas descritos en el presente documento a un dispositivo.

En una forma, la invención puede comprender un producto de programa informático para realizar el método o las operaciones presentadas en el presente documento. Por ejemplo, un producto de programa informático de este tipo puede comprender un medio legible por ordenador (o procesador) que tiene instrucciones almacenadas (y/o codificadas) en el mismo, siendo las instrucciones ejecutables por uno o más procesadores para realizar las operaciones descritas en el presente documento. Para ciertos aspectos, el producto de programa informático puede incluir material de empaquetamiento.

Los métodos desvelados en el presente documento comprenden una o más etapas o acciones para conseguir el método descrito. Las etapas de método y/o acciones pueden intercambiarse entre sí sin alejarse del alcance de las reivindicaciones. En otras palabras, a no ser que se especifique un orden específico de etapas o acciones, el orden y/o uso de las etapas y/o acciones específicas puede modificarse sin alejarse del alcance de las reivindicaciones.

Como se usa en el presente documento, el término "determinar" incluye una amplia variedad de acciones. Por ejemplo, "determinar" puede incluir calcular, computar, procesar, derivar, investigar, consultar (por ejemplo, consultar en una tabla, una base de datos u otra estructura de datos), evaluar y similares. También, "determinar" puede incluir recibir (por ejemplo, recibir información), acceder (por ejemplo, acceder a datos en una memoria) y similares. También, "determinar" puede incluir resolver, seleccionar, elegir, establecer y similares.

El sistema puede ser un sistema implementado por ordenador que comprende un dispositivo de visualización, un procesador y una memoria y un dispositivo de entrada. La memoria puede comprender instrucciones para hacer que el procesador ejecute un método descrito en el presente documento. La memoria de procesador y el dispositivo de pantalla pueden incluirse en un dispositivo informático convencional, tal como un ordenador de sobremesa, un dispositivo informático portátil tal como un ordenador portátil o tableta, o pueden incluirse en un dispositivo o sistema personalizado. El dispositivo informático puede ser un dispositivo informático o programable unitario, o un dispositivo distribuido que comprende varios componentes conectados de manera operativa (o funcional) mediante conexiones alámbricas o inalámbricas. Una realización de un dispositivo informático comprende una unidad de procesamiento central (CPU), una memoria, un aparato de visualización y puede incluir un dispositivo de entrada tal como un teclado, ratón, etc. La CPU comprende una interfaz de entrada/salida, una unidad aritmético-lógica (ALU) y una unidad de control y elemento de contador de programa que está en comunicación con dispositivos de entrada y de salida (por ejemplo, aparato de dispositivo de entrada y visualización) a través de la interfaz de entrada/salida. La interfaz de entrada/salida puede comprender una interfaz de red y/o módulo de comunicaciones para comunicarse con un módulo de comunicaciones equivalente en otro dispositivo usando un protocolo de comunicaciones predefinido (por ejemplo, Bluetooth, Zigbee, iEe E 802.15, IEEE 802.11, TCP/IP, UDP, etc.). Puede incluirse también una unidad de procesamiento de gráficos (GPU). El aparato de visualización puede comprender una pantalla plana (por ejemplo, LCD, LED, plasma, pantalla táctil, etc.), un proyector, CRT, etc. El dispositivo informático puede comprender un procesador de única CPU (núcleo) o múltiples CPU (múltiples núcleos) o múltiples procesadores. El dispositivo informático puede usar un procesador paralelo, un procesador vectorial o ser un dispositivo informático distribuido. La memoria está operativamente acoplada al procesador o procesadores y puede comprender componentes de RAM y ROM, y puede proporcionarse dentro o externa al dispositivo. La memoria puede usarse para almacenar el sistema operativo y módulos de software o instrucciones adicionales. El procesador o procesadores pueden estar configurados para cargar y ejecutar los módulos de software o instrucciones almacenadas en la memoria.

Breves descripciones de las Figuras

La Figura 1 representa un método para recopilar un vector de entrada de un conjunto de fragmentos de carga útil, codificar el vector como una serie ordenada de valores de salida, y hacer disponibles los valores de salida para su transmisión a través de una ruta EM imperfecta;

La Figura 2 representa un método para decodificar la recepción de una serie ordenada de valores de entrada de una ruta EM imperfecta, decodificar la serie de entrada para formar un vector de salida, y distribuir el vector de salida a fragmentos de carga útil reconstruidos;

La Figura 3 ilustra un transporte de sitio local para fragmentos de una o más señales de carga útil;

La Figura 4 describe una permutación particular, siendo la permutación un mapeo de los índices de fragmento de carga útil de entrada a índices de vector de entrada del codificador, siendo el ejemplo mostrado una asignación por turnos rotativos;

La Figura 5 ilustra una permutación por turnos rotativos ilustrativa de índices en fragmentos de una señal de vídeo de entrada de RGB paralela a índices en un vector de entrada de codificador de 8 elementos, para el primer intervalo de transporte para una carga útil dada;

La Figura 6 ilustra adicionalmente la permutación por turnos rotativos ilustrativa de índices en fragmentos de una señal de vídeo de entrada de RGB paralela a índices en un vector de entrada de codificador de 8 elementos, para el segundo intervalo de transporte para la carga útil dada;

La Figura 7 muestra un aparato para codificar un vector de entrada de N muestras como una serie de L intervalos de tiempo de valores de salida que se transmiten;

La Figura 8 representa un ejemplo de un modulador de comunicación;

La Figura 9 ilustra un aparato para decodificar un vector de salida de N muestras de una serie de L intervalos de tiempo de valores de entrada que se reciben;

La Figura 10 muestra la arquitectura de un circuito de adquisición y rastreo de sincronización;

La Figura 11 muestra la arquitectura de un circuito de adquisición y rastreo de sincronización alternativo; La Figura 12 describe una asignación por turnos rotativos particular de los índices de vector de salida de decodificador a fragmentos de señales de carga útil reconstruidas;

La Figura 13 ilustra una permutación por turnos rotativos ilustrativa de índices en un vector de salida de decodificador de 8 elementos a índices en fragmentos de una señal de vídeo de salida de RGB paralela, para el primer intervalo de transporte para una carga útil dada;

La Figura 14 ilustra adicionalmente la permutación por turnos rotativos ilustrativa de índices en un vector de salida de decodificador de 8 elementos a índices en fragmentos de una señal de vídeo de salida de RGB paralela, para el segundo intervalo de transporte;

La Figura 15 muestra el esquema de un libro de códigos binario que es un subconjunto de la matriz de identidad;

La Figura 16 muestra un ejemplo de un libro de códigos binario de 127 x 127 cuyos códigos son cada uno una rotación única de una secuencia de PN común;

La Figura 17 muestra un ejemplo de un libro de códigos binario de 128 x 128, que es una matriz Walsh-Hadamard;

La Figura 18 muestra un ejemplo de un libro de códigos binario de 128 x 128, que se construye por multiplicación por los elementos cada fila de una matriz Walsh-Hadamard con una secuencia común cercana a PN;

La Figura 19 representa las interconexiones entre los elementos constituyentes de un sistema de recopilación, procesamiento y presentación de señal; y

La Figura 20 muestra un trazado de osciloscopio de ejemplo de una señal que llega de la ruta EM en el terminal de entrada de conjunto de decodificador.

Glosario

Los términos relacionados con el sistema de transmisión de espectro ensanchado ampliamente entendidos están definidos y elaborados en "Spread Spectrum Systems with Commercial Applications" por Robert C. Dixon, volumen 3, Wiley & Sons 1994.

Señal Una cantidad fluctuante que transporta información

Señal sensorial Una señal que puede interpretarse por el sistema neuronal humano (por ejemplo, la luz para los ojos, el sonido para los oídos, la presión para el tacto, los químicos para el sabor, etc.) Percepción El conocimiento, comprensión o entendimiento del cerebro de una señal sensorial recibida Espacio de color Un modelo matemático abstracto, que describe una gama de colores como tuplas de números, típicamente como 3 o 4 componentes (ejemplos incluyen RGB, YUV, YCb-Cr y CMYK)

Valor de color Una amplitud de señal que corresponde a un vector de base en un espacio de color Píxel Un objeto matemático asociado con una ubicación geométrica en un plano en 2D; un píxel se describe completamente como un conjunto de valores de color, de manera equivalente, un vector en un espacio de color

Imagen Una matriz de 2 dimensiones de valores de color

Vídeo Una secuencia de imágenes en un formato electrónico predeterminado que, cuando se presenta a un observador humano con suficiente rapidez, induce la percepción del movimiento y la continuidad

Representación [ Una cantidad física. Las cantidades físicas cambian continuamente con el tiempo, y el "analógica" de una número de diferentes amplitudes disponibles está limitado por nuestra capacidad para medir señal la energía. Ejemplos de representaciones analógicas de una señal incluyen:

Sensor de imagen: Capacitancia (en cada "píxel" en el sensor: descarga de manera condicional un condensador a través de un fotodiodo durante un intervalo de exposición predeterminado; cuanto más brillante es la porción del área focal, menos carga permanecerá en el condensador después del intervalo de exposición)

pantalla de LED / LCD: se determina la corriente (el brillo de cada "píxel" en la pantalla (la porción más pequeña controlable) por una corriente de control en cualquier momento dado) Representación Un número que cambia a intervalos predeterminados. Ejemplos de representaciones digitales "digital" de una señal de una señal incluyen:

PC: Una entrada de R o G o B en un fichero TIF

Interfaz digital serie: Una serie ordenada de bits en un formato predeterminado

N Número de elementos en un vector de entrada de codificador y el correspondiente vector de salida de decodificador. > 1

L El número común de segmentos en cada código, de manera equivalente, el número de intervalos de segmento aplicado durante cada intervalo de codificación o intervalo de decodificación. N puede ser cualquier número contable. Cuanto mayor es L que N, se permite más resistencia eléctrica para la carga útil transportada

Carga útil El conjunto de señales muestreadas que son el objeto del transporte

Fragmento Una serie de muestras finita ordenada sucesivas de una señal

Vector (de entrada o Una serie de muestras finita ordenada recopiladas de, o distribuidas a, fragmentos de carga salida) útil. El vector comprende N valores.

Medio imperfecto Una ruta de propagación electromagnética (EM) física y su entorno, que se combina para hacer que los valores recibidos no sean iguales a los valores transmitidos, creando por lo tanto errores

ruta EM Medio imperfecto. El objeto de esta divulgación probablemente funciona mejor con guiaondas, puesto que se basa en el uso de todo el ancho de banda y el rango dinámico disponible en la ruta EM

Guiaondas Una ruta EM que restringe físicamente y confina los vectores de propagación EM Código Una secuencia predeterminada de segmentos que es de L segmentos de longitud.

Segmento Un valor de un conjunto predeterminado de posibles valores.

Intervalo de El periodo de tiempo asignado para la aplicación de un segmento en el codificador o segmentos decodificador. Intervalo de segmento de codificador = intervalo de codificación / L, e intervalo de segmento de decodificador = intervalo de decodificación / L

Intervalo de El periodo de tiempo asignado para transmitir y recibir simultáneamente la propagación EM transporte a través de la ruta EM

Código binario un código en donde los segmentos son valores binarios

Segmento binario Los posibles valores son -1 o 1. (Puede esperarse 0 o 1. Los valores de segmento binario son -1 y 1 para facilitar la modulación de secuencia directa equilibrada).

Secuencia de PN Un código (¿Binario?) cuya salida muestra características espectrales similares a aquellas de ruido blanco. "PN" significa "Pseudo ruido". Una energía de señal de la secuencia de PN ideal es uniforme a través del espectro de transmisión; de manera que su transformada de Fourier parece un peine de dientes finos, con igual energía en cada frecuencia. (NB: no todos los códigos son secuencias de PN)

Ensanchamiento Una propiedad de códigos individuales y el efecto de la modulación de una señal por una secuencia de PN: Una señal modulada por una secuencia de PN ideal muestra características espectrales similares a aquellas del ruido blanco

Código de Secuencia de PN (NB: No todas las secuencias de PN se "ensanchan" idealmente) ensanchamiento

Relación de = L = El número de segmentos sucesivos que modulan cada muestra de entrada = el número ensanchamiento de segmentos sucesivos que demodulan la serie ordenada de valores recibidos para decodificar el vector de salida = factor de ensanchamiento (Dixon usa las expresiones "Relación de ensanchamiento" y "Factor de ensanchamiento" de manera intercambiable) = ganancia de proceso de SSDS = longitud de código = longitud de secuencia de segmento = el número de segmentos de codificador que modulan cada muestra en el vector de entrada = el número de correlaciones de segmento de decodificador que contribuyen a cada muestra en el vector de salida

Ortogonalidad Una propiedad de conjuntos de códigos ("Libros de códigos"). Un libro de códigos se considera ortogonal si todos sus N códigos son secuencias descorrelacionadas por pares e independientes. (Un libro de códigos ortogonales minimiza la interferencia inter-pista entre N pistas).

Conjunto de códigos Un conjunto de secuencias de PN en donde cada código constituye un vector de base de Walsh-Hadamard ortonormal para el espacio L-dimensional de los códigos. Para cualesquiera dos códigos en el conjunto, el producto cruzado es 0, que representa una correlación cruzada nula. Para cualquier código en el conjunto, el autoproducto es 1, que representa una autocorrelación del 100 %.

Descripción detallada de las realizaciones

Las realizaciones proporcionadas desvelan maneras en las que se usan y son usables ciertos métodos y aparatos en una gama de entornos.

Se representa una realización de un método y aparato de codificación en la Figura 1 en donde el método repite, para cada intervalo de segmento t y, de manera equivalente, para cada índice común en los códigos de un libro de códigos predeterminado de segmentos indexados, las etapas del método comprenden, pero sin limitación, las etapas de:

i) modular 308 cada muestra de entrada 300 por el segmento comúnmente indexado 104 en el código 304 que corresponde al índice en el vector de entrada 350. Si las señales de carga útil son pulsátiles, entonces las muestras son valores continuos y una realización de la modulación es una multiplicación analógica. Si los códigos son binarios (1 / -1), entonces una realización de la modulación analógica es una inversión condicional. Si las señales de carga útil son digitales, entonces las muestras son números y una realización de la modulación es un multiplicador digital. Si los códigos son binarios (1 / -1), entonces una realización del multiplicador digital es una negación condicional.

ii) Sumar 310 los resultados de modulación 114 de la etapa i) para formar una de la serie ordenada 110 de valores de salida 112 para su transmisión. Si las señales de carga útil son pulsátiles, entonces los resultados de modulación son valores continuos y la suma es un circuito de suma. Si las señales de carga útil son digitales, entonces los resultados de modulación son números y la suma es un sumador;

iii) Poner a disposición la salida 108 producida por la etapa ii), a una tasa suficiente para enumerar todos los índices de código 304 dentro del intervalo de codificación 12. La puesta a disposición se consigue de diversas maneras, un ejemplo es proporcionar la salida en un puerto, otra alternativa es almacenar la salida en una memoria después de lo que puede ejecutarse una lectura para hacer la salida disponible.

Siguiendo las etapas desveladas para producir un valor para cada índice de código 304 durante cada intervalo de segmento t durante el intervalo de codificación 12, la serie ordenada 110 de valores 112 resultante de la etapa iii) representa el vector de entrada 350. Este proceso se consigue para cada intervalo de codificación, de manera que el método descrito puede repetirse para vectores de entrada sucesivos.

En una realización preferida del método de la Figura 1, el libro de códigos 354 es un conjunto de N códigos 304 de L segmentos 104 mutuamente ortogonales, cada uno de los cuales es un código de ensanchamiento. Los L índices de los códigos corresponden a los L intervalos de segmento t asignados durante el intervalo de codificación. La relación L/N es la "ganancia de proceso de SSDS" como se define por Dixon en la página 6. Esta relación captura una compensación en donde la resistencia eléctrica conferida a cada muestra en el vector de entrada crece con la relación entre L y N. La tecnología de implementación disponible impone un límite superior en L. Cuanto mayor es N, mayor es el ancho de banda de las cargas útiles que pueden adaptarse. Por lo tanto, un diseñador está motivado para hacer N muy grande. Sin embargo, L fija significa que la N creciente reduce la resistencia eléctrica conferida a cada muestra en el vector de entrada. En una realización preferida, L > N.

El método de codificación de la Figura 1 repite, para cada intervalo de segmento t y, de manera equivalente, para cada índice común en los códigos, las etapas de:

i) modular 308 cada muestra de entrada 300 por el segmento comúnmente indexado 104 en el código 304 que corresponde al índice del valor de señal de entrada en el vector de entrada 350. Si las señales de carga útil son pulsátiles, entonces las muestras son valores continuos y una realización de la modulación es una multiplicación analógica. Si los códigos son binarios (1 / -1), entonces una realización de la multiplicación analógica es una inversión condicional. Si las señales de carga útil son digitales, entonces las muestras son números y una realización de la modulación es una multiplicación digital. Si los códigos son binarios (1 / -1), entonces una realización de la multiplicación digital es una negación condicional,

ii) sumar 310 los resultados de modulación 114 de la etapa i) para formar una de la serie ordenada 110 de valores de salida 112, y

iii) poner a disposición la salida 108 producida por la etapa ii), a una tasa suficiente para enumerar todos los índices de código 304 dentro del intervalo de codificación predeterminado,

en donde la serie ordenada 110 de valores 112 resultante de la etapa iii), un valor cada índice de código 304, en su totalidad, representa el vector de entrada 350 dentro del número predeterminado L de intervalos de segmento t .

Únicamente cambian las señales que aparecen completamente dentro del indicador de dominio de tiempo de alta velocidad 506 en la Figura 1 durante el proceso de codificación del vector de entrada 350.

La Figura 2 representa un método y aparato de recepción, decodificación y distribución para reconstruir fragmentos de carga útil de una forma de onda recibida, en donde se decodifica una serie de tiempo de L intervalos de segmento 216 de valores recibidos 214 para producir un vector de salida de N elementos 352 de las muestras de señal de salida 302. Se produce una vez un conjunto completo de valores de salida, después de los L intervalos de segmento t asignados para recibir el vector de salida 352.

El método de decodificación de la Figura 2 se basa en un libro de códigos 356. El libro de códigos es un conjunto de N códigos 202 de L segmentos 206 mutuamente ortogonales, cada uno de los cuales debe ser probablemente un código de ensanchamiento. Los L índices de los códigos corresponden a los L intervalos de segmento t asignados para recibir el vector de salida 352.

En el comienzo de cada ciclo de decodificación (en Y 0), inicializar los valores de salida 302 cada uno a 0.

Durante cada intervalo de segmento r, el valor recibido 214 está correlacionado 334 por el segmento indexado en correspondencia 206 del código 202 cuyo índice en el libro de códigos 356 corresponde al índice del valor de salida 302 en el vector de salida 352. Si las señales de carga útil son pulsátiles, entonces las muestras son valores continuos y una realización de la correlación es una multiplicación analógica. Si los códigos son binarios (1 / -1), entonces una realización de la multiplicación analógica es una inversión condicional. Si las señales de carga útil son digitales, entonces las muestras son números y una realización de la correlación es una multiplicación digital. Si los códigos son binarios (1 / -1), entonces una realización de la multiplicación digital es una negación condicional.

Todos los L resultados de correlación 204 en cada índice de vector de entrada 350 se suman 336 a través del transcurso del intervalo de codificación 2 para producir la respectiva muestra de salida 302.

El vector de salida 352 contiene las muestras de carga útil reconstruidas después de los L intervalos de segmento t asignados para recibir el vector de salida y los pone a disposición como valores de vector de salida 344. La puesta a disposición está adaptada a cualquier forma de señalización de intra equipo.

Únicamente las señales que aparecen completamente dentro del indicador de dominio de tiempo de alta velocidad 506 en la Figura 2 cambian durante el proceso de codificación del vector de salida 352.

El transporte de sitio local de las señales de muestra implica repetir esta secuencia de etapas, potencialmente sin fin:

• Ensamblar un vector de entrada de fragmentos de carga útil de entrada

• Codificar el vector de entrada en una señal transmitida bajo el control del libro de códigos;

• Transportar la señal, que implica dos actividades concurrentes

o Transmitir la señal (en el conjunto de codificador 326), y

o Recibir la señal (en el conjunto de decodificador 328);

• Decodificar la señal recibida en el vector de salida, bajo el control del libro de códigos; y

• Distribuir el vector de salida en fragmentos de carga útil reconstruidos.

Haciendo referencia ahora a la Figura 3, el elemento 1 representa el transporte de sitio local de extremo a extremo (LST) 1 para cargas útiles muestreadas incluye un conjunto de codificador 326 conectado a través de una ruta electromagnética (EM) 314 a un conjunto de decodificador 328. El conjunto de codificador recibe una serie ordenada 350 de muestras de entrada 504 y produce una forma de onda analógica en la ruta EM. El conjunto de decodificador recibe una forma de onda analógica de la ruta EM y produce una serie ordenada 352 de valores de salida 344, cada uno de los cuales es una aproximación de su valor de carga útil correspondiente. Todas las operaciones de codificación y decodificación tienen lugar a través de las L etapas de un intervalo de transporte predeterminado, dentro del dominio de tiempo de alta velocidad indicado 506. En una realización, la ruta EM es un guiaondas, que posibilita que se transporte la cantidad máxima de energía.

Un vector de entrada de codificador 350 está ensamblado de muestras sucesivas 504 de cada una de la una o más señales de carga útil de entrada 500 a través de un intervalo de recopilación 100 de acuerdo con una función de mapeo de codificador biyectiva predeterminada arbitraria 346. Las correspondientes señales de carga útil de salida 502 se ensamblan a través de un intervalo de distribución 102 del vector de valor de salida de decodificador 352 por una función de mapeo de decodificador biyectiva 348. En una realización preferida, la función de mapeo de decodificador es la inversa de la correspondiente función de mapeo de codificador.

El conjunto de codificador 326 transforma el vector de entrada de codificador 350 en una serie de valores transmitidos mediante la ruta EM 314 al conjunto de decodificador 328. La ruta EM conecta el terminal de salida del conjunto de codificador 338 al terminal de entrada del conjunto de decodificador 340. Una impedancia 316 termina la ruta EM en el terminal de entrada de conjunto de decodificador. El conjunto de decodificador recibe la señal propagada de la ruta EM y transforma la secuencia de valores recibidos en el vector de salida del decodificador 352.

El LST 1 mostrado en la Figura 3 puede inyectar cantidades relativamente grandes de energía suministrada de la red eléctrica en la ruta EM 314. En una realización, la ruta EM es un guiaondas.

Sin pérdida de generalidad, es evidente para un experto en la materia que aunque se describe el sistema como transportar cargas útiles desde el conjunto de codificador 326 al conjunto de decodificador 328, esa información puede fluir también en la dirección opuesta a través de la ruta EM 314 con la implementación de un decodificador secundario paralelo al codificador primario 326 y adjuntarse al medio de transmisión en información de recepción 338 desde un bloque de codificador secundario paralelo al decodificador primario 328 y controlar la línea en 340 para implementar la transmisión bidireccional de información, ya sea digital o pulsátil. La distinción primaria del codificador/decodificador primario frente a secundario es una distinción de cantidad de flujo de información. El flujo de información secundario es, por ejemplo, señales de comando y control, señales de audio para controlar un altavoz o aparato similar. Esto es conocido como comunicaciones de UTC (por cable) y están comprendidas de contenido de información mucho inferior. Con el uso de una secuencia de código separada para las comunicaciones de UTC, la información en forma de señales digitales o pulsátiles puede fluir en la dirección opuesta, siendo tal secuencia de código separada ortogonal a las secuencias de código primarias.

La Figura 4 ilustra una de las N! posibles permutaciones del permutador 346 entre las muestras 504 de intervalo de recopilación 500 y las posiciones 300 del vector de entrada de codificador 350. Este esquema permite que cualquier número de señales de carga útil en la lista implicada por las elipses entre p y u> en el lado izquierdo del dibujo, y para cada señal de carga útil, contribuyan a cualquier número de muestras de su fragmento al vector de entrada durante cada intervalo de colección.

La Figura 4 muestra una permutación por turnos rotativos directa realizada dentro del permutador 346, en donde se asigna una siguiente muestra para cada señal 500 en el conjunto de señales de carga útil 504 a, p, ..., w, a su vez, al siguiente índice disponible en el vector de entrada de codificador 350, hasta que se hayan rellenado todas las N ubicaciones de vector de entrada 300. Los círculos numerados indican el orden en el que se seleccionan las muestras de fragmento de carga útil de entrada para incluir en el vector de entrada de codificador. Se recopilan exactamente N muestras durante el intervalo de recopilación.

Aunque hay N! elecciones igualmente buenas para la permutación implementada por el permutador 346, el permutador de decodificador 348 implementa la inversa de la permutación implementada por el correspondiente codificador. Garantizar el acuerdo con respecto a tales detalles es el objeto de las normas internacionales, para su futura implementación.

El esquema dibujado en la Figura 4 se aplica a muchos posibles tipos de señales. Por ejemplo, podría haber una única señal de carga útil, que consiste en una representación de video en donde cada muestra sucesiva es un valor de color (por ejemplo, 3 (R / G / B) por píxel). Otro ejemplo también es una única señal de carga útil, esta una señal de carga útil que consiste en valores de color de varias señales de vídeo intercaladas independientes. Ejemplos adicionales incluyen diversos tipos de señales, por ejemplo, de vídeo, de audio, químicas, mecánicas/hápticas y así sucesivamente. Una realización de un ejemplo híbrido de este tipo incluye diferentes números de muestras de / a cada señal de carga útil durante cada intervalo de transporte. Ejemplos adicionales incluyen cada uno de los cuatro tipos de señales (digital, analógica, pulsátil y neuronal), solo o en conjunto.

La Figura 5 ilustra un caso especial especialmente común del esquema general descrito en la Figura 4. En este ejemplo, la carga útil consiste en 3 señales 500, que representan los planos de color R, G y B, respectivamente, de una única señal de video basada en RGB. N, el número de elementos en el vector de entrada de codificador 350, resulta ser 8. Este ejemplo muestra la asignación por turnos rotativos durante la transmisión de un primer intervalo de transporte.

Además del ejemplo iniciado en la Figura 5, la Figura 6 ilustra la asignación por turnos rotativos durante la transmisión del segundo intervalo de transporte.

Haciendo referencia ahora a la Figura 7, un conjunto de codificador 326 recibe muestras de señal de entrada 504 a partir del mapeo 346 y controla una señal a través de su terminal de salida 338 en una ruta EM 314. El conjunto de codificador incluye una memoria de vector de entrada 326 para recibir y almacenar todas las muestras de señal de entrada y una memoria de libro de códigos 354 para recibir y almacenar un conjunto de códigos predeterminado, un código 304 asociado con cada muestra de entrada 300.

La ruta de datos de conjunto de codificador 326 presenta una pluralidad de moduladores 308, uno por muestra de entrada 300, que se reutiliza una y otra vez, una vez por intervalo de segmento t . En cada ciclo del reloj de transmisión en el domino de alta velocidad 506, cada modulador aplica el segmento indexado en correspondencia 306 a su muestra de entrada indexada en correspondencia, y el circuito de suma 310 combina todos las salidas de modulador 508 para producir un siguiente valor 108 para su transmisión por el controlador de línea 312 mediante el terminal de salida 338 en la ruta EM 314. En una realización, la ruta EM es un guiaondas, que posibilita que se transporte la cantidad máxima de energía.

Si las señales de carga útil de entrada 500 son pulsátiles, entonces las muestras de entrada 301 son valores continuos y una realización del modulador 308 es un multiplicador analógico. Si los códigos 330 son binarios (1 / -1), entonces una realización del modulador analógico es un inversor condicional. Si las señales de carga útil son digitales, entonces las muestras son números y una realización del modulador es un multiplicador digital. Si los códigos son binarios (1 / -1), entonces una realización del multiplicador digital es un negador condicional.

Se codifica una señal de carga útil de aplicación 500 de duración más larga que un único intervalo de recopilación 100 a través del transcurso de varios intervalos de recopilación y, por lo tanto, a través del transcurso de un correspondiente número de intervalos de codificación 12, así como un correspondiente número de intervalos de transporte 2. En una realización preferida, los parámetros que definen el conjunto de codificador 326, que incluyen el intervalo de recopilación, intervalo de codificación, intervalo de transporte, N 8, L 10, el libro de códigos 354 y la permutación del permutador 346 todos permanecen constantes a través de todas las etapas implicadas en el procesamiento de un conjunto de muestras de carga útil de entrada 504 que corresponden a un único conjunto de contenidos de vector de entrada 350. En una realización del conjunto de codificador, todos los parámetros de codificación están "pregrabados" y no pueden cambiarse. Debido a que la codificación de un vector de entrada es lógicamente independiente de las codificaciones de todos los vectores de entrada anteriores y de todos los siguientes, los parámetros de codificación pueden cambiar de las muestras de carga útil de un vector de entrada al siguiente. Por lo tanto, en otra realización del conjunto de codificador, puede variarse cualquiera de los parámetros de codificación de un intervalo de recopilación al siguiente bajo control algorítmico, por ejemplo, en respuesta a cambios en las características de la carga útil, características de la ruta EM 314 y/o requisitos de aplicación.

Para una realización digital del modulador de codificador 308 en donde los segmentos de codificador 306 resultan ser binarios (por ejemplo, 1 y 0), una realización del modulador comprende un circuito combinatorio que invierte la representación de números enteros con signo de cada muestra de entrada 342. Una correspondiente realización del controlador de línea 312 efectúa una conversión de digital a analógico.

Para una realización analógica del modulador de codificador 308 en donde los segmentos de codificador 306 resultan estar restringidos a ser binarios (por ejemplo, 1 y -1), una realización del modulador comprende un modulador de conmutación, tal como el ejemplo mostrado en la Figura 8.

El modulador de ejemplo 308 mostrado en la Figura 8 aplica la entrada de segmento 104 a la correspondiente muestra de entrada 342 para producir la salida modulada 508. El estilo del modulador, conocido como un modulador de conmutación, invierte la muestra de entrada 342 basándose en la polaridad de la entrada de segmento 104. Los inductores acoplados 606 y 608 imponen una copia galvánicamente aislada de la muestra de entrada 342 a través de los diodos de conmutación 612 y 610 con relación a una derivación central conectada a la señal 602, cada uno de los diodos 612 y 610 conduce a su vez basándose en la polaridad de la polarización impuesta por la señal 626. La entrada de segmento 104 impone una señal diferencial a la derivación central del inductor 608, y uno de los terminales del inductor 608 a través de la señal 628. En una de las dos polaridades diferenciales de la entrada de segmento 104, la corriente fluye a través del inductor 622 a la señal 626, luego a través del diodo polarizado directo 612 en el inductor 608, fuera de la derivación central del inductor 608 en la señal 602, a través del inductor 616 para completar el bucle de corriente, de acuerdo con las leyes de circuitos de Kirchhoff. En la polaridad opuesta de la entrada de segmento 104, la corriente fluye a través del inductor 616 a la señal 602 y, de esta manera, la derivación central del inductor 608. La señal emerge del inductor 608 y fluye a través del diodo polarizado directo 610 y en la señal 626, tras lo cual la corriente viaja de vuelta a través del inductor 622, completando de nuevo por lo tanto el bucle de corriente de acuerdo con las leyes de circuitos de Kirchhoff. Debería observarse que la dirección de circuito en estos dos casos fluye en direcciones opuestas. Los condensadores 618 y 620 son condensadores de retirada de CC que garantizan que la dirección del flujo de corriente en la señal 628 se convierte correctamente en una polaridad positiva o negativa y polariza el inductor 608 en consecuencia. La muestra de entrada 342 está acoplada en los flujos de señal de polarización anteriormente mencionados. Esta señal acoplada a continuación fluye del inductor acoplado 608 y a través de una de dos rutas establecidas que se originan desde la derivación central 602 y saliendo de uno o el otro de los terminales del inductor 608, estableciendo allí una representación de señal positiva y negativa a través de la polaridad de la señal de polarización impuesta en 626. El condensador 614 es un condensador de bloqueo de CC que elimina componentes de CC de la señal de salida 624.

Haciendo referencia ahora a la Figura 9, un conjunto de decodificador 328 recibe una señal de la ruta EM 314 en su terminal de entrada 340. En una realización, la ruta EM es un guiaondas, que posibilita que se transporte la cantidad máxima de energía. La ruta EM se termina por la impedancia de terminación 316. La señal que entra en el conjunto de decodificador se recibe por el amplificador de línea 322, que se controla a través de una ruta de realimentación por un ecualizador 324.

El vector de salida 352 se desarrolla por el decodificador 512 a través del transcurso del intervalo de decodificación acumulando contribuciones parciales en los elementos de almacenamiento 302 durante cada intervalo de segmento 500 de las operaciones de alta velocidad concurrentes que tienen lugar dentro del área 506. Para cada índice de vector de salida 352, el conjunto de decodificador 328 también comprende un código 330 en un correspondiente índice en la memoria de libro de códigos 356, un correlador 334 y un integrador 336.

Antes de comenzar a decodificar una serie ordenada de valores recibidos, se limpian las entradas 302 del vector de salida 352 (almacenando el valor 0 en cada una. Posteriormente, durante cada intervalo de segmento predeterminado t asignado para decodificar el vector de salida, para cada índice de vector de salida, correlacionar usando el correlador 334 el valor recibido 214 producido por el amplificador de línea 322 con el segmento indexado en correspondencia 332, y recoger usando el circuito de suma 336 el resultado de correlación 702 con los contenidos de la correspondiente memoria de muestra de salida 302.

Para una realización digital del decodificador 512, en donde los segmentos 332 resultan estar restringidos a que sean binarios (por ejemplo, 1 y 0), una realización de un correlador 334 comprende un circuito combinatorio que invierte la representación de números enteros con signo de cada valor recibido 342 de acuerdo con el segmento 332. Una correspondiente realización del controlador de línea 312 efectúa una conversión de digital a analógico.

Para una realización analógica del decodificador 512 en donde los segmentos resultan estar restringidos a que sean binarios (por ejemplo, 1 y -1), un correlador debe consistir en un modulador analógico, tal como el ejemplo mostrado en la Figura 8.

La salida de cada correlador 334 está integrada, junto con los contenidos de su correspondiente memoria de muestra de salida 302, por el correspondiente integrador 336. Para una realización digital del decodificador, el integrador debe ser un sumador combinatorio directo. Para una realización analógica del decodificador, una realización de un integrador comprende un integrador basado en amplificador operacional.

Si las señales de carga útil reconstruidas 502 son pulsátiles, entonces las muestras de salida 303 son valores continuos y una realización del correlador 334 es un multiplicador analógico. Si los códigos 332 son binarios (1 / -1), entonces una realización del correlador analógico es un inversor condicional. Si las señales de carga útil son digitales, entonces las muestras son números y una realización del correlador es un multiplicador digital. Si los códigos son binarios (1 / -1), entonces una realización del correlador digital es un negador condicional.

El detector de pico de correlación 320 monitoriza las salidas de la serie de correladores de decodificador 334. En una realización, todos los elementos funcionales del conjunto de decodificador 328 están sincronizados por un circuito de recuperación de reloj 318, que monitoriza la salida del amplificador de línea 322, así como la salida del detector de pico de correlación para obtener y rastrear la sincronización de portadora.

SSDS es diferente de lo que se reivindica en esta divulgación:

• SSDS es una tecnología para comunicarse a través de largas distancias, frente a las distancias relativamente limitadas abarcadas por los LST.

• SSDS se aplica cuando debe transportase correctamente casi cada bit de una señal digital, frente a las aproximaciones satisfactorias realmente requeridas de los LST para muchas aplicaciones, que incluyen la mayoría de las aplicaciones de visualización humana.

• SSDS se aplica en general para flujos de señal únicos a través de una ruta EM que a menudo se encuentra en espacio libre, mientras que LST lleva una carga útil a través de una ruta EM que a menudo es un guiaondas.

SSDS-CDMA es diferente de lo que se piensa en esta divulgación:

• En SSDS-CDMA anterior, los valores codificados se transmiten asíncronamente unos de los otros; en contraste, el LST desvelado en el presente documento codifica síncronamente todos los valores en un vector de N valores de muestra de señal de carga útil como una serie de L valores transportados a través de la ruta EM.

• SSDS-CDMA anterior busca ocultar las señales transmitidas en el fondo de ruido ambiente, para el consumo de energía mínimo, la radiación EM potencialmente dañina mínima y la probabilidad de intercepción mínima; en contraste, el LST desvelado en el presente documento envía la energía máxima en la ruta EM que está permitida por las normativas FCC/CE/CCC relevantes.

• SSDS-CDMA anterior (bits en serie) se basa en las variantes de código desplazadas en fase de segmento para diferenciar entre los transmisores; en contraste, el par de codificador y decodificador reivindicados en el presente documento usan libros de código ortogonales para minimizar la interferencia interpista (II).

o Un libro de códigos ortogonal puede contener ningún código de ensanchamiento. La matriz de identidad (esbozada en la Figura 15) es un ejemplo de un libro de códigos de este tipo.

o Una realización de un bloque de códigos ortogonal contiene códigos de ensanchamiento, de manera que 1) la transmisión de cada muestra de vector de entrada/salida disfruta de los beneficios de la resistencia de SSDS contra los agresores y 2) para señales destinadas a la percepción sensorial, transformando las imperfecciones eléctricas, así como cualquier II en artefactos perceptualmente benignos.

Adquisición y rastreo de información de sincronización en sistemas de SSDS-CDMA

En cualquier sistema de comunicación de SSDS, el receptor necesita estar sincronizado con el transmisor. Típicamente, la sincronización tiene lugar en dos partes: una sincronización aproximada inicial, también conocida como adquisición, seguida por una sincronización más precisa, también conocida como rastreo. Hay muchas fuentes de error en la adquisición de sincronización, sin embargo, en las realizaciones desveladas en el presente documento, los problemas de aplicación del desplazamiento Doppler, la interferencia de múltiples rutas y algunos de los efectos más sutiles que impactan a la SSDS-CDMA anterior no están presentes debido a la naturaleza relativamente restringida de la mayoría de las rutas EM de infraestructura.

Hay un beneficio adicional en el que la tasa de segmento inicial, también conocida como la tasa de repetición, durante el intervalo de transporte, se controlará por osciladores de cristal u otras fuentes de tiempo precisas. En el lado de recepción, también hay osciladores de cristal similares u otras fuentes de tiempo precisas, de manera que la diferencia en la frecuencia fundamental se encontrará en el orden de únicamente cientos de partes por millón. Adicionalmente, las longitudes de secuencia de los circuitos de generación de pseudo ruido no son demasiado grandes, ya que la longitud de repetición es relativamente corta. Todos estos factores se suman a un sistema que puede ser sencillo de implementar y, por lo tanto, de coste bajo.

El sistema de codificación/decodificación admite las simplificaciones anteriormente mencionadas, permitiéndonos experimentar un procedimiento de adquisición inicial largo. El receptor se ejecutará cerca de la tasa de segmento del transmisor, así como puede obtenerse fácilmente la fase relativa del generador de PN en el receptor. De hecho, el circuito implementado es simplemente un sistema de rastreo que obtiene la fase relativa del receptor con respecto a la del transmisor con una variación ligera en la capacidad de cambiar la frecuencia para adaptar la frecuencia del circuito de transmisión.

El sistema de adquisición de sincronización puede describirse como un correlador deslizante que toma como entradas la señal recibida de los medios, así como la salida de un generador de PN que es local al receptor. El generador de PN local se controla a partir de un PLL o bucle de enganche de fase que tiene una banda estrecha de diversidad de frecuencia, es decir, se ejecutará de manera nativa cerca de la frecuencia objetivo y tiene una banda de control alrededor de esa frecuencia central. La salida del correlador de deslizamiento se analiza para determinar si se ha conseguido o no una condición de bloqueo o si la frecuencia es demasiado alta o demasiado baja, este detector de bloqueo a continuación controla un PLL para acelerar o ralentizar en primer lugar para permanecer igual en un bucle de realimentación.

El correlador deslizante puede implementarse como una representación muestreada y digitalizada de la señal de entrada en cuyo caso la correlación se forma en lógica digital. Otra implementación del correlador deslizante puede ser como circuitería analógica conmutada, en la que, en este caso, se muestrea la señal de entrada y se realiza la correlación en circuitería de condensador conmutado.

Una técnica clásica en el proceso de adquisición sería lograr la alineación de fase conseguida a través de búsqueda a través de las diversas derivaciones o retardos, del generador de receptor de PN y consiguiéndose la alineación de frecuencia de fase sutil al PLL. Sin embargo, en una realización del sistema, el tiempo requerido para buscar a través de todos los topes disponibles en el generador de secuencia de PN es relativamente corto. De manera clásica, puede buscarse entre las diversas pestañas del generador de PN para encontrar un pico de correlación que esté relativamente cerca y, a continuación, ajustar de manera precisa esta correlación cambiando la frecuencia del PLL. A través de esto se hace posible conseguir ambos ajustes, aproximado y preciso. Debido a que una realización del sistema está relativamente no restringida, se hace posible simplificar el deslizamiento de fase cambiando la frecuencia y consiguiendo ambos de los ajustes, aproximado y preciso, a través del cambio del PLL.

Una realización adicional permite que el transmisor envíe una secuencia de entrenamiento que tiene características predeterminadas para facilitar la adquisición y rastreo de sincronización. Esta secuencia de entrenamiento puede tener lugar en el comienzo de cada agrupación de datos de vídeo o puede existir realmente como una subbanda, es decir modularse por un código adicional ortogonal a todos los códigos en el libro de códigos aplicado a los fragmentos de carga útil y transmitirse al mismo tiempo, de manera continua. La secuencia de entrenamiento independiente, o de subbanda, sirve como una sonda de las características EM de la ruta EM, que, a su vez, puede referenciarse para ajuste paramétrico de los circuitos de corrección de señal, tal como énfasis previo. De ahora en adelante, esta señal se denomina como la "señal de sonda" sin pérdida de generalidad. Esta señal de sonda puede mantenerse constante a través de k intervalos de transporte, para alguna k predeterminada, y su código asociado hacerse k * L segmentos de largo. Como con las muestras de carga útil en el vector de entrada, esta señal de sonda puede implementarse con representaciones discretas (digitales) o continuas (pulsátiles). Este enfoque mejora la resistencia del rastreo de la sonda al ruido, interferencia y reflejos. En esta solicitud, la señal de sonda es particularmente potente al facilitar la adquisición y rastreo debido a que la señal de sonda puede hacerse que tenga una amplitud constante que permite que se mida directamente la atenuación de canal.

Otra realización preferida es el sistema de correlación paralelo mostrado en la Figura 11. Este sistema analiza derivaciones adyacentes en el generador de secuencia de PN. Estudiando tres derivaciones adyacentes y la correlación relacionada con cada una de estas derivaciones individuales, se simplifica enormemente el algoritmo de detección de bloqueo.

En una realización adicional, el circuito de recepción está adaptado a retransmitir una señal alineada en fase y sincronizada de vuelta al circuito de transmisión en una subbanda independiente. Completando el bucle de control de esta manera permite que el transmisor transite, en una realización, entre proporcionar la señal de sonda frente a codificar fragmentos de carga útil. Después del arranque inicial, el circuito de transmisión transmite la señal de sonda hasta que obtiene una señal de subbanda que se devuelve del circuito de recepción. Cuando se recibe la señal devuelta, el circuito de transmisión a continuación empieza a transmitir datos de acuerdo con los parámetros recibidos. Este sistema de control de bucle cerrado permite que se implemente un LST robusto y de auto-calibración.

Optimización LST

En un LST, un transmisor envía energía a través de una ruta EM a un receptor. La carga útil de LST comprende uno o más fragmentos de señal muestreados. Para cada conjunto de fragmentos de carga útil, el LST ensambla un vector de entrada, codifica el vector de entrada, transmite una señal en la ruta EM imperfecta, recibe una señal del otro extremo de la ruta EM, decodifica la señal recibida en un vector de salida, y distribuye el vector de salida a fragmentos de carga útil reconstruidos. La exactitud de la correspondencia entre la carga útil reconstruida y la carga útil de entrada se determina completamente por la calidad eléctrica de la ruta EM y por el conjunto de las implementaciones de conjunto de codificador y decodificador.

La calidad eléctrica de la ruta EM a su vez depende de la variación física en los materiales y conjuntos y después de la interferencia ambiental. Como resultado, la señal recibida en el conjunto de decodificador difiere de la señal transmitida por el conjunto de codificador. La diferencia entre las señales transmitidas y recibidas se determina por, por ejemplo, la caída, los reflejos debido a desajustes de impedancia y señales agresoras incidentes.

Una señal de carga útil reconstruida 502 más larga que un intervalo de distribución único 102 se codifica a través del transcurso de varios intervalos de distribución y, por lo tanto, a través del transcurso de varios intervalos de decodificación 14 y, en correspondencia, varios intervalos de transporte 2. En una realización preferida, los parámetros que definen el conjunto de decodificador 328, que incluyen el intervalo de transporte, el intervalo de decodificación, el intervalo de distribución, N 8, L 10, el libro de códigos 356 y la permutación del permutador 348 todos permanecen constantes a través de todas las etapas implicadas al procesar un conjunto de muestras de carga útil reconstruidas 357 que corresponden a un único conjunto de contenidos de vector de salida 352. En una realización del conjunto de decodificador, todos los parámetros de decodificación están "pregrabados" y no pueden cambiarse. Debido a que la decodificación de un vector de salida es lógicamente independiente de las decodificaciones de todos los vectores de salida anteriores y siguientes, no hay razón de que los parámetros de decodificación no puedan cambiar de las muestras de carga útil reconstruidas del vector de salida al siguiente. Por lo tanto, en otra realización del conjunto de decodificador, puede variarse cualquiera de los parámetros de decodificación de un intervalo de distribución al siguiente bajo control algorítmico, por ejemplo, en respuesta a cambios en las características de la carga útil, características de la ruta EM 314 y/o requisitos de aplicación.

En otra realización de una versión analógica del conjunto de decodificador 328, la porción analógica puede implementarse como un circuito de condensador conmutado. Dado que la operación de este circuito conllevará el uso de circuitos de muestreo y retención, circuitos multiplicadores y una operación de tipo de tubería, debe ser evidente para los expertos en la materia las similitudes al diseño de ADC del estado de la técnica. De hecho, una implementación de este tipo del conjunto de decodificador analógico permite adaptar cualquier representación de amplitud, de binario a continua, pasando por n-aria, a través de la selección sencilla de niveles umbral en la operación de tubería del conjunto de decodificador. En una realización, un conjunto de decodificador es paramétricamente reconfigurable en diseño para adaptar cualquiera de señales digitales o señales pulsátiles, posibilitando de esta manera la flexibilidad del sistema.

La Figura 10 muestra la arquitectura de una realización de un circuito de adquisición y rastreo de sincronización, que puede describirse como un correlador deslizante. La entrada clave es la señal recibida 214, y la salida clave es la señal de reloj 826. El circuito en la Figura 10 comprende un generador de PN 814, cronometrado por un bucle de enganche de fase (PLL) 810, que está ajustado de manera precisa por el detector de pico de correlación 320. El generador de PN está diseñado para tener una banda estrecha de diversidad de frecuencia, es decir, se ejecutará de manera nativa cerca de la frecuencia objetivo y tiene una banda de control alrededor de esa frecuencia central. La salida 824 del correlador deslizante se analiza en el detector de pico de correlación para determinar si se ha conseguido o no una condición de bloqueo o si la frecuencia es demasiado alta o demasiado baja. Este detector de bloqueo a continuación ajusta la frecuencia de PLL al servo en la sincronización.

El correlador deslizante mostrado en la Figura 10 puede implementarse como una representación muestreada y digitalizada de la señal de entrada en cuyo caso la correlación se forma en lógica digital. Otra implementación del correlador deslizante puede ser como circuitería analógica conmutada, en la que, en este caso, se muestrea la señal de entrada y se realiza la correlación en circuitería de condensador conmutado. Una realización simplemente ajusta la fase cambiando la frecuencia y consiguiendo ambos de los ajustes, aproximado y preciso, ajustando la frecuencia de PLL.

En una realización alternativa, el conjunto de codificador 326 envía una secuencia de entrenamiento con características conocidas como un preámbulo a una serie de transmisiones de vector, para facilitar la adquisición y rastreo de sincronización. Esta secuencia de entrenamiento puede tener lugar en el comienzo de cada transmisión de vector, o puede transmitirse como un fragmento independiente junto con los fragmentos de carga útil de entrada. Enviar la secuencia de entrenamiento como una señal de carga útil independiente permite que esta señal de sonda caracterice la calidad de los medios de transmisión. Tales datos de caracterización se usan para diversos parámetros de corrección de señal como el énfasis previo. Adicionalmente, la señal de secuencia de entrenamiento podría ser de un periodo mucho más largo que el de un intervalo de recopilación, lo que aumenta la resistencia contra el ruido y la interferencia. En la presente divulgación, la secuencia de entrenamiento es particularmente potente al facilitar la adquisición y el rastreo simplemente puesto que la secuencia de entrenamiento puede hacerse que tenga una amplitud constante.

Se muestra un ejemplo de un sistema de adquisición y rastreo de sincronización paralela-de correlación en la Figura 11. Este sistema analiza derivaciones adyacentes 902, 904 y 906 en el generador de secuencia de PN 814. Evaluando tres derivaciones adyacentes concurrentemente, así como la correlación relacionada con cada una de estas derivaciones individuales, en el detector de pico de correlación 320, se simplifica enormemente el algoritmo de detección de bloqueo.

En una realización adicional, el circuito de recepción está adaptado a retransmitir una señal alineada en fase y sincronizada de vuelta al circuito de transmisión en una subbanda independiente. Completando el bucle de control de esta manera permite que el transmisor transite, en una realización, entre proporcionar la señal de sonda frente a codificar fragmentos de carga útil. Después del arranque inicial, el circuito de transmisión transmite la señal de sonda hasta que obtiene una señal de subbanda que se devuelve del circuito de recepción. Cuando se recibe la señal devuelta, el circuito de transmisión a continuación empieza a transmitir datos de acuerdo con los parámetros recibidos. Este sistema de control de bucle cerrado permite que se implemente un LST robusto y de auto-calibración.

La Figura 12 muestra una permutación por turnos rotativos directa del permutador 348, en donde una siguiente muestra 302 de cada índice sucesivo en el vector de salida del decodificador 352 está distribuida a su vez a la siguiente muestra 804 en la siguiente señal 502 en el conjunto de fragmentos de carga útil reconstruidos a', p', ..., w', hasta que se hayan agotado todas las N ubicaciones de vector de salida. Hay potencialmente diferentes números de muestras por fragmento de carga útil reconstruido, todas distribuidas durante el intervalo de distribución. Los círculos numerados indican el orden en el que los contenidos del vector de salida del decodificador están distribuidos a fragmentos de carga útil reconstruidos durante el intervalo de distribución. Exactamente están distribuidas N muestras durante el intervalo de distribución.

Aunque hay N! elecciones igualmente buenas para la permutación del permutador 348, el transporte de carga útil satisfactorio demanda que la permutación del decodificador 512 implemente la inversa de la permutación 510 del codificador 510 (mostrado en otras figuras). Garantizando el acuerdo con respecto a tales detalles es, de manera apropiada, el objeto de normas internacionales, en lugar de la presente divulgación.

El esquema dibujado en la Figura 12 se aplica a muchos posibles tipos de señales. Por ejemplo, podría haber una única señal de carga útil, que consiste en una representación de video en donde cada muestra sucesiva es un valor de color (por ejemplo, 3 (R / G / B) por píxel). Otro ejemplo también es una única señal de carga útil, que consiste en valores de color de varias señales de vídeo independientes intercaladas. Ejemplos adicionales incluyen diversos tipos de señales, por ejemplo, de vídeo, de audio, químicas, mecánicas/hápticas y así sucesivamente. Una realización de un ejemplo híbrido de este tipo incluye diferentes números de muestras de/hasta cada señal de carga útil durante cada intervalo de tiempo de transporte. Ejemplos adicionales incluyen cada uno de los cuatro tipos de señales (digitales, analógicas, pulsátiles y neuronales) solas o en combinación.

La Figura 13 ilustra la asignación por turnos rotativos de muestras de índices en un vector de salida de decodificador de 8 elementos a la señal de vídeo de salida de RGB paralela que surge de la recepción de un primer intervalo de transporte.

La Figura 13 ilustra un caso especial especialmente común del esquema general descrito en la Figura 12. En este ejemplo, la carga útil reconstruida consiste en 3 señales 502, que representa los planos de color R, G y B, respectivamente, de una única señal de video basada en RGB reconstruida. N, el número de elementos en el vector de salida 352 del decodificador 512, resulta ser 8. Este ejemplo muestra la asignación por turnos rotativos durante un intervalo de distribución dado.

Adicionalmente al ejemplo comenzado en la Figura 13, la Figura 14 ilustra la asignación por turnos rotativos durante el intervalo de distribución inmediatamente siguiente.

La Figura 15 muestra la estructura de un libro de códigos binario que es un subconjunto de la matriz de identidad, para el caso donde L = N + 3. El índice de segmento j 916 va desde 0 a L-1 horizontalmente a través de la figura, y el índice de vector de entrada/salida i 914 va desde 0 a N-1 verticalmente debajo de la figura.

La Figura 16 muestra un ejemplo de un libro de códigos binario de 127 x 127 cuyos códigos son cada uno una rotación única de una secuencia de PN común. En la figura, un bloque cuadrado corresponde a un valor "1", mientras que un cuadrado blanco corresponde a un valor "-1". La matriz para la modulación pulsátil está construida por las siguientes etapas:

1. Generar instancias de la matriz de identidad L x L

2. Mantener únicamente las 1as N filas

3. Convertir las entradas 0 a valores -1

4. El resultado es el libro de códigos de ejemplo representado en la Figura 16

La Figura 17 muestra un ejemplo de un libro de códigos binario de 128 x 128, que es una matriz Walsh-Hadamard. En la figura, un bloque cuadrado corresponde a un valor "1", mientras que un cuadrado blanco corresponde a un valor "­ 1".

La Figura 18 muestra un ejemplo de un libro de códigos binario de 128 x 128, que se construye convolucionando una matriz Walsh-Hadamard con una secuencia casi PN. En la figura, un bloque cuadrado corresponde a un valor "1", mientras que un cuadrado blanco corresponde a un valor "-1".

En una realización, las señales de carga útil 500 y 502 comprenden señales de vídeo, por ejemplo, como se ilustra en la Figura 5, la Figura 6, la Figura 13 y la Figura 14 para el caso de planos de color de R/G/B totalmente rellenados. La Figura 19 muestra una realización en donde el objeto de esta divulgación se aplica a (una clase de) sistemas de vídeo. La arquitectura representada en la Figura 19 comprende un número predeterminado C de cámaras 516 y otro número predeterminado D de pantallas 518. La arquitectura representada en la Figura 19 también incluye una unidad de procesamiento de medios (MPU) 548. La MPU a su vez contiene un procesador de vídeo 536, almacenamiento no volátil 560, con el que el procesador de vídeo intercambia señales de almacenamiento 562, y una interfaz de red de área extensa 544, a través de la que el procesador de vídeo se comunica con Internet 576 mediante señales de protocolo de internet 546.

La cámara 516 representada en la Figura 19 comprende una lente 520, que refracta la luz incidente 528 a luz enfocada proyectada 534 en un plano focal 554 ocupado por un sensor de imagen 522. El sensor de imagen produce una señal de salida 524 que comprende una serie ordenada de mediciones de luz, correspondiendo cada medición a una ubicación geométrica dentro del plano focal, en donde cada medición se obtiene durante un intervalo de exposición de sensor de imagen predeterminado 4. En una realización de tubería equilibrada, el intervalo de exposición de sensor de imagen equivale al intervalo de transporte 2. La cámara también incluye un conjunto de codificador 326. 538 es un circuito que adapta las muestras de salida de sensor de imagen como una señal de carga útil de entrada para el codificador.

La señal de salida 524 de sensor de imagen 522 es intrínsecamente pulsátil; la conversión a señales digitales usa un circuito de convertidor de analógico a digital adicional, que posiblemente no puede añadir fidelidad y, sin duda, añade coste de fabricación distinto de cero. Una realización más sencilla del objeto de esta divulgación transporta señales pulsátiles directamente, sin requerir la conversión de analógico a digital de las mediciones de luz, dando como resultado una transmisión adecuada de señales de vídeo de alta resolución a menor coste en comparación con disposiciones anteriores.

La pantalla 518 mostrada en la Figura 19 comprende un conjunto de decodificador 328, un circuito 540 que adapta la salida de conjunto de decodificador (fragmentos de señal de control de visualización reconstruida) a la entrada 526 del controlador de matriz de elementos de visualización 556. El controlador de la matriz genera una serie de valores de control de brillo 558. Cada valor de control de brillo determina el brillo mantenido durante cada intervalo de refresco de matriz de visualización predeterminado 6 del elemento de emisión de luz en cada ubicación geométrica dentro de la matriz 530 de elementos de visualización. En una realización de tubería equilibrada, el intervalo de refresco de matriz de visualización equivale al intervalo de transporte 2. La matriz de visualización consiste en elementos, tales como ciertas clases de diodos, que emiten luz 552. Los cerebros de los observadores interpretan tal actividad a través del tiempo como imágenes en movimiento.

En una realización de vídeo de la Figura 19, la pieza central del sistema de vídeo representada es la unidad de procesamiento central (MPU) 548, que, a su vez, está basada en un procesador de vídeo 536. La MPU recibe una señal de cada cámara 516 mediante LST 1, y la MPU transmite una señal a cada pantalla 518 en el sistema mediante LST 1. Todas las señales de cámara y todas las señales de visualización, cada una es independiente de otras señales de vídeo en el sistema. Un circuito potencialmente trivial 568 adapta cada salida de conjunto de decodificador 570 (fragmentos de señal de salida de cámara reconstruidos) al formato de datos requerido para el procesador de vídeo. De manera similar, un circuito potencialmente trivial 574 adapta las señales de entrada de pantalla preparadas 566 del formato de datos del procesador de vídeo a una señal de carga útil de entrada 566 destinada para la correspondiente pantalla. Los circuitos 568 y 574 son bien conocidos en la técnica.

En una realización, la MPU 548 realiza una diversidad de operaciones en vídeo, que incluyen decodificar contenido almacenado 562 recuperado de memoria no volátil 560, almacenar señales de vídeo comprimidas 562 a memoria no volátil y/o intercambiar señales de protocolo de internet 546 con Internet 576 mediante un módem WAN 544. Un convertidor bidireccional 542 traduce entre paquetes de Ethernet y las señales pulsátiles o digitales que ocupan las rutas de datos del procesador de vídeo.

En una realización, el procesador de vídeo 536 es una CPU. En otra realización, el procesador de vídeo es una GPU. El procesador de vídeo puede implementarse con rutas de datos digitales o con rutas de datos pulsátiles. Las rutas de datos digitales demandan A/D en las entradas y D/A en las salidas y, por lo tanto, intrínsecamente menos eficaces para el vídeo que las rutas de datos pulsátiles.

Se considera que una amplia diversidad de sistemas de vídeo comunes son variantes paramétricas del esquema esbozado en la Figura 19, por ejemplo:

• En una realización de un sistema de entretenimiento doméstico hacia 1990: C = 0- no hay cámaras. D = 1- una pantalla de CRT está encerrada en una caja que se asienta sobre una mesa. La MPU 548 es un conjunto de circuito de sintonizador / amplificador, la ruta EM 314 es cable coaxial, y el LST 1 es PAL.

• En una realización de un sistema de entretenimiento doméstico hacia 2016, C = 2 - un sistema Kinect incluye visión informática monocromo estéreo. D = 1 - una pantalla de HDMI se cuelga en la pared. La MPU 548 es una máquina de juegos tal como, por ejemplo, una PlayStation™ de Sony o Xbox™ de Microsoft, la ruta EM 314 es cable de HDMI y el LST 1 es HDMI.

• En una posible realización de un sistema de entretenimiento doméstico, por ejemplo, uno que implementa iVR™ ("realidad virtual inmersiva"), C = 256 - las cámaras de alta resolución proporcionan entradas de visión de máquina de 360 grados en 3D, lo que hace que haya toda una nueva gama de entradas disponibles para interfaces basadas en gestos y movimientos. D = 2048 - cada pared, techo y suelo sólido está construido de paneles de visualización flexibles y resistentes. La MPU 548 es una variante computacionalmente mejorada de una PlayStation o Xbox. La ruta EM 314 es cualquier par alámbrico de Calibre de Alambre Estadounidense (AWG), y el lSt 1 es el objeto de la presente divulgación. Esta realización posibilita una experiencia que es cualitativamente diferente de lo que se espera hasta ahora del contenido de internet rico en píxeles.

• En una realización de un sistema de vehículo de pasajeros, C = 8 - una diversidad de sensores de infrarrojos (IR) y ultravioletas (UV) y de luz visible recopilan datos para el análisis de visión de máquina por seguridad. D = 4 se proporcionan pantallas en el salpicadero y en los reposacabezas de los asientos delanteros, para el entretenimiento de los pasajeros traseros. La MPU 548 es la unidad de control de motor (ECU). La ruta EM 314 es CAT-3, y el LST 1 es LVDS.

• En una posible realización de un sistema de vehículo de pasajeros, C = 32 - una diversidad de sensores de IR y UV y luz visible recopilan datos para análisis de visión de máquina por seguridad y se posibilita la interacción de Internet intensiva en vídeo para los pasajeros. D = 64 - se proporcionan pantallas en todas las superficies sólidas en vidrio exterior y en el salpicadero, tanto para el entretenimiento de control y pasajeros. La MPU 548 es la unidad de control de motor (ECU). La ruta EM 314 es de cable económica y el LST 1 es el objeto de la presente divulgación. Esta realización posibilita que los pasajeros disfruten experiencias de entretenimiento de iVR, mientras que el conductor puede aprovecharse de la pantalla de visualización frontal más receptiva posible para controlar el vehículo.

• En una realización de un sistema de vídeo de señalización de tienda minorista (por ejemplo, unos menús de restaurante de comida rápida), la MPU 548 es un PC de torre o servidor. La ruta EM 314 es de CAT-5/6, y el LST 1 es HDBaseT.

• En una posible realización de un sistema de vídeo de señalización de tienda minorista, la MPU 548 es un PC de torre o servidor. La ruta EM 314 es cualquiera del par de cables AWG, y el LST 1 es el objeto de la presente divulgación. Esta realización permite que se coloquen las pantallas 518 lejos de la MPU, ahorrando de esta manera costes permitiendo que una única MPU adapte un número mayor de pantallas. Además, los cables son bastante menos caros, y es fácil de terminar tales cables en el campo (actualmente una barrera principal para que HDMI posibilite iVR).

• En una realización de un sistema de vigilancia de vídeo HD, la MPU 548 es un DVR. La ruta EM 314 es cable coaxial, y el LST 1 es HD analógico.

• En una posible realización de un sistema de vigilancia de vídeo 8K, la MPU 548 es un DVR. La ruta EM 314 es cualquiera del par de cables AWG, y el LST 1 es el objeto de la presente divulgación. Esta realización lleva vídeo de alta resolución rentable a través de cableado de infraestructura heredado.

• Otras realizaciones que pueden mostrarse que son generaciones de instancias paramétricas del esquema de la Figura 19 incluyen hacia 1970 el sistema de cine en donde C = 0 y D = 1, un sistema de vista envolvente de ejemplo en donde C = 0 y D = 8, un sistema de cine de iVR futurista en donde C = 64 y D = 64, un sistema de vídeo de concierto de rock HD en donde C = 8 y D = 8, y un sistema de vídeo de concierto de rock 8K, en donde C = 128 y D = 128, que posibilitan experiencias en directo de alta resolución que incorporan fuentes de vídeo de artistas, miembros de la audiencia, señales de vídeo preparadas y señales de vídeo generadas sintéticamente.

El objeto de la presente divulgación es los aspectos de un LST 1 que transfiere cualquier tipo de señal muestreada 500 a lo largo de una ruta EM 314. En muchas aplicaciones que requieren el transporte de vídeo, audio y otras clases de señales de datos, es deseable también poder transportar información a lo largo de la ruta EM en la dirección opuesta a la del flujo de información de carga útil principal. Por ejemplo, la MPU 548 mostrada en la Figura 19 puede beneficiarse de la capacidad para enviar información de control y de configuración a sensores, que incluyen cámaras y micrófonos. El LST desvelado no excluye la comunicación aguas arriba de bajo ancho de banda.

El conjunto de codificador 326 codifica un vector de N muestras cada intervalo de codificación. Si llamamos f al número de intervalos de codificación por segundo (por lo que f = 1 / intervalo de codificación), el rendimiento del conjunto de codificador es Nf muestras por segundo, lo que hace disponible Lf muestras por segundo para su transmisión en la ruta EM 314, donde L >= N. Por ejemplo, el vídeo de Hd de 1080p60 de 1920x1080, es aproximadamente de 2 millones de píxeles o 6 millones de muestras por fotograma, o 360 millones de muestras por segundo para una codificación de RGB de cada píxel. Eso nos dice que Nf =360e6 =.36e9. Es razonable esperar que Lf = 1 GHz = 1e9. Entonces N/L=.36, o para L=128, N=46. El conjunto de codificador transmite la serie ordenada entera de valores de salida durante el intervalo de transporte 1.

La Figura 20 muestra un trazado de osciloscopio de ejemplo de una señal que llega de la ruta EM 314 en el terminal de entrada 340 de conjunto de decodificador 328. La escala vertical es la tensión, y la escala horizontal es el intervalo de medición de osciloscopio de 100 ps. En la Figura 20, 20 intervalos de medición de osciloscopio corresponden a un intervalo de segmento t.

A través de toda la memoria descriptiva y las reivindicaciones que siguen, a menos que el contexto lo requiera de otra manera, las palabras "comprende" e "incluye" y variaciones tales como "que comprende" y "que incluye" se entenderá que implican la inclusión de un elemento integrante o grupo de elementos integrantes establecidos, pero no la exclusión de cualquier otro elemento integrante o grupo de elementos integrantes.

La referencia a cualquier técnica anterior en esta memoria descriptiva no es, y no debe tomarse como, un reconocimiento de cualquier forma de sugerencia de que tal técnica anterior forme parte del conocimiento general común.

Se apreciará por los expertos en la materia que la invención no está restringida en su uso a la aplicación particular descrita. En particular, aunque alguno de los ejemplos mostrados son para imágenes de color completo de RGB, se aplica el objeto de esta divulgación independientemente de la profundidad/número de señales de carga útil o espacio de color de cualquier vídeo en la carga útil, incluyendo todas las variantes de croma/luma separadas (y croma submuestreado) espacios de color (por ejemplo, YUV, YUV 4:2:0, etc.), así como monocromo (es decir, solamente Y). La presente invención tampoco está restringida en su realización preferida con respecto a los elementos particulares y/o características descritas o representadas en el presente documento. Se apreciará que la invención no está limitada a la realización o realizaciones desveladas, sino que es apta de numerosas reorganizaciones, modificaciones y sustituciones sin alejarse del alcance de la invención como se expone y define por las siguientes reivindicaciones.

Claims (15)

REIVINDICACIONES

1. Un método para recopilar una o más señales de entrada en vectores de entrada sucesivos (350), codificar cada vector de entrada (350) en una serie de salida ordenada, y pone a disposición la serie de salida como una señal para el transporte a través de una ruta de propagación electromagnética (314) durante un intervalo de transporte predeterminado (2), comprendiendo el método:

a) recopilar durante un intervalo de recopilación predeterminado, de acuerdo con una permutación predeterminada, una subserie ordenada contigua de muestras de una serie ordenada de muestras de la una o más señales de entrada en un vector de entrada indexado (350) de una longitud predeterminada N;

b) codificar el vector de entrada producido por la etapa a) por las etapas de:

i) asociar con cada índice de vector de entrada un miembro de un conjunto predeterminado de N códigos de ensanchamiento indexados, en donde:

(1) cada código es de una longitud predeterminada L;

(2) L > N;

(3) cada código confiere la ganancia de proceso; y

(4) el conjunto de códigos es ortogonal;

ii) repetir durante un intervalo de codificación predeterminado (12), para cada uno de los L índices en los códigos, las etapas de:

(1) modular (308) cada muestra recopilada en el vector de entrada indexado (350) de la etapa a) por el valor en el índice común en el correspondiente código (304) de la etapa b) i), y

(2) sumar (310) los resultados de todas las modulaciones (114) de la etapa b) ii) (1) para formar un valor de una serie de salida ordenada (110) de valores (112);

c) repetir durante el intervalo de transporte predeterminado (2), para cada uno de los L índices en la serie de salida ordenada de valores, la etapa de:

i) poner a disposición durante un intervalo de segmento predeterminado ( t ) el valor indexado en correspondencia en la serie de salida ordenada (110) de valores (112) producidos por la etapa b) ii) como una señal a la ruta de propagación electromagnética (314).

2. El método de acuerdo con la reivindicación 1, en donde la una o más señales de entrada incluyen una subserie contigua de la serie ordenada de muestras de al menos uno del grupo que consiste en: una señal de vídeo; una señal de audio; una señal de sensor químico; una señal de emisor químico; una señal de sensor de presión; una señal de control; una señal de sensor mecánico; y una señal de efector mecánico.

3. El método de acuerdo con la reivindicación 1, en donde cada código (304) es una secuencia de CC equilibrada, y cada valor en la secuencia tiene uno de al menos dos posibles valores.

4. El método de acuerdo con la reivindicación 1, en donde para cada repetición, una serie de salida ordenada sucesiva de valores producidos por la etapa b) ii) están en forma digital, incluyendo adicionalmente el método la etapa de: d) conversión de digital a analógico de cada valor en cada serie de salida ordenada (110) de valores (112) producidos por la etapa b) antes de la etapa c).

5. El método de acuerdo con la reivindicación 1, en donde la ruta de propagación electromagnética (314) es un cable, comprendiendo adicionalmente el método la etapa:

transmitir al menos una señal de audio por cable o al menos una señal de datos por cable a través del cable.

6. Un método para recibir de manera repetitiva de una ruta de propagación electromagnética (314) como una serie ordenada de valores de entrada una señal de entrada puesta a disposición por un correspondiente método para recopilar, codificar y poner a disposición de manera repetitiva, decodificar de manera repetitiva la serie ordenada de valores de entrada en vectores de salida sucesivos (352) de muestras, y distribuir las muestras en cada vector de salida (352) como una o más señales de salida reconstruidas; incluyendo el método las etapas de:

a) recibir la señal de entrada de la ruta de propagación electromagnética (314) como una serie ordenada de valores de entrada de una longitud predeterminada L durante un intervalo de transporte predeterminado (2);

b) decodificar la serie ordenada de valores de entrada recibidos en la etapa a) por las etapas adicionales:

i) asociar con cada índice en un vector de salida (352) de una longitud predeterminada N uno de un conjunto de N códigos indexados de longitud L;

ii) repetir durante un intervalo de decodificación predeterminado ( t ) , para cada uno de los L índices en la serie ordenada de valores de entrada recibidos en la etapa a), la etapa de:

(1) repetir, para cada uno de los N índices en el vector de salida de la etapa b) i), las subetapas de:

A) correlacionar el valor indexado en la serie ordenada de valores de entrada por un valor comúnmente indexado en el código asociado con el índice de vector de salida; y

B) sumar el resultado de correlación de la subetapa b) ii) (1) A con los contenidos de la ubicación de vector indexado en correspondencia, para producir un resultado de suma; y

C) almacenar el resultado de suma de la subetapa b) ii) (1) B) en el vector de salida (352) en el correspondiente índice; y

c) distribuir durante un intervalo de distribución predeterminado (102), de acuerdo con una permutación que es la inversa de la permutación (510) asociada en la etapa de recopilación del correspondiente método repetido de recopilación, codificación y puesta a disposición, las muestras del vector de salida (352) a una o más señales de salida, en donde la una o más señales de salida representan la una o más señales de entrada del correspondiente método para la recopilación, codificación y puesta a disposición de manera repetitiva.

7. El método de acuerdo con la reivindicación 6, que comprende adicionalmente: las etapas de:

recibir por un combinador y combinar

la señal de entrada de la ruta de propagación electromagnética (314) y

una salida de un generador de pseudo ruido accionada desde un bucle de enganche de fase, y proporcionar una salida del combinador a un detector de bloqueo;

determinar por el detector de bloqueo si ajustar la frecuencia de bucle de enganche de fase para aumentar o reducir o permanecer sin cambios, para determinar cuándo muestrear la señal de entrada.

8. El método de acuerdo con la reivindicación 6, en donde la una o más señales de entrada incluyen una subserie contigua de la serie ordenada de muestras de al menos uno del grupo que consiste en: una señal de vídeo; una señal de audio; una señal de sensor químico; una señal de emisor químico; una señal de sensor de presión; una señal de control; una señal de sensor mecánico; y una señal de efector mecánico.

9. El método de acuerdo con la reivindicación 6, en donde la ruta de propagación electromagnética (314) es un cable, la etapa adicional: recibir al menos una señal de audio por cable o al menos una señal de datos por cable a través del cable.

10. Un aparato para recopilar de manera repetitiva una o más señales de entrada en vectores de entrada sucesivos, codificar cada vector de entrada (350) en una serie ordenada (110) de valores de salida (112), y poner a disposición la serie ordenada (110) de valores de salida (112) como una señal de salida para su transporte a través de una ruta de propagación electromagnética (314), que comprende:

a) una memoria de entrada de un número predeterminado N de ubicaciones para recibir y almacenar muestras; b) un permutador (346) para asignar muestras de la una o más señales de entrada a ubicaciones en la memoria de entrada;

c) un controlador de recopilación para repetir durante un intervalo de recopilación predeterminado, para todas las N ubicaciones en la memoria de entrada, la etapa de configurar el permutador (346) para almacenar una muestra de la una o más señales de entrada a la ubicación en la memoria de entrada, de acuerdo con una permutación predeterminada, para formar un vector de entrada sucesivo de longitud N;

d) un conjunto de N generadores de código para generar un conjunto predeterminado de N códigos de ensanchamiento, cada uno de una longitud predeterminada L, en donde:

i) L > N;

ii) cada código confiere la ganancia de proceso;

iii) el conjunto de códigos es ortogonal; y

iv) cada generador de códigos está asociado con una única de las ubicaciones en la memoria de entrada;

e) un conjunto de N moduladores de dos entradas (308), habiendo un modulador de dos entradas (308) que corresponde a cada ubicación de memoria de entrada, siendo la primera entrada la muestra almacenada en la ubicación de memoria de entrada, y siendo la segunda entrada un valor del código producido por el generador de códigos asociado;

f) un sumador de N entradas único para sumar las salidas del conjunto de moduladores (308);

g) un controlador de codificador para repetir durante un intervalo de codificación predeterminado (12), para cada una de las N ubicaciones en la memoria de entrada, para cada uno de los L valores en el código asociado con la ubicación de memoria de entrada, las etapas de:

i) modular con el modulador (308) que corresponde a la ubicación de memoria de entrada la muestra almacenada en la ubicación de memoria de entrada por el valor en el código; y

ii) sumar con el sumador los resultados de todas las modulaciones de la etapa g) i) para formar un valor en la serie ordenada de valores de salida;

h) un terminal de salida (338) para poner a disposición una señal a la ruta de propagación electromagnética (314); y

i) un controlador de puesta a disposición para repetir durante un intervalo de transporte predeterminado (2), para cada uno de los L índices en la serie ordenada de valores de salida, la etapa de control del terminal de salida (338) para poner a disposición durante un intervalo de segmento predeterminado ( t ) una señal que transporta un valor indexado en la serie ordenada de valores de salida producido por el controlador de codificador.

11. El aparato de acuerdo con la reivindicación 10, en donde cada código es una secuencia de CC equilibrada de L valores, teniendo cada valor uno de al menos dos posibles valores.

12. El aparato de acuerdo con la reivindicación 10, en donde una serie ordenada sucesiva de valores de salida están en forma digital, y el terminal de salida (338) está adaptado para poner a disposición cada serie ordenada de valores de salida digital como una señal analógica para su transmisión a la ruta de propagación electromagnética (314).

13. El aparato de acuerdo con la reivindicación 10, que está configurado para procesar un método en donde la una o más señales de entrada incluyen una subserie contigua de la serie ordenada de muestras de al menos uno del grupo que consiste en: una señal de vídeo; una señal de audio; una señal de sensor químico; una señal de emisor químico; una señal de sensor de presión; una señal de control; una señal de sensor mecánico; y una señal de efector mecánico.

14. El aparato para recibir, decodificar y distribuir de acuerdo con la reivindicación 10, que comprende adicionalmente: un transmisor para transmitir al menos una señal de audio por cable o al menos una señal de datos por cable a través de la ruta electromagnética (314).

15. Un aparato para recibir de manera repetitiva de una ruta de propagación electromagnética (314) como una serie ordenada de valores de entrada una señal de entrada puesta a disposición por un correspondiente aparato para recopilar, codificar y poner a disposición de manera repetitiva, decodificar la serie ordenada de valores de entrada en vectores de salida sucesivos (352) de muestras, y distribuir las muestras en cada vector de salida (352) como una o más señales de salida reconstruidas, que comprende:

a) un terminal de receptor para recibir la señal de entrada de la ruta de propagación electromagnética (314); b) una memoria de salida (302) de un número predeterminado N de ubicaciones para reconstruir y almacenar muestras;

c) un conjunto de N generadores de código para generar un conjunto predeterminado de códigos de ensanchamiento, cada uno de una longitud predeterminada L, en donde:

i) cada generador de códigos está asociado con una única ubicación en la memoria de salida;

ii) cada código es una secuencia indexada de valores;

iii) L > N;

iv) cada código confiere la ganancia de proceso;

v) el conjunto de códigos es ortogonal; y

vi) el conjunto de códigos es idéntico al conjunto de códigos generado por el conjunto de generadores de código en el correspondiente aparato para recopilar, codificar y poner a disposición;

d) un controlador de receptor para repetir L veces durante un intervalo de transporte predeterminado (2) la etapa de:

i) configurar el receptor para recibir durante un intervalo de segmento predeterminado ( t ) un valor sucesivo en una serie ordenada de valores de entrada de longitud L;

e) un conjunto de N correladores de dos entradas (334) para correlacionar la serie ordenada de valores de entrada con el conjunto de códigos, habiendo un único correlador (334) asociado con cada ubicación de memoria de salida (302), teniendo cada correlador (334) como una entrada un valor en la serie ordenada de valores de entrada y como la otra entrada un valor en el código generada por el generador de códigos también asociado con la ubicación de memoria de salida (302);

f) un conjunto de N circuitos de suma de dos entradas, habiendo un único circuito de suma de dos entradas asociado con cada ubicación de memoria de salida (302), teniendo cada circuito de suma de dos entradas como una entrada la salida del correspondiente correlador de dos entradas y como la otra entrada el contenido de la ubicación de memoria de salida (302);

g) un controlador de decodificación para:

i) inicializar todas las ubicaciones de memoria de salida (302); y

ii) repetir, durante el intervalo de decodificación (14), para cada uno de los L índices en la serie ordenada de valores de entrada, las etapas de:

(1) configurar cada uno de los correladores de dos entradas (334) para correlacionar;

(2) configurar cada uno de los circuitos de suma de dos entradas para sumar; y

(3) configurar cada ubicación de memoria para recibir el resultado de suma del circuito de suma de dos entradas asociado,

de manera que cada una de las etapas ii) (1) y ii) (2) tienen lugar durante un intervalo de segmento predeterminado ( t );

h) un permutador (346) para asignar muestras de ubicaciones en la memoria de salida (302) a la una o más señales de salida; y

i) un controlador de distribución para repetir, durante un intervalo de distribución predeterminado (102), para todas las N ubicaciones en la memoria de salida, la etapa de:

i) configurar el permutador (346) para asignar la muestra en la ubicación de memoria de salida (302) a una señal de salida,

en donde la una o más señales de salida representan la una o más señales de entrada del correspondiente aparato para recopilar, codificar y poner a disposición de manera repetitiva, a pesar de los errores introducidos debido a la señal de entrada que se ha transportado a través de la ruta de propagación electromagnética (314).