JP2022020736A - 不完全な電磁経路を通じた信号の搬送 - Google Patents

Abstract

【課題】インフラストラクチャ電子機器は、インフラストラクチャローカルサイトトランスポート（ＬＳＴ）を組み込んでいる。ＬＳＴは、機器（例えば、カメラ、ディスプレイ、セットトップボックス）の製造時は通常その物理的性質が分かっていない、不完全な電磁（ＥＭ）経路を通じてペイロードのサンプリングした信号を伝える。従来のＬＳＴは、高品質ケーブルを要求するもの（例えば、ＨＤＭＩ）、送信距離を制限するもの（例えば、ＨＤＭＩ）、および／または送信距離をある程度延長するため圧縮にて品質を低減するもの（例えば、イーサネット）など、ＥＭ経路の劣化に対していくつかの方法で防護策をとる。本開示の主題は、不完全なＥＭ経路を通じて感覚ペイロードを伝播することで不可避的に生じる物理的誤差を、知覚的に悪意のない形で示し、従来のインフラストラクチャにてこ入れするとともに忠実度対送信距離の好ましい比を達成しコストを低減する、サンプリングした信号のためのインフラストラクチャＬＳＴである。【選択図】 図１９

Description

本開示の名称は、「不完全な電磁経路を通じてサンプリングした信号を搬送するシステム」である。

分野：インフラストラクチャローカルサイトトランスポート（ＬＳＴ）
本開示の分野は、室内または車内または建物全体またはキャンパス内などの構築された環境内に設けられたＥＭ経路によって接続された機器対の間で、サンプル信号を伝えるためのインフラストラクチャローカルサイトトランスポート（ＬＳＴ）である。

ビデオシステム
ビデオシステムとしては、ディスプレイ、センサ、信号プロセッサ、画像／ビデオの蓄積、および制御インターフェース、ならびに場合によってはインターネット接続が挙げられる。本開示の主題は、ビ7デオシステム環境を局所的に相互接続する、ローカルサイトトランスポート（ＬＳＴ）である。ビデオ機器は局所環境に役立つ。人間が使用している環境内で動作するＬＳＴは、遠隔に位置する機器を相互接続する電気通信と区別される。インターネットサーバは、インターネットに接続された任意の場所にあるビデオシステムを介して、コンテンツを提供し、消費者に対して提示されるインタラクティブな経験を管理する。これは、ビデオシステムがピクセルリッチな情報に対するあらゆる送達システムの固有の態様であるためである。

インフラストラクチャビデオシステム対モバイルビデオシステム
モバイルおよびインフラストラクチャという２つの種類のビデオシステムがある。これら２つの種類のシステムは、次の２つの点で互いとは異なっている。１）モバイルシステムはモノリシックであるが、インフラストラクチャシステムは、異なって製造された機器から顧客またはその代理人によって組み立てられること、ならびに２）モバイルシステムは電池から電力を引き出すが、インフラストラクチャシステムは商用電源から電力を引き出すことという、２つの点で互いとは異なっている。概説すると次の通りである。

・モバイルビデオシステムは、電池から電力を引き出し、一般的にはモノリシックであり、それぞれ単一のメーカーによって様々な構成要素から組み立てられる。例えば、スマートフォンは、複数のカメラから読み取り、手のひらサイズのスクリーンを駆動し、全て１つの筐体内にパッケージされている、ビデオプロセッサを実装している。

・インフラストラクチャビデオシステムは、商用電源から給電され、顧客によって、様々なメーカーが生産した機器から組み立てられる。

両方の種類のビデオシステムが、インターネットコンテンツを作成しそれにアクセスするのに重要である。いずれにせよ、これら２つの種類のビデオシステムは、全く異なる工学的な課題を示す。

モバイルビデオシステムは、可搬性があるため、インフラストラクチャビデオシステムよりも容易に人々の日常生活に組み込まれる。

インフラストラクチャビデオシステムは、没入型バーチャルリアリティ（ｉＶＲ（商標））が、任意に長い持続時間の間、潜在的に多量の電力を引き出しながら、ディスプレイおよびセンサで我々を取り囲むことが可能であることから、モバイル型の相対品よりも没入性が高い経験を生成する。

モバイルビデオシステムの適用例としては、次のものが挙げられる。

・ソーシャルメディア材料の収集／投稿

・ポケモンＧＯなどの拡張現実（ＡＲ）ゲーム

・それ自体がスマートフォンまたは別の携帯デバイスであることがある携帯メディア処理装置（ＭＰＵ）に、ディスプレイおよび／またはカメラがテザリングされる、仮想現実（ＶＲ）システム

インフラストラクチャビデオシステムの適用例としては、次のものが挙げられる。

・ビデオ監視

・マシンビジョン

・自動車の安全性（場合によってはマシンビジョンに関連付けられる）

・小売業のビジュアルサイン伝達

・買物客の挙動解析（場合によってはマシンビジョンに関連付けられる）

・自動車の運転者および乗客のナビゲーション、制御、および娯楽

・家庭用娯楽器具

・ビデオシステムが全ての角度からピクセル情報を捕捉し提示するように、カメラが対象および対象の周りのディスプレイをモニタする、没入型仮想現実（「ｉＶＲ」）

インフラストラクチャビデオ機器の例としては、デスクトップ（もしくはタワー型）ＰＣ、ＰＣモニタ、セットアップボックス、テレビ、ビデオ監視カメラ、ビデオ監視レコーダ、ビデオ監視モニタ、自動車ナビゲーションおよび安全カメラ、自動車の電気制御装置（ＥＣＵ）、自動車両の制御およびナビゲーションディスプレイ、自動車両の娯楽用カメラ、自動車両の娯楽用ディスプレイ、小売業および売店のディスプレイ、ｉＶＲカメラ、ならびにｉＶＲディスプレイが挙げられる。インフラストラクチャビデオ機器の市場セクタは大きく、急成長している。

対照的に、モバイルビデオ機器には市場がない。モバイルビデオシステム内の全ての構成要素（インターネットインターフェース、デジタルプロセッサ、カメラ、およびディスプレイ）は、システム全体を着用または所持できるように、近接して動作する。相互接続は、十分に制御された条件下で短い範囲にわたって動作し、全ての構成要素はモノリシックな実体として供給されるので、顧客には選択肢がない。

インフラストラクチャビデオシステムは、対照的に、ビデオ相互接続に対して多大な要求を有する。インフラストラクチャビデオ機器は、建物またはキャンパス内の任意の位置に搭載され、ビデオは、独立して製造された機器間で、金属ケーブル、ラジオ、および／または光ファイバーを含む広範な物理的経路を通じて運ばれる。

ビデオのローカルサイトトランスポート（ＬＳＴ）
本開示は、ローカルサイトトランスポート（ＬＳＴ）という、インフラストラクチャビデオシステム実装の１つの態様に対処する。ＬＳＴは、電磁（ＥＭ）伝播経路を通じて、送信側機器から、送信側機器とは数百メートル程度も離れて位置する受信側機器に、ビデオ信号を伝える。

電磁（ＥＭ）経路の3つの例としては、ワイヤを通じた電気、空気を通した放射、およびファイバーを通した光子が挙げられる。ＬＳＴは、例えば電圧、電波、または光といった、媒体に適した形態のＥＭエネルギーとしての、搬送ビデオを表す。

信号の種類
本開示の目的で、信号は可変であり、時間に伴って振幅が変化するＥＭエネルギーとして伝えられる。

次の２つの属性が全ての信号を特徴付ける。

・時間

・連続：値の間の時間は、時間を測定することが可能な分解能によって限定される。

・離散（「サンプル化」）値の間の時間は所定であり、その逆数が、サンプリングした信号の「サンプリング速度」である。

・振幅

・連続：可能な値の数は、エネルギーを測定することが可能な分解能によって限定される。

・離散（「量子化」）可能な値の数は所定であり、２を底数とするその対数が量子化信号の「ビット数」である。

これら属性の４つの組み合わせがあり、したがって４つの異なる種類の信号がある。

・「アナログ」信号は、連続時間、連続振幅の信号である。

・「デジタル」信号は、離散時間、離散振幅の信号である。

・「拍動」信号は、離散時間、連続振幅の信号である。本開示において明瞭にするため、「拍動」という用語に対するこの通常と異なる意味を割り当てる。拍動信号は、「サンプリングされたアナログ」回路を用いて一般に処理されるが、他の当業者は「サンプルアンドホールド」回路を好むことがある。

・「神経」信号は、連続時間、離散振幅の信号である。これは必ずしも「神経」という単語の通常の意味ではないが、分類法におけるこの第４の象限に適合する。神経信号は本開示の範囲外である。

本開示は、サンプリングされたペイロード信号のローカルサイトトランスポート（ＬＳＴ）方法および装置について紹介する。各ペイロード信号はサンプルの順序付き系列である。ペイロード信号は連続する「断片」で処理され、断片は、信号を含むサンプルの順序付き系列からの近接した下位系列である。本明細書に開示する方法および装置は、拍動信号およびデジタル信号に適している。帯域制限されたアナログ信号も、本明細書に開示するＬＳＴによる搬送が可能なので、それらがサンプリングされてもよい。

ビデオ信号
ビデオ信号は、本明細書において適切な場合の特異性に対するサンプリングされたペイロード信号の例として使用される。ビデオ信号に関して、代替の等しく有用な電子形式が多数存在する。いずれの場合も、画像は二次元オブジェクトであるが、電子器形式の色空間および各フレームの分解能およびフレーム率にかかわらず、各ビデオ信号は、一次元の色値のリストとして、即ち入力値の順序付き系列として最終的に提示される。これらの入力値はデジタルビデオ用に量子化され、拍動性ビデオの連続値である。

インフラストラクチャビデオＬＳＴ
モバイルビデオシステムは、モノリシックで小型であるため、ＬＳＴはモバイルビデオ機器設計を中心としていない。対照的に、インフラストラクチャビデオシステムは、様々な工場で作られる可能性がある機器から最終顧客によって組み立てられ、予測困難であるとともに場合によっては制約が困難なインフラストラクチャＥＭ経路によって相互接続されるので、ＬＳＴは、インフラストラクチャビデオシステムに対する重要な設計の考慮事項である。

インフラストラクチャビデオＬＳＴは、不完全な媒体を通じてカメラまたはＰｌａｙＳｔａｔｉｏｎなどのビデオ送信側の出力端子から、不完全なＥＭ経路を通じてディスプレイまたはＸｂｏｘなどのビデオ受信側の入力端子へと、ビデオ信号を伝える。送信側および受信側は、ディスプレイが内蔵されたオールインワン型のＤＶＲなどの共通の筐体内に実装されていることがあり、またはそれら２つは、ＨＤＭＩディスプレイおよびセットトップボックスなど、近接していることがあり、または２つの機器は、部屋の別々の角、車のフェンダーとダッシュボードの間、建物の対向する端部、キャンパスの建物同士の間、もしくは列車の異なる客車に位置することがある。電気、ＲＦ、または光信号を伝える共通の媒体向けのＬＳＴは、搬送されたビデオをそれぞれ、電流／電圧、無線、または光として示す。

ケーブル設置には費用がかかり、従来のインフラストラクチャを再使用することで設置コストが低減されるので、従来のインフラストラクチャケーブル布線を再使用することができるＬＳＴが特に望ましいであろう。かかるＬＳＴが本開示の主題である。

以下のインフラストラクチャＬＳＴは、特別な種類のケーブルおよびコネクタを必要とする例である。

・ＥＩＡ／ＣＥＡ－８６１（ＨＤＭＩ）は、家庭用娯楽器具向けのＬＳＴである。セットトップボックスは、ＨＤＭＩケーブルを通じてビデオをディスプレイに送る。

・ＵＳＢビデオクラスは、ウェブカム向けのＬＳＴである。ウェブカムは、ＵＳＢケーブルを通じてビデオをパーソナルコンピュータにストリーム配信する。

・イーサネットはＩＰカメラ向けのＬＳＴである。ＩＰカメラは、非シールド撚り対線（ＵＴＰ）を通じてビデオをＬＡＮスイッチにストリーム配信する。

以下のインフラストラクチャＬＳＴは、特別な種類のケーブルおよびコネクタを必要としない例である。

・ＮＴＳＣ／ＰＡＬは、従来のＣＣＴＶシステム向けのＬＳＴである。ＣＣＴＶカメラは、ＲＧ－５９同軸ケーブルを通じてビデオをＤＶＲにストリーム配信する。

・ＨＤ－ＳＤＩおよびいくつかの商標権付きのアナログＨＤソリューションを含む、広範囲のＨＤ ＣＣＴＶ ＬＳＴが現在利用可能である。

多種多様なＬＳＴが、人間の外見および身振りを捕捉すると同時にパノラマビデオを提示する、仮想現実（ＶＲ）システムに使用されている。

インフラストラクチャビデオシステムは、種々様々なケーブル布線の課題を提示する。ＣＣＴＶなどのいくつかのインフラストラクチャビデオの適用例では、個々の機器が製造されるとき、ＥＭ経路特性は分かっていない。いくつかのＬＳＴは、したがって、種々様々な同軸、ＵＴＰ、および他のケーブルに耐用性があるように設計される。

ＤＶＩ、ＬＶＤＳ、およびＨＤＢａｓｅＴは、多くのＨＤビデオＬＳＴの一部である。

ＬＳＴは、特定の一連の制限およびトレードオフが付与されることによって特徴付けられてもよい。残念ながら、これらの制限およびトレードオフの影響は、飽くなき市場の要求に応答して、インフラストラクチャビデオ機器ユニットの数、およびビデオ信号ごとの分解能が増加し続けるにつれて増大する傾向にある。

ＳＳＤＳ－ＣＤＭＡ
代替のＬＳＴを求めて、「Spread Spectrum Systems with Commercial Applications」、Robert C. Dixon著、第３巻、Wiley & Sons、１９９４年において定義されているような、スペクトラム拡散システムスペクトラム拡散直接拡散－コード分割多元接続（ＳＳＤＳ－ＣＤＭＡ）伝送システムを、参照により本明細書に組み込む。

ＳＳＤＳは、入力信号の各ビットが送信機において高周波コードによって変調され、受信機が受信信号の各サンプル信号を同じコードの同期化したインスタンスによって相関させる、伝送方法である。

ＳＳＤＳは、例えばロールオフ、分散、反射、およびアグレッサー信号を含む、ＥＭ伝播経路の欠陥に対する障害許容力など、複数の利益を与えることが良く知られている。

ＳＳＤＳは、インピーダンスの不連続性による反射波を考慮に入れ、これらの反射波の特性的な遅延はチップ長さよりもはるかに長い。反射による唯一の危険は、主な高強度信号ではなく反射信号へのロックオンである。

ＳＳＤＳ－ＣＤＭＡは、様々なコードを通していくつかの独立したＳＳＤＳ伝送を組み合わせた伝送方法である。ＳＳＤＳ－ＣＤＭＡ受信機は、各送信機が使用するコードに基づいて、様々な送信機同士を区別する。

本開示は、任意の障害があるＥＭ経路とともに使用されるエンコーダアセンブリおよびデコーダアセンブリに対処する。

ＬＳＴは、理想的には適格なビデオを送達する。ビデオシステムのアプリケーションを見ている人間に対して、適格なＬＳＴは、視覚的に邪魔になるアーチファクトの導入を最小限に抑えながら、ペイロードビデオ信号のできるだけ忠実な描写を送達する。従来のケーブル布線の使用は常に最低コストのケーブル布線方法であり、他のものは全て等しく、適格なＬＥＴは、新たなまたは特別なケーブル布線を要することなく従来のケーブル布線を再使用することができ、安価なケーブルを通じてビデオ信号の本質的要素を有用に伝えるために、ケーブル布線または他のＥＭ経路の全帯域幅およびダイナミックレンジを利用することができる。

ロールオフ、分散、反射、およびアグレッサー信号の電気的破壊に加えて、不適正な終端、力による圧着、げっ歯類による噛み切り、および水没などの要因は、インフラストラクチャのケーブル布線を通じて伝播誤差が起こり得ることを意味する。以前のＬＳＴでは、ＥＭ経路伝播による不完全性が、感覚的ペイロードの知覚される値を物質的に低下させる恐れがある、知覚的な妨げとなるアーチファクトとして現れる。信号の忠実度に対する影響を緩和するために、これらのＬＳＴは、コストが掛かる圧縮およびフィルタリング回路とともにケーブル長に対する制約を付与し、それらは全てシステム実装を制約すると同時に忠実度を制限する。

本明細書は、一態様では、ＥＭ伝播誤差を、再構築されたペイロード信号において知覚的に悪意のないものとして示し、それによって、人間の知覚目的で不完全なＥＭ経路を通じて、最良なものが行うように感覚信号を搬送する、サンプリングした信号のためのＬＳＴを開示する。

感覚信号、例えば視覚、聴覚、圧力、触覚、化学などの全ての態様が、任意の所与の目的に関して、信号の内容を人間の脳が知覚することにおいて等しく有用である／価値があるわけではない。例えば、特定のレベルのノイズ（低ｐＳＮＲ）は、ビデオ信号を絶対的に視認不能および非効率的にすることがある。他方で、人間は、非常に低いｐＳＮＲにかかわらず、相当量の「雪」を通して、重要な代表的形態（子馬、子犬、他の人間など）を容易に識別することができる。

特に、人間の知覚のサブシステムは、感覚信号の急激な変化に対して非常に良く順応する。例えば、視覚系統は、高時間周波数および高空間周波数の光パターンに対して感度をもつように進化しており、一部は、より実効的な狩猟家となっていると推察される。高周波数の感覚入力には我々を不快にするものがある。スペクトルの他端では、人間は感覚刺激の絶対的な無効によって悩まされる傾向もある。人間の感覚は、両方の高周波数の代替物よりも、また信号がまったくないことよりも、低スペクトル周波数および低時間周波数の入力を好むことがある。例えば、一部の人間は、眠りにつくために擬似音声のホワイトノイズに依存する。一態様では、本開示は、人間が役立つまたは安らぐと感じるような形で視覚ホワイトノイズとして電気誤差を示す、ｉＶＲ（商標）（没入型仮想現実）システムを可能にすることを想起する。

従来のデジタルＬＳＴは、目にとって邪魔になる様々な高時間周波数および高空間周波数アーチファクトを導入する。結果として、ペイロードを示すのに要するビット率を低減する際に拡張される演算労力に加えて、情報（圧縮）をアルゴリズム的に除去することによって、これらのデジタルＬＳＴは、デジタルＬＳＴによって最初に導入されたアーチファクトに対してコストがかかる補正を更に付加する。好ましくない高空間周波数アーチファクトの例としては、大きいデジタル表示面積にわたって示される漸進的な勾配の形で現れる「輪郭を形成する」縁部、およびモーションベースの圧縮アルゴリズムにおいて、ＤＣＴブロックのＤＣ項における０．１％程度の非常に小さい誤差から生じる「ブロッキング」アーチファクトが挙げられる。

本開示の一態様では、本明細書に開示する方法および装置によって、ＥＭ経路の障害が、再構築されたペイロード信号におけるホワイトノイズとして現れる。例えば、視覚のホワイトノイズを「見抜く」、または音声のホワイトノイズを「聞き取る」、または何らかの表面の粗い区画を「感じ取る」脳の能力によって、再構築されたペイロードの様相の違いが、感覚信号の意図される使用に対して、知覚される最小値／最小桁のものとなる。

ＥＭ経路には、ある場所から別の場所へと情報を完璧に伝えるものはない。本開示の主題は、本質的に欠陥があるＥＭ伝播媒体を介して感覚信号を伝える方法を提供するＬＳＴを紹介する。人間が見る目的で、請求されるＬＳＴにより、種々様々な情報伝播条件下で、送信機器が代表的な信号を整合する受信機器に送信することが可能になり、それが受信機によって視認可能な結果へと再構築される。

本開示の主題は、一態様では、サンプリングされたペイロードのためのエンコーダアセンブリおよびデコーダアセンブリを含み、サンプル振幅は、連続的（拍動信号として）または離散的（デジタル信号として）のどちらかで表されてもよい。方法は、入力ベクトルをペイロード断片から繰り返し構築し、入力ベクトルを利用可能にされる値の順序付き系列としてコード（符号）化し、同時の送信および受信によって信号を搬送し、ＥＭ経路から受信した値の順序付き系列を出力ベクトルへと復号し、出力ベクトルを再構築されたペイロード断片として分配する。

一態様では、入力ペイロード断片から入力ベクトルへとサンプルを収集し、入力ベクトルを利用可能にされる出力値の順序付き系列へとコード化し、不完全な媒体を通して送信するように出力値を利用可能にする方法は、一連のステップを含む。

方法の第１のステップは、１つ以上の入力ペイロード断片から１つの所定の長さＮのインデックス付き入力ベクトルへとサンプルを収集するステップである。Ｎを予め決定することはトレードオフを伴う。Ｎが大きいほどスループットが大きくなる一方、電気的弾性が犠牲になるが、それ以外は全て等しい。一実施形態では、Ｎ＝３２である。この収集ステップは、方法の他のステップが行われる間隔とは異なることがある、所定の収集間隔の間に行われ、それら他の間隔は、コード化間隔、搬送間隔、復号間隔、および分配間隔を含む。好ましい一実施形態では、全ての間隔の持続時間は共通している。

この収集ステップは、一連の入力ペイロード断片のインデックスと入力ベクトルのインデックスとの間における一対一のマッピングである、所定の置換を実現する。置換の性質は問題ではないので、Ｎ！の可能な置換のいずれもが等しく好ましい。一実施形態では、入力ペイロード断片サンプルは、単純なラウンドロビン順序で入力ベクトル位置に割り当てられる。

方法の更なるステップは、各入力ベクトルのインデックスと一意のコードを関連付け、一連のうちの各コードはそれ自体が値のインデックス付き配列であり、各コードは一連のうち他のＮ－１コードとは異なり、コードの長さは別の所定の長さＬに全て等しい。Ｎを予め決定することはトレードオフを伴う。Ｌが大きいほど電気的弾性が大きくなるが、より高速の回路の実現は犠牲になる。一実施形態では、Ｌ＝１２８である。

方法の次のステップはコード化ステップである。コード化ステップは、コード化の内部ループをＬ回繰り返すが、全て所定のコード化間隔内である。各コード化間隔に対してＬ個のチップ間隔があるので、チップ間隔の持続時間＝コード化間隔／Ｌである。コード化間隔を予め決定することは制約されない。好ましい一実施形態では、コード化間隔は搬送間隔に等しい。

コード化ステップの内部ループは、コード中のＬ個のインデックスそれぞれに対して一回実行され、次の２つの下位ステップを含む。

i．入力ベクトルの各サンプルを、対応するコードにおけるループインデックスによってアドレス指定される値で変調するステップ。

ii．前記下位ステップの全ての変調の結果を加算して、出力値の順序付き系列の１つを形成するステップ。

その際、最終ステップによって得られた値の順序付き系列は、各コードインデックスに対する、また同様にループインデックスの各値に対する１つの値が、その全体において入力ベクトルを表す。

最終ステップは、利用可能にするステップである。利用可能にするステップの内部ループは、出力値の順序付き系列におけるＬ個のインデックスそれぞれに対して一回実行され、次の１つの下位ステップを含む。

ｉ．出力値の順序付き系列のうちインデックス付きの１つを不完全なＥＭ経路に対して利用可能にするステップ。

利用可能にするステップは、所定の搬送間隔内で行われるので、各内部ループの繰り返しの持続時間は搬送感覚の持続時間をＬで割ったものに等しい。搬送間隔を予め決定することは、例えば、Ｎ、Ｌ、ＥＭ経路のエネルギー密度限界、および実装技術の限界に関与するトレードオフに応じて決まる。ＮおよびＬが固定の場合、より短い搬送間隔は、ペイロードのスループットが高いことを意味するが、より高速の実施形態が犠牲になり、それ以外は全て等しい。一実施形態では、搬送間隔は１００ｎｓであり、１秒当たり１０００万の入力ベクトルが搬送されることに相当する。

予備ステップは、それぞれ２を超える整数である、ＮおよびＬの値を選択するステップである。高いＬは高い電気的弾性を意味するが、Ｌが高いほどより高速の回路が必要となる。高いＬは高いペイロードスループットを意味するが、より高いＮは固定のＬに対してより低い弾性を意味する。一実施形態では、Ｎ＝１２８およびＬ＝１０２４である。

別の予備ステップは、エンコーダ入力ベクトルの各インデックスに１つの、一連のＮ個のコード（「ブック」）を選択するステップである。コードは、Ｌ値の一意のインデックス付き配列であり、好ましい一実施形態では、これらのチップはそれぞれ＋１または－１の二値であり、各コードはＤＣバランス調整される。コードブックの各コードは入力ベクトルの一意の位置と関連付けられる。方法の第１のステップは、入力ベクトルインデックスと関連付けられたコードの対応するインデックス付きの値によって、そのベクトルの各インデックスにおけるサンプルを変調するステップである。変調は、チップが＋１／－１または＋１／０に制限されている場合、特にコスト効率良く遂行できることに留意されたい。

方法の次のステップは、第１のステップの各変調の結果を加算して、送信のための値を形成するステップである。これらの値の順序付き系列は、搬送間隔の間に伝えられて、入力ベクトルの内容を表す。

更なる態様では、コード化方法によって作成された連続する値はそれぞれ、物理的メカニズムを使用して、不完全な媒体を通じて送信される。

更なる態様では、出力値がデジタル形態での送信に利用可能にされた場合、方法は、ＥＭ経路に送信する前に、値をデジタルから物理的アナログに変換することを更に含む。

これらの動作は、デジタル回路によって、またはアナログ回路によって、またはそれら
の組み合わせによって実現されてもよいことに留意されたい。いずれの場合も、物理的転送は電磁伝播である。

一態様では、所定の搬送間隔の間に不完全な媒体からの１つ以上の入力ペイロード断片に適用されている対応するコード化方法によって作成された出力値の系列に対応する入力値の順序付き系列を受信し、入力値の順序付き系列を出力ベクトルへと復号し、出力ベクトルを１つ以上の再構築されたペイロード断片へと分配する方法は、一連のステップを含む。

第１のステップは、不完全な媒体から到達する信号との同期を捕捉するステップである。ＳＳＤＳ－ＣＤＭＡシステムに関する文献は、同期を捕捉する多くの方法および装置を含んでいる。

次のステップは、再構築されたサンプルを発展させる所定数Ｎの位置を含む出力ベクトルを準備するステップである。

次のステップは、出力ベクトルの各インデックスと所定のコードセットからのコードを関連付けるステップであり、コードはそれぞれインデックス付き配列、または「チップ」である。各コードは、セット中の他のＮ－１のコードそれぞれと異なる。また、各コードはＬチップの長さである。更に、コードセットは、対応するコード化方法で適用されるコードセットと同一である。復号方法に関するＬおよびＮは、対応するコード化方法における対応するパラメータ値と合致する。

次のステップは受信ステップである。受信ステップは、対応するコード化方法が、利用可能にするステップを実行するのと同じ搬送間隔の間に行われる。受信ステップは、入力値の順序付き系列におけるＬ個のインデックスそれぞれに対して一回実行される、内部ループを繰り返し、それは次の１つの下位ステップを含む。

ｉ． 出力値の順序付き配列のうちインデックス付きの１つを不完全なＥＭ経路から受信するステップ。

各ループの繰り返しの持続時間は、搬送間隔をＬで割ったものによって与えられる。受信ステップによって作成される入力値の順序付き系列は、その全体が、対応するコード化方法によってコード化された、またこの方法によって再構築される、入力ペイロード断片を表す。

次のステップは復号ステップである。復号ステップは、所定の復号間隔の間に行われる。好ましい一実施形態では、復号間隔は搬送間隔に等しい。復号ステップは、順序付き入力系列におけるＬ個のインデックスそれぞれに対して一回の繰り返しで、次のループのＬ回の繰り返しを実行する。

i． 順序付き入力系列におけるインデックス付きの値を、出力ベクトルインデックスに対応するコードにおける共通するインデックス付きの値によって変調するステップ。

ii． 下位ステップｉ）１）による変調結果を、出力ベクトルの対応するインデックス付き要素と加算するステップ。

iii． 下位ステップｉ）２）による加算結果を、対応する出力ベクトルインデックスに格納するステップ。

iiii． 送信信号との同期を追跡するステップ。

最終ステップは分配ステップである。分配ステップは、所定の分配間隔の間に行われる。好ましい一実施形態では、分配間隔は搬送間隔に等しい。この分配ステップは、出力ベクトルのインデックスと一連の再構築されたペイロード断片におけるインデックスとの一対一のマッピングである、所定の置換を実現する。置換は、対応するコード化方法で適用される置換の逆である。このデコーダ置換は、出力ベクトルから再構築されたペイロード断片それぞれに対するゼロ以上のサンプルを表す。

一態様では、１以上の入力ペイロード断片からサンプルの入力ベクトルを構築し、入力ベクトルを出力値の順序付き系列へとコード化し、所定の搬送間隔の間に出力値の順序付き系列を不完全な媒体へと送信する装置は、一連の要素を備える。

要素の１つは、所定の長さＮの入力ベクトルにおける全てのサンプルを受信し格納するメモリである。Ｎを予め決定することはトレードオフを伴う。Ｎが大きいほどスループットが大きくなる一方、電気的弾性が犠牲になるが、それ以外は全て等しい。
一実施形態では、Ｎ＝１６である。

別の要素は置換器である。置換器は、入力ペイロード断片サンプルを入力ベクトル位置に割り当てる。置換器は、「一対一のマッピング」とも呼ばれる所定の置換を実現する。Ｎ！の可能なかかる置換がある。好ましい一実施形態では、便宜のために置換が選ばれる。

別の要素は、所定の収集間隔の間、入力ベクトルのＮ個のインデックス全てに対して、次のステップを繰り返すコントローラである。

連続する入力ペイロード断片サンプルを、インデックス付き入力ベクトルの位置に格納するように、置換器を構成するステップ。

別の要素は、所定のコードセットを生成する一連のＮ個のコード生成器である。各入力ベクトルインデックスに対して１つのコード生成器がある。コードセットの各コードは、値のインデックス付き配列、または「チップ」である。コードは全て共通の所定の長さＬなので、各コードにＬ個のチップがある。Ｎを予め決定することはトレードオフを伴う。Ｌが大きいほど電気的弾性が大きくなるが、より高速の回路の実現は犠牲になる。一実施形態では、Ｌ＝１０２４である。各コードは、セット中の他のコード全てと異なる。

別の要素は一連のＮ個の変調器である。各入力ベクトルインデックスに対応して１つの変調器がある。同様に、コードセットの各コードに対応して１つの変調器がある。各変調器は２つの入力を有する。一方の入力は対応する入力サンプルからのものであり、他方の入力は対応するチップである。

別の要素は単一のＮ入力加算器である。加算器入力は、入力ベクトルインデックスごとに１つの変調器出力によって駆動される。

別の要素は、コードセットの全てのインデックスに対して、所定のコード化間隔内でコードセットの全てのインデックスを数え上げる十分な速度で、次のステップを繰り返すコントローラである。

入力ベクトルの各要素を、それに対応する変調器を用いて、対応するコードにおける共通するインデックス付きの位置に格納された値によって変調するステップ。

加算器を用いて、ステップｇ）ｉ）の全ての変調の結果を加算して、出力値の順序付き系列におけるインデックスつきの１つを形成するステップ。

好ましい一実施形態では、コード化間隔は搬送間隔に等しいので、各変調器は、１つのコード化間隔の経過にわたって、対応するコードによってその入力サンプルを直接変調するものと見ることができる。

別の要素は、コード化間隔の間に作成される値の順序付き系列を利用可能にする出力端子である。

別の要素は、搬送間隔の間、出力値の順序つき系列におけるＬ個のインデックスそれぞれに対して、次のステップを繰り返すコントローラであって、各ステップの持続時間が、搬送間隔の持続時間をＬで割ったものに等しい、コントローラである。

搬送間隔内で系列のインデックス全てを数え上げるのに十分な速度で、コード化間隔の間に作成される順序付き出力系列におけるインデックス付きの値を利用可能にするステップ。

上記の利用可能にするステップをＬ回繰り返した後に利用可能にされている順序付き出力系列は、その全体が、入力ペイロード断片を表す。

更なる態様では、値は、不完全なＥＭ伝播経路を通じて送信される。

更なる態様では、エンコーダアセンブリ装置は、例えば、ペイロードの性質、ＥＭ経路の伝播特性、または適用の要件の変化に適応するように、アルゴリズム的制御下でこれらのパラメータを変化させる。

一態様では、所定の搬送間隔の間に不完全な媒体からの１つ以上の入力ペイロード断片に適用されている対応するコード化装置によって作成された出力値の順序付き系列に対応する入力値の順序付き系列を受信し、入力値の順序付き系列をサンプルの出力ベクトルへと復号し、出力ベクトルを１つ以上の再構築されたペイロード断片として分配する装置は、一連の要素を含む。

要素の１つは、対応するコード化装置のＮに等しい、所定の長さＮの出力ベクトルにおける全てのサンプルを再構築し格納するメモリである。

要素の１つは一連のコード生成器である。各出力ベクトルインデックスに１つずつ、Ｎ個のコード生成器がある。各コード生成器は、値のインデックス付き配列、または「チップ」である、所定のコードを作成する。コードセットにおける各コードは、対応するコード化装置のＬに等しい、別の所定の長さＬである。各コードは、セット中の他のコード全てと異なる。コードセットは、対応するコード化装置のコードセットと同一である。

別の要素は一連のＮ個の相関器である。各出力ベクトルインデックスに対応して１つの相関器があり、同様に、コードセットの各コードに対応して１つの相関器がある。各相関器は２つの入力を有する。一方の入力は受信入力値であり、他方の入力は対応するチップである。

要素の１つは一連のＮ個の加算回路である。各出力ベクトルインデックスと関連付けられた１つの加算回路がある。各加算回路は２つの入力を有する。一方の入力は対応する相関器の出力であり、他方は対応するインデックス付き出力ベクトルの位置の内容である。

要素の１つは同期捕捉追跡回路である。同期捕捉回路は、クロック再生回路と相関スパイク検出器とを備える。

要素の１つは、搬送間隔の間、入力値の順序付き系列におけるＬ個のインデックスそれぞれに対して、次のステップを繰り返すコントローラである。

i．不完全な媒体から到達する信号を解析することによって、基準クロック周波数および位相を推論するように、同期捕捉追跡回路を構成するステップ。

ii．搬送間隔内で系列のインデックス全てを数え上げるのに十分な速度で、順序付き入力系列におけるインデックス付きの値を受信するステップ。

上記の受信ループをＬ回繰り返した後に受信されている順序付き入力系列は、その全体が、再構築されるペイロード断片を表す。

受信ループにおける各ステップの持続時間は、搬送間隔の持続時間をＬで割ったものに等しい。

別の要素は、所定の復号間隔の間、入力値の順序付き系列におけるＬ個のインデックスそれぞれに対して、次のステップを繰り返すコントローラである。

出力ベクトルにおけるＮ個のインデックスそれぞれに対して、次の下位ステップを繰り返すステップ。

i．受信した入力値をインデックス付きコードの共通するインデックス付きの値によって相関させることによって、インデックス付き出力サンプルの一部分に寄与するように、インデックス付き相関器を構成するステップ。

ii．インデックス付き相関器の出力をインデックス付き出力ベクトル位置の内容と加算するように、インデックス付き加算回路を構成するステップ。

iii．加算回路の出力を受信するように、出力ベクトルメモリ内の対応するインデックス付き位置を構成するステップ。

要素の１つは、所定の分配間隔の間、出力ベクトルにおけるＮ個のインデックスそれぞれに対して、次のステップを繰り返すコントローラである。

i．不完全な媒体から到達する信号を解析することによって、基準クロック周波数および位相を推論するように、同期捕捉追跡回路を構成するステップ。

ii．搬送間隔内で系列のインデックス全てを数え上げるのに十分な速度で、順序付き入力系列におけるインデックス付きの値を受信するステップ。

上記の内部ループをＬ回繰り返した後に受信されている順序付き入力系列は、その全体が、再構築されるペイロード断片を表す。

要素の１つは、所定の分配間隔の間、出力ベクトルにおけるＮ個のインデックスそれぞれに対して、次のステップを繰り返すコントローラである。

i．インデックス付き出力ベクトル位置を、連続する再構築されたペイロード断片サンプルとして利用可能にするように、置換器を構成するステップ。

更なる態様では、入力値の順序付き系列は、不完全な電磁伝播経路を通じて受信される。

別の態様では、対応するデコーダアセンブリ装置と対にされたエンコーダアセンブリ装置を組み込んだＬＳＴが請求される。

更なる態様では、デジタル信号を伝達するように構成されたコード化装置を組み込んだＬＳＴは、デジタル信号を伝達するように構成された復号装置と対にされる。

更なる態様では、拍動信号を伝達するように構成されたコード化装置を組み込んだＬＳＴは、デジタル信号を伝達するように構成された復号装置と対にされる。

更なる態様では、デジタル信号を伝達するように構成されたコード化装置を組み込んだＬＳＴは、拍動信号を伝達するように構成された復号装置と対にされる。

更なる態様では、拍動信号を伝達するように構成されたコード化装置を組み込んだＬＳＴは、拍動信号を伝達するように構成された復号装置と対にされる。

当業者であれば、情報および信号は、様々な科学技術および技術のいずれかを使用して表されてもよいことを理解するであろう。例えば、上述の説明全体を通して参照されることがあるデータ、命令、コマンド、情報、信号、ビット、サンプル、記号、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光学場もしくは光学粒子、またはそれらの任意の組み合わせによって表されてもよい。

当業者であれば更に、本明細書に開示する実施形態と関連して記載される様々な例証の論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェアもしくは命令、または両方の組み合わせとして実現されてもよいことを認識するであろう。ハードウェアおよびソフトウェアのこの交換可能性を明確に例示するため、様々な例示の構成要素、ブロック、モジュール、回路、およびステップについて、概して、それらの機能性の観点で上記に記載してきた。かかる機能性がハードウェアまたはソフトウェアのどちらとして実現されるかは、システム全体に付与される特定の用途および設計上の制約に応じて決まる。当業者は、記載する機能性を、特定の用途それぞれに対して様々な形で実現してもよいが、かかる実現の決定は、本発明の範囲から逸脱するものと解釈すべきでない。

本明細書に開示される実施形態と関連して記載される方法またはアルゴリズムのステップは、ハードウェアの形で、プロセッサによって実行されるソフトウェアモジュールの形で、またはそれら２つの組み合わせの形で具体化されてもよい。ハードウェア実装の場合、処理は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理装置（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、本明細書に記載する機能を実施するように設計された他の電子ユニット、またはそれらの組み合わせの中で実現されてもよい。ソフトウェアモジュールは、コンピュータプログラム、コンピュータコード、または命令としても知られ、多数のソースコードもしくはオブジェクトコードセグメントまたは命令を含んでもよく、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ブルーレイディスク、またはコンピュータ可読媒体の他の任意の形態など、任意のコンピュータ可読媒体に常駐してもよい。いくつかの態様では、コンピュータ可読媒体は、非一時的なコンピュータ可読媒体（例えば、有形媒体）を含んでもよい。それに加えて、他の態様の場合、コンピュータ可読媒体は、一時的なコンピュータ可読媒体（例えば、信号）を含んでもよい。上述のものの組み合わせも、コンピュータ可読媒体の範囲内に含まれるべきである。別の態様では、コンピュータ可読媒体はプロセッサと一体であってもよい。プロセッサおよびコンピュータ可読媒体は、ＡＳＩＣまたは関連デバイスに常駐してもよい。ソフトウェアコードはメモリユニットに格納されてもよく、プロセッサはそれらを実行するように構成されてもよい。メモリユニットは、プロセッサ内またはプロセッサ外に実装されてもよく、プロセッサ外の場合、当該分野で知られているような様々な手段を介してプロセッサに通信可能に連結することができる。

更に、本明細書に記載する方法および技術を実施するためのモジュールおよび／または他の適切な手段を、コンピュータデバイスによってダウンロードおよび／または別の方法で取得できることが認識されるべきである。例えば、かかるデバイスをサーバに連結して、本明細書に記載する方法を実施する手段の転送を容易にすることができる。あるいは、本明細書に記載する様々な方法を、記憶手段（例えば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）もしくはフロッピーディスクなどの物理的記憶媒体など）を介して提供することができ、それにより、コンピューティングデバイスは、記憶手段をデバイスに連結または提供する際に、様々な方法を取得することができる。更に、本明細書に記載する方法および技術を提供するための他の任意の適切な技術を利用することができる。

１つの形態では、本発明は、本明細書に提示する方法または動作を実施するコンピュータプログラム製品を含んでもよい。例えば、かかるコンピュータプログラム製品は、命令が格納（および／またはコード化）されたコンピュータ（もしくはプロセッサ）可読媒体を含んでもよく、命令は、本明細書に記載する動作を実施するのに１つ以上のプロセッサによって実行可能である。特定の態様の場合、コンピュータプログラム製品はパッケージング材料を含んでもよい。

本明細書に開示する方法は、記載される方法を達成するための１つ以上のステップまたはアクションを含む。方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換されてもよい。換言すれば、ステップまたはアクションの特定の順序が指定されない限り、ステップおよび／またはアクションの順序および／または使用は、特許請求の範囲から逸脱することなく修正されてもよい。

本明細書で使用するとき、「決定する」という用語は多種多様なアクションを包含する。例えば、「決定する」は、計算、演算、処理、導出、調査、検索（例えば、テーブル、データベース、もしくは別のデータ構造の検索）、確認などを含んでもよい。また、「決定する」は、受信（例えば、情報を受信すること）、評価（例えば、メモリ内のデータを評価すること）などを含んでもよい。また、「決定する」は、解決、選択、選出、確立などを含んでもよい。

システムは、表示デバイス、プロセッサ、およびメモリ、ならびに入力デバイスで構成されるコンピュータ実装システムであってもよい。メモリは、本明細書に記載する方法をプロセッサに実行させる命令を含んでもよい。プロセッサメモリおよび表示デバイスは、デスクトップコンピュータ、ラップトップコンピュータもしくはタブレットなどのポータブルコンピューティングデバイスなど、標準的なコンピューティングデバイスに含まれてもよく、またはカスタマイズされたデバイスもしくはシステムに含まれてもよい。コンピューティングデバイスは、一体型のコンピューティングもしくはプログラマブルデバイス、または有線もしくは無線接続を介して動作可能に（もしくは機能的に）接続された、いくつかの構成要素を備える分散型のデバイスであってもよい。コンピューティングデバイスの一実施形態は、中央処理装置（ＣＰＵ）と、メモリと、表示装置とを備え、キーボード、マウスなどの入力デバイスを含んでもよい。ＣＰＵは、入出力インターフェースと、演算論理装置（ＡＬＵ）と、入出力インターフェースを通して入出力デバイス（例えば、入力デバイスおよび表示装置）と連通している制御装置およびプログラムカウンタ要素とを備える。入出力インターフェースは、規定の通信プロトコル（例えば、Ｂｌｕｅｔｏｏｔｈ、Ｚｉｇｂｅｅ、ＩＥＥＥ ８０２．１５、ＩＥＥＥ ８０２．１１、ＴＣＰ／ＩＰ、ＵＤＰなど）を使用して、別のデバイスにおける等価の通信モジュールと通信する、ネットワークインターフェースおよび／または通信モジュールを備えてもよい。グラフィック処理装置（ＧＰＵ）も含まれてもよい。表示装置は、フラット画面ディスプレイ（例えば、ＬＣＤ、ＬＥＤ、プラズマ、タッチパネルなど）、プロジェクタ、ＣＲＴなどを含んでもよい。コンピューティングデバイスは、単一のＣＰＵ（コア）または複数のＣＰＵ（マルチコア）、または複数のプロセッサを備えてもよい。コンピューティングデバイスは、パラレルプロセッサ、ベクトルプロセッサを使用するか、または分散型コンピューティングデバイスであってもよい。メモリは、プロセッサに動作可能に連結され、ＲＡＭおよびＲＯＭコンポーネントを備えてもよく、デバイス内またはデバイス外に提供されてもよい。メモリは、オペレーティングシステムおよび追加のソフトウェアモジュールまたは命令を格納するのに使用されてもよい。プロセッサは、メモリに格納されたソフトウェアモジュールまたは命令をロードし実行するように構成されてもよい。

一連のペイロード断片から入力ベクトルを収集し、ベクトルを出力値の順序付き系列としてコード化し、出力値を不完全なＥＭ経路を通じた送信に利用可能にする方法を示す図である。 入力値の順序付き系列を不完全なＥＭ経路から復号し受信し、入力した系列を復号して出力ベクトルを形成し、出力ベクトルを再構築されたペイロード断片に分配する方法を示す図である。 １つ以上のペイロード信号からの断片のローカルサイトトランスポートを示す図である。 １つの特定の置換であって、置換が、入力したペイロード断片インデックスからエンコーダ入力ベクトルインデックスへのマッピングであり、図示される例がラウンドロビン割当てである図である。 所与のペイロードに対する第１の搬送間隔に関して、並列ＲＧＢ入力ビデオ信号の 断片のインデックスから、８素子エンコーダ入力ベクトルのインデックスへのラウンドロビン置換の一例を示す図である。 所与のペイロードに対する第２の搬送間隔に関して、並列ＲＧＢ入力ビデオ信号の断片のインデックスから、８素子エンコーダ入力ベクトルのインデックスへのラウンドロビン置換の例を更に示す図である。 Ｎ個のサンプルの入力ベクトルを送信される出力値のＬ個の時間間隔系列としてコード化する装置を示す図である。 整流変調器の一例を示す図である。 受信される入力値のＬ個の時間間隔系列からＮ個のサンプルの出力ベクトルを復号する装置を示す図である。 ある同期捕捉追跡回路のアーキテクチャを示す図である。 代替の同期捕捉追跡回路のアーキテクチャを示す図である。 再構築されたペイロード信号の断片に対するデコーダ出力ベクトルインデックスのある特定のラウンドロビン割当てを示す図である。 所与のペイロードに対する第１の搬送間隔に関して、８素子デコーダ出力ベクトルのインデックスから、再構築された並列ＲＧＢ出力ビデオ信号の断片のインデックスへのラウンドロビン置換の一例を示す図である。 第２の搬送間隔に関して、８素子デコーダ出力ベクトルのインデックスから、再構築された並列ＲＧＢ出力ビデオ信号の断片のインデックスへのラウンドロビン置換の例を更に示す図である。 単位行列の部分集合である、ある二値コードブックの概要を示す図である。 コードがそれぞれ共通のＰＮ配列の一意のローテーションである、１２７×１２７の二値コードブックの一例を示す図である。 ウォルシュ－アダマール行列である、１２８×１２８の二値コードブックの一例を示す図である。 共通の近ＰＮ配列を用いてウォルシュ－アダマール行列の各行を要素ごとに乗算することによって構築される、１２８×１２８の二値コードブックの一例を示す図である。 信号収集、処理、および提示システムの構成要素間の相互接続を示す図である。 デコーダアセンブリ入力端子においてＥＭ経路から到達する信号のオシロスコープトレースの一例を示す図である。

用語解説
広く理解されているスペクトラム拡散伝送システムに関する用語については、「Spread Spectrum Systems with Commercial Applications」、Robert C. Dixon著、第３巻、Wiley & Sons、１９９４年において定義され詳述されている。

「信号」は、情報を伝える変動量である。

「感覚信号」は、人間の神経系によって解釈することができる信号である（例えば、目に対する光、耳に対する音、触覚に対する圧力、味覚に対する化学物質など）。

「知覚」は、受信した間隔信号を脳が意識すること、把握すること、または理解することである。

「色空間」は、色の全域を数の組として、一般的には３つまたは４つの成分（例としては、ＲＧＢ、ＹＵＶ、ＹＣｂＣｒ、およびＣＭＹＫが挙げられる）として説明する、抽象的数学モデルである。

「色値」は、色空間における基底ベクトルに相当する信号振幅である。

「ピクセル」は、２Ｄ面内の幾何学位置と関連付けられた数学的オブジェクトであり、ピクセルは、一連の色値として、同様には色空間におけるベクトルとして完全に説明される。

「画像」は、色値の二次元アレイである。

「ビデオ」は、人間の観察者に対して十分な速度で提示されると運動および連続性の知覚をもたらす、所定の電子形式での画像の配列である。

信号の「アナログ」表現

物理量：物理量は、時間に伴って継続的に変化し、利用可能な様々な振幅の数は我々がエネルギーを測定する能力によって限定される。信号のアナログ表現の例としては、次のものが挙げられる。

画像センサ：容量（センサ中の各「ピクセル」において、所定の露出間隔でフォトダイオードを通してコンデンサを条件付きで放電し、焦点範囲の部分が明るいほど、露出間隔後にコンデンサに残る電荷は少ない）

ＬＥＤ／ＬＣＤディスプレイ：電流（ディスプレイにおける各「ピクセル」（最小の制御可能部分）の明るさは、任意の所与の瞬間の制御電流によって決定される）

信号の「デジタル」表現

所定の間隔で変化する数。信号のデジタル表現の例としては、次のものが挙げられる。

ＰＣ：ＴＩＦファイルにおけるＲまたはＧまたはＢのエントリ

シリアルデジタルインターフェース：所定の形式でのビットの順序付き系列

「Ｎ」は、エンコーダ入力ベクトルおよびそれに対応するデコーダ出力ベクトルなどの要素の数＞１

「Ｌ」は、各コードにおけるチップの共通の数であり、同様には、各コード化間隔または復号間隔の間に適用されるチップ間隔の数である。Ｎは任意の計数であることができる。ＬがＮよりも大きいほど、伝えられるペイロードに対して与えられる電気的弾性が大きくなる。

「ペイロード」は、搬送の対象である一連のサンプリングした信号である。

「断片」は、信号からの連続するサンプルの有限の順序付き系列である。

「（入力または出力）ベクトル」は、ペイロード断片から収集される、またはそれらに分配されるサンプルの有限の順序付き系列である。ベクトルはＮ個の値を含む。

「不完全な媒体」は、受信した値を送信される値と等しくないものにし、それによって誤差を作り出すように組み合わせる、物理的な電磁（ＥＭ）伝播経路およびその環境である。

「ＥＭ経路」は不完全な媒体である。本開示の主題は、恐らくは導波路で最も良好に働くが、それは、ＥＭ経路において利用可能な全ての帯域幅およびダイナミックレンジを使用することに依存しているためである。

「導波路」は、ＥＭ伝播ベクトルを物理的に制約し拘束するＥＭ経路である。

「コード」は、Ｌ個のチップ長さであるチップの所定の配列である。

「チップ」は、所定の一連の可能な値からの値である。

「チップ間隔」は、エンコーダまたはデコーダにおいて１つのチップの適用に割り振られる期間である。エンコーダチップ間隔＝コード化間隔／Ｌ、およびデコーダチップ間隔＝復号間隔／Ｌである。

「搬送間隔」は、ＥＭ経路を介してＥＭ伝播を同時に送信および受信するのに割り振られる期間である。

「二値コード」は、チップが二値であるコードである。

「二値チップ」は、可能な値が－１または＋１である。（０または＋１を予想することがある。二値チップ値は－１および＋１であるため、平衡した直接配列変調が容易になる。）

「ＰＮ配列」は、その出力がホワイトノイズに類似したスペクトル特性を呈する（二値？）コードである。「ＰＮ」は、「擬似ノイズ」の略である。理想的なＰＮ配列の信号エネルギーは、送信スペクトルにわたって均一であるので、そのフーリエ変換は、全ての周波数においてエネルギーが等しい目の細かい櫛のように見える。（ＮＢ：全てのコードがＰＮ配列というわけではない）

「拡散」は、個々のコードの性質であり、ＰＮ配列によって信号を変調する効果である。理想的なＰＮ配列によって変調された信号は、ホワイトノイズに類似したスペクトル特性を呈する。

「コード拡散」は、ＰＮ配列である（ＮＢ：全てのＰＮ配列が理想的に「拡散する」わけではない）。

「拡散比」
＝Ｌ
＝各入力サンプルを変調する、連続するチップの数
＝受信した値の順序付き系列を復調して出力ベクトルを復号する、連続するチップの数
＝拡散因子（Dixonは、「拡散比」および「拡散因子」という用語を交換可能に使用している）
＝ＳＳＤＳ処理利得
＝コード長さ
＝チップ配列長さ
＝入力ベクトル中の各サンプルを変調するエンコーダチップの数
＝出力ベクトル中の各サンプルに寄与するデコーダチップの相関の数

「直交性」は、一連のコード（「コードブック」）の性質である。コードブックは、そのＮ個のコード全てが相互に相関していない独立した配列である場合、直交していると見なされる。（直交コードブックは、Ｎ個のトラック間でのトラック間干渉を最小限に抑える。）

「ウォルシュ－アダマールコードセット」は、各コードがコードのＬ次元空間に対する正規直交基底ベクトルを構成する、一連のＰＮ配列である。セット中の任意の２つのコードに対して、クロス乗積は０であって空の相互相関を表す。セット中の任意のコードに対して、自己乗積は１であって１００％の自己相関を表す。

提供される実施形態は、ある範囲の環境において特定の方法および装置が使用され、また有用である、方法について開示する。

コード化方法および装置の一実施形態が図１に示されており、図中、方法は、各チップ間隔τに対して、また同様にはインデックス付きチップの所定のコードブックのコードにおける共通のインデックスそれぞれに対して、次のステップを含むがそれらに限定されない方法のステップを繰り返す。

i）入力ベクトル３５０のインデックスに対応するコード３０４の共通するインデックス付きチップ１０４によって、各入力サンプル３００を変調するステップ３０８。ペイロード信号が拍動の場合、サンプルは連続値であり、変調の一実施形態はアナログ乗算である。コードが二値（１／－１）の場合、アナログ変調の一実施形態は条件付き反転である。ペイロード信号がデジタルの場合、サンプルは数であり、変調の一実施形態はデジタル乗算器である。コードが二値（１／－１）の場合、デジタル乗算器の一実施形態は条件付き否定である。

ii）ステップｉ）による変調結果１１４を加算して、送信のために出力値１１２の順序付き系列１１０の１つを形成するステップ３１０。ペイロード信号が拍動の場合、変調結果は連続値であり、加算は加算回路である。ペイロード信号がデジタルの場合、変調結果は数であり、加算はアダーである。

iii）コード化間隔１２内でコード３０４インデックス全てを数え上げるのに十分な速度で、ステップii）によって作成された出力１０８を利用可能にするステップ。利用可能にするステップは多くの方法で達成され、その一例は、出力をポートに提供するというものであり、別の代替例は、出力をメモリに格納し、それを読むことによって出力を利用可能にするように実行できるというものである。

コード化間隔１２中の各チップ間隔τの間に各コード３０４インデックスに対して１つの値を作成するため、開示のステップに従うことによって、ステップiii）によって得られる値１１２の順序付き系列１１０は、入力ベクトル３５０を表す。このプロセスは、各コード化間隔に対して達成されるので、記載する方法を連続する入力ベクトルに対して繰り返すことができる。

図１の方法の好ましい一実施形態では、コードブック３５４は、一連のＮ個の相互に直交するＬ個のチップ１０４のコード３０４であり、それぞれ拡散コードである。コードのＬ個のインデックスは、コード化間隔の間に割り振られるＬ個のチップ間隔τに相当する。Ｌ／Ｎの比は、Dixonによって第６ページで定義されているような「ＳＳＤＳ処理利得」である。この比は、入力ベクトルの各サンプルに与えられる電気的弾性がＬおよびＮの比に伴って成長するというトレードオフを捕らえる。利用可能な実施技術によってＬの上限が与えられる。Ｎが大きいほど、適応させることができるペイロードの帯域幅は広くなる。したがって、設計者はＮを非常に大きくするように動機付けされる。しかしながら、固定のＬは、Ｎが増加することによって、入力ベクトルの各サンプルに与えられる電気的弾性が減少することを意味する。好ましい一実施形態では、Ｌ＞Ｎである。

図１のコード化方法は、各チップ間隔τに対して、また同様には、コードの共通のインデックスそれぞれに対して、次のステップを繰り返す。

i）入力ベクトル３５０中の入力信号値のインデックスに対応するコード３０４の共通するインデックス付きチップ１０４によって、各入力サンプル３００を変調するステップ３０８。ペイロード信号が拍動の場合、サンプルは連続値であり、変調の一実施形態はアナログ乗算である。コードが二値（１／－１）の場合、アナログ乗算の一実施形態は条件付き反転である。ペイロード信号がデジタルの場合、サンプルは数であり、変調の一実施形態はデジタル乗算である。コードが二値（１／－１）の場合、デジタル乗算の一実施形態は条件付き否定である。

ii）ステップi）による変調結果１１４を加算して、出力値１１２の順序付き系列１１０の１つを形成するステップ３１０。

iii）所定のコード化間隔内でコード３０４インデックス全てを数え上げるのに十分な速度で、ステップii）によって作成された出力１０８を利用可能にするステップ。

ステップiii）から得られる値１１２の順序付き系列１１０は、１つの値が各コード３０４インデックスに対応し、その全体が、チップ間隔τの所定の数Ｌ内における入力ベクトル３５０を表す。

図１の高速時間領域インジケータ５０６内に全体が現れる信号のみが、入力ベクトル３５０のコード化プロセスの間に変化する。

図２は、受信した波形からペイロード断片を再構築するための、受信、復号、および分配方法および装置を示しており、受信した値２１４のＮ個のチップ間隔時系列２１６は、出力信号サンプル３０２のＮ個の要素の出力ベクトル３５２をもたらすように復号される。一連の出力値全ては、Ｌ個のチップ間隔τが割り振られて出力ベクトル３５２を受信した後で一度作成される。

図２の復号方法はコードブック３５６に依存している。コードブックは、一連のＮ個の相互に直交するＬ個のチップ２０６のコード２０２であり、それぞれが恐らくは拡散コードであるべきである。コードのＬ個のインデックスは、出力ベクトル３５２を受信するために割り振られるＬ個のチップ間隔τに対応する。

各復号サイクルの開始時（Ｙ０に対して）、出力値３０２をそれぞれ０に初期化する。

各チップ間隔τの間、受信した値２１４は、コード２０２の対応するインデックス付きチップ２０６によって相関され（３３４）、コードブック３５６におけるそのインデックスは、出力ベクトル３５２における出力値３０２のインデックスに対応する。ペイロード信号が拍動の場合、サンプルは連続値であり、相関の一実施形態はアナログ乗算である。コードが二値（１／－１）の場合、アナログ乗算の一実施形態は条件付き反転である。ペイロード信号がデジタルの場合、サンプルは数であり、相関の一実施形態はデジタル乗算である。コードが二値（１／－１）の場合、デジタル乗算の一実施形態は条件付き否定である。

各入力ベクトル３５０のインデックスにおけるＬ個の相関結果２０４は全て、コード化間隔２の過程にわたって加算（３３６）されて、それぞれの出力サンプル３０２がもたらされる。

出力ベクトル３５２は、出力ベクトルを受信するのにＬ個のチップ間隔τが割り振られた後、再構築されたペイロードサンプルを含み、それらの出力ベクトル値３４４として利用可能にする。利用可能にするステップは、機器内信号伝送の任意の形態に適合される。

図２の高速時間領域インジケータ５０６内に全体が現れる信号のみが、出力ベクトル３５２のコード化プロセスの間に変化する。

サンプル信号のローカルサイトトランスポートには、場合によっては無限に次の一連のステップを繰り返すことを伴う。

・入力ベクトルを入力ペイロード断片から組み立てるステップ。

・入力ベクトルをコードブックの制御下で送信信号へとコード化するステップ。

・２つの同時動作を伴う、信号を搬送するステップ。

・（エンコーダアセンブリ３２６内で）信号を送信するステップ。

・（デコーダアセンブリ３２８内で）信号を受信するステップ。

・受信した信号をコードブックの制御下で出力ベクトルへと復号するステップ。

・出力ベクトルを再構築されたペイロード断片へと分配するステップ。

次に図３を参照すると、要素１は、電磁（ＥＭ）経路３１４を通じてデコーダアセンブリ３２８に接続されたエンコーダアセンブリ３２６を含む、サンプリングされたペイロードのための端末相互間ローカルサイトトランスポート（ＬＳＴ）１を表す。エンコーダアセンブリは、入力サンプル５０４の順序付き系列３５０を受信し、ＥＭ経路上にアナログ波形を作成する。デコーダアセンブリは、アナログ波形をＥＭ経路から受信し、それぞれ対応するペイロード値の近似である出力値３４４の順序付き系列３５２を作成する。コード化および復号動作は全て、示される高速時間領域５０６内で、所定の搬送間隔のＬ個のステップにわたって行われる。一実施形態では、ＥＭ経路は導波路であって、最大量のエネルギーを伝えることを可能にする。

エンコーダ入力ベクトル３５０は、任意の所定の全単射エンコーダマッピング機能３４６にしたがって、収集間隔１００にわたる１つ以上の入力ペイロード信号５００それぞれからの連続するサンプル５０４から組み立てられる。対応する出力ペイロード信号５０２は、分配間隔１０２にわたって、全単射デコーダマッピング機能３４８によってデコーダ出力値ベクトル３５２から組み立てられる。好ましい一実施形態では、デコーダマッピング機能は、対応するエンコーダマッピング機能の逆数である。

エンコーダアセンブリ３２６は、エンコーダ入力ベクトル３５０を、ＥＭ経路３１４を介してデコーダアセンブリ３２８に送信される値の配列へと変換する。ＥＭ経路は、エンコーダアセンブリ出力端子３３８をデコーダアセンブリ入力端子３４０に接続する。インピーダンス３１６は、デコーダアセンブリ入力端子でＥＭ経路を終端させる。デコーダアセンブリは、伝播信号をＥＭ経路から受信し、受信値の配列をデコーダ出力ベクトル３５２へと変換する。

図３に示されるＬＳＴ １は、商用電源から供給される比較的多量のエネルギーをＥＭ経路３１４へと注入することができる。一実施形態では、ＥＭ経路は導波路である。

一般性を失うことなく、システムはエンコーダアセンブリ３２６からデコーダアセンブリ３２８へとペイロードを搬送するものとして記載されているが、情報はＥＭ経路３１４を通じて逆方向でも流れてもよく、補助デコーダが主要デコーダ３２６と並列に、３３８で送信媒体に取り付けられて実現されて、主要デコーダ３２８と並列の補助デコーダブロックから情報を受信し、３４０でラインを駆動して、デジタルもしくは拍動のいずれかで情報の双方向送信を実現することが、当業者には明白である。主要対補助エンコーダ／デコーダの主な差は、情報フローの量の差である。補助情報フローは、例えば、コマンドおよび制御信号、スピーカーもしくは類似の装置を駆動する音声信号である。これは、ＵＴＣ（アップザケーブル）通信として知られており、はるかに少ない情報量で構成される。ＵＴＣ通信に対して別個のコード配列を使用して、デジタルまたは拍動信号の形態の情報は逆方向で流れてもよく、かかる別個のコード配列は主要なコード配列に直交する。

図４は、収集間隔５００のサンプル５０４とエンコーダ入力ベクトル３５０の位置３００との間の置換器３４６のＮ！の可能な置換の１つを示している。この概要によって、リスト中の任意の数のペイロード信号を、図面左側のβとωとの間の軌道によって示唆することが可能になり、各ペイロード信号が、各収集間隔の間の入力ベクトルに対するその断片からの任意の数のサンプルに寄与することが可能になる。

図４は、置換器３４６内で実施される単純なラウンドロビン置換を示しており、Ｎ個の入力ベクトル位置３００が全て満たされるまで、一連のペイロード信号５０４、α、β…、ωにおける各信号５００からの次のサンプルが次いで、エンコーダ入力ベクトル３５０における次の利用可能なインデックスに割り当てられる。番号を振られた円は、入力ペイロード断片サンプルが、エンコーダ入力ベクトルに含めるために選択される順序を示している。収集間隔の間にちょうどＮ個のサンプルが収集される。

置換器３４６によって実現される置換に対してＮ！の等しい良好な選択があるが、デコーダ置換器３４８は、対応するエンコーダによって実現される置換の逆を実現する。かかる詳細に関する符合を確認することは、今後の実現にとって国際規格の対象である。

図４に示される概要は、多くの可能な種類の信号に当てはまる。例えば、連続するサンプルがそれぞれ色値（例えば、１ピクセル当たり３つ（Ｒ／Ｇ／Ｂ））であるビデオの表現からなる、単一のペイロード信号があり得る。別の例も単一のペイロード信号であり、このペイロード信号は、いくつかの交互配置されたビデオ信号からの色値からなる。更なる例は、例えばビデオ、音声、化学、機械／触覚など、広範な種類の信号を含む。かかる混合例の一実施形態としては、各搬送間隔中における各ペイロード信号からの／各ペイロード信号への異なる数のサンプルが挙げられる。更なる例としては、単独のまたは協調する、４つの種類の信号（デジタル、アナログ、拍動、および神経）それぞれが挙げられる。

図５は、図４に示される一般的概要の特に共通する特別な事例を示している。この例では、ペイロードは、単一のＲＧＢ系ビデオ信号のＲ、Ｇ、およびＢの色平面をそれぞれ表す３つの信号５００からなる。Ｎはエンコーダ入力ベクトル３５０における要素の数であり、この場合は８である。この例は、第１の搬送間隔の送信中におけるラウンドロビン割当てを示している。

図５で始まる例に加えて、図６は、第２の搬送間隔の送信中におけるラウンドロビン割当てを示している。

次に図７を参照すると、エンコーダアセンブリ３２６は、マッピング３４６から入力信号サンプル５０４を受信し、ＥＭ経路３１４へのその出力端子３３８を通して信号を駆動する。エンコーダアセンブリは、入力信号サンプルを全て受信し格納する入力ベクトルメモリ３２６と、所定のコードセットを受信し格納するコードブックメモリ３５４とを含み、１つのコード３０４が各入力サンプル３００と関連付けられる。

エンコーダアセンブリ３２６のデータ経路は、各チップ間隔τに一回ずつ何度も再使用される、各入力サンプル３００に対して１つずつの複数の変調器３０８を特徴付ける。高速領域５０６の送信クロックの各サイクルにおいて、各変調器は、対応するインデックス付きチップ３０６をそれに対応するインデックス付き入力サンプルに適用し、加算回路３１０は、全ての変調器出力５０８を組み合わせて、出力端子３３８を介してラインドライバ３１２によってＥＭ経路３１４へと送信される次の値１０８を作成する。一実施形態では、ＥＭ経路は導波路であって、最大量のエネルギーを伝えることを可能にする。

ペイロード信号５００が拍動の場合、入力サンプル３０１は連続値であり、変調器３０８の一実施形態はアナログ乗算器である。コード３３０が二値（１／－１）の場合、アナログ変調器の一実施形態は条件付き反転器である。ペイロード信号がデジタルの場合、サンプルは数であり、変調器の一実施形態はデジタル乗算器である。コードが二値（１／－１）の場合、デジタル乗算器の一実施形態は条件付き否定器である。

単一の収集間隔１００よりも長い持続時間のアプリケーションペイロード信号５００は、いくつかの収集間隔の過程にわたって、したがって、対応する数のコード化間隔１２ならびに対応する数の搬送間隔２の過程にわたってコード化される。好ましい一実施形態では、収集間隔、コード化間隔、搬送間隔、Ｎ８、Ｌ１０、コードブック３５４、および置換器３４６の置換を含む、エンコーダアセンブリ３２６を規定するパラメータは、単一の組の入力ベクトル３５０の内容に対応する一組の入力ペイロードサンプル５０４の処理に関与するステップ全体を通して全て一定のままである。エンコーダアセンブリの一実施形態では、コード化パラメータは全て「ハードコード化」され、変更できない。１つの入力ベクトルのコード化は、全ての以前のおよび全ての今後の入力ベクトルのコード化とは論理的に独立しているので、コード化パラメータは、ペイロードサンプルにおける１つの入力ベクトルの価値から次のものに変化してもよい。したがって、エンコーダアセンブリの別の実施形態では、コード化パラメータのいずれかが、例えば、ペイロード特性、ＥＭ経路３１４の特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム制御下で１つの収集間隔から次のものへと変更されてもよい。

エンコーダチップ３０６が二値（例えば、１および０）に制約されることがある、エンコーダ変調器３０８のデジタル実施形態の場合、変調器の一実施形態は、各入力サンプル３４２のコード付き整数表現を反転させる組み合わせ回路を備える。ラインドライバ３１２の対応する実施形態は、デジタルアナログ変換をもたらす。

エンコーダチップ３０６が二値（例えば、１および－１）に制約されることがある、エンコーダ変調器３０８のアナログ実施形態の場合、変調器の一実施形態は、図８に示される例などの整流変調器を備える。

図８に示される変調器３０８の例は、対応する入力サンプル３４２に対するチップ入力１０４を適用して、変調された出力５０８を作成する。この形式の変調器は、整流変調器として知られており、チップ入力１０４の極性に基づいて入力サンプル３４２を反転する。連結された誘導器６０６および６０８は、信号６０２に接続された中央タップに対して、整流ダイオード６１２および６１０にわたって入力サンプル３４２をガルヴァーニ絶縁したものを付与し、ダイオード６１２および６１０はそれぞれ、信号６２６によって付与されるバイアスの極性に基づいて導電する。チップ入力１０４は、差動信号を誘導器６０８の中央タップに付与し、誘導器６０８の一方の端子は信号６２８を通る。チップ入力１０４の２つの異なる極性のうち一方では、キルヒホッフの回路の法則にしたがって、電流は誘導器６２２を通って信号６２６へと、次に順方向バイアスされたダイオード６１２を通って誘導器６０８へと流れ、誘導器６０８の中央タップを出て信号６０２に至り、誘導器６１６を通って電流ループを完成させる。チップ入力１０４の逆極性では、電流は、誘導器６１６を通って信号６０２へと流れ、それによって誘導器６０８の中央タップに至る。信号は誘導器６０８から発生し、順方向バイアスされたダイオード６１０を通って流れ、信号６２６に至り、それから電流は誘導器６２２を通って逆戻りするので、やはりキルヒホッフの回路の法則にしたがって電流ループが完成する。これら２つの事例における回路の方向は逆方向に流れることに留意されたい。コンデンサ６１８および６２０は、信号６２８中における電流フローの方向が正極または負極に適正に反転され、誘導器６０８を適宜バイアスすることを確保する、ＤＣ除去コンデンサである。入力サンプル３４２は、上述したバイアス信号フローに対して連結される。この連結された信号は次に、連結された誘導器６０８から流出し、中央タップ６０２から出る２つの確立された経路の一方を通り、誘導器６０８の端子の一方または他方から出て、それによって、６２６に対して付与されるバイアス信号の極性を通して正および負の信号表現を確立する。コンデンサ６１４は、出力信号６２４からＤＣ成分を除去するＤＣブロックコンデンサである。

次に図９を参照すると、デコーダアセンブリ３２８は、その入力端子３４０でＥＭ経路３１４から信号を受信する。一実施形態では、ＥＭ経路は導波路であって、最大量のエネルギーを伝えることを可能にする。ＥＭ経路は、インピーダンス３１６を終端することによって終端される。デコーダアセンブリに入る信号は、等化器３２４によってフィードバック経路を通して制御される、ライン増幅器３２２によって受信される。

出力ベクトル３５２は、範囲５０６の内部で行われる同時高速動作の各チップ間隔５００の間に、格納要素３０２における部分寄与を蓄積することによって、復号間隔の過程にわたってデコーダ５１２によって展開される。各出力ベクトル３５２インデックスに対して、デコーダアセンブリ３２８はまた、コードブックメモリ３５６の対応するインデックスにおける１つのコード３３０と、１つの相関器３３４と、１つの積分器３３６とを備える。

受信した値の順序付き系列を復号し始める前に、出力ベクトル３５２のエントリ３０２が（それぞれに値０を格納することによって）クリアにされる。続いて、出力ベクトルを復号するように割り振られた所定のチップ間隔τそれぞれの間に、各出力ベクトルインデックスに対して、相関器３３４を使用して、ライン増幅器３２２によって作成された受信値２１４を対応するインデックス付きのチップ３３２と相関させ、加算回路３３６を使用して、対応する出力サンプルメモリ３０２の内容を用いて相関結果７０２を集める。

チップ３３２が二値（例えば、１および０）にせいやくされることがある、デコーダ５１２のデジタル実施形態の場合、相関器３３４の一実施形態は、チップ３３２にしたがって受信した値３４２それぞれのコード付き整数表現を反転させる組み合わせ回路を備える。ラインドライバ３１２の対応する実施形態は、デジタルアナログ変換をもたらす。

チップが二値（例えば、１および－１）に制約されることがある、デコーダ５１２のアナログ実施形態の場合、相関器は、図８に示される例などのアナログ変調器からなることがある。

各相関器３３４の出力は、それに対応する出力サンプルメモリ３０２の内容と共に、対応する積分器３３６によって積分される。デコーダのデジタル実施形態の場合、積分器は単純な組み合わせアダーであってもよい。デコーダのアナログ実施形態の場合、積分器の一実施形態はオペアンプベースの積分器を含む。

再構築されたペイロード信号５０２が拍動の場合、出力サンプル３０３は連続値であり、相関器３３４の一実施形態はアナログ乗算器である。コード３３２が二値（１／－１）の場合、アナログ相関器の一実施形態は条件付き反転器である。ペイロード信号がデジタルの場合、サンプルは数であり、相関器の一実施形態はデジタル乗算器である。コードが二値（１／－１）の場合、デジタル相関器の一実施形態は条件付き否定器である。

相関スパイク検出器３２０は、デコーダ相関器３３４のアレイの出力をモニタする。一実施形態では、デコーダアセンブリ３２８の機能的要素は全て、ライン増幅器３２２の出力ならびに相関スパイク検出器の出力をモニタするクロック再生回路３１８によって同期されて、キャリア同期が捕捉され追跡される。

ＳＳＤＳは、本開示において請求されるものとは異なる。

・ＳＳＤＳは、ＬＳＴが及ぶ相対的に限定された距離と対比して、長距離にわたって通信するための技術である。

・ＳＳＤＳは、ほとんどの人間が見るアプリケーションを含む多くのアプリケーションに対してＬＳＴが実際に求められる最小限の結果を追求する近似と対比して、デジタル信号のほぼ全てのビットを正確に伝えなければならないときに適用される。

・ＳＳＤＳは、一般に、自由空間内にある場合が多いＥＭ経路を通る単一の信号ストリームに適用され、ＬＳＴは、導波路である場合が多いＥＭ経路を通して１つのペイロードを運ぶ。

ＳＳＤＳ－ＣＤＭＡは、本開示において教示されるものとは異なる。

・従来のＳＳＤＳ－ＣＤＭＡでは、コード化された値は互いに非同期的に送信されるが、対照的に、本明細書に開示するＬＳＴは、Ｎ個のペイロード信号サンプル値のベクトルの全ての値を、ＥＭ経路を通して伝えられる一連のＬ個の値として同期的にコード化する。

・従来のＳＳＤＳ－ＣＤＭＡは、エネルギー消費を最小限にし、潜在的に有害なＥＭ放射を最小限にし、妨害の可能性を最小限にするため、送信された信号を周囲ノイズフロアに隠すことを探求するが、対照的に、本明細書に開示するＬＳＴは、関連するＦＣＣ／ＣＥ／ＣＣＣ規格によって許容されるＥＭ経路に最大エネルギーを送る。

・従来の（ビット直列）ＳＳＤＳ－ＣＤＭＡは、送信機間で区別するためにチップ位相シフトコードの変形例に依存するが、対照的に、本明細書で請求されるエンコーダおよびデコーダの対は、直交コードブックを使用してトラック間干渉（ＩＩ）を最小限に抑える。

・直交コードブックは非拡散コードを含んでもよい。単位行列（図１５に示される）は、１つのかかるコードブックの一例である。

・直交コードブックの一実施形態は、拡散コードを含むことによって、１）各入力／出力ベクトルサンプルの送信が攻撃者に対するＳＳＤＳの弾性の利益を享受し、２）感覚的に知覚するように定められた信号の場合、電気的な不完全性ならびに任意のＩＩを知覚的に無害なアーチファクトに変換する。

ＳＳＤＳ－ＣＤＭＡシステムにおける同期情報の捕捉追跡
任意のＳＳＤＳ通信システムでは、受信機を送信機と同期させる必要がある。一般的に、同期は、捕捉としても知られる最初の粗い同期と、それに続く追跡としても知られるより微細な同期との二段階で行われる。同期の捕捉には多くの誤差源があるが、本明細書に開示する実施形態では、ドップラーシフトの適用の問題、多経路干渉、および従来のＳＳＤＳ－ＣＤＭＡに影響を与えるより細かい影響のいくつかは、ほとんどのインフラストラクチャＥＭ経路の性質は相対的に制約されているため、存在しない。

繰返し速度としても知られる初期のチップ速度は、搬送間隔の間、結晶発振器または他の正確な時間源によって制御されるという、更なる利益がある。受信側にも、同様の結晶発振器または他の正確な時間源があるので、基本振動数の差はわずか数百ｐｐｍ程度となる。それに加えて、擬似ノイズ発生回路の配列長さは過度に長いものではないので、繰返し長さは比較的短い。これらの因子全てを合わせて、簡単に実現できる、またしたがって低コストのシステムとなる。

コード化／復号システムは、上述の単純化を認めて、長い最初の捕捉手順を進めることができるようになる。受信機は送信機のチップ速度近くで稼動し、ならびに受信機内のＰＮ発生器の相対位相を簡単に捕捉できる。実際、実現される回路は単に、送信回路の周波数に一致させるように周波数を変更する能力をわずかに変更して、送信機に対する受信機の相対位相を捕捉する追跡システムである。

同期捕捉システムは、媒体から受信した信号を入力とし、受信機に対して局所的なＰＮ発生器からの出力とする、スライディング相関器として説明することができる。局所的なＰＮ発生器は、周波数ダイバーシティの狭帯を有するＰＬＬまたは位相ロックループから駆動され、即ち、本質的に標的周波数近くで稼動し、その中心周波数付近の制御帯を有する。スライディング相関器からの出力が解析されて、ロック条件が達成されているか否か、または周波数が高すぎるかもしくは低すぎるかが判断され、このロック検出器は次にＰＬＬを駆動して、フィードバックループにおいて同じままであるように加速または減速させる。

スライディング相関器は、入来する信号のサンプリングされた表現およびデジタル化表現のどちらかとして実現することができ、どちらの場合も、相関はデジタル論理の形で形成される。スライディング相関器の別の実現例は、スイッチアナログ回路類としてあることができ、この場合、入来する信号はサンプリングされ、相関はスイッチアナログ回路類で実施される。

捕捉プロセスにおける１つの従来的な技術は、受信機のＰＮ発生器の様々なタップまたは遅延を通して探索することによって、全体の位相アライメントを達成し、わずかな位相周波数アライメントをＰＬＬに対して達成するものである。しかしながら、システムの一実施形態では、ＰＮ配列発生器の利用可能な頂部全ての探索に要する時間は比較的短い。従来的に、ＰＮ発生器の様々なタブを探索して、比較的近い相関スパイクを見つけ、次にＰＬＬの周波数を変更することによってこの相関を微調整することがある。これによって、粗い調節および微細な調節の両方を達成することが可能になる。システムの一実施形態は比較的制約がないので、周波数を変更し、ＰＬＬの変更を通して粗い調節および微細な調節の両方を達成することによって、単純に位相をスライドすることが可能になる。

更なる実施形態によって、送信機が、所定の特性を有するトレーニング配列を送って、同期捕捉追跡を容易にすることができる。このトレーニング配列は、データビデオデータの各グループ化の開始時に生じることがあり、または実際には副帯として存在してもよく、即ち、ペイロード断片に適用されるコードブックの全てのコードに直交する更なるコードによって変調され、同時に連続して送信される。独立したトレーニング配列、または副帯は、ＥＭ経路のＥＭ特性のプローブとしての役割を果たし、それが次に、プリエンファシスなど、信号補正回路のパラメータ調整の際に参照されてもよい。以下、一般性を失うことなく、この信号を「プローブ信号」と呼ぶ。このプローブ信号は、ある所定のｋに対して、ｋ個の搬送間隔にわたって一定に保たれてもよく、それに関連するコードはｋ×Ｌのチップ長さになる。入力ベクトルにおけるペイロードサンプルと同様に、このプローブ信号は、離散的(デジタル）表現または連続的（拍動）表現のどちらを用いて実現されてもよい。この方策によって、ノイズ、干渉、および反射に対するプローブ追跡の弾性が向上する。この適用例では、プローブ信号は、チャネル減衰を直接測定できるように一定の振幅を持たせることができるので、プローブ信号は捕捉および追跡を容易にするのに特に有力である。

別の好ましい実施形態は、図１１に示される並列相関システムである。このシステムは、ＰＮ配列発生器の隣接したタップを解析する。３つの隣接したタップと、それら個々のタップそれぞれに関連する相関を研究することによって、ロック検出アルゴリズムが大幅に単純化される。

更なる実施形態では、受信回路は、位相整列し同期した信号を、独立した副帯で送信回路へと再送信して戻すように適合される。このように制御ループを完成させることによって、送信機が、一実施形態では、プローブ信号の提供とペイロード断片のコード化との間で遷移することが可能になる。最初の起動の際、送信回路は、受信回路から返される副帯信号を捕捉するまで、プローブ信号を送信する。返された信号が受信されると、送信回路は次に、受信したパラメータにしたがってデータを送信し始める。この閉ループ制御システムによって、堅牢な自己校正型のＬＳＴを実現することができる。

ＬＳＴの最適化
ＬＳＴでは、送信機はＥＭ経路を通じてエネルギーを受信機に送る。ＬＳＴペイロードは、１つ以上のサンプリングした信号断片を含む。ペイロード断片の各セットに対して、ＬＳＴは入力ベクトルを組み立て、入力ベクトルをコード化し、信号を不完全なＥＭ経路へと送信し、信号をＥＭ経路の他端から受信し、受信した信号を出力ベクトルへと復号し、出力ベクトルを再構築されたペイロード断片に分配する。再構築されたペイロードと入力ペイロードとの間の対応の正確性は、全体的に、ＥＭ経路の電気量によって、またエンコーダアセンブリおよびデコーダアセンブリの実現によって判断される。

ＥＭ経路の電気の質は、同様に、材料およびアセンブリの物理的なばらつきと、環境の干渉の両方に依存する。結果として、デコーダアセンブリで受信される信号は、エンコーダアセンブリによって送信される信号とは異なる。送信される信号と受信される信号との差は、例えば、ロールオフ、インピーダンスの不整合による反射、および衝突する攻撃者の信号によって決定される。

単一の分配間隔１０２よりも長い再構築されたペイロード信号５０２は、いくつかの分配間隔の過程にわたって、したがって、いくつかの復号間隔１４および対応するいくつかの搬送間隔２の過程にわたってコード化される。好ましい一実施形態では、搬送間隔、復号間隔、分配間隔、Ｎ８、Ｌ１０、コードブック３５６、および置換器３４８の置換を含む、デコーダアセンブリ３２８を規定するパラメータは、単一の組の出力ベクトル３５２の内容に対応する一連の再構築されたペイロードサンプル３５７の処理に関与するステップ全体を通して全て一定のままである。デコーダアセンブリの一実施形態では、復号パラメータは全て「ハードコード化」され、変更できない。１つの出力ベクトルの復号は、全ての以前のおよび全ての今後の出力ベクトルの復号とは論理的に独立しているので、復号パラメータは、ペイロードサンプルにおける１つの出力ベクトルの価値から次のものに変化することはできない。したがって、デコーダアセンブリの別の実施形態では、復号パラメータのいずれかが、例えば、ペイロード特性、ＥＭ経路３１４の特性、および／またはアプリケーション要件の変化に応答して、アルゴリズム制御下で１つの分配間隔から次のものへと変更されてもよい。

デコーダアセンブリ３２８のアナログ版の別の実施形態では、アナログ部分をスイッチコンデンサ回路として実現することができる。この回路の動作が、サンプルおよび保持回路、乗算器回路、およびパイプライン型動作を必要とすることを所与として、最新技術のＡＤＣ設計に対する類似性は当業者には明白なはずである。実際に、アナログデコーダアセンブリの１つのかかる実現によって、二値からｎ値を通して連続した、デコーダアセンブリのパイプライン動作における閾値レベルの単純な選択による、任意の振幅表現に適応することが可能になる。一実施形態では、デコーダアセンブリは、デジタル信号または駆動信号のどちらかに適応するようにパラメータ的に再構成可能な設計であり、それによってシステムの柔軟性が可能になる。

図１０は、スライディング相関器として説明することができる、ある同期捕捉追跡回路の一実施形態のアーキテクチャを示している。重要な入力は受信信号２１４であり、重要な出力はクロック信号８２６である。図１０の回路は、相関ピーク検出器３２０によって微細に調節される、位相ロックループ（ＰＬＬ）８１０によって計時されるＰＮ発生器８１４を備える。ＰＮ発生器は、周波数ダイバーシティの狭帯を有するように設計され、即ち、本質的に標的周波数近くで稼働し、その中心周波数付近の制御帯を有する。スライディング相関器からの出力８２４は、相関ピーク検出器で解析されて、ロック条件が達成されているか否か、または周波数が高すぎるかもしくは低すぎるかが判断される。このロック検出器は、次に、同期に役立つようにＰＬＬ周波数を調節する。

図１０に示されるスライディング相関器は、入来する信号のサンプリングされた表現およびデジタル化表現のどちらかとして実現することができ、どちらの場合も、相関はデジタル論理の形で形成される。スライディング相関器の別の実現例は、スイッチアナログ回路類としてであることができ、この場合、入来する信号はサンプリングされ、相関はスイッチアナログ回路類で実施される。一実施形態は、周波数を変更し、ＰＬＬ周波数を調節することによる粗い調節および微細な調節の両方を達成することによって、位相を単純に調節する。

代替実施形態では、エンコーダアセンブリ３２６は、トレーニング配列を、一連のベクトル送信に対するプリアンブルとしての既知の特性とともに送ることによって、同期捕捉追跡を容易にする。このトレーニング配列は、各ベクトル送信の開始時に生じることがあり、または独立した断片として入力ペイロード断片とともに送信されてもよい。トレーニング配列を独立したペイロード信号として送ることによって、このプローブ信号で送信媒体の品質を特性付けることが可能になる。かかる特性付けデータは、プリエンファシスなど、様々な信号補正パラメータに使用される。それに加えて、トレーニング配列はまた、１つの収集間隔よりもはるかに長い期間であることができ、ノイズおよび干渉に対する弾性が増加する。本開示では、トレーニング配列が一定の振幅を有するようにすることができるので、トレーニング配列は、単純に捕捉追跡を容易にするのに特に有力である。

並列相関同期捕捉追跡システムの一例が図１１に示されている。このシステムは、ＰＮ配列発生器８１４における隣接したタップ９０２、９０４、および９０６を解析する。３つの隣接したタップを同時に、またそれら個々のタップそれぞれに関連する相関を、相関スパイク検出器３２０において評価することによって、ロック検出アルゴリズムが大幅に単純化される。

更なる実施形態では、受信回路は、位相整列し同期した信号を、独立した副帯で送信回路へと再送信して戻すように適合される。このように制御ループを完成させることによって、送信機が、一実施形態では、プローブ信号の提供とペイロード断片のコード化との間で遷移することが可能になる。最初の起動の際、送信回路は、受信回路から返される副帯信号を捕捉するまで、プローブ信号を送信する。返された信号が受信されると、送信回路は次に、受信したパラメータにしたがってデータを送信し始める。この閉ループ制御システムによって、堅牢な自己校正型のＬＳＴを実現することができる。

図１２は、置換器３４８の単純なラウンドロビン置換を示しており、Ｎ個の出力ベクトル位置が全て使い尽くされるまで、デコーダ出力ベクトル３５２における連続するインデックスそれぞれからの次のサンプル３０２が次々に、一連の再構築されたペイロード断片α’、β’、…、ω’における次の信号５０２の次のサンプル８０４に分配される。再構築されたペイロード断片ごとに潜在的に異なる数のサンプルがあり、１つの分配間隔の間に全て分配される。番号を振られた円は、分配間隔の間に、デコーダ出力ベクトルの内容が再構築されたペイロード断片に分配される順序を示している。分配間隔の間にちょうどＮ個のサンプルが分配される。

置換器３４８の置換に対してＮ！の等しく良好な選択肢があるが、成功するペイロード搬送は、デコーダ５１２の置換がエンコーダ５１０の置換５１０（他の図面に図示）の逆を実現することを要求する。かかる詳細に関する符合を確認することは、適切には、本開示よりもむしろ国際規格の対象である。

図１２に示される概要は、多くの可能な種類の信号に当てはまる。例えば、連続するサンプルがそれぞれ色値（例えば、１ピクセル当たり３つ（Ｒ／Ｇ／Ｂ））であるビデオの表現からなる、単一のペイロード信号があり得る。別の例も単一のペイロード信号であり、これは、いくつかの独立したビデオ信号からの色値からなるものが交互配置されている。更なる例は、例えばビデオ、音声、化学、機械／触覚など、広範な種類の信号を含む。かかる混合例の一実施形態としては、各搬送時間間隔中における各ペイロード信号からの／各ペイロード信号への異なる数のサンプルが挙げられる。更なる例としては、単独または組み合わせでの、４つの種類の信号（デジタル、アナログ、拍動、および神経）それぞれが挙げられる。

図１３は、８素子デコーダ出力ベクトルにおけるインデックスから、第１の搬送間隔の受信から生じる並列ＲＧＢ出力ビデオ信号への、サンプルのラウンドロビン割当てを示している。

図１３は、図１２に示される一般的概要の特に共通する特別な事例を示している。この例では、再構築されたペイロードは、単一の再構築されたＲＧＢ系ビデオ信号のＲ、Ｇ、およびＢの色平面をそれぞれ表す３つの信号５０２からなる。Ｎはデコーダ５１２の出力ベクトル３５２における要素の数であり、この場合は８である。この例は、所与の分配間隔中におけるラウンドロビン割当てを示している。

図１３で始まる例に加えて、図１４は、直後の分配間隔中におけるラウンドロビン割当てを示している。

図１５は、Ｌ＝Ｎ＋３の場合の、単位行列の部分集合である二値コードブックの構造を示している。チップインデックスｊ ９１６は、図面を横切って水平方向で０からＬ－１まで続き、入力／出力ベクトルインデックスｉ ９１４は、図面の下方向に垂直方向で０からＮ－１まで続いている。

図１６は、コードがそれぞれ共通のＰＮ配列の一意のローテーションである、１２７×１２７の二値コードブックの一例を示している。図面中、黒い四角は「１」の値に相当し、白い四角は「－１」の値に相当する。拍動変調のための行列は、次のステップごとに構築される。

１．Ｌ×Ｌの単位行列の実例を示す。

２．１番目のＮ行のみを保持する。

３．０のエントリを－１の値に変換する。

４．結果は図１６に示されるコードブックの例である。

図１７は、ウォルシュ－アダマール行列である、１２８×１２８の二値コードブックの一例を示している。図面中、黒い四角は「１」の値に相当し、白い四角は「－１」の値に相当する。

図１８は、近ＰＮ配列を用いてウォルシュ－アダマール行列を畳み込むことによって構築される、１２８×１２８の二値コードブックの一例を示している。図面中、黒い四角は「１」の値に相当し、白い四角は「－１」の値に相当する。

一実施形態では、ペイロード信号５００および５０２は、完全に埋まったＲ／Ｇ／Ｂ色平面の場合、例えば図５、図６、図１３、および図１４に示されるようなビデオ信号を含む。図１９は、本開示の主題が(一種の）ビデオシステムに適用されている一実施形態を示している。図１９に示されるアーキテクチャは、所定数Ｃのカメラ５１６と、別の所定数Ｄのディスプレイ５１８とを備える。図１９に示されるアーキテクチャはまた、媒体処理装置（ＭＰＵ）５４８を含む。ＭＰＵは次いで、ビデオプロセッサ５３６と、ビデオプロセッサが記憶信号５６２を交換するのに用いる不揮発性記憶装置５６０と、ビデオプロセッサがインターネットプロトコル信号５４６を介してインターネット５７６と通信するのに用いる広域ネットワークインターフェース５４４とを含む。

図１９に示されるカメラ５１６は、レンズ５２０を備え、それを用いて入射光５２８を屈折して、画像センサ５２２が占めている焦点面５５４に集束光５３４を投射する。画像センサは、光測定値の順序付き系列を含む出力信号５２４を作成し、各測定値は焦点面内の幾何学位置に相当し、各測定値は、所定の画像センサ露出間隔４の間に捕捉される。パイプラインがバランス調整された一実施形態では、画像センサの露出間隔は搬送間隔２に等しい。カメラはまた、エンコーダアセンブリ３２６を含む。５３８は、画像センサ出力サンプルをエンコーダに対する入力ペイロード信号として適合する回路である。

画像センサ５２２の出力信号５２４は本質的に拍動であって、デジタル信号への変換には追加のアナログデジタル変換器回路を使用するが、これによって忠実度が追加される可能性はないが、非ゼロの製造コストは確実に追加される。本開示の主題の最も単純な実施形態は、光測定値のアナログデジタル変換を要することなく、拍動信号を直接伝え、結果として、従来の構成と比較して最少コストで高分解能のビデオ信号を送信するという目的に適合する。

図１９に示されるディスプレイ５１８は、デコーダアセンブリ３２８と、デコーダアセンブリ出力（再構築された表示制御信号断片）を、表示素子アレイコントローラ５５６の入力５２６に適合させる回路５４０とを備える。アレイコントローラは、一連の明るさ制御値５５８を生成する。各明るさ制御値は、表示素子のアレイ５３０内の各幾何学位置における、発光素子の所定の表示アレイ更新間隔６それぞれの間維持される明るさを決定する。パイプラインがバランス調整された一実施形態では、表示アレイの更新間隔は搬送間隔２に等しい。表示アレイは、特定の種類のダイオードなど、光５５２を発する素子からなる。観察者の脳は、時間に伴うかかる活動を動画として解釈する。

図１９のビデオの実施形態では、図示されるビデオシステムのセンターピースは中央処理装置（ＭＰＵ）５４８であり、それは次いでビデオプロセッサ５３６に基づく。ＭＰＵはＬＳＴ １を介して全てのカメラ５１８から信号を受信し、ＭＰＵはＬＳＴ １を介してシステムの全てのディスプレイ５１８に信号を送信する。カメラ信号全ておよびディスプレイ信号全てはそれぞれ、システムの全ての他のビデオ信号とは独立している。潜在的に簡易な回路５６８は、各デコーダアセンブリ出力５７０（再構築されたカメラ出力信号断片）を、ビデオプロセッサに必要なデータ形式に適合させる。同様に、潜在的に簡易な回路５７４は、準備されたディスプレイ入力信号５６６を、ビデオプロセッサのデータ形式から、対応するディスプレイに定められた入力ペイロード信号５６６に適合させる。回路５６８および５７４は当該分野において良く知られている。

一実施形態では、ＭＰＵ ５４８は、格納された内容５６２を復号すること、不揮発性メモリ５６０から検索すること、圧縮されたビデオ信号５６２を不揮発性メモリに格納すること、および／またはＷＡＮモデム５４４を介してインターネットプロトコル信号５４６をインターネット５７６と交換することを含む、ビデオに対する多様な動作を実施する。双方向変換器５４２は、イーサネットパケットと、ビデオプロセッサのデータパスを占める拍動またはデジタル信号とを転換する。

一実施形態では、ビデオプロセッサ５３６はＣＰＵである。別の実施形態では、ビデオプロセッサはＧＰＵである。ビデオプロセッサは、デジタルデータパスまたは拍動データパスのどちらかを用いて実現されてもよい。デジタルデータパスは、入力に対するＡ／Ｄおよび出力に対するＤ／Ａを要し、したがって本質的に、拍動データパスよりもビデオに対する効率が低い。

広範な共通のビデオシステムが、例えば、図１９に示される概要のパラメータ変形例であることが分かる。

・１９９０年頃の家庭用娯楽システムの一実施形態では、Ｃ＝０では、カメラなしであり、Ｄ＝１では、ＣＲＴディスプレイがテーブル上に置かれるボックスに入れられている。ＭＰＵ ５４８は同調器／増幅器回路アセンブリ、ＥＭ経路３１４は同軸ケーブル、ＬＳＴ １はＰＡＬである。

・２０１６年頃の家庭用娯楽システムの一実施形態では、Ｃ＝２では、キネクトシステムがステレオ単色コンピュータビジョンを含む。Ｄ＝１では、ＨＤＭＩディスプレイが壁掛けである。ＭＰＵ ５４８は、例えばソニーのＰｌａｙＳｔａｔｉｏｎ（商標）またはマイクロソフトのＸｂｏｘ（商標）などのゲーム機、ＥＭ経路３１４はＨＤＭＩケーブル、ＬＳＴ １はＨＤＭＩである。

・家庭用娯楽システムの１つの可能な実施形態、例えばｉＶＲ（商標）（「没入型仮想現実」）を組み込んだものでは、Ｃ＝２５６では、高分解能カメラが３Ｄの３６０度マシンビジョン入力を提供して、身振りおよび運動に基づくインターフェースに利用可能な全く新しい領域の入力を作成する。Ｄ＝２０４８では、固体の壁、天井、および床の全てが可撓性の高低があるディスプレイパネルから構築される。ＭＰＵ ５４８は、ＰｌａｙＳｔａｔｉｏｎまたはＸｂｏｘを、コンピュータを利用して拡張した変形例である。ＥＭ経路３１４は任意の米国ワイヤゲージ規格（ＡＷＧ）のワイヤ対、ＬＳＴ １は本開示の主題である。この実施形態によって、ピクセルリッチのインターネットコンテンツでこれまで期待されていたものとは定性的に異なる経験が可能になる。

・乗用車システムの一実施形態では、Ｃ＝８では、様々な赤外線（ＩＲ）および紫外線（ＵＶ）および可視光センサが安全性のためにマシンビジョン解析のデータを収集する。Ｄ＝４では、ディスプレイがダッシュボードに、また後部座席の乗客の娯楽用に前列シートのヘッドレストに設けられる。ＭＰＵ ５４８はエンジン制御装置（ＥＣＵ）である。ＥＭ経路３１４はＣＡＴ－３、ＬＳＴ １はＬＶＤＳである。

・乗用車システムの１つの可能な実施形態では、Ｃ＝３２では、様々なＩＲおよびＵＶおよび可視光センサが安全性のためにマシンビジョン解析のデータを収集し、ビデオ集約的なインターネット相互作用が乗客に対して可能にされる。Ｄ＝６４では、制御および乗客の娯楽両方のため、ディスプレイが全ての固体表面に、また外側のガラスおよびダッシュボードに設けられる。ＭＰＵ ５４８はエンジン制御装置（ＥＣＵ）である。ＥＭ経路３１４は安価なケーブル、ＬＳＴ １は本開示の主題である。この実施形態によって、乗客がｉＶＲの娯楽体験を楽しむことが可能になり、運転者は、車両を制御するために最も応答性の高い可能なヘッドアップディスプレイを活用することができる。

・小売業のビジュアルサイン伝達ビデオシステム（例えば、ファストフード店のメニュー）の一実施形態では、ＭＰＵ ５４８はタワー型ＰＣまたはサーバである。ＥＭ経路３１４はＣＡＴ－５／６、ＬＳＴ １はＨＤＢａｓｅＴである。

・小売業のビジュアルサイン伝達ビデオシステムの１つの可能な実施形態では、ＭＰＵ ５４８はタワー型ＰＣまたはサーバである。ＥＭ経路３１４は任意のＡＷＧワイヤ対、ＬＳＴ １は本開示の主題である。この実施形態によって、ディスプレイ５１８をＭＰＵから更に離して配置することが可能になり、したがって、単一のＭＰＵが撚り多数のディスプレイに適応できるようにすることによってコストが削減される。更に、ケーブルははるかに安価であり、かかるケーブルをフィールド内で終端させるのは簡単である（現在、ＨＤＭＩに対する大規模なバリアによってｉＶＲが可能になっている）。

・ＨＤビデオ監視システムの一実施形態では、ＭＰＵ ５４８はＤＶＲである。ＥＭ経路３１４は同軸ケーブル、ＬＳＴ １はアナログＨＤである。

・８Ｋビデオ監視システムの１つの可能な実施形態では、ＭＰＵ ５４８はＤＶＲである。ＥＭ経路３１４は任意のＡＷＧワイヤ対、ＬＳＴ １は本開示の主題である。この実施形態は、従来のインフラストラクチャケーブル布線を通じて、高分解能ビデオをコスト効率良く伝達する。

・図１９の概要のパラメータ的な具体例として示すことができる他の実施形態としては、Ｃ＝０およびＤ＝１である１９７０頃の映画システム、Ｃ＝０およびＤ＝８であるサラウンドビューシステムの一例、Ｃ＝６４およびＤ＝６４である未来的なｉＶＲ映画システム、Ｃ＝８およびＤ＝８であるＨＤロックコンサートビデオシステム、ならびに演者、観客、準備されたビデオ信号、および合成されたビデオ信号のビデオフィードを組み込んだ高分解能のライブ体験を可能にする、Ｃ＝１２８およびＤ＝１２８である８Ｋロックコンサートビデオシステムが挙げられる。

本開示の主題は、任意の種類のサンプリングした信号５００をＥＭ経路３１４に沿って転送するＬＳＴ １の態様である。ビデオ、音声、および他の種類のデータ信号の搬送を要する多くの用途では、主要なペイロード情報のフローとは反対方向で、ＥＭ経路に沿って情報を搬送できることも望ましい。例えば、図１９に示されるＭＰＵ ５４８は、制御および構成情報を、カメラおよびマイクロフォンを含むセンサに送る能力から利益を得てもよい。開示されるＬＳＴは、低帯域のアップストリーム通信を除外しない。

エンコーダアセンブリ３２６は、コード化間隔ごとにＮ個のサンプルのベクトルをコード化する。１秒当たりのコード化間隔の数ｆについて言う場合（したがって、ｆ＝１／コード化間隔）、エンコーダアセンブリのスループットは１秒当たりサンプルＮｆ個であり、ＥＭ経路３１４へと送信するのに１秒当たりＬｆ個のサンプルが利用可能になり、Ｌ≧Ｎである。例えば、１９２０×１０８０ １０８０ｐ６０ ＨＤビデオは、１フレーム当たり約２００万ピクセルもしくは６００万サンプルであり、または各ピクセルのＲＧＢコード化に対しては１秒当たり３億６０００万サンプルである。これにより、Ｎｆ＝３６０ｅ６＝３６ｅ９であることが分かる。Ｌｆ＝１ＧＨｚ＝１ｅ９であることが合理的に予期されることがある。したがって、Ｎ／Ｌ＝３６、またはＬ＝１２８に対してＮ＝４６である。エンコーダアセンブリは、搬送間隔１の間に出力値の順序付き系列全体を送信する。

図２０は、デコーダアセンブリ３２８の入力端子３４０においてＥＭ経路３１４から到達する信号のオシロスコープトレースの一例を示す図である。垂直スケールは電圧であり、水平スケールは１００ｐｓのオシロスコープ測定間隔である。図２０では、２０個のオシロスコープ測定間隔が１つのチップ間隔τに相当する。

明細書および以下の特許請求の範囲全体を通して、文脈によって別様が求められない限り、「備える」および「含む」という単語、ならびに「備えている」および「含んでいる」などの変形例は、提示される整数または整数群を含むが、他のあらゆる整数または整数群を除外しないことを示唆するものと理解される。

本明細書における任意の従来技術の参照は、かかる従来技術が共通の一般的知識の一部を形成することを何らかの形で提案することの承認ではなく、またそのように解釈されるべきではない。

本発明は、その使用が記載する特定の適用例に制限されないことが、当業者には認識されるであろう。特に、図示される例のいくつかはＲＧＢフルカラー画像に関するものであるが、本開示の主題は、クロマ／ルーマが分離された（クロマがサブサンプリングされた）色空間（例えば、ＹＵＶ、ＹＵＶ４：２：０など）、ならびに単色（即ち、Ｙのみ）の全ての変形例を含む、ペイロードにおける任意のビデオのペイロード信号もしくは色空間の深度／数にかかわらず当てはまる。本発明は、本明細書に記載もしくは図示される特定の要素および／または特徴に関して、その好ましい実施形態に制限されない。本発明は、開示される１つまたは複数の実施形態に限定されず、以下の特許請求の範囲によって記述され定義されるような本発明の範囲から逸脱することなく、多数の再配置、修正、および置換が可能であることが認識されるであろう。

Claims (18)

1. １つ以上のサンプリングされた信号からなる入力ペイロードを、電磁伝播経路上で繰り返し通信するために設けられたシステムであって、
   前記システムは、第１装置と第２装置を備え、
   前記第１装置は、
   所定の収集一対一マッピング置換を利用して、１つ以上の入力ペイロード信号からＮ個のサンプルの入力ベクトルを収集し、
   含まれる符号がそれぞれ一意である所定の符号セットを参照して、各サンプルが前記符号セット内の対応する符号に関して符号化されるように、前記入力ベクトルをＬ個の出力値の順序付き系列へと符号化し、
   所定の搬送間隔内で、前記出力値の符号化された順序付き系列を電磁伝播経路上で利用可能にする構成とされ、
   前記第２装置は、
   前記所定の搬送間隔内で、前記出力値の符号化された順序付き系列を、Ｌ個の入力値の符号化された順序付き系列として前記電磁伝搬経路から受信し、
   前記符号セットを参照して、前記入力値の順序付き系列をＮ個のサンプルの出力ベクトルへと復号化し、
   前記所定の収集一対一のマッピング置換の逆である所定の置換の下で、前記出力ベクトルを１または複数の再構築されたペイロード信号として分配する、
   構成とされた、
   ことを特徴とするシステム。
2. 前記入力ペイロード信号はデジタルであり、
   前記再構築されたペイロード信号はデジタルである、
   ことを特徴とする請求項１に記載のシステム。
3. 前記入力ペイロード信号は拍動であり、
   前記再構築されたペイロード信号は拍動である、
   ことを特徴とする請求項１に記載のシステム。
4. 前記入力ペイロード信号は拍動であり、
   前記再構築されたペイロード信号はデジタルである、
   ことを特徴とする請求項１に記載のシステム。
5. 前記入力ペイロード信号はデジタルであり、
   前記再構築されたペイロード信号は拍動である、
   ことを特徴とする請求項１に記載のシステム。
6. 前記入力ペイロード信号はデジタル信号および拍動信号の両方を含み、
   前記再構築されたペイロード信号はデジタル信号および拍動信号の両方を含む、
   ことを特徴とする請求項１に記載のシステム。
7. 前記電磁伝播経路はケーブルであり、
   前記第１装置は、前記ケーブルを介して少なくとも１つのダウンザケーブル音声信号または少なくとも１つのダウンザケーブルデータ信号を送信する構成とされた送信機をさらに備える、
   ことを特徴とする請求項１に記載のシステム。
8. 前記電磁伝播経路はケーブルであり、
   前記第１装置は、前記ケーブルを介して少なくとも１つのアップザケーブル音声信号または少なくとも１つのアップザケーブルデータ信号を受信する構成とされた受信機をさらに備える、
   ことを特徴とする請求項１に記載のシステム。
9. 前記電磁伝播経路はケーブルであり、
   前記第２装置は、前記ケーブルを介して少なくとも１つのアップザケーブル音声信号または少なくとも１つのアップザケーブルデータ信号を送信する構成とされた送信機をさらに備える、
   ことを特徴とする請求項１に記載のシステム。
10. 前記電磁伝播経路はケーブルであり、
    前記第２装置は、前記ケーブルを介して少なくとも１つのダウンザケーブル音声信号または少なくとも１つのダウンザケーブルデータ信号を受信する構成とされた受信機をさらに備える、
    ことを特徴とする請求項１に記載のシステム。
11. 前記第２装置は、同期捕捉追跡コントローラをさらに備え、
    前記同期捕捉追跡コントローラは、前記所定の搬送間隔内で、前記入力値の順序付き系列におけるＬインデックスのそれぞれに対して、前記装置における入力レベルの受信の基準クロック周波数と位相を調整するステップを繰り返す構成とされる、
    ことを特徴とする請求項１に記載のシステム。
12. 前記第１装置は、全て所定の符号化間隔内で、符号化の内部ループをＬ回繰り返し、
    符号器は、チップ間隔の持続時間が前記符号化間隔をＬで割ったものに等しくなるように、全ての符号化間隔に対してＬチップ間隔をさらに用いる、
    ことを特徴とする請求項１に記載のシステム。
13. 前記符号化間隔は前記搬送間隔に等しい、
    ことを特徴とする請求項１２に記載のシステム。
14. 前記符号化間隔の間に作成される値の順序付き系列を利用可能にする、
    ことを特徴とする請求項１２に記載のシステム。
15. 前記第１装置は、全ての以前のおよび全ての今後の入力ベクトルの符号化と独立している選択入力ベクトルを符号化する構成とされ、
    符号化パラメータは、ペイロードサンプルにおける１つの入力ベクトルから次のものに変更可能である、
    ことを特徴とする請求項１に記載のシステム。
16. 前記第１装置はエンコーダアセンブリをさらに含み、
    前記エンコーダアセンブリを規定するパラメータは、収集間隔、符号化間隔、搬送間隔、Ｎ、Ｌ、所定のコードブック、および前記所定の１対１マッピング収集置換を含み、
    前記パラメータは、単一の組の入力ベクトルに対応する一組の入力ペイロードサンプルの処理全体を通して全て一定のままである、
    ことを特徴とする請求項１に記載のシステム。
17. 前記符号化パラメータは、ペイロード特性および電磁経路特性のうちの１つ以上の変化に応答して、アルゴリズム制御下で、１つの符号化間隔から次のものに変化する、
    ことを特徴とする請求項１６に記載のシステム。
18. 前記電磁伝播経路はケーブルであり、
    前記第２装置は、前記ケーブルを介して少なくとも１つのアップザケーブル音声信号または少なくとも１つのアップザケーブルデータ信号を送信する送信機をさらに備え、
    前記アップザケーブル信号は、入力ベクトルの符号化間隔または符号化間隔への変化を表す値を含み、
    前記符号化間隔パラメータは、前記アップザケーブル信号における前記符号化間隔の値に応答して、１つの符号化間隔から次のものに変化する、
    ことを特徴とする請求項１７に記載のシステム。

Images