KR20230116677A - 전자 디바이스 - Google Patents

전자 디바이스 Download PDF

Info

Publication number
KR20230116677A
KR20230116677A KR1020230000104A KR20230000104A KR20230116677A KR 20230116677 A KR20230116677 A KR 20230116677A KR 1020230000104 A KR1020230000104 A KR 1020230000104A KR 20230000104 A KR20230000104 A KR 20230000104A KR 20230116677 A KR20230116677 A KR 20230116677A
Authority
KR
South Korea
Prior art keywords
electronic device
circuit layer
electronic
flow
connectors
Prior art date
Application number
KR1020230000104A
Other languages
English (en)
Inventor
친-렁 팅
청-쿠앙 웨이
청-치 왕
이엉-이 췐
이-헝 린
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20230116677A publication Critical patent/KR20230116677A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/064—Fluid cooling, e.g. by integral pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

전자 디바이스가 개시된다. 전자 디바이스는, 회로 레이어, 전자 엘리먼트 및 써멀 전도 엘리먼트를 포함한다. 전자 앨리먼트는 회로 레이어 상에 배치되고 회로 레이어에 전기적으로 연결된다. 써멀 전도 엘리먼트는 회로 레이어와 전기 엘리먼트 사이에 배치된다. 써멀 전도 엘리먼트는 전자 엘리먼트와 열 교환을 수행하는데 사용된다.

Description

전자 디바이스 {Electronic Device}
본 개시는 전자 디바이스와 관련되고, 더욱 상세하게는, 전자 엘리먼트의 방열(heat dissipation)을 개선하는 전자 디바이스와 관련된다.
최근 전자 디바이스의 전자 엘리먼트의 소형화 및 고밀도화로 인해 다양한 전자 엘리먼트 패키징 기술이 개발되고 있다. 기존의 패키징 기술에서, 전자 엘리먼트는 범프(bump) 또는 컨택트(contact)를 통해 금속 레이어에 전기적으로 연결되어 회로의 전기적 연결을 달성함과 동시에 방열 기능이 달성되었다. 그러나, 위의 설계에 따르면 방열 면적이 작아서, 방열 효율이 좋지 않다.
본 개시의 목적 중 하나는, 기존의 전자 디바이스가 직면하는 문제점들을 해결하여, 전자 디바이스의 열 전달 효율 또는 방열 효율을 높이는 것이다.
본 개시의 일실시예는 전자 디바이스를 제공한다. 전자 디바이스는, 회로 레이어, 전자 엘리먼트 및 써멀 전도(conducting) 엘리먼트를 포함한다. 상기 전자 엘리먼트는 상기 회로 레이어(circuit layer) 상에 배치되고, 상기 회로 레이어에 전기적으로 연결된다. 상기 써멀 전도 엘리먼트는 상기 회로 레이어 및 상기 전자 엘리먼트 사이에 배치된다. 상기 써멀 전도 엘리먼트는 상기 전자 엘리먼트와 열 교환(heat exchange)을 수행하는데 사용된다.
본 개시의 일실시예는 전자 디바이스를 제공한다. 전자 디바이스는, 회로 레이어, 커넥션(connection) 패드, 및 전자 엘리먼트를 포함한다. 상기 커넥션 패드는 상기 회로 레이어 상에 배치되고 상기 회로 레이어에 전기적으로 연결된다. 상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 복수의 커넥터는 상기 커넥션 패드와 전기적으로 연결된다.
본 개시의 일실시예는 전자 디바이스를 제공한다. 전자 디바이스는, 회로 레이어, 전자 엘리먼트, 제1 플로우-경로 구조(structure), 및 유체 물질(fluid material)을 포함한다. 상기 전자 엘리먼트는 상기 회로 레이어 상에 배치되고 상기 회로 레이어에 전기적으로 연결된다. 상기 제1 플로우-경로 구조(structure)는 제1 플로우-경로를 포함하고, 상기 전자 엘리먼트는 상기 제1 플로우-경로 구조에 배치된다. 상기 유체 물질은 상기 제1 플로우-경로에 배치된다. 상기 유체 물질은 상기 전자 엘리먼트와 열 교환(heat exchange)을 수행하는데 사용된다.
본 개시의 이러한 목적 및 기타 목적은 다양한 도면 및 도면에 예시된 실시예의 다음의 상세한 설명을 읽은 후에 당업자에게 의심할 바 없이 명백해질 것이다.
도 1은 본 개시의 제1 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
도 2a는 본 개시의 제1 실시예에 따른 전자 디바이스의 탑-뷰의 사시(perspective) 개략도이다.
도 2b는 본 개시의 제1 실시예에 따른 전자 디바이스의 바텀-뷰 개략도이다.
도 3은 본 개시의 제2 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
도 4는 본 개시의 제2 실시예에 따른 전자 디바이스의 탑-뷰의 사시 개략도이다.
도 5는 본 개시의 제3 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
도 6은 본 개시의 제3 실시예에 따른 전자 디바이스의 탑-뷰의 사시 개략도이다.
도 7은 본 개시의 제4 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
도 8은 본 개시의 제5 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
도 9는 본 개시의 제6 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다.
본 개시는 아래에 기술된 바와 같은 도면과 관련하여 함께 얻은 다음의 상세한 설명을 참조함으로써 이해될 수 있다. 예시적인 명확성 및 읽는 이의 쉬운 이해를 위해, 본 개시의 다양한 도면은 상기 디바이스의 일부를 나타내고, 다양한 도면의 특정 컴포넌트는 축척에 맞게 도시되어 있지 않을 수 있다. 또한, 도면에 기재된 각 컴포넌트의 개수 및 디멘전은 예시에 불과하고, 본 개시의 범위를 한정하기 위한 것은 아니다.
특정한 컴포넌트를 지칭하기 위해 특정 용어가 설명 및 다음 청구범위 전반에 걸쳐 사용된다. 당업자가 이해하는 바와 같이, 전자 장비 제조자는 컴포넌트를 다른 이름으로 지칭할 수 있다. 이 문서는, 이름은 다르지만 기능은 동일한 컴포넌트를 구분하고자 의도하지 않는다. 다음의 설명 및 특허청구범위에서 "포함하다" 및 "포함하다"라는 용어는 개방형 방식으로 사용되고, 따라서 "포함하지만 이에 한정되지 않는다"를 의미하는 것으로 해석되어야 한다. 본 개시의 설명에서 "포함하다", "가지다" 등의 용어가 사용된 경우, 해당 특징, 영역, 단계, 동작 및/또는 컴포넌트가 존재하는 것을 지칭하지만, 하나 또는 복수의 대응하는 또는 다른 특징, 영역, 단계, 동작, 컴포넌트 및/또는 이들의 조합의 존재 또는 추가로 제한되지는 않는다.
컴포넌트 또는 레이어가 다른 컴포넌트 또는 레이어 "상에" 또는 "연결된" 것으로 언급될 때, 이는 다른 컴포넌트 또는 레이어 상에 직접 또는 직접 연결될 수 있거나, 중간 컴포넌트 또는 레이어가 존재할 수 있다(간접 조건). 대조적으로, 컴포넌트 또는 레이어가 다른 컴포넌트 또는 레이어 "상에 직접적으로" 또는 "에 직접적으로 연결"되어 있는 것으로 참조되는 경우, 중간에 개입하는 컴포넌트 또는 레이어가 존재하지 않는다.
본 문서에 언급된 "상부", "하부", "전", 후뒤", "좌", "우" 등과 같은 방향 용어는 도면을 참조하는 방향일 뿐이다. 따라서, 사용된 방향 용어는 설명을 위한 것이고, 본 개시를 제한하기 위한 것이 아니다. 도면에서 각 도면은 특정 실시예에서 사용되는 구조 및/또는 물질(material)의 일반적인 특성을 나타낸다. 그러나, 이들 도면은 이들 실시예에 의해 커버되는 범위 또는 특성을 정의하거나 제한하는 것으로 해석되어서는 안 된다. 예를 들어, 각 레이어, 영역 및/또는 구조의 상대적인 크기, 두께 및 위치는 명확성을 위해 축소되거나 확대될 수 있다.
본 문서에서 언급된 "약", "같은", "동일한" 또는 "똑같은" 및 "실질적으로" 또는 "대략"이라는 용어는 일반적으로 주어진 값 또는 범위의 20% 이내, 또는 주어진 값 또는 범위의 10%, 5%, 3%, 2%, 1% 또는 0.5%를 의미한다.
설명 및 특허청구범위에 사용된 "제1", "제2", "제3" 등과 같은 서수는 엘리먼트를 설명하기 위해 사용된 것이지만, 엘리먼트(들)이 이전의 서수를 갖는다거나, 하나의 엘리먼트와 다른 엘리먼트의 순서, 또는 제조 방법의 순서를 의미하거나 표현하는 것이 아니다. 서수는 특정 이름을 가진 하나의 엘리먼트를 같은 이름을 가진 다른 엘리먼트와 명확하게 구별하기 위해서만 사용된다. 특허청구범위와 설명은 동일한 용어를 사용하지 않을 수 있다. 따라서, 이하의 설명에서 제1 구성 엘리먼트는 청구항에서 제2 구성 엘리먼트가 될 수 있다.
본 개시의 전자 디바이스는 디스플레이 디바이스, 백라이트 디바이스, 안테나 디바이스, 센싱 디바이스 또는 타일(tiled) 디바이스를 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 전자 디바이스는 구부러지거나(bendable) 휘어지는(flexible) 전자 디바이스를 포함할 수 있다. 디스플레이 디바이스는 비자발형(non-self-emissive) 디스플레이 디바이스 또는 자발형(self-emissive) 디스플레이 디바이스를 포함할 수 있다. 안테나 디바이스는 액정형(liquid-crystal type) 안테나 디바이스 또는 액정형 이외의 안테나 디바이스를 포함할 수 있고, 센싱 디바이스는 정전용량(capacitance), 빛, 열 또는 초음파를 센싱하는 센싱 디바이스를 포함할 수 있으나, 이에 한정되는 것은 아니다. 타일형 디바이스는 예를 들어, 디스플레이 타일형 디바이스 또는 안테나 타일형 디바이스일 수 있으나, 이에 한정되는 것은 아니다. 전자 디바이스는 상기의 임의의 배열 및 조합일 수 있지만, 여기서 제한되지 않음에 유의해야 한다.
이하에 설명되는 서로 다른 실시예의 기술적 특징은 본 개시의 정신을 벗어나지 않는 범위 내에서, 서로 교체, 재조합 또는 혼합되어 다른 실시예를 구성할 수 있음에 유의해야 한다.
도 1 및 도 2a를 참조하라. 도 1은 본 개시의 제1 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다. 도 2a는 본 개시의 제1 실시예에 따른 전자 디바이스의 탑-뷰의 사시 개략도, 즉 방향 Y를 따라 전자 디바이스의 상단으로부터 바라본 사시(perspective) 개략도이고, 도 1은 도 2a의 섹션 라인 A-A'를 따른 부분 단면(partial cross-sectional) 개략도이다. 도 1 및 도 2a에 도시된 바와 같이. 본 개시의 제1 실시예에 따른 전자 디바이스(100)는, 회로레이어(110), 전자 엘리먼트(120) 및 써멀 전도 엘리먼트(130)를 포함할 수 있다. 회로 레이어(110)는 복수의 전도성(conductive) 레이어(112) 및 복수의 절연(insulating) 레이어를 포함할 수 있다. 예를 들어, 회로 레이어(110)는 전도성 레이어(112a), 전도성 레이어(112b), 전도성 레이어(112c), 절연 레이어(114a) 및 절연 레이어(114b)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 본 실시예에서, 회로 레이어(110)는 회로를 재분배(redistribution)하기 위한 재분배 레이어(redistribution layer; RDL)일 수 있다. 예를 들어, 하나 이상의 금속 와이어링(wiring) 프로세스 및 커넥션 패드 프로세스를 통해 회로의 접촉 위치(contact position)가 변경될 수 있으나, 이에 한정되는 것은 아니다. 즉, 입력 단자(예: z커넥션 패드)와 출력 단자(예: 전도성 엘리먼트)의 위치를 A 위치에서 B 위치로 변경하는 등의 조정이 가능하고, 여기서 위치 A의 쓰루홀(through hole)은 위치 B의 쓰루홀과 겹치지 않는다. 또는 시그널을 통합하거나 두 개의 시그널 라인을 하나의 시그널 라인으로 통합하는 것과 같이 와이어링이 조정될 수 있지만, 이에 제한되지 않는다. 본 개시에서, 방향 Y는 전자 디바이스의 탑-뷰 방향일 수 있고, 방향 X는 수평 방향과 실질적으로 평행한, 즉 전자 엘리먼트(120)의 표면에 대해 평행한 방향일 수 있고, 방향 Y는 방향 X와 실질적으로 수직일 수 있다. 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고, 회로 레이어(110)에 전기적으로 연결된다. 전자 엘리먼트(120)는, 예를 들어 다이(die), 칩, 집적 회로(IC), 발광 유닛 또는 다른 적절한 능동(active) 엘리먼트 및/또는 수동(passive) 엘리먼트일 수 있고 이에 한정되지 않는다.
써멀 전도 엘리먼트(130)는 회로 레이어(110)와 전자 엘리먼트(120) 사이에 배치되고, 써멀 전도 엘리먼트(130)는 전자 엘리먼트(120)와 열 교환을 수행하여 열 전달 효율 또는 방열 효율을 향상시키는데 사용된다. 본 문서의 "열 교환"이라는 용어는 현존하는(existing) 에너지 전달을 의미할 수 있다. 예를 들어, 전자 엘리먼트(120)의 써멀 에너지는 써멀 전도 엘리먼트(130)를 통해 회로 레이어(110)로 전달되거나, 회로 레이어(110)의 써멀 에너지는 써멀 전도 엘리먼트(130)를 통해 전자 엘리먼트(120)로 전달될 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 써멀 전도 엘리먼트(130)는 써멀 전도성(conductive) 물질을 포함할 수 있다. 본 개시에서 "써멀 전도성 물질"은, 예를 들어, 0.4 와트/미터-켈빈(W/(m·K))보다 큰 써멀 전도율(conductivity)을 갖는 물질일 수 있다. 써멀 전도성 물질은 예를 들어, 푸어링 실란트(pouring sealant), 실리콘 페이스트(paste), 실리콘 그리스(grease), 써멀 전도성 머드, 실리콘 시트, 써멀 전도성 테이프, 방열 오일, 써멀 전도성 코팅, 플라스틱, 써멀 전도성 필름, 절연 물질, 계면(interface) 물질, 양면 테이프, 써멀 전도성 및 방열 기판, 상변화(phase-change) 물질, 방열 필름, 운모 시트(mica sheet), 패드, 테이프, 액체 금속 써멀 전도성 시트, 금속 물질, 전도성 물질, 기타 적절한 물질 또는 상기 물질의 조합을 포함하나, 이에 제한되지 않는다.
일부 실시예에서, 도 1 및 도 2a에 도시된 바와 같이, 본 개시의 전자 디바이스(100)는 커넥션 패드(140)를 더 포함할 수 있다. 커넥션 패드(140)는 회로 레이어(110) 상에 배치되고, 회로 레이어(110)에 전기적으로 연결된다. 또한, 전자 엘리먼트(120)는 복수의 커넥터(122)를 포함할 수 있고, 복수의 커넥텨(122)는 커넥션 패드(140)에 전기적으로 연결된다. 커넥터(122)는, 예를 들어 범프일 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예에서, 전자 엘리먼트(120)는, 예를 들어 박형 쿼드 플랫 패키지(thin quad flat package) 기술에 의해 회로 레이어(110) 상의 커넥션 패드(140)에 고정될 수 있으나, 이에 제한되지 않는다. 구체적으로, 회로 레이어(110)는 전도성 레이어(112a), 전도성 레이어(112b) 및 전도성 레이어(112c)를 포함할 수 있다. 전도성 레이어(112b)는 전도성 레이어(112a) 상에 배치되고, 전도성 레이어(112c)는 전도성 레이어(112b) 상에 배치된다. 절연 레이어(114)는 하나 이상의 커넥션 홀(116)을 포함할 수 있고, 전도성 레이어(112a), 전도성 레이어(112b) 및 전도성 레이어(112c)는 커넥션 홀(116)을 통해 전기적으로 연결될 수 있다. 홈(groove)(118)은, 전도성 레이어(112c)의 일부(portion)의 표면 상에 선택적으로 형성될 수 있고, 복수의 커넥션 패드(140)는 개별적으로 대응하도록 홈(118) 중 어느 하나에 배치되고, 전도성 레이어(112c)에 전기적으로 연결된다. 예를 들어, 각각의 커넥션 패드(140)는 방향 Y에서 각각의 홈(118)과 적어도 부분적으로 중첩될 수 있으나, 이에 제한되지 않는다. 또한, 전자 엘리먼트(120)의 각 커넥터(122)는 전도성 엘리먼트(124)를 통해 커넥션 패드(140) 중 하나에 전기적으로 연결될 수 있다. 전도성 엘리먼트(124)는, 예를 들어 솔더 볼(solder ball)일 수 있다. 전도성 엘리먼트(124)는 구리, 주석(tin), 니켈, 금, 납, 다른 적절한 전도성 물질 또는 상기 물질들의 조합을 포함할 수 있지만, 이에 제한되지 않는다. 일부 실시예에서, 써멀 전도 엘리먼트(130)는 복수의 써멀 전도 포션(portion)(132)을 포함할 수 있다. 복수의 써멀 전도 포션(132)은 서로 이격되어 회로 레이어(110)과 전자 엘리먼트자(120) 사이에 배치될 수 있다. 도 2a의 탑-뷰에 도시된 것과 같이, 예를 들어, 써멀 전도 포션(132)은 인접한 커넥션 패드(140) 사이 또는 커넥션 패드(140)와 방향 X의 전자 엘리먼트(120)의 에지(120S) 사이에 배치될 수 있으나, 이에 제한되지 않는다. 써멀 전도 포션(132)의 크기는 커넥션 패드(140)의 크기 및/또는 밀도에 따라 조정될 수 있다. 도 1에는, 방향 X에서, 써멀 전도 포션(132)의 상부 측(upper side)(130T)의 폭은, 일 예로, 커넥션 패드(140)의 폭과 유사하다. 도 2a에서, 써멀 전도 포션(132)의 탑 면적(top area)은, 일 예로, 커넥션 패드(140)의 면적과 유사하다. 그러나, 써멀 전도 포션(132)의 크기는 이에 제한되지 않는다.
일부 실시예에서, 도 1 및 도 2a에 도시된 바와 같이. 전자 엘리먼트(120)는 복수의 커넥터(122)를 포함하고, 복수의 커넥터(122) 중 하나의 커넥터(1221)의 크기는 복수의 커넥터(122) 중 다른 커넥터(1222)의 크기와 다르다. 예를 들어, 도 1에 도시된 것과 같이, 방향 X에서, 커넥터(1221)의 폭(W1)은 커넥터(1222)의 폭(W2)보다 클 수 있고, 또는 도 2a의 탑-뷰에 도시된 것과 같이, 커넥터(1221)의 면적은 커넥터(1222)의 면적보다 클 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 각각의 커넥터(122)는 동일한 크기 또는 다른 크기를 갖는다. 크기가 큰 커넥터(122)(예: 커넥터(1221))는 출력 와트(wattage) 또는 전송 속도가 높을 수 있고, 크기가 작은 커넥터(122)(예: 커넥터(1222))는 출력 와트 또는 전송 속도가 낮을 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 도 2a에 도시된 바와 같이, 전자 엘리먼트(120)의 복수의 커넥터(122) 중 하나의 포션(portion)은 동일한 시그널을 출력하고, 전자 엘리먼트(120)의 복수의 커넥터(122) 중 다른 포션은 다른 시그널을 출력할 수 있다. 예를 들어, 첫 번째 행(row)의 커넥터(122)는 도 2a에 도시된 바와 같이 제1 그룹(G1)으로 분류되는 제1 시그널을 출력할 수 있고, 두 번째 행의 커넥터(122)는, 도 2a에서 제2 그룹(G2)으로 분류되는 제2 시그널을 출력할 수 있고, 제1 신호는 제2 신호와 서로 다르다. 즉, 제2 그룹(G2)에서 커넥터(1222)에 의해 출력되는 제1 시그널은 제1 그룹(G1)에서 커넥터(1221)에 의해 출력되는 제2 시그널과 서로 다를 수 있으나, 이에 제한되지 않는다. 각각의 커넥터(122)에서 출력되는 시그널은 전자 엘리먼트(120)의 실제 설계에 따라 조정될 수 있다. 예를 들어, 각 커넥터(122)에서 출력되는 시그널은 다른 실시예에서 서로 독립적이고 다를 수 있다.
일부 변형 실시예에서, 커넥션 패드(140)의 크기는 서로 다를 수 있고, 또는 커넥션 패드(140)의 크기는 커넥터(122)의 크기에 대응할 수 있다. 예를 들어, 연결 패드(140)의 크기는 커넥터(1221)는 커넥터(1222)에 대응하는 커넥션 패드(140)의 크기보다 클 수 있고, 이를 통해 열 전달 효율 또는 방열 효율을 향상시킬 수 있으나, 이에 제한되는 것은 아니다. 커넥션 패드(140) 각각의 크기는 회로 ㄹ레이어(110)의 실제 설계에 따라 조정될 수 있다. 예를 들어, 커넥션 패드(140)의 크기는 다른 실시예에서 동일할 수 있다.
도 1, 도 2a 및 도2b를 참조하라. 도 2b는 본 개시의 제1 실시예에 따른 전자 디바이스의 바텀-뷰 개략도, 즉, 방향 Y의 반대 방향을 따른 바텀-뷰이다. 일부 실시예에서, 도 1, 도 2a, 및 도 2b에 도시된 것과 같이, 본 개시의 전자 디바이스(100)는 전자 엘리먼트(120)에 대향하는 회로 레이어(110)의 일측에 배치된 복수의 전도성 엘리먼트(150)를 더 포함할 수 있다. 복수의 전도성 엘리먼트(150)는 회로 레이어(110)에 전기적으로 연결될 수 있다. 전도성 엘리먼트(150)의 일 포션은 회로 레이어(110)를 통해 전자 엘리먼트(120)에 전기적으로 연결될 수 있다. 전도성 엘리먼트(150)는, 예를 들어 솔더 볼일 수 있다. 전도성 엘리먼트(150)는 구리, 주석, 니켈, 금, 납 또는 다른 적절한 전도성 물질을 포함할 수 있지만, 이에 제한되지 않는다. 예를 들어, 도 1에 도시된 바와 같이. 복수의 전도성 엘리먼트(150)는 회로 레이어(110)의 가장 아래 레이어인 전도성 레이어(112a)에 전기적으로 연결될 수 있고, 전도성 엘리먼트(150)의 일 포션은 전도성 레이어(112a), 전도성 레이어(112b), 전도성 레이어(112c) 및 커넥션 패드(140)을 통해 전자 엘리먼트(120)의 커넥터(122)에 전기적으로 연결될 수 있다. 일부 실시예에서, 복수의 전도성 엘리먼트(150) 중 하나의 전도성 엘리먼트(1501)의 크기는 다른 하나의 전도성 엘리먼트(1502)의 크기와 다를 수 있고, 여기서, 상기 크기는 동일한 방향의 길이 또는 두께일 수 있고, 탑으로부터 보이는 면적일 수 있다. 예를 들어, 도 1에 도시된 바와 같이. 방향 X에서 전도성 엘리먼트(1501)의 폭(W3)은 전도성 엘리먼트(1502)의 폭(W4)보다 클 수 있고, 또는 도 2a의 바텀-뷰에 도시된 것과 같이, 전도성 엘리먼트(1501)의 면적은 전도성 엘리먼트(1502)의 면적보다 클 수 있으나, 이에 제한되는 것은 아니다. 일부 실시예에서, 전도성 엘리먼트(150)의 크기는 서로 다르거나, 전도성 엘리먼트(150)의 크기는 커넥터(122)의 크기에 대응될 수 있다. 예를 들어, 커넥터(1221)에 대응되는 전도성 엘리먼트(150)의 크기는 커넥터(1222)에 대응하는 전도성 엘리먼트(150)의 크기보다 크고, 이를 통해 열 전달 효율 또는 방열 효율을 향상시킬 수 있으나, 이에 제한되는 것은 아니다.
일부 실시예에서, 회로 레이어(110)의 일측 상에 배치되는 커넥션 패드(140)의 개수는, 금속 와이어링 프로세스와 커넥션 패드 프로세스를 통해 회로의 접점(contact) 위치를 변경함으로써, 회로 레이어(110)의 다른 일측에 배치되는 전도성 엘리먼트(150)의 개수와 같거나 다를 수 있다. 예를 들어, 커넥션 패드(140)의 개수는 전도성 엘리먼트(150)의 개수보다 적을 수 있다. 커넥션 패드(140)의 개수는, 도 2a의 탑-뷰에 도시된 것과 같이 6개일 수 있다. 전도성 엘리먼트(150)의 개수는 도 2b의 바텀-뷰에 도시된 것과 같이 25개일 수 있으나, 커넥션 패드(140)의 개수 및 전도성 엘리먼트(150)의 개수는 이에 한정되지 않고, 디바이스의 실제 구조 설계에 따라 조정될 수 있다. 다른 실시예에서, 커넥션 패드(140)의 개수는 전도성 엘리먼트(150)의 개수와 동일할 수 있고, 각각의 커넥션 패드(140)는 방향 Y에서 각각의 전도성 엘리먼트(150)와 중첩되지 않는다. 다른 실시예에서, 커넥션 패드(140)의 개수는 전도성 엘리먼트(150)의 개수보다 많을 수 있으나, 이에 제한되지 않는다.
본 개시의 일부 실시예는 아래에서 상세히 설명될 것이다. 설명을 단순화하기 위해, 아래에서 동일한 엘리먼트는 동일한 요소는 동일한 기호로 라벨링된다. 서로 다른 실시예들 사이의 차이는 아래에서 자세히 설명되고, 실시예 각각 및 본 개시의 다른 실시예는 서로 결합되고 조정될 수 있다.
도 3 및 도 4를 참조하라. 도 3은 본 개시의 제2 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다. 도 4는 본 개시의 제2 실시예에 따른 전자 디바이스의 탑-뷰의 사시 개략도, 즉 방향 Y를 따라 전자 디바이스의 탑으로부터 보이는 사시(perspective) 개략도이고, 여기서 도 3은 도 4의 섹션 라인 A-A'를 따른 부분 단면 개략도이다. 도 3 및 도 4에 도시된 바와 같이, 본 개시의 제2 실시예에 따른 전자 디바이스(200)는, 회로 레이어(110), 전자 엘리먼트(120) 및 써멀 전도 엘리먼트(130)를 포함할 수 있다. 회로 레이어(110)는 복수의 전도성 레이어(112) 및 방향 Y으로 적 레이어된 복수의 절연 레이어(114)를 포함할 수 있고, 회로 레이어(110)는 회로를 재분배하기 위한 재분배 레이어(redistribution layer; RDL)일 수 있다. 예를 들어, 금속 와이어링 프로세스 및 커넥션 패드 프로세스를 통해 회로의 접촉 위치가 변경될 수 있으나, 이에 제한되는 것은 아니다. 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고 회로 레이어(110)에 전기적으로 연결되며, 전자 엘리먼트(120)는 복수의 커넥터(122)를 포함한다. 써멀 전도 엘리먼트(130)는 회로 레이어(110)와 전자 엘리먼트(120) 사이에 배치된다. 써멀 전도 엘리먼트(130)는 복수의 개구(opening)(134)를 가지고, 전자 엘리먼트(120)의 복수의 커넥터(122)는 써멀 전도 엘리먼트(130)의 복수의 개구(134)에 대응한다. 예를 들어, 복수의 커넥터(122) 각각은 방향 Y에서 복수의 개구(134) 각각과 적어도 일부 중첩되지만, 이에 한정되지 않는다. 써멀 전도 엘리먼트(130)는 전자 엘리먼트(120)와 열 교환을 수행하는데 이용되어, 전자 디바이스(200)의 방열 효율을 향상시킨다.
써멀 전도 엘리먼트(130)의 배치 범위(disposing range)는 전자 엘리먼트(120)의 주변(peripheral) 에지(edge)(120S)를 넘어 연장될 수 있다. 즉, 써멀 전도 엘리먼트(130)의 에지(130S)는 전자 엘리먼트의 에지(120S)에 비해 더 돌출(protruding)될 수 있다. 도 4의 탑-뷰에서, 전자 엘리먼트(120)의 에지(120S)가 써멀 전도 엘리먼트(130)의 에지(130S)로 구성되는 면적에 위치함을 알 수 있다. 이러한 설계는 열 전달 면적을 증가시킬 수 있다. 예를 들어, 코팅, 노광(exposure) 및/또는 현상(development) 등의 프로세스를 통해, 써멀 전도 엘리먼트(130)는 회로 레이어(110) 상에 형성되고, 복수의 개구(134)는, 회로 레이어(110)에 전기적으로 연결되는 전자 엘리먼트(120)의 복수의 커넥터(122)의 후속(subsequent) 배치를 위한 공간을 확보할 수 있도록 형성될 수 있다. 써멀 전도 엘리먼트(130)의 표면은 아크 형태(arc shape) 또는 기타 불규칙한(irregular) 형태를 가질 수 있으나, 이에 제한되지 않는다.
일부 실시예에서, 도 3 및 도 4에 도시된 바와 같이. 본 개시의 전자 디바이스(200)는 회로 레이어(110) 상에 배치된 복수의 커넥션 패드(140)를 더 포함할 수 있고, 복수의 커넥션 패드(140)는 회로 레이어(110)에서 최상(uppermost) 레이어인 전도성 레이어(112)에 전기적으로 연결되고, 개별적으로 써멀 전도 엘리먼트(130)의 개구(134)의 하나에 대응할 수 있다. 갭(g1)이 복수의 커넥션 패드(140) 각각과 써멀 전도 엘리먼트(130) 사이에 존재할 수 있고, 즉, 써멀 전도 엘리먼트(130)는 커넥션 패드(140)와 직접 접촉하지 않지만, 이에 제한되지 않는다. 또한, 전자 엘리먼트(120)의 커넥터(122) 각각은 전도성 엘리먼트(124)를 통해 커넥션 패드(140) 중 어느 하나에 전기적으로 연결될 수 있다. 일부 실시예에서, 본 개시의 전자 디바이스(200)는, 전자 엘리먼트(120)와 대향하는 회로 레이어(110)의 일 측면에 배치된 복수의 전도성 엘리먼트(150)를 더 포함할 수 있고, 복수의 전도성 엘리먼트(150)는, 회로 레이어(110)에서 최하(lowest) 레이어인 전도성 레이어(112)에 전기적으로 연결될 수 있으나, 이에 제한되는 것은 아니다.
도 5 및 도 6을 참조하라. 도 5는 본 개시의 제3 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다. 도 6은 본 개시의 제3 실시예에 따른 전자 디바이스의 탑-뷰의 사시 개략도, 즉 방향 Y를 따라 전자 디바이스의 탑에서 관찰되는 사시(perspective) 개략도이고, 여기서, 도 5는 도 6의 섹션 라인 A-A'에 따른 부분 단면 개략도이다. 도 5 및 도 6에 도시된 바와 같이. 본 개시의 제3 실시예에 따른 전자 디바이스(300)는 회로 레이어(110), 커넥션 패드(140) 및 전자 엘리먼트(120)를 포함할 수 있다. 회로 레이어(110)는 복수의 전도성 레이어(112) 및 방향 Y로 적층된(stacked) 복수의 절연 레이어(114)를 포함할 수 있다. 커넥션 패드(140)는 회로 레이어(110) 상에 배치되고, 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고 회로 레이어(110)에 전기적으로 연결된다. 전자 엘리먼트(120)는 복수의 커넥터(122)를 포함하고, 복수의 커넥터(122)는 커넥션 패드(140)에 전기적으로 연결되며, 여기서 다수의 커넥터(122)는 동일한 커넥션 패드(140)에 대응되어 열 전달 면적을 증가시켜 열 전달 효율을 향상시킬 수 있다. 예를 들어, 다수의 커넥터(122)는 동일한 커넥션 패드(140)에 방향 Y에서 중첩되거나 부분적으로 중첩될 수 있다. 도 6에서, 일예로, 4개의 커넥터(122)는 하나의 연결 패드(140)에 대응하지만, 하나의 커넥션 패드(140)에 대응되는 커넥터(122)의 개수는 여기에 제한되지 않고, 디바이스의 실제 구조 설계에 따라 조정될 수 있다.
일부 실시예에서, 도 5 및 도 6에 도시된 바와 같이. 본 개시의 전자 디바이스(300)는 회로 레이어(110) 상에 배치된 써멀 전도 엘리먼트(130)를 더 포함할 수 있고, 써멀 전도 엘리먼트(130)와 전자 엘리먼트(120) 사이에는 방향 Y로 갭(g2)이 존재할 수 있다. 즉, 써멀 전도 엘리먼트(130)는 전자 엘리먼트(120)와 직접적으로 접촉하지 않는다. 써멀 전도 엘리먼트(130)는 아크 형상 또는 기타 불규칙한 형상을 가질 수 있으나, 이에 제한되지 않는다. 또한, 써멀 전도 엘리먼트(130)의 배치 범위는 전자 엘리먼트(120)의 주변 에지(120S)를 넘어 확장되지 않을 수 있ㄱ고, 즉, 써멀 전도 엘리먼트(130)의 에지(130S)는, 탑-뷰에서 전자 엘리먼트(120)의 에지(120S) 범위 내에 위치한다. 써멀 전도 엘리먼트(130)는 커넥션 패드(140)와 직접 접촉할 수 있는데, 즉, 커넥션 패드(140)와 써멀 전도 엘리먼트(130) 사이에 갭이 없고, 이로써 열 전달 효율을 개선할 수 있으나, 이에 제한되지 않는다. 도 5에 도시된 실시예에서. 커넥션 패드(140)은 써멀 전도 엘리먼트(130)의 개구(124)에 위치할 수 있고, 또는 커넥션 패드(140)는 써멀 전도 엘리먼트(130)의 개구(134)에 대응하여 배치될 수 있다.
도 7을 참조하라. 도 7은 본 개시의 제4 실시예에 따른 전자 디바이스의 부분 단면(partial cross-sectional) 개략도이다. 도 7에 도시된 것과 같이, 전자 디바이스(400)는 회로 레이어(110), 전자 엘리먼트(120), 제1 플로우-경로(flow-path) 구조(160) 및 유체 물질(170)을 포함할 수 있다. 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고, 회로 레이어(110)에 전기적으로 연결된다. 제1 ㅍ플로우-경로 구조(160)는 제1 플로우-경로(P1)를 포함하고, 전자 엘리먼트(120)는 제1 플로우-경로 구조(160)에 배치된다. 유체 물질(170)은 제1 플로우-경로(P1)에 배치된다. 유체 물질(170)은 전자 엘리먼트(120)와의 열 교환에 사용되고, 전자 디바이스(400)의 방열 효율을 향상시킨다. 제1 플로우-경로(P1)는 제1 플로우-경로 구조(160)에 의해 둘러싸인 공간(space)일 수 있다. 유체 재료(170)는 탈이온수(deionized water), 써멀 전도성 실리콘 그리스, 냉매(refrigerant), 아세톤(acetone), 이소프로판올(isopropanol), 질소, 불활성(inert) 기체 등과 같은 액체 또는 기체의 써멀 전도성 물질, 다른 적절한 물질 또는 상기 물질들의 조합일 수 있고, 이에 제한되지 않는다.
구체적으로, 일부 실시예에서, 제1 플로우-경로 구조(160)는 기판(substrate)(162) 및 지지 부재(support member)(164)를 포함할 수 있다. 기판(162)은 전자 엘리먼트(120)에 대응하여 배치되고, 전자 엘리먼트(120)는 기판(162) 및 회로 레이어(110) 사이에 배치된다. 기판(162)은 방향 Y에서 전자 엘리먼트(120)와 적어도 일부가 중첩될 수 있다. 지지 부재(164)는 전자 엘리먼트(120)의 방향 X에서 대향하는 두 측면에 배치될 수 있다. 일부 실시예에서, 지지 부재(164)는 전자 엘리먼트(120)의 주변에(periphery) 배치될 수 있다. 예를 들어, 지지 부재(164)는 전자 엘리먼트(120)의 외 측면(outer side)에 위치하고, 전자 엘리먼트(120)를 환형으로(annularly) 둘러쌀 수 있으나, 이에 제한되지 않는다. 제1 플로우-경로 구조(160)는 전자 엘리먼트(120)를 둘러쌀 수 있다. 예를 들어, 지지 부재(164)는 기판(162) 및 회로 레이어(110)에 연결되고, 기판(162) 및 지지 부재(164)는 회로 레이어(110) 위에서(above) 전자 엘리먼트(120)를 둘러쌀 수 있다. 이와 같은 제1 플로우-경로 구조(160)의 설계를 통해, 제1 플로우-경로 구조(160)는 기판(162), 지지 부재(164), 및 전자 엘리먼트(120) 사이에 형성될 수 있고, 유체 물질(170)은 전자 엘리먼트(120)과의 열 교환을 수행하도록 제1 플로우-경로(P1)에 배치될 수 있다. 일부 실시예에서, 기판(162) 및/또는 지지 부재(164)는 써멀 전도성 물질을 포함할 수 있다. 예를 들어, 기판(162)은 금속, 그래핀, 세라믹, 써멀 전도성 실리콘, 기타 적절한 물질 또는 이들의 조합을 포함할 수 있고, 지지 부재(164)는 실런트(sealant)를 포함할 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 제1 플로우-경로 구조(160)는 전자 엘리먼트(120)를 둘러싸고 전자 엘리먼트(120)과 제1 플로우-경로(P1)를 형성하도록 일체형으로 형성된 구조일 수 있다. 예를 들어, 기판(162) 및 지지 부재(164)는 동일한 물질을 포함하고, 함께 형성될 수 있으나, 이에 제한되지 않는다.
일부 실시예에서, 도 7에 도시된 것과 같이. 회로 레이어(110)는, 방향 Y로 적 레이어된 복수의 전도성 레이어(112) 및 복수의 절연 레이어(114)을 포함할 수 있다. 전자 엘리먼트(120)의 커넥터(122)는, 커넥션 패드(140)을 통해, 회로 레이어(110)의 최상부 레이어인 전도성 레이어(112)에 전기적으로 연결될 수 있다. 또한, 전자 디바이스(400)는, 전자 엘리먼트(120)에 대향하는 회로 레이어(110)의 일 측면 상에 배치된 복수의 전도성 엘리먼트(150)를 더 포함할 수 있고, 복수의 전도성 엘리먼트(150)는 회로 레이어(110)에 전기적으로 연결될 수 있으나, 이에 제한되지 않는다.
도 8을 참조하라. 도 8은 본 개시의 제5 실시예에 따른 전자 디바이스의 부분 단면 개략도이다. 도 8에 도시된 바와 같이. 본 개시의 제5 실시예에 따른 전자 디바이스(500)는 회로 레이어(110), 전자 엘리먼트(120), 제1 플로우-경로 구조(160) 및 유체 물질(170)을 포함할 수 있다. 회로 레이어(110), 전자 엘리먼트(120) 및 제1 플로우-경로 구조(160)는 패키지 유닛(PU)을 구성할 수 있고, 하나의 전자 디바이스(500)는 복수의 패키지 유닛(PU)을 포함할 수 있으나, 이에 제한되지 않는다. 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고, 회로 레이어(110)에 전기적으로 연결된다. 제1 플로우-경로 구조(160)는 제1 플로우-경로(P1)를 포함하고, 전자 엘리먼트(120)는 제1 플로우-경로 구조(160)에 배치된다. 또한, 회로 레이어(110)는 입력 홀(110I)과 출력 홀(110T)을 포함하고, 유체 물질(170)은 입력 홀(110I)을 통해 제1 플로우-경로(P1)로 유입(enter)되고, 출력 홀(110T)을 통해 제1 플로우-경로(P1)로 유출(exit)될 수 있고, 이로써 유체 물질(170)은 제1 플로우-경로(P1)에 배치되고 대류(oonvection) 방식에 의해 전자 엘리먼트(120)와 열 교환함으로써 전자 디바이스(500)의 방열 효율을 향상시킬 수 있다. 구체적으로, 회로 레이어(110)의 입력 홀(110I) 및 출력 홀(110T)은 회로 레이어(110)를 관통할 수 있고, 입력 홀(110I) 및 출력 홀(110T)은, 방향 Y에서 탑으로부터 관찰할 때, 개별적으로 전자 엘리먼트(120)의 대향하는 양 측면에 인접할 수 있고, 이로써 제1 플로우-경로(P1)의 유체 물질(170)은 도 8의 점선 화살표로 나타낸 대류를 형성할 수 있고, 이로써 전자 엘리먼트(120)과의 열 교환을 수행한다. 일부 실시예에서, 제1 플로우-경로 구조(160)는 기판(162) 및 지지 부재(164)를 포함할 수 있고, 그 세부 구조 및 물질은 이전 실시예들을 참조할 수 있어서 여기에 중복 설명되지 않는다.
일부 실시예에서, 도 8에 도시된 바와 같이. 전자 디바이스(500)는 회로 보드(board)(180) 및 제2 플로우-경로 구조(190)를 더 포함할 수 있다. 회로 보드(180)는 회로 레이어(110)에 전기적으로 연결된다. 예를 들어, 회로 보드(180)는 복수의 전도성 엘리먼트(150)를 통해 회로 레이어(110)에 전기적으로 연결될 수 있으나 이에 제한되지 않는다. 회로 보드(180)는, 예를 들어 인쇄회로보드(PCB)를 포함하나 이에 제한되지 않는다. 제2 플로우-경로 구조(190)는 회로 보드(180) 상에 배치되고, 제2 플로우-경로(P2)를 포함한다. 유체 물질(170)은 제2 플로우-경로(P2)에 더 배치되고 패키지 유닛(PU)과 열 교환이 가능하도록 패키지 유닛(PU)을 둘러싸며, 유체 물질(170)은 입력 홀(110I)을 통해 제1 플로우-경로(P1)로 유입되고, 출력 홀(110T)을 통해 제1 플로우-경로(P1)로 유출됨으로써, 전자 엘리먼트(120)와 열 교환을 수행한다.
일부 실시예에서, 제2 플로우-경로 구조(190)는 기판(192) 및 지지 부재(194)를 포함할 수 있다. 기판(192)은 복수의 패키지 유닛(PU)에 대응하여 배치될 수 있고, 복수의 패키지 유닛(PU)은 기판(192) 및 회로 보드(180) 사이에 배치된다. 기판(192)은 방향 Y에서 복수의 패키지 유닛(PU)과 적어도 일부 중첩되거나, 기판(192)은 방향 Y에서 복수의 패키지 유닛(PU)을 덮을 수 있다. 지지 부재(194)는 방향 X에서 복수의 패키지 유닛(PU)의 대향하는 두 측면에 배치될 수 있다. 일부 실시예에서, 지지 부재(194)는 모든 패키지 유닛(PU)의 바깥(outer) 측면에 배치될 수 있다. 예를 들어, 지지 부재(194)는 모든 패키지 유닛(PU)의 주변에 위치하고, 모든 패키지 유닛(PU)을 환형으로(annularly) 둘러쌀 수 있으나, 이에 재한되지 않는다. 지지 부재(194)는 기판(192)과 회로 보드(180)에 연결되고, 기판(192)과 지지 부재(194)는 함께, 기판(192)과 지지 부재(194) 사이에 배치된 패키지 유닛(PU)을 둘러싼다. 위의 제2 플로우-경로 구조(190)의 설계를 통해, 제2 플로우-경로(P2)는 기판(192), 지지 부재(194) 및 패키지 유닛(PU) 사이에 형성될 수 있고, 유체 물질(170)은 제2 플로우-경로(P2)에서 패키지 유닛(PU) 및 패키지 유닛(PU)의 전자 엘리먼트(120)과의 열 교환을 수행하기 위해 배치될 수 있다. 일부 실시예에서, 기판(192) 및/또는 지지 부재(194)는 써멀 전도성 물질을 포함할 수 있다. 예를 들어, 기판(192)은, 금속, 그래핀, 세라믹, 써멀 전도성 실리콘, 기타 적절한 물질 또는 이들의 조합을 포함할 수 있고, 지지 부재(194)는 실런트를 포함할 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 제2 플로우-경로 구조(190)는 패키지 유닛(PU)을 둘러싸고 패키지 유닛(PU)과 제2 플로우-경로(P2)를 형성하기 위해 일체형으로 형성된 구조일 수 있다. 예를 들어, 기판(192)과 지지 부재(194)는 동일한 물질을 포함하고 함께 형성될 수 있으나, 이에 제한되지 않는다.
일부 실시예에서, 도 8에 도시된 바와 같이. 전자 디바이스(500)는 보호 레이어(210)을 선택적으로 포함할 수 있고, 보호 레이어(210)는 전자 엘리먼트(120)의 복수의 커넥터(122)를 덮을 수 있다. 보호 레이어(210)는 커넥션 패드(140)를 더 덮을 수 있고, 및/또는 전자 엘리먼트(120) 주변을 둘러쌀 수 있다. 보호 레이어(210)는, 예를 들어, 에폭시, 세라믹, 다른 적절한 물질 또는 상기 물질들의 조합을 포함할 수 있지만, 이에 제한되지 않는다. 다른 실시예에서, 보호 레이어(210)는 전자 디바이스(500)에 제공되지 않을 수 있다. 구체적으로, 전자 디바이스(500)의 각 패키지 유닛(PU)은 선택적으로 보호 레이어(210)를 포함할 수 있다. 보호 레이어(210)는 회로 레이어(110) 상에 배치될 수 있다. 보호 레이어(210)는 회로 레이어(110) 표면의 일부, 회로 레이어(110) 상에 배치된 커넥션 패드(140), 전자 엘리먼트(120)의 표면의 적어도 일부(예로, 전자 엘리먼트(120)의 측면 표면)를 덮을 수 있으나, 이에 제한되지 않는다. 일부 실시예에서, 도 8에 도시된 바와 같이. 전자 엘리먼트(120)의 상부 표면(120a)은 보호 레이어(210)로부터 노출될 수 있는데, 즉, 전자 엘리먼트(120)의 상부 표면(120a)은 보호 레이어(210)에 의해 덮이지 않을 수 있다. 다시 말하면, 보호 레이어(210)는 전자 엘리먼트(120)의 상부 표면(120a)을 덮을 수 있으나, 이에 제한되지 않는다.
도 9를 참조하라. 도 9는 본 개시의 제6 실시예에 따른 전자 디바이스의 부분 단면 개략도이다. 도 9에 도시된 바와 같이. 본 개시의 제6 실시예에 따른 전자 디바이스(600)는, 회로 레이어(110), 전자 엘리먼트(120), 제1 플로우-경로 구조(160) 및 유체 물질(170)을 포함할 수 있다. 회로 레이어(110), 전자 엘리먼트(120) 및 제1 플로우-경로 구조(160)는 패키지 유닛(PU)을 구성할 수 있고, 전자 디바이스(600)는 복수의 패키지 유닛(PU)을 포함할 수 있으나, 이에 제한되지 않는다. 전자 엘리먼트(120)는 회로 레이어(110) 상에 배치되고, 회로 레이어(110)에 전기적으로 연결된다. 제1 플로우-경로 구조(160)는 제1 플로우-경로(P1)를 포함하고, 전자 엘리먼트(120)는 제1 플로우-경로 구조(160)에 배치된다. 또한, 제1 플로우-경로 구조(160)는 입력 홀(160I)과 출력 홀(160T)을 포함하고, 유체 물질(170)은 입력 홀(160I)을 통해 제1 플로우-경로(P1)로 유입되고, 출력 홀(160T)을 통해 제1 플로우-경로(P1)로 유출되어, 유체 물질(170)이 제1 플로우-경로(P1)에 배치되고 대류 방식에 의해 전자 엘리먼트(120)와 열 교환함으로써 전자 엘리먼트(600)의 방열 효율을 향상시킬 수 있다.
일부 실시예에서, 제1 플로우-경로 구조(160)는 기판(162)을 포함할 수 있고, 기판(162)은 입력 홀(160I) 및 출력 홀(160T)을 포함한다. 구체적으로, 기판(162)은 전자 엘리먼트(120)에 대응하여 배치되고, 전자 엘리먼트(120)는 기판(162)과 회로 레이어(110) 사이에 배치된다. 기판(162)의 입력 홀(160I) 및 출력 홀(160T)은 기판(162)을 관통할 수 있고, 입력 홀(160I)과 출력 홀(160T)은 전자 엘리먼트(120)의 방향 Y에서 위에서 바라봤을 때 대향하는 두 측면에 개별적으로 인접하여, 제1 플로우-경로(P1)의 유체 물질(170)이 도 9에서 점선 화살표로 도시된 대류를 형성할 수 있도록 함으로써 전자 엘리먼트(120)과 열 교환을 수행하도록 한다. 일부 실시예에서, 제1 플로우-경로 구조(160)는 기판(162)과 지지 부재(164)를 포함할 수 있고, 기판(162)은 입력 홀(160I)과 출력 홀(160T)을 포함하며, 세부 구조 및 물질은 이전 실시예의 설명을 참조할 수 있으므로 여기서는 중복 설명을 생략한다.
일부 실시예에서, 도 9에 도시된 바와 같이. 전자 디바이스(600)는 회로 보드(180) 및 제2 플로우-경로 구조(190)를 더 포함할 수 있고, 제2 플로우-경로 구조(190)는 기판(192) 및 지지 부재(194)를 포함할 수 있다. 한편, 전자 디바이스(600)는 선택적으로 보호 레이어(210)을 포함할 수 있다. 위의 각 엘리먼트의 상세한 구조 및 물질은 이전 실시예의 설명을 참조할 수 있으므로 여기서는 중복 설명을 생략한다.
이상에서 설명한 바와 같이, 본 개시의 실시예들의 전자 디바이스에 따르면, 전자 디바이스의 열 전달 효율 및 방열 효율이 써멀 전도 엘리먼트, 커넥션 패드, 커넥터 및/또는 전도성 엘리먼트의 구조적 설계 또는 플로우-경로 구조 및 유체 물질의 구조적 설계를 통해 개선될 수 있다.
당업자는 본 개시의 교시를 유지하면서 디바이스 및 방법의 수많은 수정 및 변경이 이루어질 수 있음을 쉽게 관찰할 것이다. 따라서, 위의 개시는 첨부된 청구 범위에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (20)

  1. 전자 디바이스에 있어서,
    회로 레이어;
    상기 회로 레이어 상에 배치되고, 상기 회로 레이어에 전기적으로 연결된 전자 엘리먼트; 및
    상기 회로 레이어 및 상기 전자 엘리먼트 사이에 배치된 써멀(thermal) 전도성(conducting) 엘리먼트
    를 포함하고,
    상기 써멀 전도 엘리먼트는 상기 전자 엘리먼트와 열 교환(heat exchange)을 수행하는데 사용되는,
    전자 디바이스.
  2. 제1항에 있어서,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고,
    상기 써멀 전도 엘리먼트는 복수의 개구(openings)을 가지고, 상기 복수의 커넥터는 상기 복수의 개구에 대응하는,
    전자 디바이스.
  3. 제2항에 있어서,
    상기 복수의 커넥터 각각은, 상기 전자 디바이스의 탑뷰(top-view) 방향에서 상기 복수의 개구 각각과 적어도 부분적으로 중첩(overlapped)되는,
    전자 디바이스.
  4. 제2항에 있어서,
    상기 써멀 전도 엘리먼트의 에지(edge)는 상기 전자 엘리먼트의 에지에 대해 더 돌출되어 있는(protruding),
    전자 디바이스.
  5. 제2항에 있어서,
    상기 회로 레이어 상에 배치되고, 상기 회로 레이어에 전기적으로 연결된 복수의 커넥션 패드를 더 포함하고,
    상기 복수의 커넥션 패드는, 상기 복수의 개구와 개별적으로 대응하고, 상기 복수의 커넥션 패드 각각 및 상기 써멀 전도 엘리먼트 사이에 갭(gap)이 존재하는,
    전자 디바이스.
  6. 제1항에 있어서,
    상기 전자 디바이스의 탑뷰(top-view) 방향에서 상기 써멀 전도 엘리먼트 및 상기 전자 회로 사이에 갭이 존재하는,
    전자 디바이스.
  7. 제1항에 있어서,
    상기 회로 레이어 상에 배치되고, 상기 회로 레이어에 전기적으로 연결된 복수의 커넥션 패드를 더 포함하고,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 복수의 커넥터는 상기 커넥션 패드와 전기적으로 연결되는,
    전자 디바이스.
  8. 제7항에 있어서,
    상기 써멀 전도 엘리먼트는 상기 커넥션 패드와 직접 접촉하는,
    전자 디바이스.
  9. 제1항에 있어서,
    상기 회로 레이어 상에 배치되고, 상기 회로 레이어에 전기적으로 연결된 복수의 커넥션 패드를 더 포함하고,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 복수의 커넥터 각각은 상기 복수의 커넥션 패드 중 어느 하나와 전기적으로 연결되는,
    전자 디바이스.
  10. 제1항에 있어서,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 복수의 커넥터 중 하나의 크기는 상기 복수의 커넥터 중 다른 하나의 크기와 서로 다른,
    전자 디바이스.
  11. 제1항에 있어서,
    상기 써멀 전도 엘리먼트는, 서로 간 이격된(spaced apart) 복수의 써멀 전도성 포션을 포함하는,
    전자 디바이스.
  12. 제1항에 있어서,
    상기 전자 엘리먼트에 대향하는(opposite to) 상기 회로 레이어의 하나의 측면에 배치된 복수의 전도성 엘리먼트를 더 포함하는.
    전자 디바이스.
  13. 제12항에 있어서,
    상기 복수의 전도성 엘리먼트 중 어느 하나의 크기는 상기 복수의 전도성 엘리먼트 중 다른 어느 하나의 크기와 서로 다른.
    전자 디바이스.
  14. 전자 디바이스에 있어서,
    회로 레이어;
    상기 회로 레이어 상에 배치된 커넥션 패드; 및
    상기 회로 레이어 상에 배치되고 상기 회로 레이어에 전기적으로 연결되는 전자 엘리먼트
    를 포함하고,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 복수의 커넥터는 상기 커넥션 패드와 전기적으로 연결되는,
    전자 디바이스.
  15. 전자 디바이스에 있어서,
    회로 레이어;
    상기 회로 레이어 상에 배치되고 상기 회로 레이어에 전기적으로 연결되는 전자 엘리먼트;
    제1 플로우-경로를 포함하는 제1 플로우-경로 구조(structure) - 상기 전자 엘리먼트는 상기 제1 플로우-경로 구조에 배치됨 - 및
    상기 제1 플로우-경로에 배치된 유체 물질(fluid material)
    을 포함하고,
    상기 유체 물질은 상기 전자 엘리먼트와 열 교환(heat exchange)을 수행하는데 사용되는,
    전자 디바이스.
  16. 제15항에 있어서,
    상기 회로 레이어는, 입력 홀(hole) 및 출력 홀을 포함하고,
    상기 유체 물질은 상기 입력 홀을 통해 상기 제1 플로우-경로로 유입되고(enter), 상기 출력 홀을 통해 상기 제1 플로우-경로로 유출되는(exit),
    전자 디바이스.
  17. 제15항에 있어서,
    상기 제1 플로우-경로 구조는 입력 홀 및 출력 홀을 포함하고,
    상기 유체 물질은 상기 입력 홀을 통해 상기 제1 플로우-경로로 유입되고(enter), 상기 출력 홀을 통해 상기 제1 플로우-경로로 유출되는(exit),
    전자 디바이스.
  18. 제17항에 있어서,
    상기 제1 플로우-경로 구조는 보드을 포함하고,
    상기 보드은 상기 입력 홀 및 상기 출력 홀을 포함하는,
    전자 디바이스.
  19. 제15항에 있어서,
    상기 회로 레이어에 전기적으로 연결되는 회로 보드; 및
    상기 회로 보드 상에 배치되고 제2 플로우-경로를 포함하는 제2 플로우-경로 구조
    를 더 포함하는,
    전자 디바이스.
  20. 제15항에 있어서,
    보호(protective) 레이어
    를 더 포함하고,
    상기 전자 엘리먼트는 복수의 커넥터를 포함하고, 상기 보호 레이어는 상기 복수의 커넥터를 덮는(cover),
    전자 디바이스.
KR1020230000104A 2022-01-28 2023-01-02 전자 디바이스 KR20230116677A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210103751.0A CN116564906A (zh) 2022-01-28 2022-01-28 电子装置
CN202210103751.0 2022-01-28

Publications (1)

Publication Number Publication Date
KR20230116677A true KR20230116677A (ko) 2023-08-04

Family

ID=84547273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230000104A KR20230116677A (ko) 2022-01-28 2023-01-02 전자 디바이스

Country Status (4)

Country Link
US (1) US20230245949A1 (ko)
EP (1) EP4231344A3 (ko)
KR (1) KR20230116677A (ko)
CN (1) CN116564906A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
EP0926730A3 (en) * 1997-12-19 2001-03-21 Texas Instruments Incorporated Ball grid array package and method of construction thereof
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts

Also Published As

Publication number Publication date
US20230245949A1 (en) 2023-08-03
EP4231344A3 (en) 2023-11-01
CN116564906A (zh) 2023-08-08
EP4231344A2 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
TWI328423B (en) Circuit board structure having heat-dissipating structure
JP5042668B2 (ja) 積層パッケージ
US7772692B2 (en) Semiconductor device with cooling member
JP5883456B2 (ja) 超小型電子アセンブリ及びシステム
US7786571B2 (en) Heat-conductive package structure
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
JP2008091714A (ja) 半導体装置
US8779603B2 (en) Stacked semiconductor device with heat dissipation
KR20080001589A (ko) 스택 패키지
US8746308B2 (en) Manufacturing method of package carrier
US7180166B2 (en) Stacked multi-chip package
US10573614B2 (en) Process for fabricating a circuit substrate
US9271388B2 (en) Interposer and package on package structure
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
US7723843B2 (en) Multi-package module and electronic device using the same
TW201415603A (zh) 連接基板及層疊封裝結構
US7310224B2 (en) Electronic apparatus with thermal module
US7361982B2 (en) Bumpless chip package
CN116095952A (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
KR20230116677A (ko) 전자 디바이스
JP2007251225A (ja) 半導体パッケージ及び積層型半導体パッケージ
TWI828054B (zh) 電子裝置
CN103050454A (zh) 堆迭封装构造
TWI423405B (zh) 具載板之封裝結構