KR20230109462A - 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치 - Google Patents

필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치 Download PDF

Info

Publication number
KR20230109462A
KR20230109462A KR1020220005464A KR20220005464A KR20230109462A KR 20230109462 A KR20230109462 A KR 20230109462A KR 1020220005464 A KR1020220005464 A KR 1020220005464A KR 20220005464 A KR20220005464 A KR 20220005464A KR 20230109462 A KR20230109462 A KR 20230109462A
Authority
KR
South Korea
Prior art keywords
peripheral
pillar
pillars
region
active
Prior art date
Application number
KR1020220005464A
Other languages
English (en)
Other versions
KR102598676B1 (ko
Inventor
한용신
편명범
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020220005464A priority Critical patent/KR102598676B1/ko
Priority to US18/096,221 priority patent/US20230223435A1/en
Publication of KR20230109462A publication Critical patent/KR20230109462A/ko
Application granted granted Critical
Publication of KR102598676B1 publication Critical patent/KR102598676B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

필러 구조물은, 활성 영역 및 상기 활성 영역을 둘러싸는 주변 영역을 포함하는 제1 도전형의 에피택셜층 및 상기 에피택셜층 내부에 각각 수직 방향으로 연장되고, 수평 방향으로 교대로 배열되고, 상기 활성 영역에 제공된 활성 필러 및 상기 주변 영역에 제공된 주변 필러를 포함하고 제2 도전형을 갖는 필러들을 포함하고, 상기 주변 필러는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 포함한다.

Description

필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치{ PILLAR STRUCUTRE AND SUPER JUNCTION SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명의 실시예들은 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치에 관한 것이다. 보다 상세하게는 본 발명의 실시예들은 수직 방향을 PN 접합을 이루는 필러 구조물 및 상기 필러 주조물을 포함하고 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터를 이루는 수퍼 정션 반도체 장치에 관한 것이다.
일반적으로, 전력 반도체 소자의 순방향 특성과 항복 전압 사이의 상충관계(trade-off)를 개선하기 위해 수퍼 정션(super junction) 구조를 갖는 반도체 장치가 널리 이용되고 있다.
종래 기술에 따르면, 상기 수퍼 정션 반도체 장치는 상호 이격되어 교대로 배열된 복수의 N형-필러 및 P형-필러로 이루진 필러 구조물, P-바디 영역, 게이트 구조물 및 활성 영역을 전체적으로 둘러싸며 주변 영역을 정의하는 종단 링(termination ring)을 포함한다. 이로써, 상기 수퍼 정션 반도체 장치는 상대적으로 감소된 온저항 값을 가짐에 따라, 상기 수퍼 정션 반도체 장치의 크기를 줄일 수 있다. 결과적으로 상기 수퍼 정션 반도체 장치는 감소된 커패시턴스를 가짐에 따라 개선된 스위칭 특성을 가질 수 있다. 나아가, 상기 필러 구조물에 전체적으로 일정한 전계가 유지함에 따라 상대적으로 높은 항복 전압값을 갖는 특성이 구현될 수 있다.
하지만, 상기 수퍼 정션 반도체 장치에는, 상기 필러 구조물을 이루는 필러들의 상부에 국부적으로 높은 전계가 형성될 수 있다. 이로써, 이론적으로 계산되는 항복 전압값이 구현되지 못하여 낮은 수준의 항복 전압 특성이 나타나는 문제가 있다. 특히, 주변 영역에 위치한 필러들의 상부에서, 불균일한 전계 형성의 문제가 심각할 수 있다.
본 발명의 실시예들은 국부적인 전계 집중을 완화함으로써 전체적으로 균일하게 전계를 형성할 수 있는 필러 구조물을 제공한다.
본 발명의 실시예들은 국부적인 전계 집중을 완화함으로써 전체적으로 균일하게 전계를 형성할 수 있는 필러 구조물을 포함하는 수퍼 정션 반도체 장치를 제공한다.
본 발명의 실시예들에 따른 필러 구조물은, 활성 영역 및 상기 활성 영역을 둘러싸는 주변 영역을 포함하는 제1 도전형의 에피택셜층 및 상기 에피택셜층 내부에 각각 수직 방향으로 연장되고, 수평 방향으로 교대로 배열되고, 상기 활성 영역에 제공된 활성 필러 및 상기 주변 영역에 제공된 주변 필러를 포함하고 제2 도전형을 갖는 필러들을 포함하고, 상기 주변 필러는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 포함한다.
본 발명의 일 실시예에 있어서, 상기 상부 주변 필러는 상기 주변 영역의 장방향 영역 내에서 선택적으로 상기 제2 피치로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 피치는 상기 제1 피치의 1/2배이고, 상기 주변 필러는 상기 활성 필러의 제1 폭의 1/2배인 제2 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "Y"자 형상 또는 "C"자 형상으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 활성 필러는, 제1 지름(D1)을 갖는 구 형상을 갖는 복수의 필러 셀들을 포함할 수 있다.
여기서, 상기 주변 필러는 상기 제1 지름(D1)을 갖는 구 형상을 갖는 하부 주변 셀들 및 상기 하부 주변 셀들 중 최상단의 것과 연결되어 상기 제1 지름보다 작은 제2 지름(D2)을 갖는 한 쌍의 상부 주변 셀들을 포함할 수 있다.
본 발명의 일 실시예들에 따른 수퍼 정션 반도체 장치는, 활성 영역, 상기 활성 영역을 둘러싸는 주변 영역 및 상기 활성 영역 및 상기 주변 영역 사이의 일부에 정의된 전환 영역을 갖는 제1 도전형의 기판, 상기 기판의 상부에 구비되며, 상기 제1 도전형을 갖는 에피택셜층, 상기 에피택셜층 내부에 각각 수직 방향으로 연장되고, 수평 방향으로 교대로 배열되고, 상기 활성 영역에 제공된 활성 필러 및 상기 주변 영역에 제공된 주변 필러를 포함하고 제2 도전형을 갖는 필러들, 상기 활성 영역 내 및 상기 에피택셜층 상에 구비되고, 상기 상기 에피택셜층 및 상기 필러들를 가로질러 수평 방향으로 연장된 게이트 구조물 및 상기 전환 영역 내 및 상기 에피택셜층 상에 구비되며, 상기 게이트 구조물과 전기적으로 연결된 게이트 패드부;를 포함하고, 상기 주변 필러는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 포함한다.
본 발??의 일 실시예에 있어서, 상기 상부 주변 필러는 상기 주변 영역의 장방향을 따라 상기 제2 피치로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 피치는 상기 제1 피치의 1/2배이고, 상기 상부 주변 필러는 상기 활성 필러의 제1 폭보다 작은 제2 폭을 가질 수 있다.
여기서, 상기 제2 폭은 상기 제1 폭의 1/2 배일 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "Y"자 형상으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "C"자 형상으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 필러는 수직 방향으로 적층되어 전체적으로 연결된 필러 셀들을 포함할 수 있다.
여기서, 상기 활성 영역 내에 제공된 복수의 필러 셀들 각각은 제1 지름(D1)을 갖는 구 형상을 가질 수 있다.
또한, 상기 주변 영역에 형성된 복수의 필러 셀들 각각은 상기 제1 지름(D1)을 갖는 구 형상을 갖는 하부 주변 셀들 및 상기 하부 주변 셀들 중 최상단의 것과 연결되어 상기 제1 지름보다 작은 제2 지름(D2)을 갖는 한 쌍의 상부 주변 셀들을 포함할 수 있다. 여기서, 상기 한 쌍의 상부 주변 셀들 각각은 적어도 2층으로 적층될 수 있다.
본 발명의 실시예들에 따른 필러 구조물을 포함하는 수퍼 정션 반도체 장치는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 갖는 주변 필러를 포함한다. 상기 상부 주변 필러는 주변 영역에 집중되는 상부 전계를 완화할 수 있다. 특히, P형 도전형을 갖는 상기 상부 주변 필러는 주변 영역의 하부에 대하여 상부에 상대적으로 높은 P/N 비를 가질 수 있다. 이로써, 상기 상부 주변 필러에 인접하는 상부 주변 영역에서의 전계 집중이 완화될 수 있다.
따라서, 수퍼 정션 반도체 소자가 개선된 항복 전압 특성을 가질 수 있다. 상기 상부 주변 필러는 상기 주변 영역의 장방향 영역 내에서 선택적으로 상기 제2 피치로 배열되는 한편, 상기 주변 영역의 단방향 영역 내에서, 상기 상부 주변 필러 및 하부 주변 필러 모두는 동일한 제1 피치로 배열될 수 있다.
도 1은 본 발명의 일 실시예에 따른 수퍼 정션 반도체 장치를 설명하기 위한 평면도이다.
도 2는 도 1의 활성 영역(cell region; CR)을 설명하기 위한 단면도이다.
도 3는 도 1의 전환 영역(pad region; PR)을 설명하기 위한 단면도이다.
도 4는 도 1의 주변 영역(peripheral edge region; PER)을 설명하기 위한 단면도이다.
도 5는 도 1의 필러 구조물의 일 예를 설명하기 위한 평면도이다.
도 6은 도 1의 필러 구조물의 다른 예를 설명하기 위한 평면도이다.
도 7은 도 2의 활성 필러의 일 예를 설명하기 위한 단면도이다.
도 8은 도 4의 주변 필러의 일 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 필러 구조물 및 수퍼 정션 반도체 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 수퍼 정션 반도체 장치를 설명하기 위한 평면도이다. 도 2는 도 1의 활성 영역(active region; AR)을 설명하기 위한 단면도이다. 도 3는 도 1의 전환 영역(transition region; TR)을 설명하기 위한 단면도이다. 도 4는 도 1의 주변 영역(peripheral region; PR)을 설명하기 위한 단면도이다. 도 5는 도 1의 필러 구조물의 일 예를 설명하기 위한 평면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 수퍼 정션 반도체 장치(100)는 기판(105), 에피택셜층(120) 및 필러들(130)를 포함하는 필러 구조물(110), 게이트 패드(150), 게이트 구조물(160), 소스 전극(170) 및 리버스 리커버리층(140)을 포함한다.
상기 기판(105)은 실리콘 기판을 포함한다. 상기 기판(105)은 제1 도전형, 예를 들면 고농도 n+형 도전형을 갖는다.
상기 기판(105)은 활성 영역(AR), 주변 영역(PR) 및 전환 영역(TR)으로 구획된다. 상기 활성 영역(AR)에는 직사각형의 반도체 장치의 중앙부에 배치된다. 상기 활성 영역(AR)에는 파워 MOSFET이 형성된다. 상기 주변 영역(PR)은 상기 활성 영역(AR)을 둘러싸도록 구비된다. 한편, 상기 전환 영역(TR)은 상기 활성 영역(AR) 및 주변 영역(PR)의 사이의 일부에 정의된다.
상기 필러 구조물(110)은 기판의 상부에 배치된다. 상기 필러 구조물(110)은 에피택셜층(120) 및 필러들(130)를 포함한다. 상기 필러 구조물(110)은 활성 영역(AR), 주변 영역(PR) 및 전환 영역(TR) 모두에 걸쳐 형성될 수 있다.
상기 에피택셜층(120)은 제1 도전형, 예를 들면 저농도의 n형 도전형을 갖는다. 상기 에피택셜층(120)은 에피택셜(epitaxial) 성장 공정에 의해 상기 기판(105)으로부터 형성될 수 있다. 상기 에피택셜층(120)은 상기 활성 영역(AR), 주변 영역(PR) 및 전환 영역(TR)을 포함하는 기판 전체에 걸쳐 형성된다. 또한, 상기 에피택셜층(120)은 상기 활성 영역(AR), 주변 영역(PR) 및 전환 영역(TR)에 각각 형성된 활성 에피택셜층(121), 주변 에피택셜층(122) 및 전환 에피택셜층(123)을 포함할 수 있다.
상기 필러들(130)은 에피택셜층(120) 내부에 각각 수직 방향으로 연장된다. 상기 필러드(130)은 상기 에피택셜층(120)을 수직 방향으로 관통하도록 형성될 수 있다. 상기 필러들(130)은 제2 도전형을 가질 수 있다. 즉, 상기 에피택셜층(120)이 n형 도전성을 가질 경우, 상기 필러(130)은 p형 도전성을 가질 수 있다. 상기 필러들(130)은 상기 활성 영역(AR), 주변 영역(PR)을 포함하는 기판(105) 전체에 걸쳐 형성된다. 또한, 상기 필러들(130)은, 활성 영역(AR) 내에 구비된 활성 필러들(131), 전환 영역(TR) 내에 구비된 패드 필러들(132) 및 주변 영역(PR) 내에 구비된 주변 필러들(133)을 포함할 수 있다.
또한, 상기 필러들(130)은 수평 방향으로 교대로 배열될 수 있다. 즉, 상기필러(130)은 수평 방향으로 서로 이격되어 배열된다. 이로써, 상기 필러들(130) 및 에피택셜층(130)은 상호 서로 교대로 배열될 수 있다.
상기 활성 필러들(131)의 상부에는 P-바디 영역(146)이 구비된다. 또한, 상기 P-바디 영역(146) 내의 상부에는 제2 도전형의 고농도 영역(147)이 구비된다. 이로써, 상기 P-바디 영역(146) 및 고농도 영역(147)은 상대적으로 낮은 저항을 가짐에 따라, 상기 활성 필러들(131) 및 소스 전극(170) 사이의 전기적 연결을 안정적으로 확보할 수 있다.
상기 게이트 구조물(160)들은 상기 활성 영역(AR) 내 및 상기 에피택셜층(121) 상에 구비된다. 상기 게이트 구조물(160)은 상기 활성 에피택셜층(121) 및 상기 활성 필러들(131)을 가로질러 수평 방향으로 연장된다. 상기 게이트 구조물(160)은 스트라이프 형태를 가질 수 있다. 상기 게이트 구조물(160)이 복수로 구비될 경우, 상호 이격되도록 배열된다. 구체적으로, 게이트 구조물(160)들은 육각형 형태를 이루는 활성 에피택셜층들(121) 사이의 상방을 지나도록 위치한다.
상기 게이트 구조물(160)이 스트라이프 형태를 가지므로, 게이트 구조물(160)의 면적이 상대적으로 좁아 수퍼 정션 반도체 장치(100)의 입력 커패시턴스가 감소한다.
상기 게이트 구조물(160)은 게이트 절연막(162), 게이트 전극(164) 및 하드 마스크막(166)을 포함한다.
상기 게이트 절연막(162)은 활성 에피택셜층(121)들 사이의 상방을 지나도록 구비된다. 상기 게이트 절연막(162)의 예로는 실리콘 산화막을 들 수 있다.
상기 게이트 전극(164)은 게이트 절연막(162) 상에 위치한다. 게이트 전극(164)의 폭은 게이트 절연막(162)의 폭보다 좁을 수 있다. 게이트 전극(164)의 예로는 폴리 실리콘을 들 수 있다.
하드 마스크막(166)은 게이트 전극(164) 및 게이트 절연막(162)을 둘러싸도록 구비된다. 하드 마스크막(166)은 게이트 전극(164) 및 소스 전극(170)을 상호 전기적으로 절연시킨다. 하드 마스크막(166)의 예로는 질화막을 들 수 있다.
한편, 도시되지는 않았지만 게이트 구조물(160)은 트렌치 구조를 가질 수도 있다. 이때, 게이트 구조물(160)은 활성 에피택셜층(121)의 내부로 연장되어 형성된다. 이때, 상기 트렌치 구조를 갖는 경우 활성 필러들(131) 사이의 간격을 줄일 수 있으므로, 수퍼 정션 반도체 장치(100)의 집적도 향상에 따른 순방향 특성 개선할 수 있다.
도 3를 참조하면, 상기 게이트 패드부(150)은 전환 영역(TR) 내에 상기 전환 에피택셜층(123) 및 전환 필러들(133) 상에 구비된다. 상기 게이트 패드부(150)는 상기 게이트 구조물(160)에 전기적으로 연결된다. 상기 게이트 패드부(150)는 예를 들면, 게이트 구조물(160)에 포함된 게이트 전극(164)과 전기적으로 연결될 수 있다.
상기 게이트 패드부(150)는 상기 전환 에피택셜층(133) 상에 구비된 필드 산화막(151), 층간 절연막(153) 및 게이트 패드(155)를 포함한다.
상기 필드 산화막(151)은 상기 전환 영역(TR) 내의 전환 에피택셜층(123) 상에 구비된다. 상기 필드 산화막(151)은 에피택셜층(120)을 산화시켜 상기 활성 영역으로부터 전환 영역을 전기적으로 분리시킬 수 있다.
상기 층간 절연막(153)은 상기 필드 산화막을 덮도록 구비된다. 상기 층간 절연막은 상기 게이트 패드부를 다른 구성요소로부터 전기적으로 절연시킨다.
상기 게이트 패드(155)는 층간 절연막(153)에 의하여 노출된 상기 필드 산화막(151)의 일부 상 및 상기 층간 절연막(153) 상에 구비된다.
상기 게이트 패드(155)는 활성 영역(AR)에 구비된 게이트 전극(164)과 전기적으로 연결된다.
상기 게이트 패드부(150)가 형성된 전환 영역(TR)의 하부 또한, 전환 에피택셜층(123) 및 전환 필러들(133)이 구비된다.
상기 리버스 리커버리층(140)은 상기 게이트 패드부(150)의 하부에 구비된다. 또한, 상기 리버스 리커버리층(140)은 상기 전환 영역(TR) 내에 위치할 수 있다. 상기 리버스 리커버리층(140)은 전환 영역(TR)에 대응되도록 구비되어, 상기 게이트 패드부(150)과 동일한 면적을 가질 수 있다.
이와 다르게, 상기 리버스 리커버리층(140)은 상기 전환 영역(TR) 및 상기 주변 영역(PR)을 따라 형성될 수 있다.
상기 리버스 리커버리층(140)은 제2 도전형, 예를 들면 P형 도전성을 가질 수 있다. 상기 리버스 리커버리층(140)은 3족 원소, 예를 들면, 붕소, 갈륨, 인듐 등의 불순물 원소를 이온 주입 공정을 통하여 형성될 수 있다.
상기 리버스 리커버리층(140)은 상기 게이트 패드부(150)에서 발생하는 리버스 리커버리 전류를 분산시킬 수 있도록 구비된다.
상기 수퍼 정션 반도체 장치(100)가 온 상태에서 오프 상태로 스위칭될 때, 리버스 리커버리(reverse recovery) 현상이 발생할 수 있다. 특히, 상기 전환 영역(TR) 상에 게이트 패드부(150)의 하부에서 리버스 리커버리가 발생된다. 이때, 리버스 리커버리 전류(Isd)가 상기 전환 영역(TR) 및 주변 영역(PR)의 경계 영역에 집중될 수 있다. 이때, 상기 리버스 리커버리 전류(Isd)가 흐를 수 있는 전환 영역(TR)에 형성된 상기 리버스 리커버리층(140)이 저항을 감소시켜, 격자 온도의 증가를 억제할 수 있다. 결과적으로 상기 경계 영역 주위에서의 번트 현상을 억제할 수 있다.
다시 도 2를 참조하면, 상기 소스 전극(170)은 에피택셜층(120) 상부에 게이트 구조물(140)들을 덮도록 구비된다. 한편, 드레인 전극(180)은 기판(110)의 하부면에 형성된다.
다시 도 3을 참조하면, 상기 전환 영역(TR) 내 전환 필러들(133)과 전환 에피택셜층(132)의 상부에는 확산 영역(148)이 추가적으로 구비될 수 있다. 상기 확산 영역(148) 중 수평 방향을 따른 단부는, 상기 활성 영역(AR)의 첫번째 활성 필러(131)에 브릿징될 수 있다. 이로써, 상기 확산 영역(148)은 상기 전환 영역(TR) 내의 전환 필러들(133)을 상기 활성 영역(AR) 내에 구비된 활성 필러들(131) 중 하나와 연결될 수 있다. 결과적으로 상기 전환 필러들(133)은, 상기 확산 영역(148) 및 활성 필러들(131)을 통하여 소스 전극(170)과 연결될 수 있다.
따라서, 상기 확산 영역(148)은 전환 영역(TR) 내에서 전환 필러들(133)과 전환 에피택셜층(123) 상부를 가로질러서 형성된다. 이때, 상기 전환 영역(TR)은 상기 확산 영역(148)의 폭에 의하여 정의될 수 있다.
상기 확산 영역(148)은 상기 활성 영역 내의 P-바디(P-body) 영역과 유사한 도핑 농도를 가질 수 있다.
한편, 상기 리버스 리커버리층(140)은 상기 확산 영역(148)보다 높은 이온 농도를 가질 수 있다. 이로써, 리버스 리커버리 전류(Isd)가 흐를 경우, 전환 영역(TR)에 형성된 상기 리버스 리커버리층(140)이 상기 리버스 리커버리 전류에 대한 저항을 효과적으로 감소시킬 수 있다.
도 4 및 도 5를 참조하면, 주변 영역(PR)에는 상기 주변 에피택셜층(122) 및 상기 주변 필라(132)가 제공된다.
상기 주변 필러(132)는 제1 피치(P1)로 배열된 하부 주변 필러(132a) 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치(P1)보다 작은 제2 피치(P2)로 배열된 상부 주변 필러(132b)를 포함한다. 상기 상부 주변 필러(132b)는 주변 영역(PR)에 집중되는 상부 전계를 완화할 수 있다. 특히, P형 도전형을 갖는 상기 상부 주변 필러(132b)는 주변 영역(PR)의 하부와 비교할 때 상대적으로 높은 P/N 비를 가질 수 있다. 이로써, 상기 상부 주변 필러(132b)에 인접하는 주변 영역(PR)의 상부에서의 전계 집중이 완화될 수 있다. 따라서, 수퍼 정션 반도체 소자(100)가 개선된 항복 전압 특성을 가질 수 있다.
상기 상부 주변 필러(132a)는 타원 띠 형상의 주변 영역(PR)의 장방향 영역 내에서 선택적으로 상기 제2 피치(P2)로 배열되는 한편, 상기 주변 영역(PR)의 단방향 영역 내에서, 상기 상부 주변 필러(132b) 및 하부 주변 필러(132a) 모두는 동일한 제1 피치(P1)로 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 피치(P2)는 상기 제1 피치(P1)의 1/2배이고, 상기 상부 주변 필러(132b)는 상기 활성 필러(131)의 제1 폭의 1/2배인 제2 폭(P2)을 가질 수 있다 따라서, 상기 상부 주변 필러(132b)가 균일하게 주변 영역 내에서 배열될 수 있다.
본 발명의 일 실시예에 있어서, 상기 상부 주변 필러(132b) 및 상기 활성 필러(131)는 평면적으로 볼 때 "Y"자 형상으로 상호 연결될 수 있다.
도 6은 도 1의 필러 구조물의 다른 예를 설명하기 위한 평면도이다.
도 6을 참조하면, 상기 상부 주변 필러(132b) 및 상기 활성 필러(131)는 평면적으로 볼 때 "C"자 형상으로 연결될 수 있다.
다시 도 4를 참조하면, 상기 주변 영역(PR)에는, 필드 플레이트 전극(168)이 형성된다. 상기 필드 플레이트 전극(168)은 플로팅 상태를 가질 수 있다. 이로써, 상기 필드 플레이트 전극(168)은 더미 전극이라고도 칭하여 진다.
상기 필드 플레이트 전극(168)은 상기 주변 영역(PR) 내 주변 에피택셜층(122) 상에 배치된다. 상기 필드 플레이트 전극(168)은 예를 들면 폴리실리콘 물질로 이루어질 수 있다. 한편, 층간 절연막(171)은 상기 필드 플레이트 전극(168)을 덮도록 구비된다. 또한, 상기 층간 절연막(171)을 덮는 표면 보호막(175)이 형성된다.
한편, 상술한 바와 같이 상기 주변 영역에도 주변 에피택셜층들(122) 및 주변 필러들(132)이 각각 수평 방향으로 연장된다. 또한, 상기 주변 에피택셜층들(122) 및 주변 필러들(132)이 상호 교대로 배열될 수 있다.
상기 주변 영역(PR)에는 필드 플레이트 전극(168)이 구비됨에 따라, 전계 집중을 완화하고 나아가 항복 전압을 증가시켜 상기 수퍼 정션 반도체 장치(100)이 향상된 내압을 가질 수 있다.
도 7은 도 2의 활성 필러의 일 예를 설명하기 위한 단면도이다. 도 8은 도 4의 주변 필러의 일 예를 설명하기 위한 단면도이다.
도 7을 참조하면, 상기 활성 필러(131)는 수직 방향으로 적층되어 전체적으로 연결된 필러 셀들을 포함할 수 있다. 즉, 상기 필러 셀들은 구 형상을 가질 수 있다. 상기 필러 쎌들은 상호 수직 방향으로 적층되어 상호 연결될 수 있다.
이때, 상기 활성 영역(AR) 내에 제공된 복수의 필러 셀들 각각은 제1 지름(D1)을 갖는 구 형상을 가질 수 있다.
도 8을 참조하면, 상기 주변 영역에 형성된 복수의 필러 셀들 각각은 상기 제1 지름(D1)을 갖는 구 형상을 갖는 하부 주변 셀들(132a-1 내지 132a-n) 및 상기 하부 주변 셀들 중 최상단의 것(132a-n)과 연결되어 상기 제1 지름(D1)보다 작은 제2 지름(D2)을 갖는 한 쌍의 상부 주변 셀들(132b-1 내지 132b-1) 을 포함할 수 있다. 나아가, 상기 한 쌍의 상부 주변 셀들 각각은 적어도 2층으로 적층될 수 있다.
상술한 바와 같이, 본 발명의 실시예들은 필러 구조물은 수퍼 정션 반도체 장치에 응용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 수퍼 정션 반도체 장치 105 : 기판
120 : 에피택셜층 130 : 필러들
140 : 리버스 리커버리층 146 : P-바디 영역
147 : 고농도 영역 148 : 확산 영역
160 : 게이트 구조물 162 : 게이트 절연막
164 : 게이트 전극 166 : 층간 절연막
170 : 소스 전극 180 : 드레인 전극

Claims (18)

  1. 활성 영역 및 상기 활성 영역을 둘러싸는 주변 영역을 포함하는 제1 도전형의 에피택셜층; 및
    상기 에피택셜층 내부에 각각 수직 방향으로 연장되고, 수평 방향으로 교대로 배열되고, 상기 활성 영역에 제공된 활성 필러 및 상기 주변 영역에 제공된 주변 필러를 포함하고 제2 도전형을 갖는 필러들;를 포함하고,
    상기 주변 필러는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 포함하는 것을 특징으로 하는 필러 구조물.
  2. 제1항에 있어서, 상기 상부 주변 필러는 상기 주변 영역의 장방향 영역 내에서 선택적으로 상기 제2 피치로 배열된 것을 특징으로 하는 필러 구조물.
  3. 제1항에 있어서, 상기 제2 피치는 상기 제1 피치의 1/2배인 것을 특징으로 하는 필러 구조물.
  4. 제1항에 있어서, 상기 주변 필러는 상기 활성 필러의 제1 폭의 1/2배인 제2 폭을 갖는 것을 특징으로 하는 필러 구조물.
  5. 제1항에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "Y"자 형상 또는 "C"자 형상으로 연결된 것을 특징으로 하는 필러 구조물.
  6. 제1항에 있어서, 상기 활성 필러는, 제1 지름(D1)을 갖는 구 형상을 갖는 복수의 필러 셀들을 포함하는 것을 특징으로 하는 필러 구조물.
  7. 제6항에 있어서, 상기 주변 필러는 상기 제1 지름(D1)을 갖는 구 형상을 갖는 하부 주변 셀들 및 상기 하부 주변 셀들 중 최상단의 것과 연결되어 상기 제1 지름보다 작은 제2 지름(D2)을 갖는 한 쌍의 상부 주변 셀들을 포함하는 것을 특징으로 하는 필러 구조물.
  8. 활성 영역, 상기 활성 영역을 둘러싸는 주변 영역 및 상기 활성 영역 및 상기 주변 영역 사이의 일부에 정의된 전환 영역을 갖는 제1 도전형의 기판;
    상기 기판의 상부에 구비되며, 상기 제1 도전형을 갖는 에피택셜층;
    상기 에피택셜층 내부에 각각 수직 방향으로 연장되고, 수평 방향으로 교대로 배열되고, 상기 활성 영역에 제공된 활성 필러 및 상기 주변 영역에 제공된 주변 필러를 포함하고 제2 도전형을 갖는 필러들;
    상기 활성 영역 내 및 상기 에피택셜층 상에 구비되고, 상기 상기 에피택셜층 및 상기 필러들를 가로질러 수평 방향으로 연장된 게이트 구조물; 및
    상기 전환 영역 내 및 상기 에피택셜층 상에 구비되며, 상기 게이트 구조물과 전기적으로 연결된 게이트 패드부;를 포함하고,
    상기 주변 필러는, 제1 피치로 배열된 하부 주변 필러 및 상기 하부 주변 필러로부터 분기되어 상기 제1 피치보다 작은 제2 피치로 배열된 상부 주변 필러를 포함하는 것을 특징으로 하는 수퍼 정션 반도체 장치.
  9. 제8항에 있어서, 상기 상부 주변 필러는 상기 주변 영역의 장방향을 따라 상기 제2 피치로 배열된 것을 특징으로 하는 수퍼 정션 반도체 장치.
  10. 제8항에 있어서, 상기 제2 피치는 상기 제1 피치의 1/2배인 것을 특징으로 하는 수퍼 정션 반도체 장치.
  11. 제8항에 있어서, 상기 상부 주변 필러는 상기 활성 필러의 제1 폭보다 작은 제2 폭을 갖는 것을 특징으로 하는 수퍼 정션 반도체 장치.
  12. 제11항에 있어서, 상기 제2 폭은 상기 제1 폭의 1/2 배인 것을 특징으로 하는 수퍼 정션 반도체 장치.
  13. 제8항에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "Y"자 형상으로 배열된 것을 특징으로 하는 수퍼 정션 반도체 장치.
  14. 제8항에 있어서, 상기 상부 주변 필러 및 상기 활성 필러는 평면적으로 볼 때 "C"자 형상으로 연결된 것을 특징으로 하는 수퍼 정션 반도체 장치.
  15. 제8항에 있어서, 상기 필러는 수직 방향으로 적층되어 전체적으로 연결된 필러 셀들을 포함하는 것을 특징으로 하는 수퍼 정션 반도체 장치.
  16. 제15항에 있어서, 상기 활성 영역 내에 제공된 복수의 필러 셀들 각각은 제1 지름(D1)을 갖는 구 형상을 갖는 것을 특징으로 하는 수퍼 정션 반도체 장치.
  17. 제16항에 있어서, 상기 주변 영역에 형성된 복수의 필러 셀들 각각은 상기 제1 지름(D1)을 갖는 구 형상을 갖는 하부 주변 셀들 및 상기 하부 주변 셀들 중 최상단의 것과 연결되어 상기 제1 지름보다 작은 제2 지름(D2)을 갖는 한 쌍의 상부 주변 셀들을 포함하는 것을 특징으로 하는 수퍼 정션 반도체 장치.
  18. 제17항에 있어서, 상기 한 쌍의 상부 주변 셀들 각각은 적어도 2층으로 적층된 것을 특징으로 하는 수퍼 정션 반도체 장치.
KR1020220005464A 2022-01-13 2022-01-13 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치 KR102598676B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220005464A KR102598676B1 (ko) 2022-01-13 2022-01-13 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치
US18/096,221 US20230223435A1 (en) 2022-01-13 2023-01-12 Pillar structure and super junction semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220005464A KR102598676B1 (ko) 2022-01-13 2022-01-13 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치

Publications (2)

Publication Number Publication Date
KR20230109462A true KR20230109462A (ko) 2023-07-20
KR102598676B1 KR102598676B1 (ko) 2023-11-06

Family

ID=87068913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220005464A KR102598676B1 (ko) 2022-01-13 2022-01-13 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치

Country Status (2)

Country Link
US (1) US20230223435A1 (ko)
KR (1) KR102598676B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
KR20130022798A (ko) * 2011-08-26 2013-03-07 주식회사 케이이씨 고전압 반도체 소자
US20190305088A1 (en) * 2018-03-27 2019-10-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
KR20200105350A (ko) * 2019-02-28 2020-09-07 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
KR20130022798A (ko) * 2011-08-26 2013-03-07 주식회사 케이이씨 고전압 반도체 소자
US20190305088A1 (en) * 2018-03-27 2019-10-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
CN110310980A (zh) * 2018-03-27 2019-10-08 万国半导体(开曼)股份有限公司 改善了击穿和耐用性的超级结拐角和端接结构
KR20200105350A (ko) * 2019-02-28 2020-09-07 주식회사 디비하이텍 수퍼 정션 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR102598676B1 (ko) 2023-11-06
US20230223435A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
KR101745776B1 (ko) 전력용 반도체 소자
US10109725B2 (en) Reverse-conducting semiconductor device
CN103703565B (zh) 半导体装置
TWI553861B (zh) High withstand voltage semiconductor device
US9159846B2 (en) SiC semiconductor device
KR101603570B1 (ko) 탄화 규소 반도체장치
JP5745954B2 (ja) 半導体装置およびその製造方法
JP5833277B1 (ja) 半導体装置
JP2003273355A (ja) 半導体素子およびその製造方法
WO2017098547A1 (ja) 炭化珪素半導体装置
JP2007116190A (ja) 半導体素子およびその製造方法
JP2004047923A (ja) Ｍｉｓ半導体装置およびその製造方法
JP2007281034A (ja) 電力用半導体素子
EP3025373B1 (en) Mos-bipolar device
KR102660669B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
US20220344455A1 (en) Semiconductor device
KR102598676B1 (ko) 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치
KR102253692B1 (ko) 반도체 장치
JP2008277353A (ja) 半導体装置
KR102554248B1 (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
US12002849B2 (en) Super junction semiconductor device and method of manufacturing the same
KR102159418B1 (ko) 슈퍼 정션 mosfet 및 그 제조 방법
KR20220028679A (ko) 수퍼 정션 반도체 장치 및 이의 제조 방법
KR102394547B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant