KR20230104444A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20230104444A
KR20230104444A KR1020210194238A KR20210194238A KR20230104444A KR 20230104444 A KR20230104444 A KR 20230104444A KR 1020210194238 A KR1020210194238 A KR 1020210194238A KR 20210194238 A KR20210194238 A KR 20210194238A KR 20230104444 A KR20230104444 A KR 20230104444A
Authority
KR
South Korea
Prior art keywords
pattern
metal
active
patterns
layer
Prior art date
Application number
KR1020210194238A
Other languages
English (en)
Inventor
정원근
강병철
박홍근
나훈주
신중환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210194238A priority Critical patent/KR20230104444A/ko
Priority to US17/901,054 priority patent/US20230215930A1/en
Publication of KR20230104444A publication Critical patent/KR20230104444A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 개념에 따른, 반도체 소자는, 활성 패턴을 포함하는 기판; 상기 활성 패턴 상의 채널 패턴 및 소스/드레인 패턴, 상기 채널 패턴은 상기 소스/드레인 패턴에 연결되고; 상기 채널 패턴 상의 게이트 전극; 상기 소스/드레인 패턴에 전기적으로 연결되는 활성 콘택; 및 상기 게이트 전극에 전기적으로 연결되는 게이트 콘택을 포함하되, 상기 활성 콘택은: 제1 배리어 패턴; 상기 제1 배리어 패턴 상의 제1 시드 패턴; 상기 제1 시드 패턴 상의 제1 채움 패턴; 및 상기 제1 시드 패턴과 상기 제1 채움 패턴 사이에 개재되는 제1 금속 함유 패턴을 포함하되, 상기 제1 금속 함유 패턴은 텅스텐 질화물을 포함하고, 상기 제1 금속 함유 패턴의 질소 농도는 상기 기판을 향하는 방향으로 갈수록 감소할 수 있다.

Description

반도체 소자 {Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 전계 효과 트랜지스터를 포함하는 반도체 소자에 관한 것이다.
반도체 소자는 모스 전계 효과 트랜지스터들(MOS(Metal Oxide Semiconductor) FET)로 구성된 집적회로를 포함한다. 반도체 소자의 크기 및 디자인 룰(Design rule)이 점차 축소됨에 따라, 모스 전계 효과 트랜지스터들의 크기 축소(scale down)도 점점 가속화되고 있다. 모스 전계 효과 트랜지스터들의 크기 축소에 따라 반도체 소자의 동작 특성이 저하될 수 있다. 이에 따라, 반도체 소자의 고집적화에 따른 한계를 극복하면서 보다 우수한 성능의 반도체 소자를 형성하기 위한 다양한 방법이 연구되고 있다.
본 발명이 해결하고자 하는 과제는, 전기적 특성이 향상된 반도체 소자를 제공하는 데 있다.
본 발명의 개념에 따른, 반도체 소자는, 활성 패턴을 포함하는 기판; 상기 활성 패턴 상의 채널 패턴 및 소스/드레인 패턴, 상기 채널 패턴은 상기 소스/드레인 패턴에 연결되고; 상기 채널 패턴 상의 게이트 전극; 상기 소스/드레인 패턴에 전기적으로 연결되는 활성 콘택; 및 상기 게이트 전극에 전기적으로 연결되는 게이트 콘택을 포함하되, 상기 활성 콘택은: 제1 배리어 패턴; 상기 제1 배리어 패턴 상의 제1 시드 패턴; 상기 제1 시드 패턴 상의 제1 채움 패턴; 및 상기 제1 시드 패턴과 상기 제1 채움 패턴 사이에 제공되는 제1 금속 함유 패턴을 포함하되, 상기 제1 금속 함유 패턴은 텅스텐 질화물을 포함하고, 상기 제1 금속 함유 패턴의 질소 농도는 상기 기판을 향하는 방향으로 갈수록 감소할 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자는, 활성 패턴을 포함하는 기판; 상기 활성 패턴 상의 채널 패턴 및 소스/드레인 패턴, 상기 채널 패턴은 상기 소스/드레인 패턴에 연결되고; 상기 채널 패턴 상의 게이트 전극; 상기 소스/드레인 패턴에 전기적으로 연결되는 활성 콘택; 및 상기 게이트 전극에 전기적으로 연결되는 게이트 콘택을 포함하되, 상기 활성 콘택은: 제1 배리어 패턴; 상기 제1 배리어 패턴 상의 제1 시드 패턴; 상기 제1 시드 패턴 상의 제1 금속 함유 패턴; 및 상기 제1 금속 함유 패턴 상의 제1 채움 패턴을 포함하고, 상기 게이트 콘택은: 제2 배리어 패턴; 상기 제2 배리어 패턴 상의 제2 시드 패턴; 상기 제2 시드 패턴 상의 제2 금속 함유 패턴; 상기 제2 금속 함유 패턴 상의 제2 채움 패턴; 상기 제2 채움 패턴 상의 제3 시드 패턴; 상기 제3 시드 패턴 상의 제3 금속 함유 패턴; 및 상기 제3 금속 함유 패턴 상의 제3 채움 패턴을 포함하며, 상기 제1 내지 제3 금속 함유 패턴들 각각은 금속 질화물을 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자는, PMOSFET 영역 및 NMOSFET 영역을 포함하는 기판; 상기 PMOSFET 영역 상의 제1 활성 패턴 및 상기 NMOSFET 영역 상의 제2 활성 패턴; 상기 제1 활성 패턴 상의 제1 채널 패턴 및 제1 소스/드레인 패턴; 상기 제2 활성 패턴 상의 제2 채널 패턴 및 제2 소스/드레인 패턴; 상기 제1 및 제2 채널 패턴들을 가로지르는 게이트 전극; 상기 게이트 전극과 상기 제1 및 제2 채널 패턴들 사이에 개재된 게이트 절연막; 상기 게이트 전극의 측벽 상의 게이트 스페이서; 상기 게이트 전극의 상면 상의 게이트 캐핑 패턴; 상기 게이트 전극을 관통하는 게이트 커팅 패턴; 상기 게이트 캐핑 패턴 상의 층간 절연막; 상기 층간 절연막을 관통하여 상기 제1 및 제2 소스/드레인 패턴들 중 어느 하나에 전기적으로 연결되는 활성 콘택; 상기 활성 콘택과 상기 제1 및 제2 소스/드레인 패턴들 사이에 개재되는 금속-반도체 화합물 층; 상기 층간 절연막 및 상기 게이트 캐핑 패턴을 관통하여 상기 게이트 전극에 전기적으로 연결되는 게이트 콘택; 상기 층간 절연막 상의 제1 금속 층, 상기 제1 금속 층은 상기 게이트 커팅 패턴과 수직적으로 중첩되는 파워 배선 및 상기 활성 콘택과 상기 게이트 콘택에 전기적으로 연결되는 제1 배선들을 포함하고; 및 상기 제1 금속 층 상의 제2 금속 층을 포함하되, 상기 제2 금속 층은 상기 제1 금속 층과 전기적으로 연결되는 제2 배선들을 포함하며, 상기 활성 콘택은: 제1 배리어 패턴; 상기 제1 배리어 패턴 상의 제1 시드 패턴; 상기 제1 시드 패턴 상의 제1 금속 함유 패턴; 및 상기 제1 금속 함유 패턴 상의 제1 채움 패턴을 포함하고, 상기 게이트 콘택은: 제2 배리어 패턴; 상기 제2 배리어 패턴 상의 제2 시드 패턴; 상기 제2 시드 패턴 상의 제2 금속 함유 패턴; 상기 제2 금속 함유 패턴 상의 제2 채움 패턴; 상기 제2 채움 패턴 상의 제3 시드 패턴; 상기 제3 시드 패턴 상의 제3 금속 함유 패턴; 및 상기 제3 금속 함유 패턴 상의 제3 채움 패턴을 포함하며, 상기 제1 내지 제3 금속 함유 패턴들 각각은 텅스텐 질화물을 포함하고, 상기 제1 내지 제3 금속 함유 패턴들 각각의 질소 농도는 상기 기판을 향하는 방향으로 갈수록 감소할 수 있다.
본 발명에 따르면 제1 및 제2 금속 함유 패턴들이 형성됨으로써, 티타늄 질화물을 포함하는 제1 및 제2 배리어 패턴들의 두께가 줄어들 수 있다. 이에 따라, 상대적으로 저항이 낮은 활성 콘택 및 게이트 콘택을 형성하는 것이 가능하다.
또한, 제1 내지 제3 금속 함유 패턴들이 형성되므로 제1 콘택 홀 및 제2 콘택 홀의 잔부를 채우는 제1 및 제3 채움 패턴들을 형성할 때 활성 콘택과 게이트 콘택 내에 보이드가 발생하는 것을 방지하거나 그 크기를 줄일 수 있다. 이에 따라, 보이드에 의해 증가하는 활성 콘택 및 게이트 콘택의 저항을 감소시킬 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 5a 내지 도 5d는 각각 도 4의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다.
도 6은 도 5a의 M 영역의 일 실시예를 나타낸 확대도이다.
도 7은 도 5a의 N 영역의 일 실시예를 나타낸 확대도이다.
도 8은 본 발명의 비교예에 따른 활성 콘택의 단면도이다.
도 9a 내지 도 19c는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 9a, 도 10a, 도 11a, 도 12a, 도 13a, 도 14a, 도 15a, 도 16a 및 도 18a는 각각 도 4의 A-A'선에 따른 단면도들이다.
도 11b, 도 12b, 도 13b, 도 14b, 도 15b, 도 16b 및 도 18b는 각각 도 4의 B-B'선에 따른 단면도들이다.
도 11c, 도 12c, 도 13c, 도 14c, 도 15c, 도 16c 및 도 18c는 각각 도 4의 C-C'선에 따른 단면도들이다.
도 9b, 도 10b, 도 11d, 도 12d, 도 13d, 도 14d, 도 15d, 도 16d 및 도 18d는 각각 도 4의 D-D'선에 따른 단면도들이다.
도 17a 내지 도 17c는 도 16a의 M 영역의 활성 콘택을 형성하는 방법을 설명하기 위한 확대도들이다.
도 19a 내지 도 19c는 도 18a의 N 영역의 게이트 콘택을 형성하는 방법을 설명하기 위한 확대도들이다.
도 20a는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 A-A'선에 따른 단면도이다.
도 20b는 도 20a의 M 영역의 일 실시예를 나타낸 확대도이다.
도 20c는 도 20a의 N 영역의 일 실시예를 나타낸 확대도이다.
도 21a는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 A-A'선에 따른 단면도이다.
도 21b는 도 21a의 M 영역의 일 실시예를 나타낸 확대도이다.
도 21c는 도 21a의 N 영역의 일 실시예를 나타낸 확대도이다.
도 22a 내지 도 22d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로 각각 도 4의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다.
도 1 내지 도 3는 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 1을 참조하면, 싱글 하이트 셀(Single Height Cell, SHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2)이 제공될 수 있다. 제1 파워 배선(M1_R1)은 드레인 전압(VDD), 일 예로 파워 전압이 제공되는 통로일 수 있다. 제2 파워 배선(M1_R2)은 소스 전압(VSS), 일 예로 접지 전압이 제공되는 통로일 수 있다.
제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 싱글 하이트 셀(SHC)이 정의될 수 있다. 싱글 하이트 셀(SHC)은 하나의 PMOSFET 영역(PR) 및 하나의 NMOSFET 영역(NR)을 포함할 수 있다. 다시 말하면, 싱글 하이트 셀(SHC)은 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 제공된 CMOS 구조를 가질 수 있다.
PMOSFET 영역(PR) 및 NMOSFET 영역(NR) 각각은 제1 방향(D1)으로 제1 폭(W1)을 가질 수 있다. 싱글 하이트 셀(SHC)의 제1 방향(D1)으로의 길이는 제1 높이(HE1)로 정의될 수 있다. 제1 높이(HE1)는, 제1 파워 배선(M1_R1)과 제2 파워 배선(M1_R2) 사이의 거리(예를 들어, 피치)와 실질적으로 동일할 수 있다.
싱글 하이트 셀(SHC)은 하나의 로직 셀을 구성할 수 있다. 본 명세서에서 로직 셀은 특정 기능을 수행하는 논리 소자(예를 들어, AND, OR, XOR, XNOR, inverter 등)를 의미할 수 있다. 즉, 로직 셀은 논리 소자를 구성하기 위한 트랜지스터들 및 상기 트랜지스터들을 서로 연결하는 배선들을 포함할 수 있다.
도 2를 참조하면, 더블 하이트 셀(Double Height Cell, DHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2) 및 제3 파워 배선(M1_R3)이 제공될 수 있다. 제1 파워 배선(M1_R1)은, 제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 배치될 수 있다. 제3 파워 배선(M1_R3)은 드레인 전압(VDD)이 제공되는 통로일 수 있다.
제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 더블 하이트 셀(DHC)이 정의될 수 있다. 더블 하이트 셀(DHC)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 포함할 수 있다.
제1 NMOSFET 영역(NR1)은 제2 파워 배선(M1_R2)에 인접할 수 있다. 제2 NMOSFET 영역(NR2)은 제3 파워 배선(M1_R3)에 인접할 수 있다. 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 제1 파워 배선(M1_R1)에 인접할 수 있다. 평면적 관점에서, 제1 파워 배선(M1_R1)은 제1 및 제2 PMOSFET 영역들(PR1, PR2) 사이에 배치될 수 있다.
더블 하이트 셀(DHC)의 제1 방향(D1)으로의 길이는 제2 높이(HE2)로 정의될 수 있다. 제2 높이(HE2)는 도 1의 제1 높이(HE1)의 약 두 배일 수 있다. 더블 하이트 셀(DHC)의 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 묶여서 하나의 PMOSFET 영역으로 동작할 수 있다.
따라서, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는, 앞서 도 1의 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기보다 클 수 있다. 예를 들어, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기의 약 두 배일 수 있다. 결과적으로, 더블 하이트 셀(DHC)은 싱글 하이트 셀(SHC)에 비해 더 고속으로 동작할 수 있다. 본 발명에 있어서, 도 2에 나타난 더블 하이트 셀(DHC)은 멀티 하이트 셀로 정의될 수 있다. 도시되진 않았지만, 멀티 하이트 셀은, 셀 높이가 싱글 하이트 셀(SHC)의 약 세 배인 트리플 하이트 셀을 포함할 수 있다.
도 3을 참조하면, 기판(100) 상에 제1 싱글 하이트 셀(SHC1), 제2 싱글 하이트 셀(SHC2) 및 더블 하이트 셀(DHC)이 이차원 적으로 배치될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 및 제2 파워 배선들(M1_R1, M1_R2) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 및 제3 파워 배선들(M1_R1, M1_R3) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 싱글 하이트 셀(SHC1)과 제1 방향(D1)으로 인접할 수 있다. 더블 하이트 셀(DHC)은 제2 및 제3 파워 배선들(M1_R2, M1_R3) 사이에 배치될 수 있다. 더블 하이트 셀(DHC)은 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)과 제2 방향(D2)으로 인접할 수 있다. 제1 싱글 하이트 셀(SHC1)과 더블 하이트 셀(DHC) 사이, 및 제2 싱글 하이트 셀(SHC2)과 더블 하이트 셀(DHC) 사이에 분리 구조체(DB)가 제공될 수 있다. 분리 구조체(DB)에 의해, 더블 하이트 셀(DHC)의 활성 영역은, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역으로부터 전기적으로 분리될 수 있다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 도 5a 내지 도 5d는 각각 도 4의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다. 도 6은 도 5a의 M 영역의 일 실시예를 나타낸 확대도이다. 도 7은 도 5a의 N 영역의 일 실시예를 나타낸 확대도이다. 도 8은 본 발명의 비교예에 따른 반도체 소자의 활성 콘택의 단면도이다. 도 4 및 도 5a 내지 도 5d에 도시된 반도체 소자는, 도 3의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)을 보다 구체적으로 나타낸 일 예이다.
도 4 및 도 5a 내지 도 5d를 참조하면, 기판(100) 상에 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)이 제공될 수 있다. 각각의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 상에는 로직 회로를 구성하는 로직 트랜지스터들이 배치될 수 있다. 기판(100)은 실리콘, 저마늄, 실리콘-저마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 일 예로, 기판(100)은 실리콘 기판일 수 있다.
기판(100)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 가질 수 있다. 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2) 각각은, 제2 방향(D2)으로 연장될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 NMOSFET 영역(NR1) 및 제1 PMOSFET 영역(PR1)을 포함할 수 있고, 제2 싱글 하이트 셀(SHC2)은 제2 PMOSFET 영역(PR2) 및 제2 NMOSFET 영역(NR2)을 포함할 수 있다.
기판(100)의 상부에 형성된 트렌치(TR)에 의해 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)이 정의될 수 있다. 제1 활성 패턴(AP1)은 각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 제공될 수 있다. 제2 활성 패턴(AP2)은 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 제공될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 제2 방향(D2)으로 연장될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 기판(100)의 일부로써, 수직하게 돌출된 부분들일 수 있다.
소자 분리막(ST)이 트렌치(TR)를 채울 수 있다. 소자 분리막(ST)은 실리콘 산화막을 포함할 수 있다. 소자 분리막(ST)은 후술할 제1 및 제2 채널 패턴들(CH1, CH2)을 덮지 않을 수 있다.
제1 활성 패턴(AP1) 상에 제1 채널 패턴(CH1)이 제공될 수 있다. 제2 활성 패턴(AP2) 상에 제2 채널 패턴(CH2)이 제공될 수 있다. 제1 채널 패턴(CH1) 및 제2 채널 패턴(CH2) 각각은, 순차적으로 적층된 제1 반도체 패턴(SP1), 제2 반도체 패턴(SP2) 및 제3 반도체 패턴(SP3)을 포함할 수 있다. 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은 수직적 방향(즉, 제3 방향(D3))으로 서로 이격될 수 있다.
제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각은 실리콘(Si), 저마늄(Ge) 또는 실리콘-저마늄(SiGe)을 포함할 수 있다. 예를 들어, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각은 결정질 실리콘(crystalline silicon)을 포함할 수 있다.
제1 활성 패턴(AP1) 상에 복수 개의 제1 소스/드레인 패턴들(SD1)이 제공될 수 있다. 제1 활성 패턴(AP1)의 상부에 복수 개의 제1 리세스들(RS1)이 형성될 수 있다. 제1 소스/드레인 패턴들(SD1)이 제1 리세스들(RS1) 내에 각각 제공될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)의 불순물 영역들일 수 있다. 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 개재될 수 있다. 다시 말하면, 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 한 쌍의 제1 소스/드레인 패턴들(SD1)을 서로 연결할 수 있다.
제2 활성 패턴(AP2) 상에 복수 개의 제2 소스/드레인 패턴들(SD2)이 제공될 수 있다. 제2 활성 패턴(AP2)의 상부에 복수 개의 제2 리세스들(RS2)이 형성될 수 있다. 제2 소스/드레인 패턴들(SD2)이 제2 리세스들(RS2) 내에 각각 제공될 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)의 불순물 영역들일 수 있다. 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 개재될 수 있다. 다시 말하면, 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 한 쌍의 제2 소스/드레인 패턴들(SD2)을 서로 연결할 수 있다.
제1 및 제2 소스/드레인 패턴들(SD1, SD2)은 선택적 에피택시얼 성장(SEG) 공정으로 형성된 에피택시얼 패턴들일 수 있다. 일 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상면은, 제3 반도체 패턴(SP3)의 상면보다 높을 수 있다. 다른 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 중 적어도 하나의 상면은, 제3 반도체 패턴(SP3)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다.
제1 소스/드레인 패턴들(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 이로써, 한 쌍의 제1 소스/드레인 패턴들(SD1)은, 그들 사이의 제1 채널 패턴(CH1)에 압축 응력(compressive stress)을 제공할 수 있다. 제2 소스/드레인 패턴들(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다.
각각의 제1 소스/드레인 패턴들(SD1)은 버퍼층(BFL) 및 버퍼층(BFL) 상의 메인층(MAL)을 포함할 수 있다. 이하 도 5a를 참조하여, 제1 소스/드레인 패턴(SD1)의 제2 방향(D2)으로의 단면의 형태를 설명한다.
버퍼층(BFL)은 제1 리세스(RS1)의 내측벽을 덮을 수 있다. 일 실시예로, 버퍼층(BFL)의 두께는, 그의 하부에서 그의 상부로 갈수록 얇아질 수 있다. 예를 들어, 제1 리세스(RS1)의 바닥 상의 버퍼층(BFL)의 제3 방향(D3)으로의 두께는, 제1 리세스(RS1)의 상부 상의 버퍼층(BFL)의 제2 방향(D2)으로의 두께보다 클 수 있다. 버퍼층(BFL)은, 제1 리세스(RS1)의 내측벽을 따라 U자 형태를 가질 수 있다.
메인층(MAL)은 버퍼층(BFL)을 제외한 제1 리세스(RS1)의 남은 영역의 대부분을 채울 수 있다. 메인층(MAL)의 부피는 버퍼층(BFL)의 부피보다 클 수 있다. 다시 말하면, 제1 소스/드레인 패턴(SD1)의 전체 부피에 대한 메인층(MAL)의 부피의 비는, 제1 소스/드레인 패턴(SD1)의 전체 부피에 대한 버퍼층(BFL)의 부피의 비보다 클 수 있다.
버퍼층(BFL) 및 메인층(MAL) 각각은 실리콘-저마늄(SiGe)을 포함할 수 있다. 구체적으로, 버퍼층(BFL)은 상대적으로 저농도의 저마늄(Ge)을 함유할 수 있다. 본 발명의 다른 실시예로, 버퍼층(BFL)은 저마늄(Ge)을 제외한 실리콘(Si)만을 함유할 수도 있다. 버퍼층(BFL)의 저마늄(Ge)의 농도는 0 at% 내지 10 at%일 수 있다. 보다 구체적으로, 버퍼층(BFL)의 저마늄(Ge)의 농도는 2 at% 내지 8 at%일 수 있다.
메인층(MAL)은 상대적으로 고농도의 저마늄(Ge)을 함유할 수 있다. 일 예로, 메인층(MAL)의 저마늄(Ge)의 농도는 30 at% 내지 70 at%일 수 있다. 메인층(MAL)의 저마늄(Ge)의 농도는 제3 방향(D3)으로 갈수록 증가할 수 있다. 예를 들어, 버퍼층(BFL)에 인접하는 메인층(MAL)은 약 40 at%의 저마늄(Ge) 농도를 갖지만, 메인층(MAL)의 상부는 약 60 at%의 저마늄(Ge) 농도를 가질 수 있다.
버퍼층(BFL) 및 메인층(MAL) 각각은, 제1 소스/드레인 패턴(SD1)이 p형을 갖도록 하는 불순물(예를 들어, 보론, 갈륨 또는 인듐)을 포함할 수 있다. 메인층(MAL)의 불순물의 농도는 버퍼층(BFL)의 불순물의 농도보다 클 수 있다.
버퍼층(BFL)은, 기판(100)(즉, 제1 활성 패턴(AP1))과 메인층(MAL) 사이, 및 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)과 메인층(MAL) 사이의 적층 결함(stacking fault)을 방지할 수 있다. 적층 결함이 발생할 경우, 채널 저항이 증가할 수 있다. 적층 결함은 제1 리세스(RS1)의 바닥에서 쉽게 발생될 수 있다. 따라서 적층 결함을 방지하기 위해서는, 제1 리세스(RS1)의 바닥에 인접하는 버퍼층(BFL)의 두께가 상대적으로 큰 것이 바람직할 수 있다.
버퍼층(BFL)은, 후술할 희생층들(SAL)을 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)로 교체하는 공정 동안, 메인층(MAL)을 보호할 수 있다. 다시 말하면, 버퍼층(BFL)은 희생층들(SAL)을 제거하는 식각 물질이 메인층(MAL)으로 침투하여 이를 식각하는 것을 방지할 수 있다.
도 4 및 도 5a 내지 도 5d를 다시 참조하면, 제1 및 제2 채널 패턴들(CH1, CH2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극들(GE)은 제1 피치에 따라 제2 방향(D2)으로 배열될 수 있다. 각각의 게이트 전극들(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다.
게이트 전극(GE)은, 활성 패턴(AP1 또는 AP2)과 제1 반도체 패턴(SP1) 사이에 개재된 제1 부분(PO1), 제1 반도체 패턴(SP1)과 제2 반도체 패턴(SP2) 사이에 개재된 제2 부분(PO2), 제2 반도체 패턴(SP2)과 제3 반도체 패턴(SP3) 사이에 개재된 제3 부분(PO3), 및 제3 반도체 패턴(SP3) 위의 제4 부분(PO4)을 포함할 수 있다.
도 5a를 다시 참조하면, PMOSFET 영역(PR) 상의 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)은 서로 다른 폭을 가질 수 있다. 예를 들어, 제3 부분(PO3)의 제2 방향(D2)으로의 최대폭은, 제2 부분(PO2)의 제2 방향(D2)으로의 최대폭보다 클 수 있다. 제1 부분(PO1)의 제2 방향(D2)으로의 최대폭은, 제3 부분(PO3)의 제2 방향(D2)으로의 최대폭보다 클 수 있다.
도 5d를 다시 참조하면, 게이트 전극(GE)은 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 상면(TS), 바닥면(BS) 및 양 측벽들(SW) 상에 제공될 수 있다. 다시 말하면, 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, MBCFET 또는 GAAFET)일 수 있다.
도 4 및 도 5a 내지 도 5d를 다시 참조하면, 대표적으로 제1 싱글 하이트 셀(SHC1)은 제2 방향(D2)으로 서로 대향하는 제1 경계(BD1) 및 제2 경계(BD2)를 가질 수 있다. 제1 및 제2 경계들(BD1, BD2)은 제1 방향(D1)으로 연장될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 방향(D1)으로 서로 대향하는 제3 경계(BD3) 및 제4 경계(BD4)를 가질 수 있다. 제3 및 제4 경계들(BD3, BD4)은 제2 방향(D2)으로 연장될 수 있다.
게이트 커팅 패턴들(CT)이 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 제2 방향(D2)으로의 경계 상에 배치될 수 있다. 예를 들어, 게이트 커팅 패턴들(CT)이 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 배치될 수 있다. 게이트 커팅 패턴들(CT)은 제3 경계(BD3)를 따라 상기 제1 피치로 배열될 수 있다. 게이트 커팅 패턴들(CT)은 제4 경계(BD4)를 따라 상기 제1 피치로 배열될 수 있다. 게이트 커팅 패턴들(CT)은 실리콘 산화막, 실리콘 질화막 또는 이들의 조합과 같은 절연 물질을 포함할 수 있다.
제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)은, 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE)과 게이트 커팅 패턴(CT)에 의해 서로 분리될 수 있다. 제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)과 그와 제1 방향(D1)으로 정렬된 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE) 사이에 게이트 커팅 패턴(CT)이 개재될 수 있다. 다시 말하면, 제1 방향(D1)으로 연장되는 게이트 전극(GE)이 게이트 커팅 패턴들(CT)에 의해 복수 개의 게이트 전극들(GE)로 분리될 수 있다.
게이트 전극(GE)의 제4 부분(PO4)의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 각각 배치될 수 있다. 게이트 스페이서들(GS)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 스페이서들(GS)의 상면들은 게이트 전극(GE)의 상면보다 높을 수 있다. 게이트 스페이서들(GS)의 상면들은 후술할 제1 층간 절연막(110)의 상면과 공면을 이룰 수 있다. 일 실시예로, 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 실시예로, 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 두 개로 이루어진 다중 막(multi-layer)을 포함할 수 있다.
게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다. 게이트 캐핑 패턴(GP)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 캐핑 패턴(GP)은 후술하는 제1 및 제2 층간 절연막들(110, 120)에 대하여 식각 선택성이 있는 물질을 포함할 수 있다. 구체적으로, 게이트 캐핑 패턴(GP)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다.
게이트 전극(GE)과 제1 채널 패턴(CH1) 사이 및 게이트 전극(GE)과 제2 채널 패턴(CH2) 사이에 게이트 절연막(GI)이 개재될 수 있다. 게이트 절연막(GI)은, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 상면(TS), 바닥면(BS) 및 양 측벽들(SW)을 덮을 수 있다. 게이트 절연막(GI)은, 게이트 전극(GE) 아래의 소자 분리막(ST)의 상면을 덮을 수 있다.
본 발명의 일 실시예로, 게이트 절연막(GI)은 실리콘 산화막, 실리콘 산화질화막 및/또는 고유전막을 포함할 수 있다. 상기 고유전막은, 실리콘 산화막보다 유전상수가 높은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 하프늄 지르코늄 산화물, 하프늄 탄탈 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
다른 실시예로, 본 발명의 반도체 소자는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(GI)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 저마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(GI)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(GI)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(GI)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 전극(GE)은, 제1 금속 패턴, 및 상기 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다. 제1 금속 패턴은 게이트 절연막(GI) 상에 제공되어, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)에 인접할 수 있다. 제1 금속 패턴은 트랜지스터의 문턱 전압을 조절하는 일함수 금속을 포함할 수 있다. 제1 금속 패턴의 두께 및 조성을 조절하여, 트랜지스터의 목적하는 문턱 전압을 달성할 수 있다. 예를 들어, 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)은 일함수 금속인 제1 금속 패턴으로 구성될 수 있다.
제1 금속 패턴은 금속 질화막을 포함할 수 있다. 예를 들어, 제1 금속 패턴은 티타늄(Ti), 탄탈(Ta), 알루미늄(Al), 텅스텐(W) 및 몰리브덴(Mo)으로 이루어진 군에서 선택된 적어도 하나의 금속 및 질소(N)를 포함할 수 있다. 나아가, 제1 금속 패턴은 탄소(C)를 더 포함할 수도 있다. 제1 금속 패턴은, 적층된 복수 개의 일함수 금속막들을 포함할 수 있다.
제2 금속 패턴은 제1 금속 패턴에 비해 저항이 낮은 금속을 포함할 수 있다. 예를 들어, 제2 금속 패턴은 텅스텐(W), 알루미늄(Al), 티타늄(Ti) 및 탄탈(Ta)로 이루어진 군에서 선택된 적어도 하나의 금속을 포함할 수 있다. 예를 들어, 게이트 전극(GE)의 제4 부분(PO4)은 제1 금속 패턴 및 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다.
도 5b를 다시 참조하면, 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 내측 스페이서들(IP)이 제공될 수 있다. 다시 말하면, 제2 활성 패턴(AP2) 상에 내측 스페이서들(IP)이 제공될 수 있다. 내측 스페이서들(IP)은, 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)과 제2 소스/드레인 패턴(SD2) 사이에 각각 개재될 수 있다. 내측 스페이서들(IP)은 제2 소스/드레인 패턴(SD2)과 직접 접촉할 수 있다. 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3) 각각은, 내측 스페이서(IP)에 의해 제2 소스/드레인 패턴(SD2)과 이격될 수 있다.
기판(100) 상에 제1 층간 절연막(110)이 제공될 수 있다. 제1 층간 절연막(110)은 게이트 스페이서들(GS) 및 제1 및 제2 소스/드레인 패턴들(SD1, SD2)을 덮을 수 있다. 제1 층간 절연막(110)의 상면은, 게이트 캐핑 패턴(GP)의 상면 및 게이트 스페이서(GS)의 상면과 실질적으로 공면을 이룰 수 있다. 제1 층간 절연막(110) 상에, 게이트 캐핑 패턴(GP)을 덮는 제2 층간 절연막(120)이 배치될 수 있다. 제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 일 예로, 제1 내지 제4 층간 절연막들(110-140)은 실리콘 산화막을 포함할 수 있다.
제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 양 측에 제2 방향(D2)으로 서로 대향하는 한 쌍의 분리 구조체들(DB)이 제공될 수 있다. 예를 들어, 한 쌍의 분리 구조체들(DB)은 제1 싱글 하이트 셀(SHC1)의 제1 및 제2 경계들(BD1, BD2) 상에 각각 제공될 수 있다. 분리 구조체(DB)는 제1 방향(D1)으로 게이트 전극들(GE)과 평행하게 연장될 수 있다.
분리 구조체(DB)는 제1 및 제2 층간 절연막들(110, 120)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장될 수 있다. 분리 구조체(DB)는 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부를 관통할 수 있다. 분리 구조체(DB)는, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역을 인접하는 다른 셀의 활성 영역으로부터 전기적으로 분리시킬 수 있다.
제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 각각 전기적으로 연결되는 활성 콘택들(AC)이 제공될 수 있다. 한 쌍의 활성 콘택들(AC)이, 게이트 전극(GE)의 양 측에 각각 제공될 수 있다. 평면적 관점에서, 활성 콘택(AC)은 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다.
활성 콘택(AC)은 자기 정렬된 콘택(self-aligned contact)일 수 있다. 다시 말하면, 활성 콘택(AC)은 게이트 캐핑 패턴(GP) 및 게이트 스페이서(GS)를 이용하여 자기 정렬적으로 형성될 수 있다. 예를 들어, 활성 콘택(AC)은 게이트 스페이서(GS)의 측벽의 적어도 일부를 덮을 수 있다. 도시되진 않았지만, 활성 콘택(AC)은, 게이트 캐핑 패턴(GP)의 상면의 일부를 덮을 수 있다.
활성 콘택(AC)과 제1 소스/드레인 패턴(SD1) 사이, 및 활성 콘택(AC)과 제2 소스/드레인 패턴(SD2) 사이 각각에 금속-반도체 화합물 층(SC), 예를 들어 실리사이드 층이 각각 개재될 수 있다. 활성 콘택(AC)은, 금속-반도체 화합물 층(SC)을 통해 소스/드레인 패턴(SD1, SD2)과 전기적으로 연결될 수 있다. 예를 들어, 금속-반도체 화합물 층(SC)은 티타늄-실리사이드, 탄탈륨-실리사이드, 니켈-실리사이드, 및 코발트-실리사이드 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)과 각각 전기적으로 연결되는 게이트 콘택들(GC)이 제공될 수 있다.
본 발명의 일 실시예로, 도 5a 및 도 5b를 참조하면, 게이트 콘택(GC)에 인접하는 활성 콘택(AC)의 상부는 상부 절연 패턴(UIP)으로 채워질 수 있다. 상부 절연 패턴(UIP)의 바닥면은 게이트 콘택(GC)의 바닥면보다 더 낮을 수 있다. 다시 말하면, 게이트 콘택(GC)에 인접하는 활성 콘택(AC)의 상면은, 상부 절연 패턴(UIP)에 의해 게이트 콘택(GC)의 바닥면보다 더 낮게 내려올 수 있다. 이로써, 게이트 콘택(GC)이 그와 인접하는 활성 콘택(AC)과 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다.
제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 예를 들어, 제1 금속 층(M1)은 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2), 제3 파워 배선(M1_R3) 및 제1 배선들(M1_I)을 포함할 수 있다. 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 각각은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다.
구체적으로, 제1 및 제2 파워 배선들(M1_R1, M1_R2)은 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 각각 제공될 수 있다. 제1 파워 배선(M1_R1)은 제3 경계(BD3)를 따라 제2 방향(D2)으로 연장될 수 있다. 제2 파워 배선(M1_R2)은 제4 경계(BD4)를 따라 제2 방향(D2)으로 연장될 수 있다.
제1 금속 층(M1)의 제1 배선들(M1_I)은 제2 피치로 제1 방향(D1)을 따라 배열될 수 있다. 상기 제2 피치는 상기 제1 피치보다 작을 수 있다. 제1 배선들(M1_I) 각각의 선폭은, 제1 내지 제3 파워 배선들(M1_R1, M1_R2, M1_R3) 각각의 선폭보다 작을 수 있다.
제1 금속 층(M1)은, 제1 비아들(VI1)을 더 포함할 수 있다. 제1 비아들(VI1)은 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 아래에 각각 제공될 수 있다. 제1 비아(VI1)를 통해 활성 콘택(AC)과 제1 금속 층(M1)의 배선이 서로 전기적으로 연결될 수 있다. 제1 비아(VI1)를 통해 게이트 콘택(GC)과 제1 금속 층(M1)의 배선이 서로 전기적으로 연결될 수 있다.
제1 금속 층(M1)의 배선과 그 아래의 제1 비아(VI1)는 서로 각각 별도의 공정으로 형성될 수 있다. 다시 말하면, 제1 금속 층(M1)의 배선 및 제1 비아(VI1) 각각은 싱글 다마신 공정으로 형성될 수 있다. 본 실시예에 따른 반도체 소자는, 20 nm 미만의 공정을 이용하여 형성된 것일 수 있다.
제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제2 금속 층(M2)은 복수개의 제2 배선들(M2_I)을 포함할 수 있다. 제2 금속 층(M2)의 제2 배선들(M2_I) 각각은 제1 방향(D1)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 다시 말하면, 제2 배선들(M2_I)은 제1 방향(D1)으로 서로 평행하게 연장될 수 있다.
제2 금속 층(M2)은, 제2 배선들(M2_I) 아래에 각각 제공된 제2 비아들(VI2)을 더 포함할 수 있다. 제2 비아(VI2)를 통해 제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선이 서로 전기적으로 연결될 수 있다. 일 예로, 제2 금속 층(M2)의 배선과 그 아래의 제2 비아(VI2)는 듀얼 다마신 공정으로 함께 형성될 수 있다.
제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선은 서로 동일하거나 다른 도전 물질을 포함할 수 있다. 예를 들어, 제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선은, 구리, 루테늄, 알루미늄, 텅스텐, 몰리브데늄, 및 코발트 중에서 선택된 적어도 하나의 금속을 포함할 수 있다. 도시되진 않았지만, 제4 층간 절연막(140) 상에 적층된 금속 층들(예를 들어, M3, M4, M5...)이 추가로 배치될 수 있다. 상기 적층된 금속 층들 각각은 셀들간의 라우팅을 위한 배선들을 포함할 수 있다.
도 6 및 도 7을 참조하여, 활성 콘택(AC) 및 게이트 콘택(GC)에 대해 보다 상세히 설명한다. 도 6을 참조하면, 활성 콘택(AC)은 제1 배리어 패턴(BP1), 및 제1 배리어 패턴(BP1) 상의 제1 도전 패턴(CP1)을 포함할 수 있다. 제1 배리어 패턴(BP1)은 제1 층간 절연막(110)을 관통하는 제1 콘택 홀(CNH1)의 내측벽 상에 제공될 수 있다. 제1 배리어 패턴(BP1)은 콘포멀하게 형성될 수 있다. 제1 배리어 패턴(BP1)은 금속 질화물을 포함할 수 있다. 예를 들어, 제1 배리어 패턴(BP1)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니켈 질화물(NiN), 코발트 질화물(CoN) 및 백금 질화물(PtN) 중 적어도 하나를 포함할 수 있다. 구체적으로, 제1 배리어 패턴(BP1)은 티타늄 질화물(TiN)을 포함할 수 있다.
제1 도전 패턴(CP1)은 순차적으로 적층된 제1 시드 패턴(SEP1), 제1 금속 함유 패턴(MC1) 및 제1 채움 패턴(FP1)을 포함할 수 있다. 제1 시드 패턴(SEP1)은 제1 배리어 패턴(BP1) 상에 제공될 수 있다. 제1 시드 패턴(SEP1)은 제1 배리어 패턴(BP1)의 내측벽을 따라 콘포멀하게 형성될 수 있다. 제1 시드 패턴(SEP1)은 일 예로, 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나 그리고 붕소를 더 포함할 수 있다. 구체적으로, 제1 시드 패턴(SEP1)은 텅스텐 및 붕소를 포함할 수 있다.
제1 시드 패턴(SEP1) 상에 제1 금속 함유 패턴(MC1)이 제공될 수 있다. 제1 금속 함유 패턴(MC1)은 제1 시드 패턴(SEP1)의 내측벽을 따라 형성될 수 있다. 제1 금속 함유 패턴(MC1)은 금속 질화물을 포함할 수 있다. 제1 금속 함유 패턴(MC1)은 일 예로, 알루미늄 질화물, 구리 질화물, 텅스텐 질화물, 몰리브데늄 질화물 및 코발트 질화물 중 적어도 하나를 포함할 수 있다. 구체적으로, 제1 금속 함유 패턴(MC1)은 텅스텐 질화물(WN)을 포함할 수 있다.
제1 금속 함유 패턴(MC1)의 두께는 제1 두께(T1)일 수 있다. 제1 두께(T1)는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제1 두께(T1)는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다.
제1 금속 함유 패턴(MC1)의 질소 농도는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제1 금속 함유 패턴(MC1)의 질소 농도는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다. 제1 금속 함유 패턴(MC1)의 상부의 질소 농도는 제1 농도(CN1)일 수 있다. 제1 농도(CN1)는 제1 금속 함유 패턴(MC1)의 질소 농도의 최대 값일 수 있다. 제1 금속 함유 패턴(MC1)의 중간부의 질소 농도는 제2 농도(CN2)일 수 있다. 제1 금속 함유 패턴(MC1)의 하부의 질소 농도는 제3 농도(CN3)일 수 있다. 제3 농도(CN3)는 제1 금속 함유 패턴(MC1)의 질소 농도의 최소 값일 수 있다. 일 예로, 제1 농도(CN1)는 7 at% 내지 10 at%일 수 있다. 제2 농도(CN2)는 3 at% 내지 4 at%일 수 있다. 제3 농도(CN3)는 0 at% 내지 1 at%일 수 있다.
제1 채움 패턴(FP1)은 제1 콘택 홀(CNH1)의 잔부를 채울 수 있다. 제1 채움 패턴(FP1)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나를 포함할 수 있다. 구체적으로, 제1 채움 패턴(FP1)은 텅스텐을 포함할 수 있다. 제1 금속 함유 패턴(MC1)은 제1 시드 패턴(SEP1)과 제1 채움 패턴(FP1) 사이에 제공될 수 있다.
활성 콘택(AC)의 상면(ACu)은 기판(100)을 향해 함몰된 영역인 제1 리세스 영역(RSR1)을 포함할 수 있다. 제1 리세스 영역(RSR1)은 제1 시드 패턴(SEP1)의 상면 및 제1 금속 함유 패턴(MC1)의 상면에 의해 정의될 수 있다. 즉, 제1 시드 패턴(SEP1)의 상면과 제1 금속 함유 패턴(MC1)의 상면은 굴곡진 프로파일을 가질 수 있다. 제1 시드 패턴(SEP1)의 상면과 제1 금속 함유 패턴(MC1)의 상면은 제1 채움 패턴(FP1)의 최상면보다 낮은 레벨에 위치할 수 있다. 제3 층간 절연막(130)은 제1 리세스 영역(RSR1)을 채울 수 있다. 다시 말하면, 제3 층간 절연막(130)은 제1 리세스 영역(RSR1)을 향해 돌출되는 부분을 가질 수 있다.
도 7을 참조하면, 게이트 콘택(GC)은 제2 배리어 패턴(BP2), 및 제2 도전 패턴(CP2)을 포함할 수 있다. 제2 배리어 패턴(BP2)은 제2 층간 절연막(120)을 관통하는 제2 콘택 홀(CNH2)의 내측벽 상에 제공될 수 있다. 제2 배리어 패턴(BP2)은 콘포멀하게 형성될 수 있다. 제2 배리어 패턴(BP2)은 금속 질화물을 포함할 수 있다. 예를 들어, 제2 배리어 패턴(BP2)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니켈 질화물(NiN), 코발트 질화물(CoN) 및 백금 질화물(PtN) 중 적어도 하나를 포함할 수 있다. 구체적으로, 제2 배리어 패턴(BP2)은 티타늄 질화물(TiN)을 포함할 수 있다.
제2 도전 패턴(CP2)은 순차적으로 적층된 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 제3 금속 함유 패턴(MC3), 및 제3 채움 패턴(FP3)을 포함할 수 있다. 제2 시드 패턴(SEP2)은 제2 배리어 패턴(BP2) 상에 제공될 수 있다. 제2 시드 패턴(SEP2)은 제2 배리어 패턴(BP2)의 내측벽을 따라 콘포멀하게 형성될 수 있다. 제2 시드 패턴(SEP2)은 일 예로, 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나 그리고 붕소를 더 포함할 수 있다. 구체적으로, 제2 시드 패턴(SEP2)은 텅스텐 및 붕소를 포함할 수 있다.
제2 시드 패턴(SEP2) 상에 제2 금속 함유 패턴(MC2)이 제공될 수 있다. 제2 금속 함유 패턴(MC2)은 제2 시드 패턴(SEP2)의 내측벽을 따라 형성될 수 있다. 제2 금속 함유 패턴(MC2)은 금속 질화물을 포함할 수 있다. 제2 금속 함유 패턴(MC2)은 일 예로, 알루미늄 질화물, 구리 질화물, 텅스텐 질화물, 몰리브데늄 질화물 및 코발트 질화물 중 적어도 하나를 포함할 수 있다. 구체적으로, 제2 금속 함유 패턴(MC2)은 텅스텐 질화물(WN)을 포함할 수 있다.
제2 금속 함유 패턴(MC2)의 두께는 제2 두께(T2)일 수 있다. 제2 두께(T2)는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제2 두께(T2)는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다.
제2 금속 함유 패턴(MC2)의 질소 농도는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제2 금속 함유 패턴(MC2)의 질소 농도는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다. 제2 금속 함유 패턴(MC2)의 상부의 질소 농도는 제4 농도(CN4)일 수 있다. 제4 농도(CN4)는 제2 금속 함유 패턴(MC2)의 질소 농도의 최대 값일 수 있다. 제2 금속 함유 패턴(MC2)의 하부의 질소 농도는 제5 농도(CN5)일 수 있다. 제5 농도(CN5)는 제2 금속 함유 패턴(MC2)의 질소 농도의 최소 값일 수 있다. 제4 농도(CN4)는 3 at% 내지 4 at%일 수 있다. 제5 농도(CN5)는 0 at% 내지 1 at%일 수 있다.
제2 채움 패턴(FP2)이 제2 금속 함유 패턴(FP2) 상에 제공될 수 있다. 제2 채움 패턴(FP2)은 제2 금속 함유 패턴(FP2) 상에 콘포멀하게 형성될 수 있다. 제2 채움 패턴(FP2)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나를 포함할 수 있다. 구체적으로, 제2 채움 패턴(FP2)은 텅스텐을 포함할 수 있다.
제3 시드 패턴(SEP3)이 제2 채움 패턴(FP2) 상에 제공될 수 있다. 제3 시드 패턴(SEP3)은 제2 채움 패턴(FP2)의 내측벽을 따라 콘포멀하게 형성될 수 있다. 제3 시드 패턴(SEP3)은 제2 시드 패턴(SEP2)과 동일한 물질을 포함할 수 있다. 일 예로, 제3 시드 패턴(SEP3)은 텅스텐 및 붕소를 포함할 수 있다.
제3 시드 패턴(SEP3) 상에 제3 금속 함유 패턴(MC3)이 제공될 수 있다. 제3 금속 함유 패턴(MC3)은 제3 시드 패턴(SEP3)의 내측벽을 따라 형성될 수 있다. 제3 금속 함유 패턴(MC3)은 제2 금속 함유 패턴(MC2)과 동일한 물질을 포함할 수 있다. 구체적으로, 제3 금속 함유 패턴(MC3)은 텅스텐 질화물(WN)을 포함할 수 있다.
제3 금속 함유 패턴(MC3)의 두께는 제3 두께(T3)일 수 있다. 제3 두께(T3)는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제3 두께(T3)는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다.
제3 금속 함유 패턴(MC3)의 질소 농도는 아래로 갈수록 감소할 수 있다. 다시 말하면, 제3 금속 함유 패턴(MC3)의 질소 농도는 기판(100)을 향하는 방향으로 갈수록 감소할 수 있다. 제3 금속 함유 패턴(MC3)의 질소 농도 프로파일은 제2 금속 함유 패턴(MC2)의 질소 농도 프로파일과 동일하거나 유사할 수 있다. 즉, 제3 금속 함유 패턴(MC3)의 질소 농도는 상부에서 3 at% 내지 4 at%일 수 있고, 하부에서 0 at% 내지 1 at%일 수 있다.
제3 채움 패턴(FP3)이 제2 콘택 홀(CNH2)의 잔부를 채울 수 있다. 제3 채움 패턴(FP3)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나를 포함할 수 있다. 구체적으로, 제3 채움 패턴(FP3)은 텅스텐을 포함할 수 있다.
제2 채움 패턴(FP2)은 제1 그레인들(CRS1)을 포함할 수 있다. 제3 채움 패턴(FP3)은 제2 그레인들(CRS2)을 포함할 수 있다. 일 예로, 제1 및 제2 그레인들(CRS1, CRS2) 각각은 체심 입방 구조(BCC)를 가질 수 있다. 제1 그레인(CRS1)의 크기는 제2 그레인(CRS2)의 크기보다 클 수 있다. 이는 후술하겠지만, 제2 채움 패턴(FP2)을 형성할 때보다 제3 채움 패턴(FP3)을 형성할 때의 공정 온도가 더 높기 때문이다. 제1 채움 패턴(FP1) 내지 제3 채움 패턴들(FP3) 각각이 포함하는 결정면 중 결정면 (200)의 비율이 가장 높을 수 있다.
게이트 콘택(GC)의 상면은 기판(100)을 향해 함몰된 영역인 제2 리세스 영역(RSR2)을 포함할 수 있다. 제2 리세스 영역(RSR2)은 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3) 각각의 상면에 의해 정의될 수 있다. 즉, 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3) 각각의 상면은 굴곡진 프로파일을 가질 수 있다. 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3) 각각의 상면은 제3 채움 패턴(FP3)의 최상면보다 낮은 레벨에 위치할 수 있다. 제3 층간 절연막(130)은 제2 리세스 영역(RSR2)을 채울 수 있다. 다시 말하면, 제3 층간 절연막(130)은 제2 리세스 영역(RSR2)을 향해 돌출되는 부분을 가질 수 있다. 제1 비아(VI1)는 제2 리세스 영역(RSR2)의 일부 영역을 향해 연장될 수 있다.
도 8은 본 발명의 비교예에 따른 반도체 소자의 활성 콘택의 단면도이다.
도 8을 참조하면, 본 발명의 비교예에 따른 반도체 소자의 활성 콘택(AC)은 콘택 홀(CNH) 내에 콘포멀하게 형성된 배리어 패턴(BP) 및 배리어 패턴(BP) 상에서 콘택 홀(CNH)의 잔부를 채우는 채움 패턴(FP)을 포함할 수 있다. 배리어 패턴(BP)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 니켈 질화물(NiN), 코발트 질화물(CoN) 및 백금 질화물(PtN) 중 적어도 하나를 포함할 수 있다. 구체적으로, 배리어 패턴(BP)은 티타늄 질화물을 포함할 수 있다. 채움 패턴(FP)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나를 포함할 수 있다. 구체적으로, 채움 패턴(FP)은 텅스텐을 포함할 수 있다. 도시되지는 않았지만, 본 발명의 비교예에 따른 반도체 소자의 게이트 콘택 또한 이와 동일하거나 유사한 구조를 가질 수 있다.
활성 콘택(AC)은 그 내부에 보이드(VD)를 포함할 수 있다. 채움 패턴(FP)은 ALD와 같은 증착 공정을 이용하여 형성되는 바, 콘택 홀(CNH)의 폭이 큰 경우 채움 패턴(FP)이 콘택 홀(CNH)의 잔부를 모두 채우지 못해, 보이드(VD)가 형성될 수 있다.
도 6 및 도 7을 참조하여 설명한 제1 배리어 패턴(BP1)의 두께는 제4 두께(T4)일 수 있고, 제2 배리어 패턴(BP2)의 두께는 제5 두께(T5)일 수 있다. 도 8을 참조하여 설명한 배리어 패턴(BP)의 두께는 제6 두께(T6)일 수 있다. 제6 두께(T6)는 제4 두께(T4) 및 제5 두께(T5) 각각보다 두꺼울 수 있다.
티타늄 질화물(TiN)을 포함하는 배리어 패턴(BP)의 경우, 그 두께가 두꺼워질수록 저항이 높아져 반도체 소자의 전기적 특성이 저하될 수 있다. 본 발명의 실시예들에 따르면, 제1 및 제2 금속 함유 패턴들(MC1, MC2)이 형성됨으로써, 티타늄 질화물(TiN)을 포함하는 제1 및 제2 배리어 패턴들(BP1, BP2)의 두께를 감소시킬 수 있다. 이에 따라, 상대적으로 저항이 낮은 활성 콘택(AC) 및 게이트 콘택(GC)을 형성하는 것이 가능하다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
또한, 제1 내지 제3 금속 함유 패턴들(MC1, MC2, MC3)이 형성됨으로써 제1 및 제3 채움 패턴들(FP1, FP3)의 폭을 감소시킬 수 있다. 즉, 제1 콘택 홀(CNH1) 및 제2 콘택 홀(CNH2)의 잔부를 채우는 제1 채움 패턴(FP1) 및 제3 채움 패턴(FP3)을 형성하는 과정에서 보이드(VD)가 발생하는 것을 방지하거나 그 크기를 줄일 수 있다. 이에 따라, 보이드(VD)에 의해 증가하는 활성 콘택(AC) 및 게이트 콘택(GC)의 저항을 감소시킬 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 9a 내지 도 19c는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 도 9a, 도 10a, 도 11a, 도 12a, 도 13a, 도 14a, 도 15a, 도 16a 및 도 18a는 각각 도 4의 A-A'선에 따른 단면도들이다. 도 11b, 도 12b, 도 13b, 도 14b, 도 15b, 도 16b 및 도 18b는 각각 도 4의 B-B'선에 따른 단면도들이다. 도 11c, 도 12c, 도 13c, 도 14c, 도 15c, 도 16c 및 도 18c는 각각 도 4의 C-C'선에 따른 단면도들이다. 도 9b, 도 10b, 도 11d, 도 12d, 도 13d, 도 14d, 도 15d, 도 16d 및 도 18d는 각각 도 4의 D-D'선에 따른 단면도들이다.
도 9a 및 도 9b를 참조하면, 제1 및 제2 PMOSFET 영역들(PR1, PR2) 및 제1 및 제2 NMOSFET 영역들(NR1, NR2)을 포함하는 기판(100)이 제공될 수 있다. 기판(100) 상에 서로 교번적으로 적층된 활성층들(ACL) 및 희생층들(SAL)이 형성될 수 있다. 활성층들(ACL)은 실리콘(Si), 저마늄(Ge) 및 실리콘-저마늄(SiGe) 중 하나를 포함할 수 있고, 희생층들(SAL)은 실리콘(Si), 저마늄(Ge) 및 실리콘-저마늄(SiGe) 중 다른 하나를 포함할 수 있다.
희생층(SAL)은 활성층(ACL)에 대해 식각 선택비를 가질 수 있는 물질을 포함할 수 있다. 예를 들어, 활성층들(ACL)은 실리콘(Si)을 포함할 수 있고, 희생층들(SAL)은 실리콘-저마늄(SiGe)을 포함할 수 있다. 희생층들(SAL) 각각의 저마늄(Ge)의 농도는 10 at% 내지 30 at%일 수 있다.
기판(100)의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 및 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 마스크 패턴들이 각각 형성될 수 있다. 상기 마스크 패턴은 제2 방향(D2)으로 연장되는 라인 형태 또는 바(bar) 형태를 가질 수 있다.
상기 마스크 패턴들을 식각 마스크로 패터닝 공정을 수행하여, 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)을 정의하는 트렌치(TR)가 형성될 수 있다. 제1 활성 패턴(AP1)은 각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 형성될 수 있다. 제2 활성 패턴(AP2)은 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 형성될 수 있다.
각각의 제1 및 제2 활성 패턴들(AP1, AP2) 상에 적층 패턴(STP)이 형성될 수 있다. 적층 패턴(STP)은 서로 교번적으로 적층된 활성층들(ACL) 및 희생층들(SAL)을 포함할 수 있다. 적층 패턴(STP)은 상기 패터닝 공정 동안 제1 및 제2 활성 패턴들(AP1, AP2)과 함께 형성될 수 있다.
트렌치(TR)를 채우는 소자 분리막(ST)이 형성될 수 있다. 구체적으로, 기판(100)의 전면 상에 제1 및 제2 활성 패턴들(AP1, AP2) 및 적층 패턴들(STP)을 덮는 절연막이 형성될 수 있다. 적층 패턴들(STP)이 노출될 때까지 상기 절연막을 리세스하여, 소자 분리막(ST)이 형성될 수 있다.
소자 분리막(ST)은, 실리콘 산화막 같은 절연 물질을 포함할 수 있다. 적층 패턴들(STP)은 소자 분리막(ST) 위로 노출될 수 있다. 다시 말하면, 적층 패턴들(STP)은 소자 분리막(ST) 위로 수직하게 돌출될 수 있다.
도 10a 및 도 10b를 참조하면, 기판(100) 상에 적층 패턴들(STP)을 가로지르는 희생 패턴들(PP)이 형성될 수 있다. 각각의 희생 패턴들(PP)은 제1 방향(D1)으로 연장되는 라인 형태(line shape) 또는 바 형태(bar shape)로 형성될 수 있다. 희생 패턴들(PP)은 제1 피치로 제2 방향(D2)을 따라 배열될 수 있다.
구체적으로 희생 패턴들(PP)을 형성하는 것은, 기판(100)의 전면 상에 희생막을 형성하는 것, 상기 희생막 상에 하드 마스크 패턴들(MP)을 형성하는 것, 및 하드 마스크 패턴들(MP)을 식각 마스크로 상기 희생막을 패터닝하는 것을 포함할 수 있다. 예를 들어, 상기 희생막은 폴리실리콘을 포함할 수 있다.
희생 패턴들(PP) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 형성될 수 있다. 게이트 스페이서들(GS)을 형성하는 것은, 기판(100)의 전면 상에 게이트 스페이서막을 콘포멀하게 형성하는 것, 및 상기 게이트 스페이서막을 이방성 식각하는 것을 포함할 수 있다. 본 발명의 일 실시예로, 게이트 스페이서(GS)는 적어도 두 개의 막들을 포함하는 다중 막(multi-layer)일 수 있다.
도 11a 내지 도 11d를 참조하면, 제1 활성 패턴(AP1) 상의 적층 패턴(STP) 내에 제1 리세스들(RS1)이 형성될 수 있다. 제2 활성 패턴(AP2) 상의 적층 패턴(STP) 내에 제2 리세스들(RS2)이 형성될 수 있다. 제1 및 제2 리세스들(RS1, RS2)을 형성하는 동안, 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 양 측 상의 소자 분리막(ST)이 더 리세스될 수 있다 (도 11c 참조).
구체적으로, 하드 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 식각 마스크로 제1 활성 패턴(AP1) 상의 적층 패턴(STP)을 식각하여, 제1 리세스들(RS1)이 형성될 수 있다. 제1 리세스(RS1)는, 한 쌍의 희생 패턴들(PP) 사이에 형성될 수 있다.
제2 활성 패턴(AP2) 상의 적층 패턴(STP) 내의 제2 리세스들(RS2)은, 제1 리세스들(RS1)을 형성하는 것과 동일한 방법으로 형성될 수 있다. 제2 리세스(RS2)를 형성하는 것은, 희생층(SAL)이 리세스된 영역 내에 내측 스페이서(IP)를 형성하는 것을 더 포함할 수 있다.
활성층들(ACL)로부터, 서로 인접하는 제1 리세스들(RS1) 사이에 순차적으로 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 각각 형성될 수 있다. 활성층들(ACL)로부터, 서로 인접하는 제2 리세스들(RS2) 사이에 순차적으로 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 각각 형성될 수 있다. 서로 인접하는 제1 리세스들(RS1) 사이의 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은, 제1 채널 패턴(CH1)을 구성할 수 있다. 서로 인접하는 제2 리세스들(RS2) 사이의 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은, 제2 채널 패턴(CH2)을 구성할 수 있다.
도 12a 내지 도 12d를 참조하면, 제1 리세스들(RS1) 내에 제1 소스/드레인 패턴들(SD1)이 각각 형성될 수 있다. 구체적으로, 제1 리세스(RS1)의 내측벽을 시드층(seed layer)으로 하는 제1 SEG 공정을 수행하여, 버퍼층(BFL)이 형성될 수 있다. 버퍼층(BFL)은, 제1 리세스(RS1)에 의해 노출된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 및 기판(100)을 시드로 하여 성장될 수 있다. 일 예로, 상기 제1 SEG 공정은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 공정을 포함할 수 있다.
버퍼층(BFL)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 버퍼층(BFL)은 상대적으로 저농도의 저마늄(Ge)을 함유할 수 있다. 본 발명의 다른 실시예로, 버퍼층(BFL)은 저마늄(Ge)을 제외한 실리콘(Si)만을 함유할 수도 있다. 버퍼층(BFL)의 저마늄(Ge)의 농도는 0 at% 내지 10 at%일 수 있다.
버퍼층(BFL) 상에 제2 SEG 공정을 수행하여, 메인층(MAL)이 형성될 수 있다. 메인층(MAL)은 제1 리세스(RS1)를 완전히 채우도록 형성될 수 있다. 메인층(MAL)은 상대적으로 고농도의 저마늄(Ge)을 함유할 수 있다. 일 예로, 메인층(MAL)의 저마늄(Ge)의 농도는 30 at% 내지 70 at%일 수 있다.
버퍼층(BFL) 및 메인층(MAL)을 형성하는 동안, 제1 소스/드레인 패턴(SD1)이 p형을 갖도록 하는 불순물(예를 들어, 보론, 갈륨 또는 인듐)이 인-시추(in-situ)로 주입될 수 있다. 다른 예로, 제1 소스/드레인 패턴(SD1)이 형성된 후 제1 소스/드레인 패턴(SD1)에 불순물이 주입될 수 있다.
제2 리세스들(RS2) 내에 제2 소스/드레인 패턴들(SD2)이 각각 형성될 수 있다. 구체적으로, 제2 소스/드레인 패턴(SD2)은 제2 리세스(RS2)의 내측벽을 시드층으로 하는 제3 SEG 공정을 수행하여 형성될 수 있다. 일 예로, 제2 소스/드레인 패턴(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다.
제2 소스/드레인 패턴(SD2)이 형성되는 동안, 제2 소스/드레인 패턴(SD2)이 n형을 갖도록 하는 불순물(예를 들어, 인, 비소 또는 안티모니)이 인-시추(in-situ)로 주입될 수 있다. 다른 예로, 제2 소스/드레인 패턴(SD2)이 형성된 후 제2 소스/드레인 패턴(SD2)에 불순물이 주입될 수 있다.
도 13a 내지 도 13d를 참조하면, 제1 및 제2 소스/드레인 패턴들(SD1, SD2), 하드 마스크 패턴들(MP) 및 게이트 스페이서들(GS)을 덮는 제1 층간 절연막(110)이 형성될 수 있다. 일 예로, 제1 층간 절연막(110)은 실리콘 산화막을 포함할 수 있다.
희생 패턴들(PP)의 상면들이 노출될 때까지 제1 층간 절연막(110)이 평탄화될 수 있다. 제1 층간 절연막(110)의 평탄화는 에치백(Etch Back) 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. 상기 평탄화 공정 동안, 하드 마스크 패턴들(MP)은 모두 제거될 수 있다. 결과적으로, 제1 층간 절연막(110)의 상면은 희생 패턴들(PP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 공면을 이룰 수 있다.
포토리소그래피를 이용하여, 희생 패턴(PP)의 일 영역을 선택적으로 오픈할 수 있다. 예를 들어, 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상의 희생 패턴(PP)의 영역이 선택적으로 오픈될 수 있다. 오픈된 희생 패턴(PP)의 영역을 선택적으로 식각하여 제거할 수 있다. 희생 패턴(PP)이 제거된 공간에 절연 물질을 채워, 게이트 커팅 패턴(CT)이 형성될 수 있다.
도 14a 내지 도 14d를 참조하면, 노출된 희생 패턴들(PP)이 선택적으로 제거될 수 있다. 희생 패턴들(PP)이 제거됨으로써, 제1 및 제2 채널 패턴들(CH1, CH2)을 노출하는 외측 영역(ORG)이 형성될 수 있다 (도 14d 참조). 희생 패턴들(PP)을 제거하는 것은, 폴리실리콘을 선택적으로 식각하는 식각액을 이용한 습식 식각을 포함할 수 있다.
외측 영역(ORG)을 통해 노출된 희생층들(SAL)이 선택적으로 제거되어, 내측 영역들(IRG)이 형성될 수 있다 (도 14d 참조). 구체적으로, 희생층들(SAL)을 선택적으로 식각하는 식각 공정을 수행하여, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은 그대로 잔류시킨 채 희생층들(SAL)만을 제거할 수 있다. 상기 식각 공정은, 상대적으로 높은 저마늄 농도를 갖는 실리콘-저마늄에 대해 높은 식각률을 가질 수 있다.
상기 식각 공정 동안 제1 및 제2 PMOSFET 영역들(PR1, PR2) 및 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상의 희생층들(SAL)이 제거될 수 있다. 상기 식각 공정은 습식 식각일 수 있다. 상기 식각 공정에 사용되는 식각 물질은 상대적으로 높은 저마늄 농도를 갖는 희생층(SAL)을 빠르게 제거할 수 있다. 한편, 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상의 제1 소스/드레인 패턴(SD1)은, 상대적으로 낮은 저마늄의 농도를 갖는 버퍼층(BFL)으로 인해 상기 식각 공정 동안 보호될 수 있다.
도 14d를 다시 참조하면, 희생층들(SAL)이 선택적으로 제거됨으로써, 각각의 제1 및 제2 활성 패턴들(AP1, AP2) 상에는 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)만이 잔류할 수 있다. 희생층들(SAL)이 제거된 영역들을 통해 제1 내지 제3 내측 영역들(IRG1, IRG2, IRG3)이 각각 형성될 수 있다.
구체적으로, 활성 패턴(AP1 또는 AP2)과 제1 반도체 패턴(SP1) 사이에 제1 내측 영역(IRG1)이 형성되고, 제1 반도체 패턴(SP1)과 제2 반도체 패턴(SP2) 사이에 제2 내측 영역(IRG2)이 형성되며, 제2 반도체 패턴(SP2)과 제3 반도체 패턴(SP3) 사이에 제3 내측 영역(IRG3)이 형성될 수 있다.
도 15a 내지 도 15d를 참조하면, 노출된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 상에 게이트 절연막(GI)이 콘포멀하게 형성될 수 있다. 게이트 절연막(GI) 상에 게이트 전극(GE)이 형성될 수 있다. 게이트 전극(GE)은, 제1 내지 제3 내측 영역들(IRG1, IRG2, IRG3) 내에 각각 형성되는 제1 내지 제3 부분들(PO1, PO2, PO3) 및 외측 영역(ORG) 내에 형성되는 제4 부분(PO4)을 포함할 수 있다.
게이트 전극(GE)이 리세스되어, 그 높이가 줄어들 수 있다. 게이트 전극(GE)이 리세스 되는 동안 제1 및 제2 게이트 커팅 패턴들(CT1, CT2)의 상부도 살짝 리세스될 수 있다. 리세스된 게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 형성될 수 있다.
도 16a 내지 도 16d를 참조하면, 제1 층간 절연막(110) 상에 제2 층간 절연막(120)이 형성될 수 있다. 제2 층간 절연막(120)은 실리콘 산화막을 포함할 수 있다. 제2 층간 절연막(120) 및 제1 층간 절연막(110)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 전기적으로 연결되는 활성 콘택들(AC)이 형성될 수 있다. 활성 콘택(AC)의 상부에 상부 절연 패턴(UIP)이 형성될 수 있다.
도 17a 내지 도 17c는 도 16a의 M 영역의 활성 콘택을 형성하는 방법을 설명하기 위한 확대도들이다. 도 17a를 참조하면, 제1 층간 절연막(110)을 관통하는 제1 콘택 홀(CNH1)이 형성될 수 있다. 일 예로, 제1 콘택 홀(CNH1)은 제1 소스/드레인 패턴(SD1)을 노출시킬 수 있다. 제1 콘택 홀(CNH1)의 바닥면은 제1 소스/드레인 패턴(SD1)의 상면보다 낮을 수 있다.
제1 콘택 홀(CNH1)의 내측벽 상에 제1 배리어 패턴(BP1)이 콘포멀하게 형성될 수 있다. 제1 배리어 패턴(BP1)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다. 제1 배리어 패턴(BP1)은 금속 질화물(예를 들어, TiN)을 포함할 수 있다. 실리사이드화 공정이 수행됨으로써, 금속-반도체 화합물 층(SC)이 형성될 수 있다.
도 17b를 참조하면, 제1 배리어 패턴(BP1) 상에 제1 시드 패턴(SEP1)이 콘포멀하게 형성될 수 있다. 제1 시드 패턴(SEP1)은 일 예로, 텅스텐 및 붕소를 포함할 수 있다. 제1 시드 패턴(SEP1)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
제1 시드 패턴(SEP1) 상에 제1 금속 함유 패턴(MC1)이 형성될 수 있다. 예를 들어, 제1 금속 함유 패턴(MC1)은 텅스텐 질화물(WN)을 포함할 수 있다. 일 예로, 제1 금속 함유 패턴(MC1)은 증착 공정을 이용하여 텅스텐을 포함하는 금속막을 형성한 후, 상기 금속막 상에 질소 전구체를 이용한 플라즈마 처리 공정이 수행됨으로써 형성될 수 있다. 이 때, 도 6을 참조하여 설명한 것과 같이 제1 금속 함유 패턴(MC1)의 질소 농도는 아래로 갈수록 감소할 수 있다. 이는, 제1 콘택 홀(CNH1) 내에 플라즈마 처리 공정이 수행될 때, 아래로 갈수록 질소 전구체가 상기 금속막과 반응하는 정도가 감소하기 때문이다. 또한, 제1 금속 함유 패턴(MC1)의 두께는 제1 두께(T1)일 수 있다. 제1 두께(T1)는 아래로 갈수록 감소할 수 있다. 다른 예로, 제1 금속 함유 패턴(MC1)은 화학 기상 증착(CVD)과 같은 증착 공정을 이용하여 형성될 수 있다.
도 17c를 참조하면, 제1 콘택 홀(CNH1)의 잔부를 채우는 제1 채움 패턴(FP1)이 형성될 수 있다. 일 예로, 제1 채움 패턴(FP1)은 텅스텐을 포함할 수 있다. 제1 채움 패턴(FP1)은 ALD와 같은 증착 공정을 이용하여 형성될 수 있다. 제1 시드 패턴(SEP1), 제1 금속 함유 패턴(MC1) 및 제1 채움 패턴(FP1)은 제1 도전 패턴(CP1)을 구성할 수 있다. 제1 배리어 패턴(BP1) 및 제1 도전 패턴(CP1)은 활성 콘택(AC)을 구성할 수 있다.
도 6을 다시 참조하면, 활성 콘택(AC) 상에 평탄화 공정이 수행될 수 있다. 이 때, 제1 배리어 패턴(BP1), 제1 시드 패턴(SEP1), 제1 금속 함유 패턴(MC1) 및 제1 채움 패턴(FP1) 사이의 식각 속도 비(removal rate) 차이로 인해 활성 콘택(AC)의 상면(ACu)으로부터 기판(100)을 향하는 방향으로 함몰된 영역인 제1 리세스 영역(RSR1)이 형성될 수 있다. 제1 리세스 영역(RSR1)은 제1 시드 패턴(SEP1)의 상면 및 제1 금속 함유 패턴(MC1)의 상면에 의해 정의될 수 있다.
도 18a 내지 도 18d를 참조하면, 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)과 각각 전기적으로 연결되는 게이트 콘택들(GC)이 형성될 수 있다.
도 19a 내지 도 19c는 도 18a의 N 영역의 게이트 콘택을 형성하는 방법을 설명하기 위한 확대도들이다. 도 19a를 참조하면, 제2 층간 절연막(120)을 관통하는 제2 콘택 홀(CNH2)이 형성될 수 있다. 일 예로, 제2 콘택 홀(CNH2)은 게이트 콘택(GC)을 노출시킬 수 있다(도 18a 참조). 제2 콘택 홀(CNH2)의 내측벽 상에 제2 배리어 패턴(BP2)이 콘포멀하게 형성될 수 있다. 제2 배리어 패턴(BP2)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다. 제2 배리어 패턴(BP2)은 금속 질화물(예를 들어, TiN)을 포함할 수 있다.
제2 배리어 패턴(BP2) 상에 제2 시드 패턴(SEP2)이 콘포멀하게 형성될 수 있다. 제2 시드 패턴(SEP2)은 일 예로, 텅스텐 및 붕소를 포함할 수 있다. 제2 시드 패턴(SEP2)은 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다.
제2 시드 패턴(SEP2) 상에 제2 금속 함유 패턴(MC2)이 형성될 수 있다. 예를 들어, 제2 금속 함유 패턴(MC1)은 텅스텐 질화물(WN)을 포함할 수 있다. 일 예로, 제2 금속 함유 패턴(MC2)은 증착 공정을 이용하여 텅스텐을 포함하는 금속막을 형성한 후, 상기 금속막 상에 질소 전구체를 이용한 플라즈마 처리 공정이 수행됨으로써 형성될 수 있다. 이 때, 도 7을 참조하여 설명한 것과 같이 제2 금속 함유 패턴(MC2)의 질소 농도는 아래로 갈수록 감소할 수 있다. 이는, 제2 콘택 홀(CNH2) 내에 플라즈마 처리 공정이 수행될 때, 아래로 갈수록 질소 전구체가 상기 금속막과 반응하는 정도가 감소하기 때문이다. 또한, 제2 금속 함유 패턴(MC2)의 두께는 제2 두께(T2)일 수 있다. 제2 두께(T2)는 아래로 갈수록 감소할 수 있다. 다른 예로, 제2 금속 함유 패턴(MC2)은 화학 기상 증착(CVD)과 같은 증착 공정을 이용하여 형성될 수 있다.
도 19b를 참조하면, 제2 금속 함유 패턴(MC2) 상에 제2 채움 패턴(FP2)이 형성될 수 있다. 제2 채움 패턴(FP2)은 ALD와 같은 증착 공정을 이용하여 콘포멀하게 형성될 수 있다. 제2 채움 패턴(FP2)은 제1 그레인들(CRS1)을 포함할 수 있다.
도 19c를 참조하면, 제2 채움 패턴(FP2) 상에 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3)이 형성될 수 있다. 제3 시드 패턴(SEP3) 및 제3 금속 함유 패턴(MC3)을 형성하는 것은 도 19a를 참조하여 설명한 제2 시드 패턴(SEP2) 및 제2 금속 함유 패턴(MC2)을 형성한 것과 실질적으로 동일한 공정을 이용하여 형성될 수 있다.
제2 콘택 홀(CNH2)의 잔부를 채우는 제3 채움 패턴(FP3)이 형성될 수 있다. 제3 채움 패턴(FP3)은 ALD와 같은 증착 공정을 이용하여 형성될 수 있다. 제3 채움 패턴(FP3)은 제2 그레인들(CRS2)을 포함할 수 있다. 제1 그레인(CRS1)의 크기는 제2 그레인(CRS2)의 크기보다 작을 수 있다. 이는, 제2 채움 패턴(FP2)보다 제3 채움 패턴(FP2)을 형성할 때, 상대적으로 고온 공정이 수행되기 때문이다.
도 7을 다시 참조하면, 게이트 콘택(GC) 상에 평탄화 공정이 수행될 수 있다. 이 때, 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3) 사이의 식각 속도 비(removal rate) 차이로 인해 게이트 콘택(GC)의 상면(GCu)으로부터 기판(100)을 향하는 방향으로 함몰된 영역인 제2 리세스 영역(RSR2)이 형성될 수 있다. 제2 리세스 영역(RSR2)은 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 및 제3 금속 함유 패턴(MC3) 각각의 상면에 의해 정의될 수 있다.
제1 농도(CN1)는 제4 농도(CN4)보다 클 수 있다. 채움 패턴들(FP1, FP2, FP3)을 성장시키기 위해서는 금속 함유 패턴들(MC1, MC2, MC3) 하부의 질소 농도가 0 at% 내지 1 at%와 같이 저농도인 것이 바람직하다. 제1 콘택 홀(CNH1)의 깊이가 제2 콘택 홀(CNH2)의 깊이보다 깊기 때문에 제1 농도(CN1)를 제4 농도(CN4)보다 크도록 설정하여, 제3 농도(CN3) 및 제5 농도(CN5)와 같은 금속 함유 패턴들(MC1, MC2, MC3) 하부의 질소 농도를 저농도로 형성하는 것이 가능하다.
도 4 및 도 5a 내지 도 5d를 다시 참조하면, 활성 콘택들(AC) 및 게이트 콘택들(GC) 상에 제3 층간 절연막(130)이 형성될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 형성될 수 있다. 구체적으로, 제3 층간 절연막(130)의 하부에 활성 및 게이트 콘택들(AC, GC)에 각각 연결되는 제1 비아들(VI1)이 형성될 수 있다. 각각의 제1 비아들(VI1)은 배리어 금속(BM) 및 채움 금속(FM)을 포함할 수 있다. 제3 층간 절연막(130)의 상부에 제1 비아들(VI1)과 접촉하는 배선들(M1_R1, M1_R2, M1_R3, M1_I)이 형성될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 형성될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 형성될 수 있다.
도 20a는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 A-A'선에 따른 단면도이다. 도 20b는 도 20a의 M 영역의 일 실시예를 나타낸 확대도이다. 도 20c는 도 20a의 N 영역의 일 실시예를 나타낸 확대도이다. 본 실시예에서는, 도 4, 도 5a 내지 도 5d, 도 6 및 도 7을 참조하여 설명한 것과 중복되는 내용은 설명을 생략하고 차이점에 대해 상세히 설명한다.
도 4, 및 도 20a 내지 도 20c를 참조하면, 활성 콘택(AC) 및 게이트 콘택(GC)은 도 6 및 도 7을 참조하여 설명한 제1 리세스 영역(RSR1) 및 제2 리세스 영역(RSR2)을 포함하지 않을 수 있다. 도 20b 및 도 20c를 참조하면, 활성 콘택(AC)의 상면(ACu)과 게이트 콘택(GC)의 상면(GCu)은 각각 기판(100)을 향해 오목한 프로파일을 가질 수 있다. 이는, 평탄화 공정에서 제1 배리어 패턴(BP1), 제1 시드 패턴(SEP1), 제1 금속 함유 패턴(MC1) 및 제1 채움 패턴(FP1) 사이의 식각 속도 비(removal rate) 차이로 인한 것일 수 있다.
도 21a는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 A-A'선에 따른 단면도이다. 도 21b는 도 21a의 M 영역의 일 실시예를 나타낸 확대도이다. 도 21c는 도 21a의 N 영역의 일 실시예를 나타낸 확대도이다. 본 실시예에서는, 도 4, 도 5a 내지 도 5d, 도 6 및 도 7을 참조하여 설명한 것과 중복되는 내용은 설명을 생략하고 차이점에 대해 상세히 설명한다.
도 4, 및 도 21a 내지 도 21c를 참조하면, 활성 콘택(AC) 및 게이트 콘택(GC)은 도 6 및 도 7을 참조하여 설명한 제1 리세스 영역(RSR1) 및 제2 리세스 영역(RSR2)을 포함하지 않을 수 있다. 도 21b 및 도 21c를 참조하면, 활성 콘택(AC)의 상면(ACu)과 게이트 콘택(GC)의 상면(GCu)은 각각 기판(100)에서부터 멀어지도록 볼록한 프로파일을 가질 수 있다. 이는, 평탄화 공정에서 제2 배리어 패턴(BP2), 제2 시드 패턴(SEP2), 제2 금속 함유 패턴(MC2), 제2 채움 패턴(FP2), 제3 시드 패턴(SEP3), 제3 금속 함유 패턴(MC3), 및 제3 채움 패턴(FP3) 사이의 식각 속도 비(removal rate) 차이로 인한 것일 수 있다.
도 22a 내지 도 22d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로 각각 도 4의 A-A'선, B-B'선, C-C'선 및 D-D'선에 따른 단면도들이다. 본 실시예에서는, 도 4, 도 5a 내지 도 5d, 도 6 및 도 7을 참조하여 설명한 것과 중복되는 내용은 설명을 생략하고 차이점에 대해 상세히 설명한다.
도 4 및 도 22a 내지 도 22d를 참조하면, 소자 분리막(ST)은 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 하부의 측벽을 덮을 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부는 소자 분리막(ST) 위로 돌출될 수 있다 (도 22d 참조). 제1 활성 패턴(AP1)은 그의 상부에 제1 소스/드레인 패턴들(SD1) 및 이들 사이의 제1 채널 패턴(CH1)을 포함할 수 있다. 제2 활성 패턴(AP2)은 그의 상부에 제2 소스/드레인 패턴들(SD2) 및 이들 사이의 제2 채널 패턴(CH2)을 포함할 수 있다.
도 22d를 다시 참조하면, 제1 및 제2 채널 패턴들(CH1, CH2) 각각은, 앞서 도 5a 내지 도 5d를 참조하여 설명한 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)을 포함하지 않을 수 있다. 제1 및 제2 채널 패턴들(CH1, CH2) 각각은 소자 분리막(ST) 위로 돌출된 하나의 핀 형태를 가질 수 있다 (도 22d 참조).
게이트 전극(GE)은 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면(TS) 및 양 측벽들(SW) 상에 제공될 수 있다. 다시 말하면, 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, FinFET)일 수 있다.
기판(100)의 전면 상에 제1 층간 절연막(110) 및 제2 층간 절연막(120)이 제공될 수 있다. 제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)에 각각 연결되는 활성 콘택들(AC)이 제공될 수 있다. 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극(GE)에 연결되는 게이트 콘택(GC)이 제공될 수 있다. 활성 콘택들(AC) 및 게이트 콘택들(GC)에 대한 상세한 설명은, 앞서 도 4, 도 5a 내지 도 5d, 도 6 및 도 7을 참조하여 설명한 것과 실질적으로 동일할 수 있다.
제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제1 금속 층(M1) 및 제2 금속 층(M2)에 대한 상세한 설명은, 앞서 도 4 및 도 5a 내지 도 5d를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 활성 패턴을 포함하는 기판;
    상기 활성 패턴 상의 채널 패턴 및 소스/드레인 패턴, 상기 채널 패턴은 상기 소스/드레인 패턴에 연결되고;
    상기 채널 패턴 상의 게이트 전극;
    상기 소스/드레인 패턴에 전기적으로 연결되는 활성 콘택; 및
    상기 게이트 전극에 전기적으로 연결되는 게이트 콘택을 포함하되,
    상기 활성 콘택은:
    제1 배리어 패턴;
    상기 제1 배리어 패턴 상의 제1 시드 패턴;
    상기 제1 시드 패턴 상의 제1 채움 패턴; 및
    상기 제1 시드 패턴과 상기 제1 채움 패턴 사이에 제공되는 제1 금속 함유 패턴을 포함하되,
    상기 제1 금속 함유 패턴은 텅스텐 질화물을 포함하고, 상기 제1 금속 함유 패턴의 질소 농도는 상기 기판을 향하는 방향으로 갈수록 감소하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 금속 함유 패턴의 두께는 상기 기판을 향하는 방향으로 갈수록 감소하는 반도체 소자.
  3. 제1항에 있어서,
    상기 활성 콘택의 상면은 상기 기판을 향하는 방향으로 함몰된 제1 리세스 영역을 포함하는 반도체 소자.
  4. 제3항에 있어서,
    상기 게이트 콘택의 상면은 상기 기판을 향하는 방향으로 함몰된 제2 리세스 영역을 포함하는 반도체 소자.
  5. 제1항에 있어서,
    상기 게이트 콘택은:
    제2 배리어 패턴;
    상기 제2 배리어 패턴 상의 제2 시드 패턴;
    상기 제2 시드 패턴 상의 제2 금속 함유 패턴;
    상기 제2 금속 함유 패턴 상의 제2 채움 패턴;
    상기 제2 채움 패턴 상의 제3 시드 패턴;
    상기 제3 시드 패턴 상의 제3 금속 함유 패턴; 및
    상기 제3 금속 함유 패턴 상의 제3 채움 패턴을 포함하는 반도체 소자.
  6. 제5항에 있어서,
    상기 제2 채움 패턴은 제1 그레인을 포함하고, 상기 제3 채움 패턴은 제2 그레인을 포함하되,
    상기 제1 그레인의 크기는 상기 제2 그레인의 크기보다 작은 반도체 소자.
  7. 제5항에 있어서,
    상기 제2 금속 함유 패턴 및 상기 제3 금속 함유 패턴은 각각 텅스텐 질화물을 포함하되,
    상기 제2 금속 함유 패턴 및 상기 제3 금속 함유 패턴 각각의 질소 농도는 상기 기판을 향하는 방향으로 갈수록 감소하는 반도체 소자.
  8. 제5항에 있어서,
    상기 제2 금속 함유 패턴 및 상기 제3 금속 함유 패턴 각각의 두께는 상기 기판을 향하는 방향으로 갈수록 감소하는 반도체 소자.
  9. 제1항에 있어서,
    상기 활성 콘택의 상면은 오목한 프로파일을 갖는 반도체 소자.
  10. 제1항에 있어서,
    상기 활성 콘택의 상면은 볼록한 프로파일을 갖는 반도체 소자.

KR1020210194238A 2021-12-31 2021-12-31 반도체 소자 KR20230104444A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210194238A KR20230104444A (ko) 2021-12-31 2021-12-31 반도체 소자
US17/901,054 US20230215930A1 (en) 2021-12-31 2022-09-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194238A KR20230104444A (ko) 2021-12-31 2021-12-31 반도체 소자

Publications (1)

Publication Number Publication Date
KR20230104444A true KR20230104444A (ko) 2023-07-10

Family

ID=86991021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194238A KR20230104444A (ko) 2021-12-31 2021-12-31 반도체 소자

Country Status (2)

Country Link
US (1) US20230215930A1 (ko)
KR (1) KR20230104444A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210128534A (ko) * 2020-04-16 2021-10-27 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20230215930A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR20220031799A (ko) 반도체 소자
KR20220077273A (ko) 반도체 소자
KR20230104444A (ko) 반도체 소자
KR20240000949A (ko) 반도체 소자 및 그의 제조 방법
KR20230013679A (ko) 반도체 소자 및 그의 제조 방법
KR20240011961A (ko) 반도체 소자 및 그의 제조 방법
KR20230074347A (ko) 반도체 소자
KR20230115804A (ko) 반도체 소자
KR20230127800A (ko) 반도체 소자
KR20220141944A (ko) 반도체 소자 및 그의 제조 방법
KR20220072119A (ko) 반도체 소자
KR20230061642A (ko) 반도체 소자 및 그의 제조 방법
KR20240091581A (ko) 반도체 소자 및 그의 제조 방법
KR20230100786A (ko) 반도체 소자 및 그의 제조 방법
KR20240091608A (ko) 반도체 소자
KR20230033029A (ko) 반도체 소자 및 그의 제조 방법
KR20230016759A (ko) 반도체 소자
KR20240045800A (ko) 반도체 소자 및 그의 제조 방법
KR20240028231A (ko) 반도체 소자 및 그의 제조 방법
KR20230045715A (ko) 반도체 소자 및 그의 제조 방법
KR20220151085A (ko) 반도체 소자 및 그의 제조 방법
KR20240069360A (ko) 반도체 소자 및 그의 제조 방법
KR20220167805A (ko) 반도체 소자
KR20230111555A (ko) 반도체 소자 및 그의 제조 방법
KR20230174636A (ko) 반도체 소자