KR20220167805A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20220167805A
KR20220167805A KR1020210076436A KR20210076436A KR20220167805A KR 20220167805 A KR20220167805 A KR 20220167805A KR 1020210076436 A KR1020210076436 A KR 1020210076436A KR 20210076436 A KR20210076436 A KR 20210076436A KR 20220167805 A KR20220167805 A KR 20220167805A
Authority
KR
South Korea
Prior art keywords
pattern
gate
patterns
semiconductor
residual
Prior art date
Application number
KR1020210076436A
Other languages
English (en)
Inventor
박범진
강명길
김동원
조근휘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210076436A priority Critical patent/KR20220167805A/ko
Priority to US17/651,623 priority patent/US20220399452A1/en
Priority to CN202210257892.8A priority patent/CN115547958A/zh
Publication of KR20220167805A publication Critical patent/KR20220167805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 개념에 따른, 반도체 소자는, 기판 상의 제1 활성 패턴; 상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴, 상기 제1 채널 패턴은 서로 이격되어 적층된 제1 반도체 패턴들을 포함하고; 상기 제1 채널 패턴 상의 게이트 전극; 상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 및 상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴을 포함하되, 상기 제1 스페이서 패턴은: 상기 제1 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및 상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되, 상기 제2 잔류 패턴은 상기 제1 게이트 커팅 패턴으로부터 이격될 수 있다.

Description

반도체 소자 {Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 전계 효과 트랜지스터를 포함하는 반도체 소자에 관한 것이다.
반도체 소자는 모스 전계 효과 트랜지스터들(MOS(Metal Oxide Semiconductor) FET)로 구성된 집적회로를 포함한다. 반도체 소자의 크기 및 디자인 룰(Design rule)이 점차 축소됨에 따라, 모스 전계 효과 트랜지스터들의 크기 축소(scale down)도 점점 가속화되고 있다. 모스 전계 효과 트랜지스터들의 크기 축소에 따라 반도체 소자의 동작 특성이 저하될 수 있다. 이에 따라, 반도체 소자의 고집적화에 따른 한계를 극복하면서 보다 우수한 성능을 반도체 소자를 형성하기 위한 다양한 방법이 연구되고 있다.
본 발명이 해결하고자 하는 과제는, 전기적 특성이 향상된 반도체 소자를 제공하는 데 있다.
본 발명의 개념에 따른, 반도체 소자는, 기판 상의 제1 활성 패턴; 상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴, 상기 제1 채널 패턴은 서로 이격되어 적층된 제1 반도체 패턴들을 포함하고; 상기 제1 채널 패턴 상의 게이트 전극; 상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 및 상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴을 포함하되, 상기 제1 스페이서 패턴은: 상기 제1 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및 상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되, 상기 제2 잔류 패턴은 상기 제1 게이트 커팅 패턴으로부터 이격될 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자는, 기판 상의 제1 활성 패턴 및 제2 활성 패턴; 상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴; 상기 제2 활성 패턴 상의 한 쌍의 제2 소스/드레인 패턴들 및 이들 사이의 제2 채널 패턴, 상기 제1 및 제2 채널 패턴들 각각은 서로 이격되어 적층된 반도체 패턴들을 포함하고; 상기 제1 및 제2 채널 패턴들 상의 게이트 전극; 상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴을 포함하되, 상기 제1 스페이서 패턴은: 상기 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및 상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되, 상기 제1 잔류 패턴 및 상기 제2 잔류 패턴은 서로 상이한 물질을 포함하고, 상기 게이트 전극은 그의 상부에 상기 제1 스페이서 패턴과 수직적으로 중첩되는 제1 연장부를 포함할 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자는, 기판 상의 제1 활성 패턴 및 제2 활성 패턴; 상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴; 상기 제2 활성 패턴 상의 한 쌍의 제2 소스/드레인 패턴들 및 이들 사이의 제2 채널 패턴, 상기 제1 및 제2 채널 패턴들 각각은 서로 이격되어 적층된 반도체 패턴들을 포함하고; 상기 제1 및 제2 채널 패턴들 상의 게이트 전극; 상기 제1 및 제2 채널 패턴들과 상기 게이트 전극 사이에 개재된 게이트 절연막; 상기 게이트 전극의 적어도 하나의 측벽 상의 게이트 스페이서; 상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 상기 제2 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제2 게이트 커팅 패턴; 상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴; 상기 게이트 전극 및 상기 제1 및 제2 게이트 커팅 패턴들 상의 게이트 캐핑 패턴; 상기 게이트 캐핑 패턴 상의 층간 절연막; 상기 층간 절연막을 관통하여 상기 제1 및 제2 소스/드레인 패턴들 중 적어도 하나와 전기적으로 연결되는 활성 콘택; 상기 층간 절연막 및 상기 게이트 캐핑 패턴을 관통하여, 상기 게이트 전극과 전기적으로 연결되는 게이트 콘택; 상기 층간 절연막 상의 제1 금속 층, 상기 제1 금속 층은 상기 제1 및 제2 게이트 커팅 패턴들 상에 각각 제공된 제1 및 제2 파워 배선들, 및 상기 제1 및 제2 파워 배선들 사이의 제1 배선들을 포함하고, 상기 제1 배선들은 상기 활성 콘택 및 상기 게이트 콘택에 각각 전기적으로 연결되며; 및 상기 제1 금속 층 상의 제2 금속 층을 포함하되, 상기 제2 금속 층은 상기 제1 금속 층과 전기적으로 연결되는 제2 배선들을 포함하고, 상기 제1 스페이서 패턴은: 상기 제1 채널 패턴의 상기 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및 상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되, 상기 제1 잔류 패턴 및 상기 제2 잔류 패턴은 서로 상이한 물질을 포함하고, 상기 제2 잔류 패턴은 상기 제1 게이트 커팅 패턴으로부터 이격될 수 있다.
본 발명에 따른 반도체 소자는, 채널 패턴과 게이트 커팅 패턴 사이에 스페이서 패턴을 제공하여 게이트 전극의 길이 및 부피를 줄일 수 있다. 이로써, 게이트 전극과 활성 콘택 사이의 기생 커패시턴스를 줄여 소자의 동작 속도 및 전기적 특성을 향상시킬 수 있다.
또한, 스페이서 패턴은 제1 잔류 패턴, 및 상기 제1 잔류 패턴과 상이한 물질을 포함하는 제2 잔류 패턴을 포함할 수 있다. 제1 잔류 패턴 상에 제2 잔류 패턴이 제공됨으로써, 제1 잔류 패턴의 두께를 감소시킬 수 있다. 이로 인해, 게이트 커팅 패턴과 채널 패턴 사이의 거리가 상대적으로 큰 경우에도 희생 게이트 패턴이 모두 제거되어 제1 잔류 패턴이 형성되지 않는 것을 방지할 수 있다. 이에 따라, 게이트 커팅 패턴과 채널 패턴 사이의 거리를 상대적으로 크게 함으로써 게이트 전극의 돌출부 및 그와 인접하는 활성 콘택이 접촉하여 쇼트가 발생하는 것을 방지함과 동시에 게이트 전극과 활성 콘택 사이의 기생 커패시턴스를 줄일 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 1 내지 도 3는 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 5a 내지 도 5e는 각각 도 4의 A-A'선, B-B'선, C-C'선, D-D'선 및 E-E'선에 따른 단면도들이다.
도 6은 도 5d의 M 영역의 일 실시예를 나타낸 확대도이다.
도 7은 도 5d의 M 영역의 다른 실시예를 나타낸 확대도이다.
도 8은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 E-E'선에 따른 단면도이다.
도 9a 내지 도 19d는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 20은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 E-E'선에 따른 단면도이다.
도 21은 도 20의 M 영역의 일 실시예를 나타낸 확대도이다.
도 1 내지 도 3는 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 1을 참조하면, 싱글 하이트 셀(Single Height Cell, SHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2)이 제공될 수 있다. 제1 파워 배선(M1_R1)은 드레인 전압(VDD), 일 예로 파워 전압이 제공되는 통로일 수 있다. 제2 파워 배선(M1_R2)은 소스 전압(VSS), 일 예로 접지 전압이 제공되는 통로일 수 있다.
제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 싱글 하이트 셀(SHC)이 정의될 수 있다. 싱글 하이트 셀(SHC)은 하나의 PMOSFET 영역(PR) 및 하나의 NMOSFET 영역(NR)을 포함할 수 있다. 다시 말하면, 싱글 하이트 셀(SHC)은 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 제공된 CMOS 구조를 가질 수 있다.
PMOSFET 영역(PR) 및 NMOSFET 영역(NR) 각각은 제1 방향(D1)으로 제1 폭(W1)을 가질 수 있다. 싱글 하이트 셀(SHC)의 제1 방향(D1)으로의 길이는 제1 높이(HE1)로 정의될 수 있다. 제1 높이(HE1)는, 제1 파워 배선(M1_R1)의 중심과 제2 파워 배선(M1_R2)의 중심 사이의 거리(예를 들어, 피치)와 실질적으로 동일할 수 있다.
싱글 하이트 셀(SHC)은 하나의 로직 셀을 구성할 수 있다. 본 명세서에서 로직 셀은 특정 기능을 수행하는 논리 소자(예를 들어, AND, OR, XOR, XNOR, inverter 등)를 의미할 수 있다. 즉, 로직 셀은 논리 소자를 구성하기 위한 트랜지스터들 및 상기 트랜지스터들을 서로 연결하는 배선들을 포함할 수 있다.
도 2를 참조하면, 더블 하이트 셀(Double Height Cell, DHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2) 및 제3 파워 배선(M1_R3)이 제공될 수 있다. 제1 파워 배선(M1_R1)은, 제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 배치될 수 있다. 제3 파워 배선(M1_R3)은 드레인 전압(VDD)이 제공되는 통로일 수 있다.
제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 더블 하이트 셀(DHC)이 정의될 수 있다. 더블 하이트 셀(DHC)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 포함할 수 있다.
제1 NMOSFET 영역(NR1)은 제2 파워 배선(M1_R2)에 인접할 수 있다. 제2 NMOSFET 영역(NR2)은 제3 파워 배선(M1_R3)에 인접할 수 있다. 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 제1 파워 배선(M1_R1)에 인접할 수 있다. 평면적 관점에서, 제1 파워 배선(M1_R1)은 제1 및 제2 PMOSFET 영역들(PR1, PR2) 사이에 배치될 수 있다.
더블 하이트 셀(DHC)의 제1 방향(D1)으로의 길이는 제2 높이(HE2)로 정의될 수 있다. 제2 높이(HE2)는 도 1의 제1 높이(HE1)의 약 두 배일 수 있다. 더블 하이트 셀(DHC)의 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 묶여서 하나의 PMOSFET 영역으로 동작할 수 있다.
따라서, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는, 앞서 도 1의 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기보다 클 수 있다. 예를 들어, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기의 약 두 배일 수 있다. 결과적으로, 더블 하이트 셀(DHC)은 싱글 하이트 셀(SHC)에 비해 더 고속으로 동작할 수 있다. 본 발명에 있어서, 도 2에 나타난 더블 하이트 셀(DHC)은 멀티 하이트 셀로 정의될 수 있다. 도시되진 않았지만, 멀티 하이트 셀은, 셀 높이가 싱글 하이트 셀(SHC)의 약 세 배인 트리플 하이트 셀을 포함할 수 있다.
도 3을 참조하면, 기판(100) 상에 제1 싱글 하이트 셀(SHC1), 제2 싱글 하이트 셀(SHC2) 및 더블 하이트 셀(DHC)이 이차원 적으로 배치될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 및 제2 파워 배선들(M1_R1, M1_R2) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 및 제3 파워 배선들(M1_R1, M1_R3) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 싱글 하이트 셀(SHC1)과 제1 방향(D1)으로 인접할 수 있다.
더블 하이트 셀(DHC)은 제2 및 제3 파워 배선들(M1_R2, M1_R3) 사이에 배치될 수 있다. 더블 하이트 셀(DHC)은 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)과 제2 방향(D2)으로 인접할 수 있다.
제1 싱글 하이트 셀(SHC1)과 더블 하이트 셀(DHC) 사이, 및 제2 싱글 하이트 셀(SHC2)과 더블 하이트 셀(DHC) 사이에 분리 구조체(DB)가 제공될 수 있다. 분리 구조체(DB)에 의해, 더블 하이트 셀(DHC)의 활성 영역은, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역으로부터 전기적으로 분리될 수 있다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 도 5a 내지 도 5e는 각각 도 4의 A-A'선, B-B'선, C-C'선, D-D'선 및 E-E'선에 따른 단면도들이다. 도 6은 도 5d의 M 영역의 일 실시예를 나타낸 확대도이다. 도 4 및 도 5a 내지 도 5e에 도시된 반도체 소자는, 도 3의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)을 보다 구체적으로 나타낸 일 예이다.
도 4 및 도 5a 내지 도 5e를 참조하면, 기판(100) 상에 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)이 제공될 수 있다. 각각의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 상에는 로직 회로를 구성하는 로직 트랜지스터들이 배치될 수 있다. 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 일 예로, 기판(100)은 실리콘 기판일 수 있다.
기판(100)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 가질 수 있다. 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2) 각각은, 제2 방향(D2)으로 연장될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 NMOSFET 영역(NR1) 및 제1 PMOSFET 영역(PR1)을 포함할 수 있고, 제2 싱글 하이트 셀(SHC2)은 제2 PMOSFET 영역(PR2) 및 제2 NMOSFET 영역(NR2)을 포함할 수 있다.
기판(100)의 상부에 형성된 트렌치(TR)에 의해 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)이 정의될 수 있다. 제1 활성 패턴(AP1)은 각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 제공될 수 있다. 제2 활성 패턴(AP2)은 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 제공될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 제2 방향(D2)으로 연장될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 기판(100)의 일부로써, 수직하게 돌출된 부분들일 수 있다.
소자 분리막(ST)이 트렌치(TR)를 채울 수 있다. 소자 분리막(ST)은 실리콘 산화막을 포함할 수 있다. 소자 분리막(ST)은 후술할 제1 및 제2 채널 패턴들(CH1, CH2)을 덮지 않을 수 있다.
제1 및 제2 활성 패턴들(AP1, AP2)과 소자 분리막(ST) 사이에 라이너 막(OLI)이 개재될 수 있다. 라이너 막(OLI)은 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 측벽을 직접 덮을 수 있다. 다시 말하면, 라이너 막(OLI)은 트렌치(TR)의 측벽을 직접 덮을 수 있다. 라이너 막(OLI)은 트렌치(TR)의 바닥을 직접 덮을 수 있다. 예를 들어, 라이너 막(OLI)은 실리콘 산화막, 실리콘 질화막 또는 이들의 조합을 포함할 수 있다. 본 발명의 일 실시예로, 라이너 막(OLI)은 소자 분리막(ST)과 동일한 물질을 포함할 수 있고, 이때 라이너 막(OLI)과 소자 분리막(ST) 사이의 경계는 나타나지 않을 수 있다.
제1 활성 패턴(AP1) 상에 제1 채널 패턴(CH1)이 제공될 수 있다. 제2 활성 패턴(AP2) 상에 제2 채널 패턴(CH2)이 제공될 수 있다. 제1 채널 패턴(CH1) 및 제2 채널 패턴(CH2) 각각은, 순차적으로 적층된 제1 반도체 패턴(SP1), 제2 반도체 패턴(SP2) 및 제3 반도체 패턴(SP3)을 포함할 수 있다. 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은 수직적 방향(즉, 제3 방향(D3))으로 서로 이격될 수 있다.
제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각은 실리콘(Si), 게르마늄(Ge) 또는 실리콘-게르마늄(SiGe)을 포함할 수 있다. 바람직하기로, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각은 결정질 실리콘(crystalline silicon)을 포함할 수 있다.
제1 활성 패턴(AP1) 상에 복수 개의 제1 소스/드레인 패턴들(SD1)이 제공될 수 있다. 제1 소스/드레인 패턴들(SD1)이 제1 활성 패턴(AP1)의 상부의 제1 리세스들(RS1) 내에 각각 제공될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)의 불순물 영역들일 수 있다. 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 개재될 수 있다. 다시 말하면, 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 한 쌍의 제1 소스/드레인 패턴들(SD1)을 서로 연결할 수 있다.
제2 활성 패턴(AP2) 상에 복수 개의 제2 소스/드레인 패턴들(SD2)이 제공될 수 있다. 제2 소스/드레인 패턴들(SD2)이 제2 활성 패턴(AP2)의 상부의 제2 리세스들(RS2) 내에 각각 제공될 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)의 불순물 영역들일 수 있다. 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 개재될 수 있다. 다시 말하면, 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 한 쌍의 제2 소스/드레인 패턴들(SD2)을 서로 연결할 수 있다.
제1 및 제2 소스/드레인 패턴들(SD1, SD2)은 선택적 에피택시얼 성장(SEG) 공정으로 형성된 에피택시얼 패턴들일 수 있다. 일 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상면은, 제3 반도체 패턴(SP3)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다. 다른 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상면은, 제3 반도체 패턴(SP3)의 상면보다 높을 수 있다.
제1 소스/드레인 패턴들(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 이로써, 한 쌍의 제1 소스/드레인 패턴들(SD1)은, 그들 사이의 제1 채널 패턴(CH1)에 압축 응력(compressive stress)을 제공할 수 있다. 제2 소스/드레인 패턴들(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다.
각각의 제1 소스/드레인 패턴들(SD1)은 제1 반도체 층(SEL1) 및 제1 반도체 층(SEL1) 상의 제2 반도체 층(SEL2)을 포함할 수 있다. 제1 반도체 층(SEL1)은 제1 리세스(RS1)의 내측벽을 덮을 수 있다. 제1 반도체 층(SEL1)의 두께는, 그의 하부에서 그의 상부로 갈수록 얇아질 수 있다. 예를 들어, 제1 리세스(RS1)의 바닥 상의 제1 반도체 층(SEL1)의 제3 방향(D3)으로의 두께는, 제1 리세스(RS1)의 상부 상의 제1 반도체 층(SEL1)의 제2 방향(D2)으로의 두께보다 클 수 있다. 제1 반도체 층(SEL1)은, 제1 리세스(RS1)의 프로파일을 따라 U자 형태를 가질 수 있다. 제2 반도체 층(SEL2)은 제1 반도체 층(SEL1)을 제외한 제1 리세스(RS1)의 남은 영역을 채울 수 있다. 제2 반도체 층(SEL2)의 부피는 제1 반도체 층(SEL1)의 부피보다 클 수 있다.
제1 반도체 층(SEL1) 및 제2 반도체 층(SEL2) 각각은 실리콘-게르마늄(SiGe)을 포함할 수 있다. 구체적으로, 제1 반도체 층(SEL1)은 상대적으로 저농도의 게르마늄(Ge)을 함유할 수 있다. 본 발명의 다른 실시예로, 제1 반도체 층(SEL1)은 게르마늄(Ge)을 제외한 실리콘(Si)만을 함유할 수도 있다. 제1 반도체 층(SEL1)의 게르마늄(Ge)의 농도는 0 at% 내지 10 at%일 수 있다.
제2 반도체 층(SEL2)은 상대적으로 고농도의 게르마늄(Ge)을 함유할 수 있다. 일 예로, 제2 반도체 층(SEL2)의 게르마늄(Ge)의 농도는 30 at% 내지 70 at%일 수 있다. 제2 반도체 층(SEL2)의 게르마늄(Ge)의 농도는 제3 방향(D3)으로 갈수록 증가할 수 있다.
제1 및 제2 반도체 층들(SEL1, SEL2)은, 제1 소스/드레인 패턴(SD1)이 p형을 갖도록 하는 불순물(예를 들어, 보론)을 포함할 수 있다. 제2 반도체 층(SEL2)의 불순물의 농도(예를 들어, 원자 퍼센트)는 제1 반도체 층(SEL1)의 불순물의 농도보다 클 수 있다.
제1 반도체 층(SEL1)은, 후술할 희생층들(SAL)을 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)로 교체하는 공정 동안, 제2 반도체 층(SEL2)을 보호할 수 있다. 다시 말하면, 제1 반도체 층(SEL1)은 희생층들(SAL)을 제거하는 식각 물질이 제2 반도체 층(SEL2)으로 침투하여 이를 식각하는 것을 방지할 수 있다.
제1 및 제2 채널 패턴들(CH1, CH2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극들(GE)은 제1 피치에 따라 제2 방향(D2)으로 배열될 수 있다. 각각의 게이트 전극들(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다.
게이트 전극(GE)은, 활성 패턴(AP1 또는 AP2)과 제1 반도체 패턴(SP1) 사이에 개재된 제1 부분(PO1), 제1 반도체 패턴(SP1)과 제2 반도체 패턴(SP2) 사이에 개재된 제2 부분(PO2), 제2 반도체 패턴(SP2)과 제3 반도체 패턴(SP3) 사이에 개재된 제3 부분(PO3), 및 제3 반도체 패턴(SP3) 위의 제4 부분(PO4)을 포함할 수 있다.
도 5a를 다시 참조하면, PMOSFET 영역(PR) 상의 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)은 서로 다른 폭을 가질 수 있다. 예를 들어, 제3 부분(PO3)의 제2 방향(D2)으로의 최대폭은, 제2 부분(PO2)의 제2 방향(D2)으로의 최대폭보다 클 수 있다. 제1 부분(PO1)의 제2 방향(D2)으로의 최대폭은, 제3 부분(PO3)의 제2 방향(D2)으로의 최대폭보다 클 수 있다.
도 5d 및 도 5e를 다시 참조하면, 게이트 전극(GE)은 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 상면(TS), 바닥면(BS) 및 적어도 하나의 측벽들(SW1, SW2) 상에 제공될 수 있다. 다시 말하면, 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, MBCFET 또는 GAAFET)일 수 있다.
대표적으로, 제1 싱글 하이트 셀(SHC1)은 제2 방향(D2)으로 서로 대향하는 제1 경계(BD1) 및 제2 경계(BD2)를 가질 수 있다. 제1 및 제2 경계들(BD1, BD2)은 제1 방향(D1)으로 연장될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 방향(D1)으로 서로 대향하는 제3 경계(BD3) 및 제4 경계(BD4)를 가질 수 있다. 제3 및 제4 경계들(BD3, BD4)은 제2 방향(D2)으로 연장될 수 있다.
게이트 커팅 패턴들(CT)이 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 제2 방향(D2)으로의 경계 상에 배치될 수 있다. 예를 들어, 게이트 커팅 패턴들(CT)이 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 배치될 수 있다. 게이트 커팅 패턴들(CT)은 제3 경계(BD3)를 따라 상기 제1 피치로 배열될 수 있다. 게이트 커팅 패턴들(CT)은 제4 경계(BD4)를 따라 상기 제1 피치로 배열될 수 있다. 게이트 커팅 패턴들(CT)은 실리콘 산화막, 실리콘 질화막 또는 이들의 조합과 같은 절연 물질을 포함할 수 있다.
제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)은, 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE)과 게이트 커팅 패턴(CT)에 의해 서로 분리될 수 있다. 제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)과 그와 제1 방향(D1)으로 정렬된 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE) 사이에 게이트 커팅 패턴(CT)이 개재될 수 있다. 제1 방향(D1)으로 연장되는 게이트 전극(GE)이 게이트 커팅 패턴들(CT)에 의해 복수개의 게이트 전극들(GE)로 분리될 수 있다.
도 4를 다시 참조하면, 게이트 커팅 패턴들(CT) 중 적어도 하나는 셀의 경계가 아닌, 셀 내부에 위치할 수 있다. 예를 들어, 제2 싱글 하이트 셀(SHC2)의 제2 PMOSFET 영역(PR2)과 제2 NMOSFET 영역(NR2) 사이에 게이트 커팅 패턴(CT)이 배치될 수 있다.
게이트 커팅 패턴(CT)과 그에 인접하는 활성 영역(PR1, PR2, NR1 또는 NR2) 간의 이격 거리는 다양하게 변화할 수 있다. 예를 들어, 제2 게이트 전극(GE2)을 관통하는 제1 게이트 커팅 패턴(CT1)에 인접하는 제1 PMOSFET 영역(PR1)과 제1 거리(DI1)만큼 이격될 수 있다. 제2 게이트 전극(GE2)을 관통하는 제2 게이트 커팅 패턴(CT2)은 인접하는 제1 NMOSFET 영역(NR1)과 제2 거리(DI2)만큼 이격될 수 있다. 제1 거리(DI1)는 제2 거리(DI2)보다 클 수 있다.
도 4 및 도 5a 내지 도 5e를 다시 참조하면, 게이트 전극(GE)의 제4 부분(PO4)의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 각각 배치될 수 있다. 게이트 스페이서들(GS)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 스페이서들(GS)의 상면들은 게이트 전극(GE)의 상면보다 높을 수 있다. 게이트 스페이서들(GS)의 상면들은 후술할 제1 층간 절연막(110)의 상면과 공면을 이룰 수 있다. 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 두 개로 이루어진 다중 막(multi-layer)을 포함할 수 있다.
게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다. 게이트 캐핑 패턴(GP)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 캐핑 패턴(GP)은 후술하는 제1 및 제2 층간 절연막들(110, 120)에 대하여 식각 선택성이 있는 물질을 포함할 수 있다. 구체적으로, 게이트 캐핑 패턴(GP)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다.
게이트 전극(GE)과 제1 채널 패턴(CH1) 사이 및 게이트 전극(GE)과 제2 채널 패턴(CH2) 사이에 게이트 절연막(GI)이 개재될 수 있다. 게이트 절연막(GI)은, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 상면(TS), 바닥면(BS) 및 양 측벽들(SW1, SW2) 중 적어도 어느 하나를 덮을 수 있다. 게이트 절연막(GI)은, 게이트 전극(GE) 아래의 소자 분리막(ST)의 상면을 덮을 수 있다. 게이트 절연막(GI)은 게이트 커팅 패턴(CT)의 측벽을 덮을 수 있다 (도 5d 및 5e 참조).
본 발명의 일 실시예로, 게이트 절연막(GI)은 실리콘 산화막, 실리콘 산화질화막 및/또는 고유전막을 포함할 수 있다. 상기 고유전막은, 실리콘 산화막보다 유전상수가 높은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 하프늄 지르코늄 산화물, 하프늄 탄탈 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
다른 실시예로, 본 발명의 반도체 소자는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 절연막(GI)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 절연막(GI)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 절연막(GI)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 절연막(GI)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 전극(GE)은, 제1 금속 패턴, 및 상기 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다. 제1 금속 패턴은 게이트 절연막(GI) 상에 제공되어, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)에 인접할 수 있다. 제1 금속 패턴은 트랜지스터의 문턱 전압을 조절하는 일함수 금속을 포함할 수 있다. 제1 금속 패턴의 두께 및 조성을 조절하여, 트랜지스터의 목적하는 문턱 전압을 달성할 수 있다. 예를 들어, 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)은 일함수 금속인 제1 금속 패턴으로 구성될 수 있다.
제1 금속 패턴은 금속 질화막을 포함할 수 있다. 예를 들어, 제1 금속 패턴은 티타늄(Ti), 탄탈(Ta), 알루미늄(Al), 텅스텐(W) 및 몰리브덴(Mo)으로 이루어진 군에서 선택된 적어도 하나의 금속 및 질소(N)를 포함할 수 있다. 나아가, 제1 금속 패턴은 탄소(C)를 더 포함할 수도 있다. 제1 금속 패턴은, 적층된 복수 개의 일함수 금속막들을 포함할 수 있다.
제2 금속 패턴은 제1 금속 패턴에 비해 저항이 낮은 금속을 포함할 수 있다. 예를 들어, 제2 금속 패턴은 텅스텐(W), 알루미늄(Al), 티타늄(Ti) 및 탄탈(Ta)로 이루어진 군에서 선택된 적어도 하나의 금속을 포함할 수 있다. 예를 들어, 게이트 전극(GE)의 제4 부분(PO4)은 제1 금속 패턴 및 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다.
도 5b를 다시 참조하면, 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 내측 스페이서들(IP)이 제공될 수 있다. 내측 스페이서들(IP)은, 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3)과 제2 소스/드레인 패턴(SD2) 사이에 각각 개재될 수 있다. 내측 스페이서들(IP)은 제2 소스/드레인 패턴(SD2)과 직접 접촉할 수 있다. 게이트 전극(GE)의 제1 내지 제3 부분들(PO1, PO2, PO3) 각각은, 내측 스페이서(IP)에 의해 제2 소스/드레인 패턴(SD2)과 이격될 수 있다.
기판(100) 상에 제1 층간 절연막(110)이 제공될 수 있다. 제1 층간 절연막(110)은 게이트 스페이서들(GS) 및 제1 및 제2 소스/드레인 패턴들(SD1, SD2)을 덮을 수 있다. 제1 층간 절연막(110)의 상면은, 게이트 캐핑 패턴(GP)의 상면 및 게이트 스페이서(GS)의 상면과 실질적으로 공면을 이룰 수 있다. 제1 층간 절연막(110) 상에, 게이트 캐핑 패턴(GP)을 덮는 제2 층간 절연막(120)이 배치될 수 있다. 제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 일 예로, 제1 내지 제4 층간 절연막들(110-140)은 실리콘 산화막을 포함할 수 있다.
제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 양 측에 제2 방향(D2)으로 서로 대향하는 한 쌍의 분리 구조체들(DB)이 제공될 수 있다. 예를 들어, 한 쌍의 분리 구조체들(DB)은 제1 싱글 하이트 셀(SHC1)의 제1 및 제2 경계들(BD1, BD2) 상에 각각 제공될 수 있다. 분리 구조체(DB)는 제1 방향(D1)으로 게이트 전극들(GE)과 평행하게 연장될 수 있다. 분리 구조체(DB)와 그에 인접하는 게이트 전극(GE) 간의 피치는 상기 제1 피치와 동일할 수 있다.
분리 구조체(DB)는 제1 및 제2 층간 절연막들(110, 120)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장될 수 있다. 분리 구조체(DB)는 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부를 관통할 수 있다. 분리 구조체(DB)는, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역을 인접하는 다른 셀의 활성 영역으로부터 전기적으로 분리시킬 수 있다.
제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 각각 전기적으로 연결되는 활성 콘택들(AC)이 제공될 수 있다. 한 쌍의 활성 콘택들(AC)이, 게이트 전극(GE)의 양 측에 각각 제공될 수 있다. 평면적 관점에서, 활성 콘택(AC)은 제1 방향(D1)으로 연장되는 바 형태를 가질 수 있다.
활성 콘택(AC)은 자기 정렬된 콘택(self-aligned contact)일 수 있다. 다시 말하면, 활성 콘택(AC)은 게이트 캐핑 패턴(GP) 및 게이트 스페이서(GS)를 이용하여 자기 정렬적으로 형성될 수 있다. 예를 들어, 활성 콘택(AC)은 게이트 스페이서(GS)의 측벽의 적어도 일부를 덮을 수 있다. 도시되진 않았지만, 활성 콘택(AC)은, 게이트 캐핑 패턴(GP)의 상면의 일부를 덮을 수 있다.
활성 콘택(AC)과 제1 소스/드레인 패턴(SD1) 사이, 및 활성 콘택(AC)과 제2 소스/드레인 패턴(SD2) 사이에 실리사이드 패턴들(SC)이 각각 개재될 수 있다. 활성 콘택(AC)은, 실리사이드 패턴(SC)을 통해 소스/드레인 패턴(SD1, SD2)과 전기적으로 연결될 수 있다. 실리사이드 패턴(SC)은 금속-실리사이드(Metal-Silicide)를 포함할 수 있으며, 일 예로 티타늄-실리사이드, 탄탈륨-실리사이드, 텅스텐-실리사이드, 니켈-실리사이드, 및 코발트-실리사이드 중 적어도 하나를 포함할 수 있다.
도 5c를 다시 참조하면, 제1 싱글 하이트 셀(SHC1) 상의 적어도 하나의 활성 콘택(AC)은, 제1 PMOSFET 영역(PR1)의 제1 소스/드레인 패턴(SD1)과 제1 NMOSFET 영역(NR1)의 제2 소스/드레인 패턴(SD2)을 서로 전기적으로 연결할 수 있다. 활성 콘택(AC)은, 제1 소스/드레인 패턴(SD1) 상의 제1 몸체부(BP1) 및 제2 소스/드레인 패턴(SD2) 상의 제2 몸체부(BP2)를 포함할 수 있다. 제1 몸체부(BP1)는 제1 소스/드레인 패턴(SD1)의 상면과 연결될 수 있고, 제2 몸체부(BP2)는 제2 소스/드레인 패턴(SD2)의 상면과 연결될 수 있다. 제1 활성 콘택(AC1)은, 제1 몸체부(BP1) 및 제2 몸체부(BP2) 사이에 개재된 돌출 패턴(PRP)을 더 포함할 수 있다. 돌출 패턴(PRP)은 제1 PMOSFET 영역(PR1) 및 제1 NMOSFET 영역(NR1) 사이의 소자 분리막(ST) 위에 제공될 수 있다.
돌출 패턴(PRP)은, 제1 몸체부(BP1)로부터 제1 소스/드레인 패턴(SD1)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 돌출 패턴(PRP)은, 제2 몸체부(BP2)로부터 제2 소스/드레인 패턴(SD2)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 돌출 패턴(PRP)은 활성 콘택(AC)과 제1 소스/드레인 패턴(SD1) 및 제2 소스/드레인 패턴(SD2) 간의 접촉 면적을 증가시킬 수 있다. 따라서 활성 콘택(AC)과 제1 소스/드레인 패턴(SD1) 및 제2 소스/드레인 패턴(SD2) 간의 저항이 감소될 수 있다. 결과적으로 본 발명의 실시예들에 따른 반도체 소자의 동작 속도가 향상될 수 있다.
제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)과 각각 전기적으로 연결되는 게이트 콘택들(GC)이 제공될 수 있다. 평면적 관점에서, 제1 싱글 하이트 셀(SHC1) 상의 게이트 콘택들(GC)은 제1 PMOSFET 영역(PR1) 상에 중첩되게 배치될 수 있다. 다시 말하면, 제1 싱글 하이트 셀(SHC1) 상의 게이트 콘택들(GC)은 제1 활성 패턴(AP1) 상에 제공될 수 있다 (도 5a 참조).
게이트 콘택(GC)은, 게이트 전극(GE) 상에서 위치의 제한 없이 자유롭게 배치될 수 있다. 예를 들어, 제2 싱글 하이트 셀(SHC2) 상의 게이트 콘택들(GC)은, 제2 PMOSFET 영역(PR2), 제2 NMOSFET 영역(NR2) 및 트렌치(TR)를 채우는 소자 분리막(ST) 상에 각각 배치될 수 있다 (도 4 참조).
본 발명의 일 실시예로, 도 5a 및 도 5c를 참조하면, 게이트 콘택(GC)에 인접하는 활성 콘택(AC)의 상부는 상부 절연 패턴(UIP)으로 채워질 수 있다. 상부 절연 패턴(UIP)의 바닥면은 게이트 콘택(GC)의 바닥면보다 더 낮을 수 있다. 다시 말하면, 게이트 콘택(GC)에 인접하는 활성 콘택(AC)의 상면은, 상부 절연 패턴(UIP)에 의해 게이트 콘택(GC)의 바닥면보다 더 낮게 내려올 수 있다. 이로써, 게이트 콘택(GC)이 그와 인접하는 활성 콘택(AC)과 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다.
활성 콘택(AC) 및 게이트 콘택(GC) 각각은, 도전 패턴(FM) 및 도전 패턴(FM)을 감싸는 배리어 패턴(BM)을 포함할 수 있다. 예를 들어, 도전 패턴(FM)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나의 금속을 포함할 수 있다. 배리어 패턴(BM)은 도전 패턴(FM)의 측벽들 및 바닥면을 덮을 수 있다. 배리어 패턴(BM)은 금속막/금속 질화막을 포함할 수 있다. 상기 금속막은 티타늄, 탄탈륨, 텅스텐, 니켈, 코발트 및 백금 중 적어도 하나를 포함할 수 있다. 상기 금속 질화막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 니켈 질화막(NiN), 코발트 질화막(CoN) 및 백금 질화막(PtN) 중 적어도 하나를 포함할 수 있다.
제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 예를 들어, 제1 금속 층(M1)은 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2), 제3 파워 배선(M1_R3) 및 제1 배선들(M1_I)을 포함할 수 있다. 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 각각은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다.
구체적으로, 제1 및 제2 파워 배선들(M1_R1, M1_R2)은 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 각각 제공될 수 있다. 제1 파워 배선(M1_R1)은 제3 경계(BD3)를 따라 제2 방향(D2)으로 연장될 수 있다. 제2 파워 배선(M1_R2)은 제4 경계(BD4)를 따라 제2 방향(D2)으로 연장될 수 있다.
제1 금속 층(M1)의 제1 배선들(M1_I)은 제2 피치로 제1 방향(D1)을 따라 배열될 수 있다. 상기 제2 피치는 상기 제1 피치보다 작을 수 있다. 제1 배선들(M1_I) 각각의 선폭은, 제1 내지 제3 파워 배선들(M1_R1, M1_R2, M1_R3) 각각의 선폭보다 작을 수 있다.
제1 금속 층(M1)은, 제1 비아들(VI1)을 더 포함할 수 있다. 제1 비아들(VI1)은 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 아래에 각각 제공될 수 있다. 제1 비아(VI1)를 통해 활성 콘택(AC) 또는 게이트 콘택(GC)과 제1 금속 층(M1)의 배선이 서로 전기적으로 연결될 수 있다.
제1 금속 층(M1)의 배선과 그 아래의 제1 비아(VI1)는 서로 각각 별도의 공정으로 형성될 수 있다. 다시 말하면, 제1 금속 층(M1)의 배선 및 제1 비아(VI1) 각각은 싱글 다마신 공정으로 형성될 수 있다. 본 실시예에 따른 반도체 소자는, 20 nm 미만의 공정을 이용하여 형성된 것일 수 있다.
제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제2 금속 층(M2)은 복수개의 제2 배선들(M2_I)을 포함할 수 있다. 제2 배선들(M2_I)은 제1 방향(D1)으로 서로 평행하게 연장될 수 있다. 제2 금속 층(M2)은, 제2 배선들(M2_I) 아래에 각각 제공된 제2 비아들(VI2)을 더 포함할 수 있다. 제2 비아(VI2)를 통해 제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선이 서로 전기적으로 연결될 수 있다. 제2 금속 층(M2)의 배선과 그 아래의 제2 비아(VI2)는 듀얼 다마신 공정으로 함께 형성될 수 있다.
제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선은 서로 동일하거나 다른 도전 물질을 포함할 수 있다. 도시되진 않았지만, 제4 층간 절연막(140) 상에 적층된 금속 층들(예를 들어, M3, M4, M5...)이 추가로 배치될 수 있다. 상기 적층된 금속 층들 각각은 셀들간의 라우팅을 위한 배선들을 포함할 수 있다.
도 5d를 다시 참조하여, 게이트 전극들(GE) 중 제1 게이트 전극(GE1), 게이트 커팅 패턴들(CT1, CT2) 및 스페이서 패턴들(SPP1-SPP3)에 대해 보다 상세히 설명한다.
제1 PMOSFET 영역(PR1) 및 제2 PMOSFET 영역(PR2) 사이의 제3 경계(BD3) 상에, 제1 게이트 전극(GE1)을 관통하는 제1 게이트 커팅 패턴(CT1)이 제공될 수 있다. 제1 NMOSFET 영역(NR1)에 인접하는 제4 경계(BD4) 상에, 제1 게이트 전극(GE1)을 관통하는 제2 게이트 커팅 패턴(CT2)이 제공될 수 있다.
제1 게이트 커팅 패턴(CT1)과 제2 PMOSFET 영역(PR2) 상의 제1 채널 패턴(CH1) 사이에 제1 스페이서 패턴(SPP1)이 제공될 수 있다. 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 사이에 제2 스페이서 패턴(SPP2)이 제공될 수 있다. 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이에 제3 스페이서 패턴(SPP3)이 제공될 수 있다.
대표적으로, 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1)의 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각은, 상면(TS), 제1 측벽(SW1), 제1 측벽(SW1)에 대향하는 제2 측벽(SW2) 및 바닥면(BS)을 포함할 수 있다. 제2 측벽(SW2)은 반도체 패턴의 최외곽 측벽에 해당할 수 있다. 게이트 전극(GE)은 상면(TS), 제1 측벽(SW1) 및 바닥면(BS)을 커버할 수 있다. 게이트 전극(GE)은 제2 측벽(SW2)을 커버하지 않을 수 있다. 상면(TS), 바닥면(BS) 및 제1 측벽(SW1)은 게이트 절연막(GI)에 의해 덮일 수 있다. 상면(TS), 바닥면(BS) 및 제1 측벽(SW1)은 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE)을 마주볼 수 있다. 제2 측벽(SW2)은 게이트 절연막(GI)에 의해 덮이지 않을 수 있다. 제2 측벽(SW2)은 식각 방지막(EG)에 의해 덮일 수 있다.
제1 내지 제3 스페이서 패턴들(SPP1-SPP3) 각각은 제1 잔류 패턴(RP1) 및 제2 잔류 패턴(RP2)을 포함할 수 있다. 제1 잔류 패턴(RP1)은 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 제2 측벽(SW2)에 인접할 수 있다. 제1 잔류 패턴(RP1)과 제2 측벽(SW2) 사이에 식각 방지막(EG)이 개재될 수 있다. 또한, 제1 잔류 패턴(RP1)은 제1 게이트 커팅 패턴(CT1) 또는 제2 게이트 커팅 패턴(CT2) 중 적어도 어느 하나에 인접할 수 있다. 일 예로, 제1 잔류 패턴(RP1)은 폴리실리콘을 포함할 수 있다. 제1 잔류 패턴(RP1) 상에 제2 잔류 패턴(RP2)이 제공될 수 있다. 제2 잔류 패턴(RP2)은 제1 잔류 패턴(RP1)에 의해 제1 게이트 커팅 패턴(CT1) 또는 제2 게이트 커팅 패턴(CT2)으로부터 이격될 수 있다. 제2 잔류 패턴(RP2)은 제1 잔류 패턴(RP1)에 의해 제1 채널 패턴(CH1) 또는 제2 채널 패턴(CH2)으로부터 이격될 수 있다. 일 예로, 제2 잔류 패턴(RP2)은 실리콘 질화물 또는 실리콘 산화물 중 적어도 어느 하나를 포함할 수 있다. 제1 잔류 패턴(RP1) 및 제2 잔류 패턴(RP2)은 서로 상이한 물질을 포함할 수 있다.
제2 스페이서 패턴(SPP2)은 서로 대향하는 제3 측벽(SW3) 및 제4 측벽(SW4)을 포함할 수 있다. 제2 스페이서 패턴(SPP2)의 제3 측벽(SW3)은 식각 방지막(EG)과 직접 접촉할 수 있다. 제2 스페이서 패턴(SPP2)의 제4 측벽(SW4)은 제1 게이트 커팅 패턴(CT1)과 직접 접촉할 수 있다. 제2 스페이서 패턴(SPP2)의 제3 측벽(SW3) 중 식각 방지막(EG)과 접촉하지 않는 부분은 게이트 절연막(GI)에 의해 덮일 수 있다.
제1 스페이서 패턴(SPP1) 및 제3 스페이서 패턴(SPP3)에 관한 상세한 설명은 앞서 제2 스페이서 패턴(SPP2)에서 설명한 것과 실질적으로 동일하거나 유사할 수 있다.
제1 싱글 하이트 셀(SHC1) 상의 제1 게이트 전극(GE1)은, 그의 상부에 제1 연장부(EXP1), 제2 연장부(EXP2) 및 이들 사이의 메인부(MIP)를 포함할 수 있다. 제1 연장부(EXP1)는 제2 스페이서 패턴(SPP2) 상에 제공되어 이와 수직적으로 중첩될 수 있다. 제1 연장부(EXP1)는 게이트 절연막(GI)을 사이에 두고 제1 게이트 커팅 패턴(CT1)에 인접할 수 있다.
제2 연장부(EXP2)는 제3 스페이서 패턴(SPP3) 상에 제공되어 이와 수직적으로 중첩될 수 있다. 제2 연장부(EXP2)는 게이트 절연막(GI)을 사이에 두고 제2 게이트 커팅 패턴(CT2)에 인접할 수 있다.
메인부(MIP)는, 제1 게이트 전극(GE1) 중 제1 채널 패턴(CH1)과 제2 채널 패턴(CH2)을 커버하는 부분일 수 있다. 메인부(MIP)는 제1 방향(D1)으로 제1 길이(L1)를 가질 수 있다. 제1 길이(L1)는, 제1 게이트 커팅 패턴(CT1)에서 제2 게이트 커팅 패턴(CT2)까지의 거리인 제2 길이(L2)보다 작을 수 있다. 제2 및 제3 스페이서 패턴들(SPP2, SPP3)에 의해 제1 게이트 전극(GE1)의 메인부(MIP)의 길이(즉, L1)가 제1 게이트 전극(GE1)의 최대 길이(즉, L2)보다 작아질 수 있다.
제1 게이트 전극(GE1)은 제1 연장부(EXP1) 상의 제1 돌출부(PTP1), 및 제2 연장부(EXP2) 상의 제2 돌출부(PTP2)를 더 포함할 수 있다. 제1 돌출부(PTP1)는 게이트 절연막(GI)을 사이에 두고 제1 게이트 커팅 패턴(CT1)에 인접할 수 있다. 제2 돌출부(PTP2)는 게이트 절연막(GI)을 사이에 두고 제2 게이트 커팅 패턴(CT2)에 인접할 수 있다. 제1 돌출부(PTP1)의 상면은 제1 게이트 커팅 패턴(CT1)에 인접한 방향으로 갈수록 그의 높이가 증가할 수 있다. 제2 돌출부(PTP2)의 상면은 제2 게이트 커팅 패턴(CT2)에 인접한 방향으로 갈수록 그의 높이가 증가할 수 있다. 도시된 것과 달리, 제1 돌출부(PTP1) 또는 제2 돌출부(PTP2) 중 적어도 어느 하나는 메인부(MIP) 상으로 연장될 수 있다.
본 실시예에 따른 반도체 소자의 게이트 전극(GE)은 상대적으로 작은 제1 길이(L1)를 가질 수 있다. 게이트 전극(GE)의 길이가 줄어들면서 게이트 전극(GE)의 부피가 감소할 수 있다. 결과적으로, 게이트 전극(GE)과 그에 인접하는 활성 콘택(AC) 간의 기생 커패시턴스가 줄어들 수 있다. 기생 커패시턴스가 줄어들면서 반도체 소자의 동작 속도가 향상되고 전기적 특성이 향상될 수 있다.
본 발명의 실시예들에 따르면, 스페이서 패턴들(SPP1-SPP3)이 제공됨으로써, 게이트 커팅 패턴(CT1, CT2)과 채널 패턴(CH1, CH2) 간의 거리를 늘일 수 있다. 이로써, 게이트 전극(GE)의 돌출부들(PTP1, PTP2)과 그에 인접하는 활성 콘택(AC)이 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 5e를 다시 참조하여, 게이트 전극들(GE) 중 제2 게이트 전극(GE2), 게이트 커팅 패턴들(CT1, CT2) 및 스페이서 패턴들(SPP1-SPP3)에 대해 보다 상세히 설명한다.
제1 PMOSFET 영역(PR1) 및 제2 PMOSFET 영역(PR2) 사이의 제3 경계(BD3) 상에, 제2 게이트 전극(GE2)을 관통하는 제1 게이트 커팅 패턴(CT1)이 제공될 수 있다. 제1 NMOSFET 영역(NR1)에 인접하는 제4 경계(BD4) 상에, 제2 게이트 전극(GE2)을 관통하는 제2 게이트 커팅 패턴(CT2)이 제공될 수 있다.
제1 게이트 커팅 패턴(CT1)과 제2 PMOSFET 영역(PR2) 상의 제1 채널 패턴(CH1) 사이에 제1 스페이서 패턴(SPP1)이 제공될 수 있다. 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이에 제3 스페이서 패턴(SPP3)이 제공될 수 있다. 한편, 본 실시예에 따르면, 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 사이에 제2 스페이서 패턴(SPP2)이 생략될 수 있다.
제2 스페이서 패턴(SPP2)이 생략됨으로써, 제2 게이트 전극(GE2)이 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 각각의 상면(TS), 바닥면(BS), 제1 측벽(SW1) 및 제2 측벽(SW2)을 모두 커버할 수 있다. 다시 말하면, 제1 PMOSFET 영역(PR1) 상의 제2 게이트 전극(GE2)은, 채널을 완전히 둘러싸는 게이트 올 어라운드(gate-all-around) 구조를 가질 수 있다.
제2 게이트 전극(GE2)을 관통하는 제1 게이트 커팅 패턴(CT1)의 폭(W2)은, 제1 게이트 전극(GE1)을 관통하는 제1 게이트 커팅 패턴(CT1)의 폭(W1, 도 5d 참조)보다 작을 수 있다. 제1 게이트 커팅 패턴(CT1)의 폭을 줄여 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1)간의 거리(DI1)를 늘릴 경우, 제2 스페이서 패턴(SPP2)이 생략될 수 있다.
구체적으로, 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 간의 거리는 제1 거리(DI1)일 수 있다. 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이의 거리는 제2 거리(DI2)일 수 있다. 제1 거리(DI1)는 제2 거리(DI2)보다 클 수 있다. 제1 거리(DI1)는 상대적으로 큰 값을 갖기 때문에, 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 사이에 제2 스페이서 패턴(SPP2)이 형성되지 않을 수 있다. 제2 거리(DI2)는 상대적으로 작은 값을 갖기 때문에, 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이에 제3 스페이서 패턴(SPP3)이 형성될 수 있다.
본 발명의 실시예들에 따르면, 게이트 커팅 패턴(CT)과 채널 패턴(CH1, CH2) 간의 이격 거리를 조절함으로써, 스페이서 패턴(SPP1-SPP3)의 형성 여부 및 스페이서 패턴(SPP1-SPP3)의 크기를 조절할 수 있다.
도 5e의 제1 PMOSFET 영역(PR1) 상에 나타난 바와 같이, 제2 게이트 전극(GE2)이 채널 패턴의 둘레를 커버하는 게이트 올 어라운드 구조를 가질 경우, 게이트 전극(GE2)의 채널 제어력은 상승할 수 있다. 다만, 제2 게이트 전극(GE2)의 길이가 늘어나고 부피가 증가하면서, 앞서 설명한 기생 커패시턴스가 상승할 수 있다. 따라서 본 발명의 실시예들에 따르면, 채널 제어력보다 동작 속도가 더 중요한 트랜지스터 영역에는 스페이서 패턴(SPP1-SPP3)을 제공하여 게이트 전극(GE)의 길이를 줄일 수 있고, 동작 속도보다 채널 제어력이 더 중요한 트랜지스터 영역에는 스페이서 패턴(SPP1-SPP3)을 생략하여 게이트 전극(GE)이 게이트 올 어라운드 구조를 갖도록 할 수 있다.
도 6을 참조하여, 대표적으로 제2 스페이서 패턴(SPP2)의 일 실시예에 대해 보다 상세히 설명한다. 제2 스페이서 패턴(SPP2)은 제1 잔류 패턴(RP1) 및 제1 잔류 패턴(RP1) 상의 제2 잔류 패턴(RP2)을 포함할 수 있다.
제1 잔류 패턴(RP1)은 제1 내지 제3 반도체 패턴들(SP1-SP3) 각각의 제2 측벽(SW2)에 인접하면서 수직적으로 연장되는 제1 패턴(PA1), 제1 게이트 커팅 패턴(CT1)과 제2 잔류 패턴(RP2) 사이에 개재되며 수직적으로 연장되는 제2 패턴(PA2), 및 제1 패턴(PA1)과 제2 패턴(PA2)을 연결하는 제3 패턴(PA3)을 포함할 수 있다. 일 예로, 제1 잔류 패턴(RP1)은 U자형 프로파일을 가질 수 있다. 제1 패턴(PA1)은 식각 방지막(EG) 및 제2 잔류 패턴(RP2)의 일 측벽과 접촉할 수 있다. 제2 패턴(PA2)은 제1 게이트 커팅 패턴(CT1) 및 제2 잔류 패턴(RP2)의 타 측벽과 접촉할 수 있다. 제3 패턴(PA3)은 제2 잔류 패턴(RP2)의 바닥면과 접촉할 수 있다. 제2 잔류 패턴(RP2)의 측벽들 및 바닥면은 제1 잔류 패턴(RP1)에 의해 둘러싸일 수 있다.
제1 패턴(PA1)의 폭은 제3 폭(W3)일 수 있다. 제2 잔류 패턴(RP2)의 폭은 제4 폭(W4)일 수 있다. 제2 패턴(PA2)의 폭은 제5 폭(W5)일 수 있다. 제3 폭(W3) 및 제5 폭(W5) 각각은 제4 폭(W4)보다 클 수 있다. 제3 폭(W3) 및 제4 폭(W4)은 서로 동일하거나 상이할 수 있다.
후술하겠지만 제2 잔류 패턴(RP2)이 제공됨으로써, 제2 잔류 패턴(RP2)이 제공되지 않을 경우에 비해 제1 잔류 패턴(RP1)의 폭이 작아질 수 있다. 즉, 제1 패턴(PA1) 및 제2 패턴(PA2) 각각의 폭인 제3 폭(W3) 및 제5 폭(W5)이 작아질 수 있다. 이에 따라, 제1 게이트 커팅 패턴(CT1)과 채널 패턴(CH1, CH2) 간의 거리가 상대적으로 커지는 경우에도 스페이서 패턴(SPP1-SPP3)이 제거되지 않을 수 있다. 이로써, 게이트 전극(GE)의 돌출부들(PTP1, PTP2)과 그에 인접하는 활성 콘택(AC)이 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
제2 스페이서 패턴(SPP2)의 상면(TOS)은 오목한 프로파일을 가질 수 있다. 일 예로, 제2 스페이서 패턴(SPP2)의 상면(TOS)은, 제3 반도체 패턴(SP3)으로부터 제1 게이트 커팅 패턴(CT1)을 향하는 방향에 따라 그의 높이가 증가할 수 있다. 다른 예로, 제2 스페이서 패턴(SPP2)의 상면(TOS)은 평평한 프로파일을 가질 수 있다.
도 7은 도 5d의 M 영역의 다른 실시예를 나타낸 확대도이다. 도 7을 참조하면, 제2 스페이서 패턴(SPP2)의 상면(TOS)은 제3 반도체 패턴(SP3)의 바닥면(BS)보다 낮을 수 있다. 다시 말하면, 제2 스페이서 패턴(SPP2)은 제3 반도체 패턴(SP3)의 제2 측벽(SW2)에 인접하지 않을 수 있다.
제1 게이트 전극(GE1)이 제3 반도체 패턴(SP3)의 상면(TS), 바닥면(BS), 제1 측벽(SW1) 및 제2 측벽(SW2)을 모두 커버할 수 있다. 제1 게이트 전극(GE1)은 제3 반도체 패턴(SP3)을 완전히 둘러싸는 게이트 올 어라운드 구조를 가질 수 있다. 다만, 제1 게이트 전극(GE1)은 제1 및 제2 반도체 패턴들(SP1, SP2)의 제2 측벽들(SW2)을 커버하지 못할 수 있다.
본 실시예에 따르면, 제2 스페이서 패턴(SPP2)의 상면(TOS)의 높이를 조절함으로써, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 중 적어도 하나를 제1 게이트 전극(GE1)이 완전히 둘러싸도록 구성할 수 있다. 이로써, 채널 제어력을 크게 낮추지 않으면서 트랜지스터의 동작 속도를 상승시킬 수 있다.
도 8은 본 발명의 다른 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 E-E'선에 따른 단면도이다. 본 실시에에서는, 앞서 도 4 및 도 5a 내지 도 5e를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 8을 참조하면, 제1 게이트 커팅 패턴(CT1)과 제2 PMOSFET 영역(PR2) 상의 제1 채널 패턴(CH1) 사이에 제1 스페이서 패턴(SPP1)이 제공될 수 있다. 한편, 본 실시예에 따르면, 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 사이에 제2 스페이서 패턴(SPP2)이 생략될 수 있다. 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이에 제3 스페이서 패턴(SPP3)이 생략될 수 있다.
제1 싱글 하이트 셀(SHC1)이 제2 싱글 하이트 셀(SHC2)에 비하여 동작 속도보다 채널 제어력을 더 필요로 하는 셀 특성을 가질 경우, 제1 싱글 하이트 셀(SHC1) 상에만 선택적으로 스페이서 패턴(SPP2, SPP3)을 생략할 수 있다. 이로써, 제1 싱글 하이트 셀(SHC1) 상의 제2 게이트 전극(GE2)은 게이트 올 어라운드 구조를 갖도록 할 수 있다.
도 9a 내지 도 19d는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 구체적으로, 도 9a, 도 10a, 도 11a, 도 12a, 도 14a, 도 15a, 도 16a, 도 17a, 도 18a 및 도 19a는 도 4의 A-A'선에 대응하는 단면도들이다. 도 15b, 도 16b, 도 17b, 도 18b 및 도 19b는 도 4의 B-B'선에 대응하는 단면도들이다. 도 15c, 도 16c, 도 17c, 도 18c 및 도 19c는 도 4의 C-C'선에 대응하는 단면도들이다. 도 9b, 도 10b, 도 11b, 도 12b, 도 13, 도 14b, 도 15d, 도 17d, 도 18d 및 도 19d는 도 4의 D-D'선에 대응하는 단면도들이다.
도 9a 및 도 9b를 참조하면, 제1 및 제2 PMOSFET 영역들(PR1, PR2) 및 제1 및 제2 NMOSFET 영역들(NR1, NR2)을 포함하는 기판(100)이 제공될 수 있다. 기판(100) 상에 서로 교번적으로 적층된 희생층들(SAL) 및 활성층들(ACL)이 형성될 수 있다. 희생층들(SAL)은 실리콘(Si), 게르마늄(Ge) 및 실리콘-게르마늄(SiGe) 중 하나를 포함할 수 있고, 활성층들(ACL)은 실리콘(Si), 게르마늄(Ge) 및 실리콘-게르마늄(SiGe) 중 다른 하나를 포함할 수 있다. 예를 들어, 희생층들(SAL)은 실리콘-게르마늄(SiGe)을 포함할 수 있고, 활성층들(ACL)은 실리콘(Si)을 포함할 수 있다.
기판(100)의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 및 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 마스크 패턴들이 각각 형성될 수 있다. 상기 마스크 패턴은 제2 방향(D2)으로 연장되는 라인 형태 또는 바(bar) 형태를 가질 수 있다.
상기 마스크 패턴들을 식각 마스크로 패터닝 공정을 수행하여, 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)을 정의하는 트렌치(TR)가 형성될 수 있다. 제1 활성 패턴(AP1)은 각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 형성될 수 있다. 제2 활성 패턴(AP2)은 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 형성될 수 있다.
각각의 제1 및 제2 활성 패턴들(AP1, AP2) 상에 적층 패턴(STP)이 형성될 수 있다. 적층 패턴(STP)은 서로 교번적으로 적층된 희생층들(SAL) 및 활성층들(ACL)을 포함할 수 있다. 적층 패턴(STP)은 상기 패터닝 공정 동안 제1 및 제2 활성 패턴들(AP1, AP2)과 함께 형성될 수 있다.
트렌치(TR)를 채우는 소자 분리막(ST)이 형성될 수 있다. 구체적으로, 기판(100)의 전면 상에 제1 및 제2 활성 패턴들(AP1, AP2) 및 적층 패턴들(STP)을 덮는 절연막이 형성될 수 있다. 적층 패턴들(STP)이 노출될 때까지 상기 절연막을 리세스하여, 소자 분리막(ST)이 형성될 수 있다.
소자 분리막(ST)은, 실리콘 산화막 같은 절연 물질을 포함할 수 있다. 적층 패턴들(STP)은 소자 분리막(ST) 위로 노출될 수 있다. 다시 말하면, 적층 패턴들(STP)은 소자 분리막(ST) 위로 수직하게 돌출될 수 있다.
도 10a 및 도 10b를 참조하면, 적층 패턴들(STP) 상에 식각 방지막(EG)이 형성될 수 있다. 식각 방지막(EG)은 적층 패턴들(STP) 각각의 측벽 및 상면을 덮을 수 있다. 식각 방지막(EG)은 소자 분리막(ST) 상으로 연장되지 않을 수 있다. 일 예로, 식각 방지막(EG)은 실리콘 산화막 또는 실리콘 산화질화막을 포함할 수 있다. 식각 방지막(EG)은 트랜지스터의 문턱 전압을 조절하고, 활성층들(ACL)이 식각 공정에서 제거되지 않도록 하는 기능을 수행할 수 있다.
도 11a 및 도 11b를 참조하면, 식각 방지막(EG) 상에 제1 희생막(PL1) 및 제2 희생막(PL2)이 순차적으로 형성될 수 있다. 제1 희생막(PL1)은 적층 패턴들(STP) 각각의 측벽 및 상면, 그리고 소자 분리막(ST)의 상면을 따라 컨포멀하게 연장될 수 있다. 제2 희생막(PL2)은 제1 희생막(PL1) 상에서, 적층 패턴들(STP) 각각의 측벽 및 상면, 그리고 소자 분리막(ST)의 상면을 따라 컨포멀하게 연장될 수 있다. 제1 희생막(PL1) 및 제2 희생막(PL2)은 서로 상이한 물질을 포함할 수 있다. 일 예로, 제1 희생막(PL1)은 폴리실리콘을 포함할 수 있고, 제2 희생막(PL2)은 실리콘 질화물 또는 실리콘 산화물 중 적어도 어느 하나를 포함할 수 있다. 제1 희생막(PL1)의 두께는 제2 희생막(PL2)의 두께보다 두꺼울 수 있다.
도 12a 및 도 12b를 참조하면, 제2 희생막(PL2)을 식각하는 식각 공정이 수행될 수 있다. 제2 희생막(PL2)의 일부분이 제거됨으로써 제2 잔류 패턴들(RP2)이 형성될 수 있다. 상기 식각 공정은 에치백(Etch Back) 공정을 이용하여 수행될 수 있다. 상기 식각 공정에 의해 적층 패턴들(STP) 각각의 상면 및 소자 분리막(ST)의 상면 상으로 연장되는 제2 희생막(PL2)의 일부분이 제거될 수 있다. 제2 잔류 패턴들(RP2)은 제1 희생막(PL1) 상에서 수직적으로 연장되는 제2 희생막(PL2)의 일부분일 수 있다.
도 13을 참조하면, 마스크들(MK)이 제1 희생막(PL1) 상에 부분적으로 형성될 수 있다. 마스크들(MK)을 식각 마스크로 하여 제2 잔류 패턴들(RP2)의 일부분을 선택적으로 제거하는 식각 공정이 수행될 수 있다. 상기, 식각 공정은 제2 잔류 패턴들(RP2)을 선택적으로 식각할 수 있는 습식 식각 공정일 수 있다. 상기 식각 공정에 의해 후술할 스페이서 패턴(SPP1, SPP2, SPP3)이 형성되는 위치에만 제2 잔류 패턴들(RP2)이 잔류할 수 있다. 상기 식각 공정이 완료되고, 마스크들(MK)은 제거될 수 있다.
도 14a 및 도 14b를 참조하면, 제1 희생막(PL1) 상에 제3 희생막(미도시)이 추가적으로 형성될 수 있다. 제3 희생막은 제1 희생막(PL1)과 동일한 물질을 포함할 수 있다. 일 예로, 제3 희생막은 폴리실리콘을 포함할 수 있다. 제3 희생막은 기판(100)의 전면 상에 형성될 수 있다. 제3 희생막은 제2 잔류 패턴들(RP2)을 덮을 수 있다.
기판(100) 상에 적층 패턴들(STP)을 가로지르는 희생 게이트 패턴들(PP)이 형성될 수 있다. 각각의 희생 게이트 패턴들(PP)은 제1 방향(D1)으로 연장되는 라인 형태 또는 바 형태로 형성될 수 있다. 희생 게이트 패턴들(PP)은 소정의 피치로 제2 방향(D2)을 따라 배열될 수 있다.
구체적으로 희생 게이트 패턴들(PP)을 형성하는 것은, 제3 희생막 상에 하드 마스크 패턴들(MP)을 형성하는 것, 및 하드 마스크 패턴들(MP)을 식각 마스크로 제3 희생막 및 제1 희생막(PL1)을 패터닝하는 것을 포함할 수 있다.
제1 희생막(PL1)이 패터닝되어 제1 희생 패턴(PLP1)이 형성될 수 있다. 제3 희생막이 패터닝되어 제2 희생 패턴(PLP2)이 형성될 수 있다. 제1 희생 패턴(PLP1) 및 제2 희생 패턴(PLP2)은 희생 게이트 패턴(PP)을 구성할 수 있다. 제1 희생 패턴(PLP1) 및 제2 희생 패턴(PLP2)은 서로 동일한 물질을 포함하므로, 도시된 것과 달리 그 사이에 경계면이 나타나지 않을 수 있다.
하드 마스크 패턴들(MP)을 식각 마스크로 하여 식각 방지막(EG)의 일부분이 제거될 수 있다. 즉, 식각 방지막(EG)은, 제1 희생 패턴(PLP1)에 의해 덮인 부분만 남겨지고 제1 희생 패턴(PLP1)에 의해 덮이지 않은 나머지 부분은 제거될 수 있다.
희생 게이트 패턴들(PP) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 형성될 수 있다. 게이트 스페이서들(GS)을 형성하는 것은, 기판(100)의 전면 상에 게이트 스페이서막을 콘포멀하게 형성하는 것, 및 상기 게이트 스페이서막을 이방성 식각하는 것을 포함할 수 있다. 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 두 개를 포함하는 다중 막(multi-layer)일 수 있다.
도 15a 내지 도 15d를 참조하면, 제1 활성 패턴(AP1) 상의 적층 패턴(STP) 내에 제1 리세스들(RS1)이 형성될 수 있다. 제2 활성 패턴(AP2) 상의 적층 패턴(STP) 내에 제2 리세스들(RS2)이 형성될 수 있다. 제1 및 제2 리세스들(RS1, RS2)을 형성하는 동안, 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 양 측 상의 소자 분리막(ST)이 더 리세스될 수 있다 (도 15c 참조).
구체적으로, 하드 마스크 패턴들(MP) 및 게이트 스페이서들(GS)을 식각 마스크로 제1 활성 패턴(AP1) 상의 적층 패턴(STP)을 식각하여, 제1 리세스들(RS1)이 형성될 수 있다. 제1 리세스(RS1)는, 한 쌍의 희생 게이트 패턴들(PP) 사이에 형성될 수 있다. 제2 활성 패턴(AP2) 상의 적층 패턴(STP) 내의 제2 리세스들(RS2)은, 제1 리세스들(RS1)을 형성하는 것과 동일한 방법으로 형성될 수 있다.
활성층들(ACL)로부터, 서로 인접하는 제1 리세스들(RS1) 사이에 순차적으로 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 형성될 수 있다. 활성층들(ACL)로부터, 서로 인접하는 제2 리세스들(RS2) 사이에 순차적으로 적층된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 형성될 수 있다. 서로 인접하는 제1 리세스들(RS1) 사이의 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은, 제1 채널 패턴(CH1)을 구성할 수 있다. 서로 인접하는 제2 리세스들(RS2) 사이의 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은, 제2 채널 패턴(CH2)을 구성할 수 있다.
도 16a 내지 도 16c를 참조하면, 제1 리세스들(RS1) 내에 제1 소스/드레인 패턴들(SD1)이 각각 형성될 수 있다. 구체적으로, 제1 리세스(RS1)의 내측벽을 시드층(seed layer)으로 하는 제1 SEG 공정을 수행하여, 제1 반도체 층(SEL1)이 형성될 수 있다. 제1 반도체 층(SEL1)은, 제1 리세스(RS1)에 의해 노출된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 및 기판(100)을 시드로 하여 성장될 수 있다. 일 예로, 상기 제1 SEG 공정은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 공정을 포함할 수 있다.
제1 반도체 층(SEL1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 제1 반도체 층(SEL1)은 상대적으로 저농도의 게르마늄(Ge)을 함유할 수 있다. 본 발명의 다른 실시예로, 제1 반도체 층(SEL1)은 게르마늄(Ge)을 제외한 실리콘(Si)만을 함유할 수도 있다. 제1 반도체 층(SEL1)의 게르마늄(Ge)의 농도는 0 at% 내지 10 at%일 수 있다.
제1 반도체 층(SEL1) 상에 제2 SEG 공정을 수행하여, 제2 반도체 층(SEL2)이 형성될 수 있다. 제2 반도체 층(SEL2)은 제1 리세스(RS1)를 완전히 채우도록 형성될 수 있다. 제2 반도체 층(SEL2)은 상대적으로 고농도의 게르마늄(Ge)을 함유할 수 있다. 일 예로, 제2 반도체 층(SEL2)의 게르마늄(Ge)의 농도는 30 at% 내지 70 at%일 수 있다.
제1 반도체 층(SEL1) 및 제2 반도체 층(SEL2)은 제1 소스/드레인 패턴(SD1)을 구성할 수 있다. 상기 제1 및 제2 SEG 공정 동안, 불순물이 인-시추(in-situ)로 주입될 수 있다. 다른 예로, 제1 소스/드레인 패턴(SD1)이 형성된 후 제1 소스/드레인 패턴(SD1)에 불순물이 주입될 수 있다. 제1 소스/드레인 패턴(SD1)은 제1 도전형(예를 들어, p형)을 갖도록 도핑될 수 있다.
제2 리세스들(RS2) 내에 제2 소스/드레인 패턴들(SD2)이 각각 형성될 수 있다. 구체적으로, 제2 소스/드레인 패턴(SD2)은 제2 리세스(RS2)의 내측벽을 시드층으로 하는 제3 SEG 공정을 수행하여 형성될 수 있다. 일 예로, 제2 소스/드레인 패턴(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다. 제2 소스/드레인 패턴(SD2)은 제2 도전형(예를 들어, n형)을 갖도록 도핑될 수 있다. 제2 소스/드레인 패턴(SD2)과 희생층들(SAL) 사이에 내측 스페이서들(IP)이 각각 형성될 수 있다.
도 17a 내지 도 17d를 참조하면, 제1 및 제2 소스/드레인 패턴들(SD1, SD2), 하드 마스크 패턴들(MP) 및 게이트 스페이서들(GS)을 덮는 제1 층간 절연막(110)이 형성될 수 있다. 일 예로, 제1 층간 절연막(110)은 실리콘 산화막을 포함할 수 있다.
희생 게이트 패턴들(PP)의 상면들이 노출될 때까지 제1 층간 절연막(110)이 평탄화될 수 있다. 제1 층간 절연막(110)의 평탄화는 에치백(Etch Back) 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. 상기 평탄화 공정 동안, 하드 마스크 패턴들(MP)은 모두 제거될 수 있다. 결과적으로, 제1 층간 절연막(110)의 상면은 희생 게이트 패턴들(PP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 공면을 이룰 수 있다.
포토리소그래피를 이용하여, 희생 게이트 패턴(PP)의 일 영역을 선택적으로 오픈할 수 있다. 예를 들어, 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상의 희생 게이트 패턴(PP)의 영역이 선택적으로 오픈될 수 있다. 오픈된 희생 게이트 패턴(PP)의 영역을 선택적으로 식각하여 제거할 수 있다. 희생 게이트 패턴(PP)이 제거된 공간에 절연 물질을 채워, 게이트 커팅 패턴(CT1, CT2)이 형성될 수 있다.
도 18a 내지 도 18d를 참조하면, 노출된 희생 게이트 패턴들(PP)이 선택적으로 제거될 수 있다. 희생 게이트 패턴들(PP)이 제거됨으로써, 제1 및 제2 채널 패턴들(CH1, CH2)을 노출하는 외측 영역(ORG)이 형성될 수 있다.
희생 게이트 패턴들(PP)을 제거하는 것은, 폴리실리콘을 식각하는 식각액을 이용한 습식 식각 공정을 포함할 수 있다. 여기서, 게이트 커팅 패턴(CT1, CT2)과 채널 패턴(CH1, CH2) 사이의 거리가 상대적으로 클 경우 게이트 커팅 패턴(CT1, CT2)과 채널 패턴(CH1, CH2) 사이로 상기 식각액이 침투하여 폴리실리콘이 모두 제거될 수 있다. 그러나, 게이트 커팅 패턴(CT1, CT2)과 채널 패턴(CH1, CH2) 사이의 거리가 좁은 경우, 식각액이 침투하기 어려워 폴리실리콘으로 이루어지는 희생 게이트 패턴(PP)의 일부가 제거되지 않고 남아 제1 잔류 패턴(RP1)이 형성될 수 있다. 이로써, 제1 잔류 패턴(RP1)과 제2 잔류 패턴(RP2)을 포함하는 스페이서 패턴(SPP1-SPP3)이 형성될 수 있다.
본 발명의 실시예들에 따르면, 제2 잔류 패턴(RP2)이 제공됨으로써 게이트 커팅 패턴(CT1, CT2)과 채널 패턴(CH1, CH2) 사이에 형성되는 희생 게이트 패턴(PP)의 두께를 감소시킬 수 있다. 즉, 제2 잔류 패턴(RP2)이 제공되지 않을 경우에 비해, 희생 게이트 패턴(PP)의 폭이 작아질 수 있다. 이에 따라, 제1 게이트 커팅 패턴(CT1)과 채널 패턴(CH1, CH2) 간의 거리가 상대적으로 커지는 경우에도 제1 잔류 패턴(RP1)이 형성될 수 있다.
제1 게이트 커팅 패턴(CT1)과 제2 PMOSFET 영역(PR2) 상의 제1 채널 패턴(CH1) 사이에 제1 스페이서 패턴(SPP1)이 형성될 수 있다. 제1 게이트 커팅 패턴(CT1)과 제1 PMOSFET 영역(PR1) 상의 제1 채널 패턴(CH1) 사이에 제2 스페이서 패턴(SPP2)이 형성될 수 있다. 제2 게이트 커팅 패턴(CT2)과 제1 NMOSFET 영역(NR1) 상의 제2 채널 패턴(CH2) 사이에 제3 스페이서 패턴(SPP3)이 형성될 수 있다.
외측 영역(ORG)을 통해 노출된 희생층들(SAL)이 선택적으로 제거되어, 내측 영역들(IRG)이 형성될 수 있다. 구체적으로, 희생층들(SAL)을 선택적으로 식각하는 식각 공정을 수행하여, 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)은 그대로 잔류시킨 채 희생층들(SAL)만을 제거할 수 있다. 상기 식각 공정은, 상대적으로 높은 게르마늄 농도를 갖는 실리콘-게르마늄에 대해 높은 식각률을 가질 수 있다. 희생층들(SAL)이 제거될 때, 식각 방지막(EG)의 일부분 또한 함께 제거될 수 있다. 스페이서 패턴(SPP1-SPP3)과 채널 패턴(CH1, CH2) 사이에 개재되는 식각 방지막(EG)의 일부분은 제거되지 않을 수 있다.
도 18d를 다시 참조하면, 희생층들(SAL)이 제거된 영역에 제1 내지 제3 내측 영역들(IRG1, IRG2, IRG3)이 각각 형성될 수 있다. 구체적으로, 활성 패턴(AP1 또는 AP2)과 제1 반도체 패턴(SP1) 사이에 제1 내측 영역(IRG1)이 형성되고, 제1 반도체 패턴(SP1)과 제2 반도체 패턴(SP2) 사이에 제2 내측 영역(IRG2)이 형성되며, 제2 반도체 패턴(SP2)과 제3 반도체 패턴(SP3) 사이에 제3 내측 영역(IRG3)이 형성될 수 있다. 제1 내지 제3 내측 영역들(IRG1, IRG2, IRG3)이 형성되더라도, 스페이서 패턴(SPP1-SPP3)을 통해 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3)이 쓰러지지 않고 그 형태를 그대로 유지할 수 있다.
도 19a 내지 도 19d를 참조하면, 노출된 제1 내지 제3 반도체 패턴들(SP1, SP2, SP3) 상에 게이트 절연막(GI)이 컨포멀하게 형성될 수 있다. 게이트 절연막(GI) 상에 게이트 전극(GE)이 형성될 수 있다.
게이트 전극(GE)은, 제1 내지 제3 내측 영역들(IRG1, IRG2, IRG3) 내에 각각 형성되는 제1 내지 제3 부분들(PO1, PO2, PO3) 및 외측 영역(ORG) 내에 형성되는 제4 부분(PO4)을 포함할 수 있다.
게이트 전극(GE)이 리세스되어, 그 높이가 줄어들 수 있다. 게이트 전극(GE)이 리세스 되는 동안 제1 및 제2 게이트 커팅 패턴들(CT1, CT2)의 상부도 일부분 리세스될 수 있다. 리세스된 게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 형성될 수 있다.
도 4 및 도 5a 내지 도 5e를 다시 참조하면, 제1 층간 절연막(110) 상에 제2 층간 절연막(120)이 형성될 수 있다. 제2 층간 절연막(120) 및 제1 층간 절연막(110)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 전기적으로 연결되는 활성 콘택들(AC)이 형성될 수 있다. 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극(GE)과 전기적으로 연결되는 게이트 콘택(GC)이 형성될 수 있다.
제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 양 측에 한 쌍의 분리 구조체들(DB)이 형성될 수 있다. 분리 구조체(DB)는, 제2 층간 절연막(120)으로부터 게이트 전극(GE)을 관통하여 활성 패턴(AP1 또는 AP2) 내부로 연장될 수 있다.
활성 콘택들(AC) 및 게이트 콘택들(GC) 상에 제3 층간 절연막(130)이 형성될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 형성될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 형성될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 형성될 수 있다.
도 20은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 E-E'선에 따른 단면도이다. 도 21은 도 20의 M 영역의 일 실시예를 나타낸 확대도이다. 본 실시에에서는, 앞서 도 4, 도 5a 내지 도 5e, 및 도 6을 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 20 및 도 21을 참조하면, 스페이서 패턴(SPP1-SPP3)은 제1 잔류 패턴(RP1) 및 제2 잔류 패턴(RP2)을 포함하되, 제1 잔류 패턴(RP1)의 제2 패턴(PA2)이 생략될 수 있다. 제1 게이트 전극(GE1)은 제2 스페이서 패턴(SPP2)과 제1 게이트 커팅 패턴(CT1) 사이에 개재되는 제1 개재부(IMP1) 및 제3 스페이서 패턴(SPP3)과 제2 게이트 커팅 패턴(CT2) 사이에 개재되는 제2 개재부(IMP2)를 더 포함할 수 있다. 제2 스페이서 패턴(SPP2)의 제2 잔류 패턴(RP2)은 제1 개재부(IMP1)와 게이트 절연막(GI)을 사이에 두고 제1 게이트 커팅 패턴(CT1)으로부터 이격될 수 있다. 제1 개재부(IMP1)는 제1 연장부(EXP1)와 수직적으로 중첩될 수 있다. 제2 개재부(IMP2)는 제2 연장부(EXP2)와 수직적으로 중첩될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상의 제1 활성 패턴;
    상기 제1 활성 패턴 상의 한 쌍의 제1 소스/드레인 패턴들 및 이들 사이의 제1 채널 패턴, 상기 제1 채널 패턴은 서로 이격되어 적층된 제1 반도체 패턴들을 포함하고;
    상기 제1 채널 패턴 상의 게이트 전극;
    상기 제1 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제1 게이트 커팅 패턴; 및
    상기 제1 게이트 커팅 패턴과 상기 제1 채널 패턴 사이에 제공되는 제1 스페이서 패턴을 포함하되,
    상기 제1 스페이서 패턴은:
    상기 제1 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제1 잔류 패턴; 및
    상기 제1 잔류 패턴 상의 제2 잔류 패턴을 포함하되,
    상기 제2 잔류 패턴은 상기 제1 게이트 커팅 패턴으로부터 이격되는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 잔류 패턴 및 상기 제2 잔류 패턴은 서로 상이한 물질을 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 반도체 패턴들 중 적어도 하나는, 상면, 바닥면, 제1 측벽 및 상기 제1 측벽에 대향하는 제2 측벽을 포함하고,
    상기 제2 측벽은 상기 최외곽 측벽에 해당하고,
    상기 게이트 전극은, 상기 제2 측벽을 제외하고 상기 상면, 상기 바닥면 및 상기 제1 측벽 상에 제공되는 반도체 소자.
  4. 제3항에 있어서,
    상기 제1 잔류 패턴과 상기 제2 측벽 사이에 식각 방지막이 개재되는 반도체 소자.
  5. 제1항에 있어서,
    상기 게이트 전극은 그의 상부에 상기 제1 스페이서 패턴과 수직적으로 중첩되는 제1 연장부 및 상기 제1 연장부 상의 돌출부를 포함하되,
    상기 돌출부의 상면은 상기 제1 게이트 커팅 패턴에 인접하는 방향으로 갈수록 그의 높이가 증가하는 반도체 소자.
  6. 제1항에 있어서,
    상기 제1 스페이서 패턴의 상면은 오목한 프로파일을 갖고,
    상기 제1 스페이서 패턴의 상면은, 상기 제1 게이트 커팅 패턴에 인접하는 방향으로 갈수록 그의 높이가 증가하는 반도체 소자.
  7. 제1항에 있어서,
    상기 제1 스페이서 패턴의 상면은, 상기 제1 반도체 패턴들 중 최상부의 제1 반도체 패턴보다 낮고,
    상기 제1 반도체 패턴들 중 적어도 하나는 상기 최상부의 제1 반도체 패턴 아래에 위치하며,
    상기 게이트 전극이 상기 최상부의 제1 반도체 패턴을 둘러싸는 반도체 소자.
  8. 제1항에 있어서,
    상기 제1 잔류 패턴은:
    상기 제1 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접하고 수직적으로 연장되는 제1 패턴;
    상기 제1 게이트 커팅 패턴과 상기 제2 잔류 패턴 사이에 개재되며 수직적으로 연장되는 제2 패턴; 및
    상기 제1 패턴과 상기 제2 패턴을 연결하며, 상기 제2 잔류 패턴의 바닥면과 접촉하는 제3 패턴을 포함하는 반도체 소자.
  9. 제1항에 있어서,
    상기 기판 상의 제2 활성 패턴;
    상기 제2 활성 패턴 상의 한 쌍의 제2 소스/드레인 패턴들 및 이들 사이의 제2 채널 패턴, 상기 제2 채널 패턴은 서로 이격되어 적층된 제2 반도체 패턴들을 포함하고;
    상기 제2 채널 패턴에 인접하여 상기 게이트 전극을 관통하는 제2 게이트 커팅 패턴; 및
    상기 제2 게이트 커팅 패턴과 상기 제2 채널 패턴 사이에 제공되는 제2 스페이서 패턴을 더 포함하되,
    상기 제2 스페이서 패턴은:
    상기 제2 채널 패턴의 상기 제2 반도체 패턴들 중 적어도 어느 하나의 최외곽 측벽에 인접한 제3 잔류 패턴; 및
    상기 제3 잔류 패턴 상의 제4 잔류 패턴을 포함하고,
    상기 게이트 전극은 그의 상부에 상기 제2 스페이서 패턴과 수직적으로 중첩되는 제2 연장부를 더 포함하는 반도체 소자.
  10. 제1항에 있어서,
    상기 게이트 전극은 상기 제1 게이트 커팅 패턴과 상기 제1 스페이서 패턴 사이에 개재되는 개재부를 더 포함하는 반도체 소자.

KR1020210076436A 2021-06-14 2021-06-14 반도체 소자 KR20220167805A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210076436A KR20220167805A (ko) 2021-06-14 2021-06-14 반도체 소자
US17/651,623 US20220399452A1 (en) 2021-06-14 2022-02-18 Semiconductor device
CN202210257892.8A CN115547958A (zh) 2021-06-14 2022-03-16 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210076436A KR20220167805A (ko) 2021-06-14 2021-06-14 반도체 소자

Publications (1)

Publication Number Publication Date
KR20220167805A true KR20220167805A (ko) 2022-12-22

Family

ID=84390623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210076436A KR20220167805A (ko) 2021-06-14 2021-06-14 반도체 소자

Country Status (3)

Country Link
US (1) US20220399452A1 (ko)
KR (1) KR20220167805A (ko)
CN (1) CN115547958A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145650B2 (en) * 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Gate cut dielectric feature and method of forming the same
KR20220141944A (ko) * 2021-04-13 2022-10-21 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
CN115547958A (zh) 2022-12-30
US20220399452A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
KR20220031799A (ko) 반도체 소자
KR20220077273A (ko) 반도체 소자
KR20240000949A (ko) 반도체 소자 및 그의 제조 방법
US20220328496A1 (en) Semiconductor device and method of fabricating the same
KR20230104444A (ko) 반도체 소자
KR20230115804A (ko) 반도체 소자
KR20230074347A (ko) 반도체 소자
KR20220065924A (ko) 반도체 소자
KR20220090672A (ko) 반도체 소자
KR20220067590A (ko) 반도체 소자
US12046599B2 (en) Semiconductor device
KR20240011961A (ko) 반도체 소자 및 그의 제조 방법
KR20230013679A (ko) 반도체 소자 및 그의 제조 방법
CN115116953A (zh) 半导体器件
KR20230041108A (ko) 반도체 소자
KR20220072119A (ko) 반도체 소자
KR20220167805A (ko) 반도체 소자
KR20230016759A (ko) 반도체 소자
KR20230045689A (ko) 반도체 소자 및 그의 제조 방법
KR20220131486A (ko) 반도체 소자 및 그의 제조 방법
KR20230033029A (ko) 반도체 소자 및 그의 제조 방법
KR20230100786A (ko) 반도체 소자 및 그의 제조 방법
KR20240087373A (ko) 반도체 소자 및 그의 제조 방법
KR20240091581A (ko) 반도체 소자 및 그의 제조 방법
KR20220115245A (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination