KR20230091231A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230091231A
KR20230091231A KR1020210179860A KR20210179860A KR20230091231A KR 20230091231 A KR20230091231 A KR 20230091231A KR 1020210179860 A KR1020210179860 A KR 1020210179860A KR 20210179860 A KR20210179860 A KR 20210179860A KR 20230091231 A KR20230091231 A KR 20230091231A
Authority
KR
South Korea
Prior art keywords
pattern
lower conductive
conductive pattern
disposed
layer
Prior art date
Application number
KR1020210179860A
Other languages
English (en)
Inventor
김선광
문성재
이성영
전수홍
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210179860A priority Critical patent/KR20230091231A/ko
Priority to CN202211087714.1A priority patent/CN116267007A/zh
Priority to US17/945,437 priority patent/US20230187593A1/en
Publication of KR20230091231A publication Critical patent/KR20230091231A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 하부 도전 패턴, 제2 하부 도전 패턴, 제3 하부 도전 패턴, 제1 하부 도전 패턴과 제2 하부 도전 패턴 사이에 위치하는 제1 고전원 배선, 제2 하부 도전 패턴과 제3 하부 도전 패턴 사이에 위치하는 제2 고전원 배선, 및 제2 하부 도전 패턴과 제3 하부 도전 패턴 사이에 위치하는 초기화 배선을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 트랜지스터 층 및 상기 트랜지스터 층 상에 배치되는 발광 소자층을 포함한다. 상기 트랜지스터 층은 복수의 도전 패턴들이 서로 중첩하는 구조를 가지며, 구동 전류를 생성한다. 상기 발광 소자층에 포함된 발광 소자들은 상기 구동 전류를 제공받아 광을 방출한다. 상기 도전 패턴들과 상기 발광 소자들은 각기 서브 화소를 구성한다. 최근, 상기 서브 화소의 평면 면적을 증가시키고, 상기 서브 화소들 사이의 거리를 감소시킴에 따라, 표시 품질이 향상된 상기 표시 장치가 제조되고 있다.
본 발명의 목적은 표시 품질이 향상된 표시 장치를 제공하기 위한 것이다.
다만, 본 발명의 목적은 상술한 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 표시 장치는 기판 상에 배치되는 제1 하부 도전 패턴, 상기 제1 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 이격하는 제2 하부 도전 패턴, 상기 제2 하부 도전 패턴과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 이격하는 제3 하부 도전 패턴, 상기 제3 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 상기 제2 하부 도전 패턴 사이에 위치하는 제1 고전원 배선, 상기 제1 고전원 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 제2 고전원 배선, 및 상기 제2 고전원 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 초기화 배선을 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 초기화 배선과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 인접하는 제1 데이터 배선, 상기 제1 데이터 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 제2 데이터 배선, 및 상기 제2 데이터 배선과 동일한 층에 배치되고, 상기 제3 하부 도전 패턴과 인접하는 제3 데이터 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 하부 도전 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 중첩하며, 상기 제1 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 액티브 패턴 상에 배치되고, 상기 제1 액티브 패턴과 일부 중첩하는 제1 게이트 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 게이트 배선으로 인가되는 제1 게이트 신호에 응답하여 상기 제1 데이터 배선으로 인가되는 제1 데이터 전압이 상기 제1 액티브 패턴으로 전달될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 게이트 배선과 동일한 층에 배치되고, 상기 제1 데이터 배선 및 상기 제1 액티브 패턴과 접촉하는 제1 데이터 연결 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 하부 도전 패턴 상에 배치되고, 상기 초기화 배선과 전기적으로 연결되는 제2 액티브 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제2 액티브 패턴 상에 배치되고, 상기 제2 액티브 패턴과 중첩하는 제1 게이트 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 게이트 패턴으로 인가되는 제2 게이트 신호에 응답하여 상기 초기화 배선으로 인가되는 초기화 전압이 상기 제2 액티브 패턴으로 전달될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 초기화 배선 상에 배치되고, 상기 초기화 배선 및 상기 제2 액티브 패턴과 접촉하는 초기화 연결 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 초기화 배선과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 인접하며, 상기 초기화 연결 패턴과 중첩하지 않는 제1 데이터 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 고전원 배선은 상기 제1 하부 도전 패턴 및 상기 제2 하부 도전 패턴과 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제1 하부 도전 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 중첩하며, 제1 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴, 상기 제1 액티브 패턴과 동일한 층에 배치되고, 상기 제1 고전원 배선과 상기 제1 하부 도전 패턴을 전기적으로 연결시키는 제2 액티브 패턴, 상기 제2 하부 도전 패턴 상에 배치되고, 상기 제2 하부 도전 패턴과 중첩하며, 제2 데이터 배선과 전기적으로 연결되는 제3 액티브 패턴, 및 상기 제1 액티브 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 전기적으로 연결되며, 상기 제3 액티브 패턴과 중첩하지 않는 제1 화소 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제3 액티브 패턴 상에 배치되고, 상기 제2 하부 도전 패턴과 전기적으로 연결되며, 상기 제1 액티브 패턴과 중첩하지 않는 제2 화소 전극을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 제3 하부 도전 패턴 상에 배치되고, 상기 제3 하부 도전 패턴과 전기적으로 연결되며, 상기 제1 액티브 패턴 및 상기 제3 액티브 패턴과 중첩하지 않는 제3 화소 전극을 더 포함하고, 상기 제1 화소 전극, 상기 제2 화소 전극, 및 상기 제3 화소 전극은 평면 상에서 볼 때 삼각 형상으로 배열될 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 다른 실시예에 따른 표시 장치는 기판 상에 배치되고, 제1 방향으로 연장하는 하부 도전 패턴, 상기 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제1 방향과 교차하는 제2 방향으로 인접하는 제1 고전원 배선, 상기 제1 고전원 배선과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제2 방향과 반대되는 제3 방향으로 인접하는 제2 고전원 배선, 및 상기 제2 고전원 배선과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제3 방향으로 인접하는 초기화 배선을 포함할 수 있다.
일 실시예에 의하면, 상기 초기화 배선은 상기 하부 도전 패턴과 상기 제2 고전원 배선 사이에 위치할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 초기화 배선과 동일한 층에 배치되고, 상기 하부 도전 패턴과 상기 제3 방향으로 인접하는 데이터 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 하부 도전 패턴 상에 배치되고, 상기 하부 도전 패턴과 중첩하며, 상기 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치는 상기 하부 도전 패턴 상에 배치되고, 상기 초기화 배선과 전기적으로 연결되는 제2 액티브 패턴을 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 하부 구조물 및 상부 구조물을 포함할 수 있고, 상기 하부 구조물에는 삼각 형상으로 배열되는 제1 내지 제3 화소 전극들이 형성될 수 있다. 상기 제1 내지 제3 화소 전극들이 삼각 형상으로 배열됨에 따라, 상기 상부 구조물을 통과한 광의 발광 효율이 향상될 수 있고, 혼색이 억제될 수 있다.
또한, 상기 제1 내지 제3 화소 전극들의 하부에는 하부 도전 패턴, 제1 고전원 배선, 제2 고전원 배선, 및 초기화 배선이 형성될 수 있다. 상기 제1 고전원 배선은 상기 하부 도전 패턴의 좌측으로 인접하고, 상기 제2 고전원 배선 및 상기 초기화 배선은 상기 하부 도전 패턴의 우측으로 인접할 수 있다. 그에 따라, 상기 제1 내지 제3 화소 전극들 각각은 인접하는 서브 화소와 중첩하지 않을 수 있다. 예를 들어, 상기 제1 화소 전극은 제2 서브 화소 및 제3 서브 화소와 중첩하지 않을 수 있다. 따라서, 상기 제1 화소 전극과 상기 제2 서브 화소 사이의 커플링 현상이 억제될 수 있고, 상기 제1 화소 전극과 상기 제3 서브 화소 사이의 커플링 현상이 억제될 수 있다.
또한, 상기 하부 구조물에는 상기 초기화 배선과 상기 제1 내지 제3 서브 화소들을 연결시키기 위한 초기화 연결 패턴이 형성될 수 있다. 상기 초기화 연결 패턴은 데이터 배선과 중첩하지 않을 수 있다. 그에 따라, 상기 초기화 연결 패턴과 상기 데이터 배선 사이의 커플링 현상이 억제될 수 있다.
다만, 본 발명의 효과는 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 사시도이다.
도 2는 도 1의 표시 장치를 설명하기 위한 블록도이다.
도 3은 도 2의 표시 장치에 포함된 제1 서브 화소 및 제1 발광 소자를 설명하기 위한 회로도이다.
도 4는 도 1의 표시 장치에 포함된 하부 구조물을 설명하기 위한 평면도이다.
도 5는 도 1의 표시 장치의 적층 구조를 설명하기 위한 단면도이다.
도 6은 도 4의 하부 구조물을 설명하기 위한 평면도이다.
도 7 내지 도 14는 도 6의 하부 구조물을 제조하는 방법을 설명하기 위한 평면도들이다.
도 15는 도 6의 하부 구조물을 설명하기 위한 단면도이다.
도 16은 도 1의 표시 장치에 포함된 상부 구조물을 설명하기 위한 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 사시도이다.
도 18은 도 17의 표시 장치의 적층 구조를 설명하기 위한 단면도이다.
도 19는 도 18의 하부 구조물을 설명하기 위한 평면도이다.
도 20 내지 도 26은 도 19의 하부 구조물을 제조하는 방법을 설명하기 위한 평면도들이다.
도 27은 도 19의 하부 구조물을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대하여는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD)는 하부 구조물(LRS) 및 상부 구조물(UPS)을 포함할 수 있다.
상기 하부 구조물(LRS)은 적어도 하나의 발광 소자를 포함할 수 있으며, 발광 기판 등으로 지칭될 수 있다. 상기 하부 구조물(LRS)은 소정의 색을 갖는 광을 방출할 수 있다.
상기 상부 구조물(UPS)은 상기 하부 구조물(LRS) 상에 배치될 수 있다. 상기 상부 구조물(UPS)은 적어도 하나의 색 변환 패턴을 포함할 수 있으며, 색 변환 기판 등으로 지칭될 수 있다. 상기 상부 구조물(UPS)은 상기 하부 구조물(LRS)에서 방출된 광의 색을 변환할 수 있다.
도 2는 도 1의 표시 장치를 설명하기 위한 블록도이다.
도 2를 참조하면, 상기 표시 장치(DD)는 표시 패널(PNL), 데이터 구동부(DDV), 게이트 구동부(GDV), 제어부(CON), 및 전압 공급부(VP)를 포함할 수 있다.
상기 표시 패널(PNL)은 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 상기 표시 패널(PNL)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)를 포함할 수 있다.
상기 제1 서브 화소(SP1)는 제1 게이트 배선(3100)을 통해 제1 게이트 신호(SC)를 제공받고, 제2 게이트 배선(3500)을 통해 제2 게이트 신호(SS)를 제공받으며, 제1 데이터 배선(1210)을 통해 제1 데이터 전압(DATA1)을 제공받고, 초기화 배선(1500)을 통해 초기화 전압(VINT)을 제공받을 수 있다. 상기 제1 서브 화소(SP1)에는 상기 제1 게이트 신호(SC)에 응답하여 상기 제1 데이터 전압(DATA1)이 기입될 수 있고, 상기 제2 게이트 신호(SS)에 응답하여 상기 초기화 전압(VINT)이 기입될 수 있다.
상기 제2 서브 화소(SP2)는 상기 제1 게이트 배선(3100)을 통해 상기 제1 게이트 신호(SC)를 제공받고, 상기 제2 게이트 배선(3500)을 통해 상기 제2 게이트 신호(SS)를 제공받으며, 제2 데이터 배선(1220)을 통해 제2 데이터 전압(DATA2)을 제공받고, 상기 초기화 배선(1500)을 통해 상기 초기화 전압(VINT)을 제공받을 수 있다. 상기 제2 서브 화소(SP2)에는 상기 제1 게이트 신호(SC)에 응답하여 상기 제2 데이터 전압(DATA2)이 기입될 수 있고, 상기 제2 게이트 신호(SS)에 응답하여 상기 초기화 전압(VINT)이 기입될 수 있다.
상기 제3 서브 화소(SP3)는 상기 제1 게이트 배선(3100)을 통해 상기 제1 게이트 신호(SC)를 제공받고, 상기 제2 게이트 배선(3500)을 통해 상기 제2 게이트 신호(SS)를 제공받으며, 제3 데이터 배선(1230)을 통해 제3 데이터 전압(DATA3)을 제공받고, 상기 초기화 배선(1500)을 통해 상기 초기화 전압(VINT)을 제공받을 수 있다. 상기 제3 서브 화소(SP3)에는 상기 제1 게이트 신호(SC)에 응답하여 상기 제3 데이터 전압(DATA3)이 기입될 수 있고, 상기 제2 게이트 신호(SS)에 응답하여 상기 초기화 전압(VINT)이 기입될 수 있다.
상기 데이터 구동부(DDV)는 출력 영상 데이터(ODAT) 및 데이터 제어 신호(DCTRL)에 기초하여 상기 제1 내지 제3 데이터 전압들(DATA1, DATA2, DATA3)을 생성할 수 있다. 예를 들어, 상기 데이터 구동부(DDV)는 상기 출력 영상 데이터(ODAT)에 상응하는 상기 제1 내지 제3 데이터 전압들(DATA1, DATA2, DATA3)을 생성하고, 상기 데이터 제어 신호(DCTRL)에 응답하여 상기 제1 내지 제3 데이터 전압들(DATA1, DATA2, DATA3)을 출력할 수 있다. 상기 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있다.
상기 게이트 구동부(GDV)는 게이트 제어 신호(GCTRL)에 기초하여 상기 제1 및 제2 게이트 신호들(SC, SS)를 생성할 수 있다. 예를 들어, 각각의 제1 게이트 신호(SC) 및 상기 제2 게이트 신호(SS)는 트랜지스터를 턴온시키는 게이트 온 전압 및 상기 트랜지스터를 턴오프시키는 게이트 오프 전압을 포함할 수 있다. 게이트 제어 신호(GCTRL)는 수직 개시 신호, 클록 신호 등을 포함할 수 있다.
상기 제어부(CON)(예를 들어, 타이밍 컨트롤러(T-CON))는 외부의 호스트 프로세서(예를 들어, GPU)로부터 입력 영상 데이터(IDAT) 및 제어 신호(CTRL)를 제공받을 수 있다. 예를 들어, 상기 입력 영상 데이터(IDAT)는 적색 영상 데이터, 녹색 영상 테이터 및 청색 영상 데이터를 포함하는 RGB 데이터일 수 있다. 상기 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있다. 상기 제어부(CON)는 상기 입력 영상 데이터(IDAT) 및 상기 제어 신호(CTRL)에 기초하여, 상기 게이트 제어 신호(GCTRL), 상기 데이터 제어 신호(DCTRL), 및 상기 출력 영상 데이터(ODAT)를 생성할 수 있다.
상기 전압 공급부(VP)는 상기 제1 내지 제3 서브 화소들(SP1, SP2, SP3)로 고전원 전압(ELVDD), 저전원 전압(ELVSS), 및 상기 초기화 전압(VINT)을 제공할 수 있다. 상기 고전원 전압(ELVDD)은 제1 고전원 배선(1410)을 통해 상기 제1 및 제2 서브 화소들(SP1, SP2)로 제공되고, 제2 고전원 배선(1420)을 통해 상기 제3 서브 화소(SP3)로 제공될 수 있다.
도 3은 도 2의 표시 장치에 포함된 제1 서브 화소 및 제1 발광 소자를 설명하기 위한 회로도이다.
도 3을 참조하면, 상기 제1 서브 화소(SP1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 스토리지 커패시터(CST)를 포함할 수 있다. 상기 제1 서브 화소(SP1)는 제1 발광 소자(LED1)와 전기적으로 연결될 수 있다. 상기 제2 서브 화소(SP2) 및 상기 제3 서브 화소(SP3)는 상기 제1 서브 화소(SP1)와 실질적으로 동일한 회로 구조를 가질 수 있다.
상기 제1 트랜지스터(T1)는 제1 단자, 제2 단자, 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 구동 전압(ELVDD)을 제공받을 수 있다. 상기 제2 단자는 상기 제1 발광 소자(LED1)와 연결될 수 있다. 상기 게이트 단자는 게이트 노드(GN)를 통해 상기 제2 트랜지스터(T2)와 연결될 수 있다. 상기 제1 트랜지스터(T1)는 상기 구동 전압(ELVDD) 및 상기 제1 데이터 전압(DATA1)에 기초하여 구동 전류를 생성할 수 있다.
상기 제2 트랜지스터(T2)는 제1 단자, 제2 단자, 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 제1 데이터 전압(DATA1)을 제공받을 수 있다. 상기 제2 단자는 상기 게이트 노드(GN)를 통해 상기 제1 트랜지스터(T1)와 연결될 수 있다. 상기 게이트 단자는 상기 제1 게이트 신호(SC)를 제공받을 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 게이트 신호(SC)에 응답하여 상기 제1 데이터 전압(DATA1)을 전달할 수 있다.
상기 제3 트랜지스터(T3)는 제1 단자, 제2 단자, 및 게이트 단자를 포함할 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(T1)와 연결될 수 있다. 상기 제2 단자는 상기 초기화 전압(VINT)을 제공받을 수 있다. 상기 게이트 단자는 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제3 트랜지스터(T3)는 상기 제2 게이트 신호(SS)에 응답하여 상기 초기화 전압(VINT)을 전달할 수 있다.
상기 스토리지 커패시터(CST)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 제1 단자는 상기 게이트 노드(GN)를 통해 상기 제1 트랜지스터(T1)의 상기 게이트 단자와 연결될 수 있다. 상기 제2 단자는 상기 제3 트랜지스터(T3)의 상기 제1 단자와 연결될 수 있다. 상기 스토리지 커패시터(CST)는 상기 제1 게이트 신호(SC)의 비활성화 구간 동안 상기 제1 트랜지스터(T1)의 상기 게이트 단자의 전압 레벨을 유지시킬 수 있다.
상기 제1 발광 소자(LED1)는 제1 단자 및 제2 단자를 포함할 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(T1)의 상기 제2 단자와 연결될 수 있다. 상기 제2 단자는 상기 저전원 전압(ELVSS)을 제공받을 수 있다. 상기 제1 발광 소자(LED1)는 상기 구동 전류에 상응하는 휘도를 갖는 광을 방출할 수 있다. 상기 제1 발광 소자(LED1)는 유기 물질을 발광층으로 활용하는 유기 발광 소자, 무기 물질을 발광층으로 활용하는 무기 발광 소자 등을 포함할 수 있다.
도 4는 도 1의 표시 장치에 포함된 하부 구조물을 설명하기 위한 평면도이다.
도 4를 참조하면, 상기 표시 장치(DD)에 포함된 상기 하부 구조물(LRS)은 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2), 상기 제3 서브 화소(SP3), 제1 화소 전극(4110), 제2 화소 전극(4120), 및 제3 화소 전극(4130)을 포함할 수 있다.
상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2), 및 상기 제3 서브 화소(SP3) 각각은 제1 방향(D1)으로 연장할 수 있다. 또한, 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2), 및 상기 제3 서브 화소(SP3)는 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 나란히 배열될 수 있다.
상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)은 상기 제1 서브 화소(SP1), 상기 제2 서브 화소(SP2), 및 상기 제3 서브 화소(SP3) 상에 배치될 수 있다. 일 실시예에서, 도 4에 도시된 바와 같이, 상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)은 삼각 형상으로 배열될 수 있다. 다른 실시예에서, 상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)은 상기 제2 방향(D2)으로 나란히 배열될 수도 있다.
상기 제1 화소 전극(4110)은 상기 제1 서브 화소(SP1)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 화소 전극(4110)은 상기 제1 발광 소자(LED1)의 애노드 전극과 대응할 수 있다. 상기 제2 화소 전극(4120)은 상기 제2 서브 화소(SP2)와 전기적으로 연결될 수 있다. 상기 제3 화소 전극(4130)은 상기 제3 서브 화소(SP3)와 전기적으로 연결될 수 있다.
도 5는 도 1의 표시 장치의 적층 구조를 설명하기 위한 단면도이다.
도 5를 참조하면, 상기 하부 구조물(LRS)은 기판(SUB1), 제1 도전층(ML1), 제1 절연층(IL1), 액티브층(ACTL), 제2 절연층(IL2), 제2 도전층(ML2), 제3 절연층(IL3), 화소 전극층(PEL), 발광층(ELL), 공통 전극(CE), 및 봉지층(TFE)을 포함할 수 있다.
상기 기판(SUB1)은 투명한 또는 불투명한 물질을 포함할 수 있다. 일 실시예에서, 상기 기판(SUB1)으로 사용될 수 있는 물질의 예로는 유리, 석영, 플라스틱 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제1 도전층(ML1)은 상기 기판(SUB1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 도전층(ML1)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제1 도전층(ML1)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제1 도전층(ML1)은 단층 및 다층으로 구성될 수 있다.
상기 제1 절연층(IL1)은 상기 제1 도전층(ML1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 절연층(IL1)은 절연 물질로 형성될 수 있다. 상기 제1 절연층(IL1)으로 사용될 수 있는 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제1 도전층(ML1)은 단층 및 다층으로 구성될 수 있다.
상기 액티브층(ACTL)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 상기 액티브층(ACTL)은 실리콘 반도체 물질 또는 산화물 반도체 물질로 형성될 수 있다. 상기 액티브층(ACTL)으로 사용될 수 있는 상기 실리콘 반도체 물질의 예로는 비정질 실리콘, 다결정 실리콘 등이 있을 수 있다. 상기 액티브층(ACTL)으로 사용될 수 있는 상기 산화물 반도체 물질의 예로는 IGZO(InGaZnO), ITZO(InSnZnO) 등이 있을 수 있다. 또한, 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 아연(Zn)을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제2 절연층(IL2)은 상기 액티브층(ACTL) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 절연층(IL2)은 절연 물질로 형성될 수 있다. 상기 제2 절연층(IL2)으로 사용될 수 있는 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제2 절연층(IL2)은 단층 및 다층으로 구성될 수 있다.
상기 제2 도전층(ML2)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 도전층(ML2)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제2 도전층(ML2)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제2 도전층(ML2)은 단층 및 다층으로 구성될 수 있다.
일 실시예에서, 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)에는 적어도 하나의 콘택홀이 형성될 수 있다. 상기 콘택홀은 상기 제1 도전층(ML1) 또는 상기 액티브층(ACTL)의 일부를 노출시킬 수 있다. 상기 제2 도전층(ML2)은 상기 콘택홀을 통해 상기 제1 도전층(ML1) 또는 상기 액티브층(ACTL)과 접촉할 수 있다.
상기 제3 절연층(IL3)은 상기 제2 도전층(ML2) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 절연층(IL3)은 유기 절연 물질 및/또는 무기 절연 물질로 형성될 수 있다. 상기 제3 절연층(IL3)으로 사용될 수 있는 유기 절연 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 상기 제3 절연층(IL3)으로 사용될 수 있는 무기 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제3 절연층(IL3)은 단층 및 다층으로 구성될 수 있다.
상기 화소 전극층(PEL)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 예를 들어, 상기 화소 전극층(PEL)에는 상기 제1 내지 제3 화소 전극들(4110, 4120, 4130)이 형성될 수 있다. 일 실시예에서, 상기 화소 전극층(PEL)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 화소 전극층(PEL)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 화소 전극층(PEL)은 단층 또는 다층으로 구성될 수 있다.
상기 발광층(ELL)은 상기 화소 전극층(PEL) 상에 배치될 수 있다. 상기 발광층(ELL)은 상기 구동 전류에 대응하여 광을 방출할 수 있다. 상기 공통 전극(CE)은 상기 발광층(ELL) 상에 배치될 수 있다. 상기 공통 전극(CE)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 봉지층(TFE)은 상기 공통 전극(CE) 상에 배치될 수 있다. 상기 봉지층(TFE)은 공기 및/또는 수분의 침투를 방지할 수 있다.
상기 상부 구조물(UPS)은 상기 봉지층(TFE) 상에 배치될 수 있다. 상기 상부 구조물(UPS)은 도 16을 참조하여 설명하기로 한다.
도 6은 도 4의 하부 구조물을 설명하기 위한 평면도이고, 도 7 내지 도 14는 도 6의 하부 구조물을 제조하는 방법을 설명하기 위한 평면도들이다. 도 6은 도 4의 A 영역을 확대한 확대도이다.
도 6을 참조하면, 상기 하부 구조물(LRS)은 삼각 형상으로 배열되는 상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)을 포함할 수 있다.
상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)이 상기 삼각 형상으로 배열됨에 따라, 상기 상부 구조물(UPS)을 통과한 광의 발광 효율이 향상될 수 있고, 혼색이 억제될 수 있다.
또한, 상기 초기화 배선(1500)이 상기 제2 고전원 배선(1420)과 인접할 수 있다. 그에 따라, 상기 제1 화소 전극(4110)이 제3 액티브 패턴(2210) 및 제5 액티브 패턴(2310)과 중첩하지 않을 수 있다. 따라서, 상기 제1 화소 전극(4110)과 상기 제3 액티브 패턴(2210) 사이의 커플링 현상이 억제될 수 있고, 상기 제1 화소 전극(4110)과 상기 제5 액티브 패턴(2310) 사이의 커플링 현상이 억제될 수 있다. 또한, 상기 제2 화소 전극(4120)은 제1 액티브 패턴(2110) 및 상기 제5 액티브 패턴(2310)과 중첩하지 않을 수 있으며, 상기 제3 화소 전극(4130)은 상기 제1 액티브 패턴(2110) 및 상기 제3 액티브 패턴(2210)과 중첩하지 않을 수 있다.
또한, 초기화 연결 패턴(3400)은 상기 제1 데이터 배선(1210) 및 상기 제3 데이터 배선(1230)과 중첩하지 않을 수 있다. 그에 따라, 상기 초기화 연결 패턴(3400)과 상기 제1 데이터 배선(1210) 사이의 커플링 현상이 억제될 수 있고, 상기 초기화 연결 패턴(3400)과 상기 제3 데이터 배선(1230) 사이의 커플링 현상이 억제될 수 있다.
도 7을 참조하면, 상기 기판(SUB1) 상에 상기 제1 도전층(ML1)이 형성될 수 있다. 상기 제1 도전층(ML1)은 저전원 배선(1100), 제1 데이터 배선(1210), 제1 하부 도전 패턴(1310), 제1 고전원 배선(1410), 제2 하부 도전 패턴(1320), 제2 데이터 배선(1220), 초기화 배선(1500), 제2 고전원 배선(1420), 제3 하부 도전 패턴(1330), 제3 데이터 배선(1230), 제1 게이트 연결 패턴(1610), 제2 게이트 연결 패턴(1620), 및 제3 게이트 연결 패턴(1630)을 포함할 수 있다.
상기 저전원 배선(1100)은 상기 제1 방향(D1)으로 연장할 수 있다. 상기 저전원 배선(1100)에는 상기 저전원 전압(ELVSS)이 인가될 수 있다.
상기 제1 데이터 배선(1210)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 저전원 배선(1100)과 상기 제2 방향(D2)과 반대되는 제3 방향(D3)으로 인접할 수 있다. 상기 제1 데이터 배선(1210)에는 상기 제1 데이터 전압(DATA1)이 인가될 수 있다.
상기 제1 하부 도전 패턴(1310)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제1 데이터 배선(1210)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제1 하부 도전 패턴(1310)은 도 4를 참조하여 설명한 상기 제1 서브 화소(SP1)에 포함될 수 있다.
상기 제1 고전원 배선(1410)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 제1 하부 도전 패턴(1310)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제1 고전원 배선(1410)에는 상기 고전원 전압(ELVDD)이 인가될 수 있다. 상기 제1 고전원 배선(1410)은 상기 제1 하부 도전 패턴(1310) 및 상기 제2 하부 도전 패턴(1320)과 전기적으로 연결될 수 있다.
상기 제2 하부 도전 패턴(1320)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제1 고전원 배선(1410)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제2 하부 도전 패턴(1320)은 도 4를 참조하여 설명한 상기 제2 서브 화소(SP2)에 포함될 수 있다.
상기 제2 데이터 배선(1220)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 제2 하부 도전 패턴(1320)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제2 데이터 배선(1220)에는 상기 제2 데이터 전압(DATA2)이 인가될 수 있다.
상기 초기화 배선(1500)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 제2 데이터 배선(1220)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 초기화 배선(1500)에는 상기 초기화 전압(VINT)이 인가될 수 있다.
상기 제2 고전원 배선(1420)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 초기화 배선(1500)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제2 고전원 배선(1420)에는 상기 고전원 전압(ELVDD)이 인가될 수 있다. 상기 제2 고전원 배선(1420)은 상기 제3 하부 도전 패턴(1330)과 전기적으로 연결될 수 있다.
상기 제3 하부 도전 패턴(1330)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제2 고전원 배선(1420)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제3 하부 도전 패턴(1330)은 도 4를 참조하여 설명한 상기 제3 서브 화소(SP3)에 포함될 수 있다.
도 7에 도시된 바와 같이, 상기 제1 내지 제3 하부 도전 패턴들(1310, 1320, 1330)은 상기 기판(SUB1) 상에 배치될 수 있다. 상기 제2 하부 도전 패턴(1320)은 상기 제1 하부 도전 패턴(1310)과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴(1310)과 상기 제3 방향(D3)으로 이격할 수 있다. 상기 제3 하부 도전 패턴(1310)은 상기 제2 하부 도전 패턴(1320)과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴(1320)과 상기 제3 방향(D3)으로 이격할 수 있다.
상기 제3 데이터 배선(1230)은 상기 제1 방향(D1)으로 연장할 수 있고, 상기 제3 하부 도전 패턴(1330)과 상기 제3 방향(D3)으로 인접할 수 있다. 상기 제3 데이터 배선(1230)에는 상기 제3 데이터 전압(DATA3)이 인가될 수 있다.
도 7에 도시된 바와 같이, 상기 제1 데이터 배선(1210)은 상기 제1 하부 도전 패턴(1310)과 상기 제2 방향(D2)으로 인접할 수 있고, 상기 제2 데이터 배선(1220)은 상기 제2 하부 도전 패턴(1320)과 상기 제3 하부 도전 패턴(1330) 사이에 위치할 수 있으며, 상기 제3 데이터 배선(1230)은 상기 제3 하부 도전 패턴(1330)과 상기 제3 방향(D3)으로 인접할 수 있다.
상기 제1 게이트 연결 패턴(1610)은 상기 제1 데이터 배선(1210)과 상기 제1 고전원 배선(1410) 사이에 배치되고, 상기 제1 하부 도전 패턴(1310)과 상기 제1 방향(D1)으로 인접할 수 있다. 상기 제1 게이트 연결 패턴(1610)은 상기 제1 서브 화소(SP1)로 상기 제2 게이트 신호(SS)를 전달할 수 있다.
상기 제2 게이트 연결 패턴(1620)은 상기 제1 고전원 배선(1410)과 상기 제2 데이터 배선(1220) 사이에 배치되고, 상기 제2 하부 도전 패턴(1320)과 상기 제1 방향(D1)으로 인접할 수 있다. 상기 제2 게이트 연결 패턴(1620)은 상기 제2 서브 화소(SP2)로 상기 제2 게이트 신호(SS)를 전달할 수 있다.
상기 제3 게이트 연결 패턴(1630)은 상기 제2 고전원 배선(1420)과 상기 제3 데이터 배선(1230) 사이에 배치되고, 상기 제3 하부 도전 패턴(1330)과 상기 제1 방향(D1)으로 인접할 수 있다. 상기 제3 게이트 연결 패턴(1630)은 상기 제3 서브 화소(SP3)로 상기 제2 게이트 신호(SS)를 전달할 수 있다.
상술한 바와 같이, 상기 제1 고전원 배선(1410)은 상기 제1 하부 도전 패턴(1310)과 상기 제2 하부 도전 패턴(1320) 사이에 위치할 수 있고, 상기 제2 고전원 배선(1420)은 상기 제2 하부 도전 패턴(1320)과 상기 제3 하부 도전 패턴(1330) 사이에 위치할 수 있다. 일 실시예에서, 상기 초기화 배선(1500)은 상기 제2 하부 도전 패턴(1320)과 상기 제3 하부 도전 패턴(1330) 사이에 위치할 수 있다. 다시 말하면, 상기 제1 고전원 배선(1410)은 상기 제2 하부 도전 패턴(1320)과 상기 제2 방향(D2)으로 인접할 수 있고, 상기 제2 고전원 배선(1420) 및 상기 초기화 배선(1500)은 상기 제2 하부 도전 패턴(1320)과 상기 제3 방향(D3)으로 인접할 수 있다.
도 5를 참조하여 상술한 바와 같이, 상기 제1 절연층(IL1)은 상기 제1 도전층(ML1) 상에 배치될 수 있다.
도 8 및 9를 참조하면, 상기 제1 절연층(IL1) 상에 상기 액티브층(ACTL)이 형성될 수 있다. 상기 액티브층(ACTL)은 제1 액티브 패턴(2110), 제2 액티브 패턴(2120), 제3 액티브 패턴(2210), 제4 액티브 패턴(2220), 제5 액티브 패턴(2310), 및 제6 액티브 패턴(2320)을 포함할 수 있다.
상기 제1 액티브 패턴(2110)은 상기 제1 하부 도전 패턴(1310) 상에 배치되고, 상기 제1 하부 도전 패턴(1310)과 중첩할 수 있다. 일 실시예에서, 상기 제1 액티브 패턴(2110)은 상기 제1 데이터 배선(1210)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 액티브 패턴(2110)은 제1 데이터 연결 패턴(예를 들어, 도 11의 제1 데이터 연결 패턴(3710))을 통해 상기 제1 데이터 배선(1210)과 전기적으로 연결될 수 있다. 그에 따라, 상기 제1 액티브 패턴(2110)은 도 3을 참조하여 설명한 상기 게이트 노드(GN)와 대응할 수 있다.
상기 제2 액티브 패턴(2120)은 상기 제1 하부 도전 패턴(1310) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 액티브 패턴(2120)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제2 액티브 패턴(2120)은 초기화 연결 패턴(예를 들어, 도 12의 초기화 연결 패턴(3400))을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
상기 제3 액티브 패턴(2210)은 상기 제2 하부 도전 패턴(1320) 상에 배치되고, 상기 제2 하부 도전 패턴(1320)과 중첩할 수 있다. 일 실시예에서, 상기 제3 액티브 패턴(2210)은 상기 제2 데이터 배선(1220)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제3 액티브 패턴(2210)은 제2 데이터 연결 패턴(예를 들어, 도 11의 제2 데이터 연결 패턴(3720))을 통해 상기 제2 데이터 배선(1220)과 전기적으로 연결될 수 있다. 그에 따라, 상기 제3 액티브 패턴(2210)은 상기 제2 서브 화소(SP2)의 게이트 노드와 대응할 수 있다.
상기 제4 액티브 패턴(2220)은 상기 제2 하부 도전 패턴(1320) 상에 배치될 수 있다. 일 실시예에서, 상기 제4 액티브 패턴(2220)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제4 액티브 패턴(2220)은 초기화 연결 패턴(예를 들어, 도 12의 초기화 연결 패턴(3400))을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
상기 제5 액티브 패턴(2310)은 상기 제3 하부 도전 패턴(1330) 상에 배치되고, 상기 제3 하부 도전 패턴(1330)과 중첩할 수 있다. 일 실시예에서, 상기 제5 액티브 패턴(2310)은 상기 제3 데이터 배선(1230)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제5 액티브 패턴(2310)은 제3 데이터 연결 패턴(예를 들어, 도 11의 제3 데이터 연결 패턴(3730))을 통해 상기 제3 데이터 배선(1230)과 전기적으로 연결될 수 있다. 그에 따라, 상기 제5 액티브 패턴(2310)은 상기 제3 서브 화소(SP3)의 게이트 노드와 대응할 수 있다.
상기 제6 액티브 패턴(2320)은 상기 제3 하부 도전 패턴(1330) 상에 배치될 수 있다. 일 실시예에서, 상기 제6 액티브 패턴(2320)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제6 액티브 패턴(2320)은 초기화 연결 패턴(예를 들어, 도 12의 초기화 연결 패턴(3400))을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
도 5를 참조하여 상술한 바와 같이, 상기 제2 절연층(IL2)은 상기 액티브층(ACTL) 상에 배치될 수 있다.
도 10을 참조하면, 상기 제1 절연층(IL1) 및/또는 상기 제2 절연층(IL2)에 콘택홀들이 형성될 수 있다. 예를 들어, 상기 제1 도전층(ML1)을 노출시키는 콘택홀들은 상기 제1 절연층(IL1) 및 상기 제2 절연층(IL2)에 형성될 수 있고, 상기 액티브층(ACTL)을 노출시키는 콘택홀들은 상기 제2 절연층(IL2)에 형성될 수 있다.
도 11 및 12를 참조하면, 상기 제2 절연층(IL2) 상에 상기 제2 도전층(ML2)이 형성될 수 있다. 상기 제2 도전층(ML2)은 제1 게이트 배선(3100), 저전원 이중 패턴(3200), 제1 고전원 이중 패턴(3310), 제2 고전원 이중 패턴(3320), 초기화 연결 패턴(3400), 제2 게이트 배선(3500), 제1 게이트 전극(3610), 제2 게이트 전극(3620), 제3 게이트 전극(3630), 제1 데이터 연결 패턴(3710), 제2 데이터 연결 패턴(3720), 제3 데이터 연결 패턴(3730), 제1 애노드 연결 패턴(3810), 제2 애노드 연결 패턴(3820), 제3 애노드 연결 패턴(3830), 제1 게이트 패턴(3910), 제2 게이트 패턴(3920), 제3 게이트 패턴(3930), 제1 고전원 연결 패턴(3940), 제2 고전원 연결 패턴(3950), 제3 고전원 연결 패턴(3960), 제1 고전원 가로 연결 패턴(3970), 및 제2 고전원 가로 연결 패턴(3980)을 포함할 수 있다.
상기 제1 게이트 배선(3100)은 상기 제3 방향(D3)으로 연장할 수 있고, 제1 돌출부(3110), 제2 돌출부(3120), 및 제3 돌출부(3130)를 포함할 수 있다. 상기 제1 돌출부(3110), 상기 제2 돌출부(3120), 및 상기 제3 돌출부(3130)는 상기 제1 방향(D1)으로 돌출될 수 있다. 상기 제1 돌출부(3110)는 상기 제1 액티브 패턴(2110)과 중첩할 수 있고, 상기 제2 돌출부(3120)는 상기 제3 액티브 패턴(2210)과 중첩할 수 있으며, 상기 제3 돌출부(3130)는 상기 제5 액티브 패턴(2310)과 중첩할 수 있다.
상기 제1 게이트 배선(3100)에는 상기 제1 게이트 신호(SC)가 제공될 수 있다. 상기 제1 게이트 신호(SC)에 응답하여 상기 제1 데이터 전압(DATA1)이 상기 제1 액티브 패턴(2110)으로 전달될 수 있고, 상기 제2 데이터 전압(DATA2)이 상기 제3 액티브 패턴(2210)으로 전달될 수 있으며, 상기 제3 데이터 전압(DATA3)이 상기 제5 액티브 패턴(2310)으로 전달될 수 있다.
상기 저전원 이중 패턴(3200)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 저전원 배선(1100)과 접촉할 수 있다.
상기 제1 고전원 이중 패턴(3310)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제1 고전원 배선(1410), 상기 제2 액티브 패턴(2120), 및 상기 제4 액티브 패턴(2220)과 접촉할 수 있다. 상기 제1 고전원 이중 패턴(3310)은 상기 고전원 전압(ELVDD)을 상기 제2 액티브 패턴(2120) 및 상기 제4 액티브 패턴(2220)으로 전달할 수 있다.
상기 제2 고전원 이중 패턴(3320)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제2 고전원 배선(1420) 및 상기 제6 액티브 패턴(2320)과 접촉할 수 있다. 상기 제2 고전원 이중 패턴(3320)은 상기 고전원 전압(EVLDD)을 상기 제6 액티브 패턴(2320)으로 전달할 수 있다.
상기 초기화 연결 패턴(3400)은 상기 제1 방향(D1) 및 상기 제3 방향(D3)으로 연장할 수 있고, 섬 형상을 가질 수 있다. 상기 제1 방향(D1)으로 연장하는 상기 초기화 연결 패턴(3400)은 상기 초기화 배선(1500)과 접촉할 수 있다. 상기 제3 방향(D3)으로 연장하는 상기 초기화 연결 패턴(3400)은 상기 제2 액티브 패턴(2120), 상기 제4 액티브 패턴(2220), 및 상기 제6 액티브 패턴(2320)과 접촉할 수 있다. 상기 초기화 연결 패턴(3400)은 상기 초기화 전압(VINT)을 상기 제2 액티브 패턴(2120), 상기 제4 액티브 패턴(2220), 및 상기 제6 액티브 패턴(2320)으로 전달할 수 있다.
일 실시예에서, 상기 초기화 연결 패턴(3400)은 상기 제1 데이터 배선(1210) 및 상기 제3 데이터 배선(1230)과 중첩하지 않을 수 있다. 그에 따라, 상기 초기화 연결 패턴(3400) 및 상기 제1 데이터 배선(1210) 사이의 커플링 현상이 억제될 수 있고, 상기 초기화 연결 패턴(3400) 및 상기 제3 데이터 배선(1230) 사이의 커플링 현상이 억제될 수 있다.
상기 제2 게이트 배선(3500)은 상기 제3 방향(D3)으로 연장할 수 있고, 상기 제1 게이트 연결 패턴(1610), 상기 제2 게이트 연결 패턴(1620), 및 상기 제3 게이트 연결 패턴(1630)과 접촉할 수 있다. 상기 제2 게이트 배선(3500)에는 상기 제2 게이트 신호(SS)가 제공될 수 있다.
상기 제1 게이트 전극(3610)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제1 게이트 전극(3610)은 상기 제1 하부 도전 패턴(1310) 및 상기 제2 액티브 패턴(2120)과 중첩하며, 상기 제1 액티브 패턴(2110)과 접촉할 수 있다.
상기 제2 게이트 전극(3620)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제2 게이트 전극(3620)은 상기 제2 하부 도전 패턴(1320) 및 상기 제4 액티브 패턴(2220)과 중첩하며, 상기 제3 액티브 패턴(2210)과 접촉할 수 있다.
상기 제3 게이트 전극(3630)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제3 게이트 전극(3630)은 상기 제3 하부 도전 패턴(1330) 및 상기 제6 액티브 패턴(2320)과 중첩하며, 상기 제5 액티브 패턴(2310)과 접촉할 수 있다.
상기 제1 데이터 연결 패턴(3710)은 상기 제1 데이터 배선(1210) 및 상기 제1 액티브 패턴(2110)과 접촉할 수 있다. 상기 제1 데이터 연결 패턴(3710)은 상기 제1 데이터 전압(DATA1)을 상기 제1 액티브 패턴(2110)으로 전달할 수 있다.
상기 제2 데이터 연결 패턴(3720)은 상기 제2 데이터 배선(1220) 및 상기 제3 액티브 패턴(2210)과 접촉할 수 있다. 상기 제2 데이터 연결 패턴(3720)은 상기 제2 데이터 전압(DATA2)을 상기 제3 액티브 패턴(2210)으로 전달할 수 있다.
상기 제3 데이터 연결 패턴(3730)은 상기 제3 데이터 배선(1230) 및 상기 제5 액티브 패턴(2310)과 접촉할 수 있다. 상기 제3 데이터 연결 패턴(3730)은 상기 제3 데이터 전압(DATA3)을 상기 제5 액티브 패턴(2310)으로 전달할 수 있다.
상기 제1 애노드 연결 패턴(3810)은 상기 제1 하부 도전 패턴(1310)과 접촉할 수 있다. 상기 제2 애노드 연결 패턴(3820)은 상기 제2 하부 도전 패턴(1320)과 접촉할 수 있다. 상기 제3 애노드 연결 패턴(3830)은 상기 제3 하부 도전 패턴(1330)과 접촉할 수 있다.
상기 제1 게이트 패턴(3910)은 상기 제2 액티브 패턴(2120)과 중첩하고, 상기 제1 게이트 연결 패턴(1610)과 접촉할 수 있다. 상기 제1 게이트 패턴(3910)은 상기 제1 게이트 연결 패턴(1610)으로부터 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제1 게이트 패턴(3910)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제2 액티브 패턴(2120)으로 전달될 수 있다.
상기 제2 게이트 패턴(3920)은 상기 제4 액티브 패턴(2220)과 중첩하고, 상기 제2 게이트 연결 패턴(1620)과 접촉할 수 있다. 상기 제2 게이트 패턴(3920)은 상기 제2 게이트 연결 패턴(1620)으로부터 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제2 게이트 패턴(3920)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제4 액티브 패턴(2220)으로 전달될 수 있다.
상기 제3 게이트 패턴(3930)은 상기 제6 액티브 패턴(2320)과 중첩하고, 상기 제3 게이트 연결 패턴(1630)과 접촉할 수 있다. 상기 제3 게이트 패턴(3930)은 상기 제3 게이트 연결 패턴(1630)으로부터 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제3 게이트 패턴(3930)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제6 액티브 패턴(2320)으로 전달될 수 있다.
상기 제1 고전원 연결 패턴(3940)은 상기 제2 액티브 패턴(2120) 및 상기 제1 하부 도전 패턴(1310)과 접촉할 수 있다. 상기 제2 고전원 연결 패턴(3950)은 상기 제4 액티브 패턴(2220) 및 상기 제2 하부 도전 패턴(1320)과 접촉할 수 있다. 상기 제3 고전원 연결 패턴(3960)은 상기 제6 액티브 패턴(2320) 및 상기 제3 하부 도전 패턴(1330)과 접촉할 수 있다.
상기 제1 고전원 가로 연결 패턴(3970)은 상기 제1 고전원 배선(1410)과 접촉할 수 있고, 상기 제2 고전원 가로 연결 패턴(3980)은 상기 제2 고전원 배선(1420)과 접촉할 수 있다.
도 5를 참조하여 상술한 바와 같이, 상기 제3 절연층(IL3)은 상기 제2 도전층(ML2) 상에 배치될 수 있다.
도 13 및 14를 참조하면, 상기 제3 절연층(IL3) 상에 상기 화소 전극층(PEL)이 형성될 수 있다. 상기 화소 전극층(PEL)은 제1 화소 전극(4110), 제2 화소 전극(4120), 제3 화소 전극(4130), 고전원 가로 배선(4200), 저전원 가로 배선(4300), 및 저전원 연결 패턴(4400)을 포함할 수 있다.
상기 제1 화소 전극(4110)은 제1 애노드 연결 패턴(3810)과 접촉할 수 있고, 상기 제1 하부 도전 패턴(1310)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제1 화소 전극(4110)은 상기 제3 액티브 패턴(2210) 및 상기 제5 액티브 패턴(2310)과 중첩하지 않을 수 있다. 그에 따라, 상기 제1 화소 전극(4110)과 상기 제3 액티브 패턴(2210) 사이의 커플링 현상이 억제될 수 있고, 상기 제1 화소 전극(4110)과 상기 제5 액티브 패턴(2310) 사이의 커플링 현상이 억제될 수 있다.
상기 제2 화소 전극(4120)은 제2 애노드 연결 패턴(3820)과 접촉할 수 있고, 상기 제2 하부 도전 패턴(1320)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제2 화소 전극(4120)은 상기 제1 액티브 패턴(2110) 및 상기 제5 액티브 패턴(2310)과 중첩하지 않을 수 있다. 그에 따라, 상기 제2 화소 전극(4120)과 상기 제1 액티브 패턴(2110) 사이의 커플링 현상이 억제될 수 있고, 상기 제2 화소 전극(4120)과 상기 제5 액티브 패턴(2310) 사이의 커플링 현상이 억제될 수 있다.
상기 제3 화소 전극(4130)은 제3 애노드 연결 패턴(3830)과 접촉할 수 있고, 상기 제3 하부 도전 패턴(1330)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제3 화소 전극(4130)은 상기 제1 액티브 패턴(2110) 및 상기 제3 액티브 패턴(2210)과 중첩하지 않을 수 있다. 그에 따라, 상기 제3 화소 전극(4130)과 상기 제1 액티브 패턴(2110) 사이의 커플링 현상이 억제될 수 있고, 상기 제3 화소 전극(4130)과 상기 제3 액티브 패턴(2210) 사이의 커플링 현상이 억제될 수 있다.
일 실시예에서, 상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130)은 삼각 형상으로 배열될 수 있다. 그에 따라, 상기 상부 구조물(UPS)을 통과한 광의 발광 효율이 향상될 수 있고, 혼색이 억제될 수 있다.
상기 고전원 가로 배선(4200)은 상기 제2 방향(D2)으로 연장하며, 상기 제1 고전원 배선(1410) 및 상기 제2 고전원 배선(1420)과 접촉할 수 있다. 상기 저전원 가로 배선(4300)은 상기 제2 방향(D2)으로 연장하며, 상기 저전원 배선(1100)과 전기적으로 연결될 수 있다. 상기 저전원 연결 패턴(4400)은 섬 형상을 가지며, 상기 저전원 이중 패턴(3200)과 접촉할 수 있다.
도 15는 도 6의 하부 구조물을 설명하기 위한 단면도이다.
도 15를 참조하면, 상기 제1 데이터 연결 패턴(3710)은 상기 제1 데이터 배선(1210) 및 상기 제1 액티브 패턴(2110)과 접촉할 수 있다. 상기 제1 돌출부(3110) 및 상기 제1 액티브 패턴(2110)은 서로 중첩할 수 있고, 상기 제2 트랜지스터(T2)를 구성할 수 있다.
상기 제1 고전원 연결 패턴(3940)은 상기 제1 하부 도전 패턴(1310) 및 상기 제1 액티브 패턴(2110)과 접촉할 수 있고, 상기 제1 애노드 연결 패턴(3810)은 상기 제1 하부 도전 패턴(1310)과 접촉할 수 있다. 상기 제1 게이트 전극(3610) 및 상기 제1 액티브 패턴(2110)은 서로 중첩할 수 있고, 상기 제1 트랜지스터(T1)를 구성할 수 있다.
상기 초기화 연결 패턴(3400)은 상기 제2 액티브 패턴(2120)과 접촉할 수 있다. 상기 제1 게이트 패턴(3910) 및 상기 제2 액티브 패턴(2120)은 서로 중첩할 수 있고, 상기 제3 트랜지스터(T3)를 구성할 수 있다.
상기 제1 화소 전극(4110)은 상기 제1 애노드 연결 패턴(3810)과 접촉할 수 있다.
화소 정의막(PDL)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 절연 물질로 형성될 수 있다. 상기 화소 정의막(PDL)으로 사용될 수 있는 절연 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 화소 정의막(PDL)에는 상기 제1 화소 전극(4110)을 노출시키는 개구가 형성될 수 있다.
상기 제1 화소 전극(4110), 상기 제2 화소 전극(4120), 및 상기 제3 화소 전극(4130) 상에는 제1 유기 발광층(EL1)이 공통으로 배치될 수 있다. 상기 제1 유기 발광층(EL1) 상에는 제2 유기 발광층(EL2)이 배치될 수 있으며, 상기 제2 유기 발광층(EL2) 상에는 제3 유기 발광층(EL3)이 배치될 수 있다.
일 실시예에서, 상기 제1 유기 발광층(EL1), 상기 제2 유기 발광층(EL2), 및 상기 제3 유기 발광층(EL3)은 상기 표시 장치(DD)의 전면(whole surface)에 형성될 수 있으며, 청색을 갖는 광을 방출할 수 있다. 그에 따라, 상기 제1 유기 발광층(EL1), 상기 제2 유기 발광층(EL2), 및 상기 제3 유기 발광층(EL3)은 상기 발광층(ELL)을 구성할 수 있다. 다른 실시예에서, 상기 발광층(ELL)은 녹색을 갖는 광을 방출하는 제4 유기 발광층을 더 포함할 수 있다.
또 다른 실시예에서, 상기 제1 화소 전극(4110) 상에는 적색 유기 발광층이 배치될 수 있고, 상기 제2 화소 전극(4120) 상에는 녹색 유기 발광층이 배치될 수 있으며, 상기 제3 화소 전극(4130) 상에는 청색 유기 발광층이 배치될 수 있다. 다만, 본 발명은 이에 한정되지 아니한다. 예를 들어, 상기 제1 화소 전극(4110) 상에는 녹색 유기 발광층 또는 청색 유기 발광층이 배치되고, 상기 제2 화소 전극(4120) 상에는 청색 유기 발광층 또는 적색 유기 발광층이 배치되며, 상기 제3 화소 전극(4130) 상에는 적색 유기 발광층 또는 녹색 유기 발광층이 배치될 수 있다.
도 16은 도 1의 표시 장치에 포함된 상부 구조물을 설명하기 위한 단면도이다.
도 16을 참조하면, 상기 상부 구조물(UPS)은 상부 기판(SUB2), 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 제3 컬러 필터(CF3), 굴절층(LR), 굴절 캡핑층(LRC), 뱅크층(BK), 제1 색변환 패턴(CVL1), 제2 색변환 패턴(CVL2), 제3 색변환 패턴(CVL3), 및 색변환 캡핑층(QDC)을 포함할 수 있다.
상기 상부 기판(SUB2)은 투명한 또는 불투명한 물질을 포함할 수 있다. 일 실시예에서, 상기 상부 기판(SUB2)으로 사용될 수 있는 물질의 예로는 유리, 석영, 플라스틱 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2), 및 상기 제3 컬러 필터(CF3)는 상기 상부 기판(SUB2)의 하부에 배치될 수 있다. 일 실시예에서, 상기 제1 컬러 필터(CF1)는 적색 광에 대응하는 파장의 광을 투과시킬 수 있고, 상기 제2 컬러 필터(CF2)는 녹색 광에 대응하는 파장의 광을 투과시킬 수 있으며, 상기 제3 컬러 필터(CF3)는 청색 광에 대응하는 파장의 광을 투과시킬 수 있다. 상기 제1 컬러 필터(CF1), 상기 제2 컬러 필터(CF2), 및 상기 제3 컬러 필터(CF3)가 중첩하는 영역은 차광층으로 기능할 수 있다.
상기 굴절층(LR)은 상기 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)의 하부에 배치될 수 있다. 상기 굴절층(LR)은 소정의 굴절률을 가질 수 있다. 그에 따라, 상기 표시 장치(DD)의 광 효율이 향상될 수 있다. 다른 실시예에서, 상기 굴절층(LR)은 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3)의 하부에 배치될 수 있다. 또 다른 실시예에서, 상기 굴절층(LR)은 제1 및 제2 굴절층들을 포함하고, 상기 제1 굴절층은 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3) 상에 배치되며, 상기 제2 굴절층은 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3)의 하부에 배치될 수 있다.
상기 굴절 캡핑층(LRC)은 상기 굴절층(LR)의 하부에 배치될 수 있다. 상기 굴절 캡핑층(LRC)은 상기 굴절층(LR)을 보호할 수 있다. 다른 실시예에서, 캡핑층은 상기 굴절층(LR)의 상부에 배치될 수 있다. 또 다른 실시예에서, 제1 캡핑층은 상기 굴절층(LR)의 하부에 배치되고, 제2 캡핑층은 상기 굴절층(LR)의 상부에 배치될 수 있다.
상기 뱅크층(BK)은 상기 굴절 캡핑층(LRC)의 하부에 배치될 수 있다. 상기 뱅크층(BK)은 차광 물질로 형성될 수 있고, 하부에서 방출되는 광을 차단할 수 있다. 또한, 상기 뱅크층(BK)에는 상기 굴절 캡핑층(LRC)을 노출시키는 개구가 형성될 수 있다.
상기 제1 색변환 패턴(CVL1)은 상기 제1 컬러 필터(CF1)의 하부에 배치될 수 있고, 상기 제1 화소 전극(4110)과 중첩할 수 있다. 상기 제1 색변환 패턴(CVL1)은 상기 발광층(ELL)에서 방출된 광의 파장을 변환시킬 수 있다. 예를 들어, 상기 제1 색변환 패턴(CVL1)은 형광체, 산란체, 양자점 등을 포함할 수 있다. 상기 발광층(ELL)에서 방출된 광이 상기 제1 색변환 패턴(CVL1)을 통과함에 따라, 적색 광이 방출될 수 있다.
상기 제2 색변환 패턴(CVL2)은 상기 제2 컬러 필터(CF2)의 하부에 배치될 수 있고, 상기 제2 화소 전극(4120)과 중첩할 수 있다. 상기 제2 색변환 패턴(CVL2)은 상기 발광층(ELL)에서 방출된 광의 파장을 변환시킬 수 있다. 예를 들어, 상기 제2 색변환 패턴(CVL2)은 형광체, 산란체, 양자점 등을 포함할 수 있다. 상기 발광층(ELL)에서 방출된 광이 상기 제2 색변환 패턴(CVL2)을 통과함에 따라, 녹색 광이 방출될 수 있다.
상기 제3 색변환 패턴(CVL3)은 상기 제3 컬러 필터(CF3)의 하부에 배치될 수 있고, 상기 제3 화소 전극(4130)과 중첩할 수 있다. 상기 제3 색변환 패턴(CVL3)은 상기 발광층(ELL)에서 방출된 광의 파장을 산란시킬 수 있다. 예를 들어, 상기 제3 색변환 패턴(CVL3)은 형광체, 산란체, 양자점 등을 포함할 수 있다. 상기 발광층(ELL)에서 방출된 광이 상기 제3 색변환 패턴(CVL3)을 통과함에 따라, 청색 광이 방출될 수 있다.
일 실시예에서, 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3) 각각은 오목한 단면 형상을 가질 수 있다.
상기 색변환 캡핑층(QDC)은 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3)의 하부에 배치될 수 있다. 상기 색변환 캡핑층(QDC)은 상기 제1 내지 제3 색변환 패턴들(CVL1, CVL2, CVL3)을 보호할 수 있다.
도 17은 본 발명의 다른 실시예에 따른 표시 장치를 설명하기 위한 사시도이다.
도 17을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(DD1)는 하부 구조물(LRS1) 및 상부 구조물(UPS)을 포함할 수 있다. 상기 상부 구조물(UPS)은 도 1을 참조하여 설명한 상부 구조물(UPS)과 실질적으로 동일할 수 있다.
상기 하부 구조물(LRS1)은 적어도 하나의 발광 소자를 포함할 수 있으며, 발광 기판 등으로 지칭될 수 있다. 상기 하부 구조물(LRS1)은 소정의 색을 갖는 광을 방출할 수 있다.
도 18은 도 17의 표시 장치의 적층 구조를 설명하기 위한 단면도이다.
도 18을 참조하면, 상기 하부 구조물(LRS1)은 기판(SUB1), 제1 도전층(ML1), 제1 절연층(IL1), 액티브층(ACTL), 제2 절연층(IL2), 제2 도전층(ML2), 제3 절연층(IL3), 제3 도전층(ML3), 제4 절연층(IL4), 화소 전극층(PEL), 발광층(ELL), 공통 전극(CE), 및 봉지층(TFE)을 포함할 수 있다.
상기 기판(SUB1)은 투명한 또는 불투명한 물질을 포함할 수 있다. 일 실시예에서, 상기 기판(SUB1)으로 사용될 수 있는 물질의 예로는 유리, 석영, 플라스틱 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제1 도전층(ML1)은 상기 기판(SUB1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 도전층(ML1)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제1 도전층(ML1)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제1 도전층(ML1)은 단층 및 다층으로 구성될 수 있다.
상기 제1 절연층(IL1)은 상기 제1 도전층(ML1) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 절연층(IL1)은 절연 물질로 형성될 수 있다. 상기 제1 절연층(IL1)으로 사용될 수 있는 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제1 도전층(ML1)은 단층 및 다층으로 구성될 수 있다.
상기 액티브층(ACTL)은 상기 제1 절연층(IL1) 상에 배치될 수 있다. 일 실시예에서, 상기 액티브층(ACTL)은 실리콘 반도체 물질 또는 산화물 반도체 물질로 형성될 수 있다. 상기 액티브층(ACTL)으로 사용될 수 있는 상기 실리콘 반도체 물질의 예로는 비정질 실리콘, 다결정 실리콘 등이 있을 수 있다. 상기 액티브층(ACTL)으로 사용될 수 있는 상기 산화물 반도체 물질의 예로는 IGZO(InGaZnO), ITZO(InSnZnO) 등이 있을 수 있다. 또한, 상기 산화물 반도체 물질은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti), 아연(Zn)을 더 포함할 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다.
상기 제2 절연층(IL2)은 상기 액티브층(ACTL) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 절연층(IL2)은 절연 물질로 형성될 수 있다. 상기 제2 절연층(IL2)으로 사용될 수 있는 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제2 절연층(IL2)은 단층 및 다층으로 구성될 수 있다.
상기 제2 도전층(ML2)은 상기 제2 절연층(IL2) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 도전층(ML2)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제2 도전층(ML2)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제2 도전층(ML2)은 단층 및 다층으로 구성될 수 있다.
상기 제3 절연층(IL3)은 상기 제2 도전층(ML2) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 절연층(IL3)은 절연 물질로 형성될 수 있다. 상기 제3 절연층(IL3)으로 사용될 수 있는 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제3 절연층(IL3)은 단층 및 다층으로 구성될 수 있다.
상기 제3 도전층(ML3)은 상기 제3 절연층(IL3) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 도전층(ML3)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 제3 도전층(ML3)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제3 도전층(ML3)은 단층 및 다층으로 구성될 수 있다.
일 실시예에서, 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 및 상기 제3 절연층(IL3)에는 적어도 하나의 콘택홀이 형성될 수 있다. 상기 콘택홀은 상기 제1 도전층(ML1), 상기 액티브층(ACTL), 및 상기 제2 도전층(ML2)의 일부를 노출시킬 수 있다. 상기 제3 도전층(ML3)은 상기 콘택홀을 통해 상기 제1 도전층(ML1), 상기 액티브층(ACTL), 또는 상기 제2 도전층(ML2)과 접촉할 수 있다.
상기 제4 절연층(IL4)은 상기 제3 도전층(ML3) 상에 배치될 수 있다. 일 실시예에서, 상기 제4 절연층(IL4)은 유기 절연 물질 및/또는 무기 절연 물질로 형성될 수 있다. 상기 제4 절연층(IL4)으로 사용될 수 있는 유기 절연 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 상기 제4 절연층(IL4)으로 사용될 수 있는 무기 절연 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 제4 절연층(IL4)은 단층 및 다층으로 구성될 수 있다.
상기 화소 전극층(PEL)은 상기 제4 절연층(IL4) 상에 배치될 수 있다. 예를 들어, 상기 화소 전극층(PEL)에는 상기 제1 내지 제3 화소 전극들(5110, 5120, 5130)이 형성될 수 있다. 일 실시예에서, 상기 화소 전극층(PEL)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 화소 전극층(PEL)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 화소 전극층(PEL)은 단층 또는 다층으로 구성될 수 있다.
상기 발광층(ELL)은 상기 화소 전극층(PEL) 상에 배치될 수 있다. 상기 발광층(ELL)은 상기 구동 전류에 대응하여 광을 방출할 수 있다. 상기 공통 전극(CE)은 상기 발광층(ELL) 상에 배치될 수 있다. 상기 공통 전극(CE)은 금속, 합금, 도전 금속 산화물, 투명 도전 물질 등으로 형성될 수 있다. 상기 봉지층(TFE)은 상기 공통 전극(CE) 상에 배치될 수 있다. 상기 봉지층(TFE)은 공기 및/또는 수분의 침투를 방지할 수 있다.
도 19는 도 18의 하부 구조물을 설명하기 위한 평면도이고, 도 20 내지 도 26은 도 19의 하부 구조물을 제조하는 방법을 설명하기 위한 평면도들이다.
도 19를 참조하면, 상기 하부 구조물(LRS1)은 삼각 형상으로 배열되는 상기 제1 화소 전극(5110), 상기 제2 화소 전극(5120), 및 상기 제3 화소 전극(5130)을 포함할 수 있다.
상기 제1 화소 전극(5110), 상기 제2 화소 전극(5120), 및 상기 제3 화소 전극(5130)이 상기 삼각 형상으로 배열됨에 따라, 상기 상부 구조물(UPS)을 통과한 광의 발광 효율이 향상될 수 있고, 혼색이 억제될 수 있다.
또한, 초기화 배선(1500)이 제2 고전원 배선(1420)과 인접할 수 있다. 그에 따라, 상기 제1 화소 전극(5110)이 제2 게이트 전극(3620) 및 제3 게이트 전극(3630)과 중첩하지 않을 수 있다. 따라서, 상기 제1 화소 전극(5110)과 상기 제2 게이트 전극(3620) 사이의 커플링 현상이 억제될 수 있고, 상기 제1 화소 전극(5110)과 상기 제3 게이트 전극(3630) 사이의 커플링 현상이 억제될 수 있다. 또한, 상기 제2 화소 전극(5120)은 제1 게이트 전극(3610) 및 상기 제3 게이트 전극(3630)과 중첩하지 않을 수 있으며, 상기 제3 화소 전극(5130)은 상기 제1 게이트 전극(3610) 및 상기 제2 게이트 전극(3620)과 중첩하지 않을 수 있다.
또한, 초기화 연결 패턴(4400)은 제1 데이터 배선(1210) 및 제3 데이터 배선(1230)과 중첩하지 않을 수 있다. 그에 따라, 상기 초기화 연결 패턴(4400)과 상기 제1 데이터 배선(1210) 사이의 커플링 현상이 억제될 수 있고, 상기 초기화 연결 패턴(4400)과 상기 제3 데이터 배선(1230) 사이의 커플링 현상이 억제될 수 있다.
도 20을 참조하면, 상기 기판(SUB1) 상에 상기 제1 도전층(ML1)이 형성될 수 있다. 상기 제1 도전층(ML1)은 저전원 배선(1100), 제1 데이터 배선(1210), 제1 하부 도전 패턴(1310), 제1 고전원 배선(1410), 제2 하부 도전 패턴(1320), 제2 데이터 배선(1220), 초기화 배선(1500), 제2 고전원 배선(1420), 제3 하부 도전 패턴(1330), 제3 데이터 배선(1230), 제1 게이트 연결 패턴(1610), 제2 게이트 연결 패턴(1620), 및 제3 게이트 연결 패턴(1630)을 포함할 수 있다.
상기 제1 도전층(ML1)은 도 7을 참조하여 설명한 제1 도전층(ML1)과 실질적으로 동일할 수 있다.
도 18을 참조하여 상술한 바와 같이, 상기 제1 절연층(IL1)은 상기 제1 도전층(ML1) 상에 배치될 수 있다.
도 21을 참조하면, 상기 제1 절연층(IL1) 상에 상기 액티브층(ACTL)이 형성될 수 있다. 상기 액티브층(ACTL)은 제1 액티브 패턴(2110), 제2 액티브 패턴(2120), 제3 액티브 패턴(2210), 제4 액티브 패턴(2220), 제5 액티브 패턴(2310), 제6 액티브 패턴(2320), 제7 액티브 패턴(2130), 제8 액티브 패턴(2230), 및 제9 액티브 패턴(2330)을 포함할 수 있다.
상기 제1 액티브 패턴(2110)은 상기 제1 하부 도전 패턴(1310) 상에 배치될 수 있다. 일 실시예에서, 상기 제1 액티브 패턴(2110)은 상기 제1 데이터 배선(1210)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 액티브 패턴(2110)은 제1 데이터 연결 패턴을 통해 상기 제1 데이터 배선(1210)과 전기적으로 연결될 수 있다.
상기 제2 액티브 패턴(2120)은 상기 제1 하부 도전 패턴(1310) 상에 배치될 수 있다. 일 실시예에서, 상기 제2 액티브 패턴(2120)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제2 액티브 패턴(2120)은 초기화 연결 패턴을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
상기 제3 액티브 패턴(2210)은 상기 제2 하부 도전 패턴(1320) 상에 배치될 수 있다. 일 실시예에서, 상기 제3 액티브 패턴(2210)은 상기 제2 데이터 배선(1220)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제3 액티브 패턴(2210)은 제2 데이터 연결 패턴을 통해 상기 제2 데이터 배선(1220)과 전기적으로 연결될 수 있다.
상기 제4 액티브 패턴(2220)은 상기 제2 하부 도전 패턴(1320) 상에 배치될 수 있다. 일 실시예에서, 상기 제4 액티브 패턴(2220)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제4 액티브 패턴(2220)은 초기화 연결 패턴을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
상기 제5 액티브 패턴(2310)은 상기 제3 하부 도전 패턴(1330) 상에 배치될 수 있다. 일 실시예에서, 상기 제5 액티브 패턴(2310)은 상기 제3 데이터 배선(1230)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제5 액티브 패턴(2310)은 제3 데이터 연결 패턴을 통해 상기 제3 데이터 배선(1230)과 전기적으로 연결될 수 있다.
상기 제6 액티브 패턴(2320)은 상기 제3 하부 도전 패턴(1330) 상에 배치될 수 있다. 일 실시예에서, 상기 제6 액티브 패턴(2320)은 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다. 예를 들어, 상기 제6 액티브 패턴(2320)은 초기화 연결 패턴을 통해 상기 초기화 배선(1500)과 전기적으로 연결될 수 있다.
상기 제7 액티브 패턴(2130)은 상기 제1 액티브 패턴(2110)과 인접하도록 배치될 수 있고, 상기 제8 액티브 패턴(2230)은 상기 제3 액티브 패턴(2210)과 인접하도록 배치될 수 있으며, 상기 제9 액티브 패턴(2330)은 상기 제5 액티브 패턴(2310)과 인접하도록 배치될 수 있다.
도 18을 참조하여 상술한 바와 같이, 상기 제2 절연층(IL2)은 상기 액티브층(ACTL) 상에 배치될 수 있다.
도 22를 참조하면, 상기 제2 절연층(IL2) 상에 상기 제2 도전층(ML2)이 형성될 수 있다. 상기 제2 도전층(ML2)은 제1 게이트 전달 패턴(3110), 제2 게이트 전달 패턴(3120), 제3 게이트 전달 패턴(3130), 저전원 이중 패턴(3200), 고전원 이중 패턴(3310), 초기화 이중 패턴(3400), 제1 게이트 전극(3610), 제2 게이트 전극(3620), 제3 게이트 전극(3630), 제1 게이트 패턴(3910), 제2 게이트 패턴(3920), 및 제3 게이트 패턴(3930)을 포함할 수 있다.
상기 제1 게이트 전달 패턴(3110)은 상기 제1 액티브 패턴(2110)과 중첩할 수 있고, 상기 제2 게이트 전달 패턴(3120)은 상기 제3 액티브 패턴(2210)과 중첩할 수 있으며, 상기 제3 게이트 전달 패턴(3130)은 상기 제5 액티브 패턴(2310)과 중첩할 수 있다. 상기 제1 내지 제3 게이트 전달 패턴들(3110, 3120, 3130)은 상기 제1 게이트 신호(SC)를 제공받을 수 있다.
상기 저전원 이중 패턴(3200)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 저전원 배선(1100)과 중첩할 수 있다.
상기 고전원 이중 패턴(3310)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 제1 고전원 배선(1410)과 중첩할 수 있다.
상기 초기화 이중 패턴(3400)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있고, 상기 초기화 배선(1500)과 중첩할 수 있다.
상기 제1 게이트 전극(3610)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제1 게이트 전극(3610)은 상기 제1 하부 도전 패턴(1310) 및 상기 제2 액티브 패턴(2120)과 중첩할 수 있다.
상기 제2 게이트 전극(3620)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제2 게이트 전극(3620)은 상기 제2 하부 도전 패턴(1320) 및 상기 제4 액티브 패턴(2220)과 중첩할 수 있다.
상기 제3 게이트 전극(3630)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제3 게이트 전극(3630)은 상기 제3 하부 도전 패턴(1330) 및 상기 제6 액티브 패턴(2320)과 중첩할 수 있다.
상기 제1 게이트 패턴(3910)은 상기 제2 액티브 패턴(2120)과 중첩할 수 있고, 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제1 게이트 패턴(3910)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제2 액티브 패턴(2120)으로 전달될 수 있다.
상기 제2 게이트 패턴(3920)은 상기 제4 액티브 패턴(2220)과 중첩할 수 있고, 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제2 게이트 패턴(3920)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제4 액티브 패턴(2220)으로 전달될 수 있다.
상기 제3 게이트 패턴(3930)은 상기 제6 액티브 패턴(2320)과 중첩할 수 있고, 상기 제2 게이트 신호(SS)를 제공받을 수 있다. 상기 제3 게이트 패턴(3930)으로 제공되는 상기 제2 게이트 신호(SS)에 응답하여, 상기 초기화 배선(1500)으로 인가되는 상기 초기화 전압(VINT)이 상기 제6 액티브 패턴(2320)으로 전달될 수 있다.
도 18을 참조하여 상술한 바와 같이, 상기 제3 절연층(IL3)은 상기 제2 도전층(ML2) 상에 배치될 수 있다.
도 23을 참조하면, 상기 제1 절연층(IL1), 상기 제2 절연층(IL2) 및/또는 상기 제3 절연층(IL3)에 콘택홀들이 형성될 수 있다. 예를 들어, 상기 제1 도전층(ML1)을 노출시키는 콘택홀들은 상기 제1 절연층(IL1), 상기 제2 절연층(IL2), 및 상기 제3 절연층(IL3)에 형성될 수 있고, 상기 액티브층(ACTL)을 노출시키는 콘택홀들은 상기 제2 절연층(IL2) 및 상기 제3 절연층(IL3)에 형성될 수 있으며, 상기 제2 도전층(ML2)을 노출시키는 콘택홀들은 상기 제3 절연층(IL3)에 형성될 수 있다.
도 24 및 25를 참조하면, 상기 제3 절연층(IL3) 상에 상기 제3 도전층(ML3)이 형성될 수 있다. 상기 제3 도전층(ML3)은 제1 게이트 배선(4100), 저전원 연결 패턴(4200), 제1 고전원 연결 패턴(4310), 제2 고전원 연결 패턴(4320), 초기화 연결 패턴(4400), 제1 구동 연결 패턴(4410), 제2 구동 연결 패턴(4420), 제3 구동 연결 패턴(4430), 제2 게이트 배선(4500), 고전원 가로 패턴(4600), 제1 데이터 연결 패턴(4710), 제2 데이터 연결 패턴(4720), 제3 데이터 연결 패턴(4730), 제4 데이터 연결 패턴(4740), 제5 데이터 연결 패턴(4750), 및 제6 데이터 연결 패턴(4760)을 포함할 수 있다.
상기 제1 게이트 배선(4100)은 상기 제3 방향(D3)으로 연장할 수 있고, 상기 제1 게이트 전달 패턴(3110), 상기 제2 게이트 전달 패턴(3120), 및 상기 제3 게이트 전달 패턴(3130)과 접촉할 수 있다. 상기 제1 게이트 배선(4100)은 상기 제1 게이트 전달 패턴(3110), 상기 제2 게이트 전달 패턴(3120), 및 상기 제3 게이트 전달 패턴(3130)으로 상기 제1 게이트 신호(SC)를 제공할 수 있다.
상기 저전원 연결 패턴(4200)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 저전원 연결 패턴(4200)은 상기 저전원 배선(1100) 및 상기 저전원 이중 패턴(3200)과 접촉할 수 있다.
상기 제1 고전원 연결 패턴(4310)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제1 고전원 연결 패턴(4310)은 상기 제1 고전원 배선(1410), 상기 제2 액티브 패턴(2120), 및 상기 제4 액티브 패턴(2220)과 접촉할 수 있다. 상기 제1 고전원 연결 패턴(4310)은 상기 제2 액티브 패턴(2120) 및 상기 제4 액티브 패턴(2220)으로 상기 고전원 전압(ELVDD)을 전달할 수 있다.
상기 제2 고전원 연결 패턴(4320)은 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제2 고전원 연결 패턴(4320)은 상기 제2 고전원 배선(1420) 및 상기 제6 액티브 패턴(2320)과 접촉할 수 있다. 상기 제2 고전원 연결 패턴(4320)은 상기 제6 액티브 패턴(2320)으로 상기 고전원 전압(ELVDD)을 제공할 수 있다.
상기 초기화 연결 패턴(4400)은 상기 제1 방향(D1) 및 상기 제3 방향(D3)으로 연장할 수 있고, 섬 형상을 가질 수 있다. 상기 제1 방향(D1)으로 연장하는 상기 초기화 연결 패턴(4400)은 상기 초기화 배선(1500) 및 상기 초기화 이중 패턴(3400)과 접촉할 수 있다. 상기 제3 방향(D3)으로 연장하는 상기 초기화 연결 패턴(4400)은 상기 제2 액티브 패턴(2120), 상기 제4 액티브 패턴(2220), 및 상기 제6 액티브 패턴(2320)과 접촉할 수 있다. 상기 초기화 연결 패턴(4400)은 상기 초기화 전압(VINT)을 상기 제2 액티브 패턴(2120), 상기 제4 액티브 패턴(2220), 및 상기 제6 액티브 패턴(2320)으로 전달할 수 있다.
일 실시예에서, 상기 초기화 연결 패턴(4400)은 상기 제1 데이터 배선(1210) 및 상기 제3 데이터 배선(1230)과 중첩하지 않을 수 있다. 그에 따라, 상기 초기화 연결 패턴(4400) 및 상기 제1 데이터 배선(1210) 사이의 커플링 현상이 억제될 수 있고, 상기 초기화 연결 패턴(4400) 및 상기 제3 데이터 배선(1230) 사이의 커플링 현상이 억제될 수 있다.
상기 제1 구동 연결 패턴(4410)은 상기 제1 게이트 전극(3610)과 중첩하고, 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제1 구동 연결 패턴(4410)은 상기 제1 하부 도전 패턴(1310) 및 상기 제2 액티브 패턴(2120)과 접촉할 수 있다.
상기 제2 구동 연결 패턴(4420)은 상기 제2 게이트 전극(3620)과 중첩하고, 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제2 구동 연결 패턴(4420)은 상기 제2 하부 도전 패턴(1320) 및 상기 제4 액티브 패턴(2220)과 접촉할 수 있다.
상기 제3 구동 연결 패턴(4430)은 상기 제3 게이트 전극(3630)과 중첩하고, 상기 제1 방향(D1)으로 연장하는 섬 형상을 가질 수 있다. 상기 제3 구동 연결 패턴(4430)은 상기 제3 하부 도전 패턴(1330) 및 상기 제6 액티브 패턴(2320)과 접촉할 수 있다.
상기 제2 게이트 배선(4500)은 상기 제3 방향(D3)으로 연장할 수 있고, 상기 제1 게이트 연결 패턴(1610), 상기 제2 게이트 연결 패턴(1620), 및 상기 제3 게이트 연결 패턴(1630)과 접촉할 수 있다. 상기 제2 게이트 배선(4500)에는 상기 제2 게이트 신호(SS)가 제공될 수 있다.
상기 고전원 가로 패턴(4600)은 상기 제3 방향(D3)으로 연장하며, 상기 제1 고전원 배선(1410) 및 상기 제2 고전원 배선(1420)과 접촉할 수 있다.
상기 제1 데이터 연결 패턴(4710)은 상기 제1 데이터 배선(1210) 및 상기 제1 액티브 패턴(2110)과 접촉할 수 있다. 상기 제1 데이터 연결 패턴(4710)은 상기 제1 데이터 전압(DATA1)을 상기 제1 액티브 패턴(2110)으로 전달할 수 있다.
상기 제2 데이터 연결 패턴(4720)은 상기 제2 데이터 배선(1220) 및 상기 제3 액티브 패턴(2210)과 접촉할 수 있다. 상기 제2 데이터 연결 패턴(4720)은 상기 제2 데이터 전압(DATA2)을 상기 제3 액티브 패턴(2210)으로 전달할 수 있다.
상기 제3 데이터 연결 패턴(4730)은 상기 제3 데이터 배선(1230) 및 상기 제5 액티브 패턴(2310)과 접촉할 수 있다. 상기 제3 데이터 연결 패턴(4730)은 상기 제3 데이터 전압(DATA3)을 상기 제5 액티브 패턴(2310)으로 전달할 수 있다.
상기 제4 데이터 연결 패턴(4740)은 상기 제1 액티브 패턴(2110) 및 상기 제1 게이트 전극(3610)과 접촉할 수 있다. 상기 제4 데이터 연결 패턴(4740)은 상기 제1 데이터 전압(DATA1)을 상기 제1 게이트 전극(3610)으로 전달할 수 있다.
상기 제5 데이터 연결 패턴(4750)은 상기 제3 액티브 패턴(2210) 및 상기 제2 게이트 전극(3620)과 접촉할 수 있다. 상기 제5 데이터 연결 패턴(4750)은 상기 제2 데이터 전압(DATA2)을 상기 제2 게이트 전극(3620)으로 전달할 수 있다.
상기 제6 데이터 연결 패턴(4760)은 상기 제5 액티브 패턴(2310) 및 상기 제3 게이트 전극(3630)과 접촉할 수 있다. 상기 제6 데이터 연결 패턴(4760)은 상기 제3 데이터 전압(DATA3)을 상기 제3 게이트 전극(3630)으로 전달할 수 있다.
도 18을 참조하여 상술한 바와 같이, 상기 제4 절연층(IL4)은 상기 제3 도전층(ML3) 상에 배치될 수 있다.
도 26을 참조하면, 상기 제4 절연층(IL4) 상에 상기 화소 전극층(PEL)이 형성될 수 있다. 상기 화소 전극층(PEL)은 제1 화소 전극(5110), 제2 화소 전극(5120), 제3 화소 전극(5130), 저전원 가로 배선(5300), 및 저전원 연결 패턴(5400)을 포함할 수 있다.
상기 제1 화소 전극(5110)은 상기 제1 구동 연결 패턴(4410)과 접촉할 수 있고, 상기 제1 하부 도전 패턴(1310)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제1 화소 전극(5110)은 상기 제2 게이트 전극(3620) 및 상기 제3 게이트 전극(3630)과 중첩하지 않을 수 있다. 그에 따라, 상기 제1 화소 전극(5110)과 상기 제2 게이트 전극(3620) 사이의 커플링 현상이 억제될 수 있고, 상기 제1 화소 전극(5110)과 상기 제3 게이트 전극(3630) 사이의 커플링 현상이 억제될 수 있다.
상기 제2 화소 전극(5120)은 상기 제2 구동 연결 패턴(4420)과 접촉할 수 있고, 상기 제2 하부 도전 패턴(1320)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제2 화소 전극(5120)은 상기 제1 게이트 전극(3610) 및 상기 제3 게이트 전극(3630)과 중첩하지 않을 수 있다. 그에 따라, 상기 제2 화소 전극(5120)과 상기 제1 게이트 전극(3610) 사이의 커플링 현상이 억제될 수 있고, 상기 제2 화소 전극(5120)과 상기 제3 게이트 전극(3630) 사이의 커플링 현상이 억제될 수 있다.
상기 제3 화소 전극(5130)은 상기 제3 구동 연결 패턴(4430)과 접촉할 수 있고, 상기 제3 하부 도전 패턴(1330)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제3 화소 전극(5130)은 상기 제1 게이트 전극(3610) 및 상기 제2 게이트 전극(3620)과 중첩하지 않을 수 있다. 그에 따라, 상기 제3 화소 전극(5130)과 상기 제1 게이트 전극(3610) 사이의 커플링 현상이 억제될 수 있고, 상기 제3 화소 전극(5130)과 상기 제2 게이트 전극(3620) 사이의 커플링 현상이 억제될 수 있다.
일 실시예에서, 상기 제1 화소 전극(5110), 상기 제2 화소 전극(5120), 및 상기 제3 화소 전극(5130)은 삼각 형상으로 배열될 수 있다. 그에 따라, 상기 상부 구조물(UPS)을 통과한 광의 발광 효율이 향상될 수 있고, 혼색이 억제될 수 있다.
상기 저전원 가로 배선(5300)은 상기 제2 방향(D2)으로 연장하며, 상기 저전원 배선(1100)과 전기적으로 연결될 수 있다. 상기 저전원 연결 패턴(5400)은 섬 형상을 가지며, 상기 저전원 이중 패턴(3200)과 접촉할 수 있다.
도 27은 도 19의 하부 구조물을 설명하기 위한 단면도이다.
도 27을 참조하면, 상기 제1 데이터 연결 패턴(4710)은 상기 제1 데이터 배선(1210) 및 상기 제1 액티브 패턴(2110)과 접촉할 수 있다. 상기 제1 게이트 전달 패턴(3110) 및 상기 제1 액티브 패턴(2110)은 서로 중첩할 수 있고, 상기 제2 트랜지스터(T2)를 구성할 수 있다.
상기 제1 구동 연결 패턴(4410)은 상기 제1 하부 도전 패턴(1310) 및 상기 제2 액티브 패턴(2120)과 접촉할 수 있다. 상기 제1 게이트 전극(3610) 및 상기 제2 액티브 패턴(2120)은 서로 중첩할 수 있고, 상기 제1 트랜지스터(T1)를 구성할 수 있다.
상기 초기화 연결 패턴(4400)은 상기 제2 액티브 패턴(2120)과 접촉할 수 있다. 상기 제1 게이트 패턴(3910) 및 상기 제2 액티브 패턴(2120)은 서로 중첩할 수 있고, 상기 제3 트랜지스터(T3)를 구성할 수 있다.
상기 제1 화소 전극(5110)은 상기 제1 구동 연결 패턴(4410)과 접촉할 수 있다.
화소 정의막(PDL)은 상기 제4 절연층(IL4) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 절연 물질로 형성될 수 있다. 상기 화소 정의막(PDL)으로 사용될 수 있는 절연 물질의 예로는 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등이 있을 수 있다. 이들은 단독으로 또는 서로 조합하여 사용될 수 있다. 또한, 상기 화소 정의막(PDL)에는 상기 제1 화소 전극(5110)을 노출시키는 개구가 형성될 수 있다.
상기 제1 화소 전극(5110), 상기 제2 화소 전극(5120), 및 상기 제3 화소 전극(5130) 상에는 제1 유기 발광층(EL1)이 공통으로 배치될 수 있다. 상기 제1 유기 발광층(EL1) 상에는 제2 유기 발광층(EL2)이 배치될 수 있으며, 상기 제2 유기 발광층(EL2) 상에는 제3 유기 발광층(EL3)이 배치될 수 있다.
일 실시예에서, 상기 제1 유기 발광층(EL1), 상기 제2 유기 발광층(EL2), 및 상기 제3 유기 발광층(EL3)은 상기 표시 장치(DD1)의 전면(whole surface)에 형성될 수 있으며, 청색을 갖는 광을 방출할 수 있다. 그에 따라, 상기 제1 유기 발광층(EL1), 상기 제2 유기 발광층(EL2), 및 상기 제3 유기 발광층(EL3)은 상기 발광층(ELL)을 구성할 수 있다. 다른 실시예에서, 상기 발광층(ELL)은 녹색을 갖는 광을 방출하는 제4 유기 발광층을 더 포함할 수 있다.
또 다른 실시예에서, 상기 제1 화소 전극(5110) 상에는 적색 유기 발광층이 배치될 수 있고, 상기 제2 화소 전극(5120) 상에는 녹색 유기 발광층이 배치될 수 있으며, 상기 제3 화소 전극(5130) 상에는 청색 유기 발광층이 배치될 수 있다. 다만, 본 발명은 이에 한정되지 아니한다. 예를 들어, 상기 제1 화소 전극(5110) 상에는 녹색 유기 발광층 또는 청색 유기 발광층이 배치되고, 상기 제2 화소 전극(5120) 상에는 청색 유기 발광층 또는 적색 유기 발광층이 배치되며, 상기 제3 화소 전극(5130) 상에는 적색 유기 발광층 또는 녹색 유기 발광층이 배치될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 고해상도 스마트폰, 휴대폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DD: 표시 장치 ML1: 제1 도전층
IL1: 제1 절연층 ACTL: 액티브층
1210: 제1 데이터 배선 1310: 제1 하부 도전 패턴
1410: 제1 고전원 배선 1500: 초기화 배선
2110: 제1 액티브 패턴 2120: 제2 액티브 패턴
3400: 초기화 연결 패턴 4110: 제1 화소 전극

Claims (20)

  1. 기판 상에 배치되는 제1 하부 도전 패턴;
    상기 제1 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 이격하는 제2 하부 도전 패턴;
    상기 제2 하부 도전 패턴과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 이격하는 제3 하부 도전 패턴;
    상기 제3 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 상기 제2 하부 도전 패턴 사이에 위치하는 제1 고전원 배선;
    상기 제1 고전원 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 제2 고전원 배선; 및
    상기 제2 고전원 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 초기화 배선을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 초기화 배선과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 인접하는 제1 데이터 배선;
    상기 제1 데이터 배선과 동일한 층에 배치되고, 상기 제2 하부 도전 패턴과 상기 제3 하부 도전 패턴 사이에 위치하는 제2 데이터 배선; 및
    상기 제2 데이터 배선과 동일한 층에 배치되고, 상기 제3 하부 도전 패턴과 인접하는 제3 데이터 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 하부 도전 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 중첩하며, 상기 제1 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 액티브 패턴 상에 배치되고, 상기 제1 액티브 패턴과 일부 중첩하는 제1 게이트 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 제1 게이트 배선으로 인가되는 제1 게이트 신호에 응답하여 상기 제1 데이터 배선으로 인가되는 제1 데이터 전압이 상기 제1 액티브 패턴으로 전달되는 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 게이트 배선과 동일한 층에 배치되고, 상기 제1 데이터 배선 및 상기 제1 액티브 패턴과 접촉하는 제1 데이터 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 하부 도전 패턴 상에 배치되고, 상기 초기화 배선과 전기적으로 연결되는 제2 액티브 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 액티브 패턴 상에 배치되고, 상기 제2 액티브 패턴과 중첩하는 제1 게이트 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서, 상기 제1 게이트 패턴으로 인가되는 제2 게이트 신호에 응답하여 상기 초기화 배선으로 인가되는 초기화 전압이 상기 제2 액티브 패턴으로 전달되는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서,
    상기 초기화 배선 상에 배치되고, 상기 초기화 배선 및 상기 제2 액티브 패턴과 접촉하는 초기화 연결 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서,
    상기 초기화 배선과 동일한 층에 배치되고, 상기 제1 하부 도전 패턴과 인접하며, 상기 초기화 연결 패턴과 중첩하지 않는 제1 데이터 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제1 항에 있어서, 상기 제1 고전원 배선은 상기 제1 하부 도전 패턴 및 상기 제2 하부 도전 패턴과 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 하부 도전 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 중첩하며, 제1 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴;
    상기 제1 액티브 패턴과 동일한 층에 배치되고, 상기 제1 고전원 배선과 상기 제1 하부 도전 패턴을 전기적으로 연결시키는 제2 액티브 패턴;
    상기 제2 하부 도전 패턴 상에 배치되고, 상기 제2 하부 도전 패턴과 중첩하며, 제2 데이터 배선과 전기적으로 연결되는 제3 액티브 패턴; 및
    상기 제1 액티브 패턴 상에 배치되고, 상기 제1 하부 도전 패턴과 전기적으로 연결되며, 상기 제3 액티브 패턴과 중첩하지 않는 제1 화소 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제3 액티브 패턴 상에 배치되고, 상기 제2 하부 도전 패턴과 전기적으로 연결되며, 상기 제1 액티브 패턴과 중첩하지 않는 제2 화소 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제3 하부 도전 패턴 상에 배치되고, 상기 제3 하부 도전 패턴과 전기적으로 연결되며, 상기 제1 액티브 패턴 및 상기 제3 액티브 패턴과 중첩하지 않는 제3 화소 전극을 더 포함하고,
    상기 제1 화소 전극, 상기 제2 화소 전극, 및 상기 제3 화소 전극은 평면 상에서 볼 때 삼각 형상으로 배열되는 것을 특징으로 하는 표시 장치.
  16. 기판 상에 배치되고, 제1 방향으로 연장하는 하부 도전 패턴;
    상기 하부 도전 패턴과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제1 방향과 교차하는 제2 방향으로 인접하는 제1 고전원 배선;
    상기 제1 고전원 배선과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제2 방향과 반대되는 제3 방향으로 인접하는 제2 고전원 배선; 및
    상기 제2 고전원 배선과 동일한 층에 배치되고, 상기 제1 방향으로 연장하며, 상기 하부 도전 패턴과 상기 제3 방향으로 인접하는 초기화 배선을 포함하는 표시 장치.
  17. 제16 항에 있어서, 상기 초기화 배선은 상기 하부 도전 패턴과 상기 제2 고전원 배선 사이에 위치하는 것을 특징으로 하는 표시 장치.
  18. 제16 항에 있어서,
    상기 초기화 배선과 동일한 층에 배치되고, 상기 하부 도전 패턴과 상기 제3 방향으로 인접하는 데이터 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서,
    상기 하부 도전 패턴 상에 배치되고, 상기 하부 도전 패턴과 중첩하며, 상기 데이터 배선과 전기적으로 연결되는 제1 액티브 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서,
    상기 하부 도전 패턴 상에 배치되고, 상기 초기화 배선과 전기적으로 연결되는 제2 액티브 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020210179860A 2021-12-15 2021-12-15 표시 장치 KR20230091231A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210179860A KR20230091231A (ko) 2021-12-15 2021-12-15 표시 장치
CN202211087714.1A CN116267007A (zh) 2021-12-15 2022-09-07 显示装置
US17/945,437 US20230187593A1 (en) 2021-12-15 2022-09-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210179860A KR20230091231A (ko) 2021-12-15 2021-12-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20230091231A true KR20230091231A (ko) 2023-06-23

Family

ID=86695077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210179860A KR20230091231A (ko) 2021-12-15 2021-12-15 표시 장치

Country Status (3)

Country Link
US (1) US20230187593A1 (ko)
KR (1) KR20230091231A (ko)
CN (1) CN116267007A (ko)

Also Published As

Publication number Publication date
CN116267007A (zh) 2023-06-20
US20230187593A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
KR102587861B1 (ko) 표시 장치 및 이의 제조 방법
CN112117320A (zh) 一种显示面板和显示装置
KR20210100786A (ko) 표시 장치 및 그 구동 방법
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
KR20230091231A (ko) 표시 장치
KR20230067762A (ko) 표시 장치 및 이의 제조 방법
KR20220091701A (ko) 표시 장치
KR20230024485A (ko) 표시 장치
CN220173713U (zh) 显示装置
CN219555561U (zh) 显示装置
KR20210150642A (ko) 화소 및 이를 구비한 표시 장치
KR20200079735A (ko) 미러 겸용 표시장치
US11532266B2 (en) Display panel
KR20240045405A (ko) 표시 장치 및 이의 제조 방법
KR20230049823A (ko) 표시 장치
US20240233624A1 (en) Display device
WO2022183438A1 (zh) 触控电极结构、显示面板及电子设备
KR20240022000A (ko) 표시 장치 및 이의 제조 방법
KR20220135278A (ko) 표시 장치
KR20240055236A (ko) 표시 장치
KR20240071484A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20230097279A (ko) 표시 패널, 이를 포함하는 타일드 표시 장치, 및 표시 패널의 제조 방법
KR20230131370A (ko) 표시 장치
KR20240013978A (ko) 표시 장치
KR20240091363A (ko) 표시 장치 및 이의 제조 방법