KR20230084563A - 칩의 전원 조절 회로 및 방법 - Google Patents

Abstract

본 발명은 반도체 집적 회로 기술분야에 관한 것으로, 칩의 전원 조절 회로 및 방법을 제공한다. 전원 조절 회로(100)는 LC 회로(120) 및 LC 보정 회로(110)를 포함하고, LC 회로(120)의 일단은 칩(200)의 양극 및 전원(300)의 양극에 각각 전기적으로 연결되고, LC 회로(120)의 타단은 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결되며; LC 보정 회로(110)는 칩(200) 및 LC 회로(120)에 각각 전기적으로 연결되어, 칩(200)의 현재 작동 모드에 따라 LC 회로(120)의 작동 파라미터를 조절함으로써, 전원의 공진 주파수 지점의 자가 적응 기능을 구현하고, 즉 칩의 작동 모드가 변경되어 작동 주파수가 변경되더라도 칩의 전원 무결성을 보장할 수 있다.

Description

칩의 전원 조절 회로 및 방법

관련 출원의 상호 참조

본 출원은 2021년 01월 06일에 출원된 출원 번호 202110014731.1의 중국 출원의 우선권을 주장하며, 모든 목적을 위해 그 전문이 참조로 여기에 포함된다.

본 발명은 반도체 집적 회로 기술분야에 관한 것으로, 보다 구체적으로 칩의 전원 조절 회로 및 방법에 관한 것이다.

집적 회로 설계에서는 칩의 작동 성능을 보장하기 위해 전원 무결성 문제를 고려해야 한다. 예를 들어, 중앙 처리 장치(Central Processing Unit, CPU), 필드 프로그래머블 논리 게이트 어레이(Field Programmable Gate Array, FPGA) 등과 같은 고성능 디지털 마이크로 전자 칩(Integrated Circuit Chip, IC)의 경우, 칩의 작동 시 전원 무결성을 보장하기 위해 그 전원 전압이 허용 오차 범위 내에 있고 직류 오차, 리플 및 노이즈 등이 모두 허용 범위 내에 있도록 보장해야 한다.

그러나 전원 회로의 공진 주파수는 일반적으로 고정되어 있으며 칩의 작동 주파수가 변경되면 칩의 작동 주파수와 매칭되지 않아 칩의 전원 무결성을 잘 보장하지 못할 수 있다.

상술한 문제점을 고려하여, 본 발명은 상술한 문제점을 해결하기 위한 칩의 전원 조절 회로 및 방법을 제안한다.

제1 양태에 따르면, 본 발명의 실시예는 칩의 전원 조절 회로를 제공하고, 상기 칩의 전원 조절 회로는 LC 회로 및 LC 보정 회로를 포함하며, LC 회로의 일단은 칩의 양극 및 전원의 양극에 각각 전기적으로 연결되고, LC 회로의 타단은 칩의 음극 및 전원의 음극에 각각 전기적으로 연결되며; LC 보정 회로는 칩 및 LC 회로에 각각 전기적으로 연결되어, 칩의 현재 작동 모드에 따라 LC 회로의 작동 파라미터를 조절한다.

제2 양태에 따르면, 본 발명의 실시예는 제1 양태에 따른 칩의 전원 조절 회로에 적용되는 칩의 전원 조절 방법을 제공하고, 상기 방법은 상기 칩의 현재 작동 모드를 획득하는 단계; 및 상기 현재 작동 모드를 기반으로 상기 LC 회로의 작동 파라미터를 조절하는 단계를 포함한다.

본 발명의 실시예에 따라 제공되는 칩의 전원 조절 회로 및 방법은 LC 회로 및 LC 보정 회로로 구성된 칩의 전원 조절 회로이며, 여기서 LC 회로의 일단은 칩의 양극 및 전원의 양극에 각각 전기적으로 연결되고, LC 회로의 타단은 칩의 음극 및 전원의 음극에 각각 전기적으로 연결되며; LC 보정 회로는 칩 및 LC 회로에 각각 전기적으로 연결된다. 전원이 칩에 전력을 공급할 때, LC 보정 회로가 칩의 현재 작동 모드에 따라 LC 회로의 작동 파라미터를 조절함으로써, 전원의 공진 주파수 지점의 자가 적응 기능을 구현하고, 즉 칩의 작동 모드가 변경되어 작동 주파수가 변경되더라도 칩의 전원 무결성을 보장할 수 있다.

본 발명의 실시예의 과제 해결 수단을 보다 명확하게 설명하기 위해, 실시예의 설명에 사용되어야 하는 도면을 아래에 간략히 소개할 것이다. 아래의 도면은 본 발명의 일부 실시예일 뿐이며, 당업자라면 창의적인 노력 없이 이러한 도면에 기초하여 다른 도면을 얻을 수 있을 것이다.
도 1은 본 발명의 실시예에 따라 제공되는 종래 기술의 칩 전원 회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따라 제공되는 칩 전원 회로의 회로도이다.
도 3은 본 발명의 다른 실시예에 따라 제공되는 칩 전원 회로의 회로도이다.
도 4는 본 발명의 일 실시예에 따라 제공되는 전원 조절 회로의 회로도이다.
도 5는 본 발명의 다른 실시예에 따라 제공되는 전원 조절 회로의 회로도이다.
도 6은 본 발명의 일 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이다.
도 7은 본 발명의 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이다.
도 8은 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이다.
도 9는 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이다.
도 10은 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이다.
도 11은 본 발명의 실시예에 따라 제공되는 전원 조절 장치의 원리 블록도이다.

본 발명의 실시예의 목적, 과제 해결 수단 및 이점을 보다 명확하게 하기 위해, 본 발명의 실시예의 과제 해결 수단을 도면과 함께 이하에서 명확하고 완전하게 설명한다. 여기에서 설명된 실시예는 본 발명의 실시예의 전부가 아니라 일부이다. 본 명세서의 도면에서 설명되고 예시된 본 발명의 실시예의 구성요소는 다양하고 상이한 구성으로 배치되고 설계될 수 있다.

따라서, 첨부된 도면에 제공된 본 발명의 실시예에 대한 다음의 상세한 설명은 청구된 본 발명의 범위를 한정하려는 것이 아니라 본 발명의 선택된 실시예를 나타낼 뿐이다. 본 발명의 실시예에 기초하여, 창의적인 노력 없이 당업자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위에 속한다.

하기의 도면에서 동일한 숫자 및 문자는 유사한 항목을 나타내므로, 하나의 항목이 하나의 도면에서 정의되면 후속 도면에서 추가 정의 및 설명이 필요하지 않음을 유의해야 한다.

본 발명의 설명에 있어서, "제1", "제2", "제3" 등의 용어는 설명되는 대상을 구분하기 위한 것일 뿐, 상대적 중요성을 나타내거나 암시하는 것으로 이해되어서는 안 됨을 유의해야 한다.

또한, 본 발명의 설명에 있어서, "설치", "장착", "접속", "연결" 등의 용어는 달리 명확히 규정하고 한정하지 않는 한 넓은 의미로 이해되어야 하며, 예를 들면, 고정 연결, 탈착 가능한 연결 또는 일체형 연결일 수도 있고, 기계적 연결 또는 전기적 연결일 수도 있으며, 직접 연결 또는 중간 구성요소를 통한 간접 연결일 수도 있으며, 2개의 소자의 내부 연결일 수도 있다. 당업자는 구체적인 상황에서 본 발명에서 상기 용어의 구체적인 의미를 이해할 수 있을 것이다.

다음은 본 발명의 실시예의 도면을 참조하여 본 발명의 실시예의 과제 해결 수단을 명확하고 완전하게 설명할 것이다. 여기에서 설명된 실시예는 본 발명의 실시예의 전부가 아니라 일부이다. 본 발명의 실시예에 기초하여, 창의적인 노력 없이 당업자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위에 속한다.

현대의 초대규모 집적 회로(Very Large Scale Integration, VLSI) 시스템은 그 규모가 점점 더 커지고 있으며 작동 주파수, 작동 전류, 전원 전압도 점점 커지며, 즉 전원 허용 오차 요구 사항이 점점 더 엄격해지기에 칩의 전원 무결성 문제가 매우 심각해진다.

집적 회로의 전원 무결성 문제는 패키징 전원 회로의 기생 RLC 파라미터와 밀접한 관련이 있다. 예를 들어 기생 RLC의 저항 R은 전원의 직류 오차를 증가시키고 LC 회로는 전원의 리플 및 노이즈 간섭을 증가시킨다. 패키징 기술의 발전으로 플립 칩(flip-chip) 패키징과 같은 방식에 의해 RLC 기생 파라미터가 잘 억제되었다. 그러나 보다 선진적인 패키징은 비용이 더 많이 든다.

도 1에 도시된 바와 같이, 종래 기술에서는 전원 무결성 문제를 해결하고 칩의 내부 전원 VDD_die의 안정성을 보장하기 위해 디커플링 커패시터 Cdie를 칩에 배치하는 경우가 많다. 그러나 이러한 해결 방식이 항상 디커플링 작용을 할 수 있는 것은 아니며 때로는 득보다 실이 더 많다. 일반적으로 전원의 패키징 기생 인덕터 Lpkg와 온 칩 디커플링 커패시터 Cdie는 발진을 형성하여 전원의 공진 주파수와 칩의 작동 주파수를 매칭시켜 칩의 전원 무결성을 보장한다. 그러나 디커플링 커패시터 Cdie 및 인덕터 Lpkg의 파라미터는 미리 구성되어 있기 때문에 전원의 공진 주파수도 고정되어 있어 칩의 작동 주파수가 변경되면 전원의 공진 주파수가 더이상 칩의 작동 주파수와 매칭되지 않아 칩의 전원 무결성을 보장할 수 없게 된다.

이 밖에, 전원의 패키징 기생 인덕터 Lpkg와 온 칩 디커플링 커패시터 Cdie가 발진을 형성하므로, 이 발진 주파수와 작동 주파수가 동일하면 칩의 내부 전원 리플이 매우 커져 칩의 전원 전압의 허용 오차 요구 사항을 초과할 수 있다.

본 발명자는 도 2에 도시된 바와 같이 기생 인덕터 Lpkg와 칩의 양극 사이에 하나의 저항 Rdie를 직렬 연결하면 발진을 효과적으로 방지하여 리플의 발생을 피할 수 있지만 직류 오차가 증가한다는 것을 발견하였다.

본 발명자는 계속 연구하여 도 3에 도시된 바와 같이 디커플링 커패시터 Cdie의 양단에 하나의 RLC 공진 회로를 병렬 연결하면, RLC 회로의 공진 주파수 fr=1/(2Π

) 지점에 하나의 영점 임피던스 R0를 제공하여 이 주파수에서의 발진을 방지할 수 있으므로 칩의 내부 전원 VDD_die를 안정화할 수 있다는 것을 발견하였다.

그러나, 이 방법은 여전히 칩의 상이한 작동 주파수와 매칭될 수 없다는 결함이 있다. 단일 공진 주파수 지점에서 전원을 안정화할 수 있고, 단일 영점 임피던스만 제공할 수 있으며; 공정 편차 및 온도 변화에 따라 주파수 포인트가 크게 변경되고, 영점 임피던스와 실제 작동 전류의 차이가 매우 커져 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상이 발생하기 쉽다. 따라서, 이러한 방법은 단일 고정 작동 주파수 및 단일 고정 작동 전류를 갖는 칩에만 적용될 수 있고, 주파수 포인트 및 영점 임피던스의 정확도가 높지 않고 패키징 설계 난이도가 높으며 설계 주기가 길다.

따라서, 상술한 문제점을 고려하여 본 발명자는 단일 고정 작동 주파수 및 단일 고정 작동 전류를 갖는 칩에만 적용될 수 있는 제한을 피할 수 있는 본 발명의 실시예에 따른 칩의 전원 조절 회로 및 방법을 제안한다. 주파수 포인트의 불안정성, 영점 임피던스와 실제 작동 전류의 차이가 커서 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상이 쉽게 발생하는 문제를 해결하고, 패키징 설계 난이도가 높고 설계 주기가 긴 등 문제를 해결한다.

도 4를 참조하면, 도 4는 본 발명 하나의 실시예에 따라 제공되는 전원 조절 회로의 회로도이고, 상기 전원 조절 회로(100)는 도 4의 칩(100)에 적용될 수 있으며, 상기 칩(200)은 전원(300)과 루프를 형성한다. 상기 칩의 전원 조절 회로(100)는 LC 보정 회로(110) 및 LC 회로(120)를 포함할 수 있다.

실제 응용에서, LC 회로(120)의 일단은 칩(200)의 양극 및 전원(300)의 양극에 각각 전기적으로 연결될 수 있고, LC 회로(120)의 타단은 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결될 수 있으며; LC 보정 회로(110)는 칩(200) 및 LC 회로(120)에 각각 전기적으로 연결되어, 칩(200)의 현재 작동 모드에 따라 LC 회로(120)의 작동 파라미터를 조절할 수 있다.

일부 실시형태에서, 전원(300)에는 온 칩 디커플링 커패시터 Cdie 및 2개의 기생 인덕터 Lpkg가 패키징될 수 있고, 즉 전원(300)은 전원 VDC, 온 칩 커플링 커패시터 Cdie 및 2개의 기생 인덕터 Lpkg를 포함하며, 여기서, 온 칩 커플링 커패시터 Cdie의 제1 단부는 전원 VDC의 양극 및 칩(200)의 양극에 각각 전기적으로 연결되고, 온 칩 커플링 커패시터 Cdie의 제2 단부는 전원 VDC의 음극 및 칩의 음극에 각각 전기적으로 연결된다. 여기서, 온 칩 커플링 커패시터 Cdie와 전원 VDC의 양극 사이에는 하나의 기생 인덕터 Lpkg가 직렬 연결된다. 온 칩 커플링 커패시터 Cdie와 전원 VDC의 음극 사이에는 하나의 기생 인덕터 Lpkg가 직렬 연결된다.

전원 VDC이 칩(200)에 전력을 공급하고자 할 경우, LC 보정 회로(120)는 칩(200)의 현재 작동 모드를 검출한 다음 칩(200)의 현재 작동 모드에 따라 LC 회로(120)의 작동 파라미터를 조절할 수 있다. 한 가지 방식으로서, 칩(200)의 다수의 작동 모드와 LC 회로(120)의 다수의 작동 파라미터의 맵핑 관계를 미리 설정하고, 칩(200)의 각각의 작동 모드를 LC 회로(120)의 하나의 작동 파라미터에 대응시킨 다음, LC 보정 회로(110)는 LC 회로(120)의 현재 작동 파라미터가 칩(200)의 현재 작동 모드와 매칭되는지의 여부를 판단할 수 있고, 매칭되지 않으면 LC 회로(120)의 현재 작동 파라미터를 상기 칩(200)의 현재 작동 모드와 매칭되는 작동 파라미터로 조절한다. 매칭되면, 아무런 처리도 수행하지 않는다. 선택적으로, 칩(200)의 상이한 작동 모드에서의 전류 값, 작동 주파수, 전압 값 등 파라미터가 상이하기에, LC 보정 회로(110)는 칩(200)의 전류 값, 작동 주파수, 전압 값 등 파라미터를 검출하여 상기 칩(200)의 현재 작동 모드를 결정할 수 있다. 여기서, LC 회로(120)의 작동 파라미터는 공진 주파수일 수 있다.

이해해야 할 것은, LC 회로(120)의 현재 작동 파라미터가 칩(200)의 현재 작동 모드와 매칭될 경우, 칩(200) 전원 VDD_die의 안정성 및 칩(200)의 전원 무결성을 보장할 수 있다.

보다시피, 본 실시예에서, LC 회로(120) 및 LC 보정 회로(110)로 구성된 칩(200)의 전원 조절 회로(100)는 LC 회로(120)의 일단이 칩(200)의 양극 및 전원(300)의 양극에 각각 전기적으로 연결되고, LC 회로(120)의 타단이 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결되며; LC 보정 회로(110)가 칩(200) 및 LC 회로(120)에 각각 전기적으로 연결된다. 전원(300)이 칩(200)에 전력을 공급할 경우, LC 보정 회로(110)는 칩(200)의 현재 작동 모드에 따라 LC 회로(120)의 작동 파라미터를 조절함으로써, 전원의 공진 주파수 지점의 자가 적응 기능을 구현하고, 즉 칩(200)의 작동 모드가 변경되어 작동 주파수가 변경되더라도 칩(200)의 전원 무결성을 보장할 수 있다.

도 5를 다시 참조하면, 여기서, LC 회로(120)는 조정 가능 커패시터 C_M 및 조정 가능 인덕터 L_M를 포함하고, 조정 가능 인덕터 L_M와 직렬 연결된 조정 가능 커패시터 C_M의 일단은 칩(200)의 양극 및 전원의 양극에 각각 전기적으로 연결될 수 있고, 조정 가능 인덕터 L_M와 직렬 연결된 조정 가능 커패시터 C_M의 타단은 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결될 수 있다.

LC 보정 회로(110)는 조정 가능 커패시터 C_M 및 조정 가능 인덕터 L_M에 각각 전기적으로 연결되어, 칩(200)의 현재 작동 모드에 따라 조정 가능 인덕터 L_M의 인덕턴스 값 및 조정 가능 커패시터 C_M의 커패시턴스 값을 조절할 수 있다.

실제 응용에서, LC 회로(120)의 작동 파라미터는 공진 주파수일 수 있고, 공진 주파수 계산 공식 fr=1/(2Π

)에 따르면, LC 회로(120)의 공진 주파수는 조정 가능 인덕터 L_M의 인덕턴스 값 및 조정 가능 커패시터 C_M의 커패시턴스 값에 의해 계산할 수 있기에 LC 보정 회로(110)는 칩(200)의 현재 작동 모드에 따라 조정 가능 인덕터 L_M의 인덕턴스 값 및 조정 가능 커패시터 C_M의 커패시턴스 값을 조절함으로써, LC 회로(120)의 공진 주파수를 조절하고, 즉 LC 회로(120)의 작동 파라미터를 조절할 수 있다.

선택적으로, 칩(200)의 현재 작동 모드에서의 작동 주파수가 LC 회로(120)의 공진 주파수와 매칭될 경우, LC 회로(120)의 작동 파라미터가 칩(200)의 현재 작동 모드와 매칭되는 것으로 결정할 수 있기에, 칩(200)의 현재 작동 모드에서의 작동 주파수에 따라 조정 가능 인덕터 L_M의 인덕턴스 값 및 조정 가능 커패시터 C_M의 커패시턴스 값을 조절함으로써, 조절된 LC 회로(120)의 공진 주파수가 현재 작동 모드에서의 작동 주파수와 매칭되도록 할 수 있다. 선택적으로, 공진 주파수와 작동 주파수가 일치할 경우, 공진 주파수가 작동 주파수와 매칭되는 것으로 결정할 수 있다. 선택적으로, 공진 주파수와 작동 주파수 사이의 차이 값이 기설정 차이 값 범위 내에 있을 경우, 공진 주파수가 작동 주파수와 매칭되는 것으로 결정할 수 있다.

선택적으로, LC 회로(120)에는 또한 발진을 방지하고 리플이 발생하는 것을 피하기 위해 하나의 영점 임피던스가 직렬 연결될 수 있다. 선택적으로, 상기 영점 임피던스는 고정 저항 수치를 갖는 저항 또는 조정 가능 저항 R_M일 수 있으며, 본 명세서에서는 한정하지 않는다.

본 실시예에서, LC 회로(120)는 조정 가능 커패시터 C_M 및 조정 가능 인덕터 L_M를 포함하며, 조정 가능 인덕터 L_M와 직렬 연결된 조정 가능 커패시터 C_M의 일단은 칩(200)의 양극 및 전원(300)의 양극에 각각 전기적으로 연결될 수 있고, 조정 가능 인덕터 L_M와 직렬 연결된 조정 가능 커패시터 C_M의 타단은 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결될 수 있다. LC 보정 회로(110)는 조정 가능 커패시터 C_M 및 조정 가능 인덕터 L_M에 각각 전기적으로 연결되어, 칩(200)의 현재 작동 모드에 따라 조정 가능 인덕터 L_M의 인덕턴스 값 및 조정 가능 커패시터 C_M의 커패시턴스 값을 조절함으로써, LC 회로(120)의 작동 파라미터를 편리하고 효과적으로 조절할 수 있다.

도 5를 참조하면, 일부 실시예에서, 상기 전원 조절 회로(100)는 조정 가능 저항 R_M 및 임피던스 구성 회로(130)를 더 포함할 수 있다. 여기서,

LC 회로(120)와 직렬 연결된 조정 가능 저항 R_M의 일단은 칩(200)의 양극 및 전원(300)의 양극에 각각 전기적으로 연결될 수 있고, LC 회로(120)와 직렬 연결된 조정 가능 저항 R_M의 타단은 칩(200)의 음극 및 전원(300)의 음극에 각각 전기적으로 연결될 수 있다.

임피던스 구성 회로(130)는 칩(200) 및 조정 가능 저항 R_M에 각각 전기적으로 연결되어, 칩(200)의 현재 작동 모드에 따라 조정 가능 저항 R_M의 저항 값을 조절한다. 선택적으로, 임피던스 구성 회로(130) 및 LC 보정 회로(110)는 함께 패키징되거나 분리 설치될 수 있으며, 이에 대해 한정하지 않는다.

실제 응용에서, 임피던스 구성 회로(130)는 칩(200)의 현재 작동 모드를 검출한 다음 칩(200)의 현재 작동 모드에 따라 조정 가능 저항 R_M의 저항 값을 조절할 수 있다. 한 가지 방식으로서, 칩(200)의 다수의 작동 모드와 조정 가능 저항 R_M의 다수의 저항 값의 맵핑 관계를 미리 설정하고, 칩(200)의 각각의 작동 모드를 조정 가능 저항 R_M의 하나의 작동 파라미터에 대응시킨 다음, 임피던스 구성 회로(130)는 조정 가능 저항 R_M의 현재 저항 값이 칩(200)의 현재 작동 모드와 매칭되는지의 여부를 판단할 수 있고, 매칭되지 않으면 조정 가능 저항 R_M의 현재 저항 값을 상기 칩(200)의 현재 작동 모드와 매칭되는 저항 값으로 조절한다. 매칭되면, 아무런 처리도 수행하지 않는다.

여기서, 조정 가능 저항 R_M의 현재 저항 값이 칩(200)의 현재 작동 모드와 매칭될 경우, 칩(200)의 전원 전압이 전원 허용 오차 내에 있는 것으로 결정할 수 있다. 구체적으로, 임피던스 구성 회로(130)는 칩(200)의 현재 작동 모드에서의 작동 전류를 검출한 다음 작동 전류에 따라 조정 가능 저항 R_M의 현재 저항 값을 조절할 수 있다. 일 예시로서, 칩(200)의 실시간 전원 전압은 칩(200)의 작동 전류 및 조정 가능 저항 R_M의 곱과 동일하기에, 칩(200)의 작동 전류 및 조정 가능 저항 R_M의 저항 값의 곱과 칩(200)의 정격 전압 사이의 허용 오차가 ±5%를 초과하지 않을 경우, 조정 가능 저항 R_M의 저항 값이 칩(200)의 현재 작동 모드와 매칭되는 것으로 결정할 수 있다. 이로써 칩(200)의 전원 전압이 전원 허용 오차 내에 있도록 보장할 수 있다.

LC 회로의 발진 주파수와 칩 작동 주파수가 동일할 경우, 칩의 내부 전원 리플이 매우 커져 허용 오차 요구 사항을 초과할 수 있다는 점을 고려하여, 본 실시예에서, 조정 가능 저항을 설치하되, LC 회로와 직렬 연결된 조정 가능 저항의 일단은 칩의 양극 및 전원의 양극에 각각 전기적으로 연결될 수 있고, LC 회로와 직렬 연결된 조정 가능 저항의 타단은 칩의 음극 및 전원의 음극에 각각 전기적으로 연결될 수 있도록 함으로써, 영점 임피던스를 구성하여 발진을 방지하고 리플이 발생하는 것을 피한다. 이 밖에, 임피던스 구성 회로를 칩 및 조정 가능 저항에 각각 전기적으로 연결되어, 칩의 현재 작동 모드에 따라 조정 가능 저항의 저항 값을 조절하도록 설치함으로써, 영점 임피던스를 상응하게 구성하여 칩의 실제 작동 모드와 매칭되는 영점 임피던스를 제공하여 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 문제를 방지한다.

도 6을 참조하면, 도 6은 본 발명 하나의 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이고, 상기 방법은 상술한 실시예에 따른 도 4에 도시된 전원 조절 회로에 적용될 수 있으며, 구체적으로 LC 보정 회로에 적용될 수 있고, 상기 방법은 다음과 같은 단계를 포함한다.

S110에서, 칩의 현재 작동 모드를 획득한다.

일부 실시형태에서, 칩의 상이한 작동 모드에서의 전류 값, 작동 주파수, 전압 값, 공률 등 파라미터가 상이하기에, LC 보정 회로는 칩의 전류 값, 작동 주파수, 전압 값, 공률 등 파라미터를 검출하여 상기 칩의 현재 작동 모드를 결정할 수 있다. 구체적으로, 칩의 상이한 작동 모드에서의 다양한 작동 파라미터의 범위 값을 미리 기록할 수 있고, 표 1에 일 예시를 나타내었다.

작동 모드	전류 값(mA)	작동 주파수(GHz)	전압 값(V)
작동 모드1	a1~a2	b1~b2	c1~c2
작동 모드2	a3~a4	b3~b4	c3~c4
작동 모드3	a5~a6	b5~b6	c5~c6

보다시피, 표 1 및 칩의 전류 값, 작동 주파수, 전압 값 중 어느 하나의 파라미터 또는 다수의 파라미터에 따라, 칩의 현재 작동 모드를 조회하여 획득할 수 있다. 예를 들어, 칩의 현재 전류 값이 A로 검출되고, A가 a3~a4의 범위 내에 있으면, 칩의 현재 작동 모드를 작동 모드 2로 결정할 수 있다. 다른 예를 들어, 칩의 현재 작동 주파수가 B로 검출되고, B가 b5~b6의 범위 내에 있으면, 칩의 현재 작동 모드를 작동 모드 3으로 결정할 수 있다. 이렇게 유추하여 표 1에 따라 칩의 현재 작동 모드를 빠르고 효과적으로 획득할 수 있다. S120에서, 현재 작동 모드를 기반으로 LC 회로의 작동 파라미터를 조절한다.

일부 실시형태에서, 칩의 각각의 작동 모드를 LC 회로의 하나의 작동 파라미터에 대응시킨 다음, LC 보정 회로는 LC 회로의 현재 작동 파라미터가 칩의 현재 작동 모드와 매칭되는지의 여부를 판단할 수 있고, 매칭되지 않으면 LC 회로의 현재 작동 파라미터를 상기 칩의 현재 작동 모드와 매칭되는 작동 파라미터로 조절한다. 매칭되면, 아무런 처리도 수행하지 않는다. 여기서, LC 회로의 작동 파라미터는 LC 회로의 공진 주파수를 포함할 수 있다.

이해해야 할 것은, LC 회로의 작동 파라미터가 칩의 현재 작동 모드와 매칭될 경우, 예를 들어, LC 회로의 공진 주파수와 칩의 현재 작동 모드에서의 작동 주파수가 일치할 경우, 칩의 전원 무결성을 보장하고 전원이 칩에 안정적으로 전력을 공급하도록 보장할 수 있다.

본 실시예에서, 칩의 현재 작동 모드를 획득하고, 현재 작동 모드를 기반으로 LC 회로의 작동 파라미터를 조절함으로써, 빠르고 효과적으로 칩의 전원 구성 파라미터를 칩의 작동 모드와 매칭되도록 자가 적응적으로 조절하여, 단일하게 고정된 전원 구성 파라미터로 인해 칩의 작동 모드가 변경될 때 칩의 전원 무결성 요구 사항을 충족하지 못하는 문제를 방지한다.

도 7을 참조하면, 도 7은 본 발명의 다른의 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이고, 상기 방법은 상술한 실시예에 따른 도 4에 도시된 전원 조절 회로의 LC 보정 회로에 적용될 수 있으며, 구체적으로 LC 보정 회로에 적용될 수 있고, 상기 방법은 다음과 같은 단계를 포함한다.

S210에서, 칩의 현재 작동 모드를 획득한다.

여기서, S210의 구체적인 실시형태는 S110을 참조할 수 있으며, 여기서는 반복 설명하지 않는다.

S220에서, 현재 작동 모드에 따라 칩의 현재 클럭 신호를 결정한다.

여기서, 칩의 클럭 신호는 칩의 클럭 주파수를 가리킬 수 있고, 칩의 작동 주파수에 해당된다.

전술한 실시예의 내용에 이어서, 일부 실시형태에서, LC 보정 회로에 의해 칩의 파라미터에 작동 주파수가 포함되는 것으로 검출될 경우, 상기 작동 주파수를 칩의 현재 클럭 신호로 결정할 수 있다.

다른 일부 실시형태에서, LC 보정 회로에 의해 칩의 파라미터에 작동 주파수가 포함되지 않는 것으로 검출될 경우, 표 1 및 검출된 칩의 기타 파라미터(예: 전압 값, 전류 값)에 따라 칩의 현재 작동 모드를 결정한 다음 표 1에 따라 상기 현재 작동 모드에 대응되는 작동 주파수를 조회함으로써, 칩의 현재 클럭 신호를 획득할 수 있다. 선택적으로, 상기 현재 작동 모드에 대응되는 작동 주파수가 표 1의 범위 값일 경우, 상기 범위 값을 평균 값을 현재 클럭 신호로 하거나, 상기 범위 값의 최솟값을 현재 클럭 신호로 하거나, 상기 범위 값의 최댓값을 현재 클럭 신호로 할 수 있으며, 구체적으로 실제 상황에 따라 설정할 수 있다.

S230에서, 현재 클럭 신호를 기반으로 LC 회로의 작동 파라미터를 조절한다.

일부 실시형태에서, S230의 구체적인 실시형태는 현재 클럭 신호를 기반으로 조정 가능 인덕터의 인덕턴스 값 및 조정 가능 커패시터의 커패시턴스 값을 조절하여, LC 회로의 공진 주파수를 조절할 수 있으며, 여기서, 조절된 공진 주파수는 현재 클럭 신호와 매칭된다.

일 예시로서, 상기 칩의 클럭 신호 fdie를 상기 전원 조절 회로의 LC 보정 회로에 출력한다. 공진 주파수 계산 공식 fr=1/(2Π

)에 따르면, 상기 LC 보정 회로는 조정 가능 커패시터 C_M 및/또는 조정 가능 인덕터 L_M를 조정하여, fr=fdie를 실현할 수 있으므로, 칩의 전원 VDD_die을 안정화할 수 있다. 마찬가지로, 칩의 작동 모드가 변경될 경우, 칩의 작동 주파수도 변경되기에, 상기 전원 조절 회로의 공진 주파수 fr가 실시간으로 칩의 작동 주파수 fdie에 따라 조정되도록 하여 자가 적응 기능을 구현하고, 공정 편차 및 온도 변화의 영향을 받지 않는다.

칩의 클럭 신호가 작동 주파수를 반영하고, 작동 주파수와 전원의 공진 주파수의 일치 여부가 전원 무결성의 중요한 지표라는 점을 고려하여, 본 실시예에서, 현재 작동 모드에 따라 칩의 현재 클럭 신호를 결정하고, 현재 클럭 신호를 기반으로 LC 회로의 작동 파라미터를 조절함으로써, 빠르고 효과적으로 LC 회로의 작동 파라미터를 칩의 작동 모드와 매칭되도록 조절하여, 칩의 전원 무결성을 보장할 수 있다.

도 8을 참조하면, 도 8은 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이고, 상기 방법은 상술한 실시예에 따른 도 5에 도시된 전원 조절 회로에 적용될 수 있으며, 구체적으로, 도 5의 LC 보정 회로 및 임피던스 구성 회로에 적용될 수 있고, 상기 방법은 다음과 같은 단계를 포함할 수 있다.

S310에서, 칩의 현재 작동 모드를 획득한다.

S320에서, 현재 작동 모드를 기반으로 LC 회로의 작동 파라미터를 조절한다.

여기서, S310 내지 S320의 구체적인 실시형태는 S110 내지 S120을 참조할 수 있으며, 여기서는 반복 설명하지 않는다.

S330에서, 현재 작동 모드를 기반으로 조정 가능 저항의 저항 값을 조절한다.

일부 실시형태에서, 도 5에 도시된 바와 같이, LC 회로에 하나의 조정 가능 저항, 즉 영점 임피던스를 직렬 연결하여, 칩의 작동 주파수 fdie의 발진을 방지함으로써, 칩의 전원 VDD_die를 더욱 안정화할 수 있다. 영점 임피던스의 저항 수치는 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하지 않도록 칩의 작동 모드와 매칭되어야 한다. 따라서 칩의 현재 작동 모드에 따라 조정 가능 저항의 저항 값을 조절해야 한다.

일 예시로서, 칩의 상이한 작동 모드와 조정 가능 저항의 상이한 저항 값 사이의 저항 수치 맵핑 관계를 미리 설정할 수 있고, 구체적인 설정 방식은 표 1의 설정 방식을 참조할 수 있다. 임피던스 구성 회로는 상기 저항 수치 맵핑 관계 및 칩의 현재 작동 모드에 따라, 상기 현재 작동 모드에 대응되는 저항 값을 결정할 수 있고, 조정 가능 저항의 현재 저항 값과 상기 현재 작동 모드에 대응되는 저항 값이 일치하지 않으면, 조정 가능 저항의 현재 저항 값을 상기 현재 작동 모드에 대응되는 저항 값으로 조절할 수 있다. 일치하면, 아무런 처리도 수행하지 않는다.

칩의 작동 모드가 변경될 경우 상기 칩의 작동 전류도 변경되고, 영점 임피던스가 고정되어 변하지 않을 경우 칩의 실제 작동 전류와의 차이가 매우 커져 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상이 발생하기 매우 쉽다는 점을 고려하여, 본 실시예에서, 현재 작동 모드를 기반으로 조정 가능 저항의 저항 값을 조절함으로써, 칩의 작동 모드가 변경될 경우 영점 임피던스의 저항 값도 적응적으로 조정되어 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 상황이 발생하는 것을 방지한다.

도 9를 참조하면, 도 9는 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도, 상기 방법은 상술한 실시예에 따른 도 5에 도시된 전원 조절 회로에 적용될 수 있으며, 상기 방법은 다음과 같은 단계를 포함할 수 있다.

S410에서, 칩의 현재 작동 모드를 획득한다.

S420에서, 현재 작동 모드를 기반으로 LC 회로의 작동 파라미터를 조절한다.

여기서, S410 내지 S420의 구체적인 실시형태는 S110 내지 S120을 참조할 수 있으며, 여기서는 반복 설명하지 않는다.

S430에서, 칩의 현재 작동 모드에서의 전류 값 및 칩의 정격 전압 값을 획득한다.

일부 실시형태에서, 칩의 작동 모드가 결정된 후, 표 1을 조회하는 방식을 참조하여 상기 현재 작동 모드에 대응되는 전류 값, 즉 상기 현재 작동 모드에서의 전류 값을 획득할 수 있다. 선택적으로, 칩의 정격 전압 값은 임피던스 구성 회로의 저장 모듈에 미리 저장되어 호출될 수 있고, 임피던스 구성 회로는 상기 칩의 모델 번호 등 식별자 정보를 식별한 다음 상기 식별자 정보에 따라 저장 모듈에서 상기 식별자 정보에 대응되는 정격 전압을 호출할 수 있다. 여기서 상이한 칩의 식별자 정보와 상이한 정격 전압 값의 맵핑 관계도 임피던스 구성 회로에 미리 저장될 수 있다.

S440에서, 정격 전압 값 및 전류 값을 기반으로 조정 가능 저항의 저항 값을 조절하되, 조절된 저항 값 및 전류 값의 곱은 정격 전압과 매칭된다.

일 예시로서, 조정 가능 저항의 저항 값 및 현재 작동 모드에서의 전류 값의 곱이 정격 전압 값과 일치한지의 여부를 검출하고, 일치하면, 아무런 처리도 수행하지 않고; 일치하지 않으면, 조정 가능 저항의 저항 값을 조절하여, 조정 가능 저항의 저항 값 및 현재 작동 모드에서의 전류 값의 곱이 정격 전압 값과 일치하도록 함으로써, 칩의 전원 전압이 허용 오차 내에 있도록 보장할 수 있다.

선택적으로, 칩은 정격 전압 값 및 전류 값을 기반으로 구성 버스 신호 M_cfg를 생성한 다음, 구성 버스 신호 M_cfg를 임피던스 구성 회로에 송신하여, 임피던스 구성 회로로 하여금 조정 가능 저항의 저항 값을 구성 버스 신호 M_cfg에 대응되는 저항 값으로 조정하도록 지시할 수 있다.

일부 실시형태에서, S440에서 정격 전압 값 및 전류 값을 기반으로 조정 가능 저항의 저항 값을 조절하는 구체적인 실시형태는, 조절된 저항 값 및 전류 값의 곱과 정격 전압 값 사이의 차이 값의 절대값이 지정 값을 초과하지 않으면, 조절된 저항 값 및 상기 전류 값의 곱이 상기 정격 전압과 매칭되는 것으로 결정하고, 상기 조정 가능 저항에 대한 조절을 정지한다.

일 예시로서, 지정 값은 칩의 정격 전압 값 X의 5%, 즉 (5% X)V일 수 있고, 조절된 저항 값 및 전류 값의 곱과 정격 전압 값 사이의 차이 값의 절대값 X가 -3%X일 경우, 조절된 저항 값 및 전류 값의 곱이 정격 전압과 매칭되는 것으로 결정하고, 조정 가능 저항에 대한 조절을 정지할 수 있다. 여기서, 지정 값은 칩의 성능 파라미터와 연관될 수 있고, 상이한 칩에 대응되는 지정 값은 상이할 수 있다.

상이한 칩에 대응되는 전원 허용 오차가 상이하다는 점을 고려하여, 본 실시예에서, 칩의 현재 작동 모드에서의 전류 값 및 칩의 정격 전압 값을 획득하고, 정격 전압 값 및 전류 값을 기반으로 조정 가능 저항의 저항 값을 조절하되, 조절된 저항 값 및 전류 값의 곱은 정격 전압과 매칭됨으로써, 실제 작동 전류와 매칭되는 영점 임피던스를 제공하여, 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상을 방지할 수 있다.

도 10을 참조하면, 도 10은 본 발명의 또 다른 실시예에 따라 제공되는 전원 조절 방법의 흐름 모식도이고, 상기 방법은 상술한 실시예에 따른 도 5에 도시된 전원 조절 회로에 적용될 수 있으며, 상기 방법은 다음과 같은 단계를 포함할 수 있다.

S510에서, 칩에 의해 출력된 인에이블 신호를 수신한다.

여기서, 인에이블 신호는 임피던스 구성 회로 및 LC 보정 회로의 작동 상태를 제어할 수 있고, 여기서, 임피던스 구성 회로 및 LC 보정 회로의 작동 상태는 온 상태, 오프 상태 등을 포함할 수 있다.

일부 실시형태에서, 칩이 작동 상태를 전환할 경우, 인에이블 신호를 생성하고 상기 인에이블 신호를 임피던스 구성 회로 및 LC 보정 회로에 송신하여, 인에이블 신호에 따라 칩의 임피던스 구성 회로 및 LC 보정 회로의 작동 상태를 제어할 수 있다. 구체적으로, 인에이블 신호는 도 5의 구성 버스 신호 M_cfg일 수 있다.

S520에서, 인에이블 신호에 따라 임피던스 구성 회로 및 LC 보정 회로의 작동 상태를 제어한다.

일 예시로서, 예를 들어 칩이 작동 상태를 전환하기 전에, 임피던스 구성 회로는 오프 상태이고, LC 보정 회로는 오프 상태이며, 칩이 작동 상태를 전환할 경우, 임피던스 구성 회로 및 LC 보정 회로칩에 의해 출력된 인에이블 신호를 수신하고, 인에이블 신호는 임피던스 구성 회로 및 LC 보정 회로를 온(on) 되도록 지시하기 위한 인에이블 신호이며, 임피던스 구성 회로를 온 상태로 제어하고 LC 보정 회로를 온 상태로 제어할 수 있다.

S530에서, 칩의 현재 작동 모드를 획득한다.

S540에서, 현재 작동 모드에 따라 칩의 현재 클럭 신호를 결정한다.

S550에서, 현재 클럭 신호를 기반으로 LC 회로의 작동 파라미터를 조절한다.

여기서, S530 내지 S540의 구체적인 실시형태는 S210 내지 S230을 참조할 수 있으며, 여기서는 반복 설명하지 않는다.

S560에서, 칩의 현재 작동 모드에서의 전류 값 및 칩의 정격 전압 값을 획득한다.

S570에서, 정격 전압 값 및 전류 값을 기반으로 조정 가능 저항의 저항 값을 조절하되, 조절된 저항 값 및 전류 값의 곱은 정격 전압과 매칭된다.

여기서, S560 내지 S570의 구체적인 실시형태는 S430 내지 S440을 참조할 수 있으며, 여기서는 반복 설명하지 않는다.

선택적으로, 조절된 저항 값 및 전류 값의 곱이 정격 전압과 매칭될 경우, 조절된 LC 회로의 작동 파라미터가 칩의 작동 모드와 매칭될 경우, 임피던스 구성 회로 및 LC 보정 회로의 작동 상태를 오프(off)로 조절하여 에너지 소비를 절약할 수 있다. 칩이 또 작동 상태를 전환하는 것이 검출될 경우 임피던스 구성 회로 및 LC 보정 회로를 다시 온(on) 할 수 있다.

구체적인 일 예시로서, 본 실시예에서 전원 조절 방법은 도 5에 도시된 칩의 전력 공급 회로에 적용될 수 있고, 상기 회로는 온 칩 디커플링 커패시터 Cdie, 전원 조절 회로 및 칩을 포함한다. 상기 온 칩 디커플링 커패시터 Cdie의 일단은 칩의 내부 전원 VDD_die에 연결되고, 타단은 칩 접지에 연결된다. 상기 전원 조절 회로의 일단은 칩의 내부 전원 VDD_die에 연결되고, 타단은 칩 접지에 연결되며 온 칩 디커플링 커패시터 Cdie와 병렬 연결된다. 상기 칩 일단은 칩의 내부 전원 VDD_die에 연결되고, 타단은 칩 접지에 연결된다. 상기 칩은 칩의 클럭 신호 fdie, 제어 버스 신호 ctrl 및 구성 버스 신호 M_cfg를 통해 상기 전원 조절 회로에 연결된다.

상기 전원 조절 회로는 조정 가능 커패시터 C_M, 조정 가능 인덕터 L_M, 및 LC 보정 회로, 조정 가능 저항 R_M, 및 임피던스 구성 회로를 포함한다.

상기 칩이 전력을 공급하여 회로가 작동하면, 상기 칩은 칩의 클럭 신호 fdie를 상기 전원 조절 회로의 LC 보정 회로에 출력한다. 공진 주파수 계산 공식 fr=1/(2Π

)에 따르면, 상기 LC 보정 회로는 커패시터 C_M 및/또는 인덕터 L_M를 조정하여, fr=fdie를 실현할 수 있으며, fr 지점에 하나의 조정 가능 저항 R_M을 영점 임피던스로서 제공하여 작동 주파수 fdie의 발진을 방지함으로써, 칩의 내부 전원 VDD_die를 더욱 안정화함으로써, 상기 전원 조절 회로의 공진 주파수 fr가 실시간으로 칩의 작동 주파수 fdie에 따라 조정되도록 하여 자가 적응 기능을 구현하고, 공정 편차 및 온도 변화의 영향을 받지 않는다.

여기서, 상기 칩은 칩의 작동 모드 및 전류에 따라, 상응한 구성 버스 신호 M_cfg를 상기 전원 조절 회로의 임피던스 구성 회로에 출력하고, 상기 임피던스 구성 회로는 저항 R_M을 조정하여, 실제 작동 전류와 매칭되는 영점 임피던스를 제공하여, 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상을 방지할 수 있다.

또한, 상기 칩은 제어 버스 신호 ctrl를 상기 전원 조절 회로에 출력하고, 상기 전원 조절 회로를 상응하게 제어할 수 있다. 구체적으로, 제어 버스 신호 ctrl는 인에이블 신호에 해당되고, 전원 조절 회로의 임피던스 구성 회로 및 LC 보정 회로가 온되는 시각 및 오프되는 시각을 제어할 수 있다.

보다시피, 이러한 방법으로 설계된 칩에 의해, 칩의 작동 주파수 fdie에 따라 이의 공진 주파수 fr를 조절함으로써, fr=fdie가 되도록 하고, fr 지점에 하나의 영점 임피던스를 제공하여 작동 주파수의 발진을 방지함으로써, 칩의 내부 전원 VDD_die를 더욱 안정화할 수 있다.

또한, 칩의 작동 모드 및 전류에 따라, 영점 임피던스를 상응하게 구성하여 실제 작동 모드와 매칭되는 영점 임피던스를 제공하여 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 문제를 방지한다.

보다시피, 본 실시예에 따라 제공되는 전원 조절 방법은 칩에 강력한 범용성을 부여할 수 있고, 상이한 작동 모드, 상이한 작동 주파수 및 상이한 작동 전류를 갖는 다양한 경우에 적용될 수 있다. 공진 주파수 지점의 자가 적응 기능을 구현하고 영점 임피던스가 실제 작동 전류와 매칭되도록 함으로써 공정 편차 또는 온도 변화에 따라 변경되지 않으므로 패키징 설계 난이도가 줄어들고 설계 주시가 단축된다. 아울러, 패키징 솔루션은 저비용의 와이어 본딩 공정을 사용할 수 있으며, 패키징 기판은 필터 커패시터를 배치할 필요가 없어 패키징 비용이 크게 절감된다.

도 11을 참조하면, 도 11은 본 발명 하나의 실시예에 따라 제공되는 전원 조절 장치이고, 상술한 실시예에 따른 칩의 전원 조절 회로에 적용되며, 상기 장치(600)는 현재 작동 모드 획득 모듈(610) 및 작동 파라미터 조절 모듈(620)을 포함하고, 여기서,

현재 작동 모드 획득 모듈(610)은 칩의 현재 작동 모드를 획득하고,

작동 파라미터 조절 모듈(620)은 현재 작동 모드를 기반으로 LC 회로의 작동 파라미터를 조절한다.

선택적으로, 작동 파라미터 조절 모듈(620)은,

현재 작동 모드에 따라 칩의 현재 클럭 신호를 결정하기 위한 현재 클럭 신호 결정 서브 모듈;

현재 클럭 신호를 기반으로 LC 회로의 작동 파라미터를 조절하기 위한 작동 파라미터 조절 서브 모듈을 포함한다.

선택적으로, LC 회로는 서로 직렬 연결된 조정 가능 커패시터 및 조정 가능 인덕터를 포함하고, 작동 파라미터 조절 서브 모듈은 구체적으로 현재 클럭 신호를 기반으로 조정 가능 인덕터의 인덕턴스 값 및 조정 가능 커패시터의 커패시턴스 값을 조절하여, LC 회로의 공진 주파수를 조절하고, 여기서, 조절된 공진 주파수는 현재 클럭 신호와 매칭된다.

선택적으로, 칩의 전원 조절 회로는 조정 가능 저항 및 임피던스 구성 회로를 더 포함하고, 조정 가능 저항은 LC 회로와 직렬 연결되며, 임피던스 구성 회로는 칩 및 조정 가능 저항에 각각 전기적으로 연결되고, 상기 장치(600)는,

현재 작동 모드를 기반으로 조정 가능 저항의 저항 값을 조절하기 위한 저항 조절 모듈을 더 포함한다.

선택적으로, 저항 조절 모듈은,

칩의 현재 작동 모드에서의 전류 값 및 칩의 정격 전압 값을 획득하기 위한 정보 획득 서브 모듈;

정격 전압 값 및 전류 값을 기반으로 조정 가능 저항의 저항 값을 조절하되, 조절된 저항 값 및 전류 값의 곱이 정격 전압과 매칭되는 저항 조절 서브 모듈을 더 포함한다.

선택적으로, 저항 조절 서브 모듈은 구체적으로 조절된 저항 값 및 전류 값의 곱과 정격 전압 값 사이의 차이 값의 절대값이 지정 값을 초과하지 않으면, 조절된 저항 값 및 상기 전류 값의 곱이 상기 정격 전압과 매칭되는 것으로 결정하고, 상기 조정 가능 저항에 대한 조절을 정지한다.

선택적으로, 상기 장치(600)는,

칩에 의해 출력된 인에이블 신호를 수신하기 위한 인에이블 신호 수신 모듈;

인에이블 신호에 따라 임피던스 구성 회로 및 LC 보정 회로의 작동 상태를 제어하기 위한 작동 상태 제어 모듈을 더 포함한다.

당업자는 설명의 편의 및 간결성을 위해 앞에서 설명된 모듈의 구체적인 작동 과정이 전술한 방법 실시예의 대응되는 과정을 참조할 수 있음을 명확히 이해할 수 있을 것이며, 여기서는 반복 설명하지 않는다.

본 발명에서 제공되는 여러 실시예에서, 도시되거나 논의된 모듈 사이의 커플링 또는 직접 커플링 또는 통신 연결은 일부 인터페이스를 통할 수 있고, 장치 또는 모듈의 간접 커플링 또는 통신 연결은 전기적, 기계적 또는 기타 방식일 수 있다.

이 밖에, 본 발명의 각 실시예의 각 기능 모듈은 하나의 처리 모듈로 통합되거나, 각 모듈이 물리적으로 별도로 존재하거나, 둘 이상의 모듈이 하나의 모듈로 통합될 수 있다. 상술한 통합 모듈은 하드웨어 형태 또는 소프트웨어 기능 모듈 형태로 구현될 수 있다.

요약하면, 본 실시예에 따라 제공되는 전원 조절 회로 및 방법은 단일 고정 작동 주파수 및 단일 고정 작동 전류를 갖는 칩에만 적용될 수 있는 제한을 피할 수 있고, 주파수 포인트의 불안정성, 영점 임피던스와 실제 작동 전류의 차이가 커서 전원 리플이 너무 커져 전원 허용 오차 요구 사항을 초과하는 현상이 쉽게 발생하는 문제를 해결하고, 패키징 설계 난이도가 높고 설계 주기가 긴 등 문제를 해결한다.

마지막으로, 상기 실시예는 단지 본 발명의 과제 해결 수단을 설명하기 위해 사용된 것일 뿐 한정하는 것은 아니며, 본 발명은 전술한 실시예를 참조하여 상세하게 설명되었지만, 당업자는 전술한 실시예에 설명된 과제 해결 수단을 수정하거나 그중의 일부 기술적 특징에대해 등가 교체를 수행할 수 있고, 이러한 수정 또는 등가 교체로 인해 상응한 과제 해결 수단이 본 발명의 각 실시예의 과제 해결 수단의 사상 및 범위를 벗어나지 않는다.

Claims (10)

1. 칩의 전원 조절 회로에 있어서,
   LC 회로 및 LC 보정 회로를 포함하고,
   상기 LC 회로의 일단은 상기 칩의 양극 및 전원의 양극에 각각 전기적으로 연결되고, 상기 LC 회로의 타단은 상기 칩의 음극 및 상기 전원의 음극에 각각 전기적으로 연결되며;
   상기 LC 보정 회로는 상기 칩 및 상기 LC 회로에 각각 전기적으로 연결되어, 상기 칩의 현재 작동 모드에 따라 상기 LC 회로의 작동 파라미터를 조절하는 것을 특징으로 하는 칩의 전원 조절 회로.
   
2. 제1항에 있어서,
   상기 LC 회로는 조정 가능 커패시터 및 조정 가능 인덕터를 포함하고,
   상기 조정 가능 인덕터와 직렬 연결된 상기 조정 가능 커패시터의 일단은 상기 칩의 양극 및 상기 전원의 양극에 각각 전기적으로 연결되고, 상기 조정 가능 인덕터와 직렬 연결된 상기 조정 가능 커패시터의 타단은 상기 칩의 음극 및 상기 전원의 음극에 각각 전기적으로 연결되며;
   상기 LC 보정 회로는 상기 조정 가능 커패시터 및 상기 조정 가능 인덕터에 각각 전기적으로 연결되어, 상기 칩의 현재 작동 모드에 따라 상기 조정 가능 인덕터의 인덕턴스 값 및 상기 조정 가능 커패시터의 커패시턴스 값을 조절하는 것을 특징으로 하는 칩의 전원 조절 회로.
   
3. 제1항 또는 제2항에 있어서,
   조정 가능 저항 및 임피던스 구성 회로를 더 포함하고,
   상기 LC 회로와 직렬 연결된 상기 조정 가능 저항의 일단은 상기 칩의 양극 및 상기 전원의 양극에 각각 전기적으로 연결되고, 상기 LC 회로와 직렬 연결된 상기 조정 가능 저항의 타단은 상기 칩의 음극 및 상기 전원의 음극에 각각 전기적으로 연결되며;
   상기 임피던스 구성 회로는 상기 칩 및 상기 조정 가능 저항에 각각 전기적으로 연결되어, 상기 칩의 현재 작동 모드에 따라 상기 조정 가능 저항의 저항 값을 조절하는 것을 특징으로 하는 칩의 전원 조절 회로.
   
4. 제1항 내지 제3항 중 어느 한 항에 따른 칩의 전원 조절 회로에 적용되는 칩의 전원 조절 방법에 있어서,
   상기 방법은,
   상기 칩의 현재 작동 모드를 획득하는 단계;
   상기 현재 작동 모드를 기반으로 상기 LC 회로의 작동 파라미터를 조절하는 단계를 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.
   
5. 제4항에 있어서,
   상기 현재 작동 모드를 기반으로 상기 LC 회로의 작동 파라미터를 조절하는 상기 단계는,
   상기 현재 작동 모드에 따라 상기 칩의 현재 클럭 신호를 결정하는 단계;
   상기 현재 클럭 신호를 기반으로 상기 LC 회로의 작동 파라미터를 조절하는 단계를 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.
   
6. 제5항에 있어서,
   상기 LC 회로는 서로 직렬 연결된 조정 가능 커패시터 및 조정 가능 인덕터를 포함하고, 상기 현재 클럭 신호를 기반으로 상기 LC 회로의 작동 파라미터를 조절하는 단계는,
   상기 현재 클럭 신호를 기반으로 상기 조정 가능 인덕터의 인덕턴스 값 및 상기 조정 가능 커패시터의 커패시턴스 값을 조절하여, 상기 LC 회로의 공진 주파수를 조절하는 단계를 포함하고, 조절된 공진 주파수는 상기 현재 클럭 신호와 매칭되는 것을 특징으로 하는 칩의 전원 조절 방법.
   
7. 제4항에 있어서,
   상기 칩의 전원 조절 회로는 조정 가능 저항 및 임피던스 구성 회로를 더 포함하고, 상기 조정 가능 저항은 상기 LC 회로와 직렬 연결되며, 상기 임피던스 구성 회로는 상기 칩 및 상기 조정 가능 저항에 각각 전기적으로 연결되고, 상기 방법은,
   상기 현재 작동 모드를 기반으로 상기 조정 가능 저항의 저항 값을 조절하는 단계를 더 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.
   
8. 제7항에 있어서,
   상기 현재 작동 모드를 기반으로 상기 조정 가능 저항의 저항 값을 조절하는 단계는,
   상기 칩의 상기 현재 작동 모드에서의 전류 값 및 상기 칩의 정격 전압 값을 획득하는 단계; 및
   상기 정격 전압 값 및 상기 전류 값을 기반으로 상기 조정 가능 저항의 저항 값을 조절하되, 조절된 저항 값 및 상기 전류 값의 곱은 상기 정격 전압과 매칭되는 단계를 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.
   
9. 제8항에 있어서,
   상기 정격 전압 값 및 상기 전류 값을 기반으로 상기 조정 가능 저항의 저항 값을 조절하는 상기 단계는,
   조절된 저항 값 및 상기 전류 값의 곱과 상기 정격 전압 값 사이의 차이 값의 절대값이 지정 값을 초과하지 않으면, 조절된 저항 값 및 상기 전류 값의 곱이 상기 정격 전압과 매칭되는 것으로 결정하고, 상기 조정 가능 저항에 대한 조절을 정지하는 단계를 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.
   
10. 제7항에 있어서,
    상기 방법은,
    상기 칩에 의해 출력된 인에이블 신호를 수신하는 단계; 및
    상기 인에이블 신호에 따라 상기 임피던스 구성 회로 및 상기 LC 보정 회로의 작동 상태를 제어하는 단계를 더 포함하는 것을 특징으로 하는 칩의 전원 조절 방법.

Images