KR20230072094A - 하프 브리지 타입 GaN 전력 반도체 모듈 - Google Patents

하프 브리지 타입 GaN 전력 반도체 모듈 Download PDF

Info

Publication number
KR20230072094A
KR20230072094A KR1020210158473A KR20210158473A KR20230072094A KR 20230072094 A KR20230072094 A KR 20230072094A KR 1020210158473 A KR1020210158473 A KR 1020210158473A KR 20210158473 A KR20210158473 A KR 20210158473A KR 20230072094 A KR20230072094 A KR 20230072094A
Authority
KR
South Korea
Prior art keywords
lead
terminal
gan semiconductor
lead terminal
semiconductor device
Prior art date
Application number
KR1020210158473A
Other languages
English (en)
Other versions
KR102580611B1 (ko
Inventor
김명복
곽봉우
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020210158473A priority Critical patent/KR102580611B1/ko
Publication of KR20230072094A publication Critical patent/KR20230072094A/ko
Application granted granted Critical
Publication of KR102580611B1 publication Critical patent/KR102580611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/40177—Connecting the strap to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다. 본 발명의 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 복수의 리드 단자를 포함하는 리드 프레임, 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 리드 프레임 상에 적층되는 제1GaN 반도체 소자, 리드 단자 중 하나에 소스가 연결되도록 리드 프레임 상에 적층되는 제2GaN 반도체 소자, 제1GaN 반도체 소자의 소스와 제2GaN 반도체 소자의 드레인을 연결하고 리드 단자 중 하나에 연결되는 제1연결 리드, 및 제2GaN 반도체 소자의 게이트와 리드 단자 중 하나를 연결하는 제2연결 리드를 포함한다. 여기서, 제1연결 리드가 연결되는 리드 단자는 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되며, 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결된다.

Description

하프 브리지 타입 GaN 전력 반도체 모듈{Half-bridge type GaN power semiconductor module}
본 발명은 하프 브리지 타입 GaN 전력 반도체 모듈에 관한 것으로, 특히, 스위칭시 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있고, 두 개의 GaN을 윈칩화한 리드리스 패키지로 구현하여 기생성분 및 방열 성능의 최적화를 달성할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈에 관한 것이다.
일반적으로 전력 밀도(kW/m3)가 높은 전력변환 장치에 사용되는 질화갈륨(GaN) 계열 전력 반도체 소자는 실리콘(Si) 계열 소자보다 스위칭 속도가 빨라서 on/off 스위칭 손실이 적다. 따라서 최근에 GaN 계열 전력 반도체 소자가 USB PD4 등의 규격에 많이 사용되고 있다.
한편, 100W 이상의 전력 회로단에는 기존의 단일 소자가 아닌 하프 브리지 타입 회로가 적용된다. 이때, 전력 변환 장치의 경우, PFC 정류단과 DC-DC 전압 강하단으로 나뉘는데, 1차단과 2차단의 전력 밀도 및 전력 변환 효율을 향상시키기 위해서는 기존의 단일 소자로 구성된 회로보다는 하프 브리지 타입의 토템폴(Totem-pole) 회로 및 LLC 공진회로 등이 사용된다.
그러나 100W 이상의 전력 회로단에 적용하기 위해서는 기존의 단일 소자의 PCB 레이아웃(layout) 상 게이트 신호와 전력 흐름의 교차 가능성으로 인해 스위칭시 오실레이션으로 안정적인 스위칭 동작 구현이 어려운 문제점이 있다.
아울러, 기존의 단일 소자를 이용하여 하프 브리지를 구성하기 위해서는 게이트 드라이버 IC와 GaN 전력 반도체 소자 두 개를 연결해야 하는데, 기생 성분과 게이트 패턴의 최적 설계가 곤란하기 때문에 PCB 상에서 두 개의 GaN 전력 반도체 소자를 연결하는 방식의 설계에 어려움이 있다.
KR 10-1948414 B1
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명의 일 실시예는 스위칭시 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈을 제공하고자 한다.
또한, 본 발명의 일 실시예는 두 개의 GaN을 윈칩화한 리드리스 패키지로 구현하여 기생성분 및 방열 성능의 최적화를 달성할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 복수의 리드 단자를 포함하는 리드 프레임; 상기 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 상기 리드 프레임 상에 적층되는 제1GaN 반도체 소자; 상기 리드 단자 중 하나에 소스가 연결되도록 상기 리드 프레임 상에 적층되는 제2GaN 반도체 소자; 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 드레인을 연결하고 상기 리드 단자 중 하나에 연결되는 제1연결 리드; 및 상기 제2GaN 반도체 소자의 게이트와 상기 리드 단자 중 하나를 연결하는 제2연결 리드;를 포함하고, 상기 제1연결 리드가 연결되는 리드 단자는 상기 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되며, 상기 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 상기 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다.
일 실시예에서, 상기 리드 단자는, 상기 제1연결 리드가 연결되는 제1리드 단자; 상기 제1GaN 반도체 소자의 게이트가 연결되는 제2리드 단자; 상기 제1GaN 반도체 소자의 드레인이 연결되는 제3리드 단자; 상기 제2GaN 반도체 소자의 소스가 연결되는 제4리드 단자; 상기 제2GaN 반도체 소자의 소스가 연결되되, 상기 제4리드 단자와 이격되는 제5리드 단자; 상기 제2GaN 반도체 소자의 게이트가 연결되는 제6리드 단자; 및 상기 제1연결 리드가 연결되되, 상기 제1리드 단자와 이격되는 제7리드 단자를 포함할 수 있다.
일 실시예에서, 상기 제3리드 단자는 상기 리드 프레임의 중앙에서 제1변에서 상기 제1변에 대향하는 제2변으로 연장되도록 형성되고, 상기 제1리드 단자, 상기 제2리드 단자 및 상기 제7리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 일측에 형성되며, 상기 제4리드 단자, 제5리드 단자 및 제6리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 타측에 형성될 수 있다.
일 실시예에서, 상기 제1리드 단자 및 상기 제2리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고, 상기 제7리드 단자는 상기 리드 프레임의 중앙에서 상기 제2변까지 상기 제1리드 단자와 상기 제2리드 단자에 대응하는 폭으로 형성될 수 있다.
일 실시예에서, 상기 제4리드 단자, 상기 제5리드 단자 및 상기 제6리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고, 상기 제4리드 단자는 상기 리드 프레임의 제2변으로 연장되되, 상기 제5리드 단자 및 상기 제6리드 단자에 대응하는 폭으로 형성될 수 있다.
일 실시예에서, 상기 제1연결 리드는 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 게이트를 동일 평면 상에서 연결하고, 일측이 상기 제1리드 단자 및 상기 제7리드 단자에 수직 방향으로 각각 연결될 수 있다.
일 실시예에서, 상기 제2연결 리드는 일측이 상기 제2GaN 반도체 소자의 게이트에 연결되고 타측이 상기 제6리드 단자에 수직 방향으로 연결되되, 상기 제2연결 리드의 일측은 상기 제2연결 리드의 타측과 평면상 상이한 위치에 배치될 수 있다.
본 발명의 다른 측면에 따르면, 제1GaN 반도체 소자; 상기 제1GaN 반도체 소자와 직렬 연결되되, 드레인이 상기 제1GaN 반도체 소자의 소스에 연결되는 제2GaN 반도체 소자; 제1GaN 반도체 소자와 상기 제2GaN 반도체 소자의 연결 지점에서 인출되는 출력 단자; 상기 제1GaN 반도체 소자의 드레인으로부터 인출되는 전원인가 단자; 상기 제2GaN 반도체 소자의 소스로부터 인출되는 접지 단자; 제1GaN 반도체 소자의 게이트로부터 인출되는 제1제어 단자; 제2GaN 반도체 소자의 게이트로부터 인출되는 제2제어 단자; 제1GaN 반도체 소자의 소스로부터 인출되는 제1게이트 구동 단자; 및 제2GaN 반도체 소자의 소스로부터 인출되는 제2게이트 구동 단자;를 포함하며, 리드리스(leadless) 패키지로 구성되되, 상기 제1GaN 반도체 소자의 소스 및 상기 제2GaN 반도체 소자의 드레인과 상기 출력 단자 사이, 및 상기 제2GaN 반도체 소자의 게이트와 상기 제2제어 단자는 리드 프레임으로 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다.
본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 두 개의 GaN 전력 반도체 소자를 원칩화하는 동시에 게이트 경로(gate path)와 전력 경로(power path)를 분리함으로써, 게이트 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 하나의 GaN 소자는 소스 업으로 배치하고, 다른 하나의 GaN 소자는 소스 다운으로 배치함으로써, 리드 프레임에 의해 연결하여 기생 성분을 최소화할 수 있으므로 제품의 사용성을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 와이어 본딩을 생략하고, 리드 프레임에 의해 회로 패턴을 구현하여 리드리스 패키지로 구현함으로써, 방열 성능을 향상시킬 수 있으므로 제품의 수명을 연장시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 사시도이다.
도 2는 도 1의 다른 방향의 사시도이다.
도 3은 도 1에서 X-X'을 따라 절단한 단면도이다.
도 4는 도 3의 리드 프레임의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 등가회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈을 보다 상세히 설명하도록 한다. 도 1은 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 사시도이고, 도 2는 도 1의 다른 방향의 사시도이며, 도 3은 도 1에서 X-X'을 따라 절단한 단면도이고, 도 4는 도 3의 리드 프레임의 평면도이며, 도 5는 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 등가회로도이다.
도 1, 도 2 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 복수의 단자들(101~109)을 포함하는 리드리스 패키지(Leadless Package)이다. 여기서, 복수의 단자들(101~109)은 본체(100a)의 가장자리에 배치될 수 있다.
도면에서 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 단자들(101~109)이 2분할되어 본체(100a)의 양측으로 구비되는 DFN(Dual Flat No-lead) 타입으로 구성되는 것으로 도시되고 설명되지만, 이에 한정되지 않고, 단자들(101~109)이 4분할되어 본체(100a)의 둘레를 따라 4변에 균등 배치되는 QFN(Quad-Flat No-lead) 타입으로 구성될 수도 있다.
이러한 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 GaN 계열 전력 반도체 소자(Q1, Q2)를 윈칩화한 것으로, 도 5에 도시된 바와 같이, GaN 계열 전력 반도체 소자(Q1, Q2)가 직렬로 연결된 것이다.
한편, GaN 전력 반도체 소자는 일반적으로 게이트 전하량(Qg)이 작기 때문에 스위칭 속도가 빠르다. 여기서 게이트 전하(Qg)는 MOSFET과 같은 반도체 소자를 온(구동)시키기 위해 게이트에 주입이 필요한 전하량을 의미한다. 그러나 낮은 Qg로 인해, GaN 전력 반도체 소자는 기생 인덕턴스에 따라 게이트 오실레이션이 증가한다. 여기서, 게이트 오실레이션은 드레인-소스간 전압이 고속으로 ON/OFF를 반복하면 게이트-드레인 커패시턴스(Cgd)와 게이트 인덕턴스(Lg)에 의해 형성되는 공진 회로에서 기생 발진을 의미한다.
이를 해결하기 위해, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 DFN이나 QFN과 같은 리드리스 패키지로 구성함으로써, 기생 인덕턴스를 감소시킬 수 있다.
아울러, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 GaN 전력 반도체 소자의 빠른 스위칭 동작에도 게이트 오실레이션을 억제하기 위해 켈빈 접속(Kelvin Connection) 구조를 적용하여 신호선(게이트 경로)와 전력선(전력 경로)의 중첩되는 부분을 최소화한다. 즉, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 게이트 경로와 높은 전류가 흐르는 전력 경로를 분리한다.
제1게이트 구동 단자(101)는 제1GaN 반도체 소자(Q1)의 소스로부터 인출될 수 있다. 여기서, 제1게이트 구동 단자(101)는 제1GaN 반도체 소자(Q1)의 소스에 연결된 출력 단자(HB)와 분리된 단자(HO_R)일 수 있다. 일례로, 제1게이트 구동 단자(101)는 본체(100a)의 일측에서 전방에 구비될 수 있다.
제1제어 단자(102) 제1GaN 반도체 소자(Q1)의 게이트로부터 인출될 수 있다. 여기서, 제1제어 단자(102)는 제1GaN 반도체 소자(Q1)의 게이트에 제어 신호를 인가하기 위한 단자(HO)일 수 있다. 일례로, 제1제어 단자(102)는 본체(100a)의 일측에서 제1게이트 구동 단자(101)에 인접하게 배치될 수 있다.
전원인가 단자(103, 108)는 제1GaN 반도체 소자(Q1)의 드레인으로부터 인출될 수 있다. 여기서, 전원인가 단자(103, 108)는 제1GaN 반도체 소자(Q1)의 드레인에 전원을 인가하기 위한 단자(VDC)일 수 있다. 일례로, 전원인가 단자(103)는 본체(100a)의 일측에서 제1제어 단자(102)와 접지 단자(104) 사이에 구비될 수 있다. 아울러, 전원인가 단자(108)는 본체(100a)의 타측에도 구비될 수 있다. 즉, 전원인가 단자(108)는 본체(100a)의 타측에서 전원인가 단자(103)에 대향하는 위치에 구비될 수 있다.
접지 단자(104, 109)는 제2GaN 반도체 소자(Q2)의 소스로부터 인출될 수 있다. 여기서, 접지 단자(104, 109)는 제2GaN 반도체 소자(Q2)의 소스에 접지를 연결하기 위한 단자(PGND)일 수 있다. 일례로, 접지 단자(104)는 본체(100a)의 일측에서 전원인가 단자(103)와 제2게이트 구동 단자(105) 사이에 구비될 수 있다. 아울러, 접지 단자(109)는 본체(100a)의 타측에도 구비될 수 있다. 즉, 접지 단자(109)는 본체(100a)의 타측에서 접지 단자(104), 제2게이트 구동 단자(105) 및 제2제어 단자(106)에 대향하는 위치에 구비될 수 있다.
제2게이트 구동 단자(105)는 제2GaN 반도체 소자(Q2)의 소스로부터 인출될 수 있다. 여기서, 제2게이트 구동 단자(105)는 제2GaN 반도체 소자(Q2)의 소스에 연결되는 접지 단자(PGND)와 분리된 단자(LO_R)일 수 있다. 일례로, 제2게이트 구동 단자(105)는 본체(100a)의 일측에서 접지 단자(104)와 제2제어 단자(106) 사이에 구비될 수 있다.
제2제어 단자(106)는 제2GaN 반도체 소자(Q2)의 게이트로부터 인출될 수 있다. 여기서, 제2제어 단자(106)는 제2GaN 반도체 소자(Q2)의 게이에 제어 신호를 인가하기 위한 단자(LO)일 수 있다. 일례로, 제2제어 단자(106)는 본체(100a)의 일측에서 제2게이트 구동 단자(105)에 인접하게 배치될 수 있다.
출력 단자(107)는 제1GaN 반도체 소자(Q1)와 제2GaN 반도체 소자(Q2)의 연결 지점에서 인출될 수 있다. 여기서, 출력 단자(107)는 하프 브리지 타입 GaN 전력 반도체 모듈(100)에서 출력 신호를 인출하기 위한 단자(HB)일 수 있다. 일례로, 출력 단자(107)는 본체(100a)의 타측에서 제1게이트 구동 단자(101) 및 제1제어 단자(102)에 대향하는 위치에 구비될 수 있다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 리드 프레임(110), 전력 반도체 소자(120), 연결 리드 프레임(130) 및 몰드부(140)를 포함할 수 있다.
리드 프레임(110)은 복수의 리드 단자를 포함할 수 있다. 즉, 리드 프레임(110)은 제1리드 단자(111), 제2리드 단자(112), 제3리드 단자(113), 제4리드 단자(114), 제5리드 단자(115), 제6리드 단자(116) 및 제7리드 단자(117)를 포함할 수 있다.
도 4를 참조하면, 리드 프레임(110)은 제3리드 단자(113)를 중심으로 이분할될 수 있다. 즉, 제3리드 단자(113)는 리드 프레임(110)의 중앙에서 제1변에서 제2변으로 연장되도록 형성될 수 있다. 여기서, 제2변은 제1변에 대향하는 변일 수 있다. 도면에서, 제1변은 리드 프레임(110)의 하측으로서 제1리드 단자(111)가 접한 변이고, 제2변은 리드 프레임(110)의 상측으로서, 제7리드 단자(117)가 접한 변이다.
이때, 제1리드 단자(111), 제2리드 단자(112) 및 제7리드 단자(117)는 제3리드 단자(113)를 중심으로 리드 프레임(110)의 일측(도면에서 좌측)에 형성될 수 있다. 아울러, 제4리드 단자(114), 제5리드 단자(115) 및 제6리드 단자(116)는 제3리드 단자(113)를 중심으로 리드 프레임(110)의 타측(도면에서 우측)에 형성될 수 있다.
제1리드 단자(111)는 후술하는 제1연결 리드(132)가 연결될 수 있다. 이때, 제1리드 단자(111)는 제1연결 리드(132)를 통하여 제1GaN 반도체 소자(122)의 소스(122s)에 연결될 수 있다. 일례로, 제1리드 단자(111)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제1리드 단자(111)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 여기서, 리드 프레임(110)의 폭은 제1변에서 제2변까지의 길이를 의미한다. 또한, 제1리드 단자(111)는 제3리드 단자(113)로부터 제2리드 단자(112)를 사이에 둔 위치에 배치될 수 있다.
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향으로 중앙에 위치하기 때문에, 도 3에는 제1리드 단자(111)가 도시되지 않고, 제1리드 단자(111)와 대향하여 배치되는 제7리드 단자(117)만 도시된다. 이때, 제1리드 단자(111)는 제7리드 단자(117)와 이격되게 구비될 수 있다.
아울러, 제1리드 단자(111)는 연결 리드(미도시)에 의해 본체(100a)의 제1게이트 구동 단자(101)에 연결될 수 있다. 즉, 제1리드 단자(111)는 제1GaN 반도체 소자(Q1)의 HO_R 단자에 대응할 수 있다.
제2리드 단자(112)는 제1GaN 반도체 소자(122)의 게이트(122g)가 연결될 수 있다. 일례로, 제2리드 단자(112)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제2리드 단자(112)는 리드 프레임(110) 폭의 대략 2/4보다 조금 큰 길이로 구비될 수 있다. 이에 의해, 제2리드 단자(112)는 별도의 연결 리드 없이 중앙에 배치되는 제1GaN 반도체 소자(122)의 게이트(122g)와 직접 연결될 수 있다. 여기서, 제2리드 단자(112)는 제1리드 단자(111)와 제3리드 단자(113) 사이에서 각각에 대하여 이격되게 구비될 수 있다.
아울러, 제2리드 단자(112)는 연결 리드(미도시)에 의해 본체(100a)의 제1제어 단자(102)에 연결될 수 있다. 즉, 제2리드 단자(112)는 제1GaN 반도체 소자(Q1)의 HO 단자에 대응할 수 있다.
제3리드 단자(113)는 제1GaN 반도체 소자(122)의 드레인(122d)이 연결될 수 있다. 일례로, 제3리드 단자(113)는 리드 프레임(110)의 제1변에서 제2변으로 직선으로 구비될 수 있다. 이때, 제3리드 단자(113)는 제2리드 단자(112)와 제4리드 단자(114) 사이에서 각각에 대하여 이격되게 구비될 수 있다.
아울러, 제3리드 단자(113)는 연결 리드(미도시)에 의해 본체(100a)의 전원인가 단자(103, 108)에 연결될 수 있다. 즉, 제3리드 단자(113)는 제1GaN 반도체 소자(Q1)의 VDC 단자에 대응할 수 있다.
제4리드 단자(114)는 제2GaN 반도체 소자(124)의 제2GaN 반도체 소자(124)가 연결될 수 있다. 일례로, 제4리드 단자(114)는 리드 프레임(110)의 제1변에서 제2변으로 연장되도록 형성될 수 있다.
이때, 제4리드 단자(114)는 제5리드 단자(115) 및 제6리드 단자(116)에 대응하는 폭으로 형성될 수 있다. 즉, 제4리드 단자(114)는 리드 프레임(110)의 제1변에서 제5리드 단자(115) 또는 제6리드 단자(116)와 유사한 폭으로 구비되고, 제2변에서 제4리드 단자(114)에서 제6리드 단자(116)까지의 폭으로 구비될 수 있다. 따라서 제4리드 단자(114)는 별도의 연결 리드 없이 중앙에 배치되는 제2GaN 반도체 소자(124)의 소스(124s)와 직접 연결될 수 있다. 여기서, 제4리드 단자(114)는 제3리드 단자(113), 제5리드 단자(115) 및 제6리드 단자(116)와 각각 이격되게 구비될 수 있다.
아울러, 제4리드 단자(114)는 연결 리드(미도시)에 의해 본체(100a)의 접지 단자(104, 109)에 연결될 수 있다. 즉, 제4리드 단자(114)는 제2GaN 반도체 소자(Q2)의 PGND 단자에 대응할 수 있다.
제5리드 단자(115)는 제2GaN 반도체 소자(124)의 소스(124s)가 연결될 수 있다. 일례로, 제5리드 단자(115)는 리드 프레임(110)의 제1변에서 중앙으로 형성되되, 제4리드 단자(114)와 이격되게 형성될 수 있다. 즉, 제5리드 단자(115)는 제4리드 단자(114)와 제6리드 단자(116) 사이에 각각에 대하여 이격되게 구비될 수 있다. 이때, 제5리드 단자(115)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 여기서, 제5리드 단자(115)는 연결 리드(미도시)를 통하여 제2GaN 반도체 소자(124)의 소스(124s)에 연결될 수 있다.
대안적으로, 제5리드 단자(115)는 제4리드 단자(114)에 일체로 구비될 수 있다. 즉, 제5리드 단자(115)는 제2GaN 반도체 소자(124)의 소스(124s)에 연결되기 때문에 별도의 연결 리드를 구비할 필요 없이 제4리드 단자(114)와 일체로 형성될 수 있다.
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향으로 중앙에 위치하기 때문에, 도 3에는 제5리드 단자(115)는 도시되지 않고, 제5리드 단자(115)와 대향하여 배치되는 제4리드 단자(114)만 도시된다. 이때, 제5리드 단자(115)는 제4리드 단자(114)와 이격되게 구비되거나 일체로 구비될 수 있다.
아울러, 제5리드 단자(115)는 연결 리드(미도시)에 의해 본체(100a)의 제2게이트 구동 단자(105)에 연결될 수 있다. 즉, 제5리드 단자(115)는 제2GaN 반도체 소자(Q2)의 LO_R 단자에 대응할 수 있다.
제6리드 단자(116)는 후술하는 제2연결 리드(134)가 연결될 수 있다. 이때, 제6리드 단자(116)는 제2연결 리드(134)를 통하여 제2GaN 반도체 소자(124)의 게이트(124g)가 연결될 수 있다. 일례로, 제6리드 단자(116)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제6리드 단자(116)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 즉, 제6리드 단자(116)는 제1리드 단자(111) 또는 제5리드 단자(115)와 동일한 패턴으로 구비될 수 있다.
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향의 중앙에서 제2제어 단자(106) 측으로 이동하여 위치하기 때문에, 도 3에는 제4리드 단자(114)는 도시되지 않고, 제4리드 단자(114)와 대향하여 배치되는 제6리드 단자(116)만 도시된다. 이때, 제6리드 단자(116)는 제4리드 단자(114)와 이격되게 구비될 수 있다.
아울러, 제6리드 단자(116)는 연결 리드(미도시)에 의해 본체(100a)의 제2제어 단자(106)에 연결될 수 있다. 즉, 제6리드 단자(116)는 제2GaN 반도체 소자(Q2)의 LO 단자에 대응할 수 있다.
제7리드 단자(117)는 제1연결 리드(132)가 연결될 수 있다. 이때, 제7리드 단자(117)는 제1연결 리드(132)를 통하여 제1GaN 반도체 소자(122)의 소스(122s) 또는 제2GaN 반도체 소자(124)의 드레인(124d)에 연결될 수 있다. 일례로, 제7리드 단자(117)는 리드 프레임(110)의 중앙에서 제2변까지 연장 형성될 수 있다.
이때, 제7리드 단자(117)는 제1리드 단자(111)에 근접한 부분에서는 제1리드 단자(111)와 동일한 폭으로 구비되고, 리드 프레임(110)의 제2변에서는 제1리드 단자(111)와 제2리드 단자(112)에 대응하는 폭으로 형성될 수 있다. 즉, 제7리드 단자(117)는 리드 프레임(110)의 중앙에서 제1리드 단자(111) 또는 제2리드 단자(112)와 유사한 폭으로 구비되고, 제2변에서 제1리드 단자(111)에서 제2리드 단자(112)까지의 폭으로 구비될 수 있다. 여기서, 제7리드 단자(117)는 제1리드 단자(111) 및 제2리드 단자(112)와 각각 이격되게 구비될 수 있다.
아울러, 제7리드 단자(117)는 연결 리드(미도시)에 의해 본체(100a)의 출력 단자(107)에 연결될 수 있다. 즉, 제7리드 단자(117)는 제1GaN 반도체 소자(Q1)와 제2GaN 반도체 소자(Q2)의 연결 지점인 HB 단자에 대응할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 두 개의 GaN 전력 반도체 소자(122, 124) 각각의 게이트 경로(gate path)와 전력 경로(power path)를 분리함으로써, 게이트 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.
전력 반도체 소자(120)는 서로 직렬 연결되는 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)를 포함할 수 있다. 여기서, 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)는 전력용 MOSFET일 수 있다.
제1GaN 반도체 소자(122)는 리드 프레임(110) 상에 소스 업 형태로 적층될 수 있다. 즉, 제1GaN 반도체 소자(122)는 게이트(122g)가 제2리드 단자(112)와 연결되고 드레인(122d)이 제3리드 단자(113)에 연결되도록 리드 프레임(110) 상에 적층될 수 있다.
이때, 제1GaN 반도체 소자(122)는 소스(122s)가 제1연결 리드(132)를 통하여 제2GaN 반도체 소자(124)의 드레인(124d)에 연결될 수 있다. 아울러, 제1GaN 반도체 소자(122)는 소스(122s)가 제1연결 리드(132)를 통하여 제1리드 단자(111) 및 제7리드 단자(117)에 연결될 수 있다.
제2GaN 반도체 소자(124)는 리드 프레임(110) 상에 소스 다운 형태로 적층될 수 있다. 즉, 제2GaN 반도체 소자(124)는 소스(124s)가 제4리드 단자(114)에 연결되도록 리드 프레임(110) 상에 적층될 수 있다. 이때, 제2GaN 반도체 소자(124)는 게이트(124g)가 제2연결 리드(134)를 통하여 제6리드 단자(116)에 연결될 수 있다.
이에 의해, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 두 개의 GaN 반도체 소자(122, 124)를 리드 프레임에 의해 연결하여 기생 성분을 최소화할 수 있으므로 제품의 사용성을 향상시킬 수 있다.
연결 리드 프레임(130)은 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)의 상면의 단자와 각 리드 단자를 연결할 수 있다. 이러한 연결 리드 프레임(130)은 제1연결 리드(132) 및 제2연결 리드(134)를 포함할 수 있다.
제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s)와 제2GaN 반도체 소자(124)의 드레인(124d)을 연결할 수 있다. 일례로, 제1연결 리드(132)는 제1GaN 반도체 소자(122)와 제2GaN 반도체 소자(124)의 상측 중앙에서 일직선으로 구비될 수 있다.
아울러, 제1연결 리드(132)는 제1리드 단자(111) 및 제7리드 단자(117)에 각각 연결될 수 있다. 즉, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s) 및 제2GaN 반도체 소자(124)의 드레인(124d)과 제1리드 단자(111) 또는 제7리드 단자(117) 사이를 연결할 수 있다. 결과적으로, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s) 및 제2GaN 반도체 소자(124)의 드레인(124d)과 제1게이트 구동 단자(101) 또는 출력 단자(107) 사이를 연결할 수 있다.
이때, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s)와 제2GaN 반도체 소자(124)의 게이트(124g)를 통일 평면 상에서 연결할 수 있다.
아울러, 제1연결 리드(132)는 일측이 제1리드 단자(111) 및 제7리드 단자(117)에 수직 방향으로 각각 연결될 수 있다. 즉, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 상면에서 리드 프레임(110) 측으로 수직 방향으로 연결하기 위한 형상으로 구비될 수 있다. 이때, 제1연결 리드(132)는 일측이 제1리드 단자(111)와 제7리드 단자(117)로 향하도록 분기될 수 있다.
제2연결 리드(134)는 제2GaN 반도체 소자(124)의 게이트(124g)와 제6리드 단자(116)를 연결할 수 있다. 일례로, 제2연결 리드(134)는 제2GaN 반도체 소자(124)의 상면과 제6리드 단자(116)를 연결하도록 "ㄱ"자 형상으로 구비될 수 있다. 즉, 제2연결 리드(134)는 일측이 제2GaN 반도체 소자(124)의 게이트(124g)에 연결되고 타측이 제6리드 단자(116)에 수직 방향으로 연결될 수 있다.
이때, 제2연결 리드(134)는 일측이 제2연결 리드(134)의 타측과 평면상 상이한 위치에 배치될 수 있다. 즉, 제2GaN 반도체 소자(124)의 게이트(124g)는 리드 프레임(110)의 폭 방향 중앙에 위치하고, 제6리드 단자(116)는 리드 프레임(110)의 1변에 위치하기 때문에 제2연결 리드(134)는 이들을 연결하도록 형성될 수 있다.
이와 같이, 제2연결 리드(134)는 제2GaN 반도체 소자(124)의 게이트(124g)와 제2제어 단자(106)를 연결하므로, 결과적으로, 제2GaN 반도체 소자(124)의 게이트(124g)와 제2제어 단자(106)를 연결할 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 와이어 본딩을 생략하고 리드 프레임에 의해 회로 패턴을 구현하여 리드리스 패키지로 구현함으로써, 방열 성능을 향상시킬 수 있으므로 제품의 수명을 연장시킬 수 있다.
몰드부(140)는 리드 프레임(110), 전력 반도체 소자(120) 및 연결 리드 프레임(130)을 보호하기 위해 이들을 덮도록 형성될 수 있다. 이때, 몰드부(140)는 도 1의 본체(100a)에 대응하는 형태로 구비될 수 있다.
일례로, 몰드부(140)는 리드 프레임(110)의 보다 큰 폭과 길이로 구비될 수 있다. 아울러, 몰드부(140)는 리드 프레임(110), 전력 반도체 소자(120) 및 연결 리드 프레임(130)의 높이보다 큰 두께로 구비될 수 있다. 즉, 몰드부(140)는 연결 리드 프레임(130)의 상측 및 측면을 완전히 덮도록 구비될 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100 : 하프 브리지 타입 GaN 전력 반도체 모듈
100a : 본체 101 : 제1게이트 구동 단자
102 : 제1제어 단자 103, 108 : 전원인가 단자
104,109 : 접지 단자 105 : 제2게이트 구동 단자
106 : 제2제어 단자 107 : 출력 단자
110 : 리드 프레임 111 : 제1리드 단자
112 : 제2리드 단자 113 : 제3리드 단자
114 : 제4리드 단자 115 : 제5리드 단자
116 : 제6리드 단자 117 : 제7리드 단자
120 : 전력 반도체 소자 122 : 제1GaN 반도체 소자
124 : 제2GaN 반도체 소자 130 : 연결 리드 프레임
132 : 제1연결 리드 134 : 제2연결 리드
140 : 몰드부

Claims (8)

  1. 복수의 리드 단자를 포함하는 리드 프레임;
    상기 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 상기 리드 프레임 상에 적층되는 제1GaN 반도체 소자;
    상기 리드 단자 중 하나에 소스가 연결되도록 상기 리드 프레임 상에 적층되는 제2GaN 반도체 소자;
    상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 드레인을 연결하고 상기 리드 단자 중 하나에 연결되는 제1연결 리드; 및
    상기 제2GaN 반도체 소자의 게이트와 상기 리드 단자 중 하나를 연결하는 제2연결 리드;를 포함하고,
    상기 제1연결 리드가 연결되는 리드 단자는 상기 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되며,
    상기 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 상기 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  2. 제1항에 있어서,
    상기 리드 단자는,
    상기 제1연결 리드가 연결되는 제1리드 단자;
    상기 제1GaN 반도체 소자의 게이트가 연결되는 제2리드 단자;
    상기 제1GaN 반도체 소자의 드레인이 연결되는 제3리드 단자;
    상기 제2GaN 반도체 소자의 소스가 연결되는 제4리드 단자;
    상기 제2GaN 반도체 소자의 소스가 연결되되, 상기 제4리드 단자와 이격되는 제5리드 단자;
    상기 제2GaN 반도체 소자의 게이트가 연결되는 제6리드 단자; 및
    상기 제1연결 리드가 연결되되, 상기 제1리드 단자와 이격되는 제7리드 단자를 포함하는 하프 브리지 타입 GaN 전력 반도체 모듈.
  3. 제2항에 있어서,
    상기 제3리드 단자는 상기 리드 프레임의 중앙에서 제1변에서 상기 제1변에 대향하는 제2변으로 연장되도록 형성되고,
    상기 제1리드 단자, 상기 제2리드 단자 및 상기 제7리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 일측에 형성되며,
    상기 제4리드 단자, 제5리드 단자 및 제6리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 타측에 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  4. 제3항에 있어서,
    상기 제1리드 단자 및 상기 제2리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고,
    상기 제7리드 단자는 상기 리드 프레임의 중앙에서 상기 제2변까지 상기 제1리드 단자와 상기 제2리드 단자에 대응하는 폭으로 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  5. 제3항에 있어서,
    상기 제4리드 단자, 상기 제5리드 단자 및 상기 제6리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고,
    상기 제4리드 단자는 상기 리드 프레임의 제2변으로 연장되되, 상기 제5리드 단자 및 상기 제6리드 단자에 대응하는 폭으로 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  6. 제2항에 있어서,
    상기 제1연결 리드는 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 게이트를 동일 평면 상에서 연결하고, 일측이 상기 제1리드 단자 및 상기 제7리드 단자에 수직 방향으로 각각 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  7. 제2항에 있어서,
    상기 제2연결 리드는 일측이 상기 제2GaN 반도체 소자의 게이트에 연결되고 타측이 상기 제6리드 단자에 수직 방향으로 연결되되, 상기 제2연결 리드의 일측은 상기 제2연결 리드의 타측과 평면상 상이한 위치에 배치되는 하프 브리지 타입 GaN 전력 반도체 모듈.
  8. 제1GaN 반도체 소자;
    상기 제1GaN 반도체 소자와 직렬 연결되되, 드레인이 상기 제1GaN 반도체 소자의 소스에 연결되는 제2GaN 반도체 소자;
    제1GaN 반도체 소자와 상기 제2GaN 반도체 소자의 연결 지점에서 인출되는 출력 단자;
    상기 제1GaN 반도체 소자의 드레인으로부터 인출되는 전원인가 단자;
    상기 제2GaN 반도체 소자의 소스로부터 인출되는 접지 단자;
    제1GaN 반도체 소자의 게이트로부터 인출되는 제1제어 단자;
    제2GaN 반도체 소자의 게이트로부터 인출되는 제2제어 단자;
    제1GaN 반도체 소자의 소스로부터 인출되는 제1게이트 구동 단자; 및
    제2GaN 반도체 소자의 소스로부터 인출되는 제2게이트 구동 단자;를 포함하며,
    리드리스(leadless) 패키지로 구성되되, 상기 제1GaN 반도체 소자의 소스 및 상기 제2GaN 반도체 소자의 드레인과 상기 출력 단자 사이, 및 상기 제2GaN 반도체 소자의 게이트와 상기 제2제어 단자는 리드 프레임으로 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈.
KR1020210158473A 2021-11-17 2021-11-17 하프 브리지 타입 GaN 전력 반도체 모듈 KR102580611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210158473A KR102580611B1 (ko) 2021-11-17 2021-11-17 하프 브리지 타입 GaN 전력 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210158473A KR102580611B1 (ko) 2021-11-17 2021-11-17 하프 브리지 타입 GaN 전력 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20230072094A true KR20230072094A (ko) 2023-05-24
KR102580611B1 KR102580611B1 (ko) 2023-09-20

Family

ID=86541026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210158473A KR102580611B1 (ko) 2021-11-17 2021-11-17 하프 브리지 타입 GaN 전력 반도체 모듈

Country Status (1)

Country Link
KR (1) KR102580611B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004796A (ja) * 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法
KR20180086154A (ko) * 2017-01-20 2018-07-30 인피니언 테크놀로지스 오스트리아 아게 균일하게 분배된 전류 흐름을 위한 리드 프레임 상의 인터디지트 디바이스
KR20180094525A (ko) * 2017-02-15 2018-08-24 매그나칩 반도체 유한회사 반도체 패키지 장치
KR101948414B1 (ko) 2016-03-02 2019-02-14 인피니언 테크놀로지스 아게 전력 반도체 패키지, 전력 반도체 패키지 내에 포함된 회로 및 상기 패키지를 포함하는 다상 정류기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004796A (ja) * 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法
KR101948414B1 (ko) 2016-03-02 2019-02-14 인피니언 테크놀로지스 아게 전력 반도체 패키지, 전력 반도체 패키지 내에 포함된 회로 및 상기 패키지를 포함하는 다상 정류기
KR20180086154A (ko) * 2017-01-20 2018-07-30 인피니언 테크놀로지스 오스트리아 아게 균일하게 분배된 전류 흐름을 위한 리드 프레임 상의 인터디지트 디바이스
KR20180094525A (ko) * 2017-02-15 2018-08-24 매그나칩 반도체 유한회사 반도체 패키지 장치

Also Published As

Publication number Publication date
KR102580611B1 (ko) 2023-09-20

Similar Documents

Publication Publication Date Title
JP7157046B2 (ja) パワーモジュール
US10204899B2 (en) Semiconductor device with first and second chips and connections thereof and a manufacturing method of the same
US9818686B2 (en) Semiconductor modules and methods of forming the same
US9106156B2 (en) Power semiconductor device
US9041456B2 (en) Power semiconductor device
JP6425380B2 (ja) パワー回路およびパワーモジュール
US9171837B2 (en) Cascode circuit
US8476885B2 (en) Monolithic group III-V power converter
US10256640B2 (en) Semiconductor device
US20110062491A1 (en) Power semiconductor module
US8970020B2 (en) Semiconductor device
JP7312604B2 (ja) 半導体装置
US12009290B2 (en) Semiconductor module having a multi-branch switch node connector
KR102580611B1 (ko) 하프 브리지 타입 GaN 전력 반도체 모듈
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN114520214A (zh) 一种共源共栅晶体管封装结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right