KR20230071297A - 모놀리식 3차원 집적 구조, 및 이의 제조 방법 - Google Patents

모놀리식 3차원 집적 구조, 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230071297A
KR20230071297A KR1020210157335A KR20210157335A KR20230071297A KR 20230071297 A KR20230071297 A KR 20230071297A KR 1020210157335 A KR1020210157335 A KR 1020210157335A KR 20210157335 A KR20210157335 A KR 20210157335A KR 20230071297 A KR20230071297 A KR 20230071297A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
laser
amorphous silicon
crystallization
Prior art date
Application number
KR1020210157335A
Other languages
English (en)
Other versions
KR102596333B1 (ko
Inventor
권혁준
정희재
백승훈
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020210157335A priority Critical patent/KR102596333B1/ko
Publication of KR20230071297A publication Critical patent/KR20230071297A/ko
Application granted granted Critical
Publication of KR102596333B1 publication Critical patent/KR102596333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/354—Working by laser beam, e.g. welding, cutting or boring for surface treatment by melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Abstract

모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층, 상기 하부 소자층 상에 형성되는 층간 유전체, 및 상기 층간 유전체 상에 형성되는 상부 소자층을 포함한다. 상기 상부 소자층은 단결정 실리콘 박막을 포함한다. 상기 단결정 실리콘 박막은 도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성된다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함한다.

Description

모놀리식 3차원 집적 구조, 및 이의 제조 방법{MONOLITHIC 3-DIMENSIONAL INTEGRATION STRUCURE, AND METHOD OF MANUFACTURING THE SAME}
본 발명은 모놀리식 3차원 집적 구조에 관한 것으로, 보다 상세하게는 레이저 결정화를 이용한 모놀리식 3차원 집적 구조, 및 레이저 결정화를 이용한 모놀리식 3차원 집적 구조의 제조 방법에 관한 것이다.
모놀리식 3차원 집적 구조는 하부 소자층 공정 후, 층간 유전체를 형성하고 상부 소자층 공정을 순차적으로 진행함으로써 상부 소자층 및 하부 소자층 간의 정렬도를 극대화할 수 있는 기술로 궁극적 3차원 집적 기술로 불린다. 또한, 모놀리식 3차원 집적 구조는 전자 소자의 밀도를 증가시키고, 크기를 감소시키며 유망한 반도체 기술로 주목받는다.
모놀리식 3차원 집적 구조에서 하부 소자층은 다수의 반도체 소자를 포함하기 때문에, 열적 손상에 취약한 단점이 있다. 모놀리식 3차원 집적 구조는 하부 소자층, 층간 유전체, 및 상부 소자층이 순차적인 공정으로 제조되므로, 상부 소자층 제조 공정 시, 하부 소자층에 열적 손상을 최소화하는 기술이 필요하다.
종래기술에서는, 상부 소자층의 비정질 실리콘 박막을 다결정 실리콘막 직접 증착 방법(as-deposition), 고상 결정화(Solid Phase Crystallization), 금속 유도 결정화(Metal Induced Crystallization) 등을 이용하여 결정화 한다.
다결정 실리콘막 직접 증착 방법 및 고상 결정화는 높은 공정 온도에 따른 열 공정 방식으로 인해 하부 소자층에 열적 피해를 주므로, 소자 적층 방식인 M3D 구조에서 사용이 제한적이다. 금속 유도 결정화는 금속이 증착된 부분부터 전체영역으로 결정화가 진행되므로 하부 소자층과의 화합물 형성으로 인한 오염이 발생하여 M3D 구조에 적용할 수 없다. 따라서, 종래기술의 비정질 실리콘 박막 결정화 방법들은 M3D에 적합하지 않은 문제가 있다.
한국공개특허 제10-2018-0132091호, "3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법"
본 발명의 일 목적은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화한 모놀리식 3차원 집적 구조를 제공하는 것이다.
본 발명의 다른 목적은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화하는 모놀리식 3차원 집적 구조의 제조 방법을 제공하는 것이다.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층, 상기 하부 소자층 상에 형성되는 층간 유전체, 및 상기 층간 유전체 상에 형성되는 상부 소자층을 포함할 수 있다. 상기 상부 소자층은 단결정 실리콘 박막을 포함할 수 있다. 상기 단결정 실리콘 박막은 도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성될 수 있다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.
일 실시예에서, 상기 도넛 형상 레이저는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.
일 실시예에서, 상기 비정질 실리콘 박막 중 상기 레이저 영역에 대응되는 제1 영역은 상기 도넛 형상 레이저로부터 열에너지를 제공받을 수 있다. 상기 비정질 실리콘 박막 중 상기 결정화 영역에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화될 수 있다.
일 실시예에서, 상기 도넛 형상 레이저는 가우시안 빔 형태의 초기 레이저가 광 성형부에 입사되어 도넛 형상으로 광 성형됨으로써 생성될 수 있다. 상기 광 성형부는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저를 광 성형할 수 있다.
일 실시예에서, 상기 상부 소자층은 상기 비정질 실리콘 박막 상에 형성된 캡핑층을 더 포함할 수 있다. 상기 캡핑층은 상기 비정질 실리콘 박막의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막을 고결정화할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 반도체 소자를 포함하는 하부 소자층을 형성하는 단계, 상기 하부 소자층 상에 층간 유전체를 형성하는 단계, 및 상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함할 수 있다. 상기 상부 소자층을 형성하는 단계는 상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계, 패턴 형성 및 에칭 단계, 및 도넛 형상 레이저를 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함할 수 있다. 상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는 상기 도넛 형상 레이저를 비정질 실리콘 박막에 조사하여 상기 비정질 실리콘 박막을 단결정 실리콘 박막으로 결정화할 수 있다. 상기 도넛 형상 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.
일 실시예에서, 상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 상기 비정질 실리콘 박막을 증착할 수 있다.
일 실시예에서, 상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는 상기 도넛 형상 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 반도체 소자를 포함하는 하부 소자층을 형성하는 단계, 상기 하부 소자층 상에 층간 유전체를 형성하는 단계, 및 상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함할 수 있다. 상기 상부 소자층을 형성하는 단계는 상기 층간 유전체 상에 제1 비정질 실리콘 박막을 증착하는 단계, 제1 패턴 형성 및 에칭 단계, 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계, 제2 비정질 실리콘 박막을 증착하는 단계, 제2 패턴 형성 및 에칭 단계, 및 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계를 포함할 수 있다. 상기 제1 레이저는 도넛 형상 레이저일 수 있다. 상기 제1 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.
일 실시예에서, 상기 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계는 상기 제1 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 제1 비정질 실리콘 박막의 결정화 위치 및 상기 제1 비정질 실리콘 박막의 결정화 정도를 조절할 수 있다.
일 실시예에서, 상기 제2 레이저는 펄스 레이저일 수 있다. 상기 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계는 상기 제2 비정질 실리콘 박막에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막을 고결정화할 수 있다.
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층의 비정질 실리콘 박막을 결정화할 수 있다.
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저의 레이저 크기를 제어함으로써, 비정질 실리콘 박막의 결정화 위치 및 비정질 실리콘 박막의 결정화 정도를 조절하고, 하부 소자층에 가해지는 열적 손상을 최소화할 수 있다.
따라서, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조 및 모놀리식 3차원 집적 구조의 제조 방법은 종래기술 대비 고품질의 모놀리식 3차원 집적 구조를 제공할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a는 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조를 나타내는 도면이다.
도 1b는 도 1a의 모놀리식 3차원 집적 구조의 제조 방법을 나타내는 순서도이다.
도 1c는 도 1b의 제조 방법에 따라 각 층이 적층되는 과정을 나타내는 도면이다.
도 2는 도 1a의 모놀리식 3차원 집적 구조의 상부 소자층의 비정질 실리콘 박막이 결정화되는 일 예시를 나타내는 도면이다.
도 3a는 본 발명의 실시예들에 따른 도넛 형상 레이저를 이용한 레이저 결정화를 나타내는 도면이다.
도 3b는 도 3a의 도넛 형상 레이저의 단면을 나타내는 도면이다.
도 3c는 도 3a의 도넛 형상 레이저가 광 성형부에 의해 도넛 형상으로 광 성형되는 일 예시를 나타내는 도면이다.
도 3d는 도 3a의 도넛 형상 레이저가 광 성형부에 의해 도넛 형상으로 광 성형되는 다른 예시를 나타내는 도면이다.
도 4는 상부 소자층에 캡핑층이 더 포함된 적층 구조를 나타내는 도면이다.
도 5a는 본 발명의 실시예들에 따른 도넛 형상 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이다.
도 5b는 도 5a의 레이저 결정화 방법에 따라 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.
도 6a는 본 발명의 실시예들에 따른 제1 레이저 및 제2 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이다.
도 6b는 도 6a의 레이저 결정화 방법에 따라 제1 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.
도 6c는 도 6a의 레이저 결정화 방법에 따라 제2 비정질 실리콘 박막이 결정화되는 과정을 나타내는 도면이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다.
실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미한다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편, 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 다양한 실시예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a는 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조를 나타내는 도면이고, 도 1b는 도 1a의 모놀리식 3차원 집적 구조의 제조 방법을 나타내는 순서도이며, 도 1c는 도 1b의 제조 방법에 따라 각 층이 적층되는 과정을 나타내는 도면이며, 도 2는 도 1a의 모놀리식 3차원 집적 구조의 상부 소자층(30)의 비정질 실리콘 박막이 결정화되는 일 예시를 나타내는 도면이다
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 반도체 소자를 포함하는 하부 소자층(10), 하부 소자층(10) 상에 형성되는 층간 유전체(20) 및 층간 유전체(20) 상에 형성되는 상부 소자층(30)을 포함할 수 있다.
도 1a 및 1b를 참조하면, 모놀리식 3차원 집적 구조는 하부 소자층(10)을 형성하는 단계(S10), 하부 소자층(10) 상에 층간 유전체(20)를 형성하는 단계(S20), 및 층간 유전체(20) 상에 상부 소자층(30)을 형성하는 단계(S30)를 통해 제조될 수 있다.
수평 구조의 반도체 셀과 달리, 모놀리식 3차원 직접 구조는 반도체 소자가 수직 구조로 적층되므로, 반도체 소자의 밀도를 증가시키고, 반도체 셀의 크기를 감소시킬 수 있는 장점이 있다.
도 1c에서 보듯이, 하부 소자층(10)은 하부 기판 상에 형성된 반도체 소자를 포함할 수 있다. 하부 소자층(10)의 반도체 소자를 형성한 후, 하부 소자층(10) 상에 층간 유전체(20)가 형성될 수 있다. 예를 들어, 층간 유전체(20)는 열 차폐 스택일 수 있다.
상부 소자층(30)은 층간 유전체(20) 상에 적층될 수 있다. 상부 소자층(30)은 하부 소자층(10)과 마찬가지로 반도체 소자를 포함할 수 있다. 이를 위해, 상부 소자층(30)은 비정질 실리콘 박막이 증착되고, 비정질 실리콘 박막을 결정화하는 공정이 필요할 수 있다.
도 2를 참조하면, 상부 소자층(30)에서, 층간 유전체(20) 상에 비정질 실리콘 박막(31a)이 증착될 수 있다. 비정질 실리콘 박막(31a)은 결정화 공정에 의해 결정질 실리콘 박막(31b)으로 결정화(crystallizing)될 수 있다.
상부 소자층(30)의 결정질 실리콘 박막(31b)은 상부 소자층(30)의 반도체 소자의 품질에 큰 영향을 미치므로, 고결정화 될 필요가 있다. 예를 들어, 상부 소자층(30)의 비정질 실리콘 박막(31a)은 결정화 공정에 의해 단결정의 결정질 실리콘 박막으로 결정화(31b)될 수 있다.
한편, 모놀리식 3차원 집적 구조에서 하부 소자층(10)은 다수의 반도체 소자를 포함하기 때문에, 열적 손상에 취약한 단점이 있다. 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)이 순차적인 공정으로 제조되므로, 상부 소자층(30) 제조 공정 시, 하부 소자층(10)에 열적 손상을 최소화하는 기술이 필요하다.
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 상부 소자층(30) 제조 공정 시, 하부 소자층(10)에 열적 손상을 최소화하기 위해, 도넛 형상 레이저를 이용한 레이저 결정화로 상부 소자층(30)의 비정질 실리콘 박막(31a)을 결정화할 수 있다.
도 3a는 본 발명의 실시예들에 따른 도넛 형상 레이저(DLB)를 이용한 레이저 결정화를 나타내는 도면이고, 도 3b는 도 3a의 도넛 형상 레이저(DLB)의 단면을 나타내는 도면이며, 도 3c는 도 3a의 도넛 형상 레이저(DLB)가 광 성형부(40)에 의해 도넛 형상으로 광 성형되는 일 예시를 나타내는 도면이고, 도 3d는 도 3a의 도넛 형상 레이저(DLB)가 광 성형부에 의해 도넛 형상으로 광 성형되는 다른 예시를 나타내는 도면이다.
본 발명에 따른 모놀리식 3차원 집적 구조는 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 도넛 형상 레이저(DLB)를 이용한 레이저 결정화에 의해 단결정 실리콘 박막을 포함할 수 있다.
예를 들어, 단결정 실리콘 박막은 도넛 형상 레이저(DLB)가 비정질 실리콘 박막(31a)에 조사되어 상기 비정질 실리콘 박막(31a)이 결정화되는 레이저 결정화 방식에 의해 형성될 수 있다.
도 3a를 참조하면, 도넛 형상 레이저(DLB)는 가우시안 빔 형태의 초기 레이저(LB)가 광 성형부(40)에 입사되어 도넛 형상으로 광 성형됨으로써 생성될 수 있다. 도넛 형상 레이저(DLB)는 레이저 크기가 제어됨으로써, 비정질 실리콘 박막(31a)의 결정화 위치 및 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.
도 3b를 참조하면, 상기 도넛 형상 레이저(DLB)의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역(LA), 및 상기 레이저 영역(LA) 내부의 동심 원 형상의 결정화 영역(CA)을 포함할 수 있다.
레이저 영역(LA)은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역(CA)은 레이저 영역(LA)의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.
상기 도넛 형상 레이저(DLB)는 상기 레이저 영역(LA) 및 상기 결정화 영역(CA)의 크기가 제어됨으로써, 상기 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.
예를 들어, 비정질 실리콘 박막(31a) 중 상기 레이저 영역(LA)에 대응되는 제1 영역은 도넛 형상 레이저(DLB)로부터 열에너지를 제공받을 수 있다. 비정질 실리콘 박막(31a)의 제1 영역은 결정화되지는 않지만, 열에너지를 도넛 형상의 내부 방향(D1) 또는 외부 방향(D2)으로 확산시킬 수 있다.
예를 들어, 비정질 실리콘 박막(31a) 중 상기 결정화 영역(CA)에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화될 수 있다. 제2 영역은 도넛 형상의 내부 영역일 수 있다.
일 실시예에서, 광 성형부(40)는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저(LB)를 광 성형할 수 있다.
도 3c에서 보듯이, 광 성형부(40a)는 엑시콘 렌즈를 이용하여 초기 레이저(LB)를 광 성형할 수 있다. 광 성형부(40a)는 두 개의 엑시콘 렌즈를 포함할 수 있다. 두 개의 엑시콘 렌즈의 반지름 및 두께는 서로 다를 수 있다.
예를 들어, 광 성형부(40a)는 두 개의 엑시콘 렌즈 사이의 거리를 조절하여 도넛 형상 레이저(DLB)의 레이저 영역(LA) 및 결정화 영역(CA)의 크기를 조절할 수 있다.
도 3d에서 보듯이, 광 성형부(40b)는 위상 변화 렌즈를 이용하여 초기 레이저(LB)를 광 성형할 수 있다. 광 성형부(40b)는 볼텍스 리타더(vortex retader)를 사용하여 가우시안 형태의 초기 레이저(LB)의 위상을 변화시킬 수 있다.
예를 들어, 광 성형부(40b)는 초기 레이저(LB)의 위상을 변화시켜 도넛 형상 레이저(DLB)의 레이저 영역(LA) 및 결정화 영역(CA)의 크기를 조절할 수 있다.
레이저는 열에너지가 국소적으로 집중되는 특성을 가지므로 비정질 실리콘 박막(31a)의 결정화 공정 중 도넛 형상 레이저(DLB)의 광 조사 시간, 광 파장, 광 형상을 다양하게 변경함으로써, 상부 소자층(30)의 비정질 실리콘 박막(31a)의 결정화가 섬세하게 제어될 수 있다.
도 4는 상부 소자층(30)에 캡핑층(32)이 더 포함된 적층 구조를 나타내는 도면이다.
일 실시예에서, 상부 소자층(30)은 비정질 실리콘 박막(31a) 상에 형성된 캡핑층(32)을 더 포함할 수 있다. 캡핑층(32)은 상기 비정질 실리콘 박막(31a)의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막(31a)을 고결정화할 수 있다.
예를 들어, 비정질 실리콘 박막(31a)이 도넛 형상 레이저(DLB)에 의해 레이저 결정화 되는 경우, 캡핑층(32)은 비정질 실리콘 박막(31a) 상에 형성되어 결정화 영역(CA)에 확산된 열이 냉각되는 시간을 지연시킬 수 있다.
결정화 영역(CA)에 확산된 열이 냉각되는 시간이 길어지는 경우, 결정화 속도가 감소하여 결정화에 소요되는 시간이 증가할 수 있다. 결정화에 소요되는 시간이 증가하는 경우, 비정질 실리콘 박막(31a)이 고결정화될 수 있다.
또한, 캡핑층(32)은 레이저 결정화 공정에서 고체와 액체의 표면 에너지 차이로 인한 뭉침 현상을 방지하고, 비정질 실리콘 박막(31a)에 빈 공간이 형성되는 것을 방지할 수 있다.
예를 들어, 캡핑층(32)은 수직으로 입사되는 도넛 형상 레이저(DLB)의 파장과 도넛 형상 레이저(DLB) 광 경로를 고려하여, 반사 방지 효과를 가지는 두께로 설계될 수 있다.
캡핑층(32)은 SiO2, Si3N4, TiO2, ZnO, ZrO2, CuO 및 Al2O3 중 적어도 하나를 포함할 수 있다. 예를 들어, 캡핑층(32)은 SiO2로 구성될 수 있다. 예를 들어, 캡핑층(32)은 Si3N4로 구성될 수 있다.
도 5a는 본 발명의 실시예들에 따른 도넛 형상 레이저(DLB)를 이용한 레이저 결정화의 방법을 나타내는 순서도이고, 도 5b는 도 5a의 레이저 결정화 방법에 따라 비정질 실리콘 박막(31a)이 결정화되는 과정을 나타내는 도면이다.
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 결정질 실리콘 박막(31b)을 포함할 수 있다.
도 5a 및 5b를 참조하면, 상부 소자층(30)의 결정질 실리콘 박막(31b)은 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착하는 단계(S110), 패턴 형성 및 에칭 단계(S120), 및 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계(S130)를 통해 형성될 수 있다.
일 실시예에서, 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착하는 단계(S110)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착할 수 있다.
일 실시예에서, 패턴 형성 및 에칭 단계(S120)는 비정질 실리콘 박막(31a) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 비정질 실리콘 박막(31a)을 소정의 깊이로 식각할 수 있다.
예를 들어, 패턴 형성 및 에칭 단계는 비정질 실리콘 박막(31a) 상에 형성된 마스크 패턴에 UV광을 조사하여 비정질 실리콘 박막(31a)을 식각할 수 있다. 패턴 형성 및 에칭 단계를 통해 비정질 실리콘 박막(31a) 상에 트렌치들이 형성될 수 있다.
일 실시예에서, 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계(S130)는 도넛 형상 레이저(DLB)를 비정질 실리콘 박막(31a)에 조사하여 상기 비정질 실리콘 박막(31a)을 결정질 실리콘 박막(31b)으로 결정화할 수 있다.
상기 도넛 형상 레이저(DLB)의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.
레이저 영역은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역은 레이저 영역의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.
도넛 형상 레이저(DLB)는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.
레이저는 열에너지가 국소적으로 집중되는 특성을 가지므로, 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)을 결정화하는 단계는 도넛 형상 레이저(DLB)의 광 조사 시간, 광 파장, 광 형상을 다양하게 변경함으로써, 상부 소자층(30)의 비정질 실리콘 박막(31a)의 결정화를 섬세하게 제어할 수 있다.
결정화 공정을 통해, 상부 소자층(30)의 비정질 실리콘 박막(31a)이 결정화됨으로써 다결정 실리콘 박막(31b) 또는 단결정 실리콘 박막(31b)이 형성될 수 있다. 예를 들어, 본 발명의 도넛 형상 레이저(DLB)를 이용하여 비정질 실리콘 박막(31a)의 결정화를 섬세하게 제어하는 경우, 선택적으로 단결정 실리콘 박막(31b)을 형성할 수 있다.
도 6a는 본 발명의 실시예들에 따른 제1 레이저 및 제2 레이저를 이용한 레이저 결정화의 방법을 나타내는 순서도이고, 도 6b는 도 6a의 레이저 결정화 방법에 따라 제1 비정질 실리콘 박막(31a)이 결정화되는 과정을 나타내는 도면이며, 도 6c는 도 6a의 레이저 결정화 방법에 따라 제2 비정질 실리콘 박막(31c)이 결정화되는 과정을 나타내는 도면이다.
본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조는 하부 소자층(10), 층간 유전체(20), 및 상부 소자층(30)을 포함할 수 있다. 상부 소자층(30)은 결정질 실리콘 박막(31b)을 포함할 수 있다.
상부 소자층(30)의 결정질 실리콘 박막(31b)은 층간 유전체(20) 상에 제1 비정질 실리콘 박막(31a)을 증착하는 단계(S210), 제1 패턴 형성 및 에칭 단계(S220), 제1 레이저를 이용하여 제1 비정질 실리콘 박막(31a)을 결정화하는 단계(S230), 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240), 제2 패턴 형성 및 에칭 단계(S250), 및 제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계(S260)를 통해 형성될 수 있다.
일 실시예에서, 층간 유전체(20) 상에 제1 비정질 실리콘 박막(31a)을 증착하는 단계(S210)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 층간 유전체(20) 상에 비정질 실리콘 박막(31a)을 증착할 수 있다.
일 실시예에서, 제1 패턴 형성 및 에칭 단계(S220)는 제1 비정질 실리콘 박막(31a) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 제1 비정질 실리콘 박막(31a)을 소정의 깊이로 식각할 수 있다.
예를 들어, 제1 패턴 형성 및 에칭 단계는 제1 비정질 실리콘 박막(31a) 상에 형성된 마스크 패턴에 UV광을 조사하여 제1 비정질 실리콘 박막(31a)을 식각할 수 있다. 제1 패턴 형성 및 에칭 단계를 통해 제1 비정질 실리콘 박막(31a) 상에 트렌치들이 형성될 수 있다.
일 실시예에서, 제1 레이저는 도넛 형상 레이저(DLB)일 수 있다. 제1 레이저를 이용하여 제1 비정질 실리콘 박막(31a)을 결정화하는 단계(S230)는 도넛 형상 레이저(DLB)를 비정질 실리콘 박막(31a)에 조사하여 제1 비정질 실리콘 박막(31a)을 단결정 실리콘 박막으로 결정화할 수 있다.
상기 제1 레이저의 도넛 형상은 소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함할 수 있다.
레이저 영역은 레이저가 도넛 형상 레이저(DLB)가 직접적으로 출력되는 영역이고, 결정화 영역은 레이저 영역의 열에너지의 영향으로 비정질 실리콘 박막(31a)을 결정화하기 위한 영역일 수 있다.
제1 레이저는 상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 제1 비정질 실리콘 박막(31a)의 결정화 위치 및 상기 제1 비정질 실리콘 박막(31a)의 결정화 정도를 조절할 수 있다.
제1 레이저의 결정화 공정을 통해, 제1 비정질 실리콘 박막(31a)이 결정화됨으로써 다결정 실리콘 박막(31b) 또는 단결정 실리콘 박막(31b)이 형성될 수 있다. 결정화된 상기 다결정 실리콘 박막(31b) 또는 상기 단결정 실리콘 박막(31b)은 시드층(seed layer) 역할을 할 수 있다.
일 실시예에서, 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240)는 결정화된 상기 다결정 실리콘 박막(31b) 또는 상기 단결정 실리콘 박막(31b)에 추가적으로 제2 비정질 실리콘 박막(31c)을 증착할 수 있다.
예를 들어, 제2 비정질 실리콘 박막(31c)을 증착하는 단계(S240)는 물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 결정화된 상기 시드층(31b)에 제2 비정질 실리콘 박막(31c)을 증착할 수 있다.
일 실시예에서, 제2 패턴 형성 및 에칭 단계(S250)는 제2 비정질 실리콘 박막(31c) 상에 마스크 패턴을 형성하고, 상기 마스크 패턴을 이용하여 상기 제2 비정질 실리콘 박막(31c)을 소정의 깊이로 식각할 수 있다.
예를 들어, 제2 패턴 형성 및 에칭 단계는 제2 비정질 실리콘 박막(31c) 상에 형성된 마스크 패턴에 UV광을 조사하여 제2 비정질 실리콘 박막(31c)을 식각할 수 있다. 제2 패턴 형성 및 에칭 단계를 통해 제2 비정질 실리콘 박막(31c) 상에 트렌치들이 형성될 수 있다.
일 실시예에서, 제2 레이저는 펄스 레이저일 수 있다. 제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계(S260)는 상기 제2 비정질 실리콘 박막(31c)에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막(31c)을 고결정화할 수 있다.
제2 레이저를 이용하여 제2 비정질 실리콘 박막(31c)을 결정화하는 단계는 제1 레이저를 이용하여 결정화된 시드층(31b)을 재결정화(re-crystallizing)함으로써, 시드층(31b)의 방향성을 따라서 고결정화된 결정질 실리콘 박막(31d)을 형성할 수 있다.
예를 들어, 제2 레이저의 결정화 공정을 통해, 제2 비정질 실리콘 박막(31c)이 방향성을 가지며 결정화됨으로써, 고결정의 단결정 실리콘 박막(31d)이 형성될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 도넛 형상 레이저(DLB)의 레이저 크기를 제어함으로써, 비정질 실리콘 박막(31a)의 결정화 위치 및 비정질 실리콘 박막(31a)의 결정화 정도를 조절하고, 상부 소자층(30) 제조 공정에서 하부 소자층(10)에 가해지는 열적 손상을 최소화할 수 있다.
따라서, 본 발명의 실시예들에 따른 모놀리식 3차원 집적 구조의 제조 방법은 기존 대비 고품질의 모놀리식 3차원 집적 구조를 제공할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능할 것이다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
본 발명은 모놀리식 3차원 집적 구조 및 이를 제조 공정에 적용될 수 있다. 본 발명은 모놀리식 3차원 집적 구조를 이용한 반도체 셀, 이를 포함하는 전자 소자, 상기 전자 소자를 이용하는 전자 기기 등에 적용될 수 있다. 예를 들어, 본 발명은 모놀리식 3차원 집적 구조의 반도체 셀이 적용된 스마트폰 및 PC 등 전자 기기, IoT 시스템, 인공지능 시스템, CMOS 이미지 센싱 시스템, 뉴런 반도체 시스템 등에 이용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 하부 소자층 20: 층간 유전체
30: 상부 소자층 31a, 31c: 비정질 실리콘 박막
31b, 31d: 결정질 실리콘 박막 32: 캡핑층
40: 광 성형부 DLB: 도넛 형상 레이저

Claims (11)

  1. 반도체 소자를 포함하는 하부 소자층;
    상기 하부 소자층 상에 형성되는 층간 유전체; 및
    상기 층간 유전체 상에 형성되는 상부 소자층을 포함하고,
    상기 상부 소자층은 단결정 실리콘 박막을 포함하고,
    상기 단결정 실리콘 박막은,
    도넛 형상 레이저가 비정질 실리콘 박막에 조사되어 상기 비정질 실리콘 박막이 결정화되는 레이저 결정화 방식에 의해 형성되고,
    상기 도넛 형상 레이저의 도넛 형상은,
    소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조.
  2. 제1항에 있어서,
    상기 도넛 형상 레이저는,
    상기 레이저 영역 및 상기 결정화 영역의 크기가 제어됨으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조.
  3. 제1항에 있어서,
    상기 비정질 실리콘 박막 중 상기 레이저 영역에 대응되는 제1 영역은 상기 도넛 형상 레이저로부터 열에너지를 제공받고,
    상기 비정질 실리콘 박막 중 상기 결정화 영역에 대응되는 제2 영역은 상기 제1 영역의 열에너지가 확산됨으로써 결정화되는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조.
  4. 제1항에 있어서,
    상기 도넛 형상 레이저는,
    가우시안 빔 형태의 초기 레이저가 광 성형부에 입사되어 도넛 형상으로 광 성형됨으로써 생성되고,
    상기 광 성형부는 엑시콘 렌즈, 및 위상 변화 렌즈 중 적어도 하나를 이용하여 상기 초기 레이저를 광 성형하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조.
  5. 제1항에 있어서,
    상기 상부 소자층은,
    상기 비정질 실리콘 박막 상에 형성된 캡핑층을 더 포함하고,
    상기 캡핑층은 상기 비정질 실리콘 박막의 결정화 시간을 지연시켜 상기 비정질 실리콘 박막을 고결정화하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조.
  6. 반도체 소자를 포함하는 하부 소자층을 형성하는 단계;
    상기 하부 소자층 상에 층간 유전체를 형성하는 단계; 및
    상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함하고,
    상기 상부 소자층을 형성하는 단계는,
    상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계;
    패턴 형성 및 에칭 단계; 및
    도넛 형상 레이저를 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하고,
    상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는,
    상기 도넛 형상 레이저를 비정질 실리콘 박막에 조사하여 상기 비정질 실리콘 박막을 단결정 실리콘 박막으로 결정화하고,
    상기 도넛 형상 레이저의 도넛 형상은,
    소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
  7. 제6항에 있어서,
    상기 층간 유전체 상에 비정질 실리콘 박막을 증착하는 단계는,
    물리 기상 증착(PVD), 화학 기상 증착(CVD), 및 원자층 증착(ALD) 중 적어도 하나를 이용하여 상기 비정질 실리콘 박막을 증착하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
  8. 제6항에 있어서,
    상기 도넛 형상 레이저를 이용하여 비정질 실리콘 박막을 결정화하는 단계는,
    상기 도넛 형상 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 비정질 실리콘 박막의 결정화 위치 및 상기 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
  9. 반도체 소자를 포함하는 하부 소자층을 형성하는 단계;
    상기 하부 소자층 상에 층간 유전체를 형성하는 단계; 및
    상기 층간 유전체 상에 상부 소자층을 형성하는 단계를 포함하고,
    상기 상부 소자층을 형성하는 단계는,
    상기 층간 유전체 상에 제1 비정질 실리콘 박막을 증착하는 단계;
    제1 패턴 형성 및 에칭 단계;
    제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계;
    제2 비정질 실리콘 박막을 증착하는 단계;
    제2 패턴 형성 및 에칭 단계; 및
    제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계를 포함하고,
    상기 제1 레이저는 도넛 형상 레이저이고,
    상기 제1 레이저의 도넛 형상은,
    소정의 두께를 가지는 원형 링 형상의 레이저 영역, 및 상기 레이저 영역 내부의 동심 원 형상의 결정화 영역을 포함하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
  10. 제9항에 있어서,
    상기 제1 레이저를 이용하여 상기 제1 비정질 실리콘 박막을 결정화하는 단계는,
    상기 제1 레이저의 상기 레이저 영역 및 상기 결정화 영역의 크기를 제어함으로써, 상기 제1 비정질 실리콘 박막의 결정화 위치 및 상기 제1 비정질 실리콘 박막의 결정화 정도를 조절하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
  11. 제10항에 있어서,
    상기 제2 레이저는 펄스 레이저이고,
    상기 제2 레이저를 이용하여 상기 제2 비정질 실리콘 박막을 결정화하는 단계는,
    상기 제2 비정질 실리콘 박막에 상기 제2 레이저를 레이저 스탬핑(Laser Stamping) 방식으로 조사하여 상기 제2 비정질 실리콘 박막을 고결정화하는 것을 특징으로 하는,
    모놀리식 3차원 집적 구조의 제조 방법.
KR1020210157335A 2021-11-16 2021-11-16 모놀리식 3차원 집적 구조, 및 이의 제조 방법 KR102596333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210157335A KR102596333B1 (ko) 2021-11-16 2021-11-16 모놀리식 3차원 집적 구조, 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210157335A KR102596333B1 (ko) 2021-11-16 2021-11-16 모놀리식 3차원 집적 구조, 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230071297A true KR20230071297A (ko) 2023-05-23
KR102596333B1 KR102596333B1 (ko) 2023-10-31

Family

ID=86544745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210157335A KR102596333B1 (ko) 2021-11-16 2021-11-16 모놀리식 3차원 집적 구조, 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102596333B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120139A (ja) * 1984-07-06 1986-01-28 Nec Corp 割込み制御方式
KR20020047228A (ko) * 2000-08-14 2002-06-21 추후기재 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
KR20180132091A (ko) 2016-03-31 2018-12-11 소이텍 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법
KR20210010748A (ko) * 2019-07-19 2021-01-28 삼성전자주식회사 3차원 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6120139A (ja) * 1984-07-06 1986-01-28 Nec Corp 割込み制御方式
KR20020047228A (ko) * 2000-08-14 2002-06-21 추후기재 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
KR20180132091A (ko) 2016-03-31 2018-12-11 소이텍 3차원 모놀리식 집적 회로를 형성하기 위한 구조물을 제조하는 방법
KR20210010748A (ko) * 2019-07-19 2021-01-28 삼성전자주식회사 3차원 반도체 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌 *

Also Published As

Publication number Publication date
KR102596333B1 (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
US6372039B1 (en) Method and apparatus for irradiation of a pulse laser beam
US7560660B2 (en) Laser irradiation method and apparatus
US7192818B1 (en) Polysilicon thin film fabrication method
EP3121836B1 (en) Laser annealing device, method for fabricating polycrystalline silicon film, and polycrystalline silicon film fabricated by using same
US20040240821A1 (en) Direct-patterned optical waveguides on amorphous silicon films
KR100611764B1 (ko) 박막트랜지스터의 제조 방법
KR100284808B1 (ko) 레이저 어닐링을 이용한 반도체 층 결정화 및 활성화 방법
KR102596333B1 (ko) 모놀리식 3차원 집적 구조, 및 이의 제조 방법
EP2539104B1 (en) Method and apparatus for irradiating a semiconductor material surface by laser energy
KR100273704B1 (ko) 반도체기판제조방법
KR100760600B1 (ko) 레이저 시스템, 이러한 레이저 시스템을 포함하는 레이저 장치, 및 이러한 레이저 장치에서 반도체 필름을 결정화하는 방법
US9589796B2 (en) Method of defining poly-silicon growth direction
JP2005181961A (ja) マイクロレンズ製造方法
EP0184290B1 (en) Process for the production of semiconductor devices using a dual peak laser beam
KR20080103567A (ko) 막 성장 중의 특성 변경
US20230053417A1 (en) Film deposition methods in furnace tube, and semiconductor devices
US20070032050A1 (en) Mask for sequential lateral solidification and method of manufacturing the same
JP2009215104A (ja) 微細凹凸構造の形成方法、及び微細凹凸構造を有する基板
US7132202B2 (en) Mask for laser irradiation, method of manufacturing the same, and apparatus for laser crystallization using the same
US20230350112A1 (en) Multi-level structures and methods for manufacturing the same
TW201928405A (zh) 用於製造微透鏡之方法
KR100646962B1 (ko) 결정화 방법 및 그 결정화 방법을 이용한 박막트랜지스터및 그의 제조방법
JPH0453902A (ja) 半導体レンズの形成方法
JPH07134202A (ja) マイクロレンズアレイ及びその製作法
US20200194260A1 (en) Laser irradiation device, laser irradiation method and projection mask

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant