KR20230069072A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230069072A
KR20230069072A KR1020230059317A KR20230059317A KR20230069072A KR 20230069072 A KR20230069072 A KR 20230069072A KR 1020230059317 A KR1020230059317 A KR 1020230059317A KR 20230059317 A KR20230059317 A KR 20230059317A KR 20230069072 A KR20230069072 A KR 20230069072A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
electrode
insulating layer
opening
Prior art date
Application number
KR1020230059317A
Other languages
English (en)
Inventor
송하경
김득종
김상기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230059317A priority Critical patent/KR20230069072A/ko
Publication of KR20230069072A publication Critical patent/KR20230069072A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 제조 과정 또는 사용 과정에서 불량이 발생할 확률을 낮춘 디스플레이 장치를 위하여, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하는 제1도전층과, 상기 제1도전층의 상면의 적어도 중앙부를 포함하는 제1상면을 노출시키는 제1개구를 가지며 상기 제1도전층의 상면의 가장자리의 적어도 일부를 덮는 제1절연층과, 상기 제1도전층의 상기 제1상면의 적어도 일부 및 상기 제1절연층 상에 위치하는 제2도전층과, 상기 제2도전층의 상면의 적어도 중앙부를 포함하는 제2상면을 노출시키되 상기 제1개구의 면적보다 면적이 좁은 제2개구를 가지며 상기 제2도전층의 상면의 가장자리의 적어도 일부를 덮는 제2절연층을 구비하는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제조 과정 또는 사용 과정에서 불량이 발생할 확률을 낮춘 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역에 복수개의 디스플레이소자들을 갖는다. 그리고 디스플레이영역 외측의 주변영역에는 디스플레이영역에 인가될 전기적 신호를 전달하는 배선이 위치하게 된다.
그러나 이러한 종래의 디스플레이 장치에는, 제조 중 주변영역의 배선의 단자부에 인접한 디스플레이영역에서 불량화소가 발생하거나, 사용 과정에서 주변영역의 배선의 단자부에 인접한 디스플레이영역에서 불량화소가 발생한다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 과정 또는 사용 과정에서 불량이 발생할 확률을 낮춘 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판과, 상기 주변영역에 위치하는 제1도전층과, 상기 제1도전층의 상면의 적어도 중앙부를 포함하는 제1상면을 노출시키는 제1개구를 가지며 상기 제1도전층의 상면의 가장자리의 적어도 일부를 덮는 제1절연층과, 상기 제1도전층의 상기 제1상면의 적어도 일부 및 상기 제1절연층 상에 위치하는 제2도전층과, 상기 제2도전층의 상면의 적어도 중앙부를 포함하는 제2상면을 노출시키되 상기 제1개구의 면적보다 면적이 좁은 제2개구를 가지며 상기 제2도전층의 상면의 가장자리의 적어도 일부를 덮는 제2절연층을 구비하는 디스플레이 장치가 제공된다.
상기 제2도전층의 상면은 중앙부에 평탄면을 갖고, 상기 제2절연층은 상기 제2도전층의 상면 중 상기 평탄면의 적어도 일부를 제외한 부분을 덮을 수 있다.
상기 제2도전층의 상면은 일부에 굴곡면을 갖고, 상기 제2절연층은 상기 제2도전층의 상면 중 상기 굴곡면을 덮을 수 있다.
상기 디스플레이영역에 위치하며, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 더 구비하고, 상기 제1도전층은 상기 게이트전극과 동일 물질을 포함하며, 상기 제2도전층은 상기 소스전극 및 상기 드레인전극과 동일 물질을 포함할 수 있다. 이 경우, 상기 제1절연층은 상기 소스전극 및 상기 드레인전극과 상기 게이트전극 사이에 개재된 층간절연막과 동일 물질을 포함하고, 상기 제2절연층은 상기 소스전극 및 상기 드레인전극을 덮는 보호막과 동일 물질을 포함할 수 있다. 나아가, 상기 제1절연층은 상기 층간절연막과 일체(一體)이고, 상기 제2절연층은 상기 보호막과 일체일 수 있다.
한편, 상기 제2도전층의 상기 제2상면 및 상기 제2절연층 상에 위치하는 제3도전층을 더 구비할 수 있다.
이 경우, 상기 디스플레이영역에 위치하며, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 소스전극과 상기 드레인전극 중 어느 하나에 연결된 화소전극을 더 구비하고, 상기 제1도전층은 상기 게이트전극과 동일 물질을 포함하고, 상기 제2도전층은 상기 소스전극 및 상기 드레인전극과 동일 물질을 포함하며, 상기 제3도전층은 상기 화소전극과 동일 물질을 포함할 수 있다.
또는, 상기 제1절연층은 상기 소스전극 및 상기 드레인전극과 상기 게이트전극 사이에 개재된 층간절연막과 동일 물질을 포함하고, 상기 제2절연층은 상기 소스전극 및 상기 드레인전극을 덮는 보호막과 동일 물질을 포함할 수 있다. 이때, 상기 제1절연층은 상기 층간절연막과 일체(一體)이고, 상기 제2절연층은 상기 보호막과 일체일 수 있다.
상기 디스플레이영역에 걸쳐 일체이며 상기 주변영역의 일부에까지 연장된 대향전극을 더 구비하고, 상기 대향전극은 상기 제3도전층에 컨택할 수 있다.
상기 디스플레이영역에 걸쳐 일체이며 상기 주변영역의 일부에까지 연장된 대향전극을 더 구비하고, 상기 대향전극은 상기 제2도전층에 전기적으로 연결될 수 있다.
그리고 상기 제1도전층은 아일랜드 형상을 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 과정 또는 사용 과정에서 불량이 발생할 확률을 낮춘 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 3은 도 1의 디스플레이 장치의 A 부분을 개략적으로 도시하는 부분 확대도이다.
도 4는 도 1의 디스플레이 장치의 도전층을 개략적으로 도시하는 단면도이다.
도 5는 도 3의 V-V 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 6은 도 3의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 8은 도 1의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 9는 도 1의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 디스플레이영역(DA)과 그 외측의 주변영역(PA)을 갖는다. 기판(100)의 디스플레이영역(DA) 상에는 유기발광소자와 같은 디스플레이소자들이 위치하며, 이러한 디스플레이소자들에 전기적으로 연결된 박막트랜지스터들도 위치할 수 있다. 디스플레이영역(DA)의 각종 구성에 대해서는 후술한다.
기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다.
기판의 디스플레이영역(DA) 외측의 주변영역(PA)에는 배선이 위치하는데, 이 배선은 구체적으로 전극전원공급라인(EPSL; electrode power supply line)일 수 있다. 도 1에서는 전극전원공급라인(EPSL)이 디스플레이영역(DA)을 대략 에워싸는 형상을 갖는 것으로, 예컨대 대략 U 형상 또는 뒤집어진 U 형상을 갖는 것으로 도시하고 있으며, 이에 따라 기판의 가장자리 방향(+x 방향)의 두 개의 패드들을 통해 외부로부터 전기적 신호가 인가될 수 있는 것으로 도시하고 있다. 여기서 패드들이라 함은 전극전원공급라인(EPSL)의 끝단들을 의미하는 것일 수도 있고, 이 끝단들 및 이에 전기적으로 연결된 부분들을 포함하는 구성을 의미하는 것일 수도 있다.
하지만 본 발명이 이에 한정되는 것은 아니며, 전극전원공급라인(EPSL)의 패드들의 개수 및 전극전원공급라인(EPSL)의 형상은 다양하게 변형될 수 있다. 예컨대 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도인 도 2에 도시된 것과 같이, 전극전원공급라인(EPSL)은 상호 대략 평행한 복수개의 배선들(EPSL1, EPSL2)을 포함하고, 이 복수개의 배선들(EPSL1, EPSL2)이 서로 전기적으로 연결되도록 할 수 있다. 또는, 전극전원공급라인(EPSL)은 상호 대략 평행한 복수개의 배선들(EPSL1, EPSL2)과, 이 복수개의 배선들(ELSP1, EPSL2)을 전기적으로 연결시키는 가지배선(BW)들을 포함할 수 있다. 이와 같은 복수개의 배선들(ELSP1, EPSL2) 각각은 예컨대 도 1에 도시된 전극전원공급라인(EPSL)의 형상과 대략 유사한 형상을 가질 수 있다.
이러한 전극전원공급라인(EPSL)은 예컨대 디스플레이영역(DA) 내에 위치하되 디스플레이영역(DA) 외측으로 연장된 공통전극인 대향전극에 전기적으로 연결되어, 대향전극에 전기적 신호를 인가하는 역할을 할 수 있다.
도 3은 도 1의 디스플레이 장치의 A 부분을 개략적으로 도시하는 부분 확대도로서, 전극전원공급라인(EPSL)의 연결구조를 나타내고 있다. 도 1에서는 전극전원공급라인(EPSL)이 끊어짐 없이 일체(一體)의 형상을 갖는 것으로 도시하고 있으나, 도 3에 도시된 것과 같이 일부분에서는 전극전원공급라인(EPSL)이 단선되어 있다. 도 3에서는 +x 방향으로 연장된 전극전원공급라인(EPSL)이 단선된 것으로 도시하고 있다. 하지만 이러한 전극전원공급라인(EPSL) 하부에 제1도전층(213a)이 위치하고, 이 제1도전층(213a)과 전극전원공급라인(EPSL)이 전기적으로 연결됨에 따라, 전극전원공급라인(EPSL)의 단선에도 불구하고 전극전원공급라인(EPSL)을 따라 전기적 신호가 전달되도록 할 수 있다.
전극전원공급라인(EPSL)은 후술하는 것과 같이 제2도전층(215c)을 포함하는데, 제2도전층(215c)은 도 4에 도시된 것과 같이 다층구조일 수 있다. 즉, 도 4에 도시된 것과 같이 제2도전층(215c)은 하부층(215c1), 중간층(215c2) 및 상부층(215c3)을 포함할 수 있다. 이러한 제2도전층(215c)은 하부층(215c1) 형성용 물질로 도전층을 형성하고, 이 도전층 상에 중간층(215c2) 형성용 물질로 도전층을 형성하며, 그 위에 상부층(215c3) 형성용 물질로 도전층을 형성한 후, 이 세 도전층들을 동시에 패터닝하여 제2도전층(215c)을 형성할 수 있다.
이와 같이 제2도전층(215c)을 형성하는 과정에서 세 도전층들의 식각률이 동일하지 않을 경우, 그 측단부면의 형상이 일정하지 않게 된다. 예컨대 하부층(215c1)과 상부층(215c3)이 티타늄을 포함하고 중간층(215c2)이 알루미늄을 포함할 수 있다. 이 경우, 알루미늄의 습식식각률이 티타늄의 습식식각률보다 크기 때문에, 패터닝 완료 후 도 4에 도시된 것과 같이 중간층(215c2)의 측단부면이 오목한 형상을 갖게 된다. 그 결과 제2도전층(215c)의 전체적인 형상에 있어서 측단부면의 중앙부가 오목한 형상을 갖게 되기에, 후술하는 것과 같이 제2도전층(215c)을 덮는 봉지층(500)을 형성할 시 제2도전층(215c)의 측단부면 근방의 봉지층(500)에 크랙이 발생하게 된다.
도 1을 참조하여 전술한 것과 같이 전극전원공급라인(EPSL)은 대략 U 형상 또는 뒤집어진 U 형상을 가질 수 있으며, 기판의 가장자리 방향(+x 방향)의 두 개의 패드들을 통해 외부로부터 전기적 신호가 인가될 수 있다. 여기서 패드들이라 함은 전극전원공급라인(EPSL)의 끝단들을 의미하는 것일 수도 있고, 이 끝단들 및 이에 전기적으로 연결된 부분들을 포함하는 구성을 의미하는 것일 수도 있다.
만일 전극전원공급라인(EPSL)이 패드들까지 단선 없이 연속적으로 연결된 형상을 갖는다면, 패드들 역시 전극전원공급라인(EPSL)과 동일한 구조를 포함하게 된다. 따라서 그러한 패드들이나 그 근방에서 봉지층(500)에 크랙이 발생하게 되며, 이 크랙을 통해 외부로부터의 수분이나 산소 등의 불순물이 디스플레이 패널로 침투할 수 있고, 이는 이 부분에 인접한 디스플레이영역(DA)의 디스플레이소자들의 불량을 야기할 수 있다.
물론 전극전원공급라인(EPSL)의 다른 부분에 인접한 봉지층(500)에도 크랙이 발생하여 그 근방의 디스플레이소자들에 영향을 미칠 수도 있다. 하지만 전극전원공급라인(EPSL) 전체에 있어서 패드들이나 그 근방은 도 1에 도시된 것과 같이 특히 기판(100)의 (+x 방향) 가장자리에 위치하기 때문에, 해당 부분에서의 봉지층(500)에 크랙이 발생하게 되면 외부로부터의 수분이나 산소 등의 불순물이 더욱 용이하게 디스플레이 패널 내부로 침투할 수 있으며, 이는 디스플레이영역의 이에 인접한 부분에 직접적이고도 큰 영향을 미치게 된다. 물론 패드들이나 그 근방에서 발생한 봉지층(500)의 크랙을 통해 침투한 불순물은 전극전원공급라인(EPSL)을 따라 디스플레이 패널 내부로 침투할 수 있다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 제2도전층(215c)을 포함하는 전극전원공급라인(EPSL)이 도 3에 도시된 것과 같이 단선되어 있다. 따라서 적어도 전극전원공급라인(EPSL)이 단선된 부분에서는 봉지층(500)에 크랙이 발생하지 않게 된다. 그 결과 패드들이나 그 근방에서 발생한 봉지층(500)의 크랙을 통해 침투한 불순물이 전극전원공급라인(EPSL)을 따라 디스플레이 패널 내부로 침투하다가도, 전극전원공급라인(EPSL)이 단선된 부분에서는 더 이상 전극전원공급라인(EPSL)을 따라 침투할 수도 없게 된다. 또한 해당 부분의 봉지층(500)에는 크랙도 존재하지 않기에, 불순물이 더 이상 디스플레이영역(DA)으로 침투하지 못하도록 할 수 있다. 이를 통해 제조 과정은 물론 제조 후의 사용 과정에서도, 디스플레이 장치에 불량이 발생하는 것을 효과적으로 방지할 수 있다.
이하에서는 제1도전층(213a) 및 전극전원공급라인(EPSL) 등의 구조에 대해 더욱 상세하게 설명한다.
도 5는 도 3의 V-V 선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 6은 도 3의 VI-VI 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 5 및 도 6에 도시된 것과 같이, 제1도전층(213a)은 기판(100) 상에 위치한다. 구체적으로는 기판(100) 상에 위치한 버퍼층(110)과 게이트절연막(120) 상부에 제1도전층(213a)이 위치할 수 있다. 제1도전층(213a)은 단층 구조일 수도 있고 다층 구조일 수도 있다. 후자의 경우, 제1도전층(213a)은 예컨대 몰리브덴을 포함하는 층과 텅스텐을 포함하는 층을 포함할 수 있다. 물론 제1도전층(213a)은 3층 이상의 구조를 가질 수도 있다.
제1도전층(213a)은 도 3에 도시된 것과 같이 평면도 상에서 (xy평면 내에 위치한) 아일랜드 형상을 갖는 것으로 나타날 수 있다. 도 2를 참조하여 전술한 것과 같이 전극전원공급라인(EPSL)이 복수개의 배선들(EPSL1, EPSL2)을 갖는 경우, 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도인 도 7에 도시된 것과 같이, 복수개의 배선들(EPSL1, EPSL2) 각각이 단선될 수 있다. 그리고 복수개의 배선들(EPSL1, EPSL2) 하부에 제1도전층(213a)이 위치하여, 이 제1도전층(213a)과 복수개의 배선들(EPSL1, EPSL2)이 전기적으로 연결됨에 따라 복수개의 배선들(EPSL1, EPSL2)의 단선에도 불구하고 복수개의 배선들(EPSL1, EPSL2)을 따라 전기적 신호가 전달되도록 할 수 있다. 이때 한 개의 제1도전층(213a)이 복수개의 배선들(EPSL1, EPSL2)에 모두 컨택할 수 있다. 이 경우에도 제1도전층(213a)은 도 7에 도시된 것과 같이 평면도 상에서 (xy평면 내에 위치한) 아일랜드 형상을 갖는 것으로 나타날 수 있다.
이러한 제1도전층(213a)은 일부가 제1절연층이라 할 수 있는 층간절연막(130)에 의해 덮인다. 구체적으로, 층간절연막(130)은 제1도전층(213a)의 일부를 덮되 제1개구(OP1)를 갖는데, 이 제1개구(OP1)가 제1도전층(213a)의 (+z 방향) 상면의 적어도 중앙부를 포함하는 제1상면(213a')을 노출시킨다. 이에 따라 층간절연막(130)은 제1도전층(213a)의 상면의 가장자리의 적어도 일부를 덮는다. 여기서 제1도전층(213a)의 상면 중 일부인 제1상면(213a')은, 제1도전층(213a)의 상면 중 층간절연막(130)에 의해 덮이지 않는 부분인 것으로 이해될 수 있다.
전극전원공급라인(EPSL)이 포함하는 제2도전층(215c)은 제1도전층(213a)의 제1상면(213a')의 적어도 일부 및 제1절연층이라 할 수 있는 층간절연막(130) 상에 위치한다. 그리고 이 제2도전층(215c)의 일부는 제2절연층이라 할 수 있는 보호막(141)에 의해 덮인다. 구체적으로, 보호막(141)은 제2도전층(215c)의 일부를 덮되 제2개구(OP2)를 갖는데, 이 제2개구(OP2)가 제2도전층(215c)의 (+z 방향) 상면의 적어도 중앙부를 포함하는 제2상면(215c')을 노출시킨다. 이에 따라 보호막(141)은 제2도전층(215c)의 상면의 가장자리의 적어도 일부를 덮는다. 여기서 제2도전층(215c)의 상면 중 일부인 제2상면(215c')은, 제2도전층(215c)의 상면 중 보호막(141)에 의해 덮이지 않는 부분인 것으로 이해될 수 있다. 이때 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 보호막(141)의 제2개구(OP2)의 면적은 층간절연막(130)의 제1개구(OP1)의 면적보다 좁다. 즉, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제2개구(OP2)의 가장자리는 제1개구(OP1)의 가장자리 내에 위치할 수 있다. 이때, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제2개구(OP2)의 가장자리 전체가 제1개구(OP1)의 가장자리 내에 위치할 수 있다.
보호막(141)이 제2개구(OP2)를 갖는 이유는, 후술하는 것과 같이 전극전원공급라인(EPSL)이 더 포함할 수 있는 제3도전층(310a)이 제2개구(OP2)를 통해 제2도전층(215c)에 전기적으로 연결되도록 하기 위함이다. 보호막(141)에 그러한 제2개구(OP2)를 형성하는 것은 다양한 방법을 통해 이루어질 수 있는데, 특히 건식식각(dry etch)을 통해 형성할 수 있다.
전술한 것과 같이 제2도전층(215c)은 제1도전층(213a)의 제1상면(213a')의 적어도 일부 및 제1절연층이라 할 수 있는 층간절연막(130) 상에 위치하기에, 층간절연막(130)의 제1개구(OP1)의 내측면(130a)을 덮게 된다. 이때 층간절연막(130)의 내측면(130a) 근방에서의 단차 때문에, 층간절연막(130)의 제1개구(OP1)의 내측면(130a) 근방에서의 제2도전층(215c)의 두께가 제2도전층(215c)의 다른 부분에서의 두께보다 얇게 된다.
제2개구(OP2)를 건식식각법으로 형성하게 되면, 그 과정에서 제2개구(OP2)가 형성될 보호막(141)의 부분의 하부층도 일부 손상될 수 있다. 만일 제1개구(OP1)의 면적보다 넓은 면적의 제2개구(OP2)를 건식식각법으로 형성하게 되면, 층간절연막(130)의 제1개구(OP1)의 내측면(130a) 근방에서의 제2도전층(215c)의 부분도, 건식식각의 영향을 받는다. 이때, 제2도전층(215c)의 해당 부분의 두께가 제2도전층(215c)의 다른 부분에서의 두께보다 얇기에, 보호막(141)에 제2개구(OP2)를 형성하는 과정에서 제2도전층(215c)의 해당 부분이 단선될 수도 있다.
그러나 본 실시예에 따른 디스플레이 장치의 경우 보호막(141)의 제2개구(OP2)의 면적은 층간절연막(130)의 제1개구(OP1)의 면적보다 좁다. 따라서 제2개구(OP2)를 건식식각법으로 형성함에 따라 그 과정에서 제2개구(OP2)가 형성될 보호막(141)의 부분의 하부층인 제2도전층(215c)도 일부 손상된다 하더라도, 층간절연막(130)의 제1개구(OP1)의 내측면(130a) 근방에서의 제2도전층(215c)의 부분은 손상되지 않거나 손상이 최소화될 수 있다. 도 6에 도시된 것과 같이 제2도전층(215c)의 해당 부분 상부의 보호막(141)은 제거되지 않기 때문이다. 따라서 본 실시예에 따른 디스플레이 장치의 경우 제2도전층(215c)에 단선 등의 불량이 발생하는 것을 효과적으로 방지할 수 있다.
전술한 것과 같이 층간절연막(130)의 내측면(130a) 근방에서의 단차 때문에, 층간절연막(130)의 제1개구(OP1)의 내측면(130a) 근방에서의 제2도전층(215c)의 두께가 제2도전층(215c)의 다른 부분에서의 두께보다 얇게 된다. 이와 같이 제2도전층(215c)의 두께가 얇은 부분은 그 하부에 단차가 존재하는 부분으로, 이 경우 제2도전층(215c)의 해당 부분의 상면 역시 그 하부의 단차 형상에 대응하는 굴곡면을 갖게 된다. 따라서 제2도전층(215c)이 단선되는 등의 불량을 방지하기 위해, 제2도전층(215c) 상면의 굴곡면이 보호막(141)의 제2개구(OP2)에 의해 노출되지 않도록 하는 것을 고려할 수 있다. 즉, 보호막(141)이 제2도전층(215c)의 (+z 방향) 상면 중 굴곡면을 모두 덮도록 할 수 있다.
한편 전술한 것과 같이, 제2도전층(215c)의 두께가 얇은 부분은 그 하부에 단차가 존재하는 부분으로, 이 경우 제2도전층(215c)의 해당 부분의 상면 역시 그 하부의 단차 형상에 대응하는 굴곡면을 갖게 된다. 이를 달리 해석하면 제2도전층(215c)의 상면의 중앙부가 평탄면을 가질 시, 그 평탄면 부분에서의 제2도전층(215c)의 두께는 균일한 것으로 이해할 수 있다.
제2도전층(215c)의 두께가 균일한 부분은, 층간절연막(130)의 제1개구(OP1)의 내측면(130a) 근방에서의 제2도전층(215c)의 부분과 달리, 두께가 사전설정된 충분한 두께이다. 따라서 제2도전층(215c)의 상면의 중앙부가 평탄면을 가질 시, 보호막(141)의 건식식각에 의해 그 평탄면의 일부가 손상된다 하더라도, 제2도전층(215c)의 단선에까지 이르지는 않는다. 그러므로 제2개구(OP2)가 형성된 보호막(141)이 제2도전층(215c)의 상면 중 평탄면의 적어도 일부를 제외한 부분을 덮도록 함으로써, 제2도전층(215c)을 충분히 노출시키면서도 제2도전층(215c)에 단선이 발생하는 것을 효과적으로 방지할 수 있다.
한편, 도 5 및 도 6에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치의 경우 필요에 따라 제3도전층(310a)을 더 구비할 수 있다. 이 제3도전층(310a)은 제2도전층(215c)과 함께 전극전원공급라인(EPSL)의 구성요소일 수 있다. 이러한 제3도전층(310a)은 제2도전층(215c)의 상면 중 보호막(141)에 의해 덮이지 않는 부분인 제2상면(215c')과, 제2절연층이라 할 수 있는 보호막(141) 상에 위치할 수 있다. 제3도전층(310a)이 제2도전층(215c)의 상면 중 보호막(141)에 의해 덮이지 않는 부분인 제2상면(215c') 상에도 위치하기에, 제3도전층(310a)은 제2도전층(215c)과 컨택하여 제2도전층(215c)에 전기적으로 연결될 수 있다. 물론 도 5 및 도 6에 도시된 것과 같이, 제2절연층이라 할 수 있는 보호막(141)과 제3도전층(310a) 사이에는 제3절연층이라 할 수 있는 평탄화층(142)이 개재될 수도 있다. 제3도전층(310a)은 제조 과정에서 제2도전층(215c)의 상면이 외부로 노출되는 것을 최소화하여, 제2도전층(215c)의 산화를 방지하는 역할을 할 수 있다. 이러한 제3도전층(310a)은 예컨대 ITO나 IZO 등과 같은 도전성 산화물을 포함할 수 있다.
특히, 전술한 것과 같이 보호막(141)의 제2개구(OP2)의 면적이 층간절연막(130)의 제1개구(OP1)의 면적보다 좁도록 함으로써, 결과적으로 제2도전층(215c)의 상면 중 대략 평탄한 부분이 보호막(141)의 제2개구(OP2)에 의해 노출되도록 할 수 있다. 이에 따라 제2도전층(215c)과 제3도전층(310a)이 서로 컨택하는 계면은 기판(100)의 상면과 대략 평행한 평탄한 면이 되며, 그 결과 제2도전층(215c)과 제3도전층(310a)의 확실한 컨택을 담보할 수 있다.
도 8은 도 1의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도로서, 디스플레이영역(DA)에서의 일 디스플레이소자인 유기발광소자(300)와 박막트랜지스터(210), 그리고 전극전원공급라인(EPSL) 등을 보여주고 있다. 유기발광소자(300)는 박막트랜지스터(210)에 전기적으로 연결되는데, 구체적으로 유기발광소자(300)의 화소전극(310)이 박막트랜지스터(210)의 소스전극(215a)과 드레인전극(215b) 중 어느 하나에 전기적으로 연결될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이영역(DA) 외측의 주변영역(PA)에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
박막트랜지스터(210)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(211), 게이트전극(213), 소스전극(215a) 및 드레인전극(215b)을 포함할 수 있다. 반도체층(211)과 게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(120)이 반도체층(211)과 게이트전극(213) 사이에 개재될 수 있다.
아울러 게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(130)이 배치될 수 있으며, 소스전극(215a) 및 드레인전극(215b)은 그러한 층간절연막(130) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다. 이때 층간절연막(130)은 제1도전층(213a)의 가장자리의 적어도 일부를 덮는 제1절연층인 층간절연막(130)과 일체일 수 있다. 즉, 제1절연층인 층간절연막(130)은 소스전극(215a) 및 드레인전극(215b)과 게이트전극(213) 사이에 개재되는 층간절연막(130)과 동일 물질을 포함할 수 있다.
이러한 구조의 박막트랜지스터(210)와 기판(100) 사이에는 전술한 것과 같이 버퍼층(110)이 개재될 수 있다. 버퍼층(110)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(210)의 반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(210) 상에는 제2절연층이라 할 수 있는 보호막(141)과 제3절연층이라 할 수 있는 평탄화층(142)이 배치될 수 있다. 보호막(141)은 제조 공정 중 박막트랜지스터(210) 등을 불순물로부터 보호하는 역할을 할 수 있으며, 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수도 있고, 절연성 유기물을 포함할 수도 있다.
이러한 보호막(141)은 제2도전층(215c)의 가장자리의 적어도 일부를 덮는 제2절연층이라 할 수 있는 보호막(141)과 일체일 수 있다. 즉, 제2절연층이라 할 수 있는 보호막(141)은 박막트랜지스터(210)를 덮는 보호막(141)과 동일 물질을 포함할 수 있다. 구체적으로, 제조 과정에서, 제2절연층이라 할 수 있는 보호막(141)은 박막트랜지스터(210)를 덮는 보호막(141)과 동일 물질로 동시에 일체로 형성될 수 있다.
평탄화층(142)은 박막트랜지스터(210)를 덮는 보호막(141) 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(142)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 8에서는 평탄화층(142)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 그리고 도 8에 도시된 것과 같이 평탄화층(142)이 디스플레이영역(DA) 외측에서 개구를 가져, 디스플레이영역(DA)의 평탄화층(142)의 부분과 기판(100) 외곽의 평탄화층(142)의 부분이 물리적으로 분리되도록 할 수도 있다. 이는 외부에서 침투한 불순물 등이 평탄화층(142) 내부를 통해 디스플레이영역(DA) 내부에까지 도달하는 것을 방지하기 위함이다.
디스플레이영역(DA) 내에 있어서, 평탄화층(142) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다. 화소전극(310)은 도 8에 도시된 것과 같이 평탄화층(142) 등에 형성된 개구부를 통해 소스전극(215a) 및 드레인전극(215b) 중 어느 하나와 컨택하여 박막트랜지스터(210)와 전기적으로 연결된다.
평탄화층(142) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 8에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 8에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다. 이러한 대향전극(330)은 디스플레이영역(DA) 외측의 주변영역(PA)의 적어도 일부에까지 연장되어, 후술하는 것과 같이 전극전원공급라인(EPSL)에 전기적으로 연결될 수 있다.
이러한 유기발광소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 도 8에 도시된 것과 같이 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 8에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 디스플레이영역(DA) 외측에 위치한 그 자장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
물론 필요에 따라 봉지층(400) 상에 터치스크린 기능을 위한 다양한 패턴의 터치전극이나, 이 터치전극을 보호하기 위한 터치보호막을 형성하는 과정을 더 거칠 수도 있다. 이러한 터치전극이나 터치보호막은 봉지층(400) 상에 증착 등의 과정을 거쳐 형성될 수 있다. 물론 터치전극 등을 포함하도록 사전에 준비된 터치패널을 봉지층(400) 상에 부착함으로써 디스플레이 장치가 터치스크린 기능을 갖도록 할 수도 있는 등 다양한 변형이 가능하다.
봉지층(400) 상에는 투광성 접착제(510, OCA; optically clear adhesive)에 의해 편광판(520)이 부착되도록 할 수 있다. 이러한 편광판(520)은 외광 반사를 줄이는 역할을 할 수 있다. 예컨대 외광이 편광판(520)을 통과하여 대향전극(330) 상면에서 반사된 후 다시 편광판(520)을 통과할 경우, 편광판(520)을 2회 통과함에 따라 그 외광의 위상이 바뀌게 할 수 있다. 그 결과 반사광의 위상이 편광판(520)으로 진입하는 외광의 위상과 상이하도록 함으로써 소멸간섭이 발생하도록 하여, 결과적으로 외광 반사를 줄임으로써 시인성을 향상시킬 수 있다. 이러한 투광성 접착제(510)와 편광판(520)은 예컨대 도 8에 도시된 것과 같이 평탄화층(142)의 개구를 덮도록 위치할 수 있다.
물론 본 실시예에 따른 디스플레이 장치가 언제나 편광판(520)을 포함해야만 하는 것은 아니며, 필요에 따라 편광판(520)이 아닌 다른 구성들로 대체할 수도 있다. 예컨대 편광판(520)을 부착하지 않고 블랙매트릭스와 칼라필터를 구비하여, 외광반사를 줄일 수도 있다.
이와 같은 본 실시예에 따른 디스플레이 장치에 있어서, 전극전원공급라인(EPSL)이 단선된 곳에 위치하는 제1도전층(213a)은 박막트랜지스터(210)의 게이트전극(213)과 동일 물질을 포함할 수 있다. 즉, 제1도전층(213a)은 박막트랜지스터(210)의 게이트전극(213)과 동일 물질로 동시에 형성할 수 있다. 이러한 제1도전층(213a)은 예컨대 몰리브덴을 포함할 수 있다.
그리고 전극전원공급라인(EPSL)이 포함하는 제2도전층(215c)은 박막트랜지스터(210)의 소스전극(215a) 및 드레인전극(215b)과 동일 물질을 포함할 수 있다. 즉, 제2도전층(215c)은 박막트랜지스터(210)의 소스전극(215a) 및 드레인전극(215b)과 동일 물질로 동시에 형성할 수 있다. 그리고 마찬가지로 전극전원공급라인(EPSL)이 포함하는 제3도전층(310a)은 디스플레이영역(DA) 내의 유기발광소자(300)의 화소전극(310)과 동일 물질을 포함할 수 있다. 즉, 제3도전층(310a)은 디스플레이영역(DA) 내의 유기발광소자(300)의 화소전극(310)과 동일 물질로 동시에 형성할 수 있다. 이러한 제2도전층(215c)은 전술한 것과 같이 티타늄, 알루미늄 및/또는 티타늄을 포함할 수 있으며, 제3도전층(310a)은 전술한 것과 같이 ITO나 IZO 등과 같은 도전성 산화물을 포함할 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 봉지층(400) 상에 터치스크린 기능을 위한 다양한 패턴의 터치전극이 위치할 수 있다. 이 터치전극을 형성할 시, 제3도전층(310a)을 동일 물질로 동시에 형성할 수도 있다. 이와 같이 터치전극을 형성할 시 제3도전층(310a)을 동시에 형성하는 구조는 전술한 또는 후술하는 디스플레이 장치들에도 적용될 수 있음은 물론이다.
전극전원공급라인(EPSL)은 대향전극(330)에 전기적으로 연결되어 대향전극(330)에 전기적 신호를 인가할 수 있다. 전극전원공급라인(EPSL)과 대향전극(330)의 전기적 연결 구조는 예컨대 도 1의 IX-IX 선을 따라 취한 단면을 개략적으로 도시하는 단면도인 도 9에서 확인할 수 있다. 도 9에 도시된 것과 같이, 대향전극(330)은 디스플레이영역(DA) 외측의 주변영역(PA)까지 연장되어, 전극전원공급라인(EPSL)의 일부인 제3도전층(310a)에 컨택한다. 이를 통해 대향전극(330)에 전기적 신호가 인가되도록 할 수 있다. 물론 전극전원공급라인(EPSL)이 만일 제3도전층(310a)을 구비하지 않고 제2도전층(215c)만을 구비한다면, 대향전극(330)은 이 제2도전층(215c)에 컨택할 수 있다.
한편, 도 9에 도시된 것과 같이 기판(100)의 주변영역(PA) 외곽에는 댐(150a)이 위치할 수 있다. 이 댐(150a)은 예컨대 디스플레이영역(DA)의 화소정의막(150)과 동일 물질을 포함할 수 있다. 즉, 댐(150a)은 화소정의막(150)과 동일 물질로 동시에 형성될 수 있다. 이러한 댐(150a)은 봉지층(400)을 형성할 시 유기봉지층(420) 형성용 물질이 기판(100) 가장자리 방향으로 넘치는 것을 방지할 수 있다. 이 경우 제1무기봉지층(410)과 제2무기봉지층(430)은 유기봉지층(420) 외측에서 서로 컨택할 수 있으며, 나아가 제1무기봉지층(410)과 제2무기봉지층(430)은 댐(150a)을 넘어 기판(100)의 가장자리 근방까지 연장될 수도 있다.
한편, 도 8에 도시된 것과 같이 박막트랜지스터(210)를 형성함에 있어서, 소스전극(215a)과 드레인전극(215b)이 반도체층(211)에 컨택하도록 하기 위해 게이트절연막(120)과 층간절연막(130)에 컨택홀들을 형성할 필요가 있다. 제1절연층인 층간절연막(130)의 제1개구(OP1, 도 6 참조)는, 박막트랜지스터에 있어서 컨택홀들을 형성할 시 동시에 형성할 수 있다.
또한, 디스플레이영역(DA)에 있어서 화소전극(310)이 박막트랜지스터(210)의 소스전극(215a)이나 드레인전극(215b)에 컨택하도록 하기 위해, 보호막(141)과 평탄화층(142)에 비아홀을 형성할 필요가 있다. 제2절연층인 보호막(141)의 제2개구(OP2, 도 6 참조)는, 그러한 비아홀을 형성할 시 동시에 형성할 수 있다. 이때 보호막(141)의 제2개구(OP2)를 형성하면서 평탄화층(142)의 관련 부분도 함께 제거한다면, 도 6에 도시된 것과 같이 보호막(141)의 제2개구(OP2)의 내측면과 평탄화층(142)의 개구의 내측면이 서로 일치할 수 있다.
물론 평탄화층(142) 형성용 물질의 식각률이 보호막(141) 형성용 물질의 식각률보다 더 높다면, 도 8에 도시된 것과 같이 보호막(141)의 제2개구(OP2)의 내측면(141a)과 평탄화층(142)의 개구의 내측면(142a)이 서로 일치하지 않을 수 있다. 구체적으로, 평탄화층(142)의 개구의 내측면(142a)이 보호막(141)의 상면 상에 위치할 수 있다. 물론 보호막(141)의 제2개구(OP2)를 형성하고 그 이후 별도의 공정에서 평탄화층(142)의 개구를 형성할 경우에도 도 8에 도시된 것과 같은 구조를 갖게 될 수 있다.
지금까지는 보호막(141)과 층간절연막(142)을 모두 구비하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 보호막(14)만 구비하고 층간절연막(142)을 구비하지 않을 수도 있다. 또는, 반대로 보호막(14)을 구비하지 않고 층간절연막(142)만 구비할 수도 있다. 후자의 경우, 전술한 실시예들 및 그 변형예들에 있어서의 보호막(141)의 설명이 층간절연막(142)에 적용되는 것으로 이해될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 110: 버퍼층
120: 게이트절연막 130: 층간절연막
141: 보호막 142: 평탄화층
150: 화소정의막 150a: 댐
210: 박막트랜지스터 211: 반도체층
213: 게이트전극 213a: 제1도전층
215a: 소스전극 215b: 드레인전극
215c: 제2도전층 300: 유기발광소자
310a: 제3도전층 310: 화소전극
320: 중간층 330: 대향전극
400: 봉지층 410: 제1무기봉지층
420: 유기봉지층 430: 제2무기봉지층
500: 봉지층 510: 투광성 접착제
520: 편광판 DA: 디스플레이영역
PA: 주변영역 EPSL: 전극전원공급라인

Claims (18)

  1. 디스플레이영역과 상기 디스플레이영역 외측의 주변영역을 갖는 기판;
    상기 주변영역에 위치하는 제1도전층;
    상기 제1도전층의 상면의 적어도 중앙부를 포함하는 제1상면을 노출시키는 제1개구를 가지며, 상기 제1도전층의 상면의 가장자리의 적어도 일부를 덮는 제1절연층;
    상기 제1도전층의 상기 제1상면의 적어도 일부 및 상기 제1절연층 상에 위치하는 제2도전층; 및
    상기 제2도전층의 상면의 적어도 중앙부를 포함하는 제2상면을 노출시키되, 상기 기판에 수직인 방향에서 바라볼 시 상기 제1개구의 가장자리 내에 위치하는 가장자리를 갖는 제2개구를 가지며, 상기 제2도전층의 상면의 가장자리의 적어도 일부를 덮는 제2절연층;
    을 구비하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제2도전층의 상면은 중앙부에 평탄면을 갖고, 상기 제2절연층은 상기 제2도전층의 상면 중 상기 평탄면의 적어도 일부를 제외한 부분을 덮는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제2도전층의 상면은 일부에 굴곡면을 갖고, 상기 제2절연층은 상기 제2도전층의 상면 중 상기 굴곡면을 덮는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 디스플레이영역에 위치하며, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 더 구비하고,
    상기 제1도전층은 상기 게이트전극과 동일 물질을 포함하며, 상기 제2도전층은 상기 소스전극 및 상기 드레인전극과 동일 물질을 포함하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1절연층은 상기 소스전극 및 상기 드레인전극과 상기 게이트전극 사이에 개재된 층간절연막과 동일 물질을 포함하고,
    상기 제2절연층은 상기 소스전극 및 상기 드레인전극을 덮는 보호막과 동일 물질을 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1절연층은 상기 층간절연막과 일체(一體)이고, 상기 제2절연층은 상기 보호막과 일체인, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제2도전층의 상기 제2상면 및 상기 제2절연층 상에 위치하는 제3도전층을 더 구비하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 디스플레이영역에 위치하며, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터; 및
    상기 소스전극과 상기 드레인전극 중 어느 하나에 연결된 화소전극;
    을 더 구비하고,
    상기 제1도전층은 상기 게이트전극과 동일 물질을 포함하고, 상기 제2도전층은 상기 소스전극 및 상기 드레인전극과 동일 물질을 포함하며, 상기 제3도전층은 상기 화소전극과 동일 물질을 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1절연층은 상기 소스전극 및 상기 드레인전극과 상기 게이트전극 사이에 개재된 층간절연막과 동일 물질을 포함하고,
    상기 제2절연층은 상기 소스전극 및 상기 드레인전극을 덮는 보호막과 동일 물질을 포함하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1절연층은 상기 층간절연막과 일체(一體)이고, 상기 제2절연층은 상기 보호막과 일체인, 디스플레이 장치.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 디스플레이영역에 걸쳐 일체이며 상기 주변영역의 일부에까지 연장된 대향전극을 더 구비하고, 상기 대향전극은 상기 제3도전층에 컨택하는, 디스플레이 장치.
  12. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 제3도전층은 상기 제2개구를 통해 상기 제2도전층에 컨택하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제2절연층과 상기 제3도전층 사이에 개재되는 제3절연층을 더 구비하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 제3절연층은 유기물을 포함하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 디스플레이영역에 걸쳐 일체이며 상기 주변영역의 일부에까지 연장된 대향전극을 더 구비하고, 상기 대향전극은 상기 제2도전층에 전기적으로 연결된, 디스플레이 장치.
  16. 제1항 내지 제10항 및 제15항 중 어느 한 항에 있어서,
    상기 제1도전층은 아일랜드 형상을 갖는, 디스플레이 장치.
  17. 제1항 내지 제10항 및 제15항 중 어느 한 항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제2개구의 면적은 상기 제1개구의 면적보다 좁은, 디스플레이 장치.
  18. 제1항 내지 제10항 및 제15항 중 어느 한 항에 있어서,
    상기 기판에 수직인 방향에서 바라볼 시, 상기 제2개구의 가장자리 전체가 상기 제1개구의 가장자리 내에 위치하는, 디스플레이 장치.
KR1020230059317A 2016-04-07 2023-05-08 디스플레이 장치 KR20230069072A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230059317A KR20230069072A (ko) 2016-04-07 2023-05-08 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160042801A KR102531673B1 (ko) 2016-04-07 2016-04-07 디스플레이 장치
KR1020230059317A KR20230069072A (ko) 2016-04-07 2023-05-08 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042801A Division KR102531673B1 (ko) 2016-04-07 2016-04-07 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230069072A true KR20230069072A (ko) 2023-05-18

Family

ID=59998349

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160042801A KR102531673B1 (ko) 2016-04-07 2016-04-07 디스플레이 장치
KR1020230059317A KR20230069072A (ko) 2016-04-07 2023-05-08 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160042801A KR102531673B1 (ko) 2016-04-07 2016-04-07 디스플레이 장치

Country Status (3)

Country Link
US (3) US10032845B2 (ko)
KR (2) KR102531673B1 (ko)
CN (2) CN107275335B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591636B1 (ko) * 2016-03-24 2023-10-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102531673B1 (ko) * 2016-04-07 2023-05-12 삼성디스플레이 주식회사 디스플레이 장치
JP2018106101A (ja) * 2016-12-28 2018-07-05 株式会社ジャパンディスプレイ 表示装置
US11527589B2 (en) 2017-07-24 2022-12-13 Boe Technology Group Co., Ltd. Encapsulation structure, display panel and manufacturing method thereof each having edge encapsulation member on edge of encapsulation film
CN109301079B (zh) * 2017-07-24 2019-10-25 京东方科技集团股份有限公司 封装结构及其制作方法、发光二极管显示面板
US10418578B2 (en) * 2017-09-22 2019-09-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Quantum dot light-emitting diode and display device
KR102408164B1 (ko) * 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
KR102485295B1 (ko) * 2017-11-30 2023-01-04 엘지디스플레이 주식회사 표시장치
CN109192767B (zh) * 2018-11-01 2020-08-21 武汉天马微电子有限公司 显示面板和显示装置
KR102168042B1 (ko) * 2018-12-27 2020-10-20 엘지디스플레이 주식회사 표시 장치
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264888B1 (ko) 1997-12-12 2000-09-01 구본준 액정표시장치제조방법
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
JP4845491B2 (ja) * 2004-11-30 2011-12-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100647775B1 (ko) * 2004-12-01 2006-11-23 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 제조 방법
US8101990B2 (en) * 2005-05-31 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101149941B1 (ko) 2005-06-25 2012-05-30 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
WO2008069162A1 (en) * 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Anti-reflection film and display device
KR100875102B1 (ko) * 2007-09-03 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR20090024383A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
KR20090025778A (ko) 2007-09-07 2009-03-11 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법
KR101319096B1 (ko) * 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
KR102081103B1 (ko) 2012-12-21 2020-02-25 엘지디스플레이 주식회사 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102256566B1 (ko) * 2013-12-18 2021-05-27 삼성디스플레이 주식회사 곡면 표시 장치 및 이를 제조하는 방법
KR102373082B1 (ko) * 2014-07-16 2022-03-10 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102531673B1 (ko) * 2016-04-07 2023-05-12 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20170115643A (ko) 2017-10-18
KR102531673B1 (ko) 2023-05-12
US10978543B2 (en) 2021-04-13
US10546910B2 (en) 2020-01-28
CN116682831A (zh) 2023-09-01
US20170294500A1 (en) 2017-10-12
CN107275335A (zh) 2017-10-20
US20180323252A1 (en) 2018-11-08
US20200119129A1 (en) 2020-04-16
US10032845B2 (en) 2018-07-24
CN107275335B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
KR102531673B1 (ko) 디스플레이 장치
KR102504136B1 (ko) 디스플레이 장치
US20200227510A1 (en) Display apparatus having reduced defects
KR101797728B1 (ko) 디스플레이 장치
KR102557892B1 (ko) 디스플레이 장치
US10050227B2 (en) Display apparatus
KR102505879B1 (ko) 디스플레이 장치
US10256282B2 (en) Display apparatus having reduced defects
CN107644588B (zh) 显示设备
KR101844432B1 (ko) 디스플레이 장치
KR20170109724A (ko) 디스플레이 장치
KR20170116303A (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
KR20190027412A (ko) 디스플레이 장치 제조방법 및 디스플레이 장치
KR20180021292A (ko) 디스플레이 장치
KR102550695B1 (ko) 디스플레이 장치
KR102486879B1 (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal