KR20230067794A - 표시 장치 및 그것의 제조 방법 - Google Patents

표시 장치 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20230067794A
KR20230067794A KR1020210153103A KR20210153103A KR20230067794A KR 20230067794 A KR20230067794 A KR 20230067794A KR 1020210153103 A KR1020210153103 A KR 1020210153103A KR 20210153103 A KR20210153103 A KR 20210153103A KR 20230067794 A KR20230067794 A KR 20230067794A
Authority
KR
South Korea
Prior art keywords
layer
disposed
area
region
groove
Prior art date
Application number
KR1020210153103A
Other languages
English (en)
Inventor
조영민
이현우
김홍암
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210153103A priority Critical patent/KR20230067794A/ko
Priority to US17/876,853 priority patent/US20230145495A1/en
Priority to CN202222819020.4U priority patent/CN218585540U/zh
Priority to CN202211308542.6A priority patent/CN116110284A/zh
Priority to EP22204316.8A priority patent/EP4178332A1/en
Publication of KR20230067794A publication Critical patent/KR20230067794A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는, 복수개의 화소들을 포함하고, 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역 상에 배치된 기능층, 및 상기 벤딩 영역 상에 배치된 보호층을 포함하고, 상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈이 정의되고, 상기 홈은 상기 제1 영역에 인접할 수 있다.

Description

표시 장치 및 그것의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그것의 제조 방법에 관한 것이다.
최근 표시 장치의 기술 발달과 함께 다양한 형태의 표시 장치가 개발되고 있다. 예를 들어, 곡면 형태로 변형되거나, 접히거나 말릴 수 있는 다양한 플렉서블 표시 장치들이 개발되고 있다. 플렉서블 표시 장치들은 휴대가 용이하고, 사용자의 편의성을 향상시킬 수 있다.
플렉서블 표시 장치들 중 폴딩 표시 장치는 폴딩축을 기준으로 폴딩된다. 폴딩 표시 장치는 폴딩축을 기준으로 폴딩되는 표시 모듈 및 표시 모듈 아래에 배치되어 표시 모듈을 지지하는 지지부를 포함할 수 있다. 지지부는 표시 모듈과 함께 폴딩될 수 있다.
표시 모듈은 영상을 표시하는 표시 패널 및 표시 패널 상에 배치된 구동부를 포함한다. 표시 패널은 제1 영역, 제2 영역, 및 제1 및 제2 영역들 사이의 벤딩 영역을 포함한다. 제1 영역은 구동부에 의해 구동되어 영상을 표시하는 복수개의 화소들을 포함한다. 제1 영역은 폴딩축을 기준으로 폴딩된다. 구동부는 제2 영역 상에 실장되고, 벤딩 영역이 벤딩되어 제2 영역은 제1 영역 아래에 배치된다. 따라서, 구동부는 제1 영역 아래에 배치되어 외부에서 시인되지 않는다.
본 발명의 목적은 벤딩 영역의 손상을 방지할 수 있는 표시 장치 및 그것의 제조 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는, 복수개의 화소들을 포함하고, 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역 상에 배치된 기능층, 및 상기 벤딩 영역 상에 배치된 보호층을 포함하고, 상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈이 정의되고, 상기 홈은 상기 제1 영역에 인접할 수 있다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은, 복수개의 화소들을 포함하고, 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널을 준비하는 단계, 기능층 및 상기 기능층 상에 배치된 이형 필름을 상기 제1 영역 상에 제공하는 단계, 상기 벤딩 영역 상에 보호층을 제공하는 단계, 상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈을 형성하는 단계, 및 상기 이형 필름을 제거하는 단계를 포함하고, 상기 홈은 상기 제1 영역에 인접할 수 있다.
본 발명의 실시 예에 따른 전자 장치는, 광 신호가 통과되는 제1 투과 영역이 정의된 표시 장치, 상기 표시 장치의 동작을 제어하는 제어 모듈, 상기 표시 장치 아래에 배치되고, 상기 제1 투과 영역에 중첩하고, 상기 광 신호를 수신하는 전자 광학 모듈, 및 상기 표시 장치 및 상기 전자 광학 모듈을 수용하고 상기 표시 장치를 폴딩 시키기는 제1 케이스 및 제2 케이스를 포함하고, 상기 표시 장치는, 복수개의 화소들을 포함하고 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역 상에 배치된 기능층, 및 상기 벤딩 영역 상에 배치된 보호층을 포함하고, 상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈이 정의되고, 상기 홈은 상기 제1 영역에 인접할 수 있다.
본 발명의 실시 예에 따르면, 기능층에 인접한 보호층의 상면에 홈이 정의되어 보호층의 상부가 기능층과 이격됨으로써, 폴딩 동작 시, 슬립되는 기능층이 보호층에 접촉하지 않을 수 있다. 따라서, 기능층이 보호층을 밀어내지 않으므로, 보호층의 박리 현상이 방지되어, 보호층에 부착된 벤딩 영역의 손상이 방지될 수 있다.
또한, 홈 아래의 보호층의 부분이 기능층 아래의 접착층의 일측면에 접촉하도록 배치되어, 접착층에 인접한 벤딩 영역의 부분이 보호층에 의해 외부에 노출되지 않을 수 있다. 따라서, 벤딩 영역에 인가되는 외부의 정전기가 보호층에 의해 차단하여 벤딩 영역이 보호될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 전자 장치의 사시도이다.
도 2 및 도 3은 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면들이다.
도 4는 본 발명의 일 실시 예에 따른 전자 장치의 사시도이다.
도 5는 도 4에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 6은 도 1에 도시된 전자 장치의 분해 사시도이다.
도 7은 도 6에 도시된 전자 장치의 블록도이다.
도 8은 도 6에 도시된 표시 모듈의 개략적인 단면도이다.
도 9는 도 8에 도시된 전자 패널과 다른 구조를 갖는 본 발명의 전자 패널의 개략적인 단면도이다.
도 10은 도 6에 도시된 표시 패널의 평면도이다.
도 11은 도 10에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 12는 도 10에 도시된 I-I'선의 단면도이다.
도 13은 도 12에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
도 14는 도 12에 도시된 표시 패널의 제1 투과 영역의 평면의 확대도이다.
도 15는 도 12에 도시된 표시 장치의 폴딩 상태를 예시적으로 도시한 도면이다.
도 16은 도 12에 도시된 제1 지지 플레이트의 사시도이다.
도 17은 도 16에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 18은 도 12에 도시된 홈 및 홈에 인접한 표시 모듈의 부분의 확대도이다.
도 19는 본 발명의 다른 실시 예에 따른 전자 패널 상에 정의된 홈 및 홈에 인접한 표시 모듈의 부분의 확대도이다.
도 20은 도 18에 도시된 전자 패널과 충격 흡수층의 폴딩 상태를 도시한 도면이다.
도 21은 제1 비교 실시 예에 따른 보호층의 구성을 보여주는 도면이다.
도 22는 제2 비교 실시 예에 따른 보호층의 구성을 보여주는 도면이다.
도 23 내지 도 27은 본 발명의 다양한 실시 예들의 따른 홈들의 형상을 도시한 도면이다.
도 28 내지 도 31은 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
도 32는 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법을 서명하기 위한 도면들이다.
도 33은 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법을 서명하기 위한 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 전자 장치의 사시도이다. 도 2 및 도 3은 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면들이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 전자 장치(ED)는 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 전자 장치(ED)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 전자 장치(ED)는 가요성 표시 장치일 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서 봤을 때"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)는 폴딩 영역(FA) 및 폴딩 영역(FA)에 인접한 복수개의 비폴딩 영역들(NFA1,NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1,NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 폴딩 영역(FA), 제1 비폴딩 영역(NFA1), 및 제2 비폴딩 영역(NFA2)은 제2 방향(DR2)으로 배열될 수 있다.
예시적으로, 하나의 폴딩 영역(FA)과 두 개의 비폴딩 영역들(NFA1,NFA2)이 도시되었으나, 폴딩 영역(FA) 및 비폴딩 영역들(NFA1,NFA2)의 개수는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 2개보다 많은 복수개의 비폴딩 영역들 및 비폴딩 영역들 사이에 배치된 복수개의 폴딩 영역들을 포함할 수 있다.
전자 장치(ED)의 상면은 표시면(DS)으로 정의될 수 있으며, 표시면(DS)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 전자 장치(ED)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 전자 장치(ED)의 테두리를 정의할 수 있다.
전자 장치(ED)는 적어도 하나의 센서(SN) 및 적어도 하나의 카메라(CA)를 포함할 수 있다. 센서(SN) 및 카메라(CA)는 전자 장치(ED)의 테두리에 인접할 수 있다. 센서(SN) 및 카메라(CA)는 비표시 영역(NDA)에 인접한 표시 영역(DA)에 배치될 수 있다. 센서(SN) 및 카메라(CA)는 제2 비폴딩 영역(NFA2)에 배치될 수 있으나, 이에 한정되지 않고, 센서(SN) 및 카메라(CA)는 제1 비폴딩 영역(NFA1)에 배치될 수도 있다.
센서(SN) 및 카메라(CA)가 배치된 전자 장치(ED)의 부분들을 통해 광이 투과되어 카메라(CA) 및 센서(SN)에 제공될 수 있다. 예시적으로 센서(SN)는 근조도 센서일 수 있으나, 센서(SN)의 종류가 이에 한정되는 것은 아니다. 카메라(CA)는 외부 이미지를 촬영할 수 있다. 센서(SN) 및 카메라(CA)는 복수개로 제공될 수 있다.
도 2 및 도 3을 참조하면, 전자 장치(ED)는 폴딩되거나 언폴딩되는 접이식(폴더블) 전자 장치(ED)일 수 있다. 예를 들어, 폴딩 영역(FA)이 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 휘어져, 전자 장치(ED)가 폴딩될 수 있다. 폴딩축(FX)은 전자 장치(ED)의 장변에 평행한 장축으로 정의될 수 있다.
전자 장치(ED)의 폴딩 시, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(in-folding)될 수 있다. 그러나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 폴딩축(FX)을 중심으로 표시면(DS)이 외부에 노출되도록 아웃-폴딩(out-folding)될 수도 있다.
도 2에 도시된 바와 같이, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 거리는 곡률 반경(R1)과 실질적으로 동일할 수 있다. 그러나, 이에 한정되지 않고, 도 3에 도시된 바와 같이, 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 거리는 곡률 반경(R1)보다 작을 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전자 장치의 사시도이다. 도 5는 도 4에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 전자 장치(ED')는 제1 방향(DR1)으로 연장하는 장변들 및 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 전자 장치(ED')는 복수개의 센서들(SN) 및 카메라(CM)를 포함할 수 있다. 센서들(SN) 및 카메라(CM)는 제1 비폴딩 영역(NFA1)에 배치될 수 있으나, 센서들(SN) 및 카메라(CM)의 배치 위치가 이에 한정되는 것은 아니다.
도 5를 참조하면, 전자 장치(ED')는 폴딩되거나 언폴딩되는 접이식(폴더블) 전자 장치(ED')일 수 있다. 예를 들어, 폴딩 영역(FA)이 제2 방향(DR2)에 평행한 폴딩축(FX)을 기준으로 휘어져, 전자 장치(ED')가 폴딩될 수 있다. 폴딩축(FX)은 전자 장치(ED')의 단변에 평행한 단축으로 정의될 수 있다. 전자 장치(ED')는 인-폴딩(in-folding)될 수 있으나, 이에 한정되지 않고, 아웃-폴딩(out-folding)될 수도 있다.
이하, 도 1 내지 도 3에 도시된, 장축을 기준으로 폴딩되는 전자 장치(ED)를 기준으로, 본 발명의 구성들이 설명될 것이다. 그러나, 이하 설명될 구성들은, 도 4 및 도 5에 도시된, 단축을 기준으로 폴딩되는 전자 장치(ED')에도 적용될 수 있다.
도 6은 도 1에 도시된 전자 장치의 분해 사시도이다.
도 6을 참조하면, 전자 장치(ED)는 표시 장치(DD), 카메라(CA), 센서(SN), 전자 모듈(EM), 전원 모듈(PSM), 및 케이스(EDC)를 포함할 수 있다. 별도로 도시하지 않았으나, 전자 장치(ED)는 표시 장치(DD)의 폴딩 동작을 제어하기 위한 기구 구조물(예를 들어, 힌지)을 더 포함할 수 있다.
표시 장치(DD)는 이미지를 생성하고 외부 입력을 감지할 수 있다. 표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함할 수 있다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM) 상에 배치되어 표시 모듈(DM)을 보호할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM)에서 생성된 광을 투과시켜 사용자에게 제공할 수 있다.
표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있다. 도 6에는 표시 모듈(DM)의 적층 구조물 중 표시 패널(DP) 만이 도시되었으나, 실질적으로 표시 모듈(DM)은 표시 패널(DP)의 상측과 하측에 배치된 복수개의 구성들을 더 포함할 수 있다. 표시 모듈(DM)의 세부적인 적층 구조는 이하 상세히 설명될 것이다.
표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1 참조) 및 비표시 영역(NDA, 도 1 참조)에 대응하는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
표시 패널(DP)에는 제1 투과 영역(HA1) 및 제2 투과 영역(HA2)이 정의될 수 있다. 제1 투과 영역(HA1) 및 제2 투과 영역(HA2)은 주변보다 높은 광 투과율을 가질 수 있다. 제1 투과 영역(HA1) 아래에 카메라(CA)가 배치되고, 제2 투과 영역(HA2) 아래에 센서(SN)가 배치될 수 있다. 제1 및 제2 투과 영역들(HA1,HA2)을 투과한 광이 카메라(CA) 및 센서(SN)에 제공될 수 있다.
표시 모듈(DM)은 표시 패널(DP)의 비표시 영역(NDA) 상에 배치된 데이터 구동부(DDV)를 포함할 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 비표시 영역(NDA) 상에 실장될 수 있다. 그러나, 이에 한정되지 않고, 데이터 구동부(DDV)는 표시 패널(DP)에 연결된 연성 회로 기판 상에 실장될 수도 있다.
전자 모듈(EM) 및 전원 모듈(PSM)은 표시 장치(DD) 아래에 배치될 수 있다. 도시하지 않았으나 전자 모듈(EM) 및 전원 모듈(PSM)은 별도의 연성 회로 기판을 통해 서로 연결될 수 있다. 전자 모듈(EM)은 표시 장치(DD)의 동작을 제어할 수 있다. 전원 모듈(PSM)은 전자 모듈(EM)에 전원을 공급할 수 있다.
케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 수용할 수 있다. 케이스(EDC)는 표시 장치(DD)를 폴딩시키기 위해 2개의 제1 케이스(EDC1) 및 제2 케이스(EDC2)를 포함할 수 있다. 제1 및 제2 케이스들(EDC1,EDC2)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열될 수 있다.
도시하지 않았으나, 전자 장치(ED)는 제1 및 제2 케이스들(EDC1,EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC)는 윈도우 모듈(WM)과 결합될 수 있다. 케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 보호할 수 있다.
도 7은 도 6에 도시된 전자 장치의 블록도이다.
도 7을 참조하면, 전자 장치(ED)는 전자 모듈(EM), 전원 모듈(PSM), 표시 장치(DD), 및 전자 광학 모듈(ELM)을 포함할 수 있다. 전자 모듈(EM)은 제어 모듈(10), 무선 통신 모듈(20), 영상 입력 모듈(30), 음향 입력 모듈(40), 음향 출력 모듈(50), 메모리(60), 및 외부 인터페이스 모듈(70) 등을 포함할 수 있다. 모듈들은 회로 기판에 실장되거나, 플렉서블 회로 기판을 통해 전기적으로 연결될 수 있다. 전자 모듈(EM)은 전원 모듈(PSM)과 전기적으로 연결될 수 있다.
제어 모듈(10)은 전자 장치(ED)의 전반적인 동작을 제어할 수 있다. 예를 들어 제어 모듈(10)은 사용자 입력에 부합하게 표시 장치(DD)를 활성화시키거나, 비활성화시킬 수 있다. 제어 모듈(10)은 사용자 입력에 부합하게 영상 입력 모듈(30), 음향 입력 모듈(40), 및 음향 출력 모듈(50) 등을 제어할 수 있다. 제어 모듈(10)은 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
무선 통신 모듈(20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선 통신 모듈(20)은 일반 통신 회선을 이용하여 음성 신호를 송/수신할 수 있다. 무선 통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신 회로(22)와, 수신되는 신호를 복조하는 수신 회로(24)를 포함할 수 있다.
영상 입력 모듈(30)은 영상 신호를 처리하여 표시 장치(DD)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향 입력 모듈(40)은 녹음 모드 또는 음성 인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환할 수 있다. 음향 출력 모듈(50)은 무선 통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(60)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
외부 인터페이스 모듈(70)은 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
전원 모듈(PSM)은 전자 장치(ED)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 전원 모듈(PSM)은 통상의 베터리 장치를 포함할 수 있다.
전자 광학 모듈(ELM)은 광 신호를 출력하거나 수신하는 전자 부품일 수 있다. 전자 광학 모듈(ELM)은 표시 장치(DD)의 일부 영역을 통해 광 신호를 송신 또는 수신할 수 있다. 본 실시예에서 전자 광학 모듈(ELM)은 카메라 모듈(CAM) 및 센서 모듈(SNM)을 포함할 수 있다. 카메라 모듈(CAM)은 도 6에 도시된 카메라(CA)를 포함할 수 있다. 센서 모듈(SNM)은 도 6에 도시된 센서(SN)를 포함할 수 있다.
도 8은 도 6에 도시된 표시 모듈의 개략적인 단면도이다.
도 8에는 예시적으로 제1 방향(DR1)에서 바라본 표시 모듈(DM)의 단면이 도시되었다.
도 8을 참조하면, 표시 모듈(DM)은 전자 패널(EP)을 포함할 수 있다. 전자 패널(EP)은 표시 패널(DP), 표시 패널(DP) 상에 배치된 입력 센싱부(ISP), 및 입력 센싱부(ISP) 상에 배치된 반사 방지층(RPL)을 포함할 수 있다. 표시 패널(DP)은 가요성 표시 패널일 수 있다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 무기 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 패널(DP)과 동일하게 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다. 기판(SUB)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:polyimide)를 포함할 수 있다.
회로 소자층(DP-CL)은 트랜지스터들을 포함할 수 있다. 표시 소자층(DP-OLED)은 트랜지스터들에 연결된 발광 소자들을 포함할 수 있다. 트랜지스터 및 발광 소자의 구성은 이하 도 11에서 상세히 설명될 것이다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 수분/산소 및 먼지 입자와 같은 이물질로부터 발광 소자들을 보호할 수 있다.
입력 센싱부(ISP)는 박막 봉지층(TFE) 상에 바로 배치될 수 있다. 입력 센싱부(ISP)는 외부의 입력을 감지하기 위한 복수개의 센서들(미 도시됨)을 포함할 수 있다. 센서들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 입력 센싱부(ISP)는 표시 모듈(DM)의 제조 시, 박막 봉지층(TFE) 상에 바로 형성될 수 있다. 그러나, 이에 한정되지 않고, 입력 센싱부(ISP)는 별도의 패널로 제조되어, 접착층에 의해 표시 패널(DP)에 부착될 수 있다.
반사 방지층(RPL)은 입력 센싱부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 표시 모듈(DM)의 제조 시, 입력 센싱부(ISP) 상에 바로 형성될 수 있다. 반사 방지층(RPL)은 외광 반사 방지층으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
도 9는 도 8에 도시된 전자 패널과 다른 구조를 갖는 본 발명의 전자 패널의 개략적인 단면도이다.
도 9를 참조하면, 전자 패널(EP')은 도 8에 도시된 전자 패널(EP)과 달리 반사 방지층(RPL)을 포함하지 않을 수 있다. 도 8에서는 반사 방지층(RPL)이 입력 센싱부(ISP) 상에 바로 배치되었으나, 도 9에서는 반사 방지층(RPL)이 입력 센싱부(ISP) 상에 바로 배치되지 않을 수 있다.
반사 방지층(RPL)은 별도로 패널로 제조되어, 전자 패널(EP') 상에 배치되고, 접착층에 의해 전자 패널(EP')에 부착될 수 있다. 이러한 구성은 이하 도 19에 도시될 것이다.
도 10은 도 6에 도시된 표시 패널의 평면도이다.
도 10을 참조하면, 표시 모듈(DM)은 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다.
표시 패널(DP)은 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이의 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 제1 방향(DR1)으로 연장하고, 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)은 제2 방향(DR2)으로 배열될 수 있다.
제1 영역(AA1)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 제2 영역(AA2) 및 벤딩 영역(BA)은 영상을 표시하지 않는 영역일 수 있다.
제1 영역(AA1)은, 제1 방향(DR1)에서 바라봤을 때, 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 폴딩 영역(FA)을 포함할 수 있다. 제1 및 제2 비폴딩 영역들(NFA1,NFA2) 및 폴딩 영역(FA)은 도 1에 도시된 전자 장치(ED)의 제1 및 제2 비폴딩 영역들(NFA1,NFA2) 및 폴딩 영역(FA)에 대응할 수 있다. 제1 및 제2 투과 영역들(HA1,HA2)은 표시 영역(DA) 및 제2 비폴딩 영역(NFA2)에 정의될 수 있다.
제1 영역(AA1)은 전술한 폴딩축(FX)을 기준으로 휘어져 폴딩될 수 있다. 예를 들어, 제1 영역(AA1)의 폴딩 영역(FA)이 전술한 폴딩축(FX)을 기준으로 폴딩됨으로써, 표시 패널(DP)이 폴딩될 수 있다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 복수개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1,CSL2), 전원 라인(PL), 복수개의 연결 라인들(CNL), 및 복수개의 패드들(PD)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV) 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 제1 방향(DR1)으로 서로 반대하는 제1 영역(AA1)의 양측들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 제2 영역(AA2)에 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 제2 영역(AA2) 상에 실장될 수 있다.
주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 데이터 구동부(DDV)에 연결될 수 있다. 데이터 구동부(DDV)는 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 연결될 수 있다. 데이터 구동부(DDV)는 구동부로 정의될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 전원 라인(PL)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있으나, 이에 한정되지 않고, 전원 라인(PL)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수도 있다.
전원 라인(PL)은 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장할 수 있다. 전원 라인(PL)은 평면 상에서 봤을 때, 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 전원 라인(PL)은 구동 전압을 수신할 수 있다.
연결 라인들(CNL)은 제1 방향(DR1)으로 연장하고 제2 방향(DR2)으로 배열될 수 있다. 연결 라인들(CNL)은 전원 라인(PL) 및 화소들(PX)에 연결될 수 있다. 구동 전압은 서로 연결된 전원 라인(PL) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 영역(AA2)의 하단에 인접하게 배치될 수 있다. 데이터 구동부(DDV), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)를 통해 대응하는 패드들(PD)에 연결될 수 있다. 예를 들어, 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)가 데이터 라인들(DL1~DLn)에 각각 대응하는 패드들(PD)에 연결될 수 있다.
도시하지 않았으나, 패드들(PD)에 인쇄 회로 기판이 연결되고, 인쇄 회로 기판 상에 타이밍 컨트롤러 및 전압 생성부가 배치될 수 있다. 타이밍 컨트롤러는 집적 회로 칩으로 제조되어 인쇄 회로 기판 상에 실장될 수 있다. 타이밍 컨트롤러 및 전압 생성부는 인쇄 회로 기판을 통해 패드들(PD)에 연결될 수 있다.
타이밍 컨트롤러는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다. 전압 생성부는 구동 전압을 생성할 수 있다.
주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공될 수 있다. 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호는 데이터 구동부(DDV)에 제공될 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 11은 도 10에 도시된 어느 한 화소에 대응하는 전자 패널의 단면을 예시적으로 도시한 도면이다.
도 11에 도시된 단면은 도 8에 도시된 전자 패널(EP)의 단면일 수 있다.
도 11을 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE)(또는 애노드), 제2 전극(CE)(또는 캐소드), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘, 비정질 실리콘, 또는 금속 산화물을 포함할 수 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결하기 위해 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4) 상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4, INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다.
제1 및 제3 봉지층들(EN1, EN3)은 무기 절연층을 포함하고, 수분/산소로부터 화소(PX)를 보호할 수 있다. 제2 봉지층(EN2)은 유기 절연층을 포함하고, 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
박막 봉지층(TFE) 상에 입력 센싱부(ISP)가 배치될 수 있다. 입력 센싱부(ISP)는 박막 봉지층(TFE)의 상면에 바로 제조될 수 있다.
박막 봉지층(TFE) 상에 베이스층(BSL)이 배치될 수 있아. 베이스층(BSL)은 무기 절연층을 포함할 수 있다. 적어도 하나 이상의 무기 절연층이 베이스층(BSL)으로서, 박막 봉지층(TFE) 상에 제공될 수 있다.
입력 센싱부(ISP)는 제1 도전 패턴(CTL1) 및 제1 도전 패턴(CTL1) 상에 배치된 제2 도전 패턴(CTL2)을 포함할 수 있다. 베이스층(BSL) 상에 제1 도전 패턴(CTL1)이 배치될 수 있다. 제1 도전 패턴(CTL1)을 덮도록 베이스층(BSL) 상에 절연층(TINS)이 배치될 수 있다. 절연층(TINS)은 무기 절연층 또는 유기 절연층을 포함할 수 있다. 절연층(TINS) 상에 제2 도전 패턴(CTL2)이 배치될 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 비발광 영역(NPA)에 중첩할 수 있다. 도시하지 않았으나, 제1 및 제2 도전 패턴들(CTL1,CTL2)은 발광 영역들(PA) 사이의 비발광 영역(NPA) 상에 배치되고, 메쉬 형상을 가질 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 전술한 입력 센싱부(ISP)의 센서들을 형성할 수 있다. 예를 들어, 메쉬 형상의 제1 및 제2 도전 패턴들(CTL1,CTL2)이 소정의 영역에서 서로 분리되어 센서들을 형성할 수 있다. 제2 도전 패턴(CTL2)의 일부는 제1 도전 패턴(CTL1)에 연결될 수 있다.
제2 도전 패턴(CTL2) 상에 반사 방지층(RPL)이 배치될 수 있다. 반사 방지층(RPL)은 블랙 매트릭스(BM) 및 복수개의 컬러 필터들(CF)을 포함할 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하고 컬러 필터들(CF)은 발광 영역들(PA)에 각각 중첩할 수 있다.
블랙 매트릭스(BM)는 제2 도전 패턴(CTL2)을 덮도록 절연층(TINS) 상에 배치될 수 있다. 블랙 매트릭스(BM)에는 발광 영역(PA) 및 개구부(PX_OP)에 중첩하는 개구부(B_OP)가 정의될 수 있다. 블랙 매트릭스(BM)는 광을 흡수하여 차단할 수 있다. 개구부(B_OP)의 폭은 개구부(PX_OP)의 폭보다 클 수 있다.
컬러 필터들(CF)은 제1 절연층(TINS) 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 컬러 필터들(CF)은 개구부들(B_OP)에 각각 배치될 수 있다. 컬러 필터들(CF) 상에 평탄화 절연층(PINS)이 배치될 수 있다. 평탄화 절연층(PINS)은 평평한 상면을 제공할 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 표시 패널(DP)의 화소들(PX)과 동일한 색을 표시하는 복수개의 컬러 필터들(CF)을 포함할 수 있다. 컬러 필터들(CF)은 외부광을 화소들(PX)과 동일한 색들로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다.
도 12는 도 10에 도시된 I-I'선의 단면도이다. 도 13은 도 12에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
예시적으로 도 12에는 I-I'선에 대응하는 표시 모듈(DM)의 단면 및 윈도우 모듈(WM)의 단면이 함께 도시되었다.
도 12를 참조하면, 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 윈도우 모듈(WM)을 포함할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM) 상에 배치되어 표시 모듈(DM)을 보호할 수 있다.
표시 모듈(DM)은 가요성 표시 모듈일 수 있다. 표시 모듈(DM)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 표시 모듈(DM)은 표시부(DSP) 및 지지부(SUP)를 포함할 수 있다. 지지부(SUP)는 표시부(DSP) 아래에 배치되어 표시부(DSP)를 지지할 수 있다.
윈도우 모듈(WM)은 윈도우(WIN), 윈도우 보호층(WP), 하드 코팅층(HC), 및 제1 및 제2 접착층들(AL1,AL2)을 포함할 수 있다. 표시부(DSP)는 전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 베리어층(BRL), 및 제3 내지 제6 접착층들(AL3~AL6)을 포함할 수 있다.
전자 패널(EP)은 도 8에 도시된 전자 패널(EP)일 수 있다. 전자 패널(EP)은 표시 패널(DP)과 동일하게, 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이의 벤딩 영역(BA)을 포함할 수 있다. 전자 패널(EP)의 구성은 앞서 도 8에서 상세히 설명되었으므로, 설명을 생략한다.
충격 흡수층(ISL)은 전자 패널(EP) 상에 배치될 수 있다. 충격 흡수층(ISL)은 표시 장치(DD) 위에서부터 전자 패널(EP)을 향해 인가되는 외부의 충격을 흡수하여 전자 패널(EP)을 보호할 수 있다. 충격 흡수층(ISL)은 연신 필름 형태로 제조될 수 있다.
충격 흡수층(ISL)은 가요성 플라스틱 물질을 포함할 수 있다. 가요성 플라스틱 물질은 합성 수지 필름으로 정의될 수 있다. 예를 들어, 충격 흡수층(ISL)은 폴리 이미드(PI:polyimide) 또는 폴리에틸렌 테레프탈레이트(PET:Polyethyleneterephthalte)와 같은 가요성 플라스틱 물질을 포함할 수 있다.
윈도우(WIN)는 충격 흡수층(ISL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치로부터 전자 패널(EP)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다. 윈도우(WIN)는 유리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 윈도우(WIN)는 합성 수지 필름을 포함할 수 있다.
윈도우(WIN)는 다층 구조 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WIN)는 접착제로 결합된 복수개의 합성 수지 필름들을 포함하거나, 접착제로 결합된 유리 기판과 합성 수지 필름을 포함할 수 있다.
윈도우 보호층(WP)은 윈도우(WIN) 상에 배치될 수 있다. 윈도우 보호층(WP)은 폴리이미드 또는 폴리에틸렌테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다. 하드 코팅층(HC)은 윈도우 보호층(WP)의 상면 상에 배치될 수 있다.
인쇄층(PIT)은 윈도우 보호층(WP)의 하면에 배치될 수 있다. 인쇄층(PIT)은 흑색을 가질 수 있으나, 인쇄층(PIT)의 색이 이에 한정되는 것은 아니다. 인쇄층(PIT)은 윈도우 보호층(WP)의 테두리에 인접할 수 있다.
패널 보호층(PPL)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호층(PPL)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPL)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(PPL)은 폴리에틸렌 테레프탈레이트(PET:polyethylene terephthalate)를 포함할 수 있다.
베리어층(BRL)은 패널 보호층(PPL) 아래에 배치될 수 있다. 베리어층(BRL)은 외부의 눌림에 따른 압축력에 대한 저항력을 높일 수 있다. 베리어층(BRL)은 전자 패널(EP)의 변형을 막아주는 역할을 할 수 있다. 베리어층(BRL)은 폴리 이미드 또는 폴리에틸렌 테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다.
베리어층(BRL)은 광을 흡수하는 색을 가질 수 있다. 예를 들어, 베리어층(BRL)은 흑색을 가질 수 있다. 이러한 경우, 표시 모듈(DM) 위에서 표시 모듈(DM)을 바라봤을 때, 베리어층(BRL) 아래에 배치된 구성 요소들이 시인되지 않을 수 있다.
제1 접착층(AL1)은 윈도우 보호층(WP)과 윈도우(WIN) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 윈도우 보호층(WP)과 윈도우(WIN)가 서로 합착될 수 있다. 제1 접착층(AL1)은 인쇄층(PIT)을 덮을 수 있다.
제2 접착층(AL2)은 윈도우(WIN)와 충격 흡수층(ISL) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 윈도우(WIN)와 충격 흡수층(ISL)이 서로 합착될 수 있다.
제3 접착층(AL3)은 충격 흡수층(ISL)과 전자 패널(EP) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 충격 흡수층(ISL)과 전자 패널(EP)이 서로 합착될 수 있다.
전자 패널(EP)과 패널 보호층(PPL) 사이에 제4 접착층(AL4)이 배치될 수 있다. 전자 패널(EP)과 패널 보호층(PPL)은 제4 접착층(AL4)에 의해 서로 합착될 수 있다.
패널 보호층(PPL)과 베리어층(BRL) 사이에 제5 접착층(AL5)이 배치될 수 있다. 패널 보호층(PPL)과 베리어층(BRL)은 제5 접착층(AL5)에 의해 서로 합착될 수 있다.
베리어층(BRL)과 제1 지지 플레이트(PLT1) 사이에 제6 접착층(AL6)이 배치될 수 있다. 베리어층(BRL)과 제1 지지 플레이트(PLT1)는 제6 접착층(AL6)에 의해 서로 합착될 수 있다.
이하 본 명세서에서 "두께"는 제3 방향(DR3)으로 측정된 수치를 나타내고, "폭"은 수평한 방향인 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 수치를 나타낼 수 있다.
제6 접착층(AL6)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하고, 폴딩 영역(FA)에 중첩하지 않을 수 있다. 즉, 제6 접착층(AL6)은 폴딩 영역(FA)에서 개구될 수 있다.
제1 내지 제6 접착층들(AL1~AL6)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)와 같은 투명한 접착제를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
패널 보호층(PPL)의 두께는 윈도우 보호층(WP)의 두께보다 작고, 베리어층(BRL)의 두께는 패널 보호층(PPL)의 두께보다 작을 수 있다. 전자 패널(EP)의 두께는 베리어층(BRL)의 두께보다 작고, 윈도우(WIN)의 두께와 같을 수 있다. 충격 흡수층(ISL)의 두께는 전자 패널(EP)의 두께보다 작을 수 있다.
제1 접착층(AL1)의 두께는 베리어층(BRL)의 두께와 같고, 제2 접착층(AL2) 및 제3 접착층(AL3) 각각의 두께는 패널 보호층(PPL)의 두께와 같을 수 있다. 제4 접착층(AL4)의 두께는 제5 접착층(AL5)의 두께와 같을 수 있다.
제4 접착층(AL4) 및 제5 접착층(AL5) 각각의 두께는 전자 패널(EP)의 두께보다 작고, 충격 흡수층(ISL)의 두께보다 클 수 있다. 제6 접착층(AL6)은 충격 흡수층(ISL)의 두께보다 작을 수 있다. 하드 코팅층(HC)의 두께는 제6 접착층(AL6)의 두께보다 작을 수 있다.
전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)은 서로 같은 폭들을 가질 수 있다. 도 12에서 전자 패널(EP)의 폭은 제1 영역(AA1)에 배치된 전자 패널(EP)의 부분의 폭으로 정의될 수 있다. 윈도우 보호층(WP) 및 제1 접착층(AL1)은 서로 같은 폭들을 가질 수 있다. 베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)은 서로 같은 폭들을 가질 수 있다.
전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 클 수 있다. 전자 패널(EP), 충격 흡수층(ISL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 테두리들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 외측에 배치될 수 있다.
윈도우(WIN) 및 제2 접착층(AL2)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 작을 수 있다. 제2 접착층(AL2)의 폭은 윈도우(WIN)의 폭보다 작을 수 있다. 윈도우(WIN)의 테두리는 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 내측에 배치될 수 있다. 제2 접착층(AL2)의 테두리는 윈도우(WIN)의 테두리보다 내측에 배치될 수 있다.
베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 작을 수 있다. 베리어층(BRL) 및 제5 및 제6 접착층들(AL5,AL6)의 테두리들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 내측에 배치될 수 있다.
지지부(SUP)는 제1 지지 플레이트(PLT1), 제2 지지 플레이트(PLT2), 커버층(COV), 디지타이저(DGT), 차폐층(SHL), 방열층(RHL), 제7 및 제8 접착층들(AL7,AL8), 및 복수개의 제1 내지 제4 절연 테이프들(ITP1~ITP4)을 포함할 수 있다.
제1 지지 플레이트(PLT1)는 전자 패널(EP) 아래에 배치되어 전자 패널(EP)을 지지할 수 있다. 제1 지지 플레이트(PLT1)는 베리어층(BRL) 아래에 배치될 수 있다.
제1 지지 플레이트(PLT1)는 표시부(DSP)보다 강성을 가질 수 있다. 제1 지지 플레이트(PLT1)는 비금속 물질을 포함할 수 있다. 예를 들어, 제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함할 수 있다. 강화 섬유 복합재는 탄소 섬유 강화 플라스틱(CFRP: Carbon fiber reinforced plastic) 또는 유리 섬유 강화 플라스틱(GFRP: Glass fiber reinforced plastic)일 수 있다.
제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함하여 경량화될 수 있다. 일 실시예에 따른 제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함함으로써 금속 재료를 사용한 금속 지지 플레이트에 비하여 가벼운 무게를 가지면서, 금속 지지 플레이트와 유사한 수준의 모듈러스 및 강도를 가질 수 있다.
제1 지지 플레이트(PLT1)는 강화 섬유 복합재를 포함함으로써, 금속 지지 플레이트와 비교하여 제1 지지 플레이트(PLT1)의 형상 가공이 용이할 수 있다. 예를 들어, 강화 섬유 복합재를 포함하는 제1 지지 플레이트(PLT1)는 레이저 공정 또는 마이크로 블라스트 공정을 통해 보다 용이하게 가공될 수 있다.
폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분에는 복수개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 제1 지지 플레이트(PLT1)의 부분들을 제3 방향(DR3)으로 관통하여 형성될 수 있다. 개구부들(OP)은 전술한 레이저 공정 또는 마이크로 블라스트 공정을 통해 형성될 수 있다.
개구부들(OP)이 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분에 정의됨으로써, 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분의 유연성이 높아질 수 있다. 그 결과, 제1 지지 플레이트(PLT1)가 폴딩 영역(FA)을 중심으로 용이하게 폴딩될 수 있다. 개구부들(OP)의 보다 세부적인 형상은 이하 상세히 설명될 것이다.
커버층(COV)은 제1 지지 플레이트(PLT1) 아래에 배치될 수 있다. 커버층(COV)은 제1 지지 플레이트(PLT1) 아래에서, 제1 지지 플레이트(PLT1)에 정의된 개구부들(OP)을 커버할 수 있다. 커버층(COV)은 폴딩 영역(FA)에 중첩하고 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하지 않을 수 있다. 즉, 커버층(COV)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 배치되지 않을 수 있다. 커버층(COV)은 개구부들(OP)이 형성된 제1 지지 플레이트(PLT1)의 부분의 하면에 접촉할 수 있다.
커버층(COV)은 제1 지지 플레이트(PLT1)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(COV)은 열가소성 폴리 우레탄 또는 고무를 포함할 수 있으나, 커버층(COV)의 물질이 이에 제한되는 것은 아니다. 커버층(COV)은 시트 형태로 제조되어 제1 지지 플레이트(PLT1)에 부착될 수 있다.
제1 지지 플레이트(PLT1) 아래에 디지타이저(DGT)가 배치될 수 있다. 커버층(COV)은 제1 지지 플레이트(PLT1) 및 디지타이저(DGT) 사이에 배치될 수 있다. 커버층(COV)은 디지타이저(DGT)의 상면과 이격될 수 있다.
디지타이저(DGT)는 표시면 상에서 사용자가 지시한 위치 정보를 입력받을 수 있는 장치이다. 디지타이저(DGT)는 전자기 방식(또는 전자기 공명 방식: Electromagnetic Resonance)으로 구현될 수 있다. 예를 들어, 디지타이저(DGT)는 복수개의 코일을 포함하는 디지타이저 센서 기판(미 도시됨)을 포함할 수 있다. 그러나, 이에 한정되지 않고, 디지타이저(DGT)는 능동 정전기식(Active Electrostatic)으로 구현될 수도 있다.
사용자가 표시 장치(DD) 상에서 펜을 움직일 때, 펜은 진동하는 자계를 일으키도록 교류 신호에 의해 구동되고, 진동하는 자계는 코일에 신호를 유도할 수 있다. 코일에 유도된 신호를 통해 펜의 위치가 검출될 수 있다. 디지타이저(DGT)는 펜의 접근에 의해 발생하는 전자기적 변화를 감지하여 펜의 위치를 파악할 수 있다.
디지타이저(DGT) 상에 배치되어 디지타이저(DGT)에 인접한 제1 지지 플레이트(PLT1)가 금속을 포함한다면, 금속에 의해 디지타이저(DGT)의 감도가 낮아질 수 있다. 예를 들어, 표시 장치(DD) 상에서 전송되는 신호가 금속 지지 플레이트에 의한 신호 간섭으로 차단될 경우, 디지타이저(DGT)가 정상적으로 동작하지 않을 수 있다. 그러나, 본 발명의 실시 예에서, 디지타이저(DGT) 상에 배치된 제1 지지 플레이트(PLT1)는 비금속인 강화 섬유 복합재를 포함하므로, 디지타이저(DGT)가 정상적으로 동작될 수 있다.
디지타이저(DGT)는 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 디지타이저(DGT)의 부분들은 연성회로기판들을 통해 디지타이저 구동부(미도시됨)에 연결될 수 있다.
디지타이저(DGT) 아래에 차폐층(SHL)이 배치될 수 있다. 차폐층(SHL)은 금속을 포함할 수 있다. 예를 들어, 차폐층(SHL)은 구리를 포함할 수 있으나, 차폐층(SHL)의 금속 물질이 이에 한정되는 것은 아니다. 차폐층(SHL)은 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 차폐층(SHL)의 부분들은 서로 분리된 디지타이저(DGT)의 부분들 아래에 각각 배치될 수 있다.
차폐층(SHL)은 표시 장치(DD) 아래에서 디지타이저(DGT)에 인가될 수 있는 전자기를 차폐할 수 있다. 차폐층(SHL)은 전자기 차폐층으로 정의될 수도 있다. 금속을 포함하는 차폐층(SHL)은 방열층 역할을 할 수 있다.
차폐층(SHL) 아래에 제2 지지 플레이트(PLT2)가 배치될 수 있다. 제2 지지 플레이트(PLT2)는 표시부(DSP)보다 강성을 가질 수 있다. 제2 지지 플레이트(PLT2)는 스테인레스강과 같은 금속 물질(예를 들어, SUS 316)을 포함할 수 있으나, 제2 지지 플레이트(PLT2)의 금속 물질이 이에 한정되는 것은 아니다. 또한, 이에 한정되지 않고, 제2 지지 플레이트(PLT2)는 플라스틱과 같은 비금속 물질을 포함할 수도 있다.
제2 지지 플레이트(PLT2)는 폴딩 영역(FA)에서 2개로 분리될 수 있다. 예를 들어, 제2 지지 플레이트(PLT2)는 제1 비폴딩 영역(NFA1)에 중첩하는 제2_1 지지 플레이트(PLT2_1) 및 제2 비폴딩 영역(NFA2)에 중첩하는 제2_2 지지 플레이트(PLT2_2)를 포함할 수 있다.
제2_1 지지 플레이트(PLT2_1)는 제1 비폴딩 영역(NFA1)을 지지할 수 있다. 제2_2 지지 플레이트(PLT2_2)는 제2 비폴딩 영역(NFA2)을 지지할 수 있다. 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA)으로 연장하여 폴딩 영역(FA)에서 서로 인접하게 배치될 수 있다. 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA) 아래에서 서로 이격될 수 있다.
제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)는 폴딩 영역(FA) 아래에서 개구부들(OP)이 정의된 제1 지지 플레이트(PLT1)의 부분을 지지할 수 있다. 상부에서 제1 지지 플레이트(PLT1)에 압력이 인가될 때, 제2_1 지지 플레이트(PLT2_1) 및 제2_2 지지 플레이트(PLT2_2)에 의해, 개구부들(OP)이 정의된 제1 지지 플레이트(PLT1)의 부분의 변형이 방지될 수 있다. 추가적으로, 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2)은 방열 기능을 수행할 수 있다.
방열층(RHL)은 제2 지지 플레이트(PLT2) 아래에 배치될 수 있다. 방열층(RHL)은 폴딩 영역(FA)에서 2개로 분리될 수 있다. 서로 분리된 방열층(RHL)의 부분들은 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 아래에 각각 배치될 수 있다.
방열층(RHL)은 방열 기능을 수행할 수 있다. 예를 들어, 방열층(RHL)은 그라파이트(graphite)를 포함할 수 있으나, 방열층(RHL)의 물질이 이에 한정되는 것은 아니다. 방열층(RHL)이 제2 지지 플레이트(PLT2) 및 차폐층(SHL)과 함께 방열 기능을 수행함으로써, 표시 장치(DD)의 방열 성능이 향상될 수 있다.
디지타이저(DGT) 및 제2 지지 플레이트(PLT2) 아래에 제1 내지 제4 절연 테이프들(ITP1~ITP4)이 배치될 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 절연 물질을 포함할 수 있다.
2개의 제1 절연 테이프들(ITP1)은 서로 마주보는 제2_1 지지 플레이트(PLT2_1)의 일측 및 제2_2 지지 플레이트(PLT2_2)의 일측에 인접하여 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 아래에 각각 배치될 수 있다.
제2 절연 테이프(ITP2) 및 제3 절연 테이프(ITP3)는 디지타이저(DGT)의 양측들에 각각 인접하여 디지타이저(DGT) 아래에 배치될 수 있다. 제2 절연 테이프(ITP2)는 제2_1 지지 플레이트(PLT2_1)의 테두리에 인접하고, 제3 절연 테이프(ITP3)는 제2_2 지지 플레이트(PLT2_2)의 테두리에 인접할 수 있다.
제4 절연 테이프(ITP4)는 제2_2 지지 플레이트(PLT2_2)의 일측에 반대하는 제2_2 지지 플레이트(PLT2_2)의 타측에 인접할 수 있다. 제4 절연 테이프(ITP4)는 제2_2 지지 플레이트(PLT2_2) 아래에 배치될 수 있다.
차폐층(SHL), 제2 지지 플레이트(PLT2), 방열층(RHL), 제1 절연 테이프들(ITP1), 및 제4 절연 테이프(ITP4)는 제2 절연 테이프(ITP2) 및 제3 절연 테이프(ITP3) 사이에 배치될 수 있다. 서로 분리된 방열층들(RHL) 중 하나는 제2_2 지지 플레이트(PLT2_2) 아래에 배치된 제1 절연 테이프(ITP1) 및 제4 절연 테이프(ITP4) 사이에 배치될 수 있다. 서로 분리된 방열층들(RHL) 중 다른 하나는 제2_1 지지 플레이트(PLT2_1) 아래에 배치된 제1 절연 테이프(ITP1)와 디지타이저(DGT) 아래에 배치된 제2 절연 테이프(ITP2) 사이에 배치될 수 있다.
도시하지 않았으나, 전자 장치(ED)가 폴딩될 때, 폴딩 상태를 유지하기 위해, 표시 모듈(DM) 아래에 자석들이 배치될 수 있다. 자석들은 전자 장치(ED)의 테두리에 인접할 수 있다. 자석들의 자력에 의해 전자 장치(ED)의 폴딩 상태가 유지될 수 있다.
자석들의 자성들이 디지타이저(DGT)에 전달될 경우, 디지타이저(DGT)가 정상적으로 동작하지 않을 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 전자 장치(ED)의 테두리에 배치된 자석들의 자성들이 디지타이저(DGT)에 전달되지 않도록 차단할 수 있다. 제1 내지 제4 절연 테이프들(ITP1~ITP4)은 자성 차폐 테이프들로 정의될 수 있다.
제7 접착층(AL7)은 제1 지지 플레이트(PLT1)와 디지타이저(DGT) 사이에 배치될 수 있다. 제7 접착층(AL7)에 의해 제1 지지 플레이트(PLT1)와 디지타이저(DGT)가 서로 합착될 수 있다. 제7 접착층(AL7)은 폴딩 영역(FA)에 배치되지 않을 수 있다. 즉, 제7 접착층(AL7)은 폴딩 영역(FA)에서 개구될 수 있다.
전술한 커버층(COV)은 제7 접착층(AL7)의 개구부에 배치될 수 있다. 폴딩 영역(FA) 아래에 제7 접착층(AL7)이 미배치됨으로써 지지부(SUP)의 폴딩 동작이 보다 용이하게 수행될 수 있다.
제8 접착층(AL8)은 차폐층(SHL)과 제2 지지 플레이트(PLT2) 사이에 배치될 수 있다. 제8 접착층(AL8)에 의해 차폐층(SHL)과 제2 지지 플레이트(PLT2)가 서로 합착될 수 있다. 제8 접착층(AL8)은 폴딩 영역(FA)에서 서로 분리될 수 있다. 서로 분리된 제8 접착층(AL8)의 부분들은 서로 분리된 차폐층(SHL)의 부분들과 제2_1 및 제2_2 지지 플레이트들(PLT2_1,PLT2_2) 사이에 각각 배치될 수 있다. 제8 접착층(AL8)은 제2 절연 테이프(ITP2)와 제3 절연 테이프(ITP3) 사이에 배치될 수 있다.
제1 지지 플레이트(PLT1)의 폭은 전자 패널(EP)의 폭과 실질적으로 같을 수 있다. 디지타이저(DGT) 및 제7 접착층(AL7)의 폭들은 제1 지지 플레이트(PLT1)의 폭보다 작을 수 있다. 디지타이저(DGT) 및 제7 접착층(AL7)의 테두리들은 제1 지지 플레이트(PLT1)의 테두리보다 내측에 배치될 수 있다.
차폐층(SHL), 제8 접착층(AL8), 및 제2 지지 플레이트(PLT2)의 폭들은 디지타이저(DGT)의 폭보다 작을 수 있다. 차폐층(SHL), 제8 접착층(AL8), 및 제2 지지 플레이트(PLT2)의 테두리들은 디지타이저(DGT)의 테두리보다 내측에 배치될 수 있다.
제1 지지 플레이트(PLT1)의 두께는 디지타이저(DGT)의 두께보다 크고, 디지타이저(DGT)의 두께는 제2 지지 플레이트(PLT2)의 두께보다 클 수 있다. 제2 지지 플레이트(PLT2)의 두께는 방열층(RHL)의 두께보다 크고, 방열층(RHL)의 두께는 제7 및 제8 접착층들(AL7,AL8) 각각의 두께보다 클 수 있다.
제7 및 제8 접착층들(AL7,AL8) 각각의 두께는 차폐층(SHL)의 두께보다 크고, 차폐층(SHL)의 두께는 커버층(COV)의 두께보다 클 수 있다. 커버층(COV)의 두께는 제6 접착층(AL6)의 두께와 같을 수 있다.
제1 절연 테이프들(ITP1) 각각의 두께는 제1 지지 플레이트(PLT1)의 두께보다 작고, 디지타이저(DGT)의 두께보다 클 수 있다. 제3 절연 테이프(ITP3)의 두께는 제1 지지 플레이트(PLT1)의 두께보다 클 수 있다. 제4 절연 테이프(ITP4)의 두께는 제1 절연 테이프들(ITP1) 각각의 두께보다 작을 수 있다. 제2 절연 테이프(ITP2)의 두께는 제4 절연 테이프(ITP4)의 두께보다 작을 수 있다.
제7 및 제8 접착층들(AL7,AL8)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
제1 투과 영역(HA1)에 중첩하는 표시 모듈(DM)의 부분에 제1 홀(H1)이 정의될 수 있다. 제1 홀(H1)은 방열층(RHL)부터 패널 보호층(PPL) 전까지 정의될 수 있다. 예를 들어, 베리어층(BRL), 제1 지지 플레이트(PLT1), 디지타이저(DGT), 차폐층(SHL), 제2 지지 플레이트(PLT2), 방열층(RHL), 및 제5 내지 제8 접착층들(AL5~AL8)에 제1 홀(H1)이 일체로 정의될 수 있다.
도시하지 않았으나, 제2 투과 영역(HA2)에 제2 홀이 형성되며, 제2 홀도 제1 홀(H1)과 동일하게 방열층(RHL)부터 패널 보호층(PPL) 전까지 정의될 수 있다. 제1 홀(H1)에는 전술한 카메라(CA)가 배치되고, 제2 홀에는 전술한 센서(SN)가 배치될 수 있다.
표시 장치(DD)는 보호층(BPL)을 포함할 수 있다. 보호층(BPL)은 벤딩 영역(BA) 상에 배치될 수 있다. 보호층(BPL)은 제2 영역(AA2)으로 연장하여 벤딩 영역(BA)에 인접한 제2 영역(AA2)의 부분 상에 배치될 수 있다. 보호층(BPL)은 데이터 구동부(DDV)와 이격될 수 있다. 보호층(BPL)은 아크릴계 수지 또는 우레탄계 수지를 포함할 수 있다.
제1 영역(AA1)에 인접한 보호층(BPL)의 일측면은 벤딩 영역(BA)에 인접한 충격 흡수층(ISL)의 일측면 및 벤딩 영역(BA)에 인접한 제3 접착층(AL3)의 일측면과 마주볼 수 있다. 보호층(BPL)은 충격 흡수층(ISL)의 일측면과 이격되고, 제3 접착층(AL3)의 일측면에 접촉할 수 있다.
제1 영역(AA1)에 인접한 보호층(BPL)의 상면에는 홈(GV)이 정의될 수 있다. 보호층(BPL)의 상면은 표시 패널(DP)과 마주보지 않는 보호층(BPL)의 일면으로 정의될 수 있다. 구체적으로, 보호층(BPL)의 상면은, 표시 패널(DP)과 마주보는 보호층의 면에 반대하는 보호층의 일면으로 정의될 수 있다.
홈(GV)은 제2 영역(AA2)에 인접한 보호층(BPL)의 상면에는 정의되지 않을 수 있다. 즉, 홈(GV)은 제1 영역(AA1)에 인접하고, 제2 영역(AA2)에 인접하지 않을 수 있다. 홈(GV)에 의해 보호층(BPL)이 충격 흡수층(ISL)과 이격될 수 있다. 홈(GV)은 제1 방향(DR1)으로 연장할 수 있다.
보호층(BPL)은 벤딩 영역(BA)을 보호하는 역할을 할 수 있다. 보호층(BPL)은 벤딩 영역(BA)에 배치된 배선들을 커버하여 벤딩 영역(BA)에 배치된 배선들을 보호할 수 있다. 보호층(BPL)은 벤딩 영역(BA)의 강성을 보완하여, 벤딩 영역(BA)이 휘어질 때, 벤딩 영역(BA)의 크랙을 방지할 수 있다. 보호층(BPL)은 외부의 충격으로부터 벤딩 영역(BA)을 보호할 수 있다.
도 12 및 도 13을 참조하면, 패널 보호층(PPL) 및 제4 접착층(AL4)은 벤딩 영역(BA) 아래에 배치되지 않을 수 있다. 패널 보호층(PPL) 및 제4 접착층(AL4)은 전자 패널(EP)의 제2 영역(AA2) 아래에 배치될 수 있다. 데이터 구동부(DDV)는 전자 패널(EP)의 제2 영역(AA2) 상에 배치될 수 있다.
인쇄 회로 기판(PCB)은 전자 패널(EP)의 제2 영역(AA2)에 연결될 수 있다. 제2 영역(AA2)의 일측에 인쇄 회로 기판(PCB)이 연결될 수 있다. 벤딩 영역(BA)이 벤딩되어, 제2 영역(AA2)이 제1 영역(AA1) 아래에 배치될 수 있다. 따라서, 데이터 구동부(DDV) 및 인쇄 회로 기판(PCB)은 제1 영역(AA1) 아래에 배치될 수 있다.
도 14는 도 12에 도시된 표시 패널의 제1 투과 영역의 평면의 확대도이다.
예시적으로, 제1 투과 영역(HA1)의 평면 구성이 도시되었으나, 제2 투과 영역(HA2)의 평면 구성도 제1 투과 영역(HA1)과 실질적으로 동일할 것이다.
도 14를 참조하면, 표시 영역(DA)은 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이의 경계 영역(BNA)을 포함할 수 있다.
제2 표시 영역(DA2)은 제1 투과 영역(HA1)에 중첩할 수 있다. 실질적으로, 제2 표시 영역(DA2)은 제1 투과 영역(HA1)에 의해 정의되어, 제1 투과 영역(HA1)과 같은 영역으로 정의될 수 있다. 제1 표시 영역(DA1)은 제2 표시 영역(DA2)을 둘러쌀 수 있다. 제2 표시 영역(DA2)은 제1 표시 영역(DA1)보다 높은 광투과율을 가질 수 있다.
화소들(PX)은 복수개의 제1 화소들(PX1), 복수개의 제2 화소들(PX2), 및 복수개의 더미 화소들(DPX)을 포함할 수 있다. 제1 화소들(PX1)은 제1 표시 영역(DA1)에 배치될 수 있다. 제2 화소들(PX2)은 제2 표시 영역(DA2)에 배치될 수 있다. 더미 화소들(DPX)은 경계 영역(BNA)에 배치될 수 있다.
예시적으로 제1 표시 영역(DA1)에 인접한 경계 영역(BNA)은 개략적으로 8각형 형상을 가질 수 있다. 그러나, 경계 영역(BNA)의 형상이 이에 한정되는 것은 아니다.
제1 화소들(PX1)은 제1 표시 영역(DA1) 내에서 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 제2 화소들(PX2)은 제2 표시 영역(DA2) 내에서 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 그러나, 제1 및 제2 화소들(PX1,PX2)의 배열 형태가 이에 한정되는 것은 아니다.
더미 화소들(DPX)은 경계 영역(BNA)을 따라 제2 표시 영역(DA2)을 둘러싸도록 배치될 수 있다. 제2 화소들(PX2) 및 더미 화소들(DPX) 각각은 적색, 녹색, 및 청색을 표시하는 복수개의 서브 화소들을 포함할 수 있다. 제1 화소들(PX1) 및 서브 화소들은 실질적으로, 서로 유사한 구조를 가질 수 있다.
제1 표시 영역(DA1)은 제1 화소들(PX1)에 의해 영상을 표시할 수 있다. 제2 표시 영역(DA2)은 제2 화소들(PX2)에 의해 영상을 표시할 수 있다. 경계 영역(BNA)은 더미 화소들(DPX)에 의해 영상을 표시할 수 있다. 따라서, 제1 화소들(PX1), 제2 화소들(PX2), 및 더미 화소들(DPX)에서 생성된 광에 의해 표시 영역(DA)에서 소정의 영상이 표시될 수 있다.
표시 패널(DP)은 제2 표시 영역(DA2)에 배치된 복수개의 투과 영역들(TA)을 포함할 수 있다. 투과 영역들(TA)은 제1 표시 영역(DA1)에 배치되지 않을 수 있다. 투과 영역들(TA)은 제2 화소들(PX2) 사이에 배치될 수 있다. 투과 영역들(TA)은 더미 화소들(DPX) 및 더미 화소들(DPX)에 인접한 제2 화소들(PX2) 사이에 배치될 수 있다.
예시적으로, 투과 영역들(TA)은 십자가 형상을 가질 수 있으나, 투과 영역들(TA)의 형상이 이에 한정되는 것은 아니다. 투과 영역들(TA)은 제2 화소들(PX2) 각각의 주변에 배치될 수 있다. 투과 영역들(TA)은 제2 화소들(PX2) 각각에 대해 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배치될 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)과 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 및 제2 방향들(DR1,DR2)은 서로 수직하게 교차하고, 제1 및 제2 대각 방향들(DDR1,DDR2)은 서로 수직하게 교차할 수 있다.
투과 영역들(TA)에는 화소들(PX)이 형성되지 않을 수 있다. 따라서, 투과 영역들(TA)은 제1 및 제2 화소들(PX1,PX2) 및 더미 화소들(DPX)보다 높은 광 투과율을 가질 수 있다.
투과 영역들(TA)을 투과한 광(전술한 광 신호)은 제2 표시 영역(DA2) 아래에 배치된 카메라(CA)에 제공될 수 있다. 즉, 투과 영역들(TA)에 의해 제1 투과 영역(HA1)의 광 투과율이 향상되고, 제1 투과 영역(HA1)을 통해 카메라(CA)에 광이 제공될 수 있다. 따라서, 제2 표시 영역(DA2)이 영상을 표시하고, 추가로 제2 표시 영역(DA2)을 투과한 광이 카메라(CA)에 제공되어 이미지가 촬영될 수 있다.
도시하지 않았으나, 제2 투과 영역(HA2)에 중첩하는 표시 패널(DP)의 부분도 도 14에 도시된 제2 표시 영역(DA2)과 실질적으로 동일한 구성을 가질 수 있다.
도 15는 도 12에 도시된 표시 장치의 폴딩 상태를 예시적으로 도시한 도면이다.
설명의 편의를 위해, 도 15에서, 도 12에 도시된 전자 패널(EP)의 벤딩 영역(BA) 및 제2 영역(AA2)은 생략되었다. 또한, 윈도우 모듈(WM) 및 표시부(DSP)는 단일층으로 도시되었다.
도 15를 참조하면, 폴딩축(FX)을 중심으로 표시 장치(DD)는 인폴딩될 수 있다. 폴딩 영역(FA)이 휘어져 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)이 서로 마주볼 수 있다. 표시 장치(DD)는 도 12에 도시된 평평한 제1 상태에서 도 15에 도시된 폴딩된 제2 상태로 변경되거나, 제2 상태에서 제1 상태로 변경될 수 있다. 이러한 폴딩 동작은 반복해서 수행될 수 있다.
제1 지지 플레이트(PLT1)에는 폴딩 영역(FA)에 중첩하는 복수개의 개구부들(OP)이 정의될 수 있다. 따라서, 폴딩 동작시, 개구부들(OP)에 의해 폴딩 영역(FA)에 중첩하는 제1 지지 플레이트(PLT1)의 부분이 용이하게 휘어질 수 있다.
커버층(COV)은 디지타이저(DGT)에 접촉하지 않고, 제1 지지 플레이트(PLT1)에 접촉될 수 있다. 표시 장치(DD)가 폴딩될 때, 서로 분리된 디지타이저(DGT)의 부분들이 서로 멀어지도록 이격될 수 있다.
커버층(COV)이 제1 지지 플레이트(PLT1) 및 디지타이저(DGT)에 부착된다면, 디지타이저(DGT)와 커버층(COV) 사이의 접착력으로 인해, 서로 분리된 디지타이저(DGT)의 부분들이, 표시 장치(DD)의 폴딩 시, 서로 이격되지 않을 수 있다. 따라서, 디지타이저(DGT)의 폴딩 동작이 어려울 수 있다.
본 발명의 실시 예에서, 커버층(COV)은 디지타이저(DGT)에 부착되지 않고, 제1 지지 플레이트(PLT1)에만 부착되어, 표시 장치(DD)가 용이하게 폴딩될 수 있다.
도 16은 도 12에 도시된 제1 지지 플레이트의 사시도이다.
도 16을 참조하면, 제1 지지 플레이트(PLT1)는 제1_1 플레이트(PLT1_1), 제1_2 플레이트(PLT1_2), 및 폴딩 플레이트(PLT_F)를 포함할 수 있다. 폴딩 플레이트(PLT_F)는 제1_1 플레이트(PLT1_1) 및 제1_2 플레이트(PLT1_2) 사이에 배치될 수 있다. 제1_1 플레이트(PLT1_1) 및 제1_2 플레이트(PLT1_2)는 도 12에 도시된 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)에 각각 중첩할 수 있다. 폴딩 플레이트(PLT_F)는 도 12에 도시된 폴딩 영역(FA)에 중첩할 수 있다.
폴딩 플레이트(PLT_F)에는 격자 패턴이 정의될 수 있다. 예를 들어, 폴딩 플레이트(PLT_F)에는 복수개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 소정의 규칙으로 배열될 수 있다. 개구부들(OP)은 격자 형태로 배열되어, 폴딩 플레이트(PLT_F)에 격자 패턴을 형성할 수 있다.
개구부들(OP)이 폴딩 플레이트(PLT_F)에 정의됨으로써, 폴딩 플레이트(PLT_F)의 면적을 감소시켜 폴딩 플레이트(PLT_F)의 강성이 낮아질 수 있다. 따라서, 폴딩 플레이트(PLT_F)에 개구부들(OP)이 정의되지 않는 경우보다 개구부들(OP)이 정의된 경우, 폴딩 플레이트(PLT_F)의 유연성이 높아질 수 있다. 그 결과, 폴딩 플레이트(PLT_F)가 보다 용이하게 폴딩될 수 있다.
제1_2 플레이트(PLT1_2)에는 전술한 제1 홀(H1) 및 제2 홀(H2)이 정의될 수 있다. 제1 홀(H1) 및 제2 홀(H2)은 제1_2 플레이트(PLT1_2)의 테두리에 인접할 수 있다.
도 17은 도 16에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 17을 참조하면, 개구부들(OP)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 개구부들(OP)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장할 수 있다. 즉, 개구부들(OP)은 전술한 폴딩축(FX)에 평행한 방향으로 연장할 수 있다.
개구부들(OP)은 제1 방향(DR1)으로 배열된 복수개의 제1 개구부들(OP1) 및 제2 방향(DR2)으로 제1 개구부들(OP1)에 인접하여 제1 방향(DR1)으로 배열된 복수개의 제2 개구부들(OP2)을 포함할 수 있다. 제1 개구부들(OP1)은 제2 개구부들(OP2)과 엇갈리에 배치될 수 있다.
도 18은 도 12에 도시된 홈 및 홈에 인접한 표시 모듈의 부분의 확대도이다. 도 19는 본 발명의 다른 실시 예에 따른 전자 패널 상에 정의된 홈 및 홈에 인접한 표시 모듈의 부분의 확대도이다.
도 18에 도시된 전자 패널(EP)은 도 8에 도시된 전자 패널(EP)일 수 있다. 도 19에 도시된 전자 패널(EP')은 도 9에 도시된 전자 패널(EP')일 수 있다.
도 8 및 도 18을 참조하면, 전자 패널(EP)이 반사 방지층(RPL)을 포함할 경우, 전자 패널(EP) 상에 충격 흡수층(ISL)이 배치될 수 있다. 충격 흡수층(ISL)과 전자 패널(EP)의 제1 영역(AA1) 사이에 제3 접착층(AL3)이 배치될 수 있다.
도 9 및 도 19를 참조하면, 전자 패널(EP')이 반사 방지층(RPL)을 포함하지 않을 경우, 전자 패널(EP') 상에 반사 방지층(RPL)이 배치될 수 있다. 반사 방지층(RPL)은 충격 흡수층(ISL) 대신, 전자 패널(EP') 상에 배치될 수 있다. 즉, 도 19에서, 충격 흡수층(ISL)이 사용되지 않을 수 있다.
전자 패널(EP')의 제1 영역(AA1)과 반사 방지층(RPL) 사이에 제3 접착층(AL3)이 배치될 수 있다. 제3 접착층(AL3)에 의해 전자 패널(EP')과 반사 방지층(RPL)이 서로 합착될 수 있다. 즉, 반사 방지층(RPL)은 별도의 패널로 제조되어 전자 패널(EP')의 상면에 부착될 수 있다.
이러한 경우, 반사 방지층(RPL)은 외부광의 반사율을 감소시키기 위해 편광 필름을 포함할 수 있다. 편광 필름은 별도로 제조되어 접착층에 의해 전자 패널(EP')의 입력 센싱부(ISP)에 부착될 수 있다. 편광 필름은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
도 18 및 도 19를 참조하면, 충격 흡수층(ISL) 및 반사 방지층(RPL)은 기능층(FTL)으로 정의될 수 있다. 즉, 기능층(FTL)은 충격 흡수층(ISL) 또는 반사 방지층(RPL)을 포함할 수 있다. 그러나, 이는 예시적으로 도시한 것으로서, 기능층(FTL)은 충격 흡수층(ISL) 및 반사 방지층(RPL) 외에도 다양한 기능들을 제공하는 구성들을 더 포함할 수도 있다.
제1 영역(AA1) 상에 기능층(FTL)이 배치되고, 벤딩 영역(BA) 상에 보호층(BPL)이 배치될 수 있다. 홈(GV)은 제1 영역(AA1)과 벤딩 영역(BA) 사이의 제1 경계(BA1)부터 제1 경계(BA1)에 인접한 벤딩 영역(BA)의 부분까지 정의될 수 있다.
홈(GV)이 형성되지 않은 보호층(BPL)의 부분에서, 보호층(BPL)의 상면은 제3 접착층(AL3)보다 높게 배치될 수 있다. 바람직하게는, 보호층(BPL)의 상면은 기능층(FTL)의 상면과 동일 높이로 배치될 수 있으나, 본 발명의 실시 예는 이에 한정되지 않을 수 있다. 예를 들어, 보호층(BPL)이 제3 접착층(AL3)보다 높게 배치되는 조건 하에, 보호층(BPL)의 상면은 기능층(FTL)의 상면과 다른 높이로 배치될 수도 있다. 기능층(FTL)의 상면은 전자 패널(EP)(또는 표시 패널(DP))과 마주보지 않는 기능층(FTL)의 일면으로 정의될 수 있다.
홈(GV)의 바닥면(BS)은 제3 접착층(AL3)의 상면과 동일한 높이로 배치될 수 있다. 제3 접착층(AL3)의 상면은 기능층(FTL)과 마주보는 제3 접착층(AL3)의 일면으로 정의될 수 있다. 홈(GV)의 바닥면(BS)은 홈(GV)이 형성된 보호층(BPL)의 부분에서 보호층(BPL)의 가장 낮은 면을 가리킬 수 있다. 이러한 구조에 따라, 홈(GV)은 벤딩 영역(BA)에 인접한 기능층(FTL)의 일측면(OS1)을 노출시킬 수 있다.
홈(GV) 아래에서 보호층(BPL)은 벤딩 영역(BA)에 인접한 제3 접착층(AL3)의 일측면(OS2)에 접촉할 수 있다. 홈(GV) 아래에서 보호층(BPL)에 의해, 벤딩 영역(BA)이 외부에 노출되지 않을 수 있다.
제2 방향(DR2)으로 홈(GV)의 폭(WT)은 100 마이크로미터(μm) 내지 300 마이크로미터(μm)일 수 있다. 제2 방향(DR2)은 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)이 배열된 방향으로 정의될 수 있다. 홈(GV)의 폭(WT)은 홈(GV)의 바닥면(BS)의 폭으로 정의될 수 있다.
이하, 도 18에 도시된, 전자 패널(EP) 상에 충격 흡수층(ISL)이 배치된 구성을 기준으로, 본 발명의 실시 예가 설명될 것이다. 그러나, 이에 한정되지 않고, 이하 설명될 구성들은, 도 19에 도시된, 전자 패널(EP') 상에 반사 방지층(RPL)이 배치된 구성에도 적용될 수 있다.
도 20은 도 18에 도시된 전자 패널과 충격 흡수층의 폴딩 상태를 도시한 도면이다.
도 20을 참조하면, 표시 장치(DD)가 인-폴딩될 때, 전자 패널(EP)과 기능층(FTL)이 폴딩될 수 있다. 도 20에서 점선으로 표시된 부분은 제1 영역(AA1)일 수 있다. 설명의 편의를 위해, 점선으로 표시된 부분에 제1 영역(AA1)의 도면 부호는 생략하였다.
폴딩 영역(FA)이 폴딩되어 제1 영역(AA1)이 폴딩될 때, 전자 패널(EP)보다 내측에 배치된 기능층(FTL)이 슬립될 수 있다. 예를 들어, 유동성을 갖는 제3 접착층(AL3)에 의해, 기능층(FTL)의 일측면(OS1)이 제1 영역(AA1)에서 벤딩 영역(BA)을 향해 슬립될 수 있다. 제3 접착층(AL3)도 제1 영역(AA1)에서 벤딩 영역(BA)을 향해 슬립될 수 있다.
제2 방향(DR2)을 기준으로 홈(GV)의 폭(WT)은, 제1 영역(AA1)에서 벤딩 영역(BA)으로 슬립되는 기능층(FTL)의 슬립 폭(SWT)보다 클 수 있다. 기능층(FTL)의 슬립 폭(SWT)은 폴딩 영역(FA)이 언폴딩 상태에서 폴딩 상태로 변형될 때, 슬립되는 기능층(FTL)의 이동량으로 정의될 수 있다.
이러한 구조에 따라, 폴딩 영역(FA)이 폴딩될 때, 기능층(FTL)의 일측면(OS1)은 보호층(BPL)에 내측면(IS)에 접촉하지 않을 수 있다. 보호층(BPL)의 내측면(IS)은 홈(GV)이 정의된 부분에서 기능층(FTL)의 일측면(OS1)과 마주보는 보호층(BPL)의 일면으로 정의될 수 있다.
도 21은 제1 비교 실시 예에 따른 보호층의 구성을 보여주는 도면이다. 도 22는 제2 비교 실시 예에 따른 보호층의 구성을 보여주는 도면이다.
도 21을 참조하면, 제1 비교 보호층(CBPL1)은 기능층(FTL)의 일측면(OS1) 및 제3 접착층(AL3)의 일측면(OS2)에 접촉할 수 있다. 폴딩 영역(FA)이 도시되지 않았으나, 도 21은 실질적으로, 기능층(FTL)이 폴딩된 상태를 나타낸다.
앞서 도 20에서 설명된 바와 같이, 폴딩 동작시, 기능층(FTL) 및 제3 접착층(AL3)이 벤딩 영역(BA)을 향해 슬립될 수 있다. 제3 접착층(AL3)은 유동성을 가지며, 기능층(FTL)은 제3 접착층(AL3)보다 단단한 성질을 가질 수 있다. 슬립되는 제3 접착층(AL3) 및 기능층(FTL)은 제1 비교 보호층(CBPL1)을 밀어낼 수 있다.
제3 접착층(AL3)이 제1 비교 보호층(CBPL1)을 밀어내더라도, 제3 접착층(AL3)은 유동성을 가지므로, 제3 접착층(AL3)은 제1 비교 보호층(CBPL1)에 별다른 영향을 미치지 않을 수 있다. 그러나, 보다 단단한 성질을 갖는 기능층(FTL)이 제1 비교 보호층(CBPL1)을 밀어낼 때, 제1 비교 보호층(CBPL1)은 기능층(FTL)의 밀어내는 힘에 영향을 받을 수 있다.
기능층(FTL)의 밀어내는 힘에 의해 제1 비교 보호층(CBPL1)이 박리될 수 있다. 제1 비교 보호층(CBPL1)이 박리될 때, 제1 비교 보호층(CBPL1)의 박리력에 의해 벤딩 영역(BA)의 상면이 손상될 수 있다. 예를 들어, 제1 비교 보호층(CBPL1)의 박리력에 의해 벤딩 영역(BA)에 배치된 배선들이 손상될 수 있다.
도 20을 참조하면, 본 발명의 실시 예에 따르면, 기능층(FTL)에 인접한 보호층(BPL)의 상면에 홈(GV)이 정의되어 보호층(BPL)의 상부가 기능층(FTL)과 이격될 수 있다. 따라서, 폴딩 영역(FA)이 폴딩될 때, 슬립되는 기능층(FTL)이 보호층(BPL)에 접촉하지 않을 수 있다. 그 결과, 기능층(FTL)이 보호층(BPL)을 밀어내지 않으므로, 보호층(BPL)의 박리 현상이 방지되고, 보호층(BPL)에 부착된 벤딩 영역(BA)의 손상이 방지될 수 있다.
도 22를 참조하면, 제2 비교 보호층(CBPL2)은 기능층(FTL)의 일측면(OS1) 및 제3 접착층(AL3)의 일측면(OS2)과 이격될 수 있다. 폴딩 영역(FA)이 도시되지 않았으나, 도 22는 실질적으로, 기능층(FTL)이 폴딩된 상태를 나타낸다.
앞서 도 20에서 설명된 바와 같이, 폴딩 동작시, 기능층(FTL) 및 제3 접착층(AL3)이 벤딩 영역(BA)을 향해 슬립될 수 있다. 폴딩 영역(FA)이 폴딩되더라도, 기능층(FTL) 및 제3 접착층(AL3)은 제2 비교 보호층(CBPL2)에 접촉하지 않을 수 있다.
제2 비교 보호층(CBPL2)과 기능층(FTL) 사이 및 제2 비교 보호층(CBPL2)과 제3 접착층(AL3) 사이의 공간을 통해 외부의 정전기(ESD)가 벤딩 영역(BA)에 인가될 수 있다. 정전기(ESD)에 의해 벤딩 영역(BA)에 배치된 배선들이 손상될 수 있다.
도 20을 참조하면, 본 발명의 실시 예에 따르면, 홈(GV) 아래의 보호층(BPL)의 부분이 기능층(FTL) 아래의 제3 접착층(AL3)의 일측면(OS2)에 접촉하도록 배치될 수 있다. 따라서, 제3 접착층(AL3)에 인접한 벤딩 영역(BA)의 부분이 보호층(BPL)에 의해 외부에 노출되지 않을 수 있다. 그 결과, 벤딩 영역(BA)에 인가되는 외부의 정전기(ESD)가 보호층(BPL)에 의해 차단하여 벤딩 영역(BA)이 보호될 수 있다.
도 23 내지 도 27은 본 발명의 다양한 실시 예들의 따른 홈들의 형상을 도시한 도면이다.
예시적으로 도 24 내지 도 27은 도 18에 대응하는 단면으로 도시되었다. 이하, 도 18에 도시된 홈(GV)과 다른 구성을 위주로, 도 23 내지 도 27에 도시된 홈들(GV-1~GV-5)의 구성들이 설명될 것이다.
도 23을 참조하면, 도 18에 도시된 홈(GV)과 달리, 홈(GV-1)의 바닥면(BS)은 제3 접착층(AL3)의 상면보다 낮게 배치될 수 있다. 홈(GV-1)은 벤딩 영역(BA)에 인접한 기능층(FTL)의 일측면(OS1)을 노출시킬 수 있다. 홈(GV-1)의 깊이는 홈(GV)의 깊이보다 클 수 있다. 홈(GV-1) 아래에서, 보호층(BPL)이 벤딩 영역(BA)에 인접한 제3 접착층(AL3)의 일측면(OS2)에 접촉하므로, 벤딩 영역(BA)이 외부에 노출되지 않을 수 있다.
도 24를 참조하면, 복수개의 홈들(GV-2)이 기능층(FTL)에 인접한 보호층(BPL)의 상면에 정의될 수 있다. 홈들(GV-2) 중 기능층(FTL)에 인접한 홈(GV-2)은 기능층(FTL)의 일측면(OS1)을 노출시킬 수 있다.
도 25 및 도 26을 참조하면, 복수개의 홈들(GV-3,GV-4)이 기능층(FTL)에 인접한 보호층(BPL)의 상면에 정의될 수 있다. 홈들(GV-3,GV-4)은 기능층(FTL)과 이격될 수 있다. 홈들(GV-3,GV-4)은 기능층(FTL)의 일측면(OS1)을 노출시키지 않을 수 있다. 그러나, 폴딩 동작시, 슬립되는 기능층(FTL)의 밀어내는 힘은 홈들(GV-3,GV-4)의 완충 작용에 따라 완화될 수 있다.
예시적으로, 홈들(GV-3,GV-4) 중 기능층(FTL)에 가장 인접한 홈들(GV-3,GV-4)과 기능층(FTL) 사이의 간격(GP)은 10 마이크로미터(μm) 내지 100 마이크로미터(μm)일 수 있다.
도 25를 참조하면, 홈들(GV-3) 각각의 바닥은 제3 접착층(AL3)의 상면과 동일한 높이로 배치될 수 있다.
도 26을 참조하면, 홈들(GV-4) 각각의 바닥은 제3 접착층(AL3)의 상면보다 낮게 배치될 수 있다.
도 27을 참조하면, 홈(GV-5)이 기능층(FTL)에 인접한 보호층(BPL)의 상면에 정의될 수 있다. 벤딩 영역(BA)에 인접한 기능층(FTL)의 일측면(OS1')은 벤딩 영역(BA)과 제1 영역(AA1) 사이의 제1 경계(BA1)와 이격되어 제1 영역(AA1) 상에 배치될 수 있다. 홈(GV-5)의 깊이는 홈(GV-1)의 깊이보다 클 수 있다.
도 28 내지 도 31은 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
도 28을 참조하면, 전자 패널(EP)이 준비되고, 기능층(FTL) 및 기능층(FTL) 상에 배치된 이형 필름(RFL)이 제1 영역(AA1) 상에 제공될 수 있다.
기능층(FTL)의 상면 및 하면에 이형 필름들이 부착된 상태에서, 기능층(FTL)이 이송될 수 있다. 이형 필름들은 기능층(FTL)을 보호할 수 있다. 기능층(FTL)의 하면에 부착된 이형 필름이 제거된 후, 기능층(FTL)의 하면이 제3 접착층(AL3)에 부착될 수 있다. 기능층(FTL)의 상면에 부착된 이형 필름(RFL)은 홈(GV)이 형성될 때 제거되지 않을 수 있다.
벤딩 영역(BA) 상에 보호층(BPL)을 형성하기 위한 레진(RIN)이 제공될 수 있다. 레진(RIN)은 기능층(FTL)의 일측면(OS1) 및 제3 접착층(AL3)의 일측면(OS2)에 접촉하도록 제공될 수 있다. 레진(RIN)이 경화되어 보호층(BPL)이 형성될 수 있다. 따라서, 보호층(BPL)이 벤딩 영역(BA) 상에 제공될 수 있다.
도 29를 참조하면, 제1 영역(AA1)에 인접한 보호층(BPL)의 상면에 레이저 빔(LB)이 조사될 수 있다. 레이저 빔(LB)은 벤딩 영역(BA)에 인접한 이형 필름(RFL)의 상면에도 조사될 수 있다. 이형 필름(RFL)의 상면은 전자 패널(EP)(또는 표시 패널(DP))과 마주보지 않는 이형 필름(RFL)의 일면으로 정의될 수 있다. 레이저 빔(LB)은 연속하여 제1 영역(AA1)에 인접한 보호층(BPL)의 상면부터 벤딩 영역(BA)에 인접한 이형 필름(RFL)의 상면까지 조사될 수 있다.
기능층(FTL)의 일측면(OS1)에 접촉하는 보호층(BPL)의 부분까지 제거되어야 하나, 기능층(FTL)의 일측면(OS1)에 접촉하는 보호층(BPL)의 부분까지만 레이저 빔(LB)이 정밀하게 조사되기 어려울 수 있다. 그러므로, 공정 마진을 고려하여, 이형 필름(RFL)의 상면까지 레이저 빔(LB)이 조사될 수 있다. 레이저 빔(LB)은 UV 레이저일 수 있다. 레이저 빔(LB)의 파장은 344 나노미터(nm)일 수 있다.
도 29 및 도 30을 참조하면, 레이저 빔(LB)에 의해 보호층(BPL)의 상면부터 소정의 깊이만큼 보호층(BPL)의 부분이 제거되어 제1 영역(AA1)에 인접한 보호층(BPL)의 상면에 홈(GV)이 형성될 수 있다. 또한, 레이저 빔(LB)에 의해 이형 필름(RFL)의 상면부터 소정의 깊이만큼 이형 필름(RFL)의 부분이 제거될 수 있다. 이형 필름(RFL)에 의해 기능층(FTL)이 레이저 빔(LB)으로부터 보호될 수 있다.
도 31을 참조하면, 이형 필름(RFL)이 기능층(FTL)으로부터 제거될 수 있다. 따라서, 도 18에 도시된 홈(GV)이 형성된 표시 장치(DD)가 제조될 수 있다.
레이저 빔(LB)의 파워를 높이거나 레이저 빔(LB)의 조사 시간을 길게 설정할 경우, 도 23에 도시된 바와 같이, 홈(GV)보다 더 깊은 홈(GV-1)이 형성될 수 있다. 이러한 경우, 이형 필름(RFL)이 도 23보다 더 깊게 제거될 수 있다.
도 32는 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법을 서명하기 위한 도면들이다. 도 33은 본 발명의 다른 실시 예에 따른 표시 장치의 제조 방법을 서명하기 위한 도면들이다.
도 32 및 도 33에 도시된 레이저 빔(LB)의 조사 방법을 제외하면, 다른 실시 예에 따른 표시 장치의 제조 방법은 도 28 내지 도 31에 도시된 제조 방법과 동일할 수 있다. 따라서, 이하 레이저 빔(LB)의 조사 방법이 설명될 것이다.
도 32를 참조하면, 레이저 빔들(LB)이 서로 이격되어 조사됨으로써, 제1 영역(AA1)에 인접한 보호층(BPL)의 상면에 복수개의 홈들(GV-3)이 형성될 수 있다. 홈들(GV-3)은 도 25에 도시됨 홈들(GV-3)로서 기능층(FTL)과 이격될 수 있다.
레이저 빔들(LB)의 조사 위치를 조절함으로써, 도 24에 도시된 홈들(GV-2)이 형성될 수 있다. 또한, 레이저 빔들(LB)의 파워 또는 조사 시간을 조절함으로써, 도 26에 도시된 바와 같이, 홈들(GV-3)보다 더 깊은 홈들(GV-4)이 형성될 수 있다.
도 33을 참조하면, 레이저 빔(LB)은 벤딩 영역(BA)에 인접한 이형 필름(RFL)의 상면에 조사될 수 있다. 레이저 빔(LB)의 파워를 높이거나 레이저 빔(LB)의 조사 시간을 길게 설정함으로써, 벤딩 영역(BA)에 인접한 이형 필름(RFL)의 부분 및 벤딩 영역(BA)에 인접한 기능층(FTL)의 부분이 제거될 수 있다. 벤딩 영역(BA)에 인접한 기능층(FTL)의 부분은 전술한 비표시 영역(NDA)에 배치된 부분으로서, 제거되더라도 표시 장치(DD)의 동작에 영향을 미치지 않을 수 있다.
위와 같은 공정에 의해, 도 27에 도시된 홈(GV-5)이 형성될 수 있다. 홈(GV-5)은 홈(GV-1)보다 더 깊게 형성될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
ED: 전자 장치 DD: 표시 장치
EP: 전자 패널 DP: 표시 패널
AA1,AA2: 제1 및 제2 영역 BA: 벤딩 영역
FTL: 기능층 RPL: 반사 방지층
ISL: 충격 흡수층 GV: 홈
BPL: 보호층

Claims (20)

  1. 복수개의 화소들을 포함하고, 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널;
    상기 제1 영역 상에 배치된 기능층; 및
    상기 벤딩 영역 상에 배치된 보호층을 포함하고,
    상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈이 정의되고, 상기 홈은 상기 제1 영역에 인접한 표시 장치.
  2. 제 1 항에 있어서,
    상기 홈은 상기 벤딩 영역에 인접한 상기 기능층의 일측면을 노출시키는 표시 장치.
  3. 제 1 항에 있어서,
    상기 기능층과 상기 제1 영역 사이에 배치된 접착층을 더 포함하고,
    상기 홈이 형성되지 않은 상기 보호층의 상기 일면은 상기 접착층보다 높게 배치되는 표시 장치.
  4. 제 3 항에 있어서,
    상기 홈 아래에서 상기 보호층은 상기 벤딩 영역에 인접한 상기 접착층의 일측면에 접촉하는 표시 장치.
  5. 제 3 항에 있어서,
    상기 홈의 바닥면은 상기 기능층과 마주보는 상기 접착층의 일면과 동일한 높이로 배치되는 표시 장치.
  6. 제 3 항에 있어서,
    상기 홈의 바닥면은 상기 기능층과 마주보는 상기 접착층의 일면보다 낮게 배치되는 표시 장치.
  7. 제 1 항에 있어서,
    상기 홈의 폭은, 상기 제1 영역이 폴딩될 때, 상기 제1 영역에서 상기 벤딩 영역으로 슬립되는 상기 기능층의 슬립 폭보다 큰 표시 장치.
  8. 제 7 항에 있어서,
    상기 홈의 상기 폭은 100 내지 300 마이크로미터인 표시 장치.
  9. 제 1 항에 있어서,
    상기 홈은 복수개로 제공되고, 상기 복수개의 홈들 중 상기 기능층에 인접한 홈은 상기 벤딩 영역에 인접한 상기 기능층의 일측면을 노출시키는 표시 장치.
  10. 제 1 항에 있어서,
    상기 홈은 복수개로 제공되고, 상기 복수개의 홈들은 상기 기능층과 이격된 표시 장치.
  11. 제 1 항에 있어서,
    상기 벤딩 영역에 인접한 상기 기능층의 일측면은 상기 벤딩 영역과 상기 제1 영역 사이의 경계와 이격되어 상기 제1 영역 상에 배치된 표시 장치.
  12. 제 1 항에 있어서,
    상기 홈은 상기 제2 영역에 인접한 상기 보호층의 상기 일면에 정의되지 않는 표시 장치.
  13. 복수개의 화소들을 포함하고, 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널을 준비하는 단계;
    기능층 및 상기 기능층 상에 배치된 이형 필름을 상기 제1 영역 상에 제공하는 단계;
    상기 벤딩 영역 상에 보호층을 제공하는 단계;
    상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈을 형성하는 단계; 및
    상기 이형 필름을 제거하는 단계를 포함하고,
    상기 홈은 상기 제1 영역에 인접한 표시 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 보호층의 상기 일면에 홈을 형성하는 단계는, 상기 제1 영역에 인접한 상기 보호층의 상기 일면에 레이저 빔을 조사하여, 상기 보호층의 상기 일면부터 소정의 깊이만큼 상기 보호층의 부분을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 벤딩 영역에 인접하고, 상기 표시 패널과 마주보지 않는 상기 이형 필름의 일면에 레이저 빔을 조사하여, 상기 이형 필름의 상기 일면부터 소정의 깊이만큼 상기 이형 필름의 부분을 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  16. 제 14 항에 있어서,
    레이저 빔들을 서로 이격시켜 조사하여, 상기 홈을 복수개로 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제 14 항에 있어서,
    상기 벤딩 영역에 인접하고, 상기 표시 패널과 마주보지 않는 상기 이형 필름의 일면에 레이저 빔을 조사하여, 상기 벤딩 영역에 인접한 상기 이형 필름의 부분 및 상기 벤딩 영역에 인접한 상기 기능층의 부분을 제거하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제 13 항에 있어서,
    상기 홈은 상기 제1 영역에 인접하고, 상기 제2 영역에 인접하지 않으며, 상기 홈은 상기 벤딩 영역에 인접한 상기 기능층의 일측면을 노출시키는 표시 장치의 제조 방법.
  19. 제 13 항에 있어서,
    상기 기능층과 상기 제1 영역 사이에 접착층을 제공하는 단계를 더 포함하고,
    상기 홈이 형성되지 않은 상기 보호층의 상기 일면은 상기 접착층보다 높게 배치되며, 상기 홈 아래에서 상기 보호층은 상기 벤딩 영역에 인접한 상기 접착층의 일측면에 접촉하도록 배치되고,
    상기 홈의 바닥면은 상기 기능층과 마주보는 상기 접착층의 일면보다 낮거나 동일한 높이로 배치되는 표시 장치의 제조 방법.
  20. 광 신호가 통과되는 제1 투과 영역이 정의된 표시 장치;
    상기 표시 장치의 동작을 제어하는 제어 모듈;
    상기 표시 장치 아래에 배치되고, 상기 제1 투과 영역에 중첩하고, 상기 광 신호를 수신하는 전자 광학 모듈; 및
    상기 표시 장치 및 상기 전자 광학 모듈을 수용하고 상기 표시 장치를 폴딩 시키기는 제1 케이스 및 제2 케이스를 포함하고,
    상기 표시 장치는,
    복수개의 화소들을 포함하고 폴딩축을 기준으로 폴딩되는 제1 영역, 상기 화소들에 연결된 구동부가 배치된 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널;
    상기 제1 영역 상에 배치된 기능층; 및
    상기 벤딩 영역 상에 배치된 보호층을 포함하고,
    상기 표시 패널과 마주보지 않는 상기 보호층의 일면에 홈이 정의되고, 상기 홈은 상기 제1 영역에 인접한 전자 장치.
KR1020210153103A 2021-11-09 2021-11-09 표시 장치 및 그것의 제조 방법 KR20230067794A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210153103A KR20230067794A (ko) 2021-11-09 2021-11-09 표시 장치 및 그것의 제조 방법
US17/876,853 US20230145495A1 (en) 2021-11-09 2022-07-29 Display device and method for manufacturing the same
CN202222819020.4U CN218585540U (zh) 2021-11-09 2022-10-25 显示设备和包括其的电子设备
CN202211308542.6A CN116110284A (zh) 2021-11-09 2022-10-25 显示设备、用于制造其的方法以及包括其的电子设备
EP22204316.8A EP4178332A1 (en) 2021-11-09 2022-10-28 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210153103A KR20230067794A (ko) 2021-11-09 2021-11-09 표시 장치 및 그것의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230067794A true KR20230067794A (ko) 2023-05-17

Family

ID=84044772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210153103A KR20230067794A (ko) 2021-11-09 2021-11-09 표시 장치 및 그것의 제조 방법

Country Status (4)

Country Link
US (1) US20230145495A1 (ko)
EP (1) EP4178332A1 (ko)
KR (1) KR20230067794A (ko)
CN (2) CN116110284A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7029948B2 (ja) * 2017-12-04 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN108074939A (zh) * 2017-12-15 2018-05-25 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11081660B2 (en) * 2018-05-03 2021-08-03 Samsung Display Co., Ltd. Display device and support film structure for display device
KR20210104509A (ko) * 2020-02-14 2021-08-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN218585540U (zh) 2023-03-07
CN116110284A (zh) 2023-05-12
US20230145495A1 (en) 2023-05-11
EP4178332A1 (en) 2023-05-10

Similar Documents

Publication Publication Date Title
CN218447089U (zh) 显示装置
US20230074833A1 (en) Display device and electronic device including the same
KR20220008983A (ko) 표시 장치 및 그것의 제조 방법
CN115376404A (zh) 显示装置
KR20220022926A (ko) 표시 장치
CN218497728U (zh) 显示装置
KR20230067794A (ko) 표시 장치 및 그것의 제조 방법
US11251256B2 (en) Display apparatus
CN115877919A (zh) 电子设备
KR20220158200A (ko) 표시 장치 및 그것을 포함하는 전자 장치
CN220439148U (zh) 显示装置
CN221040398U (zh) 显示装置
KR20230102048A (ko) 표시 장치 및 그것을 포함하는 전자 장치
EP4379514A1 (en) Digitizer and display device including the same
KR20240069919A (ko) 표시 장치
CN221125450U (zh) 显示装置
CN117316050A (zh) 显示装置
KR20210157527A (ko) 표시 장치 및 그것의 제조 방법
KR20220131457A (ko) 표시 장치 및 표시 장치의 제조 방법