KR20230065438A - 표시 장치 및 그것을 포함하는 전자 장치 - Google Patents

표시 장치 및 그것을 포함하는 전자 장치 Download PDF

Info

Publication number
KR20230065438A
KR20230065438A KR1020210150953A KR20210150953A KR20230065438A KR 20230065438 A KR20230065438 A KR 20230065438A KR 1020210150953 A KR1020210150953 A KR 1020210150953A KR 20210150953 A KR20210150953 A KR 20210150953A KR 20230065438 A KR20230065438 A KR 20230065438A
Authority
KR
South Korea
Prior art keywords
disposed
area
heat dissipation
tape
layer
Prior art date
Application number
KR1020210150953A
Other languages
English (en)
Inventor
박재춘
김민섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210150953A priority Critical patent/KR20230065438A/ko
Priority to US17/877,035 priority patent/US20230136429A1/en
Priority to CN202211280400.3A priority patent/CN116071995A/zh
Priority to EP22202995.1A priority patent/EP4177707A3/en
Publication of KR20230065438A publication Critical patent/KR20230065438A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층, 상기 방열층과 상기 제2 영역 사이에 배치된 스페이서, 및 상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장된 차광 테이프을 포함하고, 평면상에서 봤을 때, 상기 얼라인 마크는 상기 차광 테이프에 중첩할 수 있다.

Description

표시 장치 및 그것을 포함하는 전자 장치{DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 표시 장치 및 그것을 포함하는 전자 장치에 관한 것이다.
일반적으로 표시 장치는 사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 표시 화면을 통해 사용자에게 영상을 제공한다.
최근 표시 장치의 기술 발달과 함께 다양한 형태의 표시 장치가 개발되고 있다. 예를 들어, 곡면 형태로 변형되거나, 접히거나 말릴 수 있는 다양한 플렉서블 표시 장치들이 개발되고 있다. 플렉서블 표시 장치들은 휴대가 용이하고, 사용자의 편의성을 향상시킬 수 있다.
플렉서블 표시 장치들 중 폴딩 표시 장치는 폴딩축을 기준으로 폴딩된다. 폴딩 표시 장치는 폴딩축을 기준으로 폴딩되는 표시 모듈 및 표시 모듈 아래에 배치되어 표시 모듈을 지지하는 지지부를 포함한다. 지지부는 표시 모듈과 함께 폴딩축을 기준으로 폴딩된다.
본 발명의 목적은 표시 패널의 벤딩 공정시, 얼라인 마크의 인식률을 향상시키고, 인쇄 회로 기판의 시인을 방지할 수 있는 표시 장치 및 그것을 포함하는 전자 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층, 상기 방열층과 상기 제2 영역 사이에 배치된 스페이서, 및 상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장된 차광 테이프을 포함하고, 평면상에서 봤을 때, 상기 얼라인 마크는 상기 차광 테이프에 중첩할 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층, 상기 방열층과 상기 제2 영역 사이에 배치된 스페이서, 상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장되며, 평면상에서 봤을 때, 상기 얼라인 마크에 중첩하는 차광 테이프, 상기 제2 영역의 일측에 연결된 인쇄 회로 기판, 상기 인쇄 회로 기판과 상기 방열층에 부착되고, 상기 인쇄 회로 기판의 테두리에 인접한 제1 테이프, 및 상기 인쇄 회로 기판에 부착되고 상기 방열층에 부착되지 않고, 상기 제1 테이프보다 상기 인쇄 회로 기판의 테두리와 이격된 제2 테이프를 포함할 수 있다.
본 발명의 일 실시 예에 따른 전자 장치는, 광 신호가 통과되는 제1 투과 영역이 정의된 표시 장치, 상기 표시 장치 아래에 배치되고, 상기 제1 투과 영역에 중첩하고, 상기 광 신호를 수신하는 전자광학 모듈, 및 상기 표시 장치 및 상기 전자광학 모듈을 수용하는 케이스를 포함하고, 상기 표시 장치는, 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널, 상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층, 상기 방열층과 상기 제2 영역 사이에 배치된 스페이서, 및 상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장된 차광 테이프을 포함하고, 평면상에서 봤을 때, 상기 얼라인 마크는 상기 차광 테이프에 중첩할 수 있다.
본 발명의 실시 예에 따르면, 벤딩 영역이 벤딩되어 제1 영역 아래에 배치되는 제2 영역의 얼라인 마크가 스페이서에 중첩하지 않고, 방열층 상에 배치된 차광 테이프에 중첩할 수 있다. 따라서, 방열층의 반사광과 스페이서의 반사광이 얼라인 마크에 제공되지 않으므로, 벤딩 공정시 얼라인 마크의 인식률이 향상될 수 있다.
또한, 인쇄 회로 기판과 방열층 사이에서, 인쇄 회로 기판의 테두리에 제1 테이프가 배치되고, 제1 테이프에 의해 정의된 영역 내에 제2 테이프가 배치될 수 있다. 제1 테이프에 의해 인쇄 회로 기판과 방열층이 서로 합착되고, 제2 테이프는 인쇄 회로 기판에 부착되고 방열층에 부착되지 않을 수 있다. 이러한 경우, 제2 테이프에 의해 인쇄 회로 기판의 단차부들이 방열층으로 전달되지 않으므로, 인쇄 회로 기판의 형상이 시인되지 않을 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 사시도이다.
도 2는 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 3은 도 1에 도시된 전자 장치의 분해 사시도이다.
도 4는 도 3에 도시된 전자 장치의 블록도이다.
도 5는 도 3에 도시된 표시 패널의 평면도이다.
도 6은 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 7은 도 5에 도시된 어느 한 화소에 대응하는 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 8은 도 5에 도시된 I-I'선의 단면도이다.
도 9는 도 8에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
도 10은 도 5에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 11은 도 8에 도시된 지지 플레이트의 사시도이다.
도 12는 도 11에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 13은 도 11 및 도 12에 도시된 지지 플레이트의 폴딩 상태를 도시한 도면이다.
도 14는 도 8에 도시된 표시 패널과 인쇄 회로 기판의 전면을 도시한 도면이다.
도 15는 도 14에 도시된 표시 패널 및 인쇄 회로 기판의 배면을 도시한 도면이다.
도 16은 도 15에서 스페이서가 배치된 상태를 도시한 도면이다.
도 17은 도 16에서 차광 테이프들이 배치된 부분들의 확대도이다.
도 18은 도 17에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
도 19는 도 16에서 벤딩 영역이 벤딩되어 제2 영역 및 인쇄 회로 기판이 제1 영역의 후면 상에 배치된 상태를 도시한 도면이다.
도 20은 도 19에서 차광 테이프들이 배치된 부분들의 확대도이다.
도 21은 도 20에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
도 22는 도 20에 도시된 얼라인 마크들을 이용한 얼라인 공정을 설명하기 위한 도면이다.
도 23은 본 발명의 다른 실시 예에 따른 표시 장치를 도시한 도면이다.
도 24는 도 23에 도시된 제1 방열층의 일부분의 단면도이다.
도 25는 도 19에 도시된 Ⅴ-Ⅴ'선의 단면도이다.
도 26은 비교 실시예에 따른 비교 테이프를 사용하여 제1 방열층에 부착된 인쇄 회로 기판을 도시한 도면이다.
도 27은 본 발명의 다른 실시 예에 따른 표시 장치를 도시한 도면이다.
도 28은 도 27에 도시된 Ⅵ-Ⅵ'선의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 명시적으로 여기에서 정의되지 않는 한, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 사시도이다. 도 2는 도 1에 도시된 전자 장치의 폴딩 상태를 도시한 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 전자 장치(ED)는 제1 방향(DR1)으로 연장하는 장변들 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 전자 장치(ED)는 원형 및 다각형 등 다양한 형상들을 가질 수 있다. 전자 장치(ED)는 가요성 표시 장치일 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서 봤을 때"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)는 폴딩 영역(FA) 및 복수개의 비폴딩 영역들(NFA1,NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1,NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 폴딩 영역(FA), 제1 비폴딩 영역(NFA1), 및 제2 비폴딩 영역(NFA2)은 제2 방향(DR2)으로 배열될 수 있다.
예시적으로, 하나의 폴딩 영역(FA)과 두 개의 비폴딩 영역들(NFA1,NFA2)이 도시되었으나, 폴딩 영역(FA) 및 비폴딩 영역들(NFA1,NFA2)의 개수는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 2개보다 많은 복수개의 비폴딩 영역들 및 비폴딩 영역들 사이에 배치된 복수개의 폴딩 영역들을 포함할 수 있다.
전자 장치(ED)의 상면은 표시면(DS)으로 정의될 수 있으며, 표시면(DS)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 전자 장치(ED)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 전자 장치(ED)의 테두리를 정의할 수 있다.
전자 장치(ED)는 적어도 하나의 센서(SN) 및 적어도 하나의 카메라(CA)를 포함할 수 있다. 센서(SN) 및 카메라(CA)는 전자 장치(ED)의 테두리에 인접할 수 있다. 센서(SN) 및 카메라(CA)는 비표시 영역(NDA)에 인접한 표시 영역(DA)에 배치될 수 있다. 센서(SN) 및 카메라(CA)는 제2 비폴딩 영역(NFA2)에 배치될 수 있으나, 이에 한정되지 않고, 센서(SN) 및 카메라(CA)는 제1 비폴딩 영역(NFA1)에 배치될 수도 있다.
센서(SN) 및 카메라(CA)가 배치된 전자 장치(ED)의 부분들을 통해 광이 투과되어 카메라(CA) 및 센서(SN)에 제공될 수 있다. 예시적으로 센서(SN)는 근조도 센서일 수 있으나, 센서(SN)의 종류가 이에 한정되는 것은 아니다. 카메라(CA)는 외부 이미지를 촬영할 수 있다. 센서(SN) 및 카메라(CA)는 복수개로 제공될 수 있다.
도 2를 참조하면, 전자 장치(ED)는 폴딩되거나 언폴딩되는 접이식(폴더블) 전자 장치(ED)일 수 있다. 예를 들어, 폴딩 영역(FA)이 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 휘어져, 전자 장치(ED)가 폴딩될 수 있다. 폴딩축(FX)은 전자 장치(ED)의 장변에 평행한 장축으로 정의될 수 있다.
전자 장치(ED)의 폴딩 시, 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(in-folding)될 수 있다. 그러나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 전자 장치(ED)는 폴딩축(FX)을 중심으로 표시면(DS)이 외부에 노출되도록 아웃-폴딩(out-folding)될 수도 있다.
제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 거리는 곡률 반경(R)에 의해 정의되는 원의 지름보다 작을 수 있다. 따라서, 폴딩 영역(FA)은 제1 방향(DR1)에서 봤을 때, 덤벨 형상으로 폴딩될 수 있다.
도 3은 도 1에 도시된 전자 장치의 분해 사시도이다.
도 3을 참조하면, 전자 장치(ED)는 표시 장치(DD), 카메라(CA), 센서(SN), 전자 모듈(EM), 전원 모듈(PSM), 및 케이스(EDC)를 포함할 수 있다. 별도로 도시하지 않았으나, 전자 장치(ED)는 표시 장치(DD)의 폴딩 동작을 제어하기 위한 기구 구조물(예를 들어, 힌지)을 더 포함할 수 있다.
표시 장치(DD)는 이미지를 생성하고 외부 입력을 감지할 수 있다. 표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함할 수 있다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM) 상에 배치되어 표시 모듈(DM)을 보호할 수 있다. 윈도우 모듈(WM)은 표시 모듈(DM)에서 생성된 광을 투과시켜 사용자에게 제공할 수 있다.
표시 모듈(DM)은 표시 패널(DP)을 포함할 수 있다. 도 3에서 표시 모듈(DM)의 적층 구조물 중 표시 패널(DP)만을 도시하였으나, 실질적으로 표시 모듈(DM)은 표시 패널(DP)의 상측과 하측에 배치된 복수개의 구성들을 더 포함할 수 있다. 표시 모듈(DM)의 세부적인 적층 구조는 이하 상세히 설명될 것이다. 표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1 참조) 및 비표시 영역(NDA, 도 1 참조) 에 대응하는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)에는 제1 투과 영역(TA1) 및 제2 투과 영역(TA2)이 정의될 수 있다. 제1 투과 영역(TA1) 및 제2 투과 영역(TA2)은 주변보다 높은 광 투과율을 가질 수 있다. 제1 투과 영역(TA1) 아래에 카메라(CA)가 배치되고, 제2 투과 영역(TA2) 아래에 센서(SN)가 배치될 수 있다. 제1 및 제2 투과 영역들(TA1,TA2)을 투과한 광이 카메라(CA) 및 센서(SN)에 제공될 수 있다.
표시 모듈(DM)은 표시 패널(DP)의 비표시 영역(NDA) 상에 배치된 데이터 구동부(DDV)를 포함할 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 비표시 영역(NDA) 상에 실장될 수 있다. 그러나, 이에 한정되지 않고, 데이터 구동부(DDV)는 표시 패널(DP)에 연결된 인쇄 회로 기판 상에 실장될 수도 있다.
전자 모듈(EM) 및 전원 모듈(PSM)은 표시 장치(DD) 아래에 배치될 수 있다. 도시하지 않았으나 전자 모듈(EM) 및 전원 모듈(PSM)은 별도의 인쇄 회로 기판을 통해 서로 연결될 수 있다. 전자 모듈(EM)은 표시 장치(DD)의 동작을 제어할 수 있다. 전원 모듈(PSM)은 전자 모듈(EM)에 전원을 공급할 수 있다.
케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 수용할 수 있다. 케이스(EDC)는 표시 장치(DD)를 폴딩시키기 위해 2개의 제1 및 제2 케이스들(EDC1,EDC2)을 포함할 수 있다. 제1 및 제2 케이스들(EDC1,EDC2)은 제1 방향(DR1)으로 연장되어 제2 방향(DR2)으로 배열될 수 있다.
도시하지 않았으나, 전자 장치(ED)는 제1 및 제2 케이스들(EDC1,EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스(EDC)는 윈도우 모듈(WM)과 결합될 수 있다. 케이스(EDC)는 표시 장치(DD), 전자 모듈(EM), 및 전원 모듈(PSM)을 보호할 수 있다.
도 4는 도 3에 도시된 전자 장치의 블록도이다.
도 4를 참조하면, 전자 장치(ED)는 전자 모듈(EM), 전원 모듈(PSM), 표시 장치(DD), 및 전자광학 모듈(ELM)을 포함할 수 있다. 전자 모듈(EM)은 제어 모듈(10), 무선통신 모듈(20), 영상입력 모듈(30), 음향입력 모듈(40), 음향출력 모듈(50), 메모리(60), 및 외부 인터페이스 모듈(70) 등을 포함할 수 있다. 모듈들은 회로기판에 실장되거나, 플렉서블 회로기판을 통해 전기적으로 연결될 수 있다. 전자 모듈(EM)은 전원 모듈(PSM)과 전기적으로 연결될 수 있다.
제어 모듈(10)은 전자 장치(ED)의 전반적인 동작을 제어할 수 있다. 예를 들어 제어 모듈(10)은 사용자 입력에 부합하게 표시 장치(DD)를 활성화시키거나, 비활성화시킬 수 있다. 제어 모듈(10)은 사용자 입력에 부합하게 영상입력 모듈(30), 음향입력 모듈(40), 및 음향출력 모듈(50) 등을 제어할 수 있다. 제어 모듈(10)은 적어도 하나의 마이크로 프로세서를 포함할 수 있다.
무선통신 모듈(20)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 일반 통신회선을 이용하여 음성 신호를 송/수신할 수 있다. 무선통신 모듈(20)은 송신할 신호를 변조하여 송신하는 송신 회로(22)와, 수신되는 신호를 복조하는 수신 회로(24)를 포함할 수 있다.
영상입력 모듈(30)은 영상 신호를 처리하여 표시 장치(DD)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(40)은 녹음 모드 또는 음성 인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력받아 전기적인 음성 데이터로 변환할 수 있다. 음향출력 모듈(50)은 무선통신 모듈(20)로부터 수신된 음향 데이터 또는 메모리(60)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
외부 인터페이스 모듈(70)은 외부 충전기, 유/무선 데이터 포트, 및 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
전원 모듈(PSM)은 전자 장치(ED)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 전원 모듈(PSM)은 통상의 베터리 장치를 포함할 수 있다.
전자광학 모듈(ELM)은 광 신호를 출력하거나 수신하는 전자 부품일 수 있다. 전자광학 모듈(ELM)은 표시 장치(DD)의 일부 영역을 통해 광 신호를 송신 또는 수신할 수 있다. 본 실시예에서 전자광학 모듈(ELM)은 카메라 모듈(CAM) 및 센서 모듈(SNM)을 포함할 수 있다. 카메라 모듈(CAM)은 도 3에 도시된 카메라(CA)를 포함할 수 있다. 센서 모듈(SNM)은 도 3에 도시된 센서(SN)를 포함할 수 있다.
도 5는 도 3에 도시된 표시 패널의 평면도이다.
도 5를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다.
표시 패널(DP)은 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이의 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 제1 방향(DR1)으로 연장하고, 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)은 제2 방향(DR2)으로 배열될 수 있다.
제1 영역(AA1)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 제2 영역(AA2) 및 벤딩 영역(BA)은 영상을 표시하지 않는 영역일 수 있다.
제1 영역(AA1)은, 제1 방향(DR1)에서 바라봤을 때, 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 제1 비폴딩 영역(NFA1)과 제2 비폴딩 영역(NFA2) 사이의 폴딩 영역(FA)을 포함할 수 있다. 폴딩 영역(FA)이 전술한 폴딩축(FX)을 중심으로 폴딩됨으로써, 표시 패널(DP)이 폴딩될 수 있다. 제1 및 제2 투과 영역들(TA1,TA2)은 표시 영역(DA) 및 제2 비폴딩 영역(NFA2)에 정의될 수 있다.
표시 패널(DP)은 복수개의 화소들(PX), 복수개의 주사 라인들(SL1~SLm), 복수개의 데이터 라인들(DL1~DLn), 복수개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1,CSL2), 전원 라인(PL), 복수개의 연결 라인들(CNL), 및 복수개의 패드들(PD)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV) 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 제1 방향(DR1)으로 서로 반대하는 제1 영역(AA1)의 양측들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 제2 영역(AA2)에 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 제2 영역(AA2) 상에 실장될 수 있다.
주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되고, 벤딩 영역(BA)을 경유하여 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 전원 라인(PL)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있으나, 이에 한정되지 않고, 전원 라인(PL)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수도 있다.
전원 라인(PL)은 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장할 수 있다. 전원 라인(PL)은 평면 상에서 봤을 때, 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 전원 라인(PL)은 구동 전압을 수신할 수 있다.
연결 라인들(CNL)은 제1 방향(DR1)으로 연장하고 제2 방향(DR2)으로 배열될 수 있다. 연결 라인들(CNL)은 전원 라인(PL) 및 화소들(PX)에 연결될 수 있다. 구동 전압은 서로 연결된 전원 라인(PL) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 영역(AA2)의 하단에 인접하게 배치될 수 있다. 데이터 구동부(DDV), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)를 통해 대응하는 패드들(PD)에 연결될 수 있다. 예를 들어, 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)가 데이터 라인들(DL1~DLn)에 각각 대응하는 패드들(PD)에 연결될 수 있다.
패드들(PD)에 인쇄 회로 기판이 연결되고, 인쇄 회로 기판 상에 타이밍 컨트롤러 및 전압 생성부가 배치될 수 있다. 타이밍 컨트롤러는 집적 회로 칩으로 제조되어 인쇄 회로 기판 상에 실장될 수 있다. 타이밍 컨트롤러 및 전압 생성부는 인쇄 회로 기판을 통해 패드들(PD)에 연결될 수 있다.
타이밍 컨트롤러는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다. 전압 생성부는 구동 전압을 생성할 수 있다.
주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공될 수 있다. 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호는 데이터 구동부(DDV)에 제공될 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 6은 도 3에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 6에는 제2 방향(DR2)에서 바라본 표시 패널(DP)의 단면이 도시되었다.
도 6을 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE), 및 박막 봉지층(TFE) 상에 배치된 입력 센싱부(ISP)를 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:polyimide)를 포함할 수 있다. 표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다.
회로 소자층(DP-CL)은 트랜지스터들을 포함할 수 있다. 표시 소자층(DP-OLED)은 트랜지스터들에 연결된 발광 소자들을 포함할 수 있다. 도 5에 도시된 화소들(PX)은 트랜지스터들 및 발광 소자들을 포함할 수 있다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 수분/산소 및 먼지 입자와 같은 이물질로부터 화소들(PX)을 보호할 수 있다.
입력 센싱부(ISP)는 외부의 입력을 감지하기 위한 복수개의 센서들(미 도시됨)을 포함할 수 있다. 센서들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 외부의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 입력들을 포함할 수 있다.
입력 센싱부(ISP)는 표시 패널(DP)의 제조 시, 박막 봉지층(TFE) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 센싱부(ISP)는 표시 패널(DP)과는 별도의 패널로 제조되어, 접착층에 의해 표시 패널(DP)에 부착될 수도 있다.
도 7은 도 5에 도시된 어느 한 화소에 대응하는 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 7을 참조하면, 화소(PX)는 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE)(또는 애노드), 제2 전극(CE)(또는 캐소드), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘, 비정질 실리콘, 또는 금속 산화물을 포함할 수 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED)를 연결하기 위한 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 포함할 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다.
제4 절연층(INS4)은 제1 연결 전극(CNE1) 상에 배치될 수 있다. 제4 절연층(INS4) 상에 제5 절연층(INS5)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제5 절연층(INS5) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4, INS5)에 정의된 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다.
제2 연결 전극(CNE2) 상에 제6 절연층(INS6)이 배치될 수 있다. 버퍼층(BFL)부터 제6 절연층(INS6)까지의 층은 회로 소자층(DP-CL)으로 정의될 수 있다. 제1 절연층(INS1) 내지 제6 절연층(INS6)은 무기층 또는 유기층일 수 있다.
제6 절연층(INS6) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제6 절연층(INS6)에 정의된 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE) 및 제6 절연층(INS6) 상에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의된 화소 정의막(PDL)이 배치될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다. 정공 제어층(HCL) 및 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 발광 소자(OLED)가 배치된 층은 표시 소자층(DP-OLED)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다.
제1 및 제3 봉지층들(EN1, EN3)은 무기 절연층을 포함하고, 수분/산소로부터 화소(PX)를 보호할 수 있다. 제2 봉지층(EN2)은 유기 절연층을 포함하고, 먼지 입자와 같은 이물질로부터 화소(PX)를 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
박막 봉지층(TFE) 상에 입력 센싱부(ISP)가 배치될 수 있다. 입력 센싱부(ISP)는 박막 봉지층(TFE)의 상면에 바로 제조될 수 있다. 입력 센싱부(ISP)는 절연층(IOL), 제1 및 제2 도전 패턴들(CTL1,CTL2), 및 제1 및 제2 절연층들(T-IL1,T-IL2)을 포함할 수 있다.
절연층(IOL)은 박막 봉지층(TFE) 상에 배치될 수 있다. 절연층(IOL)은 무기 절연층을 포함할 수 있다. 적어도 하나 이상의 무기 절연층이 절연층(IOL)으로서, 박막 봉지층(TFE) 상에 제공될 수 있다.
제1 도전 패턴(CTL1)은 절연층(IOL) 상에 배치될 수 있다. 제1 도전 패턴(CTL1)을 덮도록 절연층(IOL) 상에 제1 절연층(T-IL1)이 배치될 수 있다. 제1 절연층(T-IL1)은 무기 절연층 또는 유기 절연층을 포함할 수 있다.
제1 도전 패턴(CTL1) 상에 배치된 제2 도전 패턴(CTL2)이 배치될 수 있다. 제2 도전 패턴(CTL2)은 제1 절연층(T-IL1) 상에 배치될 수 있다. 제2 절연층(T-IL2)은 제2 도전 패턴(CTL2)을 덮도록 제1 절연층(T-IL1) 상에 배치될 수 있다. 제2 절연층(T-IL2)은 유기 절연층을 포함할 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 비발광 영역(NPA)에 중첩할 수 있다. 도시하지 않았으나, 제1 및 제2 도전 패턴들(CTL1,CTL2)은 발광 영역들(PA) 사이의 비발광 영역(NPA) 상에 배치되고, 메쉬 형상을 가질 수 있다.
제1 및 제2 도전 패턴들(CTL1,CTL2)은 전술한 입력 센싱부(ISP)의 센서들을 형성할 수 있다. 예를 들어, 메쉬 형상의 제1 및 제2 도전 패턴들(CTL1,CTL2)이 소정의 영역에서 서로 분리되어 센서들을 형성할 수 있다. 제2 도전 패턴(CTL2)의 일부는 제1 도전 패턴(CTL1)에 연결될 수 있다.
도 8은 도 5에 도시된 I-I'선의 단면도이다. 도 9는 도 8에 도시된 벤딩 영역이 휘어진 상태를 도시한 도면이다.
예시적으로 도 8에는 I-I'선에 대응하는 표시 모듈(DM)의 단면 및 윈도우 모듈(WM)의 단면이 함께 도시되었다.
도 8을 참조하면, 표시 장치(DD)는 표시 모듈(DM) 및 표시 모듈(DM) 상에 배치된 윈도우 모듈(WM)을 포함할 수 있다. 표시 모듈(DM)은 가요성 표시 모듈일 수 있다.
표시 모듈(DM)은 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)이 전술한 폴딩축(FX)을 중심으로 폴딩됨으로써, 표시 모듈(DM)이 폴딩될 수 있다.
표시 모듈(DM)은 표시부(DSP) 및 지지부(SUP)를 포함할 수 있다. 지지부(SUP)는 표시부(DSP) 아래에 배치되어 표시부(DSP)를 지지할 수 있다.
윈도우 모듈(WM)은 윈도우(WIN), 윈도우 보호층(WP), 하드 코팅층(HC), 및 제1 및 제2 접착층들(AL1,AL2)을 포함할 수 있다. 표시부(DSP)는 표시 패널(DP), 반사 방지층(RPL), 패널 보호층(PPL), 및 제3 내지 제5 접착층들(AL3~AL5)을 포함할 수 있다.
반사 방지층(RPL)은 표시 패널(DP) 상에 배치될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 외부에서 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사되어 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 화소들과 동일한 색을 표시하는 복수개의 컬러 필터들을 포함할 수 있다.
컬러 필터들은 외부광을 화소들(PX)과 동일한 색으로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다. 그러나, 이에 한정되지 않고, 반사 방지층(RPL)은 외부광의 반사율을 감소시키기 위해 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
윈도우(WIN)는 반사 방지층(RPL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치로부터 표시 패널(DP) 및 반사 방지층(RPL)을 보호할 수 있다. 윈도우(WIN)는 광학적으로 투명한 성질을 가질 수 있다. 윈도우(WIN)는 유리를 포함할 수 있다. 그러나, 이에 한정되지 않고, 윈도우(WIN)는 합성 수지 필름을 포함할 수 있다.
윈도우 보호층(WP)은 윈도우(WIN) 상에 배치될 수 있다. 윈도우 보호층(WP)은 폴리이미드 또는 폴리에틸렌테레프탈레이트와 같은 가요성 플라스틱 물질을 포함할 수 있다.
하드 코팅층(HC)은 윈도우 보호층(WP)의 상면 상에 배치될 수 있다. 하드 코팅층(HC)은 윈도우 보호층(WP)의 상면에 코팅될 수 있다.
인쇄층(PIT)은 윈도우 보호층(WP)의 하면에 배치될 수 있다. 인쇄층(PIT)은 흑색을 가질 수 있으나, 인쇄층(PIT)의 색이 이에 한정되는 것은 아니다. 인쇄층(PIT)은 윈도우 보호층(WP)의 테두리에 인접할 수 있다.
패널 보호층(PPL)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호층(PPL)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호층(PPL)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 패널 보호층(PPL)은 폴리에틸렌 테레프탈레이트(PET:polyethylene terephthalate)를 포함할 수 있다.
제1 접착층(AL1)은 윈도우 보호층(WP)과 윈도우(WIN) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 윈도우 보호층(WP)과 윈도우(WIN)가 서로 합착될 수 있다. 제1 접착층(AL1)은 인쇄층(PIT)을 덮을 수 있다.
제2 접착층(AL2)은 윈도우(WIN)와 반사 방지층(RPL) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 윈도우(WIN)와 반사 방지층(RPL)이 서로 합착될 수 있다.
제3 접착층(AL3)은 반사 방지층(RPL)과 표시 패널(DP) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 반사 방지층(RPL)과 표시 패널(DP)이 서로 합착될 수 있다.
표시 패널(DP)과 패널 보호층(PPL) 사이에 제4 접착층(AL4)이 배치될 수 있다. 표시 패널(DP)과 패널 보호층(PPL)은 제4 접착층(AL4)에 의해 서로 합착될 수 있다.
패널 보호층(PPL)과 지지부(SUP) 사이에 제5 접착층(AL5)이 배치될 수 있다. 패널 보호층(PPL)과 지지부(SUP)는 제5 접착층(AL5)에 의해 서로 합착될 수 있다. 제5 접착층(AL5)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하고, 폴딩 영역(FA)에 중첩하지 않을 수 있다. 즉, 제5 접착층(AL5)은 폴딩 영역(FA)에 배치되지 않을 수 있다.
제1 내지 제5 접착층들(AL1~AL5)은 감압 접착제(PSA: Pressure Sensitive Adhesive) 또는 광학 투명 접착제(OCA: Optically Clear Adhesive)와 같은 투명한 접착제를 포함할 수 있으나, 접착제의 종류가 이에 한정되는 것은 아니다.
이하 본 명세서에서 "두께"는 제3 방향(DR3)으로 측정된 수치를 나타내고, "폭"은 수평한 방향인 제1 방향(DR1) 또는 제2 방향(DR2)으로 측정된 수치를 나타낼 수 있다.
패널 보호층(PPL)의 두께는 윈도우 보호층(WP)의 두께보다 작고, 반사 방지층(RPL)의 두께는 패널 보호층(PPL)의 두께보다 작을 수 있다. 표시 패널(DP)의 두께는 반사 방지층(RPL)의 두께보다 작고, 윈도우(WIN)의 두께와 같을 수 있다.
예시적으로, 윈도우 보호층(WP)의 두께는 65 마이크로미터이고, 패널 보호층(PPL)의 두께는 50 마이크로미터일 수 있다. 반사 방지층(RPL)의 두께는 31 마이크로미터이고, 윈도우(WIN) 및 표시 패널(DP) 각각의 두께는 30 마이크로미터일 수 있다.
제1 접착층(AL1)의 두께는 반사 방지층(RPL)의 두께보다 크고, 패널 보호층(PPL)의 두께보다 작을 수 있다. 제2 접착층(AL2) 및 제3 접착층(AL3) 각각의 두께는 패널 보호층(PPL)의 두께와 같을 수 있다. 제4 접착층(AL4)의 두께는 표시 패널(DP)의 두께보다 작을 수 있다. 제5 접착층(AL5)의 두께는 제4 접착층(AL4)의 두께보다 작을 수 있다. 하드 코팅층(HC)의 두께는 제5 접착층(AL5)의 두께보다 작을 수 있다.
예시적으로, 제1 접착층(AL1)의 두께는 35 마이크로미터이고, 제2 접착층(AL2) 및 제3 접착층(AL3) 각각의 두께는 50 마이크로미터이고, 제4 접착층(AL4)의 두께는 18 마이크로미터이고, 제5 접착층(AL5)의 두께는 16 마이크로미터이고, 하드 코팅층(HC)의 두께는 5 마이크로미터일 수 있다.
표시 패널(DP), 반사 방지층(RPL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)은 서로 같은 폭을 가질 수 있다. 윈도우 보호층(WP) 및 제1 접착층(AL1)은 서로 같은 폭을 가질 수 있다.
표시 패널(DP), 반사 방지층(RPL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 클 수 있다. 표시 패널(DP)의 폭은 제1 영역(AA1)에 배치된 표시 패널(DP)의 부분의 폭을 가리킬 수 있다. 표시 패널(DP), 반사 방지층(RPL), 패널 보호층(PPL), 및 제3 및 제4 접착층들(AL3,AL4)의 테두리들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 외측에 배치될 수 있다.
윈도우(WIN) 및 제2 접착층(AL2)의 폭들은 윈도우 보호층(WP) 및 제1 접착층(AL1)의 폭들보다 작을 수 있다. 제2 접착층(AL2)의 폭은 윈도우(WIN)의 폭보다 작을 수 있다. 윈도우(WIN)의 테두리는 윈도우 보호층(WP) 및 제1 접착층(AL1)의 테두리들보다 내측에 배치될 수 있다. 제2 접착층(AL2)의 테두리는 윈도우(WIN)의 테두리보다 내측에 배치될 수 있다.
제5 접착층(AL5)의 폭은 표시 패널(DP)의 폭보다 작을 수 있다. 제5 접착층(AL5)의 테두리는 표시 패널(DP)의 테두리보다 내측에 배치될 수 있다.
지지부(SUP)는 지지 플레이트(PLT), 코팅층(CAT), 제1 및 제2 방열층들(RHL1,RHL2), 커버층(COV), 쿠션층(CUL), 및 절연 테이프(ITAP)를 포함할 수 있다.
지지 플레이트(PLT)는 표시부(DSP) 아래에 배치되어 표시부(DSP)를 지지할 수 있다. 지지 플레이트(PLT)는 표시 패널(DP)을 지지할 수 있다. 지지 플레이트(PLT)는 표시부(DSP)보다 강성을 가질 수 있다.
지지 플레이트(PLT)는 패널 보호층(PPL) 아래에 배치될 수 있다. 제5 접착층(AL5)은 지지 플레이트(PLT)와 패널 보호층(PPL) 사이에 배치될 수 있다. 제5 접착층(AL5)에 의해 지지 플레이트(PLT)와 패널 보호층(PPL)이 서로 합착될 수 있다.
지지 플레이트(PLT)는 금속 물질을 포함할 수 있다. 예를 들어, 지지 플레이트(PLT)는 스테인레스강을 포함할 수 있으나, 지지 플레이트(PLT)의 금속 물질은 이에 한정되지 않는다. 또한, 이에 한정되지 않고, 지지 플레이트(PLT)는 비금속 물질을 포함할 수도 있다. 예를 들어, 지지 플레이트(PLT)는 강화 섬유 복합재로서, 탄소 섬유 강화 플라스틱(CFRP: Carbon fiber reinforced plastic) 또는 유리 섬유 강화 플라스틱(GFRP: Glass fiber reinforced plastic)을 포함할 수도 있다.
폴딩 영역(FA)은 곡면부(CSP), 제1 역곡률부(ICV1), 및 제2 역곡률부(ICV2)를 포함할 수 있다. 곡면부(CSP)는 제1 역곡률부(ICV1) 및 제2 역곡률부(ICV2) 사이에 배치될 수 있다. 제1 역곡률부(ICV1)는 곡면부(CSP) 및 제1 비폴딩 영역(NFA1) 사이에 배치될 수 있다. 제2 역곡률부(ICV2)는 곡면부(CSP) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다.
폴딩 영역(FA)이 폴딩 됐을 때, 곡면부(CSP)와 제1 및 제2 역곡률부들(ICV1,ICV2)은 서로 반대로 휘어질 수 있으며, 이러한 형상은 이하, 도 13에 도시될 것이다.
곡면부(CSP)에 중첩하는 지지 플레이트(PLT)의 부분에 복수개의 개구부들(OP)이 정의될 수 있다. 개구부들(OP)은 지지 플레이트(PLT)의 부분들을 제3 방향(DR3)으로 관통하여 형성될 수 있다.
제1 및 제2 역곡률부들(ICV1,ICV2) 각각에 중첩하는 지지 플레이트(PLT)의 부분의 하면에는 복수개의 홈들(GV)이 정의될 수 있다. 홈들(GV)은 지지 플레이트(PLT)의 하면이 소정의 깊이만큼 제거되어 형성될 수 있다. 지지 플레이트(PLT)의 하면은 표시 패널(DP)의 제1 영역(AA1)과 마주보지 않는 면으로 정의될 수 있다.
개구부들(OP) 및 홈들(GV)이 폴딩 영역(FA)에 중첩하는 지지 플레이트(PLT)의 부분에 정의됨으로써, 폴딩 영역(FA)에 중첩하는 지지 플레이트(PLT)의 부분의 유연성이 높아질 수 있다. 그 결과, 지지 플레이트(PLT)가 폴딩 영역(FA)을 중심으로 용이하게 폴딩될 수 있다.
코팅층(CAT)은 지지 플레이트(PLT) 상에 배치될 수 있다. 코팅층(CAT)은 지지 플레이트(PLT)의 상면에 코팅될 수 있다. 코팅층(CAT)은 지지 플레이트(PLT)와 제5 접착층(AL5) 사이에 배치될 수 있다.
코팅층(CAT)은 광을 흡수하는 흑색을 가질 수 있다. 이러한 경우, 표시 모듈(DM) 위에서 표시 모듈(DM)을 바라봤을 때, 코팅층(CAT) 아래에 배치된 구성 요소들이 시인되지 않을 수 있다.
커버층(COV)은 지지 플레이트(PLT) 아래에 배치될 수 있다. 커버층(COV)은 지지 플레이트(PLT) 아래에서, 지지 플레이트(PLT)에 정의된 개구부들(OP)을 커버할 수 있다. 커버층(COV)이 개구부들(OP)을 커버함으로써, 외부의 이물질들이 개구부들(OP)을 통해 표시부(DSP) 내로 침투하지 않을 수 있다.
커버층(COV)은 폴딩 영역(FA)에 중첩하고 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하지 않을 수 있다. 커버층(COV)은 곡면부(CSP)에 중첩하고, 제1 및 제2 역곡률부들(ICV1,ICV2)에 중첩하지 않을 수 있다.
커버층(COV)은 지지 플레이트(PLT)보다 낮은 탄성 계수를 가질 수 있다. 예를 들어, 커버층(COV)은 열가소성 폴리 우레탄 또는 고무를 포함할 수 있으나, 커버층(COV)의 물질이 이에 제한되는 것은 아니다. 커버층(COV)은 시트 형태로 제조되어 지지 플레이트(PLT)에 부착될 수 있다.
제1 및 제2 방열층들(RHL1,RHL2)은 지지 플레이트(PLT) 아래에 배치될 수 있다. 제1 방열층(RHL1)은 표시 패널(DP)의 제1 비폴딩 영역(NFA1) 아래에 배치되고, 제2 방열층(RHL2)은 표시 패널(DP)의 제2 비폴딩 영역(NFA2) 아래에 배치될 수 있다. 제1 방열층(RHL1)은 제1 비폴딩 영역(NFA1)에 중첩하고, 제2 방열층(RHL2)은 제2 비폴딩 영역(NFA2)에 중첩할 수 있다.
제1 방열층(RHL1) 및 제2 방열층(RHL2)은 폴딩 영역(FA)에 중첩하지 않을 수 있다. 즉, 제1 방열층(RHL1) 및 제2 방열층(RHL2)은 폴딩 영역(FA)에 배치되지 않을 수 있다. 커버층(COV)은 제1 방열층(RHL1) 및 제2 방열층(RHL2) 사이에 배치될 수 있다.
제1 방열층(RHL1) 및 제2 방열층(RHL2) 각각은 방열 기능을 수행할 수 있다. 제1 방열층(RHL1)은 방열 기능을 수행하기 위해 금속을 포함할 수 있다. 예를 들어, 제1 방열층(RHL1)은 구리를 포함할 수 있으나, 제1 방열층(RHL1)의 금속 물질이 이에 한정되는 것은 아니다. 제2 방열층(RHL2)은 방열 기능을 수행하기 위해 그라파이트(graphite)를 포함할 수 있다.
도시하지 않았으나, 제1 방열층(RHL1) 및 제2 방열층(RHL2) 각각은 접착층에 의해 지지 플레이트(PLT)의 하면에 부착될 수 있다.
쿠션층(CUL)은 제1 방열층(RHL1) 및 제2 방열층(RHL2) 아래에 배치될 수 있다. 쿠션층(CUL)은 제1 및 제2 비폴딩 영역들(NFA1,NFA2)에 중첩하고 폴딩 영역(FA)에 중첩하지 않을 수 있다. 즉, 쿠션층(CUL)은 폴딩 영역(FA)에 배치되지 않을 수 있다.
쿠션층(CUL)은 표시 모듈(DM)의 하부에 인가되는 외부의 충격을 흡수하여 표시 패널(DP)을 보호할 수 있다. 쿠션층(CUL)은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다. 쿠션층(CUL)은 발포폼, 스펀지, 폴리 우레탄, 또는 열가소성 폴리 우레탄을 포함할 수 있다.
도시하지 않았으나, 쿠션층(CUL)은 접착층에 의해 제1 방열층(RHL1) 및 제2 방열층(RHL2) 각각의 하면에 부착될 수 있다.
쿠션층(CUL) 아래에 절연 테이프(ITAP)가 배치될 수 있다. 절연 테이프(ITAP)는 쿠션층(CUL)의 하면에 부착될 수 있다. 절연 테이프(ITAP)는 단면 테이프를 포함할 수 있다. 예를 들어, 절연 테이프(ITAP)의 상면에 접착층이 배치되고 절연 테이프(ITAP)의 하면에 접착층이 배치되지 않아, 절연 테이프(ITAP)의 상면이 쿠션층(CUL)에 부착될 수 있다.
지지 플레이트(PLT)의 두께는 쿠션층(CUL)의 두께보다 작고, 제1 및 제2 방열층들(RHL1,RHL2) 각각의 두께는 패널 보호층(PPL)의 두께와 같을 수 있다. 커버층(COV)의 두께는 제5 접착층(AL5)의 두께와 같고, 절연 테이프(ITAP)의 두께는 표시 패널(DP)의 두께보다 작고, 제4 접착층(AL4)의 두께보다 클 수 있다. 코팅층(CAT)의 두께는 하드 코팅층(HC)의 두께보다 작을 수 있다.
예시적으로, 지지 플레이트(PLT)의 두께는 120 마이크로미터이고, 쿠션층(CUL)의 두께는 170 마이크로미터이고, 제1 및 제2 방열층들(RHL1,RHL2) 각각의 두께는 50 마이크로미터이고, 커버층(COV)의 두께는 16 마이크로미터이고, 절연 테이프(ITAP)의 두께는 20 마이크로미터이고, 코팅층(CAT)의 두께는 0.8 마이크로미터일 수 있다.
지지 플레이트(PLT)의 폭은 표시부(DSP)의 폭보다 클 수 있다. 지지 플레이트(PLT)의 테두리는 표시부(DSP)의 테두리보다 외측에 배치될 수 있다.
제1 비폴딩 영역(NFA1)에서, 제1 방열층(RHL1)은 지지 플레이트(PLT)의 테두리까지 연장될 수 있다. 제1 비폴딩 영역(NFA1)에서, 쿠션층(CUL) 및 절연 테이프(ITAP)의 폭들은 제1 방열층(RHL1)의 폭보다 작을 수 있다. 제1 비폴딩 영역(NFA1)에서, 쿠션층(CUL) 및 절연 테이프(ITAP)의 테두리들은 지지 플레이트(PLT)의 테두리에 중첩하는 제1 방열층(RHL1)의 테두리보다 내측에 배치될 수 있다.
제2 비폴딩 영역(NFA2)에서, 제2 방열층(RHL2), 쿠션층(CUL), 및 절연 테이프(ITAP)는 서로 같은 폭을 가질 수 있다. 제2 비폴딩 영역(NFA2)에서, 제2 방열층(RHL2), 쿠션층(CUL), 및 절연 테이프(ITAP)의 테두리들은 지지 플레이트(PLT)의 테두리보다 내측에 배치될 수 있다.
도 8 및 도 9를 참조하면, 패널 보호층(PPL) 및 제4 접착층(AL4)은 벤딩 영역(BA) 아래에 배치되지 않을 수 있다. 패널 보호층(PPL) 및 제4 접착층(AL4)은 표시 패널(DP)의 제2 영역(AA2) 아래에 배치될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 제2 영역(AA2) 상에 배치될 수 있다.
표시 장치(DD)는 인쇄 회로 기판(FPCB), 스페이서(SPC), 제1 테이프(TAP1), 및 제2 테이프(TAP2)를 포함할 수 있다. 인쇄 회로 기판(FPCB)은 플렉서블 연성 회로 기판일 수 있다. 그러나, 이에 한정되지 않고, 인쇄 회로 기판(FPCB)은 리지드 타입일 수도 있다. 도시하지 않았으나, 인쇄 회로 기판(FPCB)의 전면(FS)에는 복수개의 소자들이 배치될 수 있다.
인쇄 회로 기판(FPCB)은 표시 패널(DP)의 제2 영역(AA2)에 연결될 수 있다. 제2 영역(AA2)의 일측에 인쇄 회로 기판(FPCB)이 연결될 수 있다. 벤딩 영역(BA)이 벤딩되어, 제2 영역(AA2)이 제1 영역(AA1) 아래에 배치될 수 있다. 따라서, 데이터 구동부(DDV) 및 인쇄 회로 기판(FPCB)은 제1 영역(AA1) 아래에 배치될 수 있다.
제1 테이프(TAP1) 및 제2 테이프(TAP2)는 인쇄 회로 기판(FPCB)의 전면(FS)에 반대하는 인쇄 회로 기판(FPCB)의 배면(BS)에 배치될 수 있다. 제1 테이프(TAP1)는 인쇄 회로 기판(FPCB)의 테두리에 인접하게 배치될 수 있다. 제2 테이프(TAP2)는, 인쇄 회로 기판(FPCB)의 배면(BS)에서, 제1 테이프(TAP1)보다 내측에 배치될 수 있다. 따라서, 제2 테이프(TAP2)는 제1 테이프(TAP1)보다 인쇄 회로 기판(FPCB)의 테두리와 이격될 수 있다.
제1 테이프(TAP1)는 양면 테이프를 포함할 수 있다. 제2 테이프(TAP2)는 단면 테이프를 포함할 수 있다. 제1 테이프(TAP1)는 도전성 양면 테이프일 수 있다. 제1 테이프(TAP1) 및 제2 테이프(TAP2)는 인쇄 회로 기판(FPCB)의 배면(BS)에 부착될 수 있다.
이하 도 9의 설명에서 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)은 표시 패널(DP)의 영역일 수 있다.
도 9를 참조하면, 제2 영역(AA2)은 쿠션층(CUL)과 이격되어 제1 방열층(RHL1) 아래에 배치될 수 있다. 제2 영역(AA2)은 제1 방열층(RHL1)에 부착될 수 있다.
제1 방열층(RHL1)은 제1 영역(AA1) 및 제2 영역(AA2) 사이에 배치될 수 있다. 스페이서(SPC)는 쿠션층(CUL)과 이격되어 제1 방열층(RHL1)과 제2 영역(AA2) 사이에 배치될 수 있다. 스페이서(SPC)와 제2 영역(AA2) 사이에 패널 보호층(PPL) 및 제4 접착층(AL4)이 배치될 수 있다.
스페이서(SPC)는 벤딩 영역(BA)에 인접하게 배치될 수 있다. 스페이서(SPC)는 금속을 포함할 수 있다. 예를 들어, 스페이서(SPC)는 스테인레스강과 같은 금속 물질을 포함할 수 있으나, 스페이서(SPC)의 금속 물질이 이에 한정되는 것은 아니다. 스페이서(SPC)는 단차 보상층으로 정의될 수 있다.
스페이서(SPC)는 접착층들에 의해 제1 방열층(RHL1) 및 제2 영역(AA2)에 부착될 수 있다. 예를 들어, 스페이서(SPC)의 상면 및 하면에 접착층들이 배치되어, 스페이서(SPC)의 상면이 제1 방열층(RHL1)에 부착되고 및 스페이서(SPC)의 하면이 제2 영역(AA2) 상의 패널 보호층(PPL)에 부착될 수 있다.
벤딩 영역(BA)이 벤딩되어 제2 영역(AA2)이 제1 영역(AA1) 아래에 배치될 때, 인쇄 회로 기판(FPCB)의 배면(BS)은 제1 방열층(RHL1)과 마주볼 수 있다. 인쇄 회로 기판(FPCB)은 쿠션층(CUL) 및 절연 테이프(ITAP)에 인접할 수 있다. 인쇄 회로 기판(FPCB)은 제1 영역(AA1)과 마주보지 않는 제1 방열층(RHL1)의 하면에 부착될 수 있다.
제1 테이프(TAP1) 및 제2 테이프(TAP2)는 인쇄 회로 기판(FPCB)과 제1 방열층(RHL1) 사이에 배치될 수 있다. 제1 테이프(TAP1) 및 제2 테이프(TAP2)는 제2 영역(AA2)과 쿠션층(CUL) 사이 및 스페이서(SPC)와 쿠션층(CUL) 사이에 배치될 수 있다.
인쇄 회로 기판(FPCB)의 배면(BS)에 부착된 제1 테이프(TAP1)는 양면 테이프로서, 제1 방열층(RHL1)의 하면에 부착될 수 있다. 제1 테이프(TAP1)에 의해 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1)에 부착될 수 있다. 제2 테이프(TAP2)는 단면 테이프로서, 제1 방열층(RHL1)에 부착되지 않을 수 있다.
도시하지 않았으나, 제1 테이프(TAP1)는 인쇄 회로 기판(FPCB)의 접지 단자에 연결될 수 있다. 제1 테이프(TAP1)는 도전성 양면 테이프이므로, 인쇄 회로 기판(FPCB)의 접지 단자는 제1 테이프(TAP1)를 통해 제1 방열층(RHL1)에 전기적으로 연결될 수 있다. 금속을 포함하는 제1 방열층(RHL1)은 접지 역할을 할 수 있다.
도 10은 도 5에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 10을 참조하면, 표시 장치(DD)에는 제1 및 제2 투과 영역들(TA1,TA2)에 각각 중첩하는 제1 홀(H1)및 제2 홀(H2)이 정의될 수 있다. 제1 홀(H1)은 절연 테이프(ITAP)부터 제2 접착층(AL2)까지 형성될 수 있다. 예를 들어, 제1 홀(H1)은 절연 테이프(ITAP), 쿠션층(CUL), 제2 방열층(RHL2), 패널 보호층(PPL), 표시 패널(DP), 반사 방지층(RPL), 및 제2 내지 제5 접착층들(AL2~AL5)에 형성될 수 있다.
제2 홀(H2)은 절연 테이프(ITAP)부터부터 제5 접착층(AL5)까지 형성될 수 있다. 예를 들어, 제2 홀(H2)은 절연 테이프(ITAP), 쿠션층(CUL), 제2 방열층(RHL2), 코팅층(CAT), 및 제5 접착층(AL5)에 형성될 수 있다.
제1 홀(H1)에는 전술한 카메라(CM)가 배치될 수 있다. 제2 홀(H2)에는 전술한 센서(SN)가 배치될 수 있다. 제1 및 제2 홀들(H1,H2)을 통해 광 신호가 카메라(CM) 및 센서(SN)에 제공될 수 있다. 표시 장치(DD)의 일부 구성들이 제거되어 제1 및 제2 홀들(H1,H2)이 형성되므로, 제1 및 제2 투과 영역들(TA1,TA2)의 광 투과율이 향상될 수 있다.
도 11은 도 8에 도시된 지지 플레이트의 사시도이다.
도 8 및 도 11을 참조하면, 지지 플레이트(PLT)는 제1 영역(AA1)과 제1 및 제2 방열층들(RHL1,RHL2) 사이에 배치될 수 있다. 지지 플레이트(PLT)는 제2 방향(DR2)으로 배열된 제1 지지 플레이트(PLT1), 폴딩 플레이트(PLT_F), 및 제2 지지 플레이트(PLT2)를 포함할 수 있다.
제1 지지 플레이트(PLT1), 폴딩 플레이트(PLT_F), 및 제2 지지 플레이트(PLT2)는 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)에 각각 중첩할 수 있다. 따라서, 폴딩 플레이트(PLT_F)는 제1 지지 플레이트(PLT1) 및 제2 지지 플레이트(PLT2) 사이에 배치될 수 있다.
폴딩 플레이트(PLT_F)에는 격자 패턴이 정의될 수 있다. 예를 들어, 폴딩 플레이트(PLT_F)에는 전술한 개구부들(OP) 및 홈들(GV)이 정의될 수 있다. 예시적으로, 도 11에서 폴딩 플레이트(PLT_F)의 하면에 정의되는 홈들(GV)은 점선으로 도시하였다. 개구부들(OP) 및 홈들(GV)은 격자 형태로 배열되어, 폴딩 플레이트(PLT_F)의 격자 패턴을 형성할 수 있다.
개구부들(OP) 및 홈들(GV)이 폴딩 플레이트(PLT_F)에 정의됨으로써, 폴딩 플레이트(PLT_F)의 면적이 감소되어 폴딩 플레이트(PLT_F)의 강성이 낮아질 수 있다. 따라서, 폴딩 플레이트(PLT_F)에 개구부들(OP) 및 홈들(GV)이 정의되지 않는 경우보다 개구부들(OP) 및 홈들(GV)이 정의된 경우, 폴딩 플레이트(PLT_F)의 유연성이 높아질 수 있다. 그 결과, 폴딩 플레이트(PLT_F)가 보다 용이하게 폴딩될 수 있다.
제2 지지 플레이트(PLT2)에는 전술한 제1 홀(H1) 및 제2 홀(H2)이 정의될 수 있다. 제1 홀(H1) 및 제2 홀(H2)은 제2 지지 플레이트(PLT2)의 테두리에 인접할 수 있다.
도 12는 도 11에 도시된 영역(AA)의 평면에 대한 확대도이다.
도 12를 참조하면, 폴딩 플레이트(PLT_F)는 제2 방향(DR2)으로 배열된 제1 역곡률부(ICV1), 곡면부(CSP), 및 제2 역곡률부(ICV2)를 포함할 수 있다. 제1 역곡률부(ICV1), 곡면부(CSP), 및 제2 역곡률부(ICV2)는 도 8에 도시된 폴딩 영역(FA)의 제1 역곡률부(ICV1), 곡면부(CSP), 및 제2 역곡률부(ICV2)에 각각 대응할 수 있다.
곡면부(CSP)는 제1 역곡률부(ICV1) 및 제2 역곡률부(ICV2) 사이에 배치될 수 있다. 제1 역곡률부(ICV1)는 곡면부(CSP) 및 제1 지지 플레이트(PLT1) 사이에 배치될 수 있다. 제2 역곡률부(ICV2)는 곡면부(CSP) 및 제2 지지 플레이트(PLT2) 사이에 배치될 수 있다.
예시적으로, 곡면부(CSP)는 폴딩 플레이트(PLT_F)의 중심부에 배치될 수 있다. 제1 역곡률부(ICV1)는 제1 지지 플레이트(PLT1)에 인접한 폴딩 플레이트(PLT_F)의 부분으로 정의될 수 있다. 제2 역곡률부(ICV2)는 제2 지지 플레이트(PLT2)에 인접한 폴딩 플레이트(PLT_F)의 부분으로 정의될 수 있다.
개구부들(OP)은 곡면부(CSP)에 정의될 수 있다. 개구부들(OP)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 개구부들(OP)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장할 수 있다. 개구부들(OP)은 전술한 폴딩축(FX)에 평행한 방향으로 연장할 수 있다.
개구부들(OP)은 제1 방향(DR1)으로 배열된 복수개의 제1 개구부들(OP1) 및 제2 방향(DR2)으로 제1 개구부들(OP1)에 인접하여 제1 방향(DR1)으로 배열된 복수개의 제2 개구부들(OP2)을 포함할 수 있다. 제1 개구부들(OP1)은 제2 개구부들(OP2)과 엇갈리에 배치될 수 있다.
홈들(GV)은 제1 및 제2 역곡률부들(ICV1,ICV2) 각각에 정의될 수 있다. 홈들(GV)은 도 8에 도시된 바와 같이, 제1 및 제2 역곡률부들(ICV1,ICV2) 각각의 하면에 정의될 수 있다. 예시적으로, 도 12에서 폴딩 플레이트(PLT_F)의 하면에 정의되는 홈들(GV)은 점선으로 도시하였다.
홈들(GV)은 개구부들(OP)과 유사하게 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 홈들(GV)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장할 수 있다. 홈들(GV) 중 일부 홈들(GV)은 곡면부(CSP)에 인접하고 다른 홈들(GV)은 곡면부(CSP)와 이격될 수 있다.
도 13은 도 11 및 도 12에 도시된 지지 플레이트의 폴딩 상태를 도시한 도면이다.
예시적으로, 도 13에는 제1 방향(DR1)에서 바라본 지지 플레이트(PLT)의 단면이 도시되었으며, 지지 플레이트(PLT) 상에 배치된 구조들과 지지 플레이트(PLT) 아래에 배치된 구조들은 단층으로 도시되었다. 지지 플레이트(PLT) 상에 배치된 구조들은 상부 구조물(UCT)로 정의되고, 지지 플레이트(PLT) 아래에 배치된 구조들은 하부 구조물(LCT)로 정의될 수 있다.
도 8, 도 11, 도 12, 및 도 13에 도시된 개구부들(OP)의 개수 및 홈들(GV)의 개수는 예시적으로 설정한 것으로서, 도 8, 도 11, 도 12, 및 도 13에서 서로 동일하지 않을 수 있다.
도 13을 참조하면, 폴딩 영역(FA)이 폴딩되어 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)이 서로 마주볼 수 있다.
폴딩 플레이트(PLT_F)가 폴딩축(FX)을 중심으로 폴딩되어 지지 플레이트(PLT)가 폴딩될 수 있다. 폴딩 플레이트(PLT_F)가 폴딩될 때, 곡면부(CSP)는 소정의 곡률을 갖도록 휘어질 수 있다. 곡면부(CSP)는 소정의 곡률 반경(R)을 갖도록 휘어질 수 있다.
제1 역곡률부(ICV1)는 곡면부(CSP)와 반대로 휘어질 수 있다. 제2 역곡률부(ICV2)는 곡면부(CSP)와 반대로 휘어질 수 있다. 제2 역곡률부(ICV2)는 제1 역곡률부(ICV1)와 대칭되는 형상을 가질 수 있다.
폴딩 플레이트(PLT_F)가 폴딩될 때, 제1 지지 플레이트(PLT1) 및 제2 지지 플레이트(PLT2)는 평평한 상태를 유지할 수 있다. 폴딩 플레이트(PLT_F)가 폴딩될 때, 제2 방향(DR2)에 대한 제1 지지 플레이트(PLT1)와 제2 지지 플레이트(PLT2) 사이의 거리(GP)는 곡률 반경(R)에 의해 정의되는 원의 지름보다 작을 수 있다. 이러한 구성에 따라, 폴딩 플레이트(PLT_F)는 덤벨 형상으로 폴딩될 수 있다.
곡면부(CSP)에 개구부들(OP)이 정의되고, 제1 및 제2 역곡률부들(ICV1,ICV2) 각각에 홈들(GV)이 정의됨으로써, 폴딩 플레이트(PLT_F)가 보다 용이하게 폴딩될 수 있다.
도 14는 도 8에 도시된 표시 패널과 인쇄 회로 기판의 전면을 도시한 도면이다.
도 5에 도시된 표시 패널(DP)의 평면도는 설명의 편의를 위해 예시적으로 도시한 것이며, 실질적으로, 도 14에 도시된 표시 패널(DP)의 형상이 실제 구조와 유사할 수 있다.
도 14를 참조하면, 제1 방향(DR1)으로 서로 반대하는 제2 영역(AA2)의 양측들 중 일측은 제2 방향(DR2)으로 연장하고 타측은 제2 방향(DR2)에 대해 경사면을 갖도록 연장할 수 있다. 제1 방향(DR1)을 기준으로 제2 영역(AA2)의 길이는 제1 영역(AA1)의 길이보다 작을 수 있다. 제2 영역(AA2) 상에 데이터 구동부(DDV)가 배치될 수 있다.
인쇄 회로 기판(FPCB)은 소정의 형상을 갖고, 제2 영역(AA2)의 일측에 연결될 수 있다. 인쇄 회로 기판(FPCB)은 개략적으로 "L"자 형상을 가질 수 있으나, 인쇄 회로 기판(FPCB)의 형상이 이에 한정되는 것은 아니다. 인쇄 회로 기판(FPCB)이 연결된 제2 영역(AA2)의 일측은 제1 방향(DR1)으로 연장할 수 있다.
인쇄 회로 기판(FPCB)의 전면(FS) 상에는 복수개의 소자들(ELT)이 배치될 수 있다. 소자들(ELT)은 전술한 타이밍 컨트롤러 및 전압 생성부뿐만 아니라, 저항, 콘텐서, 인덕터, 복수개의 단자들, 및 복수개의 배선들을 포함할 수 있다.
인쇄 회로 기판(FPCB)의 일단에는 커넥터(CNT)가 연결될 수 있다. 커넥터(CNT)는 전술한 제어 모듈(10)에 연결될 수 있다.
도 15는 도 14에 도시된 표시 패널 및 인쇄 회로 기판의 배면을 도시한 도면이다. 도 16은 도 15에서 스페이서가 배치된 상태를 도시한 도면이다.
예시적으로, 도 15에는 도 8에서 표시 패널(DP) 아래에 배치된 지지 플레이트(PLT), 제1 및 제2 방열층들(RHL1,RHL2), 쿠션층(CUL), 및 절연 테이프(ITAP)의 평면 형상이 함께 도시되었다.
도 15를 참조하면, 제1 비폴딩 영역(NFA1)에서, 제1 방열층(RHL1) 상에 쿠션층(CUL) 및 절연 테이프(ITAP)가 배치될 수 있다. 제2 비폴딩 영역(NFA2)에서, 제2 방열층(RHL2) 상에 쿠션층(CUL) 및 절연 테이프(ITAP)가 배치될 수 있다. 제1 비폴딩 영역(NFA1)에서, 쿠션층(CUL) 및 절연 테이프(ITAP)는 제1 방열층(RHL1)의 일부분 상에 배치될 수 있다. 폴딩 플레이트(PLT_F)에는 전술한 개구부들(OP) 및 홈들(GV)이 정의될 수 있다.
제1 방열층(RHL1)은 벤딩 영역(BA)에 인접하게 배치될 수 있다. 제1 방열층(RHL1)은, 제1 방향(DR1)에 평행하게 연장하고 벤딩 영역(BA)에 인접한 제1 지지 플레이트(PLT1)의 일측까지 연장할 수 있다.
인쇄 회로 기판(FPCB)의 배면(BS) 상에 제1 테이프(TAP1) 및 제2 테이프(TAP2)가 배치될 수 있다. 제1 테이프(TAP1)는 인쇄 회로 기판(FPCB)의 테두리에 인접하여 인쇄 회로 기판(FPCB)의 테두리를 따라 배치될 수 있다. 제1 테이프(TAP1)는 인쇄 회로 기판(FPCB)의 테두리를 따라 배치되어 단일 폐곡선 형상을 가질 수 있다.
제2 테이프(TAP2)는 인쇄 회로 기판(FPCB)의 배면(BS) 상에서 제1 테이프(TAP1)에 의해 정의된 영역 내에 배치될 수 있다. 예를 들어, 제2 테이프(TAP2)는 단일 폐곡선으로 형성된 제1 테이프(TAP1)에 의해 정의된 영역 내에 배치될 수 있다. 제2 테이프(TAP2)는, 인쇄 회로 기판(FPCB)의 배면(BS) 상에서, 제1 테이프(TAP1)보다 내측에 배치되어 제1 테이프(TAP1)보다 인쇄 회로 기판(FPCB)의 테두리와 이격될 수 있다.
제1 방열층(RHL1) 상에 복수개의 차광 테이프들(BTAP)이 배치될 수 있다. 차광 테이프들(BTAP)은 벤딩 영역(BA)에 인접할 수 있다. 차광 테이프들(BTAP)은 제1 방향(DR1)으로 서로 반대하는 제1 방열층(RHL1)의 양측들에 각각 인접하게 배치될 수 있다. 차광 테이프들(BTAP)은 흑색을 가질 수 있다.
도 16을 참조하면, 제1 방열층(RHL1) 상에 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 차광 테이프들(BTAP)의 일부분들을 덮도록 배치될 수 있다. 스페이서(SPC)에 의해 차광 테이프들(BTAP)의 다른 일부분들이 노출될 수 있다.
스페이서(SPC)는 제2 영역(AA2)에 대응하는 형상을 가질 수 있다. 제2 영역(AA2)이 스페이서(SPC) 상에 배치되지 위해, 스페이서(SPC)가 제2 영역(AA2)과 유사한 형상을 가질 수 있다. 도 16과 같이, 벤딩 영역(BA)이 벤딩되지 않았을 때, 스페이서(SPC)는 제2 영역(AA2)과 대칭되는 형상을 가질 수 있다.
평면 상에서 봤을 때, 스페이서(SPC) 및 쿠션층(CUL)에 중첩하지 않는 제1 방열층(RHL1)의 부분은 인쇄 회로 기판(FPCB)에 대응되는 형상을 가질 수 있다. 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1) 상에 배치되지 위해, 스페이서(SPC) 및 쿠션층(CUL)에 중첩하지 않는 제1 방열층(RHL1)의 부분이 인쇄 회로 기판(FPCB)과 유사한 형상을 가질 수 있다.
도 16과 같이, 벤딩 영역(BA)이 벤딩되지 않았을 때, 스페이서(SPC) 및 쿠션층(CUL)에 중첩하지 않는 제1 방열층(RHL1)의 부분은 인쇄 회로 기판(FPCB)과 대칭되는 형상을 가질 수 있다.
도 17은 도 16에서 차광 테이프들이 배치된 부분들의 확대도이다. 도 18은 도 17에 도시된 Ⅲ-Ⅲ'선의 단면도이다.
이하 도 17에서, 예시적으로, 좌측에 배치된 차광 테이프(BTAP)의 구성이 설명될 것이나, 우측에 배치된 차광 테이프(BTAP)도 실질적으로 좌측에 배치된 차광 테이프(BTAP)와 동일한 구성을 가질 수 있다.
도 17 및 도 18을 참조하면, 차광 테이프(BTAP)는 제1 방열층(RHL1)과 스페이서(SPC) 사이에 배치될 수 있다. 차광 테이프(BTAP)는 스페이서(SPC)의 일부 테두리보다 외측으로 연장하여 제1 방열층(RHL1) 상에 배치될 수 있다. 예시적으로 도 17에서 차광 테이프(BTAP)는 회색으로 도시되었다. 또한, 제1 방열층(RHL1)과 스페이서(SPC) 사이에 배치된 차광 테이프(BTAP)의 부분이 도시되었다.
스페이서(SPC)는, 벤딩 영역(BA)에 인접하고 제1 방향(DR1)으로 연장하는 제1 테두리(EG1) 및 제1 테두리(EG1)에 연결되어 제2 방향(DR2)으로 연장하는 제2 테두리(EG2)를 포함할 수 있다. 제2 테두리(EG2)는 스페이서(SPC)에 정의된 코너부(CRP)를 통해 제1 테두리(EG1)에 연결될 수 있다.
코너부(CRP)는 제1 테두리(EG1) 및 제2 테두리(EG2) 사이에서, 스페이서(SPC)의 내측을 향해 함몰되어 정의될 수 있다. 코너부(CRP)는 직각 형상으로 함몰되어 형성될 수 있으다, 코너부(CRP)의 형상이 이에 한정되는 것은 아니다. 실질적으로, 스페이서(SPC)의 꼭지점 부분이 직각 형상으로 제거되어 코너부(CRP)가 형성될 수 있다.
평면 상에서 봤을 때, 차광 테이프(BTAP)는 코너부(CRP)에 중첩하고, 차광 테이프(BTAP)의 일부는 코너부(CRP)보다 내측에 배치되고, 차광 테이프(BTAP)의 다른 일부는 코너부(CRP)보다 외측에 배치될 수 있다.
스페이서(SPC)의 상면 상에 제1 접착층(ADH1)이 배치되고 스페이서(SPC)의 하면 상에 제2 접착층(ADH2)이 배치될 수 있다. 스페이서(SPC)의 하면은 제1 방열층(RHL1)과 마주볼 수 있다. 스페이서(SPC)의 상면은 스페이서(SPC)의 하면에 반대하는 면이고, 제1 방열층(RHL1)과 마주보지 않을 수 있다. 제2 접착층(ADH2)은 스페이서(SPC)와 제1 방열층(RHL1) 사이에 배치될 수 있다. 제1 방열층(RHL1)과 지지 플레이트(PLT) 사이에 제3 접착층(ADH3)이 배치될 수 있다.
스페이서(SPC)는 제2 접착층(ADH2)에 의해 제1 방열층(RHL1)에 부착될 수 있다. 제1 방열층(RHL1)은 제3 접착층(ADH3)에 의해 지지 플레이트(PLT)에 부착될 수 있다. 도시하지 않았으나, 벤딩 영역(BA)이 벤딩될 때, 제2 영역(AA2)은 제1 접착층(ADH1)에 의해 스페이서(SPC)에 부착될 수 있다. 제1, 제2, 및 제3 접착층들(ADH1,ADH2,ADH3)은 감압 접착제일 수 있다.
평면 상에서 봤을 때, 제2 접착층(ADH2)은 스페이서(SPC)와 제1 방열층(RHL1) 사이에서, 차광 테이프(BTAP) 주변에 배치될 수 있다. 제2 접착층(ADH2)은 스페이서(SPC)와 제1 방열층(RHL1) 사이에서, 차광 테이프(BTAP)가 배치된 영역에 배치되지 않을 수 있다. 따라서, 차광 테이프(BTAP)는 제2 접착층(ADH2)과 중첩하지 않을 수 있다. 차광 테이프(BTAP)는 제1 방열층(RHL1)의 테두리까지 연장될 수 있다.
차광 테이프(BTAP)는 단면 접착제를 포함할 수 있다. 예를 들어, 차광 테이프(BTAP)는 제1 방열층(RHL1)에 부착되고 스페이서(SPC)에 부착되지 않을 수 있다.
도 19는 도 16에서 벤딩 영역이 벤딩되어 제2 영역 및 인쇄 회로 기판이 제1 영역의 후면 상에 배치된 상태를 도시한 도면이다. 도 20은 도 19에서 차광 테이프들이 배치된 부분들의 확대도이다. 도 21은 도 20에 도시된 Ⅳ-Ⅳ'선의 단면도이다.
이하, 설명의 필요에 따라, 도 16이 함께 설명될 것이다.
도 16 및 도 19를 참조하면, 벤딩 영역(BA)이 벤딩되고, 인쇄 회로 기판(FPCB)은 제1 방열층(RHL1)에 부착될 수 있다. 인쇄 회로 기판(FPCB)의 배면(BS)이 제1 방열층(RHL1)에 부착될 수 있다. 전술한 양면 테이프인 제1 테이프(TAP1)에 의해 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1)에 부착될 수 있다.
인쇄 회로 기판(FPCB)은 쿠션층(CUL) 및 스페이서(SPC)가 배치되지 않은 제1 방열층(RHL1)의 부분 상에 배치될 수 있다. 인쇄 회로 기판(FPCB)은 쿠션층(CUL) 및 절연 테이프(ITAP)와 이격되어 제1 방열층(RHL1) 상에 배치될 수 있다.
제2 영역(AA2)은 스페이서(SPC)에 부착될 수 있다. 전술한 제1 접착층(ADH1)에 의해 제2 영역(AA2)이 스페이서(SPC)에 부착될 수 있다.
도 19 및 도 20을 참조하면, 제2 영역(AA2)은 복수개의 얼라인 마크들(AM)을 포함할 수 있다. 얼라인 마크들(AM)은 벤딩 영역(BA)에 인접할 수 있다. 얼라인 마크들(AM)은 제1 방향(DR1)으로 서로 반대하는 제2 영역(AA2)의 양측들에 인접하게 배치될 수 있다. 얼라인 마크들(AM)은 다양한 형상들을 가질 수 있다.
예시적으로 도 20에서 차광 테이프(BTAP)는 회색으로 도시되었다. 또한, 제1 방열층(RHL1)과 스페이서(SPC) 사이에 배치된 차광 테이프(BTAP)의 부분이 도시되었다.
얼라인 마크들(AM)은 표시 패널(DP)의 다양한 층들에 형성될 수 있다. 예를 들어, 얼라인 마크들(AM)은 표시 패널(DP)의 도전층에 양각 또는 음각으로 형성될 수 있다. 또한, 이에 한정되지 않고, 얼라인 마크들(AM)은 표시 패널(DP)의 절연층에 양각 또는 음각으로 형성될 수도 있다.
평면상에서 봤을 때, 얼라인 마크들(AM)은 차광 테이프(BTAP)에 중첩할 수 있다. 평면 상에서 봤을 때, 얼라인 마크들(AM)은 스페이서(SPC)보다 외측에 배치되어 스페이서(SPC)에 중첩하지 않을 수 있다. 예시적으로 도 20에서, 제2 영역(AA2)에 의해 가려지는 차광 테이프(BTAP)의 부분이 회색으로 도시되었다.
얼라인 마크들(AM)은 코너부(CRP)에 의해 정의된 공간에 배치되어 차광 테이프(BTAP)에 중첩할 수 있다. 스페이서(SPC)에 코너부(CRP)가 정의됨으로써, 얼라인 마크들(AM)이 스페이서(SPC)에 중첩하지 않을 수 있다.
도 21을 참조하면, 벤딩 영역(BA)이 벤딩되어 제2 영역(AA2)이 스페이서(SPC) 상에 배치될 수 있다. 제2 영역(AA2)은 제1 접착층(ADH1)에 의해 스페이서(SPC)에 부착될 수 있다. 벤딩 영역(BA)이 벤딩될 때, 제2 영역(AA2)에 대한 얼라인 공정이 수행될 수 있다. 얼라인 공정 시, 얼라인 마크들(AM)이 이용될 수 있다.
카메라(미도시됨)에 의해 얼라인 마크들(AM)이 인식될 수 있다. 외부 광이 제1 방열층(RHL1)에서 반사되어, 얼라인 마크들(AM)에 제공될 경우, 얼라인 마크들(AM)의 인식률이 감소될 수 있다. 그러나, 본 발명의 실시 예에서, 제1 방열층(RHL1) 상에 차광 테이프(BTAP)가 배치되므로, 외부 광이 제1 방열층(RHL1)에 전달되지 않고 차광 테이프(BTAP)에서 흡수될 수 있다. 따라서, 얼라인 마크들(AM)의 인식률이 향상될 수 있다.
스페이서(SPC)가 얼라인 마크들(AM)에 중첩하게 배치된다면, 외부 광이 스페이서(SPC)에서 반사되어 얼라인 마크들(AM)에 제공되므로 얼라인 마크들(AM)의 인식률이 감소될 수 있다. 그러나, 본 발명의 실시 예에서, 스페이서(SPC)가 얼라인 마크들(AM)에 중첩하게 배치되지 않으므로, 스페이서(SPC)에서 반사된 광이 얼라인 마크들(AM)에 제공될 확률이 감소될 수 있다. 따라서, 얼라인 마크들(AM)의 인식률이 향상될 수 있다.
도 22는 도 20에 도시된 얼라인 마크들을 이용한 얼라인 공정을 설명하기 위한 도면이다.
예시적으로 도 22에는 스페이서(SPC)의 일부분 및 얼라인 마크들(AM)만 도시되었다.
도 22를 참조하면, 카메라에 의해 얼라인 마크들(AM)이 인식되고, 얼라인 마크들(AM)과 스페이서(SPC)의 테두리 사이의 거리가 측정되어 제2 영역(AA2)의 얼라인 상태가 제어될 수 있다. 예를 들어, 얼라인 마크들(AM)과 제1 방향(DR1)으로 연장하는 스페이서(SPC)의 측면 사이의 제1 거리(D1) 및 얼라인 마크들(AM)과 제2 방향(DR2)으로 연장하는 스페이서(SPC)의 측면 사이의 제2 거리(D2)가 측정되어, 제2 영역(AA2)의 얼라인 상태가 확인될 수 있다. 제1 및 제2 거리들(D1,D2)이 정상 위치에서 벗어났을 경우, 제2 영역(AA2)의 얼라인 상태가 조절될 수 있다.
도 23은 본 발명의 다른 실시 예에 따른 표시 장치를 도시한 도면이다. 도 24는 도 23에 도시된 제1 방열층의 일부분의 단면도이다.
예시적으로, 도 23은 도 15에 대응하는 평면도로 도시되었으며, 도 24는 도 21에 대응하는 단면도로 도시되었다. 이하 도 15에 도시된 표시 장치(DD)와 다른 구성을 위주로, 도 23에 도시된 표시 장치(DD-1)의 구성이 설명될 것이다.
도 23 및 도 24를 참조하면, 표시 장치(DD-1)는 차광 테이프들(BTAP)을 포함하지 않을 수 있다. 제1 방열층(RHL1)은 흑색을 가질 수 있다. 예를 들어, 스페이서(SPC)와 마주보는 제1 방열층(RHL1)의 일면 상에 차광 코팅층(BCT)이 배치될 수 있다. 차광 코팅층(BCT)은 흑색을 가질 수 있다.
도 24를 참조하면, 벤딩 영역(BA)이 벤딩되어 제2 영역(AA2)이 스페이서(SPC)에 부착될 때, 얼라인 마크들(AM)은 차광 코팅층(BCT)에 중첩할 수 있다. 전술한 차광 테이프들(BTAP) 대신 차광 코팅층(BCT)이 사용되어 차광 테이프들(BTAP)과 같은 역할을 할 수 있다.
본 발명의 실시 예에서, 제1 방열층(RHL1) 상에 차광 코팅층(BCT)이 배치되므로, 외부 광이 제1 방열층(RHL1)에 전달되지 않고 차광 코팅층(BCT)에서 흡수될 수 있다. 차광 코팅층(BCT)이 광을 흡수하므로 얼라인 마크들(AM)의 인식률이 향상될 수 있다.
예시적으로, 차광 테이프들(BTAP)이 사용되지 않고, 차광 코팅층(BCT)이 사용될 수 있으나, 본 발명의 실시 예는 이에 한정되지 않는다. 예를 들어, 차광 테이프들(BTAP)과 차광 코팅층(BCT)이 함께 사용될 수도 있다.
도 25는 도 19에 도시된 Ⅴ-Ⅴ'선의 단면도이다. 도 26은 비교 실시예에 따른 비교 테이프를 사용하여 제1 방열층에 부착된 인쇄 회로 기판을 도시한 도면이다.
예시적으로, 도 25에는 제1 방열층(RHL1)이 인쇄 회로 기판(FPCB) 위에 배치되도록 도시되었으며, 도 26은 도 25에 대응하는 단면도로 도시하였다.
도 25를 참조하면, 벤딩 영역(BA)이 벤딩될 때, 인쇄 회로 기판(FPCB)의 배면(BS)은 제1 방열층(RHL1)과 마주볼 수 있다. 양면 테이프인 제1 테이프(TAP1)에 의해 인쇄 회로 기판(FPCB)과 제1 방열층(RHL1)이 서로 합착될 수 있다. 도전성을 갖는 제1 테이프(TAP1)에 의해 제1 방열층(RHL1)이 인쇄 회로 기판(FPCB)의 접지 단자(미 도시됨)에 전기적으로 연결될 수 있다.
단면 테이프인 제2 테이프(TAP2)는 인쇄 회로 기판(FPCB)에 부착되고 제1 방열층(RHL1)에 부착되지 않을 수 있다. 제2 테이프(TAP2)는 제1 테이프(TAP1)와 제1 방열층(RHL1) 사이에 형성된 단차를 보상하는 단차 보상 테이프로 정의될 수 있다.
소자들(ELT)이 인쇄 회로 기판(FPCB)의 전면(FS)에 실장될 때, 소자들(ELT)의 실장에 따라, 인쇄 회로 기판(FPCB)의 배면(BS)에 굴곡진 부분들이 형성될 수 있다. 이하, 배면(BS)의 굴곡진 부분들은 단차부들(STP)로 정의된다.
단차부들(STP)은 배면(BS)의 평평한 부분(PP)(이하, 평탄부라 칭함)과 다른 높이로 형성될 수 있다. 단차부들(STP)은 평탄부(PP)보다 돌출되거나, 평탄부(PP)보다 함몰될 수 있다. 따라서, 인쇄 회로 기판(FPCB)의 배면(BS)이 굴곡진 형상을 나타낼 수 있다.
도 26을 참조하면, 비교 테이프(TAP')가 제1 방열층(RHL1)과 인쇄 회로 기판(FPCB) 사이에 배치되고, 비교 테이프(TAP')에 의해 제1 방열층(RHL1)과 인쇄 회로 기판(FPCB)이 서로 합착될 수 있다. 비교 테이프(TAP')는 도전성 양면 테이프일 수 있다.
비교 테이프(TAP')에 의해 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1)에 합착될 때, 배면(BS)의 단차부들(STP)의 형상이 제1 방열층(RHL1)으로 전달될 수 있다. 예를 들어, 비교 테이프(TAP')의 하면이 배면(BS)의 단차부들(STP)을 따라 굴곡진 형상으로 변형되고, 이러한 굴곡진 형상이 비교 테이프(TAP')의 상면으로 전달되어, 굴곡진 형상이 비교 테이프(TAP')의 상면에 부착된 제1 방열층(RHL1)의 면으로 미세하게 전달될 수 있다. 이러한 경우, 인쇄 회로 기판(FPCB)의 배면(BS)의 굴곡진 형상들이 외부에서 시인될 수 있다.
도 25를 참조하면, 본 발명의 실시 예에서, 인쇄 회로 기판(FPCB)의 테두리에 인접한 평탄부(PP)에 제1 테이프(TAP1)가 배치되어 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1)에 부착될 수 있다. 제1 테이프(TAP1)는 평탄부(PP)에 배치되므로, 굴곡진 형상을 제1 방열층(RHL1)에 전달하지 않을 수 있다.
제2 테이프(TAP2)는 단차부들(STP) 상에 배치되어 단차부들(STP)에 부착되고, 제1 방열층(RHL1)에 부착되지 않을 수 있다. 제2 테이프(TAP2)가 제1 방열층(RHL1)에 부착되지 않으므로, 단차부들(STP)의 형상이 제2 테이프(TAP2)를 통해 제1 방열층(RHL1)에 전달되지 않을 수 있다. 따라서, 인쇄 회로 기판(FPCB)의 배면(BS)의 굴곡진 형상들이, 외부에 시인되지 않을 수 있다.
도 27은 본 발명의 다른 실시 예에 따른 표시 장치를 도시한 도면이다. 도 28은 도 27에 도시된 Ⅵ-Ⅵ'선의 단면도이다.
예시적으로 도 27은 도 19에 대응하는 단면으로 도시하였으며, 도 27에서 테이프들(TAP)은 점선으로 도시하였다. 예시적으로, 도 28에는 제1 방열층(RHL1)이 인쇄 회로 기판(FPCB) 위에 배치되도록 도시되었다.
이하, 도 19에 도시된 표시 장치(DD)와 다른 구성을 위주로, 도 27에 도시된 표시 장치(DD-2)의 구성이 설명될 것이다.
도 27 및 도 28을 참조하면, 복수개의 테이프들(TAP)이 제1 방열층(RHL1)과 인쇄 회로 기판(FPCB) 사이에 배치될 수 있다. 테이프들(TAP)은 양면 도전 테이프들일 수 있다. 테이프들(TAP)에 의해 인쇄 회로 기판(FPCB)이 제1 방열층(RHL1)에 부착될 수 있다. 제1 방열층(RHL1)은 테이프들(TAP)을 통해 인쇄 회로 기판(FPCB)의 접지 단자에 연결될 수 있다.
테이프들(TAP)은 평탄부(PP)에 배치되고, 단차부들(STP)에 배치되지 않을 수 있다. 테이프들(TAP)이 평탄부(PP)에만 배치되므로, 단차부들(STP)의 형상이 제1 방열층(RHL1)으로 전달되지 않을 수 있다. 따라서, 인쇄 회로 기판(FPCB)의 배면(BS)의 굴곡진 형상들이, 외부에 시인되지 않을 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
ED: 전자 장치 DD: 표시 장치
DP: 표시 패널 PLT: 지지 플레이트
PLT1,PLT2: 제1 및 제2 지지 플레이트 PLT_F: 폴딩 플레이트
RHL1,RHL2: 제1 및 제2 방열층 SPC: 스페이서
AM: 얼라인 마크 BTAP: 차광 테이프
BCT: 차광 코팅층 CRP: 코너부
PP: 평탄부 STP: 단차부
TAP1,TAP2: 제1 및 제2 테이프 TAP: 테이프

Claims (20)

  1. 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널;
    상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층;
    상기 방열층과 상기 제2 영역 사이에 배치된 스페이서; 및
    상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장된 차광 테이프을 포함하고,
    평면상에서 봤을 때, 상기 얼라인 마크는 상기 차광 테이프에 중첩하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 차광 테이프 및 상기 얼라인 마크는 상기 벤딩 영역에 인접한 표시 장치.
  3. 제 1 항에 있어서,
    상기 평면 상에서 봤을 때, 상기 얼라인 마크는 상기 스페이서보다 외측에 배치되어 상기 스페이서에 중첩하지 않는 표시 장치.
  4. 제 1 항에 있어서,
    상기 스페이서는,
    상기 벤딩 영역에 인접하고 제1 방향으로 연장하는 제1 테두리; 및
    상기 제1 테두리에 연결되고, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 제2 테두리를 포함하고,
    상기 제1 및 제2 테두리들 사이에 정의된 상기 스페이서의 코너부는 상기 스페이서의 내측을 향해 함몰된 형상을 갖는 표시 장치.
  5. 제 4 항에 있어서,
    상기 평면 상에서 봤을 때, 상기 차광 테이프는 상기 코너부에 중첩하고, 상기 차광 테이프의 일부는 상기 코너부보다 내측에 배치되고, 상기 차광 테이프의 다른 일부는 상기 코너부보다 외측에 배치되는 표시 장치.
  6. 제 4 항에 있어서,
    상기 얼라인 마크는 상기 코너부에 의해 정의된 공간에 배치되어 상기 차광 테이프에 중첩하는 표시 장치.
  7. 제 1 항에 있어서,
    상기 스페이서와 상기 방열층 사이에 배치된 접착층을 더 포함하고,
    상기 평면 상에서 봤을 때, 상기 접착층은 상기 스페이서와 상기 방열층 사이에서 상기 차광 테이프 주변에 배치된 표시 장치.
  8. 제 1 항에 있어서,
    상기 스페이서 및 상기 방열층은 금속을 포함하고, 상기 차광 테이프는 흑색을 갖는 표시 장치.
  9. 제 1 항에 있어서,
    상기 차광 테이프는 상기 방열층에 부착되고, 상기 스페이서에 부착되지 않는 표시 장치.
  10. 제 1 항에 있어서,
    상기 스페이서와 마주보는 상기 방열층의 일면 상에 배치된 차광 코팅층을 더 포함하는 표시 장치.
  11. 제 1 항에 있어서,
    상기 제1 영역과 상기 방열층 사이에 배치된 지지 플레이트를 더 포함하고,
    상기 지지 플레이트는, 제1 지지 플레이트, 제2 지지 플레이트, 및 상기 제1 및 제2 지지 플레이트들 사이의 폴딩 플레이트를 포함하고,
    상기 폴딩 플레이트는 제1 역곡률부, 제2 역곡률부, 및 상기 제1 및 제2 역곡률부들 사이의 곡면부를 포함하고,
    상기 곡면부에는 개구부들이 정의되고, 상기 제1 영역과 마주보지 않는 상기 제1 및 제3 역곡률부들 각각의 하면에는 홈들이 정의되는 표시 장치.
  12. 제 1 항에 있어서,
    상기 제2 영역의 일측에 연결된 인쇄 회로 기판을 더 포함하고,
    상기 인쇄 회로 기판은 상기 제1 영역과 마주보지 않는 상기 방열층의 하면에 부착되는 표시 장치.
  13. 제 12 항에 있어서,
    상기 인쇄 회로 기판과 상기 방열층 사이에 배치된 제1 테이프를 더 포함하고,
    상기 제1 테이프는 단일 폐곡선 형상을 갖고, 상기 인쇄 회로 기판의 테두리를 따라 배치된 표시 장치.
  14. 제 13 항에 있어서,
    상기 제1 테이프는 도전성 양면 테이프를 포함하고 상기 인쇄 회로 기판의 접지 단자에 연결되는 표시 장치.
  15. 제 13 항에 있어서,
    상기 인쇄 회로 기판과 상기 방열층 사이에 배치된 제2 테이프를 더 포함하고,
    상기 제2 테이프는 상기 제1 테이프에 의해 정의된 영역 내에 배치된 표시 장치.
  16. 제 15 항에 있어서,
    상기 제2 테이프는 상기 인쇄 회로 기판에 부착되고 상기 방열층에 부착되지 않는 단면 테이프를 포함하는 표시 장치.
  17. 제 12 항에 있어서,
    상기 방열층과 상기 인쇄 회로 기판 사이에 배치된 테이프를 더 포함하고,
    상기 방열층과 마주보는 상기 인쇄 회로 기판의 배면은,
    평탄부; 및
    상기 평탄부 주변에서 상기 평탄부와 다른 높이로 배치되는 단차부를 포함하고,
    상기 테이프는 상기 평탄부에 배치되는 표시 장치.
  18. 제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널;
    상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층;
    상기 방열층과 상기 제2 영역 사이에 배치된 스페이서;
    상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장되며, 평면상에서 봤을 때, 상기 얼라인 마크에 중첩하는 차광 테이프;
    상기 제2 영역의 일측에 연결된 인쇄 회로 기판;
    상기 인쇄 회로 기판과 상기 방열층에 부착되고, 상기 인쇄 회로 기판의 테두리에 인접한 제1 테이프; 및
    상기 인쇄 회로 기판에 부착되고 상기 방열층에 부착되지 않고, 상기 제1 테이프보다 상기 인쇄 회로 기판의 테두리와 이격된 제2 테이프를 포함하는 표시 장치.
  19. 제 18 항에 있어서,
    상기 차광 테이프 및 상기 얼라인 마크는 상기 벤딩 영역에 인접하고, 상기 얼라인 마크는 상기 스페이서보다 외측에 배치되어 상기 스페이서에 중첩하지 않는 표시 장치.
  20. 광 신호가 통과되는 제1 투과 영역이 정의된 표시 장치;
    상기 표시 장치 아래에 배치되고, 상기 제1 투과 영역에 중첩하고, 상기 광 신호를 수신하는 전자광학 모듈; 및
    상기 표시 장치 및 상기 전자광학 모듈을 수용하는 케이스를 포함하고,
    상기 표시 장치는,
    제1 영역, 얼라인 마크를 포함하는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 배치되어 상기 제2 영역이 상기 제1 영역 아래에 배치되도록 벤딩된 벤딩 영역을 포함하는 표시 패널;
    상기 제1 영역과 상기 제2 영역 사이에 배치된 방열층;
    상기 방열층과 상기 제2 영역 사이에 배치된 스페이서; 및
    상기 방열층과 상기 스페이서 사이에 배치되고, 상기 스페이서의 일부 테두리보다 외측으로 연장된 차광 테이프을 포함하고,
    평면상에서 봤을 때, 상기 얼라인 마크는 상기 차광 테이프에 중첩하는 표시 장치.

KR1020210150953A 2021-11-04 2021-11-04 표시 장치 및 그것을 포함하는 전자 장치 KR20230065438A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210150953A KR20230065438A (ko) 2021-11-04 2021-11-04 표시 장치 및 그것을 포함하는 전자 장치
US17/877,035 US20230136429A1 (en) 2021-11-04 2022-07-29 Display device and electronic device including the same
CN202211280400.3A CN116071995A (zh) 2021-11-04 2022-10-19 显示设备
EP22202995.1A EP4177707A3 (en) 2021-11-04 2022-10-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210150953A KR20230065438A (ko) 2021-11-04 2021-11-04 표시 장치 및 그것을 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20230065438A true KR20230065438A (ko) 2023-05-12

Family

ID=83902788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210150953A KR20230065438A (ko) 2021-11-04 2021-11-04 표시 장치 및 그것을 포함하는 전자 장치

Country Status (4)

Country Link
US (1) US20230136429A1 (ko)
EP (1) EP4177707A3 (ko)
KR (1) KR20230065438A (ko)
CN (1) CN116071995A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230100021A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 폴더블 표시 장치 및 이의 구동 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6095697A (en) * 1998-03-31 2000-08-01 Honeywell International Inc. Chip-to-interface alignment
JP5507237B2 (ja) * 2009-12-25 2014-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP5441007B2 (ja) * 2010-03-10 2014-03-12 Ｔｄｋ株式会社 電子部品内蔵基板の製造方法
JP5779855B2 (ja) * 2010-09-24 2015-09-16 富士通株式会社 光モジュールおよび製造方法
KR20130044405A (ko) * 2011-10-24 2013-05-03 주식회사 루셈 외부 정전기로부터 칩을 보호하기 위한 절연테이프를 구비한 칩 패키지
KR20140067500A (ko) * 2012-11-26 2014-06-05 삼성디스플레이 주식회사 평면 표시 장치
KR102009670B1 (ko) * 2013-02-28 2019-08-13 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102020982B1 (ko) * 2013-02-28 2019-09-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102037694B1 (ko) * 2013-02-28 2019-10-30 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
US20140370228A1 (en) * 2013-06-13 2014-12-18 Industrial Technology Research Institute Substrate structure
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
CN104570476B (zh) * 2014-12-24 2017-06-16 深圳市华星光电技术有限公司 液晶面板与背光模组定位胶结构及显示器
WO2017061749A1 (ko) * 2015-10-05 2017-04-13 주식회사 아모그린텍 터치 압력 감지 장치
KR102578254B1 (ko) * 2015-11-19 2023-09-15 삼성디스플레이 주식회사 표시 장치 및 휴대용 단말기
JP6786284B2 (ja) * 2016-07-15 2020-11-18 株式会社ジャパンディスプレイ 表示装置の製造方法、及び表示装置
JP6774243B2 (ja) * 2016-07-21 2020-10-21 株式会社ジャパンディスプレイ 表示装置の製造方法、及び表示装置
CN206618929U (zh) * 2017-04-21 2017-11-07 北京京东方光电科技有限公司 一种背光模组、显示模组及显示装置
JP2019066750A (ja) * 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
KR102044802B1 (ko) * 2017-12-01 2019-11-15 주식회사 하이딥 측면에 가해지는 압력을 감지하는 터치 입력 장치
KR102093497B1 (ko) * 2018-07-11 2020-03-26 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
KR102626885B1 (ko) * 2018-11-28 2024-01-19 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 조립 방법
KR102543720B1 (ko) * 2018-12-13 2023-06-13 엘지디스플레이 주식회사 플렉서블 디스플레이 모듈 및 이를 포함하는 전자 기기
KR20200127087A (ko) * 2019-04-30 2020-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110444665A (zh) * 2019-08-15 2019-11-12 京东方科技集团股份有限公司 一种柔性基板、其制造方法及显示装置
KR20210116784A (ko) * 2020-03-16 2021-09-28 삼성디스플레이 주식회사 표시장치
KR20210128542A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조 장치 및 표시 장치의 제조 방법
CN113115569B (zh) * 2021-04-08 2022-05-31 昆山国显光电有限公司 一种显示面板、显示设备及缓冲散热结构
CN113257123A (zh) * 2021-04-29 2021-08-13 荣耀终端有限公司 一种显示屏模块和电子设备

Also Published As

Publication number Publication date
CN116071995A (zh) 2023-05-05
US20230136429A1 (en) 2023-05-04
EP4177707A2 (en) 2023-05-10
EP4177707A3 (en) 2023-08-02

Similar Documents

Publication Publication Date Title
US10905009B2 (en) Display module and display device including the same
TWI803431B (zh) 顯示裝置及電子裝置
KR20180061483A (ko) 표시장치 및 표시장치 제조방법
CN218631171U (zh) 显示装置
US20240152181A1 (en) Display device and electronic device including the same
US11698664B2 (en) Electronic apparatus
CN115880995A (zh) 显示装置
EP4177707A2 (en) Display device
KR20210121372A (ko) 표시 패널, 이의 제조 방법 및 이를 포함하는 표시 장치
US20210263551A1 (en) Electronic apparatus
CN219553167U (zh) 显示装置
CN220439148U (zh) 显示装置
CN218585540U (zh) 显示设备和包括其的电子设备
US20240008197A1 (en) Display device
EP4379514A1 (en) Digitizer and display device including the same
US20240164035A1 (en) Display device
CN221040398U (zh) 显示装置
CN217881512U (zh) 显示设备及具有该显示设备的电子设备
US20230247778A1 (en) Electronic device
KR20230021220A (ko) 표시 장치 및 그것을 포함하는 전자 장치