KR20230048209A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230048209A
KR20230048209A KR1020210131134A KR20210131134A KR20230048209A KR 20230048209 A KR20230048209 A KR 20230048209A KR 1020210131134 A KR1020210131134 A KR 1020210131134A KR 20210131134 A KR20210131134 A KR 20210131134A KR 20230048209 A KR20230048209 A KR 20230048209A
Authority
KR
South Korea
Prior art keywords
output pad
pad
test
input terminal
group
Prior art date
Application number
KR1020210131134A
Other languages
English (en)
Inventor
박한호
박정은
주소연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210131134A priority Critical patent/KR20230048209A/ko
Priority to US17/804,271 priority patent/US11894294B2/en
Priority to CN202211188768.7A priority patent/CN115938223A/zh
Priority to CN202222581163.6U priority patent/CN218585537U/zh
Publication of KR20230048209A publication Critical patent/KR20230048209A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

본 발명은 단자들의 접합 상태를 용이하게 확인할 수 있는 디스플레이 장치를 위하여, 제1입력패드부와 제2입력패드부와 제3입력패드부와 제4입력패드부를 포함하는 디스플레이 패널과, 제1출력패드부와 제2출력패드부와 제3출력패드부와 제4출력패드부를 포함하는 인쇄회로기판과, 제1단부가 상기 디스플레이 패널에 접속되고 제2단부가 상기 인쇄회로기판에 접속된 연성회로기판을 구비하고, 상기 제1출력패드부는 복수개의 테스트패드를 각각 포함하는 제1-1출력패드그룹과 제1-2출력패드그룹을 포함하고, 상기 제1-1출력패드그룹의 한 테스트패드와 상기 제1-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제2출력패드부는 복수개의 테스트패드를 각각 포함하는 제2-1출력패드그룹과 제2-2출력패드그룹을 포함하고, 상기 제2-1출력패드그룹의 한 테스트패드와 상기 제2-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제3출력패드부는 복수개의 테스트패드를 각각 포함하는 제3-1출력패드그룹과 제3-2출력패드그룹을 포함하고, 상기 제3-1출력패드그룹의 한 테스트패드와 상기 제3-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제4출력패드부는 복수개의 테스트패드를 각각 포함하는 제4-1출력패드그룹과 제4-2출력패드그룹을 포함하고, 상기 제4-1출력패드그룹의 한 테스트패드와 상기 제4-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 인쇄회로기판은, 상기 제1-1출력패드그룹에 전기적으로 연결된 제1입력단자와 상기 제2-2출력패드그룹에 전기적으로 연결된 제2입력단자와 상기 제1입력단자에 전기적으로 연결된 제3입력단자와 상기 제4-2출력패드그룹에 전기적으로 연결된 제4입력단자를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 단자들의 접합 상태를 용이하게 확인할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 연성회로기판(flexible printed circuit board)를 구비한다. 이러한 연성회로기판은 디스플레이 패널과 인쇄회로기판을 전기적으로 연결하는 역할을 할 수 있다.
이를 위해 연성회로기판이 구비하는 패드와 디스플레이 패널이 구비하는 패드가 접합되고, 연성회로기판이 구비하는 패드와 인쇄회로기판이 구비하는 패드가 서로 접합될 수 있다. 디스플레이 장치의 고해상도화에 따라 패드의 크기가 작아지고 피치가 줄어들기에, 연성회로기판과 디스플레이 패널의 위치를 더욱 정밀하게 조절하여 이들을 접합할 필요가 있다. 연성회로기판과 디스플레이 패널의 접합 품질은 전기적 신호가 정확하게 전달되는지 여부에 큰 영향을 미치므로, 연성회로기판과 디스플레이 패널의 접합 품질에 대한 테스트가 필요할 수 있다.
그러나 종래의 디스플레이 장치의 경우에는 연성회로기판과 디스플레이 패널의 접합 품질을 효율적으로 테스트할 수 없다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 단자들의 접합 상태를 용이하게 확인할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1입력패드부와 제2입력패드부와 제3입력패드부와 제4입력패드부를 포함하는 디스플레이 패널과, 제1출력패드부와 제2출력패드부와 제3출력패드부와 제4출력패드부를 포함하는 인쇄회로기판과, 제1단부가 상기 디스플레이 패널에 접속되고 제2단부가 상기 인쇄회로기판에 접속된 연성회로기판을 구비하고, 상기 제1출력패드부는 복수개의 테스트패드를 각각 포함하는 제1-1출력패드그룹과 제1-2출력패드그룹을 포함하고, 상기 제1-1출력패드그룹의 한 테스트패드와 상기 제1-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제2출력패드부는 복수개의 테스트패드를 각각 포함하는 제2-1출력패드그룹과 제2-2출력패드그룹을 포함하고, 상기 제2-1출력패드그룹의 한 테스트패드와 상기 제2-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제3출력패드부는 복수개의 테스트패드를 각각 포함하는 제3-1출력패드그룹과 제3-2출력패드그룹을 포함하고, 상기 제3-1출력패드그룹의 한 테스트패드와 상기 제3-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제4출력패드부는 복수개의 테스트패드를 각각 포함하는 제4-1출력패드그룹과 제4-2출력패드그룹을 포함하고, 상기 제4-1출력패드그룹의 한 테스트패드와 상기 제4-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 인쇄회로기판은, 상기 제1-1출력패드그룹에 전기적으로 연결된 제1입력단자와 상기 제2-2출력패드그룹에 전기적으로 연결된 제2입력단자와 상기 제1입력단자에 전기적으로 연결된 제3입력단자와 상기 제4-2출력패드그룹에 전기적으로 연결된 제4입력단자를 구비하는, 디스플레이 장치가 제공된다.
상기 제1출력패드 및 상기 제2출력패드에 대한 상기 제1입력단자의 위치와 상기 제2입력단자의 위치는, 상기 제3출력패드 및 상기 제4출력패드에 대한 상기 제3입력단자의 위치와 상기 제4입력단자의 위치에 대응할 수 있다.
상기 제3입력단자는 상기 제1입력단자에 전기적으로 연결될 수 있다.
상기 제2입력단자는 상기 제3-1출력패드그룹에 전기적으로 연결될 수 있다.
상기 제3입력단자는 상기 제3입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제1입력단자에 전기적으로 연결될 수 있다.
상기 제2입력단자는 상기 제2입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제3-1출력패드그룹에 전기적으로 연결될 수 있다.
상기 제1입력단자는 상기 제1출력패드에 인접하여 위치하고, 상기 제2입력단자는 상기 제2출력패드부에 인접하여 위치하며, 상기 제3입력단자는 상기 제3출력패드에 인접하여 위치하고, 상기 제4입력단자는 상기 제4출력패드부에 인접하여 위치할 수 있다.
상기 제1입력단자와 상기 제2입력단자는 상기 제2출력패드에 인접하여 위치하고, 상기 제3입력단자와 상기 제4입력단자는 상기 제4출력패드부에 인접하여 위치할 수 있다.
본 발명의 일 관점에 따르면, 제1입력패드부와 제2입력패드부와 제3입력패드부와 제4입력패드부를 포함하는 디스플레이 패널과, 제1출력패드부와 제2출력패드부와 제3출력패드부와 제4출력패드부를 포함하는 인쇄회로기판과, 제1단부가 상기 디스플레이 패널에 접속되고 제2단부가 상기 인쇄회로기판에 접속된 연성회로기판을 구비하고, 상기 제1출력패드부는 복수개의 테스트패드를 각각 포함하는 제1-1출력패드그룹과 제1-2출력패드그룹을 포함하고, 상기 제1-1출력패드그룹의 한 테스트패드와 상기 제1-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제2출력패드부는 복수개의 테스트패드를 각각 포함하는 제2-1출력패드그룹과 제2-2출력패드그룹을 포함하고, 상기 제2-1출력패드그룹의 한 테스트패드와 상기 제2-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제3출력패드부는 복수개의 테스트패드를 각각 포함하는 제3-1출력패드그룹과 제3-2출력패드그룹을 포함하고, 상기 제3-1출력패드그룹의 한 테스트패드와 상기 제3-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 제4출력패드부는 복수개의 테스트패드를 각각 포함하는 제4-1출력패드그룹과 제4-2출력패드그룹을 포함하고, 상기 제4-1출력패드그룹의 한 테스트패드와 상기 제4-2출력패드그룹의 한 테스트패드가 연결되어 있으며, 상기 인쇄회로기판은, 상기 제1-1출력패드그룹에 전기적으로 연결된 제1입력단자와 제2입력단자와, 상기 제1입력단자에 전기적으로 연결된 제3입력단자와, 상기 제3-1출력패드그룹에 전기적으로 연결된 제4입력단자를 구비하는, 디스플레이 장치가 제공된다.
상기 제1출력패드에 대한 상기 제1입력단자의 위치와 상기 제2입력단자의 위치는, 상기 제3출력패드에 대한 상기 제3입력단자의 위치와 상기 제4입력단자의 위치에 대응할 수 있다.
상기 제3입력단자는 상기 제3입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제1입력단자에 전기적으로 연결될 수 있다.
상기 제4입력단자는 상기 제4입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제3-1출력패드그룹에 전기적으로 연결될 수 있다.
상기 제4입력단자는 상기 제2-2출력패드그룹에 전기적으로 연결될 수 있다.
상기 제1입력단자와 상기 제2입력단자는 상기 제1출력패드에 인접하여 위치하고, 상기 제3입력단자와 상기 제4입력단자는 상기 제3출력패드에 인접하여 위치할 수 있다.
상기 제1-1출력패드그룹이 포함하는 일 테스트패드는 상기 제1-2출력패드그룹이 포함하는 일 테스트패드에 연결되고, 상기 제1-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제2-1출력패드그룹이 포함하는 일 테스트패드에 연결되며, 상기 제2-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제2-2출력패드그룹이 포함하는 일 테스트패드에 연결되고, 상기 제2-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제3-1출력패드그룹이 포함하는 일 테스트패드에 연결되며, 상기 제3-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제3-2출력패드그룹이 포함하는 일 테스트패드에 연결되고, 상기 제3-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제4-1출력패드그룹이 포함하는 일 테스트패드에 연결되며, 상기 제4-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제4-2출력패드그룹이 포함하는 일 테스트패드에 연결될 수 있다.
상기 인쇄회로기판은, 상기 제1-1출력패드그룹이 포함하는 테스트패드들에 연결된 제1-1검사단자들과, 상기 제1-2출력패드그룹이 포함하는 테스트패드들에 연결된 제1-2검사단자들과, 상기 제2-1출력패드그룹이 포함하는 테스트패드들에 연결된 제2-1검사단자들과, 상기 제2-2출력패드그룹이 포함하는 테스트패드들에 연결된 제2-2검사단자들과, 상기 제3-1출력패드그룹이 포함하는 테스트패드들에 연결된 제3-1검사단자들과, 상기 제3-2출력패드그룹이 포함하는 테스트패드들에 연결된 제3-2검사단자들과, 상기 제4-1출력패드그룹이 포함하는 테스트패드들에 연결된 제4-1검사단자들과, 상기 제4-2출력패드그룹이 포함하는 테스트패드들에 연결된 제4-2검사단자들을 더 구비할 수 있다.
상기 제2입력단자는 상기 제2-2출력패드그룹이 포함하는 상기 다른 일 테스트패드와 상기 제3-1출력패드그룹이 포함하는 상기 일 테스트패드에 연결될 수 있다.
상기 연성회로기판은, 상기 제1출력패드부를 상기 제1입력패드부에 전기적으로 연결하는 제1연결패턴과, 상기 제2출력패드부를 상기 제2입력패드부에 전기적으로 연결하는 제2연결패턴과, 상기 제3출력패드부를 상기 제3입력패드부에 전기적으로 연결하는 제3연결패턴과, 상기 제4출력패드부를 상기 제4입력패드부에 전기적으로 연결하는 제4연결패턴을 구비할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 단자들의 접합 상태를 용이하게 확인할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 "R" 부분에서 연성회로기판을 제외한 확대도이다.
도 3은 도 1의 "R" 부분의 확대도이다.
도 4는 4단자 접속 저항 측정에 관한 개념도이다.
도 5는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다.
도 6은 도 5에 도시된 디스플레이 장치에서 접속 저항 측정과 관련된 구성요소들의 연결 관계를 도시하는 개념도이다.
도 7은 도 6의 개념도의 등가 회로도이다.
도 8은 도 5에 도시된 디스플레이 장치에서 접속 저항을 측정하는 것을 개략적으로 도시하는 개념도이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 장치의 디스플레이 영역 내에서의 개략적인 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 1을 참고하면, 디스플레이 장치는 디스플레이 패널(10), 연성회로기판(20) 및 인쇄회로기판(40)을 구비할 수 있다. 물론 디스플레이 장치는 이 외에도 다양한 구성요소들을 더 구비할 수 있는데, 예컨대 집적회로 칩(integrated circuit chip, 30)을 구비할 수 있다.
디스플레이 패널(10)은 디스플레이 영역(DA)과 비디스플레이 영역(NA)을 포함한다. 디스플레이 영역(DA)은 이미지가 표시되는 부분이고, 디스플레이 영역(DA) 주변의 비디스플레이영역(NA)은 디스플레이 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되는 부분이다. 비디스플레이 영역(NA)은 디스플레이 영역(DA)을 둘러쌀 수 있다. 도 1에서는 디스플레이 영역(DA)과 비디스플레이 영역(NA)의 경계를 점선으로 표시하고 있다.
디스플레이 패널(10)의 디스플레이 영역(DA)에는 화소(PX)들이 배치될 수 있다. 디스플레이 영역(DA)에는 제1스캔선(121), 제2스캔선(122), 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및/또는 초기화 전압선(174)과 같은 신호선들이 배치될 수 있다. 제1스캔선(121)과 제2스캔선(122)은 대략 제1방향(x축 방향)으로 연장될 수 있다. 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및 초기화 전압선(174)은 대략 제2방향(y축 방향)으로 연장될 수 있다. 제2방향은 제1방향과 교차할 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 구동 전압선(172), 공통 전압선(173) 및 초기화 전압선(174) 중 적어도 하나는 대략 제1방향(x축 방향)으로 연장된 부분과 대략 제2방향(y축 방향)으로 연장된 부분을 포함하여, 메시(mesh) 형상을 가질 수도 있다.
각각의 화소(PX)는 제1스캔선(121), 제2스캔선(122), 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및/또는 초기화 전압선(174) 등에 연결되어, 이들 신호선들로부터 제1스캔 신호, 제2스캔 신호, 데이터 전압, 구동 전압, 공통 전압 및/또는 구동 전압 등을 인가받을 수 있다. 화소(PX)는 발광 다이오드 같은 발광 소자(light emitting element)를 포함할 수 있다.
디스플레이 패널(10)의 디스플레이 영역(DA)에는 터치 전극들이 배치되어, 사용자의 손가락 등의 터치를 감지할 수 있다.
디스플레이 패널(10)의 비디스플레이 영역(NA)에는 외부로부터 신호들이 입력되는 입력패드들이 배치되는 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)가 위치할 수 있다. 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)는 디스플레이 패널(10)의 (-y 방향) 일측 가장자리를 따라 상호 이격되어 위치할 수 있다.
이러한 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)에는 연성회로기판(20)의 제1단부가 접속될 수 있다. 이에 따라 연성회로기판(20)의 제1단부에 위치한 제1전달패드들이 디스플레이 패널(10)의 입력패드들에 전기적으로 연결될 수 있다. 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)가 상호 이격되어 위치하기에, 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4) 각각에는 대응하는 연성회로기판(20)의 제1단부가 접속될 수 있다. 물론 필요에 따라 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)에 하나의 연성회로기판(20)이 접속될 수도 있다.
디스플레이 패널(10)의 비디스플레이 영역(NA)에는 디스플레이 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동부(driving unit)가 위치할 수 있다. 구동부는 데이터선(171)에 데이터 신호를 인가하는 데이터 구동부, 제1스캔선(121) 및 제2스캔선(122)에 게이트 신호를 인가하는 게이트 구동부, 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부를 포함할 수 있다. 화소(PX)들에는 게이트 구동부에서 생성되는 스캔 신호에 따라 소정 타이밍에 데이터 신호 등이 인가될 수 있다.
게이트 구동부는 디스플레이 패널(10)에 집적될 수 있고, 디스플레이 영역(DA)의 적어도 일측에 위치할 수 있다. 데이터 구동부는 집적회로 칩(30)과 같은 형태일 수 있다. 집적회로 칩(30)은 연성회로기판(20)에 실장될 수 있다. 집적회로 칩(30)에서 출력되는 신호들은 연성회로기판(20)의 제1전달패드들과 디스플레이 패널(10)의 입력패드들을 통해 디스플레이 패널(10)로 전달될 수 있다.
디스플레이 장치는 복수개의 집적회로 칩(30)들을 포함할 수 있고, 연성회로기판(20) 각각에 하나의 집적회로 칩(30)이 실장될 수 있다. 집적회로 칩(30)은 디스플레이 패널(10)의 비디스플레이 영역(NA)에 실장될 수도 있다. 이 경우, 집적회로 칩(30)은 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)와 디스플레이 영역(DA) 사이에 위치할 수 있다.
인쇄회로기판(40)의 (-y 방향) 일측 가장자리에는 제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4)가 상호 이격되어 위치할 수 있다. 연성회로기판(20)의 제2단부는 연성회로기판(20)의 제1단부의 반대쪽 부분으로, 연성회로기판(20)의 제2단부는 인쇄회로기판(40)의 제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4)에 접속될 수 있다. 이에 따라 연성회로기판(20)의 제2단부에 위치한 제2전달패드들이 인쇄회로기판(40)의 테스트패드들에 전기적으로 연결될 수 있다.
제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4)가 상호 이격되어 위치하기에, 제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4) 각각에는 대응하는 연성회로기판(20)의 제2단부가 접속될 수 있다. 물론 필요에 따라 제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4)에 하나의 연성회로기판(20)이 접속될 수도 있다.
연성회로기판(20)의 제1단부에 위치한 제1전달패드들 각각은 연성회로기판(20)의 제2단부에 위치한 대응하는 제2전달패드에 전기적으로 연결될 수 있다. 이에 따라 연성회로기판(20)은 제1출력패드부(OP1)를 제1입력패드부(IP1)에 전기적으로 연결하는 제1연결패턴을 포함할 수 있다. 마찬가지로 연성회로기판(20)은 제2출력패드부(OP2)를 제2입력패드부(IP2)에 전기적으로 연결하는 제2연결패턴을 포함할 수 있다. 그리고 연성회로기판(20)은 제3출력패드부(OP3)를 제3입력패드부(IP3)에 전기적으로 연결하는 제3연결패턴을 포함할 수 있다. 마찬가지로 연성회로기판(20)은 제4출력패드부(OP4)를 제4입력패드부(IP4)에 전기적으로 연결하는 제4연결패턴을 포함할 수 있다.
전술한 것과 같이, 집적회로 칩(30)은 디스플레이 영역(DA)에 제공되는 신호들을 출력할 수 있다. 예컨대, 집적회로 칩(30)은 데이터 전압, 구동 전압, 공통 전압 및/또는 초기화 전압 등을 출력할 수 있다. 비디스플레이 영역(NA)에는 집적회로 칩(30)에서 출력되는 데이터 전압, 구동 전압, 공통 전압 및/또는 초기화 전압을 디스플레이 영역(DA)의 데이터선(171), 구동 전압선(172), 공통 전압선(173) 및/또는 초기화 전압선(174)으로 각각 전달하기 위한 데이터 전압 전달선, 구동 전압 전달선, 공통 전압 전달선 및/또는 초기화 전압 전달선이 위치할 수 있다. 집적회로 칩(30)은 게이트 구동부를 제어하기 위한 신호들을 또한 출력할 수 있다.
집적회로 칩(30)은 위와 같은 신호들을 생성하는데 기초가 되는 신호들(예컨대, 영상 데이터 및 이와 관련된 신호 또는 전원 등)을 인쇄회로기판(40)으로부터 수신할 수 있다. 즉, 인쇄회로기판(40)에서의 신호들이 인쇄회로기판(40)의 출력패드들과 연성회로기판(20)의 제2전달패드들을 통해 집적회로 칩(30)에 전달될 수 있다.
인쇄회로기판(40)에는 프로세서 및/또는 메모리 등이 위치할 수 있다. 예컨대 디스플레이 장치가 이동통신 단말기에 적용되는 경우, 프로세서는 중앙 처리 장치, 그래픽 처리 장치 및/또는 모뎀 등을 포함하는 애플리케이션 프로세서일 수 있다. 연성회로기판(20)은 벤딩될 수 있고, 이에 따라 인쇄회로기판(40)은 디스플레이 패널(10)의 (-z 방향) 배면 상에 위치할 수 있다.
도 2는 도 1의 "R" 부분에서 연성회로기판(20)을 제외한 확대도이고, 도 3은 도 1의 "R" 부분의 확대도이다. 그리고 도 4는 4단자 접속 저항 측정에 관한 개념도이다.
인쇄회로기판(40) 상의 제1출력패드부(OP1)는 복수개의 테스트패드들을 각각 포함하는 제1-1출력패드그룹(OPG1-1)과 제1-2출력패드그룹(OPG1-2, 도 5 참조)을 포함한다. 제1-1출력패드그룹(OPG1-1)의 제1테스트패드(B1)는 제1-2출력패드그룹(OPG1-2)의 제5테스트패드(B5, 도 5 참조)에 연결된다. 제1-1출력패드그룹(OPG1-1)의 제2테스트패드(B2)는 제1입력단자(IT1, 도 5 참조)에 연결된다. 이에 따라 제1-1출력패드그룹(OPG1-1)은 제1입력단자(IT1)에 전기적으로 연결된다. 제1-1출력패드그룹(OPG1-1)의 제3테스트패드(B3)는 일 제1-1검사단자(DT1-1)에 연결되고, 제1-1출력패드그룹(OPG1-1)의 제4테스트패드(B4)는 다른 제1-1검사단자(DT1-1)에 연결된다.
디스플레이 패널(10) 상의 제1입력패드부(IP1) 역시 복수개의 입력패드들을 각각 포함하는 제1-1입력패드그룹(IPG1-1)과 제1-2입력패드그룹(IPG1-2, 도 5 참조)을 포함한다.
한편, 제1-1입력패드그룹(IPG1-1)은 제1정렬마크(AM1)를 포함하고, 제1-1출력패드그룹(OPG1-1)은 제2정렬마크(AM2)를 포함할 수 있다. 연성회로기판(20)의 제1단부를 디스플레이 패널(10)에 접합시킬 시, 연성회로기판(20)의 제1정렬마크(FAM1)가 디스플레이 패널(10)의 제1정렬마크(AM1)와 일치하도록 함으로써 연성회로기판(20)의 제1단부와 디스플레이 패널(10)이 정확한 위치에서 접합되도록 할 수 있다. 또한 연성회로기판(20)의 제2단부를 인쇄회로기판(40)에 접합시킬 시, 연성회로기판(20)의 제2정렬마크(FAM2)가 인쇄회로기판(40)의 제2정렬마크(AM2)와 일치하도록 함으로써 연성회로기판(20)의 제2단부와 인쇄회로기판(40)이 정확한 위치에서 접합되도록 할 수 있다.
도 3 및 도 4에서는 연성회로기판(20)이 제1전달패드들로서 제1-1전달패드(FA1), 제1-2전달패드(FA2) 및 제1-4전달패드(FA4)를 포함하는 것으로 도시하고 있고, 연성회로기판(20)이 제2전달패드들로서 제2-1전달패드(FB1), 제2-2전달패드(FB2), 제2-3전달패드(FB3) 및 제2-4전달패드(FB4)를 포함하는 것으로 도시하고 있다.
제1-1출력패드그룹(OPG1-1)의 제1테스트패드(B1)는 연성회로기판(20)의 제2-1전달패드(FB1)에 전기적으로 연결되고, 제1-1출력패드그룹(OPG1-1)의 제3테스트패드(B3)는 연성회로기판(20)의 제2-3전달패드(FB3)에 전기적으로 연결된다. 연성회로기판(20)의 배선을 통해 제2-1전달패드(FB1)와 제2-3전달패드(FB3)에 연결된 연성회로기판(20)의 제1-1전달패드(FA1)는 제1-1입력패드그룹(IPG1-1)의 제1입력패드(A1)에 전기적으로 연결된다. 제1-1출력패드그룹(OPG1-1)의 제2테스트패드(B2)는 연성회로기판(20)의 제2-2전달패드(FB2)에 전기적으로 연결되고, 연성회로기판(20)의 배선을 통해 제2-2전달패드(FB2)에 연결된 연성회로기판(20)의 제1-2전달패드(FA2)는 제1-1입력패드그룹(IPG1-1)의 제2입력패드(A2)에 전기적으로 연결된다. 제1-1출력패드그룹(OPG1-1)의 제4테스트패드(B4)는 연성회로기판(20)의 제2-4전달패드(FB4)에 전기적으로 연결되고, 연성회로기판(20)의 배선을 통해 제2-4전달패드(FB4)에 연결된 연성회로기판(20)의 제1-4전달패드(FA4)는 제1-1입력패드그룹(IPG1-1)의 제4입력패드(A4)에 전기적으로 연결된다. 제1입력패드(A1), 제2입력패드(A2) 및 제4입력패드(A4)는 서로 연결되며, 일체(一體)의 금속패턴일 수 있다. 연성회로기판(20)의 제1-3전달패드(FA3)는 제1-1입력패드그룹(IPG1-1)의 제3입력패드(A3)에 전기적으로 연결되는데, 제3입력패드(A3)는 더미패드일 수 있다.
디스플레이 패널(10)의 제1-1입력패드그룹(IPG1-1)의 입력패드들과 연성회로기판(20)의 제1전달패드들은 도 4에 도시된 것과 같이 이방성 도전필름(ACF)에 의해 전기적으로 연결될 수 있다. 마찬가지로 인쇄회로기판(40)의 제1-1출력패드그룹(OPG1-1)의 테스패드들과 연성회로기판(20)의 제2전달패드들은 이방성 도전필름(ACF)에 의해 전기적으로 연결될 수 있다.
인쇄회로기판(40)의 제1-1출력패드그룹(OPG1-1)의 테스패드들은 이러한 방식으로 연성회로기판(20)을 통해 디스플레이 패널(10)의 제1-1입력패드그룹(IPG1-1)의 입력패드들에 전기적으로 연결될 수 있다. 이는 제1-2출력패드그룹(OPG1-2)과 제1-2입력패드그룹(IPG1-2, 도 5 참조) 등에서도 마찬가지이다.
한편, 디스플레이 패널(10)에는 신호입력패드(SP, 도 2 참조)와 같은 입력패드도 존재하고, 인쇄회로기판(40)에는 신호출력패드(SB, 도 2 참조)와 같은 출력패드도 존재한다. 신호입력패드(SP)는 연성회로기판(20)의 제1신호전달패드(FSP, 도 3 참조)에 전기적으로 연결될 수 있다. 신호출력패드(SB)는 연성회로기판(20)의 제2신호전달패드(FSB, 도 3 참조)에 전기적으로 연결될 수 있다. 제1신호전달패드(FSP)와 제2신호전달패드(FSB)는 도 3에서는 편의상 생략한 연성회로기판(20) 상의 집적회로 칩(30)에 전기적으로 연결될 수 있다. 이에 따라 인쇄회로기판(40)의 신호출력패드(SB)가 집적회로 칩(30)에 전기적으로 연결되고, 집적회로 칩(30)이 디스플레이 패널(10)의 신호입력패드(SP)에 전기적으로 연결되도록 할 수 있다. 신호입력패드(SP)에서의 신호는 디스플레이 패널의 데이터선(171) 등에 인가될 수 있다.
이와 같은 연결에 의해, 접속 저항 측정 회로가 형성될 수 있다. 측정되는 접속 저항은 디스플레이 패널(10)의 제1입력패드(A1)와 연성회로기판(20)의 제1-1전달패드(FA1) 사이의 접속 저항이다.
예컨대, 제1테스트패드(B1)와 제2테스트패드(B2)에 전류원을 전기적으로 연결하여 전류(I)를 인가하고, 제3테스트패드(B3)에 연결된 제1-1검사단자(DT1-1)와 제4테스트패드(B4)에 연결된 제1-1검사단자(DT1-1)에 전압계를 연결하여 전압(V)을 측정하면, V/I에 의해 접속 저항(R)을 산출할 수 있다. 이와 같이 제1테스트패드(B1)와 제2테스트패드(B2)에 전기적으로 연결된 2개의 단자들과 2개의 제1-1검사단자(DT1-1)들을 포함하는 총 4개의 단자들을 이용하여 접속 저항을 측정하면, 2단자 루프 저항을 측정하는 방식과 비교하여 배선 저항에 대한 영향을 배제하거나 줄일 수 있으므로, 접속 저항을 더욱 정확하게 측정할 수 있다.
이와 같은 과정을 통해 디스플레이 패널(10)의 제1-1입력패드그룹(IPG1-1)의 제1입력패드(A1)와 연성회로기판(20)의 제1-1전달패드(FA1)가 양호하게 접속된 것으로 평가되고, 마찬가지로 유사한 방식을 통해 디스플레이 패널(10)의 제1-2입력패드그룹(IPG1-2)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되면, 제1-1입력패드그룹(IPG1-1)과 제1-2입력패드그룹(IPG1-2) 사이의 신호입력패드(SP)가 연성회로기판(20)의 제1신호전달패드(FSP)와 양호하게 접속된 것으로 간주할 수 있다.
도 5는 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다. 도 5에는 4개의 연성회로기판(20)들이 도시되어 있는바, 편의상 디스플레이 패널(10)과 인쇄회로기판(40)으로부터 분리되어 있는 것으로 도시하고 있다. 도 5에서는 편의상, 디스플레이 패널(10)의 (-y 방향) 일부분만을 도시하였고, 집적회로 칩(30), 신호입력패드(SP), 제1신호전달패드(FSP), 제2신호전달패드(FSB) 및 신호출력패드(SB) 등은 생략하였다.
각각의 연성회로기판(20)은 제1단부가 디스플레이 패널(10)에 접속되고 제2단부가 인쇄회로기판(40)에 접속된다. 전술한 것과 같이 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4)가 디스플레이 패널(10)의 (-y 방향) 일측 가장자리를 따라 상호 이격되어 위치할 수 있다. 연성회로기판(20)들 각각의 제1단부는 제1입력패드부(IP1), 제2입력패드부(IP2), 제3입력패드부(IP3) 및 제4입력패드부(IP4) 중 대응하는 것에 접속된다.
제1입력패드부(IP1)는 전술한 것과 같은 구성의 제1-1입력패드그룹(IPG1-1)과, 이 제1-1입력패드그룹(IPG1-1)과 (y축을 중심으로 하여) 거울 대칭인 제1-2입력패드그룹(IPG1-2)을 포함할 수 있다. 제2입력패드부(IP2)는 제1입력패드부(IP1)와 유사한 구성의 제2-1입력패드그룹(IPG2-1)과 제2-2입력패드그룹(IPG2-2)을 포함할 수 있다. 제3입력패드부(IP3)도 제1입력패드부(IP1)와 유사한 구성의 제3-1입력패드그룹(IPG3-1)과 제3-2입력패드그룹(IPG3-2)을 포함할 수 있으며, 제4입력패드부(IP4)도 제1입력패드부(IP1)와 유사한 구성의 제4-1입력패드그룹(IPG4-1)과 제4-2입력패드그룹(IPG4-2)을 포함할 수 있다.
인쇄회로기판(40)에는 전술한 것과 같이 인쇄회로기판(40)의 (+y 방향) 일측 가장자리에 제1출력패드부(OP1), 제2출력패드부(OP2), 제3출력패드부(OP3) 및 제4출력패드부(OP4)가 상호 이격되어 위치할 수 있다. 제1출력패드부(OP1)는 전술한 것과 같은 구성의 제1-1출력패드그룹(OPG1-1)과, 이 제1-1출력패드그룹(OPG1-1)과 (y축을 중심으로 하여) 거울 대칭인 제1-2출력패드그룹(OPG1-2)을 포함할 수 있다. 이때 제1-1출력패드그룹(OPG1-1)의 제1테스트패드(B1)는 제1-2출력패드그룹(OPG1-2)의 제5테스트패드(B5)와 인쇄회로기판(40) 상의 배선을 통해 연결된다. 예컨대 제1테스트패드(B1), 제5테스트패드(B5) 및 이들을 연결하는 배선은 일체(一體)의 금속패턴일 수 있다.
제2출력패드부(OP2)는 제1출력패드부(OP1)와 유사한 구성의 제2-1출력패드그룹(OPG2-1)과 제2-2출력패드그룹(OPG2-2)을 포함할 수 있다. 제3출력패드부(OP3)도 제1출력패드부(OP1)와 유사한 구성의 제3-1출력패드그룹(OPG3-1)과 제3-2출력패드그룹(OPG3-2)을 포함할 수 있으며, 제4출력패드부(OP4)도 제1출력패드부(OP1)와 유사한 구성의 제4-1출력패드그룹(OPG4-1)과 제4-2출력패드그룹(OPG4-2)을 포함할 수 있다. 이에 따라 제2-1출력패드그룹(OPG2-1)의 테스트패드들 중 제8테스트패드(B8)와 제2-2출력패드그룹(OPG2-2)의 테스트패드들 중 제9테스트패드(B9)가 연결된다. 그리고 제3-1출력패드그룹(OPG3-1)의 테스트패드들 중 제12테스트패드(B12)와 제3-2출력패드그룹(OPG3-2)의 테스트패드들 중 제13테스트패드(B13)가 연결되고, 제4-1출력패드그룹(OPG4-1)의 테스트패드들 중 제16테스트패드(B16)와 제4-2출력패드그룹(OPG4-2)의 테스트패드들 중 제17테스트패드(B17)가 연결된다.
물론, 도 5에 도시된 것과 같이 제1-2출력패드그룹(OPG1-2)의 테스트패드들 중 제6테스트패드(B6)는 제2-1출력패드그룹(OPG2-1)의 테스트패드들 중 제7테스트패드(B7)에 연결되고, 제2-2출력패드그룹(OPG2-2)의 테스트패드들 중 제10테스트패드(B10)는 제3-1출력패드그룹(OPG3-1)의 테스트패드들 중 제11테스트패드(B11)에 연결되며, 제3-2출력패드그룹(OPG3-2)의 테스트패드들 중 제14테스트패드(B14)는 제4-1출력패드그룹(OPG4-1)의 테스트패드들 중 제15테스트패드(B15)에 연결된다.
한편, 전술한 것과 같이 제1-1출력패드그룹(OPG1-1)의 제2테스트패드(B2)는 제1입력단자(IT1)에 연결된다. 제2테스트패드(B2), 제1입력단자(IT1) 및 이들을 연결하는 배선은 일체인 금속패턴일 수 있다. 이에 따라 제1-1출력패드그룹(OPG1-1)은 제1입력단자(IT1)에 전기적으로 연결된다. 그리고 제2-2출력패드그룹(OPG2-2)의 제10테스트패드(B10)와 제3-1출력패드그룹(OPG3-1)의 제11테스트패드(B11)는 제2입력단자(IT2)에 연결된다. 이에 따라 제2-2출력패드그룹(OPG2-2)과 제3-1출력패드그룹(OPG3-1)은 제2입력단자(IT2)에 전기적으로 연결된다. 제10테스트패드(B10), 제11테스트패드(B11), 제2입력단자(IT2) 및 이들을 연결하는 배선들은 일체인 금속패턴일 수 있다.
한편, 제3입력단자(IT3)는 제1입력단자(IT1)에 전기적으로 연결된다. 제1입력단자(IT1), 제3입력단자(IT3) 및 이들을 연결하는 배선은 일체인 금속패턴일 수 있다. 그리고 제4-2출력패드그룹(OPG4-2)의 제18테스트(B18)는 제4입력단자(IT4)에 연결된다. 이에 따라 제4-2출력패드그룹(OPG4-2)은 제4입력단자(IT4)에 전기적으로 연결된다. 제18테스트패드(B18), 제4입력단자(IT4) 및 이들을 연결하는 배선은 일체인 금속패턴일 수 있다.
전술한 것과 같이 제1-1출력패드그룹(OPG1-1)의 제3테스트패드(B3)는 일 제1-1검사단자(DT1-1)에 연결되고, 제1-1출력패드그룹(OPG1-1)의 제4테스트패드(B4)는 다른 제1-1검사단자(DT1-1)에 연결된다. 마찬가지로, 제1-2출력패드그룹(OPG1-2)의 테스트패드들 중 일 테스트패드는 일 제1-2검사단자(DT1-2)에 연결되고, 제1-2출력패드그룹(OPG1-2)의 테스트패드들 중 다른 테스트패드는 다른 제1-2검사단자(DT1-2)에 연결된다. 2개의 제1-1검사단자(DT1-1)와 2개의 제1-2검사단자(DT1-2)는 서로 인접하여 위치할 수 있다.
2개의 제1-1검사단자(DT1-1)들을 통해 제1-1입력패드그룹(IPG1-1)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되고, 2개의 제1-2검사단자(DT1-2)들을 통해 제1-2입력패드그룹(IPG1-2)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되면, 제1-1입력패드그룹(IPG1-1)과 제1-2입력패드그룹(IPG1-2) 사이의 신호입력패드(SP)가 연성회로기판(20)의 제1신호전달패드(FSP)와 양호하게 접속된 것으로 간주할 수 있다.
유사하게, 제2-1출력패드그룹(OPG2-1)의 테스트패드들 중 일 테스트패드는 일 제2-1검사단자(DT2-1)에 연결되고, 제2-1출력패드그룹(OPG2-1)의 테스트패드들 중 다른 테스트패드는 다른 제2-1검사단자(DT2-1)에 연결된다. 마찬가지로, 제2-2출력패드그룹(OPG2-2)의 테스트패드들 중 일 테스트패드는 일 제2-2검사단자(DT2-2)에 연결되고, 제2-2출력패드그룹(OPG2-2)의 테스트패드들 중 다른 테스트패드는 다른 제2-2검사단자(DT2-2)에 연결된다. 2개의 제2-1검사단자(DT2-1)와 2개의 제2-2검사단자(DT2-2)는 서로 인접하여 위치할 수 있다.
2개의 제2-1검사단자(DT2-1)들을 통해 제2-1입력패드그룹(IPG2-1)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되고, 2개의 제2-2검사단자(DT2-2)들을 통해 제2-2입력패드그룹(IPG2-2)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되면, 제2-1입력패드그룹(IPG2-1)과 제2-2입력패드그룹(IPG2-2) 사이의 신호입력패드가 연성회로기판(20)의 제1신호전달패드와 양호하게 접속된 것으로 간주할 수 있다.
유사하게, 제3-1출력패드그룹(OPG3-1)의 테스트패드들 중 일 테스트패드는 일 제3-1검사단자(DT3-1)에 연결되고, 제3-1출력패드그룹(OPG3-1)의 테스트패드들 중 다른 테스트패드는 다른 제3-1검사단자(DT3-1)에 연결된다. 마찬가지로, 제3-2출력패드그룹(OPG3-2)의 테스트패드들 중 일 테스트패드는 일 제3-2검사단자(DT3-2)에 연결되고, 제3-2출력패드그룹(OPG3-2)의 테스트패드들 중 다른 테스트패드는 다른 제3-2검사단자(DT3-2)에 연결된다. 2개의 제3-1검사단자(DT3-1)와 2개의 제3-2검사단자(DT3-2)는 서로 인접하여 위치할 수 있다.
2개의 제3-1검사단자(DT3-1)들을 통해 제3-1입력패드그룹(IPG3-1)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되고, 2개의 제3-2검사단자(DT3-2)들을 통해 제3-2입력패드그룹(IPG3-2)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되면, 제3-1입력패드그룹(IPG3-1)과 제3-2입력패드그룹(IPG3-2) 사이의 신호입력패드가 연성회로기판(20)의 제1신호전달패드와 양호하게 접속된 것으로 간주할 수 있다.
유사하게, 제4-1출력패드그룹(OPG4-1)의 테스트패드들 중 일 테스트패드는 일 제4-1검사단자(DT4-1)에 연결되고, 제4-1출력패드그룹(OPG4-1)의 테스트패드들 중 다른 테스트패드는 다른 제4-1검사단자(DT4-1)에 연결된다. 마찬가지로, 제4-2출력패드그룹(OPG4-2)의 테스트패드들 중 일 테스트패드는 일 제4-2검사단자(DT4-2)에 연결되고, 제4-2출력패드그룹(OPG4-2)의 테스트패드들 중 다른 테스트패드는 다른 제4-2검사단자(DT4-2)에 연결된다. 2개의 제4-1검사단자(DT4-1)와 2개의 제4-2검사단자(DT4-2)는 서로 인접하여 위치할 수 있다.
2개의 제4-1검사단자(DT4-1)들을 통해 제4-1입력패드그룹(IPG4-1)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되고, 2개의 제4-2검사단자(DT4-2)들을 통해 제4-2입력패드그룹(IPG4-2)의 일 입력패드와 연성회로기판(20)의 일 전달패드가 양호하게 접속된 것으로 평가되면, 제4-1입력패드그룹(IPG4-1)과 제4-2입력패드그룹(IPG4-2) 사이의 신호입력패드가 연성회로기판(20)의 제1신호전달패드와 양호하게 접속된 것으로 간주할 수 있다.
한편, 전술한 것과 같이 두 개의 제1-1검사단자(DT1-1)들을 이용하여 접속의 양호 여부를 판단하기 위해서는, 제1테스트패드(B1)와 제2테스트패드(B2)에 전류원을 전기적으로 연결하여 전류(I)를 인가하고, 제1-1검사단자(DT1-1)들에 전압계를 연결하여 전압(V)을 측정하게 된다.
전술한 것과 같이 제2테스트패드(B2)는 제1입력단자(IT1)에 연결되어 있다. 한편, 제1테스트패드(B1)는 제5테스트패드(B5)에 연결되어 있고, 제5테스트패드(B5)는 연성회로기판(20)의 패드들 및 배선들과 디스플레이 패널(10)의 제1-2입력패드그룹(IPG1-2)을 통해 제6테스트패드(B6)에 전기적으로 연결되어 있으며, 제6테스트패드(B6)는 제7테스트패드(B7)에 연결되어 있고, 제7테스트패드(B7)는 연성회로기판(20)의 패드들 및 배선들과 디스플레이 패널(10)의 제2-1입력패드그룹(IPG2-1)을 통해 제8테스트패드(B8)에 전기적으로 연결되어 있으며, 제8테스트패드(B8)는 제9테스트패드(B9)에 연결되어 있고, 제9테스트패드(B9)는 연성회로기판(20)의 패드들 및 배선들과 디스플레이 패널(10)의 제2-2입력패드그룹(IPG2-2)을 통해 제10테스트패드(B10)에 전기적으로 연결되어 있으며, 제10테스트패드(B10)는 제2입력단자(IT2)에 연결되어 있다. 따라서 제1입력단자(IT1)와 제2입력단자(IT2)에 전류원을 전기적으로 연결하여 전류(I)를 인가하면, 이는 제1테스트패드(B1)와 제2테스트패드(B2)에 전류원을 전기적으로 연결하여 전류(I)를 인가하는 결과가 되어, 두 개의 제1-1검사단자(DT1-1)들을 이용하여 접속의 양호 여부를 판단할 수 있다.
두 개의 제1-2검사단자(DT1-2)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제1입력단자(IT1)와 제2입력단자(IT2)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제1-2검사단자(DT1-2)들을 이용하여 접속의 양호 여부를 판단할 수 있다. 두 개의 제2-1검사단자(DT2-1)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제1입력단자(IT1)와 제2입력단자(IT2)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제2-1검사단자(DT2-1)들을 이용하여 접속의 양호 여부를 판단할 수 있다. 두 개의 제2-2검사단자(DT2-2)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제1입력단자(IT1)와 제2입력단자(IT2)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제2-2검사단자(DT2-2)들을 이용하여 접속의 양호 여부를 판단할 수 있다.
한편, 두 개의 제3-1검사단자(DT3-1)들을 이용하여 접속의 양호 여부를 판단하기 위해서는, 제11테스트패드(B11)와 제12테스트패드(B12)에 전류원을 전기적으로 연결하여 전류(I)를 인가하고, 제3-1검사단자(DT3-1)들에 전압계를 연결하여 전압(V)을 측정하게 된다.
제11테스트패드(B11)는 제10테스트패드(B10), 제2-2입력패드그룹(IPG2-2), 제9테스트패드(B9), 제8테스트패드(B8), 제2-1입력패드그룹(IPG2-1), 제7테스트패드(B7), 제6테스트패드(B6), 제1-2입력패드그룹(IPG1-2), 제5테스트패드(B5), 제1테스트패드(B1), 제1-1입력패드그룹(IPG1-1), 제2테스트패드(B2), 제1입력단자(IT1)를 통해 제3입력단자(IT3)에 전기적으로 연결되어 있다. 그리고 제12테스트패드(B12)는 제13테스트패드(B13), 제3-2입력패드그룹(IPG3-2), 제14테스트패드(B14), 제15테스트패드(B15), 제4-1입력패드그룹(IPG4-1), 제16테스트패드(B16), 제17테스트패드(B17), 제4-2입력패드그룹(IPG4-2) 및 제18테스트패드(B18)를 통해 제4입력단자(IT4)에 전기적으로 연결되어 있다. 따라서 제3입력단자(IT3)와 제4입력단자(IT4)에 전류원을 전기적으로 연결하여 전류(I)를 인가하면, 이는 제11테스트패드(B11)와 제12테스트패드(B12)에 전류원을 전기적으로 연결하여 전류(I)를 인가하는 결과가 되어, 두 개의 제3-1검사단자(DT3-1)들을 이용하여 접속의 양호 여부를 판단할 수 있다.
두 개의 제3-2검사단자(DT3-2)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제3입력단자(IT3)와 제4입력단자(IT4)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제3-2검사단자(DT3-2)들을 이용하여 접속의 양호 여부를 판단할 수 있다. 두 개의 제4-1검사단자(DT4-1)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제3입력단자(IT3)와 제4입력단자(IT4)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제4-1검사단자(DT4-1)들을 이용하여 접속의 양호 여부를 판단할 수 있다. 두 개의 제4-2검사단자(DT4-2)들을 이용하여 접속의 양호 여부를 판단하는 것 역시, 상술한 것과 같은 전기적인 연결관계에 의해, 제3입력단자(IT3)와 제4입력단자(IT4)에 전류원을 전기적으로 연결하여 전류(I)를 인가한 상태에서 두 개의 제4-2검사단자(DT4-2)들을 이용하여 접속의 양호 여부를 판단할 수 있다.
도 6은 도 5에 도시된 디스플레이 장치에서 접속 저항 측정과 관련된 구성요소들의 연결 관계를 도시하는 개념도이고, 도 7은 도 6의 개념도의 등가 회로도이다.
예컨대 4개의 연성회로기판(20)들이 디스플레이 패널(10)에 접합되는 경우, 도 5에 도시된 것과 같은 테스트 패드들 등은 도 6에 도시된 것과 같이 전기적으로 연결될 수 있다. 제1입력패드(A1)와 제1-1전달패드(FA1) 사이의 접속 저항은, 도 7의 회로도에서와 같이 R11으로 나타낼 수 있고, 제1-2입력패드그룹(IPG1-2)에서의 접속 저항, 제2-1입력패드그룹(IPG2-1) 등에서의 접속 저항 역시 R12, R21 등으로 나타낼 수 있다.
제1입력단자(IT1)와 제2입력단자(IT2)에 전류원을 연결하여 전류를 인가한 상태에서, 제1-1검사단자(DT1-1)들, 제1-2검사단자(DT1-2)들, 제2-1검사단자(DT2-1)들 및 제2-2검사단자(DT2-2)들 각각에 전압계를 연결하여 전압을 측정하여, 대응하는 접속 저항인 R11, R12, R21 및 R22를 산출할 수 있다. 마찬가지로 제3입력단자(IT3)와 제4입력단자(IT4)에 전류원을 연결하여 전류를 인가한 상태에서, 제3-1검사단자(DT3-1)들, 제3-2검사단자(DT3-2)들, 제4-1검사단자(DT4-1)들 및 제4-2검사단자(DT4-2)들 각각에 전압계를 연결하여 전압을 측정하여, 대응하는 접속 저항인 R31, R32, R41 및 R42를 산출할 수 있다.
도 8은 도 5에 도시된 디스플레이 장치에서 접속 저항을 측정하는 것을 개략적으로 도시하는 개념도이다. 구체적으로, 도 8에서는 1개의 전류원전압계(CSVM)를 이용하여 4단자 측정을 실시하는 것을 도시하고 있다. 전류원전압계(CSVM)는 1개의 접속 지그(JIG)에 연결되어 있으며, 접속 지그(JIG)는 10개의 단자들(PN1 내지 PN10)을 가지고 있다. 접속 지그(JIG)의 제1단자(PN1), 제2단자(PN2), 제3단자(PN3) 및 제4단자(PN4)는 인쇄회로기판(40)의 제1-1검사단자(DT1-1)들 및 제1-2검사단자(DT1-2)들에 컨택하고, 접속 지그(JIG)의 제5단자(PN5), 제6단자(PN6), 제7단자(PN7) 및 제8단자(PN8)는 인쇄회로기판(40)의 제2-1검사단자(DT2-1)들 및 제2-2검사단자(DT2-2)들에 컨택하며, 접속 지그(JIG)의 제9단자(PN9)와 제10단자(PN10)는 인쇄회로기판(40)의 제1입력단자(IT1)와 제2입력단자(IT2)에 컨택한다.
이와 같이 접속 지그(JIG)가 인쇄회로기판(40)에 접속된 상태에서, 접속 지그(JIG)의 제9단자(PN9)와 제10단자(PN10)에서 인쇄회로기판(40)의 제1입력단자(IT1)와 제2입력단자(IT2)에 전류를 인가하고 접속 지그(JIG)의 나머지 단자들에서 전압들을 측정하여, 연성회로기판(20)의 네 군데에서의 접속 저항들을 동시에 측정할 수 있다.
이후, 디스플레이 장치를 -x 방향으로 이동시키거나 접속 지그(JIG)를 +x 방향으로 이동시킨 후, 접속 지그(JIG)의 제1단자(PN1), 제2단자(PN2), 제3단자(PN3) 및 제4단자(PN4)를 인쇄회로기판(40)의 제3-1검사단자(DT3-1)들 및 제3-2검사단자(DT3-2)들에 컨택시키고, 접속 지그(JIG)의 제5단자(PN5), 제6단자(PN6), 제7단자(PN7) 및 제8단자(PN8)는 인쇄회로기판(40)의 제4-1검사단자(DT4-1)들 및 제4-2검사단자(DT4-2)들에 컨택시키며, 접속 지그(JIG)의 제9단자(PN9)와 제10단자(PN10)는 인쇄회로기판(40)의 제3입력단자(IT3)와 제4입력단자(IT4)에 컨택시킨다.
이와 같이 접속 지그(JIG)가 인쇄회로기판(40)에 접속된 상태에서, 접속 지그(JIG)의 제9단자(PN9)와 제10단자(PN10)에서 인쇄회로기판(40)의 제3입력단자(IT3)와 제4입력단자(IT4)에 전류를 인가하고 접속 지그(JIG)의 나머지 단자들에서 전압들을 측정하여, 연성회로기판(20)의 네 군데에서의 접속 저항들을 동시에 측정할 수 있다.
물론 이를 위해, 제1출력패드부(OP1) 및 제2출력패드부(OP2)에 대한 제1입력단자(IT1)의 위치와 제2입력단자(IT2)의 위치가, 제3출력패드부(OP3) 및 제4출력패드부(OP4)에 대한 제3입력단자(IT3)의 위치와 제4입력단자(IT4)의 위치에 대응하도록 할 수 있다. 이는 하나의 접속 지그(JIG)를 이용하여 접속 지그(JIG)와 디스플레이 장치를 상대적으로 이동시키며 접속 저항들을 측정하기 위함이다. 예컨대 하나의 접속 지그(JIG)는 제자리에서 (z축 방향) 상하로만 움직이고 디스플레이 장치가 복수회에 걸쳐 +x 방향으로 이동함으로써, 여러 개의 연성회로기판(20)들에서의 접속 저항들을 효과적으로 측정할 수 있다. 그 결과, 접속 저항 측정에 소요되는 시간을 줄이고 접속 저항 측정에 소요되는 난이도도 획기적으로 낮출 수 있다.
참고로 도 8에서는 일체화된 전류원전압계(CSVM)를 이용하는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 분리된 전류원과 전압계를 이용할 수 있다. 하지만 이 경우에도 한 개의 접속 지그(JIG)는 분리된 전류원과 전압계에 연결된 복수개의 입력단자들을 구비하여, 효율적인 접속 저항 측정이 이루어지도록 할 수 있다.
아울러 본 실시예에 따른 디스플레이 장치의 경우, 2개의 연성회로기판(20)들의 접속 저항들을 측정하기 위해 필요한 단자들의 개수가 10개이다. 통상적인 4단자 측정의 경우 1개의 연성회로기판에서의 접속 저항들을 측정하기 위해 필요한 단자들의 개수가, 2개의 접속저항들을 도출하기 위해 2개의 전압들을 측정하기 위한 단자들 4개와, 이 4개의 단자들에 대응하는 전류원 접속용 단자들 4개가 필요하여, 총 8개가 된다. 따라서 통상적인 4단자 측정의 경우 2개의 연성회로기판에서의 접속 저항들을 측정하기 위해 필요한 단자들의 개수가 16개에 이르게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우, 2개의 연성회로기판(20)들의 접속 저항들을 측정하기 위해 필요한 단자들의 개수를 10개로 대폭 줄일 수 있다. 따라서 인쇄회로기판(40)에서 이러한 단자들이 차지하는 공간을 줄임으로써 테스트 패드들의 설계 및 배치의 제약을 획기적으로 감소시키고, 인쇄회로기판(40)을 소형화할 수 있다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다.
본 실시예에 따른 디스플레이 장치가 도 5를 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제1입력단자(IT1), 제2입력단자(IT2), 제3입력단자(IT3) 및 제4입력단자(IT4)의 위치와 다른 배선과의 연결관계이다. 그리고 도 9에 도시된 것과 같이 제2테스트패드(B2)와 제18테스트패드(B18)가 연결된다. 즉, 제2테스트패드(B2)와 제18테스트패드(B18)는 일체인 금속패턴일 수 있다.
도 9에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치의 경우, 제1입력단자(IT1)는 제1-1검사단자(DT1-1)의 (-x 방향) 일측에 인접하여 위치한다. 즉, 제1입력단자(IT1)는 제1출력패드부(OP1)에 인접하여 위치한다. 그리고 제2입력단자(IT2)는 제2-2검사단자(DT2-2)의 (+x 방향) 일측에 인접하여 위치한다. 즉, 제2입력단자(IT2)는 제2출력패드부(OP2)에 인접하여 위치한다. 제3입력단자(IT3)는 제3-1검사단자(DT3-1)의 (-x 방향) 일측에 인접하여 위치한다. 즉, 제3입력단자(IT3)는 제3출력패드부(OP3)에 인접하여 위치한다. 그리고 제4입력단자(IT4)는 제4-2검사단자(DT4-2)의 (+x 방향) 일측에 인접하여 위치한다. 즉, 제4입력단자(IT4)는 제4출력패드부(OP4)에 인접하여 위치한다.
제1입력단자(IT1)는 제1연결배선(CL1)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제1연결배선(CL1)은 제1테스트패드(B1)와 제5테스트패드(B5)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 제1입력단자(IT1)와 제1연결배선(CL1)도 컨택홀을 통해 연결될 수 있다. 제2입력단자(IT2)는 제2연결배선(CL2)을 통해 제10테스트패드(B10)와 제11테스트패드(B11)에 전기적으로 연결된다. 구체적으로, 제2입력단자(IT2)는 제10테스트패드(B10)와 제11테스트패드(B11)를 연결하는 배선에 제2연결배선(CL2)을 통해 전기적으로 연결된다. 제2연결배선(CL2)은 제8테스트패드(B8)와 제9테스트패드(B9)를 연결하는 배선과 층을 달리하여 교차하여, 컨택홀을 통해 제10테스트패드(B10)와 제11테스트패드(B11)를 연결하는 배선에 연결될 수 있다. 이에 따라 제2입력단자(IT2)는 제3-1출력패드그룹(OPG3-1)에 전기적으로 연결된다. 제2입력단자(IT2)와 제2연결배선(CL2)도 컨택홀을 통해 연결될 수 있다.
제3입력단자(IT3)는 제3연결배선(CL3)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제3연결배선(CL3)은 제12테스트패드(B12)와 제13테스트패드(B13)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 이에 따라 제3입력단자(IT3)는 제1입력단자(IT1)에 전기적으로 연결될 수 있다. 제3입력단자(IT3)와 제3연결배선(CL3)도 층을 달리하여 위치하며, 컨택홀을 통해 연결될 수 있다. 제4입력단자(IT4)는 제4연결배선(CL4)을 통해 제17테스트패드(B17)에 전기적으로 연결된다. 예컨대 제4입력단자(IT4), 제16테스트패드(B16) 및 제17테스트패드(B17)는 일체인 금속패턴일 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우에도, 제1출력패드부(OP1) 및 제2출력패드부(OP2)에 대한 제1입력단자(IT1)의 위치와 제2입력단자(IT2)의 위치가, 제3출력패드부(OP3) 및 제4출력패드부(OP4)에 대한 제3입력단자(IT3)의 위치와 제4입력단자(IT4)의 위치에 대응하도록 할 수 있다. 이에 따라 하나의 접속 지그(JIG)를 이용하여 접속 지그(JIG)와 디스플레이 장치를 상대적으로 이동시키며 접속 저항들을 측정할 수 있다. 이 경우 하나의 접속 지그(JIG)는 제자리에서 (z축 방향) 상하로만 움직이고 디스플레이 장치가 복수회에 걸쳐 +x 방향으로 이동함으로써, 여러 개의 연성회로기판(20)들에서의 접속 저항들을 효과적으로 측정할 수 있다. 그 결과, 접속 저항 측정에 소요되는 시간을 줄이고 접속 저항 측정에 소요되는 난이도도 획기적으로 낮출 수 있다. 물론 이 경우의 접속 지그(JIG)가 갖는 10개의 단자들의 배열은 도 9에 도시된 것과 같은 제1-1검사단자(DT1-1)들, 제1-2검사단자(DT1-2)들, 제1입력단자(IT1) 및 제2입력단자(IT2)의 위치에 대응하기에, 도 8에 도시된 것과는 상이할 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다. 본 실시예에 따른 디스플레이 장치가 도 5를 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제1입력단자(IT1), 제2입력단자(IT2), 제3입력단자(IT3) 및 제4입력단자(IT4)의 위치와 다른 배선과의 연결관계이다. 그리고 도 10에 도시된 것과 같이 제2테스트패드(B2)와 제18테스트패드(B18)가 연결된다. 즉, 제2테스트패드(B2)와 제18테스트패드(B18)는 일체인 금속패턴일 수 있다.
도 10에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치의 경우, 제1입력단자(IT1)와 제2입력단자(IT2)는 제2-2검사단자(DT2-2)의 (+x 방향) 일측에 인접하여 위치한다. 즉, 제1입력단자(IT1)와 제2입력단자(IT2)는 제2출력패드부(OP2)에 인접하여 위치한다. 제3입력단자(IT3)와 제4입력단자(IT4)는 제4-2검사단자(DT4-2)의 (+x 방향) 일측에 인접하여 위치한다. 즉, 제3입력단자(IT3)와 제4입력단자(IT4)는 제4출력패드부(OP4)에 인접하여 위치한다.
제1입력단자(IT1)는 제1연결배선(CL1)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제1연결배선(CL1)은 제8테스트패드(B8)와 제9테스트패드(B9)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 제1입력단자(IT1)와 제1연결배선(CL1)도 컨택홀을 통해 연결될 수 있다. 제2입력단자(IT2)는 제2연결배선(CL2)을 통해 제10테스트패드(B10)와 제11테스트패드(B11)에 전기적으로 연결된다. 구체적으로, 제2입력단자(IT2)는 제10테스트패드(B10)와 제11테스트패드(B11)를 연결하는 배선에 제2연결배선(CL2)을 통해 전기적으로 연결된다. 제2연결배선(CL2)은 제8테스트패드(B8)와 제9테스트패드(B9)를 연결하는 배선과 층을 달리하여 교차하여, 컨택홀을 통해 제10테스트패드(B10)와 제11테스트패드(B11)를 연결하는 배선에 연결될 수 있다. 이에 따라 제2입력단자(IT2)는 제3-1출력패드그룹(OPG3-1)에 전기적으로 연결된다. 제2입력단자(IT2)와 제2연결배선(CL2)도 컨택홀을 통해 연결될 수 있다.
제3입력단자(IT3)는 제3연결배선(CL3)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제3연결배선(CL3)은 제16테스트패드(B16)와 제17테스트패드(B17)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 이에 따라 제3입력단자(IT3)는 제1입력단자(IT1)에 전기적으로 연결될 수 있다. 제3입력단자(IT3)와 제3연결배선(CL3)도 컨택홀을 통해 연결될 수 있다. 제4입력단자(IT4)는 제4연결배선(CL4)을 통해 제17테스트패드(B17)에 전기적으로 연결된다. 예컨대 제4입력단자(IT4), 제16테스트패드(B16) 및 제17테스트패드(B17)는 일체인 금속패턴일 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우에도, 제1출력패드부(OP1) 및 제2출력패드부(OP2)에 대한 제1입력단자(IT1)의 위치와 제2입력단자(IT2)의 위치가, 제3출력패드부(OP3) 및 제4출력패드부(OP4)에 대한 제3입력단자(IT3)의 위치와 제4입력단자(IT4)의 위치에 대응하도록 할 수 있다. 이에 따라 하나의 접속 지그(JIG)를 이용하여 접속 지그(JIG)와 디스플레이 장치를 상대적으로 이동시키며 접속 저항들을 측정할 수 있다. 이 경우 하나의 접속 지그(JIG)는 제자리에서 (z축 방향) 상하로만 움직이고 디스플레이 장치가 복수회에 걸쳐 +x 방향으로 이동함으로써, 여러 개의 연성회로기판(20)들에서의 접속 저항들을 효과적으로 측정할 수 있다. 그 결과, 접속 저항 측정에 소요되는 시간을 줄이고 접속 저항 측정에 소요되는 난이도도 획기적으로 낮출 수 있다. 물론 이 경우의 접속 지그(JIG)가 갖는 10개의 단자들의 배열은 도 10에 도시된 것과 같은 제1-1검사단자(DT1-1)들, 제1-2검사단자(DT1-2)들, 제1입력단자(IT1) 및 제2입력단자(IT2)의 위치에 대응하기에, 도 8에 도시된 것과는 상이할 수 있다.
도 11은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 분해 평면도이다. 본 실시예에 따른 디스플레이 장치가 도 5를 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 제1입력단자(IT1), 제2입력단자(IT2), 제3입력단자(IT3) 및 제4입력단자(IT4)의 위치와 다른 배선과의 연결관계이다. 그리고 도 11에 도시된 것과 같이 제2테스트패드(B2)와 제18테스트패드(B18)가 연결된다. 즉, 제2테스트패드(B2)와 제18테스트패드(B18)는 일체인 금속패턴일 수 있다.
도 11에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치의 경우, 제1입력단자(IT1)와 제2입력단자(IT2)는 제1-1검사단자(DT1-1)의 (-x 방향) 일측에 인접하여 위치한다. 즉, 제1입력단자(IT1)와 제2입력단자(IT2)는 제1출력패드부(OP1)에 인접하여 위치한다. 제3입력단자(IT3)와 제4입력단자(IT4)는 제3-1검사단자(DT3-1)의 (+x 방향) 일측에 인접하여 위치한다. 즉, 제3입력단자(IT3)와 제4입력단자(IT4)는 제3출력패드부(OP3)에 인접하여 위치한다.
제1입력단자(IT1)는 제1연결배선(CL1)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제1연결배선(CL1)은 제1테스트패드(B1)와 제5테스트패드(B5)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 제1입력단자(IT1)와 제1연결배선(CL1)도 컨택홀을 통해 연결될 수 있다. 제2입력단자(IT2)는 제1테스트패드(B1)에 전기적으로 연결된다. 구체적으로, 제2입력단자(IT2), 제1테스트패드(B1) 및 제5테스트패드(B5)는 일체인 금속패턴일 수 있다. 이에 따라 제1입력단자(IT1)와 제2입력단자(IT2)는 제1-1출력패드그룹(OPG1-1)에 인접하여 제1-1출력패드그룹(OPG1-1)에 전기적으로 연결된다.
제3입력단자(IT3)는 제3연결배선(CL3)을 통해 제2테스트패드(B2)에 전기적으로 연결되는데, 제3연결배선(CL3)은 제12테스트패드(B12)와 제13테스트패드(B13)를 연결하는 배선과 층을 달리하여 교차하며, 제2테스트패드(B2)에 연결된 배선에 컨택홀을 통해 연결될 수 있다. 이에 따라 제3입력단자(IT3)는 제1입력단자(IT1)에 전기적으로 연결될 수 있다. 제3입력단자(IT3)와 제3연결배선(CL3)도 컨택홀을 통해 연결될 수 있다. 즉, 제3입력단자(IT3)는 제3입력단자(IT3)와 층을 달리하여 위치하는 배선을 통해 제1입력단자(IT1)에 전기적으로 연결될 수 있다. 제4입력단자(IT4)는 제4연결배선(CL4)을 통해 제11테스트패드(B11)에 전기적으로 연결되는데, 제4연결배선(CL4)은 제12테스트패드(B12)와 제13테스트패드(B13)를 연결하는 배선과 층을 달리하여 교차하며, 제10테스트패드(B10)와 제11테스트패드(B11)를 연결하는 배선에 컨택홀을 통해 연결될 수 있다. 이에 따라 제4입력단자(IT4)는 제2-2출력패드그룹(OPG2-2) 및 제3-1출력패드그룹(OPG3-1)에 전기적으로 연결될 수 있다. 제4입력단자(IT4)와 제4연결배선(CL4)도 컨택홀을 통해 연결될 수 있다. 즉, 제4입력단자(IT4)는 제4입력단자(IT4)와 층을 달리하여 위치하는 배선을 통해 제2-2출력패드그룹(OPG2-2) 및 제3-1출력패드그룹(OPG3-1)에 전기적으로 연결될 수 있다. 제3입력단자(IT3)와 제4입력단자(IT4)는 제3-1출력패드그룹(OPG3-1)에 인접하여 위치할 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 제1출력패드부(OP1)에 대한 제1입력단자(IT1)의 위치와 제2입력단자(IT2)의 위치가, 제3출력패드부(OP3)에 대한 제3입력단자(IT3)의 위치와 제4입력단자(IT4)의 위치에 대응하도록 할 수 있다. 이에 따라 하나의 접속 지그(JIG)를 이용하여 접속 지그(JIG)와 디스플레이 장치를 상대적으로 이동시키며 접속 저항들을 측정할 수 있다. 이 경우 하나의 접속 지그(JIG)는 제자리에서 (z축 방향) 상하로만 움직이고 디스플레이 장치가 복수회에 걸쳐 +x 방향으로 이동함으로써, 여러 개의 연성회로기판(20)들에서의 접속 저항들을 효과적으로 측정할 수 있다. 그 결과, 접속 저항 측정에 소요되는 시간을 줄이고 접속 저항 측정에 소요되는 난이도도 획기적으로 낮출 수 있다. 물론 이 경우의 접속 지그(JIG)가 갖는 10개의 단자들의 배열은 도 11에 도시된 것과 같은 제1-1검사단자(DT1-1)들, 제1-2검사단자(DT1-2)들, 제1입력단자(IT1) 및 제2입력단자(IT2)의 위치에 대응하기에, 도 8에 도시된 것과는 상이할 수 있다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 장치가 구비하는 디스플레이 패널(10)의 디스플레이 영역 내에서의 개략적인 단면도이다. 도 12에 도시된 것과 같이, 디스플레이 장치의 디스플레이 패널(10)은 기판(110) 및 그 위에 위치하는 다양한 층들 및 배선들 등을 포함한다. 기판(110)은 유리, 플라스틱 같은 절연 물질을 포함할 수 있다. 예컨대 기판(110)은 2개의 수지층들과 그 사이에 무기물층이 개재된 다층구조를 가질 수 있다.
기판(110) 상에는 광차단층(LB)이 위치할 수 있다. 광차단층(LB)은 트랜지스터(TR)의 반도체층(AL)에 외부 광이 도달하는 것을 차단하여, 반도체층(AL)의 특성 저하를 방지하거나 최소화할 수 있다. 광차단층(LB)은 디스플레이 패널(10)에서 특정 전압을 인가받는 전극이거나 특정 전압을 전달하는 배선일 수 있다. 이러한 광차단층(LB)은 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 등을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
기판(110)과 광차단층(LB) 사이에는 질화규소(SiNx), 산화규소(SiOx) 또는 질화산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있는 배리어층이 개재될 수도 있다. 배리어층은 단층 구조 또는 다층 구조를 가질 수 있다.
광차단층(LB) 상에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 기판(110)으로부터 반도체층(AL)으로 불순물이 확산되는 것을 방지하고 기판(110)의 상면을 평탄화하는 역할을 할 수 있다. 버퍼층(120)은 질화규소(SiNx), 산화규소(SiOx) 또는 질화산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
버퍼층(120) 상에는 반도체층(AL)이 위치할 수 있다. 반도체층(AL)은 트랜지스터(TR)의 채널 영역과 그 양측의 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(AL)은 비정질 실리콘, 다결정 실리콘 및 산화물 반도체 중 어느 하나를 포함할 수 있다. 반도체층(AL)이 산화물 반도체를 포함할 경우, 아연(Zn), 인듐(In), 갈륨(Ga) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 일례로, 반도체층은 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
반도체층(AL) 상에는 게이트 절연층(140)이 위치할 수 있다. 게이트 절연층(140)은 질화규소(SiNx), 산화규소(SiOx) 또는 질화산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 절연층(140) 상에는 트랜지스터(TR)의 게이트 전극(GE), 제1스캔선(121) 또는 제2스캔선(122) 등을 포함할 수 있는 게이트 도전층이 위치할 수 있다. 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 도전층 상에는 층간 절연층(160)이 위치할 수 있다. 층간 절연층(160)은 질화규소(SiNx), 산화규소(SiOx) 또는 질화산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
층간 절연층(160) 상에는 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE), 데이터선(171), 구동 전압선(172), 공통 전압선(173) 또는 초기화 전압선(174) 등을 포함할 수 있는 데이터 도전층이 위치할 수 있다. 필요에 따라, 드레인 전극(DE)은 층간 절연층(160) 및 버퍼층(120)에 형성된 컨택홀을 통해 광차단층(LB)에 연결될 수 있다. 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W) 또는 구리(Cu) 등을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
데이터 도전층 상에는 평탄화층(180)이 위치할 수 있다. 평탄화층(180)은 유기층일 수 있다. 예컨대, 평탄화층(180)은 폴리메틸메타크릴레이트(polymethylmethacrylate)나 폴리스티렌(polystyrene)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머 또는 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
데이터 도전층과 평탄화층(180) 사이에는 질화규소(SiNx), 산화규소(SiOx) 또는 질화산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있는 패시베이션층(passivation layer)이 개재될 수도 있다.
평탄화층(180) 상에는 발광 다이오드(LED)의 화소 전극(E1)이 위치할 수 있다. 화소 전극(E1)은 평탄화층(180)에 형성된 접촉 구멍을 통해 드레인 전극(DE)에 연결될 수 있다. 화소 전극(E1)은 반사성 도전 물질 또는 반투과성 도전 물질을 포함할 수 있고, 투명한 도전 물질을 포함할 수도 있다. 예컨대, 화소 전극(E1)은 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있고, 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 금(Au) 같은 금속 또는 금속 합금을 포함할 수 있다.
평탄화층(180) 상에는 화소 전극(E1)과 중첩하는 개구를 가진 화소 정의막(360)이 위치할 수 있다. 화소 정의막(360)은 아크릴계 폴리머 또는 이미드계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 전극(E1) 상에는 발광층(EL)이 위치할 수 있다. 화소 전극(E1) 상에는 발광층(EL) 외에도, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나가 위치할 수 있다.
발광층(EL) 상에는 공통 전극(E2)이 위치할 수 있다. 공통 전극(E2)은 여러 화소들에 있어서 일체일 수 있다. 공통 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al) 또는 은(Ag) 등의 일함수가 낮은 금속 또는 금속 합금을 포함하며 얇게 층으로 형성되어, 광 투과성을 가질 수 있다. 필요에 따라 공통 전극(E2)은 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO)과 같은 투명 도전성 산화물을 포함할 수 있다.
각 화소(PX)에는 유기 발광 다이오드 같은 발광 다이오드(LED)가 위치하는데, 이는 상술한 것과 같은 화소 전극(E1), 발광층(EL) 및 공통 전극(E2)을 포함한다. 화소 전극(E1)은 발광 다이오드의 애노드(anode)일 수 있고, 공통 전극(E2)은 발광 다이오드의 캐소드(cathode)일 수 있다.
공통 전극(E2) 상에는 봉지층이 위치할 수 있다. 봉지층은 하나 이상의 무기층과 하나 이상의 유기층이 적층된 박막 봉지층일 수도 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 디스플레이 패널
20: 연성회로기판
30: 집적회로칩
40: 인쇄회로기판
IPG1-1, IPG1-2, IPG2-1, IPG2-2, IPG3-1, IPG3-2, IPG4-1, IPG4-2: 입력패드그룹
OPG1-1, OPG1-2, OPG2-1, OPG2-2, OPG3-1, OPG3-2, OPG4-1, OPG4-2: 출력패드그룹
IP1, IP2, IP3, IP4: 입력패드부
OP1, OP2, OP3, OP4: 출력패드부
IT1, IT2, IT3, IT4: 입력단자
A1 - A3: 입력패드
B1 - B18: 테스트패드
FA1, FA2, FA3, FA4: 전달패드
DT1-1, DT1-2, DT2-1, DT2-2, DT3-1, DT3-2, DT4-1, DT4-2: 검사단자
JIG: 지그
CSVM: 전류원전압계

Claims (18)

  1. 제1입력패드부, 제2입력패드부, 제3입력패드부 및 제4입력패드부를 포함하는 디스플레이 패널;
    제1출력패드부, 제2출력패드부, 제3출력패드부 및 제4출력패드부를 포함하는 인쇄회로기판; 및
    제1단부가 상기 디스플레이 패널에 접속되고 제2단부가 상기 인쇄회로기판에 접속된 연성회로기판;
    을 구비하고,
    상기 제1출력패드부는 복수개의 테스트패드를 각각 포함하는 제1-1출력패드그룹과 제1-2출력패드그룹을 포함하고, 상기 제1-1출력패드그룹의 한 테스트패드와 상기 제1-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제2출력패드부는 복수개의 테스트패드를 각각 포함하는 제2-1출력패드그룹과 제2-2출력패드그룹을 포함하고, 상기 제2-1출력패드그룹의 한 테스트패드와 상기 제2-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제3출력패드부는 복수개의 테스트패드를 각각 포함하는 제3-1출력패드그룹과 제3-2출력패드그룹을 포함하고, 상기 제3-1출력패드그룹의 한 테스트패드와 상기 제3-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제4출력패드부는 복수개의 테스트패드를 각각 포함하는 제4-1출력패드그룹과 제4-2출력패드그룹을 포함하고, 상기 제4-1출력패드그룹의 한 테스트패드와 상기 제4-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 인쇄회로기판은,
    상기 제1-1출력패드그룹에 전기적으로 연결된 제1입력단자;
    상기 제2-2출력패드그룹에 전기적으로 연결된 제2입력단자;
    상기 제1입력단자에 전기적으로 연결된 제3입력단자; 및
    상기 제4-2출력패드그룹에 전기적으로 연결된 제4입력단자;
    를 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1출력패드 및 상기 제2출력패드에 대한 상기 제1입력단자의 위치와 상기 제2입력단자의 위치는, 상기 제3출력패드 및 상기 제4출력패드에 대한 상기 제3입력단자의 위치와 상기 제4입력단자의 위치에 대응하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제3입력단자는 상기 제1입력단자에 전기적으로 연결된, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제2입력단자는 상기 제3-1출력패드그룹에 전기적으로 연결된, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제3입력단자는 상기 제3입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제1입력단자에 전기적으로 연결된, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제2입력단자는 상기 제2입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제3-1출력패드그룹에 전기적으로 연결된, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제1입력단자는 상기 제1출력패드에 인접하여 위치하고, 상기 제2입력단자는 상기 제2출력패드부에 인접하여 위치하며, 상기 제3입력단자는 상기 제3출력패드에 인접하여 위치하고, 상기 제4입력단자는 상기 제4출력패드부에 인접하여 위치하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1입력단자와 상기 제2입력단자는 상기 제2출력패드에 인접하여 위치하고, 상기 제3입력단자와 상기 제4입력단자는 상기 제4출력패드부에 인접하여 위치하는, 디스플레이 장치.
  9. 제1입력패드부, 제2입력패드부, 제3입력패드부 및 제4입력패드부를 포함하는 디스플레이 패널;
    제1출력패드부, 제2출력패드부, 제3출력패드부 및 제4출력패드부를 포함하는 인쇄회로기판; 및
    제1단부가 상기 디스플레이 패널에 접속되고 제2단부가 상기 인쇄회로기판에 접속된 연성회로기판;
    을 구비하고,
    상기 제1출력패드부는 복수개의 테스트패드를 각각 포함하는 제1-1출력패드그룹과 제1-2출력패드그룹을 포함하고, 상기 제1-1출력패드그룹의 한 테스트패드와 상기 제1-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제2출력패드부는 복수개의 테스트패드를 각각 포함하는 제2-1출력패드그룹과 제2-2출력패드그룹을 포함하고, 상기 제2-1출력패드그룹의 한 테스트패드와 상기 제2-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제3출력패드부는 복수개의 테스트패드를 각각 포함하는 제3-1출력패드그룹과 제3-2출력패드그룹을 포함하고, 상기 제3-1출력패드그룹의 한 테스트패드와 상기 제3-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 제4출력패드부는 복수개의 테스트패드를 각각 포함하는 제4-1출력패드그룹과 제4-2출력패드그룹을 포함하고, 상기 제4-1출력패드그룹의 한 테스트패드와 상기 제4-2출력패드그룹의 한 테스트패드가 연결되어 있으며,
    상기 인쇄회로기판은,
    상기 제1-1출력패드그룹에 전기적으로 연결된 제1입력단자와 제2입력단자;
    상기 제1입력단자에 전기적으로 연결된 제3입력단자; 및
    상기 제3-1출력패드그룹에 전기적으로 연결된 제4입력단자;
    를 구비하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1출력패드에 대한 상기 제1입력단자의 위치와 상기 제2입력단자의 위치는, 상기 제3출력패드에 대한 상기 제3입력단자의 위치와 상기 제4입력단자의 위치에 대응하는, 디스플레이 장치.
  11. 제9항에 있어서,
    상기 제3입력단자는 상기 제3입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제1입력단자에 전기적으로 연결된, 디스플레이 장치.
  12. 제9항에 있어서,
    상기 제4입력단자는 상기 제4입력단자와 층을 달리하여 위치하는 배선을 통해 상기 제3-1출력패드그룹에 전기적으로 연결된, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제4입력단자는 상기 제2-2출력패드그룹에 전기적으로 연결된, 디스플레이 장치.
  14. 제9항에 있어서,
    상기 제1입력단자와 상기 제2입력단자는 상기 제1출력패드에 인접하여 위치하고, 상기 제3입력단자와 상기 제4입력단자는 상기 제3출력패드에 인접하여 위치하는, 디스플레이 장치.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1-1출력패드그룹이 포함하는 일 테스트패드는 상기 제1-2출력패드그룹이 포함하는 일 테스트패드에 연결되고,
    상기 제1-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제2-1출력패드그룹이 포함하는 일 테스트패드에 연결되며,
    상기 제2-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제2-2출력패드그룹이 포함하는 일 테스트패드에 연결되고,
    상기 제2-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제3-1출력패드그룹이 포함하는 일 테스트패드에 연결되며,
    상기 제3-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제3-2출력패드그룹이 포함하는 일 테스트패드에 연결되고,
    상기 제3-2출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제4-1출력패드그룹이 포함하는 일 테스트패드에 연결되며,
    상기 제4-1출력패드그룹이 포함하는 다른 일 테스트패드는 상기 제4-2출력패드그룹이 포함하는 일 테스트패드에 연결되는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 인쇄회로기판은,
    상기 제1-1출력패드그룹이 포함하는 테스트패드들에 연결된 제1-1검사단자들;
    상기 제1-2출력패드그룹이 포함하는 테스트패드들에 연결된 제1-2검사단자들;
    상기 제2-1출력패드그룹이 포함하는 테스트패드들에 연결된 제2-1검사단자들;
    상기 제2-2출력패드그룹이 포함하는 테스트패드들에 연결된 제2-2검사단자들;
    상기 제3-1출력패드그룹이 포함하는 테스트패드들에 연결된 제3-1검사단자들;
    상기 제3-2출력패드그룹이 포함하는 테스트패드들에 연결된 제3-2검사단자들;
    상기 제4-1출력패드그룹이 포함하는 테스트패드들에 연결된 제4-1검사단자들; 및
    상기 제4-2출력패드그룹이 포함하는 테스트패드들에 연결된 제4-2검사단자들;
    을 더 구비하는, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제2입력단자는 상기 제2-2출력패드그룹이 포함하는 상기 다른 일 테스트패드와 상기 제3-1출력패드그룹이 포함하는 상기 일 테스트패드에 연결된, 디스플레이 장치.
  18. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 연성회로기판은,
    상기 제1출력패드부를 상기 제1입력패드부에 전기적으로 연결하는 제1연결패턴;
    상기 제2출력패드부를 상기 제2입력패드부에 전기적으로 연결하는 제2연결패턴;
    상기 제3출력패드부를 상기 제3입력패드부에 전기적으로 연결하는 제3연결패턴; 및
    상기 제4출력패드부를 상기 제4입력패드부에 전기적으로 연결하는 제4연결패턴;
    을 구비하는, 디스플레이 장치.
KR1020210131134A 2021-10-01 2021-10-01 디스플레이 장치 KR20230048209A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210131134A KR20230048209A (ko) 2021-10-01 2021-10-01 디스플레이 장치
US17/804,271 US11894294B2 (en) 2021-10-01 2022-05-26 Display apparatus including a display panel with multiple pads
CN202211188768.7A CN115938223A (zh) 2021-10-01 2022-09-28 包括具有多个焊盘的显示面板的显示设备
CN202222581163.6U CN218585537U (zh) 2021-10-01 2022-09-28 包括具有多个焊盘的显示面板的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210131134A KR20230048209A (ko) 2021-10-01 2021-10-01 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230048209A true KR20230048209A (ko) 2023-04-11

Family

ID=85366823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210131134A KR20230048209A (ko) 2021-10-01 2021-10-01 디스플레이 장치

Country Status (3)

Country Link
US (1) US11894294B2 (ko)
KR (1) KR20230048209A (ko)
CN (2) CN218585537U (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137867B1 (ko) 2005-08-30 2012-04-20 엘지디스플레이 주식회사 액정 표시장치의 검사장치 및 검사방법
JP2008151954A (ja) 2006-12-15 2008-07-03 Sony Corp 表示デバイスの製造方法および表示デバイス
KR102016076B1 (ko) 2013-05-08 2019-10-21 엘지디스플레이 주식회사 평판 표시 소자의 검사 장치 및 검사 방법
US20200090567A1 (en) * 2017-03-24 2020-03-19 Hannstar Display (Nanjing) Corporation Test method of in-cell touch display device
KR102499175B1 (ko) * 2018-04-06 2023-02-13 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시장치
CN111971701A (zh) 2018-04-09 2020-11-20 三菱电机株式会社 能量效率评价装置
KR20220034986A (ko) 2020-09-11 2022-03-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230104777A1 (en) 2023-04-06
CN115938223A (zh) 2023-04-07
CN218585537U (zh) 2023-03-07
US11894294B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
KR102507125B1 (ko) 표시패널 및 표시패널 테스트 시스템
CN109509425B (zh) 电致发光显示装置和用于电致发光显示装置的驱动器ic薄膜单元
CN116471888A (zh) 显示设备
KR20190036008A (ko) 전자패널, 표시장치, 및 그 제조 방법
CN110164879B (zh) 阵列基板、显示装置
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
CN110911442A (zh) 显示装置
CN111509133A (zh) 显示装置
US11973173B2 (en) Display device
KR20200057141A (ko) 표시 장치
CN113380656A (zh) 待切割显示基板、显示基板及其显示装置
CN110689818B (zh) 电子装置及电子装置的修复方法
KR20070106151A (ko) 디스플레이 장치
KR20230048209A (ko) 디스플레이 장치
CN113745284A (zh) 显示装置
US11497123B2 (en) Display device
KR20060117772A (ko) 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법
KR20180107613A (ko) 전극 접속 구조물 및 터치 센서
CN113485578B (zh) 触控显示面板及其检测方法和制备方法、显示装置
KR20170135601A (ko) 칩이 실장된 인쇄 회로 필름 및 이를 포함하는 표시장치
CN113921557A (zh) 显示设备
EP3929985A1 (en) Display device and method for manufacturing the same
CN220653917U (zh) 显示装置
KR20220014439A (ko) 표시 장치
CN113113451B (zh) 显示面板及显示装置