KR20230042214A

KR20230042214A - 게이트 집적 구동 회로, 디스플레이 패널과 디스플레이 장치

Info

Publication number: KR20230042214A
Application number: KR1020227041717A
Authority: KR
Inventors: 팅팅 쉔; 하오슈안 쥉; 하오슈안 ??
Original assignee: 에이치케이씨 코포레이션 리미티드
Priority date: 2021-09-18
Filing date: 2021-12-30
Publication date: 2023-03-28
Also published as: CN113554970A; CN113554970B; WO2023040125A1; JP2023544940A

Abstract

본 출원은 게이트 집적 구동 회로, 디스플레이 패널과 디스플레이 장치를 제공하는 바, 여기에서, 게이트 집적 구동 회로는 다중 단계 캐스케이드의 게이트 집적 회로(100)를 포함하며, 각 단계 게이트 집적 구동 회로(100)는 상호 연결되는 게이트 집적 회로 유닛(10)과 신호 분할 회로(20)를 포함하고, 신호 분할 회로(20)는 디스플레이 패널 중 인접된 두 개의 주사선과 연결되며, 게이트 집적 회로 유닛(10)은 원래 게이트 집적 회로 유닛(10)에 따라 작동하여, 출력한 행 주사 신호를 다음 단계 게이트 집적 회로 유닛(10)의 입력 신호로 하고 또한 전 단계 게이트 집적 회로 유닛(10)의 리셋 신호로 하며, 아울러 신호 분할 회로(20)는 본 단계가 출력하는 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 출력하여, 두 행 픽셀 유닛에 대한 주사 구동을 구현하여, 게이트 집적 회로 유닛(10)의 장치 수량을 감소시키고, 디스플레이 패널의 베젤을 절약하여, 디스플레이 패널의 내로우 베젤화를 구현한다.

Description

게이트 집적 구동 회로, 디스플레이 패널과 디스플레이 장치

본 출원은 2021년 09월 18일에 중국 특허청에 제출되고 출원번호가 202111096140.X이며, 발명의 명칭이 "GOA 구동 회로, 디스플레이 패널과 디스플레이 장치"인 중국 특허 출원의 우선권을 주장하며, 당해 모든 내용은 참조로서 본원에 통합된다.

본 출원은 디스플레이 패널 기술분야에 속하는 것으로서, 특히 게이트 집적 구동 회로, 디스플레이 패널과 디스플레이 장치에 관한 것이다.

디스플레이 기술의 빠른 발전에 따라, 디스플레이 패널은 오락, 교육, 보안 등 각 분야에서 널리 적용되고 있다. 디스플레이 패널 내에서, GOA(Gate On Army, 게이트 집적) 기술은 게이트 집적 구동 회로(Gate driver IC) 집적 어레이(Array) 기판 상에 제작하고, 행 주사 신호를 출력하는 것을 통하여 디스플레이 패널에 대하여 순차 주사를 진행하는 것을 가리킨다. GOA 기술은 디스플레이 패널 내로우 베젤을 구현하는 주요 기술 중의 하나로서, 이 기초 상에서 패널을 더욱 내로우 베젤화시키기 위하여, 일반적으로 GOA 회로의 신호 또는 장치 수량을 감소시킨다. 일반적으로 하나의 GOA 회로 유닛이 하나의 Clock 신호를 수신하고, 또한 해당 Clock 신호의 하나의 사이클을 출력하여 해당 행 픽셀의 주사 신호로 하며, 이는 틀림없이 베젤의 크기를 증가시켜 디스플레이 패널의 내로우 베젤화에 불리하다.

본 발명은 게이트 집적 구동 회로를 제공하여 디스플레이 패널 내로우 베젤화를 구현하는 것을 목적으로 한다.

상기 기술적 과제를 해결하기 위한 본 출원의 기술 방안은 하기와 같다.

본 출원의 실시예의 제1 양태로 게이트 집적 구동 회로를 제공하는 바, 다중 단계 캐스케이드의 게이트 집적 회로를 포함하며, 각 단계 상기 게이트 집적 구동 회로는 상호 연결되는 게이트 집적 회로 유닛과 신호 분할 회로를 포함하고, 각 단계 상기 신호 분할 회로는 인접된 두 주사선을 연결하기 위한 제1 신호 출력단과 제2 신호 출력단을 포함하며;

각 단계 상기 신호 분할 회로는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호 및/또는 외부 제어 신호 중 일부 제어 신호의 트리거를 받고, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 분할하며, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 제1 신호 출력단, 제2 신호 출력단 및 다음 단계 상기 신호 분할 회로로 출력하며;

각 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 상승 에지와 각 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호의 상승 에지가 동시에 트리거되고, 각 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호의 하강 에지와 각 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호의 하강 에지가 동시에 트리거되며, 각 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 하이 레벨 기간과 제2 서브 행 주사 신호의 하이 레벨 기간이 일부 중첩된다.

선택적으로, 상기 외부 제어 신호는 복수의 클릭 신호, 프레임 시작 신호, 행 주사 하이 레벨 신호, 행 주사 로우 레벨 신호, 제1 펄스 리셋 신호와 제2 펄스 리셋 신호를 포함하며;

상기 제1 펄스 리셋 신호는 제j 단계 상기 신호 분할 회로로 입력되기 위한 것이고, 상기 제2 펄스 리셋 신호는 제j+1 단계 상기 신호 분할 회로로 입력되기 위한 것이며, 여기에서 j=1,3, ...,n-1이며;

제j 단계 상기 신호 분할 회로의 제1 서브 행 주사 신호의 하강 에지와 상기 제1 펄스 리셋 신호의 상승 에지가 동시에 트리거되고, 제j+1 단계 상기 신호 분할 회로의 제1 서브 행 주사 신호의 하강 에지와 상기 제2 펄스 리셋 신호의 상승 에지가 동시에 트리거되며;

제1 단계 상기 신호 분할 회로는 상기 프레임 시작 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상기 제1 펄스 리셋 신호 및 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며;

제2 단계 상기 신호 분할 회로는 상기 프레임 시작 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상기 제2 펄스 리셋 신호, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호 및 제1 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며;

제i 단계 상기 신호 분할 회로는 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상응한 펄스 리셋 신호, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호 및 제i-2 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호와 제i-1 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며, 여기에서 i≥3, i는 정수이다.

선택적으로, 상기 게이트 집적 회로 유닛과 상기 신호 분할 회로가 집적되어 게이트 집적 칩을 형성한다.

선택적으로, 상기 게이트 집적 칩은 상기 클럭 신호를 수신하기 위한 클럭 신호단, 상기 행 주사 하이 레벨 신호를 수신하기 위한 행 주사 하이 레벨 신호단, 상기 행 주사 로우 레벨 신호를 수신하기 위한 행 주사 로우 레벨 신호단, 입력 신호를 수신하기 위한 제1 신호 입력단, 전 단계 출력에 대응되는 상기 제2 서브 행 주사 신호를 수신하기 위한 제2 신호 입력단, 전 단계 출력에 대응되는 상기 제1 서브 행 주사 신호를 수신하기 위한 제3 신호 입력단, 다음 단계 상기 게이트 집적 칩이 출력하는 행 주사 신호를 수신하기 위한 제4 신호 입력단, 대응되는 리셋 펄스 신호를 수신하기 위한 리셋 펄스 신호단, 현재 단계의 행 주사 신호를 출력하기 위한 제1 신호 출력단, 현재 단계의 상기 제1 서브 행 주사 신호를 출력하기 위한 제2 신호 출력단과 현재 단계의 상기 제2 서브 행 주사 신호를 출력하기 위한 제3 신호 출력단을 포함한다.

선택적으로, 각 단계 상기 신호 분할 회로는 제1 스위칭 회로, 제2 스위칭 회로와 풀 다운 회로를 포함하며;

상기 제1 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제1 신호단이 공동 연결되어 상기 신호 분할 회로의 제1 신호 출력단을 형성하고, 상기 제2 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제2 신호단이 공동 연결되어 상기 신호 분할 회로의 제2 신호 출력단을 형성하며, 상기 제1 스위칭 회로와 상기 제2 스위칭 회로는 또한 각각 현재 단계 상기 게이트 집적 회로 유닛의 신호 출력단과 연결되고, 상기 풀 다운 회로의 피제어단은 현재 단계 상기 게이트 집적 회로 유닛의 풀 다운 포인트와 연결되고 풀 다운 신호를 입력하며;

상기 제1 스위칭 회로는 상응한 펄스 리셋 신호, 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호와 상기 프레임 시작 신호 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제1 서브 행 주사 신호를 출력하기 위한 것이며;

상기 제2 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호, 상기 행 주사 로우 레벨 신호와 상기 프레임 시작 신호 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제2 서브 행 주사 신호를 출력하기 위한 것이며;

상기 풀 다운 회로는 상기 행 주사 로우 레벨 신호 및 상기 풀 다운 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어, 상기 제1 서브 행 주사 신호와 상기 제2 서브 행 주사 신호가 풀 다운 리셋되게 하기 위한 것이다.

선택적으로, 상기 제1 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 상기 제2 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 상기 펄스 리셋 신호를 입력하기 위한 제2 신호 입력단, 상기 행 주사 하이 레벨 신호를 입력하기 위한 제3 신호 입력단, 상기 행 주사 로우 레벨 신호를 입력하기 위한 제4 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 신호 입력단에 연결되기 위한 제5 신호 입력단을 포함하며;

상기 제2 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 상기 제1 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 상기 행 주사 로우 레벨 신호를 입력하기 위한 제2 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 신호 입력단에 연결되기 위한 제3 신호 입력단을 포함하며;

상기 풀 다운 회로는 상기 행 주사 로우 레벨 신호를 입력하기 위한 제1 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 풀 다운 포인트에 연결되기 위한 제2 신호 입력단을 포함한다.

선택적으로, 상기 제1 스위칭 회로는 제1 전자 스위칭 튜브, 제2 전자 스위칭 튜브, 제3 전자 스위칭 튜브와 제1 커패시터를 포함하며;

상기 제1 전자 스위칭 튜브의 제1단은 상기 프레임 시작 신호, 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호와 상기 행 주사 하이 레벨 신호 중의 한 신호를 입력하기 위한 것이고, 상기 제1 전자 스위칭 튜브의 피제어단은 상기 프레임 시작 신호 또는 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호를 입력하기 위한 것이며, 상기 제1 전자 스위칭 튜브의 제2단, 상기 제2 전자 스위칭 튜브의 제1단, 상기 제3 전자 스위칭 튜브의 피제어단과 상기 제1 커패시터의 제1단은 공동으로 연결되며, 상기 제2 전자 스위칭 튜브의 제2단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이고, 상기 제2 전자 스위칭 튜브의 피제어단은 상응한 펄스 리셋 신호를 입력하기 위한 것이며, 상기 제3 전자 스위칭 튜브의 제1단은 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 제3 전자 스위칭 튜브의 제2단과 상기 제1 커패시터의 제2단이 공동으로 연결되어 상기 제1 스위칭 회로의 신호 출력단을 구성한다.

선택적으로, 상기 제2 스위칭 회로는 제4 전자 스위칭 튜브, 제5 전자 스위칭 튜브, 제6 전자 스위칭 튜브와 제2 커패시터를 포함하며;

상기 제4 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이고, 상기 제4 전자 스위칭 튜브의 제2단, 상기 제5 전자 스위칭 튜브의 제1단, 상기 제6 전자 스위칭 튜브의 피제어단과 상기 제2 커패시터의 제1단은 공동으로 연결되며, 상기 제5 전자 스위칭 튜브의 제2단, 상기 제5 전자 스위칭 튜브의 피제어단과 상기 제6 전자 스위칭 튜브의 제1단은 공동으로 연결되고 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 제4 전자 스위칭 튜브의 피제어단은 상기 프레임 시작 신호 또는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호를 입력하기 위한 것이며, 상기 제6 전자 스위칭 튜브의 제2단과 상기 제2 커패시터의 제2단이 공동으로 연결되어 상기 제2 스위칭 회로의 신호 출력단을 구성한다.

선택적으로, 상기 풀 다운 회로는 제7 전자 스위칭 튜브와 제8 전자 스위칭 튜브를 포함하며;

상기 제7 전자 스위칭 튜브의 제1단은 상기 풀 다운 회로의 제1 신호단을 구성하고, 상기 제8 전자 스위칭 튜브의 제1단은 상기 풀 다운 회로의 제2 신호단을 구성하며, 상기 제7 전자 스위칭 튜브의 피제어단과 상기 제8 전자 스위칭 튜브의 피제어단은 공동으로 연결되고 풀 다운 신호를 입력하기 위한 것이며, 상기 제7 전자 스위칭 튜브의 제2단과 상기 제8 전자 스위칭 튜브의 제2단은 공동으로 연결된다.

선택적으로, 상기 신호 분할 회로는 전환 회로를 더 포함하며, 상기 전환 회로의 제1 신호 입력단, 상기 제1 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제1 신호단이 공동으로 연결되고, 상기 전환 회로의 제2 신호 입력단, 상기 제2 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제2 신호단이 공동으로 연결되며, 상기 전환 회로의 제3 신호 입력단은 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 전환 회로의 제1 신호 출력단과 제2 신호 출력단은 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단을 구성하며, 상기 전환 회로의 피제어단은 스위칭 선택 신호, 상기 행 주사 하이 레벨 신호와 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며;

상기 전환 회로는 상기 스위칭 선택 신호와 하이/로우 레벨, 상기 행 주사 하이 레벨 신호와 상기 행 주사 로우 레벨 신호의 트리거를 받아 온 및 오프되어, 상기 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력하거나, 또는 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 각각 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력한다.

선택적으로, 스위칭 선택 신호가 하이 레벨일 때, 상기 전환 회로의 제3 신호 입력단과 두 개의 출력 신호단이 연통되며;

스위칭 선택 신호가 로우 레벨일 때, 상기 전환 회로의 제1 신호 입력단과 자체의 제1 신호 출력단이 연통되고, 또한 상기 전환 회로의 제2 신호 입력단과 자체의 제2 신호 출력단이 연통된다.

선택적으로, 상기 전환 회로는 제9 전자 스위칭 튜브, 제10 전자 스위칭 튜브, 제11 전자 스위칭 튜브, 제12 전자 스위칭 튜브, 제13 전자 스위칭 튜브, 제14 전자 스위칭 튜브, 제15 전자 스위칭 튜브와 제16 전자 스위칭 튜브를 포함하며;

상기 제9 전자 스위칭 튜브의 제1단과 피제어단은 상기 행 주사 하이 레벨 신호를 입력하기 위한 것이고, 상기 제10 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며, 상기 제9 전자 스위칭 튜브의 제2단, 상기 제10 전자 스위칭 튜브의 제2단과 상기 제12 전자 스위칭 튜브의 피제어단이 공동으로 연결되고, 상기 제12 전자 스위칭 튜브의 제1단은 상기 전환 회로의 제1 신호 입력단을 구성하며, 상기 제12 전자 스위칭 튜브의 제2단과 상기 제11 전자 스위칭 튜브의 제2단은 공동으로 연결되어 상기 전환 회로의 제1 신호 입력단을 구성하고, 상기 제11 전자 스위칭 튜브의 제1단과 상기 제15 전자 스위칭 튜브의 제1단은 공동으로 연결되어 상기 전환 회로의 제3 신호 입력단을 구성하며, 상기 제11 전자 스위칭 튜브의 피제어단, 상기 제10 전자 스위칭 튜브의 피제어단, 상기 제15 전자 스위칭 튜브의 피제어단과 상기 제14 전자 스위칭 튜브의 피제어단은 공동으로 연결되고 스위칭 선택 신호를 입력하기 위한 것이며, 상기 제13 전자 스위칭 튜브의 제1단과 피제어단은 상기 행 주사 하이 레벨 신호를 입력하기 위한 것이고, 상기 제14 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며, 상기 제13 전자 스위칭 튜브의 제2단, 상기 제14 전자 스위칭 튜브의 제2단과 상기 제16 전자 스위칭 튜브의 피제어단은 공동으로 연결되고, 상기 제16 전자 스위칭 튜브의 제1단은 상기 전환 회로의 제2 신호 출력단을 구성하며, 상기 제16 전자 스위칭 튜브의 제2단과 상기 제15 전자 스위칭 튜브의 제2단은 공동으로 연결되어 상기 전환 회로의 제2 신호 출력단을 구성한다.

본 출원의 실시예의 제2 양태로 디스플레이 패널을 제공하는 바, 어레이 기판과 상술한 게이트 집적 구동 회로를 포함하고, 상기 게이트 집적 구동 회로는 상기 어레이 기판의 일측 또는 양측에 구비된다.

선택적으로, 상기 어레이 기판은 디스플레이 영역과 비 디스플레이 영역을 포함하고, 비 디스플레이 영역에는 본딩 핀 영역 및 상기 게이트 집적 구동 회로가 구비되며, 상기 게이트 집적 구동 회로는 어레이 기판 비 디스플레이 영역의 일측 또는 양측에 구비된다.

본 출원의 실시예의 제3 양태로 디스플레이 장치를 제공하는 바, 백라이트 모듈, 구동 회로판과 상술한 디스플레이 패널을 포함하고, 상기 백라이트 모듈과 상기 디스플레이 패널은 마주하게 구비되며, 상기 구동 회로판과 상기 디스플레이 패널이 전기적으로 연결된다.

상기 게이트 집적 구동 회로 중의 각 단계 게이트 직접 회로는 각각 하나의 게이트 집적 회로와 하나의 신호 분할 회로를 포함하며, 신호 분할 회로는 디스플레이 패널 중 인접된 두 개의 주사선과 연결되며, 게이트 집적 회로 유닛은 원래 게이트 집적 회로 유닛에 따라 작동하여, 출력한 행 주사 신호를 다음 단계 게이트 집적 회로 유닛의 입력 신호로 하고 또한 전 단계 게이트 집적 회로 유닛의 리셋 신호로 하며, 아울러 신호 분할 회로는 본 단계가 출력하는 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 출력하여, 두 행 픽셀 유닛에 대한 주사 구동을 구현하여, 게이트 집적 회로 유닛의 장치 수량을 감소시키고, 디스플레이 패널의 베젤을 절약하여, 디스플레이 패널의 내로우 베젤화를 구현한다.

상기 제2 양태와 제3 양태의 유익한 효과는 상기 제1 양태의 관련 설명을 참조할 수 있음을 이해할 것이며, 여기에서는 상세한 설명을 생략하도록 한다.

본 출원의 실시예 중의 기술방안에 대하여 더욱 명확한 설명을 진행하기 위하여, 아래 실시예 또는 종래 기술 설명에 사용될 도면에 대하여 간략한 설명을 진행하는 바, 하기 설명 중의 도면은 단지 본 출원의 일부 실시예에 불과하며, 당업계의 기술자로 말하면 창조성적인 노력이 필요없이 이러한 도면에 의하여 기타 도면을 취득할 수 있다.
도 1은 본 출원의 실시예가 제공하는 게이트 직접 구동 회로의 첫번째 구조도이다.
도 2는 본 출원의 실시예가 제공하는 게이트 직접 구동 회로의 파형도이다.
도 3은 본 출원의 실시예가 제공하는 게이트 직접 구동 회로의 두번째 구조도이다.
도 4는 도 1에 도시된 게이트 직접 구동 회로 중의 게이트 직접 회로의 구조도이다.
도 5는 도 4에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 첫번째 구조도이다.
도 6은 도 4에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 첫번째 회로도이다.
도 7은 도 6에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 첫번째 파형도이다.
도 8은 도 4에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 두번째 구조도이다.
도 9는 도 8에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 두번째 회로도이다.
도 10은 도 9에 도시된 게이트 직접 구동 회로 중의 신호 분할 회로의 두번째 파형도이다.

본 출원에서 해결하고자 하는 기술적 과제, 기술방안 및 장점을 더욱 명료하게 하기 위하여, 이해 실시예와 첨부된 도면을 참조하여 본 출원에 대하여 진일보로 상세히 설명하도록 한다. 여기에 기재된 구체적인 실시예는 단지 본 발명의 해석에 불과하고 본 출원을 제한하는 것이 아님을 이해하여야 할 것이다.

그리고, 용어 "제1", "제2"는 단지 설명의 편리를 위한 것이고, 상대적인 중요성을 암시하거나 또는 지시하는 기술 특징의 수량을 암시하는 것이 아니다. 그러므로, “제1”, “제2”로 한정된 특징은 명시적 또는 암시적으로 하나 또는 더욱 많은 해당 특징을 포함한다. 본 출원에 대한 설명 중에 있어서, 특별한 설명이 없는 한, "다수"는 두개 또는 두개 이상을 뜻한다.

실시예 1

본 출원의 실시예의 제1 양태로 게이트 집적 구동 회로를 제공하는 바, 도 1에 도시된 바와 같이, 게이트 직접 구동 회로는 다중 단계 캐스케이드의 게이트 집적 회로(100)를 포함하며, 각 단계 게이트 집적 구동 회로(100)는 상호 연결되는 게이트 집적 회로 유닛(10)과 신호 분할 회로(20)를 포함하고, 각 단계 신호 분할 회로(20)는 인접된 두 주사선을 연결하기 위한 제1 신호 출력단과 제2 신호 출력단을 포함하며;

각 단계 신호 분할 회로(20)는 전 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호 및/또는 외부 제어 신호 중 일부 제어 신호의 트리거를 받고, 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호를 분할하며, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 제1 신호 출력단, 제2 신호 출력단 및 다음 단계 신호 분할 회로(20)로 출력하며;

각 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호의 상승 에지와 각 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 상승 에지가 동시에 트리거되고, 각 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호의 하강 에지와 각 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 하강 에지가 동시에 트리거되며, 각 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호의 하이 레벨 기간과 제2 서브 행 주사 신호의 하이 레벨 기간이 일부 중첩된다.

본 실시예에서, 게이트 직접 회로(100)는 어레이 기판 상의 본딩 영역을 통하여 구동 회로판이 입력하는 외부 제어 신호를 수신하고, 행 주사 신호로 전환하며, 외부 제어 신호는 복수의 클릭 신호, 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 리셋 신호 GRST 등을 포함하고, 게이트 직접 회로 유닛(10)은 원래 게이트 직접 회로 유닛(10) 구조 및 동일한 작동 방식을 사용하는 바, 예를 들면 4T1C의 게이트 직접 회로 유닛(10) 또는 8T1C의 게이트 직접 회로 유닛(10)이고, 게이트 직접 구동 회로는 단일측 또는 양측 구동을 사용할 수 있으며, 구체적인 구동 방식은 제한하지 않고, 아울러, 게이트 직접 구동 회로에 입력된 클럭 신호의 수량은 4 개 또는 8 개 등을 포함할 수 있고, 구체적 수량은 게이트 직접 회로(100) 및 내부의 게이트 직접 회로 유닛(10)의 구조와 작동 수요에 의하여 결정하며, 여기에서는 제한하지 않는다.

게이트 직접 회로 유닛(10)은 입력된 그 중 하나의 클럭 신호, 프레임 시작 신호 STV 등 제어 신호에 의하여 순차적으로 행 주사 신호를 출력하고, 아울러, 본 단계가 출력하는 행 주사 신호를 전 단계 게이트 직접 회로 유닛(10)의 리셋 신호 및 대응되는 다음 단계의 입력 신호로 하고, 행과 행의 게이트 직접 회로 유닛(10) 서로 영향을 주어 시프트 펄스 신호를 생성한다.

아울러, 본 단계가 출력하는 행 주사 신호는 본 단계의 신호 분할 회로(20)에 입력되어 신호 분할을 진행하고, 두 개의 서브 행 주사 신호를 전환 출력하며, 두 개의 서브 행 주사 신호는 최종 행 주사 신호로 하여 출력하고 순차적으로 대응되는 두 행 픽셀 유닛을 구동시키며, 아울러, 두 개의 서브 행 주사 신호는 각각 다음 단계 신호 분할 회로(20)와 다다음 단계 신호 분할 회로(20)의 제어 신호로 하여, 각 단계의 신호 분할 회로(20)가 대응되게 전환 분할하여 시프트 펄스 신호를 생성하게 하고, 나아가 어레이 기판의 대응되는 행 픽셀 유닛을 구동시키는 바, 도 2에 도시된 바와 같이, 각 게이트 직접 회로 유닛(10)은 원래 작동 방식에 따라 제1 시프트 펄스 신호 Cout1-Cout n을 출력하고, 아울러, 각 단계 신호 분할 회로(20)는 수신된 전 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호 및/또는 외부 제어 신호 중의 일부 제어 신호에 의하여 제2 시프트 펄스 신호 Cout1-Cout n+1을 출력하고, 원래 단일 게이트 직접 회류 유닛(10)에 기반하여 한 행 픽셀 유닛을 구동시키며, 신호 분할 회로(20)를 구비하는 것을 통하여, 하나의 게이트 직접 회로(100)가 두 행 픽셀 유닛을 구동시킬 수 있고, 어레이 기판의 행 수가 불변하는 경우, 원래 회로에 비하여 절반의 게이트 직접 회로 유닛(10)의 장치 수량을 절약할 수 있고, 디스플레이 패널의 베젤을 절약하여, 디스플레이 패널의 내로우 베젤화를 구현한다.

여기에서, 신호 분할 회로(20)는 각 제어 신호에 의하여 시프트된 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 출력하고, 각 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호의 상승 에지와 각 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 상승 에지가 동시에 트리거되고, 각 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호의 하강 에지와 각 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 하강 에지가 동시에 트리거되며, 이렇게 구비하는 것을 통하여, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호가 원래 행 주사 신호를 따라 동기화 시프트되어 출력되어, 각 행 픽셀 유닛이 정상적으로 구동되도록 확보하고, 구동 신뢰성을 향상시킨다.

여기에서, 각 단계 신호 분할 회로(20)는 대응되는 서로 다른 구동 제어 신호를 사용하여 구동되고, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 분할 출력하며, 각 단계 신호 분할 회로(20)가 수신하는 구동 제어 신호는 구체적으로 제한하지 않는다.

아울러, 신호 분할 회로(20)는 서로 다른 스위칭 구조의 분할 회로를 사용할 수 있는 바, 예를 들면 시프트 회로, 시퀀스 회로 등 구조이고, 구체적인 구조는 제한하지 않는다.

상기 게이트 직접 구동 회로의 기초 상에서 구체화를 진행하는 바, 도 1과 도 3에 도시된 바와 같이, 일 실시예에서, 외부 제어 신호는 복수의 클럭 신호, 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 제1 펄스 리셋 신호 RST1과 제2 펄스 리셋 신호 RST2를 포함하며;

제1 펄스 리셋 신호 RST1은 제j 단계 신호 분할 회로(20)로 입력되기 위한 것이고, 제2 펄스 리셋 신호 RST2는 제j+1 단계 신호 분할 회로(20)로 입력되기 위한 것이며, 여기에서 j=1,3, ...,n-1이며;

제j 단계 신호 분할 회로(20)의 제1 서브 행 주사 신호의 하강 에지와 제1 펄스 리셋 신호 RST1의 상승 에지가 동시에 트리거되고, 제j+1 단계 신호 분할 회로(20)의 제1 서브 행 주사 신호의 하강 에지와 제2 펄스 리셋 신호 RST2의 상승 에지가 동시에 트리거된다.

본 실시예에서, 외부 클럭 신호, 행 주사 하이 레벨 신호 VGH, 프레임 시작 신호 STV, 행 주사 로우 레벨 신호 VGL, 제1 펄스 리셋 신호 RST1과 제2 펄스 리셋 신호 RST2는 구동 회로판이 어레이 기판의 본딩 영역을 통하여 입력하고, 도2에 도시된 바와 같이, 제1 펄스 리셋 신호 RST1과 제2 펄스 리셋 신호 RST2는 펄스파 모양이고, 각각 홀수 레벨과 짝수 레벨의 신호 분할 회로(20)의 제1 서브 행 주사 신호의 하강 에지 제어를 구현하기 위한 것이다.

아울러, 각 단계 신호 분할 회로(20)의 구동 방식은 각 단계 게이트 집적 회로 유닛(10)과 유사한 바, 즉 제1 단계 게이트 집적 회로(100)의 신호 분할 회로(20)는 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 제1 펄스 리셋 신호 RST1 및 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 풀 다운 신호 QB-n의 트리거를 받아 제1 단계의 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 생성하고, 제1 단계의 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 어레이 기판의 제1행 픽셀 유닛과 제2행 픽셀 유닛으로 입력하며, 아울러 제1 단계의 제1 서브 행 주사 신호를 제2 단계의 신호 분할 회로(20)로 입력하고, 또한 제1 단계의 제2 서브 행 주사 신호를 제3 단계의 신호 분할 회로(20)로 입력하여, 제2 단계의 신호 분할 회로(20)와 제3 단계의 신호 분할 회로(20)의 구동 제어 신호로 한다.

제2 단계 신호 분할 회로(20)는 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 제2 펄스 리셋 신호 RST2 및 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 풀 다운 신호 QB-n 및 제1 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 행 주사 신호를 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 분할 출력하며, 제2 단계의 제1 서브 행 주사 신호를 제3 단계의 신호 분할 회로(20)로 입력하고, 또한 제2 단계의 제2 서브 행 주사 신호를 제4 단계의 신호 분할 회로(20)로 입력하여, 제3 단계의 신호 분할 회로(20)와 제4 단계의 신호 분할 회로(20)의 구동 제어 신호로 한다.

이렇게 유추하여, 제i 단계 신호 분할 회로(20)는 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 상응한 펄스 리셋 신호, 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 풀 다운 신호 QB-n 및 제i-2 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호와 제i-1 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 행 주사 신호를 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 분할 출력하며, 여기에서, i≥3, i는 정수이고, 마지막 단계 신호 분할 회로(20)가 대응되게 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 출력할 때까지 진행하며, 최종적으로 시프트 펄스 신호 Gout1-Gout n+1을 생성하고, 대응되는 각 행의 픽셀 유닛을 구동시킨다.

도 3에 도시된 바와 같이, 출력 신호의 안정성을 더욱 향상시키기 위하여, 일 실시예에서, 게이트 집적 회로 유닛(10)과 신호 분할 회로(20)가 집적되어 게이트 집적 칩을 형성하고, 게이트 집적 칩은 클럭 신호를 수신하기 위한 클럭 신호단 CK, 행 주사 하이 레벨 신호 VGH를 수신하기 위한 행 주사 하이 레벨 신호단, 행 주사 로우 레벨 신호 VGL을 수신하기 위한 행 주사 로우 레벨 신호단, 입력 신호를 수신하기 위한 제1 신호 입력단 Cout n-2, 전 단계 출력에 대응되는 제2 서브 행 주사 신호를 수신하기 위한 제2 신호 입력단 Gout n-3, 전 단계 출력에 대응되는 제1 서브 행 주사 신호를 수신하기 위한 제3 신호 입력단 Cout n-2, 다음 단계 게이트 집적 칩이 출력하는 행 주사 신호를 수신하기 위한 제4 신호 입력단 Cout n+1, 대응되는 리셋 펄스 신호를 수신하기 위한 리셋 펄스 신호단 RST, 현재 단계의 행 주사 신호를 출력하기 위한 제1 신호 출력단 Cout n, 현재 단계의 제1 서브 행 주사 신호를 출력하기 위한 제2 신호 출력단 Cout n과 현재 단계의 제2 서브 행 주사 신호를 출력하기 위한 제3 신호 출력단 Cout n+1을 포함한다.

여기에서, 제1 단계의 게이트 집적 칩에 있어서, 제1 신호 입력단 Cout n-2, 제2 신호 입력단 Cout n-3과 제3 신호 입력단 Cout n-2는 각각 프레임 시작 신호 STV를 입력하고, 프레임 시작 신호 STV는 제1 단계의 게이트 집적 칩 내의 게이트 집적 회로 유닛(10)의 입력 신호로서, 게이트 집적 회로 유닛(10)의 전환을 거쳐 제1 단계의 행 주사 신호를 출력하고, 아울러, 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 제1 펄스 리셋 신호 RST1를 제1 단계의 게이트 집적 칩 내의 신호 분할 회로(20)의 구동 제어 신호로 하여, 신호 분할 회로(20)에 대하여 스위칭 제어를 진행하고, 현재 단계의 제1 서브 행 주사 신호 Gout1과 제2 서브 행 주사 신호 Gout2를 분할 출력한다.

제2 단계의 게이트 집적 칩에 있어서, 제1 신호 입력단 Cout n-2와 제2 신호 입력단 Cout n-3은 각각 프레임 시작 신호 STV를 입력하고, 제3 신호 입력단 Gout n-2은 제1 단계의 게이트 집적 칩이 출력하는 제1 서브 행 주사 신호를 입력하며, 프레임 시작 신호 STV는 제2 단계의 게이트 집적 칩 내의 게이트 집적 회로 유닛(10)의 입력 신호로서, 게이트 집적 회로 유닛(10)의 전환을 거쳐 제2 단계의 행 주사 신호를 출력하고, 아울러, 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 제2 펄스 리셋 신호 RST2 및 제1 단계의 게이트 집적 칩이 출력하는 제1 서브 행 주사 신호를 제2 단계의 게이트 집적 칩 내의 신호 분할 회로(20)의 구동 제어 신호로 하여, 신호 분할 회로(20)에 대하여 스위칭 제어를 진행하고, 현재 단계의 제1 서브 행 주사 신호 Gout3과 제2 서브 행 주사 신호 Gout4를 분할 출력한다.

제3 단계 및 마지막 단계의 게이트 집적 칩에 있어서, 제1 신호 입력단 Cout n-2는 제i-2 단계 게이트 집적 칩이 출력하는 행 주사 신호를 입력하고, 제2 신호 입력단 Cout n-3은 제i-2 단계 게이트 집적 칩이 출력하는 제2 서브 행 주사 신호를 입력하며, 제3 신호 입력단 Cout n-2는 제i-1 단계 게이트 집적 칩이 출력하는 제1 서브 행 주사 신호를 입력하고, 제i-2 단계 게이트 집적 칩이 출력하는 행 주사 신호는 현재 단계의 게이트 집적 칩 내의 게이트 집적 회로 유닛(10)의 입력 신호로서, 게이트 집적 회로 유닛(10)의 전환을 거쳐 현재 단계의 행 주사 신호를 출력하고, 아울러, 프레임 시작 신호 STV, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL, 대응되는 펄스 리셋 신호, 제i-2 단계 게이트 집적 칩이 출력하는 제2 서브 행 주사 신호와 제i-1 단계 게이트 집적 칩이 출력하는 제1 서브 행 주사 신호를 현재 단계의 게이트 집적 칩 내의 신호 분할 회로(20)의 구동 제어 신호로 하여, 신호 분할 회로(20)에 대하여 스위칭 제어를 진행하고, 현재 단계의 제1 서브 행 주사 신호 Gout n과 제2 서브 행 주사 신호 Gout n+1을 분할 출력한다.

상기 게이트 집적 구동 회로의 기초 상에서 최적화와 구체화를 진행하는 바, 도 4와 도 5에 도시된 바와 같이, 일 실시예에서, 각 단계 신호 분할 회로(20)는 제1 스위칭 회로(21), 제2 스위칭 회로(22)와 풀 다운 회로(23)를 포함하며;

제1 스위칭 회로(21)의 신호 출력단과 풀 다운 회로(23)의 제1 신호단이 공동 연결되어 신호 분할 회로(20)의 제1 신호 출력단을 형성하고, 제2 스위칭 회로(22)의 신호 출력단과 풀 다운 회로(23)의 제2 신호단이 공동 연결되어 신호 분할 회로(20)의 제2 신호 출력단을 형성하며, 제1 스위칭 회로(21)와 제2 스위칭 회로(22)는 또한 각각 현재 단계 게이트 집적 회로 유닛(10)의 신호 출력단과 연결되고, 풀 다운 회로(23)의 피제어단은 현재 단계 게이트 집적 회로 유닛(10)의 풀 다운 포인트와 연결되고 풀 다운 신호를 입력하며;

제1 스위칭 회로(21)는 상응한 펄스 리셋 신호, 전 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호, 행 주사 하이 레벨 신호 VGH, 행 주사 로우 레벨 신호 VGL과 프레임 시작 신호 STV 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제1 서브 행 주사 신호를 출력하기 위한 것이며;

제2 스위칭 회로(22)는 전 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호, 행 주사 로우 레벨 신호 VGL과 프레임 시작 신호 STV 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제2 서브 행 주사 신호를 출력하기 위한 것이며;

풀 다운 회로(23)는 행 주사 로우 레벨 신호 VGL 및 풀 다운 신호 QB-n의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호가 풀 다운 리셋되게 하기 위한 것이다.

본 실시예에서, 제1 스위칭 회로(21)는 전 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 펄스 리셋 신호를 입력하기 위한 제2 신호 입력단, 행 주사 하이 레벨 신호 VGH를 입력하기 위한 제3 신호 입력단, 행 주사 로우 레벨 신호 GVL을 입력하기 위한 제4 신호 입력단과 현재 단계 게이트 집적 회로 유닛(10)의 신호 입력단에 연결되기 위한 제5 신호 입력단을 포함하고, 제2 스위칭 회로(22)는 전 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 행 주사 로우 레벨 신호 VGL을 입력하기 위한 제2 신호 입력단과 현재 단계 게이트 집적 회로 유닛(10)의 신호 입력단에 연결되기 위한 제3 신호 입력단을 포함하며, 풀 다운 회로(23)는 상기 행 주사 로우 레벨 신호 VGL을 입력하기 위한 제1 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛(10)의 풀 다운 포인트에 연결되기 위한 제2 신호 입력단을 포함하고, 여기에서, 현재 단계 게이트 집적 회로 유닛(10)의 풀 다운 포인트는 게이트 집적 회로 유닛(10)의 PD 포인트 전압이다.

구체적으로, 도 7에 도시된 바를 참조하면, 제1 스위칭 회로(21)의 제1 신호 입력단이 하이 레벨일 때, 제1 스위칭 회로(21)가 온되고, 제1 스위칭 회로(21)가 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 로우 레벨을 출력하며, 제1 스위칭 회로(21)의 제1 신호 입력단이 로우 레벨일 때, 제1 스위칭 회로(21)는 내부 커패시터 커플링으로 인하여 계속하여 온되고, 제1 스위칭 회로(21)가 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 하이 레벨을 출력하며, 제2 신호 입력단 즉 펄스 리셋 신호가 하이 레벨일 때, 제1 스위칭 회로(21)가 오프되고, 내부 커패시터가 로우 레벨에 커플링되기 때문에, 제1 스위칭 회로(21)가 로우 레벨을 출력하며, 제1 스위칭 회로(21) 출력은 제1 서브 행 주사 신호의 제1 펄스 신호를 표시하고, 아울러 풀 다운 신호가 QB-n가 하이 레벨일 때, 풀 다운 회로(23)가 온되고 로우 레벨이 출력되며, 제1 서브 행 주사 신호가 로우 레벨로 풀 다운 리셋된다.

아울러, 제2 스위칭 회로(22)의 제1 신호 입력단이 하이 레벨일 때, 제2 스위칭 회로(22)가 오프되고, 제2 스위칭 회로(22)가 로우 레벨을 출력하며, 제2 스위칭 회로(22)의 제1 신호 입력단이 로우 레벨일 때, 제2 스위칭 회로(22)가 온되고, 제2 스위칭 회로(22)가 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 하이 레벨을 출력하며, 제2 스위칭 회로(22)의 제3 신호 입력단이 로우 레벨일 때, 제2 스위칭 회로(22)는 내부 커패시터가 로우 레벨에 커플링되기 때문에, 출력은 제2 서브 행 주사 신호의 제2 펄스 신호를 표시하고, 아울러 풀 다운 신호가 QB-n가 하이 레벨일 때, 풀 다운 회로(23)가 온되고 로우 레벨이 출력되며, 제2 서브 행 주사 신호가 로우 레벨로 풀 다운 리셋된다.

제1 스위칭 회로(21), 제2 스위칭 회로(22)와 풀 다운 회로(23)를 구비하는 것을 통하여, 행 주사 신호의 분할 전환을 구현하고, 두 개의 시프트된 서브 행 주사 신호를 출력하며, 회로 구조가 간단하다.

여기에서, 제1 스위칭 회로(21), 제2 스위칭 회로(22)와 풀 다운 회로(23)는 대응되는 스위칭 구조를 사용하여 타임 시퀀스 스위칭 제어를 수행할 수 있다.

상기 신호 분할 회로(20)의 기초 상에 구체화를 진행하는 바, 도 6에 도시된 바와 같이, 일 실시예에서, 제1 스위칭 회로(21)는 제1 전자 스위칭 튜브 T1, 제2 전자 스위칭 튜브 T2, 제3 전자 스위칭 튜브 T3과 제1 커패시터 C1을 포함하며;

제1 전자 스위칭 튜브 T1의 제1단은 프레임 시작 신호 STV, 전 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호와 행 주사 하이 레벨 신호 VGH 중의 한 신호를 입력하기 위한 것이고, 제1 전자 스위칭 튜브 T1의 피제어단은 프레임 시작 신호 STV 또는 전 단계 신호 분할 회로(20)가 출력하는 제2 서브 행 주사 신호를 입력하기 위한 것이며, 제1 전자 스위칭 튜브 T1의 제2단, 제2 전자 스위칭 튜브 T2의 제1단, 제3 전자 스위칭 튜브 T3의 피제어단과 제1 커패시터 C1의 제1단은 공동으로 연결되며, 제2 전자 스위칭 튜브 T2의 제2단은 행 주사 로우 레벨 신호 VGL을 입력하기 위한 것이고, 제2 전자 스위칭 튜브 T2의 피제어단은 상응한 펄스 리셋 신호를 입력하기 위한 것이며, 제3 전자 스위칭 튜브 T3의 제1단은 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호를 입력하기 위한 것이고, 제3 전자 스위칭 튜브 T3의 제2단과 제1 커패시터 C1의 제2단이 공동으로 연결되어 제1 스위칭 회로(21)의 신호 출력단을 구성한다.

제2 스위칭 회로는 제4 전자 스위칭 튜브 T4, 제5 전자 스위칭 튜브 T5, 제6 전자 스위칭 튜브 T6과 제2 커패시터 C2를 포함하며;

제4 전자 스위칭 튜브 T4의 제1단은 행 주사 로우 레벨 신호 VGL을 입력하기 위한 것이고, 제4 전자 스위칭 튜브 T4의 제2단, 제5 전자 스위칭 튜브 T5의 제1단, 제6 전자 스위칭 튜브 T6의 피제어단과 제2 커패시터 C2의 제1단은 공동으로 연결되며, 제5 전자 스위칭 튜브 T5의 제2단, 제5 전자 스위칭 튜브 T5의 피제어단과 제6 전자 스위칭 튜브 T6의 제1단은 공동으로 연결되고 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호를 입력하기 위한 것이고, 제4 전자 스위칭 튜브 T4의 피제어단은 프레임 시작 신호 STV 또는 전 단계 신호 분할 회로(20)가 출력하는 제1 서브 행 주사 신호를 입력하기 위한 것이며, 제6 전자 스위칭 튜브 T6의 제2단과 제2 커패시터 C2의 제2단이 공동으로 연결되어 제2 스위칭 회로(22)의 신호 출력단을 구성한다.

풀 다운 회로(23)는 제7 전자 스위칭 튜브 T7과 제8 전자 스위칭 튜브 T8을 포함하며;

제7 전자 스위칭 튜부 T7의 제1단은 풀 다운 회로(23)의 제1 신호단을 구성하고, 제8 전자 스위칭 튜브 T8의 제1단은 풀 다운 회로(23)의 제2 신호단을 구성하며, 제7 전자 스위칭 튜브 T7의 피제어단과 제8 전자 스위칭 튜브 T8의 피제어단은 공동으로 연결되고 풀 다운 신호 QB-n을 입력하기 위한 것이며, 제7 전자 스위칭 튜브 T7의 제2단과 제8 전자 스위칭 튜브 T8의 제2단은 공동으로 연결된다.

본 실시예에서, 도 7에 도시된 바를 참조하면, 제1 전자 스위칭 튜브 T1의 피제어단과 제1단이 하이 레벨일 때, 제1 전자 스위칭 튜브 T1이 온되고, 하이 레벨을 제3 전자 스위칭 튜브 T3으로 입력하며, 제3 전자 스위칭 튜브 T3이 온되고, 제3 전자 스위칭 튜브 T3의 제2단이 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 로우 레벨을 출력하며, 제1 전자 스위칭 튜브 T1의 피제어단이 로우 레벨일 때, 제3 전자 스위칭 튜브 T3이 오프되고, 제3 전자 스위칭 튜브 T3의 제1단이 하이 레벨일 때, 제3 전자 스위칭 튜브 T3은 제1 커패시터 C1 커플링으로 인하여 계속하여 온되어 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호의 하이 레벨을 출력하고, 펄스 리셋 신호가 하이 레벨일 때, 제2 전자 스위칭 튜브 T2가 온되고, 행 주사 로우 레벨 신호 VGL이 제3 전자 스위칭 튜브 T3으로 입력되며, 제3 전자 스위칭 튜브 T3이 오프되고, 제3 전자 스위칭 튜브 T3의 제2단은 제1 커패시터 C1이 로우 레벨에 커플링되기 때문에, 풀 다운 신호 QB-n이 하이 레벨일 때, 제7 전자 스위칭 튜브 T7이 온되고, 제7 전자 스위칭 튜브 T7이 로우 레벨을 출력하여, 제3 전자 스위칭 튜브 T3의 제2단이 출력하는 제1 서브 행 주사 신호를 로우 레벨로 풀 다운 리셋한다.

제4 전자 스위칭 튜브 T4의 피제어단이 하이 레벨일 때, 제4 전자 스위칭 튜브 T4가 온되고, 로우 레벨을 제6 전자 스위칭 튜브 T6으로 입력하며, 행 주사 신호가 로우 레벨일 때, 제5 전자 스위칭 튜브 T5가 오프되고, 제6 전자 스위칭 튜브 T6이 오프되며, 제6 전자 스위칭 튜브 T6이 로우 레벨을 출력하고, 행 주사 신호가 하이 레벨일 때, 행 주사 신호와 제4 전자 스위칭 튜브 T4의 피제어단의 전압이 일부 중첩되고, 제4 전자 스위칭 튜브 T4와 제5 전자 스위칭 튜브 T5가 동시에 온되며, 장치 크기를 조정하는 것을 통하여, 제6 전자 스위칭 튜브 T6이 오프 상태를 유지하고, 제4 전자 스위칭 튜브 T4의 피제어단이 로우 레벨일 때, 행 주사 신호는 계속하여 하이 레벨이고, 제6 전자 스위칭 튜브 T6이 온되고 또한 행 주사 신호의 하이 레벨을 출력하며, 행 주사 신호가 로우 레벨로 전환될 때, 제5 전자 스위칭 튜브 T5가 오프되고, 제6 전자 스위칭 튜브 T6의 제2단은 제2 커패시터 C2가 로우 레벨에 커플링되기 때문에, 풀 다운 신호 QB-n이 하이 레벨일 때, 제8 전자 스위칭 튜브 T8이 온되고, 제8 전자 스위칭 튜브 T8이 로우 레벨을 출력하여, 제6 전자 스위칭 튜브 T6의 제2단이 출력하는 제2 서브 행 주사 신호를 로우 레벨로 풀 다운 리셋한다.

대칭되는 8 개 전자 스위칭 튜브를 구비하고, 대응되는 구동 제어 신호를 구비하는 것을 통하여, 행 주사 신호의 분할을 구현하고, 회로 구조가 간단하여, 게이트 집적 회로(100)의 집적을 구현하기 유리하고, 아울러 디스플레이 패널의 베젤을 절약하여, 디스플레이 패널의 내로우 베젤화를 구현한다.

상기 신호 분할 회로(20)의 기초 상에 최적화와 구체화를 진행하는 바, 게이트 집적 구동 회로의 구동 다양성을 구현하고 서로 다른 해상도를 출력하기 위하여, 도 8에 도시된 바와 같이, 일 실시예에서, 신호 분할 회로(20)는 전환 회로(24)를 더 포함하며, 전환 회로(24)의 제1 신호 입력단, 제1 스위칭 회로(21)의 신호 출력단과 풀 다운 회로(23)의 제1 신호단이 공동으로 연결되고, 전환 회로(24)의 제2 신호 입력단, 제2 스위칭 회로(22)의 신호 출력단과 풀 다운 회로(23)의 제2 신호단이 공동으로 연결되며, 전환 회로(24)의 제3 신호 입력단은 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호를 입력하기 위한 것이고, 전환 회로(24)의 제1 신호 출력단과 제2 신호 출력단은 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단을 구성하며, 전환 회로(24)의 피제어단은 스위칭 선택 신호 Switch, 행 주사 하이 레벨 신호 VGH와 행 주사 로우 레벨 신호 VGL을 입력하기 위한 것이며;

전환 회로(24)는 스위칭 선택 신호 Switch와 하이/로우 레벨, 행 주사 하이 레벨 신호 VGH와 행 주사 로우 레벨 신호 VGL의 트리거를 받아 온 및 오프되어, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력하거나, 또는 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호를 각각 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력한다.

본 실시예에서, 도 3과 도 8에 도시된 바와 같이, 외부 제어 신호는 스위칭 선택 신호 Switch를 더 포함하고, 스위칭 선택 신호 Switch는 전환 회로(24)에 입력되어 두 신호의 전환 출력을 수행한다.

구체적으로, 스위칭 선택 신호 Switch가 제1 레벨 신호일 때, 전환 회로(24)의 제3 신호 입력단과 두 개의 출력 신호단이 연통되고, 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호가 각각 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 출력될 때, 이와 연결된 인접된 두 행 픽셀 유닛이 동시에 온되고, 같은 데이터 신호를 입력하며, 어레이 기판의 해상도가 낮아진다.

스위칭 선택 신호 Switch가 제1 레벨 신호와 반대되는 극성의 제2 레벨 신호일 때, 전환 회로(24)의 제1 신호 입력단과 자체의 제1 신호 출력단이 연통되고, 전환 회로(24)의 제2 신호 입력단과 자체의 제2 신호 출력단이 연통되며, 제1 스위칭 회로(21), 제2 스위칭 회로(22)와 풀 다운 회로(23)가 분할 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호가 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 출력되고, 인접된 두 행 픽셀 유닛이 순차적으로 온되는 바, 도 10에 도시된 바와 같이, 일 실시예에서, 제1 레벨 신호가 하이 레벨이고, 제2 레벨 신호가 로우 레벨이다.

여기에서, 전환 회로(24)는 서로 다른 스위칭 장치로 구성되어, 피제어 전환 입출력 기능을 구현할 수 있으며, 전환 회로(24)의 구체적인 구조는 수요에 의하여 대응되게 구비할 수 있다.

상기 신호 분할 회로(20)의 기초 상에 최적화와 구체화를 진행하는 바, 도 9에 도시된 바와 같이, 일 실시예에서, 전환 회로는 제9 전자 스위칭 튜브 T9, 제10 전자 스위칭 튜브 T10, 제11 전자 스위칭 튜브 T11, 제12 전자 스위칭 튜브 T12, 제13 전자 스위칭 튜브 T13, 제14 전자 스위칭 튜브 T14, 제15 전자 스위칭 튜브 T15와 제16 전자 스위칭 튜브 T16을 포함하며;

제9 전자 스위칭 튜브 T9의 제1단과 피제어단은 행 주사 하이 레벨 신호 VGH를 입력하기 위한 것이고, 제10 전자 스위칭 튜브 T10의 제1단은 행 주사 로우 레벨 신호 VGL을 입력하기 위한 것이며, 제9 전자 스위칭 튜브 T9의 제2단, 제10 전자 스위칭 튜브 T10의 제2단과 제12 전자 스위칭 튜브 T12의 피제어단이 공동으로 연결되고, 제12 전자 스위칭 튜브 T12의 제1단은 전환 회로(24)의 제1 신호 입력단을 구성하며, 제12 전자 스위칭 튜브 T12의 제2단과 제11 전자 스위칭 튜브 T11의 제2단은 공동으로 연결되어 전환 회로(24)의 제1 신호 입력단을 구성하고, 제11 전자 스위칭 튜브 T11의 제1단과 제15 전자 스위칭 튜브 T15의 제1단은 공동으로 연결되어 전환 회로(24)의 제3 신호 입력단을 구성하며, 제11 전자 스위칭 튜브 T11의 피제어단, 제10 전자 스위칭 튜브 T10의 피제어단, 제15 전자 스위칭 튜브 T15의 피제어단과 제14 전자 스위칭 튜브 T14의 피제어단은 공동으로 연결되고 스위칭 선택 신호 Switch를 입력하기 위한 것이며, 제13 전자 스위칭 튜브 T13의 제1단과 피제어단은 행 주사 하이 레벨 신호 VGH를 입력하기 위한 것이고, 제14 전자 스위칭 튜브 T14의 제1단은 행 주사 로우 레벨 신호 VGL을 입력하기 위한 것이며, 제13 전자 스위칭 튜브 T13의 제2단, 제14 전자 스위칭 튜브 T14의 제2단과 제16 전자 스위칭 튜브 T16의 피제어단은 공동으로 연결되고, 제16 전자 스위칭 튜브 T16의 제1단은 전환 회로(24)의 제2 신호 출력단을 구성하며, 제16 전자 스위칭 튜브 T16의 제2단과 제15 전자 스위칭 튜브 T15의 제2단은 공동으로 연결되어 전환 회로(24)의 제2 신호 출력단을 구성한다.

도 9와 도10에 도시된 바와 같이, 스위칭 선택 신호 Switch가 하이 레벨일 때, 제10 전자 스위칭 튜브 T10, 제14 전자 스위칭 튜브 T14가 각각 온되고, 각각 로우 레벨을 제12 전자 스위칭 튜브 T12와 제16 전자 스위칭 튜브 T16로 출력하며, 제12 전자 스위칭 튜브 T12와 제16 전자 스위칭 튜브 T16이 오프되며; 제10 전자 스위칭 튜브 T10, 제14 전자 스위칭 튜브 T14가 각각 온될 때, 아울러 제11 전자 스위칭 튜브 T11, 제15 전자 스위칭 튜브 T15도 각각 온되고, 현재 단계 게이트 집적 회로 유닛(10)이 출력하는 행 주사 신호가 각각 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 출력되며, 이와 연결된 인접된 두 행 픽셀 유닛이 동시에 온되고, 같은 데이터 신호를 입력하며, 어레이 기판의 해상도가 낮아진다.

스위칭 선택 신호 Switch가 로우 레벨일 때, 제10 전자 스위칭 튜브 T10, 제11 전자 스위칭 튜브 T11, 제14 전자 스위칭 튜브 T14와 제15 전자 스위칭 튜브 T15가 오프되고, 제9 전자 스위칭 튜브 T9와 제13 전자 스위칭 튜브 T13이 온되고 하이 레벨을 제12 전자 스위칭 튜브 T12와 제16 전자 스위칭 튜브 T16로 입력하며, 제12 전자 스위칭 튜브 T12와 제16 전자 스위칭 튜브 T16이 온되고, 제1 스위칭 회로(21), 제2 스위칭 회로(22)와 풀 다운 회로(23)가 분할 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호가 신호 분할 회로(20)의 제1 신호 출력단과 제2 신호 출력단으로 출력되고, 인접된 두 행 픽셀 유닛이 순차적으로 온된다.

실시예 2

본 출원은 또한 디스플레이 패널을 제공하는 바, 해당 디스플레이 패널은 어레이 기판과 게이트 집적 구동 회로를 포함하고, 해당 게이트 집적 구동 회로의 구체적인 구조는 상기 실시예를 참조할 수 있으며, 본 디스플레이 패널이 상기 모든 실시예의 전부 기술방안을 이용하였기 때문에, 적어도 상기 실시예의 기술방안이 갖고 있는 모든 효과를 갖고 있으며, 여기에서는 상세한 설명을 생략하도록 한다. 여기에서, 게이트 집적 구동 회로는 어레이 기판의 일측 또는 양측에 구비된다.

본 실시예에서, 어레이 기판은 디스플레이 영역과 비 디스플레이 영역을 포함하고, 비 디스플레이 영역에는 본딩 핀 영역 및 게이트 집적 구동 회로가 구비되며, 상기 게이트 집적 구동 회로는 어레이 기판 비 디스플레이 영역의 일측 또는 양측에 구비되어 디스플레이 영역의 순차적 주사에 사용되고, 데이터 신호와 배합하여 디스플레이 영역에 대한 순차 주사 구동을 구현한다.

실시예 3

본 출원은 또한 디스플레이 장치를 제공하는 바, 해당 디스플레이 장치는 백라이트 모듈, 구동 회로판과 디스플레이 패널을 포함하고, 해당 디스플레이 패널의 구체적인 구조는 상기 실시예를 참조할 수 있으며, 본 디스플레이 장치가 상기 모든 실시예의 전부 기술방안을 이용하였기 때문에, 적어도 상기 실시예의 기술방안이 갖고 있는 모든 효과를 갖고 있으며, 여기에서는 상세한 설명을 생략하도록 한다. 여기에서, 백라이트 모듈과 디스플레이 패널은 마주하게 구비되며, 구동 회로판과 디스플레이 패널이 전기적으로 연결된다.

본 실시예에서, 백라이트 모듈은 백라이트를 제공하고, 구동 회로판은 칩 온 필름을 통하여 디스플레이 패널과 연결되고 또한 외부 제어 신호를 칩 온 필름 중의 구동 칩으로 입력하며, 구동 칩은 외부 제어 신호를 대응되게 데이터 신호 및 게이트 집적 구동 회로 구동에 필요한 제어 신호로 전환하고, 게이트 집적 구동 회로는 복수의 서브 행 주사 신호의 시프트 펄스 신호를 전환 출력하고, 데이터 신호와 배합하여 디스플레이 영역에 대한 순차 주사 구동을 구현한다.

이상에서는 본 출원을 특정의 실시예에 대해서 도시하고 설명하였지만, 본 출원은 상술한 실시예만 한정되는 것은 아니며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 청구범위에 기재된 본 출원의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.

Claims

게이트 집적 구동 회로에 있어서,
다중 단계 캐스케이드의 게이트 집적 회로를 포함하며, 각 단계 상기 게이트 집적 구동 회로는 상호 연결되는 게이트 집적 회로 유닛과 신호 분할 회로를 포함하고, 각 단계 상기 신호 분할 회로는 인접된 두 주사선을 연결하기 위한 제1 신호 출력단과 제2 신호 출력단을 포함하며;
각 단계 상기 신호 분할 회로는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호와 제2 서브 행 주사 신호 및/또는 외부 제어 신호 중 일부 제어 신호의 트리거를 받고, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 분할하며, 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 제1 신호 출력단, 제2 신호 출력단 및 다음 단계 상기 신호 분할 회로로 출력하며;
각 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 상승 에지와 각 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호의 상승 에지가 동시에 트리거되고, 각 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호의 하강 에지와 각 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호의 하강 에지가 동시에 트리거되며, 각 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 하이 레벨 기간과 제2 서브 행 주사 신호의 하이 레벨 기간이 일부 중첩되는 것을 특징으로 하는 게이트 집적 구동 회로.
제1항에 있어서,
상기 외부 제어 신호는 복수의 클릭 신호, 프레임 시작 신호, 행 주사 하이 레벨 신호, 행 주사 로우 레벨 신호, 제1 펄스 리셋 신호와 제2 펄스 리셋 신호를 포함하며; 상기 제1 펄스 리셋 신호는 제j 단계 상기 신호 분할 회로로 입력되기 위한 것이고, 상기 제2 펄스 리셋 신호는 제j+1 단계 상기 신호 분할 회로로 입력되기 위한 것이며, 여기에서 j=1,3,...,n-1이며;
제j 단계 상기 신호 분할 회로의 제1 서브 행 주사 신호의 하강 에지와 상기 제1 펄스 리셋 신호의 상승 에지가 동시에 트리거되고, 제j+1 단계 상기 신호 분할 회로의 제1 서브 행 주사 신호의 하강 에지와 상기 제2 펄스 리셋 신호의 상승 에지가 동시에 트리거되며;
제1 단계 상기 신호 분할 회로는 상기 프레임 시작 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상기 제1 펄스 리셋 신호 및 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며;
제2 단계 상기 신호 분할 회로는 상기 프레임 시작 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상기 제2 펄스 리셋 신호, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호 및 제1 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며;
제i 단계 상기 신호 분할 회로는 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호, 상응한 펄스 리셋 신호, 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 풀 다운 신호 및 제i-2 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호와 제i-1 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호의 트리거를 받고, 현재 단계 상기 행 주사 신호를 분할하여 제1 서브 행 주사 신호와 제2 서브 행 주사 신호로 출력하며, 여기에서 i≥3, i는 정수인 것을 특징으로 하는 게이트 집적 구동 회로.
제1항에 있어서,
상기 게이트 집적 회로 유닛과 상기 신호 분할 회로가 집적되어 게이트 집적 칩을 형성하는 것을 특징으로 하는 게이트 집적 구동 회로.
제3항에 있어서,
상기 게이트 집적 칩은 상기 클럭 신호를 수신하기 위한 클럭 신호단, 상기 행 주사 하이 레벨 신호를 수신하기 위한 행 주사 하이 레벨 신호단, 상기 행 주사 로우 레벨 신호를 수신하기 위한 행 주사 로우 레벨 신호단, 입력 신호를 수신하기 위한 제1 신호 입력단, 전 단계 출력에 대응되는 상기 제2 서브 행 주사 신호를 수신하기 위한 제2 신호 입력단, 전 단계 출력에 대응되는 상기 제1 서브 행 주사 신호를 수신하기 위한 제3 신호 입력단, 다음 단계 상기 게이트 집적 칩이 출력하는 행 주사 신호를 수신하기 위한 제4 신호 입력단, 대응되는 리셋 펄스 신호를 수신하기 위한 리셋 펄스 신호단, 현재 단계의 행 주사 신호를 출력하기 위한 제1 신호 출력단, 현재 단계의 상기 제1 서브 행 주사 신호를 출력하기 위한 제2 신호 출력단과 현재 단계의 상기 제2 서브 행 주사 신호를 출력하기 위한 제3 신호 출력단을 포함하는 것을 특징으로 하는 게이트 집적 구동 회로.
제2항에 있어서,
각 단계 상기 신호 분할 회로는 제1 스위칭 회로, 제2 스위칭 회로와 풀 다운 회로를 포함하며;
상기 제1 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제1 신호단이 공동 연결되어 상기 신호 분할 회로의 제1 신호 출력단을 형성하고, 상기 제2 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제2 신호단이 공동 연결되어 상기 신호 분할 회로의 제2 신호 출력단을 형성하며, 상기 제1 스위칭 회로와 상기 제2 스위칭 회로는 또한 각각 현재 단계 상기 게이트 집적 회로 유닛의 신호 출력단과 연결되고, 상기 풀 다운 회로의 피제어단은 현재 단계 상기 게이트 집적 회로 유닛의 풀 다운 포인트와 연결되고 풀 다운 신호를 입력하며;
상기 제1 스위칭 회로는 상응한 펄스 리셋 신호, 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호, 상기 행 주사 하이 레벨 신호, 상기 행 주사 로우 레벨 신호와 상기 프레임 시작 신호 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제1 서브 행 주사 신호를 출력하기 위한 것이며;
상기 제2 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호, 상기 행 주사 로우 레벨 신호와 상기 프레임 시작 신호 중의 일부 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어 현재 단계의 제2 서브 행 주사 신호를 출력하기 위한 것이며;
상기 풀 다운 회로는 상기 행 주사 로우 레벨 신호 및 상기 풀 다운 신호의 레벨 조합에 의하여, 대응되는 타임 시퀀스에 대응되게 온 및 오프되어, 상기 제1 서브 행 주사 신호와 상기 제2 서브 행 주사 신호가 풀 다운 리셋되게 하기 위한 것인 것을 특징으로 하는 게이트 집적 구동 회로.
제5항에 있어서,
상기 제1 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 상기 제2 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 상기 펄스 리셋 신호를 입력하기 위한 제2 신호 입력단, 상기 행 주사 하이 레벨 신호를 입력하기 위한 제3 신호 입력단, 상기 행 주사 로우 레벨 신호를 입력하기 위한 제4 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 신호 입력단에 연결되기 위한 제5 신호 입력단을 포함하며;
상기 제2 스위칭 회로는 전 단계 상기 신호 분할 회로가 출력하는 상기 제1 서브 행 주사 신호를 입력하기 위한 제1 신호 입력단, 상기 행 주사 로우 레벨 신호를 입력하기 위한 제2 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 신호 입력단에 연결되기 위한 제3 신호 입력단을 포함하며;
상기 풀 다운 회로는 상기 행 주사 로우 레벨 신호를 입력하기 위한 제1 신호 입력단과 현재 단계 상기 게이트 집적 회로 유닛의 풀 다운 포인트에 연결되기 위한 제2 신호 입력단을 포함하는 것을 특징으로 하는 게이트 집적 구동 회로.
제5항에 있어서,
상기 제1 스위칭 회로는 제1 전자 스위칭 튜브, 제2 전자 스위칭 튜브, 제3 전자 스위칭 튜브와 제1 커패시터를 포함하며;
상기 제1 전자 스위칭 튜브의 제1단은 상기 프레임 시작 신호, 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호와 상기 행 주사 하이 레벨 신호 중의 한 신호를 입력하기 위한 것이고, 상기 제1 전자 스위칭 튜브의 피제어단은 상기 프레임 시작 신호 또는 전 단계 상기 신호 분할 회로가 출력하는 제2 서브 행 주사 신호를 입력하기 위한 것이며, 상기 제1 전자 스위칭 튜브의 제2단, 상기 제2 전자 스위칭 튜브의 제1단, 상기 제3 전자 스위칭 튜브의 피제어단과 상기 제1 커패시터의 제1단은 공동으로 연결되며, 상기 제2 전자 스위칭 튜브의 제2단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이고, 상기 제2 전자 스위칭 튜브의 피제어단은 상응한 펄스 리셋 신호를 입력하기 위한 것이며, 상기 제3 전자 스위칭 튜브의 제1단은 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 제3 전자 스위칭 튜브의 제2단과 상기 제1 커패시터의 제2단이 공동으로 연결되어 상기 제1 스위칭 회로의 신호 출력단을 구성하는 것을 특징으로 하는 게이트 집적 구동 회로.
제7항에 있어서,
상기 제2 스위칭 회로는 제4 전자 스위칭 튜브, 제5 전자 스위칭 튜브, 제6 전자 스위칭 튜브와 제2 커패시터를 포함하며;
상기 제4 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이고, 상기 제4 전자 스위칭 튜브의 제2단, 상기 제5 전자 스위칭 튜브의 제1단, 상기 제6 전자 스위칭 튜브의 피제어단과 상기 제2 커패시터의 제1단은 공동으로 연결되며, 상기 제5 전자 스위칭 튜브의 제2단, 상기 제5 전자 스위칭 튜브의 피제어단과 상기 제6 전자 스위칭 튜브의 제1단은 공동으로 연결되고 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 제4 전자 스위칭 튜브의 피제어단은 상기 프레임 시작 신호 또는 전 단계 상기 신호 분할 회로가 출력하는 제1 서브 행 주사 신호를 입력하기 위한 것이며, 상기 제6 전자 스위칭 튜브의 제2단과 상기 제2 커패시터의 제2단이 공동으로 연결되어 상기 제2 스위칭 회로의 신호 출력단을 구성하는 것을 특징으로 하는 게이트 집적 구동 회로.
제8항에 있어서,
상기 풀 다운 회로는 제7 전자 스위칭 튜브와 제8 전자 스위칭 튜브를 포함하며;
상기 제7 전자 스위칭 튜브의 제1단은 상기 풀 다운 회로의 제1 신호단을 구성하고, 상기 제8 전자 스위칭 튜브의 제1단은 상기 풀 다운 회로의 제2 신호단을 구성하며, 상기 제7 전자 스위칭 튜브의 피제어단과 상기 제8 전자 스위칭 튜브의 피제어단은 공동으로 연결되고 풀 다운 신호를 입력하기 위한 것이며, 상기 제7 전자 스위칭 튜브의 제2단과 상기 제8 전자 스위칭 튜브의 제2단은 공동으로 연결되는 것을 특징으로 하는 게이트 집적 구동 회로.
제5항에 있어서,
상기 신호 분할 회로는 전환 회로를 더 포함하며, 상기 전환 회로의 제1 신호 입력단, 상기 제1 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제1 신호단이 공동으로 연결되고, 상기 전환 회로의 제2 신호 입력단, 상기 제2 스위칭 회로의 신호 출력단과 상기 풀 다운 회로의 제2 신호단이 공동으로 연결되며, 상기 전환 회로의 제3 신호 입력단은 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 입력하기 위한 것이고, 상기 전환 회로의 제1 신호 출력단과 제2 신호 출력단은 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단을 구성하며, 상기 전환 회로의 피제어단은 스위칭 선택 신호, 상기 행 주사 하이 레벨 신호와 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며;
상기 전환 회로는 상기 스위칭 선택 신호와 하이/로우 레벨, 상기 행 주사 하이 레벨 신호와 상기 행 주사 로우 레벨 신호의 트리거를 받아 온 및 오프되어, 상기 제1 서브 행 주사 신호와 제2 서브 행 주사 신호를 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력하거나, 또는 현재 단계 상기 게이트 집적 회로 유닛이 출력하는 행 주사 신호를 각각 상기 신호 분할 회로의 제1 신호 출력단과 제2 신호 출력단으로 전환 출력하는 것을 특징으로 하는 게이트 집적 구동 회로.
제10항에 있어서,
스위칭 선택 신호가 하이 레벨일 때, 상기 전환 회로의 제3 신호 입력단과 두 개의 출력 신호단이 연통되며;
스위칭 선택 신호가 로우 레벨일 때, 상기 전환 회로의 제1 신호 입력단과 자체의 제1 신호 출력단이 연통되고, 또한 상기 전환 회로의 제2 신호 입력단과 자체의 제2 신호 출력단이 연통되는 것을 특징으로 하는 게이트 집적 구동 회로.
제10항에 있어서,
상기 전환 회로는 제9 전자 스위칭 튜브, 제10 전자 스위칭 튜브, 제11 전자 스위칭 튜브, 제12 전자 스위칭 튜브, 제13 전자 스위칭 튜브, 제14 전자 스위칭 튜브, 제15 전자 스위칭 튜브와 제16 전자 스위칭 튜브를 포함하며;
상기 제9 전자 스위칭 튜브의 제1단과 피제어단은 상기 행 주사 하이 레벨 신호를 입력하기 위한 것이고, 상기 제10 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며, 상기 제9 전자 스위칭 튜브의 제2단, 상기 제10 전자 스위칭 튜브의 제2단과 상기 제12 전자 스위칭 튜브의 피제어단이 공동으로 연결되고, 상기 제12 전자 스위칭 튜브의 제1단은 상기 전환 회로의 제1 신호 입력단을 구성하며, 상기 제12 전자 스위칭 튜브의 제2단과 상기 제11 전자 스위칭 튜브의 제2단은 공동으로 연결되어 상기 전환 회로의 제1 신호 입력단을 구성하고, 상기 제11 전자 스위칭 튜브의 제1단과 상기 제15 전자 스위칭 튜브의 제1단은 공동으로 연결되어 상기 전환 회로의 제3 신호 입력단을 구성하며, 상기 제11 전자 스위칭 튜브의 피제어단, 상기 제10 전자 스위칭 튜브의 피제어단, 상기 제15 전자 스위칭 튜브의 피제어단과 상기 제14 전자 스위칭 튜브의 피제어단은 공동으로 연결되고 스위칭 선택 신호를 입력하기 위한 것이며, 상기 제13 전자 스위칭 튜브의 제1단과 피제어단은 상기 행 주사 하이 레벨 신호를 입력하기 위한 것이고, 상기 제14 전자 스위칭 튜브의 제1단은 상기 행 주사 로우 레벨 신호를 입력하기 위한 것이며, 상기 제13 전자 스위칭 튜브의 제2단, 상기 제14 전자 스위칭 튜브의 제2단과 상기 제16 전자 스위칭 튜브의 피제어단은 공동으로 연결되고, 상기 제16 전자 스위칭 튜브의 제1단은 상기 전환 회로의 제2 신호 출력단을 구성하며, 상기 제16 전자 스위칭 튜브의 제2단과 상기 제15 전자 스위칭 튜브의 제2단은 공동으로 연결되어 상기 전환 회로의 제2 신호 출력단을 구성하는 것을 특징으로 하는 게이트 집적 구동 회로.
디스플레이 패널에 있어서,
어레이 기판과 제1항의 상기 게이트 집적 구동 회로를 포함하고, 상기 게이트 집적 구동 회로는 상기 어레이 기판의 일측 또는 양측에 구비되는 것을 특징으로 하는 디스플레이 패널.
제13항에 있어서,
상기 어레이 기판은 디스플레이 영역과 비 디스플레이 영역을 포함하고, 비 디스플레이 영역에는 본딩 핀 영역 및 상기 게이트 집적 구동 회로가 구비되며, 상기 게이트 집적 구동 회로는 어레이 기판 비 디스플레이 영역의 일측 또는 양측에 구비되는 것을 특징으로 하는 디스플레이 패널.
디스플레이 장치에 있어서,
백라이트 모듈, 구동 회로판과 제13항의 상기 디스플레이 패널을 포함하고, 상기 백라이트 모듈과 상기 디스플레이 패널은 마주하게 구비되며, 상기 구동 회로판과 상기 디스플레이 패널이 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.