KR20230038176A - 촬상 소자 - Google Patents
촬상 소자 Download PDFInfo
- Publication number
- KR20230038176A KR20230038176A KR1020237000038A KR20237000038A KR20230038176A KR 20230038176 A KR20230038176 A KR 20230038176A KR 1020237000038 A KR1020237000038 A KR 1020237000038A KR 20237000038 A KR20237000038 A KR 20237000038A KR 20230038176 A KR20230038176 A KR 20230038176A
- Authority
- KR
- South Korea
- Prior art keywords
- wirings
- insulating film
- wiring
- substrate
- gap
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 265
- 239000000758 substrate Substances 0.000 claims description 257
- 239000004065 semiconductor Substances 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 42
- 238000012545 processing Methods 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910020177 SiOF Inorganic materials 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 5
- 238000009751 slip forming Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 171
- 230000004048 modification Effects 0.000 description 81
- 238000012986 modification Methods 0.000 description 81
- 238000010586 diagram Methods 0.000 description 77
- 238000012546 transfer Methods 0.000 description 48
- 238000009792 diffusion process Methods 0.000 description 42
- 238000007667 floating Methods 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 29
- 239000010949 copper Substances 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 23
- 238000001514 detection method Methods 0.000 description 22
- 230000002829 reductive effect Effects 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 238000004891 communication Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 14
- 239000011800 void material Substances 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 210000001519 tissue Anatomy 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 4
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000010336 energy treatment Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000001356 surgical procedure Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 210000004204 blood vessel Anatomy 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000002674 endoscopic surgery Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- MOFVSTNWEDAEEK-UHFFFAOYSA-M indocyanine green Chemical compound [Na+].[O-]S(=O)(=O)CCCCN1C2=CC=C3C=CC=CC3=C2C(C)(C)C1=CC=CC=CC=CC1=[N+](CCCCS([O-])(=O)=O)C2=CC=C(C=CC=C3)C3=C2C1(C)C MOFVSTNWEDAEEK-UHFFFAOYSA-M 0.000 description 2
- 229960004657 indocyanine green Drugs 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000002073 fluorescence micrograph Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 210000004400 mucous membrane Anatomy 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/62—Means for facilitating engagement or disengagement of coupling parts or for holding them in engagement
- H01R13/6205—Two-part coupling devices held in engagement by a magnet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/04—Pins or blades for co-operation with sockets
- H01R13/05—Resilient pins or blades
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
본 개시의 일 실시 형태의 촬상 소자는, 일 방향으로 연신됨과 함께, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 갖는 복수의 제1 배선을 포함하는 제1 배선층과, 제1 배선층의 표면을 덮는 제1 절연막과, 제1 절연막에 적층되어, 인접하는 복수의 제1 배선 사이에 공극을 형성하는 제2 절연막을 구비한다.
Description
본 개시는, 예를 들어 배선 간에 공극을 갖는 촬상 소자에 관한 것이다.
반도체 장치에서는, 반도체 집적 회로 소자의 미세화에 수반하여, 소자 간 및 소자 내를 연결하는 배선의 간격이 좁아져 오고 있다. 이에 비해, 예를 들어 특허문헌 1에서는, 배선 간에 공극(에어 갭)을 형성하여 배선 간의 용량을 저감시킨 반도체 장치가 개시되어 있다.
그런데, 근년, 적층형의 이미지 센서가 일반화되고 있고, 신뢰성의 향상이 요구되고 있다.
신뢰성을 향상시키는 것이 가능한 촬상 소자를 제공하는 것이 바람직하다.
본 개시의 일 실시 형태의 촬상 소자는, 일 방향으로 연신됨과 함께, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 갖는 복수의 제1 배선을 포함하는 제1 배선층과, 제1 배선층의 표면을 덮는 제1 절연막과, 제1 절연막에 적층되어, 인접하는 복수의 제1 배선 간에 공극을 형성하는 제2 절연막을 구비한 것이다.
본 개시의 일 실시 형태의 촬상 소자에서는, 제1 배선층을 구성하는 일 방향으로 연신되는 복수의 제1 배선의, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 마련하도록 하였다. 이에 의해, 제1 배선층의 표면을 덮는 제1 절연막의 피복성이 향상된다.
도 1은, 본 개시의 제1 실시 형태에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 2a는, 도 1에 도시한 배선 구조의 수평 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 2b는, 도 1에 도시한 배선 구조의 수평 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 3a는, 도 1에 도시한 배선의 단면 형상의 일례를 설명하는 도면이다.
도 3b는, 도 1에 도시한 배선의 단면 형상의 다른 예를 설명하는 도면이다.
도 4a는, 도 1에 도시한 배선 구조의 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4b는, 도 4a에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4c는, 도 4b에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4d는, 도 4c에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4e는, 도 4d에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4f는, 도 4e에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4g는, 도 4f에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4h는, 도 4g에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 5는, 본 개시의 제1 실시 형태에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 6은, 도 5에 도시한 촬상 소자의 개략 구성의 일례를 나타내는 도면이다.
도 7은, 도 5에 도시한 촬상 소자에 도 1에 나타낸 배선 구조를 적용한 도면이다.
도 8은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 9는, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 10은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 11은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 12는, 복수의 판독 회로와 복수의 수직 신호선의 접속 양태의 일례를 나타내는 도면이다.
도 13은, 도 5에 도시한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 14는, 도 5에 도시한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 15는, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 16은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 17은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 18은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 19a는, 도 5에 도시한 촬상 소자의 제조 과정의 일례를 나타내는 도면이다.
도 19b는, 도 19a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19c는, 도 19b에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19d는, 도 19c에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19e는, 도 19d에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19f는, 도 19e에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19g는, 도 19f에 이은 제조 과정의 일례를 나타내는 도면이다.
도 20은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 21은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 22는, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 23은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 24a는, 본 개시의 변형예 1에 관한 배선 구조의 제조 과정의 일례를 나타내는 도면이다.
도 24b는, 도 24a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 24c는, 도 24b에 이은 제조 과정의 일례를 나타내는 도면이다.
도 24d는, 도 24c에 이은 제조 과정의 일례를 나타내는 도면이다.
도 25a는, 본 개시의 변형예 1에 관한 배선 구조의 제조 과정의 다른 예를 나타내는 도면이다.
도 25b는, 도 25a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 26은, 본 개시의 변형예 2에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 27은, 본 개시의 변형예 2에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 28은, 도 26 등에 도시한 배선 구조의 연신 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 29는, 본 개시의 변형예 3에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 30은, 본 개시의 제2 실시 형태에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 31은, 도 30에 도시한 배선 구조의 각 부의 형상을 설명하는 도면이다.
도 32는, 본 개시의 제3 실시 형태에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 33은, 도 32에 도시한 배선 구조의 각 부의 형상을 설명하는 도면이다.
도 34는, 본 개시의 변형예 4에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 35는, 본 개시의 변형예 5에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 36은, 본 개시의 변형예 6에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 37은, 본 개시의 변형예 6에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 38은, 본 개시의 변형예 7에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 39는, 본 개시의 변형예 8에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 40은, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 41은, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 42는, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 43은, 본 개시의 변형예 10에 관한 촬상 소자에 촬상 소자의 회로 구성의 일례를 나타내는 도면이다.
도 44는, 본 개시의 변형예 11에 관한 도 42의 촬상 소자를 3개의 기판을 적층하여 구성한 예를 나타내는 도면이다.
도 45는, 본 개시의 변형예 12에 관한 로직 회로를, 센서 화소가 마련된 기판과, 판독 회로가 마련된 기판으로 나누어서 형성한 예를 나타내는 도면이다.
도 46은, 본 개시의 변형예 13에 관한 로직 회로를, 제3 기판에 형성한 예를 나타내는 도면이다.
도 47은, 상기 실시 형태 및 그 변형예에 관한 촬상 소자를 구비한 촬상 시스템의 개략 구성의 일례를 나타내는 도면이다.
도 48은, 도 47의 촬상 시스템에 있어서의 촬상 수순의 일례를 나타내는 도면이다.
도 49는, 비적층형의 고체 촬상 소자 및 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자의 구성예의 개요를 나타내는 도면이다.
도 50은, 적층형의 고체 촬상 소자의 제1 구성예를 나타내는 단면도이다.
도 51은, 적층형의 고체 촬상 소자의 제2 구성예를 나타내는 단면도이다.
도 52는, 적층형의 고체 촬상 소자의 제3 구성예를 나타내는 단면도이다.
도 53은, 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자의 다른 구성예를 나타내는 단면도이다.
도 54는, 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 55는, 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 56은, 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 57은, 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
도 2a는, 도 1에 도시한 배선 구조의 수평 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 2b는, 도 1에 도시한 배선 구조의 수평 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 3a는, 도 1에 도시한 배선의 단면 형상의 일례를 설명하는 도면이다.
도 3b는, 도 1에 도시한 배선의 단면 형상의 다른 예를 설명하는 도면이다.
도 4a는, 도 1에 도시한 배선 구조의 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4b는, 도 4a에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4c는, 도 4b에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4d는, 도 4c에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4e는, 도 4d에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4f는, 도 4e에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4g는, 도 4f에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 4h는, 도 4g에 이은 제조 과정의 일례를 나타내는 단면 모식도이다.
도 5는, 본 개시의 제1 실시 형태에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 6은, 도 5에 도시한 촬상 소자의 개략 구성의 일례를 나타내는 도면이다.
도 7은, 도 5에 도시한 촬상 소자에 도 1에 나타낸 배선 구조를 적용한 도면이다.
도 8은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 9는, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 10은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 11은, 도 6에 도시한 센서 화소 및 판독 회로의 일례를 나타내는 도면이다.
도 12는, 복수의 판독 회로와 복수의 수직 신호선의 접속 양태의 일례를 나타내는 도면이다.
도 13은, 도 5에 도시한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 14는, 도 5에 도시한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 15는, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 16은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 17은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 18은, 도 5에 도시한 촬상 소자의 수평면 내에서의 배선 레이아웃의 일례를 나타내는 도면이다.
도 19a는, 도 5에 도시한 촬상 소자의 제조 과정의 일례를 나타내는 도면이다.
도 19b는, 도 19a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19c는, 도 19b에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19d는, 도 19c에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19e는, 도 19d에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19f는, 도 19e에 이은 제조 과정의 일례를 나타내는 도면이다.
도 19g는, 도 19f에 이은 제조 과정의 일례를 나타내는 도면이다.
도 20은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 21은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 22는, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 23은, 본 개시의 변형예 1에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 24a는, 본 개시의 변형예 1에 관한 배선 구조의 제조 과정의 일례를 나타내는 도면이다.
도 24b는, 도 24a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 24c는, 도 24b에 이은 제조 과정의 일례를 나타내는 도면이다.
도 24d는, 도 24c에 이은 제조 과정의 일례를 나타내는 도면이다.
도 25a는, 본 개시의 변형예 1에 관한 배선 구조의 제조 과정의 다른 예를 나타내는 도면이다.
도 25b는, 도 25a에 이은 제조 과정의 일례를 나타내는 도면이다.
도 26은, 본 개시의 변형예 2에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 27은, 본 개시의 변형예 2에 관한 배선 구조의 수직 방향의 단면 구성의 다른 예를 나타내는 모식도이다.
도 28은, 도 26 등에 도시한 배선 구조의 연신 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 29는, 본 개시의 변형예 3에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 30은, 본 개시의 제2 실시 형태에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 31은, 도 30에 도시한 배선 구조의 각 부의 형상을 설명하는 도면이다.
도 32는, 본 개시의 제3 실시 형태에 관한 배선 구조의 수직 방향의 단면 구성의 일례를 나타내는 모식도이다.
도 33은, 도 32에 도시한 배선 구조의 각 부의 형상을 설명하는 도면이다.
도 34는, 본 개시의 변형예 4에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 35는, 본 개시의 변형예 5에 관한 촬상 소자의 수직 방향의 단면 구성의 일례를 나타내는 도면이다.
도 36은, 본 개시의 변형예 6에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 37은, 본 개시의 변형예 6에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 38은, 본 개시의 변형예 7에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 39는, 본 개시의 변형예 8에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 40은, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 일례를 나타내는 도면이다.
도 41은, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 42는, 본 개시의 변형예 9에 관한 촬상 소자의 수평 방향의 단면 구성의 다른 예를 나타내는 도면이다.
도 43은, 본 개시의 변형예 10에 관한 촬상 소자에 촬상 소자의 회로 구성의 일례를 나타내는 도면이다.
도 44는, 본 개시의 변형예 11에 관한 도 42의 촬상 소자를 3개의 기판을 적층하여 구성한 예를 나타내는 도면이다.
도 45는, 본 개시의 변형예 12에 관한 로직 회로를, 센서 화소가 마련된 기판과, 판독 회로가 마련된 기판으로 나누어서 형성한 예를 나타내는 도면이다.
도 46은, 본 개시의 변형예 13에 관한 로직 회로를, 제3 기판에 형성한 예를 나타내는 도면이다.
도 47은, 상기 실시 형태 및 그 변형예에 관한 촬상 소자를 구비한 촬상 시스템의 개략 구성의 일례를 나타내는 도면이다.
도 48은, 도 47의 촬상 시스템에 있어서의 촬상 수순의 일례를 나타내는 도면이다.
도 49는, 비적층형의 고체 촬상 소자 및 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자의 구성예의 개요를 나타내는 도면이다.
도 50은, 적층형의 고체 촬상 소자의 제1 구성예를 나타내는 단면도이다.
도 51은, 적층형의 고체 촬상 소자의 제2 구성예를 나타내는 단면도이다.
도 52는, 적층형의 고체 촬상 소자의 제3 구성예를 나타내는 단면도이다.
도 53은, 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자의 다른 구성예를 나타내는 단면도이다.
도 54는, 차량 제어 시스템의 개략적인 구성의 일례를 나타내는 블록도이다.
도 55는, 차외 정보 검출부 및 촬상부의 설치 위치의 일례를 나타내는 설명도이다.
도 56은, 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 57은, 카메라 헤드 및 CCU의 기능 구성의 일례를 나타내는 블록도이다.
이하, 본 개시에 있어서의 일 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 이하의 설명은 본 개시의 일 구체예이며, 본 개시는 이하의 양태에 한정되는 것은 아니다. 또한, 본 개시는, 각 도면에 도시하는 각 구성 요소의 배치나 치수, 치수비 등에 대해서도, 그것들에 한정되는 것은 아니다. 또한, 설명하는 순서는, 하기와 같다.
1. 제1 실시 형태(일 방향으로 연신됨과 함께, 인접하는 배선 간에 공극을 갖는 복수의 배선의 상면부에 절결을 갖는 촬상 소자의 예)
1-1. 배선 구조의 구성
1-2. 배선 구조의 제조 방법
1-3. 촬상 소자의 구성
1-4. 촬상 소자의 제조 방법
1-5. 작용·효과
2. 변형예
2-1. 변형예 1(배선 간의 공극 형상의 다른 예)
2-2. 변형예 2(배선 간의 공극 형상의 다른 예)
2-3. 변형예 3(배선 간의 공극 형상의 다른 예)
3. 제2 실시 형태(배선 간격에 따른 공극 형상을 갖는 촬상 소자의 예)
4. 제3 실시 형태(배선 간격에 따라서 배선 간의 절연막의 두께가 다른 촬상 소자의 예)
5. 변형예
5-1. 변형예 4(평면형 TG를 사용한 예)
5-2. 변형예 5(패널 외연에서 Cu-Cu 접합을 사용한 예)
5-3. 변형예 6(센서 화소와 판독 회로 간에 오프셋을 마련한 예)
5-4. 변형예 7(판독 회로가 마련된 실리콘 기판이 섬 형상으로 되어 있는 예)
5-5. 변형예 8(판독 회로가 마련된 실리콘 기판이 섬 형상으로 되어 있는 예)
5-6. 변형예 9(FD를 8개의 센서 화소에서 공유한 예)
5-7. 변형예 10(칼럼 신호 처리 회로를 일반적인 칼럼 ADC 회로로 구성한 예)
5-8. 변형예 11(촬상 장치를, 7개의 기판을 적층하여 구성한 예)
5-9. 변형예 12(로직 회로를 제1 기판, 제2 기판에 마련한 예)
5-10. 변형예 13(로직 회로를 제7 기판에 마련한 예)
6. 적용예
7. 응용예
<1. 제1 실시 형태>
도 1은, 본 개시의 제1 실시 형태에 관한 배선 구조(배선 구조(100))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 도 2a는, 도 1에 나타낸 배선 구조(100)의 수평 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 도 2b는, 도 1에 나타낸 배선 구조(100)의 수평 방향의 단면 구성의 다른 예를 모식적으로 나타낸 것이다. 또한, 도 1은, 도 2a에 나타낸 I-I선의 단면에 대응하고 있다. 배선 구조(100)는, 예를 들어 복수의 배선층이 적층된 다층 배선 구조를 갖는 것이고, 예를 들어 후술하는 촬상 소자(1)에 적용 가능한 것이다.
배선 구조(100)는, 일 방향(예를 들어 Y축 방향)으로 연신되는 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6))을 갖는 배선층(112)에, 예를 들어 인접하는 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112X5) 간에, 각각 공극 G를 형성하는 절연막(123)과, 표면이 평탄한 절연막(124)이 이 순으로 적층된 것이다.
본 실시 형태의 배선 구조(100)에서는, 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6)) 중, 공극 G에 인접하는 배선의, 연신 방향과 직교하는 단면(예를 들어 X축 방향의 단면)의 상면부에 절결 X가 형성되어 있다. 보다 상세하게는, 본 실시 형태의 배선 구조(100)는, 배선(112X1) 내지 배선(112X6) 중, 인접 위치에 공극 G가 형성되어 있는 배선(112X2 내지 112X5)의 상면 단부에 절결 X가 형성되어 있고, 이 배선(112X2 내지 112X5)의 상면 및 측면은, 연속하는 절연막(122)에 의해 피복된 구조로 되어 있다. 이 복수의 배선(112X1) 내지 배선(112X6) 및 배선층(112)이, 각각, 본 개시의 「제1 배선」 및 「제1 배선층」의 일 구체예에 상당한다. 절연막(122)이 본 개시의 「제1 절연막」의 일 구체예에 상당하고, 절연막(123)이 본 개시의 「제2 절연막」의 일 구체예에 상당한다.
(1-1. 배선 구조의 구성)
배선 구조(100)는, 예를 들어 실리콘 기판(도시하지 않음) 등의 위에, 제1 층(110) 및 제2 층(120)이 이 순으로 적층된 구성을 갖는다. 제1 층(110)은, 절연막(111)과, 절연막(111)에 매립되어 형성된 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6))을 포함하는 배선층(112)을 갖고 있다. 제2 층(120)은, 예를 들어 절연막(121 내지 126)과, 예를 들어 절연막(126) 및 절연막(125)의 일부에 매립된 도전막(127)을 갖고 있다.
제1 층(110)은, 절연막(111)에 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6))을 갖는 배선층(112)이 매립되어 형성되어 있다.
절연막(111)은, 예를 들어 비유전율(k)이 3.0 이하인 저유전율 재료(Low-k 재료)를 사용하여 형성되어 있다. 구체적으로는, 절연막(111)의 재료로서는, 예를 들어 SiOC, SiOCH, 포러스 실리카, SiOF, 무기 SOG, 유기 SOG 및 폴리알릴에테르 등의 유기 고분자 등을 들 수 있다.
배선층(112)은, 예를 들어 일 방향으로 연신되는 복수의 배선을 포함하고, 예를 들어 Y축 방향으로 연신되는 배선(112X1 내지 배선(112X6)을 갖는다. 배선(112X1) 내지 배선(112X6)은, 예를 들어 Line(L)/Space(S)=40 내지 200nm/40 내지 200nm로 병렬 형성되어 있다. 배선(112X1) 내지 배선(112X6)은, 예를 들어 절연막(111)에 마련된 개구 H1에 매립되어 형성되어 있고, 예를 들어 개구 H1의 측면 및 저면에 형성된 배리어 메탈(112A)과, 개구 H1을 매설하는 금속막(112B)으로 구성되어 있다. 배리어 메탈(112A)의 재료로서는, 예를 들어 Ti(티타늄) 혹은 Ta(탄탈)의 단체, 또는 그것들의 질화물 또는 합금 등을 들 수 있다. 금속막(112B)의 재료로서는, 예를 들어 Cu(구리), W(텅스텐) 또는 알루미늄(Al) 등의 저저항 금속을 주체로 하는 금속 재료를 들 수 있다.
제1 층(110)에는 또한, 인접하는 배선 간, 구체적으로는, 예를 들어 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 및 배선(112V4)과 배선(112X5) 간의 절연막(111)에, 각각 상기 공극 G가 형성되는 개구 H2가 마련되어 있다.
본 실시 형태에서는, 상기한 바와 같이 배선층(112) 중, 인접하는 배선 간에 상기 공극 G가 형성되는 복수의 배선(예를 들어, 배선(112X2) 내지 배선(112X5))은, 다른 복수의 배선(예를 들어, 배선(112X1, 112X6))과는 달리, 연신 방향과 직교하는 단면의 상면부에 절결 X가 형성되어 있다. 환언하면, 인접 위치에 공극 G가 형성되어 있지 않은 배선(112X1, 112X6)은, 연신 방향과 직교하는 단면(X축 방향의 단면) 형상이 대략 직사각형 형상인 것에 비해, 인접 위치에 공극 G가 형성되어 있는 배선(112X2) 내지 배선(112X5)은, 공극 G가 형성되는 측의 상면 단부가 후퇴한 형상으로 되어 있다. 즉, 도 1에 나타낸 배선 구조를 예로 설명하면 양측에 공극 G가 형성되는 배선(112X3, 112X4)은 상면의 양단부에 절결 X가 형성되어 있고, 한쪽에만 공극이 형성되는 배선(112X2, 112X5)은, 상면의 편측(공극 G가 형성되어 있는 측)에만 절결 X가 형성되어 있다. 이에 의해, 후술하는 절연막(122)에 의한 피복성이 향상되고, 예를 들어 일렉트로마이그레이션 불량의 발생이 억제된다.
도 3a 및 도 3b는, 상면의 양단부에 절결 X가 형성된 배선(배선(112X3, 112X4))의 단면 형상의 일례를 나타낸 것이다. 배선(112X3, 112X4)의 절결 X의 형상은, 배선(112X3, 112X4)의 세움 설치 방향(Y축 방향)과 직교하는 상면부의 평면 방향(예를 들어 X축 방향)과, 절결 X의 접선이 이루는 각(α)이 0°보다도 크면 된다. 즉, 양측에 공극 G가 형성되는 배선(112X3, 112X4)의 단면 형상은, 예를 들어 도 3a에 도시한 바와 같이, 정상부에 X축 방향으로 평행한 평면부의 형상이어도 된다. 혹은, 양측에 공극 G가 형성되는 배선(112X3, 112X4)의 단면 형상은, 예를 들어 도 3b에 도시한 바와 같이, 예를 들어 배선 중앙을 정상부로 하는 대략 반원 형상이어도 된다. 어느 경우에 있어서도, 절연막(122)에 의한 배선(112X3, 112X4)의 단부 피복성이 향상된다.
또한, 상술한 절결 X는, 배선(112X2) 내지 배선(112X5)을 구성하는 금속막(112B)에 형성되어 있고, 금속막(112B)의 측면을 덮는 배리어 메탈(112A)은, 금속막(112B)에 형성된 절결 X의 측면측의 기점 이하까지 후퇴하고 있다.
제2 층(120)은, 복수의 절연막(절연막(121 내지 126))이 적층됨과 함께, 예를 들어 최상층의 절연막(126)에 도전막(127)이 매립되어 형성되어 있다. 구체적으로는, 제1 층(110)측부터 차례로, 절연막(121), 절연막(122), 절연막(123), 절연막(124), 절연막(125) 및 절연막(126)이 이 순으로 적층되어 있다. 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112V4)과 배선(112X5) 간에 마련된 상기 개구 H2는, 제2 층(120)을 구성하는 절연막(123)에 의해 폐색되어 있다. 이에 의해, 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112V4)과 배선(112X5) 간에는, 각각, 병주하는 배선 간의 용량을 저하시키는 공극 G가 형성되어 있다. 공극 G는, 예를 들어 도 2a 및 도 2b에 도시한 바와 같이, 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112V4)과 배선(112X5) 간의, 일부 영역 또는 전체에 걸쳐서 형성되어 있다(공극 형성 영역(100X)).
절연막(121)은, 예를 들어 구리(Cu)를 사용하여 배선(112X1) 내지 배선(112X6)을 형성한 경우에, 구리(Cu)의 확산을 방지하기 위한 것이다. 절연막(121)은, 상기 개구 H2를 제외한, 절연막(111) 및 매립되어 형성된 배선(112X1) 및 배선(112X6) 그리고 배선 간에 개구 H2가 마련된 배선(112X2) 및 배선(112X5)의 일부를 덮도록 마련되어 있다. 절연막(121)은, 예를 들어 질화 실리콘(SiNx), 탄화 실리콘(SiC) 또는 SiCxNy 등을 사용하여 형성되어 있다.
절연막(122)은, 절연막(121)과 마찬가지로, 예를 들어 구리(Cu)를 사용하여 배선(112X1) 내지 배선(112X6)을 형성한 경우에, 구리(Cu)의 확산을 방지하기 위한 것이다. 절연막(122)은, 절연막(121) 상에 마련되고, 또한, 개구 H2의 측면 및 저면을 덮도록 연장 형성되어 있다. 절연막(122)은, 상기한 바와 같이 구리(Cu)의 확산을 방지하는 절연 재료를, 단차 피복성이 우수한 제법을 사용함으로써 형성할 수 있다. 구체적으로는, 절연막(122)은, 예를 들어 질화 실리콘(SiNx), 탄화 실리콘(SiC) 또는 SiCxNy 등을, 예를 들어 ALD(Atomic Layer Deposition)법을 사용하여 형성되어 있다.
절연막(123)은, 절연막(122) 상에 마련됨과 함께, 개구 H2 내에 공극 G를 형성하기 위한 것이다. 절연막(123)은, 피복성이 낮고, 예를 들어 비유전율(k)이 3.0 이하인 Low-k 재료를 사용하여 형성되어 있다. 구체적으로는, 절연막(132A)의 재료로서는, 예를 들어 SiOC, SiOCH, 포러스 실리카, SiOF, 무기 SOG, 유기 SOG 및 폴리알릴에테르 등의 유기 고분자 등을 들 수 있다.
절연막(124)은, 절연막(123) 상에 마련되어, 절연막(123)의, 공극 G의 상방의 요철을 매립하고, 공극 G의 상방에, 상세는 후술하지만, Cu-Cu 접합 등의 하이브리드 본딩을 사용한 디바이스의 적층이 가능한 평탄한 표면을 형성하기 위한 것이다. 절연막(124)의 재료로서는, 예를 들어 절연막(123)보다도 연마 레이트가 높고, 예를 들어 비유전율(k)이 4.0 부근이 되는 재료를 사용하는 것이 바람직하다. 이러한 재료로서는, 예를 들어 산화 실리콘(SiOx), SiOC, SiOF 및 SiON 등을 들 수 있다. 또한, 절연막(124)은, 상기 재료 중 어느 1종을 포함하는 단층막이어도 되고, 2종 이상을 포함하는 적층막으로서 형성되어 있어도 된다.
절연막(125)은, 후술하는 도전막(127)을 성막했을 때에 발생하는 응력에 의한 휨을 저감하기 위한 것이다. 절연막(125)은, 예를 들어 CVD(Chemical vapor deposition)법에 의해 성막되고, 예를 들어 비유전율(k)이 7.0 이상이 되는, 예를 들어 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등을 사용하여 형성할 수 있다.
절연막(126)은, 절연막(125) 상에 마련되어, 예를 들어 후술하는 촬상 소자(1)의 제2 기판(20)과 제3 기판(30)의 접합면을 형성하는 것이다. 절연막(126)의 재료로서는, 접합면의 평탄화가 가능하도록, 예를 들어 절연막(123)보다도 연마 레이트가 높고, 예를 들어 비유전율(k)이 4.0 부근이 되는 재료를 사용하는 것이 바람직하다. 이러한 재료로서는, 예를 들어 산화 실리콘(SiOx), SiOC, SiOF 및 SiON 등을 들 수 있다. 또한, 절연막(126)은, 상기 재료 중 어느 1종을 포함하는 단층막이어도 되고, 2종 이상을 포함하는 적층막으로서 형성되어 있어도 된다.
도전막(127)은, 예를 들어 일 방향으로 연신되는 배선(112X1) 내지 배선(112X6)을 갖는 배선층(112)의 바로 위에 마련되는 배선층이고, 예를 들어 절연막(126) 및 절연막(125)의 일부에 마련된 개구 H3에 매립되어 형성되고, 절연막(126)과 동일 평면을 형성하고 있다. 이 도전막(127)이, 본 개시의 「제1 도전막」의 일 구체예에 상당한다.
도전막(127)은, 복수의 도전막(예를 들어, 도전막(127X1) 및 도전막(127X2))을 갖고, 예를 들어 일부의 도전막(127)은, 일 방향으로 연신됨과 함께, 배선(112X1) 내지 배선(112X6)의 적어도 일부와 정면으로 대향하도록 마련되어 있다. 일례로서, 도 1에서는, 도전막(127X1)이, 예를 들어 배선 간에 공극 G를 갖는 배선(112X2), 배선(112X3) 및 배선(112X4)과 정면으로 대향하는 위치에, 예를 들어 배선(112X2) 및 배선(112X3)과 마찬가지로, Y축 방향으로 연장하여 형성되어 있다. 또한, 개구 H3 내에는, 절연막(121) 내지 절연막(125)을 관통하고, 배선(112X1)까지 달하는 개구 H4가 마련되어 있다. 도전막(127X1)은, 이 개구 H4 내에도 매립되어 있고, 배선(112X1)과 전기적으로 접속되어 있다. 이에 의해, 상세는 후술하지만, 예를 들어 도전막(127X1)을 실드 배선으로서 사용하는 것이 가능하게 된다.
도전막(127)은, 개구 H3 및 개구 H4의 측면 및 저면에 형성된 배리어 메탈(127A)과, 개구 H3 및 개구 H4를 매설하는 금속막(127B)으로 구성되어 있다. 배리어 메탈(127A)의 재료로서는, 예를 들어 Ti(티타늄) 혹은 Ta(탄탈)의 단체, 또는 그것들의 질화물이나 혹은 합금 등을 들 수 있다. 금속막(127B)의 재료로서는, 예를 들어 Cu(구리), W(텅스텐) 또는 알루미늄(Al) 등의 저저항 금속을 주체로 하는 금속 재료를 들 수 있다.
(1-2. 배선 구조의 제조 방법)
먼저, 절연막(111)에 배선(112X1) 내지 배선(112X6)을 포함하는 배선층(112)를 매립하여 형성한 후, 예를 들어 CMP(Chemical Mechanical Polishing)법을 사용하여 표면을 연마하여, 제1 층(110)을 형성한다. 계속해서, 도 4a에 도시한 바와 같이, 제1 층(110) 상에, 예를 들어 PVD(Physical Vapor Deposition)법 또는 CVD(ChemicalVaporDeposition)법을 사용하여, 절연막(121)을, 예를 들어 5nm 내지 250nm의 두께로 성막한다.
이어서, 도 4b에 도시한 바와 같이, 포토리소그래피 기술을 사용하여, 배선(112X2) 내지 배선(112X5)에 대응하는 위치에 개구를 갖는 레지스트막(141)을, 절연막(121) 상에 패터닝한다. 계속해서, 도 4c에 도시한 바와 같이, 레지스트막(141)으로부터 노출한 절연막(121), 배선(112X2) 내지 배선(112X5)의 일부 및 절연막(111)을, 예를 들어 건식 에칭하여 개구 H2를 형성한다.
이어서, 도 4d에 도시한 바와 같이, 예를 들어 불산, 불질산, 불화 암모늄 또는 알칼리 과산화수소수 등의 에칭 용액을 사용한 습식 에칭에 의해, 상기 건식 에칭에 의해 배선(121X2) 내지 배선(112X5)에 발생한 대미지부를 제거한다. 이에 의해, 배선(121X2) 내지 배선(112X5)의 상면 단부에 도 1 등에 나타낸 절결 X가 형성된다. 또한, 이 대미지부의 제거는, 습식 에칭 이외에, 예를 들어 아르곤(Ar) 등의 불활성 가스에 의한 표면 스퍼터링에 의한 건식 에칭을 사용하여 제거할 수 있다.
이어서, 레지스트막(141)을 제거한 후, 도 4e에 도시한 바와 같이, 예를 들어 ALD법을 사용하여, 절연막(121) 상 및 개구 H2의 측면 및 저면을 피복하는 절연막(122)을, 예를 들어 0.5nm 내지 15nm의 두께로 성막한다. 계속해서, 도 4f에 도시한 바와 같이, 예를 들어 CVD법을 사용하여, 예를 들어 SiOC 혹은 질화 실리콘을 포함하는, 예를 들어 막 두께 100nm 내지 500nm의 절연막(123)을 성막한다. 이에 의해, 개구 H2는 폐색되고, 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112V5) 간에 공극 G가 형성된다.
이어서, 도 4g에 도시한 바와 같이, 절연막(123) 상에, 예를 들어 CVD법을 사용하여, 예를 들어 SiOx를 포함하는, 막 두께 200nm 내지 300nm의 절연막(124)을 성막한다. 계속해서, 도 4h에 도시한 바와 같이, 예를 들어 CMP법을 사용하여 절연막(124)을 연마하여, 표면을 평탄화한다.
다음으로, 예를 들어 CVD법을 사용하여, 절연막(124) 상에 절연막(125)을, 예를 들어 50nm 내지 500nm의 두께로 성막한 후, 예를 들어 CVD법에 의해, 절연막(125) 상에 절연막(126)을, 예를 들어 100nm 내지 2㎛의 두께로 성막한다. 계속해서, 개구 H2와 마찬가지의 방법을 사용하여, 절연막(126) 및 절연막(125)의 일부를, 예를 들어 건식 에칭하여 개구 H3을 형성한 후, 또한, 개구 H3 내에, 절연막(121) 내지 절연막(125)을 관통하여 배선(112X1)까지 달하는 개구 H4를 형성한다. 그 후, 예를 들어 스퍼터를 사용하여 개구 H3 및 개구 H4의 측면 및 저면에 배리어 메탈(127A)을 성막한 후, 예를 들어 도금을 사용하여 개구 H3 및 개구 H4 내에, 금속막(127B)을 성막한다. 마지막으로, 절연막(126) 상에 형성된 배리어 메탈(127A) 및 금속막(127B)을 연마하여 제거하고, 절연막(126) 및 도전막(127)이 동일 평면을 구성하는 평탄면을 형성한다. 이상에 의해, 도 1에 도시한 배선 구조(100)가 완성된다.
(1-3. 촬상 소자의 구성)
도 5는, 본 개시의 일 실시 형태에 관한 촬상 소자(촬상 소자(1))의 수직 방향의 단면 구성의 일례를 나타낸 것이다. 도 6은, 도 5에 도시한 촬상 소자(1)의 개략 구성의 일례를 나타낸 것이다. 촬상 소자(1)는, 반도체 기판(11)에, 광전 변환을 행하는 센서 화소(12)를 갖는 제1 기판(10)과, 반도체 기판(21)에, 센서 화소(12)로부터 출력된 전하에 기초하는 화상 신호를 출력하는 판독 회로(22)를 갖는 제2 기판(20)과, 반도체 기판(31)에, 화소 신호를 처리하는 로직 회로(32)를 갖는 제3 기판(30)이 적층된 3차원 구조를 갖는 촬상 소자이다. 상기 배선 구조(100)는, 예를 들어 도 7에 도시한 바와 같이, 제3 기판(30)과 접합되는 제2 기판(20)의 접합면 근방의 배선 구조(예를 들어, 수직 신호선(24))에 적용된다.
제1 기판(10)은, 상기한 바와 같이, 반도체 기판(11)에, 광전 변환을 행하는 복수의 센서 화소(12)를 갖고 있다. 반도체 기판(11)은, 본 개시의 「제1 반도체 기판」의 일 구체예에 상당한다. 복수의 센서 화소(12)는, 제1 기판(10)에 있어서의 화소 영역(13) 내에 행렬상으로 마련되어 있다. 제2 기판(20)은, 반도체 기판(21)에, 센서 화소(12)로부터 출력된 전하에 기초하는 화소 신호를 출력하는 판독 회로(22)를 4개의 센서 화소(12)마다 1개씩 갖고 있다. 반도체 기판(21)은, 본 개시의 「제2 반도체 기판」의 일 구체예에 상당한다. 제2 기판(20)은, 행 방향으로 연장되는 복수의 화소 구동선(23)과, 열 방향으로 연장되는 복수의 수직 신호선(24)을 갖고 있다. 제3 기판(30)은, 반도체 기판(31)에, 화소 신호를 처리하는 로직 회로(32)를 갖고 있다. 반도체 기판(31)은, 본 개시의 「제3 반도체 기판」의 일 구체예에 상당한다. 로직 회로(32)는, 예를 들어 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 수평 구동 회로(35) 및 시스템 제어 회로(36)를 갖고 있다. 로직 회로(32)(구체적으로는 수평 구동 회로(35))는, 센서 화소(12)마다의 출력 전압 Vout를 외부에 출력한다. 로직 회로(32)에서는, 예를 들어 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 사용하여 형성된 실리사이드를 포함하는 저저항 영역이 형성되어 있어도 된다.
수직 구동 회로(33)는, 예를 들어 복수의 센서 화소(12)를 행 단위로 차례로 선택한다. 칼럼 신호 처리 회로(34)는, 예를 들어 수직 구동 회로(33)에 의해 선택된 행의 각 센서 화소(12)로부터 출력되는 화소 신호에 대하여, 상관 이중 샘플링(Correlated Double Sampling: CDS) 처리를 실시한다. 칼럼 신호 처리 회로(34)는, 예를 들어 CDS 처리를 실시함으로써, 화소 신호의 신호 레벨을 추출하고, 각 센서 화소(12)의 수광량에 따른 화소 데이터를 보유한다. 수평 구동 회로(35)는, 예를 들어 칼럼 신호 처리 회로(34)에 보유되어 있는 화소 데이터를 순차, 외부에 출력한다. 시스템 제어 회로(36)는, 예를 들어 로직 회로(32) 내의 각 블록(수직 구동 회로(33), 칼럼 신호 처리 회로(34) 및 수평 구동 회로(35))의 구동을 제어한다.
도 8은, 센서 화소(12) 및 판독 회로(22)의 일례를 나타낸 것이다. 이하에서는, 도 8에 도시한 바와 같이, 4개의 센서 화소(12)가 하나의 판독 회로(22)를 공유하고 있는 경우에 대하여 설명한다. 여기서, 「공유」란, 4개의 센서 화소(12)의 출력이 공통의 판독 회로(22)에 입력되는 것을 가리키고 있다.
각 센서 화소(12)는, 서로 공통의 구성 요소를 갖고 있다. 도 8에는, 각 센서 화소(12)의 구성 요소를 서로 구별하기 위해서, 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호(1, 2, 3, 4)가 부여되어 있다. 이하에서는, 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 있는 경우에는, 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호를 부여하지만, 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 없는 경우에는, 각 센서 화소(12)의 구성 요소의 부호의 말미의 식별 번호를 생략하는 것으로 한다.
각 센서 화소(12)는, 예를 들어 포토다이오드 PD와, 포토다이오드 PD와 전기적으로 접속된 전송 트랜지스터 TR과, 전송 트랜지스터 TR을 통해 포토다이오드 PD로부터 출력된 전하를 일시적으로 보유하는 플로팅 디퓨전 FD를 갖고 있다. 포토다이오드 PD는, 광전 변환을 행하여 수광량에 따른 전하를 발생시킨다. 포토다이오드 PD의 캐소드가 전송 트랜지스터 TR의 소스에 전기적으로 접속되어 있고, 포토다이오드 PD의 애노드가 기준 전위선(예를 들어 그라운드)에 전기적으로 접속되어 있다. 전송 트랜지스터 TR의 드레인이 플로팅 디퓨전 FD에 전기적으로 접속되고, 전송 트랜지스터 TR의 게이트는 화소 구동선(23)에 전기적으로 접속되어 있다. 전송 트랜지스터 TR은, 예를 들어 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터이다.
하나의 판독 회로(22)를 공유하는 각 센서 화소(12)의 플로팅 디퓨전 FD는, 서로 전기적으로 접속됨과 함께, 공통의 판독 회로(22)의 입력 단에 전기적으로 접속되어 있다. 판독 회로(22)는, 예를 들어 리셋 트랜지스터 RST와, 선택 트랜지스터 SEL과, 증폭 트랜지스터 AMP를 갖고 있다. 또한, 선택 트랜지스터 SEL은, 필요에 따라 생략해도 된다. 리셋 트랜지스터 RST의 소스(판독 회로(22)의 입력 단)가 플로팅 디퓨전 FD에 전기적으로 접속되어 있고, 리셋 트랜지스터 RST의 드레인이 전원선 VDD 및 증폭 트랜지스터 AMP의 드레인에 전기적으로 접속되어 있다. 리셋 트랜지스터 RST의 게이트는 화소 구동선(23)에 전기적으로 접속되어 있다. 증폭 트랜지스터 AMP의 소스가 선택 트랜지스터 SEL의 드레인에 전기적으로 접속되어 있고, 증폭 트랜지스터 AMP의 게이트가 리셋 트랜지스터 RST의 소스에 전기적으로 접속되어 있다. 선택 트랜지스터 SEL의 소스(판독 회로(22)의 출력단)가 수직 신호선(24)에 전기적으로 접속되어 있고, 선택 트랜지스터 SEL의 게이트가 화소 구동선(23)에 전기적으로 접속되어 있다.
전송 트랜지스터 TR은, 전송 트랜지스터 TR이 온 상태로 되면, 포토다이오드 PD의 전하를 플로팅 디퓨전 FD에 전송한다. 전송 트랜지스터 TR의 게이트(전송 게이트 TG)는, 예를 들어 도 5에 도시한 바와 같이, 반도체 기판(11)의 표면으로부터 p웰층(42)을 관통하여 PD(41)에 달하는 깊이까지 연장되어 있다. 리셋 트랜지스터 RST는, 플로팅 디퓨전 FD의 전위를 소정의 전위로 리셋한다. 리셋 트랜지스터 RST가 온 상태로 되면, 플로팅 디퓨전 FD의 전위를 전원선 VDD의 전위로 리셋한다. 선택 트랜지스터 SEL은, 판독 회로(22)로부터의 화소 신호의 출력 타이밍을 제어한다. 증폭 트랜지스터 AMP는, 화소 신호로서, 플로팅 디퓨전 FD에 보유된 전하의 레벨에 따른 전압의 신호를 생성한다. 증폭 트랜지스터 AMP는, 소스 폴로워형의 앰프를 구성하고 있고, 포토다이오드 PD에서 발생한 전하의 레벨에 따른 전압의 화소 신호를 출력하는 것이다. 증폭 트랜지스터 AMP는, 선택 트랜지스터 SEL이 온 상태로 되면, 플로팅 디퓨전 FD의 전위를 증폭하여, 그 전위에 따른 전압을, 수직 신호선(24)을 통해 칼럼 신호 처리 회로(34)에 출력한다. 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL은, 예를 들어 CMOS 트랜지스터이다.
또한, 도 9에 도시한 바와 같이, 선택 트랜지스터 SEL이, 전원선 VDD와 증폭 트랜지스터 AMP 간에 마련되어 있어도 된다. 이 경우, 리셋 트랜지스터 RST의 드레인이 전원선 VDD 및 선택 트랜지스터 SEL의 드레인에 전기적으로 접속되어 있다. 선택 트랜지스터 SEL의 소스가 증폭 트랜지스터 AMP의 드레인에 전기적으로 접속되어 있고, 선택 트랜지스터 SEL의 게이트가 화소 구동선(23)에 전기적으로 접속되어 있다. 증폭 트랜지스터 AMP의 소스(판독 회로(22)의 출력단)가 수직 신호선(24)에 전기적으로 접속되어 있고, 증폭 트랜지스터 AMP의 게이트가 리셋 트랜지스터 RST의 소스에 전기적으로 접속되어 있다. 또한, 도 10 및 도 11에 도시한 바와 같이, FD 전송 트랜지스터 FDG가, 리셋 트랜지스터 RST의 소스와 증폭 트랜지스터 AMP의 게이트 간에 마련되어 있어도 된다.
FD 전송 트랜지스터 FDG는, 변환 효율을 전환할 때에 사용된다. 일반적으로, 어두운 장소에서의 촬영 시에는 화소 신호가 작다. Q=CV에 기초하여, 전하 전압 변환을 행할 때에, 플로팅 디퓨전 FD의 용량(FD 용량 C)이 크면, 증폭 트랜지스터 AMP에 의해 전압으로 변환했을 때의 V가 작아져 버린다. 한편, 밝은 장소에서는, 화소 신호가 커지므로, FD 용량 C가 크지 않으면, 플로팅 디퓨전 FD로, 포토다이오드 PD의 전하를 충분히 받을 수 없다. 또한, 증폭 트랜지스터 AMP에 의해 전압으로 변환했을 때의 V가 너무 커지지 않도록(바꾸어 말하면, 작아지도록), FD 용량 C가 크게 되어 있을 필요가 있다. 이들을 근거로 하면, FD 전송 트랜지스터 FDG를 온으로 했을 때에는, FD 전송 트랜지스터 FDG분의 게이트 용량이 증가하므로, 전체의 FD 용량 C가 커진다. 한편, FD 전송 트랜지스터 FDG를 오프로 했을 때에는, 전체의 FD 용량 C가 작아진다. 이와 같이, FD 전송 트랜지스터 FDG를 온/오프 전환함으로써, FD 용량 C를 가변하도록 하고, 변환 효율을 전환할 수 있다.
도 12는, 복수의 판독 회로(22)와, 복수의 수직 신호선(24)의 접속 양태의 일례를 나타낸 것이다. 복수의 판독 회로(22)가, 수직 신호선(24)의 연장 방향(예를 들어 열방향)으로 배열하여 배치되어 있는 경우, 복수의 수직 신호선(24)은, 판독 회로(22)마다 1개씩 할당되어 있어도 된다. 예를 들어, 도 12에 도시한 바와 같이, 4개의 판독 회로(22)가, 수직 신호선(24)의 연장 방향(예를 들어 열방향)으로 배열하여 배치되어 있는 경우, 4개의 수직 신호선(24)이, 판독 회로(22)마다 1개씩 할당되어 있어도 된다. 또한, 도 12에서는, 각 수직 신호선(24)을 구별하기 위해서, 각 수직 신호선(24)의 부호 말미에 식별 번호(1, 2, 3, 4)가 부여되어 있다.
이어서, 촬상 소자(1)의 수직 방향의 단면 구성에 대하여 도 5를 사용하여 설명한다. 촬상 소자(1)는, 상기한 바와 같이, 제1 기판(10), 제2 기판(20) 및 제3 기판(30)이 이 순으로 적층된 구성을 갖고, 또한, 제1 기판(10)의 이면(광 입사면)측에, 컬러 필터(40) 및 수광 렌즈(50)를 구비하고 있다. 컬러 필터(40) 및 수광 렌즈(50)는, 각각, 예를 들어 센서 화소(12)마다 1개씩 마련되어 있다. 즉, 촬상 소자(1)는, 이면 조사형의 촬상 소자이다.
제1 기판(10)은, 반도체 기판(11)의 표면(면(11S1)) 상에 절연층(46)을 적층하여 구성되어 있다. 제1 기판(10)은, 층간 절연막(51)의 일부로서, 절연층(46)을 갖고 있다. 절연층(46)은, 반도체 기판(11)과, 후술하는 반도체 기판(21) 간에 마련되어 있다. 반도체 기판(11)은, 실리콘 기판으로 구성되어 있다. 반도체 기판(11)은, 예를 들어 표면의 일부 및 그 근방에, p웰층(42)을 갖고 있고, 그것 이외의 영역(p웰층(42)보다도 깊은 영역)에, p웰층(42)과는 다른 도전형의 PD(41)를 갖고 있다. p웰층(42)은, p형의 반도체 영역으로 구성되어 있다. PD(41)는, p웰층(42)과는 다른 도전형(구체적으로는 n형)의 반도체 영역으로 구성되어 있다. 반도체 기판(11)은, p웰층(42) 내에, p웰층(42)과는 다른 도전형(구체적으로는 n형)의 반도체 영역으로서, 플로팅 디퓨전 FD를 갖고 있다.
제1 기판(10)은, 포토다이오드 PD, 전송 트랜지스터 TR 및 플로팅 디퓨전 FD를 센서 화소(12)마다 갖고 있다. 제1 기판(10)은, 반도체 기판(11)의 면(11S1)측(광 입사면측과는 반대측, 제2 기판(20)측)의 일부에, 전송 트랜지스터 TR 및 플로팅 디퓨전 FD가 마련된 구성으로 되어 있다. 제1 기판(10)은, 각 센서 화소(12)를 분리하는 소자 분리부(43)를 갖고 있다. 소자 분리부(43)는, 반도체 기판(11)의 법선 방향(반도체 기판(11)의 표면에 대하여 수직인 방향)으로 연장되어서 형성되어 있다. 소자 분리부(43)는, 서로 인접하는 2개의 센서 화소(12) 간에 마련되어 있다. 소자 분리부(43)는, 서로 인접하는 센서 화소(12)끼리를 전기적으로 분리한다. 소자 분리부(43)는, 예를 들어 산화 실리콘에 의해 구성되어 있다. 소자 분리부(43)는, 예를 들어 반도체 기판(11)을 관통하고 있다. 제1 기판(10)은, 예를 들어 또한, 소자 분리부(43)의 측면이며, 또한, 포토다이오드 PD측의 면에 접하는 p웰층(44)을 갖고 있다. p웰층(44)은, 포토다이오드 PD와는 다른 도전형(구체적으로는 p형)의 반도체 영역으로 구성되어 있다. 제1 기판(10)은, 예를 들어 또한, 반도체 기판(11)의 이면(면(11S2), 다른 면)에 접하는 고정 전하막(45)을 갖고 있다. 고정 전하막(45)은, 반도체 기판(11)의 수광면측의 계면 준위에 기인하는 암전류의 발생을 억제하기 위해서, 음으로 대전하고 있다. 고정 전하막(45)은, 예를 들어 부의 고정 전하를 갖는 절연막에 의해 형성되어 있다. 그러한 절연막의 재료로서는, 예를 들어 산화하프늄, 산화지르콘, 산화알루미늄, 산화티타늄 또는 산화탄탈을 들 수 있다. 고정 전하막(45)이 유기하는 전계에 의해, 반도체 기판(11)의 수광면측의 계면에 홀 축적층이 형성된다. 이 홀 축적층에 의해, 계면으로부터의 전자의 발생이 억제된다. 컬러 필터(40)는, 반도체 기판(11)의 이면측에 마련되어 있다. 컬러 필터(40)는, 예를 들어 고정 전하막(45)에 접하여 마련되어 있고, 고정 전하막(45)을 통해 센서 화소(12)와 대향하는 위치에 마련되어 있다. 수광 렌즈(50)는, 예를 들어 컬러 필터(40)에 접하여 마련되어 있고, 컬러 필터(40) 및 고정 전하막(45)을 통해 센서 화소(12)와 대향하는 위치에 마련되어 있다.
제2 기판(20)은, 반도체 기판(21) 상에 절연층(52)을 적층하여 구성되어 있다. 절연층(52)은, 제2 기판(20)은, 층간 절연막(51)의 일부로서, 절연층(52)을 갖고 있다. 절연층(52)은, 반도체 기판(21)과, 반도체 기판(31) 간에 마련되어 있다. 반도체 기판(21)은, 실리콘 기판으로 구성되어 있다. 제2 기판(20)은, 4개의 센서 화소(12)마다, 하나의 판독 회로(22)를 갖고 있다. 제2 기판(20)은, 반도체 기판(21)의 표면(제3 기판(30)과 대향하는 면(21S1), 하나의 면)측의 일부에 판독 회로(22)가 마련된 구성으로 되어 있다. 제2 기판(20)은, 반도체 기판(11)의 표면(면(11S1))에 대하여 반도체 기판(21)의 이면(면(21S2))을 향하여 제1 기판(10)에 접합되어 있다. 즉, 제2 기판(20)은, 제1 기판(10)에, 페이스 투 백으로 접합되어 있다. 제2 기판(20)은 또한, 반도체 기판(21)과 동일한 층 내에, 반도체 기판(21)을 관통하는 절연층(53)을 갖고 있다. 제2 기판(20)은, 층간 절연막(51)의 일부로서, 절연층(53)을 갖고 있다. 절연층(53)은, 후술하는 관통 배선(54)의 측면을 덮도록 마련되어 있다.
제1 기판(10) 및 제2 기판(20)을 포함하는 적층체는, 층간 절연막(51)과, 층간 절연막(51) 내에 마련된 관통 배선(54)을 갖고 있다. 상기 적층체는, 센서 화소(12)마다, 1개의 관통 배선(54)를 갖고 있다. 관통 배선(54)은, 반도체 기판(21)의 법선 방향으로 연장되어 있고, 층간 절연막(51) 중, 절연층(53)을 포함하는 개소를 관통하여 마련되어 있다. 제1 기판(10) 및 제2 기판(20)은, 관통 배선(54)에 의해 서로 전기적으로 접속되어 있다. 구체적으로는, 관통 배선(54)은, 플로팅 디퓨전 FD 및 후술하는 접속 배선(55)에 전기적으로 접속되어 있다.
제1 기판(10) 및 제2 기판(20)을 포함하는 적층체는 또한, 층간 절연막(51) 내에 마련된 관통 배선(47, 48)(후술하는 도 13 참조)을 갖고 있다. 상기 적층체는, 센서 화소(12)마다, 1개의 관통 배선(47)과, 1개의 관통 배선(48)을 갖고 있다. 관통 배선(47, 48)은, 각각, 반도체 기판(21)의 법선 방향으로 연장되어 있고, 층간 절연막(51) 중, 절연층(53)을 포함하는 개소를 관통하여 마련되어 있다. 제1 기판(10) 및 제2 기판(20)은, 관통 배선(47, 48)에 의해 서로 전기적으로 접속되어 있다. 구체적으로는, 관통 배선(47)은, 반도체 기판(11)의 p웰층(42)과, 제2 기판(20) 내의 배선에 전기적으로 접속되어 있다. 관통 배선(48)은, 전송 게이트 TG 및 화소 구동선(23)에 전기적으로 접속되어 있다.
제2 기판(20)은, 예를 들어 절연층(52) 내에, 판독 회로(22)나 반도체 기판(21)과 전기적으로 접속된 복수의 접속부(59)를 갖고 있다. 제2 기판(20)은 또한, 예를 들어 절연층(52) 상에 배선층(56)을 갖고 있다. 배선층(56)은, 예를 들어 절연층(57)과, 절연층(57) 내에 마련된 복수의 화소 구동선(23) 및 복수의 수직 신호선(24)을 갖고 있다. 배선층(56)은 또한, 예를 들어 절연층(57) 내에 복수의 접속 배선(55)을 4개의 센서 화소(12)마다 1개씩 갖고 있다. 접속 배선(55)은, 판독 회로(22)를 공유하는 4개의 센서 화소(12)에 포함되는 플로팅 디퓨전 FD에 전기적으로 접속된 각 관통 배선(54)을 서로 전기적으로 접속하고 있다. 여기서, 관통 배선(54, 48)의 총 수는, 제1 기판(10)에 포함되는 센서 화소(12)의 총 수보다도 많고, 제1 기판(10)에 포함되는 센서 화소(12)의 총 수의 2배로 되어 있다. 또한, 관통 배선(54, 48, 47)의 총 수는, 제1 기판(10)에 포함되는 센서 화소(12)의 총 수보다도 많고, 제1 기판(10)에 포함되는 센서 화소(12)의 총 수의 3배로 되어 있다.
배선층(56)은 또한, 예를 들어 절연층(57) 내에 복수의 패드 전극(58)을 갖고 있다. 각 패드 전극(58)은, 예를 들어 Cu(구리), 텅스텐(W), Al(알루미늄) 등의 금속으로 형성되어 있다. 각 패드 전극(58)은, 배선층(56)의 표면에 노출되어 있다. 각 패드 전극(58)은, 제2 기판(20)과 제3 기판(30)의 전기적인 접속과, 제2 기판(20)과 제3 기판(30)의 접합에 사용된다. 복수의 패드 전극(58)은, 예를 들어 화소 구동선(23) 및 수직 신호선(24)마다 1개씩 마련되어 있다. 여기서, 패드 전극(58)의 총 수(또는, 패드 전극(58)과 패드 전극(64)(후술)의 접합의 총 수는, 예를 들어 제1 기판(10)에 포함되는 센서 화소(12)의 총 수보다도 적다.
도 7은, 상기 배선 구조(100)를, 촬상 소자(1)에 적용했을 때의 단면 구성을 모식적으로 나타낸 것이다. 본 실시 형태에서는, 예를 들어 복수의 수직 신호선(24)이, 상기 배선 구조(100)에 있어서의 배선(112X3) 및 배선(112X4)에 상당하고, 전원선 VSS가, 상기 배선 구조(100)에 있어서의 배선(112X2) 및 배선(112X5)에 상당한다. 도 5에서는 도시되어 있지 않지만, 절연층(57)은, 도 7에 도시한 바와 같이 복수의 절연막(151) 내지 절연막(157)을 포함하여 구성되어 있고, 그 중의 절연막(154)이, 서로 병주하는 전원선 VSS와 수직 신호선(24) 간 및 복수의 수직 신호선(24)의 배선 간에 공극 G를 형성하고 있다. 배선층(56)의 표면에 노출되어 있는 각 패드 전극(58)은, 상기 배선 구조(100)에 있어서의 도전막(127X1) 및 도전막(127X2)에 상당한다.
각 패드 전극(58) 중 일부(패드 전극(58X1))는, 그라운드 선(배선(112)X1)과 전기적으로 접속되어 있다. 그라운드 선은, 예를 들어 도시하고 있지 않지만, 반도체 기판(11)의 p웰이나 접지(GND)에 접속되어 있다. 이에 의해, 패드 전극(58X1)은, 수직 신호선(24)의 적층 방향에 대한 실드 배선으로서 사용할 수 있고, 수직 신호선(24)에 있어서의 노이즈의 발생을 저감하는 것이 가능하게 된다.
또한, 실드 배선으로서 기능하는 패드 전극(58X1)은, 후술하는 제3 기판(30)측의 패드 전극(64X1)과 접합되어 있다. 이에 의해, 실드 배선을 패드 전극(58X1) 단독으로 형성한 경우와 비교하여, 실드 배선의 임피던스를 낮추는 것이 가능하게 된다. 또한, 실드 배선으로서 기능하는 패드 전극(58X1)은, 예를 들어 수직 신호선(24)과 마찬가지로, 화소 영역(13)을 종단(縱斷)하도록 마련되어 있고, 화소 영역(13)의 영역 단을 초과한 주연 근방에서 종단(終端)하고 있다.
제3 기판(30)은, 예를 들어 반도체 기판(31) 상에 층간 절연막(61)을 적층하여 구성되어 있다. 또한, 제3 기판(30)은, 후술하는 바와 같이, 제2 기판(20)에, 표면측의 면끼리 접합되어 있는 점에서, 제3 기판(30) 내의 구성에 대하여 설명할 때에는, 상하의 설명이, 도면에서의 상하 방향과는 역으로 되어 있다. 반도체 기판(31)은, 실리콘 기판으로 구성되어 있다. 제3 기판(30)은, 반도체 기판(31)의 표면(면(31S1))측의 일부에 로직 회로(32)가 마련된 구성으로 되어 있다. 제3 기판(30)은 또한, 예를 들어 층간 절연막(61) 상에 배선층(62)을 갖고 있다. 배선층(62)은, 예를 들어 절연층(63)과, 절연층(63) 내에 마련된 복수의 패드 전극(64)(예를 들어, 패드 전극(64X1) 및 패드 전극(64X2))을 갖고 있다. 복수의 패드 전극(64)은, 로직 회로(32)와 전기적으로 접속되어 있다. 각 패드 전극(64)은, 예를 들어 Cu(구리)로 형성되어 있다. 각 패드 전극(64)은, 배선층(62)의 표면에 노출되어 있다. 각 패드 전극(64)은, 제2 기판(20)과 제3 기판(30)의 전기적인 접속과, 제2 기판(20)과 제3 기판(30)의 접합에 사용된다. 또한, 패드 전극(64)은, 반드시 복수가 아니어도 되고, 1개여도 로직 회로(32)와 전기적으로 접속이 가능하다. 제2 기판(20) 및 제3 기판(30)은, 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다. 즉, 전송 트랜지스터 TR의 게이트(전송 게이트 TG)는 관통 배선(54)과, 패드 전극(58, 64)을 통해, 로직 회로(32)에 전기적으로 접속되어 있다. 제3 기판(30)은, 반도체 기판(21)의 표면(면(21S1))측에 반도체 기판(31)의 표면(면(31S1))을 향하여 제2 기판(20)에 접합되어 있다. 즉, 제3 기판(30)은, 제2 기판(20)에, 페이스 투 백으로 접합되어 있다.
도 13 및 도 14는, 촬상 소자(1)의 수평 방향의 단면 구성의 일례를 나타낸 것이다. 도 13 및 도 14의 상측의 도면은, 도 1의 단면 Sec1에서의 단면 구성의 일례를 나타내는 도면이고, 도 13 및 도 14의 하측의 도면은, 도 1의 단면 Sec2에서의 단면 구성의 일례를 나타내는 도면이다. 도 13에는, 2×2의 4개의 센서 화소(12)를 2조, 제2 방향 H로 배열한 구성이 예시되어 있고, 도 14에는, 2×2의 4개의 센서 화소(12)를 4조, 제1 방향 V 및 제2 방향 H로 배열한 구성이 예시되어 있다. 또한, 도 13 및 도 14의 상측의 단면도에서는, 도 1의 단면 Sec1에서의 단면 구성의 일례를 나타내는 도면에, 반도체 기판(11)의 표면 구성의 일례를 나타내는 도면이 중첩됨과 함께, 절연층(46)이 생략되어 있다. 또한, 도 13 및 도 14의 하측의 단면도에서는, 도 1의 단면 Sec2에서의 단면 구성의 일례를 나타내는 도면에, 반도체 기판(21)의 표면 구성의 일례를 나타내는 도면이 중첩되어 있다.
도 13 및 도 14에 도시한 바와 같이, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)은, 제1 기판(10)의 면 내에 있어서 제1 방향 V(도 13의 상하 방향, 도 14의 좌우 방향)로 띠상으로 배열하여 배치되어 있다. 또한, 도 13 및 도 14에는, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)이 제1 방향 V로 2열로 배열하여 배치되어 있는 경우가 예시되어 있다. 제1 방향 V는, 매트릭스상의 배치된 복수의 센서 화소(12)의 2개의 배열 방향(예를 들어 행 방향 및 열 방향) 중 한쪽의 배열 방향(예를 들어 열 방향)과 평행으로 되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에 있어서, 4개의 플로팅 디퓨전 FD는, 예를 들어 소자 분리부(43)를 통해 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에 있어서, 4개의 전송 게이트 TG는, 4개의 플로팅 디퓨전 FD를 둘러싸도록 배치되어 있고, 예를 들어 4개의 전송 게이트 TG에 의해 원환 형상으로 되는 형상으로 되어 있다.
절연층(53)은, 제1 방향 V로 연장되는 복수의 블록으로 구성되어 있다. 반도체 기판(21)은, 제1 방향 V로 연장됨과 함께, 절연층(53)을 통해 제1 방향 V와 직교하는 제2 방향 H로 배열하여 배치된 복수의 섬 형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들어 복수 조의 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL이 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 4개의 센서 화소(12)와 대향하는 영역 내에 있는, 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 절연층(53)의 좌측 근처의 블록(21A) 내의 증폭 트랜지스터 AMP와, 절연층(53)의 우측 근처의 블록(21A) 내의 리셋 트랜지스터 RST 및 선택 트랜지스터 SEL에 의해 구성되어 있다.
도 15, 도 16, 도 17 및 도 18은, 촬상 소자(1)의 수평면 내에서의 배선 레이아웃의 일례를 나타낸 것이다. 도 15 내지 도 18에는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)가 4개의 센서 화소(12)와 대향하는 영역 내에 마련되어 있는 경우가 예시되어 있다. 도 15 내지 도 18에 기재된 배선은, 예를 들어 배선층(56)에 있어서 서로 다른 층 내에 마련되어 있다.
서로 인접하는 4개의 관통 배선(54)은, 예를 들어 도 15에 도시한 바와 같이, 접속 배선(55)과 전기적으로 접속되어 있다. 서로 인접하는 4개의 관통 배선(54)은 또한, 예를 들어 도 15에 도시한 바와 같이, 접속 배선(55) 및 접속부(59)를 통해, 절연층(53)의 좌측 근처 블록(21A)에 포함되는 증폭 트랜지스터 AMP의 게이트와, 절연층(53)의 우측 근처 블록(21A)에 포함되는 리셋 트랜지스터 RST의 게이트에 전기적으로 접속되어 있다.
전원선 VDD는, 예를 들어 도 16에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 전원선 VDD는, 예를 들어 도 16에 도시한 바와 같이, 접속부(59)를 통해, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)의 증폭 트랜지스터 AMP의 드레인 및 리셋 트랜지스터 RST의 드레인에 전기적으로 접속되어 있다. 2개의 화소 구동선(23)이, 예를 들어 도 16에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 한쪽의 화소 구동선(23)(제2 제어선)은, 예를 들어 도 16에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)의 리셋 트랜지스터 RST의 게이트에 전기적으로 접속된 배선 RSTG이다. 다른 쪽의 화소 구동선(23)(제3 제어선)은, 예를 들어 도 16에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)의 선택 트랜지스터 SEL의 게이트에 전기적으로 접속된 배선 SELG이다. 각 판독 회로(22)에 있어서, 증폭 트랜지스터 AMP의 소스와, 선택 트랜지스터 SEL의 드레인이, 예를 들어 도 16에 도시한 바와 같이, 배선(25)을 통해, 서로 전기적으로 접속되어 있다.
2개의 전원선 VSS가, 예를 들어 도 17에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 각 전원선 VSS는, 예를 들어 도 17에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 센서 화소(12)와 대향하는 위치에 있어서, 복수의 관통 배선(47)에 전기적으로 접속되어 있다. 4개의 화소 구동선(23)이, 예를 들어 도 17에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 4개의 화소 구동선(23)의 각각은, 예를 들어 도 17에 도시한 바와 같이, 제2 방향 H로 배열하여 배치된 각 판독 회로(22)에 대응하는 4개의 센서 화소(12) 중 1개의 센서 화소(12)의 관통 배선(48)에 전기적으로 접속된 배선 TRG이다. 즉, 4개의 화소 구동선(23)(제1 제어선)은, 제2 방향 H로 배열하여 배치된 각 센서 화소(12)의 전송 트랜지스터 TR의 게이트(전송 게이트 TG)에 전기적으로 접속되어 있다. 도 17에서는, 각 배선 TRG를 구별하기 위해서, 각 배선 TRG의 말미에 식별자(1, 2, 3, 4)가 부여되어 있다.
수직 신호선(24)은, 예를 들어 도 18에 도시한 바와 같이, 제1 방향 V로 배열하여 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 수직 신호선(24)(출력선)은, 예를 들어 도 18에 도시한 바와 같이, 제1 방향 V로 배열하여 배치된 각 판독 회로(22)의 출력 단(증폭 트랜지스터 AMP의 소스)에 전기적으로 접속되어 있다.
(1-4. 촬상 소자의 제조 방법)
이어서, 촬상 소자(1)의 제조 방법에 대하여 설명한다. 도 19a 내지 도 19g는, 촬상 소자(1)의 제조 과정의 일례를 나타낸 것이다.
먼저, 반도체 기판(11)에, p웰층(42)이나, 소자 분리부(43), p웰층(44)을 형성한다. 이어서, 반도체 기판(11)에, 포토다이오드 PD, 전송 트랜지스터 TR 및 플로팅 디퓨전 FD를 형성한다(도 19a). 이에 의해, 반도체 기판(11)에, 센서 화소(12)가 형성된다. 이때, 센서 화소(12)에 사용하는 전극 재료로서, 살리사이드 프로세스에 의한 CoSi2나 NiSi 등의 내열성이 낮은 재료를 사용하지 않는 것이 바람직하다. 오히려, 센서 화소(12)에 사용하는 전극 재료로서는, 내열성이 높은 재료를 사용하는 것이 바람직하다. 내열성이 높은 재료로서는, 예를 들어 폴리실리콘을 들 수 있다. 그 후, 반도체 기판(11) 상에 절연층(46)을 형성한다(도 19a). 이와 같이 하여, 제1 기판(10)이 형성된다.
이어서, 제1 기판(10)(절연층(46B)) 상에, 반도체 기판(21)을 접합한다(도 19b). 그 후, 필요에 따라 반도체 기판(21)을 박육화한다. 이때, 반도체 기판(21)의 두께를, 판독 회로(22)의 형성에 필요한 막 두께로 한다. 반도체 기판(21)의 두께는, 일반적으로는 수백 nm 정도이다. 그러나, 판독 회로(22)의 컨셉에 따라서는, FD(Fully Depletion)형도 가능하므로, 그 경우에는, 반도체 기판(21)의 두께로서는, 수 nm 내지 수 ㎛의 범위를 채용할 수 있다.
계속해서, 반도체 기판(21)과 동일 층 내에, 절연층(53)을 형성한다(도 19c). 절연층(53)을, 예를 들어 플로팅 디퓨전 FD와 대향하는 개소에 형성한다. 예를 들어, 반도체 기판(21)에 대하여, 반도체 기판(21)을 관통하는 슬릿(개구(21H))을 형성하여, 반도체 기판(21)을 복수의 블록(21A)으로 분리한다. 그 후, 슬릿을 매립하도록, 절연층(53)을 형성한다. 그 후, 반도체 기판(21)의 각 블록(21A)에, 증폭 트랜지스터 AMP 등을 포함하는 판독 회로(22)를 형성한다(도 19c). 이때, 센서 화소(12)의 전극 재료로서, 내열성이 높은 금속 재료가 사용되고 있는 경우에는, 판독 회로(22)의 게이트 절연막을, 열산화에 의해 형성하는 것이 가능하다.
이어서, 반도체 기판(21) 상에 절연층(52)을 형성한다. 이와 같이 하여, 절연층(46, 52, 53)을 포함하는 층간 절연막(51)을 형성한다. 계속해서, 층간 절연막(51)에 관통 구멍(51A, 51B)을 형성한다(도 19d). 구체적으로는, 절연층(52) 중, 판독 회로(22)와 대향하는 개소에, 절연층(52)을 관통하는 관통 구멍(51B)을 형성한다. 또한, 층간 절연막(51) 중, 플로팅 디퓨전 FD와 대향하는 개소(즉, 절연층(53)과 대향하는 개소)에, 층간 절연막(51)을 관통하는 관통 구멍(51A)을 형성한다.
계속해서, 관통 구멍(51A, 51B)에 도전성 재료를 매립함으로써, 관통 구멍(51A) 내에 관통 배선(54)을 형성함과 함께, 관통 구멍(51B) 내에 접속부(59)를 형성한다(도 19e). 또한, 절연층(52) 상에, 관통 배선(54)과 접속부(59)를 서로 전기적으로 접속하는 접속 배선(55)을 형성한다(도 19e). 그 후, 배선층(56)을, 절연층(52) 상에 형성한다(도 19f). 이와 같이 하여, 제2 기판(20)이 형성된다.
이어서, 제2 기판(20)을, 반도체 기판(31)의 표면측에 반도체 기판(21)의 표면을 향하여, 로직 회로(32)나 배선층(62)이 형성된 제3 기판(30)에 접합한다(도 19g). 이때, 제2 기판(20)의 패드 전극(58)과, 제3 기판(30)의 패드 전극(64)을 서로 접합함으로써, 제2 기판(20)과 제3 기판(30)을 서로 전기적으로 접속한다. 이와 같이 하여, 촬상 소자(1)가 제조된다.
(1-5. 작용·효과)
본 실시 형태의 배선 구조(100) 및 이것을 적용한 촬상 소자(1)에서는, 일 방향으로 연신됨과 함께, 소정의 배선 간에 공극 G가 마련된 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6)) 중, 공극 G에 인접하는 배선의, 연신 방향과 직교하는 단면(예를 들어 X축 방향의 단면)의 상면부에 절결 X를 마련하도록 하였다. 이에 의해, 절연막(122)에 의한 배선(112X2 내지 112X5)의 상면 및 측면의 피복성이 향상된다. 이하, 이것에 대하여 설명한다.
전술한 바와 같이, 근년, 반도체 장치에서는, 반도체 집적 회로 소자의 미세화에 수반하여, 소자 간 및 소자 내를 연결하는 배선의 간격이 좁아지고 있고, 배선 간의 용량(기생 용량)이 증가하는 경향이 있다. 이 때문에, 일반적인 반도체 장치에서는, Low-k 재료를 사용하여 적층 방향의 배선 간을 전기적으로 절연함과 함께, 병렬하는 배선 간에 공극을 마련함으로써, 배선 간의 기생 용량의 저하가 도모되고 있다.
병렬하는 배선 간의 공극은, 예를 들어 배선 간의 절연막을 에칭으로 제거하고, 그 후, 실링막 및 Low-k 재료를 포함하는 절연막을 성막함으로써 형성할 수 있다.
그러나, 에칭에 의해 노출된 배선은 표면에 대미지를 갖고 있고, 배선 중에 대미지가 존재하면, 일렉트로마이그레이션 불량이 발생하기 쉬워진다. 또한, 배선이 직사각형 형상의 단면을 갖고 있는 경우, 실링막에 의한 배선 표면의 피복성이 저하되어, 마찬가지로, 일렉트로마이그레이션 불량이 발생하기 쉬워진다.
이에 비해 본 실시 형태에서는, 배선(112X2 내지 112X5) 간의 절연막(111, 121)을 건식 에칭에 의해 제거하여 개구 H2를 형성한 뒤, 노출된 배선(112X2 내지 112X5)의 상면 단부를, 예를 들어 습식 에칭에 의해 제거하도록 하였다. 이에 의해, 건식 에칭에 의해 발생한 배선(112X2 내지 112X5)의 표면의 대미지 부분이 제거됨과 함께, 배선(112X2 내지 112X5)의 상면 단부에 절결 X가 마련되고, 배선(112X2 내지 112X5)의 상면 및 측면을 덮는 절연막(122)의 피복성이 향상된다.
이상에 의해, 본 실시 형태의 배선 구조(100)에서는, 배선(112X2 내지 112X5)에 있어서의 일렉트로마이그레이션 불량의 발생을 억제하는 것이 가능하게 된다. 따라서, 배선 구조(100) 및 이것을 적용한 촬상 소자(1)의 신뢰성을 향상시키는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 제3 기판(30)과의 Cu-Cu 접합에 사용되는 패드 전극(58)에 1개(예를 들어, 패드 전극(58X1))를, 반도체 기판(11)의 p웰이나, 접지(GND)에 접속되어 있는 그라운드 선을 전기적으로 접속했으므로, 패드 전극(58X1)에, 수직 신호선(24)의 적층 방향에 대한 실드 배선으로서의 기능을 부가하는 것이 가능하게 된다. 따라서, 수직 신호선(24)에 있어서의 노이즈의 발생이 저감되어, 예를 들어 촬상 소자(1)의 화질을 향상시키는 것이 가능하게 된다.
또한, Cu-Cu 접합용의 패드 전극(58X1)을 실드 배선으로서 사용함으로써, 패드 전극(58X1)과 접합되는 제3 기판(30)측의 패드 전극(64X1)도 수직 신호선(24)의 적층 방향에 대한 실드 배선으로서 사용할 수 있다. 이에 의해, 실드 배선의 임피던스를 낮추는 것이 가능하게 된다. 따라서, 수직 신호선(24)에 있어서의 노이즈의 발생을 더 저감시키는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 배선(112X2 내지 112X5)의 상면 단부에 절결 X를 마련하도록 했으므로, 예를 들어 배선(112X2 내지 112X5)의 상면에 단차가 형성되어 있는 경우와 비교하여, IR 드롭을 저감하는 것이 가능하게 된다. 따라서, 예를 들어 이것을 구비한 촬상 소자(1)에 있어서, IR 드롭 분을 고려한 출력 전압을 억제할 수 있어, 소비 전력을 억제하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 배선(112X2 내지 112X5)의 상면 단부에 절결 X를 마련하도록 했으므로, 배선(112X2 내지 112X5)의 단면 형상이 직사각형인 경우와 비교하여, 배선 간의 기생 용량을 저감하는 것이 가능하게 된다. 따라서, 배선 간의 실행 유전율이 작아지기 때문에, 배선의 고속화를 도모하는 것이 가능하게 된다. 또한, 이것을 구비한 촬상 소자(1)에서는, 프레임 레이트를 향상시킬 수 있게 되어, 동화상의 고정밀화를 실현하는 것이 가능하게 된다.
게다가, 본 실시 형태에서는, 배선(112X2 내지 112X5) 간의 전계 강도를 저감할 수 있기 때문에, 배선(112X2 내지 112X5)에서 발생한 노이즈가, 인접하는 배선에 직접적으로 영향을 미칠 확률이 저하된다. 따라서, 이것을 구비한 촬상 소자(1)에서는, 고정밀의 화상을 형성하는 것이 가능하게 된다.
또한, 본 실시 형태의 배선 구조(100)를 적용한 촬상 소자(1)에서는, 상기와 같이 배선의 고속화 및 저노이즈화를 구조면에서 실현할 수 있기 때문에, 특수한 신호 처리 방법 등의 시스템적인 부하를 저감하는 것이 가능하게 된다. 또한, 촬상 소자(1)와 상호 작용하는 외부 시스템의 설계를 용이하게 하는 것이 가능하게 된다.
이하에, 제2, 제3 실시 형태 및 변형예 1 내지 13에 대하여 설명한다. 또한, 이하의 설명에 있어서 상기 실시 형태와 동일 구성 부분에 대해서는 동일 부호를 붙여서 그 설명은 적절히 생략한다.
<2. 변형예>
(2-1. 변형예 1)
도 20 내지 도 23은, 본 개시의 변형예 1에 관한 배선 구조(배선 구조(100A, 100B, 100C, 100D))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 배선(112X2 내지 112X5) 간에 마련되는 공극 G의 형상은, 도 1에 도시한 형상에 한정되는 것은 아니다.
예를 들어, 도 20에 도시한 바와 같이, 공극 G의 정상부가 배선(112X2 내지 112X5)의 상면과 대략 동일한 높이 및 공극 G의 저부가 배선(112X2 내지 112X5)의 저부와 대략 동일한 깊이가 되도록 형성되어 있어도 된다. 이에 의해, 배선 간의 기생 용량을 충분히 저감하는 것이 가능하게 된다. 또한, 배선 간을 공극 G로 절연함으로써, 전기적 신뢰성(TDDB)을 향상시키는 것이 가능하게 된다.
또한, 예를 들어 전기력선 단효과를 고려하여, 도 21에 도시한 바와 같이, 공극 G의 정상부가, 배선(112X2 내지 112X5)의 상면보다도, 예를 들어 10％ 이상 높은 위치로 되도록 형성해도 된다. 혹은, 예를 들어 도 22에 도시한 바와 같이, 공극 G의 저부가, 배선(112X2 내지 112X5)의 저부보다도, 예를 들어 10％ 이상 깊은 위치로 되도록 형성해도 된다. 또한, 도 21 및 도 22에 도시한 공극 G의 형상을 조합하여, 도 23에 도시한 바와 같이, 공극 G의 정상부가 배선(112X2 내지 112X5)의 상면보다도 높은 위치에, 또한, 공극 G의 저부가 배선(112X2 내지 112X5)의 저부보다도 깊은 위치에 형성되어 있어도 된다. 이에 의해, 배선 간의 기생 용량의 저감 효과 및 TDDB의 향상 효과를 더 높이는 것이 가능하게 된다.
공극 G의 정상부의 높이 및 저부의 깊이는, 예를 들어 이하와 같이 하여 조정할 수 있다.
먼저, 상기 제1 실시 형태와 마찬가지로 하여, 도 24a에 도시한 바와 같이, 제1 층(110) 상에, 예를 들어 PVD법 또는 CVD법을 사용하여, 절연막(121)을 성막한다. 계속해서, 상기 제1 실시 형태와 마찬가지로 하여, 배선(112X2) 내지 배선(112X5)의 일부 및 절연막(111)을, 예를 들어 건식 에칭하여 개구 H2를 형성한다. 이때, 배선(112X2) 내지 배선(112X5)의 저부의 위치×10％ 이상의 위치를 타깃으로 하여 에칭 깊이를 설정한다. 이에 의해, 예를 들어 도 24b에 도시한 바와 같이, 개구 H2의 저면이, 배선(112X2) 내지 배선(112X5)의 저부보다도 깊은 위치에 형성된다. 또한, 공극 G의 저부의 위치의 타깃을, 용량 저감 대상인 배선(112X2) 내지 배선(112X5)이 아닌, 공극 G의 영향을 받지 않는 배선(예를 들어, 배선(112X1, 112X6))으로 설정하는 경우에는, 예를 들어 배선(112X1)의 저부의 깊이+배선(112X3)의 저부의 깊이×10％ 이상의 위치를 타깃으로 하는 것이 바람직하다.
또한, 도 20 및 도 21에 도시한 바와 같이, 공극 G의 저부가 배선(112X2 내지 112X5)의 저부와 대략 동일한 깊이로 하는 경우에는, 배선(112X2) 내지 배선(112X5)의 저부의 위치를 타깃으로 하여 에칭 깊이를 설정하면 된다. 또한, 이 경우, 공극 G의 저부의 위치의 타깃을, 용량 저감 대상인 배선(112X2) 내지 배선(112X5)이 아닌, 공극 G의 영향을 받지 않는 배선(예를 들어, 배선(112X1, 112X6))으로 설정하는 경우도 마찬가지로, 예를 들어 배선(112X1)의 저부의 위치가 타깃이 된다.
이어서, 도 24c에 도시한 바와 같이, 상기 제1 실시 형태와 마찬가지로 하여, 예를 들어 ALD법을 사용하여, 절연막(121) 상 및 개구 H2의 측면 및 저면을 피복하는 절연막(122)을 성막한 뒤, 반전 마스크를 사용하여 각 배선(112X2) 내지 배선(112X5) 간의 개구 H2에 레지스트 등의 유기 재료를 보호재(128)로서 매립한다. 계속해서, 도 24c에 도시한 바와 같이, 예를 들어 250degC 이하의 환경 하에서, 예를 들어 SiOC 혹은 질화 실리콘을 포함하는 절연막(123A)을 성막한다. 이때, 절연막(123A)의 두께는, 공극 G의 정상부의 높이에 따라서 조정한다. 구체적으로는, 배선(112X2) 내지 배선(112X5)의 정상부의 위치×10％ 이상의 위치를 타깃으로 하여 설정한다. 또한, 공극 G의 정상부의 위치 타깃을, 용량 저감 대상인 배선(112X2) 내지 배선(112X5)이 아닌, 공극 G의 영향을 받지 않는 배선(예를 들어, 배선(112X1, 112X6))으로 설정하는 경우에는, 예를 들어 배선(112X1)의 정상부의 높이+배선(112X3)의 정상부의 높이×10％ 이상의 위치를 타깃으로 하는 것이 바람직하다.
또한, 도 20 및 도 22에 도시한 바와 같이, 공극 G의 정상부가 배선(112X2 내지 112X5)의 정상부와 대략 동일한 높이로 하는 경우에, 공극 G의 정상부의 위치의 타깃을, 용량 저감 대상인 배선(112X2) 내지 배선(112X5)이 아닌, 공극 G의 영향을 받지 않는 배선(예를 들어, 배선(112X1, 112X6))으로 설정하는 경우에는, 예를 들어 배선(112X1)의 정상부 높이-배선(112X3)의 정상부의 높이×5％ 이상의 위치를 타깃으로 하면 된다.
이어서, 습식 에칭 또는 UV나 EB 세정 프로세스에 의해, 보호재(128) 및 보호재(128) 상에 형성된 절연막(123A)을 제거한 뒤, 도 24d에 도시한 바와 같이, 상기 제1 실시 형태와 마찬가지로 하여, 예를 들어 SiOC 혹은 질화 실리콘을 포함하는 절연막(123B)을 성막한다. 이때, 본 변형예에서는, 절연막(123A)의 두께 분, 배선(112X1) 내지 배선(112X6) 및 그 주위의 절연막(111)의 상방의 높이가 증가되어 있다. 이에 의해, 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112V5) 간에 형성되는 공극 G의 정상부가, 배선(112X2 내지 112X5)의 정상부보다 높은 위치에 형성된다.
상기 방법 외에, 예를 들어 도 25a에 도시한 바와 같이, 예를 들어 ALD법을 사용하여, 절연막(121) 상 및 개구 H2의 측면 및 저면을 피복하는 절연막(122)을 성막한 뒤, 도 25b에 도시한 바와 같이, 피복률이 저하되는 성막 조건에서, 예를 들어 CVD법을 사용하여 절연막(123)을 성막함으로써도, 상기 방법과 마찬가지로, 공극 G의 정상부의 형성 위치를 조정할 수 있다.
(2-2. 변형예 2)
도 26은, 본 개시의 변형예 2에 관한 배선 구조(배선 구조(100E))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 본 변형예의 배선 구조(100E)는, 제1 층(110)의 하방에, 제1 층(110)과 마찬가지로, 예를 들어 일 방향(예를 들어 Y축 방향)으로 연신되는 복수의 배선을 갖는 배선층(132)이 절연막(131)에 매립된 제3 층이 마련된 구성으로 되어 있다. 상기 제1 실시 형태 등에서는, 공극 G가, 인접하는 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112X5) 간에 형성되어 있는 예를 나타냈지만, 공극 G의 형상은 이것에 한정되지 않는다. 예를 들어, 도 26에 도시한 바와 같이, 공극 G는, 배선(112X2 내지 112X5)의 저부에 넓게 되어 있어도 된다(폭 확대부 GA). 또한, 이 폭 확대부 GA는, 예를 들어 도 27에 도시한 바와 같이, 배선(112X2 내지 112X5)의 저부에 있어서 서로 연속하고 있어도 된다.
이러한 공극 G의 폭 확대부 GA는, 예를 들어 이하와 같이 하여 형성할 수 있다. 먼저, 상기 변형예 1의 도 24b에 도시한 바와 같이 각 배선(112X2) 내지 배선(112X5) 간에, 각각, 배선(112X2) 내지 배선(112X5)의 저부보다도 깊은 위치에 저면을 갖는 개구 H2를 형성한 뒤, 예를 들어 등방성 에칭을 행한다. 이에 의해, 개구 H2가 예를 들어 X축 방향으로 넓어진다. 그 후, 예를 들어 CVD법을 사용하여 절연막(122)을 성막함으로써, 개구 H2의 벽면에 절연막(122)이 성막된다. 이에 의해, 도 26 등에 도시한 폭 확대부 GA를 갖는 공극 G가, 인접하는 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112X5) 간에 각각 형성된다.
또한, 이 폭 확대부 GA는, 강도의 관점에서 도 26에 도시한 바와 같이, 인접하는 폭 확대부 GA 간에 절연막(111)이 잔존하고 있는 것이 바람직하다. 또한, 배선(112X2 내지 112X5)의 연신 방향(Y축 방향)에 있어서는, 예를 들어 도 28에 도시한 바와 같이, 제3 층(130)에, 적절히, 전기적으로 부유의 도전막(132F)을 마련하고, 이것에 접속하는 더미 비아(112V)를 마련함으로써 강도를 유지하는 것이 가능하게 된다.
이상과 같이 본 변형예에서는, 인접하는 배선(112X2)과 배선(112X3) 간, 배선(112X3)과 배선(112X4) 간 및 배선(112X4)과 배선(112X5) 간에, 각각 배선(112X2 내지 112X5)의 저부에 연장되는 공극 G를 마련하도록 하였다. 이에 의해, 평면 방향의 배선 간의 기생 용량의 저감에 추가하여, 적층 방향의 배선 간의 기생 용량을 저감시키는 것이 가능하게 된다.
(2-3. 변형예 3)
도 29는, 본 개시의 변형예 2에 관한 배선 구조(배선 구조(100F))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 본 변형예의 배선 구조(100F)는, 상기 변형예 2와 마찬가지로, 제1 층(110)의 하방에, 제1 층(110)과 마찬가지로, 일 방향(예를 들어 Y축 방향)으로 연신되는 복수의 배선을 갖는 배선층(132)이 절연막(131)에 매립된 제3 층(130)이 마련된 구성을 갖고 있다. 본 변형예에서는, 제1 층(110)의 배선(112X2 내지 112X5) 사이에 마련된 공극 G가, 제3 층(130)에 마련된 각 배선 간까지 연장되어 있는 점이, 상기 실시 형태 등과는 다르다. 또한, 배선층(132)이, 본 개시의 「제2 배선층」의 일 구체예에 상당한다.
이 공극 G는, 예를 들어 도 4c에 도시한 바와 같이, 레지스트막(141)으로부터 노출된 절연막(121), 배선(112X2) 내지 배선(112X5)의 일부 및 절연막(111)을, 예를 들어 건식 에칭하여 개구 H2를 형성할 때에, 레지스트막(141)의 막 두께를 조정함으로써 제3 층(130)까지 연신되는 개구 H5를 형성할 수 있다. 또한, 절연막(121) 상 및 개구 H5의 측면 및 저면을 피복하는 절연막(122)은, 상기 제1 실시 형태와 마찬가지로, ALD법을 사용함으로써 성막할 수 있다.
또한, 제1 층(110) 및 제3 층(130)에 각각 형성되는 일 방향으로 연신되는 복수의 배선은, 제조 공정의 변동(예를 들어, 정렬 어긋남이나 가공 변환차)에 의해, 반드시 서로 대향하는 위치에 형성되는 것만은 아니지만, 건식 에칭 시의 선택비의 크기에 의해, 이 변동을 흡수할 수 있다. 또한, 도 29에서는, 개구 H5가 원기둥 형상을 갖는 예를 나타냈지만, 개구 H5의 형상은 이것에 한정되는 것은 아니고, 예를 들어 테이퍼 형상으로 해도 된다.
이상과 같이 본 변형예에서는, 제1 층(110)의 배선(112X2 내지 112X5) 사이에 마련된 공극 G를, 하층(제3 층(130))의 배선 간까지 연장 형성하도록 하였다. 이에 의해, 평면 방향의 배선 간의 기생 용량뿐만 아니라, 적층 방향의 배선 간의 기생 용량을 저감시키는 것이 가능하게 된다.
또한, 본 변형예에서는, 제1 층(110)의 배선(112X2 내지 112X5) 간에 마련된 공극 G를, 하층(제3 층(130))의 배선 간까지 연장 형성하도록 했으므로, 예를 들어 제3 층에 마련된 일 방향으로 연신되는 복수의 배선은, 제1 층의 배선(112X2 내지 112X5)과는 달리, 서로 동일한 단면 형상을 갖고 있다. 이에 의해, 제3 층(130)에 있어서 IR 드롭을 고려한 출력 전압의 조정 등이 불필요하게 된다.
또한, 본 변형예에서는, 제1 층(110)의 배선(112X2 내지 112X5) 간에 마련된 공극 G를, 하층(제3 층(130))의 배선 간까지 연장 형성한 예를 나타냈지만, 예를 들어 제3 층(130)의 하방에 또한 마찬가지의 구성을 갖는 층이 마련되어 있는 경우에는, 그 층까지 공극 G를 연장 형성하도록 해도 된다. 또한, 제1 층(110)만 또는 제1 층(110) 및 제3 층(130)으로 연장되는 공극 G가 혼재하고 있어도 상관없다.
상기 제1 실시 형태에 도시한 바와 같이, 복수의 배선(예를 들어, 배선(112X1) 내지 배선(112X6))이 일 방향(예를 들어 Y축 방향)으로 연신되는 배선 구조(100)에서는, 배선 피치(배선 폭 및 배선 간격)이 동일한 설계여도, 배선 패턴의 리소그래피 및 에칭의 제조 변동에 의해, 배선 폭 및 배선 간격에 변동이 발생할 우려가 있고, 이것이 배선 간의 용량의 변동이 된다. 이 배선 폭 및 배선 간격에 변동에 의한 배선 간의 용량의 변동은, 이하의 방법을 사용함으로써 저감할 수 있다.
<3. 제2 실시 형태>
도 30은, 본 개시의 제2 실시 형태에 관한 배선 구조(배선 구조(100G))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 배선 구조(100G)는, 상기한 바와 같이 일 방향(예를 들어 Y축 방향)으로 연신되는 복수의 배선(예를 들어, 배선(112X2) 내지 배선(112X5))이 서로 다른 배선 폭 및 배선 간격을 갖고 있다.
구체적으로는, 배선(112X2) 내지 배선(112X5)의 배선 피치 WA, WB, WC는 동일하기는 하지만, 각 배선 폭이 다르고, 인접하는 배선(112X2)과 배선(112X3)의 간격 WX, 배선(112X3)과 배선(112X4)의 간격 WY 및 배선(112X4)과 배선(112X5)의 간격 WZ는, 예를 들어 WX<WY<WZ로 되어 있다.
이렇게 각 배선 폭 및 배선 간격이 다른 경우에는, 예를 들어 도 31 및 표 1에 나타낸 바와 같이, 각 배선(배선(112X2) 내지 배선(112X5)) 사이의 개구 H2의 측벽에 형성되는 절연막(122, 123) 및 공극 G의 형상을 변동시킴으로써, 배선 폭 및 배선 간격에 변동에 의한 배선 간의 용량의 변동을 저감할 수 있다. 예를 들어, 개구 H2의 상부의 폭 W1이 감소하고 있는 경우에는, 개구 H2의 중간부의 폭 W2 및 하부의 폭 W3을, 마찬가지로 감소시키는 것에 비해, 개구 H2의 저부에 있어서의 절연막(122)의 두께 W4 및 측면의 두께 W5, 개구 H2의 저부에 성막되는 절연막(123)의 두께 W6은, 각각 배선 폭 및 배선 간격의 변동과 달리 대략 일정하게 한다. 또한, 공극 G의 정상부의 폭 W7, 중간부의 폭 W8 및 하부의 폭 W9를 각각 감소시켜, 공극 G의 상부의 높이 h1을 약간 감소시키고, 하부의 높이 h2는 크게 증가시킨다.
본 변형예와 같은 각 배선 폭 및 배선 간격의 변동에 따른 각 배선(배선(112X2) 내지 배선(112X5)) 간의 개구 H2의 측벽에 형성되는 절연막(122, 123)의 두께 및 공극 G의 형상은, 예를 들어 자기 정합적으로 형성할 수 있다. 구체적으로는, 도 4c에 도시한 바와 같이 개구 H2를 형성할 때에, 예를 들어 질소(N2)나 아르곤(Ar) 등으로 희석된 8불화시클로부탄(C4F8)이라고 하는 퇴적물 성분이 높은 에천트 가스를 사용하여, 예를 들어 고온으로 가열하면서의 건식 에칭을 행한다. 이에 의해, 보다 좁은 배선 간격일수록 깊은 개구 H2를 형성하고, 다음으로 행하는 CVD법을 사용한 절연막(123)에 의해, 각 개구 H2의 형상에 따른 공극 G가 형성된다. 따라서, 배선 폭 및 배선 간격에 변동에 의한 배선 간의 용량의 변동이 저감된다.
<4. 제3 실시 형태>
도 32는, 본 개시의 제3 실시 형태에 관한 배선 구조(배선 구조(100H))의 수직 방향의 단면 구성의 일례를 모식적으로 나타낸 것이다. 배선 구조(100H)는, 상기 제2 실시 형태와 마찬가지로, 일 방향(예를 들어 Y축 방향)으로 연신되는 복수의 배선(예를 들어, 배선(112X2) 내지 배선(112X5))이 서로 다른 배선 폭 및 배선 간격으로 형성되어 있다.
구체적으로는, 배선(112X2) 내지 배선(112X5)의 배선 피치 WA, WB, WC는 동일하기는 하지만, 각 배선 폭이 다르고, 배선(112X2)과 배선(112X3)의 간격 WX, 배선(112X3)과 배선(112X4)의 간격 WY 및 배선(112X4)과 배선(112X5)의 간격 WZ는, 예를 들어 WX<WY<WZ로 되어 있다.
이렇게 각 배선 폭 및 배선 간격이 다른 경우에는, 예를 들어 도 33 및 표 2에 나타낸 바와 같이, 각 배선(배선(112X2) 내지 배선(112X5)) 간의 개구 H2의 측벽에 형성되는 절연막(122, 123) 및 공극 G의 형상을 변동시킴으로써, 배선 폭 및 배선 간격에 변동에 의한 배선 간의 용량의 변동을 저감할 수 있다. 예를 들어, 개구 H2의 상부 폭 W1이 감소하고 있는 경우에는, 개구 H2의 중간부의 폭 W2 및 하부의 폭 W3, 개구 H2의 저부에 있어서의 절연막(122)의 두께 W4, 측면의 두께 W5, 개구 H2의 저부에 성막되는 절연막(123)의 두께 W6을 각각 감소시킨다. 또한, 공극 G의 정상부의 폭 W7, 중간부의 폭 W8, 하부의 폭 W9 및 공극 G의 상부의 높이 h1을 약간 감소시키고, 하부의 높이 h2는 크게 증가시킨다.
본 변형예와 같은 각 배선 폭 및 배선 간격의 변동에 의한 각 배선(배선(112X2) 내지 배선(112X5)) 간의 개구 H2의 측벽에 형성되는 절연막(122, 123) 및 공극 G의 형상을 변동은, 예를 들어 자기 정합적으로 형성할 수 있다. 구체적으로는, 도 4e에 도시한 바와 같이 절연막(122)을 성막할 때에, 예를 들어 절연막(122)의, 개구 H2의 저부에 있어서의 두께/절연막(121) 상에 있어서의 두께로 정의되는 콘포멀리티가 0.5보다도 낮은, 예를 들어 Si(CH3)H와 N2 또는 SiH4와 N2와 같은 기상 반응계 전구체종을 사용해서 350℃에서 절연막(122)을 성막한다. 이에 의해, 배선 간격이 좁을수록, 각 배선 간의 개구 H2의 측면 및 저면에는 더 박막의 절연막(122)이 성막된다. 이어서, 예를 들어 절연막(123)의, 개구 H2의 저부에 있어서의 두께/개구 H2의 외측 절연막(121)의 상방에 있어서의 두께로 정의되는 콘포멀리티가 0.5보다도 낮은, 예를 들어 SiH4와 O2와 같은 기상 반응계 전구체종을 사용해서 350℃에서 절연막(123)을 성막한다. 이에 의해, 배선 간격이 좁을수록, 각 배선 간의 개구 H2의 측면 및 저면에는 더 박막의 절연막(123)이 성막된다. 따라서, 배선 폭 및 배선 간격에 변동에 의한 배선 간의 용량의 변동이 저감된다.
<5. 변형예>
(5-1. 변형예 4)
도 34는, 상기 실시 형태의 변형예(변형예 4)에 관한 촬상 소자(촬상 소자(1))의 수직 방향의 단면 구성의 일례를 나타낸 것이다. 본 변형예에서는, 전송 트랜지스터 TR이, 평면형의 전송 게이트 TG를 갖고 있다. 그 때문에, 전송 게이트 TG는, p웰층(42)을 관통하고 있지 않고, 반도체 기판(11)의 표면에만 형성되어 있다. 전송 트랜지스터 TR에 평면형의 전송 게이트 TG가 사용되는 경우에도, 촬상 소자(1)는, 상기 실시 형태와 마찬가지의 효과를 갖는다.
(5-2. 변형예 5)
도 35는, 상기 실시 형태의 변형예(변형예 5)에 관한 촬상 소자(촬상 소자(1))의 수직 방향의 단면 구성의 일례를 나타낸 것이다. 본 변형예에서는, 제2 기판(20)과 제3 기판(30)의 전기적인 접속이, 제1 기판(10)에 있어서의 주변 영역(14)과 대향하는 영역으로 이루어져 있다. 주변 영역(14)은, 제1 기판(10)의 프레임 영역에 상당하고 있고, 화소 영역(13)의 주연에 마련되어 있다. 본 변형예에서는, 제2 기판(20)은, 주변 영역(14)과 대향하는 영역에, 복수의 패드 전극(58)을 갖고 있고, 제3 기판(30)은, 주변 영역(14)과 대향하는 영역에, 복수의 패드 전극(64)을 갖고 있다. 제2 기판(20) 및 제3 기판(30)은, 주변 영역(14)과 대향하는 영역에 마련된 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다.
이와 같이, 본 변형예에서는, 제2 기판(20) 및 제3 기판(30)이, 주변 영역(14)과 대향하는 영역에 마련된 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다. 이에 의해, 화소 영역(13)과 대향하는 영역에서, 패드 전극(58, 64)끼리를 접합하는 경우에 비하여, 1화소당 면적의 미세화를 저해할 우려를 저감할 수 있다. 따라서, 상기 실시 형태의 효과에 더하여, 지금까지 동등한 칩 사이즈로, 1화소당 면적의 미세화를 저해하는 경우가 없는 3층 구조의 촬상 소자(1)를 제공할 수 있다.
(5-3. 변형예 6)
도 36은, 상기 실시 형태의 변형예(변형예 6)에 관한 촬상 소자(촬상 소자(1))의 수직 방향의 단면 구성의 일례를 나타낸 것이다. 도 37은, 상기 실시 형태의 변형예(변형예 5)에 관한 촬상 소자(촬상 소자(1))의 수직 방향의 단면 구성의 다른 예를 나타내는 것이다. 도 36 및 도 37의 상측의 도면은, 도 5의 단면 Sec1에서의 단면 구성의 일 변형예이고, 도 36의 하측의 도면은, 도 5의 단면 Sec2에서의 단면 구성의 일 변형예이다. 또한, 도 36 및 도 37의 상측의 단면도에서는, 도 5의 단면 Sec1에서의 단면 구성의 일 변형예를 나타내는 도면에, 도 5의 반도체 기판(11)의 표면 구성의 일 변형예를 나타내는 도면이 중첩됨과 함께, 절연층(46)이 생략되어 있다. 또한, 도 36 및 도 37의 하측의 단면도에서는, 도 5의 단면 Sec2에서의 단면 구성의 일 변형예를 나타내는 도면에, 반도체 기판(21)의 표면 구성의 일 변형예를 나타내는 도면이 중첩되어 있다.
도 36 및 도 37에 도시한 바와 같이, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)(도면 중의 행렬상으로 배치된 복수의 도트)은, 제1 기판(10)의 면 내에 있어서 제1 방향 V(도 36 및 도 37의 좌우 방향)로 띠상으로 배열하여 배치되어 있다. 또한, 도 36 및 도 37에는, 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)이 제1 방향 V로 2열로 배열하여 배치되어 있는 경우가 예시되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에 있어서, 4개의 플로팅 디퓨전 FD는, 예를 들어 소자 분리부(43)를 통해 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에 있어서, 4개의 전송 게이트 TG(TG1, TG2, TG3, TG4)는, 4개의 플로팅 디퓨전 FD를 둘러싸도록 배치되어 있고, 예를 들어 4개의 전송 게이트 TG에 의해 원환 형상으로 되는 형상으로 되어 있다.
절연층(53)은, 제1 방향 V로 연장되는 복수의 블록으로 구성되어 있다. 반도체 기판(21)은, 제1 방향 V로 연장됨과 함께, 절연층(53)을 통해 제1 방향 V와 직교하는 제2 방향 H로 배열하여 배치된 복수의 섬 형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들어 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL이 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 4개의 센서 화소(12)와 정면으로 대향하여 배치되어 있지 않고, 제2 방향 H로 어긋나게 배치되어 있다.
도 36에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 제2 기판(20)에 있어서, 4개의 센서 화소(12)와 대향하는 영역을 제2 방향 H로 어긋나게 한 영역 내에 있는, 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 1개의 블록(21A) 내의 증폭 트랜지스터 AMP, 리셋 트랜지스터 RST 및 선택 트랜지스터 SEL에 의해 구성되어 있다.
도 37에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 제2 기판(20)에 있어서, 4개의 센서 화소(12)와 대향하는 영역을 제2 방향 H로 어긋나게 한 영역 내에 있는, 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP, 선택 트랜지스터 SEL 및 FD 전송 트랜지스터 FDG에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 1개의 블록(21A) 내의 증폭 트랜지스터 AMP, 리셋 트랜지스터 RST, 선택 트랜지스터 SEL 및 FD 전송 트랜지스터 FDG에 의해 구성되어 있다.
본 변형예에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)는, 예를 들어 4개의 센서 화소(12)와 정면으로 대향하여 배치되어 있지 않고, 4개의 센서 화소(12)와 정면으로 대향하는 위치로부터 제2 방향 H로 어긋나게 배치되어 있다. 이와 같이 한 경우에는, 배선(25)을 짧게 할 수 있고, 또는, 배선(25)을 생략하여, 증폭 트랜지스터 AMP의 소스와, 선택 트랜지스터 SEL의 드레인을 공통의 불순물 영역으로 구성할 수도 있다. 그 결과, 판독 회로(22)의 사이즈를 작게 하거나, 판독 회로(22) 내의 다른 개소의 사이즈를 크게 하거나 할 수 있다.
(5-4. 변형예 7)
도 38은, 상기 실시 형태의 변형예(변형예 7)에 관한 촬상 소자(촬상 소자(1))의 수평 방향의 단면 구성의 일례를 나타낸 것이다. 도 38에는, 도 13의 단면 구성의 일 변형예가 도시되어 있다.
본 변형예에서는, 반도체 기판(21)이, 절연층(53)을 통해 제1 방향 V 및 제2 방향 H로 배열하여 배치된 복수의 섬 형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들어 1조의 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL이 마련되어 있다. 이와 같이 한 경우에는, 서로 인접하는 판독 회로(22)끼리의 크로스토크를, 절연층(53)에 의해 억제할 수 있어, 재생 화상 상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
(5-5. 변형예 8)
도 39는, 상기 실시 형태의 변형예(변형예 8)에 관한 촬상 소자(촬상 소자(1))의 수평 방향의 단면 구성의 일례를 나타낸 것이다. 도 39에는, 도 38의 단면 구성의 일 변형예가 도시되어 있다.
본 변형예에서는, 4개의 센서 화소(12)에 의해 공유되는 1개의 판독 회로(22)가, 예를 들어 4개의 센서 화소(12)와 정면으로 대향하여 배치되어 있지 않고, 제1 방향 V로 어긋나게 배치되어 있다. 본 변형예에서는 또한, 변형예 6과 마찬가지로, 반도체 기판(21)이, 절연층(53)을 통해 제1 방향 V 및 제2 방향 H로 배열하여 배치된 복수의 섬 형상의 블록(21A)으로 구성되어 있다. 각 블록(21A)에는, 예를 들어 1조의 리셋 트랜지스터 RST, 증폭 트랜지스터 AMP 및 선택 트랜지스터 SEL이 마련되어 있다. 본 변형예에서는 또한, 복수의 관통 배선(47) 및 복수의 관통 배선(54)이, 제2 방향 H로도 배열되어 있다. 구체적으로는, 복수의 관통 배선(47)이, 어떤 판독 회로(22)를 공유하는 4개의 관통 배선(54)과, 그 판독 회로(22)의 제2 방향 H로 인접하는 다른 판독 회로(22)를 공유하는 4개의 관통 배선(54) 사이에 배치되어 있다. 이와 같이 한 경우에는, 서로 인접하는 판독 회로(22)끼리의 크로스토크를, 절연층(53) 및 관통 배선(47)에 의해 억제할 수 있어, 재생 화상 상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
(5-6. 변형예 9)
도 40은, 상기 실시 형태의 변형예(변형예 9)에 관한 촬상 소자(촬상 소자(1))의 수평 방향의 단면 구성의 일례를 나타낸 것이다. 도 40에는, 도 13의 단면 구성의 일 변형예가 도시되어 있다.
본 변형예에서는, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 갖고, 플로팅 디퓨전 FD를 4개의 센서 화소(12)마다 공유하고 있다. 따라서, 본 변형예에서는, 4개의 센서 화소(12)마다, 1개의 관통 배선(54)이 마련되어 있다.
매트릭스상으로 배치된 복수의 센서 화소(12)에 있어서, 1개의 플로팅 디퓨전 FD를 공유하는 4개의 센서 화소(12)에 대응하는 단위 영역을, 1개의 센서 화소(12)만큼 제1 방향 V로 어긋나게 함으로써 얻어지는 영역에 대응하는 4개의 센서 화소(12)를, 편의적으로, 4개의 센서 화소(12A)라고 칭하는 것으로 한다. 이때, 본 변형예에서는, 제1 기판(10)은, 관통 배선(47)을 4개의 센서 화소(12A)마다 모두 갖고 있다. 따라서, 본 변형예에서는, 4개의 센서 화소(12A)마다, 1개의 관통 배선(47)이 마련되어 있다.
본 변형예에서는, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 분리하는 소자 분리부(43)를 갖고 있다. 소자 분리부(43)는, 반도체 기판(11)의 법선 방향으로부터 보아, 센서 화소(12)를 완전히는 둘러싸고 있지 않고, 플로팅 디퓨전 FD(관통 배선(54))의 근방과, 관통 배선(47)의 근방에, 간극(미형성 영역)을 갖고 있다. 그리고, 그 간극에 의해, 4개의 센서 화소(12)에 의한 1개의 관통 배선(54)의 공유나, 4개의 센서 화소(12A)에 의한 1개의 관통 배선(47)의 공유를 가능하게 하고 있다. 본 변형예에서는, 제2 기판(20)은, 플로팅 디퓨전 FD를 공유하는 4개의 센서 화소(12)마다 판독 회로(22)를 갖고 있다.
도 41은, 본 변형예에 관한 촬상 소자(1)의 수평 방향의 단면 구성의 다른 예를 나타낸 것이다. 도 41에는, 도 38의 단면 구성의 일 변형예가 도시되어 있다. 본 변형예에서는, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 갖고, 플로팅 디퓨전 FD를 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 분리하는 소자 분리부(43)를 갖고 있다.
도 42는, 본 변형예에 관한 촬상 소자(1)의 수평 방향의 단면 구성의 다른 예를 나타낸 것이다. 도 42에는, 도 39의 단면 구성의 일 변형예가 도시되어 있다. 본 변형예에서는, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 갖고, 플로팅 디퓨전 FD를 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은, 포토다이오드 PD 및 전송 트랜지스터 TR을 센서 화소(12)마다 분리하는 소자 분리부(43)를 갖고 있다.
(5-7. 변형예 10)
도 43은, 상기 실시 형태 및 변형예 4 내지 7의 변형예(변형예 10)에 관한 촬상 소자(촬상 소자(1))의 회로 구성의 일례를 나타낸 것이다. 본 변형예에 관한 촬상 소자(1)는, 열 병렬 ADC 탑재의 CMOS 이미지 센서이다.
도 43에 도시하는 바와 같이, 본 변형예에 관한 촬상 소자(1)는, 광전 변환부를 포함하는 복수의 센서 화소(12)가 행렬상(매트릭스상)으로 2차원 배치되어 이루어지는 화소 영역(13)에 추가하여, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)를 갖는 구성으로 되어 있다.
이 시스템 구성에 있어서, 시스템 제어 회로(36)는, 마스터 클럭 MCK에 기초하여, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등의 동작의 기준이 되는 클럭 신호나 제어 신호 등을 생성하여, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등에 대하여 부여한다.
또한, 수직 구동 회로(33)는, 화소 영역(13)의 각 센서 화소(12)와 함께, 제1 기판(10)에 형성되어 있고, 또한, 판독 회로(22)가 형성되어 있는 제2 기판(20)에도 형성된다. 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)는, 제3 기판(30)에 형성된다.
센서 화소(12)로서는, 여기에서는 도시를 생략하지만, 예를 들어 포토다이오드 PD 이외에, 포토다이오드 PD로 광전 변환하여 얻어지는 전하를 플로팅 디퓨전 FD에 전송하는 전송 트랜지스터 TR을 갖는 구성의 것을 사용할 수 있다. 또한, 판독 회로(22)로서는, 여기에서는 도시를 생략하지만, 예를 들어 플로팅 디퓨전 FD의 전위를 제어하는 리셋 트랜지스터 RST와, 플로팅 디퓨전 FD의 전위에 따른 신호를 출력하는 증폭 트랜지스터 AMP와, 화소 선택을 행하기 위한 선택 트랜지스터 SEL을 갖는 3 트랜지스터 구성의 것을 사용할 수 있다.
화소 영역(13)에는, 센서 화소(12)가 2차원 배치됨과 함께, 이 m행 n열의 화소 배치에 대하여 행마다 화소 구동선(23)이 배선되고, 열마다 수직 신호선(24)이 배선되어 있다. 복수의 화소 구동선(23)의 각 일단은, 수직 구동 회로(33)의 각 행에 대응한 각 출력 단에 접속되어 있다. 수직 구동 회로(33)는, 시프트 레지스터 등으로 구성되고, 복수의 화소 구동선(23)을 통해 화소 영역(13)의 행 어드레스나 행 주사의 제어를 행한다.
칼럼 신호 처리 회로(34)는, 예를 들어 화소 영역(13)의 화소 열마다, 즉, 수직 신호선(24)마다 마련된 ADC(아날로그-디지털 변환 회로)(34-1 내지 34-m)를 갖고, 화소 영역(13)의 각 센서 화소(12)로부터 열마다 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
참조 전압 공급부(38)는, 시간이 경과함에 따라서 레벨이 경사상으로 변화하는, 소위 램프(RAMP)파형의 참조 전압 Vref를 생성하는 수단으로서, 예를 들어 DAC(디지털-아날로그 변환 회로)(38A)를 갖고 있다. 또한, 램프파형의 참조 전압 Vref를 생성하는 수단으로서는, DAC(38A)에 한정되는 것은 아니다.
DAC(38A)는, 시스템 제어 회로(36)로부터 부여되는 제어 신호 CS1에 의한 제어 하에, 당해 시스템 제어 회로(36)로부터 부여되는 클럭 CK에 기초하여 램프파형의 참조 전압 Vref를 생성하여 칼럼 신호 처리 회로(34)의 ADC(34-1 내지 34-m)에 대하여 공급한다.
또한, ADC(34-1 내지 34-m)의 각각은, 센서 화소(12) 모든 정보를 판독하는 프로그레시브 주사 방식에서의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드 시에 비하여, 센서 화소(12)의 노광 시간을 1/N로 설정하여 프레임 레이트를 N배, 예를 들어 2배로 높이는 고속 프레임 레이트 모드의 각 동작 모드에 대응한 AD 변환 동작을 선택적으로 행할 수 있는 구성으로 되어 있다. 이 동작 모드의 전환은, 시스템 제어 회로(36)로부터 부여되는 제어 신호 CS2, CS3에 의한 제어에 의해 실행된다. 또한, 시스템 제어 회로(36)에 대해서는, 외부의 시스템 컨트롤러(도시하지 않음)로부터, 통상 프레임 레이트 모드와 고속 프레임 레이트 모드의 각 동작 모드를 전환하기 위한 지시 정보가 부여된다.
ADC(34-1 내지 34-m)는 모두 동일한 구성으로 되어 있고, 여기에서는, ADC(34-m)를 예로 들어 설명하는 것으로 한다. ADC(34-m)는, 비교기(34A), 계수 수단인 예를 들어 업/다운 카운터(도면 중, U/DCNT라고 기재하고 있음)(34B), 전송 스위치(34C) 및 메모리 장치(34D)를 갖는 구성으로 되어 있다.
비교기(34A)는, 화소 영역(13)의 n열째의 각 센서 화소(12)로부터 출력되는 신호에 따른 수직 신호선(24)의 신호 전압 Vx와, 참조 전압 공급부(38)로부터 공급되는 램프파형의 참조 전압 Vref를 비교하고, 예를 들어 참조 전압 Vref가 신호 전압 Vx보다도 클 때 출력 Vco가 "H" 레벨이 되고, 참조 전압 Vref가 신호 전압 Vx 이하일 때에 출력 Vco가 "L" 레벨이 된다.
업/다운 카운터(34B)는 비동기 카운터이고, 시스템 제어 회로(36)로부터 부여되는 제어 신호 CS2에 의한 제어 하에, 시스템 제어 회로(36)로부터 클럭 CK가 DAC(18A)와 동시에 부여되고, 당해 클럭 CK에 동기하여 다운(DOWN) 카운트 또는 업(UP) 카운트를 행함으로써, 비교기(34A)에서의 비교 동작의 개시로부터 비교 동작의 종료까지의 비교 기간을 계측한다.
구체적으로는, 통상 프레임 레이트 모드에서는, 1개의 센서 화소(12)로부터의 신호의 판독 동작에 있어서, 1회째의 판독 동작 시에 다운 카운트를 행함으로써 1회째의 판독 시의 비교 시간을 계측하고, 2회째의 판독 동작 시에 업 카운트를 행함으로써 2회째의 판독 시의 비교 시간을 계측한다.
한편, 고속 프레임 레이트 모드에서는, 어떤 행의 센서 화소(12)에 관한 카운트 결과를 그대로 보유해 두고, 계속해서, 다음 행의 센서 화소(12)에 대해서, 전회의 카운트 결과로부터 1회째의 판독 동작 시에 다운 카운트를 행함으로써 1회째의 판독 시의 비교 시간을 계측하고, 2회째의 판독 동작 시에 업 카운트를 행함으로써 2회째의 판독 시의 비교 시간을 계측한다.
전송 스위치(34C)는, 시스템 제어 회로(36)로부터 부여되는 제어 신호 CS3에 의한 제어 하에, 통상 프레임 레이트 모드에서는, 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에 온(폐쇄) 상태로 되어 당해 업/다운 카운터(34B)의 카운트 결과를 메모리 장치(34D)에 전송한다.
한편, 예를 들어 N=2의 고속 프레임 레이트에서는, 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에 오프(개방) 상태 그대로이고, 계속해서, 다음 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에 온 상태로 되어서 당해 업/다운 카운터(34B)의 수직 2 화소 분에 관한 카운트 결과를 메모리 장치(34D)에 전송한다.
이와 같이 하여, 화소 영역(13)의 각 센서 화소(12)로부터 수직 신호선(24)을 경유하여 열마다 공급되는 아날로그 신호가, ADC(34-1 내지 34-m)에 있어서의 비교기(34A) 및 업/다운 카운터(34B)의 각 동작에 의해, N 비트의 디지털 신호로 변환되어서 메모리 장치(34D)에 저장된다.
수평 구동 회로(35)는, 시프트 레지스터 등으로 구성되고, 칼럼 신호 처리 회로(34)에 있어서의 ADC(34-1 내지 34-m)의 열 어드레스나 열 주사의 제어를 행한다. 이 수평 구동 회로(35)에 의한 제어 하에, ADC(34-1 내지 34-m)의 각각에서 AD 변환된 N 비트의 디지털 신호는 차례로 수평 출력선(37)에 판독되고, 당해 수평 출력선(37)을 경유하여 촬상 데이터로서 출력된다.
또한, 본 개시에는 직접 관련되지 않기 때문에 특별히 도시하지 않지만, 수평 출력선(37)을 경유하여 출력되는 촬상 데이터에 대하여 각종 신호 처리를 실시하는 회로 등을, 상기 구성 요소 이외에 마련하는 것도 가능하다.
상기 구성의 본 변형예에 관한 열 병렬 ADC 탑재의 촬상 소자(1)에서는, 업/다운 카운터(34B)의 카운트 결과를, 전송 스위치(34C)를 통해 선택적으로 메모리 장치(34D)에 전송할 수 있기 때문에, 업/다운 카운터(34B)의 카운트 동작과, 당해 업/다운 카운터(34B)의 카운트 결과의 수평 출력선(37)에 대한 판독 동작을 독립적으로 제어하는 것이 가능하다.
(5-8. 변형예 11)
도 44는, 도 43의 촬상 소자를 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 적층하여 구성한 예를 나타낸 것이다. 본 변형예에서는, 제1 기판(10)에 있어서, 중앙 부분에, 복수의 센서 화소(12)를 포함하는 화소 영역(13)이 형성되어 있고, 화소 영역(13)의 주위에 수직 구동 회로(33)가 형성되어 있다. 또한, 제2 기판(20)에 있어서, 중앙 부분에, 복수의 판독 회로(22)를 포함하는 판독 회로 영역(15)이 형성되어 있고, 판독 회로 영역(15)의 주위에 수직 구동 회로(33)가 형성되어 있다. 제3 기판(30)에 있어서, 칼럼 신호 처리 회로(34), 수평 구동 회로(35), 시스템 제어 회로(36), 수평 출력선(37) 및 참조 전압 공급부(38)가 형성되어 있다. 이에 의해, 상기 실시 형태 및 그 변형예와 마찬가지로, 기판끼리를 전기적으로 접속하는 구조에 기인하여 칩 사이즈가 커지거나, 1화소당 면적의 미세화를 저해하거나 해버리는 경우가 없다. 그 결과, 지금까지 동등한 칩 사이즈에서, 1화소당 면적의 미세화를 저해하는 경우가 없는 3층 구조의 촬상 소자(1)를 제공할 수 있다. 또한, 수직 구동 회로(33)는, 제1 기판(10)에만 형성되어도, 제2 기판(20)에만 형성되어도 된다.
(5-9. 변형예 12)
도 45는, 상기 실시 형태 및 그 변형예 4 내지 11의 변형예(변형예 12)에 관한 촬상 소자(촬상 소자(1))의 단면 구성의 일례를 나타낸 것이다. 상기 실시 및 변형예 3 내지 12 등에서는, 촬상 소자(1)는, 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 적층하여 구성되어 있다. 그러나, 상기 제5 실시 형태에 있어서의 촬상 소자(5, 6)와 같이, 2개의 기판(제1 기판(10), 제2 기판(20))을 적층하여 구성되어 있어도 된다. 이때, 로직 회로(32)는, 예를 들어 도 45에 도시한 바와 같이, 제1 기판(10)과, 제2 기판(20)으로 나누어서 형성되어 있어도 된다. 여기서, 로직 회로(32) 중, 제1 기판(10)측에 마련된 회로(32A)에서는, 고온 프로세스에 견딜 수 있는 재료(예를 들어, high-k)를 포함하는 고유전율막과 메탈 게이트 전극이 적층된 게이트 구조를 갖는 트랜지스터가 마련되어 있다. 한편, 제2 기판(20)측에 마련된 회로(32B)에서는, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 사용하여 형성된 실리사이드를 포함하는 저저항 영역(26)이 형성되어 있다. 실리사이드를 포함하는 저저항 영역은, 반도체 기판의 재료와 금속의 화합물로 형성되어 있다. 이에 의해, 센서 화소(12)를 형성할 때에, 열산화 등의 고온 프로세스를 사용할 수 있다. 또한, 로직 회로(32) 중, 제2 기판(20)측에 마련된 회로(32B)에 있어서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, 실리사이드를 포함하는 저저항 영역(26)을 마련한 경우에는, 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
(5-10. 변형예 13)
도 46은, 상기 실시 형태 및 그 변형예 4 내지 11의 변형예(변형예 13)에 관한 촬상 소자(1)의 단면 구성의 일 변형예를 나타낸다. 상기 실시 형태 및 그 변형예 3 내지 12에 관한 제3 기판(30)의 로직 회로(32)에 있어서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 사용하여 형성된 실리사이드를 포함하는 저저항 영역(39)이 형성되어 있어도 된다. 이에 의해, 센서 화소(12)를 형성할 때에, 열산화 등의 고온 프로세스를 사용할 수 있다. 또한, 로직 회로(32)에 있어서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에, 실리사이드를 포함하는 저저항 영역(39)을 마련한 경우에는, 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
또한, 상기 실시 형태 및 그 변형예 4 내지 11에서는, 도전형이 역으로 되어 있어도 된다. 예를 들어, 상기 실시 형태 및 그 변형예 4 내지 11의 기재에 있어서, p형을 n형으로 대체함과 함께, n형을 p형으로 대체해도 된다. 이와 같이 한 경우에도, 상기 실시 형태 및 그 변형예 4 내지 11과 마찬가지의 효과를 얻을 수 있다.
<6. 적용예>
도 47은, 상기 실시 형태 및 그 변형예 4 내지 13에 관한 촬상 소자(촬상 소자(1))를 구비한 촬상 시스템(7)의 개략 구성의 일례를 나타낸 것이다.
촬상 시스템(7)은, 예를 들어 디지털 스틸 카메라나 비디오 카메라 등의 촬상 소자나, 스마트폰이나 태블릿형 단말기 등의 휴대 단말 장치 등의 전자 기기이다. 촬상 시스템(7)은, 예를 들어 광학계(241), 셔터 장치(242), 촬상 소자(1), DSP 회로(243), 프레임 메모리(244), 표시부(245), 기억부(246), 조작부(247) 및 전원부(248)를 구비하고 있다. 촬상 시스템(7)에 있어서, 셔터 장치(242), 촬상 소자(1), DSP 회로(243), 프레임 메모리(244), 표시부(245), 기억부(246), 조작부(247) 및 전원부(248)는, 버스 라인(249)을 통해 서로 접속되어 있다.
촬상 소자(1)는, 입사광에 따른 화상 데이터를 출력한다. 광학계(241)는, 1매 또는 복수매의 렌즈를 갖는 것이고, 피사체로부터의 광(입사광)을 촬상 소자(1)에 유도하고, 촬상 소자(1)의 수광면에 결상시킨다. 셔터 장치(242)는, 광학계(241) 및 촬상 소자(1) 간에 배치되고, 조작부(247)의 제어에 따라, 촬상 소자(1)에 대한 광 조사 기간 및 차광 기간을 제어한다. DSP 회로(243)는, 촬상 소자(1)로부터 출력되는 신호(화상 데이터)를 처리하는 신호 처리 회로이다. 프레임 메모리(244)는, DSP 회로(243)에 의해 처리된 화상 데이터를, 프레임 단위로 일시적으로 보유한다. 표시부(245)는, 예를 들어 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치를 포함하고, 촬상 소자(1)로 촬상된 동화상 또는 정지 화상을 표시한다. 기억부(246)는, 촬상 소자(1)로 촬상된 동화상 또는 정지 화상의 화상 데이터를, 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다. 조작부(247)는, 유저에 의한 조작에 따라, 촬상 시스템(7)이 갖는 각종 기능에 관한 조작 지령을 발한다. 전원부(248)는, 촬상 소자(1), DSP 회로(243), 프레임 메모리(244), 표시부(245), 기억부(246) 및 조작부(247)의 동작 전원이 되는 각종 전원을, 이들 공급 대상에 대하여 적절히 공급한다.
이어서, 촬상 시스템(7)에 있어서의 촬상 수순에 대하여 설명한다.
도 48은, 촬상 시스템(7)에 있어서의 촬상 동작의 흐름도의 일례를 나타낸다. 유저는, 조작부(247)를 조작함으로써 촬상 개시를 지시한다(스텝 S101). 그러면, 조작부(247)는, 촬상 지령을 촬상 소자(1)에 송신한다(스텝 S102). 촬상 소자(1)(구체적으로는 시스템 제어 회로(36))는 촬상 지령을 받으면, 소정의 촬상 방식에 의한 촬상을 실행한다(스텝 S103).
촬상 소자(1)는, 광학계(241) 및 셔터 장치(242)를 통해 수광면에 결상된 광(화상 데이터)을 DSP 회로(243)에 출력한다. 여기서, 화상 데이터란, 플로팅 디퓨전 FD에 일시적으로 보유된 전하에 기초하여 생성된 화소 신호의 전체 화소 분의 데이터이다. DSP 회로(243)는, 촬상 소자(1)로부터 입력된 화상 데이터에 기초하여 소정의 신호 처리(예를 들어 노이즈 저감 처리 등)를 행한다(스텝 S104). DSP 회로(243)는, 소정의 신호 처리가 이루어진 화상 데이터를 프레임 메모리(244)에 보유시키고, 프레임 메모리(244)는, 화상 데이터를 기억부(246)에 기억시킨다(스텝 S105). 이와 같이 하여, 촬상 시스템(7)에 있어서의 촬상이 행해진다.
본 적용예에서는, 촬상 소자(1)가 촬상 시스템(7)에 적용된다. 이에 의해, 촬상 소자(1)를 소형화 혹은 고정밀화 할 수 있으므로, 소형 혹은 고정밀의 촬상 시스템(7)을 제공할 수 있다.
도 49는, 비적층형의 고체 촬상 소자(고체 촬상 소자(23210)) 및 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자(고체 촬상 소자(23020))의 구성예의 개요를 도시하는 도면이다.
도 49의 A는, 비적층형의 고체 촬상 소자의 개략 구성예를 나타내고 있다. 고체 촬상 소자(23010)는, 도 49의 A에 도시하는 바와 같이, 1매의 다이(반도체 기판)(23011)를 갖는다. 이 다이(23011)에는, 화소가 어레이상으로 배치된 화소 영역(23012)과, 화소의 구동, 그 밖의 각종 제어를 행하는 제어 회로(23013)와, 신호 처리하기 위한 로직 회로(23014)가 탑재되어 있다.
도 49의 B 및 C는, 적층형의 고체 촬상 소자의 개략 구성예를 나타내고 있다. 고체 촬상 소자(23020)는, 도 49의 B 및 C에 도시하는 바와 같이, 센서 다이(23021)와 로직 다이(23024)의 2매의 다이가 적층되고, 전기적으로 접속되어, 1개의 반도체 칩으로서 구성되어 있다. 이 센서 다이(23021) 및 로직 다이(23024)가, 본 개시의 「제1 기판」 및 「제2 기판」의 일 구체예에 상당한다.
도 49의 B에서는, 센서 다이(23021)에는, 화소 영역(23012)과 제어 회로(23013)가 탑재되고, 로직 다이(23024)에는, 신호 처리를 행하는 신호 처리 회로를 포함하는 로직 회로(23014)가 탑재되어 있다. 또한, 센서 다이(20321)에는, 예를 들어 상술한 판독 회로(22) 등이 탑재되어 있어도 된다.
도 49의 C에서는, 센서 다이(23021)에는, 화소 영역(23012)이 탑재되고, 로직 다이(23024)에는, 제어 회로(23013) 및 로직 회로(23014)가 탑재되어 있다.
도 50은, 적층형의 고체 촬상 소자(23020)의 제1 구성예를 나타내는 단면도이다.
센서 다이(23021)에는, 화소 영역(23012)이 되는 화소를 구성하는 PD(포토다이오드)나, FD(플로팅 디퓨전), Tr(MOS FET) 및 제어 회로(23013)가 되는 Tr 등이 형성된다. 또한, 센서 다이(23021)에는, 복수층, 본 예에서는 3층의 배선(23110)을 갖는 배선층(23101)이 형성된다. 또한, 제어 회로(23013)(가 되는 Tr)는, 센서 다이(23021)가 아닌, 로직 다이(23024)로 구성할 수 있다.
로직 다이(23024)에는, 로직 회로(23014)를 구성하는 Tr이 형성된다. 또한, 로직 다이(23024)에는, 복수층, 본 예에서는 3층의 배선(23170)을 갖는 배선층(23161)이 형성된다. 또한, 로직 다이(23024)에는, 내벽면에 절연막(23172)이 형성된 접속 구멍(23171)이 형성되고, 접속 구멍(23171) 내에는, 배선(23170) 등과 접속되는 접속 도체(23173)가 매립된다.
센서 다이(23021)와 로직 다이(23024)는, 서로의 배선층(23101 및 23161)이 마주 향하도록 접합되고, 이에 의해, 센서 다이(23021)와 로직 다이(23024)가 적층된 적층형의 고체 촬상 소자(23020)가 구성되어 있다. 센서 다이(23021)와 로직 다이(23024)가 접합되는 면에는, 보호막 등의 막(23191)이 형성되어 있다.
센서 다이(23021)에는, 센서 다이(23021)의 이면측(PD에 광이 입사하는 측)(상측)으로부터 센서 다이(23021)를 관통하여 로직 다이(23024)의 최상층의 배선(23170)에 달하는 접속 구멍(23111)이 형성된다. 또한, 센서 다이(23021)에는, 접속 구멍(23111)에 근접하여, 센서 다이(23021)의 이면측으로부터 1층째의 배선(23110)에 달하는 접속 구멍(23121)이 형성된다. 접속 구멍(23111)의 내벽면에는, 절연막(23112)이 형성되고, 접속 구멍(23121)의 내벽면에는, 절연막(23122)이 형성된다. 그리고, 접속 구멍(23111 및 23121) 내에는, 접속 도체(23113 및 23123)가 각각 매립된다. 접속 도체(23113)와 접속 도체(23123)는, 센서 다이(23021)의 이면측에서 전기적으로 접속되고, 이에 의해, 센서 다이(23021)와 로직 다이(23024)가, 배선층(23101), 접속 구멍(23121), 접속 구멍(23111) 및 배선층(23161)을 통해, 전기적으로 접속된다.
도 51은, 적층형의 고체 촬상 소자(23020)의 제2 구성예를 도시하는 단면도이다.
고체 촬상 소자(23020)의 제2 구성예에서는, 센서 다이(23021)에 형성하는 1개의 접속 구멍(23211)에 의해, 센서 다이(23021)(의 배선층(23101)(의 배선(23110)))와, 로직 다이(23024)(의 배선층(23161)(의 배선(23170)))이 전기적으로 접속된다.
즉, 도 51에서는, 접속 구멍(23211)이, 센서 다이(23021)의 이면측으로부터 센서 다이(23021)를 관통하여 로직 다이(23024)의 최상층의 배선(23170)에 달하고, 또한, 센서 다이(23021)의 최상층의 배선(23110)에 달하도록 형성된다. 접속 구멍(23211)의 내벽면에는, 절연막(23212)이 형성되고, 접속 구멍(23211) 내에는, 접속 도체(23213)가 매립된다. 상술한 도 50에서는, 2개의 접속 구멍(23111 및 23121)에 의해, 센서 다이(23021)와 로직 다이(23024)가 전기적으로 접속되지만, 도 51에서는, 1개의 접속 구멍(23211)에 의해, 센서 다이(23021)와 로직 다이(23024)가 전기적으로 접속된다.
도 52는, 적층형의 고체 촬상 소자(23020)의 제3 구성예를 나타내는 단면도이다.
도 52의 고체 촬상 소자(23020)는, 센서 다이(23021)와 로직 다이(23024)가 접합되는 면에, 보호막 등의 막(23191)이 형성되어 있지 않은 점에서, 센서 다이(23021)와 로직 다이(23024)가 접합되는 면에, 보호막 등의 막(23191)이 형성되어 있는 도 50의 경우와 다르다.
도 52의 고체 촬상 소자(23020)는, 배선(23110 및 23170)이 직접 접촉하도록, 센서 다이(23021)와 로직 다이(23024)를 중첩하여, 필요한 가중을 가하면서 가열하여, 배선(23110 및 23170)을 직접 접합함으로써 구성된다.
도 53은, 본 개시에 관한 기술을 적용할 수 있는 적층형의 고체 촬상 소자의 다른 구성예를 나타내는 단면도이다.
도 53에서는, 고체 촬상 소자(23401)는, 센서 다이(23411)와, 로직 다이(23412)와, 메모리 다이(23413)의 3매의 다이가 적층된 3층의 적층 구조로 되어 있다.
메모리 다이(23413)는, 예를 들어 로직 다이(23412)에서 행해지는 신호 처리에 있어서 일시적으로 필요해지는 데이터의 기억을 행하는 메모리 회로를 갖는다.
도 53에서는, 센서 다이(23411) 하에, 로직 다이(23412) 및 메모리 다이(23413)가, 그 순번으로 적층되어 있지만, 로직 다이(23412) 및 메모리 다이(23413)는, 역순, 즉, 메모리 다이(23413) 및 로직 다이(23412)의 순번으로, 센서 다이(23411) 하에 적층할 수 있다.
또한, 도 53에서는, 센서 다이(23411)에는, 화소의 광전 변환부가 되는 PD나, 화소 Tr의 소스/드레인 영역이 형성되어 있다.
PD의 주위에는 게이트 절연막을 통해 게이트 전극이 형성되고, 게이트 전극과 쌍을 이루는 소스/드레인 영역에 의해 화소 Tr(23421), 화소 Tr(23422)이 형성되어 있다.
PD에 인접하는 화소 Tr(23421)이 전송 Tr이고, 그 화소 Tr(23421)을 구성하는 쌍을 이루는 소스/드레인 영역의 한쪽이 FD로 되어 있다.
또한, 센서 다이(23411)에는, 층간 절연막이 형성되고, 층간 절연막에는, 접속 구멍이 형성된다. 접속 구멍에는, 화소 Tr(23421) 및 화소 Tr(23422)에 접속하는 접속 도체(23431)가 형성되어 있다.
또한, 센서 다이(23411)에는, 각 접속 도체(23431)에 접속하는 복수층의 배선(23432)을 갖는 배선층(23433)이 형성되어 있다.
또한, 센서 다이(23411)의 배선층(23433)의 최하층에는, 외부 접속용의 전극이 되는 알루미늄 패드(23434)가 형성되어 있다. 즉, 센서 다이(23411)에서는, 배선(23432)보다도 로직 다이(23412)와의 접착면(23440)에 가까운 위치에 알루미늄 패드(23434)가 형성되어 있다. 알루미늄 패드(23434)는, 외부와의 신호의 입출력에 관한 배선의 일단으로서 사용된다.
또한, 센서 다이(23411)에는, 로직 다이(23412)와의 전기적 접속에 사용되는 콘택트(23441)가 형성되어 있다. 콘택트(23441)는, 로직 다이(23412)의 콘택트(23451)에 접속됨과 함께, 센서 다이(23411)의 알루미늄 패드(23442)에도 접속되어 있다.
그리고, 센서 다이(23411)에는, 센서 다이(23411)의 이면측(상측)으로부터 알루미늄 패드(23442)에 달하도록 패드 구멍(23443)이 형성되어 있다.
본 개시에 관한 기술은, 이상과 같은 고체 촬상 소자에 적용할 수 있다. 예를 들어, 배선(23110)이나 배선층(23161)에는, 예를 들어 상술한 복수의 화소 구동선(23) 및 복수의 수직 신호선(24)이 마련되어 있어도 된다. 그 경우, 이 복수의 수직 신호선(24)의 배선 간에 도 1에 도시한 바와 같은 공극 G가 형성됨으로써, 배선 간의 용량을 저감할 수 있다. 또한, 배선 간의 용량의 증가를 억제함으로써, 배선 용량의 변동을 저감할 수 있다.
<7. 응용예>
(응용예 1)
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 종류의 이동체에 탑재되는 장치로서 실현되어도 된다.
도 54는, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)를 통해 접속된 복수의 전자 제어 유닛을 구비한다. 도 54에 나타낸 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 보디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로컴퓨터(12051), 음성 화상 출력부(12052) 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라서 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
보디계 제어 유닛(12020)은, 각종 프로그램에 따라서 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들어, 보디계 제어 유닛(12020)은, 키리스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 혹은, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 보디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 보디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하여, 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들어, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 기초하여, 사람, 차, 장애물, 표지 또는 노면 상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행해도 된다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광 센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 측거의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이어도 되고, 적외선 등의 비가시광이어도 된다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들어 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출해도 되고, 운전자가 졸지 않고 있는지를 판별해도 된다.
마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표값을 연산하고, 구동계 제어 유닛(12010)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량의 충돌 회피 혹은 충격 완화, 차간 거리에 기초하는 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차량의 주위 정보에 기초하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함으로써, 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
또한, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득되는 차외의 정보에 기초하여, 보디계 제어 유닛(12020)에 대하여 제어 지령을 출력할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 따라서 헤드 램프를 제어하고, 하이 빔을 로우 빔으로 전환하는 등의 방현을 도모하는 것을 목적으로 한 협조 제어를 행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차외에 대하여, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중 적어도 한쪽의 출력 신호를 송신한다. 도 54의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들어 온보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함하고 있어도 된다.
도 55는, 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 55에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어 차량(12100)의 프런트 노즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트 글라스의 상부 등의 위치에 마련된다. 프런트 노즈에 구비되는 촬상부(12101) 및 차실 내의 프런트 글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득되는 전방의 화상은, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 55에는, 촬상부(12101 내지 12104)의 촬영 범위의 일례가 도시되어 있다. 촬상 범위(12111)는, 프런트 노즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들어, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중첩됨으로써, 차량(12100)을 상방으로부터 본 부감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 된다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자를 포함하는 스테레오 카메라여도 되고, 위상차 검출용의 화소를 갖는 촬상 소자여도 된다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에 있어서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함으로써, 특히 차량(12100)의 진행로 상에 있는 가장 가까운 입체물에서, 차량(12100)과 대략 동일한 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로컴퓨터(12051)는, 선행차의 직전에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함함)나 자동 가속 제어(추종 발진 제어도 포함함) 등을 행할 수 있다. 이렇게 운전자의 조작에 따르지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수 있다.
예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 바탕으로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전주 등 그 밖의 입체물로 분류하여 추출하여, 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정값 이상으로 충돌 가능성이 있는 상황일 때에는, 오디오 스피커(12061)나 표시부(12062)를 통해 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통해 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라여도 된다. 예를 들어, 마이크로컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에 있어서의 특징점을 추출하는 수순과, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 수순에 의해 행해진다. 마이크로컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 원하는 위치에 표시하도록 표시부(12062)를 제어해도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는, 상기 실시 형태 및 그 변형예에 관한 촬상 소자(1)는, 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함으로써, 노이즈가 적은 고정밀의 촬영 화상을 얻을 수 있으므로, 이동체 제어 시스템에 있어서 촬영 화상을 이용한 고정밀도의 제어를 행할 수 있다.
(응용예 2)
도 56은, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 일례를 나타내는 도면이다.
도 56에서는, 시술자(의사)(11131)가, 내시경 수술 시스템(11000)을 사용하여, 환자 베드(11133) 상의 환자(11132)에게 수술을 행하고 있는 모습이 도시되어 있다. 도시한 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복(氣腹) 튜브(11111)와 에너지 처치 도구(11112) 등의, 그 밖의 수술 도구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경 하 수술을 위한 각종 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단으로부터 소정의 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 도시하는 예에서는, 경성의 경통(11101)을 갖는 소위 경성 거울로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은, 연성의 경통을 갖는 소위 연성 거울로서 구성되어도 된다.
경통(11101)의 선단에는, 대물 렌즈가 끼워 넣어진 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연장 설치되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통해 환자(11132)의 체강 내 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시 거울이어도 되고, 사시 거울 또는 측시 거울이어도 된다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전 변환되어, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등으로 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대하여, 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 기초하는 화상을 표시하기 위한 각종 화상 처리를 실시한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 실시된 화상 신호에 기초하는 화상을 표시한다.
광원 장치(11203)는, 예를 들어 LED(Light Emitting Diode) 등의 광원으로 구성되고, 술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통해, 내시경 수술 시스템(11000)에 대하여 각종 정보의 입력이나 지시 입력을 행할 수 있다. 예를 들어, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경한다는 취지의 지시 등을 입력한다.
처치 도구 제어 장치(11205)는, 조직의 소작, 절개 또는 혈관의 밀봉 등을 위한 에너지 처치 도구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 시술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창하게 하기 위해서, 기복 튜브(11111)를 통해 당해 체강 내에 가스를 송입한다. 레코더(11207)는, 수술에 관한 각종 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종 정보를, 텍스트, 화상 또는 그래프 등 각종 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들어 LED, 레이저 광원 또는 이들의 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에 있어서 촬상 화상의 화이트 밸런스의 조정을 행할 수 있다. 또한, 이 경우에는, RGB 레이저 광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자 구동을 제어함으로써, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 된다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함으로써, 소위 검게 뭉개짐 및 화이트 아웃이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수 광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 된다. 특수 광 관찰에서는, 예를 들어 체조직에 있어서의 광의 흡수 파장 의존성을 이용하여, 통상의 관찰 시에 있어서의 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함으로써, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 소위 협대역 광 관찰(Narrow Band Imaging)이 행해진다. 혹은, 특수 광 관찰에서는, 여기광을 조사함으로써 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행해져도 된다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌 그린(ICG) 등의 시약을 체조직에 국소 주사함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수 있다. 광원 장치(11203)는, 이러한 특수 광 관찰에 대응한 협대역 광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 57은, 도 56에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 일례를 나타내는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 도입된 관찰광은, 카메라 헤드(11102)까지 도광되어, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌 렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어서 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 1개(소위 단판식)여도 되고, 복수(소위 다판식)여도 된다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되어, 그것들이 합성됨으로써 컬러 화상이 얻어져도 된다. 혹은, 촬상부(11402)는, 3D(Dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 1쌍의 촬상 소자를 갖도록 구성되어도 된다. 3D 표시가 행해짐으로써, 시술자(11131)는 술부에 있어서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 된다. 예를 들어, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 된다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌 렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201) 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통해 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하여, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들어 촬상 화상의 프레임 레이트를 지정한다는 취지의 정보, 촬상 시의 노출값을 지정한다는 취지의 정보, 그리고/또는 촬상 화상의 배율 및 초점을 지정한다는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출값, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 되고, 취득된 화상 신호에 기초하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 된다. 후자의 경우에는, 소위 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통해 수신한 CCU(11201)로부터의 제어 신호에 기초하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102) 사이에서 각종 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통해 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대하여, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기 통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대하여 각종 화상 처리를 실시한다.
제어부(11413)는, 내시경(11100)에 의한 술부 등의 촬상 및 술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종 제어를 행한다. 예를 들어, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 실시된 화상 신호에 기초하여, 술부 등이 비친 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종 화상 인식 기술을 사용하여 촬상 화상 내에 있어서의 각종 물체를 인식해도 된다. 예를 들어, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함으로써, 겸자 등의 수술 도구, 특정 생체 부위, 출혈, 에너지 처치 도구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때, 그 인식 결과를 사용하여, 각종 수술 지원 정보를 당해 술부의 화상에 중첩 표시시켜도 된다. 수술 지원 정보가 중첩 표시되어, 시술자(11131)에게 제시됨으로써, 시술자(11131)의 부담을 경감하는 것이나, 시술자(11131)가 확실하게 수술을 진행시키는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 도시하는 예에서는, 전송 케이블(11400)을 사용하여 유선으로 통신이 행해지고 있었지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행해져도 된다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 일례에 대하여 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 내시경(11100)의 카메라 헤드(11102)에 마련된 촬상부(11402)에 적합하게 적용될 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함으로써, 촬상부(11402)를 소형화 혹은 고정밀화할 수 있으므로, 소형 또는 고정밀의 내시경(11100)을 제공할 수 있다.
이상, 제1 내지 제3 실시 형태 및 그 변형예 1 내지 13, 적용예 그리고 응용예를 들어 본 개시를 설명했지만, 본 개시는 상기 실시 형태 등에 한정되는 것은 아니고, 여러가지 변형이 가능하다. 예를 들어, 상기 변형예 1 내지 3은, 상기 제1 실시 형태의 변형예로서 나타냈지만, 본 변형예 1 내지 3은, 상기 제2, 제3 실시 형태에도 적용할 수 있다.
또한, 상기 실시 형태 등에서는, 복수의 화소 구동선(23)은 행 방향으로, 복수의 수직 신호선은 열 방향으로 연장되는 예를 나타냈지만, 서로 동일한 방향으로 연장되게 해도 된다. 또한, 화소 구동선(23)은, 수직 방향 등, 적절히 그 연장 방향을 바꿀 수 있다.
또한, 상기 실시 형태 등에서는, 3차원 구조를 갖는 촬상 소자를 예로 본 기술을 설명했지만 이것에 한정되지 않는다. 본 기술은, 3차원 적층형의 대규모 집적화(LSI)된 모든 반도체 장치에 적용할 수 있다.
또한, 본 명세서 중에 기재된 효과는, 어디까지나 예시이다. 본 개시의 효과는, 본 명세서 중에 기재된 효과에 한정되는 것은 아니다. 본 개시가, 본 명세서 중에 기재된 효과 이외의 효과를 갖고 있어도 된다.
또한, 본 개시는 이하와 같은 구성을 취하는 것도 가능하다. 이하의 구성의 본 기술에 의하면, 제1 배선층을 구성하는 일 방향으로 연신되는 복수의 배선의, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 마련하도록 하였다. 이에 의해, 제1 배선층의 표면을 덮는 제1 절연막의 피복성이 향상되고, 신뢰성을 향상시키는 것이 가능하게 된다.
(1)
일 방향으로 연신됨과 함께, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 갖는 복수의 제1 배선을 포함하는 제1 배선층과,
상기 제1 배선층의 표면을 덮는 제1 절연막과,
상기 제1 절연막에 적층되어, 인접하는 상기 복수의 제1 배선 사이에 공극을 형성하는 제2 절연막
을 구비한 촬상 소자.
(2)
상기 복수의 제1 배선의 상기 단부는, 상기 복수의 제1 배선의 상면에 대한 접선에 대하여 0°보다도 큰 각도를 갖는, 상기 (1)에 기재된 촬상 소자.
(3)
상기 복수의 제1 배선은, 서로 다른 배선 간격을 갖고,
상기 복수의 제1 배선 사이에 각각 마련되는 복수의 상기 공극이 형성되는 복수의 홈은, 서로 다른 상기 배선 간격에 따라서 서로 다른 깊이를 갖는, 상기 (1) 또는 (2)에 기재된 촬상 소자.
(4)
상기 복수의 제1 배선은, 상기 서로 다른 배선 간격으로서 제1 간격 및 상기 제1 간격보다도 넓은 제2 간격을 갖고,
상기 제1 간격에 마련되는 제1 공극이 형성되는 제1 홈은, 상기 제2 간격에 마련되는 제2 공극이 형성되는 제2 홈보다도 깊은, 상기 (3)에 기재된 촬상 소자.
(5)
상기 복수의 제1 배선은, 서로 다른 배선 간격을 갖고,
상기 제2 절연막은, 상기 복수의 제1 배선 사이에 각각 마련되는 복수의 상기 공극이 형성되는 복수의 홈의 측면 및 저면을 덮음과 함께, 상기 서로 다른 배선 간격에 따라서 서로 다른 두께를 갖는, 상기 (1) 내지 (4) 중 어느 하나에 기재된 촬상 소자.
(6)
상기 복수의 제1 배선은, 상기 서로 다른 배선 간격으로서 제1 간격 및 상기 제1 간격보다도 넓은 제2 간격을 갖고,
상기 제1 간격에 마련되는 제1 공극이 형성되는 제1 홈의 상기 측면 및 상기 저면을 덮는 상기 제2 절연막의 두께는, 상기 제2 간격에 마련되는 제2 공극이 형성되는 제2 홈의 상기 측면 및 상기 저면을 덮는 상기 제2 절연막의 두께보다도 얇은, 상기 (5)에 기재된 촬상 소자.
(7)
상기 복수의 제1 배선은, 서로 대략 동일한 피치로 형성되어 있는, 상기 (1) 내지 (6) 중 어느 하나에 기재된 촬상 소자.
(8)
상기 공극의 정상부는, 상기 복수의 제1 배선의 표면 높이와 대략 동일한 높이에 형성되어 있는, 상기 (1) 내지 (7) 중 어느 하나에 기재된 촬상 소자.
(9)
상기 공극의 저부는, 상기 복수의 제1 배선의 저면 깊이와 대략 동일한 깊이에 형성되어 있는, 상기 (1) 내지 (8) 중 어느 하나에 기재된 촬상 소자.
(10)
상기 공극의 정상부는, 양측에 상기 공극이 형성된 상기 복수의 제1 배선의 표면 높이보다도 높은 위치에 형성되어 있는, 상기 (1) 내지 (9) 중 어느 하나에 기재된 촬상 소자.
(11)
상기 공극의 저부는, 상기 복수의 제1 배선의 저면 깊이보다도 깊은 위치에 형성되어 있는, 상기 (1) 내지 (10) 중 어느 하나에 기재된 촬상 소자.
(12)
상기 복수의 제1 배선 사이에 각각 형성되는 복수의 상기 공극은, 상기 복수의 제1 배선 사이로부터 상기 복수의 제1 배선의 저부로 넓어지는 폭 확대부를 갖는, 상기 (1) 내지 (11) 중 어느 하나에 기재된 촬상 소자.
(13)
상기 복수의 제1 배선 사이에 각각 형성되는 복수의 상기 공극은, 상기 복수의 제1 배선의 저부에 있어서 서로 연속하고 있는, 상기 (1) 내지 (12) 중 어느 하나에 기재된 촬상 소자.
(14)
제3 절연막을 사이에 두고 상기 제1 배선층의 하방에 형성되고, 상기 일 방향으로 연신되는 복수의 제2 배선을 포함하는 제2 배선층을 더 구비하고,
상기 복수의 제1 배선 간에 각각 형성되는 복수의 상기 공극은, 상기 제3 절연막을 관통하고, 상기 제2 배선층의 상기 복수의 제2 배선의 각각의 사이까지 연속하여 형성되어 있는, 상기 (1) 내지 (13) 중 어느 하나에 기재된 촬상 소자.
(15)
상기 제2 절연막은, 상기 복수의 제1 배선의 상방에 요철을 갖는, 상기 (1) 내지 (14) 중 어느 하나에 기재된 촬상 소자.
(16)
상기 제2 절연막은, 비유전율 k가 3.0 이하인 저유전율 재료를 사용하여 형성되어 있는, 상기 (1) 내지 (15) 중 어느 하나에 기재된 촬상 소자.
(17)
상기 제2 절연막에 적층됨과 함께 표면이 평탄한 제4 절연막을 더 갖는, 상기 (1) 내지 (16) 중 어느 하나에 기재된 촬상 소자.
(18)
상기 제4 절연막은, 상기 제1 절연막보다도 연마 레이트가 높은 재료를 사용하여 형성되어 있는, 상기 (17)에 기재된 촬상 소자.
(19)
상기 제4 절연막은, 산화 실리콘(SiOx), SiOC, SiOF 또는 SiON을 사용하여 형성되어 있는, 상기 (17) 또는 (18)에 기재된 촬상 소자.
(20)
상기 제1 절연막, 상기 제2 절연막 및 상기 제4 절연막을 사이에 두고, 상기 제1 배선의 적어도 일부와 정면으로 대향하는 제1 도전막과,
상기 제4 절연막에 적층된 제5 절연막을 더 갖고,
상기 제1 도전막은, 상기 제5 절연막에 매립되어 형성되고, 상기 제1 도전막의 표면은, 상기 제5 절연막의 표면과 동일 평면을 형성하고 있는, 상기 (17) 내지 (19) 중 어느 하나에 기재된 촬상 소자.
(21)
제1 반도체 기판에, 광전 변환을 행하는 센서 화소를 갖는 제1 기판과,
제2 반도체 기판에, 상기 센서 화소로부터 출력된 전하에 기초하는 화소 신호를 출력하는 판독 회로를 갖는 제2 기판과,
제3 반도체 기판에, 상기 화소 신호를 처리하는 로직 회로 및 상기 화소 신호를 보유하는 메모리 회로의 적어도 한쪽을 갖는 제3 기판을 더 구비하고,
상기 제1 기판, 상기 제2 기판 및 상기 제3 기판은 이 순으로 적층되어 있는, 상기 (20)에 기재된 촬상 소자.
(22)
추가로, 상기 제2 기판은, 상기 제3 기판과 면하는 측에, 상기 제1 도전막이 매립되어 형성된 상기 제5 절연막을 포함하는 다층 배선층을 갖고,
상기 제3 기판은, 상기 제2 기판과 면하는 측에, 상기 제2 기판과 면하는 면과 동일 평면을 형성하는 제2 도전막을 포함하는 다층 배선층을 갖고,
상기 제2 기판 및 상기 제3 기판은, 상기 제1 도전막과 상기 제2 도전막의 접합에 의해, 서로 전기적으로 접속되어 있는, 상기 (21)에 기재된 촬상 소자.
(23)
상기 제2 기판과 상기 제3 기판은, Cu-Cu 접합에 의해 서로 전기적으로 접속되어 있는, 상기 (22)에 기재된 촬상 소자.
본 출원은, 일본 특허청에 있어서 2020년 7월 15일에 출원된 일본 특허 출원 번호 2020-121737호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계 상의 요건이나 다른 요인에 따라, 여러가지의 수정, 콤비네이션, 서브 콤비네이션 및 변경을 상도할 수 있는데, 그것들은 첨부의 청구범위나 그 균등물의 범위에 포함되는 것임을 이해할 수 있다.
Claims (23)
- 일 방향으로 연신됨과 함께, 연신 방향과 직교하는 단면에 있어서, 하나의 면의 적어도 한쪽의 단부에 절결을 갖는 복수의 제1 배선을 포함하는 제1 배선층과,
상기 제1 배선층의 표면을 덮는 제1 절연막과,
상기 제1 절연막에 적층되어, 인접하는 상기 복수의 제1 배선 사이에 공극을 형성하는 제2 절연막
을 구비한 촬상 소자. - 제1항에 있어서, 상기 복수의 제1 배선의 상기 단부는, 상기 복수의 제1 배선의 상면에 대한 접선에 대하여 0°보다도 큰 각도를 갖는, 촬상 소자.
- 제1항에 있어서, 상기 복수의 제1 배선은, 서로 다른 배선 간격을 갖고,
상기 복수의 제1 배선 사이에 각각 마련되는 복수의 상기 공극이 형성되는 복수의 홈은, 서로 다른 상기 배선 간격에 따라서 서로 다른 깊이를 갖는, 촬상 소자. - 제3항에 있어서, 상기 복수의 제1 배선은, 상기 서로 다른 배선 간격으로서 제1 간격 및 상기 제1 간격보다도 넓은 제2 간격을 갖고,
상기 제1 간격에 마련되는 제1 공극이 형성되는 제1 홈은, 상기 제2 간격에 마련되는 제2 공극이 형성되는 제2 홈보다도 깊은, 촬상 소자. - 제1항에 있어서, 상기 복수의 제1 배선은, 서로 다른 배선 간격을 갖고,
상기 제2 절연막은, 상기 복수의 제1 배선 사이에 각각 마련되는 복수의 상기 공극이 형성되는 복수의 홈의 측면 및 저면을 덮음과 함께, 상기 서로 다른 배선 간격에 따라서 서로 다른 두께를 갖는, 촬상 소자. - 제5항에 있어서, 상기 복수의 제1 배선은, 상기 서로 다른 배선 간격으로서 제1 간격 및 상기 제1 간격보다도 넓은 제2 간격을 갖고,
상기 제1 간격에 마련되는 제1 공극이 형성되는 제1 홈의 상기 측면 및 상기 저면을 덮는 상기 제2 절연막의 두께는, 상기 제2 간격에 마련되는 제2 공극이 형성되는 제2 홈의 상기 측면 및 상기 저면을 덮는 상기 제2 절연막의 두께보다도 얇은, 촬상 소자. - 제1항에 있엉서, 상기 복수의 제1 배선은, 서로 대략 동일한 피치로 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 공극의 정상부는, 상기 복수의 제1 배선의 표면 높이와 대략 동일한 높이에 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 공극의 저부는, 상기 복수의 제1 배선의 저면 깊이와 대략 동일한 깊이에 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 공극의 정상부는, 양측에 상기 공극이 형성된 상기 복수의 제1 배선의 표면 높이보다도 높은 위치에 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 공극의 저부는, 상기 복수의 제1 배선의 저면 깊이보다도 깊은 위치에 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 복수의 제1 배선 사이에 각각 형성되는 복수의 상기 공극은, 상기 복수의 제1 배선 사이로부터 상기 복수의 제1 배선의 저부로 넓어지는 폭 확대부를 갖는, 촬상 소자.
- 제1항에 있어서, 상기 복수의 제1 배선 사이에 각각 형성되는 복수의 상기 공극은, 상기 복수의 제1 배선의 저부에 있어서 서로 연속하고 있는, 촬상 소자.
- 제1항에 있어서, 제3 절연막을 사이에 두고 상기 제1 배선층의 하방에 형성되고, 상기 일 방향으로 연신되는 복수의 제2 배선을 포함하는 제2 배선층을 더 구비하고,
상기 복수의 제1 배선 간에 각각 형성되는 복수의 상기 공극은, 상기 제3 절연막을 관통하고, 상기 제2 배선층의 상기 복수의 제2 배선의 각각의 사이까지 연속하여 형성되어 있는, 촬상 소자. - 제1항에 있어서, 상기 제2 절연막은, 상기 복수의 제1 배선의 상방에 요철을 갖는, 촬상 소자.
- 제1항에 있어서, 상기 제2 절연막은, 비유전율 k가 3.0 이하인 저유전율 재료를 사용하여 형성되어 있는, 촬상 소자.
- 제1항에 있어서, 상기 제2 절연막에 적층됨과 함께 표면이 평탄한 제4 절연막을 더 갖는, 촬상 소자.
- 제17항에 있어서, 상기 제4 절연막은, 상기 제1 절연막보다도 연마 레이트가 높은 재료를 사용하여 형성되어 있는, 촬상 소자.
- 제17항에 있어서, 상기 제4 절연막은, 산화 실리콘(SiOx), SiOC, SiOF 또는 SiON을 사용하여 형성되어 있는, 촬상 소자.
- 제17항에 있어서, 상기 제1 절연막, 상기 제2 절연막 및 상기 제4 절연막을 사이에 두고, 상기 제1 배선의 적어도 일부와 정면으로 대향하는 제1 도전막과,
상기 제4 절연막에 적층된 제5 절연막을 더 갖고,
상기 제1 도전막은, 상기 제5 절연막에 매립되어 형성되고, 상기 제1 도전막의 표면은, 상기 제5 절연막의 표면과 동일 평면을 형성하고 있는, 촬상 소자. - 제20항에 있어서, 제1 반도체 기판에, 광전 변환을 행하는 센서 화소를 갖는 제1 기판과,
제2 반도체 기판에, 상기 센서 화소로부터 출력된 전하에 기초하는 화소 신호를 출력하는 판독 회로를 갖는 제2 기판과,
제3 반도체 기판에, 상기 화소 신호를 처리하는 로직 회로 및 상기 화소 신호를 보유하는 메모리 회로의 적어도 한쪽을 갖는 제3 기판을 더 구비하고,
상기 제1 기판, 상기 제2 기판 및 상기 제3 기판은 이 순으로 적층되어 있는, 촬상 소자. - 제21항에 있어서, 또한, 상기 제2 기판은, 상기 제3 기판과 면하는 측에, 상기 제1 도전막이 매립되어 형성된 상기 제5 절연막을 포함하는 다층 배선층을 갖고,
상기 제3 기판은, 상기 제2 기판과 면하는 측에, 상기 제2 기판과 면하는 면과 동일 평면을 형성하는 제2 도전막을 포함하는 다층 배선층을 갖고,
상기 제2 기판 및 상기 제3 기판은, 상기 제1 도전막과 상기 제2 도전막의 접합에 의해, 서로 전기적으로 접속되어 있는, 촬상 소자. - 제22항에 있어서, 상기 제2 기판과 상기 제3 기판은, Cu-Cu 접합에 의해 서로 전기적으로 접속되어 있는, 촬상 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2020-121737 | 2020-07-15 | ||
| JP2020121737 | 2020-07-15 | ||
| PCT/JP2021/025802 WO2022014461A1 (ja) | 2020-07-15 | 2021-07-08 | 撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230038176A true KR20230038176A (ko) | 2023-03-17 |
Family
ID=79555424
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020237000038U KR20230001949U (ko) | 2018-11-16 | 2019-05-17 | 자력 흡착형 커넥터 |
| KR1020237000038A KR20230038176A (ko) | 2020-07-15 | 2021-07-08 | 촬상 소자 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020237000038U KR20230001949U (ko) | 2018-11-16 | 2019-05-17 | 자력 흡착형 커넥터 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230282666A1 (ko) |
| EP (1) | EP4184555A4 (ko) |
| JP (1) | JPWO2022014461A1 (ko) |
| KR (2) | KR20230001949U (ko) |
| CN (1) | CN115769366A (ko) |
| TW (1) | TW202207447A (ko) |
| WO (1) | WO2022014461A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193104A (ja) | 2008-02-14 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135442A (ja) * | 1996-11-01 | 1998-05-22 | Sharp Corp | 固体撮像素子 |
| JP2009123840A (ja) * | 2007-11-13 | 2009-06-04 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2009188250A (ja) * | 2008-02-07 | 2009-08-20 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN105896168B (zh) | 2016-05-31 | 2018-11-13 | 东莞市巨柏五金科技有限公司 | 一种连接器 |
| CN109920808B (zh) * | 2017-12-13 | 2024-05-14 | 松下知识产权经营株式会社 | 摄像装置 |
| JP2020096225A (ja) * | 2018-12-10 | 2020-06-18 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び電子機器 |
| US20200194301A1 (en) * | 2018-12-12 | 2020-06-18 | United Microelectronics Corp. | Metal interconnection and forming method thereof |
| JP2020121737A (ja) | 2019-01-29 | 2020-08-13 | 株式会社吉野工業所 | カップ状容器 |
| JP6717404B2 (ja) * | 2019-04-16 | 2020-07-01 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
-
2019
- 2019-05-17 KR KR2020237000038U patent/KR20230001949U/ko not_active Application Discontinuation
-
2021
- 2021-06-21 TW TW110122552A patent/TW202207447A/zh unknown
- 2021-07-08 KR KR1020237000038A patent/KR20230038176A/ko active Search and Examination
- 2021-07-08 JP JP2022536307A patent/JPWO2022014461A1/ja active Pending
- 2021-07-08 CN CN202180048719.0A patent/CN115769366A/zh active Pending
- 2021-07-08 WO PCT/JP2021/025802 patent/WO2022014461A1/ja unknown
- 2021-07-08 US US18/004,484 patent/US20230282666A1/en active Pending
- 2021-07-08 EP EP21842588.2A patent/EP4184555A4/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193104A (ja) | 2008-02-14 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230282666A1 (en) | 2023-09-07 |
| EP4184555A4 (en) | 2024-02-28 |
| TW202207447A (zh) | 2022-02-16 |
| CN115769366A (zh) | 2023-03-07 |
| JPWO2022014461A1 (ko) | 2022-01-20 |
| EP4184555A1 (en) | 2023-05-24 |
| WO2022014461A1 (ja) | 2022-01-20 |
| KR20230001949U (ko) | 2023-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11798972B2 (en) | Imaging element | |
| US20220353449A1 (en) | Imaging device | |
| WO2020122010A1 (en) | Imaging device and electronic apparatus | |
| WO2020170936A1 (ja) | 撮像装置 | |
| CN112868102A (zh) | 固态摄像元件和摄像装置 | |
| CN113892181A (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI774113B (zh) | 攝像元件及攝像元件之製造方法 | |
| US20220123040A1 (en) | Semiconductor device and imaging unit | |
| JP7472032B2 (ja) | 撮像素子および電子機器 | |
| CN116648785A (zh) | 固态成像装置 | |
| CN116114069A (zh) | 摄像装置和光接收元件 | |
| US20220157876A1 (en) | Imaging unit, method of manufacturing imaging unit, and semiconductor device | |
| WO2020129712A1 (ja) | 撮像装置 | |
| KR20230038176A (ko) | 촬상 소자 | |
| WO2022254824A1 (ja) | 撮像素子 | |
| WO2022249596A1 (ja) | 撮像素子および撮像素子の製造方法 | |
| US20230275020A1 (en) | Wiring structure, method of manufacturing the same, and imaging device | |
| US20230268369A1 (en) | Wiring structure, method of manufacturing the same, and imaging device | |
| WO2023135934A1 (ja) | 撮像素子および撮像素子の製造方法 | |
| WO2023223743A1 (ja) | 光検出素子 | |
| CN113940058A (zh) | 摄像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |