KR20230037634A - 전원 공급 회로, 칩 및 디스플레이 스크린 - Google Patents

전원 공급 회로, 칩 및 디스플레이 스크린 Download PDF

Info

Publication number
KR20230037634A
KR20230037634A KR1020237004935A KR20237004935A KR20230037634A KR 20230037634 A KR20230037634 A KR 20230037634A KR 1020237004935 A KR1020237004935 A KR 1020237004935A KR 20237004935 A KR20237004935 A KR 20237004935A KR 20230037634 A KR20230037634 A KR 20230037634A
Authority
KR
South Korea
Prior art keywords
triode
switch
current mirror
current
amplifier
Prior art date
Application number
KR1020237004935A
Other languages
English (en)
Inventor
잉제 마
Original Assignee
칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩원 테크놀로지(베이징) 컴퍼니 리미티드 filed Critical 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Publication of KR20230037634A publication Critical patent/KR20230037634A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전원 공급 회로, 칩 및 디스플레이 스크린을 제공하며, 상기 회로는, 기준 회로, 제1 전류 미러 그룹, 제1 스위치, 제2 전류 미러 그룹, 제2 스위치 및 출력 스테이지를 포함하되, 상기 기준 회로는 1단계 미러 전류를 생성하고; 상기 제1 전류 미러 그룹은 상기 기준 회로에 연결되며; 상기 제1 스위치는 상기 제1 전류 미러 그룹에 연결되어 상기 제1 전류 미러 그룹의 접속 또는 차단을 제어하고; 상기 제2 전류 미러 그룹은 상기 제1 전류 미러 그룹에 연결되며; 상기 제2 스위치는 상기 제2 전류 미러 그룹에 연결되어 상기 제2 전류 미러 그룹의 접속 또는 차단을 제어하고; 상기 제1 스위치와 상기 제2 스위치가 접속될 때, 상기 제1 전류 미러 그룹과 상기 제2 전류 미러 그룹은 함께 전류 미러를 형성하고, 상기 1단계 미러 전류에 대해 미러 처리를 수행하여 출력 전류를 획득하며; 상기 출력 스테이지는 상기 제2 전류 미러 그룹에 연결되어, 상기 출력 전류를 출력한다. 본 발명은 출력 정전류원의 전체 전류 범위 내에서 전류 정밀도를 효과적으로 향상시킨다.

Description

전원 공급 회로, 칩 및 디스플레이 스크린
관련 출원의 상호 참조
본 발명은 2020년 12월 17일 중국특허청에 제출된 출원번호가 202011501641.7이고, 명칭이 "전원 공급 회로, 칩 및 디스플레이 스크린"인 중국특허출원의 우선권을 요구하는 바, 그 모든 내용은 참조로서 본 발명에 인용된다.
본 발명은 회로 기술 분야에 관한 것으로, 구체적으로, 전원 공급 회로, 칩 및 디스플레이 스크린에 관한 것이다.
LED(Light Emitting Diode, 발광 다이오드) 디스플레이 스크린은 플랫 패널 디스플레이로, 하나 하나의 작은 LED 모듈 패널로 구성되며, 문자, 이미지, 동영상 등 다양한 정보를 표시하는 기기이다. LED 디스플레이 스크린은 마이크로 전자 기술, 컴퓨터 기술, 정보 처리 기술을 통합하여, 컬러가 선명하고, 동작 범위가 넓으며, 휘도가 높고, 수명이 길며, 작업이 안정적이고 신뢰할만한 등의 장점을 가진다. 이에 기반하여, LED 디스플레이 스크린은 상업 미디어, 문화 공연장, 스포츠 경기장, 정보 전달, 뉴스 보도, 증권 거래 등 다양한 장소에서 널리 사용되어 다양한 환경의 수요를 만족시킬 수 있다.
LED 디스플레이 스크린은 구동 칩으로 디스플레이해야 한다. 반면, 종래의 구동 칩 회로에서, 전류 정밀도가 일반적으로 높지 않아, 요구를 충족시킬 수 없다.
본 발명의 실시예는 전원 공급 회로, 칩 및 디스플레이 스크린을 제공하는 데 그 목적이 있다.
본 발명의 실시예는 전원 공급 회로를 제공하는 바, 기준 회로, 제1 전류 미러 그룹, 제1 스위치, 제2 전류 미러 그룹, 제2 스위치 및 출력 스테이지를 포함하되, 상기 기준 회로는 1단계 미러 전류를 생성하고; 상기 제1 전류 미러 그룹은 상기 기준 회로에 연결되며; 상기 제1 스위치는 상기 제1 전류 미러 그룹에 연결되어 상기 제1 전류 미러 그룹의 접속 또는 차단을 제어하고; 상기 제2 전류 미러 그룹은 상기 제1 전류 미러 그룹에 연결되며; 상기 제2 스위치는 상기 제2 전류 미러 그룹에 연결되어 상기 제2 전류 미러 그룹의 접속 또는 차단을 제어하고; 상기 제1 스위치와 상기 제2 스위치가 접속될 때, 상기 제1 전류 미러 그룹과 상기 제2 전류 미러 그룹은 함께 전류 미러를 형성하고, 상기 1단계 미러 전류에 대해 미러 처리를 수행하여 출력 전류를 획득하며; 상기 출력 스테이지는 상기 제2 전류 미러 그룹에 연결되어, 상기 출력 전류를 출력한다.
선택 가능하게, 상기 제1 전류 미러 그룹은 제1 증폭기 및 복수의 제1 트라이오드를 포함하되, 상기 제1 증폭기의 반전 입력단은 기 설정된 전압 신호에 연결되고; 각각의 상기 제1 트라이오드의 드레인은 상기 제1 증폭기의 비반전 입력단에 각각 연결되며, 상기 제1 트라이오드의 게이트는 상기 제1 스위치를 통해 상기 제1 증폭기의 출력단에 연결되고, 상기 제1 트라이오드의 소스는 접지된다.
선택 가능하게, 상기 제1 스위치는 복수의 제1 서브 스위치를 포함하되, 각각의 상기 제1 트라이오드의 게이트는 상기 제1 서브 스위치의 일단에 각각 연결되고, 상기 제1 서브 스위치의 타단은 상기 제1 증폭기의 출력단에 연결된다.
선택 가능하게, 상기 제2 전류 미러 그룹은 제2 증폭기 및 복수의 제2 트라이오드를 포함하되, 상기 제2 증폭기의 비반전 입력단은 상기 제1 트라이오드의 드레인에 연결되고, 상기 제2 증폭기의 출력단은 상기 출력 스테이지에 연결되며; 각각의 상기 제2 트라이오드의 드레인은 상기 제2 증폭기의 반전 입력단에 각각 연결되고, 상기 제2 트라이오드의 게이트는 상기 제2 스위치를 통해 상기 제1 증폭기의 출력단에 연결되며, 상기 제2 트라이오드의 소스는 접지된다.
선택 가능하게, 상기 제2 트라이오드는 NMOS 소자이다.
선택 가능하게, 상기 제2 스위치는 복수의 제2 서브 스위치를 포함하되, 각각의 상기 제2 트라이오드의 게이트는 상기 제2 서브 스위치의 일단에 각각 연결되고, 상기 제2 서브 스위치의 타단은 상기 제1 증폭기의 출력단에 연결된다.
선택 가능하게, 상기 제1 전류 미러 그룹과 상기 제2 전류 미러 그룹 사이에 연결된 버퍼를 더 포함한다.
선택 가능하게, 상기 기준 회로는 기준 증폭기 및 외부 저항을 포함하되, 상기 기준 증폭기의 반전 입력단은 기준 신호에 접속되고; 상기 외부 저항의 제1 단은 상기 기준 증폭기의 비반전 입력단에 연결되며, 상기 외부 저항의 제2 단은 접지된다.
선택 가능하게, 상기 기준 회로는 제3 트라이오드 및 제4 트라이오드를 더 포함하되, 상기 제3 트라이오드의 게이트는 상기 기준 증폭기의 출력단에 연결되고, 상기 제3 트라이오드의 드레인은 상기 외부 저항의 상기 제1 단에 연결되며, 상기 제3 트라이오드의 소스는 접지되고; 상기 제4 트라이오드의 게이트는 상기 기준 증폭기의 출력단에 연결되며, 상기 제4 트라이오드의 드레인은 각각의 상기 제1 트라이오드의 드레인에 각각 연결되고, 상기 제4 트라이오드의 소스는 접지된다.
선택 가능하게, 상기 출력 스테이지는 제5 트라이오드를 포함하되, 상기 제5 트라이오드의 게이트는 상기 제2 증폭기의 출력단에 연결되고, 상기 제5 트라이오드의 소스는 각각의 상기 제2 트라이오드의 드레인에 각각 연결되며, 상기 제5 트라이오드의 드레인은 피구동 회로에 연결된다.
선택 가능하게, 상기 제1 스위치와 상기 제2 스위치에 각각 연결되어, 상기 제1 스위치와 상기 제2 스위치에 제어 신호를 송신하는 컨트롤러를 더 포함한다.
본 발명의 실시예는 구동 칩을 더 제공하고, 상기 구동 칩은 본 발명의 실시예에 따른 상기 전원 공급 회로를 포함한다.
선택 가능하게, 상기 구동 칩은 LED 디스플레이 스크린의 구동 칩이다.
본 발명의 실시예는 디스플레이 스크린을 더 제공하는 바, 상기 디스플레이 스크린은 본 발명의 실시예에 따른 상기 전원 공급 회로를 포함하되; 상기 전원 공급 회로의 공통 양극은 상기 디스플레이 스크린을 구동하거나, 또는 상기 전원 공급 회로의 공통 음극은 상기 디스플레이 스크린을 구동한다.
선택 가능하게, 상기 디스플레이 스크린은 LED 디스플레이 스크린이다.
본 발명에 의해 제공되는 전원 공급 회로, 칩 및 디스플레이 스크린은 제1 전류 미러 그룹에 제1 스위치를 설치하고 제2 전류 미러 그룹에 제2 스위치를 설치하는 것을 통해, 두 개의 전류 미러 그룹의 차단 및 접속을 각각 제어하고, 제1 스위치와 제2 스위치가 접속될 때, 제1 전류 미러 그룹과 제2 전류 미러 그룹은 함께 전류 미러를 형성하고, 기본 회로에 의해 생성된 1단계 미러 전류에 대해 미러 처리를 수행하여, 출력 전류를 획득하며; 출력 스테이지를 통해 출력 전류를 정전류원으로 출력한다. 이로써, 출력 전류 정밀도에 대한 출력 정전류원 스위치의 영향을 줄이고, 내부 루프의 안정성을 향상시켜, 출력 정전류원의 전체 전류 범위 내에서 전류 정밀도를 효과적으로 향상시킨다.
본 발명의 실시예의 기술적 해결수단을 보다 명확하게 설명하기 위해, 아래에 본 발명의 실시예에서 사용되는 도면을 간단히 소개하며, 반드시 이해해야 할 것은, 하기의 도면은 본 발명의 일부 실시예를 도시할 뿐, 범위에 대한 한정으로 간주하여서는 아니되며, 본 기술분야의 통상의 기술자들은 창조적 노력을 하지 않는 전제하에 이러한 도면으로부터 다른 관련된 도면을 얻을 수 있을 것이다.
도 1a는 본 발명의 실시예에 따른 전원 공급 회로의 구조 개략도이다.
도 1b는 본 발명의 실시예에 따른 전원 공급 회로의 구조 개략도이다.
도 1c는 본 발명의 실시예에 따른 전류 미러의 원리 개략도이다.
도 2는 본 발명의 실시예에 따른 전원 공급 회로의 구조 개략도이다.
도 3은 본 발명의 실시예에 따른 전원 공급 회로의 구조 개략도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 정전류원 출력 채널의 등가 회로 구조 개략도이다.
[부호의 설명]
1: 전원 공급 회로, 10: 기준 회로, 20: 전류 미러, 30: 출력 회로, 21: 제1 전류 미러 그룹, 22: 제1 스위치, 23: 제2 전류 미러 그룹, 24: 제2 스위치, 25: 출력 스테이지, 26: 버퍼, 27: 컨트롤러, OP1: 제1 증폭기, NM0: 제1 트라이오드, K0: 제1 서브 스위치, NM1: 제2 트라이오드, K1: 제2 서브 스위치, OP0: 기준 증폭기, Rext: 외부 저항, PM0: 제3 트라이오드, PM1: 제4 트라이오드, DRIVER_OP: 제2 증폭기, NM2: 제5 트라이오드, I0: 기준 전류, I1: 1단계 미러 전류, Iout: 출력 전류, Vref: 기준 전압, LED: 발광 다이오드
아래 본 발명의 실시예의 첨부 도면에 결부하여, 본 발명의 실시예의 기술적 해결수단을 설명하도록 한다. 본 발명의 설명에서, "제1", "제2" 등 용어는 단지 구분하여 설명하기 위한 것일 뿐, 상대적인 중요성을 나타내거나 암시하는 것으로 해석되어서는 아니된다.
도 1에 도시된 바와 같이, 본 실시예는 전원 공급 회로(1)를 제공하며, 상기 전원 공급 회로(1)는 각각 기준 회로(10), 전류 미러(20) 및 출력 회로(30) 세 개 부분을 주요하게 포함하고, 상기 전원 공급 회로(1)는 LED 디스플레이 스크린의 구동 칩에 응용될 수 있으며, 정전류원 생성 회로로 사용할 수 있다. 여기서, 기준 회로(10)는 내장된 기준 전압(VREF)과 외부 저항(REXT)을 이용하여 기준 전류(I0)를 생성한 후, 전류 미러(20)에 의해 기준 전류(I0)를 처리하여, 전류 I1를 획득하고; 마지막으로, 출력 회로(30)는 출력 전류(Iout)를 생성하고 구동한다. 여기서, 전류 미러(20)와 출력 회로(30)는 LED 공통 양극 구조에 적응하고, 멀티 채널 구동 능력의 요구를 충족해야 한다.
도 1b에 도시된 바와 같이, 본 실시예는 전원 공급 회로(1)의 구체적인 회로도를 제공하며, 칩 내부의 밴드갭 기준 전압 소스에 의해 생성된 기준 전압(VREF)을 포함하되, 오차 증폭기(OP0), 트라이오드(PM0) 및 외부 저항(REXT)을 이용하여 네거티브 피드백 구조를 형성하며, 아래와 같은 기준 전류(I0)를 획득하되:
Figure pct00001
트라이오드 PM0, 트라이오드 PM1로 구성된 전류 미러를 통해 정확하게 매칭된 전류 I1을 획득한다.
상기 트라이오드는 MOS(Metal-Oxide-Semiconductor Field-Effect Transistor, 금속-산화물 반도체 전계 효과 트라이오드) 소자를 사용할 수 있다. 실제 응용에서, 동일한 전압 바이어스에서 MOS 소자의 전류는 소자 크기에 비례하며, 동일한 크기의 MOS 소자를 사용하면, MOS 소자의 개수에 의해 전류 비율이 결정되고, MOS 소자의 개수를 조정하여, 필요한 전류 비율을 획득한다. 본 실시예에서는 트라이오드 NM0, 트라이오드 NM1 및 트라이오드 NM2 사이에 전류 미러의 효과를 형성할 수 있으며, 아래, 전류 미러(20)를 형성하는 원리를 상세하게 설명한다.
전류 미러(20)의 원리도는 도 1c에 도시된 바와 같고, 트라이오드 NM0과 트라이오드 NM1이 동일한 게이트 전압 Vg1을 갖는다고 가정하면, 트라이오드 NM2의 게이트 전압은 Vg2이고, 트라이오드 NM0, 트라이오드 NM1, 트라이오드 NM2의 드레인 전압은 각각 Vd0, Vd1, Vd2이며, 만약 Vg1이 Vg2와 같고, Vd1이 Vd2와 같으면, 트라이오드 NM1과 트라이오드 NM2의 두 소자가 동일한 바이어스 조건에서, 전류 I1은 전류 I2와 같고, 즉, 전류 I2는 전류 I1을 미러링한다.
상기 원리에 의해, 도 1b에 도시된 트라이오드 PM1과 트라이오드 NM0의 전류 분기에는 다음과 같다:
Figure pct00002
여기서, K는 트라이오드 PM1과 트라이오드 NM0의 미러 비율로, 선택한 소자의 성능에 의해 결정된다. 다음으로, 오차 증폭기(OP1), 트라이오드 NM0로 구성된 네거티브 피드백 구조를 이용하여, 트라이오드 NM0의 드레인 전압 VCRES을 설정하고, 얻어진 트라이오드 NM0의 게이트 전압은 VGATE이며, 동시에 정확하게 채널 출력 전류 Iout를 미러링하려면, 트라이오드 NM1의 게이트 전압이 VGATE와 같아야 하고, 드레인 전압이 VCRES와 같아야 하며, 증폭기 DRIVER_OP와 트라이오드 NM2로 구성된 네거티브 피드백 루프를 이용하여, 트라이오드 NM1의 드레인 전압을 트라이오드 NM0의 드레인 전압과 동일하게 설정하고, LED 공통 양극 구조의 구동 칩은 두 번의 전류 미러를 통과하며, 아래와 같은 관계를 갖는다.
Figure pct00003
여기서, 트라이오드 NM0와 트라이오드 NM1의 미러 비율은 M:N이므로, 외부 저항(REXT) 및 전류 미러의 비율을 조정하여 필요한 정확한 출력 전류(Iout)를 획득할 수 있다.
상기 전원 공급 회로에서, 트라이오드 NM0와 트라이오드 NM1의 미러 비율은 M:N이고, 요구를 충족하는 전류 정밀도를 유지하면서 트라이오드 NM0 분기 전류를 줄일 수 있는 적합한 비율을 선택해야 하며, 칩의 정적 전력 소비를 합리적으로 줄여야 한다.
도 2에 도시된 바와 같이, 본 실시예는 전원 공급 회로(1)를 제공하고, 상기 전원 공급 회로(1)는 기준 회로(10), 제1 전류 미러 그룹(21), 제1 스위치(22), 제2 전류 미러 그룹(23), 제2 스위치(24) 및 출력 스테이지(25)를 포함하되, 여기서,
기준 회로(10)는 1단계 미러 전류(I1)를 생성하고; 제1 전류 미러 그룹(21)은 상기 기준 회로(10)에 연결되며; 제1 스위치(22)는 상기 제1 전류 미러 그룹(21)에 연결되어, 상기 제1 전류 미러 그룹(21)의 접속 또는 차단을 제어하고; 제2 전류 미러 그룹(23)은 상기 제1 전류 미러 그룹(21)에 연결되며; 제2 스위치(24)는 상기 제2 전류 미러 그룹에 연결되어(23), 상기 제2 전류 미러 그룹(23)의 접속 또는 차단을 제어하고; 상기 제1 스위치(22)와 상기 제2 스위치(24)가 접속될 때, 상기 제1 전류 미러 그룹(21)과 상기 제2 전류 미러 그룹(23)은 조합되어 전류 미러를 형성하고, 상기 1단계 미러 전류(I1)에 대해 미러 처리를 수행하여, 출력 전류(Iout)를 획득하며; 출력 스테이지(25)는 상기 제2 전류 미러 그룹에 연결되어(23), 상기 출력 전류(Iout)를 출력한다.
선택 가능하게, 상기 제1 전류 미러 그룹(21)과 상기 제2 전류 미러 그룹(23) 사이에 연결된 버퍼(26)를 더 포함한다. 버퍼(26)는 피드백의 노이즈를 감소시키고, 전류 정밀도를 보장하는 동시에, 네거티브 피드백 루프의 안정성을 향상시킬 수 있다.
선택 가능하게, 상기 제1 스위치(22)와 상기 제2 스위치(24)에 각각 연결되어, 상기 제1 스위치(22)와 상기 제2 스위치(24)로 제어 신호를 송신하는 컨트롤러(27)를 더 포함한다.
도 3에 도시된 바와 같이, 본 실시예는 전원 공급 회로(1)를 제공하고, 상기 제1 전류 미러 그룹(21)은 제1 증폭기(OP1) 및 복수의 제1 트라이오드(NM0)를 포함하되, 상기 제1 증폭기(OP1)의 반전 입력단은 기 설정된 전압 신호에 연결되고; 각각의 상기 제1 트라이오드(NM0)의 드레인은 상기 제1 증폭기(OP1)의 비반전 입력단에 각각 연결되며, 상기 제1 트라이오드(NM0)의 게이트는 상기 제1 스위치(22)를 통해 상기 제1 증폭기(OP1)의 출력단에 연결되고, 상기 제1 트라이오드(NM0)의 소스는 접지된다. 도 3에서는 네 개의 제1 트라이오드(NM0)를 예로 들었다.
선택 가능하게, 상기 제1 스위치(22)는 복수의 제1 서브 스위치(K0)를 포함하되, 각각의 상기 제1 트라이오드(NM0)의 게이트는 상기 제1 서브 스위치(K0)의 일단에 각각 연결되고, 상기 제1 서브 스위치(K0)의 타단은 상기 제1 증폭기(OP1)의 출력단에 연결된다.
선택 가능하게, 상기 제2 전류 미러 그룹(23)은 제2 증폭기(DRIVER_OP) 및 복수의 제2 트라이오드(NM1)를 포함하되, 상기 제2 증폭기(DRIVER_OP)의 비반전 입력단은 상기 제1 트라이오드(NM0)의 드레인에 연결되고, 상기 제2 증폭기(DRIVER_OP)의 출력단은 상기 출력 스테이지(25)에 연결되며; 각각의 상기 제2 트라이오드(NM1)의 드레인은 상기 제2 증폭기(DRIVER_OP)의 반전 입력단에 각각 연결되고, 상기 제2 트라이오드(NM1)의 게이트는 상기 제2 스위치(24)를 통해 상기 제1 증폭기(OP1)의 출력단에 연결되며, 상기 제2 트라이오드(NM1)의 소스는 접지된다. 도 3에서는 네 개의 제2 트라이오드(NM1)를 예로 들었다.
선택 가능하게, 상기 제2 스위치(24)는 복수의 제2 서브 스위치(K1)를 포함하되, 각각의 상기 제2 트라이오드(NM1)의 게이트는 상기 제2 서브 스위치(K1)의 일단에 각각 연결되고, 상기 제2 서브 스위치(K1)의 타단은 상기 제1 증폭기(OP1)의 출력단에 연결된다.
선택 가능하게, 버퍼(26)는 상기 제1 전류 미러 그룹(21)과 상기 제2 전류 미러 그룹(23) 사이에 연결될 수 있다.
선택 가능하게, 상기 기준 회로(10)는 기준 증폭기(OP0) 및 외부 저항(Rext)을 포함하되, 상기 기준 증폭기(OP0)의 반전 입력단은 기준 신호에 접속되고, 기준 신호는 기준 전압(Vref)일 수 있으며; 상기 외부 저항(Rext)의 제1 단은 상기 기준 증폭기(OP0)의 비반전 입력단에 연결되며, 상기 외부 저항(Rext)의 제2 단은 접지된다.
선택 가능하게, 상기 기준 회로(10)는 제3 트라이오드(PM0) 및 제4 트라이오드(PM1) 더 포함하되, 상기 제3 트라이오드(PM0)의 게이트는 상기 기준 증폭기(OP0)의 출력단에 연결되고, 상기 제3 트라이오드(PM0)의 드레인은 상기 외부 저항(Rext)의 상기 제1 단에 연결되며, 상기 제3 트라이오드(PM0)의 소스는 접지되고; 상기 제4 트라이오드(PM1)의 게이트는 상기 기준 증폭기(OP0)의 출력단에 연결되고, 상기 제4 트라이오드(PM1)의 드레인은 각각의 상기 제1 트라이오드(NM0)의 드레인에 각각 연결되며, 상기 제4 트라이오드(PM1)의 소스는 접지된다.
선택 가능하게, 상기 출력 스테이지(25)는 제5 트라이오드(NM2)를 포함하되, 상기 제5 트라이오드(NM2)의 게이트는 상기 제2 증폭기(DRIVER_OP)의 출력단에 연결되고, 상기 제5 트라이오드(NM2)의 소스는 각각의 상기 제2 트라이오드(NM1)의 드레인에 각각 연결되며, 상기 제5 트라이오드(NM2)의 드레인은 피구동 회로에 연결된다.
도 3에 도시된 바와 같이, 본 실시예의 전원 공급 회로(1)의 원리를 더욱 명확하게 설명하기 위해, 제1 트라이오드(NM0)가 네 개이고, 각각 트라이오드 NM0:1~트라이오드 NM0:4이며; 제2 트라이오드(NM1)가 네 개이고, 각각 트라이오드 NM1:1~트라이오드NM1:4이며; 제1 스위치(22)가 4개이고, 각각 제1 서브 스위치 K0:1~제1 서브 스위치 K0:4이며; 제2 스위치(2)가 네 개이고, 각각 제2 서브 스위치 K1:1~제2 서브 스위치 K1:4인 것으로 가정하며; 이를 기반으로 세부 원리를 설명하면 다음과 같다.
우선, 제1 전류 미러 그룹(21)과 제2 전류 미러 그룹(23)의 미러 비율 N/M의 범위가 4~8이라고 가정하면, 소자 성능을 충족시키면서, 칩의 전력 소비를 줄이는 것을 목적으로 한다.
다음으로, 전압(VGATE)을 하나의 버퍼(26)를 통해 채널의 제2 트라이오드(NM1)의 게이트로 수송하고, 전압(VGATE)을 채널의 제2 트라이오드(NM1)의 게이트로 직접 수송하는 방식과 비교하면, 버퍼(26)는 정전류원 생성 회로와 정전류원 출력 채널을 분리하여, 정전류원에 대한 논스톱 스위치의 정전류원 출력 채널에서 생성된 노이즈의 영향을 방지하고; 멀티 채널 구조에서, 제1 증폭기(OP1)는 복수의 제2 트라이오드(NM1)를 구동해야 하고, 제2 트라이오드(NM1)는 NMOS(N-Metal-Oxide-Semiconductor, N형 금속-산화물-반도체)가 될 수 있으며, 이는 제1 증폭기(OP1)의 출력 노드에서 큰 기생 커패시터에 기여하므로, 버퍼(26)는 전압(VGATE)의 구동 능력을 향상시킬 뿐만 아니라, 제1 증폭기(OP1)의 설계 난이도를 감소시킬 수도 있다.
마지막으로, 제1 전류 미러 그룹(21) 중의 제1 트라이오드(NM0) 및 그 채널의 미러 전류를 네 개 그룹으로 나누되, 여기서 제1 서브 스위치 K0:1과 제2 서브 스위치 K1:1의 제어 신호는 동일하고, 제1 서브 스위치 K0:2와 제2 서브 스위치 K1:2의 제어 신호는 동일하며, 제1 서브 스위치 K0:3과 제2 서브 스위치 K1:3의 제어 신호는 동일하고, 제1 서브 스위치 K0:4와 제2 서브 스위치 K1:4의 제어 신호는 동일하며, 상기 스위치의 제어 신호는 컨트롤러(27)에 의해 제공된다. 상이한 장면에서 전류 설정에 대한 요구가 다르며, 각 서브 스위치가 상이한 그룹 수의 제1 트라이오드(NM0)와 제2 트라이오드(NM1) 조합을 오픈하는 것을 통해, 상이한 전류 미러를 구성할 수 있으므로, 출력 전류(Iout) 범위가 넓다는 전제하에 정전류원의 정밀도를 향상시킬 수 있다. 이해하기 쉽게 원리를 설명하면 다음과 같다.
도 4a 내지 도 4c에 도시된 바와 같이, 본 실시예의 전원 공급 회로(1)의 정전류원 출력 채널 회로의 등가회로 개략도이고, 여기서, 도 4a는 정전류원 출력 채널과 발광 다이오드(LED)의 연결 회로도를 나타내며, 소자의 부정합에 의해 도입된 오차만 정전류원의 주요 오차원(source of error)으로 사용된다고 가정하면, 정전류원 출력 채널에는 주요하게 Voff1(전류 미러를 구성하는 NMOS 트라이오드의 임계 전압의 등가 오프셋 전압)와 Voff2(DRIVER_OP1의 등가 입력 오프셋 전압) 두 가지 오차원이 있고, 도 4a에 도시된 회로는 도 4b에 도시된 등가 회로와 같을 수 있으며, 나아가, 도 4c에 도시된 등가 회로와 같을 수 있고, 이때, 도 4a의 출력 정전류원 전류는 도 4c에 도시된 바이어스된 NMOS 트라이오드의 전류와 같을 수 있다.
실제 응용에서, NMOS 트라이오드의 전류와 이의 게이트, 드레인 전압의 관계(일부 2차 효과는 무시함)는 아래 공식에 도시된 바와 같다.
Figure pct00004
μ은 채널 전류 이동도이고; COX는 단위 면적당 게이트 산화층 커패시터이며; W/L은 MOS 트라이오드의 장폭비이고; VGS는 MOS 소자 게이트-소스 사이의 전압이며; VDS는 MOS 소자 드레인-소스 사이의 전압이고; VTH는 MOS 소자의 임계 전압이다.
전압 Voff1과 전압 Voff2에 의해 도입된 전류 오차와 드레인 소스 전류 IDS의 비율
Figure pct00005
과
Figure pct00006
을 각각 계산하여, 공식 (2) 및 공식 (3)을 획득할 수 있으며, 산출 과정은 다음과 같다.
Figure pct00007
,
Figure pct00008
를 통해,
Figure pct00009
를 획득할 수 있다.
공식 (2)와 공식 (3)은, 제2 트라이오드(NM1)의 게이트-소스 전압이 클수록 출력 전류(Iout)에 대한 오프셋에 의해 도입된 오차원의 영향이 더 작다는 것을 설명한다.
실제 응용 장면에서, 채널 전류가 수 밀리암페어에서 수십 밀리암페어로 변화할 때, 도 3에 도시된 전원 공급 회로(1)가 정상적으로 작동할 때의 회로 연결 상태는 VDS는 변하지 않고, 내부에서 설정한 전압 VCRES와 같다는 것을 알 수 있다. 공식 (1)에 의해, W/L을 감소시키는 것(즉, 제2 트라이오드(NM1)의 개수를 줄이는 것과 동일함)은 VGS 전압을 높이는 것에 상당하므로, 출력 전류(Iout)가 비교적 작을 때, 제1 서브 스위치 K0:1 및 제2 서브 스위치 K1:1만 켜고, 이때, 전원 공급 회로(1)의 정밀도가 최적이다. 출력 전류(Iout)가 증가하여, 제1 트라이오드 NM0:1, 제2 트라이오드 NM1:1의 능력을 초과하고, 제1 서브 스위치 K0:2 및 제2 서브 스위치 K1:2를 다시 켜면, 이와 같이, 설정된 출력 전류(Iout)가 확대됨에 따라, 제1 서브 스위치 K0:1~K0:4 및 제2 서브 스위치 K1:1~K1:4를 하나씩 켜며, 즉, 출력 전류(Iout)가 비교적 작을 때 비교적 적은 그룹 수의 NMOS 소자를 사용하여 구동하면, 칩의 전류 정밀도를 향상시킬 수 있다.
일반적으로, 정전류원 전류 범위는 수 mA에서 수십 mA로 매우 크며, 이러한 넓은 범위에서, 같은 크기의 MOS 소자를 사용하면 전류 정밀도가 크게 변화하므로, 본 실시예는 그룹화의 개념을 제안하고, 상이한 출력 전류 설정에 대해, 상이한 수의 MOS 트라이오드를 켬으로써, 상이한 그룹이 상이한 전류에 적용되도록 하여 큰 전류 변화 상황에서 칩의 전류 정밀도를 향상시킨다.
상기 전원 공급 회로(1)는 적합한 제1 트라이오드(NM0)와 제2 트라이오드(NM1)의 미러 비율 M:N을 선택하여, 전류 정밀도를 확보하는 전제하에, 칩의 정적 전력 소비를 감소시키고; 전류 미러 NMOS 트라이오드의 게이트 전압(VGATE) 통로에 하나의 버퍼(26)가 추가되어, 제1 증폭기(OP1)의 구동 능력 요구를 낮추고, 피드백의 노이즈를 줄이며, 전류 정밀도를 확보하는 동시에, 제1 증폭기(OP1)와 제1 트라이오드(NM0)의 네거티브 피드백 루프의 안정성을 향상시키고; 정전류원은 그룹화 모드를 사용하여, 출력 정전류원의 전체 전류 범위 내에서 전류 정밀도를 효과적으로 확보하였다. 본 발명의 실시예는 구동 칩을 더 제공하고, 상기 구동 칩은 상기 실시예에 따른 전원 공급 회로(1)를 포함한다. 따라서, 이는 상기 실시예 중 전원 공급 회로(1)의 모든 유익한 효과를 가지며, 자세한 내용은 상기 실시예의 설명을 참조하고, 여기서 반복하여 설명하지 않기로 한다. 선택 가능하게, 상기 구동 칩은 LED 디스플레이 스크린의 구동 칩일 수 있다.
본 발명의 실시예는 디스플레이 스크린을 더 제공하고, 상기 디스플레이 스크린은 상기 실시예의 전원 공급 회로(1)를 포함하되, 여기서 상기 전원 공급 회로의 공통 양극은 상기 디스플레이 스크린을 구동하거나; 또는 상기 전원 공급 회로의 공통 음극은 상기 디스플레이 스크린을 구동한다. 따라서, 이는 상기 실시예에서 전원 공급 회로(1)의 모든 유익한 효과를 가지며, 자세한 내용은 상기 실시예의 설명을 참조하고, 여기서 반복하여 설명하지 않기로 한다. 선택 가능하게, 상기 디스플레이 스크린은 LED 디스플레이 스크린일 수 있다.
도면을 참조하여 본 발명의 실시예에 대해 설명하였으나, 본 영역의 통상의 기술자에 의해 본 발명의 사상과 범위를 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하며, 이러한 수정 및 변형은 모두 첨부된 청구범위에 의해 한정된 범위에 속한다.
본 발명에서 제공하는 기술적 해결수단은 출력 전류 정밀도에 대한 출력 정전류원 스위치의 영향을 줄이고, 내부 루프 안정성을 향상시킴으로써, 출력 정전류원의 전체 전류 범위 내에서 전류 정밀도를 효과적으로 향상시킬 수 있다.

Claims (15)

  1. 전원 공급 회로로서,
    기준 회로, 제1 전류 미러 그룹, 제1 스위치, 제2 전류 미러 그룹, 제2 스위치 및 출력 스테이지를 포함하되,
    상기 기준 회로는 1단계 미러 전류를 생성하고;
    상기 제1 전류 미러 그룹은 상기 기준 회로에 연결되며;
    상기 제1 스위치는 상기 제1 전류 미러 그룹에 연결되어 상기 제1 전류 미러 그룹의 접속 또는 차단을 제어하고;
    상기 제2 전류 미러 그룹은 상기 제1 전류 미러 그룹에 연결되며;
    상기 제2 스위치는 상기 제2 전류 미러 그룹에 연결되어 상기 제2 전류 미러 그룹의 접속 또는 차단을 제어하고;
    상기 제1 스위치와 상기 제2 스위치가 접속될 때, 상기 제1 전류 미러 그룹과 상기 제2 전류 미러 그룹은 함께 전류 미러를 형성하고, 상기 1단계 미러 전류에 대해 미러 처리를 수행하여 출력 전류를 획득하며;
    상기 출력 스테이지는 상기 제2 전류 미러 그룹에 연결되어, 상기 출력 전류를 출력하는 것을 특징으로 하는 전원 공급 회로.
  2. 제1항에 있어서,
    상기 제1 전류 미러 그룹은 제1 증폭기 및 복수의 제1 트라이오드를 포함하되,
    상기 제1 증폭기의 반전 입력단은 기 설정된 전압 신호에 연결되고;
    각각의 상기 제1 트라이오드의 드레인은 상기 제1 증폭기의 비반전 입력단에 각각 연결되며, 상기 제1 트라이오드의 게이트는 상기 제1 스위치를 통해 상기 제1 증폭기의 출력단에 연결되고, 상기 제1 트라이오드의 소스는 접지되는 것을 특징으로 하는 전원 공급 회로.
  3. 제2항에 있어서,
    상기 제1 스위치는 복수의 제1 서브 스위치를 포함하되, 각각의 상기 제1 트라이오드의 게이트는 상기 제1 서브 스위치의 일단에 각각 연결되고, 상기 제1 서브 스위치의 타단은 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 하는 전원 공급 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 제2 전류 미러 그룹은 제2 증폭기 및 복수의 제2 트라이오드를 포함하되,
    상기 제2 증폭기의 비반전 입력단은 상기 제1 트라이오드의 드레인에 연결되고, 상기 제2 증폭기의 출력단은 상기 출력 스테이지에 연결되며;
    각각의 상기 제2 트라이오드의 드레인은 상기 제2 증폭기의 반전 입력단에 각각 연결되고, 상기 제2 트라이오드의 게이트는 상기 제2 스위치를 통해 상기 제1 증폭기의 출력단에 연결되며, 상기 제2 트라이오드의 소스는 접지되는 것을 특징으로 하는 전원 공급 회로.
  5. 제4항에 있어서,
    상기 제2 트라이오드는 NMOS 소자인 것을 특징으로 하는 전원 공급 회로.
  6. 제4항 또는 제5항에 있어서,
    상기 제2 스위치는 복수의 제2 서브 스위치를 포함하되,
    각각의 상기 제2 트라이오드의 게이트는 상기 제2 서브 스위치의 일단에 각각 연결되고, 상기 제2 서브 스위치의 타단은 상기 제1 증폭기의 출력단에 연결되는 것을 특징으로 하는 전원 공급 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 전류 미러 그룹과 상기 제2 전류 미러 그룹 사이에 연결되는 버퍼를 더 포함하는 것을 특징으로 하는 전원 공급 회로.
  8. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 기준 회로는 기준 증폭기 및 외부 저항을 포함하되,
    상기 기준 증폭기의 반전 입력단은 기준 신호에 접속되고;
    상기 외부 저항의 제1 단은 상기 기준 증폭기의 비반전 입력단에 연결되며, 상기 외부 저항의 제2 단은 접지되는 것을 특징으로 하는 전원 공급 회로.
  9. 제8항에 있어서,
    상기 기준 회로는 제3 트라이오드 및 제4 트라이오드를 더 포함하되,
    상기 제3 트라이오드의 게이트는 상기 기준 증폭기의 출력단에 연결되고, 상기 제3 트라이오드의 드레인은 상기 외부 저항의 상기 제1 단에 연결되며, 상기 제3 트라이오드의 소스는 접지되고;
    상기 제4 트라이오드의 게이트는 상기 기준 증폭기의 출력단에 연결되며, 상기 제4 트라이오드의 드레인은 각각의 상기 제1 트라이오드의 드레인에 각각 연결되고, 상기 제4 트라이오드의 소스는 접지되는 것을 특징으로 하는 전원 공급 회로.
  10. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 출력 스테이지는 제5 트라이오드를 포함하되,
    상기 제5 트라이오드의 게이트는 상기 제2 증폭기의 출력단에 연결되고, 상기 제5 트라이오드의 소스는 각각의 상기 제2 트라이오드의 드레인에 각각 연결되며, 상기 제5 트라이오드의 드레인은 피구동 회로에 연결되는 것을 특징으로 하는 전원 공급 회로.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 스위치와 상기 제2 스위치에 각각 연결되어, 상기 제1 스위치와 상기 제2 스위치에 제어 신호를 송신하는 컨트롤러를 더 포함하는 것을 특징으로 하는 전원 공급 회로.
  12. 구동 칩으로서,
    제1항 내지 제11항 중 어느 한 항에 따른 전원 공급 회로를 포함하는 것을 특징으로 하는 구동 칩.
  13. 제12항에 있어서,
    상기 구동 칩은 LED 디스플레이 스크린의 구동 칩인 것을 특징으로 하는 구동 칩.
  14. 디스플레이 스크린으로서,
    제1항에 따른 전원 공급 회로를 포함하되,
    상기 전원 공급 회로의 공통 양극은 상기 디스플레이 스크린을 구동하거나, 또는 상기 전원 공급 회로의 공통 음극은 상기 디스플레이 스크린을 구동하는 것을 특징으로 하는 디스플레이 스크린.
  15. 제14항에 있어서,
    상기 디스플레이 스크린은 LED 디스플레이 스크린인 것을 특징으로 하는 디스플레이 스크린.
KR1020237004935A 2020-12-17 2021-11-15 전원 공급 회로, 칩 및 디스플레이 스크린 KR20230037634A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011501641.7 2020-12-17
CN202011501641.7A CN112530365A (zh) 2020-12-17 2020-12-17 供电电路、芯片和显示屏
PCT/CN2021/130747 WO2022127470A1 (zh) 2020-12-17 2021-11-15 供电电路、芯片和显示屏

Publications (1)

Publication Number Publication Date
KR20230037634A true KR20230037634A (ko) 2023-03-16

Family

ID=75001290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237004935A KR20230037634A (ko) 2020-12-17 2021-11-15 전원 공급 회로, 칩 및 디스플레이 스크린

Country Status (5)

Country Link
US (1) US20240029635A1 (ko)
EP (1) EP4243007A4 (ko)
KR (1) KR20230037634A (ko)
CN (1) CN112530365A (ko)
WO (1) WO2022127470A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530365A (zh) * 2020-12-17 2021-03-19 北京集创北方科技股份有限公司 供电电路、芯片和显示屏
CN113870772B (zh) * 2021-10-19 2023-05-26 中科芯集成电路有限公司 一种透明柔性屏灯珠光强的控制和修调电路及控制方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006020098A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置
US7345465B2 (en) * 2006-06-12 2008-03-18 Intersil Americas Inc. Two pin-based sensing of remote DC supply voltage differential using precision operational amplifier and diffused resistors
WO2010100683A1 (ja) * 2009-03-05 2010-09-10 パナソニック株式会社 基準電流トリミング回路および基準電流トリミング回路を備えたａ／ｄ変換器
CN103078635A (zh) * 2012-12-28 2013-05-01 杭州士兰微电子股份有限公司 内置振荡电路
CN104965560B (zh) * 2015-07-13 2017-10-03 深圳市富满电子集团股份有限公司 一种高精度宽电流范围电流镜
CN110096089A (zh) * 2019-04-26 2019-08-06 北京集创北方科技股份有限公司 驱动电路和显示装置
CN112530365A (zh) * 2020-12-17 2021-03-19 北京集创北方科技股份有限公司 供电电路、芯片和显示屏

Also Published As

Publication number Publication date
EP4243007A4 (en) 2024-04-17
US20240029635A1 (en) 2024-01-25
WO2022127470A1 (zh) 2022-06-23
CN112530365A (zh) 2021-03-19
EP4243007A1 (en) 2023-09-13

Similar Documents

Publication Publication Date Title
JP3315652B2 (ja) 電流出力回路
KR20230037634A (ko) 전원 공급 회로, 칩 및 디스플레이 스크린
TWI310632B (en) Electric circuit
US7839097B2 (en) System and method for wide-range high-accuracy-low-dropout current regulation
WO2022127468A1 (zh) 供电电路、驱动芯片以及显示装置
US7663420B2 (en) MOS resistance controlling device and MOS attenuator
CN1234584A (zh) 提供稳定输出电压的基准电压生成电路
CN100449594C (zh) 半导体装置
JP2012252337A (ja) 駆動装置、ｏｌｅｄパネル及びｏｌｅｄパネルの駆動方法
KR20160115947A (ko) 버퍼 회로들 및 방법들
CN109765958B (zh) 一种基于双环负反馈的恒流源驱动电路
CN110096089A (zh) 驱动电路和显示装置
US10726788B2 (en) Pixel circuit, pixel driving method and organic light-emitting diode display device
US20150009240A1 (en) Gamma reference voltages generating circuit with output offset and display apparatus
US11847982B1 (en) Backlight LED driver circuit with current regulating function
CN111145683B (zh) 一种led显示屏的恒流驱动自适应调节电路
US9198240B2 (en) Constant current control circuit
CN214012480U (zh) 供电电路、芯片和显示屏
CN113434005B (zh) 一种可控电阻电路
CN115334708A (zh) Led驱动电路、led控制电路、芯片及电子设备
CN214481381U (zh) 供电电路以及显示装置
WO2020237624A1 (zh) 一种激光器二极管驱动电路、方法及激光扫描装置
JP4238106B2 (ja) 論理回路
CN116366046B (zh) 场效应晶体管控制电路及电子设备
TWI762090B (zh) 恒流源產生電路、led顯示驅動晶片、led顯示裝置、及資訊處理裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal