CN214012480U - 供电电路、芯片和显示屏 - Google Patents

Abstract

本申请提供一种供电电路、芯片和显示屏，该电路包括：基准电路，用于生成一级镜像电流；第一电流镜组，连接所述基准电路；第一开关，连接所述第一电流镜组，用于控制所述第一电流镜组的闭合或断开；第二电流镜组，连接所述第一电流镜组；第二开关，连接所述第二电流镜组，用于控制所述第二电流镜组的闭合或断开；在所述第一开关与所述第二开关闭合时，所述第一电流镜组与所述第二电流镜组配合形成电流镜，用于对所述一级镜像电流进行镜像处理，得到输出电流；输出级，连接所述第二电流镜组，用于输出所述输出电流。本申请有效的提高了在输出恒流源的整个电流范围内的电流精度。

Description

供电电路、芯片和显示屏

技术领域

本申请涉及电路技术领域，具体而言，涉及一种供电电路、芯片和显示屏。

背景技术

LED(Light Emitting Diode，发光二极管)显示屏是一种平板显示器，由一个个小的LED模块面板组成，用来显示文字、图像、视频等各种信息的设备。LED显示屏集微电子技术、计算机技术、信息处理于一体，具有色彩鲜艳、动态范围广、亮度高、寿命长、工作稳定可靠等优点。LED显示屏广泛应用于商业传媒、文化演出市场、体育场馆、信息传播、新闻发布、证券交易等，可以满足不同环境的需要。

LED显示屏需要驱动芯片以进行显示。在现有的驱动芯片电路中，电流镜往往由于镜像比例不合适，无法满足需求的电流精度。

实用新型内容

本申请实施例的目的在于提供一种供电电路、芯片和显示屏，降低了输出恒流源开关对输出电流精度的影响以及造成内部环路稳定性问题，有效的提高了在输出恒流源的整个电流范围内的电流精度。

本申请实施例第一方面提供了一种供电电路，包括：基准电路，用于生成一级镜像电流；第一电流镜组，连接所述基准电路；第一开关，连接所述第一电流镜组，用于控制所述第一电流镜组的闭合或断开；第二电流镜组，连接所述第一电流镜组；第二开关，连接所述第二电流镜组，用于控制所述第二电流镜组的闭合或断开；在所述第一开关与所述第二开关闭合时，所述第一电流镜组与所述第二电流镜组配合形成电流镜，用于对所述一级镜像电流进行镜像处理，得到输出电流；输出级，连接所述第二电流镜组，用于输出所述输出电流。

于一实施例中，所述第一电流镜组包括：第一放大器，所述第一放大器的反相输入端连接预设电压信号；多个第一三极管，每个所述第一三极管的漏极分别连接所述第一放大器的正相输入端，所述第一三极管的栅极通过所述第一开关连接所述第一放大器的输出端，所述第一三极管的源极接地。

于一实施例中，所述第一开关包括：多个第一子开关，每个所述第一三极管的栅极分别连接所述第一子开关的一端，所述第一子开关的另一端连接所述第一放大器的输出端。

于一实施例中，所述第二电流镜组包括：第二放大器，所述第二放大器的正相输入端连接所述第一三极管的漏极，所述第二放大器的输出端连接所述输出级；多个第二三极管，每个所述第二三极管的漏极分别连接所述第二放大器的反相输入端，所述第二三极管的栅极通过所述第二开关连接所述第一放大器的输出端，所述第二三极管的源极接地。

于一实施例中，所述第二开关包括：多个第二子开关，每个所述第二三极管的栅极分别连接所述第二子开关的一端，所述第二子开关的另一端连接所述第一放大器的输出端。

于一实施例中，还包括：缓冲器，连接在所述第一电流镜组与所述第二电流镜组之间。

于一实施例中，所述基准电路包括：基准放大器，所述基准放大器的反相输入端接入基准信号；外置电阻，所述外置电阻的第一端连接所述基准放大器的正相输入端，所述外置电阻的第二端接地。

于一实施例中，所述基准电路还包括：第三三极管，所述第三三极管的栅极连接所述基准放大器的输出端，所述第三三极管的漏极连接所述外置电阻的所述第一端，所述第三三极管的源极接地；第四三极管，所述第四三极管的栅极连接所述基准放大器的输出端，所述第四三极管的漏极分别连接每个所述第一三极管的漏极，所述第四三极管的源极接地。

于一实施例中，所述输出级包括：第五三极管，所述第五三极管的栅极连接所述第二放大器的输出端，所述第五三极管的源极分别连接每个所述第二三极管的漏极，所述第五三极管的漏极连接被驱动的电路。

于一实施例中，还包括：控制器，分别连接所述第一开关和所述第二开关，用于向所述第一开关和所述第二开关发送控制信号。

本申请实施例第二方面提供了一种驱动芯片，包括：如本申请第一方面及其任一实施例的供电电路。

本申请实施例第二方面提供了一种显示屏，包括：如本申请第一方面及其任一实施例的供电电路；所述供电电路共阳驱动所述显示屏；或所述供电电路共阴驱动所述显示屏。

本申请提供的供电电路、芯片和显示屏，通过为第一电流镜组设置第一开关，为第二电流镜组设置第二开关，来分别控制两个电流镜组的断开和闭合，并在第一开关与第二开关闭合时，使第一电流镜组与第二电流镜组配合形成电流镜，用于对基本电路生成的一级镜像电流进行镜像处理，得到输出电流；并通过输出级将输出电流作为恒流源输出。如此降低了输出恒流源开关对输出电流精度的影响以及造成内部环路稳定性问题，有效的提高了在输出恒流源的整个电流范围内的电流精度。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1A为本申请一实施例的供电电路的结构示意图；

图1B为本申请一实施例的供电电路的结构示意图；

图1C为本申请一实施例的电流镜像的原理示意图；

图2为本申请一实施例的供电电路的结构示意图；

图3为本申请一实施例的供电电路的结构示意图；

图4A至图4C为本申请一实施例的恒流源输出通道的电路等效结构示意图。

附图标记：

1-供电电路，10-基准电路，20-电流镜像，30-输出电路，21-第一电流镜组，22第一开关，23-第二电流镜组，24第二开关，25-输出级，26-缓冲器，27-控制器，OP1-第一放大器，NM0-第一三极管，K0-第一子开关，NM1-第二三极管，K1-第二子开关，OP0-基准放大器，Rext-外置电阻，PM0-第三三极管，PM1-第四三极管，DRIVER_OP-第二放大器，NM2-第五三极管，I0-基准电流，I1-一级镜像电流，Iout-输出电流，Vref-基准电压，LED-发光二极管。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，本实施例提供一种供电电路1，包括：基准电路10、电流镜像20和输出电路30三个部分，上述供电电路1可以应用于LED显示屏驱动芯片中，作为恒流源产生电路。其中，基准电路10，利用内置基准电压VREF与外置电阻Rext产生基准电流I0，然后基准电流I0经过电流镜像20处理，得到电流I1；最后，输出电路30产生并驱动输出恒流源Iout。其中，电流镜像20和输出电路30需要适应LED共阳结构，并满足多通道驱动能力需求。

如图1B所示，本实施例提供一种供电电路1的具体电路图，包括：芯片内部的带隙基准电压源产生的基准电压Vref，利用误差放大器OP0、三极管PM0以及外置电阻Rext构成负反馈结构，得到基准电流I0如下：

通过三极管PM0、三极管PM1组成的电流镜，得到精准匹配的电流I1。

上述三极管可以采用MOS(Metal-Oxide-Semiconductor Field-EffectTransistor，金属-氧化物半导体场效应晶体管)管。在实际应用中，在相同电压偏置下MOS器件的电流与器件尺寸成正比，采用相同尺寸的MOS器件，电流比例则由MOS器件的个数决定，通过调整MOS器件的个数，得到所需要的电流比例。本实施例中三极管NM0、三极管NM1和三极管NM2之间形成电流镜的效果，下面详细说明形成电流镜像20的原理：

电流镜像20的原理图如图1C所示，假设三极管NM0与三极管NM1具有相同的栅极电压Vg1，三极管NM2栅极电压Vg2，三极管NM0、三极管NM1、三极管NM2的漏极电压分别为Vd0、Vd1、Vd2，那么如果Vg1等于Vg2、Vd1等于Vd2，则三极管NM1、三极管NM2两器件处于相同的偏置条件下，则电流I1等于电流I2，即电流I2镜像了电流I1。

基于上述原理，在图1B所示的三极管PM1与三极管NM0的电流支路中有：

I1＝K·I0

其中，K为三极管PM1与三极管NM0的镜像比例，由所选器件的性能决定。然后，利用误差放大器OP1、三极管NM0构成的负反馈结构，设置三极管NM0的漏极电压VCRES，得到三极管NM0的栅极电压为VGATE，同时为了精准的镜像输出通道电流Iout，需要将三极管NM1的栅极电压等于VGATE，漏极电压等于VCRES，利用放大器DRIVER_OP与三极管NM2构成的负反馈环路，设置三极管NM1的漏极电压等于NM0的漏极电压，LED共阳结构的驱动芯片通过两次电流镜像，有如下关系：

I1＝K·I0

其中，三极管NM0与三极管NM1的镜像比例为M：N，如此，可以通过调整外置电阻Rext以及电流镜的比例得到所需要的精确输出电流Iout。

上述供电电路，三极管NM0与三极管NM1的镜像比例M：N，需要选择合适的比值，在保持满足需求的电流精度情况下可以降低三极管NM0支路电流，合理的降低芯片的静态功耗。

如图2所示，本实施例提供一种供电电路1，包括：基准电路10、第一电流镜组21、第一开关22、第二电流镜组23、第二开关24和输出级25，其中，

基准电路10，用于生成一级镜像电流I1；第一电流镜组21，连接所述基准电路10；第一开关22，连接所述第一电流镜组21，用于控制所述第一电流镜组21的闭合或断开；第二电流镜组23，连接所述第一电流镜组21；第二开关24，连接所述第二电流镜组23，用于控制所述第二电流镜组23的闭合或断开；在所述第一开关22与所述第二开关24闭合时，所述第一电流镜组21与所述第二电流镜组23配合形成电流镜，用于对所述一级镜像电流I1进行镜像处理，得到输出电流Iout；输出级25，连接所述第二电流镜组23，用于输出所述输出电流Iout。

于一实施例中，还包括：缓冲器26，连接在所述第一电流镜组21与所述第二电流镜组23之间。可以降低回馈的噪声，保证了电流精度，同时提高负反馈环路的稳定性。

于一实施例中，还包括：控制器27，分别连接所述第一开关22和所述第二开关24，用于向所述第一开关22和所述第二开关24发送控制信号。

如图3所示，本实施例提供一种供电电路1，所述第一电流镜组21包括：第一放大器OP1和多个第一三极管NM0，所述第一放大器OP1的反相输入端连接预设电压信号；每个所述第一三极管NM0的漏极分别连接所述第一放大器OP1的正相输入端，所述第一三极管NM0的栅极通过所述第一开关22连接所述第一放大器OP1的输出端，所述第一三极管NM0的源极接地。图3中以4个第一三极管NM0为例。

于一实施例中，所述第一开关22包括：多个第一子开关K0，每个所述第一三极管NM0的栅极分别连接所述第一子开关K0的一端，所述第一子开关K0的另一端连接所述第一放大器OP1的输出端。

于一实施例中，所述第二电流镜组23包括：第二放大器DRIVER_OP和多个第二三极管NM1，所述第二放大器DRIVER_OP的正相输入端连接所述第一三极管NM0的漏极，所述第二放大器DRIVER_OP的输出端连接所述输出级25；每个所述第二三极管NM1的漏极分别连接所述第二放大器DRIVER_OP的反相输入端，所述第二三极管NM1的栅极通过所述第二开关24连接所述第一放大器OP1的输出端，所述第二三极管NM1的源极接地。图3中以4个第二三极管NM1为例。

于一实施例中，所述第二开关24包括：多个第二子开关K1，每个所述第二三极管NM1的栅极分别连接所述第二子开关K1的一端，所述第二子开关K1的另一端连接所述第一放大器OP1的输出端。

于一实施例中，缓冲器26可以是，连接在所述第一电流镜组21与所述第二电流镜组23之间。

于一实施例中，所述基准电路10包括：基准放大器OP0，所述基准放大器OP0的反相输入端接入基准信号，基准信号可以是基准电压Vref；外置电阻Rext，所述外置电阻Rext的第一端连接所述基准放大器OP0的正相输入端，所述外置电阻Rext的第二端接地。

于一实施例中，所述基准电路10还包括：第三三极管PM0，所述第三三极管PM0的栅极连接所述基准放大器OP0的输出端，所述第三三极管PM0的漏极连接所述外置电阻Rext的所述第一端，所述第三三极管PM0的源极接地；第四三极管PM1，所述第四三极管PM1的栅极连接所述基准放大器OP0的输出端，所述第四三极管PM1的漏极分别连接每个所述第一三极管NM0的漏极，所述第四三极管PM1的源极接地。

于一实施例中，所述输出级25包括：第五三极管NM2，所述第五三极管NM2的栅极连接所述第二放大器DRIVER_OP的输出端，所述第五三极管NM2的源极分别连接每个所述第二三极管NM1的漏极，所述第五三极管NM2的漏极连接被驱动的电路。

如图3所示，为了进一步清楚的描述本实施例供电电路1的原理，假设第一三极管NM0为4个，分别为三极管NM0:1～三极管NM0:4；第二三极管NM1为4个，分别为三极管NM1:1～三极管NM1:4，第一开关22为4个，分别为第一子开关K0:1～第一子开关K0:4；第二开关2为4个，分别为第二子开关K1:1～第二子开关K1:4；进行详细原理说明，如下：

首先，假设第一电流镜组21与第二电流镜组23的镜像比例N/M的范围为4～8，其目的是在满足器件性能的情况下，降低芯片的功耗。

其次，将电压VGATE经过一个缓冲器26送至通道中第二三极管NM1的栅极，相比于将电压VGATE直接送至通道中第二三极管NM1的栅极的方法，缓冲器26将恒流源产生电路与恒流源输出通道进行了隔离，避免了不停开关的恒流源输出通道所产生的噪声对恒流源的影响；在多个通道结构中，第一放大器OP1需要驱动多个第二三极管NM1，第二三极管NM1可以是NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)，其会在第一放大器OP1的输出节点贡献很大的寄生电容，所以缓冲器26不但提高了电压VGATE的驱动能力，同时也降低了第一放大器OP1的设计难度。

最后，将第一电流镜组21中的第一三极管NM0以及其通道中镜像电流分成四组，其中第一子开关K0:1与第二子开关K1:1的控制信号相同，第一子开关K0:2与第二子开关K1:2的控制信号相同，第一子开关K0:3与第二子开关K1:3的控制信号相同，第一子开关K0:4与第二子开关K1:4的控制信号相同，上述开关的控制信号由控制器27给出。在不同的场景对电流设置需求不同，通过各个子开关打开不同组数的第一三极管NM0与第二三极管NM1组合，即可组成不同的电流镜。使得在输出电流Iout范围较大的前提下提升恒流源的精度。原理说明如下：

如图4A至图4C所示，为本实施例的供电电路1输出恒流源通道电路的等效电路示意图，其中，图4A所示为恒流源输出通道与发光二极管LED连接电路图，假设只将器件的失配引入的误差作为恒流源主要的误差源，那么输出恒流源通道中主要有两个误差源：Voff1(构成电流镜的NMOS管的阈值电压的等效失调电压)与Voff2(DRIVER_OP1的等效输入失调电压)，图4A所示的电路可以等效为如图4B所示的等效电路，进一步地，可以等效为如图4C所示的等效电路，则此时图4A中输出恒流源的电流等效于图4C所示偏置的NMOS管的电流。

在实际应用中，NMOS管的电流与其栅极、漏极电压的关系(忽略一些二阶效应)如下公式所示：

μ为沟道载流子迁移率；C_OX为单位面积栅氧化层电容；W/L为MOS管的宽长比；V_GS为MOS器件栅极-源极之间的电压；V_DS为MOS器件漏极-源极之间的电压；V_TH为MOS器件的门限电压。

分别计算电压Voff1与电压Voff2引入的电流误差与漏源电流I_DS的比值

与

可以得到公式(2)及公式(3)，计算过程如下：

可以得到：

公式(2)和公式(3)说明，第二三极管NM1的栅极-源极电压越大，失调所引入的误差源对输出电流Iout影响越小。

在实际应用场景中，对于通道电流从几毫安变化到几十毫安，如图3所示的供电电路1正常工作时候的电路连接状态，可以得到V_DS保持不变，且等于内部设置的电压VCRES。根据公式(1)可得，减小W/L(即等同于减小第二三极管NM1的个数)等于增大V_GS电压，所以在输出电流Iout较小的时候，只开启第一子开关K0:1以及第二子开关K1:1，此时供电电路1的精度最好。当输出电流Iout增加，超出了第一三极管NM0:1、第二三极管NM1:1的能力，再开启第一子开关K0:2和第二子开关K1:2，如此这样，随着设置的输出电流Iout的增大，逐一打开第一子开关K0:1～K0:4以及第二子开关K1:1～K1:4，即在较小输出电流Iout时使用较少组数的NMOS器件开启，可以提高芯片的电流精度。

一般情况下，恒流源的电流范围很大，几至几十mA，在这么大的范围内，如果使用同样尺寸的MOS器件会造成电流精度变化很大，本实施例提出分组的概念，针对不同的输出电流设置，开启不同数目的MOS管，如此不同的分组适配不同的电流，提高了芯片在较大电流变化情况下的电流精度。

上述供电电路1，通过选择合适的第一三极管NM0与第二三极管NM1的镜像比例M：N，在保证电流精度的前提下，降低了芯片的静态功耗；在电流镜NMOS管的栅极电压VGATE通路上增加一个缓冲器26，降低了第一放大器OP1的驱动能力需求，降低了回馈的噪声，保证了电流精度，同时提高了第一放大器OP1与第一三极管NM0的负反馈环路的稳定性；恒流源采用分组模式，有效的保证了在输出恒流源的整个电流范围内的电流精度。本申请实施例还提供了一种驱动芯片，包括：如上述实施例的供电电路1。因此其具备如上述实施例中供电电路1所有的有益效果，详细参见上述实施例的描述，此处不再赘述。

本申请实施例还提供了一种显示屏，包括：上述实施例的供电电路1；其中所述供电电路共阳驱动所述显示屏；或所述供电电路共阴驱动所述显示屏。因此其具备如上述实施例中供电电路1所有的有益效果，详细参见上述实施例的描述，此处不再赘述。

虽然结合附图描述了本实用新型的实施例，但是本领域技术人员可以在不脱离本实用新型的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (12)

1.一种供电电路，其特征在于，包括：

基准电路，用于生成一级镜像电流；

第一电流镜组，连接所述基准电路；

第一开关，连接所述第一电流镜组，用于控制所述第一电流镜组的闭合或断开；

第二电流镜组，连接所述第一电流镜组；

第二开关，连接所述第二电流镜组，用于控制所述第二电流镜组的闭合或断开；

在所述第一开关与所述第二开关闭合时，所述第一电流镜组与所述第二电流镜组配合形成电流镜，用于对所述一级镜像电流进行镜像处理，得到输出电流；

输出级，连接所述第二电流镜组，用于输出所述输出电流。

2.根据权利要求1所述的供电电路，其特征在于，所述第一电流镜组包括：

第一放大器，所述第一放大器的反相输入端连接预设电压信号；

多个第一三极管，每个所述第一三极管的漏极分别连接所述第一放大器的正相输入端，所述第一三极管的栅极通过所述第一开关连接所述第一放大器的输出端，所述第一三极管的源极接地。

3.根据权利要求2所述的供电电路，其特征在于，所述第一开关包括：

多个第一子开关，每个所述第一三极管的栅极分别连接所述第一子开关的一端，所述第一子开关的另一端连接所述第一放大器的输出端。

4.根据权利要求2所述的供电电路，其特征在于，所述第二电流镜组包括：

第二放大器，所述第二放大器的正相输入端连接所述第一三极管的漏极，所述第二放大器的输出端连接所述输出级；

多个第二三极管，每个所述第二三极管的漏极分别连接所述第二放大器的反相输入端，所述第二三极管的栅极通过所述第二开关连接所述第一放大器的输出端，所述第二三极管的源极接地。

5.根据权利要求4所述的供电电路，其特征在于，所述第二开关包括：

多个第二子开关，每个所述第二三极管的栅极分别连接所述第二子开关的一端，所述第二子开关的另一端连接所述第一放大器的输出端。

6.根据权利要求1所述的供电电路，其特征在于，还包括：

缓冲器，连接在所述第一电流镜组与所述第二电流镜组之间。

7.根据权利要求2所述的供电电路，其特征在于，所述基准电路包括：

基准放大器，所述基准放大器的反相输入端接入基准信号；

外置电阻，所述外置电阻的第一端连接所述基准放大器的正相输入端，所述外置电阻的第二端接地。

8.根据权利要求7所述的供电电路，其特征在于，所述基准电路还包括：

第三三极管，所述第三三极管的栅极连接所述基准放大器的输出端，所述第三三极管的漏极连接所述外置电阻的所述第一端，所述第三三极管的源极接地；

第四三极管，所述第四三极管的栅极连接所述基准放大器的输出端，所述第四三极管的漏极分别连接每个所述第一三极管的漏极，所述第四三极管的源极接地。

9.根据权利要求4所述的供电电路，其特征在于，所述输出级包括：

第五三极管，所述第五三极管的栅极连接所述第二放大器的输出端，所述第五三极管的源极分别连接每个所述第二三极管的漏极，所述第五三极管的漏极连接被驱动的电路。

10.根据权利要求1所述的供电电路，其特征在于，还包括：

控制器，分别连接所述第一开关和所述第二开关，用于向所述第一开关和所述第二开关发送控制信号。

11.一种驱动芯片，其特征在于，包括：如权利要求1至10中任一项所述的供电电路。

12.一种显示屏，其特征在于，包括：如权利要求1所述的供电电路；

所述供电电路共阳驱动所述显示屏；

或所述供电电路共阴驱动所述显示屏。

Images