CN211016462U - 一种led显示屏驱动芯片及系统 - Google Patents

Abstract

本实用新型提供的芯片，串行I/O模块接收外部灰度数据或上一级芯片输出的灰度数据；串行I/O模块接收外部时钟信号和外部控制指令LA；串行I/O模块的第一输出端接编程解码模块；编程解码模块的输出端连接至恒流驱动模块、行驱动模块、PWM数据处理模块和内部时钟模块；行驱动模块的输出端连接至PWM数据处理模块和LED灯珠；内部时钟模块的输出端接PWM数据处理模块；PWM数据处理模块的输出端连接至恒流驱动模块；恒流驱动模块的输出端连接至LED灯珠，用于驱动LED灯珠。该芯片集成了行驱动模块和恒流驱动模块，能够减小PCB面积，降低系统成本，还能综合优化行驱动模块和恒流驱动模块的寄存器配置，更好的适应未来节能屏和小间距LED显示屏的需求。

Description

一种LED显示屏驱动芯片及系统

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种LED显示屏驱动芯片及系统。

背景技术

现有LED显示屏驱动系统中，通常需要通过行驱动芯片和恒流驱动芯片同步驱动LED灯珠。行驱动芯片用于进行行选通功能，恒流驱动芯片用于为LED 灯珠提供恒定驱动电流。

现有LED显示屏驱动系统有共正级和共负极两种排布方式。参见图1，对于共正极排布方式，LED的正极接到行驱动芯片的输出(同一行的LED正极接在一起)，LED的负极接恒流驱动芯片的输出。参见图2，对于共负极排布方式，LED的正极接到恒流驱动芯片的输出，LED的负极接行驱动芯片的输出(同一行的LED负极接在一起)。由于共负极排布方式可以外接更低的供电电源，主要应用在节能屏和小间距LED显示屏上。

但是这种LED显示屏驱动系统中具有多个分立元件(即行驱动芯片和恒流驱动芯片)，不仅增加了PCB(印制电路板)的层数，导致制造成本过高，也越来越无法满足高刷新率小间距LED显示屏系统需求。

实用新型内容

因此，本实用新型提供的一种LED显示屏驱动芯片及系统，能够减小PCB 面积，更好地适应未来节能屏和小间距LED显示屏的需求。

第一方面，一种LED显示屏驱动芯片，包括串行I/O模块、编程解码模块、恒流驱动模块、行驱动模块、PWM数据处理模块、内部时钟模块和SRAM模块；

其中，串行I/O模块的第一输入端接收外部灰度数据或连接上一级LED 显示屏驱动芯片中串行I/O模块的第三输出端；串行I/O模块的第二输入端接收外部时钟信号，串行I/O模块的第三输入端接收外部控制指令LA；串行I/O 模块的第一输出端接编程解码模块的输入端，串行I/O模块的第二输出端通过所述SRAM模块接至PWM数据处理模块的第三输入端；

编程解码模块的输出端连接至恒流驱动模块的第一输入端、行驱动模块的第一输入端、PWM数据处理模块的第二输入端和内部时钟模块的第二输入端；行驱动模块的输出端连接至PWM数据处理模块的第一输入端，行驱动模块中行选通MOS管连接至LED灯珠；内部时钟模块的第一输入端接所述外部时钟信号；内部时钟模块的输出端接PWM数据处理模块的第四输入端；PWM数据处理模块的输出端连接至恒流驱动模块的第三输入端；恒流驱动模块的输出端连接至 LED灯珠，用于驱动LED灯珠。

优选地，所述恒流驱动模块包括带隙基准源、恒流输出调节模块和通道驱动模块；

其中，恒流输出调节模块的第二输入端作为所述恒流驱动模块的第一输入端；通道驱动模块的输出端作为所述恒流驱动模块的输出端；通道驱动模块的第三输入端作为所述恒流驱动模块的第三输入端；

带隙基准源接至恒流输出调节模块的第一输入端，恒流输出调节模块的输出端接至通道驱动模块的第一输入端。

优选地，所述恒流输出调节模块包括放大器OP1、放大器OP2、场效应管 PM_1、场效应管PM_2、场效应管NM_1、场效应管NM_2和M级数模转换器电压调节电路；

其中，放大器OP1的反向输入端作为所述恒流输出调节模块的第一输入端，M级数模转换器电压调节电路的第一输入端作为所述恒流输出调节模块的第二输入端；恒流输出调节模块的输出端包括第一输出端、第二输出端和第三输出端；

场效应管PM_1和场效应管PM_2的源极接高电平，放大器OP1的输出端接场效应管PM_1的栅极，场效应管PM_1的栅极接场效应管PM_2的栅极，场效应管PM_1的漏极依次串联电阻R3、电阻R4和电阻R5接地，电阻R3和电阻 R4的中间节点接放大器OP1的正向输入端；电阻R4和电阻R5的中间节点作为恒流输出调节模块的第一输出端输出；

场效应管PM_2的漏极接场效应管NM_1的漏极，场效应管NM_1的栅极均连接至其漏极和场效应管NM_2的栅极，场效应管NM_1和场效应管NM_2的源极均接地，场效应管NM_2的漏极通过电阻R6接所述高电平，场效应管NM_2 的漏极和电阻R6的中间节点作为恒流输出调节模块的第二输出端输出；场效应管PM_1的漏极接放大器OP2的正向输入端，放大器OP2的输出端接至其反向输入端，放大器OP2的输出端连接M级数模转换器电压调节电路的第二输入端，M级数模转换器电压调节电路的输出端作为恒流输出调节模块的第三输出端输出。

优选地，所述M级数模转换器电压调节电路包括M个并联的数模转换器电压调节电路；其中每个数模转换器电压调节电路包括第一开关和第一调节电阻；

其中，第一开关的一静触点端为该数模转换器电压调节电路的第二输入端，另一静触点端接地，第一开关的控制端作为该数模转换器电压调节电路的第一输入端，第一开关的动触点端接第一调节电阻一端，第一调节电阻的另一端作为该数模转换器电压调节电路的输出端，该数模转换器电压调节电路的输出端通过第二调节电阻连接下一级数模转换器电压调节电路的输出端。

优选地，当该LED显示屏驱动芯片应用在共正极排布方式下时，所述通道驱动模块包括放大器OP3、放大器OP4、场效应管PM_3、场效应管PM_4、场效应管NM_3和第一N级通道输出电路；

其中放大器OP3和放大器OP4的反向输入端作为通道驱动模块的第一输入端，其中放大器OP3的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP4的反向输入端接所述恒流输出调节模块的第一输出端；第一N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP3的输出端接场效应管PM_3的栅极，场效应管PM_3的栅极接场效应管PM_4的栅极，场效应管PM_3和场效应管PM_4的源极接所述高电平，场效应管PM_3的漏极和放大器OP3的正向输入端均接至外部管脚；

场效应管PM_4的漏极接放大器OP4的正向输入端，放大器OP4的输出端接场效应管NM_3的栅极，场效应管PM_4的漏极接场效应管NM_3的漏极，场效应管NM_3的源极接地，场效应管PM_4的漏极和场效应管NM_3的栅极分别接第一N级通道输出电路不同的输入端。

优选地，所述第一N级通道输出电路包括N个相互并联的第一通道输出电路，其中每个第一通道输出电路包括第一输出放大器、第一输出场效应管和第二输出场效应管；

其中，所述场效应管PM_4的漏极分别接至所有第一通道输出电路中第一输出放大器的正向输入端；所有第一输出放大器的控制端作为通道驱动模块的第三输入端；

第一输出放大器的输出端接第一输出场效应管的栅极，第一输出场效应管的漏极作为该第一通道输出电路的输出端，第一输出场效应管的源极接至第二输出场效应管的漏极和第一输出放大器的反向输入端，第二输出场效应管的源极接地，所述场效应管NM_3的栅极接至第一个通道输出电路中第二输出场效应管的栅极，每个通道输出电路中第二输出场效应管的栅极接至下一级通道输出电路中第二输出场效应管的栅极。

优选地，当该LED显示屏驱动芯片应用在共负极排布方式下时，所述通道驱动模块包括放大器OP6、放大器OP7、场效应管PM_6、场效应管PM_5和第二N级通道输出电路；

其中放大器OP6的反向输入端和放大器OP7的正向输入端作为通道驱动模块的第一输入端，其中放大器OP6的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP7的正向输入端接所述恒流输出调节模块的第二输出端；第二N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP6的输出端接场效应管PM_6的栅极，场效应管PM_6的源极接高电平，场效应管PM_6的漏极接放大器OP7的反向输入端和场效应管PM_5的源极，放大器OP7的输出端接场效应管PM_5的栅极，场效应管PM_5的漏极和放大器OP6的正向输入端均接至外部管脚；

场效应管PM_6的漏极和栅极分别接第二N级通道输出电路不同的输入端。

优选地，所述第二N级通道输出电路包括N个相互并联的第二通道输出电路，其中每个通道输出电路包括第二输出放大器、第三输出场效应管和第四输出场效应管；

其中，所述场效应管PM_6的漏极分别接至所有通道输出电路中第二输出放大器的正向输入端；所有第二输出放大器的控制端作为通道驱动模块的第三输入端；

第二输出放大器的输出端接第三输出场效应管的栅极，第三输出场效应管的漏极作为该第二通道输出电路的输出端，第三输出场效应管的源极接至第四输出场效应管的漏极和第二输出放大器的反向输入端，第四输出场效应管的源极接高电平，所述场效应管PM_6的栅极接至第一个第二通道输出电路中第四输出场效应管的栅极，每个第二通道输出电路中第四输出场效应管的栅极接至下一级第二通道输出电路中第四输出场效应管的栅极。

优选地，所述行驱动模块包括行选通控制模块和行同步控制模块；

行选通控制模块的第一输入端作为所述行驱动模块的第一输入端，行同步控制模块的输出端作为所述行驱动模块的输出端；

行选通控制模块的第二输入端接收外部行选择指令，行选通控制模块的第一输出端接至行同步控制模块的输入端；

当LED显示屏驱动芯片应用在共正极排布方式下时，所述行选通MOS管为PMOS管；当LED显示屏驱动芯片应用在共负极排布方式下时，所述行选通MOS 管为NMOS管。

第二方面，一种LED显示屏驱动系统，包括多个第一方面所述LED显示屏驱动芯片；

其中，所有LED显示屏驱动芯片串联，第一个LED显示屏驱动芯片中串行 I/O模块的第一输入端接外部灰度数据，每个LED显示屏驱动芯片中串行I/O 模块的第三输出端连接至下一个LED显示屏驱动芯片中串行I/O模块的第一输入端。

本实用新型提供的LED显示屏驱动芯片，集成了行驱动模块和恒流驱动模块，能够减小PCB面积，降低系统成本，该芯片还能综合优化行驱动模块和恒流驱动模块的寄存器配置，更好的适应未来节能屏和小间距LED显示屏的需求。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。附图中，各元件或部分并不一定按照实际的比例绘制。

图1为背景技术中提供的现有采用共正极排布方式的LED显示屏驱动系统的模块框图。

图2为背景技术中提供的现有采用共负极排布方式的LED显示屏驱动系统的模块框图。

图3为本实用新型实施例一提供的LED显示屏驱动芯片的模块框图。

图4为图3中恒流输出调节模块的电路图。

图5为图3中应用于共正极排布方式下，通道驱动模块的电路图。

图6为图3中应用于共负极排布方式下，通道驱动模块的电路图。

具体实施方式

下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。

实施例一：

一种LED显示屏驱动芯片，参见图3，包括串行I/O模块、编程解码模块、恒流驱动模块、行驱动模块、PWM数据处理模块、内部时钟模块和SRAM模块；

其中，串行I/O模块的第一输入端接收外部灰度数据或连接上一级LED 显示屏驱动芯片中串行I/O模块的第三输出端；串行I/O模块的第二输入端接收外部时钟信号，串行I/O模块的第三输入端接收外部控制指令LA；串行I/O 模块的第一输出端接编程解码模块的输入端，串行I/O模块的第二输出端通过所述SRAM模块接至PWM数据处理模块的第三输入端；

编程解码模块的输出端连接至恒流驱动模块的第一输入端、行驱动模块的第一输入端、PWM数据处理模块的第二输入端和内部时钟模块的第二输入端；行驱动模块的输出端连接至PWM数据处理模块的第一输入端，行驱动模块中行选通MOS管连接至LED灯珠；内部时钟模块的第一输入端接所述外部时钟信号；内部时钟模块的输出端接PWM数据处理模块的第四输入端；PWM数据处理模块的输出端连接至恒流驱动模块的第三输入端；恒流驱动模块的输出端连接至 LED灯珠，用于驱动LED灯珠。

具体地，LED显示屏驱动芯片中串行I/O模块通过第一输入端接收外部灰度数据(包括红灯输入SDI_R、绿灯输入SDI_G和蓝灯输入SDI_B)，通过第三输出端输出灰度数据(包括红灯输出SDO_R、绿灯输出SDO_G和蓝灯输出SDO_B) 到下一级连的LED显示屏驱动芯片。LED显示屏驱动芯片的第一输出端产生指令信号输入到编程解码模块。编程解码模块根据串行I/O模块输出的数据对其他模块(例如恒流输出调节模块、通道驱动模块、PWM数据处理模块、行选通控制模块和内部时钟模块)进行寄存器配置。恒流驱动模块和行驱动模块用于进行恒流驱动控制和行驱动控制。

外部时钟信号DCLK还输入到内部时钟模块，用于产生显示时钟信号。内部时钟模块不仅用于产生内部显示时钟信号，可以通过配置寄存器配置PLL 升高输入频率，提高LED显示屏数据刷新率。该芯片可以将外部灰度数据和外部时钟信号DCLK同步后输入到PWM数据处理模块。

该芯片集成了行驱动模块和恒流驱动模块，能够减小PCB面积，降低系统成本，该芯片还能综合优化行驱动模块和恒流驱动芯片的寄存器配置，更好的适应未来节能屏和小间距LED显示屏的需求。

优选地，所述恒流驱动模块包括带隙基准源、恒流输出调节模块和通道驱动模块；

其中，恒流输出调节模块的第二输入端作为所述恒流驱动模块的第一输入端；通道驱动模块的输出端作为所述恒流驱动模块的输出端；通道驱动模块的第三输入端作为所述恒流驱动模块的第三输入端；

带隙基准源接至恒流输出调节模块的第一输入端，恒流输出调节模块的输出端接至通道驱动模块的第一输入端。

具体地，带隙基准源用于产生与温度和电源电压无关的恒定电压输出，提供给恒流输出调节模块。恒流输出调节模块用于产生通道驱动模块所需的可配置的恒压源和恒流源漏电压。通道驱动模块用于驱动LED灯珠，包括驱动红灯输出IR1～IRN,绿灯输出IG1～IGN，蓝灯输出IB1～IBN，其中N＝1～100。

实施例二：

实施例二在实施例一的基础上，增加了恒流输出调节模块的电路图。

参见图4，所述恒流输出调节模块包括放大器OP1、放大器OP2、场效应管PM_1、场效应管PM_2、场效应管NM_1、场效应管NM_2和M级数模转换器电压调节电路；

其中，放大器OP1的反向输入端作为所述恒流输出调节模块的第一输入端，M级数模转换器电压调节电路的第一输入端作为所述恒流输出调节模块的第二输入端；恒流输出调节模块的输出端包括第一输出端、第二输出端和第三输出端；

场效应管PM_1和场效应管PM_2的源极接高电平，放大器OP1的输出端接场效应管PM_1的栅极，场效应管PM_1的栅极接场效应管PM_2的栅极，场效应管PM_1的漏极依次串联电阻R3、电阻R4和电阻R5接地，电阻R3和电阻 R4的中间节点接放大器OP1的正向输入端；电阻R4和电阻R5的中间节点作为恒流输出调节模块的第一输出端输出；

场效应管PM_2的漏极接场效应管NM_1的漏极，场效应管NM_1的栅极均连接至其漏极和场效应管NM_2的栅极，场效应管NM_1和场效应管NM_2的源极均接地，场效应管NM_2的漏极通过电阻R6接所述高电平，场效应管NM_2 的漏极和电阻R6的中间节点作为恒流输出调节模块的第二输出端输出；场效应管PM_1的漏极接放大器OP2的正向输入端，放大器OP2的输出端接至其反向输入端，放大器OP2的输出端连接M级数模转换器电压调节电路的第二输入端，M级数模转换器电压调节电路的输出端作为恒流输出调节模块的第三输出端输出。

具体地，带隙基准源输入到该模块中放大器OP1的反向输入端，放大器 OP1、PMOS晶体管PM_1、电阻R3、电阻R4、电阻R5构成负反馈系统，产生电压Vref_max和通过第一输出端输出的恒流通道源漏电压VDS_1，电阻R6、PMOS 晶体管PM_2、NMOS晶体管NM_1和NM_2用于产生恒流通道源漏电压VDS_2。

优选地，所述M级数模转换器电压调节电路包括M个并联的数模转换器电压调节电路；其中每个数模转换器电压调节电路包括第一开关和第一调节电阻；

其中，第一开关的一静触点端为该数模转换器电压调节电路的第二输入端，另一静触点端接地，第一开关的控制端作为该数模转换器电压调节电路的第一输入端，第一开关的动触点端接第一调节电阻一端，第一调节电阻的另一端作为该数模转换器电压调节电路的输出端，该数模转换器电压调节电路的输出端通过第二调节电阻连接下一级数模转换器电压调节电路的输出端。

具体地，放大器OP2、第二调节电阻R1_1～RM_1、第一调节电阻R1_2～RM_2 构成M位数模转换器电压调节电路(其中M＝8或9)，产生电压Vref_vrext，作为该芯片外部VREXT管脚的参考电压。第一开关K_1～K_M为寄存器控制的开关(M＝8或9)，可通过调节寄存器调节Vref_vrext输出电压，第一开关K_1～K_M 控制信号为k₁～k_m(k_m的取值方法为1表示开启，0表示断开)，该控制信号由编程解码电路提供。当第一开关控制信号为高电平时，第一开关连接到放大器OP2的输出。当第一开关控制为低电平时，开关接地。Vref_vrext与K_1～K_M 控制信号的关系如下：

本实用新型实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述产品实施例中相应内容。

实施例三：

实施例三在实施例二的基础上，增加了应用于共正极排布方式中通道驱动模块的电路图。

参见图5，所述通道驱动模块包括放大器OP3、放大器OP4、场效应管PM_3、场效应管PM_4、场效应管NM_3和第一N级通道输出电路；

其中放大器OP3和放大器OP4的反向输入端作为通道驱动模块的第一输入端，其中放大器OP3的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP4的反向输入端接所述恒流输出调节模块的第一输出端；第一N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP3的输出端接场效应管PM_3的栅极，场效应管PM_3的栅极接场效应管PM_4的栅极，场效应管PM_3和场效应管PM_4的源极接所述高电平，场效应管PM_3的漏极和放大器OP3的正向输入端均接至外部管脚；

场效应管PM_4的漏极接放大器OP4的正向输入端，放大器OP4的输出端接场效应管NM_3的栅极，场效应管PM_4的漏极接场效应管NM_3的漏极，场效应管NM_3的源极接地，场效应管PM_4的漏极和场效应管NM_3的栅极分别接第一N级通道输出电路不同的输入端。

具体地，其中VREXT为芯片外部管脚，REXT为外接电阻，该通道驱动模块可通过调节外部电阻REXT的阻值调节输出电流。该模块根据运算放大器负反馈原理，VREXT电压跟随Vref_vrext，VREXT电压在外接电阻REXT上产生电流I1，经过PMOS晶体管PM_3和PM_4镜像后产生电流I2。恒流输出调节模块输出的电压VDS_1经过放大器OP4后，产生所有通道的源漏电压VDS。

所述第一N级通道输出电路包括N个相互并联的第一通道输出电路，其中每个第一通道输出电路包括第一输出放大器、第一输出场效应管和第二输出场效应管；

其中，所述场效应管PM_4的漏极分别接至所有第一通道输出电路中第一输出放大器的正向输入端；所有第一输出放大器的控制端作为通道驱动模块的第三输入端；

第一输出放大器的输出端接第一输出场效应管的栅极，第一输出场效应管的漏极作为该第一通道输出电路的输出端，第一输出场效应管的源极接至第二输出场效应管的漏极和第一输出放大器的反向输入端，第二输出场效应管的源极接地，所述场效应管NM_3的栅极接至第一个通道输出电路中第二输出场效应管的栅极，每个通道输出电路中第二输出场效应管的栅极接至下一级通道输出电路中第二输出场效应管的栅极。

具体地，PWM1为来自PWM数据处理模块的第一通道脉冲宽度调制信号， PWMN为来自PWM数据处理模块的第N通道脉冲宽度调制信号。第一输出放大器OP5_1、第二场效应管NM_4_1和第一场效应管NM_5_1构成第一级通道输出电路，NM_4_1为第一通道恒流管，NM_5_1为第一通道相应的开关管，第一输出放大器OP5_1用于产生稳定的恒流管源漏电压VDS_CH_1。以此类似，运算放大器OP5_N、NMOS晶体管NM_4_N和NM_5_N构成第N通道输出电路。其中，N＝1～100。

本实用新型实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述产品实施例中相应内容。

实施例四：

实施例三在实施例二的基础上，增加了应用于共负极排布方式中通道驱动模块的电路图。

参见图6，所述通道驱动模块包括放大器OP6、放大器OP7、场效应管PM_6、场效应管PM_5和第二N级通道输出电路；

其中放大器OP6的反向输入端和放大器OP7的正向输入端作为通道驱动模块的第一输入端，其中放大器OP6的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP7的正向输入端接所述恒流输出调节模块的第二输出端；第二N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP6的输出端接场效应管PM_6的栅极，场效应管PM_6的源极接高电平，场效应管PM_6的漏极接放大器OP7的反向输入端和场效应管PM_5的源极，放大器OP7的输出端接场效应管PM_5的栅极，场效应管PM_5的漏极和放大器OP6的正向输入端均接至外部管脚；

场效应管PM_6的漏极和栅极分别接第二N级通道输出电路不同的输入端。

优选地，所述第二N级通道输出电路包括N个相互并联的第二通道输出电路，其中每个通道输出电路包括第二输出放大器、第三输出场效应管和第四输出场效应管；

其中，所述场效应管PM_6的漏极分别接至所有通道输出电路中第二输出放大器的正向输入端；所有第二输出放大器的控制端作为通道驱动模块的第三输入端；

第二输出放大器的输出端接第三输出场效应管的栅极，第三输出场效应管的漏极作为该第二通道输出电路的输出端，第三输出场效应管的源极接至第四输出场效应管的漏极和第二输出放大器的反向输入端，第四输出场效应管的源极接高电平，所述场效应管PM_6的栅极接至第一个第二通道输出电路中第四输出场效应管的栅极，每个第二通道输出电路中第四输出场效应管的栅极接至下一级第二通道输出电路中第四输出场效应管的栅极。

具体地，PWM1为来自PWM数据处理模块的第一通道脉冲宽度调制信号， PWMN为来自PWM数据处理模块的第N通道脉冲宽度调制信号。其中VREXT为芯片外部管脚，REXT为外接电阻，该通道驱动模块可通过调节外部电阻REXT 的阻值调节输出电流。该模块根据运算放大器负反馈原理，VREXT电压跟随 Vref_vrext，VREXT电压在外接电阻REXT上产生电流I3，经过PMOS晶体管 PM_6、第四场效应管PM_7_1～PM_7_N镜像后产生电流I4_1～I4_N。其中，N＝1～100。恒流源源漏电压VDS_2(由恒流输出调节模块的第二输出端输出) 经过放大器OP7后产生所有通道的源漏电压VDS。第二输出放大器OP8_1、第四场效应管PM_7_1和第三场效应管PM_8_1构成第一通道输出电路，PM_7_1 为第一通道恒流管，PM_8_1为第一通道相应的开关管，第二输出放大器OP8_1 用于产生稳定的恒流管源漏电压VDS_CH_1。以此类似，第二运算放大器OP8_N、 PMOS晶体管PM_7_N和PM_8_N构成第N通道输出电路。其中，N＝1～100。

本实用新型实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述产品实施例中相应内容。

实施例五：

实施例四在上述实施例的基础上，还增加以下内容：

所述行驱动模块包括行选通控制模块和行同步控制模块；

行选通控制模块的第一输入端作为所述行驱动模块的第一输入端，行同步控制模块的输出端作为所述行驱动模块的输出端；

行选通控制模块的第二输入端接收外部行选择指令，行选通控制模块的第一输出端接至行同步控制模块的输入端；

当LED显示屏驱动芯片应用在共正极排布方式下时，所述行选通MOS管为 PMOS管；当LED显示屏驱动芯片应用在共负极排布方式下时，所述行选通MOS 管为NMOS管。

具体地，行选通控制模块用于行选通功能，包括所述行选通MOS管、行消隐和过流保护等功能，行消隐电平可通过编程解码电路进行配置。行选通控制模块通过输入行选通信号AI～A0，经过译码输出ROW2^I～ROW1。

本实用新型实施例所提供的芯片，为简要描述，实施例部分未提及之处，可参考前述产品实施例中相应内容。

实施例六：

一种LED显示屏驱动系统，包括多个上述LED显示屏驱动芯片；

其中，所有LED显示屏驱动芯片串联，第一个LED显示屏驱动芯片中串行I/O模块的第一输入端接外部灰度数据，每个LED显示屏驱动芯片中串行I/O 模块的第三输出端连接至下一个LED显示屏驱动芯片中串行I/O模块的第一输入端。

本实用新型实施例所提供的系统，为简要描述，实施例部分未提及之处，可参考前述产品实施例中相应内容。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。

Claims (10)

1.一种LED显示屏驱动芯片，其特征在于，包括串行I/O模块、编程解码模块、恒流驱动模块、行驱动模块、PWM数据处理模块、内部时钟模块和SRAM模块；

其中，串行I/O模块的第一输入端接收外部灰度数据或连接上一级LED显示屏驱动芯片中串行I/O模块的第三输出端；串行I/O模块的第二输入端接收外部时钟信号，串行I/O模块的第三输入端接收外部控制指令LA；串行I/O模块的第一输出端接编程解码模块的输入端，串行I/O模块的第二输出端通过所述SRAM模块接至PWM数据处理模块的第三输入端；

编程解码模块的输出端连接至恒流驱动模块的第一输入端、行驱动模块的第一输入端、PWM数据处理模块的第二输入端和内部时钟模块的第二输入端；行驱动模块的输出端连接至PWM数据处理模块的第一输入端，行驱动模块中行选通MOS管连接至LED灯珠；内部时钟模块的第一输入端接所述外部时钟信号；内部时钟模块的输出端接PWM数据处理模块的第四输入端；PWM数据处理模块的输出端连接至恒流驱动模块的第三输入端；恒流驱动模块的输出端连接至LED灯珠，用于驱动LED灯珠。

2.根据权利要求1所述LED显示屏驱动芯片，其特征在于，所述恒流驱动模块包括带隙基准源、恒流输出调节模块和通道驱动模块；

其中，恒流输出调节模块的第二输入端作为所述恒流驱动模块的第一输入端；通道驱动模块的输出端作为所述恒流驱动模块的输出端；通道驱动模块的第三输入端作为所述恒流驱动模块的第三输入端；

带隙基准源接至恒流输出调节模块的第一输入端，恒流输出调节模块的输出端接至通道驱动模块的第一输入端。

3.根据权利要求2所述LED显示屏驱动芯片，其特征在于，所述恒流输出调节模块包括放大器OP1、放大器OP2、场效应管PM_1、场效应管PM_2、场效应管NM_1、场效应管NM_2和M级数模转换器电压调节电路；

其中，放大器OP1的反向输入端作为所述恒流输出调节模块的第一输入端，M级数模转换器电压调节电路的第一输入端作为所述恒流输出调节模块的第二输入端；恒流输出调节模块的输出端包括第一输出端、第二输出端和第三输出端；

场效应管PM_1和场效应管PM_2的源极接高电平，放大器OP1的输出端接场效应管PM_1的栅极，场效应管PM_1的栅极接场效应管PM_2的栅极，场效应管PM_1的漏极依次串联电阻R3、电阻R4和电阻R5接地，电阻R3和电阻R4的中间节点接放大器OP1的正向输入端；电阻R4和电阻R5的中间节点作为恒流输出调节模块的第一输出端输出；

场效应管PM_2的漏极接场效应管NM_1的漏极，场效应管NM_1的栅极均连接至其漏极和场效应管NM_2的栅极，场效应管NM_1和场效应管NM_2的源极均接地，场效应管NM_2的漏极通过电阻R6接所述高电平，场效应管NM_2的漏极和电阻R6的中间节点作为恒流输出调节模块的第二输出端输出；场效应管PM_1的漏极接放大器OP2的正向输入端，放大器OP2的输出端接至其反向输入端，放大器OP2的输出端连接M级数模转换器电压调节电路的第二输入端，M级数模转换器电压调节电路的输出端作为恒流输出调节模块的第三输出端输出。

4.根据权利要求3所述LED显示屏驱动芯片，其特征在于，所述M级数模转换器电压调节电路包括M个并联的数模转换器电压调节电路；其中每个数模转换器电压调节电路包括第一开关和第一调节电阻；

其中，第一开关的一静触点端为该数模转换器电压调节电路的第二输入端，另一静触点端接地，第一开关的控制端作为该数模转换器电压调节电路的第一输入端，第一开关的动触点端接第一调节电阻一端，第一调节电阻的另一端作为该数模转换器电压调节电路的输出端，该数模转换器电压调节电路的输出端通过第二调节电阻连接下一级数模转换器电压调节电路的输出端。

5.根据权利要求3所述LED显示屏驱动芯片，其特征在于，当该LED显示屏驱动芯片应用在共正极排布方式下时，所述通道驱动模块包括放大器OP3、放大器OP4、场效应管PM_3、场效应管PM_4、场效应管NM_3和第一N级通道输出电路；

其中放大器OP3和放大器OP4的反向输入端作为通道驱动模块的第一输入端，其中放大器OP3的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP4的反向输入端接所述恒流输出调节模块的第一输出端；第一N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP3的输出端接场效应管PM_3的栅极，场效应管PM_3的栅极接场效应管PM_4的栅极，场效应管PM_3和场效应管PM_4的源极接所述高电平，场效应管PM_3的漏极和放大器OP3的正向输入端均接至外部管脚；

场效应管PM_4的漏极接放大器OP4的正向输入端，放大器OP4的输出端接场效应管NM_3的栅极，场效应管PM_4的漏极接场效应管NM_3的漏极，场效应管NM_3的源极接地，场效应管PM_4的漏极和场效应管NM_3的栅极分别接第一N级通道输出电路不同的输入端。

6.根据权利要求5所述LED显示屏驱动芯片，其特征在于，所述第一N级通道输出电路包括N个相互并联的第一通道输出电路，其中每个第一通道输出电路包括第一输出放大器、第一输出场效应管和第二输出场效应管；

其中，所述场效应管PM_4的漏极分别接至所有第一通道输出电路中第一输出放大器的正向输入端；所有第一输出放大器的控制端作为通道驱动模块的第三输入端；

第一输出放大器的输出端接第一输出场效应管的栅极，第一输出场效应管的漏极作为该第一通道输出电路的输出端，第一输出场效应管的源极接至第二输出场效应管的漏极和第一输出放大器的反向输入端，第二输出场效应管的源极接地，所述场效应管NM_3的栅极接至第一个通道输出电路中第二输出场效应管的栅极，每个通道输出电路中第二输出场效应管的栅极接至下一级通道输出电路中第二输出场效应管的栅极。

7.根据权利要求3所述LED显示屏驱动芯片，其特征在于，当该LED显示屏驱动芯片应用在共负极排布方式下时，所述通道驱动模块包括放大器OP6、放大器OP7、场效应管PM_6、场效应管PM_5和第二N级通道输出电路；

其中放大器OP6的反向输入端和放大器OP7的正向输入端作为通道驱动模块的第一输入端，其中放大器OP6的反向输入端接所述恒流输出调节模块的第三输出端，放大器OP7的正向输入端接所述恒流输出调节模块的第二输出端；第二N级通道输出电路的输出端作为所述通道驱动模块的输出端；

放大器OP6的输出端接场效应管PM_6的栅极，场效应管PM_6的源极接高电平，场效应管PM_6的漏极接放大器OP7的反向输入端和场效应管PM_5的源极，放大器OP7的输出端接场效应管PM_5的栅极，场效应管PM_5的漏极和放大器OP6的正向输入端均接至外部管脚；

场效应管PM_6的漏极和栅极分别接第二N级通道输出电路不同的输入端。

8.根据权利要求7所述LED显示屏驱动芯片，其特征在于，所述第二N级通道输出电路包括N个相互并联的第二通道输出电路，其中每个通道输出电路包括第二输出放大器、第三输出场效应管和第四输出场效应管；

其中，所述场效应管PM_6的漏极分别接至所有通道输出电路中第二输出放大器的正向输入端；所有第二输出放大器的控制端作为通道驱动模块的第三输入端；

第二输出放大器的输出端接第三输出场效应管的栅极，第三输出场效应管的漏极作为该第二通道输出电路的输出端，第三输出场效应管的源极接至第四输出场效应管的漏极和第二输出放大器的反向输入端，第四输出场效应管的源极接高电平，所述场效应管PM_6的栅极接至第一个第二通道输出电路中第四输出场效应管的栅极，每个第二通道输出电路中第四输出场效应管的栅极接至下一级第二通道输出电路中第四输出场效应管的栅极。

9.根据权利要求6或8所述LED显示屏驱动芯片，其特征在于，所述行驱动模块包括行选通控制模块和行同步控制模块；

行选通控制模块的第一输入端作为所述行驱动模块的第一输入端，行同步控制模块的输出端作为所述行驱动模块的输出端；

行选通控制模块的第二输入端接收外部行选择指令，行选通控制模块的第一输出端接至行同步控制模块的输入端；

当LED显示屏驱动芯片应用在共正极排布方式下时，所述行选通MOS管为PMOS管；当LED显示屏驱动芯片应用在共负极排布方式下时，所述行选通MOS管为NMOS管。

10.一种LED显示屏驱动系统，其特征在于，包括多个权利要求1～8中任一权利要求所述LED显示屏驱动芯片；

其中，所有LED显示屏驱动芯片串联，第一个LED显示屏驱动芯片中串行I/O模块的第一输入端接外部灰度数据，每个LED显示屏驱动芯片中串行I/O模块的第三输出端连接至下一个LED显示屏驱动芯片中串行I/O模块的第一输入端。

Images