KR20230037310A - 발광 표시 장치 - Google Patents
발광 표시 장치 Download PDFInfo
- Publication number
- KR20230037310A KR20230037310A KR1020210120476A KR20210120476A KR20230037310A KR 20230037310 A KR20230037310 A KR 20230037310A KR 1020210120476 A KR1020210120476 A KR 1020210120476A KR 20210120476 A KR20210120476 A KR 20210120476A KR 20230037310 A KR20230037310 A KR 20230037310A
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary power
- eaves
- electrode
- layer
- power supply
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 355
- 239000000463 material Substances 0.000 claims abstract description 81
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims description 104
- 230000000149 penetrating effect Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000011368 organic material Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000011575 calcium Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
- H10K50/824—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
본 명세서의 실시예에 따른 발광 표시 장치는, 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층, 상기 회로층을 덮는 보호층, 상기 보조 전원 전극의 일부분을 노출시키는 컨택부, 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물, 상기 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극, 상기 픽셀 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함하며, 상기 처마 구조물은 단일 물질로 이루어질 수 있다.
Description
본 명세서는 발광 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다.
이들 표시 장치 중에서 발광 표시 장치는 발광층의 재료에 따라 무기 발광 표시 장치와 유기 발광 표시 장치로 대별된다. 예를 들어, 유기 발광 표시 장치는 자체 발광형(self-luminance)으로서, 정공(hole) 주입을 위한 애노드 전극과 전자(electron) 주입을 위한 캐소드 전극으로부터 각각 정공과 전자를 발광층 내부로 주입시켜, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 발광하여 영상을 표시할 수 있다.
이러한 발광 표시 장치는 빛이 방출되는 방향에 따라서 상부 발광(top emission) 방식, 하부 발광(bottom emission) 방식, 또는 양면 발광(dual emission) 방식 등으로 나누어질 수 있다.
이 중 상부 발광 방식의 발광 표시 장치의 경우, 발광층에서 발광된 빛을 상부로 발광시키기 위해 캐소드로서 투명 특성의 전극 또는 반투과 특성의 전극을 사용한다. 이러한 캐소드 전극은 투과율을 향상시키기 위해 두께를 얇게 형성하며, 이로 인해 전기적 저항이 커지게 된다. 특히, 대면적의 발광 표시 장치의 경우, 전압 공급 패드부로부터 멀어질수록 전압 강하가 더 심하게 발생하여 발광 표시 장치의 휘도 불균일 문제가 발생될 수 있다.
이러한 캐소드 전극의 저항 증가에 의한 전압 강하를 해결하기 위해, 캐소드 전극에 별도의 보조전극을 전기적으로 연결시킬 수 있도록 언더컷 형상을 갖는 캐소드 컨택 구조가 제안되고 있다.
그런데, 캐소드 컨택 구조의 경우, 서로 상이한 물질층을 적층된 구조로 형성하고, 선택적 식각을 통해 언더컷 형상을 형성하고 있기 때문에 서로 다른 물질층 간의 계면에서 단차가 발생하거나 접착력이 떨어져, 박리 현상이 빈번하게 발생하여, 발광 표시 장치의 양산성이 떨어지는 문제가 있다.
이상 설명한 배경기술의 내용은 본 명세서의 발명자가 본 명세서의 도출을 위해 보유하고 있었거나, 본 명세서의 도출 과정에서 습득한 기술 정보로서, 반드시 본 명세서의 명세서 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 명세서는 캐소드 컨택 영역에서 박리 저항성이 높은 언더컷 형상을 형성할 수 있고, 이에 의해, 제조 공정 중 발생하는 불량을 줄일 수 있고, 양산성이 향상된 발광 표시 장치를 제공하는 것을 과제로 한다.
위에서 언급된 본 명세서의 과제 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 발광 표시 장치는, 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층, 상기 회로층을 덮는 보호층, 상기 보조 전원 전극의 일부분을 노출시키는 컨택부, 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물, 상기 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극, 상기 픽셀 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함하며, 상기 처마 구조물은 단일 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치는, 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층, 상기 회로층을 덮는 제1 보호층, 상기 제1 보호층 위에 배치된 제2 보호층, 상기 제2 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극, 상기 제2 보호층 위에 배치되고 상기 픽셀 전극 상의 개구부를 정의하는 뱅크층, 상기 제1 및 제2 보호층과 상기 뱅크층을 관통하여 상기 보조 전원 전극의 일부분을 노출시키는 컨택부, 상기 컨택부에 의해 노출된 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물, 상기 픽셀 전극 및 상기 뱅크층 위에 배치된 발광층, 및 상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함할 수 있다.
본 명세서에 따른 발광 표시 장치는 캐소드 컨택 영역에서 박리 저항성이 높은 언더컷 형상을 형성함으로써, 제조 공정 중 발생하는 불량을 줄일 수 있고, 이를 통해 발광 표시 장치의 양산성 및 신뢰성이 개선되는 효과가 있다.
위에서 언급된 본 명세서의 효과 외에도, 본 명세서의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 명세서의 실시예에 따른 발광 표시 장치에서 서브 픽셀들의 제1 전극, 뱅크층 및 컨택부를 개략적으로 나타낸 평면도이다.
도 3은 본 명세서의 제1 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 4는 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부를 나타낸 평면도이다.
도 5는 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 6은 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 7은 본 명세서의 제2 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 8은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부를 나타낸 평면도이다.
도 9는 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 10은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 11은 본 명세서의 제3 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 12는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부를 나타낸 평면도이다.
도 13은 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 14는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 2는 본 명세서의 실시예에 따른 발광 표시 장치에서 서브 픽셀들의 제1 전극, 뱅크층 및 컨택부를 개략적으로 나타낸 평면도이다.
도 3은 본 명세서의 제1 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 4는 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부를 나타낸 평면도이다.
도 5는 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 6은 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 7은 본 명세서의 제2 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 8은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부를 나타낸 평면도이다.
도 9는 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 10은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 11은 본 명세서의 제3 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이다.
도 12는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부를 나타낸 평면도이다.
도 13은 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 일 예를 나타낸 단면도이다.
도 14는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 다른 예를 나타낸 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 다양한 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 다양한 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 명세서의 다양한 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 명세서의 기술적 사상의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 예는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 다양한 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 명세서의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"제1 수평 축 방향", "제2 수평 축 방향" 및 "수직 축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 명세서의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 명세서의 실시예에 따른 발광 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 그리고, 첨부된 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.
도 1은 본 명세서의 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 명세서의 실시예에 따른 발광 표시 장치(100)는 표시 패널(110), 영상 처리부(120), 타이밍 제어부(130), 데이터 구동부(140), 스캔 구동부(150), 및 전원 공급부(160)를 포함할 수 있다.
표시 패널(110)은 데이터 구동부(140)로부터 공급된 데이터신호(DATA)와 스캔 구동부(150)로부터 공급된 스캔 신호 그리고 전원 공급부(160)로부터 공급된 전원에 대응하여 영상을 표시할 수 있다.
표시 패널(110)은 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)의 교차영역마다 배치된 서브 픽셀(SP)을 포함할 수 있다. 서브 픽셀(SP)의 구조는 표시 장치(100)의 종류에 따라 다양하게 변경될 수 있다.
예를 들면, 서브 픽셀들(SP)은 구조에 따라 상부 발광(top emission) 방식, 하부 발광(bottom emission) 방식, 또는 양면 발광(dual emission) 방식으로 형성될 수 있다. 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함할 수 있다. 또는, 서브 픽셀(SP)은 적색 서브 픽셀, 청색 서브 픽셀, 백색 서브 픽셀 및 녹색 서브 픽셀을 포함할 수 있다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상의 다른 발광 면적을 가질 수 있다.
하나 이상의 서브 픽셀들(SP)은 하나의 단위 픽셀(pixel)을 이룰 수 있다. 예들 들면, 하나의 단위 픽셀은 적색, 녹색, 및 청색 서브 픽셀들을 포함할 수 있고, 적색, 녹색 및 청색 서브 픽셀들이 반복 배치될 수 있다. 또는, 하나의 단위 픽셀은 적색, 녹색, 청색 및 백색 서브 픽셀들을 포함할 수 있고, 적색, 녹색, 청색 및 백색 서브 픽셀들이 반복 배치되거나, 적색, 녹색, 청색 및 백색 서브 픽셀들이 쿼드(quad) 타입으로 배치될 수 있다. 본 명세서에 따른 실시예에서 서브 픽셀들의 컬러 타입, 배치 타입, 배치 순서 등은 발광 특성, 소자의 수명, 장치의 스펙(spec) 등에 따라 다양한 형태로 구성될 수 있는 바 이에 한정되지 않는다.
표시 패널(110)은 서브 픽셀(SP)들이 배치되어 영상을 표시하는 표시 영역(AA)과 표시 영역(AA) 주변의 비표시 영역(NA)으로 구분할 수 있다. 스캔 구동부(150)는 표시 패널(110)의 비표시 영역(NA)에 실장될 수 있다. 또한, 비표시 영역(NA)에는 패드 영역을 포함할 수 있다.
영상 처리부(120)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력할 수 있다. 영상 처리부(120)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(130)는 영상 처리부(120)로부터 구동신호와 더불어 데이터신호(DATA)를 공급받을 수 있다. 구동 신호는 데이터 인에이블 신호(DE)를 포함할 수 있다. 또는, 구동 신호는 수직 동기신호, 수평 동기신호 및 클럭신호를 포함할 수 있다. 타이밍 제어부(130)는 구동신호에 기초하여 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와 스캔 구동부(150)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 출력할 수 있다.
데이터 구동부(140)는 타이밍 제어부(130)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(130)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력할 수 있다.
데이터 구동부(140)는 데이터 라인들(DL)을 통해 데이터신호(DATA)를 출력할 수 있다. 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 구현될 수 있다. 예를 들어, 데이터 구동부(140)는 표시 패널(110)의 비표시 영역(NA)에 배치된 패드 영역과 연성 회로 필름을 통해 전기적으로 연결될 수 있다.
스캔 구동부(150)는 타이밍 제어부(130)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력할 수 있다. 스캔 구동부(150)는 게이트 라인들(GL)을 통해 스캔 신호를 출력할 수 있다. 스캔 구동부(150)는 IC(Integrated Circuit) 형태로 구현되거나 표시 패널(110)에 게이트 인 패널(Gate In Panel; GIP) 방식으로 구현될 수 있다.
전원 공급부(160)는 표시 패널(110)을 구동하기 위한 고전위전압 및 저전위전압 등을 출력할 수 있다. 전원 공급부(160)는 고전위전압을 제1 전원 라인(EVDD)(또는 구동 전원 라인)을 통해 표시 패널(110)에 공급할 수 있고, 저전위전압을 제2 전원 라인(EVSS)(또는 보조 전원 라인)을 통해 표시 패널(110)에 공급할 수 있다.
도 2는 본 명세서의 실시예에 따른 발광 표시 장치에서 서브 픽셀들의 제1 전극, 뱅크층 및 컨택부를 개략적으로 나타낸 평면도이다.
도 2를 도 1을 결부하여 참조하면, 본 명세서의 실시예에 따른 발광 표시 장치(100)의 표시 패널(110)은, 표시 영역(AA)과 비표시 영역(NA)으로 구분되며, 표시 영역(AA) 내의 기판 상에 서로 교차하여 매트릭스 형태로 형성되는 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 복수의 서브 픽셀들(SP1, SP2, SP3, SP4)을 포함할 수 있다.
도 2에 도시된 바와 같이, 복수의 서브 픽셀들(SP1, SP2, SP3, SP4)은 제1 서브 픽셀(SP1), 제2 서브 픽셀(SP2), 제3 서브 픽셀(SP3) 및 제4 서브 픽셀(SP4)을 포함할 수 있다. 예를 들어, 제1 서브 픽셀(SP1)은 적색 광을 방출할 수 있고, 제2 서브 픽셀(SP2)은 녹색 광을 방출할 수 있고, 제3 서브 픽셀(SP3)은 청색 광을 방출할 수 있고, 제4 서브 픽셀(SP4)은 백색 광을 방출할 수 있지만, 반드시 이에 한정되는 것은 아니며, 백색 광을 방출하는 제4 서브 픽셀(SP4)은 생략될 수 있고, 적색(red) 광, 녹색(green) 광, 청색(blue) 광, 황색(yellow) 광, 자홍색(magenta) 광, 및 청록색(cyan) 광 중에서 적어도 두 개 이상의 광을 방출하는 서브 픽셀들로 구성될 수도 있다. 또한, 각각의 서브 픽셀들(SP1, SP2, SP3, SP4)의 배열 순서는 다양하게 변경될 수 있다.
복수의 서브 픽셀들(SP1, SP2, SP3, SP4) 각각에는 픽셀 전극(PXL)(예: 애노드 전극 또는 제1 전극)이 배치될 수 있다. 픽셀 전극(PXL) 상에는 픽셀 전극(PXL)의 가장자리 부분을 덮고 복수의 서브 픽셀들(SP1, SP2, SP3, SP4)에 대응하는 개구부를 정의하는 뱅크층(BA)이 배치될 수 있다. 그리고, 픽셀 전극(PXL)과 뱅크층(BA) 위에는 발광층(예: 유기 발광층)과 공통 전극(예: 캐소드 전극 또는 제2 전극)이 순차적으로 적층될 수 있다.
본 명세서의 실시예에 따르면, 표시 패널(110)의 전면에 걸쳐서 형성되는 공통 전극의 저항을 낮추기 위하여, 공통 전극보다 낮은 저항을 갖는 재료로 형성되고, 공통 전극과 접촉(contact)되어 전기적으로 연결되는 별도의 보조 전원 전극을 포함할 수 있다. 뱅크층(BA)은 보조 전원 전극과 공통 전극을 전기적으로 연결시킬 수 있도록 보조 전원 전극의 일부분을 노출시키는 컨택부(CA)를 정의할 수 있다.
컨택부(CA)는 게이트 라인(GL)과 평행한 방향으로 하나의 단위 픽셀을 구성하는 네 개의 서브 픽셀들(SP1, SP2, SP3, SP4)마다 형성될 수 있으나, 이에 한정되지 않으며, 임의의 복수 개의 서브 픽셀마다 형성될 수 있다. 또한, 컨택부(CA)는 데이터 라인(DL)과 평행한 방향으로 각 수평 라인마다 형성될 수 있으나, 이에 한정되지 않으며, 임의의 복수 개의 수평 라인마다 형성될 수 있다.
제1 실시예
도 3은 본 명세서의 제1 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이고, 도 4는 본 명세서의 제1 실시예에 따른 도 3의 A 부분의 컨택부를 나타낸 평면도이고, 도 5는 본 명세서의 제1 실시예에 따른 도 3의 A부분의 컨택부의 일 예를 나타낸 단면도이고, 도 6은 본 명세서의 제1 실시예에 따른 도 3의 A부분의 컨택부의 다른 예를 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 본 명세서의 제1 실시예에 따른 발광 표시 장치는, 기판(SUB), 차광층(LS), 보조 전원 라인(EVSS)(또는 제2 전원 라인), 버퍼층(BUF), 박막 트랜지스터(TR), 스토리지 커패시터(Cst), 게이트 절연막(GI), 층간 절연막(ILD), 보조 전원 전극(210), 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층), 발광 소자(ED), 뱅크층(BA), 컨택부(CA), 및 처마 구조물(301) 등을 포함할 수 있다.
기판(SUB)은 베이스 기판으로서, 유리(glass) 또는 플라스틱(plastic) 재질로 이루어질 수 있다. 예를 들어, 기판(SUB)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 플라스틱 재질로 형성되어, 유연한(flexible) 특성을 가질 수 있다.
기판(SUB) 상에는 각종 신호 라인들, 박막 트랜지스터(TR), 스토리지 커패시터(Cst) 등을 포함하는 회로 소자가 복수의 서브 픽셀(SP1, SP2, SP3, SP4) 별로 형성될 수 있다. 신호 라인들로는 게이트 라인(GL), 데이터 라인(DL), 전원 라인, 및 기준 라인 등이 포함될 수 있고, 박막 트랜지스터로는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 및 센싱 박막 트랜지스터 등이 포함될 수 있다.
기판(SUB) 상에는 차광층(LS)과 보조 전원 라인(EVSS)(또는 제2 전원 라인)이 배치될 수 있다. 차광층(LS)은 박막 트랜지스터(TR)와 중첩되도록 배치될 수 있다. 예를 들어, 차광층(LS)은 박막 트랜지스터(TR)의 액티브층(ACT)과 중첩될 수 있고, 특히, 액티브층(ACT)의 채널(channel) 영역과 평면상에서 중첩되도록 배치될 수 있다. 차광층(LS)은 액티브층(ACT)으로 외부광이 진입하는 것을 차단하는 역할을 할 수 있다. 또한, 보조 전원 라인(EVSS)(예: 제2 전원 라인 또는 저전위 전원 라인)은 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)에 저전압을 인가하는 역할을 할 수 있다. 또한, 보조 전원 라인(EVSS)은 보조 전원 전극(210)과 함께 공통 전극(COM)의 저항을 낮추는 역할을 할 수 있다.
차광층(LS)과 보조 전원 라인(EVSS)은 동일한 층에서 서로 동일한 물질로 이루어질 수 있으며, 이 경우 차광층(LS)과 보조 전원 라인(EVSS)을 동일한 공정을 통해 동시에 형성할 수 있다.
기판(SUB) 상에는 차광층(LS) 및 보조 전원 라인(EVSS)을 덮도록 버퍼층(BUF)이 배치될 수 있다. 버퍼층(BUF)은 단일층 또는 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화막(SiOx), 실리콘 질화막(SiN), 및 실리콘 산질화막(SiON)으로 이루어진 단일층으로 형성될 수 있다. 또는, 버퍼층(BUF)은 실리콘 산화막(SiOx), 실리콘 질화막(SiN), 및 실리콘 산질화막(SiON) 중에서 적어도 두개의 막이 적층된 다중막으로 이루어질 수 있다. 이러한 버퍼층(BUF)은 기판(SUB)으로부터 확산되는 이온이나 불순물을 차단하고, 기판(SUB)을 통해 발광 소자(ED)에 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상면 전체에 형성될 수 있다.
버퍼층(BUF) 상에는 박막 트랜지스터(TR), 스토리지 커패시터(Cst) 및 보조 전원 전극(210)이 배치될 수 있다. 박막 트랜지스터(TR)는 버퍼층(BUF) 상의 복수의 서브 픽셀들(SP1, SP2, SP3, SP4) 각각에 배치될 수 있다. 예를 들어, 박막 트랜지스터(TR)는 액티브층(ACT), 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)과 중첩되는 게이트 전극(GA), 제1 소스/드레인 전극(SD1), 및 제2 소스/드레인 전극(SD2)을 포함할 수 있다. 또한, 스토리지 커패시터(Cst)는 광차단층(LS) 또는 보조 전원 라인(EVSS)의 일부 또는 전체를 이용하는 제1 커패시터 전극, 박막 트랜지스터(TR)의 게이트 전극(GA)과 동일한 금속 물질로 패터닝되는 제2 커패시터 전극, 및 보조 전원 전극(210)의 일부 또는 전체를 이용하는 제3 커패시터 전극이 중첩된 3중 구조로 형성될 수 있지만, 반드시 이에 한정되는 것은 아니며, 필요에 따라서 다양한 복수의 층으로 구현될 수 있다. 또한, 보조 전원 전극(210)은 버퍼층(BUF), 층간 절연막(ILD)을 관통하는 컨택홀을 통해 보조 전원 라인(EVSS)에 전기적으로 연결될 수 있다.
박막 트랜지스터(TR)의 액티브층(ACT)은 실리콘계 또는 산화물계 반도체 물질로 이루어질 수 있고, 버퍼층(BUF) 상에 형성될 수 있다. 액티브층(ACT)은 게이트 전극(GA)과 중첩하는 채널 영역과 제1 및 제2 소스/드레인 전극(SD1, SD2)과 연결된 소스/드레인 영역을 포함할 수 있다.
액티브층(ACT) 상에는 게이트 절연막(GI)이 형성될 수 있다. 게이트 절연ㅁ막(GI)은 액티브층(ACT)의 채널 영역 상에 배치될 수 있고, 액티브층(ACT)과 게이트 전극(GA)을 절연시키는 기능을 수행할 수 있다. 게이트 절연막(GI)은 무기 절연 물질로 이루어질 수 있고, 예를 들어, 실리콘 산화막(SiOx), 실리콘 질화막(SiN), 실리콘 산질화막(SiON), 또는 이들의 다중막으로 이루어질 수 있다.
게이트 절연막(GI) 상에는 게이트 전극(GA)이 형성될 수 있다. 게이트 전극(GA)은 게이트 절연막(GI)을 사이에 두고, 액티브층(ACT)과 대면하도록 배치될 수 있다. 그리고, 게이트 전극(GA)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다. 또한, 버퍼층(BUF) 상에는 스토리지 커패시터(Cst)의 일부를 이루는 제2 커패시터 전극이 게이트 전극(GA)과 동일한 물질로 형성될 수 있으며, 이 경우 박막 트랜지스터(TR)의 게이트 전극(GA)과 스토리지 커패시터(Cst)의 제2 커패시터 전극을 동일한 공정을 통해 동시에 형성할 수 있다.
버퍼층(BUF) 상에는 게이트 전극(GA)을 덮는 층간 절연막(ILD)이 형성될 수 있다. 또한, 층간 절연막(ILD)은 스토리지 커패시터(Cst)의 제2 커패시터 전극을 덮도록 형성될 수 있다. 층간 절연막(ILD)은 박막 트랜지스터(TR)를 보호하는 기능을 수행할 수 있다. 층간 절연막(ILD)은 무기 절연 물질로 이루어질 수 있다. 예를 들어, 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiN), 실리콘 산질화막(SiON), 또는 이들의 다중막으로 이루어질 수 있다.
층간 절연막(ILD) 상에는 제1 및 제2 소스/드레인 전극(SD1, SD2)이 형성될 수 있다. 층간 절연막(ILD)은 액티브층(ACT)과 제1 및 제2 소스/드레인 전극(SD1, SD2)을 접촉시키기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 제1 및 제2 소스/드레인 전극(SD1, SD2)은 층간 절연막(ILD)을 관통하는 컨택홀을 통해 액티브층(ACT)과 접촉하여 전기적으로 연결될 수 있다.
층간 절연막(ILD) 상에는 보조 전원 전극(210)이 형성될 수 있다. 층간 절연막(ILD)과 그 아래의 버퍼층(BUF)에는 보조 전원 라인(EVSS)과 보조 전원 전극(210)을 접촉시키기 위하여 해당 영역이 제거될 수 있다. 예를 들어, 보조 전원 전극(210)은 층간 절연막(ILD)과 버퍼층(BUF)을 관통하는 컨택홀을 통해 보조 전원 라인(EVSS)과 접촉하여 전기적으로 연결될 수 있다. 또한, 보조 전원 전극(210)은 스토리지 커패시터(Cst)의 제3 커패시터 전극의 역할을 수행할 수 있다.
제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)은 동일한 층에서 서로 동일한 물질로 이루어질 수 있다. 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)은 동일한 공정을 통해 동시에 형성할 수 있다. 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)은 단일층 또는 다층으로 이루어질 수 있다. 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)이 다층일 경우에는 몰리브덴/알루미늄-네오디뮴, 몰리브덴/알루미늄, 티타늄/알루미늄, 또는 구리/몰리티타늄의 2중층일 수 있다. 또는, 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)은 몰리브덴/알루미늄-네오디뮴/몰리브덴, 몰리브덴/알루미늄/몰리브덴, 티타늄/알루미늄/티타늄, 또는 몰리티타늄/구리/몰리티타늄의 3중층으로 이루어질 수 있다. 그러나, 이에 한정되지는 않으며, 제1 및 제2 소스/드레인 전극(SD1, SD2)과 보조 전원 전극(210)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층으로 형성될 수도 있다.
기판(SUB) 상에 배치된 박막 트랜지스터(TR), 스토리지 커패시터(Cst) 및 보조 전원 전극(210)은 회로층(또는 박막 트랜지스터 어레이층)을 구성할 수 있다.
박막 트랜지스터(TR) 및 보조 전원 전극(210) 상에는 패시베이션층(PAS)(또는 제1 보호층)이 배치될 수 있다. 패시베이션층(PAS)은 박막 트랜지스터(TR) 및 보조 전원 전극(210)을 덮도록 형성될 수 있다. 패시베이션층(PAS)은 박막 트랜지스터(TR)를 보호하는 것으로, 무기 절연 물질로 이루어질 수 있다. 예를 들어, 패시베이션층(PAS)은 실리콘 산화막(SiOx), 실리콘 질화막(SiN), 실리콘 산질화막(SiON), 또는 이들의 다중막으로 이루어질 수 있다.
패시베이션층(PAS)(또는 제1 보호층) 상에는 오버코트층(OC)(또는 제2 보호층)이 배치될 수 있다. 오버코트층(OC)은 하부의 단차를 평탄화하는 것으로, 유기 절연 물질로 이루어질 수 있다. 예를 들어, 오버코트층(OC)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 및 아크릴레이트계 수지(acrylate) 등의 유기물중 적어도 하나의 물질로 이루어질 수 있다.
오버코트층(OC)(또는 제2 보호층) 상에는 픽셀 전극(PXL)(예: 애노드 전극 또는 제1 전극)이 배치될 수 있다. 픽셀 전극(PXL)은 오버코트층(OC) 상의 복수의 서브 픽셀들(SP1, SP2, SP3, SP4) 각각에 배치될 수 있다. 픽셀 전극(PXL)은 오버코트층(OC) 및 패시베이션층(PAS)을 관통하는 컨택홀을 통해 박막 트랜지스터(TR)의 제1 소드/드레인 전극(SD1)에 연결될 수 있다. 또는, 픽셀 전극(PXL)은 박막 트랜지스터(TR)의 제2 소스/드레인 전극(SD2)에 연결될 수도 있다. 픽셀 전극(PXL) 상에는 발광층(EL)과 공통 전극(COM)이 배치될 수 있다. 픽셀 전극(PXL), 발광층(EL) 및 공통 전극(COM)은 발광 소자(ED)를 구성할 수 있다.
픽셀 전극(PXL)은 금속, 그 합금, 금속과 산화물 금속의 조합으로 형성될 수 있다. 예를 들어, 픽셀 전극(PXL)은 투명 도전막 및 반사효율이 높은 불투명 도면작을 포함하는 다층 구조로 형성될 수 있다. 픽셀 전극(PXL)의 투명 도전막으로는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 은(Ag), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 니켈(Ni), 크롬(Cr), 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다. 예를 들면, 픽셀 전극(PXL)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다.
픽셀 전극(PXL) 및 오버코트층(OC) 상에는 뱅크층(BA)이 배치될 수 있다. 뱅크층(PXL)은 픽셀 전극(PXL)의 가장자리 부분을 덮고 서브 픽셀의 개구부를 정의할 수 있다. 뱅크층(BA)은 폴리이미드(polyimide), 아크릴레이트(acrylate), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 등의 유기물로 이루어질 수 있다. 뱅크층(BA)에 의해 노출된 픽셀 전극(PXL)의 중심부는 발광 영역으로 정의될 수 있다. 또한, 뱅크층(BA)은 보조 전원 전극(21)과 공통 전극(COM)을 전기적으로 연결시킬 수 있도록 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)를 정의할 수 있다.
도 4에 도시된 바와 같이, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(301)이 배치될 수 있다.
처마 구조물(301)은 보조 전원 전극(210)의 일부분 위에 배치되고 언더컷 영역을 포함할 수 있다. 처마 구조물(301)은 보조 전원 전극(210)의 일부분 위에 아일랜드(island) 패턴으로 이루어지고, 처마 구조물(301)의 주변 둘레로 보조 전원 전극(210)의 노출 영역이 형성될 수 있다. 컨택부(CA)에서 처마 구조물(301)의 주변 둘레로 노출된 보조 전원 전극(210)은 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)과 접촉되어 전기적으로 연결될 수 있다. 처마 구조물(301)은 뱅크층(BA)과 동일한 물질로 이루어질 수 있다. 처마 구조물(301)과 뱅크층(BA)은 동일한 공정을 통해 동시에 형성할 수 있다.
픽셀 전극(PXL) 및 뱅크층(BA)과 처마 구조물(301) 상에는 발광층(EL)이 배치될 수 있다. 발광층(EL)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 위에 위치한 처마 구조물(301)의 언더컷 영역에서 단절되게 형성될 수 있다. 예를 들어, 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어질 수 있다. 이에 따라, 발광층(EL)은 처마 구조물(301)에 의해 보조 전원 전극(210) 상에 배치되는 면적이 최소화되고, 처마 구조물(301)의 언더컷 영역에서 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다.
발광층(EL) 및 처마 구조물(301) 상에는 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)이 배치될 수 있다. 공통 전극(COM)은 픽셀 전극(PXL), 발광층(EL) 상에 배치되어 발광 소자(ED)를 구성할 수 있다. 공통 전극(COM)은 기판(SUB)의 전면에 넓게 형성될 수 있다. 공통 전극(COM)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 은(Ag), 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수도 있다.
공통 전극(COM)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)과 접촉되어 전기적으로 연결될 수 있다. 공통 전극(COM)은 뱅크층(BA)을 덮도록 배치되고, 처마 구조부(301)의 언더컷 영역에서 보조 전원 전극(210) 상에 배치될 수 있다. 예를 들어, 공통 전극(COM)은 스텝 커버리지가 우수한 물질로 이루어질 수 있다. 공통 전극(COM)은 증착(evaporation)에 의해 형성되는 발광층(EL)보다 스텝 커버리지가 우수하여, 처마 구조물(301)의 언더컷 영역에서 발광층(EL)이 단절되어 외부로 노출된 보조 전원 전극(210)의 상부까지 형성될 수 있다. 이에 따라, 발광층(EL)은 처마 구조부(301)의 언더컷 영역에서 보조 전원 전극(210)과 접촉되지 않고, 보조 전원 전극(210)이 노출되게 형성되지만, 공통 전극(COM)은 발광층(EL)에 의해 덮이지 않고 노출된 보조 전원 전극(210)의 상면에 배치될 수 있고, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다.
도 5를 참조하면, 본 명세서의 제1 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(301)이 배치될 수 있다.
본 명세서의 제1 실시예의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(311)와 기둥부(321)를 포함하는 처마 구조물(301)과, 처마 구조물(301)과 보조 전원 전극(210) 사이에 있는 지지 패턴(331)이 배치될 수 있다. 처마 구조물(301)은 지지 패턴(331)을 관통하여 보조 전원 전극(210)의 상면과 접촉될 수 있다. 처마 구조물(301)과 지지 패턴(331)은 서로 상이한 물질로 이루어질 수 있다. 예를 들어, 처마 구조물(301)은 뱅크층(BA)과 동일한 물질로 이루어질 수 있다. 처마 구조물(301)과 뱅크층(BA)은 동일한 공정을 통해 동시에 형성할 수 있다. 또한, 지지 패턴(331)은 패시베이션층(PAS)(또는 제1 보호층)과 동일한 물질로 이루어질 수 있다. 지지 패턴(331)과 패시베이션층(PAS)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(301)의 처마부(311)는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(311)는 지지 패턴(331) 위에 배치되고, 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(301)의 기둥부(321)는 처마부(311)의 하면으로부터 돌출되고 지지 패턴(331)을 관통하여 보조 전원 전극(210)의 상면에 접촉될 수 있다.
지지 패턴(331)은 제1 폭을 갖는 하면과, 제1 폭보다 좁은 제2 폭을 갖는 상면과, 하면과 상면 사이에 경사면을 포함할 수 있다. 이때, 처마부(311)의 폭은 지지 패턴(331) 하면의 제1 폭보다 넓은 폭을 가질 수 있다. 처마부(311)는 지지 패턴(331)보다 넓은 폭을 가지므로, 처마부(311)의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(311)의 아래와 지지 패턴(331)의 측면을 포함할 수 있다.
본 명세서의 제1 실시예의 일 예에 따른 처마 구조물(301)은 처마부(311)가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 언더컷 영역이 형성됨으로써, 언더컷 영역에 대응하는 보조 전원 전극(210) 상에 발광층(EL)이 배치되지 않을 수 있다. 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성되지 못하고, 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다. 반면, 공통 전극(COM)은 발광층(EL)보다 스텝 커버리지가 우수한 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성될 있어, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과 전기적으로 접촉하여 표시 패널 전체에서 공통 전극(COM)의 저항 편차에 따른 전압 강하 불균일을 저감시킬 수 있다.
본 명세서의 제1 실시예의 일 예에 따른 처마 구조물(301)의 처마부(311) 및 기둥부(321)와 지지 패턴(331)은 패시베이션층(PAS) 및 뱅크층(BA)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 뱅크층(BA)과 동일한 물질로 처마 구조물(301)에 대응될 유기물 패턴을 형성할 수 있다. 이때, 유기물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 유기물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 뱅크층(BA)과 동일한 물질로 이루어진 처마 구조물(301)이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(301)과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 식각되지 않고 잔류된 지지 패턴(331)이 형성될 수 있다.
본 명세서의 제1 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 지지 패턴(331)과, 지지 패턴(331)을 관통하여 보조 전원 전극(210)과 직접 접촉되는 처마 구조물(301)이 형성될 수 있다. 처마 구조물(301)의 처마부(311)는 지지 패턴(331)의 폭보다 넓은 폭을 갖도록 형성되고, 그 아래에 언더컷 영역을 포함할 수 있다. 이에 따라, 처마 구조물(301)은 언더컷 영역을 형성하는 처마부(311)와 보조 전원 전극(210)에 직접 접촉하는 기둥부(321)가 일체의 단일 물질로 형성되어, 처마 구조물(301)의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
도 6을 참조하면, 본 명세서의 제1 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(301')이 배치될 수 있다.
본 명세서의 제1 실시예의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(311')와 기둥부(321')를 포함하는 처마 구조물(301')이 배치될 수 있다. 예를 들어, 처마 구조물(301')은 뱅크층(BA)과 동일한 물질로 이루어질 수 있다. 처마 구조물(301')과 뱅크층(BA)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(301')의 처마부(311')는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(311')는 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(301')의 기둥부(321')는 처마부(311')의 하면으로부터 돌출되고 보조 전원 전극(210)의 상면에 접촉될 수 있다.
기둥부(321')는 처마부(311')의 하면으로부터 돌출되는 상부 폭이 보조 전원 전극(210)의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함할 수 있다. 처마부(311')는 기둥부(321')보다 넓은 폭을 가지므로, 처마부(311')의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(311')의 아래와 기둥부(321')의 측면을 포함할 수 있다.
본 명세서의 제1 실시예의 다른 예에 따른 처마 구조물(301')은 처마부(311')가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 도 5에 도시된 제1 실시예의 일 예에 따른 처마 구조물(301)보다 더 깊은 언더컷 영역이 형성됨으로써, 발광층(EL)에 의해 덮히지 않는 보조 전원 전극(210)의 노출 면적이 증가될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과의 접촉 면적이 증가될 수 있다.
본 명세서의 제1 실시예의 다른 예에 따른 처마 구조물(301')의 처마부(311') 및 기둥부(321')는 뱅크층(BA)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 뱅크층(BA)과 동일한 물질로 처마 구조물(301')에 대응될 유기물 패턴을 형성할 수 있다. 이때, 유기물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 유기물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 뱅크층(BA)과 동일한 물질로 이루어진 처마 구조물(301')이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(301')과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 완전히 식각되어 처마 구조물(301')의 기둥부(321')가 형성될 수 있다.
본 명세서의 제1 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 보조 전원 전극(210)과 직접 접촉되는 기둥부(321')와 언더컷 영역을 형성하는 처마부(311')를 포함하는 처마 구조물(301')이 형성될 수 있다. 이에 따라, 처마 구조물(301')은 처마부(311')와 기둥부(321')가 일체의 단일 물질로 형성되어, 처마 구조물(301')의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
제2 실시예
도 7은 본 명세서의 제2 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이고, 도 8은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부를 나타낸 평면도이고, 도 9는 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 일 예를 나타낸 단면도이고, 도 10은 본 명세서의 제2 실시예에 따른 도 7의 B 부분의 컨택부의 다른 예를 나타낸 단면도이다. 제2 실시예를 설명함에 있어서, 제1 실시예와 실질적으로 동일한 구성에 대한 설명은 생략하기로 한다.
도 7 및 도 8을 참조하면, 본 명세서의 제2 실시예에 따른 발광 표시 장치는, 기판(SUB), 차광층(LS), 보조 전원 라인(EVSS)(또는 제2 전원 라인), 버퍼층(BUF), 박막 트랜지스터(TR), 스토리지 커패시터(Cst), 게이트 절연막(GI), 층간 절연막(ILD), 보조 전원 전극(210), 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층), 발광 소자(ED), 뱅크층(BA), 컨택부(CA), 및 처마 구조물(302) 등을 포함할 수 있다.
도 8에 도시된 바와 같이, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(302)이 배치될 수 있다.
처마 구조물(302)은 보조 전원 전극(210)의 일부분 위에 배치되고 언더컷 영역을 포함할 수 있다. 처마 구조물(302)은 보조 전원 전극(210)의 일부분 위에 아일랜드(island) 패턴으로 이루어지고, 처마 구조물(302)의 주변 둘레로 보조 전원 전극(210)의 노출 영역이 형성될 수 있다. 컨택부(CA)에서 처마 구조물(302)의 주변 둘레로 노출된 보조 전원 전극(210)은 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)과 접촉되어 전기적으로 연결될 수 있다. 처마 구조물(302)은 오버코트층(OC)과 동일한 물질로 이루어질 수 있다. 처마 구조물(302)과 오버코트층(OC)은 동일한 공정을 통해 동시에 형성할 수 있다.
픽셀 전극(PXL) 및 뱅크층(BA)과 처마 구조물(302) 상에는 발광층(EL)이 배치될 수 있다. 발광층(EL)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 위에 위치한 처마 구조물(302)의 언더컷 영역에서 단절되게 형성될 수 있다. 예를 들어, 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어질 수 있다. 이에 따라, 발광층(EL)은 처마 구조물(302)에 의해 보조 전원 전극(210) 상에 배치되는 면적이 최소화되고, 처마 구조물(302)의 언더컷 영역에서 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다.
발광층(EL) 및 처마 구조물(302) 상에는 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)이 배치될 수 있다. 공통 전극(COM)은 픽셀 전극(PXL), 발광층(EL) 상에 배치되어 발광 소자(ED)를 구성할 수 있다. 공통 전극(COM)은 기판(SUB)의 전면에 넓게 형성될 수 있다. 공통 전극(COM)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 은(Ag), 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수도 있다.
공통 전극(COM)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)과 접촉되어 전기적으로 연결될 수 있다. 공통 전극(COM)은 뱅크층(BA)을 덮도록 배치되고, 처마 구조부(302)의 언더컷 영역에서 보조 전원 전극(210) 상에 배치될 수 있다. 예를 들어, 공통 전극(COM)은 스텝 커버리지가 우수한 물질로 이루어질 수 있다. 공통 전극(COM)은 증착(evaporation)에 의해 형성되는 발광층(EL)보다 스텝 커버리지가 우수하여, 처마 구조물(302)의 언더컷 영역에서 발광층(EL)이 단절되어 외부로 노출된 보조 전원 전극(210)의 상부까지 형성될 수 있다. 이에 따라, 발광층(EL)은 처마 구조부(302)의 언더컷 영역에서 보조 전원 전극(210)과 접촉되지 않고, 보조 전원 전극(210)이 노출되게 형성되지만, 공통 전극(COM)은 발광층(EL)에 의해 덮이지 않고 노출된 보조 전원 전극(210)의 상면에 배치될 수 있고, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다.
도 9를 참조하면, 본 명세서의 제2 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(302)이 배치될 수 있다.
본 명세서의 제2 실시예의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(312)와 기둥부(322)를 포함하는 처마 구조물(302)과, 처마 구조물(302)과 보조 전원 전극(210) 사이에 있는 지지 패턴(332)이 배치될 수 있다. 처마 구조물(302)은 지지 패턴(332)을 관통하여 보조 전원 전극(210)의 상면과 접촉될 수 있다. 처마 구조물(302)과 지지 패턴(332)은 서로 상이한 물질로 이루어질 수 있다. 예를 들어, 처마 구조물(302)은 오버코트층(OC)과 동일한 물질로 이루어질 수 있다. 처마 구조물(302)과 오버코트층(OC)은 동일한 공정을 통해 동시에 형성할 수 있다. 또한, 지지 패턴(332)은 패시베이션층(PAS)(또는 제1 보호층)과 동일한 물질로 이루어질 수 있다. 지지 패턴(332)과 패시베이션층(PAS)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(302)의 처마부(312)는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(312)는 지지 패턴(332) 위에 배치되고, 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(302)의 기둥부(322)는 처마부(312)의 하면으로부터 돌출되고 지지 패턴(332)을 관통하여 보조 전원 전극(210)의 상면에 접촉될 수 있다.
지지 패턴(332)은 제1 폭을 갖는 하면과, 제1 폭보다 좁은 제2 폭을 갖는 상면과, 하면과 상면 사이에 경사면을 포함할 수 있다. 이때, 처마부(312)의 폭은 지지 패턴(332) 하면의 제1 폭보다 넓은 폭을 가질 수 있다. 처마부(312)는 지지 패턴(332)보다 넓은 폭을 가지므로, 처마부(312)의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(312)의 아래와 지지 패턴(332)의 측면을 포함할 수 있다.
본 명세서의 제2 실시예의 일 예에 따른 처마 구조물(302)은 처마부(312)가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 언더컷 영역이 형성됨으로써, 언더컷 영역에 대응하는 보조 전원 전극(210) 상에 발광층(EL)이 배치되지 않을 수 있다. 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성되지 못하고, 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다. 반면, 공통 전극(COM)은 발광층(EL)보다 스텝 커버리지가 우수한 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성될 있어, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과 전기적으로 접촉하여 표시 패널 전체에서 공통 전극(COM)의 저항 편차에 따른 전압 강하 불균일을 저감시킬 수 있다.
본 명세서의 제2 실시예의 일 예에 따른 처마 구조물(302)의 처마부(312) 및 기둥부(322)와 지지 패턴(332)은 패시베이션층(PAS) 및 오버코트층(OC)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 오버코트층(OC)과 동일한 물질로 처마 구조물(302)에 대응될 유기물 패턴을 형성할 수 있다. 이때, 유기물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 유기물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 오버코트층(OC)과 동일한 물질로 이루어진 처마 구조물(302)이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(302)과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 식각되지 않고 잔류된 지지 패턴(332)이 형성될 수 있다.
본 명세서의 제2 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 지지 패턴(332)과, 지지 패턴(332)을 관통하여 보조 전원 전극(210)과 직접 접촉되는 처마 구조물(302)이 형성될 수 있다. 처마 구조물(302)의 처마부(312)는 지지 패턴(332)의 폭보다 넓은 폭을 갖도록 형성되고, 그 아래에 언더컷 영역을 포함할 수 있다. 이에 따라, 처마 구조물(302)은 언더컷 영역을 형성하는 처마부(312)와 보조 전원 전극(210)에 직접 접촉하는 기둥부(322)가 일체의 단일 물질로 형성되어, 처마 구조물(302)의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
도 10을 참조하면, 본 명세서의 제2 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(302')이 배치될 수 있다.
본 명세서의 제2 실시예의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(312')와 기둥부(322')를 포함하는 처마 구조물(302')이 배치될 수 있다. 예를 들어, 처마 구조물(302')은 오버코트층(OC)과 동일한 물질로 이루어질 수 있다. 처마 구조물(302')과 오버코트층(OC)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(302')의 처마부(312')는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(312')는 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(302')의 기둥부(322')는 처마부(312')의 하면으로부터 돌출되고 보조 전원 전극(210)의 상면에 접촉될 수 있다.
기둥부(322')는 처마부(312')의 하면으로부터 돌출되는 상부 폭이 보조 전원 전극(210)의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함할 수 있다. 처마부(312')는 기둥부(322')보다 넓은 폭을 가지므로, 처마부(312')의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(312')의 아래와 기둥부(322')의 측면을 포함할 수 있다.
본 명세서의 제2 실시예의 다른 예에 따른 처마 구조물(302')은 처마부(312')가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 도 9에 도시된 제2 실시예의 일 예에 따른 처마 구조물(302)보다 더 깊은 언더컷 영역이 형성됨으로써, 발광층(EL)에 의해 덮히지 않는 보조 전원 전극(210)의 노출 면적이 증가될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과의 접촉 면적이 증가될 수 있다.
본 명세서의 제2 실시예의 다른 예에 따른 처마 구조물(302')의 처마부(312') 및 기둥부(322')는 오버코트층(OC)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 오버코트층(OC)과 동일한 물질로 처마 구조물(302')에 대응될 유기물 패턴을 형성할 수 있다. 이때, 유기물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 유기물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 오버코트층(OC)과 동일한 물질로 이루어진 처마 구조물(302')이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(302')과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 완전히 식각되어 처마 구조물(302')의 기둥부(322')가 형성될 수 있다.
본 명세서의 제2 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 보조 전원 전극(210)과 직접 접촉되는 기둥부(322')와 언더컷 영역을 형성하는 처마부(312')를 포함하는 처마 구조물(302')이 형성될 수 있다. 이에 따라, 처마 구조물(302')은 처마부(312')와 기둥부(322')가 일체의 단일 물질로 형성되어, 처마 구조물(302')의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
제3 실시예
도 11은 본 명세서의 제3 실시예에 따른 도 2의 Ⅰ-Ⅰ'의 단면도이고, 도 12는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부를 나타낸 평면도이고, 도 13은 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 일 예를 나타낸 단면도이고, 도 14는 본 명세서의 제3 실시예에 따른 도 11의 C 부분의 컨택부의 다른 예를 나타낸 단면도이다. 제3 실시예를 설명함에 있어서, 제1 실시예 및 제2 실시예와 실질적으로 동일한 구성에 대한 설명은 생략하기로 한다.
도 11 및 도 12를 참조하면, 본 명세서의 제3 실시예에 따른 발광 표시 장치는, 기판(SUB), 차광층(LS), 보조 전원 라인(EVSS)(또는 제2 전원 라인), 버퍼층(BUF), 박막 트랜지스터(TR), 스토리지 커패시터(Cst), 게이트 절연막(GI), 층간 절연막(ILD), 보조 전원 전극(210), 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층), 발광 소자(ED), 뱅크층(BA), 컨택부(CA), 및 처마 구조물(303) 등을 포함할 수 있다.
도 12에 도시된 바와 같이, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(303)이 배치될 수 있다.
처마 구조물(303)은 보조 전원 전극(210)의 일부분 위에 배치되고 언더컷 영역을 포함할 수 있다. 처마 구조물(303)은 보조 전원 전극(210)의 일부분 위에 아일랜드(island) 패턴으로 이루어지고, 처마 구조물(303)의 주변 둘레로 보조 전원 전극(210)의 노출 영역이 형성될 수 있다. 컨택부(CA)에서 처마 구조물(303)의 주변 둘레로 노출된 보조 전원 전극(210)은 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)과 접촉되어 전기적으로 연결될 수 있다. 처마 구조물(303)은 픽셀 전극(PXL)과 동일한 물질로 이루어질 수 있다. 처마 구조물(303)과 픽셀 전극(PXL)은 동일한 공정을 통해 동시에 형성할 수 있다.
픽셀 전극(PXL) 및 뱅크층(BA)과 처마 구조물(303) 상에는 발광층(EL)이 배치될 수 있다. 발광층(EL)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 위에 위치한 처마 구조물(303)의 언더컷 영역에서 단절되게 형성될 수 있다. 예를 들어, 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어질 수 있다. 이에 따라, 발광층(EL)은 처마 구조물(303)에 의해 보조 전원 전극(210) 상에 배치되는 면적이 최소화되고, 처마 구조물(303)의 언더컷 영역에서 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다.
발광층(EL) 및 처마 구조물(303) 상에는 공통 전극(COM)(예: 캐소드 전극 또는 제2 전극)이 배치될 수 있다. 공통 전극(COM)은 픽셀 전극(PXL), 발광층(EL) 상에 배치되어 발광 소자(ED)를 구성할 수 있다. 공통 전극(COM)은 기판(SUB)의 전면에 넓게 형성될 수 있다. 공통 전극(COM)은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 은(Ag), 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca) 또는 이들의 합금으로 이루어질 수도 있다.
공통 전극(COM)은 컨택부(CA)에 의해 노출된 보조 전원 전극(210)과 접촉되어 전기적으로 연결될 수 있다. 공통 전극(COM)은 뱅크층(BA)을 덮도록 배치되고, 처마 구조부(303)의 언더컷 영역에서 보조 전원 전극(210) 상에 배치될 수 있다. 예를 들어, 공통 전극(COM)은 스텝 커버리지가 우수한 물질로 이루어질 수 있다. 공통 전극(COM)은 증착(evaporation)에 의해 형성되는 발광층(EL)보다 스텝 커버리지가 우수하여, 처마 구조물(303)의 언더컷 영역에서 발광층(EL)이 단절되어 외부로 노출된 보조 전원 전극(210)의 상부까지 형성될 수 있다. 이에 따라, 발광층(EL)은 처마 구조부(303)의 언더컷 영역에서 보조 전원 전극(210)과 접촉되지 않고, 보조 전원 전극(210)이 노출되게 형성되지만, 공통 전극(COM)은 발광층(EL)에 의해 덮이지 않고 노출된 보조 전원 전극(210)의 상면에 배치될 수 있고, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다.
도 13을 참조하면, 본 명세서의 제3 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(303)이 배치될 수 있다.
본 명세서의 제3 실시예의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(313)와 기둥부(323)를 포함하는 처마 구조물(303)과, 처마 구조물(303)과 보조 전원 전극(210) 사이에 있는 지지 패턴(333)이 배치될 수 있다. 처마 구조물(303)은 지지 패턴(333)을 관통하여 보조 전원 전극(210)의 상면과 접촉될 수 있다. 처마 구조물(303)과 지지 패턴(333)은 서로 상이한 물질로 이루어질 수 있다. 예를 들어, 처마 구조물(303)은 픽셀 전극(PXL)과 동일한 물질로 이루어질 수 있다. 처마 구조물(303)과 픽셀 전극(PXL)은 동일한 공정을 통해 동시에 형성할 수 있다. 또한, 지지 패턴(333)은 패시베이션층(PAS)(또는 제1 보호층)과 동일한 물질로 이루어질 수 있다. 지지 패턴(333)과 패시베이션층(PAS)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(303)의 처마부(313)는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(313)는 지지 패턴(333) 위에 배치되고, 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(303)의 기둥부(323)는 처마부(313)의 하면으로부터 돌출되고 지지 패턴(333)을 관통하여 보조 전원 전극(210)의 상면에 접촉될 수 있다.
지지 패턴(333)은 제1 폭을 갖는 하면과, 제1 폭보다 좁은 제2 폭을 갖는 상면과, 하면과 상면 사이에 경사면을 포함할 수 있다. 이때, 처마부(313)의 폭은 지지 패턴(333) 하면의 제1 폭보다 넓은 폭을 가질 수 있다. 처마부(313)는 지지 패턴(333)보다 넓은 폭을 가지므로, 처마부(313)의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(313)의 아래와 지지 패턴(333)의 측면을 포함할 수 있다.
본 명세서의 제3 실시예의 일 예에 따른 처마 구조물(303)은 처마부(313)가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 언더컷 영역이 형성됨으로써, 언더컷 영역에 대응하는 보조 전원 전극(210) 상에 발광층(EL)이 배치되지 않을 수 있다. 발광층(EL)은 스텝 커버리지가 우수하지 않은 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성되지 못하고, 단절되어 아래의 보조 전원 전극(210)이 노출되게 형성될 수 있다. 반면, 공통 전극(COM)은 발광층(EL)보다 스텝 커버리지가 우수한 물질로 이루어지므로, 언더컷 영역의 보조 전원 전극(210)까지 형성될 있어, 보조 전원 전극(210)과 직접 접촉되어 전기적으로 연결될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과 전기적으로 접촉하여 표시 패널 전체에서 공통 전극(COM)의 저항 편차에 따른 전압 강하 불균일을 저감시킬 수 있다.
본 명세서의 제3 실시예의 일 예에 따른 처마 구조물(303)의 처마부(313) 및 기둥부(323)와 지지 패턴(333)은 패시베이션층(PAS) 및 픽셀 전극(PXL)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 픽셀 전극(PXL)과 동일한 물질로 처마 구조물(303)에 대응될 금속물 패턴을 형성할 수 있다. 이때, 금속물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 금속물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 픽셀 전극(PXL)과 동일한 물질로 이루어진 처마 구조물(303)이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(303)과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 식각되지 않고 잔류된 지지 패턴(333)이 형성될 수 있다.
본 명세서의 제3 실시예에 따른 발광 표시 장치의 컨택부(CA)의 일 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 지지 패턴(333)과, 지지 패턴(333)을 관통하여 보조 전원 전극(210)과 직접 접촉되는 처마 구조물(303)이 형성될 수 있다. 처마 구조물(303)의 처마부(313)는 지지 패턴(333)의 폭보다 넓은 폭을 갖도록 형성되고, 그 아래에 언더컷 영역을 포함할 수 있다. 이에 따라, 처마 구조물(303)은 언더컷 영역을 형성하는 처마부(313)와 보조 전원 전극(210)에 직접 접촉하는 기둥부(323)가 일체의 단일 물질로 형성되어, 처마 구조물(303)의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
도 14를 참조하면, 본 명세서의 제3 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)는 패시베이션층(PAS)(또는 제1 보호층), 오버코트층(OC)(또는 제2 보호층) 및 뱅크층(CA)을 관통하여 보조 전원 전극(210)의 일부분을 노출시킬 수 있다. 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 처마 구조물(303')이 배치될 수 있다.
본 명세서의 제3 실시예의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 단일 물질로 이루어진 처마부(313')와 기둥부(323')를 포함하는 처마 구조물(303')이 배치될 수 있다. 예를 들어, 처마 구조물(303')은 픽셀 전극(PXL)과 동일한 물질로 이루어질 수 있다. 처마 구조물(303')과 픽셀 전극(PXL)은 동일한 공정을 통해 동시에 형성할 수 있다.
처마 구조물(303')의 처마부(313')는 보조 전원 전극(210)의 일부분 위에 배치될 수 있다. 처마부(313')는 노출된 보조 전원 전극(210)의 일부분과 중첩될 수 있다.
처마 구조물(303')의 기둥부(323')는 처마부(313')의 하면으로부터 돌출되고 보조 전원 전극(210)의 상면에 접촉될 수 있다.
기둥부(323')는 처마부(313')의 하면으로부터 돌출되는 상부 폭이 보조 전원 전극(210)의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함할 수 있다. 처마부(313')는 기둥부(323')보다 넓은 폭을 가지므로, 처마부(313')의 아래로 언더컷 영역이 형성될 수 있다. 이러한 언더컷 영역은 처마부(313')의 아래와 기둥부(323')의 측면을 포함할 수 있다.
본 명세서의 제3 실시예의 다른 예에 따른 처마 구조물(303')은 처마부(313')가 보조 전원 전극(210)의 노출 영역의 일부와 중첩되고, 그 아래에 도 13에 도시된 제3 실시예의 일 예에 따른 처마 구조물(303)보다 더 깊은 언더컷 영역이 형성됨으로써, 발광층(EL)에 의해 덮히지 않는 보조 전원 전극(210)의 노출 면적이 증가될 수 있다. 이에 따라, 공통 전극(COM)은 보조 전원 전극(210)과의 접촉 면적이 증가될 수 있다.
본 명세서의 제3 실시예의 다른 예에 따른 처마 구조물(303')의 처마부(313') 및 기둥부(323')는 픽셀 전극(PXL)과 동일한 물질로 형성될 수 있다. 예를 들어, 패시베이션층(PAS)은 아래의 보조 전원 전극(210)까지 관통하는 관통홀을 형성할 수 있다. 그리고, 패시베이션층(PAS) 상에 픽셀 전극(PXL)과 동일한 물질로 처마 구조물(303')에 대응될 금속물 패턴을 형성할 수 있다. 이때, 금속물 패턴은 패시베이션층(PAS)의 관통홀을 통해 보조 전원 전극(210)과 접촉될 수 있다. 그런 다음, 패시베이션층(PAS)은 금속물 패턴 주변으로 보조 전원 전극(210)의 일부분이 노출되도록 식각 공정을 진행할 수 있다. 그러면, 패시베이션층(PAS) 상에는 보조 전원 전극(210)의 일부분을 노출시키는 컨택부(CA)가 형성되고, 컨택부(CA)에 의해 노출된 보조 전원 전극(210)의 일부분 위에는 픽셀 전극(PXL)과 동일한 물질로 이루어진 처마 구조물(303')이 아일랜드(island) 패턴으로 형성될 수 있다. 또한, 처마 구조물(303')과 보조 전원 전극(210) 사이에는 패시베이션층(PAS)이 완전히 식각되어 처마 구조물(303')의 기둥부(323')가 형성될 수 있다.
본 명세서의 제3 실시예에 따른 발광 표시 장치의 컨택부(CA)의 다른 예에 따르면, 컨택부(CA)에 의해 노출된 보조 전원 전극(210) 상에는 보조 전원 전극(210)과 직접 접촉되는 기둥부(323')와 언더컷 영역을 형성하는 처마부(313')를 포함하는 처마 구조물(303')이 형성될 수 있다. 이에 따라, 처마 구조물(303')은 처마부(313')와 기둥부(323')가 일체의 단일 물질로 형성되어, 처마 구조물(303')의 접착력이 향상되고 크랙과 같은 손상이 발생하는 것을 방지할 수 있으므로, 박리 저항성이 높은 언더컷 형상을 형성할 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치는, 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층, 상기 회로층을 덮는 보호층, 상기 보조 전원 전극의 일부분을 노출시키는 컨택부, 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물, 상기 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극, 상기 픽셀 전극 위에 배치된 발광층, 및 상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함하며, 상기 처마 구조물은 단일 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은, 상기 보조 전원 전극의 일부분 위에 배치된 처마부 및 상기 처마부의 하면으로부터 돌출되고 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며, 상기 언더컷 영역은 상기 처마부의 아래일 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 기둥부는 상기 처마부의 하면으로부터 돌출되는 상부 폭이 상기 보조 전원 전극의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함할 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은 상기 보조 전원 전극의 일부분 위에 아일랜드(island) 패턴으로 이루어지고, 상기 컨택부는 상기 처마 구조물의 주변 둘레로 상기 보조 전원 전극의 노출 영역이 형성될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마부는 상기 보조 전원 전극의 상기 노출 영역의 적어도 일부와 중첩될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 보조 전원 전극의 일부분과 상기 처마 구조물 사이에 있는 지지 패턴을 더 포함하며, 상기 처마 구조물은 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면과 접촉될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물과 상기 지지 패턴은 서로 상이한 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은, 상기 지지 패턴 위에 배치된 처마부 및 상기 처마부의 하면으로부터 돌출되고 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며, 상기 언더컷 영역은 상기 처마부의 아래와 상기 지지 패턴의 측면을 포함할 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 지지 패턴은 제1 폭을 갖는 하면, 상기 제1 폭보다 좁은 제2 폭을 갖는 상면, 및 상기 하면과 상기 상면 사이에 경사면을 포함하며, 상기 처마부의 폭은 상기 제1 폭보다 넓을 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치는, 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층, 상기 회로층을 덮는 제1 보호층, 상기 제1 보호층 위에 배치된 제2 보호층, 상기 제2 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극, 상기 제2 보호층 위에 배치되고 상기 픽셀 전극 상의 개구부를 정의하는 뱅크층, 상기 제1 및 제2 보호층과 상기 뱅크층을 관통하여 상기 보조 전원 전극의 일부분을 노출시키는 컨택부, 상기 컨택부에 의해 노출된 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물, 상기 픽셀 전극 및 상기 뱅크층 위에 배치된 발광층, 및 상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함할 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 제1 보호층은 무기 절연 물질로 이루어지고, 상기 제2 보호층은 유기 절연 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물의 상기 언더컷 영역은 상기 제1 보호층과 동일한 레이어에 형성될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은 상기 뱅크층과 동일한 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은 상기 제2 보호층과 동일한 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은 상기 픽셀 전극과 동일한 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은, 상기 보조 전원 전극의 일부분 위에 배치된 처마부 및 상기 처마부의 하면으로부터 돌출되고 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며, 상기 기둥부의 높이는 상기 제1 보호층의 높이보다 낮거나 같은 높이를 가질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 기둥부는 상기 처마부의 하면으로부터 돌출되는 상부 폭이 상기 보조 전원 전극의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함할 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 보조 전원 전극의 일부분과 상기 처마 구조물 사이에 있는 지지 패턴을 더 포함하며, 상기 처마 구조물은 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면과 접촉될 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 지지 패턴은 상기 제1 보호층과 동일한 물질로 이루어질 수 있다.
본 명세서의 실시예에 따른 발광 표시 장치에 따르면, 상기 처마 구조물은, 상기 지지 패턴 위에 배치된 처마부 및 상기 처마부의 하면으로부터 돌출되고 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며, 상기 지지 패턴은 제1 폭을 갖는 하면, 상기 제1 폭보다 좁은 제2 폭을 갖는 상면, 및 상기 하면과 상기 상면 사이에 경사면을 포함하고, 상기 처마부의 폭은 상기 제1 폭보다 넓을 수 있다.
이상에서 설명한 본 명세서는 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 명세서의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 명세서의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시 장치
110: 표시 패널
CA: 컨택부
301, 302, 303, 301', 302', 303': 처마 구조물
311, 312, 313, 311', 312', 313': 처마부
321, 322, 323, 321', 322', 323': 기둥부
331, 332, 333: 지지 패턴
301, 302, 303, 301', 302', 303': 처마 구조물
311, 312, 313, 311', 312', 313': 처마부
321, 322, 323, 321', 322', 323': 기둥부
331, 332, 333: 지지 패턴
Claims (20)
- 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층;
상기 회로층을 덮는 보호층;
상기 보조 전원 전극의 일부분을 노출시키는 컨택부;
상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물;
상기 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극;
상기 픽셀 전극 위에 배치된 발광층; 및
상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함하며,
상기 처마 구조물은 단일 물질로 이루어진, 발광 표시 장치. - 제1항에 있어서,
상기 처마 구조물은,
상기 보조 전원 전극의 일부분 위에 배치된 처마부; 및
상기 처마부의 하면으로부터 돌출되고 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며,
상기 언더컷 영역은 상기 처마부의 아래인, 발광 표시 장치. - 제2항에 있어서,
상기 기둥부는 상기 처마부의 하면으로부터 돌출되는 상부 폭이 상기 보조 전원 전극의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함하는, 발광 표시 장치. - 제2항에 있어서,
상기 처마 구조물은 상기 보조 전원 전극의 일부분 위에 아일랜드(island) 패턴으로 이루어지고,
상기 컨택부는 상기 처마 구조물의 주변 둘레로 상기 보조 전원 전극의 노출 영역이 형성된, 발광 표시 장치. - 제4항에 있어서,
상기 처마부는 상기 보조 전원 전극의 상기 노출 영역의 적어도 일부와 중첩된, 발광 표시 장치. - 제1항에 있어서,
상기 보조 전원 전극의 일부분과 상기 처마 구조물 사이에 있는 지지 패턴을 더 포함하며,
상기 처마 구조물은 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면과 접촉된, 발광 표시 장치. - 제6항에 있어서,
상기 처마 구조물과 상기 지지 패턴은 서로 상이한 물질로 이루어진, 발광 표시 장치. - 제6항에 있어서,
상기 처마 구조물은,
상기 지지 패턴 위에 배치된 처마부; 및
상기 처마부의 하면으로부터 돌출되고 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며,
상기 언더컷 영역은 상기 처마부의 아래와 상기 지지 패턴의 측면을 포함하는, 발광 표시 장치. - 제8항에 있어서,
상기 지지 패턴은 제1 폭을 갖는 하면, 상기 제1 폭보다 좁은 제2 폭을 갖는 상면, 및 상기 하면과 상기 상면 사이에 경사면을 포함하며,
상기 처마부의 폭은 상기 제1 폭보다 넓은, 발광 표시 장치. - 기판 위에 배치된 박막 트랜지스터와 보조 전원 전극을 갖는 회로층;
상기 회로층을 덮는 제1 보호층;
상기 제1 보호층 위에 배치된 제2 보호층;
상기 제2 보호층 위에 배치되고 상기 박막 트랜지스터에 결합된 픽셀 전극;
상기 제2 보호층 위에 배치되고 상기 픽셀 전극 상의 개구부를 정의하는 뱅크층;
상기 제1 및 제2 보호층과 상기 뱅크층을 관통하여 상기 보조 전원 전극의 일부분을 노출시키는 컨택부;
상기 컨택부에 의해 노출된 상기 보조 전원 전극의 일부분 위에 배치되고 언더컷 영역을 갖는 처마 구조물;
상기 픽셀 전극 및 상기 뱅크층 위에 배치된 발광층; 및
상기 발광층 위에 배치되고 상기 처마 구조물의 언더컷 영역에서 상기 보조 전원 전극에 결합된 공통 전극을 포함하는, 발광 표시 장치. - 제10항에 있어서,
상기 제1 보호층은 무기 절연 물질로 이루어지고,
상기 제2 보호층은 유기 절연 물질로 이루어진, 발광 표시 장치. - 제10항에 있어서,
상기 처마 구조물의 상기 언더컷 영역은 상기 제1 보호층과 동일한 레이어에 형성된, 발광 표시 장치. - 제12항에 있어서,
상기 처마 구조물은 상기 뱅크층과 동일한 물질로 이루어진, 발광 표시 장치. - 제12항에 있어서,
상기 처마 구조물은 상기 제2 보호층과 동일한 물질로 이루어진, 발광 표시 장치. - 제12항에 있어서,
상기 처마 구조물은 상기 픽셀 전극과 동일한 물질로 이루어진, 발광 표시 장치. - 제13항 내지 제15항 중 어느 한 항에 있어서,
상기 처마 구조물은,
상기 보조 전원 전극의 일부분 위에 배치된 처마부; 및
상기 처마부의 하면으로부터 돌출되고 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며,
상기 기둥부의 높이는 상기 제1 보호층의 높이보다 낮거나 같은 높이를 가지는, 발광 표시 장치. - 제16항에 있어서,
상기 기둥부는 상기 처마부의 하면으로부터 돌출되는 상부 폭이 상기 보조 전원 전극의 상면에 접촉된 하면의 폭보다 넓은 역테이퍼 형상의 경사면을 포함하는, 발광 표시 장치. - 제13항 내지 제15항 중 어느 한 항에 있어서,
상기 보조 전원 전극의 일부분과 상기 처마 구조물 사이에 있는 지지 패턴을 더 포함하며,
상기 처마 구조물은 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면과 접촉된, 발광 표시 장치. - 제18항에 있어서,
상기 지지 패턴은 상기 제1 보호층과 동일한 물질로 이루어진, 발광 표시 장치. - 제18항에 있어서,
상기 처마 구조물은,
상기 지지 패턴 위에 배치된 처마부; 및
상기 처마부의 하면으로부터 돌출되고 상기 지지 패턴을 관통하여 상기 보조 전원 전극의 상면에 접촉된 기둥부를 포함하며,
상기 지지 패턴은 제1 폭을 갖는 하면, 상기 제1 폭보다 좁은 제2 폭을 갖는 상면, 및 상기 하면과 상기 상면 사이에 경사면을 포함하고,
상기 처마부의 폭은 상기 제1 폭보다 넓은, 발광 표시 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210120476A KR20230037310A (ko) | 2021-09-09 | 2021-09-09 | 발광 표시 장치 |
| CN202210829930.2A CN115942771A (zh) | 2021-09-09 | 2022-07-15 | 发光显示装置 |
| DE102022120273.9A DE102022120273A1 (de) | 2021-09-09 | 2022-08-11 | Lichtemittierende Anzeigevorrichtung |
| US17/939,240 US20230077299A1 (en) | 2021-09-09 | 2022-09-07 | Light emitting display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210120476A KR20230037310A (ko) | 2021-09-09 | 2021-09-09 | 발광 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230037310A true KR20230037310A (ko) | 2023-03-16 |
Family
ID=85226413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210120476A KR20230037310A (ko) | 2021-09-09 | 2021-09-09 | 발광 표시 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230077299A1 (ko) |
| KR (1) | KR20230037310A (ko) |
| CN (1) | CN115942771A (ko) |
| DE (1) | DE102022120273A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116234373B (zh) * | 2023-05-10 | 2023-07-07 | 惠科股份有限公司 | 像素结构、显示面板及显示面板制备方法 |
-
2021
- 2021-09-09 KR KR1020210120476A patent/KR20230037310A/ko unknown
-
2022
- 2022-07-15 CN CN202210829930.2A patent/CN115942771A/zh active Pending
- 2022-08-11 DE DE102022120273.9A patent/DE102022120273A1/de active Pending
- 2022-09-07 US US17/939,240 patent/US20230077299A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115942771A (zh) | 2023-04-07 |
| US20230077299A1 (en) | 2023-03-09 |
| DE102022120273A1 (de) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111384104A (zh) | 在显示区域中具有通孔的电致发光显示装置 | |
| KR102670355B1 (ko) | 터치 스크린 일체형 표시장치 | |
| KR102545527B1 (ko) | 투명표시장치 | |
| KR20190063929A (ko) | 유기발광 표시장치 | |
| US20220165980A1 (en) | Light Emitting Display Device | |
| US20230077299A1 (en) | Light emitting display device | |
| JP7493577B2 (ja) | 発光表示装置およびその製造方法 | |
| KR20180063627A (ko) | 유기 발광 표시 장치 | |
| US20230207734A1 (en) | Light Emitting Display Device | |
| KR20220091214A (ko) | 표시 장치 | |
| US20230422579A1 (en) | Light emitting display device | |
| KR20230100570A (ko) | 발광 표시 장치 | |
| US20240196697A1 (en) | Light Emitting Display Device | |
| KR20220068748A (ko) | 발광 표시 장치 | |
| US20240222586A1 (en) | Light-Emitting Display Device | |
| US20240138232A1 (en) | Light Emitting Display Device | |
| TWI843320B (zh) | 發光顯示裝置及製造其的方法 | |
| US20240237480A9 (en) | Light Emitting Display Device | |
| US20240186307A1 (en) | Light Emitting Display Device | |
| KR20240087169A (ko) | 발광 표시 장치 | |
| WO2022252230A1 (zh) | 显示基板和显示装置 | |
| KR20170015830A (ko) | 투명표시장치 및 이의 제조방법 | |
| CN118284186A (zh) | 发光显示装置 | |
| KR20240108037A (ko) | 발광 표시 장치 | |
| GB2625856A (en) | Light-emitting display device |