KR20240108037A

KR20240108037A - 발광 표시 장치

Info

Publication number: KR20240108037A
Application number: KR1020220191246A
Authority: KR
Inventors: 김성광; 이성구; 김강일; 이기형
Original assignee: 엘지디스플레이 주식회사
Filing date: 2022-12-30
Publication date: 2024-07-09

Abstract

본 발명의 발광 표시 장치는 보조 배선 상에 처마 구조를 유도하는 유기 절연막 패턴을 보조 배선과 직접 접하고, 인접한 금속 및 절연막들의 측벽과 다른 테이퍼로 접한 것으로 섬상 구조물의 구조적 강건성을 확보하고 캐소드 접속을 강화시킬 수 있다. 이를 위한 일 실시예에 따른 발광 표시 장치는 보조 배선 상에 제 1 홀을 갖는 제 1 절연층과, 상기 제 1 절연층 상에 상기 제 1 홀과 중첩한 제 2 홀을 갖는 제 1 금속층과, 상기 제 1 금속층 상에 상기 제 2 홀과 중첩한 제 3 홀을 갖는 제 2 절연층과, 상기 제 2 절연층 상에 제 3 홀과 중첩한 제 4 홀을 갖는 제 2 금속층 및 상기 제 1 홀 내지 상기 제 4 홀에 채워지며 상기 보조 배선과 접한 유기 절연막 패턴을 포함할 수 있다.

Description

발광 표시 장치 {Light Emitting Display Device}

본 발명은 표시 장치에 관한 것으로, 보조 배선 상에 표면 접착 특성이 강화된 섬상 구조물을 구비함에 의해, 반복적 세정 공정에도 섬상 구조물의 이탈없이 보조 배선과 캐소드 접속의 신뢰성을 강화시킨 발광 표시 장치를 포함한다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다.

발광 소자로 화소를 구성하는 발광 표시 장치는, 별도의 광원 유닛을 요하지 않아 슬림화 혹은 플렉서블에 유리하고, 또한, 색순도가 좋다는 이점이 있다.

일 예로, 발광 소자는 서로 다른 두 전극과, 그 사이의 발광층을 포함하여 이루어지며, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광이 이루어진다.

발광 표시 장치에 있어서, 화소들에 구비된 발광 소자는 대향된 두 전극 중 하나의 전극이 전 화소들에서 공통된 공통 전극 형태로 구비되는데, 대면적화 할수록 전원 공급부와의 거리 차에 의해 공통 전극 내 영역별 저항의 상이로 휘도 불균일이 발생할 수 있다. 또한, 공통 전극이 투명도를 위해 두께가 얇아질수록 공통 전극의 저항이 크기 때문에, 전압 강하를 유발할 수도 있으며, 이에 따라 발광 소자의 전류가 변동되거나 감소될 수도 있다.

본 발명은 상술한 문제점을 해결할 수 있는 것으로, 본 발명의 발광 표시 장치는 섬상 구조물의 주변의 중간층이 이격한 영역에서 공통 전극으로 기능하는 캐소드와 보조 배선을 접속시켜 표시 영역 전 영역에 캐소드로 균일한 전압 인가가 가능하고, 휘도 불균일을 방지할 수 있다.

또한, 본 발명의 발광 표시 장치는 처마 구조를 유도하는 섬상 구조물로 유기 절연막 패턴으로 형성하되 유기 절연막 패턴을 보조 배선까지 접하도록 형성하여 하면의 보조 배선과 함께 금속층 및 절연층의 측면에서 복수 테이퍼로 접하며 접착 특성이 강화될 수 있다.

본 발명의 발광 표시 장치는 보조 배선 상에 처마 구조를 유도하는 유기 절연막 패턴을 보조 배선과 직접 접하고, 인접한 금속 및 절연막들의 측면과 다른 테이퍼로 접한 것으로 섬상 구조물의 구조적 강건성을 확보하고 캐소드 접속을 강화시킬 수 있다.

본 발명의 일 실시예에 따른 발광 표시 장치는 기판 상의 보조 배선과, 상기 보조 배선 상에 제 1 홀을 갖는 제 1 절연층과, 상기 제 1 절연층 상에 상기 제 1 홀과 중첩한 제 2 홀을 갖는 제 1 금속층과, 상기 제 1 금속층 상에 상기 제 2 홀과 중첩한 제 3 홀을 갖는 제 2 절연층과, 상기 제 2 절연층 상에 제 3 홀과 중첩한 제 4 홀을 갖는 제 2 금속층 및 상기 제 1 홀 내지 상기 제 4 홀에 채워지며 상기 보조 배선과 접한 유기 절연막 패턴을 포함할 수 있다.

본 발명의 발광 표시 장치는 처마 구조를 유도하는 섬상 구조물로서의 유기 절연막 패턴을 보조 배선과 접하도록 형성하여, 유기 절연막 패턴의 하면과 측면에서 다중 접합면이 발생되어 섬상 구조물의 이탈을 방지할 수 있다.

유기 절연막 패턴이 이루는 처마 구조에서 캐소드와 클래드 금속과 접속되도록 하고, 유기 절연막 패턴과 중첩하지 않은 영역에서 보조 배선-클래드 금속간 콘택홀을 마련하여 금속의 전기적인 접속 경로를 형성하여 보조 배선 상에서 캐소드와의 전기적 접속이 가능하다. 따라서, 표시 영역에서 공통 전극으로 기능하는 캐소드와 보조 배선을 접속시켜 액티브 영역 전 영역에 캐소드로 균일한 전압 인가가 가능하고, 휘도 불균일을 방지할 수 있다.

본 발명의 발광 표시 장치는 유기 절연막 패턴이 보조 배선까지 관통된 홀의 측면에서, 금속층 및 절연층들이 식각 선택 비의 차이로 다중 테이퍼가 발생된 부분을 접합면으로 이용한 것이다. 따라서, 다중 테이퍼가 발생된 측면에 유기 절연막 패턴이 구조적으로 맞물리도록 하여 유기 절연막 패턴이 홀로부터 이탈되는 것을 방지하여 섬상 구조물의 이탈에 따른 거대 이물 발생을 효과적으로 방지할 수 있다.

또한, 본 발명의 발광 표시 장치는, 처마 구조를 이루는 유기 절연막 패턴의 안정성을 강화하여 장치 내의 거대 이물과 같은 유해 물질의 발생을 방지하고, 이로 인해 야기되는 불량을 방지할 수 있다. 이에 친환경, 저전력 및 공정최적화적 이점에서 ESG (Environment/Social/Governance) 효과를 갖는다.

도 1은 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 제 1실시예에 따른 발광 표시 장치를 나타낸 단면도이다.
도 3은 도 2의 표시 영역의 이웃한 제 1, 제 2 뱅크 홀과 그 내부의 구성을 나타낸 평면도이다.
도 4는 도 3의 I~I' 선상의 단면도이다.
도 5는 도 3의 Ⅱ~Ⅱ' 선상의 단면도이다.
도 6a 내지 도 6f는 도 4의 I~I' 선상의 공정 단면도이다.
도 7은 본 발명의 제 2 실시예에 따른 발광 표시 장치를 나타낸 단면도이다.
도 8은 본 발명의 제 3 실시예에 따른 발광 표시 장치를 나타낸 단면도이다.

이하, 첨부된 도면들을 참조하여, 본 명세서의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.

본 명세서의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

본 명세서의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

본 명세서의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

본 명세서의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

본 명세서의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 명세서의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.

본 명세서의 여러 다양한 실시예 내의 각각의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 도면을 참조하여 본 명세서의 발광 표시 장치 및 이의 제조 방법에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.

도 1과 같이, 본 발명의 일 실시예에 따른 발광 표시 장치(1000)는 표시 패널(11), 영상 처리부(12), 타이밍 제어부(13), 데이터 구동부(14), 스캔 구동부(15), 및 전원 공급부(16)를 포함할 수 있다.

표시 패널(11)은 데이터 구동부(14)로부터 공급된 데이터신호(DATA)와 스캔 구동부(15)로부터 공급된 스캔 신호 그리고 전원 공급부(16)로부터 공급된 전원에 대응하여 영상을 표시할 수 있다.

표시 패널(11)은 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)의 교차영역마다 배치된 서브 화소(SP)를 포함할 수 있다. 서브 화소(SP)의 구조는 발광 표시 장치(100)의 종류에 따라 다양하게 변경될 수 있다.

예를 들면, 서브 화소들(SP)은 구조에 따라 상부 발광(top emission) 방식, 하부 발광(bottom emission) 방식, 또는 양면 발광(dual emission) 방식으로 형성될 수 있다. 서브 화소들(SP)은 특정한 종류의 컬러필터가 형성되거나, 컬러필터가 형성되지 않고 자체의 색상을 발광할 수 있는 단위를 의미한다. 예를 들어, 서브 화소들(SP)은 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있다. 또는, 서브 화소(SP)는 일예로, 적색 서브 화소, 청색 서브 화소, 백색 서브 화소 및 녹색 서브 화소를 포함할 수 있다. 서브 화소들(SP)은 발광 특성에 따라 하나 이상의 다른 발광 면적을 가질 수 있다. 예를 들어, 청색 서브 화소와 다른 색을 발광하는 서브 화소들은 다른 발광 면적을 가질 수 있다.

하나 이상의 서브 화소들(SP)은 하나의 단위 화소(pixel)를 이룰 수 있다. 예들 들면, 하나의 단위 화소는 적색, 녹색, 및 청색 서브 화소들을 포함할 수 있고, 적색, 녹색 및 청색 서브 화소들이 반복 배치될 수 있다. 또는, 하나의 단위 화소는 적색, 녹색, 청색 및 백색 서브 화소들을 포함할 수 있고, 적색, 녹색, 청색 및 백색 서브 화소들이 반복 배치되거나, 적색, 녹색, 청색 및 백색 서브 화소들이 쿼드(quad) 타입으로 배치될 수 있다. 본 명세서에 따른 실시예에서 서브 화소들의 컬러 타입, 배치 타입, 배치 순서 등은 발광 특성, 소자의 수명, 장치의 스펙(spec) 등에 따라 다양한 형태로 구성될 수 있는 바 이에 한정되지 않는다.

표시 패널(11)은 서브 화소(SP)들이 배치되어 영상을 표시하는 표시 영역(AA)과 표시 영역(AA) 주변의 비표시 영역(NA)으로 구분할 수 있다. 스캔 구동부(15)는 표시 패널(11)의 비표시 영역(NA)에 실장될 수 있다. 또한, 비표시 영역(NA)에는 패드 전극(PD)을 포함한 패드부(PAD)를 포함할 수 있다.

영상 처리부(12)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력할 수 있다. 영상 처리부(12)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(13)는 영상 처리부(12)로부터 구동신호와 더불어 데이터신호(DATA)를 공급받을 수 있다. 구동 신호는 데이터 인에이블 신호(DE)를 포함할 수 있다. 또는, 구동 신호는 수직 동기신호, 수평 동기신호 및 클럭신호를 포함할 수 있다. 타이밍 제어부(13)는 구동신호에 기초하여 데이터 구동부(14)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와 스캔 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 출력할 수 있다.

데이터 구동부(14)는 타이밍 제어부(13)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(13)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력할 수 있다.

데이터 구동부(14)는 데이터 라인들(DL)을 통해 데이터신호(DATA)를 출력할 수 있다. 데이터 구동부(14)는 IC(Integrated Circuit) 형태로 구현될 수 있다. 예를 들어, 데이터 구동부(14)는 표시 패널(11)의 비표시 영역(NA)에 배치된 패드 전극(PD)과 연성 회로 필름(미도시)을 통해 전기적으로 연결될 수 있다.

스캔 구동부(15)는 타이밍 제어부(13)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력할 수 있다. 스캔 구동부(15)는 게이트 라인들(GL)을 통해 스캔 신호를 출력할 수 있다. 스캔 구동부(15)는 IC(Integrated Circuit) 형태로 구현되거나 표시 패널(11)에 게이트 인 패널(Gate In Panel; GIP) 방식으로 구현될 수 있다.

전원 공급부(16)는 표시 패널(11)을 구동하기 위한 고전위전압 및 저전위전압 등을 출력할 수 있다. 전원 공급부(16)는 고전위전압을 제 1 전원 라인(EVDD)(구동 전원 라인 또는 화소 전원 라인)을 통해 표시 패널(11)에 공급할 수 있고, 저전위전압을 제 2 전원 라인(EVSS)(보조 전원 라인 또는 공통 전원 라인)을 통해 표시 패널(11)에 공급할 수 있다.

표시 패널(11)은, 표시 영역(AA)과 비표시 영역(NA)으로 구분되며, 표시 영역(AA) 내의 기판(100) 상에 서로 교차하여 매트릭스 형태로 형성되는 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 복수의 서브 화소들(SP)을 포함할 수 있다.

서브 화소들(SP)은 적색(red) 광, 녹색(green) 광, 청색(blue) 광, 황색(yellow) 광, 자홍색(magenta) 광, 및 청록색(cyan) 광 중에서 적어도 두 개 이상의 광을 방출하는 서브 화소들을 포함할 수 있다. 또한, 복수의 서브 화소들(SP)은 특정한 종류의 컬러필터가 형성되거나, 컬러필터가 형성되지 않고 자체의 색상을 발광할 수 있다. 하지만, 본 발명이 반드시 이에 한정되지는 않으며, 서브 화소들(SP)은 컬러 타입, 배치 타입, 및 배치 순서 등은 발광 특성, 소자의 수명, 및 장치의 스펙(spec) 등에 따라 다양한 형태로 구성될 수 있다.

이하에서는, 표시 영역의 각 서브 화소의 구조 및 패드부의 구성을 도면을 참조하여 설명한다.

도 2는 본 발명의 제 1실시예에 따른 발광 표시 장치를 나타낸 단면도이다.

도 2의 단면도는 표시 영역(AA)의 박막 트랜지스터(TFT)와 스토리지 캐패시터(Cst)를 포함한 일 서브 화소와 인접한 보조 배선(111)과 캐소드(190)간의 접속 영역(CA) 및 비표시 영역(AA)의 패드부(PAD)를 나타낸다.

본 명세서의 일 실시예에 따른 발광 표시 장치는, 기판(100), 차광층(112), 보조 배선(111), 버퍼층(116), 박막 트랜지스터(TFT), 스토리지 커패시터(Cst), 게이트 절연막 패턴(125), 층간 절연막(140), 무기 보호막(160), 평탄화막(170), 유기 절연막 패턴(171), 발광 소자(ED), 뱅크층(175), 콘택부(CA), 봉지층(310) 및 패드 전극(PD) 등을 포함할 수 있다.

기판(100)은 베이스 기판으로서, 유리(glass) 또는 플라스틱(plastic) 재질로 이루어질 수 있다. 예를 들어, 기판(100)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 플라스틱 재질로 형성되어, 유연한(flexible) 특성을 가질 수 있다.

기판(100) 상에는 각종 신호 라인들, 박막 트랜지스터(TFT), 스토리지 커패시터(Cst) 등을 포함하는 회로 소자가 복수의 서브 픽셀 별로 형성될 수 있다. 신호 라인들로는 게이트 라인(GL), 데이터 라인(DL), 제1 전원 라인(EVDD)(구동 전원 라인 또는 픽셀 전원 라인), 제2 전원 라인(EVSS)(보조 전원 라인 또는 공통 전원 라인), 및 레퍼런스 라인 등이 포함될 수 있고, 박막 트랜지스터로(TR)는 구동 박막 트랜지스터, 스위칭 박막 트랜지스터, 및 센싱 박막 트랜지스터 등이 포함될 수 있다.

기판(100) 상에는 차광층(112)과 보조 배선(111)(제2 전원 라인 또는 공통 전원 라인)이 배치될 수 있다. 차광층(112)은 박막 트랜지스터(TFT)와 중첩되도록 배치될 수 있다. 예를 들어, 차광층(112)은 박막 트랜지스터(TFT)의 제 1 반도체층(120)과 중첩될 수 있고, 특히, 제 1 반도체층(120)의 채널(channel) 영역과 평면상에서 중첩되도록 배치될 수 있다. 차광층(112)은 제 1 반도체층(120)으로 외부광이 진입하는 것을 차단하는 역할을 할 수 있다. 또한, 보조 전원 라인(도 1의 EVSS 참조)(제2 전원 라인 또는 공통 전원 라인)은 캐소드(190)(공통 전극 또는 제2 전극)에 저전압을 인가하는 역할을 할 수 있다. 또한, 보조 전원 라인은 보조 배선(111)과 함께 캐소드(190)의 저항을 낮추는 역할을 할 수 있다.

차광층(112)과 보조 배선(111)은 동일한 층에서 서로 동일한 물질로 이루어질 수 있으며, 이 경우 차광층(112)과 보조 전원 라인을 동일한 공정을 통해 동시에 형성할 수 있다.

또한, 차광층(112)과 동일층에 스토리지 캐패시터(Cst)의 제 1 스토리지 전극(113) 및 이 형성될 수 있다.

기판(100) 상에는 보조 배선(111), 차광층(112) 및 제 1 스토리지 전극(113)을 덮도록 버퍼층(116)이 배치될 수 있다. 버퍼층(116)은 단일층 또는 복수의 무기막이 적층되어 형성될 수 있다. 예를 들어, 버퍼층(116)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiOxNy)으로 이루어진 단일층으로 형성될 수 있다. 또는, 버퍼층(116)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiOxNy) 중에서 적어도 두개의 막이 적층된 다중막으로 이루어질 수 있다. 이러한 버퍼층(116)은 기판(100)으로부터 확산되는 이온이나 불순물을 차단하고, 기판(100)을 통해 발광 소자(ED)에 침투하는 수분을 차단하기 위하여, 기판(100)의 상면 전체에 형성될 수 있다.

버퍼층(116) 상에 박막 트랜지스터(TFT), 스토리지 캐패시터(Cst)의 제 2 전극 구조, 보조 배선(111) 상의 게이트 금속층(134)이 구비된다.

구체적으로 박막 트랜지스터(TFT)는 제 1 반도체층(120), 상기 제 1 반도체층(120)의 양측 상단에 구비된 도전층(123a, 123b), 제 1 반도체층(120)의 채널 영역과 중첩하며 게이트 절연막(125a)을 개재하여 구비된 게이트 전극(131) 및 상기 도전층(123a, 123b)과 각각 접속한 소스 전극(132) 및 드레인 전극(133)을 포함한다. 드레인 전극(133) 및 소스 전극(132) 중 어느 하나는 발광 소자(ED)의 애노드(200)에 접속될 수 있다. 도시된 예는 소스 전극(132)이 발광 소자(ED)의 애노드와 접속된 상태를 나타내지만 본 발명은 이에 한하지 않는다.

또한, 도 2에 도시된 예는 차광층(111), 제 1 스토리지 전극(113) 및 보조 배선(111) 형성시 첫번째 금속 물질이 이용되고, 게이트 전극(131), 소스 전극(132) 및 드레인 전극(133), 제 2 스토리지 전극(135) 및 게이트 금속층(134)을 형성시 두번째 금속 물질이 이용되는 것으로, 2층의 금속 패터닝 과정을 통해 박막 트랜지스터 어레이 및 접속 구조 형성이 가능한 예를 나타낸다. 이러한 2층 금속 이용은 패터닝되는 금속 수를 줄여 마스크 절감에 효과적일 수 있다. 이 경우, 표시 영역(AA)에는 각각 게이트 전극(131), 소스 전극(132)과의 배선 연결을 위해 제 1 금속을 배선 형성에 이용할 수 있다.

한편, 박막 트랜지스터(TFT)의 제 1 반도체층(120)과 중첩된 하부에 차광층(112)이 더 구비될 수 있다.

차광층(112)은 보조 배선(111)과 동일층에 위치하는 것으로 기판(100) 상에 구비되는 금속 중 가장 하측에 위치하는 금속이다.

차광층(112)의 일측은 드레인 전극(133) 또는 소스 전극(132)과 접속될 수 있다. 이 경우, 플로팅 상태의 차광층에 의해 발생될 수 있는 제 1 반도체층(120)의 전압 변동을 방지할 수 있다.

차광층(112)과 제 1 반도체층(120) 사이에는 버퍼층(116)이 구비되어 차광층(112)과 제 1 반도체층(120) 사이의 절연을 유지한다.

제 1 반도체층(120)은 예를 들어, 비정질 실리콘 반도체층, 결정화 실리콘 반도체층, 산화물 반도체층, 금속 유도 반도체층 중 적어도 어느 하나를 포함할 수 있다. 경우에 따라 제 1 반도체층(120)은 동종 또는 이종의 복수층의 반도체층으로 이루어질 수도 있다.

스토리지 캐패시터(Cst)는 차광층(112)과 동일층에 구비되는 제 1 스토리지 전극(113)과 게이트 금속층(134)과 동일층에 위치한 제 2 스토리지 전극(135)을 포함한다. 제 1 스토리지 전극(113)과 제 2 스토리지 전극(135) 사이에는 아래로부터 차례로, 2 버퍼층(116), 제 2 반도체층(121) 및 도전층(123c)이 구비될 수 있다. 이 경우, 도전층(123c)은 추가적인 스토리지 전극으로 기능하며 동일 면적에서 스토리지 캐패시터의 용량을 늘릴 수 있다.

일예로, 제 1 반도체층(120), 제 2 반도체층(121)이 투명 산화물로 이루어질 경우, 도전층(123a, 123b/ 123c)을 제 1, 제 2 반도체층(120, 121)보다 도전성이 높은 투명 도전 산화물로 형성할 수 있다. 이 경우 제 1 반도체층(120)과 도전층(123a, 123b)의 계면에서 접하며, 채널 영역에서 도전층(123a, 123b)이 제거될 수 있다. 스토리지 캐패시터(Cst)에서는 제 2 반도체층(121)과 도전층(123c)이 계면에서 접한 상태를 갖는다.

도전층(123a, 123b/123c)은 하부의 제 1 반도체층(120) 및 제 2 반도체층(121) 대비하여 식각 선택성이 다른 에천트를 이용하여 동일 공정에서 패터닝될 수 있다.

패드 전극(PD)는 게이트 금속층(134)과 동일층의 패드 금속층(135)과 클래드 금속(150)과 동일층의 패드 보호 전극(151)을 구비한다. 경우에 따라, 패드 전극(PD)는 차광층(111)과 동일층의 패드 금속을 더 포함하거나 차광층(111)의 동일층의 패드 금속으로 이루어질 수도 있다.

상기 패드 보호 전극(151)은 외부의 인쇄회로 필름과의 본딩시 패드 전극(PD)의 표면 보호를 위해 구비된다. 패드 보호 전극(151)은 하부 패드 금속층(130)을 완전히 커버하도록 형성될 수 있다. 즉, 패드 보호 전극(151)은 하부 패드 금속층(130)의 상부면, 측면을 덮고 버퍼층(116)의 일부 표면까지 연장되도록 형성된다.

또한, 박막 트랜지스터(TFT), 스토리지 캐패시터(Cst), 게이트 금속층(134)을 보호하도록 차례로 층간 절연막(140), 무기 보호막(160) 및 평탄화막(170)이 형성될 수 있다.

한편, 버퍼층(116), 층간 절연막(140), 무기 보호막(160)은 무기 절연 물질로 이루어진다. 예를 들어, 버퍼층(116), 층간 절연막(140), 무기 보호막(160)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 알루미늄 산화막(Al2O3) 등의 물질로 형성될 수 있다. 경우에 따라 추가적인 버퍼층이 버퍼층(116) 상에 추가될 수 있으며, 이 경우 추가적인 버퍼층은 앞서 열거된 무기 절연 물질로 형성될 수 있다.

게이트 절연막(125a)은 제 1 반도체층(120)의 채널 영역 상에 배치될 수 있고, 제 1 반도체층(120)과 게이트 전극(131)을 절연시키는 기능을 수행할 수 있다. 게이트 절연막(125a), 소스/드레인 전극(132, 133), 제 2 스토리지 전극(135) 및 하부 패드 금속층(130)의 하부에 구비된 게이트 절연막 패턴(125b, 125c, 125d, 125e)은 무기 절연 물질로 이루어질 수 있고, 예를 들어, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 또는 이들의 다중막으로 이루어질 수 있다.

게이트 절연막(125a) 및 게이트 절연막 패턴(125b, 125c, 125d, 125e, 125), 층간 절연막(140) 및 무기 보호막(160)은 버퍼층(116)에 대해 열거된 재료와 유사하게 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 알루미늄 산화막(Al2O3) 등의 물질로 형성될 수 있다.

또한, 평탄화막(170)은 평탄성을 위해 구비되는 것으로 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 및 아크릴레이트계 수지(acrylate) 등의 유기물 중 적어도 하나의 물질로 이루어질 수 있다. 평탄화막(170)은 대략 1㎛ 내지 5㎛의 두께를 갖는 것이다. 경우에 따라 평탄화막(170)을 복수개로 나누어 형성할 수도 있다.

보조 배선(111) 및 게이트 금속층(134)은 각각 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다.

일 예로, 보조 배선(111) 및 게이트 금속층(134)은 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 보조 배선(111) 및 게이트 금속층(134)은 각각 혹은 어느 하나가 다층일 경우에는 몰리브덴/알루미늄-네오디뮴(Mo/Al-Nd), 몰리브덴/알루미늄(Mo/Al), 티타늄/알루미늄(Ti/Al), 또는 구리/몰리티타늄(Cu/MoTi)의 2중층일 수 있다. 또는, 보조 배선(111) 및 게이트 금속층(134)은 몰리브덴/알루미늄-네오디뮴/몰리브덴(Mo/Al-Nd/Mo), 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo), 티타늄/알루미늄/티타늄(Ti/Al/Ti), 또는 몰리티타늄/구리/몰리티타늄(MoTi/Cu/MoTi)의 3중층으로 이루어질 수 있다. 그러나, 이에 한정되지는 않으며, 보조 배선(111) 및 게이트 금속층(134)은 각각 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층으로 형성될 수도 있다.

게이트 금속층(134)은 각각 박막 트랜지스터(TFT)의 게이트 전극(131), 소스 전극(132), 드레인 전극(133) 및 스토리지 캐패시터(Cst)의 제 2 스토리지 전극 (135) 및 하부 패드 금속층(130)과 동일층에 동일 물질로 형성될 수 있다.

평탄화막(170) 상에는 발광 소자(ED)가 구비되고, 발광 소자(ED)는 애노드(200), 중간층(180) 및 캐소드(190)를 포함한다.

중간층(180)은 일예로, 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 포함할 수 있다. 중간층(180)에 포함되는 층 중 적어도 한 층 이상은 표시 영역(AA) 전체에 형성될 수 있다. 예를 들어, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층은 적어도 한 층 이상이 표시 영역(AA) 전체에 형성될 수 있다.

경우에 따라 중간층(180)은 각 스택이 발광층을 하나 이상 포함한 복수 스택 구조를 포함하여 이루어질 수 있다. 이 경우, 복수 스택은 전하 생성층에 의해 구분될 수 있다. 전하 생성층은 n형 전하 생성층 및 p형 전하 생성층을 포함할 수 있다.

복수 스택 각각은 일예로, 정공 수송층, 하나 이상의 발광층 및 전자 수송층을 포함할 수 있다. 경우에 따라 n형 전하 생성층은 인접한 스택의 전자 수송층 기능을 겸할 수 있다. p형 전하 생성층은 인접한 스택의 정공 수송층 기능을 겸할 수 있다.

애노드(200)(픽셀 전극 또는 제 1 전극)은 금속, 그 합금, 금속과 산화물 금속의 조합으로 형성될 수 있다. 예를 들어, 애노드(200)은 상부 발광 방식의 경우 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 애노드(200)의 투명 도전막으로는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 은(Ag), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 니켈(Ni), 크롬(Cr), 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다. 예를 들면, 픽셀 전극(PXL)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다.

캐소드(190)는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 은(Ag), 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 이터븀(Yb) 또는 이들의 적어도 어느 하나를 포함한 합금으로 이루어질 수도 있다.

애노드(200)는 뱅크(175)의 제 1 뱅크 홀(175H1)에서 노출되어 개구부가 정의되며 이 부위를 통해 발광이 이루어진다. 또한, 뱅크(175)의 제 2 뱅크 홀(175H2)에서는 캐소드(190)와 보조 배선(111)과의 접속 구조가 이루어진다.

뱅크(175)에는 제 2 뱅크홀(175H2)이 구비되고, 제 2 뱅크홀(175H2) 내에는 보조 배선(111)이 마련된다.

보조 배선(111) 상에는 차례로 버퍼층(116), 게이트 절연막 패턴(125), 게이트 금속(134), 클래드 금속(150)이 마련된다. 그리고, 보조 배선(111) 상부, 유기 절연막 패턴(171)에 대응되는 부위에 유기 절연막 패턴(171)이 보조 배선(111)과 직접 접하도록 버퍼층(116), 게이트 절연막 패턴(125), 게이트 금속(134), 클래드 금속(150)의 각 층에는 유기 절연막 패턴(171)이 들어오는 홀 구조가 마련된다. 이에 대해서는 후술한다.

본 발명의 발광 표시 장치의 접속 구조(CA)는 보조 배선(111)과 캐소드(190)간의 전기적 접속을 위해 섬상 구조물 형태의 유기 절연막 패턴(171)을 갖는 구성을 의미한다. 도 2의 예에서는 유기 절연막 패턴(171)은 평탄화막(170) 형성시 함께 형성한 예를 나타내었다. 본 발명은 실시예는 이에 한정되지 않으며, 그에 대해서는 후술한다.

접속 구조(CA) 중 유기 절연막 패턴(171)이 처마 구조를 이루며 처마 구조의 하측 클래드 금속(150)과 수직 이격을 갖는 부위에서 중간층(180)이 개재되지 않고 캐소드(200)가 들어와 클래드 금속(150)의 상면과 접속된다. 여기서, 캐소드-클래드 접속(CTA)가 마련된다.

한편, 유기 절연막 패턴(171)의 상면은 처마 구조와 클래드 금속(150)이 중첩된 부위에서 중간층(180)과 분리된 중간층 더미 패턴(181) 및 중간층 더미 패턴(181) 상에 캐소드 더미 패턴(191)이 더 구비될 수 있다.

발광 소자(ED) 및 유기 절연막 패턴(171) 상부에는 발광 소자(ED)의 보호를 위해 봉지층(310)이 적용될 수 있다.

일 실시예에서, 봉지층(310)은 무기 단일층으로 이루어질 수 있다. 예를 들어, 봉지층(EPAS)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산질화물(SiON), 리튬 플로라이드 등으로 이루어질 수 있다. 다른 실시예에서 봉지층(EPAS)은 무기층/유기층/무기층의 다중층으로 이루어질 수 있다. 이 경우, 무기층은 상술한 바와 같이 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물, 실리콘 산질화물(SiON), 리튬 플로라이드 등으로 이루어질 수 있고, 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 등으로 이루어질 수 있다.

다만 봉지층(EPAS)의 구조가 상술한 예에 한정되는 것은 아니며, 이외에도 봉지층(310)의 적층구조는 다양하게 변경될 수 있다.

도 3은 도 2의 표시 영역의 이웃한 제 1, 제 2 뱅크 홀과 그 내부의 구성을 나타낸 평면도이다. 도 4는 도 3의 I~I' 선상의 단면도이다. 도 5는 도 3의 Ⅱ~Ⅱ' 선상의 단면도이다.

도 3 내지 도 5와 같이, 본 발명의 일 실시예에 따른 발광 표시 장치는 보조 배선(111) 상에 제 1 홀(116H)을 갖는 버퍼층(116)과, 버퍼층(116) 상에 제 1 홀(116H)과 중첩한 제 2 홀(134H)을 갖는 게이트 금속층(134)과, 게이트 금속층(134) 상에 제 2 홀(134H)과 중첩한 제 3 홀(140H)을 갖는 층간 절연막(140)과, 상기 층간 절연막(140) 상에 제 3 홀(140H)과 중첩한 제 4 홀(150H)을 갖는 클래드 금속(150)을 포함한다.

그리고, 제 1 홀 내지 상기 제 4 홀(116H, 134H, 140H, 150H)에 채워지며 보조 배선(111)과 접하도록 유기 절연막 패턴(171)을 포함할 수 있다.

여기서, 게이트 금속층(134)의 하층에는 게이트 절연막(125)이 포함되는데, 게이트 절연막(125)은 하측의 버퍼층(116)과 동일 또는 유사 물질로 동일한 식각 특성을 가져 동일 경사면을 갖는다. 게이트 절연막(125)의 홀은 버퍼층(116)과 동일한 것으로 판단한다.

본 발명의 발광 표시 장치에서, 보조 배선(111)과 하면이 접한 유기 절연막 패턴(171)은 제 1 내지 제 4 홀(116H, 134H, 140H, 150H)의 두께로 유기 절연막(171)이 무기막들(116, 125, 134, 140, 150)의 적층 구조 내부로 들어와 무기막들(116, 125, 134, 140, 150)의 측면과 접합면을 가져 일종의 물리적 체결에 의해 접합의 강건성이 향상된다. 따라서, 형성 이후 세정 등의 물리적인 자극이 가해져도 이탈 현상이 방지되어 이탈에 의해 거대 이물로 작용함을 방지하고, 보조 배선 상의 캐소드 접속을 안정화할 수 있다.

예를 들어, 층간 절연막 상에 구비되는 오버코트층 패턴으로 형성되는 처마 구조의 경우, 형성 이후 세정 등의 물리적 자극이 가해질 때 이탈이 발생되고 이탈된 유기성 섬상 구조물은 장치 내에서 거대 이물로 작용하는 문제가 있는데, 본 발명의 발광 표시 장치는 이를 해결한 것이다.

또한, 본 발명의 발광 표시 장치에서, 상기 제 1 홀(116H)을 둘러싼 버퍼층 절연층의 제 1 측면(S1), 상기 제 2 홀(134H)을 둘러싼 게이트 금속층(134)의 제 2 측면(S2), 상기 제 3 홀(140H)을 둘러싼 층간 절연막(140)의 제 3 측면(S3) 및 상기 제 4 홀(150H)을 둘러싼 클래드 금속(150)의 제 4 측면(S4)은 각각이 이웃한 상하에서 다른 테이퍼를 나타내고 있다. 즉, 이웃하여 다른 테이퍼를 갖는 제 1 내지 제 4 측면(S1~S4)에서 유기 절연막 패턴(171)은 측면 상의 엠보싱된 표면과 만나며 복수 접합면을 가지며 측면에 위치한 무기막들(116, 125, 134, 140, 150)에 대해 강한 접착력을 갖고 물리적 강건성을 갖는 것이다.

여기서, 금속 성분의 게이트 금속층(134)과 클래드 금속(150)은 제 2 측면(S2) 및 제 4 측면(S4)은 유사하고, 무기 절연막 성분의 버퍼층(116)과 층간 절연막(140)의 제 1, 제 3 측면(S1, S3)은 서로 유사할 수 있다. 제 1, 제 3 측면(S1, S3)은 예를 들어, 역테이퍼를 갖고, 제 2, 제 4 측면(S2, S4)은 정테이퍼를 가질 수 있다.

또한, 제 2 측면(S2)은 하부와 상부에서 수직으로 이웃한 제 1 측면(S1) 및 제 3 측면(S3)보다 돌출되고, 상기 제 4 측면(S4)은 하부에 이웃한 제 3 측면(S3)보다 돌출되어 유기 절연막 패턴(171)과 측면의 접합면을 늘려 서로 간의 접착력을 강화할 수 있다.

한편, 도 3 및 도 5와 같이, 제 1 내지 제 4 홀(116H, 134H, 140H, 150H)과 비중첩한 위치에서, 보조 배선(111)과 게이트 금속층(134)은 버퍼층(116)에 구비된 제 1 콘택홀(CT1)을 통해 서로 접속될 수 있다. 또한, 게이트 금속층(134)과 클래드 금속(150)은 상기 제 2 절연층(140)에 구비된 제 2 콘택홀(CT2)을 통해 서로 접속될 수 있다. 따라서, 보조 배선(111), 게이트 금속층(134), 클래드 금속(150)간의 삼중 접속이 마련되고, 클래드 금속(150)은 도 4와 같이, 상면에서 유기 절연막 패턴(171)의 처마 구조로 들어오는 캐소드(190)와 접속된다. 따라서, 보조 배선(111), 게이트 금속층(134), 클래드 금속(150) 및 캐소드(190)의 사중 접속에 따른 전기적 접속이 생성된다.

중간층(180)은 증착시 직진성을 가져 스텝 커버리지 특성이 좁지 않아 유기 절연막 패턴(171)이 클래드 금속(150)의 일부 중첩한 부분에는 증착되지 않는다. 상대적으로 스텝 커버리지 특성이 우수한 캐소드(190)는 중간층(180)의 에지를 지나 클래드 금속(150)과 중첩한 유기 절연막 패턴(171)의 처마 구조 하측에 들어와 클래드 금속(150)과 접속된다.

한편, 도 2 내지 도 5에 따른 실시예에서 처마 구조의 수직적 높이는 인접한 무기 보호막(160)의 두께로 정해질 수 있다. 도 4는 무기 보호막(160)의 형성시 클래드 금속(150)과 중첩한 유기 절연막 패턴(171) 하측에 대해 선택 식각비가 큰 무기 보호막이 유기 절연막 패턴(171)의 에지보다 더 식각되고 일부 폭의 무기 보호막 더미(161)가 남아 처마 구조를 지지하는 형태를 나타낸다.

이하에서는 공정 도면을 참조하며 본 발명의 유기 절연막 패턴(171)을 형성하는 방법에 대해 살펴본다.

도 6a 내지 도 6f는 도 4의 I~I' 선상의 공정 단면도이다.

도 6a와 같이, 먼저, 기판(100) 상에 보조 배선(111)을 형성한다.

이어, 보조 배선(111)을 덮는 버퍼층 물질(1160)을 형성한다.

이후, 게이트 절연막 물질(1250) 형성하고, 게이트 절연막 물질(1250)과 함께 버퍼층 물질(1160)을 일부 폭 제거하여 보조 배선(111)의 일부를 노출시키는 버퍼층 홀(1160H)을 형성한다.

이어, 게이트 금속 물질을 형성하여 이를 패터닝하여 버퍼층 홀(1160H)과 중첩한 제 2 홀(134H)을 형성한다.

이어, 층간 절연막 물질(1400)을 형성 후 패터닝하여 제 2 홀(134H)에 중첩하는 층간 절연막 홀(1400H)을 형성한다.

이어, 클래드 금속 물질을 패터닝하여 제 4 홀(150H)을 갖는 클래드 금속(150)을 형성한다.

이어, 무기 보호막 물질(1600A)이 각 홀 내부를 통해 보조 배선(111) 상에까지 들어오도록 전면 형성한다.

이어, 도 6b와 같이, 클래드 금속(150) 및 게이트 금속층(134)의 경사면에 안쪽의 무기 보호막 물질(1600A)이 노출되도록 제 1 감광막(310)을 형성한다.

제 1 감광막(310)을 마스크로 하여, 금속보다 무기막에 대해 식각 선택비가 큰 에천트를 이용하여, 무기 보호막 물질(1600A), 층간 절연막 물질(1400)이 상대적으로 클래드 금속(150) 및 게이트 금속층(134)보다 더 안쪽으로 들어가게 습식각하여, 도 6c와 같이, 클래드 금속(150)보다 더 큰 홀을 갖는 무기 보호막 패턴(1600B), 제 1 홀(116H)을 갖는 버퍼층(116) 및 제 3 홀(140H)을 갖는 층간 절연막(140)을 형성한다.

이어, 제 1 감광막(310)을 스트립하여 제거한다.

여기서, 보조 배선(111) 상의 버퍼층(116)의 제 1 측면(S1), 게이트 금속층(134)의 제 2 측면(S2), 층간 절연막(140)의 제 3 측면(S3) 및 클래드 금속(150)의 제 4 측면(S4)과 함께 무기 보호막 패턴(1600B)의 제 5 측면(S5)이 형성된다.

무기 절연막 재료의 무기 보호막 패턴(1600B)의 제 5 측면(S5), 층간 절연막(140)의 제 3 측면(S3) 및 버퍼층(116)의 제 1 측면(S1)은 네거티브 테이퍼를 갖고, 반대로 금속 성분의 게이트 금속층(134)의 제 2 측면(S2) 및 클래드 금속(150)의 제 4 측면(S4)은 정 테이퍼를 갖는다.

이어, 도 6d와 같이, 평탄화막 형성 물질을 도포한 후, 이를 선택적으로 제거하여, 보조 배선(111) 상에 평탄화막 홀(170H)을 갖는 평탄화막(170)과 평탄화막 홀(170H)에 있으며, 무기 보호막 패턴(1600B)의 에지를 덮으며 무기 보호막 패턴(1600H)과 일부 폭 중첩한 유기 절연막 패턴(171)을 형성한다.

여기서, 유기 절연막 패턴(171)은 버퍼층(116), 게이트 절연막(125), 게이트 금속층(134), 층간 절연막(140), 클래드 금속(150) 및 무기 보호막 패턴(1600B)의 상기 제 1 내지 제 5 측면(S1, S2, S3, S4, S5)과 측면이 접하며 보조 배선(111)과 하면이 접하며 구조적으로 하부 및 측면에서 입체적인 접착력을 갖는다.

이어, 보조 배선(111)에 대응하여 제 2 뱅크 홀(175H2)을 갖는 뱅크(175)를 형성한다.

이어, 평탄화막 홀(170H)보다 더 작은 노출 부위를 갖되, 유기 절연막 패턴(171) 및 주변 일부의 무기 보호막 패턴(1600B)을 일부 노출시키는 제 2 감광막(1600H)을 형성한 후, 이를 마스크로 하여 노출된 무기 보호막 패턴(1600B)을 언더컷하여 제거한다. 이 과정을 거쳐 도 6f와 같이, 유기 절연막 패턴(171)의 상면을 처마 모양으로 하여 더 안쪽으로 제거된 제 1 언더컷(UCH1)을 갖는 무기 보호막 더미(161)와, 무기 보호막 더미(161)와 이격하되 제 2 언더컷(UCH2)을 갖고 평탄화막(170)보다 더 돌출된 무기 보호막(160)이 형성된다.

제 2 감광막(320)은 무기 보호막(160) 및 무기 보호막 더미(161) 형성 후 제거한다.

여기서, 무기 보호막 더미(161)는 처마 구조의 유기 절연막 패턴(171)을 지지하고, 제 1 언더컷(UCH1)와 인접하여 이후 공정에서 캐소드(190)가 클래드 금속(150)가 접속되어 전기적 접속이 형성된다.

도 7은 본 발명의 제 2 실시예에 따른 발광 표시 장치를 나타낸 단면도이다.

도 7과 같이, 본 발명의 제 2 실시예에 따른 발광 표시 장치는 상술한 도 6f에서 식각 과정을 더 진행하여, 유기 절연막 패턴(171)의 처마 구조 하측의 무기 보호막 더미(161)를 모두 제거한 것이다. 이 경우에는 캐소드(191)가 유기 절연막 패턴(171)의 측면까지 접하도록 처마 구조 하측에서 클래드 금속(150)과 접속될 수 있다.

도 8은 본 발명의 제 3 실시예에 따른 발광 표시 장치를 나타낸 단면도이다.

도 8과 같이, 본 발명의 제 3 실시예에 따른 발광 표시 장치는 보조 배선(111)과 접하는 유기 절연막 패턴(385)을 뱅크(375)와 동일 물질로 형성한 것이다.

이 경우에도 캐소드(190)는 유기 절연막 패턴(385)의 처마 구조 하측에서 클래드 금속(150)과 접속되고, 도 5와 같이, 하측의 보조 배선(111), 게이트 금속층(134) 및 클래드 금속(150)간 삼중 접속을 통해 캐소드(190)와 보조 배선(111)과의 전기적 접속이 이루어진다.

또한, 본 발명의 발광 표시 장치는, 처마 구조를 이루는 유기 절연막 패턴의 안정성을 강화하여 장치 내의 거대 이물과 같은 유해 물질의 발생을 방지하고, 이로 인해 야기되는 불량을 방지할 수 있다. 이에 친환경, 저전력 및 공정 최적화적 이점에서 ESG (Environment/Social/Governance) 효과를 갖는다.

상기 제 1 홀을 둘러싼 상기 제 1 절연층의 제 1 측면, 상기 제 2 홀을 둘러싼 상기 제 1 금속층의 제 2 측면, 상기 제 3 홀을 둘러싼 상기 제 2 절연층의 제 3 측면 및 상기 제 4 홀을 둘러싼 상기 제 2 금속층의 제 4 측면은 상하로 이웃하여 다른 테이퍼를 가질 수 있다.

상기 제 1 측면 및 상기 제 3 측면은 역테이퍼일 수 있다.

상기 제 2 측면은 상기 제 1 측면 및 상기 제 3 측면보다 돌출되고, 상기 제 4 측면은 상기 제 3 측면보다 돌출될 수 있다.

상기 제 1 내지 제 4 홀과 비중첩한 위치에서, 상기 보조 배선과 상기 제 1 금속층은 상기 제 1 절연층에 구비된 제 1 콘택홀을 통해 접속되고, 상기 제 1 금속층과 상기 제 2 금속층은 상기 제 2 절연층에 구비된 제 2 콘택홀을 통해 접속될 수 있다.

상기 보조 배선 주변에서 상기 유기 절연막 패턴과 이격한 평탄화막을 더 포함하며, 상기 평탄화막 상에 제 1 전극, 중간층 및 제 2 전극이 적층한 발광 소자와, 상기 평탄화막 하측에 박막 트랜지스터를 더 포함할 수 있다.

상기 유기 절연막 패턴과 상기 평탄화막은 동일 물질로 이루어질 수 있다.

상기 유기 절연막 패턴은 상기 제 1 전극의 발광부를 정의하는 뱅크와 동일 물질로 이루어질 수 있다.

상기 유기 절연막 패턴은 상기 제 2 금속층의 상부에서 처마 구조로 상기 제 2 금속층과 중첩하고, 상기 처마 구조에서 상기 제 2 금속층의 상면과 수직 이격 간격을 갖고, 상기 제 2 전극은 상기 제 2 금속층의 상면과 상기 처마 구조 하부에서 접속될 수 있다.

상기 제 2 절연층과 상기 평탄화막 사이에 무기 보호막을 더 포함하고, 상기 제 2 절연층과 상기 무기 보호막은 상기 박막 트랜지스터를 차례로 덮고, 상기 무기 보호막은 상기 평탄화막보다 상기 유기 절연막 패턴에 인접하며, 상기 무기 보호막의 두께만큼 상기 유기 절연막 패턴은 상기 제 2 금속층의 상면과 상기 수직 이격 간격을 가질 수 있다.

상기 무기 보호막과 이격하여 상기 무기 보호막과 동일한 물질의 무기 보호막 더미 패턴은 상기 유기 절연막 패턴과 일측면이 접하며 상기 처마 구조의 일부를 지지할 수 있다.

상기 무기 보호막은 상기 제 2 금속층의 외곽 에지를 덮고 상기 제 2 금속층의 상면을 노출할 수 있다.

상기 제 1 금속층은 상기 박막 트랜지스터를 이루는 어느 하나의 금속과 동일층일 수 있다.

상기 제 2 금속층은 패드부를 보호하는 보호 금속과 동일층일 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

100: 기판 111: 보조 배선
116: 버퍼층 120, 121: 반도체층
125, 125a, 125b, 125c, 125d: 게이트 절연막
131: 게이트 전극 132: 소스 전극
133: 드레인 전극 140: 층간 절연막
150: 클래드 전극 151: 패드 보호 전극
160: 무기 보호막 170: 평탄화막
171: 유기 절연막 패턴 175: 뱅크
180: 중간층 181: 중간층 더미 패턴
190: 캐소드 191: 캐소드 더미 패턴
200: 애노드 ED: 발광 소자
CTA: 캐소드-클래드 접속 CT1: 제 1 콘택홀
CT2: 제 2 콘택홀

Claims

기판 상의 보조 배선;
상기 보조 배선 상에 제 1 홀을 갖는 제 1 절연층;
상기 제 1 절연층 상에 상기 제 1 홀과 중첩한 제 2 홀을 갖는 제 1 금속층;
상기 제 1 금속층 상에 상기 제 2 홀과 중첩한 제 3 홀을 갖는 제 2 절연층;
상기 제 2 절연층 상에 제 3 홀과 중첩한 제 4 홀을 갖는 제 2 금속층; 및
상기 제 1 홀 내지 상기 제 4 홀에 채워지며 상기 보조 배선과 접한 유기 절연막 패턴을 포함한 발광 표시 장치.
제 1항에 있어서,
상기 제 1 홀을 둘러싼 상기 제 1 절연층의 제 1 측면, 상기 제 2 홀을 둘러싼 상기 제 1 금속층의 제 2 측면, 상기 제 3 홀을 둘러싼 상기 제 2 절연층의 제 3 측면 및 상기 제 4 홀을 둘러싼 상기 제 2 금속층의 제 4 측면은 상하로 이웃하여 다른 테이퍼를 갖는 발광 표시 장치.
제 2항에 있어서,
상기 제 1 측면 및 상기 제 3 측면은 역테이퍼인 발광 표시 장치.
제 2항에 있어서,
상기 제 2 측면은 상기 제 1 측면 및 상기 제 3 측면보다 돌출되고,
상기 제 4 측면은 상기 제 3 측면보다 돌출된 발광 표시 장치.
제 1항에 있어서,
상기 제 1 내지 제 4 홀과 비중첩한 위치에서, 상기 보조 배선과 상기 제 1 금속층은 상기 제 1 절연층에 구비된 제 1 콘택홀을 통해 접속되고, 상기 제 1 금속층과 상기 제 2 금속층은 상기 제 2 절연층에 구비된 제 2 콘택홀을 통해 접속된 발광 표시 장치.
제 1항에 있어서,
상기 보조 배선 주변에서 상기 유기 절연막 패턴과 이격한 평탄화막을 더 포함하며,
상기 평탄화막 상에 제 1 전극, 중간층 및 제 2 전극이 적층한 발광 소자와,
상기 평탄화막 하측에 박막 트랜지스터를 더 포함한 발광 표시 장치.
제 6항에 있어서,
상기 유기 절연막 패턴과 상기 평탄화막은 동일 물질로 이루어진 발광 표시 장치.
제 6항에 있어서,
상기 유기 절연막 패턴은 상기 제 1 전극의 발광부를 정의하는 뱅크와 동일 물질로 이루어진 발광 표시 장치.
제 6항에 있어서,
상기 유기 절연막 패턴은 상기 제 2 금속층의 상부에서 처마 구조로 상기 제 2 금속층과 중첩하고, 상기 처마 구조에서 상기 제 2 금속층의 상면과 수직 이격 간격을 갖고,
상기 제 2 전극은 상기 제 2 금속층의 상면과 상기 처마 구조 하부에서 접속된 발광 표시 장치.
제 9항에 있어서,
상기 제 2 절연층과 상기 평탄화막 사이에 무기 보호막을 더 포함하고,
상기 제 2 절연층과 상기 무기 보호막은 상기 박막 트랜지스터를 차례로 덮고,
상기 무기 보호막은 상기 평탄화막보다 상기 유기 절연막 패턴에 인접하며, 상기 무기 보호막의 두께만큼 상기 유기 절연막 패턴은 상기 제 2 금속층의 상면과 상기 수직 이격 간격을 갖는 발광 표시 장치.
제 10항에 있어서,
상기 무기 보호막과 이격하여 상기 무기 보호막과 동일한 물질의 무기 보호막 더미 패턴은 상기 유기 절연막 패턴과 일측면이 접하며 상기 처마 구조의 일부를 지지하는 발광 표시 장치.
제 9항에 있어서,
상기 무기 보호막은 상기 제 2 금속층의 외곽 에지를 덮고 상기 제 2 금속층의 상면을 노출하는 발광 표시 장치.
제 6항에 있어서,
상기 제 1 금속층은 상기 박막 트랜지스터를 이루는 어느 하나의 금속과 동일층인 발광 표시 장치.
제 1항에 있어서,
상기 제 2 금속층은 패드부를 보호하는 보호 금속과 동일층인 발광 표시 장치.