KR20240105009A

KR20240105009A - 발광 표시 장치

Info

Publication number: KR20240105009A
Application number: KR1020220187799A
Authority: KR
Inventors: 심성빈; 박상필
Original assignee: 엘지디스플레이 주식회사
Filing date: 2022-12-28
Publication date: 2024-07-05

Abstract

본 발명의 일 실시예에 따른 발광 표시 장치는 기판 상의 제 1 폭을 갖는 보조 배선과, 상기 보조 배선 상에 위치하며 상기 보조 배선보다 작은 제 2 폭을 갖는 무기 절연 스택과, 상기 무기 절연 스택 상에 위치하며 상기 제 1 폭보다 큰 제 3 폭의 게이트 금속층과, 상기 무기 절연 스택과 이격하며 상기 보조 배선 주변에 구비된 층간 절연 스택 및 상기 보조 배선의 측면에 구비된 클래드 금속층을 포함할 수 있다.

Description

발광 표시 장치 {Light Emitting Display Device}

본 발명은 표시 장치에 관한 것으로, 보조 배선 및 주변과 표면 접착 특성이 강화된 섬상 구조물을 구비함에 의해, 반복적 세정 공정에도 섬상 구조물의 이탈없이 보조 배선과 캐소드 접속의 신뢰성을 강화시킨 발광 표시 장치를 포함한다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다.

발광 소자로 화소를 구성하는 발광 표시 장치는, 별도의 광원 유닛을 요하지 않아 슬림화 혹은 플렉서블에 유리하고, 또한, 색순도가 좋다는 이점이 있다.

일 예로, 발광 소자는 서로 다른 두 전극과, 그 사이의 발광층을 포함하여 이루어지며, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광이 이루어진다.

발광 표시 장치에 있어서, 화소들에 구비된 발광 소자는 대향된 두 전극 중 하나의 전극이 전 화소들에서 공통된 공통 전극 형태로 구비되는데, 대면적화 할수록 전원 공급부와의 거리 차에 의해 공통 전극 내 영역별 저항의 상이로 휘도 불균일이 발생할 수 있다. 또한, 공통 전극이 투명도를 위해 두께가 얇아질수록 공통 전극의 저항이 크기 때문에, 전압 강하를 유발할 수도 있으며, 이에 따라 발광 소자의 전류가 변동되거나 감소될 수도 있다.

본 발명은 상술한 문제점을 해결할 수 있는 것으로, 본 발명의 발광 표시 장치는 보조 배선 상에 중간층이 형성되지 않은 부위에서 공통 전극으로 기능하는 캐소드와 보조 배선을 접속시켜 액티브 영역 전 영역에 캐소드로 균일한 전압 인가가 가능하고, 휘도 불균일을 방지할 수 있다.

또한, 본 발명의 발광 표시 장치는 언더컷을 형성하는 섬상 구조물에서 유기물성 층을 생략하고 접착성이 우수한 무기물의 적층으로 구비함으로써 섬상 구조물 형성 이후 세정 과정에서 섬상 구조물의 탈리 및 분리를 방지할 수 있다.

본 발명의 발광 표시 장치는 보조 배선 상에 언더컷을 형성하는 섬상 구조물을 무기 절연막과 게이트 금속층의 적층체로 형성함으로써, 계면 사이의 접착성을 강화시켜 섬상 구조물의 강건성을 확보할 수 있다.

또한, 본 발명의 발광 표시 장치는 섬상 구조물의 표면 전체와 섬상 구조물의 주변으로 연장되어 이웃한 층간 절연 스택의 절연막 사이에 끼워진 클래드 금속을 형성하여 섬상 구조물의 안정성을 강화한다. 더불어, 캐소드와 보조 배선 사이에 클래드 금속을 매개로 섬상 구조물의 내부와 주변 모두에서 접속 면적을 가져 보조 배선과의 캐소드와의 접속 면적을 늘려 전압 강하 방지에 보다 효과적이다.

본 발명의 발광 표시 장치는 다음과 같은 효과가 있다.

섬상 구조물의 주변에 중간층이 구비되지 않은 영역에서 공통 전극으로 기능하는 캐소드와 보조 배선을 접속시켜 표시 영역(AA) 전 영역에 캐소드로 균일한 전압 인가가 가능하고, 휘도 불균일을 방지할 수 있다.

본 발명의 발광 표시 장치는 두께 차가 큰 유기물 재료가 아닌 영역별 균일 두께 형성이 용이하며 계면과의 접착성이 우수한 무기물 재료로 섬상 구조물을 형성하여, 공정 중 반복적 세정 공정이 발생되어 섬상 구조물이 하측 구성에 대해 이탈되는 현상을 방지할 수 있다.

본 발명의 발광 표시 장치는 보조 배선 상의 섬상 구조물을 버퍼층, 게이트 절연막이 적층한 무기 절연 스택과 무기 절연 스택보다 외측으로 더 돌출한 게이트 금속층을 구비하여 형성하고, 클래드 금속이 게이트 금속층의 표면과 무기 절연 스택의 측면 및 보조 배선 주변의 기판 상에 구비되고, 제 1, 제 2 층간 절연막의 계면으로 연장되어, 클래드 금속을 통한 기판과의 접착성 및 층간 절연 스택과의 접착성을 보다 강화하며 섬상 구조물의 신뢰성을 향상시킬 수 있다.

또한, 본 발명의 발광 표시 장치는, 섬상 구조물을 박막 트랜지스터 어레이를 형성하는 층간 절연 스택에서 함께 형성할 수 있어, 공정 물질의 추가없이 형성 가능하여 생산 에너지 저감 및 유해 물질의 사용을 줄일 수 있다. 이에 친환경, 저전력 및 공정최적화적 이점에서 ESG (Environment/Social/Governance) 효과를 갖는다. 본 발명의 발광 표시 장치는 보조 배선 상에 언더컷을 형성하는 섬상 구조물을 무기 절연막과 게이트 금속층의 적층체로 형성함으로써, 계면 사이의 접착성을 강화시켜 섬상 구조물의 강건성을 확보할 수 있다.

도 1은 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 발광 표시 장치를 나타낸 단면도이다.
도 3은 도 2의 표시 영역의 발광부와 주변 보조 배선의 접속 영역을 나타낸 평면도이다.
도 4는 도 2의 A 영역의 확대도이다.
도 5은 도 4의 I~I' 선상의 단면도이다.
도 6a 내지 도 6c는 본 발명의 발광 표시 장치의 섬상 구조물을 형성하는 제조 방법을 나타낸 공정 단면도이다.

이하, 첨부된 도면들을 참조하여, 본 명세서의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.

본 명세서의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

본 명세서의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

본 명세서의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

본 명세서의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

본 명세서의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 명세서의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.

본 명세서의 여러 다양한 실시예 내의 각각의 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 도면을 참조하여 본 명세서의 발광 표시 장치에 대해 설명한다.

도 1은 본 발명의 일 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 블록도이다.

도 1과 같이, 본 발명의 일 실시예에 따른 발광 표시 장치(1000)는 표시 패널(11), 영상 처리부(12), 타이밍 제어부(13), 데이터 구동부(14), 스캔 구동부(15), 및 전원 공급부(16)를 포함할 수 있다.

표시 패널(11)은 데이터 구동부(14)로부터 공급된 데이터신호(DATA)와 스캔 구동부(15)로부터 공급된 스캔 신호 그리고 전원 공급부(16)로부터 공급된 전원에 대응하여 영상을 표시할 수 있다.

표시 패널(11)은 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)의 교차영역마다 배치된 서브 화소(SP)를 포함할 수 있다. 서브 화소(SP)의 구조는 발광 표시 장치(100)의 종류에 따라 다양하게 변경될 수 있다.

예를 들면, 서브 화소들(SP)은 구조에 따라 상부 발광(top emission) 방식, 하부 발광(bottom emission) 방식, 또는 양면 발광(dual emission) 방식으로 형성될 수 있다. 서브 화소들(SP)은 특정한 종류의 컬러필터가 형성되거나, 컬러필터가 형성되지 않고 자체의 색상을 발광할 수 있는 단위를 의미한다. 예를 들어, 서브 화소들(SP)은 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있다. 또는, 서브 화소(SP)는 일예로, 적색 서브 화소, 청색 서브 화소, 백색 서브 화소 및 녹색 서브 화소를 포함할 수 있다. 서브 화소들(SP)은 발광 특성에 따라 하나 이상의 다른 발광 면적을 가질 수 있다. 예를 들어, 청색 서브 화소와 다른 색을 발광하는 서브 화소들은 다른 발광 면적을 가질 수 있다.

하나 이상의 서브 화소들(SP)은 하나의 단위 화소(pixel)를 이룰 수 있다. 예들 들면, 하나의 단위 화소는 적색, 녹색, 및 청색 서브 화소들을 포함할 수 있고, 적색, 녹색 및 청색 서브 화소들이 반복 배치될 수 있다. 또는, 하나의 단위 화소는 적색, 녹색, 청색 및 백색 서브 화소들을 포함할 수 있고, 적색, 녹색, 청색 및 백색 서브 화소들이 반복 배치되거나, 적색, 녹색, 청색 및 백색 서브 화소들이 쿼드(quad) 타입으로 배치될 수 있다. 본 명세서에 따른 실시예에서 서브 화소들의 컬러 타입, 배치 타입, 배치 순서 등은 발광 특성, 소자의 수명, 장치의 스펙(spec) 등에 따라 다양한 형태로 구성될 수 있는 바 이에 한정되지 않는다.

표시 패널(11)은 서브 화소(SP)들이 배치되어 영상을 표시하는 표시 영역(AA)과 표시 영역(AA) 주변의 비표시 영역(NA)으로 구분할 수 있다. 스캔 구동부(15)는 표시 패널(11)의 비표시 영역(NA)에 실장될 수 있다. 또한, 비표시 영역(NA)에는 패드 전극(PD)을 포함한 패드부(PAD)를 포함할 수 있다.

표시 패널(11)은 기판(도 2의 100 참조)과 기판(100) 상의 박막 트랜지스터(도 3의 T1, T2 참조), 발광 소자(도 2의 ED 참조) 및 상기 박막 트랜지스터(T1, T2) 및 발광 소자(ED)를 덮는 봉지층(도 2의 200 참조)을 포함한다.

영상 처리부(12)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력할 수 있다. 영상 처리부(12)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(13)는 영상 처리부(12)로부터 구동신호와 더불어 데이터신호(DATA)를 공급받을 수 있다. 구동 신호는 데이터 인에이블 신호(DE)를 포함할 수 있다. 또는, 구동 신호는 수직 동기신호, 수평 동기신호 및 클럭신호를 포함할 수 있다. 타이밍 제어부(13)는 구동신호에 기초하여 데이터 구동부(14)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)와 스캔 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 출력할 수 있다.

데이터 구동부(14)는 타이밍 제어부(13)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(13)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력할 수 있다.

데이터 구동부(14)는 데이터 라인들(DL)을 통해 데이터신호(DATA)를 출력할 수 있다. 데이터 구동부(14)는 IC(Integrated Circuit) 형태로 구현될 수 있다. 예를 들어, 데이터 구동부(14)는 표시 패널(11)의 비표시 영역(NA)에 배치된 패드 전극(PD)과 연성 회로 필름(미도시)을 통해 전기적으로 연결될 수 있다.

스캔 구동부(15)는 타이밍 제어부(13)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력할 수 있다. 스캔 구동부(15)는 게이트 라인들(GL)을 통해 스캔 신호를 출력할 수 있다. 스캔 구동부(15)는 IC(Integrated Circuit) 형태로 구현되거나 표시 패널(11)에 게이트 인 패널(Gate In Panel; GIP) 방식으로 구현될 수 있다.

전원 공급부(16)는 표시 패널(11)을 구동하기 위한 고전위전압 및 저전위전압 등을 출력할 수 있다. 전원 공급부(16)는 고전위전압을 제 1 전원 라인(EVDD)(구동 전원 라인 또는 화소 전원 라인)을 통해 표시 패널(11)에 공급할 수 있고, 저전위전압을 제 2 전원 라인(EVSS)(보조 전원 라인 또는 공통 전원 라인)을 통해 표시 패널(11)에 공급할 수 있다.

표시 패널(11)은, 표시 영역(AA)과 비표시 영역(NA)으로 구분되며, 표시 영역(AA) 내의 기판(100) 상에 서로 교차하여 매트릭스 형태로 형성되는 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 복수의 서브 화소들(SP)을 포함할 수 있다.

서브 화소들(SP)은 적색(red) 광, 녹색(green) 광, 청색(blue) 광, 황색(yellow) 광, 자홍색(magenta) 광, 및 청록색(cyan) 광 중에서 적어도 두 개 이상의 광을 방출하는 서브 화소들을 포함할 수 있다. 또한, 복수의 서브 화소들(SP)은 특정한 종류의 컬러필터가 형성되거나, 컬러필터가 형성되지 않고 자체의 색상을 발광할 수 있다. 하지만, 본 발명이 반드시 이에 한정되지는 않으며, 서브 화소들(SP)은 컬러 타입, 배치 타입, 및 배치 순서 등은 발광 특성, 소자의 수명, 및 장치의 스펙(spec) 등에 따라 다양한 형태로 구성될 수 있다.

경우에 따라 본 발명의 발광 표시 장치에서 투명 표시를 위해 표시 영역(AA) 내에 발광을 위한 서브 화소들(SP) 외에도 투과부를 더 구비할 수 있다. 투과부에는 발광 소자에 구비된 애노드가 생략되나 중간층 및 캐소드를 가질 수 있다.

한편, 투과부가 구비됨에 따라 표시 영역 내에 발광부의 면적은 제한된다. 또한, 발광부와 투과부에 공통적으로 이용되는 캐소드는 투명 전극 혹은 반사 투과 전극으로 형성하고, 발광부에 선택적으로 반사 전극을 포함한 애노드가 구비된다. 이에 따라 유한한 발광부의 면적 내에 발광 효율을 높이기 위해 애노드는 은(Ag), 은 합금 등의 반사성이 높은 금속을 이용하는데, 이러한 금속은 표면 노출시 부식의 위험이 있어, 보호 특성을 갖지 못한다. 따라서, 고반사율의 반사성 금속을 포함한 애노드 형성 금속은 패드 전극의 보호 전극으로 이용하기 힘들고 타 층 대비 돌출된 처마 구조에서 이용하기 힘들다. 따라서, 패드 전극의 보호 전극은 애노드가 고반사율의 반사성 금속을 포함할 때, 애노드 형성 금속과는 별도의 금속으로 클래드 보호 구조를 갖는다.

본 발명의 발광 표시 장치는 캐소드의 전압 강하를 방지하도록 보조 배선과의 접속 구조를 갖는 것으로, 발광부 및 투과부와 독립적으로 보조 배선 상에 섬상 구조물을 이용하여 접속 면적을 늘린 접속 구조를 형성한 것이다. 또한, 보조 배선과 섬상 구조물을 함께 덮는 클래드 금속을 이용함으로써 섬상 구조물의 이탈 및 분리를 방지하여 발광 표시 장치의 신뢰성을 향상시킨다.

이하에서는, 표시 영역의 각 서브 화소의 구조 및 패드부의 구성을 도면을 참조하여 설명한다.

도 2는 본 발명의 일 실시예에 따른 발광 표시 장치를 나타낸 단면도이며, 도 3은 도 2의 표시 영역의 발광부와 주변 보조 배선과 접속 영역을 나타낸 평면도이다. 또한, 도 4는 도 2의 A 영역의 평면도이며, 도 5은 도 4의 I~I' 선상의 단면도이다.

도 2의 단면도는 표시 영역(AA) 일 서브 화소(SP)와 인접한 보조 배선(111)과 캐소드(190)간의 접속 영역(CA) 및 비표시 영역(NA)의 패드부(PAD)를 나타낸다.

도 3은 본 발명의 발광 표시 장치의 표시 영역(AA)에서 절연막들의 홀과, 홀 내에 독립적인 섬상 구조물을 나타낸다.

도 4 및 도 5는 캐소드와 보조 배선과의 접속이 이루어지는 접속 구조를 나타낸다.

도 3과 같이, 뱅크(175)에는 서브 화소의 발광부(EM)를 노출하는 제 1 뱅크홀(175H1)과 캐소드와 보조 배선과의 접속을 위한 접속 구조(CA)를 노출하는 제 2 뱅크홀(175H2)을 구비한다.

서브 화소(SP)는 뱅크(175)의 제 1 뱅크홀(175H1)로 정의되는 발광부(EM)를 갖고 발광부(EM)주변은 뱅크(175)와 중첩하며 비발광부로 기능한다.

도 2 및 도 3과 같이, 서브 화소에 구비된 발광 소자(SP)는 각각 애노드(170), 중간층(180) 및 캐소드(190)의 적층으로 이루어진 발광 소자(ED)를 포함한다.

또한, 뱅크(175)에는 제 2 뱅크홀(175H2)이 구비되고, 제 2 뱅크홀(175H2) 내에는 도 5와 같이, 보조 배선(111)이 마련된다. 보조 배선(111)은 상에는 섬상의 무기 절연 스택(ISINS)이 마련되고, 무기 절연 스택(ISINS) 상에는 게이트 금속층(134)이 구비된다.

도 5와 같이, 보조 배선(111)은 기판(100) 상에 가장 하측에 형성되는 배선이다. 캐소드(190)와의 보조 배선(111)간 접속의 용이를 위해 제 1, 제 2 버퍼층(115, 116)을 포함한 버퍼층(BF), 제 1 층간 절연막(140), 제 2 층간 절연막(160) 및 유기 절연막(165)은 각각 홀(BFH: 115H/116H, 160H, 165H)을 구비하여 보조 배선(111)이 노출되도록 형성된다.

제 1, 제 2 버퍼층의 홀(115H, 116H) 및 제 1 층간 절연막(140)의 홀은 동일 공정에서 형성될 수 있으며, 이에 따라 거의 유사한 폭을 가질 수 있다. 또한, 제 1, 제 2 버퍼층의 홀(115H, 116H) 및 제 1 층간 절연막(140)의 홀은 도 5와 같이, 같은 기울기로 연속된 경사면 내부에 정의될 수 있다.

보조 배선(111) 및 게이트 금속층(134)은 단일 또는 복수층일 수 있다. 도 2 및 도 5에 도시된 예는 보조 배선(111) 및 게이트 금속층(134)이 복수층인 예를 나타낸 것이다. 보조 배선(111) 및 게이트 금속층(134)이 복수층일 때, 어느 한 층에 금속을 불순물에 내성을 갖는 차폐 금속을 포함하여 공정 중 혹은 기판으로부터 유입되는 수소 등의 불순물에 의한 영향을 방지할 수 있다.

또한, 본 발명의 발광 표시 장치에서 보조 배선(111) 및 게이트 금속층(134) 중 어느 하나가 단일층일 수 있고, 다른 하나가 복수층일 수 있다. 본 발명은 이에 제한되지 않는다.

여기서, 적층 구조를 갖는 보조 배선(111), 무기 절연 스택(ISINS) 및 게이트 금속층(134)은 다음의 폭 관계를 갖는다. 보조 배선(111) 상의 무기 절연 스택(ISINS) 및 게이트 금속층(134)은 각각 다른 폭의 섬상이며, 층간 절연 스택(INS)에 구비된 홀 내에 구비된다.

즉, 도 2 내지 도 5와 같이, 보조 배선(111)은 제 1 폭(W1)을 갖고, 무기 절연 스택(ISINS)은 제 1 폭(W1)보다 작은 제 2 폭(W2)을 갖고, 게이트 금속층(134)은 제 1 폭(W1)보다 큰 제 3 폭(W3)을 갖는다. 즉, 보조 배선(111)과 게이트 금속층(134) 사이에 있는 무기 절연 스택(ISINS)의 폭이 가장 작고, 가장 상측에 있는 게이트 금속층(134)의 폭이 가장 크다. 게이트 금속층(134)과 무기 절연 스택(ISINS)은 'W3-W2'의 폭 차를 가지며, 이 폭 차를 갖는 영역에서 게이트 금속층(134)이 무기 절연 스택(ISINS)에 대해 돌출되며 언더컷 구조(UC)를 갖는다.

도 2 내지 도 5와 같이, 본 발명의 발광 표시 장치에서 섬상 구조물인 무기 절연 스택(ISINS)은 상하에 위치한 게이트 금속층(134) 및 보조 배선(111)보다 식각 선택성이 큰 무기 절연막 재료로 이루어진 것으로, 게이트 금속층(134)의 영역에 감광막 패턴을 형성하고, 무기 절연 스택(ISINS)에 대한 식각 선택비가 큰 에천트로 식각 공정을 진행하면 무기 절연 스택(ISINS)이 게이트 금속층(134)보다 안쪽으로 식각된다. 따라서, 무기 절연 스택(ISINS)에 대한 선택적 식각 공정을 완료한 후에는 보조 배선(111)의 제 1 폭(W1)보다도 더 작은 제 2 폭(W2)을 갖는 무기 절연 스택(ISINS)이 마련된다. 이 경우, 완성된 무기 절연 스택(ISINS)은 보조 배선(111) 및 게이트 금속층(134)에 비해 안쪽으로 들어간 형상이며, 상대적으로 보조 배선(111) 및 게이트 금속층(134)은 무기 절연 스택(ISINS)보다 더 외측으로 돌출된 형상이다.

본 발명의 발광 표시 장치에서 무기 절연 스택(ISINS)은 뱅크(175)의 제 2 홀(175H2) 하부에 위치한 층간 절연 스택(ISINS)의 홀 내에서 이격하여 독립적으로 구비된다. 무기 절연 스택(ISINS)의 측면과 보조 배선(111)의 측면 및 상면의 무기 절연 스택(ISINS)으로부터 노출된 보조 배선(111)의 'W1-W2'의 폭을 갖는 표면을 이용하여 캐소드(190)와 보조 배선(111)간 전기적 접속을 유도한다.

또한, 무기 절연 스택(ISINS)은 적층 구조에서 층간 절연 스택(INS)에 구비된 유기 절연막(165)이 생략되어 계면간의 접착성이 우수하고, 접속 구조(CA) 형성 이후 공정 상에서 수행되는 반복적인 세정에 의해 부분적 손상이나 분리되어 떨어지는 문제가 발생하지 않는다.

이에 반해 유기 절연막과 무기 절연막의 폭 차를 이용하여 처마 구조를 형성하여 접속 구조를 형성시에는 섬상 구조물이 유기 절연막으로 섬상 구조물의 두께가 크다. 또한, 무기 절연막과의 접착성이 떨어지는 유기 절연막이 세정 과정에서 손상 및 분리되어 장치 내부의 거대 이물로 작용하는 문제가 발생할 수 있다.

본 발명의 발광 표시 장치는 캐소드(190)와 보조 배선(111)의 접속 구조(CA)를 형성함에 있어, 무기 절연 스택(ISINS)을 섬상 구조물의 중심부로 구비하고, 섬상 구조물 상측 구성으로 무기 절연 스택(ISINS)과 계면 접착성이 우수한 게이트 금속층(134)을 구비함으로써, 무기 절연 스택(ISINS)과 게이트 금속층(134)간의 계면 접착성을 강화시켜 공정 중 세정에 의한 이탈 및 분리를 방지하여 발광 표시 장치의 신뢰성을 강화할 수 있다.

무기 절연 스택(ISINS)은 제 1, 제 2 버퍼층 패턴(115A, 116A) 및 게이트 절연막 패턴(125A)을 포함할 수 있다. 무기 절연 스택(ISINS)은 보조 배선(111) 상에 구비되는 섬상의 구조물이다.

그리고, 층간 절연 스택(INS)은 게이트 금속층(134)와 이격하며 둘러싸는 형태로 형성된다.

무기 절연 스택(ISINS) 및 게이트 금속층(134)을 둘러싼 층간 절연 스택(INS)은 제 1, 제 2 버퍼층(115, 116), 제 1 층간 절연막(140), 제 2 층간 절연막(160) 및 유기 절연막(165)을 포함한다. 또한, 층간 절연 스택(INS)은 박막 트랜지스터(TFT)와 스토리지 캐패시터(Cst) 및 패드부(PAD)에서 게이트 금속층 하부에 패턴화된 게이트 절연막(125)을 포함한다.

따라서, 층간 절연 스택(INS)은 유기 절연막(165)을 무기 절연 스택(ISINS)보다 더 포함하며, 무기 절연 스택(ISINS) 주위에서 높은 위치에서 층간 절연 스택(INS)의 상면을 갖는다. 따라서, 구조적으로 층간 절연 스택(INS)은 주변보다 낮은 위치에 있어, 접속 구조(CA) 형성 이후 세정 등의 물리력이 적용되어도 구조적 안정성을 갖는다.

또한, 무기 절연 스택(ISINS)은 무기물 재료로만 이루어져 계면에서의 접착력이 크고, 무기 절연 스택(ISINS)의 적층체의 총 두께 합이 1㎛ 이하로 작은 두께를 가져 유기 절연막으로 처마 구조(섬상 구조물)를 형성하는 구조에서 발생되는 섬상 구조물의 탈리 혹은 분리를 방지할 수 있다.

제 1 버퍼층 패턴(115A) 및 제 2 버퍼층 패턴(116A)은 각각 층간 절연 스택(INS)의 제 1 버퍼층(115) 및 제 2 버퍼층(116)과 동일 물질로 이루어질 수 있다.

그리고, 게이트 절연막 패턴(125A)은 박막 트랜지스터(TFT)의 게이트 전극(136) 하부에 구비되는 게이트 절연막(125)과 동일 물질로 이루어질 수 있다.

경우에 따라 제 1, 제 2 버퍼층(115, 116)은 단일층의 버퍼층으로 이루어질 수 있으며, 이 경우, 제 1 버퍼층 패턴(115A) 및 제 2 버퍼층(116A) 층 역시 일층의 버퍼층 패턴(BF)으로 단일화될 수 있다.

제 1, 제 2 버퍼층(115, 116) 및 제 1, 제 2 버퍼층 패턴(115A, 116A)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 알루미늄 산화막(Al2O3) 등의 물질로 형성될 수 있다. 경우에 따라 추가적인 버퍼층이 제 2 버퍼층(116) 상에 추가될 수 있으며, 이 경우 추가적인 버퍼층은 앞서 열거된 무기 절연 물질로 형성될 수 있다. 제 1, 제 2 버퍼층(115, 116)은 기판(100)으로부터 확산되는 이온이나 불순물을 차단하고, 기판(100)을 통해 발광 소자(ED)에 침투하는 수분을 차단하기 위하여, 기판(100)의 상면 전체에 형성될 수 있다.

게이트 절연막(125)은 반도체층(120)의 채널 영역 상에 배치될 수 있고, 반도체층(120)과 게이트 전극(136)을 절연시키는 기능을 수행할 수 있다. 게이트 절연막(125) 및 게이트 절연막 패턴(125A)은 무기 절연 물질로 이루어질 수 있고, 예를 들어, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 또는 이들의 다중막으로 이루어질 수 있다.

게이트 절연막(125), 제 1, 제 2 층간 절연막(140, 160)은 제 1, 제 2 버퍼층(115, 116)에 열거된 재료와 유사하게 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 실리콘 산질화막(SiOxNy), 알루미늄 산화막(Al2O3) 등의 물질로 형성될 수 있다. 단, 제 1, 제 2 층간 절연막(140, 160)은 박막 트랜지스터(TFT), 스토리지 캐패시터(Cst) 및 패드 전극(PD) 가장 자리를 보호하는 기능을 가지므로, 소자 구성의 보호를 위해 제 1, 제 2 버퍼층(115, 116)보다 두껍거나 성분상 상이할 수 있다.

또한, 유기 절연막(165)은 평탄성을 위해 구비되는 것으로 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 및 아크릴레이트계 수지(acrylate) 등의 유기물 중 적어도 하나의 물질로 이루어질 수 있다. 유기 절연막(165)은 대략 1㎛ 내지 5㎛의 두께를 갖는 것으로, 층간 절연 스택(INS)에 구비된 절연막 중 가장 두꺼울 수 있다. 경우에 따라 유기 절연막(165)을 복수개로 나누어 형성할 수도 있다.

보조 배선(111) 및 게이트 금속층(134)은 각각 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 탄탈륨(Ta) 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다.

일 예로, 보조 배선(111) 및 게이트 금속층(134)은 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 보조 배선(111) 및 게이트 금속층(134)은 각각 혹은 어느 하나가 다층일 경우에는 몰리브덴/알루미늄-네오디뮴(Mo/Al-Nd), 몰리브덴/알루미늄(Mo/Al), 티타늄/알루미늄(Ti/Al), 또는 구리/몰리티타늄(Cu/MoTi)의 2중층일 수 있다. 또는, 보조 배선(111) 및 게이트 금속층(134)은 몰리브덴/알루미늄-네오디뮴/몰리브덴(Mo/Al-Nd/Mo), 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo), 티타늄/알루미늄/티타늄(Ti/Al/Ti), 또는 몰리티타늄/구리/몰리티타늄(MoTi/Cu/MoTi)의 3중층으로 이루어질 수 있다. 그러나, 이에 한정되지는 않으며, 보조 배선(111) 및 게이트 금속층(134)은 각각 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층으로 형성될 수도 있다.

보조 배선(111) 및 게이트 금속층(134)은 각각 박막 트랜지스터(TFT)의 게이트 전극(136), 소스 전극(131), 드레인 전극(132) 및 스토리지 캐패시터(Cst)의 제 2 스토리지 전극 (133) 및 패드 금속층(135)과 동일층에 동일 물질로 형성될 수 있다.

본 발명의 발광 표시 장치(1000)의 접속 구조(CA)에서, 게이트 절연막 패턴(125A)은 게이트 금속층(134) 하면에 접하며 구비되어 게이트 금속층(134)과의 접합성을 강화한다. 또한, 상대적으로 게이트 절연막 패턴(125A) 대비 외측으로 더 돌출된 게이트 금속층(134)은 유기 절연막(165) 대비 얇은 두께로 갖는다. 따라서, 접속 구조(CA)를 형성 후 반복적인 세정에 의해 물리적인 스트레스가 접속 구조(CA)에 발생되어도 강한 접착력을 갖는 게이트 금속층(134)과 게이트 절연막 패턴(125A) 사이의 물리적인 분리가 발생되기 어렵다.

무기 절연 스택(ISINS)은 보조 배선(111) 상에 제 1 버퍼층 패턴(115A), 제 2 버퍼층 패턴(116A) 및 게이트 절연막 패턴 (125A)의 순으로 형성될 수 있다. 제 1, 제 2 버퍼층 패턴은 한 층의 버퍼층 패턴일 수도 있다.

그리고, 게이트 절연막 패턴(125A)이 직접 게이트 금속층(134)과 접할 수 있다.

본 발명의 발광 표시 장치(1000)에서, 게이트 절연막 패턴(125A)은 게이트 금속층(134)과 동일 마스크로 형성되되, 게이트 금속층(134)보다 게이트 절연막 패턴(125A)에 대한 선택 식각성이 높은 에천트를 이용하여 식각 공정을 진행하여 게이트 절연막 패턴(125A)이 게이트 금속층(134) 대비 더 안쪽으로 들어간 형상을 갖는다. 식각이 이루어지는 부분 외에 게이트 절연막 패턴(125A) 및 게이트 금속층(134)은 순차 형성 관계를 갖고, 밀착성이 우수한 계면 특성을 갖는다. 게이트 절연막 패턴(125A)과 동일층의 게이트 절연막(125)은 서브 화소(SP)의 박막 트랜지스터(TFT) 부위에서 게이트 전극(136)과 반도체층(120)의 사이에 위치한다. 게이트 절연막(125)은 게이트 전극(136)과 반도체층(120)이 중첩한 위치에 대응하여 구비되는 것으로, 반도체층(120)이 중첩한 영역에서 채널 기능을 유지하기 위해 게이트 전극(136)의 하면에서 우수한 계면 접착 특성을 갖는다.

보조 배선(111) 상의 무기 절연 스택(ISINS)와 게이트 금속층(134)은 주변 층간 절연 스택(INS)과 독립적으로 구비되는 의미에서 내부 섬상 구조물(ISP)이라 칭하기도 한다.

한편, 무기 절연 스택(ISINS) 및 보조 배선(111)의 측면 및 보조 배선(111)의 주변에는 클래드 금속(150)을 포함할 수 있다.

클래드 금속(150) 및 패드 보호 전극(151)은 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W) 중 적어도 하나를 포함하여 형성할 수 있다. 클래드 금속(150)은 게이트 금속층(134)을 보호하고, 또한 캐소드(190)와 접하며 보조 배선(111)과의 전기적 접속을 향상시키기 위한 구성으로, 도전율이 높고 외기에 대해 변성이 적거나 없고 하부 금속을 보호할 수 있는 재료로 한다. 예를 들어, 클래드 금속(150) 및 패드 보호 전극(151)은 티타늄, 몰리브덴 및 텅스텐을 적어도 하나 포함한 단일 금속 혹은 금속 합금으로 이루어질 수 있다. 일예로, 몰리티타늄(MoTi)의 얇은 막으로 클래드 금속(150) 및 패드 보호 전극(151)을 형성할 수 있다. 또한, 클래드 금속(150) 및 인듐, 아연, 주석, 갈륨 중 적어도 하나를 포함한 투명 산화물로 이루어질 수 있다. 클래드 금속(150) 및 패드 보호 전극(151)은 투명 산화물의 일예로 ITO(Indium Tin Oxide), IZO (Indium Zince Oxide), TO (Tin Oxide) 등으로 이루어질 수 있다.

구체적으로 박막 트랜지스터(TFT)는 제 1 반도체층(130), 상기 제 1 반도체층(120)의 양측 상단에 구비된 도전층(123a, 123b), 제 1 반도체층(120)의 채널 영역과 중첩하며 게이트 절연막(125)을 개재하여 구비된 게이트 전극(136) 및 상기 도전층(123a, 123b)과 각각 접속한 소스 전극(132) 및 드레인 전극(131)을 포함한다. 드레인 전극(131) 및 소스 전극(132) 중 어느 하나는 발광 소자(ED)의 애노드(170)에 접속될 수 있다. 도시된 예는 드레인 전극(131)이 발광 소자(ED)의 애노드와 접속된 상태를 나타내지만 본 발명은 이에 한하지 않는다.

또한, 도 2에 도시된 예는 차광층(111), 제 1 스토리지 전극(113) 및 보조 배선(111) 형성시 제 1 금속이 이용되고, 게이트 전극(136), 소스 전극(132) 및 드레인 전극(131), 제 2 스토리지 전극(133) 및 게이트 금속층(134)을 형성시 제 2 금속이 이용되는 것으로, 2층의 금속 패터닝 과정을 통해 박막 트랜지스터 어레이 및 접속 구조 형성이 가능한 예를 나타낸다. 이러한 2층 금속 이용은 패터닝되는 금속 수를 줄여 마스크 절감에 효과적일 수 있다. 이 경우, 표시 영역(AA)에는 각각 게이트 전극(136), 소스 전극(132)과의 배선 연결을 위해 제 1 금속을 배선 형성에 이용할 수 있다.

한편, 박막 트랜지스터(TFT)의 제 1 반도체층(120)과 중첩된 하부에 차광층(112)이 더 구비될 수 있다.

차광층(112)은 보조 배선(111)과 동일층에 위치하는 것으로 기판(100) 상에 구비되는 금속 중 가장 하측에 위치하는 금속이다.

차광층(112)의 일측은 드레인 전극(131) 또는 소스 전극(132)과 접속될 수 있다. 이 경우, 플로팅 상태의 차광층에 의해 발생될 수 있는 제 1 반도체층(120)의 전압 변동을 방지할 수 있다.

차광층(112)과 제 1 반도체층(120) 사이에는 제 1, 제 2버퍼층(115, 116)이 구비되어 차광층(112)과 제 1 반도체층(120) 사이의 절연을 유지한다.

제 1 반도체층(120)은 예를 들어, 비정질 실리콘 반도체층, 결정화 실리콘 반도체층, 산화물 반도체층, 금속 유도 반도체층 중 적어도 어느 하나를 포함할 수 있다. 경우에 따라 제 1 반도체층(120)은 동종 또는 이종의 복수층의 반도체층으로 이루어질 수도 있다.

스토리지 캐패시터(Cst)는 차광층(112)과 동일층에 구비되는 제 1 스토리지 전극(113)과 게이트 금속층(134)과 동일층에 위치한 제 2 스토리지 전극(133)을 포함한다. 제 1 스토리지 전극(113)과 제 2 스토리지 전극(133) 사이에는 아래로부터 차례로, 제 1, 제 2 버퍼층(115, 116), 제 2 반도체층(121) 및 도전층(123c)이 구비될 수 있다. 이 경우, 도전층(123c)은 추가적인 스토리지 전극으로 기능하며 동일 면적에서 스토리지 캐패시터의 용량을 늘릴 수 있다.

일예로, 제 1 반도체층(120), 제 2 반도체층(121)이 투명 산화물로 이루어질 경우, 도전층(123a, 123b/123c)을 제 1, 제 2 반도체층(120, 121)보다 도전성이 높은 투명 도전 산화물로 형성할 수 있다. 이 경우 제 1 반도체층(120)과 도전층(123a, 123b)의 계면에서 접하며, 채널 영역에서 도전층(123a, 123b)이 제거될 수 있다. 스토리지 캐패시터(Cst)에서는 제 2 반도체층(121)과 도전층(123c)이 계면에서 접한 상태를 갖는다.

도전층(123a, 123b/123c)은 하부의 제 1 반도체층(120) 및 제 2 반도체층(121) 대비하여 식각 선택성이 다른 에천트를 이용하여 동일 공정에서 패터닝될 수 있다.

패드 전극(PD)는 게이트 금속층(134)과 동일층의 패드 금속층(135)과 클래드 금속(150)과 동일층의 패드 보호 전극(151)을 구비한다. 경우에 따라, 패드 전극(PD)는 차광층(111)과 동일층의 패드 금속을 더 포함하거나 차광층(111)의 동일층의 패드 금속으로 이루어질 수도 있다.

상기 패드 보호 전극(151)은 외부의 인쇄회로 필름과의 본딩을 위해 패드 전극(PD)의 표면 보호를 위해 구비된다. 패드 보호 전극(151)은 하부 패드 금속층(135)을 완전히 커버하도록 형성될 수 있다. 즉, 패드 보호 전극(151)은 하부 패드 금속층(135)의 상부면, 측면을 덮고 제 2 버퍼층(116)의 일부 표면까지 연장되도록 형성된다.

본 발명의 발광 표시 장치(1000)에 구비되는 패드 보호 전극(151)은 패드 금속층(135)을 보호하는 기능을 한다. 패드 보호 전극(151)과 동일층에 형성되는 클래드 금속(150)은 게이트 금속층(134)의 게이트 금속층(134)의 상면 및 무기 절연 스택(ISINS)의 측면, 보조 배선(111)이 무기 절연 스택(ISINS)으로부터 노출된 상면(W1-W2의 폭) 및 보조 배선(111)의 측면과 접하며 보조 배선(111)의 주변의 기판(100)을 걸쳐 버퍼 홀(BFH)의 측벽 및 제 1 층간 절연막 홀 주변의 제 1 층간 절연막(140)의 상면의 일부까지 형성된다. 제 1 층간 절연막(140)의 홀은 버퍼 홀(BFH)과 동일 공정에서 형성될 수 있으며, 이에 따라 버퍼 홀(BFH)와 거의 동일할 수 있다.

클래드 금속(150)이 형성된 후 제 2 층간 절연막(160)이 클래드 금속(150)의 에지를 덮고 있어, 클래드 금속(150)은 무기 절연 스택(INS)과 이격하며 홀을 중심으로 일체형을 이루는 층간 절연 스택(INS) 내에 끼워지기 때문에 클래드 금속(150)은 기판(100)의 구성과 밀착성을 갖고, 클래드 금속(150)에 세정 등에 의해 물리력이 발생되어도 외부로 이탈되는 현상을 방지할 수 있다. 즉, 클래드 금속(150)은 층간 절연 스택(INS)의 홀에 구비되고 연장되어 층간 절연 스택(INS)의 제 1, 제 2 층간 절연막(140, 160) 사이의 계면에서 에지를 갖기 때문에, 보조 배선(111) 주변의 구성들에 강한 결합력을 가져 구조적인 강건성을 갖는다.

또한, 만일 보조 배선(111) 상의 독립적인 게이트 금속층(134)이 강한 물리력에 의해 떨어지는 상황이 발생되더라도, 게이트 금속층(134) 하측의 무기 절연 스택(ISINS)의 측면과 클래드 금속(150)이 결합되어, 클래드 금속(150)은 보조 배선(111)의 측면과 접속되고, 클래드 금속(150)은 보조 배선(111) 주변에서 캐소드(190)와 결합되어 보조 배선(111)을 통해 캐소드(190) 전압 공급이 표시 영역에서 가능하다.

그리고, 캐소드(190)는 보조 배선(111)의 측면이나 상부뿐만 아니라 보조 배선(111)의 주변에 있어서도 클래드 금속(150)을 통해 캐소드(190)와의 접속 영역이 늘어나는 효과를 갖는다.

도 5를 참조하여 클래드 금속의 분리 구조를 살펴본다. 클래드 금속은 도 5와 같이, 게이트 금속(134) 상부 및 게이트 금속(134)의 측면에 위치한 제 1 클래드 금속(150a)과, 보조 배선(111) 주위를 둘러싸는 형태로 무기 절연 스택(ICINS)의 측부, 보조 배선(111)의 측부, 보조 배선(111) 주위의 노출된 기판(100)의 상면 및 차례로 적층된 층간 절연 스택(INS) 중 제 1 버퍼층(115), 제 2 버퍼층(116) 및 제 1 층간 절연막(140)의 측면 및 제 1 층간 절연막(140)의 상부 일부까지 연장된 제 2 클래드 금속(150b)을 포함할 수 있다.

제 2 클래드 금속(150b)의 에지는 상부에 제 2 층간 절연막(160)에 의해 덮여져 제 2 클래드 금속(150b)의 에지를 안정적으로 보호할 수 있다.

박막 트랜지스터(TFT), 스토리지 캐패시터(Cst)를 덮으며, 차례로, 제 1 층간 절연막(140) 및 제 2 층간 절연막(160)이 구비될 수 있다.

제 2 층간 절연막(160) 상에 발광부의 평탄화를 위한 유기 절연막(165)이 구비될 수 있다.

그리고, 발광 소자(ED)는 적어도 서브 화소(SP)의 발광부(EM)에 구비되며, 애노드(170), 중간층(180) 및 캐소드(190)의 적층으로 이루어진다.

중간층(180)은 일예로, 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 포함할 수 있다. 중간층(180)에 포함되는 층 중 적어도 한 층 이상은 표시 영역(AA) 전체에 형성될 수 있다. 예를 들어, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층은 적어도 한 층 이상이 표시 영역(AA) 전체에 형성될 수 있다.

경우에 따라 중간층(180)은 각 스택이 발광층을 하나 이상 포함한 복수 스택 구조를 포함하여 이루어질 수 있다. 이 경우, 복수 스택은 전하 생성층에 의해 구분될 수 있다. 전하 생성층은 n형 전하 생성층 및 p형 전하 생성층을 포함할 수 있다.

복수 스택 각각은 일예로, 정공 수송층, 하나 이상의 발광층 및 전자 수송층을 포함할 수 있다. 경우에 따라 n형 전하 생성층은 인접한 스택의 전자 수송층 기능을 겸할 수 있다. p형 전하 생성층은 인접한 스택의 정공 수송층 기능을 겸할 수 있다.

본 발명의 발광 표시 장치는 접속 구조(CA)에 대응하여 층간 절연 스택(INS)의 홀을 갖는다. 층간 절연 스택(INS)은 제 1 버퍼층(115), 제 2 버퍼층(116), 제 1 층간 절연막(140), 제 2 층간 절연막(160) 및 유기 절연막(165)을 포함하는 것으로, 각 층들은 위에서부터 점차 작아지는 유기 절연막 홀(165H), 제 2 층간 절연막 홀(160H), 제 1 층간 절연막 홀(140H) 및 버퍼층 홀(BFH)을 구비할 수 있다.

가장 작은 직경을 갖는 버퍼층 홀(BFH)이 보조 배선(111) 및 게이트 금속층(134)과 이격을 갖는 것으로, 층간 절연 스택(INS) 전체의 홀에서 접속 구조(CA)는 노출된다.

또한, 본 발명의 발광 표시 장치는 클래드 금속(150)이 유기 절연막 홀(165H)보다 큰 다각형으로 형성될 수 있다. 도 3에 도시된 클래드 금속(150)의 형상은 직사각형이나 이에 한하지 않는다. 클래드 금속(150)은 코너가 라운딩된 형상일 수도 있다. 클래드 금속(150)은 원형이나 타원형일 수 있다. 클래드 금속(150)은 게이트 금속층(134)이 무기 절연 스택(ISINS)로부터 돌출한 'W3-W2'의 폭에서 적어도 캐소드(190)와의 클래드 금속(150)과 접속할 수 있다. 따라서, 도 3과 같이, 본 발명의 발광 표시 장치는, 'W1-W2'의 폭의 보조 배선(111)과 중첩한 영역뿐만 아니라 보조 배선(111)의 주변의 'W3-W2'의 폭의 영역에서도 클래드 금속(150)과 캐소드(190)과 접속됨으로써, 보조 배선(111)의 양측에서 제 1, 제 2 접속 영역(CA1, CA2)이 발생되며, 접속 영역이 늘어나는 효과를 갖는다.

기판(100)은 상부의 어레이 구성이 형성되는 베이스 기재로, 유리(glass) 또는 플라스틱(plastic) 재질로 이루어질 수 있다. 예를 들어, 제1 기판(SUB1)은 PI(Polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PC(polycarbonate) 등의 플라스틱 재질로 형성되어, 유연한(flexible) 특성을 가질 수 있다.

기판(100) 상의 제 1, 제 2 버퍼층(115, 116)은 기판(100)으로부터 기판(100) 내부의 어레이로 불순물이 주입됨을 방지하고, 어레이 구조에서 수분, 수소 등에 의한 열화를 방지할 수 있다.

한편, 본 발명의 발광 표시 장치(1000)에 있어서, 발광 소자(ED)가 형성된 기판(100) 상에는 발광 소자(ED) 및 접속 구조(CA)를 보호하기 패드부(PAD)를 제외한 전면에 봉지층(200)이 구비될 수 있다.

봉지층(200)은 일예로, 무기 봉지막과 유기 봉지막이 적어도 한 쌍 이상 교번 구비된 박막 적층체일 수 있다. 혹은 봉지층(200)은 패드부(PAD)를 제외한 기판(100) 전면에 대응하여 봉지 기판을 구비한 형태일 수 있다. 경우에 따라 봉지 기판의 가장 자리에는 씰재가 구비되거나 봉지 기판의 대향면 전체에 페이스 씰이 구비될 수도 있다.

본 발명의 발광 표시 장치에 있어서, 봉지층(200)은 예를 들어, 박막 적층체로 이루어질 때, 유기 봉지막 대비 상대적으로 얇은 무기 봉지막도, 접속 구조(CA) 주위의 게이트 금속층(134) 하부에 무기 절연막으로만 이루어진 무기 절연 스택(ISINS)으로 섬상 구조물의 지지부가 형성된다. 이와 달리 보조 배선 상에 유기 절연막을 처마 구조로 하고, 하부 무기 절연막의 적층 구성의 섬상 구조물로 형성한 비교예에서는 보조 배선으로부터 섬상 구조물의 이탈이 발생할 수 있으나, 본 발명의 발광 표시 장치는 이러한 문제를 방지할 수 있다.

표시 영역(AA) 내의 서브 화소들에서 인접한 애노드(170) 사이에는 발광 소자(ED)의 캐소드(190)에 그라운드 전압 혹은 저전위 전압(VSS 전압)을 공급하는 보조 배선(111)이 구비된다.

보조 배선(111)은 각 서브 화소(SP)마다 구비될 수 있다. 혹은 보조 배선(111)은 복수개의 서브 화소(SP)마다 구비될 수 있다. 보조 배선(111)은 도시된 바와 같이, 차광층(111) 형성시 함께 형성될 수 있다.

층간 절연 스택(INS)은 박막 트랜지스터(TFT)를 덮는 절연막으로, 제 1 층간 절연막(140)은 직접적으로 박막 트랜지스터(TFT)를 보호하고, 이어, 제 2 층간 절연막(160)이 형성된다.

유기 절연막(165)은 하부 어레이 구성을 덮으며 표면을 평탄화되어 발광 소자(ED)의 형성면을 평탄화하여 발광부에서 균일한 발광 효율을 갖도록 한다.

발광 소자(ED)는 각 서브 화소(SP)에, 서로 대향된 애노드(170)와 캐소드(190)와, 상기 애노드(170)와 캐소드(190) 사이에 중간층(180)을 구비하여 이루어진다. 중간층(190)은 발광층과 발광층으로 정공과 전자를 전달하도록 발광층의 하부와 상부에 부가되는 복수 기능층을 포함할 수 있다.

애노드(170)와 캐소드(190)는 발광 방향에 따라 어느 하나가 반사 전극을 포함하고, 다른 하나가 투명 전극 혹은 반투과 전극으로 정해질 수 있다.

예를 들어, 애노드(170)가 반사 전극을 포함할 때, 애노드(170)는 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 애노드(180)의 투명 도전막으로는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 일함수 값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 은(Ag), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 니켈(Ni), 크롬(Cr), 또는 텅스텐(W)으로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금의 단층이나 다층으로 이루어질 수 있다. 예를 들면, 애노드(170)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성되거나, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 일례로, 애노드(170)는 ITO/Ag합금/ITO의 적층체로 이루어질 수 있다.

그리고, 캐소드(190)는 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명 도전 물질로 이루어질 수 있고, 광이 투과될 수 있을 정도로 얇은 두께를 갖는 은(Ag), 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 이터븀(Yb) 또는 이들의 적어도 어느 하나를 포함한 합금으로 이루어질 수도 있다.

애노드(170)는 서브 화소(SP)별로 이격되어 형성되나 중간층(180) 및 캐소드(190)는 표시 영역(AA)에 구비된 복수개의 서브 화소들에 공통으로 형성될 수 있다. 그리고, 본 발명의 발광 표시 장치는 미세 금속 마스크(FMM: Fine Metal Mask)없이 보조 배선(111)과 캐소드(190)간의 접속이 이루어지는 부분에서 중간층(180)을 제거하기 위해 섬상 구조물 형태의 접속 구조(CA)을 이용한다.

보조 배선(111)와 캐소드(190)의 전기적 접속을 위해, 보조 배선(111) 일부는 도 2 및 도 3과 같이, 뱅크(175)로부터 노출되어 있다.

본 발명의 발광 표시 장치에서 미세 금속 증착 마스크없이 오픈 마스크로 형성되는 중간층(180)은 증착 물질의 직진성이 높아 무기 절연 스택(ISINS) 대비 W3-W2 폭만큼 돌출된 게이트 금속층(134)이 증착 물질의 방해물로 작용하여, 게이트 금속층(134)이 무기 절연 스택(ISINS) 대비 돌출된 영역에 형성되지 않고 나머지 영역에 증착된다.

상대적으로 캐소드(190)도 오픈 마스크로 형성되지만 금속 성분이 갖는 스텝 커버리지가 우수한 특성에 의해 미세 금속 증착 마스크없이 오픈 마스크로 형성되는 캐소드(190)는 중간층(180)이 형성되지 않는 게이트 금속층(134) 하부에도 증착되어 하부에 형성되어 있던 클래드 금속(150)과 접속된다.

이하, 공정 도면과 도 4 및 도 5를 참조하며 본 발명의 발광 표시 장치의 섬상 구조물의 제조 방법을 살펴본다.

도 4 및 도 5와 같이, 제 1, 제 2 버퍼층(115, 116)을 포함한 버퍼층(BF), 제 1 층간 절연막(140), 제 2 층간 절연막(160) 및 유기 절연막(165)은 각각 홀(BFH: 115H/116H, 160H, 165H)을 구비하여 보조 배선(111)이 노출시킨다. 또한, 제 1 층간 절연막(140)은 제 2 버퍼층의 홀(116H)와 거의 동일한 직경의 홀을 갖는다.

도 6a 내지 도 6c는 본 발명의 발광 표시 장치의 섬상 구조물을 형성하는 제조 방법을 나타낸 공정 단면도이다.

도 6a와 같이, 기판(100) 상에 제 1 금속층을 형성한 후 이를 선택적으로 제거하여 보조 배선(111), 제 1 스토리지 전극(113) 및 제 1 차광층(112)을 형성한다. 제 1 금속층은 단일 금속 혹은 복수 금속층일 수 있다.

보조 배선(111)은 제 1 폭(W1)을 갖도록 형성한다.

이어, 제 1 버퍼층(115) 및 제 2 버퍼층(116)을 순차 형성한다. 제 1 버퍼층(115) 및 제 2 버퍼층(116)은 보조 배선(111), 제 1 스토리지 전극(113) 및 제 1 차광층(112)을 포함한 기판(100) 상의 전면에 형성될 수 있다. 경우에 따라 버퍼층은 하나의 버퍼층이 구비되거나 3층 이상의 버퍼층이 구비될 수도 있다.

이어, 반도체층 물질, 도전층 물질을 차례로 형성한 후, 이를 선택적으로 패터닝하여 제 1, 제 2 반도체층(120, 121)과, 제 1, 제 2 반도체층(120, 12) 및 제 2 반도체층(120, 121)의 각 도전 영역에 도전층(123a, 123b, 123c)을 구비한다.

이어, 게이트 절연막 물질을 기판(100) 전면에 형성한 후 게이트 절연막 물질, 제 2 버퍼층(116) 및 제 1 버퍼층(115)을 선택적으로 제거하여 차광층(112)의 일부가 노출되도록 콘택홀을 형성한다.

이어, 제 2 금속층을 전면 증착한 후 제 2 금속층 및 게이트 절연막 물질을 선택적으로 패터닝하여 차광층(112)의 일부가 노출된 콘택홀을 통해 차광층(112)과 접속되며 제 1 반도체층(120)의 일측 상의 도전층(123b)과 접속된 드레인 전극(131) 및 제 1 반도체층(120)의 채널 부분에 위치하는 게이트 전극(136), 게이트 전극(136)과 이격하여 제 1 반도체층(120)의 타측 상의 도전층(123a)과 접속된 소스 전극(132)을 형성한다. 동일 공정에서, 제 2 금속층 및 게이트 절연막 물질을 선택적으로 패터닝하여 스토리지 캐패시터(Cst)에 대응하여는 제 2 반도체층(121)과 중첩하는 제 2 스토리지 전극(133)을 형성한다. 또한, 동일 공정에서, 제 2 금속층 및 게이트 절연막 물질을 선택적으로 패터닝하여, 패드 금속층(135)을 형성한다. 또한, 접속 영역에 대응하여 게이트 금속층(134)을 보조 배선(111)이 갖는 제 1 폭(W1)보다 큰 제 3 폭(W3)을 갖도록 형성한다. 형성된 게이트 금속층(134)은 보조 배선(111)의 제 1 폭(W1)을 완전히 덮는다. 제 2 금속층 및 게이트 절연막 물질은 동일 마스크로 패터닝되어 게이트 금속층(134) 하부에는 게이트 금속층(134)과 동일 폭 또는 유사 폭의 게이트 절연막 패턴(1250A)이 형성된다. 그리고, 게이트 전극(136), 소스 전극(132) 및 드레인 전극(131), 패드 금속층(135) 각각의 하부에도 상부에 위치한 게이트 전극(136), 소스 전극(132) 및 드레인 전극(131), 패드 금속층(135)과 동일 폭 또는 유사 폭은 게이트 절연막(125)이 구비된다.

이어, 제 1 층간 절연막 물질을 형성한 후, 게이트 금속층(134)과 게이트 금속층(134)의 주변을 둘러싼 영역의 일부 폭을 제거하는 형상의 홀(140)을 형성하도록 제 1 층간 절연막 물질 및 제 2, 제 1 버퍼층 물질을 선택적으로 제거한다. 도 6a와 같이, 제 1 층간 절연막 물질에 제 1 층간 절연막 홀(140H)이 제거된 구성이 제 1 층간 절연막(140)이고, 제 2, 제 1 버퍼층 물질에 버퍼층 홀(BFH)이 제거된 구성이 제 2, 제 1 버퍼층(116, 115)이다. 이 식각 과정에서 제 1 층간 절연막(140)의 패드부(PAD)에서 제거하여 패드 금속층(135)을 노출시킨다.

여기서, 버퍼층 홀(BFH) 내부의 게이트 금속층(135) 하측에는 게이트 절연막 패턴(1250A), 제 2 버퍼층 물질(1160A) 및 제 1 버퍼층 물질(1150A)이 있지만 게이트 금속층(134)에 의해 보호되어 게이트 금속층(134)의 하단 폭(W3)과 동일 폭으로 남아있을 수 있다.

그리고, 보조 배선(111) 상의 제 1 버퍼층 물질(1150A), 제 2 버퍼층 물질(1160A) 및 게이트 절연막 패턴(1120A)의 적층으로 이루어진 구성을 무기 절연 스택 패턴(ISINSA)이라 한다.

도 6b와 같이, 상기 게이트 금속층(134) 하부에 위치한 무기 절연 스택 패턴(ISINSA)의 측부를 노출시키도록 상기 게이트 금속층(134)의 상부와 버퍼층 홀(BFH)상기 기판(100) 상의 패드부(PAD), 박막 트랜지스터(TFT), 스토리지 캐패시터(Cst) 영역을 보호하는 감광막 패턴(310, 310A)을 형성한다. 게이트 금속층(134) 상부의 감광막 패턴(310A)은 게이트 금속층(134)의 형상을 따라 섬상으로 구비되고, 무기 절연 스택 패턴(ISINSA)의 측부가 노출된다. 여기서, 도 6a의 과정에서 패터닝된 제 1 층간 절연막(116), 버퍼층(BF)의 노출된 측부를 보호하도록 감광막 패턴(310)이 형성된다.

감광막 패턴(310, 310A)에 의해 노출된 무기 절연 스택 패턴(ISINSA)의 측부에 에천트를 이용한 선택적 식각을 적용하여, 도 6c와 같이, 보조 배선(111)의 제 1 폭(W1)보다 작은 제 2 폭(W2)으로 무기 절연 스택(ISINS)을 남긴다. 이 때, 에천트는 보조 배선(111) 및 게이트 금속층(134)보다 무기 절연층에 대해 식각 선택성이 우수한 성분을 이용한다.

따라서, 보조 배선(111) 상에 보조 배선(111)보다 폭이 작은 무기 절연 스택(ISINS) 및 보조 배선(111)보다 폭이 큰 게이트 금속층(134)이 마련된다. 무기 절연 스택(ISINS)은 아래에서부터 차례로 제 2 폭(W2)을 갖는 제 1 버퍼층 패턴(115A), 제 2 버퍼층 패턴(116A) 및 게이트 절연막 패턴(125A)으로 이루어진다.

이어, 감광막 패턴(310, 310A)을 제거한다.

도 6c와 같이, 게이트 금속층(134)의 상면 및 측면과, 게이트 금속층(134)의 하측에서는 무기 절연 스택(ISINS)의 측면 및 무기 절연 스택(ISINS)으로부터 돌출된 보조 배선(111)의 상면 및 측면에 걸쳐 보조 배선(111) 주변의 기판(100) 상부면 및 이웃한 제 1, 제 2 버퍼층(115, 116) 및 제 1 층간 절연막(140)의 상면 일부까지 연장된 클래드 금속(150)을 형성한다. 클래드 금속(150)과 동일 물질로 패드 금속층(135)을 덮는 패드 보호 전극(151)을 형성한다.

패드 금속층(135)과 패드 보호 전극(151)을 포함하여 패드 전극(PD)이 이루어진다.

이후, 도 2 내지 도 5와 같이, 클래드 금속(150)의 에지에 중첩하며 제 1 층간 절연막 홀(140H)보다 큰 제 2 층간 절연막 홀(160H)을 갖는 제 2 층간 절연막(160)을 형성한다. 제 2 층간 절연막(160)은 패드 전극(PD)의 패드 보호 전극(151) 일부를 노출시킬 수 있다.

이어, 제 2 층간 절연막 홀(160H)보다 더 큰 형상으로 유기 절연막 홀(165H)을 갖는 유기 절연막(165)을 형성한다.

이어, 유기 절연막(165), 제 2 층간 절연막(160), 제 1 층간 절연막(140)을 선택적으로 제거하여 드레인 전극(131)의 일부가 노출되는 콘택홀을 형성한다.

이어, 구비된 콘택홀을 통해 드레인 접속되며 유기 절연막(165) 상에 구비되는 애노드(170)을 형성한다.

이어, 애노드(170)의 가장자리와 중첩하며 애노드(170)의 발광부(EM)을 노출하는 뱅크(175)를 형성한다.

이어, 애노드(170) 및 뱅크(175)를 포함한 표시 영역(AA)에 중간층(180) 및 캐소드(190)를 차례로 형성한다.

여기서, 중간층(180) 형성시 중간층 형성 물질은 직진성이 강하고 언더컷(UC) 영역에는 스텝 커버리지 특성이 좋지 않다. 즉, 중간층(180)의 진공 증착 과정에서 게이트 금속층(134)이 장애물로 작용하여 평탄한 게이트 금속층(134) 상에는 증착되어 중간층 패턴(181)으로 형성되지만 게이트 금속층(134) 하부에 게이트 금속층(134)과 무기 절연 스택(ISINS)의 폭 차(W3-W2)만큼 돌출된 기판(100) 상의 영역에 중간층(180) 물질이 형성되지 않는다.

상대적으로 캐소드(190)는 금속을 포함하여 진공 증착되는 것으로 스텝 커버리지 특성이 우수하다. 따라서, 게이트 금속층(134) 상의 중간층 패턴(181) 상에 캐소드 패턴(191)으로 형성될 뿐만 아니라 게이트 금속층(134)의 하부에 게이트 금속층(134)과 무기 절연 스택(ISINS)의 폭 차(W3-W2)에 해당하는 영역에 위치하는 무기 절연 스택(ISINS)의 측면에 위치한 클래드 금속(150) 및 기판(100) 상의 클래드 금속(150) 상에 형성되며, 보조 배선(111)과의 전기적 접속을 갖는다.

여기서, 보조 배선(111)의 측부에는 적어도 보조 배선(111), 클래드 금속(150) 및 캐소드(190)의 삼중 접속이 발생되고, 보조 배선(111) 주변에는 클래드 금속(150)과 캐소드(190)과 접속되며 보조 배선(111) 이외의 영역에도 전기적 접속이 발생된다. 따라서, 캐소드(190)에 전압을 공급받는 접속 면적이 늘어 캐소드(190)의 전압 강하 방지 효과를 향상시키며 휘도 저하를 방지할 수 있다.

본 발명의 발광 표시 장치(1000)는, 게이트 금속층(134)의 주변에 중간층(180)이 구비되지 않은 영역에서 공통 전극으로 기능하는 캐소드(190)과 보조 배선(111)을 접속시켜 표시 영역(AA) 전 영역에 캐소드(190)로 균일한 전압 인가가 가능하고, 휘도 불균일을 방지할 수 있다.

또한, 본 발명의 발광 표시 장치(1000)는 두께 차가 큰 유기물 재료가 아닌 영역별 균일 두께 형성이 용이하며 계면과의 접착성이 우수한 무기물 재료로 섬상의 무기 절연 스택(ISINS)을 형성하여, 공정 중 반복적 세정 공정이 발생되어 섬상 구조물이 하측 구성에 대해 이탈되는 현상을 방지할 수 있다.

그리고, 본 발명의 발광 표시 장치(1000)는 보조 배선(111) 상의 섬상 구조물을 버퍼층 패턴(BF), 게이트 절연막 패턴(125)이 적층한 무기 절연 스택(ISINS)과 무기 절연 스택(ISINS)보다 외측으로 더 돌출한 게이트 금속층(134)을 구비하여 형성하고, 클래드 금속(150)이 게이트 금속층(134)의 표면과 무기 절연 스택(ISINS)의 측면 및 보조 배선(111) 주변의 기판(100) 상에 구비되고, 제 1, 제 2 층간 절연막(140, 160)의 계면으로 연장되어, 클래드 금속(150)을 통한 기판(100)과의 접착성 및 층간 절연 스택(ISN)과의 접착성을 보다 강화하며 섬상 구조물의 신뢰성을 향상시킬 수 있다.

또한, 본 발명의 발광 표시 장치(1000)는, 섬상 구조물을 박막 트랜지스터 어레이를 형성하는 층간 절연 스택(INS)에서 함께 형성할 수 있어, 공정 물질의 추가없이 형성 가능하여 생산 에너지 저감 및 유해 물질의 사용을 줄일 수 있다. 이에 친환경, 저전력 및 공정 최적화적 이점에서 ESG (Environment/Social/Governance) 효과를 갖는다.

본 발명의 발광 표시 장치(1000)는 보조 배선(111) 상에 언더컷을 형성하는 섬상 구조물을 무기 절연 스택(ISINS)과 게이트 금속층(134)의 적층체로 형성함으로써, 계면 사이의 접착성을 강화시켜 섬상 구조물의 강건성을 확보할 수 있다.

또한, 본 발명의 발광 표시 장치(1000)는 섬상 구조물의 표면 전체와 섬상 구조물의 주변으로 연장되어 이웃한 층간 절연 스택의 절연막 사이에 끼워진 클래드 금속을 형성하여 섬상 구조물의 안정성을 강화한다. 더불어, 캐소드와 보조 배선 사이에 클래드 금속을 매개로 섬상 구조물의 내부와 주변 모두에서 접속 면적을 가져 보조 배선과의 캐소드와의 접속 면적을 늘려 전압 강하 방지에 보다 효과적이다.

상기 보조 배선과 이격하며 상기 층간 절연 스택 상에 애노드, 중간층 및 캐소드가 적층된 발광 소자를 더 포함하고, 상기 캐소드는 상기 클래드 금속층을 사이에 두고 상기 보조 배선과 접속될 수 있다.

상기 클래드 금속층은 상기 무기 절연 스택으로부터 돌출된 상기 보조 배선의 상면 및 측면과 접하고, 상기 캐소드는 보조 배선의 상면 및 측면 상에 위치한 상기 클래드 금속층 상에 접할 수 있다.

상기 게이트 금속층은 상기 무기 절연 스택으로부터 상기 제 3 폭에서 상기 제 2 폭의 차의 영역만큼 돌출 영역을 갖고, 상기 돌출 영역의 상기 게이트 금속층 하측에서 상기 중간층이 구비되지 않고, 상기 캐소드와 상기 클래드 금속과의 접속이 발생될 수 있다.

상기 무기 절연 스택으로부터 돌출된 상기 보조 배선의 상면 및 측면에서 상기 보조 배선, 상기 클래드 금속 및 상기 캐소드의 삼중 접속이 구비될 수 있다.

상기 클래드 금속은 상기 게이트 금속층 주변으로 연장되어 상기 층간 절연 스택과 중첩할 수 있다.

상기 무기 절연 스택은 상기 보조 배선 상에 섬상으로 구비될 수 있다.

상기 층간 절연 스택은 상기 무기 절연 스택보다 유기 절연막을 더 포함할 수 있다.

상기 무기 절연 스택은 버퍼층 패턴 및 게이트 절연막 패턴의 적층으로 이루어지며, 상기 게이트 금속층은 상기 게이트 절연막 패턴과 접할 수 있다.

상기 층간 절연 스택은 상기 버퍼층 패턴과 동일층의 버퍼층 및 상기 게이트 절연막 패턴과 동일층의 게이트 절연막, 상기 게이트 절연막 상의 제 1 층간 절연막, 제 2 층간 절연막 및 유기 절연막을 포함하며, 상기 클래드 금속의 에지는 상기 제 1 층간 절연막과 상기 제 2 층간 절연막 사이의 계면에 위치할 수 있다.

상기 층간 절연 스택의 상기 버퍼층, 상기 제 1 층간 절연막, 상기 제 2 층간 절연막 및 상기 유기 절연막 각각은 상기 무기 절연 스택을 이격하며 상기 무기 절연 스택을 둘러싸는 홀을 구비하고, 상기 유기 절연막의 홀이 상기 버퍼층, 상기 제 1 층간 절연막, 상기 제 2 층간 절연막의 홀보다 클 수 있다.

상기 클래드 금속은 상기 보조 배선 주변에서 상기 기판의 상면과 직접 접하며, 상기 클래드 금속은 상기 게이트 금속층과 중첩한 상기 보조 배선 주변에서 상기 캐소드와 접할 수 있다.

상기 발광 소자의 애노드와 접속한 박막 트랜지스터를 더 포함하며, 상기 박막 트랜지스터는 상기 게이트 금속층과 동일층의 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다.

상기 박막 트랜지스터는 반도체층을 더 포함하며, 상기 반도체층 하측에 상기 반도체층과 중첩하며 상기 보조 배선과 동일층의 차광층을 더 포함할 수 있다.

상기 기판은 상기 발광 소자 및 상기 보조 배선을 표시 영역에 구비하고, 상기 표시 영역 주변의 비표시 영역에 패드 전극을 포함하고, 상기 패드 전극은 상기 게이트 금속층과 동일층의 패드 금속층과, 상기 패드 금속층의 상부 및 측면을 덮고 상기 클래드 금속과 동일층의 패드 보호 금속층을 더 포함할 수 있다.

상기 클래드 금속은 몰리브덴, 티타늄 및 텅스텐 중 적어도 하나를 포함하거나, 인듐, 주석, 갈륨, 아연 중 적어도 하나를 포함한 투명 산화물을 포함할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

100: 기판 111: 보조 배선
112: 차광층 113: 제 1 스토리지 전극
115: 제 1 버퍼층 116: 제 2 버퍼층
120: 반도체층 123a, 123b, 123c: 도전층
125: 게이트 절연막 131: 소스 전극
132: 드레인 전극 133: 제 2 스토리지 전극
134: 게이트 금속층 135: 패드 금속층
140: 제 1 층간 절연막 150: 클래드 금속
151: 패드 커버 전극 160: 제 2 층간 절연막
165: 유기 절연막 170: 애노드
175: 뱅크 175H1: 제 1 뱅크홀
175H2: 제 2 뱅크 홀 180: 중간층
190: 캐소드 ED: 발광 소자
TFT: 박막 트랜지스터 PAD: 패드부
Cst: 스토리지 캐패시터 UC: 언더컷
ISP: 내부 섬상 구조 ISINS: 무기 절연 스택
INS: 층간 절연 스택

Claims

기판 상의 제 1 폭을 갖는 보조 배선;
상기 보조 배선 상에 위치하며 상기 보조 배선보다 작은 제 2 폭을 갖는 무기 절연 스택;
상기 무기 절연 스택 상에 위치하며 상기 제 1 폭보다 큰 제 3 폭의 게이트 금속층;
상기 무기 절연 스택과 이격하며 상기 보조 배선 주변에 구비된 층간 절연 스택; 및
상기 보조 배선의 측면에 구비된 클래드 금속층을 포함한 발광 표시 장치.
제 1항에 있어서,
상기 보조 배선과 이격하며 상기 층간 절연 스택 상에 애노드, 중간층 및 캐소드가 적층된 발광 소자를 더 포함하고,
상기 캐소드는 상기 클래드 금속층을 사이에 두고 상기 보조 배선과 접속된 발광 표시 장치.
제 2항에 있어서,
상기 클래드 금속층은 상기 무기 절연 스택으로부터 돌출된 상기 보조 배선의 상면 및 측면과 접하고,
상기 캐소드는 보조 배선의 상면 및 측면 상에 위치한 상기 클래드 금속층 상에 접한 발광 표시 장치.
제 2항에 있어서,
상기 게이트 금속층은 상기 무기 절연 스택으로부터 상기 제 3 폭에서 상기 제 2 폭의 차의 영역만큼 돌출 영역을 갖고,
상기 돌출 영역의 상기 게이트 금속층 하측에서 상기 중간층이 구비되지 않고, 상기 캐소드와 상기 클래드 금속과의 접속이 발생되는 발광 표시 장치.
제 2항에 있어서,
상기 무기 절연 스택으로부터 돌출된 상기 보조 배선의 상면 및 측면에서 상기 보조 배선, 상기 클래드 금속 및 상기 캐소드의 삼중 접속이 구비되는 발광 표시 장치.
제 1항에 있어서,
상기 클래드 금속은 상기 게이트 금속층 주변으로 연장되어 상기 층간 절연 스택과 중첩한 발광 표시 장치.
제 1항에 있어서,
상기 무기 절연 스택은 상기 보조 배선 상에 섬상으로 구비되는 발광 표시 장치.
제 1항에 있어서,
상기 층간 절연 스택은 상기 무기 절연 스택보다 유기 절연막을 더 포함한 발광 표시 장치.
제 1항에 있어서,
상기 무기 절연 스택은 버퍼층 패턴 및 게이트 절연막 패턴의 적층으로 이루어지며,
상기 게이트 금속층은 상기 게이트 절연막 패턴과 접한 발광 표시 장치.
제 9항에 있어서,
상기 층간 절연 스택은 상기 버퍼층 패턴과 동일층의 버퍼층 및 상기 게이트 절연막 패턴과 동일층의 게이트 절연막, 상기 게이트 절연막 상의 제 1 층간 절연막, 제 2 층간 절연막 및 유기 절연막을 포함하며,
상기 클래드 금속의 에지는 상기 제 1 층간 절연막과 상기 제 2 층간 절연막 사이의 계면에 위치하는 발광 표시 장치.
제 10항에 있어서,
상기 층간 절연 스택의 상기 버퍼층, 상기 제 1 층간 절연막, 상기 제 2 층간 절연막 및 상기 유기 절연막 각각은 상기 무기 절연 스택을 이격하며 상기 무기 절연 스택을 둘러싸는 홀을 구비하고,
상기 유기 절연막의 홀이 상기 버퍼층, 상기 제 1 층간 절연막, 상기 제 2 층간 절연막의 홀보다 큰 발광 표시 장치.
제 1항에 있어서,
상기 클래드 금속은 상기 보조 배선 주변에서 상기 기판의 상면과 직접 접하며,
상기 클래드 금속은 상기 게이트 금속층과 중첩한 상기 보조 배선 주변에서 상기 캐소드와 접한 발광 표시 장치.
제 2항에 있어서,
상기 발광 소자의 애노드와 접속한 박막 트랜지스터를 더 포함하며,
상기 박막 트랜지스터는 상기 게이트 금속층과 동일층의 게이트 전극, 소스 전극 및 드레인 전극을 포함한 발광 표시 장치.
제 13항에 있어서,
상기 박막 트랜지스터는 반도체층을 더 포함하며,
상기 반도체층 하측에 상기 반도체층과 중첩하며 상기 보조 배선과 동일층의 차광층을 더 포함한 발광 표시 장치.
제 2항에 있어서,
상기 기판은 상기 발광 소자 및 상기 보조 배선을 표시 영역에 구비하고, 상기 표시 영역 주변의 비표시 영역에 패드 전극을 포함하고,
상기 패드 전극은 상기 게이트 금속층과 동일층의 패드 금속층과, 상기 패드 금속층의 상부 및 측면을 덮고 상기 클래드 금속과 동일층의 패드 보호 금속층을 더 포함한 발광 표시 장치.
제 1항에 있어서,
상기 클래드 금속은 몰리브덴, 티타늄 및 텅스텐 중 적어도 하나를 포함하거나, 인듐, 주석, 갈륨, 아연 중 적어도 하나를 포함한 투명 산화물을 포함한 발광 표시 장치.