KR20230026877A - 컴퓨팅 시스템 및 그 동작 방법 - Google Patents

컴퓨팅 시스템 및 그 동작 방법 Download PDF

Info

Publication number
KR20230026877A
KR20230026877A KR1020210109027A KR20210109027A KR20230026877A KR 20230026877 A KR20230026877 A KR 20230026877A KR 1020210109027 A KR1020210109027 A KR 1020210109027A KR 20210109027 A KR20210109027 A KR 20210109027A KR 20230026877 A KR20230026877 A KR 20230026877A
Authority
KR
South Korea
Prior art keywords
memory
buffer
host
computing system
storage device
Prior art date
Application number
KR1020210109027A
Other languages
English (en)
Inventor
장인종
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210109027A priority Critical patent/KR20230026877A/ko
Priority to US17/577,215 priority patent/US12056389B2/en
Priority to CN202210216042.3A priority patent/CN115708050A/zh
Publication of KR20230026877A publication Critical patent/KR20230026877A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/167—Audio in a user interface, e.g. using voice commands for navigating, audio feedback
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 컴퓨팅 시스템은 호스트 및 저장 장치를 포함할 수 있다. 호스트는 호스트 메모리 및 유저 인터페이스를 포함할 수 있다. 저장 장치는 호스트에게 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공하고, 호스트로부터 수신한 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정할 수 있다. 호스트는 제1 요청에 응답하여 유저 인터페이스를 통해 유저로부터 획득한 제1 응답을 저장 장치에 제공할 수 있다. 디바이스 설정 문의 정보는, 호스트 메모리 중 맵 버퍼의 할당에 관한 정보, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.

Description

컴퓨팅 시스템 및 그 동작 방법{COMPUTING SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 컴퓨팅 시스템 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 유저에게 최적화된 디바이스 구성을 제공하는 컴퓨팅 시스템 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 컴퓨팅 시스템은 호스트 및 저장 장치를 포함할 수 있다. 호스트는 호스트 메모리 및 유저 인터페이스를 포함할 수 있다. 저장 장치는 호스트에게 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공하고, 호스트로부터 수신한 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정할 수 있다. 호스트는 제1 요청에 응답하여 유저 인터페이스를 통해 유저로부터 획득한 제1 응답을 저장 장치에 제공할 수 있다. 디바이스 설정 문의 정보는, 호스트 메모리 중 맵 버퍼의 할당에 관한 정보, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.
호스트 및 저장 장치를 포함하는 컴퓨팅 시스템의 동작 방법에 있어서, 유저 인터페이스를 통해 유저에게 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공하는 단계; 및 유저 인터페이스를 통해 유저로부터 획득한, 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정하는 단계;를 포함할 수 있다. 디바이스 설정 문의 정보는 호스트의 메모리 중 맵 버퍼의 할당에 관한 정보, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.
본 기술에 따르면 유저에게 최적화된 디바이스 구성을 제공하는 컴퓨팅 시스템 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 설명하기 위한 도면이다.
도 2는 일 실시 예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 흐름도이다.
도 3은 일 실시 예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 흐름도이다.
도 4는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 5는 메모리 장치의 논리 영역을 설명하기 위한 도면이다.
도 6은 메모리 장치의 버퍼 영역 중 쓰기 버퍼의 할당을 설명하기 위한 도면이다.
도 7은 디바이스 구성에 관한 디바이스 설정 문의 정보를 설명하기 위한 도면이다.
도 8a는 디바이스 구성에서, 호스트 메모리의 맵 버퍼와 저장 장치의 리드 성능 간의 관계를 설명하기 위한 도면이다.
도 8b는 디바이스 구성에서, 버퍼 영역의 쓰기 버퍼와 저장 장치의 쓰기 성능 간의 관계를 설명하기 위한 도면이다.
도 8c는 디바이스 구성에서, LDO 레귤레이터의 파워 레벨과 저장 장치의 리드 및 쓰기 성능 간의 관계를 설명하기 위한 도면이다.
도 9는 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 10은 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 11은 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 12는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 13은 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 14는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 15는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 컴퓨팅 시스템(10)은 저장 장치(50) 및 호스트(300)를 포함할 수 있다.
저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트(300) 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 메모리 장치(100)는 버퍼 영역(110a) 및 메인 영역(110b)을 포함할 수 있다.
버퍼 영역(110a)은 n(n은 1이상의 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함하고, 메인 영역(110b)은, (m은 n보다 크거나 같은 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함할 수 있다. 버퍼 영역(110a)은 메인 영역(110b)보다 각 메모리 셀이 저장하는 데이터 비트의 개수가 적거나 같기 때문에, 메인 영역(110b)보다 더 적은 저장 용량을 갖지만 더 빠르게 프로그램 되거나 리드되고 더 높은 신뢰성을 가질 수 있다. 따라서, 버퍼 영역(110a)은 메인 영역(110b)에 저장될 데이터를 우선 저장하는 쓰기 버퍼로서 사용될 수 있다.
메모리 장치(100)의 전체 저장 용량 중 버퍼 영역(110a)의 비중이 높아질수록 메인 영역(110b)의 비중은 낮아질 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100) 간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 쓰기 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 디바이스 구성 제어부(210) 및 워크로드 분석부(220)를 포함할 수 있다.
디바이스 구성 제어부(210)는 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공할 수 있다. 디바이스 설정 문의 정보는 호스트 메모리(320) 중 맵 버퍼의 할당에 관한 정보, 메모리 장치(100)의 버퍼 영역(110a) 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치(50)의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다. 실시 예에서, 디바이스 구성 제어부(210)는 공장 초기화 또는 펌웨어 업데이트가 수행되면 제1 요청을 호스트(300)에 제공할 수 있다.
디바이스 구성 제어부(210)는 호스트(300)로부터 수신한 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정할 수 있다. 디바이스 구성 제어부(210)는 제1 응답을 기초로, 리드 동작을 위한 호스트 메모리(320)의 맵 버퍼의 사용 여부 및 맵 버퍼의 크기 중 적어도 하나를 설정할 수 있다.
디바이스 구성 제어부(210)는 제1 응답을 기초로 디바이스 구성을 설정하는 디바이스 설정 커맨드를 메모리 장치(100)에 제공할 수 있다. 디바이스 설정 커맨드는 쓰기 동작을 위한 쓰기 버퍼의 크기 및 메모리 장치(100)에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨 중 적어도 하나를 변경하는 커맨드일 수 있다.
디바이스 구성 제어부(210)는 디바이스 설정 추천 정보를 포함하는 제2 요청을 호스트(300)에 제공할 수 있다. 디바이스 구성 제어부(210)는 런 타임 중 디바이스 설정 추천 정보가 생성되면, 제2 요청을 호스트(300)에 제공할 수 있다.
디바이스 구성 제어부(210)는 호스트(300)로부터 수신한 디바이스 설정 추천 정보에 대한 제2 응답을 기초로 디바이스 구성을 변경할 수 있다. 디바이스 구성 제어부(210)는 디바이스 구성을 변경하는 디바이스 설정 커맨드를 메모리 장치(100)에 제공할 수 있다.
디바이스 구성 제어부(210)는 제2 응답을 기초로, 제1 응답을 기초로 설정된 디바이스 구성을 변경할 수 있다.
워크로드 분석부(220)는 유저의 워크로드 패턴을 분석할 수 있다.
예를 들어, 워크로드 분석부(220)는 측정된 리드 성능과 기준 성능의 비교 결과를 기초로, 유저의 워크로드 패턴이 리드 동작이 인텐시브한 워크로드 패턴인지 판단할 수 있다. 워크로드 분석부(220)는 측정된 쓰기 성능과 기준 성능의 비교 결과를 기초로 워크로드 패턴이 쓰기 동작이 인텐시브한 워크로드 패턴인지 판단할 수 있다. 워크로드 분석부(220)는 측정된 배터리 용량과 기준 요량의 비교 결과를 기초로 워크로드 패턴이 파워 소모가 많은 워크로드 패턴인지 판단할 수 있다.
워크로드 분석부(220)는 유저의 워크로드 패턴을 분석한 결과를 기초로 디바이스 구성을 변경하는 디바이스 설정 추천 정보를 생성할 수 있다.
예를 들어, 워크로드 분석부(220)는 워크로드 패턴에서 측정된 리드 성능과 기준 성능의 비교 결과를 기초로 호스트 메모리(320)에서 맵 버퍼의 사용 여부 및 맵 버퍼의 크기 중 적어도 하나를 변경하는 디바이스 설정 추천 정보를 생성할 수 있다. 워크로드 분석부(220)는 워크로드 패턴에서 측정된 호스트 메모리의 가용량과 기준 용량의 비교 결과를 기초로 호스트 메모리(320)에서 맵 버퍼의 사용 여부 및 맵 버퍼의 크기 중 적어도 하나를 변경하는 디바이스 설정 추천 정보를 생성할 수 있다.
워크로드 분석부(220)는 워크로드 패턴에서 측정된 쓰기 성능과 기준 성능의 비교 결과를 기초로 버퍼 영역(110a)에서 쓰기 버퍼의 사용 여부 및 쓰기 버퍼의 크기 중 적어도 하나를 변경하는 디바이스 설정 추천 정보를 생성할 수 있다. 워크로드 분석부(220)는 워크로드 패턴에서 측정된 메인 영역의 가용 용량과 기준 용량의 비교 결과를 기초로, 버퍼 영역(110a)에서 쓰기 버퍼의 사용 여부 및 쓰기 버퍼의 크기 중 적어도 하나를 변경하는 디바이스 설정 추천 정보를 생성할 수 있다.
워크로드 분석부(220)는 워크로드 패턴에서 측정된 배터리 용량과 기준 배터리 용량의 비교 결과를 기초로 메모리 장치의 파워 레벨을 조절하는 디바이스 설정 추천 정보를 생성할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(300)는 호스트 프로세서(310), 호스트 메모리(320) 및 유저 인터페이스(330)를 포함할 수 있다.
호스트 프로세서(310)는 호스트(300)의 전반적인 동작을 제어할 수 있다.
호스트 프로세서(310)는 디바이스 구성 제어부(210)로부터 수신한 제1 요청에 응답하여 유저 인터페이스(330)를 통해 유저로부터 획득한 제1 응답을 저장 장치에 제공할 수 있다. 제1 응답은 디바이스 설정 문의 정보에 대한 유저의 응답일 수 있다.
호스트 프로세서(310)는 디바이스 구성 제어부(210)로부터 수신한 제2 요청에 응답하여 유저 인터페이스(330)를 통해 유저로부터 획득한 제2 응답을 저장 장치에 제공할 수 있다. 제2 응답은 디바이스 설정 추천 정보에 대한 유저의 응답일 수 있다.
호스트 메모리(320)는 저장 장치(50)의 리드 성능 개선을 위해, 맵 데이터를 저장하는 맵 버퍼로 활용될 수 있다. 유저 인터페이스(330)는 유저에게 요청을 송신하거나 요청에 대한 응답을 수신하는 통신 인터페이스일 수 있다.
도 2는 일 실시 예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 흐름도이다.
도 2를 참조하면, S201단계에서, 메모리 컨트롤러(200)는 공장 초기화 또는 펌웨어 업데이트를 수행할 수 있다.
S203단계에서, 메모리 컨트롤러(200)는 디바이스 설정 문의 정보를 포함하는 제1 요청을 호스트(300)에 제공할 수 있다. 디바이스 설정 문의 정보는 호스트 메모리 중 맵 버퍼의 할당에 관한 정보, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.
S205단계에서, 호스트(300)는 유저 인터페이스를 통해 유저로부터 디바이스 설정 문의 정보에 대한 제1 응답을 획득할 수 있다.
S207단계에서, 호스트(300)는 제1 응답을 메모리 컨트롤러(200)에 제공할 수 있다.
S209단계에서, 메모리 컨트롤러(200)는 제1 응답을 기초로, 디바이스 구성 설정과 관련된 펌웨어 코드를 변경할 수 있다.
S211단계에서, 메모리 컨트롤러(200)는 디바이스 구성을 설정하는 디바이스 설정 커맨드를 메모리 장치(100)에 제공할 수 있다.
S213단계에서, 메모리 장치(100)는 디바이스 설정 커맨드에 응답하여 디바이스 구성을 설정할 수 있다.
S215단계에서, 메모리 장치(100)는 디바이스 설정 커맨드에 대한 응답을 메모리 컨트롤러(200)에 제공할 수 있다. 디바이스 설정 커맨드에 대한 응답은 디바이스 구성 설정의 완료 여부 및 설정 사항을 포함할 수 있다.
S217단계에서, 메모리 컨트롤러(200)는 디바이스 설정 커맨드에 대한 응답을 기초로, 디바이스 구성이 정상적으로 설정되었는지 여부를 나타내는 디바이스 설정 알림을 호스트(300)에 통지할 수 있다.
도 3은 일 실시 예에 따른 컴퓨팅 시스템의 동작을 설명하기 위한 흐름도이다.
도 3을 참조하면, S301단계에서, 메모리 컨트롤러(200)는 유저의 워크로드를 분석할 수 있다.
S303단계에서, 메모리 컨트롤러(200)는 디바이스 설정 추천 정보를 포함하는 제2 요청을 호스트(300)에 제공할 수 있다. 디바이스 설정 추천 정보는 디바이스 설정 문의 정보에 포함된 디바이스 구성의 변경을 추천하는 정보일 수 있다.
S305단계에서, 호스트(300)는 유저 인터페이스를 통해 유저로부터 디바이스 설정 추천 정보에 대한 제2 응답을 획득할 수 있다.
S307단계에서, 호스트(300)는 제2 응답을 메모리 컨트롤러(200)에 제공할 수 있다.
S309단계에서, 메모리 컨트롤러(200)는 제2 응답을 기초로, 디바이스 구성 설정과 관련된 펌웨어 코드를 변경할 수 있다.
S311단계에서, 메모리 컨트롤러(200)는 디바이스 구성을 변경하는 디바이스 설정 커맨드를 메모리 장치(100)에 제공할 수 있다.
S313단계에서, 메모리 장치(100)는 디바이스 설정 커맨드에 응답하여 디바이스 구성을 변경할 수 있다.
S315단계에서, 메모리 장치(100)는 디바이스 설정 커맨드에 대한 응답을 메모리 컨트롤러(200)에 제공할 수 있다. 디바이스 설정 커맨드에 대한 응답은 디바이스 구성 변경의 완료 여부 및 변경 사항을 포함할 수 있다.
S317단계에서, 메모리 컨트롤러(200)는 디바이스 설정 커맨드에 대한 응답을 기초로, 디바이스 구성이 정상적으로 변경되었는지 여부를 나타내는 디바이스 설정 알림을 호스트(300)에 통지할 수 있다.
도 4는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스에 따라 선택된 메모리 블록의 워드라인들 중 적어도 하나의 워드라인을 선택할 수 있다. 어드레스 디코더(121)는 선택된 워드라인에 전압 생성부(122)로부터 공급받은 동작 전압(Vop)을 인가할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압들(Vop)을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압들(Vop)을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압들(Vop)을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압들(Vop)을 생성할 것이다. 생성된 복수의 동작 전압들(Vop)은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
실시 예에서, 전압 생성부(122)는 타겟 펌프 클럭을 기초로 메모리 동작에서 이용되는 복수의 동작 전압들(Vop)을 생성할 수 있다. 전압 생성부(122)는 클럭 제어 신호에 응답하여 타겟 펌프 클럭을 생성하고, 타겟 펌프 클럭을 기초로 복수의 동작 전압들(Vop)을 생성할 수 있다. 복수의 동작 전압들(Vop)은 프로그램 전압, 소거 전압, 패스 전압, 검증 전압, 리드 전압, 음 전압 중 적어도 하나를 포함할 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 전압이 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 어드레스(ADDR), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 어드레스(ADDR)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 5는 메모리 장치의 논리 영역을 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 장치의 저장 영역 중 메인 영역은 복수의 논리적 영역들로 구분될 수 있다. 구체적으로, 도 1을 참조하여 설명된 호스트는 저장 장치의 메인 영역을 복수의 논리적 영역들로 할당할 수 있다.
도 5에서, 메인 영역은 제1 내지 제4 논리 영역들로 구분될 수 있다. 메인 영역을 구분하는 논리 영역의 개수는 본 실시 예에 제한되지 않는다. 메인 영역에 저장되는 데이터는 각 논리 영역 별로 구분되어 관리될 수 있다.
도 6은 메모리 장치의 버퍼 영역 중 쓰기 버퍼의 할당을 설명하기 위한 도면이다.
도 6을 참조하면, 버퍼 영역은 메인 영역보다 메모리 셀이 저장하는 데이터 비트의 개수가 적기 때문에, 저장 용량은 작지만 더 빠르게 액세스될 수 있다. 따라서, 버퍼 영역은 쓰기 버퍼로 활용될 수 있다.
예를 들어, 저장 장치에 데이터가 저장되는 경우, 데이터는 버퍼 영역 중 쓰기 버퍼에 우선 저장되고, 쓰기 버퍼에 저장된 데이터는 이후에 메인 영역으로 마이그레이션될 수 있다. 이와 같은 방식을 통해 저장 장치의 쓰기 성능은 개선될 수 있다.
도 6에서, 저장 장치의 메인 영역은 복수의 논리적 영역들(LU1~LU4)로 구분될 수 있다. 쓰기 버퍼는 복수의 논리적 영역들(LU1~LU4)에 다양한 방식으로 할당될 수 있다.
예를 들어, 쓰기 버퍼의 크기는 16GB일 수 있다. 쓰기 버퍼의 크기는 본 실시 예에 제한되지 않는다.
Case 1에서, 쓰기 버퍼의 16GB는 복수의 논리적 영역들(LU1~LU4)에 의해 공유될 수 있다. 쓰기 버퍼의 16GB는 특정 논리 영역에 전용되지 않고, 각 논리 영역에서 자유롭게 사용될 수 있다.
Case 2에서, 쓰기 버퍼의 16GB는 복수의 논리적 영역들(LU1~LU4) 각각에 의해 구분되어 전용될 수 있다. 쓰기 버퍼의 16GB 중 3GB는 제1 논리 영역(LU1)에 데이터 저장하는 경우에 전용될 수 있다. 쓰기 버퍼의 16GB 중 5GB는 제2 논리 영역(LU2)에 데이터 저장하는 경우에 전용될 수 있다. 쓰기 버퍼의 16GB 중 4GB는 제3 논리 영역(LU3)에 데이터 저장하는 경우에 전용될 수 있다. 쓰기 버퍼의 16GB 중 4GB는 제4 논리 영역(LU4)에 데이터 저장하는 경우에 전용될 수 있다.
Case 3은 Case 1과 Case 2가 혼합된 경우일 수 있다. 쓰기 버퍼의 16GB 중 8GB는 제1 및 제2 논리 영역(LU1, LU2)에 의해 공유될 수 있다. 쓰기 버퍼의 16GB 중 4GB는 제3 논리 영역(LU3)에 데이터 저장하는 경우에 전용될 수 있다. 쓰기 버퍼의 16GB 중 4GB는 제4 논리 영역(LU4)에 데이터 저장하는 경우에 전용될 수 있다.
도 6에서, 저장 장치의 버퍼 영역 중 쓰기 버퍼는 쓰기 성능 개선을 위해 메인 영역을 구분하는 논리 영역들에 다양한 방식으로 할당될 수 있다.
도 7은 디바이스 구성에 관한 디바이스 설정 문의 정보를 설명하기 위한 도면이다.
도 7을 참조하면, 디바이스 설정 문의 정보는 쓰기 부스트에 관한 정보, 호스트 퍼포먼스 부스트에 관한 정보, 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.
쓰기 부스트는 쓰기 성능 및 사용 가능한 메모리 영역의 크기와 관련된 디바이스 구성일 수 있다. 쓰기 부스트에 관한 정보는 저장 장치의 버퍼 영역 중 쓰기 버퍼의 사용 여부에 관한 정보 및 쓰기 버퍼의 크기에 관한 정보를 포함할 수 있다.
호스트 퍼포먼스 부스트는 리드 성능 및 호스트 메모리의 리소스와 관련된 디바이스 구성일 수 있다. 호스트 퍼포먼스 부스트에 관한 정보는 호스트 메모리에서 맵 버퍼의 사용 여부에 관한 정보 및 맵 버퍼의 크기에 관한 정보를 포함할 수 있다.
저장 장치의 파워 레벨은 리드 및 쓰기 성능과 전력 소모와 관련된 디바이스 구성일 수 있다. 저장 장치의 파워 레벨에 관한 정보는 저장 장치에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨 변경 여부 및 파워 레벨의 크기에 관한 정보를 포함할 수 있다.
도 8a는 디바이스 구성에서, 호스트 메모리의 맵 버퍼와 저장 장치의 리드 성능 간의 관계를 설명하기 위한 도면이다.
도 8a를 참조하면, 호스트 메모리 중 맵 버퍼의 크기가 증가할수록 사용 가능한 호스트 메모리의 크기는 감소할 수 있다. 맵 버퍼의 크기가 증가할수록 저장 장치의 리드 성능은 개선될 수 있다.
도 8b는 디바이스 구성에서, 버퍼 영역의 쓰기 버퍼와 저장 장치의 쓰기 성능 간의 관계를 설명하기 위한 도면이다.
도 8b를 참조하면, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 크기가 증가할수록 사용 가능한 메인 영역의 크기는 감소할 수 있다. 저장 장치의 전체 용량에서 버퍼 영역의 크기가 증가할수록 메인 영역의 크기는 감소하기 때문이다. 쓰기 버퍼의 크기가 증가할수록 저장 장치의 쓰기 성능은 개선될 수 있다.
도 8c는 디바이스 구성에서, LDO 레귤레이터의 파워 레벨과 저장 장치의 리드 및 쓰기 성능 간의 관계를 설명하기 위한 도면이다.
도 8c를 참조하면, 저장 장치의 파워 레벨(예를 들어, 저장 장치에 전원을 공급하는 LDO 레귤레이터의 파워 레벨)의 크기가 증가할수록, 전력 소모는 증가하고, 배터리 용량은 감소할 수 있다. 저장 장치의 파워 레벨의 크기가 증가할수록, 리드 및 쓰기를 포함한 저장 장치의 전반적인 성능 성능은 개선될 수 있다.
도 9는 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 9를 참조하면, 컴퓨팅 시스템은 호스트 및 저장 장치를 포함할 수 있다.
S901단계에서 컴퓨팅 시스템은 공장 초기화 또는 펌웨어 업데이트를 수행할 수 있다.
S903단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저에게 디바이스 설정 문의 정보를 제공할 수 있다. 디바이스 설정 문의 정보는 호스트 메모리의 맵 버퍼의 할당에 관한 정보, 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함할 수 있다.
S905단계에서, 컴퓨팅 시스템은 유저 인터페이스를 통해 유저에게 획득한 디바이스 설정 문의 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
도 10은 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 10을 참조하면 S1001단계에서 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
예를 들어, 컴퓨팅 시스템은 측정된 리드 성능과 기준 성능의 비교 결과를 기초로, 유저의 워크로드 패턴이 리드 동작이 인텐시브한 워크로드 패턴인지 판단할 수 있다. 컴퓨팅 시스템은 측정된 쓰기 성능과 기준 성능의 비교 결과를 기초로 워크로드 패턴이 쓰기 동작이 인텐시브한 워크로드 패턴인지 판단할 수 있다. 컴퓨팅 시스템은 측정된 배터리 용량과 기준 요량의 비교 결과를 기초로 워크로드 패턴이 파워 소모가 많은 워크로드 패턴인지 판단할 수 있다.
S1003단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석한 결과를 기초로 디바이스 구성을 변경하는 디바이스 설정 추천 정보 생성하고, 유저 인터페이스를 통해 디바이스 설정 추천 정보를 유저에게 제공할 수 있다.
디바이스 설정 추천 정보는 저장 장치의 버퍼 영역에서 쓰기 버퍼의 사용 여부에 관한 정보, 쓰기 버퍼의 크기 설정에 관한 정보, 쓰기 버퍼의 할당 방식에 관한 정보 중 적어도 하나를 포함할 수 있다. 디바이스 설정 추천 정보는 호스트 메모리에서 맵 버퍼의 사용 여부에 관한 정보 및 맵 버퍼의 크기 설정에 관한 정보 중 적어도 하나를 포함할 수 있다. 디바이스 설정 추천 정보는 저장 장치에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨 설정 여부 및 크기에 관한 정보를 포함할 수 있다.
S1005단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
도 11은 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 11을 참조하면, S1101단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
S1103단계에서, 컴퓨팅 시스템은 저장 장치의 사용 가능한 메인 영역이 기준 크기와 비교하여 충분한지 판단할 수 있다. 판단 결과 메인 영역이 충분하면 S1109단계로 진행하고, 메인 영역이 불충분하면 S1105단계로 진행한다.
S1105단계에서, 컴퓨팅 시스템은 쓰기 버퍼의 오프 또는 쓰기 버퍼의 크기 감소를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
저장 장치는 메인 영역 및 버퍼 영역을 포함할 수 있다. 저장 장치의 전체 저장 용량 중 사용 가능한 메인 영역이 불충분하기 때문에, 저장 장치는 버퍼 영역의 크기를 줄이고 메인 영역의 크기를 늘릴 수 있다. 버퍼 영역의 크기가 줄어들기 때문에, 버퍼 영역 중 쓰기 버퍼의 사용이 제한될 수 있다. 예를 들어, 쓰기 버퍼가 사용되지 않거나 쓰기 버퍼의 크기가 감소될 수 있다.
S1107단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
S1109단계에서, 컴퓨팅 시스템은 쓰기 버퍼의 온 또는 쓰기 버퍼의 크기 증가를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
저장 장치의 전체 저장 용량 중 사용 가능한 메인 영역이 충분하기 때문에, 저장 장치는 버퍼 영역의 크기를 늘리고 메인 영역의 크기를 줄일 수 있다. 버퍼 영역의 크기가 늘어나기 때문에, 버퍼 영역 중 쓰기 버퍼의 사용이 증대될 수 있다. 예를 들어, 이전에 쓰기 버퍼가 사용되지 않는 상태라면 쓰기 버퍼가 사용되고, 쓰기 버퍼가 사용되는 상태라면 쓰기 버퍼의 크기가 증가될 수 있다.
도 12는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 12를 참조하면, S1201단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
S1203단계에서, 컴퓨팅 시스템은 측정된 쓰기 성능과 기준 성능과 비교하여 쓰기 성능이 저하되었는지 판단할 수 있다. 판단 결과 쓰기 성능 저하가 있으면 S1205단계로 진행하고, 쓰기 성능 저하가 없으면 S1211단계로 진행한다.
S1205단계에서, 컴퓨팅 시스템은 저장 장치의 사용 가능한 메인 영역이 기준 크기와 비교하여 충분한지 판단할 수 있다. 판단 결과 메인 영역이 충분하면 S1207단계로 진행하고, 메인 영역이 불충분하면 동작을 종료한다.
S1207단계에서, 컴퓨팅 시스템은 쓰기 버퍼의 온 또는 쓰기 버퍼의 크기 증가를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
S1209단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
S1211단계에서, 컴퓨팅 시스템은 쓰기 버퍼의 크기와 임계 크기의 비교 결과를 기초로 쓰기 버퍼의 크기가 충분한지 판단할 수 있다. 판단 결과 쓰기 버퍼의 크기가 충분하면(쓰기 버퍼의 크기가 임계 크기보다 크면) S1213단계로 진행하고, 쓰기 버퍼의 크기가 불충분하면(쓰기 버퍼의 크기가 임계 크기보다 작거나 같으면) 동작을 종료한다.
S1213단계에서, 컴퓨팅 시스템은 쓰기 버퍼의 오프 또는 쓰기 버퍼의 크기 감소를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
도 13은 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 13을 참조하면, S1301단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
S1303단계에서, 컴퓨팅 시스템은 저장 장치의 측정된 배터리 용량과 기준 배터리 용량의 비교 결과를 기초로, 배터리 용량이 충분한지 판단할 수 있다. 판단 결과 배터리 용량이 충분하면 S1309단계로 진행하고, 배터리 용량이 불충분하면 S1305단계로 진행한다.
S1305단계에서, 컴퓨팅 시스템은 저장 장치의 파워 레벨 감소를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다. 구체적으로, 디바이스 추천 정보는 저장 장치에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨의 감소를 추천하는 정보일 수 있다. 컴퓨팅 시스템은 LDO 레귤레이터의 파워 레벨의 감소를 통해 배터리 용량을 절약할 수 있다.
S1307단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
S1309단계에서, 컴퓨팅 시스템은 저장 장치의 파워 레벨 증가를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다. 구체적으로, 디바이스 추천 정보는 저장 장치에 전원을 공급하는 LDO 레귤레이터의 파워 레벨의 증가를 추천하는 정보일 수 있다. 컴퓨팅 시스템은 LDO 레귤레이터의 파워 레벨의 증가를 통해, 저장 장치의 전반적인 성능을 향상시킬 수 있다.
도 14는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 14를 참조하면, S1401단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
S1403단계에서, 컴퓨팅 시스템은 측정된 리드 성능과 기준 성능과 비교하여 리드 성능이 저하되었는 지 판단할 수 있다. 판단 결과 리드 성능 저하가 있으면 S1409단계로 진행하고, 리드 성능 저하가 없으면 S1405단계로 진행한다.
S1405단계에서, 컴퓨팅 시스템은 호스트 메모리 중 맵 버퍼의 오프 또는 맵 버퍼의 크기 감소를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
HPB(Host Performance Boost)는 리드 성능을 개선하기 위해 호스트 메모리 영역을 맵 데이터를 저장하는 영역으로 활용하는 방법일 수 있다. 컴퓨팅 시스템은 리드 성능의 저하가 없는 경우, 호스트 메모리에서 맵 데이터를 저장하는 맵 버퍼를 사용하지 않거나, 맵 버퍼의 크기를 감소시켜 호스트 메모리의 리소스를 확보할 수 있다.
S1407단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
S1409단계에서, 컴퓨팅 시스템은 호스트 메모리 중 맵 버퍼의 온 또는 맵 버퍼의 크기 증가를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
컴퓨팅 시스템은 리드 성능의 저하가 있는 경우, 호스트 메모리에서 맵 데이터를 저장하는 맵 버퍼를 사용하거나, 맵 버퍼의 크기를 증가시켜 저하된 리드 성능을 개선할 수 있다.
도 15는 도 10의 일 실시 예에 따른 컴퓨팅 시스템의 동작 방법을 설명하기 위한 순서도이다.
도 15를 참조하면, S1501단계에서, 컴퓨팅 시스템은 유저 워크로드를 분석할 수 있다.
S1503단계에서, 컴퓨팅 시스템은 측정된 리드 성능과 기준 성능과 비교하여 리드 성능이 저하되었는지 판단할 수 있다. 판단 결과 리드 성능 저하가 있으면 S1505단계로 진행하고, 리드 성능 저하가 없으면 S1511단계로 진행한다.
S1505단계에서, 컴퓨팅 시스템은 호스트 메모리의 가용량이 기준 크기와 비교하여 충분한지 판단할 수 있다. 판단 결과 호스트 메모리의 가용량이 충분하면 S1507단계로 진행하고, 호스트 메모리의 가용량이 불충분하면 동작을 종료한다. 호스트 메모리의 가용량이 충분한지 판단하는 기준 크기는 메인 용량의 가용량이 충분한지 판단하는 기준 크기와 다를 수 있다.
S1507단계에서, 컴퓨팅 시스템은 맵 버퍼의 온 또는 맵 버퍼의 크기 증가를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
S1509단계에서 컴퓨팅 시스템은 유저 인터페이스를 통해 유저로부터 획득한 디바이스 설정 추천 정보에 대한 응답을 기초로 디바이스 구성을 설정할 수 있다.
S1511단계에서, 컴퓨팅 시스템은 맵 버퍼의 크기와 임계 크기의 비교 결과를 기초로 맵 버퍼의 크기가 충분한지 판단할 수 있다. 판단 결과 맵 버퍼의 크기가 충분하면(맵 버퍼의 크기가 임계 크기보다 크면) S1513단계로 진행하고, 맵 버퍼의 크기가 불충분하면(맵 버퍼의 크기가 임계 크기보다 작거나 같으면) 동작을 종료한다. 맵 버퍼의 크기가 충분한지 판단하는 기준이 되는 임계 크기는 쓰기 버퍼의 크기가 충분한지 판단하는 기준이 되는 임계 크기와 다를 수 있다.
S1513단계에서, 컴퓨팅 시스템은 맵 버퍼의 오프 또는 맵 버퍼의 크기 감소를 추천하는 디바이스 설정 추천 정보를 유저 인터페이스를 통해 유저에게 제공할 수 있다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 17은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin Transfer Torque-Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 18은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 18을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer system interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 19를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모니터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
10: 컴퓨팅 시스템
50: 저장 장치
100: 메모리 장치
110a: 버퍼 영역
110b: 메인 영역
200: 메모리 컨트롤러
210: 디바이스 구성 제어부
220: 워크로드 분석부
300: 호스트
310: 호스트 프로세서
320: 호스트 메모리
330: 유저 인터페이스

Claims (20)

  1. 호스트 메모리 및 유저 인터페이스를 포함하는 호스트; 및
    상기 호스트에게 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공하고, 상기 호스트로부터 수신한 상기 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정하는 저장 장치;를 포함하고,
    상기 호스트는,
    상기 제1 요청에 응답하여 상기 유저 인터페이스를 통해 유저로부터 획득한 상기 제1 응답을 상기 저장 장치에 제공하고,
    상기 디바이스 설정 문의 정보는,
    상기 호스트 메모리 중 맵 버퍼의 할당에 관한 정보, 상기 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 상기 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함하는 컴퓨팅 시스템.
  2. 제 1항에 있어서, 상기 저장 장치는,
    공장 초기화 또는 펌웨어 업데이트가 수행되면 상기 제1 요청을 상기 호스트에 제공하는 컴퓨팅 시스템.
  3. 제 1항에 있어서, 상기 저장 장치는,
    상기 유저의 워크로드 패턴을 분석한 결과를 기초로 상기 디바이스 구성을 변경하는 디바이스 설정 추천 정보를 생성하고, 상기 디바이스 설정 추천 정보를 포함하는 제2 요청을 상기 호스트에 제공하는 컴퓨팅 시스템.
  4. 제 3항에 있어서, 상기 호스트는,
    상기 제2 요청에 응답하여 상기 유저 인터페이스를 통해 상기 유저로부터 획득한 상기 디바이스 설정 추천 정보에 대한 제2 응답을 상기 저장 장치에 제공하는 컴퓨팅 시스템.
  5. 제 4항에 있어서, 상기 저장 장치는,
    상기 버퍼 영역 및 메인 영역을 포함하는 메모리 장치; 및
    상기 제1 응답 또는 상기 제2 응답을 기초로 상기 디바이스 구성을 설정하는 메모리 컨트롤러;를 포함하는 컴퓨팅 시스템.
  6. 제 5항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1 응답 또는 상기 제2 응답에 응답하여, 상기 메모리 장치에 디바이스 설정 커맨드를 제공하는 디바이스 구성 제어부; 및
    상기 워크로드 패턴을 분석한 결과를 기초로 상기 디바이스 설정 추천 정보를 생성하는 워크로드 분석부;를 포함하는 컴퓨팅 시스템.
  7. 제 6항에 있어서, 상기 디바이스 구성 제어부는,
    상기 제1 응답 또는 상기 제2 응답을 기초로, 리드 동작을 위한 상기 맵 버퍼의 사용 여부 및 상기 맵 버퍼의 크기 중 적어도 하나를 설정하는 컴퓨팅 시스템.
  8. 제 6항에 있어서, 상기 디바이스 구성 제어부는,
    쓰기 동작을 위한 상기 쓰기 버퍼의 크기 및 상기 메모리 장치에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨 중 적어도 하나를 변경하는 상기 디바이스 설정 커맨드를 상기 메모리 장치에 제공하는 컴퓨팅 시스템.
  9. 제 6항에 있어서, 상기 워크로드 분석부는,
    상기 워크로드 패턴에서 측정된 리드 성능과 기준 성능의 비교 결과 및 상기 호스트 메모리의 가용량과 기준 용량의 비교 결과 중 적어도 하나를 기초로 상기 맵 버퍼의 사용 여부 및 상기 맵 버퍼의 크기 중 적어도 하나를 변경하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템.
  10. 제 6항에 있어서, 상기 워크로드 분석부는,
    상기 워크로드 패턴에서 측정된 쓰기 성능과 기준 성능의 비교 결과 및 상기 메인 영역의 가용량과 기준 용량의 비교 결과 중 적어도 하나를 기초로, 상기 쓰기 버퍼의 사용 여부 및 상기 쓰기 버퍼의 크기 중 적어도 하나를 변경하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템.
  11. 제 6항에 있어서, 상기 워크로드 분석부는,
    상기 워크로드 패턴에서 측정된 배터리 용량과 기준 배터리 용량의 비교 결과를 기초로 상기 메모리 장치의 파워 레벨을 조절하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템.
  12. 제 5항에 있어서, 상기 버퍼 영역은,
    n(n은 1이상의 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함하고,
    상기 메인 영역은,
    m(m은 n보다 크거나 같은 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함하는 컴퓨팅 시스템.
  13. 호스트 및 저장 장치를 포함하는 컴퓨팅 시스템의 동작 방법에 있어서,
    유저 인터페이스를 통해 유저에게 디바이스 설정 문의 정보를 포함하는 제1 요청을 제공하는 단계; 및
    상기 유저 인터페이스를 통해 상기 유저로부터 획득한, 상기 디바이스 설정 문의 정보에 대한 제1 응답을 기초로 디바이스 구성을 설정하는 단계;를 포함하고,
    상기 디바이스 설정 문의 정보는,
    상기 호스트의 메모리 중 맵 버퍼의 할당에 관한 정보, 상기 저장 장치의 버퍼 영역 중 쓰기 버퍼의 할당에 관한 정보 및 상기 저장 장치의 파워 레벨에 관한 정보 중 적어도 하나를 포함하는 컴퓨팅 시스템의 동작 방법.
  14. 제 13항에 있어서, 상기 제1 요청을 제공하는 단계는,
    상기 저장 장치에서 공장 초기화 또는 펌웨어 업데이트가 수행되면, 상기 제1 요청을 상기 유저에게 제공하는 컴퓨팅 시스템의 동작 방법.
  15. 제 13항에 있어서, 상기 디바이스 구성을 설정하는 단계는,
    상기 쓰기 버퍼의 사용 여부, 상기 쓰기 버퍼의 크기, 상기 맵 버퍼의 사용 여부, 상기 맵 버퍼의 크기 및 상기 저장 장치에 전원을 공급하는 LDO(Low Drop Out) 레귤레이터의 파워 레벨 중 적어도 하나를 설정하는 컴퓨팅 시스템의 동작 방법.
  16. 제 13항에 있어서,
    상기 유저의 워크로드 패턴을 분석한 결과를 기초로 상기 디바이스 구성을 변경하는 디바이스 설정 추천 정보를 생성하는 단계;
    상기 유저 인터페이스를 통해 상기 디바이스 설정 추천 정보를 포함하는 제2 요청을 상기 유저에게 제공하는 단계; 및
    상기 유저 인터페이스를 통해 상기 유저로부터 획득한 상기 디바이스 설정 추천 정보에 대한 제2 응답을 기초로 상기 디바이스 구성을 변경하는 단계;를 포함하는 컴퓨팅 시스템의 동작 방법.
  17. 제 16항에 있어서, 상기 디바이스 설정 추천 정보를 생성하는 단계는,
    상기 워크로드 패턴에서 측정된 리드 성능과 기준 성능의 비교 결과 및 상기 호스트 메모리의 가용량과 기준 용량의 비교 결과 중 적어도 하나를 기초로 상기 맵 버퍼의 사용 여부 및 상기 맵 버퍼의 크기 중 적어도 하나를 변경하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템의 동작 방법.
  18. 제 16항에 있어서, 상기 디바이스 설정 추천 정보를 생성하는 단계는,
    상기 워크로드 패턴에서 측정된 배터리 용량과 기준 배터리 용량의 비교 결과를 기초로 상기 저장 장치의 파워 레벨을 조절하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템의 동작 방법.
  19. 제 16항에 있어서, 상기 디바이스 설정 추천 정보를 생성하는 단계는,
    상기 워크로드 패턴에서 측정된 쓰기 성능과 기준 성능의 비교 결과 및 상기 저장 장치의 메인 영역의 가용량과 기준 용량의 비교 결과 중 적어도 하나를 기초로, 상기 쓰기 버퍼의 사용 여부 및 상기 쓰기 버퍼의 크기 중 적어도 하나를 변경하는 상기 디바이스 설정 추천 정보를 생성하는 컴퓨팅 시스템의 동작 방법.
  20. 제 19항에 있어서, 상기 버퍼 영역은,
    n(n은 1이상의 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함하고,
    상기 메인 영역은,
    m(m은 n보다 크거나 같은 자연수)개의 데이터 비트를 저장하는 메모리 셀들을 포함하는 컴퓨팅 시스템의 동작 방법.
KR1020210109027A 2021-08-18 2021-08-18 컴퓨팅 시스템 및 그 동작 방법 KR20230026877A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210109027A KR20230026877A (ko) 2021-08-18 2021-08-18 컴퓨팅 시스템 및 그 동작 방법
US17/577,215 US12056389B2 (en) 2021-08-18 2022-01-17 Computing system of setting device configuration and operating method thereof
CN202210216042.3A CN115708050A (zh) 2021-08-18 2022-03-07 计算系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210109027A KR20230026877A (ko) 2021-08-18 2021-08-18 컴퓨팅 시스템 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230026877A true KR20230026877A (ko) 2023-02-27

Family

ID=85212933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210109027A KR20230026877A (ko) 2021-08-18 2021-08-18 컴퓨팅 시스템 및 그 동작 방법

Country Status (3)

Country Link
US (1) US12056389B2 (ko)
KR (1) KR20230026877A (ko)
CN (1) CN115708050A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438670B1 (en) * 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
US20120311279A1 (en) 2011-06-02 2012-12-06 Toshiba America Information Systems, Inc. Data recovery and backup system and process
US20140359196A1 (en) * 2013-05-31 2014-12-04 Daniel J. Ragland On-the-fly performance adjustment for solid state storage devices
US10732869B2 (en) 2018-09-20 2020-08-04 Western Digital Technologies, Inc. Customizing configuration of storage device(s) for operational environment
US11079945B2 (en) * 2018-09-20 2021-08-03 Ati Technologies Ulc Dynamic configuration of memory timing parameters

Also Published As

Publication number Publication date
US12056389B2 (en) 2024-08-06
CN115708050A (zh) 2023-02-21
US20230058630A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US11531492B2 (en) Device and method of operating the same
KR20210142981A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220059259A (ko) 메모리 시스템 및 그 동작 방법
KR20210062476A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20220030090A (ko) 저장 장치 및 그 동작 방법
KR20210038189A (ko) 저장 장치 및 그 동작 방법
US20240311041A1 (en) Memory controller performing booting operation and method of operating the same
KR20220028332A (ko) 저장 장치 및 그 동작 방법
KR20220023598A (ko) 메모리 컨트롤러 및 그 동작 방법
US10996881B2 (en) Storage device and method of operating the same
CN115708042A (zh) 储存装置、存储器装置及其操作方法
US20210303476A1 (en) Memory controller and method of operating the same
CN113806240A (zh) 存储装置及其操作方法
KR102648790B1 (ko) 데이터 저장 장치 및 그 동작 방법
US11449277B2 (en) Memory controller and method of operating the same
KR20220167077A (ko) 저장 장치 및 그 동작 방법
KR20220162385A (ko) 저장 장치 및 그 동작 방법
KR20220120016A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210111120A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20230026877A (ko) 컴퓨팅 시스템 및 그 동작 방법
KR20210026895A (ko) 저장 장치 및 그 동작 방법
KR20200050219A (ko) 저장 장치 및 그 동작 방법
US12039174B2 (en) Memory controller and method of operating the same
US20240094945A1 (en) Memory controller and memory system including the same
KR20230038971A (ko) 스토리지 장치 및 그 동작 방법