KR20230023865A - 표시장치 및 이를 포함하는 전자장치 - Google Patents

표시장치 및 이를 포함하는 전자장치 Download PDF

Info

Publication number
KR20230023865A
KR20230023865A KR1020210105431A KR20210105431A KR20230023865A KR 20230023865 A KR20230023865 A KR 20230023865A KR 1020210105431 A KR1020210105431 A KR 1020210105431A KR 20210105431 A KR20210105431 A KR 20210105431A KR 20230023865 A KR20230023865 A KR 20230023865A
Authority
KR
South Korea
Prior art keywords
area
pixel
layer
light emitting
blocking layer
Prior art date
Application number
KR1020210105431A
Other languages
English (en)
Inventor
이현범
안치욱
왕성민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210105431A priority Critical patent/KR20230023865A/ko
Priority to US17/662,504 priority patent/US20230050385A1/en
Priority to CN202210851684.0A priority patent/CN115707312A/zh
Priority to CN202221864653.0U priority patent/CN218456643U/zh
Publication of KR20230023865A publication Critical patent/KR20230023865A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시장치는 제1 발광소자 및 제1 발광소자에 인접한 제2 발광소자가 배치된 표시패널, 및 표시패널 상에 배치된 터치 전극을 포함하는 센서층을 포함하고, 터치 전극은 평면 상에서 제1 너비를 가지는 제1 부분, 제1 너비보다 작은 제2 너비를 가지는 제2 부분, 및 제1 부분과 제2 부분을 연결하는 제3 부분을 포함하고, 제1 부분, 제2 부분, 및 제3 부분은 제1 발광소자 및 제2 발광소자 사이에 배치된다.

Description

표시장치 및 이를 포함하는 전자장치{DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 광 신호가 투과하는 표시영역을 포함하는 표시장치, 및 상기 표시장치를 포함하는 전자장치에 관한 것이다.
전자장치는 표시패널 및 전자 모듈 등 다양한 전자 부품들을 포함할 수 있다. 전자 모듈은 카메라, 적외선 감지 센서 또는 근접 센서 등을 포함할 수 있다. 전자 모듈은 표시패널의 아래에 배치될 수 있다. 표시패널의 일부 영역의 투과율은 표시패널의 다른 일부 영역의 투과율보다 높을 수 있다. 전자 모듈은 투과율이 높은 영역을 통해 광 신호를 수신하거나, 광 신호를 출력할 수 있다.
본 발명은 일부 영역의 투과율이 향상된 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 상기 표시장치를 포함하는 전자장치를 제공하는 것을 목적으로 한다.
본 발명의 표시장치는 제1 발광소자 및 상기 제1 발광소자에 인접한 제2 발광소자가 배치된 표시패널; 및 상기 표시패널 상에 배치된 터치 전극을 포함하는 센서층; 을 포함하고, 상기 터치 전극은 평면 상에서 제1 너비를 가지는 제1 부분, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하고, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치된다.
일 실시예에서, 상기 제3 부분의 너비는 상기 제1 부분에서 상기 제2 부분 방향으로 갈수록 제1 너비에서 제2 너비로 점차 감소할 수 있다.
일 실시예에서, 상기 제1 부분의 연장방향과 상기 제2 부분의 연장방향은 서로 상이할 수 있다.
일 실시예에서, 상기 센서층 상에 배치되는 반사 방지층을 더 포함하고, 상기 반사 방지층은, 상기 제1 발광소자를 커버하는 제1 컬러필터 및 상기 제2 발광소자를 커버하는 제2 컬러필터를 포함하는 컬러필터들; 및 차광성 물질을 포함하는 차광층; 을 포함할 수 있다.
일 실시예에서, 상기 차광층에는 상기 제1 발광소자에 중첩한 제1 차광층 개구부 및 상기 제2 발광소자에 중첩한 제2 차광층 개구부를 포함하는 차광층 개구부들이 정의될 수 있다.
일 실시예에서, 상기 표시패널은 상기 제1 차광층 개구부 및 상기 제1 컬러필터에 중첩하는 제1 화소영역, 상기 제2 차광층 개구부 및 상기 제2 컬러필터에 중첩하는 제2 화소영역, 상기 제1 차광층 개구부에 중첩하고 상기 컬러필터들에 비중첩하는 차광층개구영역, 및 상기 제1 화소영역, 상기 제2 화소영역, 및 상기 차광층개구영역을 둘러싸는 주변영역을 포함할 수 있다.
일 실시예에서, 평면 상에서 상기 터치 전극은 상기 주변영역에 중첩할 수 있다.
일 실시예에서, 상기 터치 전극에는 터치 개구부들이 정의되고, 상기 터치 개구부들 중 어느 하나는 상기 제1 화소영역 및 상기 차광층개구영역에 중첩하고, 상기 터치 개구부들 중 다른 하나는 상기 제2 화소영역에 중첩하고, 상기 터치 전극은 상기 주변영역에 중첩할 수 있다.
일 실시예에서, 상기 표시패널은 제1 화소 개구부들 및 제2 화소 개구부들이 정의된 화소정의막을 더 포함하고, 상기 제1 발광소자 및 상기 제2 발광소자는 상기 제1 화소 개구부들 중 어느 하나에 중첩하고, 상기 제2 화소 개구부들은 상기 제1 발광소자 및 상기 제2 발광소자에 비중첩할 수 있다.
일 실시예에서, 상기 차광층개구영역은 상기 제2 화소 개구부들 중 어느 하나에 중첩하는 투과영역을 포함할 수 있다.
일 실시예에서, 상기 차광층개구영역은 상기 화소정의막에 중첩하는 마진영역을 더 포함할 수 있다.
일 실시예에서, 상기 표시패널은 상기 제1 화소 개구부에 대응되는 발광영역, 상기 제2 화소 개구부에 대응되는 화소정의막개구영역, 및 상기 발광영역과 상기 화소정의막개구영역을 둘러싸는 비발광영역을 포함할 수 있다.
일 실시예에서, 평면 상에서, 상기 투과영역은 상기 화소정의막개구영역의 일부에 중첩할 수 있다.
본 발명의 표시장치는 제1 발광소자가 배치된 제1 화소영역, 제1 방향 상에서 상기 제1 화소영역과 이웃하고 제2 발광소자가 배치된 제2 화소영역, 및 광이 투과하고 상기 제1 방향과 교차하는 제2 방향 상에서 상기 제1 화소영역과 이웃하는 차광층개구영역을 포함하는 표시패널; 및 상기 표시패널 상에 배치되고 상기 제1 화소영역 및 상기 차광층개구영역을 노출시키는 제1 터치 개구부 및 상기 제2 화소영역을 노출시키는 제2 터치개구부가 정의된 터치 전극을 포함하는 센서층; 을 포함하고, 상기 터치 전극 중 상기 차광층개구영역에 인접한 부분의 너비는 상기 제1 화소영역 및 상기 제2 화소영역에 인접한 부분의 너비보다 작다.
일 실시예에서, 컬러필터들 및 차광층을 포함하고 상기 센서층 상에 배치되는 반사방지층을 더 포함하고, 상기 차광층에는 상기 제1 화소영역, 상기 제2 화소영역, 및 상기 차광층개구영역에 중첩하는 차광층 개구부들이 정의되고, 상기 표시패널은 상기 차광층과 중첩한 주변영역을 더 포함할 수 있다.
일 실시예에서, 상기 컬러필터들은 상기 주변영역의 적어도 일부, 제1 화소영역, 및 상기 제2 화소영역에 중첩하고, 상기 차광층개구영역에 비중첩할 수 있다.
일 실시예에서, 상기 표시패널은 화소정의막을 더 포함하고, 상기 화소정의막에는 각각이 상기 제1 발광소자와 상기 제2 발광소자를 노출시키는 제1 화소 개구부들 및 상기 제1 화소 개구부들과 이격된 제2 화소 개구부들이 정의될 수 있다.
일 실시예에서, 상기 표시패널은 상기 제1 화소 개구부들에 중첩한 발광영역, 상기 화소정의막에 중첩한 비발광영역, 및 상기 제2 화소 개구부들에 중첩한 화소정의막개구영역을 포함하고, 상기 차광층개구영역은 상기 화소정의막개구영역에 중첩한 투과영역 및 상기 비발광영역에 중첩한 마진영역을 포함할 수 있다.
본 발명의 전자 장치는 차광층개구영역, 화소영역, 및 주변영역을 포함하고 광 신호가 투과하는 제1 액티브영역, 상기 화소영역 및 상기 주변영역을 포함하고 상기 제1 액티브영역에 인접한 제2 액티브영역을 포함하는 표시영역이 정의된 표시장치; 및 상기 제1 액티브영역에 중첩하고 상기 표시장치 아래에 배치된 전자 모듈; 을 포함하고, 상기 표시장치는, 제1 발광소자 및 상기 제1 발광소자에 인접한 제2 발광소자가 배치된 표시패널; 및 상기 표시패널 상에 배치된 터치 전극을 포함하는 센서층; 을 포함하고, 상기 터치 전극은 평면 상에서 제1 너비를 가지는 제1 부분, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하고, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치되고, 상기 제1 발광소자 및 상기 제2 발광소자는 상기 제1 액티브영역의 상기 화소영역에 중첩하고, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 액티브영역의 상기 주변영역에 중첩한다.
일 실시예에서, 상기 전자 모듈은 조도 센서일 수 있다.
본 발명의 표시장치는 센서 영역의 투과율을 향상시킬 수 있다.
본 발명의 전자장치는 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자장치의 일부 구성들을 도시한 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 센서층의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 전자패널의 평면도이다.
도 7은 도 6의 AA영역을 확대한 평면도이다.
도 8은 도 7의 I-I'에 대응하는 단면도이다.
도 9는 도 7의 II-II'에 대응하는 단면도이다.
도 10은 도 7의 III-III'에 대응하는 단면도이다.
도 11은 도 6의 BB영역을 확대한 단면도이다.
도 12는 도 11의 IV-IV'에 대응하는 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자장치(1000)의 사시도이다.
도 1을 참조하면, 전자장치(1000)는 표시장치를 포함할 수 있고, 본 실시예에서는 휴대폰을 예시적으로 도시하였다. 그러나, 이에 제한되지 않고, 전자장치(1000)는 태블릿, 모니터, 텔레비전, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있다.
전자장치(1000)는 표시영역(DA)을 통해 이미지를 표시할 수 있다. 표시영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 포함할 수 있다. 다만, 표시영역(DA)의 형상이 이에 제한되는 것은 아니다. 예를 들어, 표시영역(DA)은 도시된 바와 같이 상기 평면만을 포함할 수도 있고, 또는 상기 평면의 적어도 2 개의 측으로부터 각각 벤딩된 곡면들을 더 포함할 수 있다.
전자장치(1000)는 표시면(DS, 또는 전면)을 통해 이미지(IM)를 표시할 수 있다. 도 1에 도시된 것과 같이, 표시면(DS)은 이미지(IM)가 표시되는 표시영역(DA) 및 표시영역(DA)에 인접한 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 이미지가 표시되지 않는 영역이다. 도 1에서는 비표시영역(NDA)이 표시영역(DA)을 에워싸는 형상으로 도시되었다. 다만, 이에 제한되지 않고, 비표시영역(NDA)이 표시영역(DA)의 일측에 배치되거나, 또는 비표시영역(NDA)은 생략될 수도 있다.
표시영역(DA)은 제1 영역(1000SA) 및 제1 영역(1000SA)에 인접한 제2 영역(1000AA)을 포함한다.
제1 영역(1000SA)은 표시영역(DA)의 일부이나, 제2 영역(1000AA) 대비 높은 광 신호의 투과율을 가질 수 있다. 따라서, 전자장치(1000)는 제1 영역(1000SA)을 통해 이미지를 표시할 수 있고, 제1 영역(1000SA)을 통해 광 신호를 수신 또는 발신할 수 있다.
일 실시예에서 전자장치(1000)는 제3 영역(1000CM)을 포함할 수 있다. 제3 영역(1000CM)은 표시영역(DA)의 일부이나, 제2 영역(1000AA) 대비 높은 광 신호의 투과율을 가질 수 있다. 따라서, 전자장치(1000)는 제3 영역(1000CM)을 통해 이미지를 표시할 수 있고, 제3 영역(1000CM)을 통해 광 신호를 수신 또는 발신할 수 있다.
도 1 에서는 하나의 제1 영역(1000SA) 및 하나의 제3 영역(1000CM)을 예시적으로 도시하였으나, 제1 영역(1000SA) 및 제3 영역(1000CM)의 개수가 이에 제한되는 것은 아니다.
전자장치(1000)는 제1 영역(1000SA) 및 제3 영역(1000CM)에 중첩하게 배치된 전자 모듈을 포함할 수 있다. 전자 모듈은 제1 영역(1000SA) 및 제3 영역(1000CM)을 통해 외부로부터 제공되는 광 신호를 수신하거나, 광 신호를 출력할 수 있다. 예를 들어, 전자 모듈은 사물과 핸드폰 사이의 거리를 측정하는 근접 센서와 같은 센서 모듈, 카메라 모듈, 사용자의 신체의 일부(예, 지문, 홍채, 또는 얼굴)를 인식하는 센서, 또는 광을 출력하는 소형 램프일 수 있으며, 특별히 이에 제한되는 것은 아니다.
전자장치(1000)의 두께 방향은 표시면(DS)의 법선 방향인 제3 방향(DR3)일 수 있다. 전자장치(1000)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)을 기준으로 정의될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자장치(1000)의 일부 구성들을 도시한 분해 사시도이다.
도 2를 참조하면, 전자장치(1000)는 표시장치(DD), 센서 모듈(SM), 및 카메라 모듈(CM)을 포함할 수 있다. 표시장치(DD)는 이미지를 생성하고, 외부입력을 감지할 수 있다. 센서 모듈(SM) 및 카메라 모듈(CM)은 표시장치(DD)의 아래에 배치된다. 센서 모듈(SM) 및 카메라 모듈(CM)은 전술한 전자 모듈일 수 있다.
표시장치(DD)는 액티브영역(100A) 및 비액티브영역(100N)을 포함할 수 있다. 액티브영역(100A)은 도 1에 도시된 표시영역(DA)에 대응될 수 있고, 비액티브영역(100N)은 도 1에 도시된 비표시영역(NDA)에 대응될 수 있다.
액티브영역(100A)은 제1 액티브영역(100SA), 제2 액티브영역(100AA) 및 제3 액티브영역(100CM)을 포함할 수 있다. 제1 액티브영역(100SA), 제2 액티브영역(100AA) 및 제3 액티브영역(100CM)은 도 1에 도시된 제1 영역(1000SA), 제2 영역(1000AA) 및 제3 영역(1000CM)에 각각 대응될 수 있다.
제1 액티브영역(100SA) 및 제3 액티브영역(100CM)은 제2 액티브영역(100AA)에 비해 높은 투과율을 가질 수 있다. 따라서, 제1 액티브영역(100SA) 및 제3 액티브영역(100CM)은 외부의 자연광을 센서 모듈(SM) 및 카메라 모듈(CM)에 각각 제공할 수 있다. 제1 액티브영역(100SA) 및 제3 액티브영역(100CM)은 액티브영역(100A)의 일부분이므로 이미지를 표시할 수 있다.
액티브영역(100A)에는 화소(PX)가 배치된다. 즉, 액티브영역(100A)에는 발광소자가 배치되고, 비액티브영역(100N)에는 발광소자가 미배치되는 것일 수 있다. 제1 액티브영역(100SA), 제2 액티브영역(100AA) 및 제3 액티브영역(100CM)에는 각각 화소(PX)가 배치된다.
이하에서는 제1 액티브영역(100SA) 및 제2 액티브영역(100AA)을 중심으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다.
도 3을 참조하면, 표시장치(DD)는 표시패널(100), 센서층(200) 및 반사 방지층(300), 및 윈도우(400)를 포함할 수 있다. 반사 방지층(300)과 윈도우(400)는 접착층(AD)으로 결합될 수 있다.
표시패널(100)은 실질적으로 이미지를 생성하는 구성일 수 있다. 표시패널(100)은 발광형 표시패널일 수 있으며, 예를 들어, 표시패널(100)은 유기발광 표시패널, 무기발광 표시패널, 마이크로 엘이디 표시패널, 또는 나노 엘이디 표시패널일 수 있다. 표시패널(100)은 표시층으로 지칭될 수도 있다.
표시패널(100)은 베이스층(110), 회로층(120), 발광소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 다층 또는 단층의 무기층, 상기 다층 또는 단층의 무기층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함할 수 있으며, 특별히 제한되지 않는다.
회로층(120)은 베이스층(110) 위에 배치될 수 있다. 회로층(120)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다.
발광소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광소자층(130)은 발광소자를 포함할 수 있다. 예를 들어, 발광소자는 유기 발광 물질, 무기 발광 물질, 유기-무기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다.
봉지층(140)은 발광소자층(130) 위에 배치될 수 있다. 봉지층(140)은 수분, 산소, 및 먼지 입자와 같은 이물질로부터 발광소자층(130)을 보호할 수 있다. 봉지층(140)은 적어도 하나의 무기층을 포함할 수 있다. 봉지층(140)은 무기층/유기층/무기층의 적층 구조물을 포함할 수 있다.
센서층(200)은 표시패널(100) 위에 배치될 수 있다. 센서층(200)은 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다.
센서층(200)은 연속된 공정을 통해 표시패널(100) 위에 형성될 수 있다. 이 경우, 센서층(200)은 표시패널(100) 위에 직접 배치될 수 있다. 여기서 "직접 배치된다는 것"은 센서층(200)과 표시패널(100) 사이에 제3의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 센서층(200)과 표시패널(100) 사이에는 별도의 접착 부재가 배치되지 않을 수 있다.
반사 방지층(300)은 센서층(200) 위에 직접 배치될 수 있다. 반사 방지층(300)은 표시장치(DD)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층(300)은 연속된 공정을 통해 센서층(200) 위에 형성될 수 있다. 반사 방지층(300)은 컬러필터들을 포함할 수 있다. 상기 컬러필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러필터들은 표시패널(100)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층(300)은 상기 컬러필터들에 인접한 차광층을 더 포함할 수 있다. 차광층은 광을 흡수하는 성질을 가질 수 있으며, 예를 들어, 차광층은 블랙의 색상을 가질 수 있다.
반사 방지층(300)의 구조에 대한 자세한 설명은 도 8 내지 도 10 및 도 12에서 후술한다.
본 명세서에서 전자패널(EP)은 표시패널(100), 센서층(200), 및 반사 방지층(300)을 포함하는 구성으로 이해될 수 있다.
본 발명의 일 실시예에서, 센서층(200)은 생략될 수도 있다. 이 경우, 반사 방지층(300)은 표시패널(100) 위에 직접 배치될 수 있다. 본 발명의 일 실시예에서, 센서층(200)과 반사 방지층(300)의 위치는 서로 바뀔 수 있다.
도시되지 않았으나, 본 발명의 일 실시예에서, 표시장치(DD)는 반사 방지층(300) 위에 배치된 광학층을 더 포함할 수 있다. 예를 들어, 광학층은 연속된 공정을 통해 반사 방지층(300) 위에 형성될 수 있다. 광학층은 표시패널(100)으로부터 입사된 광의 방향을 제어하여 표시장치(DD)의 정면 휘도를 향상시킬 수 있다. 예를 들어, 광학층은 표시패널(100)에 포함된 화소들의 발광영역들에 각각 대응하여 개구부들이 정의된 유기 절연층, 및 유기 절연층을 커버하며 상기 개구부들에 충진된 고굴절층을 포함할 수 있다. 고굴절층은 유기 절연층보다 높은 굴절률을 가질 수 있다.
윈도우(400)는 전자장치(1000)의 전면을 제공할 수 있다. 윈도우(400)는 글래스 필름 또는 합성 수지 필름을 베이스 필름으로써 포함할 수 있다. 윈도우(400)는 반사방지층 또는 지문 방지층을 더 포함할 수 있다. 윈도우(400)는 글래스 필름 또는 합성 수지 필름을 포함할 수 있다. 윈도우(400)는 표시패널(100)의 비액티브영역(100N)에 중첩하는 베젤 패턴을 더 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시패널(100)의 평면도이다.
도 4를 참조하면, 표시패널(100)은 상술한 액티브영역(100A) 및 비액티브영역(100N)으로 구분되는 베이스층(BL)을 포함할 수 있다. 표시패널(100)은 액티브영역(100A)에 배치된 화소들(PX) 및 화소들(PX)에 전기적으로 연결된 신호 라인들(SGL)을 포함할 수 있다. 표시패널(100)은 비액티브영역(100N)에 배치된 구동회로(GDC) 및 패드부(PLD)를 포함할 수 있다.
화소들(PX) 각각은 후술할 발광소자 및 그에 연결된 화소 구동회로를 포함할 수 있다. 신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호라인(CSL)을 포함할 수 있다. 게이트 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결될 수 있고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 연결될 수 있다. 제어 신호라인(CSL)은 구동회로(GDC)에 연결되어 구동회로(GDC)에 제어 신호들을 제공할 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 게이트 신호들을 생성하고, 게이트 신호들을 후술하는 게이트 라인들(GL)에 순차적으로 출력할 수 있다.　게이트 구동회로는 화소 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
패드부(PLD)는 외부의 회로기판이 연결되는 부분일 수 있다. 패드부(PLD)는 화소 패드들(D-PD) 및 입력 패드들(I-PD)을 포함할 수 있다. 화소 패드들(D-PD)은 외부의 회로기판을 표시패널(100)에 연결시키기 위한 패드들일 수 있다. 입력 패드들(I-PD)은 외부의 회로기판을 센서층(200)에 연결시키기 위한 패드들일 수 있다.
화소 패드들(D-PD) 각각은 신호 라인들(SGL) 중 대응되는 신호 라인과 연결될 수 있다. 화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 연결될 수 있다. 또한, 화소 패드들(D-PD) 중 어느 하나의 화소 패드에는 구동회로(GDC)에 연결될 수 있다.
도 5는 본 발명의 일 실시예에 따른 센서층(200)의 평면도이다.
도 5를 참조하면, 일 실시예에 따른 센서층(200)은 복수의 감지 전극들 및 복수의 신호 라인들을 포함할 수 있다. 센서층(200)은 제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4)을 포함할 수 있다. 센서층(200)은 제1 감지 전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호 라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
제1 감지 전극들(IE1-1 내지 IE1-5)과 제2 감지 전극들(IE2-1 내지 IE2-4)은 서로 교차할 수 있다. 제1 감지 전극들(IE1-1 내지 IE1-5)은 제2 방향(DR2)을 따라 연장되며, 제1 방향(DR1)을 따라 배열될 수 있다. 제2 감지 전극들(IE2-1 내지 IE2-4)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 배열될 수 있다. 제1 감지 전극들(IE1-1 내지 IE1-5)과 제2 감지 전극들(IE2-1 내지 IE2-4)은 서로 전기적으로 절연된 전극들일 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 신호 라인들(SL2-1 내지 SL2-4)은 비액티브영역(100N)에 배치될 수 있다. 제1 신호 라인들(SL1-1 내지 SL1-5) 및 제2 신호 라인들(SL2-1 내지 SL2-4) 각각은 비액티브영역(100N)에 배치된 입력 패드들(I-PD)에 연결될 수 있다.
제1 신호 라인들(SL1-1 내지 SL1-5) 각각은 제1 감지 전극들(IE1-1 내지 IE1-5) 중 대응하는 제1 감지 전극의 일 단에 연결될 수 있다. 한편, 제1 신호 라인들(SL1-1 내지 SL1-5) 중 일부는 제1 감지 전극의 일 단에 연결될 수 있고, 나머지 일부는 제1 감지 전극의 타 단에 연결될 수 있으며 어느 하나의 실시예에 한정되지 않는다.
제2 신호 라인들(SL2-1 내지 SL2-4) 각각은 제2 감지 전극들(IE2-1 내지 IE2-4) 중 대응하는 제2 감지 전극의 일 단에 연결될 수 있다. 한편, 센서층(200)은 제2 감지 전극들(IE2-1 내지 IE2-4)의 타 단에 연결되는 신호 라인들을 더 포함할 수 있으며 어느 하나의 실시예에 한정되지 않는다.
제1 감지 전극들(IE1-1 내지 IE1-5) 각각은 액티브영역(100A)에 배치된 제1 센서부들(YT1) 및 제1 연결부들(CP1)을 포함할 수 있다. 하나의 제1 감지 전극 내에서 제1 센서부들(YT1)은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 연결부들(CP1) 각각은 제2 방향(DR2)을 따라 서로 인접한 제1 센서부들(YT1)을 연결할 수 있다. 제1 센서부들(YT1) 중 제1 감지 전극의 양 단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부들 대비 작은 크기, 예를 들어, 1/2 크기를 가질 수 있다.
제2 감지 전극들(IE2-1 내지 IE2-4) 각각은 액티브영역(100A)에 배치된 제2 센서부들(YT2) 및 제2 연결부들(CP2)을 포함할 수 있다. 하나의 제2 감지 전극 내에서 제2 센서부들(YT2)은 제1 방향(DR1)을 따라 배열될 수 있다. 제2 연결부들(CP2) 각각은 제1 방향(DR1)을 따라 서로 인접한 제2 센서부들(YT2)을 연결할 수 있다. 제2 센서부들(YT2) 중 제2 감지 전극의 양 단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예를 들어, 1/2 크기를 가질 수 있다.
제1 감지 전극들(IE1-1 내지 IE1-5)의 제1 센서부들(YT1), 제2 감지 전극들(IE2-1 내지 IE2-4)의 제2 센서부들(YT2) 및 제2 연결부들(CP2)은 동일 층 상에 형성될 수 있다. 하나의 제1 감지 전극 내에서 제1 센서부들(YT1)은 제2 감지 전극들(IE2-1 내지 IE2-4)을 사이에 두고 이격될 수 있다. 제1 감지 전극들(IE1-1 내지 IE1-5)의 제1 연결부(CP1)는 제1 센서부들(YT1)과 다른 층 상에 형성되어 제1 센서부들(YT1)에 전기적으로 연결될 수 있고, 제1 센서부들(YT1) 사이를 전기적으로 연결시킬 수 있다.
제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4) 각각은 메쉬 형상을 가짐에 따라 표시패널(100)에 배치된 화소들(PX)과 비중첩할 수 있다.
메쉬 형상을 가지는 제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4)은 전자장치(1000)의 외부에서 시인되지 않을 수 있다.
또한, 제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가짐으로써 주변의 전극들과의 사이에서 발생하는 기생 커패시턴스를 감소시킬 수 있다.
제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4) 각각은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있다.
도 5는 일 실시예에 따른 제1 감지 전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 예시적으로 도시한 것이며, 그 형상은 이에 제한되지 않는다. 예를 들어, 제1 감지 전극들(IE1-1 내지 IE1-5) 및 제2 감지 전극들(IE2-1 내지 IE2-4)은 센서부들(YT1, YT2)과 연결부들(CP1, CP2)의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 또는 제1 센서부들(YT1)과 제2 센서부들(YT2)의 형상은 도시된 마름모 형상에 한정되지 않고, 다른 다각형상을 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 전자패널(EP)의 평면도이다.
전자패널(EP)은 전술한 바와 같이 표시패널(100), 센서층(200), 및 반사 방지층(300)을 포함하는 것일 수 있다. 전자패널(EP)에는 전술한 액티브영역(100A) 및 비액티브영역(100N)이 정의될 수 있다.
도 6을 참조하면, 액티브영역(100A)에는 화소들(PX)이 배치될 수 있다. 일 실시예에서, 화소들(PX)은 제1 액티브영역(100SA)에 배치된 제1 화소(PX1) 및 제2 액티브영역(100AA)에 배치된 제2 화소(PX2)를 포함할 수 있다.
도 6에서 제1 액티브영역(100SA)은 원 형상으로 도시되었으나, 다각형, 타원, 적어도 하나의 곡선 변을 가진 도형, 또는 비정형의 형상 등 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 화소(PX1) 및 제2 화소(PX2) 각각은 복수로 제공될 수 있다. 이 경우, 제1 화소(PX1) 및 제2 화소(PX2) 각각은 적색 화소, 녹색 화소, 및 청색 화소를 포함할 수 있으며, 실시예에 따라, 백색 화소를 더 포함할 수도 있다.
제1 액티브영역(100SA) 및 제2 액티브영역(100AA)은 광 투과율로 구분될 수 있다. 광 투과율은 기준 면적 내에서 측정된다.
광 투과율을 기준으로 구분할 때, 제1 액티브영역(100SA)은 제2 액티브영역(100AA) 대비 광 투과율이 높은 영역일 수 있다. 이는 제1 액티브영역(100SA)은 제2 액티브영역(100AA) 대비 후술하는 차광 구조물의 점유면적 비율이 낮기 때문이다. 차광 구조물의 비-점유영역은 광 신호의 투과영역에 해당한다. 차광 구조물은 후술하는 회로층의 도전패턴, 화소정의막, 차광층, 및 발광소자층(130)의 제1 전극, 발광층 등을 포함할 수 있다.
도 7은 도 6의 AA영역을 확대한 평면도이다.
즉, 도 7은 도 6의 전자패널(EP) 중 제1 액티브영역(100SA)의 일부를 확대한 것일 수 있다.
전자패널(EP, 도 6 참조)에 포함된 표시패널(100, 도 3 참조)은 화소정의막(PDL)을 포함할 수 있다. 화소정의막(PDL)에는 서로 이격된 제1 화소 개구부(PDL-OP1) 및 제2 화소 개구부(PDL-OP2)가 정의될 수 있다. 제1 화소 개구부(PDL-OP1) 및 제2 화소 개구부(PDL-OP2)는 각각 복수로 제공될 수 있다. 제1 화소 개구부(PDL-OP1)는 발광소자에 중첩하고, 제2 화소 개구부(PDL-OP2)는 발광소자에 비중첩하는 것일 수 있다.
일 실시예에서, 화소정의막(PDL)은 제1 화소 개구부(PDL-OP1)에 대응되는 발광영역(LA), 제2 화소 개구부(PDL-OP2)에 대응되는 화소정의막개구영역(POP), 및 발광영역(LA) 및 화소정의막개구영역(POP)을 둘러싸는 비발광영역(NLA)을 포함할 수 있다.
발광영역(LA)은 발광소자에서 광이 생성되는 영역일 수 있다. 예를 들어 발광영역(LA)에서는 적색 광(R), 녹색 광(G), 또는 청색 광(B)이 생성될 수 있다. 발광영역(LA)에서 발광된 광은 제1 화소 개구부(PDL-OP1)를 통해서 표시패널(100) 밖으로 출사될 수 있다.
화소정의막개구영역(POP)은 도 2에서 전술한 센서 모듈(SM) 등의 전자 모듈에 중첩하는 영역일 수 있다. 센서 모듈(SM, 도 2)은 제2 화소 개구부(PDL-OP2)를 통해서 외광을 수신할 수 있다.
본 명세서에서 표시패널(100, 도 3 참조)의 발광영역, 화소정의막개구영역, 및 비발광영역은 화소정의막(PDL)에 정의된 발광영역(LA), 화소정의막개구영역(POP), 및 비발광영역(NLA)에 각각 대응되는 것일 수 있다.
한편, 전자패널(EP, 도 6 참조)에 포함된 반사 방지층(300, 도 3 참조)은 차광층(310) 및 컬러필터(CF)를 포함할 수 있다. 차광층(310)에는 차광층 개구부(310-OP)가 정의될 수 있다. 차광층 개구부(310-OP) 및 컬러필터(CF)는 각각 복수로 제공될 수 있다. 차광층 개구부(310-OP)의 적어도 일부는 컬러필터(CF)에 의해 커버될 수 있다.
일 실시예에서, 차광층(310)은 차광층 개구부(310-OP) 및 컬러필터(CF)에 중첩하는 화소영역(PXA), 차광층 개구부(310-OP)에 중첩하고 컬러필터(CF)에 비중첩하는 차광층개구영역(TA), 및 화소영역(PXA)과 차광층개구영역(TA)을 둘러싸는 주변영역(NPXA)을 포함할 수 있다.
화소영역(PXA)은 발광소자에서 생성된 광이 외부로 방출되는 영역일 수 있다. 컬러필터(CF)는 화소영역(PXA)에서 방출되는 광의 일부 파장대를 차단하여, 발광소자에서 생성된 광의 색순도를 향상시킬 수 있다.
일 실시예에서, 화소영역(PXA)은 복수로 제공될 수 있다. 예를 들어, 화소영역(PXA)은 적색 광(R)을 방출하는 제1 화소영역(PXA-R), 녹색 광(G)을 방출하는 제2 화소영역(PXA-G), 및 청색 광(B)을 방출하는 제3 화소영역(PXA-B)을 포함할 수 있다.
차광층개구영역(TA)은 차광층(310) 및 컬러필터(CF)와 비중첩한다. 따라서 외부에서 입사한 광이 차광층(310)이나 컬러필터(CF)에 의해 흡수되지 않고, 차광층개구영역(TA)을 통해서 표시패널(100, 도 2 참조)을 통과할 수 있다. 센서 모듈(SM, 도 2 참조) 등의 전자 모듈은 차광층개구영역(TA) 아래에 배치되어, 외부에서 입사된 광을 수신할 수 있다. 한편, 차광층개구영역(TA)의 구조에 대한 자세한 설명은 도 9에서 후술한다.
컬러필터(CF)는 적어도 화소영역(PXA)에 중첩할 수 있다. 컬러필터(CF)는 주변영역(NPXA)에 더 중첩할 수도 있다. 컬러필터(CF)의 일부분은 차광층(310) 상에 배치될 수 있다. 컬러필터(CF)는 화소영역(PXA)에서 출광되는 광의 일부 파장대를 차단시킬 수 있다. 따라서 컬러필터(CF) 제1 전극(AE1) 또는 제2 전극(CE)의한 외부광 반사를 감소시킬 수 있다.
컬러필터(CF)는 복수로 제공될 수 있고, 복수의 컬러필터들(CF) 중 적어도 2개는 서로 상이한 색을 가질 수 있다.
본 명세서에서 표시패널(100, 도 3 참조)의 화소영역, 투과영역, 및 주변영역은 차광층(310)에 정의된 화소영역(PXA), 차광층개구영역(TA), 및 주변영역(NPXA)에 각각 대응되는 것일 수 있다.
한편, 전자패널(EP, 도 6 참조)은 표시패널(100, 도 3 참조) 상에 배치된 센서층(200, 도 3 참조)을 포함한다.
도 7에서는 일 예로 센서층(200, 도 3 참조)에 포함된 제1 센서부들(YT1)을 도시하였다. 이하, 제1 센서부들(YT1)을 터치 전극(YT1)으로 설명한다. 다만, 실시예가 이에 제한되는 것은 아니며, 터치 전극(YT1)은 도 3에서 전술한 제1 연결부들(CP1), 제2 센서부들(YT2) 또는 제2 연결부들(CP2)일 수 있다.
터치 전극(YT1)은 제1 내지 제3 화소영역(PXA-R, PXA-G, PXA-B)에 비중첩하고, 주변영역(NPXA)에 중첩하게 배치된 것일 수 있다. 구체적으로, 터치 전극(YT1)에는 화소영역(PXA)에 중첩하는 터치 개구부(MH1-R, MH1-B, MH1-G)가 정의될 수 있다.
일 실시예에서, 터치 개구부(MH1-R, MH1-B, MH1-G)는 복수로 제공될 수 있다. 예를 들어, 터치 개구부(MH1-R, MH1-B, MH1-G)는 제1 화소영역(PXA-R)에 대응하는 제1 터치 개구부(MH1-R), 제2 화소영역(PXA-G)에 대응하는 제2 터치 개구부(MH1-G), 및 제3 화소영역(PXA-B)에 대응하는 제3 터치 개구부(MH1-B)를 포함할 수 있다. 제1 내지 제3 터치 개구부(MH1-R, MH1-B, MH1-G)는 제1 내지 제3 화소영역(PXA-R, PXA-G, PXA-B)을 각각 커버하는 것일 수 있다.
일 실시예에서, 터치 전극(YT1)은 터치 개구부(MH1-R, MH1-B, MH1-G)를 포함하여, 메쉬 형상을 가질 수 있다. 다만 터치 전극(YT1)의 형상이 이에 제한되는 것은 아니다.
구체적으로, 제1 터치 개구부(MH1-R)는 제1 화소영역(PXA-R) 및 차광층개구영역(TA)에 중첩하는 것일 수 있다. 제2 터치 개구부(MH1-G)는 제2 화소영역(PXA-G)에 중첩하는 것일 수 있다. 제3 터치 개구부(MH1-B)는 제3 화소영역(PXA-B) 및 차광층개구영역(TA)에 중첩하는 것일 수 있다.
제1 터치 개구부(MH1-R) 및 제2 터치 개구부(MH1-G)에 의해서, 평면 상에서 제1 화소영역(PXA-R) 및 차광층개구영역(TA)은 제2 화소영역(PXA-G)과 구분될 수 있다. 제2 터치 개구부(MH1-G) 및 제3 터치 개구부(MH1-B)에 의해서, 제3 화소영역(PXA-B) 및 차광층개구영역(TA)은 제2 화소영역(PXA-G)과 구분될 수 있다.
본 발명의 터치 전극(YT1)은 평면 상에서 제1 너비를 가지는 제1 부분(PT1), 평면 상에서 제1 너비보다 작은 제2 너비를 가지는 제2 부분(PT2), 및 제1 부분(PT1)과 제2 부분(PT2)을 연결하는 제3 부분(PT3)을 포함할 수 있다. 제3 부분(PT3)은 제1 부분(PT1)에서 연장된 것일 수 있고, 제2 부분(PT2)은 제3 부분(PT3)에서 연장된 것일 수 있다. 즉, 터치 전극(YT1)은 제1 부분(PT1), 제3 부분(PT3), 및 제2 부분(PT2) 순서로 일체의 형상을 가지는 것일 수 있다. 일 실시예에서, 제1 부분(PT1), 제2 부분(PT2), 및 제3 부분(PT3)의 연장 방향은 서로 상이할 수 있다.
평면 상에서 제1 부분(PT1)의 너비는 제1 너비로 일정할 수 있다. 예를 들어, 제1 너비는 3.5μm 이상 5.5μm 이하일 수 있다. 예를 들어, 제1 너비는 4.5μm일 수 있다. 제2 부분(PT2)의 너비는 제2 너비로 일정할 수 있다. 예를 들어, 제2 너비는 1μm 이상 3μm 이하일 수 있다. 예를 들어, 제2 너비는 2μm일 수 있다. 다만 제1 너비 및 제2 너비가 이에 제한되는 것은 아니다.
제3 부분(PT3)의 너비는 제1 부분(PT1)과 인접한 부분에서 제1 너비를 가지고, 제2 부분(PT2)과 인접한 부분에서 제2 너비를 가질 수 있다. 제3 부분(PT3)의 너비는 제1 부분(PT1)에서 제2 부분(PT2) 방향으로 갈수록 제1 너비에서 제2 너비로 점차 감소하는 것일 수 있다.
일 실시예에서, 제1 화소영역(PXA-R) 및 차광층개구영역(TA)은 터치 전극(YT1)에 의해서 제2 화소영역(PXA-G)과 구분될 수 있고, 상기 터치 전극(YT1)은 제1 부분(PT1), 제3 부분(PT3), 및 제2 부분(PT2)을 포함할 수 있다.
예를 들어, 제1 화소영역(PXA-R) 및 차광층개구영역(TA)은 제1 화소열에 배치될 수 있고, 제2 화소영역(PXA-G)은 제2 화소열에 배치될 수 있다. 제1 부분(PT1), 제2 부분(PT2) 및 제3 부분(PT3)은 제1 화소열 및 제2 화소열 사이에 배치된 것일 수 있다.
구체적으로 제1 부분(PT1)은 제1 화소영역(PXA-R) 및 제2 화소영역(PXA-G) 사이에 배치되고, 제2 부분(PT2)은 차광층개구영역(TA) 및 제2 화소영역(PXA-G) 사이에 배치될 수 있다. 제3 부분(PT3)은 제1 부분(PT1) 및 제2 부분(PT2)을 연결하는 것일 수 있다.
제2 부분(PT2)이 제1 부분(PT1) 및 제3 부분(PT3)보다 작은 너비를 가짐으로써, 제2 부분(PT2)의 옆에 차광층개구영역(TA)을 위한 공간이 확보될 수 있다. 특히 제2 부분(PT2)이 제1 부분(PT1) 및 제3 부분(PT3)과 다른 방향으로 연장되고, 보다 작은 너비를 가짐으로써, 제2 부분(PT2)의 옆에 차광층개구영역(TA)을 위한 공간이 형성될 수 있다. 차광층개구영역(TA)의 구조에 대한 자세한 설명은 후술한다.
도 8은 도 7의 I-I'에 대응하는 단면도이다.
도 8은 제1 화소영역(PXA-R), 제2 화소영역(PXA-G), 및 주변영역(NPXA)에 대한 단면도이다.
도 8을 참조하면, 제1 화소영역(PXA1-R) 및 제2 화소영역(PXA1-G)에는 제1 발광소자(LD1) 및 제2 발광소자(LD2)가 각각 배치될 수 있다. 도시하지는 않았으나 제3 화소영역(PXA-B)에는 제3 발광소자(LD3)가 배치될 수 있으며 후술하는 제1 발광소자(LD1)에 대한 설명은 제3 발광소자(LD3)에 동일하게 적용될 수 있다.
제1 화소영역(PXA1-R)에는 제1 실리콘 트랜지스터(S-TFT1) 및 제1 산화물 트랜지스터(O-TFT1)가 배치될 수 있다. 제1 발광소자(LD1)에는 제1 실리콘 트랜지스터(S-TFT1)가 연결될 수 있다. 제1 실리콘 트랜지스터(S-TFT1) 및 제1 산화물 트랜지스터(O-TFT1)는 제1 발광소자(LD1)에 연결된 복수의 트랜지스터 중 일부만을 도시한 것이다.
제2 화소영역(PXA2-G)에는 제2 실리콘 트랜지스터(S-TFT2) 및 제2 산화물 트랜지스터(O-TFT2)가 배치될 수 있다. 제2 발광소자(LD2)에는 제2 실리콘 트랜지스터(S-TFT2)가 연결될 수 있다. 제2 실리콘 트랜지스터(S-TFT2) 및 제2 산화물 트랜지스터(O-TFT2)는 제2 발광소자(LD2)에 연결된 복수의 트랜지스터 중 일부만을 도시한 것이다.
전술한 바와 같이 표시패널(100)은 베이스층(110), 회로층(120), 발광소자층(130), 및 봉지층(140)을 포함할 수 있다.
버퍼층(10br)은 베이스층(110) 위에 배치될 수 있다. 버퍼층(10br)은 베이스층(110)으로부터 금속 원자들이나 불순물들이 상측의 반도체 패턴(SP1, SP2, SP3, SP4)으로 확산되는 현상을 방지할 수 있다.
반도체 패턴들(SP1, SP3)은 버퍼층(10br) 위에 배치되고, 반도체 패턴들(SP2, SP4)은 제3 절연층(30) 상에 배치될 수 있다. 반도체 패턴들(SP1, SP2, SP3, SP4)은 실리콘 반도체를 포함하거나, 또는 산화물 반도체를 포함할 수 있다.
예를 들어, 실리콘 반도체는 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있고, 예를 들어, 반도체 패턴들(SP1, SP3)은 저온 폴리 실리콘을 포함할 수 있다.
예를 들어, 산화물 반도체는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐갈륨아연산화물(IGZO), 아연 산화물(ZnO) 또는 인듐 산화물(In2O3)등의 투명 도전성 산화물(transparent conductive oxide, TCO)을 포함할 수 있다. 예를 들어, 반도체 패턴들(SP2, SP4)은 산화물 반도체를 포함할 수 있다.
산화물 반도체는 투명 도전성 산화물이 환원되었는지 여부에 따라 구분되는 복수 개의 영역들을 포함할 수 있다. 투명 도전성 산화물이 환원된 영역(이하, 환원 영역)은 그렇지 않은 영역(이하, 비-환원 영역) 대비 큰 전도성을 갖는다. 환원 영역은 실질적으로 트랜지스터의 소스/드레인 또는 신호라인의 역할을 갖는다. 비-환원 영역이 실질적으로 트랜지스터의 반도체 영역(또는 액티브영역 또는 채널)에 해당한다. 다시 말해, 제2 반도체 패턴(SP2) 및 제4 반도체 패턴(SP4) 각각의 일부 영역은 트랜지스터의 반도체 영역일 수 있고, 다른 일부 영역은 트랜지스터의 소스 영역/드레인 영역일 수 있으며, 또 다른 일부분은 신호 전달영역일 수 있다.
실리콘 반도체는 도핑 여부에 따라 전기적 성질이 다를 수 있다. 실리콘 반도체는 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도펀트 또는 P형 도펀트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도펀트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도펀트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 제1 영역은 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브영역(또는 채널)에 해당할 수 있다. 다시 말해, 실리콘 반도체의 일부분은 트랜지스터의 액티브영역일 수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
제1 화소영역(PXA-R)에는 제1 실리콘 트랜지스터(S-TFT1) 및 제1 산화물 트랜지스터(O-TFT1)가 배치될 수 있다.
제1 실리콘 트랜지스터(S-TFT1)의 하부에는 제1 배면 금속층(BMLa)이 배치되고, 제1 산화물 트랜지스터(O-TFT1) 하부에는 제2 배면 금속층(BMLb)이 배치될 수 있다.
제1 및 제2 배면 금속층들(BMLa, BMLb)은 제1 실리콘 트랜지스터(S-TFT1)와 제1 산화물 트랜지스터(O-TFT1)의 하부에 각각 중첩하도록 배치되어 제1 실리콘 트랜지스터(S-TFT1)와 제1 산화물 트랜지스터(O-TFT1)를 보호한다. 제1 및 제2 배면 금속층들(BMLa, BMLb)은 베이스층(110)의 분극 현상으로 인한 전기 퍼텐셜(Electric potential)이 반도체 패턴(SP1, SP2, SP3, SP4)에 영향을 미치는 것을 차단할 수 있다.
제1 배면 금속층(BMLa)은 베이스층(110)과 버퍼층(10br) 사이에 배치될 수 있다. 본 발명의 일 실시예에서, 제1 배면 금속층(BMLa)은 유기막과 무기막이 교번하여 적층된 베이스층(110) 상에 배치되고, 제1 배면 금속층(BMLa)과 버퍼층(10br) 사이에는 무기 배리어층이 더 배치될 수도 있다. 제1 배면 금속층(BMLa)은 전극 또는 배선과 연결되어, 이로부터 정전압 또는 펄스 신호를 인가받을 수 있다. 다른 실시예로, 제1 배면 금속층(BMLa)은 다른 전극 또는 배선과 고립된(isolated) 형태로 구비될 수도 있다.
제2 배면 금속층(BMLb)은 제1 산화물 트랜지스터(O-TFT1)의 하부에 대응하여 배치될 수 있다. 제2 배면 금속층(BMLb)은 제2 절연층(20)과 제3 절연층(30) 사이에 배치될 수 있다. 제2 배면 금속층(BMLb)은 상부전극(UE)과 동일 층에 배치될 수 있다. 제2 배면 금속층(BMLb)은 콘택 전극(BML2-C)과 연결되어 정전압 또는 펄스 신호를 인가받을 수 있다. 콘택 전극(BML2-C)은 제1 산화물 트랜지스터(O-TFT1)의 제2 게이트(GT2)와 동일 층에 배치될 수 있다.
제1 배면 금속층(BMLa) 및 제2 배면 금속층(BMLb) 각각은 반사형 금속을 포함할 수 있다. 예를 들어, 제1 배면 금속층(BMLa) 및 제2 배면 금속층(BML2b) 각각은 티타늄(Ti), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 및 p+ 도핑된 비정질 실리콘등을 포함할 수 있다. 제1 배면 금속층(BMLa) 및 제2 배면 금속층(BMLb)은 동일한 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
제1 실리콘 트랜지스터(S-TFT1)는 버퍼층(10br) 상에 배치된다. 제1 실리콘 트랜지스터(S-TFT1)의 소스 영역(SE1, 또는 소스), 액티브영역(AC1, 또는 채널), 및 드레인 영역(DE1, 또는 드레인)은 제1 반도체 패턴(SP1)으로부터 형성될 수 있다. 소스 영역(SE1) 및 드레인 영역(DE1)은 단면 상에서 액티브영역(AC1)로부터 서로 반대 방향으로 연장될 수 있다.
제1 산화물 트랜지스터(O-TFT1)는 제3 절연층(30) 상에 배치된다. 제1 산화물 트랜지스터(O-TFT1)의 소스 영역(SE2, 또는 소스), 액티브영역(AC2, 또는 채널), 및 드레인 영역(DE2, 또는 드레인)은 제2 반도체 패턴(SP2)으로부터 형성될 수 있다. 소스 영역(SE2) 및 드레인 영역(DE2)은 단면 상에서 액티브영역(AC2)로부터 서로 반대 방향으로 연장될 수 있다.
제2 화소영역(PXA-G)에는 제2 실리콘 트랜지스터(S-TFT2) 및 제2 산화물 트랜지스터(O-TFT2)가 배치될 수 있다. 제2 실리콘 트랜지스터(S-TFT2)는 제1 실리콘 트랜지스터(S-TFT1)와 동일한 구조를 가질 수 있고, 제3 반도체 패턴(SP3)으로부터 형성될 수 있다. 제2 산화물 트랜지스터(O-TFT2)는 제1 산화물 트랜지스터(O-TFT1)와 동일한 구조를 가질 수 있고, 제4 반도체 패턴(SP4)으로부터 형성될 수 있다. 이하, 제1 및 제2 반도체 패턴(SP1, SP2)을 기준으로 설명하고, 이에 대한 설명은 제3 및 제4 반도체 패턴(SP3, SP4)에 각각 동일하게 적용될 수 있다.
제1 절연층(10)은 버퍼층(10br) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴(SP1, SP3)을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 실리콘 트랜지스터(S-TFT1)의 제1 게이트(GT1)는 제1 절연층(10) 위에 배치된다. 제1 산화물 트랜지스터(O-TFT1)의 제2 게이트(GT2)는 후술하는 제4 절연층(40) 상에 배치된다. 제1 게이트(GT1) 및 제2 게이트(GT2)는 금속 패턴의 일부분일 수 있다.
게이트(GT1, GT2)는 액티브영역(AC1, AC2)에 중첩한다. 게이트(GT1, GT2)는 티타늄(Ti), 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 포함할 수 있으나, 이에 특별히 제한되는 것은 아니다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 제1 게이트(GT1)를 커버할 수 있다. 제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제2 절연층(20)과 제3 절연층(30) 사이에는 상부전극(UE), 제1 배면 금속층(BMLa), 및 제2 배면 금속층(BMLb)이 배치될 수 있다.
상부전극(UE)은 그 하부에 배치된 제1 실리콘 트랜지스터(S-TFT1)의 게이트(GT1)와 적어도 일부 중첩될 수 있다. 상부전극(UE)은 금속 패턴의 일부분이거나 도핑된 반도체 패턴의 일부분일 수 있다. 게이트(GT1)의 일부분과 그에 중첩되는 상부전극(UE)은 스토리지 커패시터를 이룰 수 있다. 예를 들어, 게이트(GT1)의 일부분은 제1 커패시터 전극이고, 상부전극(UE)은 제2 커패시터 전극(CE2)일 수 있다. 다만, 상부전극(UE)은 생략될 수도 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 일 예로 제4 절연층(40)은 복수 개의 화소들에 공통으로 중첩하며, 제4 절연층(40)은 반도체 패턴(SP2, SP4)을 커버할 수 있다. 전술한 바와 같이, 제4 절연층(40) 상에는 제2 게이트(GT2)가 배치될 수 있다.
제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제5 절연층(50) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 관통하는 컨택홀을 통해 제1 실리콘 트랜지스터(S-TFT1) 및 제1 산화물 트랜지스터(O-TFT1)의 드레인 영역(DE1, DE2)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제6 절연층(60) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제6 절연층(60)을 관통하는 컨택홀을 통해 제1 연결 전극(CNE1)에 접속될 수 있다. 제7 절연층(70)은 제6 절연층(60) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제8 절연층(80)은 제7 절연층(70) 위에 배치될 수 있다.
제6 절연층(60), 제7 절연층(70), 및 제8 절연층(80) 각각은 유기층일 수 있다. 예를 들어, 제6 절연층(60), 제7 절연층(70), 및 제8 절연층(80) 각각은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1 발광소자(LD1)는 제1 전극(AE1, 또는 화소 전극), 발광층(EL1), 및 제2 전극(CE, 또는 공통 전극)을 포함할 수 있다. 제2 발광소자(LD2)는 제1 전극(AE2, 또는 화소 전극), 발광층(EL2), 및 제2 전극(CE, 또는 공통 전극)을 포함할 수 있다.
일 실시예에서, 제2 전극(CE)은 제1 발광소자(LD1), 제2 발광소자(LD2), 및 제3 발광소자(LD3)에 공통으로 제공될 수 있다. 또는, 일 실시예에서 제2 전극(CE)은 발광층(EL1, EL2)에 대응되도록 일부가 패터닝되어 제공될 수 있다.
제1 발광소자(LD1)의 제1 전극(AE1) 및 제2 발광소자(LD2)의 제1 전극(AE2)은 제8 절연층(80) 위에 배치될 수 있다. 제1 전극들(AE1, AE2) 각각은 투과형 전극, 반투과형 전극, 또는 반사형 전극일 수 있다. 본 발명의 일 실시예에 따르면, 제1 전극들(AE1, AE2) 각각은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF, Mo, Ti, W, In, Sn, 및 Zn 중 선택되는 적어도 하나, 이들 중 선택되는 2종 이상의 화합물, 이들 중 선택되는 2종 이상의 혼합물, 또는 이들의 산화물을 포함하는 것일 수 있다.
제1 전극들(AE1, AE2)이 투과형 전극인 경우, 제1 전극들(AE1, AE2) 각각은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등을 포함할 수 있다. 제1 전극들(AE1, AE2)이 반투과형 전극 또는 반사형 전극인 경우, 제1 전극들(AE1, AE2) 각각은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca(LiF와 Ca의 적층 구조), LiF/Al(LiF와 Al의 적층 구조), Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다. 또는 제1 전극들(AE1, AE2) 각각은 상기의 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제1 전극들(AE1, AE2)은 ITO/Ag/ITO의 3층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
화소정의막(PDL)은 제8 절연층(80) 위에 배치될 수 있다. 화소정의막(PDL)은 동일한 물질을 포함하며, 동일한 공정을 통해 형성될 수 있다. 화소정의막(PDL)은 광을 흡수하는 성질을 가질 수 있으며, 예를 들어, 화소정의막(PDL)은 블랙의 색상을 가질 수 있다. 화소정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다. 화소정의막(PDL)은 차광 특성을 갖는 차광패턴에 해당할 수 있다.
화소정의막(PDL)은 제1 발광소자(LD1)의 제1 전극(AE1)의 일부분 및 제2 발광소자(LD2)의 제1 전극(AE2)의 일부분을 커버할 수 있다. 구체적으로, 화소정의막(PDL)에는 각각이 제1 발광소자(LD1)의 제1 전극(AE1) 또는 제2 발광소자(LD2)의 제1 전극(AE2)을 노출시키는 제1 화소 개구부들(PDL-OP1)이 정의될 수 있다. 다만 실시예가 이에 제한되는 것은 아니며, 발광소자는 3개 이상 제공될 수 있고, 제1 화소 개구부들(PDL-OP1)은 복수의 발광소자에 포함된 제1 전극들을 각각 노출시키는 것일 수 있다. 제1 화소 개구부들(PDL-OP1)에 대응하는 영역은 발광영역(LA)으로 정의될 수 있다. 발광영역(LA)에서는 제1 발광소자(LD1) 또는 제2 발광소자(LD2)에서 생성된 광이 발광할 수 있다. 발광영역(LA)을 둘러싸고, 화소정의막(PDL)에 중첩하는 영역은 비발광영역(NLA)으로 정의될 수 있다. 비발광영역(NLA)은 광을 흡수하는 영역일 수 있다.
일 실시예에서, 표시패널(100)은 발광영역(LA) 및 비발광영역(NLA)을 포함할 수 있다. 다만 실시예가 이에 제한되는 것은 아니며, 표시패널(100)은 발광영역(LA) 및 비발광영역(NLA) 외에 추가적인 영역을 더 포함할 수 있다.
도시되지 않았으나, 제1 전극(AE1)과 발광층(EL1) 사이 및 제1 전극(AE2)과 발광층(EL2) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층들(EL1, EL2)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들(PX, 도 6 참조)에 공통으로 형성될 수 있다.
제2 전극(CE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF, Mo, Ti, W, In, Sn, 및 Zn 중 선택되는 적어도 하나, 이들 중 선택되는 2종 이상의 화합물, 이들 중 선택되는 2종 이상의 혼합물, 또는 이들의 산화물을 포함하는 것일 수 있다.
제2 전극(CE)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제2 전극(CE)은 투과형 전극인 경우, 제2 전극(CE)은 투명 금속 산화물, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제2 전극(CE)은 반투과형 전극 또는 반사형 전극인 경우, 제2 전극(CE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca(LiF와 Ca의 적층 구조), LiF/Al(LiF와 Al의 적층 구조), Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgYb)을 포함할 수 있다. 또는 제2 전극(CE)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(CE)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
봉지층(140)은 발광소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층(141), 유기층(142), 및 무기층(143)을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들(141, 143)은 수분 및 산소로부터 발광소자층(130)을 보호하고, 유기층(142)은 먼지 입자와 같은 이물질로부터 발광소자층(130)을 보호할 수 있다. 무기층들(141, 143)은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(142)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
센서층(200)은 표시패널(100) 위에 배치될 수 있다. 센서층(200)은 센서, 입력 감지층, 또는 입력 감지 패널로 지칭될 수 있다. 센서층(200)은 베이스층(210), 제1 도전층(220), 제1 감지 절연층(230), 제2 도전층(240), 및 제2 감지 절연층(250)을 포함할 수 있다.
베이스층(210)은 표시패널(100) 위에 직접 배치될 수 있다. 베이스층(210)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(210)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(210)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(220) 및 제2 도전층(240) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 제1 도전층(220) 및 제2 도전층(240)은 메쉬 형상의 감지전극을 정의하는 도전라인들을 포함할 수 있다. 도전라인들은 제1 화소 개구부(PDL-OP1) 및 후술할 제2 화소 개구부(PDL-OP2)에 비-중첩하고, 화소정의막(PDL)에 중첩한다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 감지 절연층(230)은 제1 도전층(220)과 제2 도전층(240) 사이에 배치될 수 있다. 제1 감지 절연층(230)은 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
또는 제1 감지 절연층(230)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제1 도전층(220) 또는 제2 도전층(240)은 도 7에서 전술한 터치 전극(YT1)에 터치 개구부(MH1-R, MH1-G)가 형성된 것일 수 있다. 구체적으로, 터치 전극(YT1)에는 제1 발광소자(LD1)에 중첩한 제1 터치 개구부(MH1-R)가 형성되고, 제2 발광소자(LD2)에 중첩한 제2 터치 개구부(MH1-G)가 형성될 수 있다.
일 실시예에서, 제2 도전층(240)은 제1 너비(L1)를 가질 수 있다. 제2 도전층(240)의 제1 너비(L1)는 도 7에서 전술한 제1 부분(PT1)의 제1 너비와 동일한 것일 수 있다.
제2 감지 절연층(250)은 제2 도전층(240)을 커버하는 것일 수 있다. 제2 감지 절연층(250)은 센서층(200)의 상면을 평탄하게 하는 것일 수 있다.
제2 감지 절연층(250)은 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
또는 제2 감지 절연층(250)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
반사 방지층(300)은 센서층(200) 위에 배치될 수 있다. 반사 방지층(300)은 차광층(310), 컬러필터(CF, 도 7 참조), 및 평탄화층(330)을 포함할 수 있다.
차광층(310)은 제2 감지 절연층(250) 상에 배치된다. 차광층(310) 중 적어도 일부는 제2 도전층(240)에 중첩할 수 있다.
평면 상에서, 차광층(310)은 제2 도전층(240)을 커버하는 것일 수 있다. 구체적으로, 제2 도전층(240)은 제1 너비(L1)를 가지고, 제2 도전층(240)을 덮는 차광층(310)은 제1 차광층 너비(D1)를 가질 수 있다. 차광층(310)이 제2 도전층(240)을 커버함으로써, 외부에서 제2 도전층(240)이 시인되는 문제를 방지할 수 있다.
차광층(310)을 구성하는 물질은 광을 흡수하는 물질이라면 특별히 한정되지 않는다. 차광층(310)은 블랙컬러를 갖는 층으로, 일 실시예에서 차광층(310)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
차광층(310)은 센서층(200)의 제2 도전층(240)을 커버할 수 있다.
일 실시예에서, 차광층(310)에는 차광층 개구부(310-OP)가 정의될 수 있다. 차광층 개구부(310-OP)는 복수로 제공될 수 있고, 예를 들어, 차광층 개구부(310-OP)는 제1 발광소자(LD1)에 중첩한 제1 차광층 개구부(310-OP1) 및 제2 발광소자(LD2)에 중첩한 제2 차광층 개구부(310-OP2)를 포함할 수 있다. 도 7에서 전술한 바와 같이, 차광층 개구부(310-OP1, 310-OP2)에 중첩한 영역은 화소영역(PXA)으로 정의될 수 있다. 화소영역(PXA)을 둘러싸고, 차광층(310)에 중첩한 영역은 주변영역(NPXA)으로 정의될 수 있다.
표시패널(100)은 화소영역(PXA) 및 주변영역(NPXA)을 포함하는 것일 수 있다. 다만 실시예가 이에 제한되는 것은 아니며, 표시패널(100)은 화소영역(PXA) 및 주변영역(NPXA) 외에 추가적인 영역을 더 포함할 수 있다.
일 실시예에서, 화소영역(PXA)은 제1 발광소자(LD1)에 중첩한 제1 화소영역(PXA-R) 및 제2 발광소자(LD2)에 중첩한 제2 화소영역(PXA-G)을 포함할 수 있다. 주변영역(NPXA)은 제1 화소영역(PXA-R) 및 제2 화소영역(PXA-G)에 인접하게 배치될 수 있다. 주변영역(NPXA)은 차광층(310)에 중첩한 영역일 수 있다. 주변영역(NPXA)은 사용자에게 빛을 제공하지 않는 영역일 수 있다.
한편, 화소영역(PXA)은 발광영역(LA)보다 넓은 영역일 수 있고, 주변영역(NPXA)은 비발광영역(NLA)보다 좁은 영역일 수 있다.
일 실시예에서 컬러필터(CF, 도 7 참조)는 제1 컬러필터(321), 및 제2 컬러필터(322)를 포함할 수 있다. 제1 컬러필터(321) 및 제2 컬러필터(322)는 차광층(310)에 의해서 서로 구분될 수 있다.
제1 컬러필터(321)는 제1 화소영역(PXA-R)과 중첩할 수 있다. 제1 컬러필터(321)는 제1 발광소자(LD1)의 제1 전극(AE1)에 중첩하고, 제1 차광층 개구부(310-OP1)를 커버할 수 있다. 구체적으로, 제1 컬러필터(321)는 제1 차광층 개구부(310-OP1)를 커버하고, 차광층(310)의 적어도 일부에 접촉할 수 있다. 제1 컬러필터(321)는 주변영역(NPXA)의 일부에 중첩할 수 있다. 일 실시예에서, 제1 컬러필터(321)는 적색을 가질 수 있다.
제2 컬러필터(322)는 제2 화소영역(PXA2-G)과 중첩할 수 있다. 제2 컬러필터(322)는 제2 발광소자(LD2)의 제1 전극(AE2)에 중첩하고, 제2 차광층 개구부(310-OP2)를 커버할 수 있다. 구체적으로, 제2 컬러필터(322)는 제2 차광층 개구부(310-OP2)를 커버하고, 차광층(310)의 적어도 일부에 접촉할 수 있다. 제2 컬러필터(322)는 주변영역(NPXA)의 일부에 중첩할 수 있다. 일 실시예에서, 제2 컬러필터(322)는 녹색을 가질 수 있다.
도 8에 도시하지는 않았으나, 컬러필터(CF, 도 7 참조)는 제3 화소영역(PXA-B, 도 7)에 중첩하는 제3 컬러필터를 더 포함할 수 있다. 제3 컬러필터는 제1 컬러필터(321), 및 제2 컬러필터(322)와 상이한 컬러를 가질 수 있고, 예를 들어, 제3 컬러필터는 청색을 가질 수 있다.
평탄화층(330)은 차광층(310), 제1 컬러필터(321) 및 제2 컬러필터(322)를 커버할 수 있다. 평탄화층(330)은 유기물을 포함할 수 있으며, 평탄화층(330)의 상면에 평탄면을 제공할 수 있다. 본 발명의 일 실시예에서, 평탄화층(330)은 생략될 수도 있다.
도 9는 도 7의 II-II'에 대응하는 단면도이다.
도 9는 주변영역(NPXA), 제1 화소영역(PXA-R), 및 차광층개구영역(TA)에 대한 일 실시예의 단면도이다.
도 9를 참조하면, 화소정의막(PDL)에는 제1 전극(AE1, AE2)을 노출시키는 제1 화소 개구부(PDL-OP1) 및 제1 화소 개구부(PDL-OP1)와 이격된 제2 화소 개구부(PDL-OP2)가 정의될 수 있다. 도 8에서 전술한 바와 같이, 제1 화소 개구부(PDL-OP1)에 대응하는 영역은 발광영역(LA)으로 정의될 수 있다.
제2 화소 개구부(PDL-OP2)에 대응하는 영역은 화소정의막개구영역(POP)으로 정의될 수 있다. 화소정의막개구영역(POP)은 발광소자(LD1, LD2)에 비중첩하기 때문에 광을 발광하지 않는다. 또한, 화소정의막개구영역(POP)은 화소정의막(PDL)에 비중첩하여 광을 흡수하지 않는다. 화소정의막개구영역(POP)은 외광이 제2 화소 개구부(PDL-OP2)를 통해서 표시패널(100)을 투과하는 영역일 수 있다.
일 실시예의 표시패널(100)은 발광영역(LA), 화소정의막개구영역(POP) 및 비발광영역(NLA)을 포함할 수 있다.
차광층(310)에는 제1 차광층 개구부(310-OP1)가 정의될 수 있다. 일 실시예에서, 차광층(310)에 비중첩하고, 제1 컬러필터(321)에 중첩한 영역은 제1 화소영역(PXA-R)으로 정의될 수 있다. 제1 화소영역(PXA-R)은 제1 발광소자(LD1) 및 제1 발광소자(LD1)를 커버하는 제1 컬러필터(321)에 중첩하는 것일 수 있다.
일 실시예에서, 차광층(310) 및 제1 컬러필터(321)에 비중첩한 영역은 차광층개구영역(TA)으로 정의될 수 있다. 즉, 제1 화소영역(PXA-R) 및 차광층개구영역(TA)은 제1 차광층 개구부(310-OP1)에 중첩한 것일 수 있다. 차광층개구영역(TA)의 일부는 화소정의막개구영역(POP)의 일부에 중첩할 수 있다. 제2 방향(DR2) 상에서, 화소정의막개구영역(POP)의 너비는 차광층개구영역(TA)의 너비보다 클 수 있다.
제1 화소영역(PXA-R) 및 차광층개구영역(TA)을 둘러싸는 영역은 주변영역(NPXA)으로 정의될 수 있다. 주변영역(NPXA)은 차광층(310)에 중첩한 영역일 수 있다.
도 8 및 도 9를 함께 참조하면, 주변영역(NPXA)은 제1 화소영역(PXA-R) 및 제2 화소영역(PXA-G)을 포함하는 화소영역(PXA)과 차광층개구영역(TA)을 둘러싸는 영역일 수 있다.
일 실시예에서 표시패널(100)은 화소영역(PXA), 차광층개구영역(TA), 및 주변영역(NPXA)을 포함하는 것일 수 있다. 차광층개구영역(TA)은 투과영역(TA1) 및 마진영역(TA2)을 포함할 수 있다.
일 실시예에서, 제1 컬러필터(321)는 제1 화소영역(PXA-R)에 중첩할 수 있고, 제1 컬러필터(321)의 양단은 각각 차광층(310) 또는 제2 감지 절연층(250)에 접촉할 수 있다.
예를 들어, 제1 컬러필터(321)의 일단은 제1 화소영역(PTXA-R)의 왼쪽에 배치된 주변영역(NPXA)에서 차광층(310)에 접촉할 수 있다.
예를 들어, 제1 컬러필터(321)의 타단은 제1 화소영역(PTXA-R)에서 제2 감지 절연층(250)에 접촉할 수 있다.
차광층개구영역(TA)은 차광층 개구부(310-OP1)에 중첩하고, 제1 컬러필터(321)에 중첩하지 않는 영역일 수 있다. 차광층개구영역(TA)은 제1 화소영역(PTXA-R)에 인접할 수 있다.
차광층개구영역(TA)은 화소정의막(PDL)에 중첩하지 않는 투과영역(TA1)을 포함한다. 일 실시예에서, 차광층개구영역(TA)은 투과영역(TA1) 외에 화소정의막(PDL)에 중첩하는 마진영역(TA2)을 더 포함할 수 있다.
투과영역(TA1)은 화소정의막개구영역(POP)에 중첩하고, 마진영역(TA2)은 비발광영역(NLA)에 중첩할 수 있다. 구체적으로, 투과영역(TA1)은 화소정의막개구영역(POP)의 일부에 중첩하고, 마진영역(TA2)은 비발광영역(NLA)의 일부에 중첩할 수 있다.
투과영역(TA1)은 차광 구조를 비롯하여 광 투과율을 저하시킬 수 있는 구조를 모두 제거한 영역이다. 예를 들어, 투과영역(TA1)에는 전술한 회로층(120)의 트랜지스터(S-TFT1, O-TFT1, S-TFT2, O-TFT2), 발광소자층(130)의 화소정의막(PDL), 제1 전극(AE1, AE2), 발광층(EL1, EL2), 센서층(200)의 제1 도전층(220), 제2 도전층(240), 및 반사 방지층(300)의 컬러필터(321, 322)와 차광층(310)이 미배치될 수 있다. 투과영역(TA1)에는 제2 전극(CE)이 배치될 수 있고 도시하지 않았으나 전술한 정공 제어층 및 정공 수송층 등의 기능층들이 배치될 수 있다.
마진영역(TA2)은 투과영역(TA1)과 달리 화소정의막(PDL)에 중첩하는 영역이다. 예를 들어, 마진영역(TA2)에는 전술한 회로층(120)의 트랜지스터(S-TFT1, O-TFT1, S-TFT2, O-TFT2), 발광소자층(130)의 제1 전극(AE1, AE2), 발광층(EL1, EL2), 센서층(200)의 제1 도전층(220), 제2 도전층(240), 및 반사 방지층(300)의 컬러필터(321, 322)와 차광층(310)이 미배치될 수 있다. 마진영역(TA2)에는 제2 전극(CE)이 배치될 수 있고 도시하지 않았으나 전술한 정공 제어층 및 정공 수송층 등의 기능층들이 배치될 수 있다.
한편, 마진영역(TA2)은 제1 컬러필터(321)와 투과영역(TA1)과 이격시킬 수 있다. 마진영역(TA2)은 공정 상 오차 등으로 인해서 제1 컬러필터(321)가 투과영역(TA1)에 중첩하는 문제를 방지하기 위한 영역이다.
본 발명의 표시장치(DD)는 마진영역(TA2)을 포함하여 제1 컬러필터(321)에 비중첩한 투과영역(TA1)을 확보할 수 있다. 다만, 본 발명의 실시예가 도 9에 제한되는 것은 아니며, 일 실시예에서 마진영역(TA2)은 생략될 수 있다. 이 경우 제1 컬러필터(321)가 제2 방향(DR2)의 반대방향으로 연장되어 화소정의막(PDL)과 동일한 경계를 가질 수 있다. 마진영역(TA2)이 생략될 경우, 차광층개구영역(TA)은 투과영역(TA1)과 동일한 영역일 수 있으며, 화소영역(PXA-R)은 마진영역(TA2)까지 확장될 수 있다.
투과영역(TA1)은 광학 센서의 센싱영역이 될 수 있다. 구체적으로, 투과영역(TA1)은 센서 모듈(SM, 도 2)과 같은 광학 센서의 센싱영역이 될 수 있다. 투과영역(TA1)을 포함하는 차광층개구영역(TA)은 광학 센서의 센싱영역이 될 수 있다.
본 발명의 표시장치(DD)는 제1 액티브영역(100SA, 도 2 참조)에 투과영역(TA1)을 포함하여 제1 액티브영역(100SA, 도 2 참조)의 광 투과율을 향상시킬 수 있다.
본 발명의 전자장치(1000, 도 2 참조)는 투과영역(TA1)을 포함하는 제1 액티브영역(100SA, 도 2 참조)을 포함하여, 센서 모듈(SM, 도 2)과 같은 전자 모듈에 보다 많은 양의 광을 전달할 수 있다.
도 10은 도 7의 III- III'에 대응하는 단면도이다.
도 10은 투과영역(TA1)에 대한 일 실시예의 단면도이다.
도 10을 참조하면, 투과영역(TA1)은 제1 방향(DR1) 상에서 주변영역들(NPXA) 사이에 배치될 수 있다.
차광층(310)에는 제1 차광층 개구부(310-OP1)가 정의될 수 있다. 제1 차광층 개구부(310-OP1)에 중첩하고, 화소정의막(PDL)에 비중첩한 영역은 투과영역(TA1)으로 정의될 수 있다. 투과영역(TA1)에는 별도의 컬러필터가 배치되지 않을 수 있다.
화소정의막(PDL)에는 제2 화소 개구부(PDL-OP2)가 정의될 수 있다. 제2 화소 개구부(PDL-OP2)에 중첩한 영역은 화소정의막개구영역(POP)으로 정의될 수 있다.
투과영역(TA1) 및 화소정의막개구영역(POP)에 대한 설명은 도 8 및 도 9에서 전술한 내용이 동일하게 적용될 수 있다.
제1 방향(DR1) 상에서, 투과영역(TA1)의 너비는 화소정의막개구영역(POP)의 너비보다 작을 수 있다. 즉, 투과영역(TA1)은 화소정의막개구영역(POP)의 일부에 중첩하는 것일 수 있다.
일 실시예에서, 투과영역(TA1)에 인접하게 배치된 제2 도전층(240)은 제2 너비(L2)를 가질 수 있다. 평면 상에서, 차광층(310)은 제2 도전층(240)을 커버하는 것일수 있으며, 차광층(310)은 제2 차광층 너비(D2)를 가질 수 있다.
한편, 도 8 및 도 10을 함께 참조하면, 도 10에 도시된 제2 도전층(240)의 제2 너비(L2)는 도 8에 도시된 제2 도전층(240)의 제1 너비(L1)보다 작을 수 있다.
이에 따라 제2 도전층(240)을 커버하는 차광층(310)은 제1 차광층 너비(D1)보다 작은 제2 차광층 너비(D2)를 가질 수 있다. 제2 도전층(240)의 너비가 제1 너비(L1)에서 제2 너비(L2)로 감소함에 따라, 제2 도전층(240)을 커버하는 차광층(310)의 너비도 제1 차광층 너비(D1)에서 제2 차광층 너비(D2)로 감소할 수 있다.
한편, 도 10에 도시된 제2 도전층(240)의 제2 너비(L2)는 도 7에 도시된 제2 부분(PT2)의 너비와 동일한 것일 수 있다.
투과영역(TA1)에 인접하게 배치된 제2 도전층(240)의 폭이 제1 너비(L1, 도 8 참조)보다 작은 제2 너비(L2)를 가짐에 따라, 제1 액티브영역(100SA, 도 6 참조)에서 투과영역(TA1)을 위한 공간이 확보될 수 있다.
다만 실시예가 이에 제한되는 것은 아니다.
예를 들어, 도 10에 도시된 2개의 도전층(220, 240) 중 어느 하나가 생략될 수도 있다. 구체적으로, 투과영역(TA1)에서 제1 방향(DR1)의 반대 방향에 배치된 제1 도전층(220) 및 제2 도전층(240)이 생략되고, 투과영역(TA1)에서 제1 방향(DR1)에 배치된 제1 도전층(220)이 유지될 수 있다. 또는 투과영역(TA1)에서 제1 방향(DR1)의 반대 방향에 배치된 제1 도전층(220) 및 제2 도전층(240)이 유지되고, 투과영역(TA1)에서 제1 방향(DR1)에 배치된 제1 도전층(220)이 삭제될 수 있다. 이에 따라, 평면 상에서 투과영역(TA1)이 더욱 확장될 수 있다.
투과영역(TA1)은 트랜지스터(TFT1, TFT2), 화소정의막(PDL), 제1 전극(AE1, AE2), 발광층(EL1, EL2), 제1 도전층(220), 제2 도전층(240), 제1 컬러필터(321) 및 차광층(310)과 비중첩한 영역일 수 있다. 이에 따라 투과영역(TA1)을 포함한 차광층개구영역(TA, 도 9 참조)의 광 투과율은 제1 화소영역(PXA-R 도 9 참조), 제2 화소영역(PXA-G 도 9 참조), 및 주변영역(NPXA)보다 높을 수 있다.
본 발명의 표시장치(DD)는 투과영역(TA1)을 포함하여 제1 액티브영역(100SA)의 광 투과율을 향상시킬 수 있다.
본 발명의 전자장치(1000, 도 2 참조)는 투과영역(TA1)을 포함하여 센서 모듈(SM, 도 2 참조)와 같은 전자 모듈에 광을 효과적으로 전달할 수 있다.
도 11은 도 6의 BB영역을 확대한 단면도이다.
도 11은 도 6에 도시된 제2 액티브영역(100AA)의 일부분을 확대한 것이다.
도 11을 참조하면, 제2 액티브영역(100AA, 도 6 참조)은 제1 내지 제3 화소영역(PXA-R', PXA-G', PXA-B')을 포함할 수 있다.
터치 전극(YT1)에는 제1 터치 개구부(MH1-R), 제2 터치 개구부(MH1-G) 및 제3 터치 개구부(MH1-B)가 정의될 수 있다. 제1 터치 개구부(MH1-R), 제2 터치 개구부(MH1-G) 및 제3 터치 개구부(MH1-B)는 제1 내지 제3 화소영역(PXA-R', PXA-G', PXA-B')을 각각 노출시키는 것일 수 있다.
도 7에 도시된 제1 액티브영역(100SA)과 비교하면, 제2 액티브영역(100AA, 도 6 참조)은 차광층개구영역(TA, 도 7 참조)을 포함하지 않는 것일 수 있다.
도 12는 도 11의 IV-IV'에 대응하는 단면도이다.
도 12는 제2 액티브영역(100AA, 도 6 참조)에 포함된 제1 화소영역(PXA-R'), 제2 화소영역(PXA-G'), 및 주변영역(NPXA)에 대한 단면도이다.
제2 액티브영역(100AA, 도 6 참조)은 차광층개구영역(TA)을 포함하지 않는다.
일 실시예에서, 차광층(310)에는 제1 발광소자(LD1) 및 제2 발광소자(LD2)에 중첩한 차광층 개구부(310-OP)가 정의될 수 있다. 차광층 개구부(310-OP)에 대응하는 영역은 제1 화소영역(PXA-R') 및 제2 화소영역(PXA-G')으로 정의된다. 차광층(310)에 중첩하는 영역은 주변영역(NPXA)으로 정의된다.
일 실시예에서, 화소정의막(PDL)에는 제1 발광소자(LD1)의 제1 전극(AE1) 및 제2 발광소자(LD2)의 제1 전극(AE2)을 노출시키는 화소 개구부(PDL-OP)가 정의될 수 있다. 화소 개구부(PDL-OP)에 대응하는 영역은 발광영역(LA)으로 정의되고, 화소정의막(PDL)에 대응하는 영역은 비발광영역(NLA)으로 정의된다.
한편, 제2 도전층(240)의 제3 너비는 제2 도전층(240)의 제1 너비(L1, 도 8 참조)와 동일할 수 있다. 본 발명에서, 제2 액티브영역(100AA, 도 6 참조)은 차광층개구영역(TA, 도 7 참조)을 포함하지 않기 때문에, 제2 도전층(240)의 제3 너비는 제2 도전층(240)의 제1 너비(L1, 도 8 참조)와 동일하다.
제2 도전층(240)을 커버하는 차광층(310)의 제3 차광층 너비(D3)는 제1 차광층 너비(D1)와 동일할 수 있다.
본 발명에서, 제2 액티브영역(100AA, 도 6 참조)은 차광층개구영역(TA, 도 7 참조)을 포함하지 않기 때문에, 제1 액티브영역(100SA, 도 6 참조)보다 낮은 광 투과율을 가질 수 있다.
한편, 제2 액티브영역(100AA)의 해상도는 제1 액티브영역(100SA)의 해상도와 동일하거나, 또는 더 높을 수 있다.
본 발명의 표시장치는 투과영역(TA1)을 포함하는 제1 액티브영역(100SA)을 포함하여 특정 영역에서 높은 광 투과율을 나타낼 수 있다.
본 발명의 전자장치는 투과영역(TA1)을 포함하는 제1 액티브영역(100SA)을 포함하여 특정 영역에서 광 투과율을 향상시키고, 전자 모듈의 신뢰성이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정해져야만 할 것이다.
표시패널 100
센서층 200
제1 화소영역, 제2 화소영역, 제3 화소영역 PXA-R, PXA-G, PXA-B
제1 발광소자, 제2 발광소자, 제3 발광소자 LD1, LD2, LD3
드레인 영역, 액티브영역, 소스 영역 DE, AC, SE
제1 트랜지스터, 제2 트랜지스터 TFT1, TFT2
TA: 차광층개구영역
TA1: 투과영역
TA2: 마진영역
SM: 센서 모듈
CM: 카메라 모듈
1000A: 표시영역
1000N: 비표시영역
1000SA: 제1 영역
1000AA: 제2 영역
1000CM: 제3 영역
100A: 액티브영역
100N: 비액티브영역
100SA: 제1 액티브영역
100AA: 제2 액티브영역
100CM: 제3 액티브영역

Claims (20)

  1. 제1 발광소자 및 상기 제1 발광소자에 인접한 제2 발광소자가 배치된 표시패널; 및
    상기 표시패널 상에 배치된 터치 전극을 포함하는 센서층; 을 포함하고,
    상기 터치 전극은 평면 상에서 제1 너비를 가지는 제1 부분, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하고,
    상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치된 것인 표시장치.
  2. 제1 항에 있어서,
    상기 제3 부분의 너비는 상기 제1 부분에서 상기 제2 부분 방향으로 갈수록 제1 너비에서 제2 너비로 점차 감소하는 표시장치.
  3. 제1 항에 있어서,
    상기 제1 부분의 연장방향과 상기 제2 부분의 연장방향은 서로 상이한 표시장치.
  4. 제1 항에 있어서,
    상기 센서층 상에 배치되는 반사 방지층을 더 포함하고,
    상기 반사 방지층은,
    상기 제1 발광소자를 커버하는 제1 컬러필터 및 상기 제2 발광소자를 커버하는 제2 컬러필터를 포함하는 컬러필터들; 및
    차광성 물질을 포함하는 차광층; 을 포함하는 표시장치.
  5. 제4 항에 있어서,
    상기 차광층에는 상기 제1 발광소자에 중첩한 제1 차광층 개구부 및 상기 제2 발광소자에 중첩한 제2 차광층 개구부를 포함하는 차광층 개구부들이 정의된 표시장치.
  6. 제5 항에 있어서,
    상기 표시패널은 상기 제1 차광층 개구부 및 상기 제1 컬러필터에 중첩하는 제1 화소영역, 상기 제2 차광층 개구부 및 상기 제2 컬러필터에 중첩하는 제2 화소영역, 상기 제1 차광층 개구부에 중첩하고 상기 컬러필터들에 비중첩하는 차광층개구영역, 및 상기 제1 화소영역, 상기 제2 화소영역, 및 상기 차광층개구영역을 둘러싸는 주변영역을 포함하는 표시장치.
  7. 제6 항에 있어서,
    평면 상에서 상기 터치 전극은 상기 주변영역에 중첩하는 표시장치.
  8. 제6 항에 있어서,
    상기 터치 전극에는 터치 개구부들이 정의되고,
    상기 터치 개구부들 중 어느 하나는 상기 제1 화소영역 및 상기 차광층개구영역에 중첩하고,
    상기 터치 개구부들 중 다른 하나는 상기 제2 화소영역에 중첩하고,
    상기 터치 전극은 상기 주변영역에 중첩하는 표시장치.
  9. 제6 항에 있어서,
    상기 표시패널은 제1 화소 개구부들 및 제2 화소 개구부들이 정의된 화소정의막을 더 포함하고,
    상기 제1 발광소자 및 상기 제2 발광소자는 상기 제1 화소 개구부들 중 어느 하나에 중첩하고,
    상기 제2 화소 개구부들은 상기 제1 발광소자 및 상기 제2 발광소자에 비중첩하는 표시장치.
  10. 제9 항에 있어서,
    상기 차광층개구영역은 상기 제2 화소 개구부들 중 어느 하나에 중첩하는 투과영역을 포함하는 표시장치.
  11. 제10 항에 있어서,
    상기 차광층개구영역은 상기 화소정의막에 중첩하는 마진영역을 더 포함하는 표시장치.
  12. 제10 항에 있어서,
    상기 표시패널은 상기 제1 화소 개구부에 대응되는 발광영역, 상기 제2 화소 개구부에 대응되는 화소정의막개구영역, 및 상기 발광영역과 상기 화소정의막개구영역을 둘러싸는 비발광영역을 포함하는 표시장치.
  13. 제12 항에 있어서,
    평면 상에서, 상기 투과영역은 상기 화소정의막개구영역의 일부에 중첩하는 표시장치.
  14. 제1 발광소자가 배치된 제1 화소영역, 제1 방향 상에서 상기 제1 화소영역과 이웃하고 제2 발광소자가 배치된 제2 화소영역, 및 광이 투과하고 상기 제1 방향과 교차하는 제2 방향 상에서 상기 제1 화소영역과 이웃하는 차광층개구영역을 포함하는 표시패널; 및
    상기 표시패널 상에 배치되고 상기 제1 화소영역 및 상기 차광층개구영역을 노출시키는 제1 터치 개구부 및 상기 제2 화소영역을 노출시키는 제2 터치개구부가 정의된 터치 전극을 포함하는 센서층; 을 포함하고,
    상기 터치 전극 중 상기 차광층개구영역에 인접한 부분의 너비는 상기 제1 화소영역 및 상기 제2 화소영역에 인접한 부분의 너비보다 작은 표시장치.
  15. 제14 항에 있어서,
    컬러필터들 및 차광층을 포함하고 상기 센서층 상에 배치되는 반사방지층을 더 포함하고,
    상기 차광층에는 상기 제1 화소영역, 상기 제2 화소영역, 및 상기 차광층개구영역에 중첩하는 차광층 개구부들이 정의되고,
    상기 표시패널은 상기 차광층과 중첩한 주변영역을 더 포함하는 표시장치.
  16. 제15 항에 있어서,
    상기 컬러필터들은 상기 주변영역의 적어도 일부, 제1 화소영역, 및 상기 제2 화소영역에 중첩하고, 상기 차광층개구영역에 비중첩하는 표시장치.
  17. 제15 항에 있어서,
    상기 표시패널은 화소정의막을 더 포함하고,
    상기 화소정의막에는 각각이 상기 제1 발광소자와 상기 제2 발광소자를 노출시키는 제1 화소 개구부들 및 상기 제1 화소 개구부들과 이격된 제2 화소 개구부들이 정의되는 표시장치.
  18. 제17 항에 있어서,
    상기 표시패널은 상기 제1 화소 개구부들에 중첩한 발광영역, 상기 화소정의막에 중첩한 비발광영역, 및 상기 제2 화소 개구부들에 중첩한 화소정의막개구영역을 포함하고,
    상기 차광층개구영역은 상기 화소정의막개구영역에 중첩한 투과영역 및 상기 비발광영역에 중첩한 마진영역을 포함하는 표시장치.
  19. 차광층개구영역, 화소영역, 및 주변영역을 포함하고 광 신호가 투과하는 제1 액티브영역, 상기 화소영역 및 상기 주변영역을 포함하고 상기 제1 액티브영역에 인접한 제2 액티브영역을 포함하는 표시영역이 정의된 표시장치; 및
    상기 제1 액티브영역에 중첩하고 상기 표시장치 아래에 배치된 전자 모듈; 을 포함하고,
    상기 표시장치는,
    제1 발광소자 및 상기 제1 발광소자에 인접한 제2 발광소자가 배치된 표시패널; 및
    상기 표시패널 상에 배치된 터치 전극을 포함하는 센서층; 을 포함하고,
    상기 터치 전극은 평면 상에서 제1 너비를 가지는 제1 부분, 상기 제1 너비보다 작은 제2 너비를 가지는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하고,
    상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 발광소자 및 상기 제2 발광소자 사이에 배치되고,
    상기 제1 발광소자 및 상기 제2 발광소자는 상기 제1 액티브영역의 상기 화소영역에 중첩하고, 상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 액티브영역의 상기 주변영역에 중첩한 전자장치.
  20. 제19 항에 있어서,
    상기 전자 모듈은 조도 센서인 전자장치.
KR1020210105431A 2021-08-10 2021-08-10 표시장치 및 이를 포함하는 전자장치 KR20230023865A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210105431A KR20230023865A (ko) 2021-08-10 2021-08-10 표시장치 및 이를 포함하는 전자장치
US17/662,504 US20230050385A1 (en) 2021-08-10 2022-05-09 Display device including transmission regions and electronic device including the same
CN202210851684.0A CN115707312A (zh) 2021-08-10 2022-07-19 显示装置和包括该显示装置的电子装置
CN202221864653.0U CN218456643U (zh) 2021-08-10 2022-07-19 显示装置和包括该显示装置的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210105431A KR20230023865A (ko) 2021-08-10 2021-08-10 표시장치 및 이를 포함하는 전자장치

Publications (1)

Publication Number Publication Date
KR20230023865A true KR20230023865A (ko) 2023-02-20

Family

ID=85121261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210105431A KR20230023865A (ko) 2021-08-10 2021-08-10 표시장치 및 이를 포함하는 전자장치

Country Status (3)

Country Link
US (1) US20230050385A1 (ko)
KR (1) KR20230023865A (ko)
CN (2) CN218456643U (ko)

Also Published As

Publication number Publication date
CN115707312A (zh) 2023-02-17
US20230050385A1 (en) 2023-02-16
CN218456643U (zh) 2023-02-07

Similar Documents

Publication Publication Date Title
US20230397452A1 (en) Display device
KR20200029682A (ko) 표시장치
TWM546601U (zh) 有機發光二極體顯示裝置
KR20200128253A (ko) 표시장치
KR20210145028A (ko) 표시 장치
KR20210109716A (ko) 표시장치
US20240114743A1 (en) Display module having increased transmittance and electronic device including the display module
CN115347019A (zh) 显示装置和制造显示装置的方法
CN115394808A (zh) 电子装置
KR20220165875A (ko) 표시장치 및 이를 포함하는 전자 장치
KR20230023865A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230033760A (ko) 표시장치 및 이를 포함하는 전자장치
KR20220045608A (ko) 표시장치
CN219124695U (zh) 显示装置
US20230276681A1 (en) Display device including a light control layer and an input sensor
CN218417159U (zh) 显示装置
US20240114734A1 (en) Display device, electronic device including the same
US20220336781A1 (en) Display device
KR20220168639A (ko) 표시장치, 전자장치 및 표시장치 제조방법
KR20230060571A (ko) 표시 장치
KR20230039822A (ko) 표시장치, 전자장치 및 표시장치 제조방법
KR20230115370A (ko) 표시패널, 및 이를 포함하는 전자장치
KR20230148444A (ko) 전자 장치
KR20230008957A (ko) 전자 장치
KR20230051382A (ko) 표시 장치