KR20230006768A - 적층체, 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법 - Google Patents

Abstract

본 발명은, 지지 기재와, 실리콘 수지층과, 기판을 이 순서로 구비하고, 상기 실리콘 수지층이, 지르코늄, 알루미늄, 및 주석으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는, 내발포성이 우수한 적층체를 제공한다.

Description

적층체, 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법{LAMINATE, SILICONE RESIN LAYER-ATTACHED SUPPORT SUBSTRATE, SILICONE RESIN LAYER-ATTACHED RESIN SUBSTRATE, AND METHOD FOR PRODUCING ELECTRONIC DEVICE}

본 발명은 적층체, 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법에 관한 것이다.

최근, 태양 전지 (PV), 액정 패널 (LCD), 유기 EL 패널 (OLED), 전자파, X 선, 자외선, 가시광선, 적외선 등을 감지하는 수신 센서 패널 등의 디바이스 (전자기기) 의 박형화, 경량화가 진행되고 있으며, 이들 디바이스에 사용하는 유리 기판으로 대표되는 기판의 박판화가 진행되고 있다. 박판화에 의해 기판의 강도가 부족하면, 디바이스의 제조 공정에 있어서, 기판의 핸들링성이 저하된다.

최근에는, 상기의 과제에 대응하기 위해, 유리 기판과 보강판을 적층한 유리 적층체를 준비하고, 유리 적층체의 유리 기판 상에 표시 장치 등의 전자 디바이스용 부재를 형성한 후, 유리 기판으로부터 보강판을 분리하는 방법이 제안되어 있다 (예를 들어, 특허문헌 1). 보강판은, 지지판과, 그 지지판 상에 고정된 실리콘 수지층을 갖고, 실리콘 수지층과 유리 기판이 박리 가능하게 밀착된다.

국제 공개 제2007/018028호

박막 트랜지스터 등에 사용되는 재료로서 예를 들어, 600 ℃ 이하에서 형성되는 저온 폴리실리콘 (LTPS) 이 알려져 있다.

전자 디바이스용 부재 (의 일부) 로서 LTPS 를 사용하는 경우, 유리 적층체에 대해, 예를 들어, 불활성 가스 분위기하에서, 500 ∼ 600 ℃ 의 고온에서의 가열 처리가 실시된다.

또, 반도체 제조 공정에 있어서도, 금속 배선의 어닐링 (신터링) 이나, 고신뢰성의 절연막을 형성하기 위해, 고온 CVD 성막 등이 실시되고 있으며, 400 ℃ 이상의 고온 내성이 필요하다.

본 발명자들은, 특허문헌 1 에 기재된 유리 적층체를 준비하고, 상기 조건하에서의 가열 처리를 실시한 결과, 유리 적층체 중의 실리콘 수지층에 기포가 발생하는 경우가 있는 것을 지견하였다.

본 발명은 상기 실정을 감안하여, 내발포성이 우수한 적층체를 제공하는 것을 과제로 한다.

본 발명은, 상기 적층체에 적용할 수 있는 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법을 제공하는 것도 과제로 한다.

본 발명자들은 상기 과제를 해결하기 위해서 예의 검토한 결과, 이하의 구성에 의해 상기 과제를 해결할 수 있는 것을 알아내었다.

[1] 지지 기재와, 실리콘 수지층과, 기판을 이 순서로 구비하고, 상기 실리콘 수지층이, 지르코늄, 알루미늄, 및 주석으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는, 적층체.

[2] 상기 실리콘 수지층이, 지르코늄 및 주석으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는, 상기 [1] 에 기재된 적층체.

[3] 상기 실리콘 수지층이, 지르코늄의 원소를 함유하는, 상기 [1] 또는 [2] 에 기재된 적층체.

[4] 상기 실리콘 수지층 중에 있어서의 상기 금속의 원소의 각각의 함유량이 0.02 ∼ 1.5 질량％ 인, 상기 [1] ∼ [3] 중 어느 하나에 기재된 적층체.

[5] 복수의 상기 기판이, 상기 실리콘 수지층을 개재하여, 상기 지지 기재에 적층되어 있는, 상기 [1] ∼ [4] 중 어느 하나에 기재된 적층체.

[6] 상기 기판이 유리 기판인, 상기 [1] ∼ [5] 중 어느 하나에 기재된 적층체.

[7] 상기 기판이 수지 기판인, 상기 [1] ∼ [5] 중 어느 하나에 기재된 적층체.

[8] 상기 수지 기판이 폴리이미드 수지 기판인, 상기 [7] 에 기재된 적층체.

[9] 상기 기판이 반도체 재료를 함유하는 기판인, 상기 [1] ∼ [5] 중 어느 하나에 기재된 적층체.

[10] 상기 반도체 재료가 Si, SiC, GaN, 산화갈륨 또는 다이아몬드인, 상기 [9] 에 기재된 적층체.

[11] 지지 기재와, 실리콘 수지층을 이 순서로 구비하고, 상기 실리콘 수지층이, 지르코늄, 알루미늄, 및 주석으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는, 실리콘 수지층이 부착된 지지 기재.

[12] 상기 [1] ∼ [10] 중 어느 하나에 기재된 적층체의 상기 기판의 표면 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과, 상기 전자 디바이스용 부재가 부착된 적층체로부터 상기 지지 기재 및 상기 실리콘 수지층을 함유하는 실리콘 수지층이 부착된 지지 기재를 제거하여, 상기 기판과 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 전자 디바이스의 제조 방법.

[13] 수지 기판과, 실리콘 수지층을 이 순서로 구비하고, 상기 실리콘 수지층이, 지르코늄, 알루미늄, 및 주석으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는, 실리콘 수지층이 부착된 수지 기판.

[14] 상기 [13] 에 기재된 실리콘 수지층이 부착된 수지 기판과, 지지 기재를 사용하여 적층체를 형성하는 공정과, 상기 적층체의 상기 수지 기판의 표면 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과, 상기 전자 디바이스용 부재가 부착된 적층체로부터 상기 지지 기재 및 상기 실리콘 수지층을 제거하여, 상기 수지 기판과 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 전자 디바이스의 제조 방법.

본 발명에 의하면, 내발포성이 우수한 적층체를 제공할 수 있다.

본 발명에 의하면, 상기 적층체에 적용할 수 있는 실리콘 수지층이 부착된 지지 기재, 실리콘 수지층이 부착된 수지 기판, 및 전자 디바이스의 제조 방법을 제공할 수도 있다.

도 1 은, 본 발명에 관련된 유리 적층체의 일 실시형태의 모식적 단면도이다.
도 2(A) 및 도 2(B) 는, 본 발명에 관련된 전자 디바이스의 제조 방법의 일 실시형태를 공정순으로 나타내는 모식적 단면도이다.

이하, 본 발명을 실시하기 위한 형태에 대해 도면을 참조하여 설명하지만, 본 발명은 이하의 실시형태에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 이하의 실시형태에 여러 가지 변형 및 치환을 가할 수 있다.

도 1 은, 본 발명에 관련된 적층체의 일 양태인 유리 적층체의 일 실시형태의 모식적 단면도이다.

도 1 에 나타내는 바와 같이, 유리 적층체 (10) 는, 지지 기재 (12) 및 유리 기판 (16) 과, 그들 사이에 배치된 실리콘 수지층 (14) 을 함유하는 적층체이다. 실리콘 수지층 (14) 은, 그 일방의 면이 지지 기재 (12) 에 접함과 함께, 그 타방의 면이 유리 기판 (16) 의 제 1 주면 (16a) 에 접하고 있다.

유리 적층체 (10) 에 있어서, 실리콘 수지층 (14) 과 유리 기판 (16) 사이의 박리 강도가, 실리콘 수지층 (14) 과 지지 기재 (12) 사이의 박리 강도보다 낮고, 실리콘 수지층 (14) 과 유리 기판 (16) 이 박리되어, 실리콘 수지층 (14) 및 지지 기재 (12) 의 적층체와, 유리 기판 (16) 으로 분리된다. 바꿔 말하면, 실리콘 수지층 (14) 은 지지 기재 (12) 상에 고정되어 있고, 유리 기판 (16) 은 실리콘 수지층 (14) 상에 박리 가능하게 적층되어 있다.

지지 기재 (12) 및 실리콘 수지층 (14) 으로 이루어지는 2 층 부분은, 유리 기판 (16) 을 보강하는 기능을 갖는다. 유리 적층체 (10) 의 제조를 위해서 미리 제조되는 지지 기재 (12) 및 실리콘 수지층 (14) 으로 이루어지는 2 층 부분을 실리콘 수지층이 부착된 지지 기재 (18) 라고 한다.

이 유리 적층체 (10) 는, 후술하는 순서에 의해, 유리 기판 (16) 과, 실리콘 수지층이 부착된 지지 기재 (18) 로 분리된다. 실리콘 수지층이 부착된 지지 기재 (18) 는, 새로운 유리 기판 (16) 과 적층되어, 새로운 유리 적층체 (10) 로서 재이용할 수 있다.

지지 기재 (12) 와 실리콘 수지층 (14) 사이의 박리 강도는 박리 강도 (x) 이고, 지지 기재 (12) 와 실리콘 수지층 (14) 사이에 박리 강도 (x) 를 초과하는 박리 방향의 응력이 가해지면, 지지 기재 (12) 와 실리콘 수지층 (14) 이 박리된다. 실리콘 수지층 (14) 과 유리 기판 (16) 사이의 박리 강도는 박리 강도 (y) 이고, 실리콘 수지층 (14) 과 유리 기판 (16) 사이에 박리 강도 (y) 를 초과하는 박리 방향의 응력이 가해지면, 실리콘 수지층 (14) 과 유리 기판 (16) 이 박리된다.

유리 적층체 (10) 에 있어서는, 상기 박리 강도 (x) 는 상기 박리 강도 (y) 보다 높다. 따라서, 유리 적층체 (10) 에 지지 기재 (12) 와 유리 기판 (16) 을 박리하는 방향의 응력이 가해지면, 유리 적층체 (10) 는, 실리콘 수지층 (14) 과 유리 기판 (16) 사이에서 박리되어, 유리 기판 (16) 과 실리콘 수지층이 부착된 지지 기재 (18) 로 분리된다.

박리 강도 (x) 는, 박리 강도 (y) 와 비교하여, 충분히 높은 것이 바람직하다.

지지 기재 (12) 에 대한 실리콘 수지층 (14) 의 부착력을 높이기 위해서는, 후술하는 경화성 실리콘을 지지 기재 (12) 상에서 경화시켜 실리콘 수지층 (14) 을 형성하는 것이 바람직하다. 경화시의 접착력으로, 지지 기재 (12) 에 대해 높은 결합력으로 결합한 실리콘 수지층 (14) 을 형성할 수 있다.

한편, 경화 후의 실리콘 수지의 유리 기판 (16) 에 대한 결합력은, 상기 경화시에 생기는 결합력보다 낮은 것이 통례이다. 따라서, 지지 기재 (12) 상에서 실리콘 수지층 (14) 을 형성하고, 그 후 실리콘 수지층 (14) 의 면에 유리 기판 (16) 을 적층함으로써, 유리 적층체 (10) 를 제조할 수 있다.

이하에서는, 먼저, 유리 적층체 (10) 를 구성하는 각 층 (지지 기재 (12), 유리 기판 (16), 실리콘 수지층 (14)) 에 대해 상세히 서술하고, 그 후, 유리 적층체의 제조 방법에 대해 상세히 서술한다.

<지지 기재>

지지 기재 (12) 는, 유리 기판 (16) 을 지지하여 보강하는 부재이다.

지지 기재 (12) 로는, 예를 들어, 유리판, 플라스틱판, 금속판 (예를 들어, SUS 판) 등이 사용된다. 통상적으로, 지지 기재 (12) 는 유리 기판 (16) 과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 유리 기판 (16) 과 동일 재료로 형성되는 것이 보다 바람직하다. 특히, 지지 기재 (12) 는, 유리 기판 (16) 과 동일한 유리 재료로 이루어지는 유리판인 것이 바람직하다.

지지 기재 (12) 의 두께는, 유리 기판 (16) 보다 두꺼워도 되고, 얇아도 된다. 유리 적층체 (10) 의 취급성의 점에서는, 지지 기재 (12) 의 두께는 유리 기판 (16) 보다 두꺼운 것이 바람직하다.

지지 기재 (12) 가 유리판인 경우, 유리판의 두께는, 취급하기 쉽고, 잘 균열되지 않는 등의 이유에서, 0.03 ㎜ 이상인 것이 바람직하다. 유리판의 두께는, 유리 기판을 박리할 때, 균열되지 않고 적당히 휘는 강성이 요망되는 이유에서, 1.0 ㎜ 이하인 것이 바람직하다.

지지 기재 (12) 와 유리 기판 (16) 의 25 ∼ 300 ℃ 에 있어서의 평균 선팽창 계수의 차는, 10 × 10^-7/℃ 이하가 바람직하고, 3 × 10^-7/℃ 이하가 보다 바람직하고, 1 × 10^-7/℃ 이하가 더욱 바람직하다.

<유리 기판>

유리 기판 (16) 의 유리의 종류는 특별히 제한되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다라임 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로는, 산화물 환산에 의한 산화규소의 함유량이 40 ∼ 90 질량％ 인 유리가 바람직하다.

유리 기판 (16) 으로서, 보다 구체적으로는, LCD, OLED 와 같은 표시 장치용의 유리 기판, 전자파, X 선, 자외선, 가시광선, 적외선 등의 수신 센서 패널용의 유리 기판으로서 무알칼리 붕규산 유리로 이루어지는 유리판 (아사히 가라스 주식회사 제조 상품명 「AN100」) 을 들 수 있다.

유리 기판 (16) 의 두께는, 박형화 및/또는 경량화의 관점에서, 0.5 ㎜ 이하가 바람직하고, 0.4 ㎜ 이하가 보다 바람직하고, 0.2 ㎜ 이하가 더욱 바람직하고, 0.10 ㎜ 이하가 특히 바람직하다. 0.5 ㎜ 이하인 경우, 유리 기판 (16) 에 양호한 플렉시블성을 부여하는 것이 가능하다. 0.2 ㎜ 이하인 경우, 유리 기판 (16) 을 롤상으로 권취하는 것이 가능하다.

유리 기판 (16) 의 두께는, 유리 기판 (16) 의 취급이 용이한 점에서, 0.03 ㎜ 이상이 바람직하다.

또한 유리 기판 (16) 의 면적 (주면의 면적) 은 특별히 제한되지 않지만, 300 ㎠ 이상인 것이 바람직하다.

유리 기판 (16) 은 2 층 이상으로 되어 있어도 되고, 이 경우, 각각의 층을 형성하는 재료는 동종 재료이어도 되고, 이종 재료이어도 된다. 이 경우, 「유리 기판 (16) 의 두께」 는 모든 층의 합계의 두께를 의미하는 것으로 한다.

유리 기판 (16) 의 제조 방법은 특별히 제한되지 않고, 통상적으로, 유리 원료를 용융시켜, 용융 유리를 판상으로 성형하여 얻어진다. 이와 같은 성형 방법은, 일반적인 것이어도 되고, 예를 들어, 플로트법, 퓨전법, 슬롯 다운드로법 등을 들 수 있다.

<실리콘 수지층>

실리콘 수지층 (14) 은, 유리 기판 (16) 의 위치 어긋남을 방지함과 함께, 유리 기판 (16) 이 분리 조작에 의해 파손되는 것을 방지한다. 실리콘 수지층 (14) 의 유리 기판 (16) 과 접하는 표면 (14a) 은, 유리 기판 (16) 의 제 1 주면 (16a) 에 밀착된다.

실리콘 수지층 (14) 과 유리 기판 (16) 은, 약한 접착력이나 반데르발스력에서 기인하는 결합력으로 결합하고 있는 것으로 생각된다.

실리콘 수지층 (14) 은, 강한 결합력으로 지지 기재 (12) 표면에 결합되어 있고, 양자의 밀착성을 높이는 방법으로는, 공지된 방법을 채용할 수 있다. 예를 들어, 후술하는 바와 같이, 실리콘 수지층 (14) 을 지지 기재 (12) 표면 상에서 형성함 (보다 구체적으로는, 소정의 실리콘 수지를 형성할 수 있는 경화성 실리콘 (오르가노폴리실록산) 을 지지 기재 (12) 상에서 경화시킴) 으로써, 실리콘 수지층 (14) 중의 실리콘 수지를 지지 기재 (12) 표면에 접착시켜, 높은 결합력을 얻을 수 있다. 지지 기재 (12) 표면과 실리콘 수지층 (14) 사이에 강한 결합력을 발생시키는 처리 (예를 들어, 커플링제를 사용한 처리) 를 실시하여 지지 기재 (12) 표면과 실리콘 수지층 (14) 사이의 결합력을 높일 수 있다.

실리콘 수지층 (14) 의 두께는 특별히 제한되지 않지만, 100 ㎛ 이하가 바람직하고, 50 ㎛ 이하가 보다 바람직하고, 10 ㎛ 이하가 더욱 바람직하다. 하한은 특별히 제한되지 않지만, 0.001 ㎛ 이상인 경우가 많다. 실리콘 수지층 (14) 의 두께가 이와 같은 범위이면, 실리콘 수지층 (14) 에 크랙이 잘 생기지 않고, 실리콘 수지층 (14) 과 유리 기판 (16) 사이에 기포나 이물질이 개재되는 일이 있어도, 유리 기판 (16) 의 변형 결함의 발생을 억제할 수 있다.

상기 두께는 평균 두께를 의도하고, 5 점 이상의 임의의 위치에 있어서의 실리콘 수지층 (14) 의 두께를 접촉식 막두께 측정 장치로 측정하고, 그것들을 산술 평균낸 것이다.

실리콘 수지층 (14) 의 유리 기판 (16) 측의 표면의 표면 조도 Ra 는 특별히 제한되지 않지만, 유리 기판 (16) 의 적층성 및 박리성이 보다 우수한 점에서, 0.1 ∼ 20 ㎚ 가 바람직하고, 0.1 ∼ 10 ㎚ 가 보다 바람직하다.

표면 조도 Ra 의 측정 방법으로는, JIS B 0601-2001 에 준하여 실시되고, 임의의 5 지점 이상의 점에 있어서 측정된 Ra 를, 산술 평균낸 값이 상기 표면 조도 Ra 에 해당한다.

(특정 원소)

실리콘 수지층은, 지르코늄 (Zr), 알루미늄 (Al), 및 주석 (Sn) 으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소 (이후, 이들을 총칭하여 「특정 원소」 라고도 칭한다) 를 함유한다.

이들 특정 원소가 실리콘 수지층에 함유됨으로써, 불활성 가스 분위기하에서의 고온 가열 처리 (예를 들어 500 ∼ 600 ℃) 시에, 실리콘 수지층에 있어서의 기포의 발생이 억제된다. 즉, 내발포성이 우수하다.

상기 효과가 얻어지는 이유 (메커니즘) 는 분명하지 않지만, 상기 특정 원소에 의해 실리콘 수지층에 있어서 중합 반응이 진행되는, 실리콘 수지층에 있어서의 분해 부분을 상기 특정 원소가 가교하는 등의 이유가 생각된다.

상기 특정 원소 중, 내발포성이 보다 우수하다는 이유에서, 실리콘 수지층은, 지르코늄 (Zr) 및 주석 (Sn) 으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소를 함유하는 것이 바람직하고, 지르코늄 (Zr) 의 원소를 함유하는 것이 보다 바람직하다.

가열 처리 후에 실리콘 수지층으로부터 유리 기판을 분리하기 쉽다는 이유에서는, 실리콘 수지층은 Zr 및 Sn 을 함유하는 것이 바람직하다.

실리콘 수지층 중에 있어서의 상기 특정 원소의 각각의 함유량은, 내발포성이 보다 우수하다는 이유에서, 0.02 ∼ 1.5 질량％ 가 바람직하고, 0.03 ∼ 1.0 질량％ 가 보다 바람직하고, 0.04 ∼ 0.3 질량％ 가 더욱 바람직하고, 0.06 ∼ 0.3 질량％ 가 특히 바람직하다.

이 함유량은, 실리콘 수지층의 질량을 100 질량％ 로 했을 경우에 있어서의 상기 특정 원소의 비율 (단위 : 질량％) 이다.

이 함유량은, 상기 특정 원소의 「합계의 함유량」 이 아니라, 상기 특정 원소의 「각각 단독의 함유량」 을 의미한다.

실리콘 수지층에는, 상기 서술한 특정 원소 이외의 다른 금속의 원소 (이후, 간단히 「다른 금속 원소」 라고도 칭한다) 가 함유되어 있어도 된다.

실리콘 수지층 중에 있어서의 상기 특정 원소 및 상기 다른 금속 원소의 형태는, 금속의 형태, 이온의 형태, 화합물의 형태, 및 착물의 형태 중 어느 것이어도 된다.

실리콘 수지층 중에 있어서의 특정 원소 및 상기 다른 금속 원소의 측정 방법은 특별히 제한되지 않고, 공지된 방법을 채용할 수 있고, 예를 들어, ICP 발광 분광 분석법 (ICP-AES), 또는 ICP 질량 분석법 (ICP-MS) 을 들 수 있다. 상기 방법에 사용되는 장치로는, 유도 결합형 플라즈마 발광 분광 분석 장치 PS3520UVDDII (히타치 하이테크놀로지즈사), 유도 결합 플라즈마 (트리플 사중극) 질량 분석계 Agilent8800 (Agilent technologies 사) 을 들 수 있다.

상기한 방법에 의한 구체적인 순서의 일례로는, 먼저, 실리콘 수지층의 질량을 측정한다. 다음으로, 산소 버너 등을 사용하여, 실리콘 수지층을 산화시켜, 실리카화한다. 그 후, 산화된 실리콘 수지층으로부터 SiO₂ 성분을 제거하기 위해, 산화된 실리콘 수지층을 불산으로 세정한다. 얻어진 잔류물을 염산에 용해시키고, 상기 서술한 ICP 발광 분광 분석법 (ICP-AES), 또는 ICP 질량 분석법 (ICP-MS) 으로 소정의 특정 원소 및/또는 다른 금속 원소의 정량을 실시한다. 그 후, 미리 측정해 둔 실리콘 수지층의 질량에 대한, 특정 원소 또는 다른 금속 원소의 함유량을 산출한다.

특정 원소를 함유하는 실리콘 수지층을 형성하는 방법은 특별히 제한되지 않고, 예를 들어, 후술하는 경화성 실리콘 및 특정 원소를 함유하는 금속 화합물을 함유하는 경화성 조성물을 사용하여 실리콘 수지층을 형성하는 방법을 들 수 있다.

다른 금속 원소를 실리콘 수지층에 도입하는 방법으로는, 예를 들어, 상기 특정 원소와 동일하게, 후술하는 경화성 실리콘, 특정 원소를 함유하는 금속 화합물, 및 다른 금속 원소를 함유하는 금속 화합물을 함유하는 상기 경화성 조성물을 사용하여 실리콘 수지층을 형성하는 방법을 들 수 있다.

자세한 것은, 후단에서 상세히 서술한다.

(실리콘 수지)

실리콘 수지층 (14) 은, 주로, 실리콘 수지로 이루어진다.

일반적으로, 오르가노실록시 단위에는, M 단위라고 불리는 1 관능 오르가노실록시 단위, D 단위라고 불리는 2 관능 오르가노실록시 단위, T 단위라고 불리는 3 관능 오르가노실록시 단위, 및 Q 단위라고 불리는 4 관능 오르가노실록시 단위가 있다. Q 단위는 규소 원자에 결합한 유기기 (규소 원자에 결합한 탄소 원자를 갖는 유기기) 를 갖지 않는 단위이지만, 본 발명에 있어서는 오르가노실록시 단위 (함규소 결합 단위) 로 간주한다. M 단위, D 단위, T 단위, Q 단위를 형성하는 모노머를, 각각 M 모노머, D 모노머, T 모노머, Q 모노머라고도 한다.

전체 오르가노실록시 단위란, M 단위, D 단위, T 단위, 및 Q 단위의 합계를 의도한다. M 단위, D 단위, T 단위, 및 Q 단위의 수 (몰량) 의 비율은, ²⁹Si-NMR 에 의한 피크 면적비의 값으로부터 계산할 수 있다.

오르가노실록시 단위에 있어서, 실록산 결합은 2 개의 규소 원자가 1 개의 산소 원자를 개재하여 결합한 결합이므로, 실록산 결합에 있어서의 규소 원자 1 개당 산소 원자는 1/2 개로 간주하여, 식 중 O_1/2 로 표현된다. 보다 구체적으로는, 예를 들어, 1 개의 D 단위에 있어서는, 그 1 개의 규소 원자는 2 개의 산소 원자와 결합하여, 각각의 산소 원자는 다른 단위의 규소 원자와 결합하고 있으므로, 그 식은 -O_1/2-(R)₂Si-O_1/2- (R 은 수소 원자 또는 유기기를 나타낸다) 가 된다. O_1/2 가 2 개 존재하므로, D 단위는 (R)₂SiO_2/2 (바꾸어 말하면, (R)₂SiO) 로 표현되는 것이 통상적이다.

이하의 설명에 있어서, 다른 규소 원자에 결합한 산소 원자 O^* 는, 2 개의 규소 원자 사이를 결합하는 산소 원자이고, Si-O-Si 로 나타내는 결합 중의 산소 원자를 의도한다. 따라서, O^* 는, 2 개의 오르가노실록시 단위의 규소 원자 사이에 1 개 존재한다.

M 단위란, (R)₃SiO_1/2 로 나타내는 오르가노실록시 단위를 의도한다. 여기서, R 은 수소 원자 또는 유기기를 나타낸다. (R) 의 뒤에 기재된 숫자 (여기서는, 3) 는, 수소 원자 또는 유기기가 3 개 규소 원자에 결합하는 것을 의도한다. 요컨대, M 단위는, 1 개의 규소 원자와, 3 개의 수소 원자 또는 유기기와, 1 개의 산소 원자 O^* 를 갖는다. 보다 구체적으로는, M 단위는, 1 개의 규소 원자에 결합한 3 개의 수소 원자 또는 유기기와, 1 개의 규소 원자에 결합한 산소 원자 O^* 를 갖는다.

D 단위란, (R)₂SiO_2/2 (R 은 수소 원자 또는 유기기를 나타낸다) 로 나타내는 오르가노실록시 단위를 의도한다. 요컨대, D 단위는, 1 개의 규소 원자를 갖고, 그 규소 원자에 결합한 2 개의 수소 원자 또는 유기기와, 다른 규소 원자에 결합한 산소 원자 O^* 를 2 개 갖는 단위이다.

T 단위란, RSiO_3/2 (R 은 수소 원자 또는 유기기를 나타낸다) 로 나타내는 오르가노실록시 단위를 의도한다. 요컨대, T 단위는, 1 개의 규소 원자를 갖고, 그 규소 원자에 결합한 1 개의 수소 원자 또는 유기기와, 다른 규소 원자에 결합한 산소 원자 O^* 를 3 개 갖는 단위이다.

Q 단위란, SiO₂ 로 나타내는 오르가노실록시 단위를 의도한다. 요컨대, Q 단위는, 1 개의 규소 원자를 갖고, 다른 규소 원자에 결합한 산소 원자 O^* 를 4 개 갖는 단위이다.

유기기로는, 예를 들어, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 시클로헥실기, 헵틸기 등의 알킬기 ; 페닐기, 톨릴기, 자일릴기, 나프틸기 등의 아릴기 ; 벤질기, 페네틸기 등의 아르알킬기 ; 할로겐화알킬기 (예를 들어, 클로로메틸기, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등) 등의 할로겐 치환의 1 가의 탄화수소기를 들 수 있다. 유기기로는, 탄소수 1 ∼ 12 (바람직하게는 탄소수 1 ∼ 10 정도) 의 비치환 또는 할로겐 치환의 1 가의 탄화수소기가 바람직하다.

실리콘 수지층 (14) 을 구성하는 실리콘 수지는 그 구조는 특별히 제한되지 않지만, 유리 기판 (16) 의 적층성 및 박리성의 밸런스가 보다 우수한 점에서, (R)₃SiO_1/2 로 나타내는 오르가노실록시 단위 (M 단위) 및 (R)SiO_3/2 로 나타내는 오르가노실록시 단위 (T 단위) 로 이루어지는 군에서 선택되는 적어도 1 종의 특정 오르가노실록시 단위를 함유하는 것이 바람직하다.

상기 특정 오르가노실록시 단위의 비율이, 전체 오르가노실록시 단위에 대하여, 60 몰％ 이상인 것이 바람직하고, 80 몰％ 이상인 것이 보다 바람직하다. 상한은 특별히 제한되지 않지만, 100 몰％ 이하인 경우가 많다.

M 단위, T 단위의 수 (몰량) 의 비율은, ²⁹Si-NMR 에 의한 피크 면적비의 값으로부터 계산할 수 있다.

(경화성 실리콘)

실리콘 수지는, 통상적으로, 경화 처리에 의해 그 실리콘 수지가 될 수 있는 경화성 실리콘을 경화 (가교 경화) 시켜 얻어진다. 요컨대, 실리콘 수지는, 경화성 실리콘의 경화물에 해당한다.

경화성 실리콘은, 그 경화 기구에 의해 축합 반응형 실리콘, 부가 반응형 실리콘, 자외선 경화형 실리콘 및 전자선 경화형 실리콘으로 분류되지만, 모두 사용할 수 있다.

축합 반응형 실리콘으로는, 모노머인 가수분해성 오르가노실란 화합물 혹은 그 혼합물 (모노머 혼합물), 또는 모노머 혹은 모노머 혼합물을 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물 (오르가노폴리실록산) 을 바람직하게 사용할 수 있다. 부분 가수분해 축합물과 모노머의 혼합물이어도 된다. 모노머는, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.

이 축합 반응형 실리콘을 사용하여, 가수분해·축합 반응 (졸 겔 반응) 을 진행시킴으로써, 실리콘 수지를 형성할 수 있다.

상기 모노머 (가수분해성 오르가노실란 화합물) 는, 통상적으로, (R'-)_aSi(-Z)_4-a 로 나타낸다. 단, a 는 0 ∼ 3 의 정수, R' 는 수소 원자 또는 유기기, Z 는 수산기 또는 가수분해성기를 나타낸다. 이 화학식에 있어서, a = 3 의 화합물이 M 모노머, a = 2 의 화합물이 D 모노머, a = 1 의 화합물이 T 모노머, a = 0 의 화합물이 Q 모노머이다. 모노머에 있어서, 통상적으로, Z 기는 가수분해성기이다. R' 가 2 또는 3 개 존재하는 경우 (a 가 2 또는 3 인 경우), 복수의 R' 는 상이해도 된다.

부분 가수분해 축합물인 경화성 실리콘은, 모노머의 Z 기의 일부를 산소 원자 O^* 로 변환하는 반응에 의해 얻어진다. 모노머의 Z 기가 가수분해성기인 경우, Z 기는 가수분해 반응에 의해 수산기로 변환되고, 이어서 다른 규소 원자에 결합한 2 개의 수산기 사이에 있어서의 탈수 축합 반응에 의해, 2 개의 규소 원자가 산소 원자 O^* 를 개재하여 결합한다. 경화성 실리콘 중에는 수산기 (또는 가수분해되지 않았던 Z 기) 가 잔존하여, 경화성 실리콘의 경화시에 이들 수산기나 Z 기가 상기와 동일하게 반응하여 경화된다. 경화성 실리콘의 경화물은, 통상적으로, 3 차원적으로 가교한 폴리머 (실리콘 수지) 가 된다.

모노머의 Z 기가 가수분해성기인 경우, 그 Z 기로는, 알콕시기, 할로겐 원자 (예를 들어, 염소 원자), 아실옥시기, 이소시아네이트기 등을 들 수 있다. 많은 경우, 모노머로는 Z 기가 알콕시기인 모노머가 사용되고, 이와 같은 모노머는 알콕시실란이라고도 칭해진다.

알콕시기는 염소 원자 등의 다른 가수분해성기와 비교하면 반응성이 비교적 낮은 가수분해성기이고, Z 기가 알콕시기인 모노머 (알콕시실란) 를 사용하여 얻어지는 경화성 실리콘 중에는 Z 기로서 수산기와 함께 미반응의 알콕시기가 존재하는 경우가 많다.

상기 축합 반응형 실리콘으로는, 반응의 제어나 취급 면에서, 가수분해성 오르가노실란 화합물로부터 얻어지는 부분 가수분해 축합물 (오르가노폴리실록산) 이 바람직하다. 부분 가수분해 축합물은, 가수분해성 오르가노실란 화합물을 부분적으로 가수분해 축합시켜 얻어진다. 부분적으로 가수분해 축합시키는 방법은, 특별히 제한되지 않는다. 통상적으로는, 가수분해성 오르가노실란 화합물을 용매 중, 촉매 존재하에서 반응시켜 제조된다. 촉매로는, 산 촉매 및 알칼리 촉매를 들 수 있다. 가수분해 반응에는 통상적으로, 물을 사용하는 것이 바람직하다. 부분 가수분해 축합물로는, 용매 중에서 가수분해성 오르가노실란 화합물을 산 또는 알칼리 수용액의 존재하에서 반응시켜 제조된 것이 바람직하다.

사용되는 가수분해성 오르가노실란 화합물의 바람직한 양태로는, 상기 서술한 바와 같이, 알콕시실란을 들 수 있다. 요컨대, 경화성 실리콘의 바람직한 양태의 하나로는, 알콕시실란의 가수분해 반응 및 축합 반응에 의해 얻어진 경화성 실리콘을 들 수 있다.

알콕시실란을 사용했을 경우, 부분 가수분해 축합물의 중합도가 커지기 쉽고, 본 발명의 효과가 보다 우수하다.

부가 반응형 실리콘으로는, 주제 및 가교제를 함유하고, 백금 촉매 등의 촉매의 존재하에서 경화시키는 경화성의 조성물을 바람직하게 사용할 수 있다. 부가 반응형 실리콘의 경화는, 가열 처리에 의해 촉진된다. 부가 반응형 실리콘 중의 주제는, 규소 원자에 결합한 알케닐기 (비닐기 등) 를 갖는 오르가노폴리실록산 (즉, 오르가노알케닐폴리실록산. 직사슬형이 바람직하다) 인 것이 바람직하고, 알케닐기 등이 가교점이 된다. 부가 반응형 실리콘 중의 가교제는, 규소 원자에 결합한 수소 원자 (하이드로실릴기) 를 갖는 오르가노폴리실록산 (즉, 오르가노하이드로젠폴리실록산. 직사슬형이 바람직하다) 인 것이 바람직하고, 하이드로실릴기 등이 가교점이 된다.

부가 반응형 실리콘은, 주제와 가교제의 가교점이 부가 반응을 함으로써 경화된다. 가교 구조에서 유래하는 내열성이 보다 우수한 점에서, 오르가노알케닐폴리실록산의 알케닐기에 대한, 오르가노하이드로젠폴리실록산의 규소 원자에 결합한 수소 원자의 몰비가 0.5 ∼ 2 인 것이 바람직하다.

상기 축합 반응형 실리콘 및 부가 반응형 실리콘 등의 경화성 실리콘의 중량 평균 분자량 (Mw) 은 특별히 제한되지 않지만, 5000 ∼ 60000 이 바람직하고, 5000 ∼ 30000 이 보다 바람직하다. Mw 가 5000 이상이면 도포성의 관점에서 우수하고, Mw 가 60000 이하이면 용매에 대한 용해성, 도포성의 관점에서 바람직하다.

(경화성 조성물)

상기 서술한 실리콘 수지층 (14) 의 제조 방법은 특별히 제한되지 않고, 공지된 방법을 채용할 수 있다. 그 중에서도, 실리콘 수지층 (14) 의 생산성이 우수한 점에서, 실리콘 수지층 (14) 의 제조 방법으로는, 지지 기재 (12) 상에 상기 실리콘 수지가 되는 경화성 실리콘 및 특정 원소를 함유하는 금속 화합물을 함유하는 경화성 조성물을 도포하고, 필요에 따라 용매를 제거하여, 도막을 형성하고, 도막 중의 경화성 실리콘을 경화시켜, 실리콘 수지층 (14) 으로 하는 것이 바람직하다.

상기 서술한 바와 같이, 경화성 실리콘으로는, 모노머인 가수분해성 오르가노실란 화합물, 및/또는 모노머를 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물 (오르가노폴리실록산) 을 사용할 수 있다. 경화성 실리콘으로는, 오르가노알케닐폴리실록산 및 오르가노하이드로젠폴리실록산의 혼합물도 사용할 수 있다.

상기 경화성 조성물에 함유되는 특정 원소를 함유하는 금속 화합물은, 소정의 특정 원소가 함유되어 있으면 그 구조는 특별히 제한되지 않고, 공지된 금속 화합물을 들 수 있다. 본 명세서에 있어서는, 이른바 착물은, 상기 금속 화합물에 함유된다.

특정 원소를 함유하는 금속 화합물로는, 특정 원소를 함유하는 착물이 바람직하다. 착물이란, 금속 원소의 원자 또는 이온을 중심으로 하여, 이것에 배위자 (원자·원자단·분자 또는 이온) 가 결합한 집단체이다.

상기 착물 중에 함유되는 배위자의 종류는 특별히 제한되지 않지만, 예를 들어, β-디케톤, 카르복실산, 알콕사이드, 및 알코올로 이루어지는 군에서 선택되는 배위자를 들 수 있다.

β-디케톤으로는, 예를 들어, 아세틸아세톤, 메틸아세토아세테이트, 에틸아세토아세테이트, 벤조일아세톤 등을 들 수 있다.

카르복실산으로는, 예를 들어, 아세트산, 2-에틸헥산산, 나프텐산, 네오데칸산 등을 들 수 있다.

알콕사이드로는, 예를 들어, 메톡사이드, 에톡사이드, 노르말프로폭사이드 (n-프로폭사이드), 이소프로폭사이드, 노르말부톡사이드 (n-부톡사이드) 등을 들 수 있다.

알코올로는, 예를 들어, 메탄올, 에탄올, n-프로판올, 이소프로판올, n-부탄올, t-부탄올 등을 들 수 있다.

상기 특정 원소를 함유하는 금속 화합물로는, 구체적으로는, 예를 들어, 지르코늄테트라아세틸아세토네이트, 지르코늄트리부톡시아세틸아세토네이트, 지르코늄디부톡시디아세틸아세토네이트, 지르코늄테트라노르말프로폭사이드, 지르코늄테트라이소프로폭사이드, 지르코늄테트라노르말부톡사이드 등의 지르코늄 화합물 ; 알루미늄트리에톡사이드, 알루미늄트리n-프로폭사이드, 알루미늄트리이소프로폭사이드, 알루미늄트리n-부톡사이드, 알루미늄아세틸아세토네이트 등의 알루미늄 화합물 ; 비스(2-에틸헥산산)주석, 비스(네오데칸산)주석, 디부틸주석비스(아세틸아세토네이트), 디라우르산디부틸주석 등의 주석 화합물 등을 들 수 있지만, 이들에 한정되지 않는다.

경화성 조성물 중에 있어서의 특정 원소를 함유하는 금속 화합물의 함유량은 특별히 제한되지 않지만, 상기 서술한 실리콘 수지층 중에 있어서의 특정 원소의 함유량의 바람직한 범위가 되도록 조정되는 것이 바람직하다.

상기 서술한 바와 같이, 경화성 조성물에는, 다른 금속 원소를 함유하는 금속 화합물이 함유되어 있어도 된다.

다른 금속 원소를 함유하는 금속 화합물로는, 다른 금속 원소를 함유하는 착물이 바람직하다. 착물의 정의는, 상기 서술한 바와 같고, 착물에 함유될 수 있는 배위자의 바람직한 범위도 상기 특정 금속을 함유하는 착물의 경우와 동일하다.

경화성 실리콘으로서 부가 반응형 실리콘을 사용하는 경우, 필요에 따라, 경화성 조성물은, 다른 금속 원소를 함유하는 금속 화합물로서, 백금 촉매를 함유하고 있어도 된다.

백금 촉매는, 상기 오르가노알케닐폴리실록산 중의 알케닐기와, 상기 오르가노하이드로젠폴리실록산 중의 수소 원자의 하이드로실릴화 반응을 진행·촉진시키기 위한 촉매이다.

경화성 조성물에는 용매가 함유되어 있어도 되고, 그 경우, 용매의 농도의 조정에 의해 도막의 두께를 제어할 수 있다. 그 중에서도, 취급성이 우수하고, 실리콘 수지층 (14) 의 막두께의 제어가 보다 용이한 점에서, 경화성 실리콘을 함유하는 경화성 조성물 중에 있어서의 경화성 실리콘의 함유량은, 조성물 전체 질량에 대하여, 1 ∼ 80 질량％ 가 바람직하고, 1 ∼ 50 질량％ 가 보다 바람직하다.

용매로는, 작업 환경하에서 경화성 실리콘을 용이하게 용해시킬 수 있고, 또한 용이하게 휘발 제거할 수 있는 용매이면, 특별히 제한되지 않는다. 구체적으로는, 예를 들어, 아세트산부틸, 2-헵타논, 1-메톡시-2-프로판올아세테이트 등을 들 수 있다.

경화성 조성물에는, 여러 가지 첨가제가 함유되어 있어도 된다. 예를 들어, 레벨링제가 함유되어 있어도 된다. 레벨링제로는, 메가팍 F558, 메가팍 F560, 메가팍 F561 (모두 DIC 주식회사 제조) 등의 불소계의 레벨링제를 들 수 있다.

<유리 적층체 및 그 제조 방법>

유리 적층체 (10) 는, 상기 서술한 바와 같이, 지지 기재 (12) 및 유리 기판 (16) 과, 그들 사이에 배치된 실리콘 수지층 (14) 을 함유하는 적층체이다.

유리 적층체 (10) 의 제조 방법은 특별히 제한되지 않지만, 박리 강도 (x) 가 박리 강도 (y) 보다 높은 적층체를 얻기 위해, 지지 기재 (12) 표면 상에서 실리콘 수지층 (14) 을 형성하는 방법이 바람직하다. 그 중에서도, 경화성 실리콘 및 특정 원소를 함유하는 금속 화합물을 함유하는 경화성 조성물을 지지 기재 (12) 의 표면에 도포하고, 얻어진 도막에 대해 경화 처리를 실시하여 실리콘 수지층 (14) 을 얻은 후, 이어서, 실리콘 수지층 (14) 의 표면에 유리 기판 (16) 을 적층하여, 유리 적층체 (10) 를 제조하는 방법이 바람직하다.

경화성 실리콘을 지지 기재 (12) 표면에서 경화시키면, 경화 반응시의 지지 기재 (12) 표면과의 상호 작용에 의해 접착하여, 실리콘 수지와 지지 기재 (12) 표면의 박리 강도는 높아지는 것으로 생각된다. 따라서, 유리 기판 (16) 과 지지 기재 (12) 가 동일한 재질로 이루어지는 것이어도, 실리콘 수지층 (14) 과 양자간의 박리 강도에 차이를 형성할 수 있다.

이하, 경화성 실리콘의 층을 지지 기재 (12) 의 표면에 형성하고, 지지 기재 (12) 표면 상에서 실리콘 수지층 (14) 을 형성하는 공정을 수지층 형성 공정 1, 실리콘 수지층 (14) 의 표면에 유리 기판 (16) 을 적층하여 유리 적층체 (10) 로 하는 공정을 적층 공정 1 이라고 하고, 각 공정의 순서에 대해 상세히 서술한다.

(수지층 형성 공정 1)

수지층 형성 공정 1 에서는, 경화성 실리콘의 층을 지지 기재 (12) 의 표면에 형성하고, 지지 기재 (12) 표면 상에서 실리콘 수지층 (14) 을 형성한다.

먼저, 지지 기재 (12) 상에 경화성 실리콘의 층을 형성하기 위해서는, 상기 서술한 경화성 조성물을 지지 기재 (12) 상에 도포한다. 이어서, 경화성 실리콘의 층에 대해 경화 처리를 실시하여 경화층을 형성하는 것이 바람직하다.

지지 기재 (12) 표면 상에 경화성 조성물을 도포하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있다. 예를 들어, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법 등을 들 수 있다.

이어서, 지지 기재 (12) 상의 경화성 실리콘을 경화시켜, 경화층을 형성한다.

경화 방법은 특별히 제한되지 않고, 사용되는 경화성 실리콘의 종류에 따라 적절히 최적인 처리가 실시된다. 예를 들어, 축합 반응형 실리콘 및 부가 반응형 실리콘을 사용하는 경우에는, 경화 처리로서 열경화 처리가 바람직하다.

열경화시키는 온도 조건은, 150 ∼ 550 ℃ 가 바람직하고, 200 ∼ 450 ℃ 가 보다 바람직하다. 가열 시간은, 통상적으로, 10 ∼ 300 분이 바람직하고, 20 ∼ 120 분이 보다 바람직하다. 가열 조건은, 온도 조건을 바꾸어 단계적으로 실시해도 된다.

열경화 처리에 있어서는, 프리큐어 (예비 경화) 를 실시한 후 경화 (본경화) 를 실시하는 것이 바람직하다. 프리큐어를 실시함으로써 내열성이 우수한 실리콘 수지층 (14) 이 얻어진다.

(적층 공정 1)

적층 공정 1 은, 상기의 수지층 형성 공정에서 얻어진 실리콘 수지층 (14) 의 표면 상에 유리 기판 (16) 을 적층하여, 지지 기재 (12) 와 실리콘 수지층 (14) 과 유리 기판 (16) 을 이 순서로 구비하는 유리 적층체 (10) 를 얻는 공정이다.

유리 기판 (16) 을 실리콘 수지층 (14) 상에 적층하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있다.

예를 들어, 상압 환경하에서 실리콘 수지층 (14) 의 표면 상에 유리 기판 (16) 을 겹치는 방법을 들 수 있다. 필요에 따라, 실리콘 수지층 (14) 의 표면 상에 유리 기판 (16) 을 겹친 후, 롤이나 프레스를 사용하여 실리콘 수지층 (14) 에 유리 기판 (16) 을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 실리콘 수지층 (14) 과 유리 기판 (16) 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.

진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입이 억제되고, 또한 양호한 밀착을 실현할 수 있어 바람직하다. 진공하에서 압착함으로써, 미소한 기포가 잔존했을 경우에도, 가열에 의해 기포가 성장하지 않아, 유리 기판 (16) 의 변형 결함으로 잘 연결되지 않는다는 이점도 있다.

유리 기판 (16) 을 적층할 때에는, 실리콘 수지층 (14) 에 접촉하는 유리 기판 (16) 의 표면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록, 유리 기판 (16) 의 평탄성은 양호해지므로 바람직하다.

유리 기판 (16) 을 적층한 후, 필요에 따라, 프리어닐 처리 (가열 처리) 를 실시해도 된다. 그 프리어닐 처리를 실시함으로써, 적층된 유리 기판 (16) 의 실리콘 수지층 (14) 에 대한 밀착성이 향상되어, 적절한 박리 강도 (y) 로 할 수 있다.

상기에 있어서는, 기판으로서 유리 기판을 사용하는 경우에 대해 상세히 서술했지만, 기판의 종류는 특별히 제한되지 않는다.

예를 들어, 기판으로는, 금속 기판, 반도체 기판, 수지 기판, 및 유리 기판을 들 수 있다. 기판은, 예를 들어, 2 종의 상이한 금속으로 구성되는 금속판과 같이, 복수의 동종 재료로 구성되는 기판이어도 된다. 또한 기판은, 예를 들어, 수지와 유리로 구성되는 기판과 같이, 이종 재료 (예를 들어, 금속, 반도체, 수지, 및 유리에서 선택되는 2 종 이상의 재료) 의 복합체 기판이어도 된다.

금속판, 반도체 기판 등의 기판의 두께는 특별히 제한되지 않지만, 박형화 및/또는 경량화의 관점에서, 0.5 ㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.4 ㎜ 이하이고, 더욱 바람직하게는 0.2 ㎜ 이하이고, 특히 바람직하게는 0.10 ㎜ 이하이다. 두께의 하한은 특별히 제한되지 않지만, 0.005 ㎜ 이상인 것이 바람직하다.

기판의 면적 (주면의 면적) 은 특별히 제한되지 않지만, 전자 디바이스의 생산성의 점에서, 300 ㎠ 이상인 것이 바람직하다.

기판의 형상도 특별히 제한되지 않고, 사각형상이어도 되고, 원형상이어도 된다. 기판에는, 오리엔테이션 플랫 (기판의 외주에 형성된 평탄 부분) 이나, 노치 (기판의 외주 가장자리에 형성된 하나 또는 그 이상의 V 형의 절결) 가 형성되어 있어도 된다.

<수지 기판 및 수지 기판을 사용한 적층체의 제조 방법>

상기 수지 기판으로는, 디바이스의 제조 공정에서의 열처리에 견딜 수 있는 내열성이 우수한 수지 기판을 사용하는 것이 바람직하다.

수지 기판을 구성하는 수지로는, 예를 들어, 폴리벤조이미다졸 수지 (PBI), 폴리이미드 수지 (PI), 폴리에테르에테르케톤 수지 (PEEK), 폴리아미드 수지 (PA), 불소 수지, 에폭시 수지, 폴리페닐렌술파이드 수지 (PPS) 등을 들 수 있다. 특히, 우수한 내열성, 우수한 내약품성, 낮은 열팽창 계수, 높은 기계적 특성 등의 관점에서, 폴리이미드 수지로 이루어지는 폴리이미드 수지 기판이 바람직하다.

수지 기판 상에 전자 디바이스의 고정세한 배선 등을 형성하기 위해, 수지 기판의 표면은 평활한 것이 바람직하다. 구체적으로는, 수지 기판의 표면 조도 Ra 는, 50 ㎚ 이하가 바람직하고, 30 ㎚ 이하가 보다 바람직하고, 10 ㎚ 이하가 더욱 바람직하다.

수지 기판의 두께는, 제조 공정에서의 핸들링성의 관점에서, 1 ㎛ 이상이 바람직하고, 10 ㎛ 이상이 보다 바람직하다. 유연성의 관점에서는, 1 ㎜ 이하가 바람직하고, 0.2 ㎜ 이하가 보다 바람직하다.

수지 기판의 열팽창 계수는, 전자 디바이스나 지지 기재와의 열팽창 계수차가 작은 편이 가열 후 또는 냉각 후의 적층체의 휨을 억제할 수 있기 때문에 바람직하다. 구체적으로는, 수지 기판과 지지 기재의 열팽창 계수의 차는, 0 ∼ 90 × 10^-6/℃ 가 바람직하고, 0 ∼ 30 × 10^-6/℃ 가 보다 바람직하다.

기판으로서 수지 기판을 사용하는 경우에 있어서의 적층체의 제조 방법은 특별히 제한되지 않고, 예를 들어, 상기 서술한, 유리 기판을 사용한 경우와 동일한 방법으로 적층체를 제조할 수 있다. 요컨대, 지지 기재 상에 실리콘 수지층을 형성하고, 실리콘 수지층 상에 수지 기판을 적층하여, 적층체를 제조할 수 있다.

지지 기재와 실리콘 수지층과 수지 기판을 이 순서로 구비하는 적층체를 이후, 수지 적층체라고도 한다.

수지 적층체의 다른 제조 방법으로는, 수지 기판 표면 상에서 실리콘 수지층을 형성하여, 수지 적층체를 제조하는 방법도 바람직하다.

실리콘 수지층의 수지 기판에 대한 밀착성은 일반적으로 낮은 경향이 있다. 그 때문에, 수지 기판 표면 상에 실리콘 수지층을 형성하고, 얻어진 실리콘 수지층이 부착된 수지 기판과 지지 기재를 적층시켜 수지 적층체를 얻는 경우에 있어서도, 지지 기재와 실리콘 수지층 사이의 박리 강도 (x) 가, 실리콘 수지층과 수지 기판 사이의 박리 강도 (y') 를 상회하는 경향이 있다. 특히, 지지 기재로서 유리판을 사용한 경우, 그 경향이 강하다.

요컨대, 수지 적층체는, 유리 적층체의 경우와 동일하게, 수지 기판과, 실리콘 수지층이 부착된 지지 기재로 분리하는 것이 가능하다.

상기 서술한 수지 적층체의 다른 제조 방법은, 주로, 경화성 실리콘의 층을 수지 기판의 표면에 형성하고, 수지 기판 표면 상에서 실리콘 수지층을 형성하는 공정 (수지층 형성 공정 2) 과, 실리콘 수지층의 표면에 지지 기재를 적층하여 수지 적층체로 하는 공정 (적층 공정 2) 을 갖는다.

이하, 상기 각 공정의 순서에 대해 상세히 서술한다.

(수지층 형성 공정 2)

수지층 형성 공정 2 는, 경화성 실리콘의 층을 수지 기판의 표면에 형성하고, 수지 기판 표면 상에서 실리콘 수지층을 형성하는 공정이다. 본 공정에 의해, 수지 기판과, 실리콘 수지층을 이 순서로 구비하는 실리콘 수지층이 부착된 수지 기판이 얻어진다.

본 공정에 있어서, 수지 기판 상에 경화성 실리콘의 층을 형성하기 위해서는, 상기 서술한 경화성 조성물을 수지 기판 상에 도포한다. 이어서, 경화성 실리콘의 층에 대해 경화 처리를 실시하여 경화층을 형성하는 것이 바람직하다.

수지 기판 표면 상에 경화성 조성물을 도포하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있다. 예를 들어, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법 등을 들 수 있다.

이어서, 수지 기판 상의 경화성 실리콘을 경화시켜, 경화층 (실리콘 수지층) 을 형성한다.

경화 방법은 특별히 제한되지 않고, 사용되는 경화성 실리콘의 종류에 따라 적절히 최적인 처리가 실시된다. 예를 들어, 축합 반응형 실리콘 및 부가 반응형 실리콘을 사용하는 경우에는, 경화 처리로서 열경화 처리가 바람직하다.

열경화 처리의 조건은, 수지 기판의 내열성의 범위 내에서 실시되고, 예를 들어, 열경화시키는 온도 조건은, 50 ∼ 400 ℃ 가 바람직하고, 100 ∼ 300 ℃ 가 보다 바람직하다. 가열 시간은, 통상적으로, 10 ∼ 300 분이 바람직하고, 20 ∼ 120 분이 보다 바람직하다.

형성되는 실리콘 수지층의 양태는 상기 서술한 바와 같다.

(적층 공정 2)

적층 공정 2 는, 실리콘 수지층의 표면에 지지 기재를 적층하여 수지 적층체로 하는 공정이다. 요컨대, 본 공정은, 실리콘 수지층이 부착된 수지 기판과, 지지 기재를 사용하여 수지 적층체를 형성하는 공정이다.

지지 기재를 실리콘 수지층 상에 적층하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있고, 상기 서술한 유리 적층체의 제조에 있어서의 적층 공정 1 의 설명에서 예시한 방법을 들 수 있다.

지지 기재를 적층한 후, 필요에 따라, 가열 처리를 실시해도 된다. 가열 처리를 실시함으로써, 적층된 지지 기재의 실리콘 수지층에 대한 밀착성이 향상되어, 적절한 박리 강도 (x) 로 할 수 있다.

가열 처리의 온도 조건은, 50 ∼ 400 ℃ 가 바람직하고, 100 ∼ 300 ℃ 가 보다 바람직하다. 가열 시간은, 통상적으로, 1 ∼ 120 분이 바람직하고, 5 ∼ 60 분이 보다 바람직하다. 가열은, 온도 조건을 바꾸어 단계적으로 실시해도 된다.

후술하는 전자 디바이스용 부재를 형성하는 공정에 있어서 수지 적층체가 가열되는 경우에는, 가열 처리를 생략해도 된다.

박리 강도 (x) 를 향상시켜, 박리 강도 (x) 와 박리 강도 (y') 의 밸런스를 조절하는 관점에서, 지지 기재를 실리콘 수지층 상에 적층하기 전에, 지지 기재 및 실리콘 수지층의 적어도 일방에 표면 처리를 실시하는 것이 바람직하고, 실리콘 수지층에 표면 처리를 실시하는 것이 보다 바람직하다.

표면 처리의 방법으로는, 예를 들어, 코로나 처리, 플라즈마 처리, UV 오존 처리 등을 들 수 있고, 그 중에서도 코로나 처리가 바람직하다.

실리콘 수지층이 부착된 수지 기판은, 롤상으로 감은 수지 기판의 표면 상에 실리콘 수지층을 형성하고 나서 다시 롤상으로 권취하는, 이른바 롤·투·롤 (Roll to Roll) 방식에서의 제조가 가능하고, 생산 효율이 우수하다.

실리콘 수지층을 지지 기재 상에 형성하는 경우, 경화성 조성물을 지지 기재에 도포할 때, 이른바 커피링 현상에 의해, 실리콘 수지층의 외주부의 두께가 중앙부의 두께와 비교하여 두꺼워지는 경향이 있다. 이 경우, 실리콘 수지층의 외주부가 배치된 지지 기재 부분을 절단하여 제거할 필요가 생기지만, 지지 기재가 유리판인 경우, 그 수고와 비용이 크다.

한편, 실리콘 수지층을 수지 기판 상에 형성하는 경우, 일반적으로 수지 기판은 취급성이나 비용이 우수하기 때문에, 상기와 같은 문제가 발생해도 실리콘 수지층의 외주부가 배치된 수지 기판 부분의 절제가 비교적 용이하다.

<반도체 기판 및 반도체 기판을 사용한 적층체의 제조 방법>

상기 반도체 기판은, 반도체 재료를 함유하는 기판인 것이 바람직하다. 반도체 재료로는, Si, SiC, GaN, 산화갈륨 또는 다이아몬드 등을 들 수 있다. Si 의 기판을 Si 웨이퍼라고도 한다.

반도체 기판 상에 전자 디바이스의 고정세한 배선 등을 형성하기 위해, 반도체 기판의 표면은 평활한 것이 바람직하다. 구체적으로는, 반도체 기판의 표면 조도 Ra 는, 50 ㎚ 이하가 바람직하고, 30 ㎚ 이하가 보다 바람직하고, 10 ㎚ 이하가 더욱 바람직하다.

반도체 기판의 두께는, 제조 공정에서의 핸들링성의 관점에서, 1 ㎛ 이상이 바람직하고, 10 ㎛ 이상이 보다 바람직하다. 전자 디바이스의 소형화의 관점에서는, 1 ㎜ 이하가 바람직하고, 0.2 ㎜ 이하가 보다 바람직하다.

반도체 기판의 열팽창 계수는, 전자 디바이스나 지지 기재와의 열팽창 계수차가 작은 편이 가열 후 또는 냉각 후의 적층체의 휨을 억제할 수 있기 때문에 바람직하다. 구체적으로는, 반도체 기판과 지지 기재의 열팽창 계수의 차는, 0 ∼ 90 × 10^-6/℃ 가 바람직하고, 0 ∼ 30 × 10^-6/℃ 가 보다 바람직하다.

기판으로서 반도체 기판을 사용하는 경우에 있어서의 적층체의 제조 방법은 특별히 제한되지 않고, 예를 들어, 상기 서술한, 유리 기판을 사용한 경우와 동일한 방법으로 적층체를 제조할 수 있다. 요컨대, 지지 기재 상에 실리콘 수지층을 형성하고, 실리콘 수지층 상에 반도체 기판을 적층하여, 적층체를 제조할 수 있다.

지지 기재와 실리콘 수지층과 반도체 기판을 이 순서로 구비하는 적층체를 이후, 반도체 적층체라고도 한다.

또한, 도 1 에는, 1 개의 기판 (유리 기판, 수지 기판 또는 반도체 기판) 이 실리콘 수지층을 개재하여 지지 기재에 적층되는 양태를 도시하였다. 그러나, 본 발명의 적층체는, 이 양태에 한정되지 않고, 예를 들어, 복수의 기판이 실리콘 수지층을 개재하여 지지 기재에 적층되는 양태 (이하, 「다면 부착 양태」 라고도 한다) 이어도 된다.

다면 부착 양태는, 보다 상세하게는, 복수의 기판 모두가 실리콘 수지층을 개재하여 지지 기재에 접하는 양태이다. 즉, 복수장의 기판이 겹치는 (복수장 중 1 장의 기판만이 실리콘 수지층을 개재하여 지지 기재에 접한다) 양태는 아니다.

다면 부착 양태에 있어서는, 예를 들어, 개개의 기판마다 복수의 실리콘 수지층이 형성되고, 복수의 기판 및 실리콘 수지층이 1 개의 지지 기재 상에 배치된다. 무엇보다, 이것에 한정되지 않고, 예를 들어, 1 개의 지지 기재 상에 형성된 1 장의 실리콘 수지층 (예를 들어, 지지 기재와 같은 사이즈) 상에, 개개의 기판이 배치되어도 된다.

<적층체의 용도>

본 발명의 적층체 (예를 들어, 상기 서술한 유리 적층체 (10)) 는, 여러 가지 용도에 사용할 수 있고, 예를 들어, 후술하는 표시 장치용 패널, PV, 박막 2 차 전지, 표면에 회로가 형성된 반도체 웨이퍼, 수신 센서 패널 등의 전자 부품을 제조하는 용도를 들 수 있다. 그 용도에서는, 적층체가 대기 분위기하에서, 고온 조건 (예를 들어, 450 ℃ 이상) 으로 노출되는 (예를 들어, 20 분 이상) 경우도 있다.

여기서, 표시 장치용 패널이란, LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 이미션 패널, 양자 도트 LED 패널, 마이크로 LED 디스플레이 패널, MEMS (Micro Electro Mechanical Systems) 셔터 패널 등이 포함된다.

여기서, 수신 센서 패널이란, 전자파 수신 센서 패널, X 선 수광 센서 패널, 자외선 수광 센서 패널, 가시광선 수광 센서 패널, 적외선 수광 센서 패널 등이 포함된다. 이들 수신 센서 패널에 사용하는 기판은, 수지 등의 보강 시트 등으로 보강되어 있어도 된다.

<전자 디바이스 및 그 제조 방법>

본 발명에 있어서는, 상기 서술한 적층체를 사용하여, 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스 (이후, 적절히 「부재가 부착된 기판」 이라고도 칭한다) 가 제조된다.

이하에서는, 상기 서술한 유리 적층체 (10) 를 사용한 전자 디바이스의 제조 방법에 대해 상세히 서술한다.

전자 디바이스의 제조 방법은 특별히 제한되지 않지만, 전자 디바이스의 생산성이 우수한 점에서, 상기 유리 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재가 부착된 적층체를 제조하고, 얻어진 전자 디바이스용 부재가 부착된 적층체로부터 실리콘 수지층의 유리 기판측 계면을 박리면으로 하여 전자 디바이스 (부재가 부착된 기판) 와 실리콘 수지층이 부착된 지지 기재로 분리하는 방법이 바람직하다.

이하, 상기 유리 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재가 부착된 적층체를 제조하는 공정을 부재 형성 공정, 전자 디바이스용 부재가 부착된 적층체로부터 실리콘 수지층의 유리 기판측 계면을 박리면으로 하여 부재가 부착된 기판과 실리콘 수지층이 부착된 지지 기재로 분리하는 공정을 분리 공정이라고 한다.

이하에, 각 공정에서 사용되는 재료 및 순서에 대해 상세히 서술한다.

(부재 형성 공정)

부재 형성 공정은, 상기 유리 적층체 (10) 중의 유리 기판 (16) 상에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 2(A) 에 나타내는 바와 같이, 유리 기판 (16) 의 제 2 주면 (16b) (노출 표면) 상에 전자 디바이스용 부재 (20) 를 형성하여, 전자 디바이스용 부재가 부착된 적층체 (22) 를 얻는다.

먼저, 본 공정에서 사용되는 전자 디바이스용 부재 (20) 에 대해 상세히 서술하고, 그 후 공정의 순서에 대해 상세히 서술한다.

(전자 디바이스용 부재 (기능성 소자))

전자 디바이스용 부재 (20) 는, 유리 적층체 (10) 중의 유리 기판 (16) 상에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재 (20) 로는, 표시 장치용 패널, 태양 전지, 박막 2 차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품, 수신 센서 패널 등에 사용되는 부재 (예를 들어, LTPS 등의 표시 장치용 부재, 태양 전지용 부재, 박막 2 차 전지용 부재, 전자 부품용 회로, 수신 센서용 부재) 를 들 수 있다.

예를 들어, 태양 전지용 부재로는, 실리콘형에서는, 정극의 산화주석 등 투명 전극, p 층/i 층/n 층으로 나타내는 실리콘층, 및 부극의 금속 등을 들 수 있고, 그 밖에, 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.

박막 2 차 전지용 부재로는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 봉지층 (封止層) 으로서의 수지 등을 들 수 있고, 그 밖에, 니켈 수소형, 폴리머형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.

전자 부품용 회로로는, CCD 나 CMOS 에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있고, 그 밖에 압력 센서·가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.

(공정의 순서)

상기 서술한 전자 디바이스용 부재가 부착된 적층체 (22) 의 제조 방법은 특별히 제한되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지된 방법으로, 유리 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 전자 디바이스용 부재 (20) 를 형성한다.

전자 디바이스용 부재 (20) 는, 유리 기판 (16) 의 제 2 주면 (16b) 에 최종적으로 형성되는 부재의 전부 (이하, 「전체 부재」 라고 한다) 가 아니라, 전체 부재의 일부 (이하, 「부분 부재」 라고 한다) 이어도 된다. 실리콘 수지층 (14) 으로부터 박리된 부분 부재가 부착된 기판을, 그 후의 공정에서 전체 부재가 부착된 기판 (후술하는 전자 디바이스에 상당) 으로 할 수도 있다.

실리콘 수지층 (14) 으로부터 박리된, 전체 부재가 부착된 기판에는, 그 박리면 (제 1 주면 (16a)) 에 다른 전자 디바이스용 부재가 형성되어도 된다. 또한 전체 부재가 부착된 적층체를 2 장 사용하여 조립하고, 그 후, 전체 부재가 부착된 적층체로부터 2 장의 실리콘 수지층이 부착된 지지 기재를 박리하여, 2 장의 유리 기판을 갖는 부재가 부착된 기판을 제조할 수도 있다.

예를 들어, OLED 를 제조하는 경우를 예로 들면, 유리 적층체 (10) 의 유리 기판 (16) 의 실리콘 수지층 (14) 측과는 반대측의 표면 상 (유리 기판 (16) 의 제 2 주면 (16b) 에 해당) 에 유기 EL 구조체를 형성하기 위해, 투명 전극을 형성하는, 또한 투명 전극을 형성한 면 상에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하는, 이면 전극을 형성하는, 봉지판을 사용하여 봉지하는, 등의 각종 층 형성이나 처리가 실시된다. 이들 층 형성이나 처리로서 구체적으로는, 예를 들어, 성막 처리, 증착 처리, 봉지판의 접착 처리 등을 들 수 있다.

예를 들어, TFT-LCD 를 제조하는 경우에는, 유리 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 예를 들어 LTPS 등의 재료를 사용하여 박막 트랜지스터 (TFT) 를 형성하는 TFT 형성 공정과, 다른 유리 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 레지스트액을 패턴 형성에 사용하여 컬러 필터 (CF) 를 형성하는 CF 형성 공정과, TFT 형성 공정에서 얻어진 TFT 가 부착된 적층체와 CF 형성 공정에서 얻어진 CF 가 부착된 적층체를 적층하는 첩합 (貼合) 공정 등의 각종 공정을 갖는다.

예를 들어, 마이크로 LED 디스플레이를 제조하는 경우에는, 적어도 유리 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 예를 들어 LTPS 등의 재료를 사용하여 박막 트랜지스터 (TFT) 를 형성하는 TFT 형성 공정과, 상기에서 형성한 TFT 상에, LED 칩을 실장하는 LED 실장 공정을 갖는다. 또, 그 이외에, 평탄화, 배선 형성, 봉지 등의 공정을 실시해도 된다.

TFT 형성 공정이나 CF 형성 공정에서는, 주지된 포토리소그래피 기술이나 에칭 기술 등을 사용하여, 유리 기판 (16) 의 제 2 주면 (16b) 에 TFT 나 CF 를 형성한다. 이 때, 패턴 형성용의 코팅액으로서 레지스트액이 사용된다.

TFT 나 CF 를 형성하기 전에, 필요에 따라, 유리 기판 (16) 의 제 2 주면 (16b) 을 세정해도 된다. 세정 방법으로는, 주지된 드라이 세정이나 웨트 세정을 사용할 수 있다.

첩합 공정에서는, TFT 가 부착된 적층체의 박막 트랜지스터 형성면과, CF 가 부착된 적층체의 컬러 필터 형성면을 대향시켜, 시일제 (예를 들어, 셀 형성용 자외선 경화형 시일제) 를 사용하여 첩합한다. 그 후, TFT 가 부착된 적층체와 CF 가 부착된 적층체로 형성된 셀 내에 액정재를 주입한다. 액정재를 주입하는 방법으로는, 예를 들어, 감압 주입법, 적하 주입법이 있다.

전자 디바이스용 부재 (20) 의 제조시에는, 예를 들어, 불활성 가스 분위기하에서, 500 ∼ 600 ℃ 에서 가열하는 조건이 포함되어 있어도 된다. 본 발명의 적층체이면, 상기 조건하에서도, 내발포성이 우수하다.

(분리 공정)

분리 공정은, 도 2(B) 에 나타내는 바와 같이, 상기 부재 형성 공정에서 얻어진 전자 디바이스용 부재가 부착된 적층체 (22) 로부터, 실리콘 수지층 (14) 과 유리 기판 (16) 의 계면을 박리면으로 하여, 전자 디바이스용 부재 (20) 가 적층한 유리 기판 (16) (부재가 부착된 기판) 과, 실리콘 수지층이 부착된 지지 기재 (18) 로 분리하여, 전자 디바이스용 부재 (20) 및 유리 기판 (16) 을 포함하는 부재가 부착된 기판 (전자 디바이스) (24) 을 얻는 공정이다.

박리시의 유리 기판 (16) 상의 전자 디바이스용 부재 (20) 가 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리 후, 나머지 구성 부재를 유리 기판 (16) 상에 형성할 수도 있다.

유리 기판 (16) 과 실리콘 수지층 (14) 을 박리하는 방법은, 특별히 제한되지 않는다. 예를 들어, 유리 기판 (16) 과 실리콘 수지층 (14) 의 계면에 예리한 칼날상의 것을 찔러넣어, 박리의 계기를 준 후에, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다. 바람직하게는, 전자 디바이스용 부재가 부착된 적층체 (22) 의 지지 기재 (12) 가 상측, 전자 디바이스용 부재 (20) 측이 하측이 되도록 정반 상에 설치하고, 전자 디바이스용 부재 (20) 측을 정반 상에 진공 흡착하고, 이 상태에서 먼저 유리 기판 (16) - 실리콘 수지층 (14) 계면에 칼날을 침입시킨다. 그리고, 그 후에 지지 기재 (12) 측을 복수의 진공 흡착 패드로 흡착하고, 칼날을 찔러넣은 지점 부근으로부터 순서대로 진공 흡착 패드를 상승시킨다. 그러면 실리콘 수지층 (14) 과 유리 기판 (16) 의 계면이나 실리콘 수지층 (14) 의 응집 파괴면에 공기층이 형성되고, 그 공기층이 계면이나 응집 파괴면의 전체면에 퍼져, 실리콘 수지층이 부착된 지지 기재 (18) 를 용이하게 박리할 수 있다.

실리콘 수지층이 부착된 지지 기재 (18) 는, 새로운 유리 기판과 적층하여, 본 발명의 유리 적층체 (10) 를 제조할 수 있다.

전자 디바이스용 부재가 부착된 적층체 (22) 로부터 부재가 부착된 기판 (24) 을 분리할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 실리콘 수지층 (14) 의 조각이 부재가 부착된 기판 (24) 에 정전 흡착하는 것을 보다 억제할 수 있다.

상기 서술한 부재가 부착된 기판 (24) 의 제조 방법은, 휴대 전화나 PDA 와 같은 모바일 단말에 사용되는 소형의 표시 장치의 제조에 바람직하다. 표시 장치는 주로 LCD 또는 OLED 이고, LCD 로는, TN 형, STN 형, FE 형, TFT 형, MIM 형, IPS 형, VA 형 등을 포함한다. 기본적으로 패시브 구동형, 액티브 구동형 중 어느 표시 장치의 경우에도 적용할 수 있다.

상기 방법으로 제조된 부재가 부착된 기판 (24) 으로는, 유리 기판과 표시 장치용 부재를 갖는 표시 장치용 패널, 유리 기판과 태양 전지용 부재를 갖는 태양 전지, 유리 기판과 박막 2 차 전지용 부재를 갖는 박막 2 차 전지, 유리 기판과 수신 센서용 부재를 갖는 수신 센서 패널, 유리 기판과 전자 디바이스용 부재를 갖는 전자 부품 등을 들 수 있다. 표시 장치용 패널로는, 액정 패널, 유기 EL 패널, 플라즈마 디스플레이 패널, 필드 이미션 패널 등을 포함한다. 수신 센서 패널로는, 전자파 수신 센서 패널, X 선 수광 센서 패널, 자외선 수광 센서 패널, 가시광선 수광 센서 패널, 적외선 수광 센서 패널 등을 포함한다.

상기 설명에서는, 유리 적층체 (10) 를 사용한 전자 디바이스의 제조 방법에 대해 상세히 서술했지만, 상기 서술한 수지 적층체를 사용한 경우에도, 동일한 순서에 의해 전자 디바이스의 제조가 가능하다.

보다 구체적으로는, 전자 디바이스의 제조 방법의 다른 양태로는, 실리콘 수지층이 부착된 수지 기판과 지지 기재를 사용하여 수지 적층체를 형성하는 공정과, 수지 적층체의 수지 기판의 표면 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과, 전자 디바이스용 부재가 부착된 적층체로부터 지지 기재 및 실리콘 수지층을 제거하여, 수지 기판과 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 양태를 들 수 있다.

수지 적층체를 형성하는 공정은, 상기 서술한 수지층 형성 공정 2 및 적층 공정 2 를 포함하는 공정을 들 수 있다.

수지 적층체를 사용한 경우의 부재 형성 공정 및 분리 공정의 순서로는, 유리 적층체를 사용한 경우의 부재 형성 공정 및 분리 공정과 동일한 순서를 들 수 있다.

상기 서술한 바와 같이, 수지 기판과 실리콘 수지층의 밀착성은 비교적 약하기 때문에, 분리 공정에 있어서는, 실리콘 수지층과 지지 기재 사이보다 수지 기판과 실리콘 수지층 사이에서 분리되기 쉽다. 특히, 지지 기재로서 유리판을 사용했을 경우, 그 경향이 현저해진다.

또, 상기 설명에 있어서의 유리 적층체 (10) 를 사용한 전자 디바이스의 제조 방법에 있어서, 유리 기판 대신에 반도체 기판을 사용한 반도체 적층체에서도 동일한 순서에 의해 전자 디바이스의 제조가 가능하다.

실시예

이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의해 제한되는 것은 아니다.

이하의 예 1 ∼ 19 에서는, 지지 기재 및 기판 (유리 기판) 으로서 무알칼리 붕규산 유리로 이루어지는 유리판 (선팽창 계수 38 × 10^-7/℃, 아사히 가라스 주식회사 제조 상품명 「AN100」) 을 사용하였다.

이하의 예 20 ∼ 26 에서는, 지지 기재로서 무알칼리 붕규산 유리로 이루어지는 유리판 (선팽창 계수 38 × 10^-7/℃, 아사히 가라스 주식회사 제조 상품명 「AN100」) 을 사용하여, 기판으로서 폴리이미드 필름 (토요보 주식회사 제조) 을 사용하였다.

예 1 ∼ 13 은 실시예이고, 예 14 ∼ 16 은 비교예이고, 예 17 ∼ 18 은 실시예이고, 예 19 는 비교예이고, 예 20 ∼ 22 는 실시예이고, 예 23 ∼ 26 은 비교예이고, 예 27 은 실시예이고, 예 28 은 비교예이다.

<예 1>

(경화성 실리콘 1 의 조제)

1 ℓ 의 플라스크에, 트리에톡시메틸실란 (179 g), 톨루엔 (300 g), 아세트산 (5 g) 을 첨가하고, 혼합물을 25 ℃ 에서 20 분간 교반 후, 또한 60 ℃ 로 가열하여 12 시간 반응시켰다. 얻어진 반응조액을 25 ℃ 로 냉각 후, 물 (300 g) 을 사용하여, 반응조액을 3 회 세정하였다.

세정된 반응조액에 클로로트리메틸실란 (70 g) 을 첨가하고, 혼합물을 25 ℃ 에서 20 분간 교반 후, 또한 50 ℃ 로 가열하여 12 시간 반응시켰다. 얻어진 반응조액을 25 ℃ 로 냉각 후, 물 (300 g) 을 사용하여, 반응조액을 3 회 세정하였다.

세정된 반응조액으로부터 톨루엔을 감압 증류 제거하여, 슬러리 상태로 한 후, 진공 건조기로 밤새 건조시킴으로써, 백색의 오르가노폴리실록산 화합물인 경화성 실리콘 1 을 얻었다. 경화성 실리콘 1 은, T 단위의 개수 : M 단위의 개수 = 87 : 13 (몰비) 이었다.

(경화성 조성물 1 의 조제)

경화성 실리콘 1 (50 g) 과, 금속 화합물로서 지르코늄테트라노르말프로폭사이드 (「오르가틱스 ZA-45」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 21.1 ％) (0.12 g) 와, 용매로서 Isoper G (토넨 제너럴 석유 주식회사 제조) (75 g) 를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45 ㎛ 의 필터를 사용하여 여과함으로써, 경화성 조성물 1 을 얻었다.

(유리 적층체의 제조)

얻어진 경화성 조성물 1 을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 100 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 250 ℃ 에서 30 분간 가열하여, 막두께 4 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 200 × 200 ㎜, 두께 0.2 ㎜ 의 유리 기판을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 유리 적층체를 제조하였다.

<예 2>

금속 화합물의 첨가량을 0.24 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 3>

금속 화합물의 첨가량을 0.71 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 4>

용매로서 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 를 사용한 것, 금속 화합물로서 알루미늄 (III) 아세틸아세토네이트 (도쿄 화성 공업 주식회사 제조, 금속 함유율 8.3 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 0.6 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 5>

용매로서 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 를 사용한 것, 금속 화합물로서 알루미늄 (III) 아세틸아세토네이트 (도쿄 화성 공업 주식회사 제조, 금속 함유율 8.3 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 1.8 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 6>

금속 화합물로서 비스(2-에틸헥산산)주석 (II) (「네오스탄 U-28」, 닛토 화성 주식회사 제조, 금속 함유율 29 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 0.17 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 7>

금속 화합물로서 비스(2-에틸헥산산)주석 (II) (「네오스탄 U-28」, 닛토 화성 주식회사 제조, 금속 함유율 29 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 0.86 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 8>

금속 화합물로서, 지르코늄테트라노르말프로폭사이드 (「오르가틱스 ZA-45」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 21.1 ％) 를 Isper G (토넨 제너럴 석유 주식회사 제조) 로 10 배로 희석시킨 용액을 사용한 것, 및 그 첨가량을 0.24 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 9>

금속 화합물의 첨가량을 4.74 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 10>

용매로서 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 를 사용한 것, 금속 화합물로서 알루미늄 (III) 아세틸아세토네이트 (도쿄 화성 공업 주식회사 제조, 금속 함유율 8.3 ％) 를 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 로 10 배로 희석시킨 용액을 사용한 것, 및 그 첨가량을 0.6 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 11>

용매로서 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 를 사용한 것, 금속 화합물로서 알루미늄 (III) 아세틸아세토네이트 (도쿄 화성 공업 주식회사 제조, 금속 함유율 8.3 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 12.05 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 12>

금속 화합물로서, 비스(2-에틸헥산산)주석 (II) (「네오스탄 U-28」, 닛토 화성 주식회사 제조, 금속 함유율 29 ％) 를 Isper G (토넨 제너럴 석유 주식회사 제조) 로 10 배로 희석시킨 용액을 사용한 것, 및 그 첨가량을 0.17 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 13>

금속 화합물로서 비스(2-에틸헥산산)주석 (II) (「네오스탄 U-28」, 닛토 화성 주식회사 제조, 금속 함유율 29 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 3.45 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 14>

금속 화합물로서 테트라노르말부틸티타네이트 (「오르가틱스 TA-21」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 14.1 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 1.06 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 15>

용매로서 에틸렌글리콜모노프로필에테르 (도쿄 화성 공업 주식회사 제조) 를 사용한 것, 및 금속 화합물로서 아연 (II) 아세틸아세토네이트 (도쿄 화성 공업 주식회사 제조, 금속 함유율 24.8 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 0.6 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 16>

금속 화합물로서 네오데칸산비스무트 (III) (「네오데칸산비스무트 16 ％」, 닛폰 화학 산업 주식회사 제조, 금속 함유율 16 ％) 을 사용한 것, 및 금속 화합물의 첨가량을 0.94 g 으로 한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

<예 17>

금속 화합물로서, 지르코늄테트라노르말프로폭사이드 (「오르가틱스 ZA-45」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 21.1 ％) (0.24 g) 와, 비스(2-에틸헥산산)주석 (II) (「네오스탄 U-28」, 닛토 화성 주식회사 제조, 금속 함유율 29 ％) (0.52 g) 를 사용한 것 이외에는, 예 1 과 동일하게 하여, 유리 적층체를 제조하였다.

예 17 의 유리 적층체에 대해서는, 실온에서 550 ℃ 까지 가열하고, 그 후, 실온까지 냉각시킨 후, 실리콘 수지층과 유리 기판의 경계에 면도칼의 날을 찔러넣음으로써, 유리 기판을 분리하는 것이 가능한 것을 확인하였다.

<예 18>

(오르가노하이드로젠실록산의 합성)

1,1,3,3-테트라메틸디실록산 (5.4 g), 테트라메틸시클로테트라실록산 (96.2 g), 및 옥타메틸시클로테트라실록산 (118.6 g) 의 혼합물을 5 ℃ 로 냉각시키고, 혼합액을 교반하면서, 농황산 11.0 g 을 혼합액에 천천히 첨가한 후, 추가로 물 3.3 g 을 혼합액에 1 시간에 걸쳐 적하하였다. 혼합액의 온도를 10 ∼ 20 ℃ 로 유지하면서 8 시간 교반한 후, 혼합액에 톨루엔을 첨가하고, 실록산층이 중성이 될 때까지 수세 및 폐산 (廢酸) 분리를 실시하였다. 중성이 된 실록산층을 감압 가열 농축하여 톨루엔 등의 저비점 유분을 제거하여, 하기 식 (1) 에 있어서, k = 40, l = 40 의 오르가노하이드로젠실록산을 얻었다.

[화학식 1]

(알케닐기 함유 실록산의 합성)

1,3-디비닐-1,1,3,3-테트라메틸디실록산 (3.7 g), 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐시클로테트라실록산 (41.4 g), 옥타메틸시클로테트라실록산 (355.9 g) 에 수산화칼륨의 실리코네이트를 Si/K = 20000/1 (㏖ 비) 량 첨가하고, 질소 분위기하에서 150 ℃, 6 시간 평형화 반응시켰다. 그 후, 에틸렌클로로하이드린을 K (칼륨) 에 대해 2 ㏖ 량 첨가하고, 혼합액을 120 ℃ 에서 2 시간 중화시켰다. 그 후, 얻어진 혼합액을 160 ℃, 666 ㎩ 로 6 시간 가열 버블링 처리하고, 휘발분을 커트하여, 100 g 당 알케닐 당량수 La = 0.9, Mw : 26,000 의 알케닐기 함유 실록산을 얻었다.

(경화성 실리콘 2 의 조제)

오르가노하이드로젠실록산과 알케닐기 함유 실록산을, 전체 알케닐기와 전체 규소 원자에 결합한 수소 원자의 몰비 (수소 원자/알케닐기) 가 0.9 가 되도록 혼합함으로써, 경화성 실리콘 2 를 얻었다.

이 경화성 실리콘 2 (100 질량부) 에, 하기 식 (2) 로 나타내는 아세틸렌계 불포화기를 갖는 규소 화합물 (1 질량부) 을 혼합하고, 백금 원소의 함유량이 100 ppm 이 되도록 백금 촉매를 첨가하여, 혼합물 A 를 얻었다.

HC≡C-C(CH₃)₂-O-Si(CH₃)₃ (2)

(경화성 조성물 2 의 조제)

혼합물 A (50 g) 와, 금속 화합물로서 지르코늄테트라노르말프로폭사이드 (「오르가틱스 ZA-45」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 21.1 ％) (0.71 g) 와, 용매로서 PMX-0244 (토레 다우코닝 주식회사 제조) (50 g) 를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45 ㎛ 의 필터를 사용하여 여과함으로써, 경화성 조성물 2 를 얻었다.

(유리 적층체의 제조)

얻어진 경화성 조성물 2 를, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 막두께 8 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 200 × 200 ㎜, 두께 0.2 ㎜ 의 유리 기판을 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 유리 적층체를 제조하였다.

<예 19>

금속 화합물로서 테트라노르말부틸티타네이트 (「오르가틱스 TA-21」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 14.1 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 1.06 g 으로 한 것 이외에는, 예 18 과 동일하게 하여, 경화성 조성물을 제조하였다. 얻어진 경화성 조성물을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 막두께 8 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 200 × 200 ㎜, 두께 0.2 ㎜ 의 유리 기판을 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 유리 적층체를 제조하였다.

<예 20>

예 3 과 동일한 순서로 조제한 경화성 조성물을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 100 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 250 ℃ 에서 30 분간 가열하여, 막두께 4 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 수지 적층체를 제조하였다.

<예 21>

예 18 과 동일한 순서로 조제한 경화성 조성물을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 막두께 8 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 수지 적층체를 제조하였다.

<예 22>

예 18 과 동일한 순서로 조제한 경화성 조성물을, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 에 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다.

다음으로, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재를 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 수지 적층체를 제조하였다.

<예 23>

예 14 와 동일한 순서로 조제한 경화성 조성물을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 100 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 250 ℃ 에서 30 분간 가열하여, 막두께 4 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 수지 적층체를 제조하였다.

<예 24>

금속 화합물로서 테트라노르말부틸티타네이트 (「오르가틱스 TA-21」, 마츠모토 파인 케미컬 주식회사 제조, 금속 함유율 14.1 ％) 를 사용한 것, 및 금속 화합물의 첨가량을 1.06 g 으로 한 것 이외에는, 예 18 과 동일하게 하여, 경화성 조성물을 제조하였다. 제조한 경화성 조성물을, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 막두께 8 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 수지 적층체를 제조하였다.

<예 25>

경화성 실리콘 2 (100 질량부) 에, 상기 서술한 식 (2) 로 나타내는 아세틸렌계 불포화기를 갖는 규소 화합물 (1 질량부) 을 혼합하고, 백금 원소의 함유량이 100 ppm 이 되도록 백금 촉매를 첨가하여, 혼합물 A 를 얻었다.

혼합물 A (50 g) 와, 용매로서 PMX-0244 (토레 다우코닝 주식회사 제조) (50 g) 를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45 ㎛ 의 필터를 사용하여 여과하여, 혼합물 B (경화성 조성물) 를 얻었다.

혼합물 B (경화성 조성물) 를, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재에 스핀 코트법에 의해 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 막두께 8 ㎛ 의 실리콘 수지층을 형성하였다.

그 후, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 을, 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 수지 적층체를 제조하였다.

<예 26>

혼합물 B (경화성 조성물) 를, 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명 「제노맥스」) 에 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열하였다.

다음으로, 200 × 200 ㎜, 두께 0.5 ㎜ 의 지지 기재를 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하였다. 그 후, 오븐을 사용하여 대기하 220 ℃ 에서 30 분간 가열하여, 수지 적층체를 제조하였다.

<내발포성의 평가>

각 예에서 얻어진 유리 적층체 및 수지 적층체를 잘라내어, 직경 1 ㎜ 이상의 기포가 없는 15 × 15 ㎜ 의 샘플을 얻었다. 얻어진 각 샘플을, 적외선 가열로에 넣고, 노 내 분위기를 질소로 치환하였다. 그 후, 노 내의 샘플의 모습을 관찰하면서, 20 ℃／min 의 속도로, 실온에서 600 ℃ 까지 승온시켰다. 승온 중, 직경이 5 ㎜ 이상인 기포의 발생이 관찰된 온도를, 이 샘플의 「내열온도」 로 하였다.

샘플의 내열온도로부터, 내발포성을 하기 기준에 의해 평가하였다. 「A」 ∼ 「D」 이면, 내발포성이 우수한 것으로 평가할 수 있다. ·「A」 : 내열온도가 600 ℃ 이상·「B」 : 내열온도가 550 ℃ 이상, 600 ℃ 미만·「C」 : 내열온도가 530 ℃ 이상, 550 ℃ 미만·「D」 : 내열온도가 500 ℃ 이상, 530 ℃ 미만·「E」 : 내열온도가 500 ℃ 미만

이상의 결과를 정리하여 하기 표 1 ∼ 표 4 에 나타낸다.

하기 표 1 ∼ 표 4 에는, 각 예에 있어서 사용한 경화성 실리콘의 종류 (경화성 실리콘 1 또는 2) 를 기재하였다.

하기 표 1 ∼ 표 4 에는, 각 예에 있어서의 실리콘 수지층에 함유되는 금속 원소의 종류, 및 그 함유량을 기재하였다. 이 때, 1 종류의 경우에는 「금속 원소 1」 로 기재하고, 「금속 원소 2」 에는 「-」 를 기재하였다. 2 종류의 경우에는 「금속 원소 1」 및 「금속 원소 2」 로 기재하였다. 함유량은, 실리콘 수지층 중의 금속 원소 각각의 함유량 (비율) 이고, 단위는 「질량％」 이지만, 하기 표 1 ∼ 표 3 에 있어서는, 간단히 「％」 로 하고 있다.

또한 하기 표 1 ∼ 표 4 에는, 각 예에 있어서의 내열온도 및 내발포성의 평가 결과도 기재하였다.

하기 표 4 에만, 경화성 조성물을 도포한 기판 (도포 기판) 의 상품명을 기재하였다.

상기 표 1 ∼ 표 4 에 나타내는 결과로부터 분명한 바와 같이, 실리콘 수지층이, 지르코늄 (Zr), 알루미늄 (Al), 및 주석 (Sn) 으로 이루어지는 군에서 선택되는 적어도 1 종의 금속의 원소 (특정 원소) 를 함유하는 예 1 ∼ 13, 및 예 17 ∼ 18 의 유리 적층체, 그리고 예 20 ∼ 22 의 수지 적층체는, 내발포성이 우수하였다.

이에 대해, 상기 특정 원소를 함유하지 않는 예 14 ∼ 16 의 유리 적층체, 예 19 의 유리 적층체, 및 예 23 ∼ 26 의 수지 적층체는, 내발포성이 떨어졌다.

예 2, 4, 6 을 대비하면, 실리콘 수지층이 Al 또는 Sn 을 함유하는 예 4 및 6 보다, 실리콘 수지층이 Zr 을 함유하는 예 2 쪽이 보다 내발포성이 양호하였다.

<예 27>

예 18 에서 200 × 200 ㎜, 두께 0.2 ㎜ 의 유리 기판 대신에, 직경 150 ㎜, 두께 625 ㎛ 의 Si 웨이퍼를 첩합한 적층체를 제조한다. 이 적층체를 예 18 과 동일한 조건으로 내발포 평가를 실시하면, 내발포성은 D 이다. 예 27 의 반도체 적층체는 내발포성이 우수하다.

<예 28>

예 19 에서 200 × 200 ㎜, 두께 0.2 ㎜ 의 유리 기판 대신에, 직경 150 ㎜, 두께 625 ㎛ 의 Si 웨이퍼를 첩합한 적층체를 제조한다. 이 적층체를 예 19 와 동일한 조건으로 내발포 평가를 실시하면, 내발포성은 E 이다. 예 28 의 반도체 적층체는 내발포성이 떨어졌다.

본 출원은 2016년 12월 28일 출원의 일본 특허출원 2016-255206, 2017년 6월 20일 출원의 일본 특허출원 2017-120689 및 2017년 9월 27일 출원의 일본 특허출원 2017-185777에 기초하는 것으로, 그 내용은 여기에 참조로서 받아들여진다.

10 유리 적층체
12 지지 기재
14 실리콘 수지층
14a 실리콘 수지층의 표면
16 유리 기판
16a 유리 기판의 제 1 주면
16b 유리 기판의 제 2 주면
18 실리콘 수지층이 부착된 지지 기재
20 전자 디바이스용 부재
22 전자 디바이스용 부재가 부착된 적층체
24 부재가 부착된 기판 (전자 디바이스)

Claims (18)

1. 유리를 첩합하기 위한 경화성 조성물로서,
   상기 경화성 조성물은 실리콘 수지와 금속 성분인 알루미늄 원소를 함유하고,
   상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 1.612 질량% 인, 경화성 조성물.
2. 제 1 항에 있어서,
   상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 0.290 질량% 인, 경화성 조성물.
3. 제 2 항에 있어서,
   상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.099 ~ 0.290 질량% 인, 경화성 조성물.
4. 제 1 항에 있어서,
   상기 금속 성분은 금속 화합물로서 함유되어 있는, 경화성 조성물.
5. 제 4 항에 있어서,
   상기 금속 화합물이 착물인, 경화성 조성물.
6. 제 1 항에 있어서,
   상기 실리콘 수지에 포함되는 실리콘의 중량 평균 분자량이 5000 ~ 60000 인, 경화성 조성물.
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 경화성 조성물은 반도체 재료를 포함하는 기판과 유리를 첩합하기 위해 사용되는, 경화성 조성물.
8. 반도체 재료를 포함하는 기판과,
   상기 기판 상에 실리콘 수지층을 개재하여 형성된 유리를 구비하고,
   상기 실리콘 수지층은 실리콘 수지와 금속 성분인 알루미늄 원소를 함유하고,
   상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 1.612 질량% 인, 적층체.
9. 제 8 항에 있어서,
   상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 0.290 질량% 인, 적층체.
10. 제 9 항에 있어서,
    상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.099 ~ 0.290 질량% 인, 적층체.
11. 제 8 항에 있어서,
    상기 실리콘 수지층의 두께가 0.001 ~ 50 ㎛ 인, 적층체.
12. 제 11 항에 있어서,
    상기 실리콘 수지층의 두께가 0.001 ~ 10 ㎛ 인, 적층체.
13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 기판은 LED 를 포함하는, 적층체.
14. 실리콘 수지층과 유리를 구비하고,
    상기 실리콘 수지층은 실리콘 수지와 금속 성분인 알루미늄 원소를 함유하고,
    상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 1.612 질량% 인, 실리콘 수지층이 부착된 유리.
15. 제 14 항에 있어서,
    상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.01 ~ 0.290 질량% 인, 실리콘 수지층이 부착된 유리.
16. 제 15 항에 있어서,
    상기 실리콘 수지 및 상기 금속 성분의 총량에 대한 상기 금속 성분의 함유량이 0.099 ~ 0.290 질량% 인, 실리콘 수지층이 부착된 유리.
17. 제 14 항에 있어서,
    상기 실리콘 수지층의 두께가 0.001 ~ 50 ㎛ 인, 실리콘 수지층이 부착된 유리.
18. 제 17 항에 있어서,
    상기 실리콘 수지층의 두께가 0.001 ~ 10 ㎛ 인, 실리콘 수지층이 부착된 유리.

Images