KR20230006742A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20230006742A
KR20230006742A KR1020210087409A KR20210087409A KR20230006742A KR 20230006742 A KR20230006742 A KR 20230006742A KR 1020210087409 A KR1020210087409 A KR 1020210087409A KR 20210087409 A KR20210087409 A KR 20210087409A KR 20230006742 A KR20230006742 A KR 20230006742A
Authority
KR
South Korea
Prior art keywords
area
electronic device
layer
openings
disposed
Prior art date
Application number
KR1020210087409A
Other languages
English (en)
Inventor
김윤호
김철
최재욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210087409A priority Critical patent/KR20230006742A/ko
Priority to US17/659,447 priority patent/US20230006173A1/en
Priority to CN202210767620.2A priority patent/CN115565448A/zh
Publication of KR20230006742A publication Critical patent/KR20230006742A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1615—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function
    • G06F1/1616—Constructional details or arrangements for portable computers with several enclosures having relative motions, each enclosure supporting at least one I/O or computing function with folding flat displays, e.g. laptop computers or notebooks having a clamshell configuration, with body parts pivoting to an open position around an axis parallel to the plane they define in closed position
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H04M1/0268—Details of the structure or mounting of specific components for a display module assembly including a flexible display panel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 전자 장치는 표시 패널, 상기 표시 패널의 위에 배치된 입력 센서 및 상기 표시 패널의 아래에 배치되어 상기 표시 패널을 지지하는 지지 부재를 포함하고, 상기 지지 부재는 제1 부분 및 상기 제1 부분을 에워싸는 제2 부분을 포함하고, 상기 제2 부분에는 복수의 제1 개구부들이 정의된다.

Description

전자 장치 {ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 보다 상세하게는 센싱 감도가 향상된 전자 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 전자 장치를 구비한다. 전자 장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력 센서를 구비할 수 있다.
입력 센서는 사용자의 신체를 이용한 터치나 압력을 감지할 수 있다. 한편 필기구를 이용한 정보 입력이 익숙한 사용자 또는 특정 응용 프로그램(예를 들면, 스케치 또는 드로잉을 위한 응용 프로그램)을 위한 세밀한 터치 입력을 위한 펜의 사용 요구가 증가하고 있다.
본 발명은 센싱 감도가 향상된 전자 장치를 제공하는 것을 목적으로 한다.
본 발명은 입력 센서 하부에 배치된 지지 부재에 의한 신호 감소를 줄여 센싱 감도를 향상시킨 전자 장치를 제공하는 것을 목적으로 한다.
본 발명은 입력 센서의 하부에 배치된 지지 부재의 가장자리에 복수의 개구부들을 포함하여 센싱 감도를 향상시킨 전자 장치를 제공하는 것을 목적으로 한다.
일 실시예에 따른 전자 장치는 표시 패널, 상기 표시 패널의 위에 배치된 입력 센서 및 상기 표시 패널의 아래에 배치되어 상기 표시 패널을 지지하는 지지 부재를 포함하고, 상기 지지 부재는 제1 부분 및 상기 제1 부분을 에워싸는 제2 부분을 포함하고, 상기 제2 부분에는 복수의 제1 개구부들이 정의된다.
상기 표시 패널은 폴딩 영역 및 비폴딩 영역을 포함하고, 상기 지지 부재는 상기 폴딩 영역에 중첩하는 벤딩 영역 및 상기 비폴딩 영역에 중첩하는 비벤딩 영역를 포함하고, 상기 제1 부분 및 상기 제2 부분은 상기 비벤딩 영역에 배치될 수 있다.
상기 지지 부재는 상기 벤딩 영역에 배치되고 복수의 제2 개구부들이 정의된 제3 부분을 더 포함할 수 있다.
상기 제1 개구부들의 형상과 상기 제2 개구부들의 형상은 동일할 수 있다.
상기 제2 부분의 폭은 상기 제3 부분의 폭과 동일할 수 있다.
상기 제2 부분은, 평면상에서 상기 제3 부분과 평행하고 서로 반대 측에 대칭적으로 각각 배치되는 제1 엣지와 제2 엣지 및 상기 제3 부분과 수직하고 서로 반대측에 대칭적으로 각각 배치되는 제3 엣지와 제4 엣지를 포함할 수 있다.
상기 제1 개구부들은 상기 제1 엣지, 상기 제2 엣지, 상기 제3 엣지 및 상기 제4 엣지 중 적어도 일부에 정의될 수 있다.
상기 지지 부재는 금속보다 전기전도도가 낮은 비금속 물질을 포함할 수 있다.
상기 제1 개구부들 각각은 서로 다른 형상을 가지고 불규칙하게 배치될 수 있다.
상기 입력 센서와 전기적으로 연결되어 상기 입력 센서를 구동하는 구동 회로를 더 포함하고, 상기 제2 부분 중 적어도 일부분은 상기 제1 부분보다 상기 구동 회로로부터 멀리 배치될 수 있다.
상기 지지 부재는 금속을 포함할 수 있다.
상기 입력 센서는 상기 표시 패널 위에 직접 배치될 수 있다.
상기 제1 개구부들은 상기 제1 부분에도 정의될 수 있다.
상기 제1 부분의 상기 제1 개구부들의 밀집도는 상기 제2 부분의 상기 제1 개구부들의 밀집도보다 작을 수 있다.
일 실시예에 따른 전자 장치는 표시 패널, 상기 표시 패널의 위에 배치된 입력 센서, 상기 입력 센서에 제1 측부에서 연결되고 상기 입력 센서를 구동하는 구동 회로 및 상기 표시 패널의 아래에 배치되고, 제1 부분 및 상기 제1 부분을 에워싸는 제2 부분을 포함하는 지지 부재를 포함하고, 상기 제2 부분은 상기 제1 측부와 인접한 제1 영역 및 상기 제1 측부와 비-인접한 제2 영역을 포함하고, 상기 제2 영역에는 복수의 제1 개구부들이 정의된다.
상기 제2 영역은 상기 제1 영역보다 상기 구동 회로와 평면상에서 멀 수 있다.
상기 표시 패널은 폴딩 영역 및 비폴딩 영역을 포함하고, 상기 지지 부재는 상기 폴딩 영역에 중첩하는 벤딩 영역 및 상기 비폴딩 영역에 중첩하는 비벤딩 영역을 포함하고, 상기 지지 부재는 상기 벤딩 영역에 배치되고 복수의 제2 개구부들이 정의된 제3 부분을 더 포함할 수 있다.
상기 제2 부분의 폭은 상기 제3 부분의 폭보다 클 수 있다.
상기 제1 개구부들 각각은 서로 다른 형상을 가지고 불규칙하게 배치될 수 있다.
상기 입력 센서는 상기 표시 패널 상에 직접 배치되고, 상기 지지 부재는 상기 입력 센서와 전면적으로 중첩할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 입력 센서의 하부에 배치된 지지 부재의 가장자리에 복수의 개구부들을 포함하여 금속 지지 부재로 인한 신호 감소를 줄이고 입력 센서의 센싱 감도를 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 8a 및 도 8b는 도 7에 도시된 AA’ 영역을 확대하여 보여주는 도면들이다.
도 9a는 본 발명의 일 실시예에 따른 지지 부재의 평면도이다.
도 9b는 본 발명의 일 실시예에 따른 지지 부재의 단면도이다.
도 10은 본 발명의 효과를 보여주는 도면이다.
도 11은 본 발명의 일 실시예에 따른 지지 부재를 보여주는 도면이다.
도 12는 본 발명의 일 실시예에 따른 지지 부재의 평면도이다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 개구부들을 보여주는 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 사시도들이다.
도 1a는 전자 장치(ED)의 펼쳐진 상태(또는 언폴딩 상태)를, 도 1b는 전자 장치(ED)의 폴딩 상태를 도시하였다.
도 1a 및 도 1b를 참조하면, 전자 장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자 장치(ED)는 휴대폰, 폴더블 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 이에 제한되는 것은 아니다. 도 1a 및 도 1b에서는 전자 장치(ED)가 폴더블 휴대폰인 것을 예시적으로 도시하였으나, 반드시 이에 제한되는 것은 아니다.
본 발명의 실시예에 따른 전자 장치(ED)는 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)이 정의하는 표시면(DS)을 포함할 수 있다. 전자 장치(ED)는 표시면(DS)을 통해 이미지(IM)를 사용자에게 제공할 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 이미지(IM)를 표시하고, 비표시 영역(NDA)은 이미지(IM)를 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 변형될 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다.
전자 장치(ED)는 폴딩 영역(FA, 또는 폴더블 영역) 및 복수 개의 비폴딩 영역들(NFA1, NFA2)을 포함할 수 있다. 비폴딩 영역들(NFA1, NFA2)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)을 포함할 수 있다. 폴딩 영역(FA)은 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2) 사이에 배치될 수 있다. 제1 비폴딩 영역(NFA1), 폴딩 영역(FA), 및 제2 비폴딩 영역(NFA2)은 제2 방향(DR2)을 따라 순차적으로 전자 장치(ED)에 정의될 수 있다.
도 1b에 도시된 것과 같이, 폴딩 영역(FA)은 제1 방향(DR1)에 평행한 폴딩축(FX)을 기준으로 폴딩될 수 있다. 폴딩 영역(FA)은 제1 방향(DR1)을 따라 연장할 수 있다. 폴딩 영역(FA)은 소정의 곡률 및 곡률반경을 갖도록 폴딩될 수 있다. 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)은 서로 마주보고, 전자 장치(ED)는 표시면(DS)이 외부에 노출되지 않도록 인-폴딩(inner-folding)될 수 있다.
본 발명의 일 실시예에서 전자 장치(ED)는 표시면(DS)이 외부에 노출되도록 아웃-폴딩(outer-folding)될 수 있다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작으로부터 인-폴딩 또는 아웃-폴딩 동작이 반복되도록 구성될 수 있으나 이에 제한되지 않는다. 본 발명의 일 실시예에서 전자 장치(ED)는 펼침 동작, 인-폴딩 동작, 및 아웃-폴딩 동작 중 어느 하나를 선택할 수 있도록 구성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2를 참조하면, 전자 장치(ED)는 표시 장치(DD), 하부 부재(LM) 및 케이스들(EDC1, EDC2)을 포함할 수 있다.
표시 장치(DD)는 이미지를 생성하고 외부입력을 감지한다. 표시 장치(DD)는 윈도우 모듈(WM) 및 표시 모듈(DM)을 포함한다. 윈도우 모듈(WM)은 전자 장치(ED)의 전면을 제공한다.
표시 모듈(DM)은 적어도 표시 패널(DP)을 포함할 수 있다. 도 2에서 표시 모듈(DM)은 표시 패널(DP)과 동일한 것으로 도시하였으나, 실질적으로 표시 모듈(DM)은 복수 개의 구성이 적층된 적층 구조물일 수 있다. 예를 들어, 표시 모듈(DM)은 입력 센서를 더 포함할 수 있다. 표시 모듈(DM)의 적층 구조에 대한 상세한 설명은 후술한다.
표시 패널(DP)은 전자 장치(ED)의 표시 영역(DA, 도 1a 참조) 및 비표시 영역(NDA, 도 1a 참조)에 대응하는 표시 영역(DP-DA) 및 비표시 영역(DP-NDA)을 포함한다. 본 명세서에서 “영역/부분과 영역/부분이 대응한다”는 것은 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
표시 모듈(DM)은 비표시 영역(DP-NDA) 상에 배치된 구동칩(DIC)을 포함할 수 있다. 표시 모듈(DM)은 비표시 영역(DP-NDA)에 결합된 회로 필름(FCB)을 더 포함할 수 있다.
구동칩(DIC)은 표시 패널(DP)의 화소를 구동하기 위한 구동 소자들 예를 들어, 데이터 구동회로를 포함할 수 있다. 도 2에서는 구동칩(DIC)이 표시 패널(DP) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 회로 필름(FCB) 상에 실장될 수도 있다.
하부 부재(LM)는 지지 부재(500) 및 보호층(600)을 포함할 수 있다. 하부 부재(LM)는 표시 모듈(DM)을 지지하고 외부 충격으로부터 보호할 수 있다. 도시되지 않았으나, 하부 부재(LM)는 지지 부재(500) 및 보호층(600) 외에 다른 기능층들을 더 포함할 수 있다. 예를 들어, 하부 부재(LM)는 방열층을 포함할 수 있다.
일 실시예에서, 지지 부재(500)는 금속 플레이트를 포함할 수 있다. 지지 부재(500)에는 복수의 개구부들이 정의될 수 있다. 보호층(600)은 보호 필름 및 쿠션층을 포함할 수 있다. 자세한 설명은 후술한다.
케이스들(EDC1, EDC2)은 표시 모듈(DM) 및 하부 부재(LM)를 수용한다. 서로 분리된 2개의 케이스들(EDC1, EDC2)을 예시적으로 도시하였으나 이에 제한되지 않는다. 미-도시하였으나, 전자 장치(ED)는 2개의 케이스들(EDC1, EDC2)을 연결하기 위한 힌지 구조물을 더 포함할 수 있다. 케이스들(EDC1, EDC2) 각각은 윈도우 모듈(WM)과 결합될 수 있다. 케이스들(EDC1, EDC2)은 표시 모듈(DM)뿐만 아니라 케이스(EDC1, EDC2)에 수용된 구성들을 보호한다.
도 3은 본 발명의 일 실시예에 따른 전자 장치의 평면도이다.
도 3을 참조하면, 전자 장치(ED)는 입력 장치(PN)를 포함할 수 있다. 본 실시예에 따른 전자 장치(ED)는 전자 시스템, 터치 시스템, 입출력 시스템, 디지타이저 시스템, 펜 태블릿, 또는 펜 단말기로 지칭될 수 있다.
입력 장치(PN)는 소정의 공진 주파수의 자기장을 생성하는 장치일 수 있다. 입력 장치(PN)는 전자기 공명 방식에 기반한 출력 신호를 송신하도록 구성될 수 있다. 입력 장치(PN)는 펜, 입력 펜, 자기 펜, 스타일러스 펜, 또는 전자기공명식 펜으로 지칭될 수 있다.
본 발명의 실시예에 따른 입력 장치(PN)는 내부에 교류 전원을 생성하는 신호 생성부를 포함할 수 있다. 이 경우, 입력 장치(PN)는 외부로부터 제공되는 외부 자기장이 없더라도 내부의 신호 생성부에 의해 유도 전류가 발생될 수 있다. 따라서, 전자 장치(ED)가 자기장을 형성하는 디지타이저를 포함하지 않더라도, 전자 장치(ED)는 자기장을 출력하는 입력 장치(PN)의 입력을 감지할 수 있다.
전자기공명 방식에 의한 입력 장치(PN)는 능동정전기 방식의 펜(이하, AES 펜)보다 출력 효율이 더 좋다. 예를 들어, 동일한 주파수(예, 1.8MHz) 및 동일한 입력 전압(예, 17V)의 Tx 신호가 제공되었을 때, 입력 장치(PN)에서 출력된 신호의 세기는 상기 AES 펜에서 출력된 신호의 세기보다 약 40배 강할 수 있다. 또한, 1.8MHz의 주파수, 1V의 전압의 Tx 신호가 제공되었을 때의 입력 장치(PN)의 출력 신호의 세기는 1.8MHz의 주파수, 17V의 전압의 Tx 신호가 제공되었을 때의 AES 펜의 출력 신호의 세기와 유사할 수 있다. 따라서, 액티브 타입으로 동작하는 입력 장치(PN)는 상기 AES 펜보다 배터리 소모 양이 더 적을 수 있다.
또한, 본 발명의 실시예에 따른 입력 장치(PN)가 전자 장치(ED)에 적용되는 경우, 전자 장치(ED)는 디지타이저를 포함하지 않을 수 있다. 따라서, 디지타이저 추가에 따른 전자 장치(ED)의 두께, 무게 증가 및 디지타이저 추가에 따른 유연성 저하가 발생되지 않을 수 있다. 디지타이저가 생략된 전자 장치(ED)는 입력 센서(IS, 도 4 참조)을 이용하여 입력 장치(PN)의 입력을 감지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 4는 도 2의 X 내지 X'를 자른 절단면을 도시한다.
도 4를 참조하면, 전자 장치(ED)는 윈도우 모듈(WM), 반사 방지층(POL), 표시 모듈(DM), 지지 부재(500) 및 보호층(600)을 포함할 수 있다.
표시 모듈(DM)은 영상(IM, 도 1a 참조)을 표시하고, 외부의 입력 장치(PN, 도 3 참조)를 감지할 수 있다. 입력 장치(PN)는 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다.
표시 모듈(DM)은 이미지를 생성하는 표시 패널(DP) 및 외부 입력을 감지하는 입력 센서(IS)를 포함할 수 있다.
표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기발광 표시 패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다.
입력 센서(IS)는 표시 패널(DP) 위에 직접 배치될 수 있다. 예를 들어, 연속된 공정을 통해 표시 패널(DP) 위에 바로 형성될 수 있다. 입력 센서(IS)는 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 배선, 및 감지 배선과 연결된 감지 패드를 구성할 수 있다. 입력 센서(IS)는 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 다만, 외부 입력 감지 방식이 상기 예에 제한되는 것은 아니다.
입력 센서(IS)는 정전용량의 변화에 의한 입력을 감지하는 제1 터치 모드 및 자기장을 방출하는 전자 펜입력 장치(PN)의 입력을 감지하는 제2 터치 모드로 동작할 수 있다. 즉, 디지타이저를 포함하지 않는 표시 모듈(DM)은 입력 센서(IS)를 이용하여 사용자의 터치에 의한 입력뿐만 아니라, 전자 펜입력 장치(PN)에 의한 입력을 감지할 수 있다.
표시 모듈(DM)에는 폴딩 영역(FA), 제1 비폴딩 영역(NFA1) 및 제2 비폴딩 영역(NFA2)이 정의될 수 있다. 제1 비폴딩 영역(NFA1)은 도 1a의 제1 비폴딩 영역(NFA1)에 대응되고, 폴딩 영역(FA)은 도 1a의 폴딩 영역(FA)에 대응되고, 제2 비폴딩 영역(NFA2)은 도 1a의 제2 비폴딩 영역(NFA2)에 대응될 수 있다.
반사 방지층(POL)은 표시 모듈(DM) 위에 배치될 수 있다. 반사 방지층(POL)의 외부로부터 입사되는 외부 광의 반사율을 감소시킬 수 있다. 반사 방지층(POL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
또는, 반사 방지층(POL)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시 패널에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사 방지층(POL)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
또는, 반사 방지층(POL)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다. 반사 방지층(POL)과 표시 모듈(DM) 사이에는 점착층이 배치될 수 있다. 본 명세서 내에 설명되는 점착층들은 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 점착층들 각각은 감압 접착제(pressure sensitive adhesive, PSA), 광학 투명 접착제(optical clear adhesive, OCA), 또는 광학 투명 레진(optical clear resin, OCR)일 수 있다. 점착층(1100)은 생략될 수도 있다.
윈도우 모듈(WM)은 반사 방지층(POL) 위에 배치될 수 있다. 윈도우 모듈(WM)은 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 예를 들어, 윈도우 모듈(WM)은 폴리이미드 필름을 포함할 수 있다. 윈도우 모듈(WM)은 단층으로 제한되지 않는다. 윈도우 모듈(WM)은 점착부재로 결합된 2 이상의 필름들을 포함할 수 있다. 점착층이 윈도우 모듈(WM)과 반사 방지층(POL) 사이에 배치될 수 있으나, 생략될 수도 있다.
지지 부재(500)는 표시 모듈(DM)의 아래에 배치될 수 있다. 지지 부재(500)는 표시 모듈(DM)의 배면을 지지하는 층일 수 있다. 지지 부재(500)는 금속을 포함할 수 있다. 지지 부재(500)는 금속 플레이트일 수 있다. 지지 부재(500)는 하나 이상의 금속 플레이트를 포함할 수 있다. 여기에서, 금속은 SUS(Stainless Use Steel)을 포함할 수 있다. 다른 일 실시예에서, 지지 부재(500)는 금속보다 전기전도도가 낮은 물질을 포함할 수 있다. 예를 들어, 지지 부재(500)는 PI(Polyimide)를 포함하는 플라스틱을 포함할 수 있다.
보호층(600)은 지지 부재(500)의 아래에 배치될 수 있다. 보호층(600)은 외부 충격으로부터 표시 모듈(DM)을 보호할 수 있다. 보호층(600)은 보호 필름 및 쿠션층을 포함할 수 있다. 보호 필름은 합성 수지 필름을 포함할 수 있고, 예를 들어 폴리이미드 필름 또는 폴리에틸렌테레프탈레이트 필름일 수 있다. 쿠션층은 스펀지, 발포폼, 또는 우레탄 수지 등을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(110), 회로층(120), 발광 소자층(130), 및 봉지층(140)을 포함할 수 있다.
베이스층(110)은 회로층(120)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 베이스층(110)은 유리 기판, 금속 기판, 또는 고분자 기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 베이스층(110)은 무기층, 유기층 또는 복합재료층일 수 있다.
베이스층(110)은 다층 구조를 가질 수 있다. 예를 들어, 베이스층(110)은 제1 합성 수지층, 상기 제1 합성 수지층 위에 배치된 실리콘 옥사이드(SiOx)층, 상기 실리콘 옥사이드층 위에 배치된 아몰퍼스 실리콘(a-Si)층, 및 상기 아몰퍼스 실리콘층 위에 배치된 제2 합성 수지층을 포함할 수 있다. 상기 실리콘 옥사이드층 및 상기 아몰퍼스 실리콘층은 베이스 배리어층이라 지칭될 수 있다.
상기 제1 및 제2 합성 수지층들 각각은 폴리이미드(polyimide)계 수지를 포함하는 것일 수 있다. 또한, 상기 제1 및 제2 합성 수지층들 각각은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 한편, 본 명세서에서 “~~” 계 수지는 “~~” 의 작용기를 포함하는 것을 의미한다.
베이스층(110)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 실리콘옥사이드층과 실리콘나이트라이드층이 교대로 적층된 구조를 포함할 수 있다.
반도체 패턴은 버퍼층(BFL) 위에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘, 저온다결정실리콘, 또는 산화물반도체를 포함할 수도 있다.
도 5는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함하고, N타입의 트랜지스터는 N형 도판트로 도핑된 도핑영역을 포함할 수 있다. 제2 영역은 비-도핑 영역이거나, 제1 영역 대비 낮은 농도로 도핑된 영역일 수 있다.
제1 영역의 전도성은 제2 영역의 전도성보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브 영역에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브 영역일수 있고, 다른 일부분은 트랜지스터의 소스 영역 또는 드레인 영역일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
화소들 각각은 7개의 트랜지스터들, 하나의 커패시터, 및 발광 소자를 포함하는 등가회로를 가질 수 있으며, 화소의 등가회로도는 다양한 형태로 변형될 수 있다. 도 5에서는 화소에 포함되는 하나의 트랜지스터(100PC) 및 발광 소자(100PE)를 예시적으로 도시하였다.
트랜지스터(100PC)의 소스 영역(SC), 액티브 영역(AL), 및 드레인 영역(DR)이 반도체 패턴으로부터 형성될 수 있다. 소스 영역(SC) 및 드레인 영역(DR)은 단면 상에서 액티브 영역(AL)로부터 서로 반대 방향으로 연장될 수 있다. 도 5에는 반도체 패턴으로부터 형성된 연결 신호 배선(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 배선(SCL)은 평면 상에서 트랜지스터(100PC)의 드레인 영역(DR)에 연결될 수 있다.
제1 절연층(10)은 버퍼층(BFL) 위에 배치될 수 있다. 제1 절연층(10)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로층(120)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(100PC)의 게이트(GT)는 제1 절연층(10) 위에 배치된다. 게이트(GT)는 금속 패턴의 일부분일 수 있다. 게이트(GT)는 액티브 영역(AL)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(GT)는 마스크로 기능할 수 있다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(GT)를 커버할 수 있다. 제2 절연층(20)은 화소들에 공통으로 중첩할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서, 제2 절연층(20)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치될 수 있다. 제3 절연층(30)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 제3 절연층(30)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함하는 다층 구조를 가질 수 있다.
제1 연결 전극(CNE1)은 제3 절연층(30) 위에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층(10, 20, 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 배선(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘 옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
제2 연결 전극(CNE2)은 제5 절연층(50) 위에 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결 전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다.
발광 소자층(130)은 회로층(120) 위에 배치될 수 있다. 발광 소자층(130)은 발광 소자(100PE)를 포함할 수 있다. 예를 들어, 발광 소자층(130)은 유기 발광 물질, 퀀텀닷, 퀀텀 로드, 마이크로 엘이디, 또는 나노 엘이디를 포함할 수 있다. 이하에서, 발광 소자(100PE)가 유기 발광 소자인 것을 예로 들어 설명하나, 특별히 이에 제한되는 것은 아니다.
발광 소자(100PE)는 제1 전극(AE), 발광층(EL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 위에 배치될 수 있다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
화소 정의막(70)은 제6 절연층(60) 위에 배치되며, 제1 전극(AE)의 일부분을 커버할 수 있다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
표시 영역(DA, 도 1a 참조)은 발광 영역(PXA)과 발광 영역(PXA)에 인접한 비발광 영역(NPXA)을 포함할 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광 영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
발광층(EL)은 제1 전극(AE) 위에 배치될 수 있다. 발광층(EL)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EL)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EL)이 화소들 각각에 분리되어 형성된 경우, 발광층들(EL) 각각은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 다만, 이에 제한되는 것은 아니며, 발광층(EL)은 화소들에 연결되어 공통으로 제공될 수도 있다. 이 경우, 발광층(EL)은 청색 광을 제공하거나, 백색 광을 제공할 수도 있다.
제2 전극(CE)은 발광층(EL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치될 수 있다.
도시되지 않았으나, 제1 전극(AE)과 발광층(EL) 사이에는 정공 제어층이 배치될 수 있다. 정공 제어층은 발광 영역(PXA)과 비발광 영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EL)과 제2 전극(CE) 사이에는 전자 제어층이 배치될 수 있다. 전자 제어층은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층과 전자 제어층은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다.
봉지층(140)은 발광 소자층(130) 위에 배치될 수 있다. 봉지층(140)은 순차적으로 적층된 무기층, 유기층, 및 무기층을 포함할 수 있으나, 봉지층(140)을 구성하는 층들이 이에 제한되는 것은 아니다.
무기층들은 수분 및 산소로부터 발광 소자층(130)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 발광 소자층(130)을 보호할 수 있다. 무기층들은 실리콘나이트라이드층, 실리콘옥시나이트라이드층, 실리콘옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
입력 센서(IS)는 베이스층(201), 제1 도전층(202), 감지 절연층(203), 제2 도전층(204), 및 커버 절연층(205)을 포함할 수 있다.
베이스층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 적어도 어느 하나를 포함하는 무기층일 수 있다. 또는 베이스층(201)은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다. 베이스층(201)은 단층 구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
제1 도전층(202) 및 제2 도전층(204) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다.
단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 또는 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
감지 절연층(203) 및 커버 절연층(205) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 6을 참조하면, 표시 패널(DP)에는 표시 영역(DP-DA) 및 표시 영역(DP-DA) 주변의 비표시 영역(DP-NDA)이 정의될 수 있다. 표시 영역(DP-DA)과 비표시 영역(DP-NDA)은 화소(PX)의 배치 유무에 의해 구분될 수 있다. 표시 영역(DP-DA)에 화소(PX)가 배치된다. 비표시 영역(DP-NDA)에 주사 구동부(SDV), 데이터 구동부, 및 발광 구동부(EDV)가 배치될 수 있다. 데이터 구동부는 구동칩(DIC)에 구성된 일부 회로일 수 있다.
표시 패널(DP)은 제2 방향(DR2)을 따라 정의된 제1 패널 영역(PA1), 배선 영역(BNA), 및 제2 패널 영역(PA2)을 포함할 수 있다. 제2 패널 영역(PA2) 및 배선 영역(BNA)은 비표시 영역(DP-NDA)의 일부 영역일 수 있다. 배선 영역(BNA)은 제1 패널 영역(PA1)과 제2 패널 영역(PA2) 사이에 배치된다.
제1 패널 영역(PA1)은 도 1a의 표시면(DS)에 대응하는 영역이다. 제1 패널 영역(PA1)은 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)을 포함할 수 있다. 제1 비폴딩 영역(NFA10), 제2 비폴딩 영역(NFA20), 및 폴딩 영역(FA0)은 도 1a 및 도 1b의 제1 비폴딩 영역(NFA1), 제2 비폴딩 영역(NFA2), 및 폴딩 영역(FA)에 각각 대응한다.
제1 방향(DR1)과 나란한 배선 영역(BNA)의 폭 및 제2 패널 영역(PA2)의 폭(또는 길이)은 제1 방향(DR1)과 나란한 제1 패널 영역(PA1)의 폭(또는 길이)보다 작을 수 있다. 벤딩축 방향의 길이가 짧은 영역은 좀 더 쉽게 벤딩될 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1-SLm), 복수 개의 데이터 라인들(DL1-DLn), 복수 개의 발광 라인들(EL1-ELm), 제1 및 제2 제어 라인들(CSL1, CSL2), 전원 라인(PL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 여기서, m 및 n은 자연수이다. 화소들(PX)은 주사 라인들(SL1-SLm), 데이터 라인들(DL1-DLn), 및 발광 라인들(EL1-ELm)에 연결될 수 있다.
주사 라인들(SL1-SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 전기적으로 연결될 수 있다. 데이터 라인들(DL1-DLn)은 제2 방향(DR2)으로 연장되고, 배선 영역(BNA)을 경유하여 구동칩(DIC)에 전기적으로 연결될 수 있다. 발광 라인들(EL1-ELm)은 제1 방향(DR1)으로 연장되어 발광 구동부(EDV)에 전기적으로 연결될 수 있다.
전원 라인(PL)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분을 포함할 수 있다. 제1 방향(DR1)으로 연장된 부분과 제2 방향(DR2)으로 연장된 부분은 서로 다른 층 상에 배치될 수 있다. 전원 라인(PL) 중 제2 방향(DR2)으로 연장된 부분은 배선 영역(BNA)을 경유하여 제2 패널 영역(PA2)으로 연장될 수 있다. 전원 라인(PL)은 제1 전압을 화소들(PX)에 제공할 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 배선 영역(BNA)을 경유하여 제2 패널 영역(PA2)의 하단을 향해 연장될 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 배선 영역(BNA)을 경유하여 제2 패널 영역(PA2)의 하단을 향해 연장될 수 있다.
평면 상에서 봤을 때, 패드들(PD)은 제2 패널 영역(PA2)의 하단에 인접하게 배치될 수 있다. 구동칩(DIC), 전원 라인(PL), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 패드들(PD)에 전기적으로 연결될 수 있다. 회로 필름(FCB)은 이방성 도전 접착층을 통해 패드들(PD)에 전기적으로 연결될 수 있다.
도 7은 본 발명의 일 실시예에 따른 입력 센서의 평면도이다. 도 8a 및 도 8b는 도 7에 도시된 AA’ 영역을 확대한 본 발명의 일 실시예에 따른 평면도들이다.
입력 센서(IS)에는 감지 영역(IS-A) 및 주변 영역(IS-NA)이 정의될 수 있다. 감지 영역(IS-A)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 감지 영역(IS-A)은 외부 입력을 감지하는 영역일 수 있다. 주변 영역(IS-NA)은 감지 영역(IS-A)에 인접하며, 감지 영역(IS-A)을 에워쌀 수 있다.
입력 센서(IS)는 전극들(210), 교차 전극들(220), 제1 감지 라인들(230), 및 제2 감지 라인들(240)을 포함할 수 있다. 전극들(210) 및 교차 전극들(220)은 감지 영역(IS-A)에 배치되고, 제1 감지 라인들(230) 및 제2 감지 라인들(240)은 주변 영역(IS-NA)에 배치될 수 있다.
입력 센서(IS)는 전극들(210)과 교차 전극들(220) 사이의 상호정전용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다. 또한, 입력 센서(IS)는 전자기 공명 방식에 기반한 출력 신호를 제공하는 입력 장치(PN, 도 3 참조)에 의한 입력도 감지할 수 있다.
입력 센서(IS)는 복수의 감지 단위들(SU)을 포함할 수 있다. 복수의 감지 단위들(SU) 각각은 전극들(210) 중 어느 하나의 전극(210), 교차 전극들(220) 중 어느 하나의 교차 전극(220)이 교차하는 영역으로 정의될 수 있다.
전극들(210) 각각은 제1 방향(DR1)을 따라 연장되고, 전극들(210)은 제2 방향(DR2)을 따라 배열될 수 있다. 전극들(210)은 제1 부분들(211) 및 제2 부분(212)을 포함할 수 있다. 제2 부분(212)은 서로 인접한 2 개의 제1 부분들(211)에 인접할 수 있다.
교차 전극들(220)은 제1 방향(DR1)을 따라 배열되고, 교차 전극들(220) 각각은 제2 방향(DR2)을 따라 연장될 수 있다. 교차 전극들(220)은 패턴들(221) 및 연결 패턴들(222, 또는 브릿지 패턴들)을 포함할 수 있다. 연결 패턴들(222)은 서로 인접한 2 개의 패턴들(221)을 전기적으로 연결할 수 있다. 서로 인접한 2 개의 패턴들(221)은 2 개의 연결 패턴들(222)에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다. 제2 부분(212)은 2 개의 연결 패턴들(222)과 절연 교차될 수 있다.
패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 서로 동일한 층 상에 배치될 수 있고, 연결 패턴들(222)은 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)과 상이한 층 상에 배치될 수 있다. 예를 들어, 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 제2 도전층(204, 도 5 참조)에 포함될 수 있고, 연결 패턴들(222)은 제1 도전층(202, 도 5 참조)에 포함될 수 있으며, 이 구조는 바텀 브릿지 구조라 지칭될 수 있다. 하지만, 본 발명이 특별히 이에 제한되는 것은 아니다. 예를 들어, 패턴들(221), 제1 부분들(211), 및 제2 부분들(212)은 제1 도전층(202, 도 5 참조)에 포함될 수 있고, 연결 패턴들(222)은 제2 도전층(204, 도 5 참조)에 포함될 수 있으며, 이 구조는 탑 브릿지 구조라 지칭될 수 있다.
도 8a에 도시된 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계는 일 예로 도시된 것일 뿐, 입력 센서(IS)를 구성하는 전극들(210) 및 교차 전극들(220)의 형상 및 배열 관계가 도 8a에 도시된 것에 제한되는 것은 아니다.
제1 감지 라인들(230) 및 제2 감지 라인들(240)은 패드들(PD) 중 대응하는 패드들에 전기적으로 각각 연결될 수 있다.
제1 감지 라인들(230)은 전극들(210)에 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 감지 라인들(230)은 전극들(210)의 우측에 각각 연결될 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 제1 감지 라인들(230) 중 일부는 전극들(210) 중 일부의 좌측에 각각 연결되고, 제1 감지 라인들(230) 중 다른 일부는 전극들(210) 중 다른 일부의 우측에 각각 연결될 수 있다. 제2 감지 라인들(240)은 전극들(210)의 하측에 각각 연결될 수 있다. 이는 일 예에 해당하고, 일부는 하측에 연결되고 다른 일부는 상층에 연결될 수 있다. 즉, 하나의 교차 전극(220)은 더블 라우팅 구조로 연결될 수 있다.
구동 회로(T-IC)는 입력 센서(IS)에 전기적으로 연결되어 입력 센서(IS)의 동작을 제어할 수 있다. 구동 회로(T-IC)는 회로 필름(FCB)에 실장될 수 있다. 구동 회로(T-IC)는 제1 감지 라인들(230) 및 제2 감지 라인들(240)과 전기적으로 연결될 수 있다.
구동 회로(T-IC)는 입력 센서(IS)통해 사용자의 터치뿐만 아니라 입력 장치(PN, 도 3 참조)에 의한 입력도 감지할 수 있다. 즉, 구동 회로(T-IC)는 전극(210)과 교차 전극(220) 사이의 상호 정전 용량의 변화에 의한 입력 좌표뿐 아니라, 전자기 공명 방식에 기반한 출력 신호를 제공하는 입력 장치(PN, 도 3 참조)에 의한 입력 좌표도 산출할 수 있다.
도 8b는 도 7에 도시된 AA’ 영역을 확대한 본 발명의 일 실시예에 따른 평면도이다.
도 8b는 도 8a와 다른 형상을 갖는 전극들(210-1) 및 교차 전극들(220-1)을 예시적으로 도시하였다. 전극들(210-1) 및 교차 전극들(220-1)은 막대(bar) 형상을 가질 수 있다.
전극들(210-1) 각각은 제1 방향(DR1)을 따라 연장되고, 전극들(210-1)은 제2 방향(DR2)을 따라 배열될 수 있다. 교차 전극들(220-1)은 제1 방향(DR1)을 따라 배열되고, 교차 전극들(220-1) 각각은 제2 방향(DR2)을 따라 연장될 수 있다. 교차 전극들(220-1)은 패턴들(221-1) 및 연결 패턴들(222-1, 또는 브릿지 패턴들)을 포함할 수 있다. 연결 패턴들(222-1)은 서로 인접한 2 개의 패턴들(221-1)을 전기적으로 연결할 수 있다. 서로 인접한 2 개의 패턴들(221-1)은 2 개의 연결 패턴들(222-1)에 의해 서로 연결될 수 있으나, 이에 제한되는 것은 아니다. 하나의 전극(210-1)은 2 개의 연결 패턴들(222)과 절연 교차될 수 있다. 전극들(210-1)과 패턴들(221-1)과 맞물리는 형상을 갖는 것을 예시적으로 도시하였으나, 이에 특별히 제한되는 것은 아니다.
도 8a 및 도 8b를 참조하여 설명된 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각은 메쉬 구조를 가질 수 있다. 이 경우, 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각에는 개구가 정의될 수 있다. 다만, 이에 한정되는 것은 아니며, 전극들(210 또는 210-1), 및 교차 전극들(220 또는 220-1) 각각은 개구가 정의되지 않은 투명한 전극일 수도 있다.
도 9a는 본 발명의 일 실시예에 따른 지지 부재의 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 지지 부재의 단면도이다.
도 9a 및 도 9b를 참조하면, 지지 부재(500)는 제1 부분(P1), 제2 부분(P2) 및 제3 부분을 포함할 수 있다. 지지 부재(500)에는 벤딩 영역(BA), 제1 비벤딩 영역(NBA1) 및 제2 비벤딩 영역(NBA2)이 정의될 수 있다. 벤딩 영역(BA)은 폴딩 영역(FA, 도 4 참조)에 대응되고, 제1 비벤딩 영역(NBA1)은 제1 비폴딩 영역(NFA1)에 대응되고, 제2 비벤딩 영역(NBA2)은 제2 비폴딩 영역(NFA2)에 대응될 수 있다.
제1 부분(P1) 및 제2 부분(P2)은 제1 및 제2 비벤딩 영역들(NBA1, NBA2)에 배치될 수 있다. 제3 부분(P3)은 벤딩 영역(BA)에 배치될 수 있다.
제2 부분(P2)은 제1 부분(P1)을 에워쌀 수 있다. 즉, 제2 부분(P2)은 지지 부재(500)의 가장자리 영역에 정의될 수 있다. 제1 부분(P1)은 제2 부분(P2)에 둘러싸인 중심 부분에 해당할 수 있다.
제1 부분(P1)에는 개구부들이 정의되지 않는다. 제1 부분(P1)은 제1 비벤딩 영역(NBA1)에 배치되는 일부분(P1-2)과 제2 비벤딩 영역(NBA2)에 배치되는 다른부분(P1-1)을 포함한다. 즉, 제1 부분(P1)은 벤딩 영역(BA)에는 배치되지 않는다.
제2 부분(P2)은 지지 부재(500)의 가장자리의 엣지 영역에 배치될 수 있다. 제2 부분은 제2 비벤딩 영역(NBA2)에 배치되는 일부분(P2-1) 및 제1 비벤딩 영역(NBA1)에 배치되는 다른부분(P2-2)을 포함할 수 있다. 제2 부분(P2)은 복수의 제1 개구부들(OP1)을 포함할 수 있다. 복수의 제1 개구부들(OP1) 각각은 금속 플레이트의 지지 부재(500)를 관통한다. 복수의 제1 개구부들(OP1)의 형상, 배열 및 개수는 도 9a에 특별히 제한되지 않는다.
제3 부분(P3)은 복수의 제2 개구부들(OP2)을 포함할 수 있다. 복수의 제2 개구부들(OP2)은 소정의 간격만큼 이격되어 격자 구조를 정의할 수 있다. 제3 부분(P3)은 벤딩 영역(BA)에 배치되어 벤딩될 수 있다. 복수의 제2 개구부들(OP2)로 정의된 격자 구조는 벤딩 시 유연성을 증가시킬 수 있다. 따라서, 전자 장치(ED)의 폴딩을 용이하게 할 수 있다.
제2 개구부들(OP2)의 형상은 도면에 특별히 제한되지 않는다. 제2 개구부들(OP2)은 타원형으로 도시되었으나, 다른 모양을 가지고, 불규칙하게 배열될 수 있다. 제2 개구부들(OP2)의 개수도 도면에 한정되지 않는다. 제2 개구부들(OP2)의 형상은 제1 개구부들(OP1)의 형상과 동일할 수 있다. 제1 개구부들(OP1)과 제2 개구부들(OP2)은 동일한 공정을 통해 형성될 수 있다. 제3 부분(P3)의 폭(WD2)은 제2 부분(P2)의 폭(WD1)과 동일할 수 있다.
도 10은 본 발명의 효과를 보여주는 도면이다. 도 10은 입력 센서(IS), 지지 부재(500) 및 구동 회로(T-IC)의 배치 관계에 따라 감지되는 신호의 크기를 보여준다.
본 실시예에서, 제2 부분(P2)은 복수의 제1 개구부들(OP1)을 포함하여, 입력 센서(IS)를 통해 감지되는 외부 입력의 신호의 크기를 증가시킬 수 있다. 즉, 지지 부재(500)의 제2 부분(P2)은 복수의 제1 개구부들(OP1)을 포함하여 금속 플레이트에 의한 신호 감소를 보상할 수 있다. 즉, 제2 부분(P2)에서는 복수의 제1 개구부들(OP1)을 통해 외부의 신호의 자속이 유지되므로 제1 부분(P1-1, P1-2)에 비하여 신호의 크기가 클 수 있다.
도 10을 참조하면, 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 입력 센서(IS)는 지지 부재(500)에 의해 지지될 수 있다. 즉, 지지 부재(500)는 두께방향에서 표시 패널(DP) 및 입력 센서(IS)와 중첩하게 배치될 수 있다. 표시 패널(DP)과 지지 부재(500)의 사이에는 점착층(AD)이 배치될 수 있다. 구동 회로(T-IC)는 입력 센서(IS)의 일 측에 연결될 수 있다.
도 10에서, 입력 센서(IS)의 가장자리 영역은 구동 회로(T-IC)와 멀리 떨어져서 배치될 수 있다. 구동 회로(T-IC)에서 멀게 배치된 입력 센서(IS)의 가장자리 영역의 신호의 크기는 작다. 본 발명은 이를 보상하기 위해 입력 센서(IS)의 가장자리와 중첩하게 배치되는 지지 부재(500)의 제2 부분(P2-1, P2-2)에 복수의 제1 개구부들(OP1)을 구비할 수 있다.
도 10에서, 제2 부분(P2) 중 일부분(P2-1)은 구동 회로(T-IC)로부터 다른부분(P2-2) 및 제1 부분(P1-1, P1-2)보다 멀리 배치될 수 있다. 멀리 배치된 일부분(P2-1)과 중첩하는 입력 센서(IS) 부분의 경우 신호의 크기가 가장 작은 것을 알 수 있다. 지지 부재(500)의 제1 개구부들(OP1)은 지지 부재(500)에 의해 감쇄되는 신호를 보상한다. 그래프에서, 제2 부분(P2-1, P2-2)과 중첩하는 영역에서 본 실시예(A)는 비교예(B)에 비하여 신호의 크기가 큰 것을 알 수 있다.
도 10에서 구동 회로(T-IC)의 배치는 일 예에 해당하고, 이에 제한되지 않고, 구동 회로(T-IC)는 제1 부분(P1)과 가깝고 제1 부분(P1)을 에워싸는 제2 부분(P2)과 멀리 배치되는 다양한 위치에서 입력 센서(IS)에 연결될 수 있다.
도 11은 본 발명의 일 실시예에 따른 지지 부재를 보여주는 도면이다.
도 11을 참조하면, 제2 부분(P2)은 제1 영역(AA1) 및 제2 영역(AA2)을 포함할 수 있다. 즉, 제2 부분(P2)은 제1 부분(P1)을 에워싸고, 복수의 제1 개구부들(OP1)이 정의되지 않은 제1 영역(AA1) 및 복수의 제1 개구부들(OP1)이 정의된 제2 영역(AA2)을 포함할 수 있다.
도 11에서, 구동 회로(T-IC)는 입력 센서(IS, 도 10 참조)의 제1 측부(SD1)에 연결될 수 있다. 도 11에는 입력 센서(IS)는 도시되지 않았으나, 도 10을 참조하여 설명하면, 구동 회로(T-IC)는 입력 센서(IS)와 일 측으로 연결되고, 도 11에서는 제1 측부(SD1)에 연결되는 제1 감지 라인(230) 및 제2 감지 라인(240)은 구동 회로(T-IC)로부터 입력 센서(IS)로 신호를 전달한다.
지지 부재(500)는 입력 센서(IS)와 중첩한다. 구동 회로(T-IC)로부터 신호는 제1 감지 라인(230) 및 제2 감지 라인(240)을 통해 입력 센서(IS) 내에서 제1 측부(SD1)와 가까운 제1 영역(AA1)에서 먼 제2 영역(AA2)의 방향으로 전파된다. 신호는 제2 영역(AA2)에 가까워질수록 작아진다. 본 실시예에서, 구동 회로(T-IC)와 평면상에서 비-인접한 제2 영역(AA2)에는 복수의 제1 개구부들(OP1)이 정의되어 입력 센서 내 신호를 보상할 수 있다.
제3 부분(P3)은 제2 개구부들(OP2)을 포함하고 벤딩 영역(BA)에 배치되고, 제3 부분(P3)의 폭(WD2)은 제2 부분(P2)의 폭(WD1)보다 작을 수 있다. 즉, 제2 부분(P2)은 제3 부분(P3)과 비교하여 더 많은 개구부들을 포함할 수 있다.
일 실시예에서, 제2 부분(P2)은 제1 엣지(1EZ), 제2 엣지(2EZ), 제3 엣지(3EZ) 및 제4 엣지(4EZ)를 포함한다. 제1 엣지(1EZ)와 제2 엣지(2EZ)는 제3 부분(P3)에 평행하고 서로 대칭되게 배치될 수 있다. 제1 엣지(1EZ)는 제1 비벤딩 영역(NBA1)에 배치되고, 제2 엣지(2EZ)는 제2 비벤딩 영역(NBA2)에 배치될 수 있다. 제3 엣지(3EZ) 및 제4 엣지(4EZ)는 제3 부분(P3)과 수직하고 서로 대칭되게 배치될 수 잇다. 일 실시예에서, 제2 엣지(2EZ) 및 제4 엣지(4EZ)는 제1 측부(SD1)와 인접하게 배치되고, 제1 엣지(1EZ) 및 제3 엣지(3EZ)는 제1 측부(SD1)에서 비인접하게 배치될 수 있다. 제1 엣지(1EZ) 및 제3 엣지(3EZ)에는 제1 개구부들(OP1)이 정의될 수 있다.
도 12는 본 발명의 일 실시예에 따른 지지 부재의 평면도이다.
도 12에서, 지지 부재(500)의 제1 부분(P1), 제2 부분(P2) 및 제3 부분(P3)에는 복수의 개구부들이 정의될 수 있다. 예를 들어, 제2 부분(P2)뿐만 아니라 제1 부분(P1)에도 제1 개구부들(OP1-1)이 정의될 수 있다. 즉, 지지 부재(500)에는 복수의 개구부들이 전면적으로 정의될 수 있다.
일 실시예에서, 제1 부분(P1)에 정의된 제1 개구부들(OP1-1)의 면적 대비 개수는 제2 부분(P2)에 정의된 제1 개구부들(OP1)의 면적 대비 개수보다 작을 수 있다. 즉, 제1 부분(P1)의 제1 개구부들(OP1-1)의 밀집도는 제2 부분(P2)의 제1 개구부들(OP1)의 밀집도보다 작을 수 있다.
일 실시예에서, 제3 부분(P3)의 제2 개구부들(OP2)의 밀집도는 제2 부분(P2)의 제1 개구부들(OP1)의 밀집도보다 클 수 있다. 제1 개구부(OP1)와 제2 개구부(OP2)의 크기 및 형상을 서로 다를 수 있다. 도 12의 제1 및 제2 개구부들(OP1, OP2)의 배열, 크기 및 형상은 일 예로서 도시된 것으로, 이에 반드시 제한되지 않는다.
도 13a 내지 도 13d는 본 발명의 일 실시예에 따른 개구부들을 보여주는 도면들이다. 도 13a 내지 도 13d는 도 9a의 BB' 영역을 확대한 평면도들이다.
도 13a 내지 도 13d는 서로 다른 형상을 가지는 복수의 제1 개구부들(OP1)을 각각 보여준다.
도 13a에서, 제2 부분(P2)의 제1 개구부들(OP1)은 원형을 가질 수 있다. 제3 부분(P3)의 제2 개구부들(OP2)은 타원형을 가질 수 있다. 제1 개구부들(OP1)은 규칙적으로 배열될 수 있다. 원형의 제1 개구부들(OP1)의 크기는 모두 동일할 수 있다.
도 13b에서, 제2 부분(P2)은 메쉬 패턴을 가질 수 있다. 본 실시예에서, 제1 개구부들(OP1)은 메쉬 개구부에 해당한다. 제1 개구부들(OP1)은 규칙적이고 일정한 형상을 가질 수 있다.
도 13c에서, 제2 부분(P2)의 제1 개구부들(OP1)은 불규칙하게 배열된 타원형상을 가질 수 있다. 제1 개구부들(OP1)은 제2 개구부들(OP2)과 같은 타원형 형상을 가질 수 있다. 그러나 제2 개구부들(OP2)은 규칙적인 배열을 가지는데 반면, 제1 개구부들(OP1)은 불규칙적이고 상대적으로 밀집도가 낮게 배열될 수 있다.
도 13d에서, 제1 개구부들(OP1) 각각의 크기는 서로 다를 수 있다. 예를 들어, 제1 개구부들(OP1)은 서로 다른 크기를 가지는 원형으로 이루어질 수 있다. 즉, 제1 개구부들(OP1)은 불규칙하게 배열된 서로 다른 크기의 원형 구멍들에 해당할 수 있다. 도 13d에서, 제1 개구부들(OP1)의 서로 다른 크기의 구멍들은 원형으로 특별히 제한되지 않고, 각진 형태일 수도 있다.
제3 부분(P3)의 제2 개구부들(OP2)의 경우 벤딩 영역(BA, 도 12 참조)의 유연성을 위하여 일정한 형상을 가질 필요성이 있는 반면, 제2 부분(P2)의 제2 개구부들(OP2)의 경우 본 발명의 목적인 입력 신호 보상을 위한 것으로 크기, 형상 및 배열이 특별히 한정되지 않는다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
ED: 전자 장치
DP: 표시 패널
IS: 입력 센서
500: 지지 부재
P1: 제1 부분
P2: 제2 부분
OP1: 제1 개구부들
OP2: 제2 개구부들

Claims (20)

  1. 표시 패널;
    상기 표시 패널의 위에 배치된 입력 센서; 및
    상기 표시 패널의 아래에 배치되어 상기 표시 패널을 지지하는 지지 부재를 포함하고,
    상기 지지 부재는 제1 부분 및 상기 제1 부분을 에워싸는 제2 부분을 포함하고, 상기 제2 부분에는 복수의 제1 개구부들이 정의된 전자 장치.
  2. 제1항에 있어서, 상기 표시 패널은 폴딩 영역 및 비폴딩 영역을 포함하고,
    상기 지지 부재는 상기 폴딩 영역에 중첩하는 벤딩 영역 및 상기 비폴딩 영역에 중첩하는 비벤딩 영역를 포함하고,
    상기 제1 부분 및 상기 제2 부분은 상기 비벤딩 영역에 배치되는 전자 장치.
  3. 제2항에 있어서, 상기 지지 부재는 상기 벤딩 영역에 배치되고 복수의 제2 개구부들이 정의된 제3 부분을 더 포함하는 전자 장치.
  4. 제3항에 있어서, 상기 제1 개구부들의 형상과 상기 제2 개구부들의 형상은 동일한 전자 장치.
  5. 제3항에 있어서, 상기 제2 부분의 폭은 상기 제3 부분의 폭과 동일한 전자 장치.
  6. 제3항에 있어서, 상기 제2 부분은,
    평면상에서 상기 제3 부분과 평행하고 서로 반대 측에 대칭적으로 각각 배치되는 제1 엣지와 제2 엣지; 및
    상기 제3 부분과 수직하고 서로 반대측에 대칭적으로 각각 배치되는 제3 엣지와 제4 엣지를 포함하는 전자 장치.
  7. 제6항에 있어서, 상기 제1 개구부들은 상기 제1 엣지, 상기 제2 엣지, 상기 제3 엣지 및 상기 제4 엣지 중 적어도 일부에 정의된 전자 장치.
  8. 제1항에 있어서, 상기 지지 부재는 금속보다 전기전도도가 낮은 비금속 물질을 포함하는 전자 장치.
  9. 제1항에 있어서, 상기 제1 개구부들 각각은 서로 다른 형상을 가지고 불규칙하게 배치되는 것을 특징으로 하는 전자 장치.
  10. 제1항에 있어서, 상기 입력 센서와 전기적으로 연결되어 상기 입력 센서를 구동하는 구동 회로를 더 포함하고, 상기 제2 부분 중 적어도 일부분은 상기 제1 부분보다 상기 구동 회로로부터 멀리 배치된 전자 장치.
  11. 제1항에 있어서, 상기 지지 부재는 금속을 포함하는 전자 장치.
  12. 제1항에 있어서, 상기 입력 센서는 상기 표시 패널 위에 직접 배치된 전자 장치.
  13. 제1항에 있어서, 상기 제1 개구부들은 상기 제1 부분에도 정의된 것을 특징으로 하는 전자 장치.
  14. 제13항에 있어서, 상기 제1 부분의 상기 제1 개구부들의 밀집도는 상기 제2 부분의 상기 제1 개구부들의 밀집도보다 작은 전자 장치.
  15. 표시 패널;
    상기 표시 패널의 위에 배치된 입력 센서;
    상기 입력 센서에 제1 측부에서 연결되고 상기 입력 센서를 구동하는 구동 회로; 및
    상기 표시 패널의 아래에 배치되고, 제1 부분 및 상기 제1 부분을 에워싸는 제2 부분을 포함하는 지지 부재를 포함하고,
    상기 제2 부분은 상기 제1 측부와 인접한 제1 영역 및 상기 제1 측부와 비-인접한 제2 영역을 포함하고, 상기 제2 영역에는 복수의 제1 개구부들이 정의된 전자 장치.
  16. 제15항에 있어서, 상기 제2 영역은 상기 제1 영역보다 상기 구동 회로와 평면상에서 먼 것을 특징으로 하는 전자 장치.
  17. 제15항에 있어서, 상기 표시 패널은 폴딩 영역 및 비폴딩 영역을 포함하고,
    상기 지지 부재는 상기 폴딩 영역에 중첩하는 벤딩 영역 및 상기 비폴딩 영역에 중첩하는 비벤딩 영역을 포함하고,
    상기 지지 부재는 상기 벤딩 영역에 배치되고 복수의 제2 개구부들이 정의된 제3 부분을 더 포함하는 전자 장치.
  18. 제17항에 있어서, 상기 제2 부분의 폭은 상기 제3 부분의 폭보다 큰 전자 장치.
  19. 제15항에 있어서, 상기 제1 개구부들 각각은 서로 다른 형상을 가지고 불규칙하게 배치되는 것을 특징으로 하는 전자 장치.
  20. 제15항에 있어서, 상기 입력 센서는 상기 표시 패널 상에 직접 배치되고, 상기 지지 부재는 상기 입력 센서와 전면적으로 중첩하는 전자 장치.
KR1020210087409A 2021-07-02 2021-07-02 전자 장치 KR20230006742A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210087409A KR20230006742A (ko) 2021-07-02 2021-07-02 전자 장치
US17/659,447 US20230006173A1 (en) 2021-07-02 2022-04-15 Electronic device including a support
CN202210767620.2A CN115565448A (zh) 2021-07-02 2022-06-30 包括支撑件的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210087409A KR20230006742A (ko) 2021-07-02 2021-07-02 전자 장치

Publications (1)

Publication Number Publication Date
KR20230006742A true KR20230006742A (ko) 2023-01-11

Family

ID=84737559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210087409A KR20230006742A (ko) 2021-07-02 2021-07-02 전자 장치

Country Status (3)

Country Link
US (1) US20230006173A1 (ko)
KR (1) KR20230006742A (ko)
CN (1) CN115565448A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573780B1 (ko) * 2018-09-28 2023-08-31 엘지디스플레이 주식회사 표시 장치
KR20200063801A (ko) * 2018-11-28 2020-06-05 엘지디스플레이 주식회사 플렉서블 표시 장치
JP6898485B1 (ja) * 2020-02-21 2021-07-07 レノボ・シンガポール・プライベート・リミテッド 携帯用情報機器及びディスプレイアセンブリ
US11563189B2 (en) * 2020-03-06 2023-01-24 Samsung Display Co., Ltd Display device including bending protection and anti-reflection layers
KR20230052364A (ko) * 2021-10-12 2023-04-20 삼성디스플레이 주식회사 표시 장치
KR20230102046A (ko) * 2021-12-29 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR20230135214A (ko) * 2022-03-15 2023-09-25 삼성디스플레이 주식회사 표시 장치 및 이에 포함되는 하부 모듈 제조 방법

Also Published As

Publication number Publication date
CN115565448A (zh) 2023-01-03
US20230006173A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US20210232267A1 (en) Touch sensing unit and display device including the same
KR102662722B1 (ko) 표시장치
US11442545B2 (en) Display device having vibration electrodes in vibration area and method of driving the same
TWI825049B (zh) 觸控感測器及其顯示裝置
EP4177719A1 (en) Display device
KR20210032608A (ko) 표시 장치
CN112289178A (zh) 显示装置
KR20210080674A (ko) 표시 장치
KR20210093420A (ko) 표시 장치
KR20220008997A (ko) 전자장치
KR20210109694A (ko) 표시 장치
KR20230025562A (ko) 표시 장치 및 이를 포함하는 센싱 시스템
US20230229271A1 (en) Display device including code patterns and touch input system including the same
KR20210029862A (ko) 입력 센서 및 그것을 포함하는 표시 장치
KR20200115793A (ko) 표시 패널
KR20230006742A (ko) 전자 장치
KR20230013686A (ko) 표시 장치 및 이를 포함하는 센싱 시스템
KR20210127295A (ko) 표시 장치
CN221103941U (zh) 电子设备
EP4083764A1 (en) Electronic device and interface system including the same
US20230054462A1 (en) Display device
KR20230016732A (ko) 전자 장치
KR20220087659A (ko) 전자 장치 및 전자 장치 구동 방법
KR20230174330A (ko) 표시 장치 및 이를 포함하는 입력 시스템
KR20230049191A (ko) 디스플레이 장치 및 그 제조방법