KR20230002469A - 비트라인을 이용한 기록 보조 방식 - Google Patents

비트라인을 이용한 기록 보조 방식 Download PDF

Info

Publication number
KR20230002469A
KR20230002469A KR1020227036782A KR20227036782A KR20230002469A KR 20230002469 A KR20230002469 A KR 20230002469A KR 1020227036782 A KR1020227036782 A KR 1020227036782A KR 20227036782 A KR20227036782 A KR 20227036782A KR 20230002469 A KR20230002469 A KR 20230002469A
Authority
KR
South Korea
Prior art keywords
power supply
bit line
discharge
supply node
write
Prior art date
Application number
KR1020227036782A
Other languages
English (en)
Inventor
철민 정
빈 리앙
치-주이 첸
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230002469A publication Critical patent/KR20230002469A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Power Sources (AREA)

Abstract

개선된 기록 보조 방식을 갖는 방법들 및 장치들이 제시된다. 장치는, 데이터를 저장하기 위해 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하도록 구성되는 전력 공급 노드; 기록 동작에서 하나의 메모리 셀에 기록 데이터를 제공하도록 구성되는 비트라인; 및 기록 데이터에 기초하여 전력 공급 노드를 비트라인으로 선택적으로 방전시키도록 구성되는 방전 회로를 포함한다. 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법은, 데이터를 저장하기 위해 전력 공급 노드를 통해 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하는 단계; 기록 동작에서 비트라인을 통해 하나의 메모리 셀에 기록 데이터를 제공하는 단계; 및 선택적으로 기록 데이터에 기초하여 전력 공급 노드를 비트라인으로 방전시키는 단계를 포함한다.

Description

비트라인을 이용한 기록 보조 방식
[0001] 본 특허 출원은 2020년 4월 29일자로 출원된 "WRITE ASSIST SCHEME WITH BITLINE"이라는 명칭의 정규 출원 제 16/862,238호에 대한 우선권을 주장하며, 상기 출원은 본원의 양수인에게 양도되고, 그에 의해 인용에 의해 본원에 명백하게 포함된다.
[0002] 본 개시내용은 일반적으로 개선된 기록 보조 방식을 갖는 방법들 및 장치들에 관한 것으로, 더 상세하게는, 기록 동작을 보조하기 위해 전력 공급 노드 상의 전압을 낮추도록 구성되는 메모리에 관한 것이다.
[0003] 컴퓨팅 디바이스(예컨대, 랩탑, 모바일 폰 등)는 텔레포니(telephony), 무선 데이터 통신, 인공 지능, 및 카메라/비디오 기능 등과 같은 다양한 기능들을 수행하기 위해 하나 또는 몇몇의 프로세서들을 포함할 수 있다. 메모리는 컴퓨팅 디바이스의 중요한 컴포넌트이다. 하나의 프로세서는 전술된 컴퓨팅 기능들을 수행하기 위해 메모리에 커플링될 수 있다. 예컨대, 하나의 프로세서는 컴퓨팅 기능들을 수행하기 위해 그리고/또는 이러한 컴퓨팅 기능들을 프로세싱하기 위한 임시 데이터 등을 메모리 내에 저장하기 위해 메모리로부터 명령들을 인출할 수 있다. 메모리 성능의 개선들은 마찬가지로, 컴퓨팅 디바이스를 개선할 것이다.
[0004] 이 요약은 일부 예시적 양상들의 특징들을 식별하며, 개시된 청구 대상의 배타적이거나 또는 완전한 설명이 아니다. 추가 특징들 및 양상들이 설명되며, 이 추가 특징들 및 양상들은 다음의 상세한 설명을 읽고 그 일부를 형성하는 도면들을 볼 때 당업자들에게 명백해질 것이다.
[0005] 적어도 하나의 실시예에 따른 장치는, 다수의 메모리 셀들, 데이터를 저장하기 위해 다수의 메모리 셀들 중 하나 이상의 메모리 셀들 또는 모든 메모리 셀들에 전력 공급 장치로부터의 전력을 제공하도록 구성되는 전력 공급 노드, 기록 동작에서 하나의 메모리 셀에 기록 데이터를 제공하도록 구성되는 비트라인, 및 기록 데이터에 기초하여 전력 공급 노드를 비트라인으로 선택적으로 방전시키도록 구성되는 방전 회로를 포함한다(예컨대, 전하들이 전력 공급 노드로부터 비트라인으로 이동됨).
[0006] 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법은, 데이터를 저장하기 위해 전력 공급 노드를 통해 복수의 메모리 셀들 중 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하는 단계; 기록 동작에서 비트라인을 통해 하나의 메모리 셀에 기록 데이터를 제공하는 단계; 및 선택적으로 기록 데이터에 기초하여 전력 공급 노드를 비트라인으로 방전시키는 단계를 포함한다.
[0007] 적어도 하나의 실시예에 따른 다른 장치는, 다수의 메모리 셀들; 데이터를 저장하기 위해 복수의 메모리 셀들 중 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하도록 구성되는 전력 공급 노드; 기록 동작에서 하나의 메모리 셀에 기록 데이터를 제공하도록 구성되는 한 쌍의 비트라인들; 기록 동작 시, 전력 공급 노드로부터 풀다운(pull down)된 전하들의 적어도 일부를 한 쌍의 비트라인들 중 하나의 비트라인으로 선택적으로 방전시키도록 구성되는 방전 회로를 포함한다.
[0008] 이제, 장치 및 방법들의 다양한 양상들이 첨부된 도면들을 참조하여 제한이 아닌 예시로서 상세한 설명에서 제시될 것이다.
[0009] 도 1은 본 개시내용의 특정 양상들에 따른, 적어도 하나의 프로세서 및 메모리를 포함하는 장치를 예시한다.
[0010] 도 2는 본 개시내용의 특정 양상들에 따른, 도 1의 메모리의 기능적 블록들을 예시한다.
[0011] 도 3은 본 개시내용의 특정 양상들에 따른, 도 2의 메모리 셀을 예시한다.
[0012] 도 4는 본 개시내용의 특정 양상들에 따른, 개선된 기록 보조 방식을 갖는 도 1 내지 도 2의 메모리를 예시한다.
[0013] 도 5는 본 개시내용의 특정 양상들에 따른, 도 4의 개선된 기록 보조 방식에 따른 기록 동작의 파형들을 예시한다.
[0014] 도 6은 본 개시내용의 특정 양상들에 따른, 도 4 및 도 5에 제시된 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법을 예시한다.
[0015] 도 7은 본 개시내용의 특정 양상들에 따른, 도 6의 제시되는 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법의 추가 동작들을 예시한다.
[0016] 첨부된 도면들과 관련하여 아래에서 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에 설명된 개념들이 실시될 수 있는 구성들만을 표현하는 것으로 의도되지 않는다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공하기 위해 특정 세부사항들을 포함한다. 그러나, 이 개념들이 이 특정 세부사항들 없이도 실시될 수 있다는 것은 당업자들에게 자명할 것이다. 일부 경우들에서는, 그러한 개념들을 모호하게 하는 것을 회피하기 위해, 잘 알려져 있는 구조들 및 컴포넌트들이 블록 다이어그램 형태로 도시된다.
[0017] 본원에서 사용되는 바와 같이, "커플링된다"라는 동사의 다양한 시제들에서의 "~에 커플링된"이라는 용어는, 특정한 의도된 기능들을 동작시키기 위해, 엘리먼트 A가 엘리먼트 B에 직접 연결된다는 것 또는 다른 엘리먼트들이 엘리먼트들 A 및 B 사이에 연결될 수 있다는 것(즉, 엘리먼트 A가 엘리먼트 B와 간접적으로 연결된다는 것)을 의미할 수 있다. 예컨대, "커플링된"이라는 용어는 엘리먼트 A 및 엘리먼트 B가 다른 엘리먼트들을 통해 또는 직접적으로 정보를 전달하거나 또는 통신하는 것을 의미할 수 있다.
[0018] "전기적으로 연결된"이라는 용어는 전류를 가지는 것 또는 엘리먼트 A와 엘리먼트 B 사이에 흐르는 전류를 갖도록 구성가능하다는 것을 의미할 수 있다. 일부 예들에서, "전기적으로 연결된"이라는 용어는 특정한 의도된 기능을 동작시키기 위해 엘리먼트 A와 엘리먼트 B 사이의 전기적 에너지의 전달을 의미할 수 있다. 예컨대, 엘리먼트 A 및 엘리먼트 B는 와이어, 트레이스, 또는 다른 전기적 전도성 재료 및 컴포넌트들과 더불어, 레지스터들, 트랜지스터들, 또는 인덕터를 통해 연결될 수 있다.
[0019] "제1", "제2", "제3" 등의 용어들은 참조의 용이함을 위해 사용되고, 실질적 의미들을 갖지 않을 수 있다. 마찬가지로, 컴포넌트들/모듈들의 명칭들은 참조의 용이함을 위해 채택될 수 있고, 컴포넌트들/모듈들을 제한하지 않을 수 있다. 예컨대, 그러한 비제한적 명칭들은 "방전" 트랜지스터 및/또는 "제어" 트랜지스터 등을 포함할 수 있다. 일부 예들에서, 본 개시내용에 제시된 모듈들 및 컴포넌트들은 회로들에 의해 구현될 수 있다. 그러한 회로들은 소프트웨어/펌웨어 명령들에 따라 적어도 부분적으로 동작할 수 있다.
[0020] "버스 시스템" 및/또는 "신호 연결"이라는 용어들은 그에 의해 커플링된 엘리먼트들이 직접적으로 또는 간접적으로 그 사이에서 정보를 교환할 수 있다는 것을 제공할 수 있다. 그러한 방식으로, "버스 시스템" 및/또는 "신호 연결"이라는 용어들은 버퍼들, 래치들, 레지스터들 등과 같은 다수의 물리적 연결들뿐만 아니라 중간 스테이지들을 망라할 수 있다.
[0021] 본 개시내용에서, 메모리는 반도체 다이 상의 프로세서와 함께 임베딩(embed)될 수 있거나 또는 프로세서와 상이한 반도체 다이 중 일부일 수 있다. 메모리는 다양한 기능들을 수행할 수 있다. 예컨대, 메모리는 캐시, 레지스터 파일 또는 저장소로 사용될 수 있다. 메모리는 다양한 종류들이 있을 수 있다. 예컨대, 메모리는 SRAM(static random access memory), DRAM(dynamic random access memory), MRAM(magnetic random access memory), NAND 플래시 또는 NOR 플래시 등일 수 있다.
[0022] 반도체 프로세스가 진보함에 따라, 메모리에의 기록 동작들이 점점 어려워지고 있다. 예컨대, 더 낮은 공급 전압들은 기록 마진을 감소시킨다. 일부 예들에서, 기록 마진은 메모리 셀에 데이터를 정확하게 기록하는 것을 허용하는 허용 오차들(예컨대, 신호 타이밍, 전압 레벨들 등의 측면에서)을 지칭할 수 있다. 추가로, FinFET 프로세스들에서, 메모리 셀 내의 p형 및 n형 트랜지스터들의 비들은 이전 프로세스들에서와 같이 쉽게 조정될 수 없다. 진보된 반도체 프로세스들에서 기록 마진들을 개선하기 위해 기록 보조 방식들이 개발된다. 그러한 하나의 기록 보조 방식은 기록 마진을 개선하기 위해 메모리 셀의 전력 공급 노드 상에서 전압을 풀다운시킨다. 낮아진 전압은 메모리 셀에 기록(기록) 데이터를 개선할 것이다. 그러나, 전력 공급 노드 상에서 전압을 풀다운시키는 것은 불필요하고 바람직하지 않은 전력 소비를 야기한다.
[0023] 개선된 기록 보조 방식을 활용하는 방법들 및 장치들이 제시된다. 일부 예들에서, 전력 공급 노드의 전압은 메모리 셀에 기록 데이터를 전달하도록 구성되는 비트라인으로 방전(예컨대, 낮아짐)되며, 기록 데이터는 비트라인이 풀업되게 하거나 또는 풀업되도록 구성되게 한다. 따라서, 전력 공급 노드로부터 방전된 전하들은 기록 동작에서 비트라인을 충전(예컨대, 풀업)시키는 데 사용될 수 있다. 그러한 방식으로, 전력 소비가 감소된다.
[0024] 방법들 및 장치들은 개선된 기록 보조 방식의 양상들을 예시하기 위해 SRAM(static random access memory) 및 그에 대한 기록 동작의 비제한적 예로서 본 개시내용에 제시된다. 도 1은 본 개시내용의 특정 양상들에 따른, 적어도 하나의 프로세서(102) 및 메모리(110)를 포함하는 장치(100)를 예시한다. 장치(100)는, 예컨대, 컴퓨팅 시스템들(예컨대, 서버들, 데이터센터들, 데스크탑 컴퓨터들), 모바일 컴퓨팅 디바이스(예컨대, 랩탑들, 셀 폰들, 차량들 등), 사물 인터넷 디바이스들, VR(virtual reality) 시스템들, 또는 AR(augmented reality) 시스템들 중 하나를 포함할 수 있다. 프로세서(102)는 하나 이상의 중앙 프로세싱 유닛 또는 프로세싱 로직들의 집합을 포함할 수 있다. 도 1은 장치(100)가 버스 시스템(104)을 통해 메모리(110)에 커플링된 적어도 하나의 프로세서(102)를 포함하는 것을 예시한다. 적어도 하나의 프로세서(102) 및 메모리(110)는 동일한 반도체 다이 상에 또는 상이한 다이들 상에 있을 수 있다. 적어도 하나의 프로세서(102)는 데이터 프로세싱, 데이터 통신, 그래픽 디스플레이, 카메라, AR 또는 VR 렌더링, 이미지 프로세싱 등 중 하나와 같은 컴퓨팅 기능을 수행하기 위해 메모리(110)에 커플링될 수 있다. 예컨대, 메모리(110)는, 적어도 하나의 프로세서(102)가, 전술된 컴퓨팅 기능들을 수행하기 위한 명령들 또는 데이터를 저장할 수 있다.
[0025] 도 2는 본 개시내용의 특정 양상들에 따른, 도 1의 메모리(110)의 기능적 블록들을 예시한다. 예로서, 메모리(110)는 메모리 어레이(212)를 갖는 SRAM으로 제시된다. 예시를 목적으로, 메모리(110)는 1 비트 액세스(각각의 액세스에 대해 1 비트 판독 또는 기록)를 갖는 것으로 구성된 것으로 도시된다. 메모리(110)는 각각의 액세스(예컨대, x8, x16, x32)에 대해 다수의 비트들을 판독 또는 기록할 수 있다. 메모리 어레이(212)는 다수의 행들(예로서 "행"으로 라벨링됨) 및 다수의 열들(예로서 "열"로 라벨링됨)로 배열되는 다수의 메모리 셀들(214)(예컨대, 214_1_1 내지 214_ 2m_2n)을 포함한다. 각각의 메모리 셀들(214)은 하나의 데이터 비트(로직 1 또는 로직 0)를 저장할 수 있다. 예시된 바와 같이, 메모리 어레이(212)는 2n개의 행들 및 2m개의 열들을 포함한다. 일부 예들에서, "m" 및 "n"은 1 이상의 정수들일 수 있다. 메모리 셀들(214)에 액세스하기 위해, 메모리(110)는 행 디코더(222), 워드라인 구동 회로(224)(도 2에 WL 구동 회로(224)로 도시됨), 열 디코더(226), 멀티플렉서(228), 기록 구동기(221), 및 /또는 감지 증폭기(229)를 포함할 수 있다. 도 2는 추가로, 메모리(110)로/로부터 데이터를 제공/수신하기 위한 데이터 입력/출력 버스(230)를 예시한다. 일부 예들에서, 데이터 입력/출력 버스(230)는 버스 시스템(104)(도 1)에 커플링되어 적어도 하나의 프로세서(102)에 메모리(110)로부터 판독된 데이터를 제공(또는 메모리(110)에 기록될 데이터를 수신)할 수 있다.
[0026] 메모리(110)는 어드레스에 대응하는 메모리 셀(또는 메모리 셀들)(214)에 액세스(예컨대, 판독 또는 기록)하기 위한 입력으로서 어드레스를 수신하도록 구성될 수 있다. 행 디코더(222)는, n 비트의 어드레스를 행 어드레스로서 수신하도록, 행 어드레스를 디코딩하도록, 그리고 워드라인 구동 회로(224)에 디코딩된 행 어드레스(223)를 제공하도록 구성될 수 있다. 워드라인 구동 회로(224)는 2n개의 워드라인들(WL_1 내지 WL_2n)을 출력하도록 구성될 수 있다. 워드라인들(WL_1 내지 WL_2n) 각각은 (예컨대, 그 행의 액세스를 가능하게 하기 위해) 판독 또는 기록 동작을 위해 메모리 셀들(214)의 대응하는 행에 커플링될 수 있다. 열 디코더(226)는 m 비트의 어드레스를 열 어드레스로서 수신하도록, 열 어드레스를 디코딩하도록, 그리고 2m개의 데이터 열들 중에서 선택하기 위해 디코딩된 열 어드레스(227)를 출력하도록 구성될 수 있다.
[0027] 각각의 메모리 셀(214)은 비트라인 쌍(BL 및 BLB)에 전기적으로 연결되거나 또는 커플링되도록 구성될 수 있고, 메모리 셀들(214)의 각각의 열은 동일한 비트라인 쌍(BL 및 BLB)을 공유하도록 구성될 수 있다. 따라서, 도 2에는, 2m개의 비트라인 쌍들(예컨대, BL_1 내지 BL_2m; BLB_1 내지 BLB_2m)이 존재한다. 액세스에서, 워드라인 구동 회로(224)는 하나의 워드라인에 커플링된 메모리 셀들(214)의 행에 액세스하기 위해(예컨대, 하나의 워드라인에 커플링된 메모리 셀들(214)의 행에 대한 판독 또는 기록 동작을 용이하게 하기 위해) 행 어드레스에 의해 선택된 WL_1 내지 WL_2n 중 하나의 워드라인에 전압 레벨을 제공(예컨대, 구동 또는 영향)하도록 구성된다. 판독 액세스(예컨대, 메모리(110)가 판독 동작 중에 있음)를 위해, 메모리 셀들(214)의 행은 2m개의 비트라인 쌍들(BL 및 BLB)에 저장된 데이터를 제공하도록 구성될 수 있다. 기록 액세스(예컨대, 메모리(110)가 기록 동작 중에 있음)를 위해, 기록 데이터가 2m개의 비트라인 쌍들(BL 및 BLB)에 제공되고, 메모리 셀들(214)의 행에 기록될 수 있다.
[0028] 멀티플렉서(228)는 판독 및/또는 기록 액세스를 위해 디코딩된 열 어드레스(227)에 기초하여 하나의 비트라인 쌍(BL 및 BLB)을 선택하도록 구성될 수 있다. 판독 동작에서, 멀티플렉서(228)는 하나의 비트라인 쌍(BL 및 BLB)을 선택하도록, 그리고 감지 증폭기(229)에 선택된 비트라인 쌍(BL 및 BLB)에 대한 데이터를 판독 데이터로서 제공하도록 구성될 수 있다. 감지 증폭기(229)는 멀티플렉서(228)를 통해 메모리 어레이(212)로부터 판독 데이터를 증폭 및/또는 저장하도록, 그리고 증폭된 판독 데이터를 데이터 입력/출력 버스(230)로 출력하도록 구성될 수 있다. 기록 동작에서, 기록 구동기(221)는 데이터 입력/출력 버스(230)로부터 입력 데이터를 수신하도록 그리고 기록 데이터로서 멀티플렉서(228)로 출력하도록 구성될 수 있다. 멀티플렉서(228)는 (디코딩된 열 어드레스(227)에 기초하여) 하나의 비트라인 쌍(BL 및 BLB)을 선택하도록 그리고 선택된 비트라인 쌍(BL 및 BLB)에 기록 데이터를 제공하도록 구성될 수 있다.
[0029] 도 3은 본 개시내용의 특정 양상들에 따른, 도 2의 메모리 셀(214)을 예시한다. 도 3은 p형 트랜지스터(336), p형 트랜지스터(337), n형 트랜지스터(338), n형 트랜지스터(339), 및 액세스 트랜지스터들(346 및 348)을 갖는 메모리 셀(214)을 예시한다. 메모리 셀(214)은 접지 및 전력 공급 노드(325)를 통해 공급 전압(VDD)에 의해 전력이 공급되도록 구성될 수 있다. 메모리 셀(214)은 데이터를 저장하기 위해 2개의 교차 커플링된 인버터들(332 및 334)로서 구성될 수 있다. p형 트랜지스터(336) 및 n형 트랜지스터(338)는 인버터(332)로서 구성되고, p형 트랜지스터(337) 및 n형 트랜지스터(339)는 인버터(334)로서 구성될 수 있다. 저장 노드(342)는 인버터(332)의 출력 및 인버터(334)의 입력에 전기적으로 연결되거나 또는 커플링되도록 구성될 수 있다. 저장 노드(344)는 인버터(334)의 출력 및 인버터(332)의 입력에 전기적으로 연결되거나 또는 커플링되도록 구성될 수 있다. 데이터는 저장 노드들(342 및 344)에 의해 저장될 수 있다(예컨대, 로직 0은 저장 노드(342)에 저장될 수 있는 반면, 로직 1은 저장 노드(344)에 저장되어(그 반대도 마찬가지임) 저장된 비트의 상이한 저장 값들을 표현함). 로직 0이 저장 노드(342)에 저장되는(그리고 로직 1이 저장 노드(344)에 저장됨) 경우, n형 트랜지스터(338)는 저장 노드(342)를 방전되게 유지함으로써 저장 노드(342)에서 로직 0을 유지하도록 구성될 수 있다. 로직 0이 저장 노드(344)에 저장되는(그리고 로직 1이 저장 노드(342)에 저장됨) 경우, n형 트랜지스터(339)는 저장 노드(344)를 방전되게 유지함으로써 저장 노드(344)에서 로직 0을 유지하도록 구성될 수 있다.
[0030] 액세스 트랜지스터들(346 및 348)은 비트라인 쌍(BL 및 BLB)으로 또는 비트라인 쌍(BL 및 BLB)으로부터 저장 노드들(342 및 344)에 대한 판독 또는 기록 액세스를 제공하도록 구성될 수 있다. 워드라인(WL)은 판독 또는 기록 동작에서 메모리 셀들(214)(도 2)의 다수의 행들 중 하나의 행에 액세스하는 것을 가능하게 하기 위해 액세스 트랜지스터들(346 및 348)을 턴온하도록 구성될 수 있다. 도 3에서, 액세스 트랜지스터들(346 및 348)은 n형 트랜지스터들이고, 패스 게이트들로서 기능한다. 워드라인 구동 회로(224)(도 2)는 워드라인(WL)을 전압 레벨로 구동시켜 메모리 셀(214)에 액세스하도록 구성될 수 있다(예컨대, 액세스 트랜지스터들(346 및 348)을 턴온하고 판독 또는 기록 동작을 용이하게 하기 위해, 워드라인(WL)에 전압 레벨을 제공함). 전압 레벨은 메모리 셀(214)의 판독 또는 기록을 허용하기 위해 액세스 트랜지스터들(346 및 348)을 턴온하기 위한 VDD와 같은 하이 전압일 수 있다.
[0031] 판독 동작에서, 비트라인 쌍(BL 및 BLB) 둘 모두는 VDD와 같은 하이 전압 레벨로 사전 충전(precharge)될 수 있다. (예로서, 사전 충전 회로(450)가 도 4에 도시된다.) 메모리 셀(214)은 비트라인 쌍(BL 및 BLB) 상에 저장된 비트를 제공하기 위해 비트라인 쌍(BL 및 BLB) 중 하나를 선택적으로 풀다운시키도록 구성될 수 있다. 예컨대, 저장 노드(342)는 로직 0(예컨대, 접지와 같은 로우 전압 레벨)을 저장하고, 저장 노드(344)는 로직 1(예컨대, VDD와 같은 하이 전압 레벨)을 저장한다. 판독 동작에서, 비트라인(BLB)은 n형 트랜지스터(338)에 의해 액세스 트랜지스터(346)를 통해 풀다운되는 반면, 비트라인(BL)은 (사전 충전된) 하이 전압 레벨로 유지된다. 따라서, 메모리 셀(214)의 저장된 비트를 표시하기 위해 비트라인 쌍(BL 및 BLB) 사이의 전압 차가 생성된다.
[0032] 그러한 방식으로, 메모리 셀들(214)의 행에 의해 저장된 비트들은 비트라인 쌍들(BL_1, BLB_1 내지 BL_2m, BLB_2m)에 제공될 수 있으며, 메모리 셀들(214)의 행은 판독 동작을 위해 워드라인 구동 회로(224)(도 2)에 의해 하이 전압으로 구동되는 워드라인(WL_1 내지 WL_2n 중 하나)에 커플링된다. 멀티플렉서(228)는, 열 디코더(226)로부터 디코딩된 열 어드레스(227)에 기초하여 하나의 비트라인 쌍(BL 및 BLB)을 선택하도록 그리고 감지 증폭기(229)에 (예컨대, 비트라인 쌍(BL 및 BLB) 상의 전압 차의 형태로) 선택된 비트라인 쌍(BL 및 BLB)으로부터 저장된 비트를 제공하도록 구성될 수 있다. 감지 증폭기(229)는 비트라인 쌍(BL 및 BLB)의 전압 차를 증폭시키도록 그리고 그 결과를 데이터 입력/출력 버스(230)(도 2 참조) 및 메모리(110) 외부의 시스템(예컨대, 버스 시스템(104)을 통한 적어도 하나의 프로세서(102); 도 1 참조)으로 출력하도록 구성될 수 있다.
[0033] 기록 동작에서, 도 2를 참조하면, 기록 구동기(221)(도 2 참조)는 예컨대, 버스 시스템(104)(도 1 참조) 및/또는 데이터 입력/출력 버스(230)(도 2 참조)를 통해 적어도 하나의 프로세서(102)로부터 기록을 위한 입력을 수신하도록 구성될 수 있다. 기록 구동기(221)는 멀티플렉서(228)를 통해 선택된 비트라인 쌍(BL 및 BLB)에 대한 기록 데이터로서 입력을 구동시키도록 추가로 구성될 수 있다. 예컨대, 기록 구동기(221)는 선택된 열의 비트라인(BL)을 로우 전압 레벨(예컨대, 접지)로 방전(예컨대, 풀다운)시키도록 그리고 비트라인(BLB)을 하이 전압 레벨로 충전(예컨대, 풀업)시키도록 구성될 수 있다. 일부 예들에서, 하이 전압 및 로우 전압 레벨들은 (예컨대, 서로 비교하여) 상대적인 용어들일 수 있다. 도 3을 참조하면, 저장 노드(342)가 로직 0(예컨대, 접지와 같은 로우 전압 레벨)을 저장하고, 저장 노드(344)가 기록 액세스 이전에 로직 1(예컨대, VDD와 같은 하이 전압 레벨)을 저장하는 예에서, 로우 전압 레벨로 구동되는 비트라인(BL)은 액세스 트랜지스터(348)를 통해 저장 노드(344)를 로우 전압 레벨(예컨대, 접지 또는 접지 근처)로 풀링할 것이다. 따라서, 메모리 셀(214)에 의해 저장된 비트는 상태를 플립핑(flip)할 수 있다. 그러한 방식으로, 상이한 상태가 메모리 셀(214)에 기록된다.
[0034] 도 4는 본 개시내용의 특정 양상들에 따른, 개선된 기록 보조 방식을 갖는 도 1 내지 도 2의 메모리(110)를 예시한다. 도 4는 도 2-도 3의 메모리 셀(214), 도 2의 멀티플렉서(228), 전력 공급 장치(420), 격리 트랜지스터(422), 방전 회로(432), 사전 충전 회로(450), 및 기록 구동기(221)를 포함한다(도 2 참조). 도 4는 추가로, 제어 트랜지스터(430) 및 방전 트랜지스터들(442 및 444)을 갖는 방전 회로(432)를 포함한다. 전력 공급 장치(420)는 전력 공급 노드(325)에 공급 전압(VDD)으로부터의 전력을 제공하도록 구성될 수 있다. 전력 공급 장치(420)는 예컨대, 헤드 스위치를 포함하고 그리고/또는 공급 전압(VDD) 및 전력 공급 노드(325)를 전기적으로 연결하는 트랜지스터(도시되지 않음)를 포함할 수 있다.
[0035] 격리 트랜지스터(422)는 기록 동작을 보조하기 위해, 방전 회로(432)가 전력 공급 노드(325)를 비트라인(BL 또는 BLB)으로 방전시키는 동안, 전력 공급 노드(325)를 전력 공급 장치(420)로부터 격리하도록 구성될 수 있다. 기록 동작을 보조하는 기록에 대한 추가적 세부사항들이 아래에서 제시될 것이다. 격리 트랜지스터(422)는 추가로, 기록 동작을 표시하는 신호 또는 기록 신호에 의해 제어(예컨대, 턴온 및 턴오프)되도록 구성될 수 있다. 일부 예들에서, 격리 트랜지스터(422)는 노드(423)에 전기적으로 연결되는 게이트를 갖는 p형 트랜지스터를 포함할 수 있다. 기록 신호(또는 기록 동작을 표시하는 신호)는 노드(423)를 통해 제공될 수 있고, 그 중에서도, 기록 동작 중인 상태를 표시할 수 있다. 일부 예들에서, 전력 공급 노드(325)를 전력 공급 장치(420)로부터 격리하는 격리 트랜지스터(422)는 전력 공급 노드(325)를 (예컨대, VDD로) 풀업되는 것으로부터 격리할 수 있다. 예컨대, 전력 공급 노드(325)는 전력 공급 장치(420)로부터 전력 공급 노드(325)를 격리하는 격리 트랜지스터(422)의 결과로서 모든 또는 임의의 풀업 소스들로부터 격리될 수 있다.
[0036] 전력 공급 노드(325)는 메모리 셀들(214_1_1 내지 214_2m_2n)(도 2)의 메모리 셀(214)에 전력 공급 장치(420)로부터의 전력을 제공하여 메모리 셀(214)에 데이터를 저장하도록 구성될 수 있다. 일부 예들에서, 전력 공급 노드(325)는 메모리 어레이(212)(도 2 참조)의 다수의 열들의 부분에 전력을 제공하도록 구성될 수 있다. 일부 예들에서, 전력 공급 노드(325)는 메모리 어레이(212)의 다수의 열들의 하나의 열에 전력을 제공하도록 구성될 수 있다. 일부 예들에서, 메모리 셀(214)의 교차 커플링된 인버터(332 및 334)는 전력 공급 노드(325)를 통해 전력이 공급될 수 있고, 따라서, 저장 노드들(342 및 344)에 저장된 데이터는 전력 공급 노드(325)를 통해 전력이 공급될 수 있다.
[0037] 비트라인 쌍(BL 및 BLB)은 기록 동작에서 메모리 셀(214)에 기록 데이터(또는 기록 데이터의 버전들)를 제공하도록 구성될 수 있다. 사전 충전 회로(450)는 비트라인 쌍(BL 및 BLB)을 기록 동작 이전의 레벨로 사전 충전시키도록 구성될 수 있다. 예컨대, 사전 충전 회로(450)는 비트라인들(BL 및 BLB)을 기록 동작 이전의 VDD로 사전 충전시키도록 구성될 수 있다.
[0038] 기록 구동기(221)는 기록 데이터에 기초하여 비트라인 쌍(BL 및 BLB)을 구동시켜 메모리 셀(214)에 기록하도록 구성될 수 있다. 예컨대, 기록 구동기(221)는 기록 데이터가 제1 상태에 있는 것에 대한 응답으로, 선택된 열의 비트라인(BL)을 로우 전압 레벨(예컨대, 접지)로 방전시키도록 그리고 비트라인(BLB)을 하이 전압 레벨로 충전(예컨대, VDD로 예컨대, 풀업)시키도록 구성될 수 있다. 기록 구동기(221)는 추가로, 기록 데이터가 제2 상태에 있는 것에 대한 응답으로, 선택된 열의 비트라인(BLB)을 로우 전압 레벨(예컨대, 접지)로 방전시키도록 그리고 비트라인(BL)을 하이 전압 레벨로 충전(예컨대, VDD로 예컨대, 풀업)시키도록 구성될 수 있다. 제1 상태 및 제2 상태는 상이할 수 있다. 그러한 방식으로, BL 및 BLB와 같은 비트라인 쌍은 상보적 비트라인들일 수 있다. 예컨대, 비트라인(BL)은 기록 동작에 기록 데이터를 반송하기 위한 비트라인(BLB)의 보완 비트라인일 수 있다(그 반대도 마찬가지임). 기록 구동기(221)는 멀티플렉서(228)(멀티플렉서(228)를 제어하는 디코딩된 열 어드레스(227)로 도시됨)를 통해 비트라인 쌍(BL 및 BLB)을 구동(예컨대, 방전 또는 풀업)시키도록 구성될 수 있다.
[0039] 방전 회로(432)는 기록 데이터에 기초하여 전력 공급 노드(325)를 비트라인(BL(또는 BLB))으로 선택적으로 방전시키도록 구성될 수 있다. 예컨대, 방전 회로(432)는, 기록 데이터가, 기록 구동기(221)로 하여금 비트라인(BL(또는 BLB))을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BL(또는 BLB))으로 방전시키게 하도록 구성될 수 있다. 예컨대, 기록 구동기(221)는 기록 데이터의 상태에 기초하여, 비트라인(BL(또는 BLB))을 충전시키기 위해 멀티플렉서(228)를 통해 로직 1 또는 하이 전압을 선택된 비트라인(BL(또는 BLB))으로 출력하도록 구성될 수 있다. 따라서, 방전 회로(432)는 기록 데이터에 따라, 전력 공급 노드(325)를 방전시키기 위해 비트라인 쌍(BL 및 BLB) 중 하나를 선택하도록 구성될 수 있다.
[0040] 일부 예들에서, 방전 회로(432)는 제어 트랜지스터(430), 방전 트랜지스터(442), 및 제2 방전 트랜지스터(444)를 포함할 수 있다. 일부 예들에서, 제어 트랜지스터(430), 방전 트랜지스터(442), 및/또는 제2 방전 트랜지스터(444)는 p형 트랜지스터 또는 트랜지스터들일 수 있다. 제어 트랜지스터(430)는 전력 공급 노드(325), 방전 트랜지스터(442), 및 제2 방전 트랜지스터(444)에 커플링되도록 구성될 수 있다. 예컨대, 제어 트랜지스터(430)는 전력 공급 노드(325)에 전기적으로 연결되도록 그리고 노드(431)를 통해 방전 트랜지스터(442) 및 제2 방전 트랜지스터(444)에 전기적으로 연결되도록 구성될 수 있다. 제어 트랜지스터(430)는 기록 동작을 표시하는 신호에 기초하여, 전력 공급 노드(325)를 방전시키는 것을 가능하게 하기 위해 턴온되도록 구성될 수 있다. 예컨대, 제어 트랜지스터(430)는 노드(433)에 전기적으로 연결된 게이트를 포함할 수 있다. 기록 신호의 역은 노드(433)를 통해 제공될 수 있고, 그 중에서도, 기록 동작에 있는 상태를 표시할 수 있다. 예컨대, 로직 0에 있는 노드(433)에서의 신호는 기록 동작이 액티브 상태(active)임을 표시할 수 있다.
[0041] 일부 예들에서, 방전 트랜지스터(442)는, 기록 데이터가, 기록 구동기로 하여금 비트라인(BLB)을 충전시키게 하는 상태(예컨대, 제1 상태)에 있는 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키도록 비트라인(BLB)에 전기적으로 연결되도록 구성될 수 있다. 예컨대, 방전 트랜지스터(442)는 노드(443)에 전기적으로 연결된 게이트를 포함할 수 있다. 신호는 노드(443)를 통해 제공될 수 있고, 그 중에서도, 기록 데이터의 역을 표시할 수 있다. 예컨대, 방전 트랜지스터(442)는 기록 데이터가 로직 1인 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키도록 턴온될 수 있다. 로직 1인 기록 데이터는 기록 구동기(221)로 하여금 로직 1을 비트라인(BLB)으로 출력하게 하여 멀티플렉서(228)를 통해 비트라인(BLB)을 충전시킬 수 있다(예컨대, 비트라인(BLB)이 VDD - Vth 미만으로 떨어지는 경우; Vth는 멀티플렉서(228)의 n형 트랜지스터의 임계 전압임). 그러한 방식으로, 제어 트랜지스터(430) 및 방전 트랜지스터(442)는 전력 공급 노드(325)를 비트라인(BLB)으로 직렬로 방전시키도록 구성될 수 있다.
[0042] 제2 방전 트랜지스터(444)는, 기록 데이터가, 기록 구동기로 하여금 비트라인(BL)을 충전시키게 하는 상태(예컨대, 제2 상태)에 있는 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BL)으로 방전시키도록 비트라인(BL)에 전기적으로 연결되도록 구성될 수 있다. 예컨대, 제2 방전 트랜지스터(444)는 노드(445)에 전기적으로 연결된 게이트를 포함할 수 있다. 신호는 노드(445)를 통해 제공될 수 있고, 그 중에서도, 기록 데이터를 표시할 수 있다. 예컨대, 제2 방전 트랜지스터(444)는 기록 데이터가 로직 0인 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BL)으로 방전시키도록 턴온될 수 있다. 로직 0인 기록 데이터는 기록 구동기(221)로 하여금 로직 1을 비트라인(BL)으로 출력하게 하여 멀티플렉서(228)를 통해 비트라인(BL)을 충전시킬 수 있다(예컨대, 비트라인(BL)이 VDD - Vth 미만으로 떨어지는 경우; Vth는 멀티플렉서(228)의 n형 트랜지스터의 임계 전압임). 그러한 방식으로, 제어 트랜지스터(430) 및 방전 트랜지스터(444)는 전력 공급 노드(325)를 비트라인(BL)으로 직렬로 방전시키도록 구성될 수 있다. 위에서 제시된 바와 같이, 비트라인(BL)은 비트라인(BLB)의 보완 비트라인일 수 있는데(그 반대도 마찬가지임), 그 이유는 로우(low)로 풀링되는 비트라인 쌍(BL 및 BLB) 각각이 기록 데이터의 상이한 상태를 표현하기 때문이다.
[0043] 도 5는 본 개시내용의 특정 양상들에 따른, 도 4의 개선된 기록 보조 방식에 따른 기록 동작의 파형들을 예시한다. 시간은 X축에 예시된다. 도 5는 도 4를 참조하여 제시된다. 예로서, 로직 0은 저장 노드(342)에 저장되고, 로직 1은 저장 노드(344)에 저장된다. 따라서, 기록 동작 이전에, 메모리 셀(214)은 접지에 저장 노드(342)를 유지하고, VDD에 저장 노드(344)를 유지한다. "하이" 및 "로우"이라는 용어들은 상대적이고, 전압과 관련하여 참조될 수 있다.
[0044] 기록 동작 이전에, 사전 충전 회로(450)는 비트라인들(BL 및 BLB)을 VDD로 사전 충전시킨다. T0에서, 노드(423)에서의 신호는 로직 1 또는 VDD로 하이가 되고, 노드(433)에서의 신호는 로직 0 또는 접지로 로우가 되며, 이는 기록 동작이 인에이블됨을 표시한다. 사전 충전 회로(450)는 기록 동작의 시작 시 턴오프될 수 있다. 격리 트랜지스터(422)는 턴오프되어(노드(423)에서의 신호가 하이가 됨), 전력 공급 노드(325)를 전력 공급 장치(420)로부터 격리한다. 후속적으로, 일부 예들에서, 전력 공급 노드(325)는 풀업되는 것으로부터 격리된다(예컨대, 전력 공급 노드(325)는 임의의 풀업 회로들에 전기적으로 연결되지 않음). 제어 트랜지스터(430)는 노드(433)에서의 신호가 로우가 됨으로써 턴온되어, 전력 공급 노드(325)를 노드(431)에 전기적으로 연결한다.
[0045] T1에서, 워드라인(WL)은 로직 1 또는 VDD로 하이가 된다. 메모리 셀(214) 내의 액세스 트랜지스터들(346 및 348)은 턴온되어, 저장 노드(342)를 비트라인(BLB)에 전기적으로 연결하고, 저장 노드(344)를 비트라인(BL)에 전기적으로 연결한다. 결과적으로, 비트라인(BLB)은 액세스 트랜지스터(346) 및 저장 노드(342)를 통해 방전된다(도 5의 P1 참조). 비트라인(BL)은 방전되지 않는데, 그 이유는 그에 전기적으로 연결된 저장 노드(344)가 로직 1 또는 VDD에 있기 때문이다. 따라서, 방전 회로(432)가 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 동안, 전력 공급 장치(420)로부터 격리 트랜지스터(422)에 의해 전력 공급 노드(325)가 격리된다.
[0046] T2에서, 노드(443)에서의 신호(예컨대, 기록 동작의 액티브 로우 표시자)가 로우가 되어, 방전 트랜지스터(442)를 턴온한다. 노드(445)에서의 신호(예컨대, 기록 데이터의 액티브 하이 표시자; 도 5에 도시되지 않음)는 방전 트랜지스터(444)를 오프로 유지하기 위해 하이로 유지된다. 결과적으로, 전력 공급 노드(325)는 제어 트랜지스터(430) 및 방전 트랜지스터(442)를 통해 비트라인(BLB)으로 방전된다(도 5의 P2 참조). 추가로, 결과적으로, 비트라인(BLB)과 전력 공급 노드(325) 사이의 전하 공유를 통해 방전 전력 공급 노드(325)에 의해 비트라인(BLB)이 풀업된다. 도 5는 추가로, 전력 공급 노드(325) 상의 전압이 ΔV(526)에 의해 풀다운되는 것을 예시한다. 메모리 셀(214)에 전력을 공급하는 전력 공급 노드(325) 상의 전압 및/또는 더 높은 BLB 전압을 낮추는 것은 메모리 셀(214)에 기록할 시 기록 마진을 돕는다. 예컨대, 비트라인(BL)의 풀다운과 맞서기(fight) 위한 메모리 셀(214)의 인버터(334)의 강도가 전력 공급 노드(325) 상의 전압이 낮아짐으로써 감소되므로, 비트라인(BLB)의 더 높은 전압 및/또는 전력 공급 노드(325) 상의 전압을 낮춤으로써, 기록 데이터로 메모리 셀(214)을 성공적으로 덮어쓸(overwrite) 기회들이 개선된다.
[0047] 추가로, 기록 구동기(221)는 턴온되어 기록 데이터를 비트라인 쌍(BL 및 BLB)으로 출력한다. 도 5의 예에서, 기록 구동기(221)는 멀티플렉서(228)의 n형 트랜지스터들을 통해, 기록 데이터를 비트라인(BLB)으로 출력하고, 기록 데이터의 역을 비트라인(BL)으로 출력한다(도 4 참조). 메모리 셀(214)에 저장된 비트를 플립핑하기 위해, 이 예에서, 기록 구동기(221)는 비트라인(BLB)을 하이로 충전(예컨대, 풀업)시키고, 로직 1을 비트라인(BLB)으로 출력하고 로직 0을 비트라인(BL)으로 출력함으로써 비트라인(BL)을 로우로 풀링한다. 도 5에 예시된 바와 같이, 비트라인(BL)은 로직 0 또는 접지로 로우로 풀링된다. 기록 구동기(221)는 BLB 전압 레벨에 따라, 비트라인(BLB)을 VDD - VTH(멀티플렉서(228)의 n형 트랜지스터의 임계 전압)로 유지하거나 또는 풀업시킬 수 있다. 예컨대, 전력 공급 노드(325)와의 전하 공유가 완료된 이후에 BLB 전압 레벨이 VDD - VTH보다 높은 경우, 기록 구동기(221)는 BLB를 충전시키지 않을 것이다. 다른 한편으로, BLB 전압 레벨이 전하 공유 이후에 VDD - VTH보다 낮으면, 기록 구동기(221)는 비트라인(BLB)을 VDD - VTH로 풀업시킬 것이다.
[0048] 그러한 방식으로, 방전 회로(432)(도 4 참조)는 비트라인(BLB)을 충전시키는 기록 구동기(221)보다 높은 레벨까지 비트라인(BLB)을 풀업시키기 위해 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키도록 구성될 수 있다. 예컨대, 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 방전 회로(432)는 기록 구동기(221) 단독으로 비트라인(BLB)을 풀업시킬 수 있는 것보다 높은 레벨까지 비트라인(BLB)을 풀업시킬 수 있다. 예컨대, 도 5를 참조하면, 기록 구동기(221)가 멀티플렉서(228)를 통해 로직 1을 비트라인(BLB)으로 출력하므로, 기록 구동기(221)는 비트라인(BLB)을 VDD - VTH로 충전시키거나 또는 풀업시키도록 구성된다(도 4 참조). 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 방전 회로(432)(도 4 참조)는 비트라인(BLB)을 VDD - VTH보다 높은 VDD - ΔV(526)로 풀업시킨다. 따라서, 전력 공급 노드(325) 상의 낮아진 전압 및 비트라인(BLB) 상의 상승된 전압의 보조로, 비트라인(BL)이 로우가 되는 것은 메모리 셀(214)에 저장된 값을 플립핑할 수 있어, 기록 데이터를 메모리 셀(214)에 입력할 수 있다.
[0049] 도 6은 본 개시내용의 특정 양상들에 따른, 도 4 및 도 5에 제시된 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법을 예시한다. 도 6의 동작들은 예컨대, 도 1-도 4에 제시된 메모리(110)에 의해 구현될 수 있다. 화살표는 동작들 간의 특정 관계들을 표시하지만, 반드시 순차적 관계들은 아니다. 610에서, 데이터를 저장하기 위해 전력 공급 노드를 통해 복수의 메모리 셀들 중 하나의 메모리 셀에 전력 공급 장치로부터의 전력이 제공된다. 예컨대, 도 4를 참조하면, 데이터를 저장하기 위해 전력 공급 노드(325)를 통해 (메모리 어레이(212)(도 2 참조)의) 메모리 셀(214)에 전력 공급 장치(420)에 의해 전력이 제공된다. 620에서, 기록 동작에서 비트라인을 통해 메모리 셀에 기록 데이터가 제공된다. 예컨대, 도 4를 참조하면, 비트라인들(BL 및/또는 BLB)을 통해 메모리 셀(214)에 (예컨대, 기록될) 기록 데이터가 제공된다.
[0050] 630에서, 기록 데이터에 기초하여, 전력 공급 노드가 비트라인으로 선택적으로 방전된다. 예컨대, 도 4를 참조하면, 기록 데이터에 기초하여 전력 공급 노드(325)가 비트라인(BLB)으로 방전되도록 또는 방전되지 않도록 선택될 수 있다. 예컨대, 기록 데이터가 로직 0인 경우, 기록 데이터의 역을 표시하는 노드(443)에서의 신호는 로직 1(하이 전압 또는 VDD)이 되어, 방전 트랜지스터(442)를 턴오프할 것이다. 이 경우, 기록 동작에서, 기록 데이터가 로직 0인 것에 기초하여 전력 공급 노드(325)가 비트라인(BLB)으로 방전되지 않도록 선택된다. 기록 데이터를 표시하는 노드(445)에서의 신호는 로직 0(로우 전압 또는 접지)에 있어, 방전 트랜지스터(444)를 턴온할 것이다. 기록 동작에서, 기록 데이터가 로직 0인 것에 기초하여 전력 공급 노드(325)가 비트라인(BL)으로 방전되도록 선택된다.
[0051] 기록 데이터가 로직 1인 경우, 기록 데이터의 역을 표시하는 노드(443)에서의 신호는 로직 0(로우 전압 또는 접지)이 되어, 방전 트랜지스터(442)를 턴온할 것이다. 이 경우, 기록 동작에서, 기록 데이터가 로직 1인 것에 기초하여 전력 공급 노드(325)가 비트라인(BLB)으로 방전되도록 선택된다. 기록 데이터를 표시하는 노드(445)에서의 신호는 로직 1(하이 전압 또는 VDD)에 있어, 방전 트랜지스터(444)를 턴오프할 것이다. 따라서, 기록 동작에서, 기록 데이터가 로직 1인 것에 기초하여 전력 공급 노드(325)가 비트라인(BL)으로 방전되도록 선택되지 않는다.
[0052] 640에서, 기록 데이터에 기초하여 기록 구동기에 의해 비트라인이 구동된다. 예컨대, 도 4를 참조하면, 기록 구동기(221)는 기록 데이터가 로직 0인 것에 기초하여, 비트라인(BLB)을 (예컨대, 로우 전압 또는 접지로) 방전시키고, 비트라인(BL)을 (예컨대, 하이 전압 또는 VDD - VTH로) 충전시킨다. 기록 구동기(221)는 기록 데이터가 로직 1인 것에 기초하여, 비트라인(BLB)을 (예컨대, 하이 전압 또는 VDD - VTH로) 충전시키고, 비트라인(BL)을 (예컨대, 로우 전압 또는 접지로) 방전시킨다. 650에서, 기록 데이터가, 기록 구동 회로로 하여금 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 방전 회로에 의해 비트라인으로 전력 공급 노드가 방전된다. 예컨대, 도 4를 참조하면, 제2 방전 트랜지스터(444)는 노드(445)에 전기적으로 연결된 게이트를 포함한다. 신호는 노드(445)를 통해 제공되고, 그 중에서도, 기록 데이터를 표시한다. 예컨대, 제2 방전 트랜지스터(444)는 기록 데이터가 로직 0인 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BL)으로 방전시키도록 턴온된다. 로직 0인 기록 데이터는 기록 구동기(221)로 하여금 로직 1을 비트라인(BL)으로 출력하게 하여 멀티플렉서(228)를 통해 비트라인(BL)을 충전시킨다(예컨대, 비트라인(BL)이 VDD - VTH 미만으로 떨어지는 경우; VTH는 멀티플렉서(228)의 n형 트랜지스터의 임계 전압임).
[0053] 645에서, 비트라인을 충전시키는 기록 구동기보다 높은 레벨까지 비트라인이 풀업된다. 예컨대, 도 5를 참조하면, 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 방전 회로(432)는 기록 구동기(221) 단독으로 비트라인(BLB)을 풀업시킬 수 있는 것보다 높은 레벨까지 비트라인(BLB)을 풀업시킬 수 있다. 예컨대, 기록 구동기(221)가 멀티플렉서(228)를 통해 로직 1을 비트라인(BLB)으로 출력하므로, 기록 구동기(221)는 비트라인(BLB)을 VDD - VTH로 충전시키거나 또는 풀업시킨다(도 4 참조). 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 방전 회로(432)(도 4 참조)는 비트라인(BLB)을 VDD - VTH보다 높은 VDD - ΔV(526)로 풀업시킨다.
[0054] 660에서, 방전 회로가 전력 공급 노드를 비트라인으로 방전시키는 동안, 전력 공급 장치로부터 격리 트랜지스터에 의해 전력 공급 노드가 격리된다. 예컨대, 도 4를 참조하면, 기록 신호에 의해 격리 트랜지스터(422)가 제어(예컨대, 턴온 및 턴오프)된다. 격리 트랜지스터(422)는 노드(423)에 전기적으로 연결되는 게이트를 갖는 p형 트랜지스터를 포함한다. 기록 신호는 노드(423)를 통해 제공되고, 그 중에서도, 기록 동작에 있는 상태를 표시한다. 격리 트랜지스터(422)는 전력 공급 노드(325)를 전력 공급 장치(420)로부터 격리하고, 또한 전력 공급 노드(325)를 풀업되는 것으로부터 격리한다. 예컨대, 전력 공급 노드(325)는 전력 공급 장치(420)로부터 전력 공급 노드(325)를 격리하는 격리 트랜지스터(422)의 결과로서 모든 또는 임의의 풀업 소스들로부터 격리된다. 도 5를 참조하면, 격리 트랜지스터(422)가 턴오프된다.
[0055] 도 5를 참조하면, T0에서, 기록 동작의 시작은 격리 트랜지스터(422)를 턴오프한다. T1에서, 워드라인(WL)은 로직 1 또는 VDD로 하이가 된다. 메모리 셀(214) 내의 액세스 트랜지스터들(346 및 348)은 턴온되어, 저장 노드(342)를 비트라인(BLB)에 전기적으로 연결하고, 저장 노드(344)를 비트라인(BL)에 전기적으로 연결한다. 결과적으로, 비트라인(BLB)은 액세스 트랜지스터(346) 및 저장 노드(342)를 통해 방전된다(도 5의 P1 참조). 비트라인(BL)은 방전되지 않는데, 그 이유는 그에 전기적으로 연결된 저장 노드(344)가 로직 1 또는 VDD에 있기 때문이다. 따라서, 방전 회로(432)가 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키는 동안, 전력 공급 장치(420)로부터 격리 트랜지스터(422)에 의해 전력 공급 노드(325)가 격리된다.
[0056] 670에서, 데이터를 저장하기 위해 전력 공급 노드를 통해 복수의 열들의 부분에 전력 공급 장치로부터의 전력이 제공된다. 예컨대, 도 4를 참조하면, 전력 공급 노드(325)는 메모리 어레이(212)(도 2 참조)의 다수의 열들의 하나(및 예컨대, 오직 하나)의 열, 그에 따른 부분에 전력 공급 장치(420)로부터의 전력을 제공한다. 동작들은 도 7의 710에서 계속될 수 있다.
[0057] 도 7은 본 개시내용의 특정 양상들에 따른, 도 6의 제시되는 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법의 추가 동작들을 예시한다. 동작들은 도 6의 670으로부터 흐를 수 있다. 710에서, 기록 데이터가, 기록 구동 회로로 하여금 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 전력 공급 노드를 비트라인으로 방전시키기 위해 방전 회로의 방전 트랜지스터가 턴온된다. 730에서, 기록 데이터가, 기록 구동 회로로 하여금 비트라인의 보완 비트라인을 충전시키게 하는 제2 상태에 있는 것에 대한 응답으로, 방전 회로의 제2 방전 트랜지스터에 의해 보완 비트라인으로 전력 공급 노드가 방전된다. 예컨대, 도 4를 참조하면, 방전 트랜지스터(442)는, 기록 데이터가, 기록 구동기로 하여금 비트라인(BLB)을 충전시키게 하는 상태(예컨대, 제1 상태; 예컨대, 로직 1)에 있는 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BLB)으로 방전시키도록 비트라인(BLB)에 전기적으로 연결된다. 제2 방전 트랜지스터(444)는, 기록 데이터가, 기록 구동기로 하여금 비트라인(BL)을 충전시키게 하는 상태(예컨대, 제2 상태; 예컨대, 로직 0)에 있는 것에 대한 응답으로, 전력 공급 노드(325)를 비트라인(BL)으로 방전시키도록 비트라인(BL)에 전기적으로 연결된다.
[0058] 730에서, 기록 동작을 표시하는 신호에 기초하여, 전력 공급 노드를 방전시키는 것을 가능하게 하기 위해 방전 회로의 제어 트랜지스터가 턴온된다. 예컨대, 도 4를 참조하면, 기록 동작을 표시하는 게이트에서의 신호에 기초하여, 전력 공급 노드(325)를 방전시키는 것을 가능하게 하기 위해 제어 트랜지스터(430)가 턴온된다. 제어 트랜지스터(430)는 노드(433)에 전기적으로 연결된 게이트를 포함한다. 기록 신호의 역은 노드(433)를 통해 제공되고, 그 중에서도, 기록 동작에 있는 상태를 표시한다. 예컨대, 로직 0에 있는 노드(433)에서의 신호는 기록 동작이 액티브 상태임을 표시한다.
[0059] 이전 설명은 임의의 당업자가 본원에 설명된 다양한 양상들을 실시하는 것을 가능하게 하도록 제공된다. 이 양상들에 대한 다양한 수정들은 당업자들에게 자명할 것이고, 본원에서 정의된 일반적 원리들은 다른 양상들에 적용될 수 있다. 따라서, 청구항들은 본원에 도시된 양상들로 제한되는 것으로 의도되는 것이 아니라, 청구항 문언과 일치하는 전체 범위를 따를 것이고, 단수인 엘리먼트에 대한 참조는 구체적으로 "하나 그리고 오직 하나"라고 서술되지 않는 한, 그렇게 의미하는 것으로 의도되는 것이 아니라, 오히려 "하나 이상"을 의미하는 것으로 의도된다. "예시적"이라는 용어는, "예, 경우 또는 예시로서 제공되는"을 의미하는 것으로 본원에서 사용된다. "예시적"으로서 본원에 설명된 임의의 양상은 반드시 다른 양상들에 비해 바람직하거나 또는 유리한 것으로서 해석되는 것은 아니다. 달리 구체적으로 서술되지 않는 한, "일부"라는 용어는 하나 이상을 지칭한다. "A, B 또는 C 중 적어도 하나", "A, B 또는 C 중 하나 이상", "A, B 및 C 중 적어도 하나", "A, B 및 C 중 하나 이상" 및 "A, B, C 또는 이들의 임의의 조합"과 같은 조합들은 A, B, 및/또는 C의 임의의 조합을 포함하고, 다수의 A, 다수의 B, 또는 다수의 C를 포함할 수 있다. 구체적으로, "A, B 또는 C 중 적어도 하나", "A, B 또는 C 중 하나 이상", "A, B 및 C 중 적어도 하나", "A, B 및 C 중 하나 이상" 및 "A, B, C 또는 이들의 임의의 조합"과 같은 조합들은 A 단독, B 단독, C 단독, A 및 B, A 및 C, B 및 C, 또는 A 및 B 및 C일 수 있고, 여기서, 임의의 그러한 조합들은 A, B 또는 C의 하나 이상의 멤버(member) 또는 멤버들을 포함할 수 있다. 당업자들에게 알려져 있거나 또는 향후에 알려질 본 개시내용의 전반에 걸쳐 설명된 다양한 양상들의 엘리먼트들에 대한 모든 구조적 그리고 기능적 등가물들은 인용에 의해 본원에 명백하게 포함되고, 청구항들에 의해 망라되는 것으로 의도된다. 더욱이, 본원에 개시된 어떤 것도 그러한 개시내용이 청구항들에서 명시적으로 인용되는지 여부에 관계없이 공중에 전용되는 것으로 의도되지 않는다. "모듈", "메커니즘", "엘리먼트", "디바이스" 등의 용어들은 "수단"이라는 용어에 대한 대체 용어가 아닐 수 있다. 이로써, 청구항 엘리먼트는 엘리먼트가 "~ 위한 수단"이라는 문구를 사용하여 명백하게 기술되지 않는 한 수단 플러스 기능(means plus function)으로서 해석되지 않아야 한다.

Claims (29)

  1. 복수의 메모리 셀들;
    데이터를 저장하기 위해 상기 복수의 메모리 셀들 중 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하도록 구성되는 전력 공급 노드;
    기록 동작에서 상기 하나의 메모리 셀에 기록 데이터를 제공하도록 구성되는 비트라인;
    상기 기록 데이터에 기초하여 상기 전력 공급 노드를 비트라인으로 선택적으로 방전시키도록 구성되는 방전 회로를 포함하는, 장치.
  2. 제1 항에 있어서,
    상기 기록 데이터에 기초하여 상기 비트라인을 구동시키도록 구성되는 기록 구동기를 더 포함하며, 상기 방전 회로는, 상기 기록 데이터가, 기록 구동 회로로 하여금 상기 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 비트라인으로 방전시키도록 추가로 구성되는, 장치.
  3. 제2 항에 있어서,
    상기 방전 회로는, 상기 비트라인을 충전시키는 상기 기록 구동기보다 높은 레벨까지 상기 비트라인을 풀업(pull up)시키기 위해 상기 전력 공급 노드를 상기 비트라인으로 방전시키도록 구성되는, 장치.
  4. 제2 항에 있어서,
    상기 방전 회로가 상기 전력 공급 노드를 상기 비트라인으로 방전시키는 동안, 상기 전력 공급 노드를 상기 전력 공급 장치로부터 격리하도록 구성되는 격리 트랜지스터를 더 포함하는, 장치.
  5. 제4 항에 있어서,
    상기 전력 공급 노드를 상기 전력 공급 장치로부터 격리하는 상기 격리 트랜지스터는 상기 전력 공급 노드를 풀업되는 것으로부터 격리하는, 장치.
  6. 제4 항에 있어서,
    상기 복수의 메모리 셀들이 복수의 열들로 배열되고,
    상기 전력 공급 노드는 상기 복수의 열들의 부분에 전력을 제공하도록 구성되는, 장치.
  7. 제6 항에 있어서,
    상기 복수의 열들의 부분은 하나의 열인, 장치.
  8. 제6 항에 있어서,
    컴퓨팅 시스템, 모바일 컴퓨팅 시스템, 사물 인터넷 디바이스, 가상 현실 시스템, 또는 증강 현실 시스템 중 하나로부터 선택되는 디바이스를 더 포함하며,
    상기 디바이스는 상기 복수의 메모리 셀들, 상기 전력 공급 노드, 상기 비트라인, 및 상기 방전 회로를 포함하는, 장치.
  9. 제8 항에 있어서,
    상기 방전 회로는 방전 트랜지스터를 포함하며,
    상기 방전 트랜지스터는, 상기 기록 데이터가, 상기 기록 구동 회로로 하여금 상기 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 비트라인으로 방전시키기 위해 턴온되도록 구성되는, 장치.
  10. 제9 항에 있어서,
    상기 방전 트랜지스터는 p형 트랜지스터를 포함하는, 장치.
  11. 제9 항에 있어서,
    상기 방전 회로는, 상기 기록 동작을 표시하는 신호에 기초하여, 상기 전력 공급 노드를 방전시키는 것을 가능하게 하기 위해 턴온되도록 구성되는 제어 트랜지스터를 더 포함하는, 장치.
  12. 제11 항에 있어서,
    상기 제어 트랜지스터 및 상기 방전 트랜지스터는 상기 전력 공급 노드를 직렬로 방전시키도록 구성되는, 장치.
  13. 제12 항에 있어서,
    상기 제어 트랜지스터 및 상기 방전 트랜지스터는 p형 트랜지스터들인, 장치.
  14. 제11 항에 있어서,
    상기 방전 회로는 제2 방전 트랜지스터를 포함하고,
    상기 제어 트랜지스터는 상기 전력 공급 노드, 상기 방전 트랜지스터, 및 상기 제2 방전 트랜지스터에 커플링되고,
    상기 방전 트랜지스터는, 상기 기록 데이터가, 상기 기록 구동 회로로 하여금 상기 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 비트라인으로 방전시키도록 상기 비트라인에 전기적으로 연결되고,
    상기 제2 방전 트랜지스터는, 상기 기록 데이터가, 상기 기록 구동 회로로 하여금 상기 비트라인의 보완 비트라인을 충전시키게 하는 제2 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 보완 비트라인으로 방전시키도록 상기 보완 비트라인에 전기적으로 연결되는, 장치.
  15. 제14 항에 있어서,
    상기 제어 트랜지스터, 상기 방전 트랜지스터, 및 상기 제2 방전 트랜지스터는 p형 트랜지스터들인, 장치.
  16. 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법으로서,
    데이터를 저장하기 위해 전력 공급 노드를 통해 복수의 메모리 셀들 중 하나의 메모리 셀에 전력 공급 장치로부터의 전력을 제공하는 단계;
    기록 동작에서 비트라인을 통해 상기 하나의 메모리 셀에 기록 데이터를 제공하는 단계;
    선택적으로 상기 기록 데이터에 기초하여 상기 전력 공급 노드를 상기 비트라인으로 방전시키는 단계를 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  17. 제16 항에 있어서,
    기록 구동기가 상기 기록 데이터에 기초하여 상기 비트라인을 구동시키는 단계; 및
    방전 회로가, 상기 기록 데이터가, 기록 구동 회로로 하여금 상기 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 비트라인으로 방전시키는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  18. 제17 항에 있어서,
    상기 방전 회로가 상기 전력 공급 노드를 상기 비트라인으로 방전시키는 단계는, 상기 비트라인을 충전시키는 상기 기록 구동기보다 높은 레벨까지 상기 비트라인을 풀업시키는 단계를 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  19. 제17 항에 있어서,
    격리 트랜지스터가, 상기 방전 회로가 상기 전력 공급 노드를 상기 비트라인으로 방전시키는 동안, 상기 전력 공급 노드를 상기 전력 공급 장치로부터 격리하는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  20. 제19 항에 있어서,
    상기 전력 공급 노드를 상기 전력 공급 장치로부터 격리하는 상기 격리 트랜지스터는 상기 전력 공급 노드를 풀업되는 것으로부터 격리하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  21. 제19 항에 있어서,
    상기 복수의 메모리 셀들이 복수의 열들로 배열되고,
    상기 방법은,
    데이터를 저장하기 위해 상기 전력 공급 노드를 통해 상기 복수의 열들의 부분에 상기 전력 공급 장치로부터의 전력을 제공하는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  22. 제21 항에 있어서,
    상기 복수의 열들의 부분은 하나의 열인, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  23. 제21 항에 있어서,
    상기 기록 데이터가, 상기 기록 구동 회로로 하여금 상기 비트라인을 충전시키게 하는 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 비트라인으로 방전시키기 위해 상기 방전 회로의 방전 트랜지스터를 턴온하는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  24. 제23 항에 있어서,
    상기 방전 트랜지스터는 p형 트랜지스터를 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  25. 제23 항에 있어서,
    상기 기록 동작을 표시하는 신호에 기초하여, 상기 전력 공급 노드를 방전시키는 것을 가능하게 하기 위해 상기 방전 회로의 제어 트랜지스터를 턴온하는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  26. 제25 항에 있어서,
    상기 전력 공급 노드는 상기 제어 트랜지스터 및 상기 방전 트랜지스터에 의해 직렬로 방전되는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  27. 제26 항에 있어서,
    상기 제어 트랜지스터 및 상기 방전 트랜지스터는 p형 트랜지스터들인, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  28. 제25 항에 있어서,
    상기 방전 회로의 제2 방전 트랜지스터가, 상기 기록 데이터가, 상기 기록 구동 회로로 하여금 상기 비트라인의 보완 비트라인을 충전시키게 하는 제2 상태에 있는 것에 대한 응답으로, 상기 전력 공급 노드를 상기 보완 비트라인으로 방전시키는 단계를 더 포함하는, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
  29. 제28 항에 있어서,
    상기 제어 트랜지스터, 상기 방전 트랜지스터, 및 상기 제2 방전 트랜지스터는 p형 트랜지스터들인, 기록 보조 방식으로 메모리 셀에 기록하기 위한 방법.
KR1020227036782A 2020-04-29 2021-04-27 비트라인을 이용한 기록 보조 방식 KR20230002469A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/862,238 2020-04-29
US16/862,238 US11488658B2 (en) 2020-04-29 2020-04-29 Write assist scheme with bitline
PCT/US2021/070458 WO2021222926A1 (en) 2020-04-29 2021-04-27 Write assist scheme with bitline

Publications (1)

Publication Number Publication Date
KR20230002469A true KR20230002469A (ko) 2023-01-05

Family

ID=75937149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227036782A KR20230002469A (ko) 2020-04-29 2021-04-27 비트라인을 이용한 기록 보조 방식

Country Status (7)

Country Link
US (1) US11488658B2 (ko)
EP (1) EP4143827A1 (ko)
KR (1) KR20230002469A (ko)
CN (1) CN115428077A (ko)
BR (1) BR112022021453A2 (ko)
TW (1) TW202147308A (ko)
WO (1) WO2021222926A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551748B2 (en) * 2020-05-05 2023-01-10 Rezonent Microchips Pvt. Ltd. System and method for recycling energy of static random-access memory (SRAM) write circuit
CN117476067A (zh) * 2023-11-01 2024-01-30 合芯科技(苏州)有限公司 下拉电路、存储电路、存储器、数据写入方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
JP4912016B2 (ja) * 2005-05-23 2012-04-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7292495B1 (en) 2006-06-29 2007-11-06 Freescale Semiconductor, Inc. Integrated circuit having a memory with low voltage read/write operation
US7460391B2 (en) 2007-01-18 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Write VCCMIN improvement scheme
US7978515B2 (en) * 2007-03-23 2011-07-12 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment therefor
JP5867091B2 (ja) 2012-01-10 2016-02-24 株式会社ソシオネクスト 半導体記憶装置及びその書き込み方法
US9030893B2 (en) * 2013-02-06 2015-05-12 Qualcomm Incorporated Write driver for write assistance in memory device
IN2013CH04627A (ko) 2013-10-14 2015-04-24 Lsi Corp
US8958237B1 (en) 2013-11-13 2015-02-17 Taiwan Semiconductor Manufacturing Company Limited Static random access memory timing tracking circuit
CN104851453B (zh) 2014-02-18 2018-05-18 辉达公司 用于低功率sram的写入辅助方案
US9583180B2 (en) 2015-06-05 2017-02-28 Cisco Technology, Inc. Low-power row-oriented memory write assist circuit

Also Published As

Publication number Publication date
BR112022021453A2 (pt) 2022-12-13
TW202147308A (zh) 2021-12-16
CN115428077A (zh) 2022-12-02
US20210343330A1 (en) 2021-11-04
WO2021222926A1 (en) 2021-11-04
EP4143827A1 (en) 2023-03-08
US11488658B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
KR102241046B1 (ko) 메모리 셀 어레이 및 그 운영 방법
EP3482395B1 (en) Overlapping precharge and data write
US10811088B2 (en) Access assist with wordline adjustment with tracking cell
US10325648B2 (en) Write driver scheme for bit-writable memories
TWI473111B (zh) 記憶體裝置及操作此記憶體裝置之方法
US8830774B2 (en) Semiconductor memory device
CN111164691A (zh) 用于sram产出增强的面积高效的写入数据路径电路
US8817562B2 (en) Devices and methods for controlling memory cell pre-charge operations
US10140044B2 (en) Efficient memory bank design
US20160358644A1 (en) Low-power row-oriented memory write assist circuit
KR20230002469A (ko) 비트라인을 이용한 기록 보조 방식
JPH07111831B2 (ja) ダイナミックランダムアクセスメモリ構造の感知回路
CN108604458B (zh) 共享感测放大器
US10140224B2 (en) Noise immune data path scheme for multi-bank memory architecture
US9721650B1 (en) Architecture to improve write-ability in SRAM
US8437204B2 (en) Memory array with corresponding row and column control signals
US9412422B2 (en) Memory device and method for putting a memory cell into a state with a reduced leakage current consumption
JP6042999B2 (ja) 低電力スタティックランダムアクセスメモリ
TW202119416A (zh) 記憶體寫入裝置及方法
JP3445477B2 (ja) 半導体記憶装置
US9940996B1 (en) Memory circuit having increased write margin and method therefor
EP3370234B1 (en) Memory circuit and method for increased write margin
CN117437943A (zh) 一种mram灵敏放大器及其数据读取方法
JPH0766658B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination