KR20220169071A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR20220169071A KR20220169071A KR1020210079041A KR20210079041A KR20220169071A KR 20220169071 A KR20220169071 A KR 20220169071A KR 1020210079041 A KR1020210079041 A KR 1020210079041A KR 20210079041 A KR20210079041 A KR 20210079041A KR 20220169071 A KR20220169071 A KR 20220169071A
- Authority
- KR
- South Korea
- Prior art keywords
- channel layer
- layer
- forming
- amorphous
- amorphous channel
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 237
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000013500 data storage Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- 238000002425 crystallisation Methods 0.000 abstract description 8
- 230000008025 crystallization Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000002019 doping agent Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 102100029563 Somatostatin Human genes 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- 102100030851 Cortistatin Human genes 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H01L27/11582—
-
- H01L27/11521—
-
- H01L27/11556—
-
- H01L27/11568—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 장치의 제조방법은, 기판 상에 몰드 구조체를 형성하되, 상기 몰드 구조체는 상기 기판의 상면에 수직한 방향을 따라 교대로 적층된 희생막들 및 층간 절연막들을 포함하는 것; 상기 몰드 구조체를 관통하는 채널 홀들을 형성하는 것; 상기 채널 홀들의 각각의 내측면 상에 데이터 저장 패턴 및 비정질 채널층을 차례로 형성하는 것; 상기 채널 홀들의 각각의 잔부를 채우는 충진 절연 패턴을 형성하는 것; 상기 몰드 구조체 상에 상기 비정질 채널층과 접하는 금속층을 형성하는 것; 상기 비정질 채널층과 상기 금속층을 반응시킴으로써 상기 비정질 채널층의 상부에 금속 실리사이드층을 형성하는 것; 및 상기 금속 실리사이드층이 형성된 상기 비정질 채널층 상에 열처리 공정을 수행하는 것을 포함한다. 상기 비정질 채널층은 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 불순물을 포함하고, 상기 열처리 공정에 의해 상기 비정질 채널층의 적어도 일부가 결정질 채널층으로 변환됨으로써 채널층이 형성된다.
Description
본 발명은 반도체 장치 및 이의 제조방법에 관한 것이다.
데이터 저장을 필요로 하는 전자 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 이에 따라, 반도체 장치의 데이터 저장 용량을 증가시킬 수 있는 방안이 연구되고 있다. 예를 들어, 반도체 장치의 데이터 저장 용량을 증가시키기 위한 방법 중 하나로써, 2차원적으로 배열되는 메모리 셀들 대신에 3차원적으로 배열되는 메모리 셀들을 포함하는 반도체 장치가 제안되고 있다.
본 발명의 일 기술적 과제는 전기적 특성이 보다 개선된 반도체 장치 및 그의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 따른 반도체 장치의 제조방법은, 기판 상에 몰드 구조체를 형성하되, 상기 몰드 구조체는 상기 기판의 상면에 수직한 방향을 따라 교대로 적층된 희생막들 및 층간 절연막들을 포함하는 것; 상기 몰드 구조체를 관통하는 채널 홀들을 형성하는 것; 상기 채널 홀들의 각각의 내측면 상에 데이터 저장 패턴 및 비정질 채널층을 차례로 형성하는 것; 상기 채널 홀들의 각각의 잔부를 채우는 충진 절연 패턴을 형성하는 것; 상기 몰드 구조체 상에 상기 비정질 채널층과 접하는 금속층을 형성하는 것; 상기 비정질 채널층과 상기 금속층을 반응시킴으로써 상기 비정질 채널층의 상부에 금속 실리사이드층을 형성하는 것; 및 상기 금속 실리사이드층이 형성된 상기 비정질 채널층 상에 열처리 공정을 수행하는 것을 포함할 수 있다. 상기 비정질 채널층은 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 불순물을 포함할 수 있고, 상기 열처리 공정에 의해 상기 비정질 채널층의 적어도 일부가 결정질 채널층으로 변환됨으로써 채널층이 형성될 수 있다.
본 발명의 개념에 따르면, 비정질 채널층 내 불순물이 실리콘의 자체적인 결정화를 방지함으로써, 금속 실리사이드층을 이용한 실리콘의 결정화가 용이하게 수행될 수 있다. 이에 따라, 결정질 채널층이 용이하게 형성될 수 있고, 그 결과, 반도체 소자의 전기적 특성이 개선될 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 2는 본 발명의 실시예들에 따른 반도체 장치의 평면도이다.
도 3은 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 4는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 3 단면도의 A 부분에 대응된다.
도 5 및 도 6은 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 7 내지 도 12는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 6 단면도의 A 부분에 대응된다.
도 13은 및 도 14는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 15는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 2는 본 발명의 실시예들에 따른 반도체 장치의 평면도이다.
도 3은 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 4는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 3 단면도의 A 부분에 대응된다.
도 5 및 도 6은 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 7 내지 도 12는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 6 단면도의 A 부분에 대응된다.
도 13은 및 도 14는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 15는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
이하, 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 반도체 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 1을 참조하면, 3차원 반도체 메모리 장치의 셀 어레이는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL0-BL2) 및 공통 소스 라인(CSL)과 비트 라인들(BL0-BL2) 사이에 제공되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
셀 스트링들(CSTR)은 제 1 방향(D1) 및 제 1 방향(D1)과 교차하는 제 2 방향(D2)을 따라 2차원적으로 배열될 수 있다. 일 예로, 제 2 방향(D2)은 제 1 방향(D1)과 직교하는 방향일 수 있다. 셀 스트링들(CSTR)은 각각 제 3 방향(D3)을 따라 연장될 수 있다. 일 예로, 제 3 방향(D3)은 제 1 방향(D1) 및 제 2 방향(D2)과 직교하는 방향일 수 있다. 비트 라인들(BL0-BL2)은 제 1 방향(D1)으로 서로 이격될 수 있다. 비트 라인들(BL0-BL2)은 각각 제 2 방향(D2)으로 연장될 수 있다.
비트 라인들(BL0-BL2) 각각에 복수 개의 셀 스트링들(CSTR)이 병렬 연결될 수 있다. 복수 개의 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 복수 개의 비트 라인들(BL0-BL2)과 하나의 공통 소스 라인(CSL) 사이에 복수 개의 셀 스트링들(CSTR)이 제공될 수 있다. 공통 소스 라인(CSL)은 복수 개로 제공될 수 있다. 복수 개의 공통 소스 라인들(CSL)은 2차원적으로 배열될 수 있다. 공통 소스 라인들(CSL)에 동일한 전압이 인가될 수 있거나, 또는 공통 소스 라인들(CSL) 각각이 전기적으로 제어될 수 있다.
실시예들에 따르면, 셀 스트링들(CSTR) 각각은 직렬 연결된 제 1 및 제 2 스트링 선택 트랜지스터들(SST1, SST2), 직렬 연결된 메모리 셀 트랜지스터들(MCT), 접지 선택 트랜지스터(GST) 및 소거 제어 트랜지스터(ECT)로 구성될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(data storage element)를 포함한다.
일 예로, 각각의 셀 스트링들(CSTR)은 직렬 연결된 제 1 및 제 2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있으며, 제 2 스트링 선택 트랜지스터(SST2)는 비트 라인들(BL0-BL2) 중 하나에 접속될 수 있다. 이와 달리, 각각의 셀 스트링들(CSTR)은 하나의 스트링 선택 트랜지스터를 포함할 수도 있다. 또 다른 예로, 각각의 셀 스트링들(CSTR)에서 접지 선택 트랜지스터(GST)는, 제 1 및 제 2 스트링 선택 트랜지스터들(SST1, SST2)와 유사하게, 직렬 연결된 복수 개의 모오스 트랜지스터들로 구성될 수도 있다.
하나의 셀 스트링(CSTR)은 공통 소스 라인들(CSL)로부터의 거리가 서로 다른 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 메모리 셀 트랜지스터들(MCT)은 제 1 스트링 선택 트랜지스터(SST1)와 접지 선택 트랜지스터(GST) 사이에 직렬 연결될 수 있다. 소거 제어 트랜지스터(ECT)는 접지 선택 트랜지스터(GST)와 공통 소스 라인들(CSL) 사이에 연결될 수 있다. 셀 스트링들(CSTR) 각각은 제 1 스트링 선택 트랜지스터(SST1)와 메모리 셀 트랜지스터들(MCT) 중 최상위의 것 사이, 및 접지 선택 트랜지스터(GST)와 메모리 셀 트랜지스터들(MCT) 중 최하위의 것 사이에 각각 연결된 더미 셀 트랜지스터들(DMC)을 더 포함할 수 있다.
실시예들에 따르면, 제 1 스트링 선택 트랜지스터(SST1)는 제 1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3)에 의해 제어될 수 있으며, 제 2 스트링 선택 트랜지스터(SST2)는 제 2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)에 의해 제어될 수 있다. 메모리 셀 트랜지스터들(MCT)은 복수 개의 워드 라인들(WL0-WLn)에 의해 각각 제어 될 수 있으며, 더미 셀 트랜지스터들(DMC)은 더미 워드 라인(DWL)에 의해 각각 제어될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인들(GSL0, GSL1, GSL2)에 의해 제어될 수 있으며, 소거 제어 트랜지스터(ECT)는 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터(ECT)는 복수 개로 제공될 수 있다. 공통 소스 라인들(CSL)은 소거 제어 트랜지스터들(ECT)의 소스들에 공통으로 연결될 수 있다.
공통 소스 라인들(CSL)로부터 실질적으로 동일한 거리에 제공되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn, DWL) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 이와 달리, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되더라도, 서로 다른 행 또는 열에 제공되는 게이트 전극들이 독립적으로 제어될 수 있다.
접지 선택 라인들(GSL0-GSL2), 제 1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제 2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 제 1 방향(D1)을 따라 연장되며, 제 2 방향(D2)으로 서로 이격될 수 있다. 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되는 접지 선택 라인들(GSL0-GSL2), 제 1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제 2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 전기적으로 서로 분리될 수 있다. 또한, 서로 다른 셀 스트링들(CSTR)의 소거 제어 트랜지스터들(ECT)은 공통의 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터들(ECT)은 메모리 셀 어레이의 소거 동작 시 게이트 유도 드레인 누설(Gate Induced Drain Leakage; GIDL)을 발생시킬 수 있다. 일부 실시예들에서, 메모리 셀 어레이의 소거 동작시 비트 라인들(BL0-BL2) 및/또는 공통 소스 라인들(CSL)에 소거 전압이 인가될 수 있으며, 스트링 선택 트랜지스터(SST) 및/또는 소거 제어 트랜지스터들(ECT)에서 게이트 유도 누설 전류가 발생될 수 있다.
도 2는 본 발명의 실시예들에 따른 반도체 장치의 평면도이다. 도 3은 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2를 I-I' 선으로 자른 단면에 대응된다. 도 4는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 3 단면도의 A 부분에 대응된다.
도 2, 도 3 및 도 4를 참조하면, 기판(100) 상에 적층 구조체들(ST)이 제공될 수 있다. 상기 기판(100)은 도펀트들이 도핑된 반도체 기판일 수 있다. 상기 기판(100)은 제 1 도전형(예를 들면, n형)을 갖는 도펀트들이 도핑된 반도체 기판일 수 있다. 상기 기판(100)은, 예를 들어, 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판 또는 단결정(monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼층(epitaxial layer)일 수 있다.
적층 구조체들(ST)의 각각은 상기 기판(100)의 상면에 수직한 제 3 방향(D3)을 따라 번갈아 적층된 게이트 전극들(GE) 및 층간 절연막들(ILD)을 포함할 수 있다. 상기 적층 구조체들(ST)은 상기 기판(100)의 상면에 평행한 제 1 방향(D1)을 따라 나란히 연장될 수 있고, 상기 기판(100)의 상면에 평행하고 상기 제 1 방향(D1)에 수직한 제 2 방향(D2)으로 서로 이격되어 배열될 수 있다. 상기 적층 구조체들(ST)의 상면은 상기 기판(100)의 상면과 평행할 수 있다.
게이트 전극들(GE)은 기판(100) 상에 차례로 적층된, 도 1의 소거 제어 라인(ECL), 접지 선택 라인들(GSL0-GSL2), 워드 라인들(WL0-WLn, DWL), 제 1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제 2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)을 구성할 수 있다. 게이트 전극들(GE) 각각은 실질적으로 동일한 두께를 가질 수 있다. 게이트 전극들(GE)은 예를 들어, 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 구리, 알루미늄 등), 도전성 금속질화물 (ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 층간 절연막들(ILD)은 실리콘 산화막 및/또는 저유전막을 포함할 수 있다.
도시되지 않았으나, 적층 구조체들(ST) 각각의 단부는 제 1 방향(D1)을 따라 계단 구조(stepwise structure)를 가질 수 있다. 구체적으로, 적층 구조체들(ST)의 게이트 전극들(GE)은 기판(100)으로부터 멀어질수록 제 1 방향(D1)으로의 길이가 감소할 수 있다.
상기 기판(100) 및 상기 적층 구조체(ST) 사이에 소스 구조체(CST)가 제공될 수 있다. 소스 구조체(CST)는 소스 반도체막(SC) 및 상기 소스 반도체막(CS) 상의 서포트 반도체막(SP)을 포함할 수 있다. 상기 소스 구조체(CST)는 상기 기판(100) 및 상기 적층 구조체(ST)의 상면과 평행할 수 있으며, 상기 적층 구조체(ST)와 나란하게 제 1 방향(D1)으로 연장될 수 있다.
소스 반도체막(SC)은 제 1 도전형을 갖는 도펀트들(예를 들어, 인(P) 또는 비소(As))이 도핑된 반도체 물질로 이루어질 수 있다. 일 예로, 상기 소스 반도체막(SC)은 n형 도펀트들이 도핑된 폴리실리콘막으로 이루어질 수 있다.
서포트 반도체막(SP)은 상기 소스 반도체막(SC)의 상면을 덮을 수 있으며, 제 1 도전형(예를 들어, n형)을 갖는 도펀트들이 도핑된 반도체 및/또는 도펀트들이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)를 포함할 수 있다. 상기 서포트 반도체막(SP)에서 n형 도펀트들의 농도는 상기 소스 반도체막(SC)에서보다 낮을 수 있다.
서로 인접한 적층 구조체들(ST) 사이에, 제 1 방향으로 연장되는 분리 트렌치들(TR)이 제공될 수 있다. 상기 분리 트렌치들(TR) 내에 분리 구조체들(SS)이 각각 제공될 수 있다. 상기 분리 구조체들(SS)은 제 1 방향(D1)을 따라 연장될 수 있고, 제 2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 상기 분리 구조체들(SS)은 제 3 방향(D3)을 따라 상기 적층 구조체들(ST)의 측벽과 접할 수 있고, 상기 소스 반도체막(SC)의 상면의 일부분과 접할 수 있다. 상기 분리 구조체들(SS)은 절연막을 포함할 수 있다.
상기 게이트 전극들(GE)중, 상기 적층 구조체들(ST) 각각의 상부에 위치하는 게이트 전극들(GE)은 분리 절연 패턴(105)에 의해 분리될 수 있다. 상기 분리 절연 패턴(105)에 의해 분리되는 상기 게이트 전극들(GE)은, 도 1의 제 1 및 제 2 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3, SSL2-1, SSL2-2, SSL2-3)을 구성할 수 있다. 상기 분리 절연 패턴(105)은 상기 제 1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 분리 절연 패턴(105)은 절연 물질(일 예로, 실리콘 산화막)을 포함할 수 있다.
상기 적층 구조체들(ST) 및 상기 기판(100)의 상부 일부분을 관통하는 복수 개의 채널 홀들(CH)이 제공될 수 있다. 상기 채널 홀들(CH)의 내에는 수직 구조체들(VS)이 제공될 수 있다. 수직 구조체들(VS) 각각의 일부는 상기 기판(100) 내부에 매립될 수 있고, 상기 수직 구조체들(VS)의 하면은 상기 기판(100)의 상면보다 낮은 레벨에 위치할 수 있다. 상기 수직 구조체들(VS)은 상기 기판(100)과 연결될 수 있다.
복수의 수직 구조체들(VS)이 상기 적층 구조체들(ST) 중 대응하는 하나를 관통할 수 있다. 상기 복수의 수직 구조체들(VS)은 상기 대응하는 적층 구조체(ST) 내에서 상기 제 1 방향(D1) 및 상기 제 2 방향(D2)을 따라 이차원적으로 배열될 수 있고, 상기 제 1 방향(D1) 및 상기 제 2 방향(D2)을 따라 서로 이격될 수 있다. 상기 복수의 수직 구조체(VS)은 상기 제 1 방향(D1) 및 상기 제 2 방향(D2)을 따라 지그재그 형태로 배열될 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 평면적 관점에서, 5개의 수직 구조체들(VS)의 열들이 제 1 방향(D1)을 따라 서로 이격되어 일정한 간격으로 배열될 수 있고, 상기 5개의 수직 구조체들(VS)의 열들 사이에 제공되는 4개의 수직 구조체들(VS)의 열들이 제 2 방향(D2)으로 쉬프트되어 제 1 방향(D1)을 따라 서로 이격되어 일정한 간격으로 배열될 수 있다. 즉, 상기 수직 구조체들(VS)은 제 1 방향(D1) 및 제 2 방향(D2)을 따라서 지그재그 형태로 배열될 수 있다. 다만, 본 발명은 이에 제한되지 않으며 2개 이상의 수직 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다.
상기 수직 구조체들(VS)은 상기 기판(100)으로부터 제 3 방향(D3)으로 연장되는 장축을 갖는 실린더 형태일 수 있다. 수직 구조체들(VS)은 제 3 방향(D3)으로 갈수록 제 1 방향(D1) 및 제 2 방향(D2)으로의 폭이 증가할 수 있다. 수직 구조체들(VS)의 상면은 원형, 타원형 또는 바(bar) 형태일 수 있다.
상기 수직 구조체들(VS) 각각은 데이터 저장 패턴(DSP), 채널층(SI) 및 충진 절연 패턴(VI)을 포함할 수 있다. 상기 수직 구조체들(VS) 각각에서 상기 데이터 저장 패턴(DSP) 및 상기 채널층(SI)은 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 충진 절연 패턴(VI)은 상기 데이터 저장 패턴(DSP) 및 상기 채널층(SI)으로 둘러싸인 공간을 채울 수 있다. 상기 충진 절연 패턴(VI)은, 예를 들어, 실리콘 산화물을 포함할 수 있다. 다만, 본 발명은 이에 제한되지 않으며, 상기 채널층(SI)이 상기 데이터 저장 패턴(DSP)으로 둘러싸인 상기 채널 홀들(CH) 각각의 내부를 완전히 채울 수 있고, 이 경우 상기 충진 절연 패턴(VI)은 생략될 수 있다.
상기 수직 구조체들(VS)은 도 1의 소거 제어 트랜지스터(ECT), 제 1 및 제 2 스트링 선택 트랜지스터들(SST1, SST2) 및 접지 선택 트랜지스터(GST) 및 메모리 셀 트랜지스터들(MCT)의 채널들에 해당할 수 있다.
상세하게, 도 4를 참조하면, 상기 채널층(SI)은 상기 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 상기 채널층(SI)은, 예를 들어, 실리콘(Si) 또는 실리콘(Si) 혼합물과 같은 반도체 물질을 포함할 수 있다. 상기 채널층(SI)은 기판(100)과 동일한 도전형을 갖는 도펀트들이 도핑된 반도체 물질을 포함할 수 있다.
본 발명의 실시예들에서, 상기 채널층(SI)은 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 불순물을 포함할 수 있다. 상기 채널층(SI) 내 상기 불순물의 농도는 일 예로, 1at% 내지 5at%일 수 있다. 상기 채널층(SI)은 금속 실리사이드 물질을 더 포함할 수 있다. 상기 금속 실리사이드는 일 예로, Ni, Co, Pt, Cu, Pd, W, Mo, Ti, Al 중 적어도 하나가 조합된 화합물을 포함할 수 있다. 상기 채널층(SI)은 원자의 배열이 규칙적인 결정질 채널층(SIc)일 수 있다. 일부 실시예들에 따르면, 상기 채널층(SI)은 결정질 채널층(SIc) 및 비정질 채널층(SIa)을 포함할 수 있다.
상기 데이터 저장 패턴(DSP)은 블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)을 포함할 수 있다. 상기 블록킹 절연막(BLK)은 상기 적층 구조체들(ST)에 인접할 수 있고, 상기 터널링 절연막(TIL)은 상기 채널층(SI)에 인접할 수 있다. 상기 전하 저장막(CIL)은 블록킹 절연막(BLK) 및 터널링 절연막(TIL) 사이에 개재될 수 있다. 상기 블록킹 절연막(BLK), 상기 전하 저장막(CIL) 및 상기 터널링 절연막(TIL)은 상기 적층 구조체들(ST) 및 상기 채널층(SI) 사이에서 제 3 방향(D3)으로 연장될 수 있다. 상기 채널층(SI)과 상기 게이트 전극들(GE) 사이의 전압 차이에 의해 유도되는 파울러-노드하임 터널링(Fowler-Nordheim tunneling) 현상에 의해, 상기 데이터 저장 패턴(DSP)은 데이터를 저장 및/또는 변경할 수 있다. 상기 블록킹 절연막(BLK) 및 상기 터널링 절연막(TIL)은 실리콘 산화물을 포함할 수 있다. 상기 전하 저장막(CIL)은 트랩 절연막, 부유 게이트 전극 또는 도전성 나노 도트들(conductive nano dots)을 포함하는 절연막일 수 있다.
수평 절연 패턴(HP)이 상기 게이트 전극들(GE)의 일측벽들과 상기 데이터 저장 패턴(DSP) 사이에 제공될 수 있다. 상기 수평 절연 패턴(HP)은 상기 전극들(GE)의 일측벽들 상에서 그것들의 상면들 및 하면들로 연장될 수 있다.
상기 수직 구조체들(VS)의 상부들 상에 도전 패드들(PAD)이 각각 제공될 수 있다. 상세하게는, 상기 도전 패드들(PAD)은 상기 충진 절연 패턴(VI), 상기 채널층(SI) 및/또는 상기 데이터 저장 패턴(DSP)과 접할 수 있다. 예를 들어, 상기 도전 패드들(PAD)의 각각은 상기 충진 절연 패턴(VI)의 상면, 상기 채널층(SI)의 상면 및 상기 데이터 저장 패턴(DSP)의 상부 측벽으로 둘러싸인 공간에 제공될 수 있다. 이 경우, 상기 도전 패드들(PAD)의 각각은 상기 채널층(SI)의 상면과 접할 수 있다. 다른 예로, 상기 도전 패드들(PAD)의 각각은 상기 충진 절연 패턴(VI)의 상면, 상기 채널층(SI)의 상부 측벽으로 둘러싸인 공간에 제공될 수 있다. 이 경우, 상기 도전 패드들(PAD)의 각각은 상기 채널층(SI)의 상부 측벽과 접할 수 있다. 상기 도전 패드들(PAD)은 도펀트들이 도핑된 반도체 또는 도전 물질을 포함할 수 있다. 예를 들어, 도전 패드들(PAD)은 상기 채널층(SI)과 다른 도전형의 도펀트들이 도핑된 반도체를 포함할 수 있다.
다시 도 2, 도 3 및 도 4를 참조하면, 상기 적층 구조체들(ST), 상기 분리 구조체들(SS), 상기 도전 패드들(PAD), 상기 수직 구조체들(VS) 상에 캡핑 절연막(150)이 제공될 수 있다. 상기 캡핑 절연막(150)은 상기 적층 구조체들(ST)의 상면, 상기 분리 구조체들(SS)의 상면, 상기 도전 패드들(PAD)의 상면 및 상기 도전 패드들(PAD)에 의해 덮이지 않은 상기 수직 구조체들(VS)의 상면을 덮을 수 있다. 비트 라인 콘택 플러그들(BPLG)이 상기 캡핑 절연막(150) 내에 배치될 수 있다. 상기 비트 라인 콘택 플러그들(BPLG)의 각각은 상기 캡핑 절연막(150)을 관통하여 상기 도전 패드들(PAD) 중 대응하는 하나에 연결될 수 있다. 상기 비트 라인 콘택 플러그들(BPLG)의 각각은 상기 도전 패드들(PAD)의 각각의 상면의 일부와 접할 수 있다. 상기 캡핑 절연막(150)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다. 상기 비트 라인 콘택 플러그들(BPLG)은 도전 물질을 포함할 수 있다.
상기 캡핑 절연막(150) 및 상기 비트 라인 콘택 플러그들(BPLG) 상에 비트 라인들(BL)이 제공될 수 있다. 상기 비트 라인들(BL)은 제 1 방향을 따라 서로 이격되어 배열될 수 있고, 제 2 방향을 따라 연장될 수 있다. 상기 비트 라인들(BL)은 상기 비트 라인 콘택 플러그들(BPLG) 및 도전 패드들(PAD)을 통해 상기 수직 구조체들(VS)과 전기적으로 연결될 수 있다. 상기 비트 라인들(BL)은 도전 물질을 포함할 수 있다.
도 5, 도 6, 도 13 및 도 14는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2를 I-I' 선으로 자른 단면에 대응된다. 도 7 내지 도 12는 본 발명의 실시예들에 따른 반도체 장치의 일부분을 나타내는 확대도로, 도 6 단면도의 A 부분에 대응된다.
도 5 내지 도 14를 참조하여, 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 대하여 설명한다.
도 5를 참조하면, 기판(100) 상에 몰드 구조체(MS)가 형성될 수 있다. 상기 몰드 구조체(MS)는 상기 기판(100)의 상면에 수직한 제 3 방향(D3)을 따라 교대로 적층된 희생막들(SL) 및 층간 절연막들(ILD)을 포함할 수 있다. 상기 희생막들(SL)은 상기 층간 절연막들(ILD)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 예로, 희생막들(SL)은 층간 절연막들(ILD)과 다른 절연 물질로 이루어질 수 있다. 예를 들어, 희생막들(SL)은 실리콘 질화막으로 형성될 수 있으며, 절연막들(ILD)은 실리콘 산화막으로 형성될 수 있다.
일 예로, 몰드 구조체(MS)가 형성되기에 앞서, 예비 소스 반도체막(110) 및 서포트 반도체막(SP)이 상기 기판(100) 상에 차례로 형성될 수 있다. 상기 예비 소스 반도체막(110)은 제 1 절연막, 제 2 절연막 및 제 3 절연막을 포함할 수 있다. 제 1 절연막은 기판(100)의 표면을 열 산화하여 형성되거나, 실리콘 산화막을 증착하여 형성될 수 있다. 제 2 절연막은 제 1 절연막 및 제 3 절연막에 대해 식각 선택성을 갖는 물질로 형성될 수 있다. 일 예로, 제 2 절연막은 실리콘 질화막, 실리콘 산질화막, 실리콘 카바이드 및 실리콘 저마늄 중 적어도 하나를 포함할 수 있다. 제 3 절연막은 실리콘 산화막을 증착하여 형성될 수 있다.
도시되지 않았으나, 도 2의 분리 절연 패턴(105)이 상기 희생막들(SL) 중 상기 몰드 구조체(MS)의 상부에 위치하는 희생막들(SL)을 분리하도록 형성될 수 있다. 즉, 상기 몰드 구조체(MS)의 상부에 위치하는 상기 희생막들(SL)은 상기 분리 절연 패턴(105)에 의해 수평적으로 서로 이격되는 한 쌍의 희생막들(SL)로 분리될 수 있다. 분리 절연 패턴(105)에 의해 분리되는 희생막들(SL)은 단수 또는 복수 개일 수 있다.
도 6 및 도 7을 참조하면, 상기 몰드 구조체(MS), 서포트 반도체막(SP) 및 예비 소스 반도체막(110)을 관통하는 채널 홀들(CH)이 형성될 수 있다. 상기 채널 홀들(CH)은 도 5의 기판(100)의 상부 일부를 리세스시킬 수 있다. 상기 채널 홀들(CH)은 희생막들(SL) 및 층간 절연막들(ILD)의 측벽을 노출시킬 수 있다. 상기 채널 홀들(CH)은 상기 몰드 구조체(MS) 상에서 마스크 패턴을 형성하는 것 및 형성된 마스크 패턴을 식각 마스크로 이용하여 이방성 식각 공정을 수행하는 것을 통해 형성될 수 있다. 도 2를 참조하여 설명한 바와 같이, 평면적 관점에서, 상기 채널 홀들(CH)은 복수의 열들을 가질 수 있고, 지그재그 형태로 배열될 수 있다.
도 8을 참조하면, 상기 채널 홀들(CH) 내에 수직 구조체들(VS)이 형성될 수 있다. 수직 구조체들(VS)은 데이터 저장 패턴(DSP), 채널층(SI) 및 충진 절연 패턴(VI)을 포함할 수 있다.
상기 수직 구조체들(VS)을 형성하기 위해, 상세하게는, 상기 채널 홀들(CH) 각각의 내측면 상에 데이터 저장 패턴(DSP) 및 채널층(SI)이 차례로 형성될 수 있다. 상기 데이터 저장 패턴(DSP) 및 상기 채널층(SI)은 화학적 기상 증착 방법 또는 원자층 증착 방법에 의해 형성될 수 있다. 상기 데이터 저장 패턴(DSP)은 차례로 적층된 블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)을 포함할 수 있고, 상기 채널 홀들(CH)의 내벽을 균일한 두께로 컨포말하게 덮을 수 있다.
상기 채널층(SI)은 원자의 배열이 불규칙적인 비정질 채널층(SIa)일 수 있다. 상기 비정질 채널층(SIa)은 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 불순물을 포함할 수 있다. 상기 불순물을 포함하는 상기 비정질 채널층(SIa)을 형성하기 위해, 상기 비정질 채널층(SIa)의 증착과정에서 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 가스를 유입(co-flow)시킬 수 있다. 일 예로, 산소(O) 원자를 포함하는 가스는 O2 또는 N2O 중 적어도 하나를 포함할 수 있다. 일 예로, 탄소(C) 원자를 포함하는 가스는 C2H4를 포함할 수 있다. 상기 불순물은 후술될 열처리 공정에서 비정질 채널층(SIa) 내 비정질 실리콘(Si)의 자체적인 결정화를 막을 수 있다. 따라서, 후술될 도 12의 금속 실리사이드층(130)을 이용한 실리콘의 결정화가 용이하게 수행될 수 있다. 상기 비정질 채널층(SIa) 내 상기 불순물의 농도는 1at% 내지 5at%일 수 있다. 상기 비정질 채널층(SIa)은 상기 데이터 저장 패턴(DSP)의 내측벽 상에 형성될 수 있고, 상기 데이터 저장 패턴(DSP)의 상기 터널링 절연막(TIL)과 접할 수 있다.
상기 데이터 저장 패턴(DSP) 및 상기 비정질 채널층(SIa)이 형성된 상기 채널 홀들(CH)의 각각의 잔부를 채우는 충진 절연 패턴(VI)이 형성될 수 있다. 상기 충진 절연 패턴(VI)은 상기 비정질 채널층(SIa)으로 둘러싸인 채널 홀들(CH) 각각의 공간을 채울 수 있다. 상기 충진 절연 패턴(VI)은 상기 비정질 채널층(SIa)으로 둘러싸인 채널 홀들(CH) 각각의 공간을 절연 물질로 채우는 것 및 상기 몰드 구조체(MS)의 상면이 노출되도록 평탄화 공정을 수행하는 것을 통해 형성될 수 있다.
도 9를 참조하면, 상기 몰드 구조체(MS) 상에 상기 비정질 채널층(SIa)과 접하는 금속층(120)이 형성될 수 있다. 상기 금속층(120)은 상기 몰드 구조체(MS)의 상면 및 상기 수직 구조체들(VS)의 상면, 특히 상기 비정질 채널층(SIa)의 상면과 접하도록 형성될 수 있다. 상기 금속층(120)은 물리적 기상 증착 방법, 화학적 기상 증착 방법 또는 원자층 증착 방법에 의해 형성될 수 있다. 상기 금속층(120)은 Ni, Co, Pt, Cu, Pd, W, Mo, Ti, Al 중 적어도 하나를 포함할 수 있다.
도 10을 참조하면, 상기 비정질 채널층(SIa)의 상부에 금속 실리사이드층(130)이 형성될 수 있다. 상기 금속 실리사이드층(130)은 상기 비정질 채널층(SIa)의 상면에서 접하는 상기 비정질 채널층(SIa)의 실리콘(Si)과 상기 금속층(120)의 금속을 반응시킴으로써 형성될 수 있다. 일 예로, 상기 실리콘 및 상기 금속 간 반응 유도를 통한 금속 실리사이드층(130)의 형성을 위해, 열처리 공정이 수행될 수 있다. 상기 금속 실리사이드층(130)은 Ni, Co, Pt, Cu, Pd, W, Mo, Ti, Al 중 적어도 하나가 조합된 화합물을 포함할 수 있다.
도 11을 참조하면, 상기 금속 실리사이드층(130)이 형성된 상기 비정질 채널층(SIa) 상의 상기 금속층(120)이 제거될 수 있다. 상기 금속층(120)이 제거됨으로써, 상기 몰드 구조체(MS) 및 수직 구조체들(VS)의 상면이 노출될 수 있다. 상기 금속층(120)의 제거를 위해 식각 공정이 수행될 수 있다.
도 12 및 도 13을 참조하면, 상기 금속 실리사이드층(130)이 형성된 상기 비정질 채널층(SIa)에 열처리 공정이 수행될 수 있다. 상기 비정질 채널층(SIa)의 상부에서 형성된 상기 금속 실리사이드층(130)은 상기 열처리 공정에 의해 상기 비정질 채널층(SIa)이 형성된 영역을 따라 상기 비정질 채널층(SIa)의 하부까지 이동할 수 있다.
상세하게는, 열 에너지를 받은 금속 원자가 상기 비정질 채널층(SIa) 내 실리콘(Si)과 결합하여 결정화 구조를 갖는 금속 실리사이드가 형성될 수 있다. 상기 금속 실리사이드 내 금속 원자는 다시 비정질 상태의 실리콘으로 확산(diffusion)되면서 비정질 실리콘과 결합하여 결정화 구조를 가진 새로운 금속 실리사이드가 형성될 수 있다. 동시에, 결정화 구조를 가진 기존의 금속 실리사이드에서는 실리콘과 금속 간 결합이 끊어지면서 공공(vacancy)이 형성될 수 있다. 상기 공공에 새로운 실리콘(Si)이 결합됨으로써 결정화 상태의 실리콘층이 형성될 수 있다. 즉, 상기 금속 실리사이드층(130)이 상기 비정질 채널층(SIa)을 따라 이동함에 따라, 상기 금속 실리사이드층(130)이 지나간 상기 비정질 채널층(SIa) 영역은 결정질 채널층(SIc)으로 변환될 수 있다. 일 예로, 상기 열처리 공정에 의해 상기 비정질 채널층(SIa)의 적어도 일부가 결정질 채널층(SIc)으로 변환될 수 있다.
열처리 공정의 수행 시, 열 에너지를 받은 비정질 채널층(SIa)에서는 상기 금속 실리사이드층(130)과 무관하게 비정질 실리콘의 자체적인 결정화가 진행될 수 있다. 본 발명의 실시예에 따르면, 상기 열처리 공정을 수행함에 있어서, 상기 비정질 채널층(SIa)에 포함된 산소(O) 원자 또는 탄소(C) 원자를 포함하는 불순물은 비정질 실리콘의 자체적인 결정화를 막을 수 있다. 따라서, 상기 금속 실리사이드층(130)은 상기 비정질 실리콘의 자체적인 결정화로 형성된 입계(grain boundary)에 막히지 않고 상기 비정질 채널층(SIa)의 상부에서 하부까지 용이하게 이동할 수 있다. 다시 말해, 열처리 공정의 수행으로 상기 비정질 채널층(SIa)의 전 영역이 상기 결정질 채널층(SIc)으로 결정화될 수 있다. 상기 결정질 채널층(SIc) 내 불순물의 농도는 1at% 내지 5at%일 수 있다.
도 13 및 도 14를 참조하면, 수직 구조체들(VS) 각각의 상부들 상에 도전 패드들(PAD)이 형성될 수 있다. 도전 패드들(PAD)은 수직 구조체들(VS)의 일부를 리세스 시키는 것 및 리세스된 영역 내에 도핑된 반도체 물질 또는 도전 물질을 채우는 것을 통해 형성될 수 있다.
상기 도전 패드들(PAD)이 형성된 후, 몰드 구조체(MS)를 관통하는 분리 트렌치(TR)가 형성될 수 있다. 상기 분리 트렌치(TR)는 서포트 반도체막(SP)을 리세스시킬 수 있다. 상기 분리 트렌치(TR)는 희생막들(SL)의 측벽, 층간 절연막들(ILD)의 측벽 및 예비 소스 반도체막(110)의 상면을 노출시킬 수 있다.
상기 분리 트렌치(TR)는 몰드 구조체(MS) 상에 마스크 패턴을 형성하는 것 및 마스크 패턴을 식각 마스크로 이용하여 패터닝하는 것을 통해 형성될 수 있다. 분리 트렌치(TR)는, 도 2를 참조하여 설명한 바와 같이, 평면적 관점에서, 제 1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다.
상기 분리 트렌치(TR)가 형성된 후, 예비 소스 반도체막(110)을 소스 반도체막(SC)으로 대체하는 공정이 수행될 수 있다. 이에 따라, 기판(100) 및 몰드 구조체(MS) 사이에 소스 구조체(CST)가 형성될 수 있다. 소스 반도체막(SC)을 형성하는 공정은, 상기 분리 트렌치(TR)를 통해 상면이 노출된 상기 예비 소스 반도체막(110)에 대한 등방성 식각 공정을 수행하여 수평 리세스 영역을 형성하는 것, 및 상기 수평 리세스 영역 내에 도펀트들이 도핑된 폴리 실리콘막을 증착하는 것을 포함할 수 있다. 상기 예비 소스 반도체막(110)에 대한 등방성 식각 공정을 수행하는 동안, 데이터 저장 패턴(도 8 내지 도 12의 DSP 참조)의 일부분들이 식각되어 수평 리세스 영역에 채널층(도 8 내지 도 12의 SI 참조)의 일부가 노출될 수 있다.
상기 소스 구조체(CST)가 형성된 후, 몰드 구조체(MS)의 희생막들을 게이트 전극들(GE)로 대체하는 공정을 수행함으로써 적층 구조체(ST)가 형성될 수 있다. 희생막들(SL)을 게이트 전극들(GE)로 대체하는 공정은 층간 절연막들(ILD), 수직 구조체들(VS), 및 소스 구조체(CST)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 희생막들(SL)을 등방성 식각하는 것, 및 상기 희생막들(SL)이 제거되어 형성된 영역에 게이트 전극들(GE)을 채우는 것을 통해 형성될 수 있다. 상기 게이트 전극들(GE)이 형성됨에 따라, 기판(100)의 상면에 수직한 제 3 방향(D3)으로 번갈아 적층된 게이트 전극들(GE), 층간 절연막들(ILD)을 포함하는 적층 구조체(ST)가 형성될 수 있다.
상기 적층 구조체(ST)가 형성된 후, 상기 분리 트렌치(TR)를 채우는 분리 구조체(SS)가 형성될 수 있다. 상기 분리 구조체(SS)는, 예를 들어, 실리콘 산화물을 포함할 수 있다.
다시 도 3을 참조하면, 상기 분리 구조체(SS)가 형성된 후, 캡핑 절연막(150)이 형성될 수 있다. 상기 캡핑 절연막(150)은 상기 적층 구조체들(ST)의 상면, 상기 분리 구조체들(SS)의 상면 및 상기 도전 패드들(PAD)의 상면을 덮을 수 있다. 이어서, 상기 캡핑 절연막(150) 내에 상기 도전 패드들(PAD)과 연결되는 비트 라인 콘택 플러그(BPLG)가 형성될 수 있다. 상기 비트 라인 콘택 플러그(BPLG)는 상기 캡핑 절연막(150)을 관통하여 상기 도전 패드들(PAD)에 연결될 수 있다. 상기 캡핑 절연막(150) 상에 상기 비트 라인 콘택 플러그(BPLG)와 연결되는 비트 라인(BL)이 형성될 수 있다. 상기 비트 라인(BL)은 상기 캡핑 절연막(150) 상에서 제 2 방향(D2)으로 연장될 수 있다.
도 15는 본 발명의 실시예들에 따른 반도체 장치의 단면도로, 도 2의 I-I' 선에 대응하는 단면도이다.
도 15를 참조하면, 수직 구조체들(VS) 각각은 제 3 방향(D3)으로 갈수록 제 1 방향(D1) 또는 제 2 방향(D2)으로의 폭이 변화할 수 있다. 이에 따라, 상기 수직 구조체들(VS)의 제 1 방향(D1) 또는 제 2 방향(D2)으로의 폭은 제 3 방향(D3)으로 이동함에 따라 단차를 가질 수 있다. 상기 단차는 단수 또는 복수일 수 있다. 일 예로, 상기 수직 구조체들(VS)의 폭은 적층 구조체들(ST)의 상면 및 하면으로부터 제 3 방향(D3)으로의 거리가 실질적으로 동일한 지점에서 단차를 가질 수 있다. 다만, 이는 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않으며, 수직 구조체들(VS)은 서로 다른 레벨들에서 3개 이상의 단차들을 가질 수도 있고, 수직 구조체들(VS) 각각의 측벽은 단차 없이 평탄할 수도 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
ST: 적층 구조체
MS: 몰드 구조체
ILD: 층간 절연막 SL: 희생막
GE: 게이트 전극 HP: 수평 절연막
VS: 수직 구조체 CH: 채널 홀
DSP: 데이터 저장 패턴 VI: 충진 절연 패턴
SI: 채널층
SIa: 비정질 채널층 Sic: 결정질 채널층
100: 기판 120: 금속층
130: 금속 실리사이드층
ILD: 층간 절연막 SL: 희생막
GE: 게이트 전극 HP: 수평 절연막
VS: 수직 구조체 CH: 채널 홀
DSP: 데이터 저장 패턴 VI: 충진 절연 패턴
SI: 채널층
SIa: 비정질 채널층 Sic: 결정질 채널층
100: 기판 120: 금속층
130: 금속 실리사이드층
Claims (10)
- 기판 상에 몰드 구조체를 형성하되, 상기 몰드 구조체는 상기 기판의 상면에 수직한 방향을 따라 교대로 적층된 희생막들 및 층간 절연막들을 포함하는 것;
상기 몰드 구조체를 관통하는 채널 홀들을 형성하는 것;
상기 채널 홀들의 각각의 내측면 상에 데이터 저장 패턴 및 비정질 채널층을 차례로 형성하는 것;
상기 채널 홀들의 각각의 잔부를 채우는 충진 절연 패턴을 형성하는 것;
상기 몰드 구조체 상에 상기 비정질 채널층과 접하는 금속층을 형성하는 것;
상기 비정질 채널층과 상기 금속층을 반응시킴으로써 상기 비정질 채널층의 상부에 금속 실리사이드층을 형성하는 것; 및
상기 금속 실리사이드층이 형성된 상기 비정질 채널층 상에 열처리 공정을 수행하는 것을 포함하되,
상기 비정질 채널층은 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 불순물을 포함하고,
상기 열처리 공정에 의해 상기 비정질 채널층의 적어도 일부가 결정질 채널층으로 변환됨으로써 채널층이 형성되는 반도체 장치의 제조방법. - 제 1항에 있어서,
상기 비정질 채널층을 형성하는 것은,
비정질 실리콘을 증착시키는 증착 공정을 수행하는 것; 및
상기 증착 공정 동안, 산소(O) 원자 또는 탄소(C) 원자 중 적어도 하나를 포함하는 가스를 유입(co-flow)시키는 것인 반도체 장치의 제조방법. - 제 2항에 있어서,
상기 비정질 채널층 내 상기 불순물의 농도는 1at% 내지 5at%인 반도체 장치의 제조방법. - 제 1항에 있어서,
상기 금속층은 Ni, Co, Pt, Cu, Pd, W, Mo, Ti, Al 중 적어도 하나를 포함하는 반도체 장치의 제조방법. - 제 1항에 있어서
상기 금속 실리사이드층은 Ni, Co, Pt, Cu, Pd, W, Mo, Ti, Al 중에서 적어도 하나가 조합된 화합물을 포함하는 반도체 장치의 제조방법. - 제 1항에 있어서,
열처리 공정이 수행됨에 따라 상기 비정질 채널층의 상부에서 형성된 상기 금속 실리사이드층이 상기 비정질 채널층의 하부까지 이동하는 반도체 장치의 제조방법. - 제 6항에 있어서,
상기 금속 실리사이드층이 지나간 상기 비정질 채널층 영역은 상기 결정질 채널층으로 변환되는 반도체 장치의 제조방법. - 제 1항에 있어서,
상기 열처리 공정에 의해, 상기 비정질 채널층의 전 영역이 상기 결정질 채널층으로 결정화되는 반도체 장치의 제조방법. - 제 1항에 있어서,
상기 데이터 저장 패턴, 상기 채널층, 및 상기 충진 절연 패턴은 수직 구조체를 구성하고,
상기 수직 구조체들 의 상부들 상에 도전 패드들을 각각 형성하는 것;
상기 몰드 구조체를 관통하는 분리 트렌치를 형성하는 것;
상기 분리 트렌치를 통해 상기 희생막들을 게이트 전극들로 대체함으로써 적층 구조체를 형성하는 것;
상기 분리 트렌치를 채우는 분리 구조체를 형성하는 것;
상기 적층 구조체 상면에 캡핑 절연막을 형성하는 것;
상기 캡핑 절연막 내에 상기 도전 패드들과 연결되는 비트 라인 콘택 플러그를 형성하는 것; 및
상기 캡핑 절연막 상에 상기 비트 라인 콘택 플러그와 연결되는 비트 라인을 형성하는 것을 더 포함하는 반도체 장치의 제조방법. - 제 9항에 있어서,
기판 및 몰드 구조체 사이에 소스 구조체를 형성하는 것을 더 포함하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210079041A KR20220169071A (ko) | 2021-06-18 | 2021-06-18 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210079041A KR20220169071A (ko) | 2021-06-18 | 2021-06-18 | 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220169071A true KR20220169071A (ko) | 2022-12-27 |
Family
ID=84567953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210079041A KR20220169071A (ko) | 2021-06-18 | 2021-06-18 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20220169071A (ko) |
-
2021
- 2021-06-18 KR KR1020210079041A patent/KR20220169071A/ko active Search and Examination
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790358B2 (en) | Three-dimensional semiconductor memory devices | |
| KR102505240B1 (ko) | 3차원 반도체 메모리 장치 | |
| KR102427324B1 (ko) | 3차원 반도체 메모리 장치 | |
| US20200402991A1 (en) | Three-dimensional semiconductor memory devices and methods of fabricating the same | |
| US11251192B2 (en) | Semiconductor devices and manufacturing methods of the same | |
| KR102421766B1 (ko) | 3차원 반도체 장치 및 그 제조 방법 | |
| KR102612021B1 (ko) | 3차원 반도체 메모리 장치 | |
| JP2018182319A (ja) | ３次元半導体メモリ装置及びその製造方法 | |
| KR20210018725A (ko) | 3차원 반도체 메모리 소자 | |
| US11069709B2 (en) | Vertical memory devices | |
| KR20190124031A (ko) | 3차원 반도체 메모리 장치 | |
| KR102414511B1 (ko) | 3차원 반도체 소자 | |
| CN110729304B (zh) | 三维半导体存储器件 | |
| KR20190068300A (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| US20190378854A1 (en) | Semiconductor device and method of manufacturing the same using preliminary sacrificial layers | |
| KR20180033365A (ko) | 3차원 반도체 장치의 제조 방법 | |
| KR20150126524A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR20150114102A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20190025795A (ko) | 3차원 반도체 메모리 장치 및 그의 제조 방법 | |
| KR102705752B1 (ko) | 3차원 반도체 메모리 소자 | |
| KR102411067B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
| KR102704111B1 (ko) | 3차원 반도체 장치 및 그 제조방법 | |
| KR20200078768A (ko) | 3차원 반도체 메모리 소자 | |
| CN112018120A (zh) | 三维半导体存储器件 | |
| KR102640872B1 (ko) | 3차원 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |